



(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

connected to an N terminal portion and a second plate-shaped conductive portion electrically connected to the O terminal portion, wherein the first electrode and the fourth electrode are electrically connected to the second plate-shaped conductive portion and the first plate-shaped conductive portion, the thickness direction of the first and second plate-shaped conductive portions is along the thickness direction of the wiring board, and the first and second plate-shaped conductive portions are spaced apart in the thickness direction and arranged in parallel.

(57) 要約: 一実施形態に係る半導体装置は、P端子部およびO端子部に電氣的に接続される第1および第2導電層を有する配線基板と、第1導電層に配置されており第1導電層に電氣的に接続される第1電極および第2電極を有する第1トランジスタと、第2導電層に配置されており第2導電層に電氣的に接続される第3電極および第4電極を有する第2トランジスタと、N端子部に電氣的に接続される第1板状導電部およびO端子部に電氣的に接続される第2板状導電部を含む配線部とを備え、第1電極および第4電極は、第2板状導電部および第1板状導電部に電氣的に接続されており、第1および第2板状導電部の厚さ方向は、配線基板の厚さ方向に沿っており、第1および第2板状導電部は、厚さ方向に離間し且つ平行に配置されている。

明 細 書

発明の名称：半導体装置

技術分野

[0001] 本開示は、半導体装置に関する。

本出願は、2022年7月7日出願の日本出願2022-109874号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

背景技術

[0002] 本技術分野の従来技術として、特許文献1に示された半導体装置が知られている。特許文献1に記載の半導体装置は、6個のMOSトランジスタを備える。この半導体装置では、直列接続された2個のMOSトランジスタからなる素子対が3組並列に接続されている。特許文献1に記載の技術では、半導体装置の回路インダクタンスを低減するために、P電極およびN電極に対する配線バスバの一部を平行平板化している。

先行技術文献

特許文献

[0003] 特許文献1：特開2003-224243号公報

発明の概要

[0004] 本開示に係る半導体装置は、P端子部に電氣的に接続される第1導電層およびO端子部に電氣的に接続される第2導電層を有する配線基板と、前記第1導電層に配置される第1トランジスタであって、前記第1導電層に電氣的に接続される第1電極および第2電極を有する前記第1トランジスタと、前記第2導電層に配置される第2トランジスタであって、前記第2導電層に電氣的に接続される第3電極および第4電極を有する前記第2トランジスタと、N端子部に電氣的に接続される第1板状導電部および前記O端子部に電氣的に接続される第2板状導電部を含む配線部と、を備え、前記第2電極は、前記第2板状導電部に電氣的に接続されており、前記第4電極は、前記第1

板状導電部に電氣的に接続されており、前記第 1 板状導電部および前記第 2 板状導電部の厚さ方向は、前記配線基板の厚さ方向に沿っており、前記第 1 板状導電部および前記第 2 板状導電部は、前記厚さ方向に離間し且つ平行に配置されている。

図面の簡単な説明

[0005] [図1]図 1 は、第 1 実施形態に係る半導体装置の平面図である。

[図2]図 2 は、図 1 に示した半導体装置の分解斜視図である。

[図3]図 3 は、図 1 の I-I 線に沿った断面構造の一部を模式的に示す図面である。

[図4]図 4 は、半導体装置で実現される電気回路を説明するための図面である。

[図5]図 5 は、第 2 実施形態に係る半導体装置の平面図である。

[図6]図 6 は、図 5 の V-V 線に沿った断面構造の一部を模式的に示す図面である。

[図7]図 7 は、第 3 実施形態に係る半導体装置の平面図である。

[図8]図 8 は、図 7 に示した半導体装置が備える配線基板を説明するための図面である。

[図9]図 9 は、図 7 の X-X 線に沿った断面構造の一部を模式的に示す図面である。

[図10]図 10 は、第 4 実施形態に係る半導体装置の平面図である。

[図11]図 11 は、図 10 の Y-Y 線に沿った断面構造の一部を模式的に示す図面である。

[図12]図 12 は、配線部の変形例を示す模式図である。

[図13]図 13 は、配線部の他の変形例を示す模式図である。

[図14]図 14 は、配線部の更に他の変形例を示す模式図である。

[図15]図 15 は、配線部の更に他の変形例を示す模式図である。

発明を実施するための形態

[0006] [本開示が解決しようとする課題]

特許文献 1 に記載の半導体装置では、P 電極および N 電極に対する配線バスバのうち、平行平板化された部分は、半導体装置の厚さ方向（基板の厚さ方向）に延びている。薄型（厚みが小さい）の半導体装置に特許文献 1 に記載の技術を適用する場合、半導体装置の設計の自由度が低下するため、特許文献 1 に記載の技術を薄型半導体装置に実装しにくい。そのため、薄型の半導体装置において、インダクタンスの低下を実現し難かった。

[0007] 本開示は、薄型であっても、インダクタンスの低下を実現可能な半導体装置を提供することを目的とする。

[0008] [本開示の効果]

本開示によれば、薄型であっても、インダクタンスの低下を実現可能な半導体装置を提供できる。

[0009] [本開示の実施形態の説明]

最初に、本開示の実施形態の内容を列記して説明する。

本開示に係る半導体装置は、

[1] P 端子部に電氣的に接続される第 1 導電層および O 端子部に電氣的に接続される第 2 導電層を有する配線基板と、前記第 1 導電層に配置される第 1 トランジスタであって、前記第 1 導電層に電氣的に接続される第 1 電極および第 2 電極を有する前記第 1 トランジスタと、前記第 2 導電層に配置される第 2 トランジスタであって、前記第 2 導電層に電氣的に接続される第 3 電極および第 4 電極を有する前記第 2 トランジスタと、N 端子部に電氣的に接続される第 1 板状導電部および前記 O 端子部に電氣的に接続される第 2 板状導電部を含む配線部と、を備え、前記第 2 電極は、前記第 2 板状導電部に電氣的に接続されており、前記第 4 電極は、前記第 1 板状導電部に電氣的に接続されており、前記第 1 板状導電部および前記第 2 板状導電部の厚さ方向は、前記配線基板の厚さ方向に沿っており、前記第 1 板状導電部および前記第 2 板状導電部は、前記厚さ方向に離間し且つ平行に配置されている。

[0010] 上記半導体装置が備える第 1 トランジスタ、第 2 トランジスタ、第 1 導電層、第 2 導電層、第 1 板状導電部および第 2 板状導電部は、前述したような

電氣的な接続関係を有する。そのため、半導体装置は、電力変換回路として動作できる。上記半導体装置では、P端子部に電氣的に接続される第1導電層と第1トランジスタの第1電極が電氣的に接続されており、第1トランジスタの第2電極は、第2板状導電部に電氣的に接続されている。第2板状導電部は、O端子部に電氣的に接続されており、O端子部は第2導電層に電氣的に接続されている。第2導電層は、第2トランジスタの第3電極に電氣的に接続されており、第2トランジスタの第4電極は、N端子部に電氣的に接続されている第1板状導電部に電氣的に接続されている。このような接続関係では、半導体装置を電力変換回路として動作させた場合、第1板状導電部に流れる電流の変化の方向（増加または減少）は、第2板状導電部に流れる電流の変化の方向と逆になる。第1板状導電部および第2板状導電部は平行に配置されている。そのため、第1板状導電部および第2板状導電部それぞれに流れる電流の変化で生じる磁束が相互に打ち消され、その結果、インダクタンスが低減される。第1板状導電部および第2板状導電部の厚さ方向は、配線基板の厚さ方向に沿っていることから、第1板状導電部および第2板状導電部は、配線基板の厚さ方向に並んでいる。そのため、配線基板の厚さ方向の長さが短い半導体装置（薄型の半導体装置）であっても、上記インダクタンスを低減するための配線部を半導体装置に実装可能である。

[0011] [2] 上記[1]において、前記第1板状導電部および前記第2板状導電部は、前記配線基板から離間するとともに、前記配線基板に平行であってもよい。この場合、配線基板の厚さ方向の長さが短い半導体装置（薄型の半導体装置）を容易に実現できる。

[0012] [3] 上記[2]に記載の形態に係る半導体装置は、前記配線基板に配置された前記第1トランジスタおよび前記第2トランジスタを収容するケースを更に備え、前記第1板状導電部及び前記第2板状導電部は前記ケースに固定されていてもよい。この場合、配線部を、配線基板から離間して配置できる。

[0013] [4] 上記[3]に記載の形態に係る半導体装置は、前記P端子部と、前

記N端子部と、前記O端子部と、を更に備え、前記P端子部、前記N端子部および前記O端子部は、前記ケースに固定されており、前記第1板状導電部は、前記N端子部に直接接続されており、前記第2板状導電部は、前記O端子部に直接接続されており、前記第1導電層は、配線部材によって前記P端子部に接続されており、前記第2導電層は、配線部材によって前記O端子部に接続されていてもよい。

[0014] この場合、第1板状導電部が、ケースに固定されたN端子部に直接接続されている。よって、第1板状導電部は、ケースに固定されている。第2板状導電部が、ケースに固定されたO端子部に直接接続されている。よって、第2板状導電部もケースに固定されている。第1導電層は、配線部材によってP端子部に接続されていることから、第1導電層はP端子部に電氣的に接続されている。第2導電層は、配線部材によってO端子部に接続されていることから、第2導電層は、O端子部に電氣的に接続されている。

[0015] [5] 上記[3]または上記[4]において、前記配線部は、前記第1板状導電部および前記第2板状導電部を絶縁する絶縁樹脂部を有し、前記第1板状導電部および前記第2板状導電部は、前記絶縁樹脂部にインサートされていてもよい。この場合、第1板状導電部と第2板状導電部の絶縁性を確実に確保できる。

[0016] [6] 上記[3]または[4]において、前記配線部は、前記第1板状導電部および前記第2板状導電部を絶縁する絶縁紙を有し、前記絶縁紙は、前記第1板状導電部および前記第2板状導電部の間に位置してもよい。この場合、前記第1板状導電部および前記第2板状導電部の間に絶縁紙が配置されている。そのため、第1板状導電部および第2板状導電部の延在方向において、第1板状導電部および第2板状導電部の間の距離の均一性が確保される。すなわち、第1板状導電部および第2板状導電部の延在方向において、第1板状導電部および第2板状導電部の平行状態を確実に維持できる。更に、絶縁紙によって、第1板状導電部および第2板状導電部の間の絶縁性も確保できる。

- [0017] [7] 上記 [2] から上記 [6] のいずれか 1 つに記載された形態に係る半導体装置は、前記第 1 トランジスタと前記第 1 導電層との間に配置された第 1 放熱部材と、前記第 2 トランジスタと前記第 2 導電層との間に配置された第 2 放熱部材と、を更に備えてもよい。この場合、第 1 トランジスタおよび第 2 トランジスタの熱を効率的に放熱できる。更に、第 1 トランジスタおよび第 2 トランジスタを、配線部に近づけて配置できる。
- [0018] [8] 上記 [1] において、前記第 1 板状導電部および前記第 2 板状導電部の一方を、第 i 板状導電部 (i は 1 または 2) と称した場合、前記第 i 板状導電部は、前記配線基板に配置されていてもよい。この場合、第 1 板状導電部および第 2 板状導電部のうちの一方が、配線基板に配置される。そのため、第 1 板状導電部および第 2 板状導電部の両方を配線基板から離間して配置する場合より、配線部を半導体装置に実装し易い。
- [0019] [9] 上記 [8] において、前記第 1 板状導電部および前記第 2 板状導電部のうち、前記第 i 板状導電部以外の板状導電部を第 k 板状導電部 (k は、1 および 2 のうち i 以外) と称した場合、前記第 k 板状導電部は、絶縁紙を介して前記第 i 板状導電部上に配置されていてもよい。この場合、絶縁紙によって、第 i 板状導電部と第 k 板状導電部の絶縁性をより確実に確保できる。
- [0020] [10] 上記 [8] において、前記配線部は、絶縁樹脂部を有し、前記第 1 板状導電部および前記第 2 板状導電部のうち、前記第 i 板状導電部以外の板状導電部を第 k 板状導電部 (k は、1 および 2 のうち i 以外) と称した場合、前記第 k 板状導電部は、前記絶縁樹脂部にインサートされており、前記第 k 板状導電部の一部は、前記絶縁樹脂部から露出しており、前記絶縁樹脂部が前記第 k 板状導電部と前記第 i 板状導電部との間に挟まれた状態で、前記第 k 板状導電部は前記第 i 板状導電部上に配置されていてもよい。この場合、絶縁樹脂部によって、第 i 板状導電部と第 k 板状導電部の絶縁性をより確実に確保できる。
- [0021] [11] 上記 [8] から上記 [10] のいずれか 1 つにおいて、前記第 i

板状導電部は、前記第2板状導電部であり、前記第2板状導電部は、前記第2導電層の一部であってもよい。この場合、第2導電層の一部を第2板状導電部として利用している。そのため、半導体装置の構成を簡易化できるとともに、製造コストを低減できる。

[0022] [12] 上記[8]において、前記第1板状導電部は、前記第2板状導電部であり、前記第2板状導電部は、前記第2導電層の一部であり、前記配線部は、絶縁樹脂部を有し、前記第1板状導電部および前記第2板状導電部は、前記絶縁樹脂部にインサートされており、前記第1板状導電部および前記第2板状導電部それぞれの一部は、前記絶縁樹脂部から露出しており、前記第2板状導電部のうち前記絶縁樹脂部から露出した部分が、前記第2導電層に電氣的に接続された状態で、前記第2板状導電部は前記第2導電層に固定されていてもよい。

[0023] この場合、第2導電層の一部を第2板状導電部として利用している。そのため、半導体装置の構成を簡易化できるとともに、製造コストを低減できる。更に、絶縁樹脂部によって、第1板状導電部と第2板状導電部の絶縁性をより確実に確保できる。

[0024] [13] 上記[11]または上記[12]の形態に係る半導体装置は、前記P端子部と、前記N端子部と、前記O端子部と、を更に備え、前記第1導電層は、配線部材によって前記P端子部に接続されており、前記第2導電層は、配線部材によって前記O端子部に接続されており、前記第1板状導電部は、配線部材によって前記N端子部に接続されていてもよい。

[0025] この場合、第1導電層はP端子部に電氣的に接続され、第1板状導電部は、N端子部に電氣的に接続されている。更に、第2導電層がO端子部に電氣的に接続されていることから、第2導電層の一部または第2導電層に電氣的に接続されている第2板状導電部もO端子部に電氣的に接続されている。このような配線構造によって、半導体装置を電力変換回路として動作可能である。

[0026] [14] 上記[1]において、前記配線基板は、前記第1導電層と前記第

2 導電層の間に配置される第 3 導電層を有し、前記第 1 板状導電部は、前記第 3 導電層であってもよい。この場合、配線基板が有する第 3 導電層が、第 1 板状導電部であることから、第 1 板状導電部および第 2 板状導電部の両方を配線基板から離間して配置する場合より、配線部を半導体装置に実装し易い。

[0027] [15] 上記 [14] に記載の形態に係る半導体装置は、前記 P 端子部と、前記 N 端子部と、前記 O 端子部と、を更に備え、前記第 1 導電層は、配線部材によって前記 P 端子部に接続されており、前記第 2 導電層は、配線部材によって前記 O 端子部に接続されており、前記第 3 導電層は、配線部材によって前記 N 端子部に接続されており、前記第 2 板状導電部は、前記 O 端子部に直接的にまたは配線部材によって接続されていてもよい。

[0028] この場合、第 1 導電層および第 2 導電層は、P 端子部および O 端子部に電氣的に接続されている。第 3 導電層が、第 1 板状導電部であることから、第 1 板状導電部が N 端子部に電氣的に接続されている。更に、第 2 板状導電部は、O 端子部に電氣的に接続されている。このような配線構造によって、半導体装置を電力変換回路として動作可能である。

[0029] [本開示の実施形態の詳細]

本開示の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

[0030] (第 1 実施形態)

図 1 は、第 1 実施形態に係る半導体装置の平面図である。図 2 は、図 1 に示した半導体装置の分解斜視図である。図 3 は、図 1 の I-I 線に沿った断面構造の一部を模式的に示す図面である。

[0031] 図 1 および図 2 に示したように、半導体装置 1 は、複数の第 1 トランジスタ 11、複数の第 2 トランジスタ 12、配線基板 20 および配線部 50 を備

える。半導体装置 1 の一例は、電力変換装置として機能する半導体モジュールである。上記電力変換装置の一例は、インバータである。

[0032] 複数の第 1 トランジスタ 11 および複数の第 2 トランジスタ 12 は、配線基板 20 に搭載されている。第 1 実施形態において、第 1 トランジスタ 11 および第 2 トランジスタ 12 は MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) である。半導体装置 1 は、複数の第 1 トランジスタ 11、複数の第 2 トランジスタ 12 および配線部 50 を収容するケース 30 を備えてもよい。第 1 実施形態では、断らない限り、半導体装置 1 が枠状のケース 30 を備える場合を説明する。

[0033] 以下では、図 1 および図 2 に示したように、配線基板 20 の厚さ方向を Z 方向と称し、Z 方向に直交する 2 つの方向を X 方向および Y 方向と称する場合もある。説明の便宜上、ケース 30 において配線基板 20 が配置される側を「下」側と称し、配線基板 20 と反対側を「上」側と称する場合もある。第 1 実施形態において、上記 X 方向は、ケース 30 の側壁部 31 または側壁部 32 の延在方向に沿っており、ケース 30 の端子台 36 から端子台 35 に向く方向である。

[0034] 配線基板 20 は、ケース 30 に取り付けられている。配線基板 20 は、枠状のケース 30 の下部開口を塞いでいる。配線基板 20 の厚さ方向から見た配線基板 20 の形状は矩形である。配線基板 20 は、絶縁基板 21 を有する。

[0035] 絶縁基板 21 は例えばセラミックス基板である。絶縁基板 21 の材料の例は、窒化アルミニウム (AlN)、窒化ケイ素 (SiN) および酸化アルミニウム (Al_2O_3) を含む。絶縁基板 21 の表面には、導電層 (第 1 導電層) 22、導電層 (第 2 導電層) 23、導電層 24、導電層 25、導電層 26 および導電層 27 が設けられている。導電層 22, 23, 24, 25, 26, 27 それぞれは配線領域として機能する。一例において、絶縁基板 21 の裏面には、放熱層または放熱板が設けられる。

- [0036] 導電層 22, 23, 24, 25, 26, 27 は、離間して配置されている。導電層 22, 23, 24, 25, 26, 27 の材料の例は銅である。導電層 22 および導電層 23 は、Y 方向において隣接している。導電層 24 および導電層 25 は、絶縁基板 21 の縁部 21a と導電層 22 との間に配置されている。導電層 26 および導電層 27 は、絶縁基板 21 の縁部 21b と導電層 23 との間に配置されている。縁部 21b は、導電層 23（または導電層 22）からみて縁部 21a と反対に位置する。
- [0037] 複数の第 1 トランジスタ 11 は、導電層 22 に搭載されている。一実施形態において、複数の第 1 トランジスタ 11 は、X 方向に沿って配置されている。第 1 トランジスタ 11 は、縦型のトランジスタである。第 1 トランジスタ 11 は、ドレイン電極（第 1 電極）111 と、ソース電極（第 2 電極）112 と、ゲート電極（制御電極）113 とを有する（図 3 参照）。第 1 トランジスタ 11 は横型のトランジスタであってもよい。
- [0038] ドレイン電極 111 は、たとえば導電性を有する接合材によって導電層 22 に接合されている。これによって、ドレイン電極 111 は、導電層 22 に電氣的に接続されている。上記接合材の例は、半田及び焼結材である。ソース電極 112 およびゲート電極 113 は、Z 方向においてドレイン電極 111 と反対に位置する。ソース電極 112 およびゲート電極 113 は絶縁されている。第 1 トランジスタ 11 の材料の例は、ワイドバンドギャップ半導体および Si を含む。ワイドバンドギャップ半導体の例は、炭化ケイ素（SiC）および窒化ガリウム（GaN）を含む。
- [0039] 複数の第 2 トランジスタ 12 は、導電層 23 に搭載されている。一実施形態において、複数の第 2 トランジスタ 12 は、X 方向に沿って配置されている。第 2 トランジスタ 12 は、縦型のトランジスタである。第 2 トランジスタ 12 は、ドレイン電極（第 3 電極）121 と、ソース電極（第 4 電極）122 と、ゲート電極（制御電極）123 とを有する（図 3 参照）。第 2 トランジスタ 12 は横型のトランジスタであってもよい。
- [0040] ドレイン電極 121 は、たとえば導電性を有する接合材（たとえば、半田

、焼結材等）によって導電層 2 3 に接合されている。これによって、ドレイン電極 1 2 1 は、導電層 2 3 に電氣的に接続されている。ソース電極 1 2 2 およびゲート電極 1 2 3 は、Z 方向においてドレイン電極 1 2 1 と反対に位置する。ソース電極 1 2 2 およびゲート電極 1 2 3 は絶縁されている。第 2 トランジスタ 1 2 の材料の例は、第 1 トランジスタ 1 1 の材料の例と同じである。

[0041] 図 1 および図 2 に示したように、半導体装置 1 は、複数の第 1 ダイオード 1 3 および複数の第 2 ダイオード 1 4 を有してもよい。

[0042] 複数の第 1 ダイオード 1 3 は、導電層 2 2 に搭載されている。一実施形態において、複数の第 1 ダイオード 1 3 は、X 方向に沿って配置されている。第 1 ダイオード 1 3 は、還流ダイオードとして機能する。第 1 ダイオード 1 3 の例は、ショットキーバリアダイオードである。第 1 ダイオード 1 3 の材料の例は、第 1 トランジスタ 1 1 の材料の例と同じである。第 1 ダイオード 1 3 が有するカソード電極（不図示）は、たとえば導電性を有する接合材（たとえば、半田、焼結材等）によって導電層 2 2 に接合されている。これによって、第 1 ダイオード 1 3 のカソード電極は、導電層 2 2 に電氣的に接続されている。したがって、第 1 ダイオード 1 3 のカソード電極は、導電層 2 2 によってドレイン電極 1 1 1 と電氣的に接続されている。

[0043] 複数の第 2 ダイオード 1 4 は、導電層 2 3 に搭載されている。一実施形態において、複数の第 2 ダイオード 1 4 は、X 方向に沿って配置されている。第 2 ダイオード 1 4 は、還流ダイオードとして機能する。第 2 ダイオード 1 4 の例は、ショットキーバリアダイオードである。第 2 ダイオード 1 4 の材料の例は、第 1 トランジスタ 1 1 の材料の例と同じである。第 2 ダイオード 1 4 が有するカソード電極（不図示）は、たとえば導電性を有する接合材（たとえば、半田、焼結材等）によって導電層 2 3 に接合されている。これによって、第 2 ダイオード 1 4 のカソード電極は、導電層 2 3 に電氣的に接続されている。したがって、第 2 ダイオード 1 4 のカソード電極は、導電層 2 3 によって第 2 トランジスタ 1 2 のドレイン電極 1 2 1 と電氣的に接続され

ている。

[0044] 一実施形態において、配線基板 20 には、サーミスタ S が搭載される。配線基板 20 にサーミスタ S が搭載されている形態では、配線基板 20 は、導電層 29 a と導電層 29 b とを有する。サーミスタ S は、導電層 29 a と導電層 29 b を繋ぐように、導電層 29 a と導電層 29 b に電氣的に接続されている。

[0045] ケース 30 は、平面視（Z 方向からみた場合）において枠状に形成されている。ケース 30 は、絶縁性を有する。ケース 30 の材料の例は、樹脂である。ケース 30 は、側壁部 31、側壁部 32、側壁部 33、側壁部 34、端子台 35 および端子台 36 を有する。

[0046] 側壁部 31 および側壁部 32 は、Y 方向において対向している。側壁部 31 の内面には、段部 31 a（図 2 参照）が形成されている。側壁部 32 の内面には、段部 32 a（図 1 参照）が形成されている。側壁部 31 の内面は、側壁部 31 のうち側壁部 32 に相対する面であり、側壁部 32 の内面は、側壁部 32 のうち側壁部 31 に相対する面である。

[0047] 側壁部 33 および側壁部 34 は、X 方向において対向している。側壁部 33 および側壁部 34 は、側壁部 31 および側壁部 32 の両端部を接続している。側壁部 33 の内面には、段部 33 a（図 2 参照）が形成されている。側壁部 34 の内面には、段部 34 a（図 1 参照）が形成されている。側壁部 33 の内面は、側壁部 33 のうち側壁部 34 に相対する面であり、側壁部 34 の内面は、側壁部 34 のうち側壁部 33 に相対する面である。

[0048] 端子台 35 は、側壁部 33 からみて側壁部 34 と反対方向に突出している。端子台 36 は、側壁部 34 からみて側壁部 33 と反対方向に突出している。

[0049] ケース 30 には、P 端子部 41、N 端子部 42、O 端子部 43、第 1 ゲート端子部 46 a および第 2 ゲート端子部 46 b が取り付けられている。ケース 30 には、第 1 センスソース端子部 45 a および第 2 センスソース端子部 45 b が取り付けられていてもよい。ケース 30 には、センスドレイン端子

部 4 7 が取り付けられていてもよい。ケース 3 0 には、第 1 サーミスタ端子部 4 8 a および第 2 サーミスタ端子部 4 8 b が取り付けられていてもよい。以下では、断らない限り、第 1 センスソース端子部 4 5 a および第 2 センスソース端子部 4 5 b と、センストレイン端子部 4 7 と、第 1 サーミスタ端子部 4 8 a および第 2 サーミスタ端子部 4 8 b とが取り付けられている形態を説明する。

[0050] P 端子部 4 1 は、正側の電源端子または高電圧側の電源端子として機能する。P 端子部 4 1 の例は、金属板である。P 端子部 4 1 の例はバスバである。P 端子部 4 1 は、端子台 3 5 に取り付けられている。第 1 実施形態では、P 端子部 4 1 の第 1 端部は端子台 3 5 の上面に露出している。P 端子部 4 1 の第 2 端部は、側壁部 3 3 の内面から露出している。P 端子部 4 1 の第 2 端部は、P 端子部 4 1 の第 1 端部と反対の端部である。P 端子部 4 1 のうち第 2 端部は、段部 3 3 a に配置されている。P 端子部 4 1 の一部は端子台 3 5 に埋め込まれている。具体的には、P 端子部 4 1 における第 1 端子部と第 2 端子部の間の部分が端子台 3 5 に埋め込まれている。

[0051] N 端子部 4 2 は、負側の電源端子または低電圧側の電源端子として機能する。N 端子部 4 2 は金属板である。N 端子部 4 2 の例はバスバである。N 端子部 4 2 は、端子台 3 5 に取り付けられている。第 1 実施形態では、N 端子部 4 2 の第 1 端部は、端子台 3 5 の上面に露出している。N 端子部 4 2 の第 2 端部は側壁部 3 3 の内面から露出している。N 端子部 4 2 の第 2 端部は、N 端子部 4 2 の第 1 端部と反対の端部である。N 端子部 4 2 の一部は、端子台 3 5 に埋め込まれている。具体的には、N 端子部 4 2 の第 1 端子部と第 2 端子部の間の部分は、端子台 3 5 に埋め込まれている。

[0052] O 端子部 4 3 は、出力端子として機能する。O 端子部 4 3 は金属板である。O 端子部 4 3 の例はバスバである。O 端子部 4 3 は、端子台 3 6 に取り付けられている。第 1 実施形態では、O 端子部 4 3 の第 1 端部は、端子台 3 6 の上面に露出している。第 1 実施形態では、O 端子部 4 3 の第 1 端部は、2 つに分岐している。O 端子部 4 3 の第 2 端部（第 1 端部と反対の端部）は側

壁部 3 4 の内面から露出している。O 端子部 4 3 の第 2 端部は、O 端子部 4 3 の第 1 端部と反対の端部である。O 端子部 4 3 の第 2 端部は、段部 3 4 a に配置されている。O 端子部 4 3 の一部は端子台 3 6 に埋め込まれている。具体的には、O 端子部 4 3 における第 1 端部と第 2 端部の間の部分は端子台 3 6 に埋め込まれている。

[0053] 第 1 ゲート端子部 4 6 a は、第 1 トランジスタ 1 1 に対する制御端子として機能する。第 1 センスソース端子部 4 5 a は、ソース電極 1 1 2 の電位を検出するための端子として機能する。第 1 ゲート端子部 4 6 a および第 1 センスソース端子部 4 5 a は金属板である。第 1 ゲート端子部 4 6 a および第 1 センスソース端子部 4 5 a の例はバスバである。

[0054] 第 1 ゲート端子部 4 6 a および第 1 センスソース端子部 4 5 a は、側壁部 3 1 に取り付けられている。第 1 実施形態では、第 1 ゲート端子部 4 6 a の第 1 端部は側壁部 3 1 の上面から露出している。第 1 ゲート端子部 4 6 a の第 2 端部は側壁部 3 1 の内面から露出している。第 1 ゲート端子部 4 6 a の第 2 端部は、第 1 ゲート端子部 4 6 a の第 1 端部と反対の端部である。第 1 ゲート端子部 4 6 a の第 2 端部は、段部 3 1 a に配置されている。第 1 ゲート端子部 4 6 a の一部は側壁部 3 1 に埋め込まれている。具体的には、第 1 ゲート端子部 4 6 a における第 1 端部と第 2 端部の間の部分は側壁部 3 1 に埋め込まれている。第 1 センスソース端子部 4 5 a の第 1 端部は側壁部 3 1 の上面から露出している。第 1 センスソース端子部 4 5 a の第 2 端部は側壁部 3 1 の内面から露出している。第 1 センスソース端子部 4 5 a の第 2 端部は、第 1 センスソース端子部 4 5 a の第 1 端部と反対の端部である。第 1 センスソース端子部 4 5 a の第 2 端部は、段部 3 1 a に配置されている。第 1 センスソース端子部 4 5 a の一部は側壁部 3 1 に埋め込まれている。具体的には、第 1 センスソース端子部 4 5 a における第 1 端部と第 2 端部の間の部分は側壁部 3 1 に埋め込まれている。

[0055] センスドレイン端子部 4 7 は、ドレイン電極 1 1 1 の電位（または導電層 2 2 の電位）を検出する場合に使用する端子として機能する。センスドレイ

ン端子部47は、第1ゲート端子部46aまたは第1センスソース端子部45aの場合と同じように側壁部31に取り付けられている。

[0056] 配線基板20上にサーミスタSが搭載された形態において、第1サーミスタ端子部48aおよび第2サーミスタ端子部48bは、サーミスタSを外部接続するための端子として機能する。第1サーミスタ端子部48aおよび第2サーミスタ端子部48bは、第1ゲート端子部46aまたは第1センスソース端子部45aの場合と同じように側壁部31に取り付けられている。

[0057] 第2ゲート端子部46bは、第2トランジスタ12に対する制御端子として機能する。第2センスソース端子部45bは、ソース電極122の電位を検出するための端子である。第2ゲート端子部46bおよび第2センスソース端子部45bの例は、金属板である。第2ゲート端子部46bおよび第2センスソース端子部45bの例はバスバである。

[0058] 第2ゲート端子部46bおよび第2センスソース端子部45bは、側壁部32に取り付けられている。第1実施形態では、第2ゲート端子部46bおよび第2センスソース端子部45bの一部は側壁部32に埋め込まれている。第2ゲート端子部46bおよび第2センスソース端子部45bそれぞれの一端部は側壁部32の上面から露出している。第2ゲート端子部46bおよび第2センスソース端子部45bそれぞれの他端部は側壁部32の内面から露出している。第2ゲート端子部46bおよび第2センスソース端子部45bそれぞれの他端部は、段部32aに配置されている。

[0059] 配線部50は、板状の導電部（第1板状導電部）51および板状の導電部（第2板状導電部）52を有する。導電部51および導電部52の例は、金属板である。導電部51および導電部52は、X方向に延在している。導電部51および導電部52はそれらの厚さがZ方向を向くように配置されている。導電部51および導電部52は互いに平行である。導電部51および導電部52は、Z方向において離間している。導電部51および導電部52は、Z方向からみて、それらの少なくとも一部は重なっている。一実施形態において、導電部51および導電部52は、導電層22および導電層23にお

いて互いに対向する縁部上、または、導電層 22 および導電層 23 の間の隙間上に位置している。

[0060] 導電部 51 は、N 端子部 42 に電氣的に接続されている。たとえば、導電部 51 のうち側壁部 33 寄りの端部は、N 端子部 42 の第 2 端部においてケース 30 内の露出している部分に一体的に接続されている。第 1 実施形態では、断らない限り、N 端子部 42 と導電部 51 は、一つの金属板 2 であり、例えばバスバである。すなわち、金属板 2 のうち、端子台 35 寄りの領域が N 端子部 42 として機能し、配線基板 20 上の領域が導電部 51 として機能する。

[0061] 導電部 52 は、O 端子部 43 に電氣的に接続されている。たとえば、導電部 52 のうち側壁部 34 寄りの端部は、O 端子部 43 の第 2 端部においてケース 30 内の露出している部分に一体的に接続されている。第 1 実施形態では、O 端子部 43 と導電部 52 は、一つの金属板 3 であり、例えばバスバである。すなわち、金属板 3 のうち、端子台 36 寄りの領域が O 端子部 43 として機能し、配線基板 20 上の領域が導電部 52 として機能する。

[0062] 説明の便宜のため、金属板 2 のうち、N 端子部 42 として機能する領域および導電部 51 として機能する領域をそれぞれ N 端子領域および第 1 導電領域と称す場合もある。同様に、金属板 3 のうち、O 端子部 43 として機能する領域および導電部 52 として機能する領域をそれぞれ O 端子領域および第 2 導電領域と称す場合もある。

[0063] 前述したように、導電部 51 および導電部 52 は、Z 方向において離間している。よって、上記のように、金属板 2 と金属板 3 を使用する形態では、側壁部 33 の内面から金属板 2 を露出させる位置と、側壁部 34 の内面から金属板 3 を露出させる位置を調整すればよい。或いは、金属板 2 のうち導電部 51 と N 端子部 42 の境界領域で、導電部 51 と導電部 52 とが Z 方向に離間するように、金属板 2 は、曲がっていてもよい。逆に、金属板 3 において、O 端子部 43 と導電部 52 の境界領域で、導電部 51 と導電部 52 とが Z 方向に離間するように、金属板 3 は、曲がっていてもよい。

[0064] 次に、図 1 および図 3 を利用して上記半導体装置における配線構造を説明する。

[0065] 各第 1 トランジスタ 1 1 のドレイン電極 1 1 1 および各第 1 ダイオード 1 3 のカソード電極は、前述したように、導電層 2 2 に電氣的に接続されている。導電層 2 2 は、ワイヤ 7 7 によって P 端子部 4 1 の第 2 端部においてケース 3 0 内に露出した部分に接続されている。これにより、各第 1 トランジスタ 1 1 のドレイン電極 1 1 1 および各第 1 ダイオード 1 3 のカソード電極が P 端子部 4 1 に電氣的に接続されている。

[0066] 各第 1 トランジスタ 1 1 のソース電極 1 1 2 は、ワイヤ（配線部材） 7 1 a によって導電部 5 2 に接続されている。各第 1 ダイオード 1 3 のアノード電極 1 3 1 は、ワイヤ 7 6 a によって導電部 5 2 に接続されている。第 1 実施形態では、導電部 5 2 は、金属板 3 の一部である。金属板 3 の一部は O 端子部 4 3 としても機能する。したがって、各ソース電極 1 1 2 および各アノード電極は、O 端子部 4 3 に電氣的に接続されている。

[0067] ソース電極 1 1 2 は、ワイヤ 7 3 a によって更に導電層 2 4 に接続されている。導電層 2 4 は、ワイヤ 7 4 a によって、第 1 センスソース端子部 4 5 a に接続されている。これにより、ソース電極 1 1 2 および第 1 センスソース端子部 4 5 a が電氣的に接続されている。

[0068] 各第 1 トランジスタ 1 1 のゲート電極 1 1 3 は、ワイヤ 7 2 a によって導電層 2 5 に接続されている。導電層 2 5 は、ワイヤ 7 5 a によって第 1 ゲート端子部 4 6 a に接続されている。これにより、各ゲート電極 1 1 3 は、第 1 ゲート端子部 4 6 a に電氣的に接続されている。

[0069] 各第 2 トランジスタ 1 2 のドレイン電極 1 2 1 および各第 2 ダイオード 1 4 のカソード電極は、前述したように、導電層 2 3 に電氣的に接続されている。導電層 2 3 は、ワイヤ 7 8 によって、O 端子部 4 3 の第 2 端部においてケース 3 0 内に露出している部分に接続されている。これにより、各第 2 トランジスタ 1 2 のドレイン電極 1 2 1 および各第 2 ダイオード 1 4 のカソード電極が電氣的に接続されている。

- [0070] 各第2トランジスタ12のソース電極122は、ワイヤ（配線部材）71bによって導電部51に接続されている。各第2ダイオード14のアノード電極131は、ワイヤ76bによって導電部51に接続されている。第1実施形態では、導電部51は、金属板2の一部である。金属板2の一部はN端子部42として機能する。したがって、各ソース電極122および各アノード電極141がN端子部42に電氣的に接続されている。
- [0071] 各ソース電極112は、ワイヤ73bによって更に導電層27に接続されている。導電層27はワイヤ74bによって、第2センスソース端子部45bに接続されている。これにより、各ソース電極112および第2センスソース端子部45bが電氣的に接続されている。
- [0072] 各第2トランジスタ12のゲート電極123は、ワイヤ72bによって導電層26に接続されている。導電層26は、ワイヤ75bによって第2ゲート端子部46bに接続されている。これにより、各ゲート電極123は、第2ゲート端子部46bに電氣的に接続されている。
- [0073] センスドレイン端子部47は、ワイヤ91によって、導電層22に接続されている。これにより、ドレイン電極111とセンスドレイン端子部47とが電氣的に接続されている。
- [0074] 第1サーミスタ端子部48aは、ワイヤ92aによって導電層29aに接続されており、第2サーミスタ端子部48bは、ワイヤ92bによって、導電層29bに接続されている。これにより、サーミスタSと、第1サーミスタ端子部48aおよび第2サーミスタ端子部48bとが電氣的に接続されている。
- [0075] 図4は、半導体装置1に相当する電気回路を説明するための図面である。
- [0076] 上記配線構造によって、図4に示したように、第1トランジスタ11と第1ダイオード13とは、P端子部41とO端子部43との間に逆並列に接続されている。第2トランジスタ12と第2ダイオード14とは、O端子部43とN端子部42の間に逆並列に接続されている。更に、P端子部41とN端子部42との間の第1トランジスタ11および第2トランジスタ12が直

列接続されている。このような構成では、半導体装置 1 は、電力変換回路として機能する。上記電力変換回路において、第 1 トランジスタ 11 は上アームに含まれるトランジスタであり、第 2 トランジスタ 12 は下アームに含まれるトランジスタである。

[0077] 図 4 は、第 1 トランジスタ 11 および第 2 トランジスタ 12 の 1 つの組に着目した電気回路を示している。図 1 に示した配線構造では、複数の第 1 トランジスタ 11 は並列接続されており、複数の第 2 トランジスタ 12 は並列接続されており、複数の第 1 ダイオード 13 は並列接続されており、複数の第 2 ダイオード 14 は並列接続されている。したがって、半導体装置 1 で実現される電気回路は、図 4 に示したように、第 1 ダイオード 13 が逆並列接続された第 1 トランジスタ 11 および第 2 ダイオード 14 が逆並列接続された第 2 トランジスタ 12 の組が複数並列接続された回路に相当する。

[0078] 半導体装置 1 では、ケース 30 の内側に配置された複数の第 1 トランジスタ 11、複数の第 2 トランジスタ 12、複数の第 1 ダイオード 13、複数の第 2 ダイオード 14 およびそれらの配線構造などは、絶縁樹脂で埋設されてもよい。この場合、導電部 51 と導電部 52 の間にも絶縁樹脂が配置されるので、導電部 51 と導電部 52 との間の絶縁が確保される。上記絶縁樹脂の例は、シリコーンゲルである。

[0079] 上記半導体装置 1 はたとえば次のように製造される。

[0080] 複数の第 1 トランジスタ 11、複数の第 2 トランジスタ 12、複数の第 1 ダイオード 13、複数の第 2 ダイオード 14 を配線基板 20 上に搭載する。第 1 トランジスタ 11、第 2 トランジスタ 12、第 1 ダイオード 13 および第 2 ダイオード 14 は、たとえばダイボンドによって、配線基板 20 に搭載できる。P 端子部 41、金属板 2、金属板 3、第 1 ゲート端子部 46a、第 2 ゲート端子部 46b 等が組み付けられたケース 30 を準備する。金属板 2 が N 端子部 42 および導電部 51 を有し、金属板 3 が O 端子部 43 および導電部 52 を有することから、上記のように準備したケース 30 には N 端子部 42、導電部 51、O 端子部 43 および導電部 52 も組み付けられている。

ケース３０の材料が樹脂の場合は、たとえば、インサート成形によって、上記ケース３０を準備できる。第１トランジスタ１１、第２トランジスタ１２等の配線基板２０への搭載工程およびケース３０の準備工程の順番は限定されない。

[0081] 次いで、第１トランジスタ１１、第２トランジスタ１２等が搭載された配線基板２０をケース３０に取り付ける。具体的には、ケース３０の内側に第１トランジスタ１１、第２トランジスタ１２等が位置するように、配線基板２０をケース３０の下部開口に取り付ける。これにより、ケース３０の下部開口が配線基板２０で塞がれる。配線基板２０とケース３０とは、たとえば接着剤によって接合される。

[0082] その後、図１および図３を利用して説明した配線構造を実現するように、半導体装置１における必要な配線を実施する。配線は、超音波などを利用したワイヤボンドによって実施できる。これによって、半導体装置１が得られる。ケース３０の内側に配置されている配線基板２０上の複数の第１トランジスタ１１、複数の第２トランジスタ１２等を絶縁樹脂で埋設している形態では、上記配線を実施した後に、ケース３０が有する側壁部３１、側壁部３２、側壁部３３および側壁部３４と、配線基板２０とで形成される空間に絶縁樹脂を注入すればよい。

[0083] 上記半導体装置１では、第１トランジスタ１１のソース電極１１２は導電部５２によってＯ端子部４３に電氣的に接続されている。したがって、ソース電極１１２とＯ端子部４３との間の電流は導電部５２を流れる。第２トランジスタ１２のソース電極１２２は導電部５１によってＮ端子部４２に電氣的に接続されている。したがって、ソース電極１２２とＮ端子部４２との間の電流は、導電部５１を流れる。

[0084] この場合、導電部５１および導電部５２に流れる電流の変化の向き（増加または減少）は、導電部５１と導電部５２とで反対である。導電部５１および導電部５２は板状を呈しており、平行に配置されている。すなわち、導電部５１および導電部５２は平行平板の状態に配置されている（以下、このよ

うな配置状態を「平行平板配置」と称す)。そのため、たとえば、第1トランジスタ11および第2トランジスタ12それぞれがスイッチング制御されることによって、導電部51および導電部52に電流が流れた場合、電流の変化によって生じる磁束が相互に打ち消される。その結果、半導体装置1の低インダクタンス化を実現できる。

[0085] 導電部51および導電部52はそれらの厚さ方向がZ方向を向いた状態で、平行平板配置されている。よって、たとえば、薄型の半導体装置1の場合であっても、低インダクタンス化を実現し易い。薄型の半導体装置1とは、Z方向の長さが短い半導体装置である。薄型の半導体装置1におけるZ方向の長さの例は、15mmから25mmである。導電部51および導電部52が上記のように平行平板配置されていることから、薄型の半導体装置1であっても、上記のように低インダクタンス化を実現しながら、半導体装置1を設計する際の自由度を確保可能である。

[0086] 半導体装置1では、第1トランジスタ11のドレイン電極111は、導電層22に接合されており、第2トランジスタ12のドレイン電極121は、導電層23に接合されている。したがって、半導体装置1において、第1トランジスタ11および第2トランジスタ12それぞれのドレイン側の電流は、導電層22および導電層23を流れる。導電層22および導電層23は、隣接して配置されている。したがって、第1トランジスタ11および第2トランジスタ12それぞれのドレイン側の電流の変化によって生じる磁束も相互に打ち消しあう。その結果、第1トランジスタ11および第2トランジスタ12それぞれのドレイン側におけるインダクタンスの低減も可能である。

[0087] 上記のように、半導体装置1では、低インダクタンス化を実現できるので、第1トランジスタ11および第2トランジスタ12のスイッチング速度を上げてサージ電圧を抑制できる。

[0088] 導電部51および導電部52は、配線基板20と離間しているとともに、配線基板20に平行である。このような配置は、第1実施形態で説明したように、導電部51および導電部52をケース30に固定することによって容

易に実施可能である。導電部 5 1 および導電部 5 2 が上記のように配置された形態では、薄型の半導体装置 1 を容易に実現できる。

[0089] 第 1 実施形態では、導電部 5 1 および N 端子部 4 2 が一体化した金属板 2 および導電部 5 2 と O 端子部 4 3 とが一体化した金属板 3 を採用している。このような形態では、金属板 2, 3 をケース 3 0 に固定することによって、導電部 5 1、導電部 5 1、N 端子部 4 2 および O 端子部 4 3 をケース 3 0 に容易に固定できる。

[0090] (第 2 実施形態)

図 5 は、第 2 実施形態に係る半導体装置の平面図である。図 6 は、図 5 の V I - V I 線に沿った断面構造の一部を模式的に示す図面である。

[0091] 図 5 に示した半導体装置 1 A は、図 5 および図 6 に示したように、複数の第 1 放熱部材 2 8 a および複数の第 2 放熱部材 2 8 b を更に備える点で、主に半導体装置 1 と相違する。この相違点を中心に半導体装置 1 A を説明する。

[0092] 複数の第 1 放熱部材 2 8 a は、導電層 2 2 上に搭載されている。複数の第 2 放熱部材 2 8 b は、導電層 2 3 上に搭載されている。第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b は高い熱伝導率を有する材料によって形成される。第 2 実施形態における第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b は、導電性を有する。第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b の材料の例は、銅および銀を含む。第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b は、たとえば導電性を有するヒートスプレッドである。

[0093] 第 1 放熱部材 2 8 a は、導電性を有する接合材で導電層 2 2 に接合されている。導電性を有する接合材の例は、半田および焼結材を含む。第 1 放熱部材 2 8 a 上には第 1 トランジスタ 1 1 および第 1 ダイオード 1 3 が搭載されている。第 1 トランジスタ 1 1 のドレイン電極 1 1 1 および第 1 ダイオード 1 3 のカソード電極は、導電性を有する接合材によって第 1 放熱部材 2 8 a に接合されている。これにより、第 1 トランジスタ 1 1 のドレイン電極 1 1 1 および第 1 ダイオード 1 3 のカソード電極は、第 1 放熱部材 2 8 a および

導電層 2 2 と電氣的に接続されている。

[0094] 第 2 放熱部材 2 8 b は、導電性を有する接合材で導電層 2 3 に接合されている。第 2 放熱部材 2 8 b 上には第 2 トランジスタ 1 2 および第 2 ダイオード 1 4 が搭載されている。第 2 トランジスタ 1 2 のドレイン電極 1 2 1 および第 2 ダイオード 1 4 のカソード電極は、導電性を有する接合材によって第 2 放熱部材 2 8 b に接合されている。これにより、第 2 トランジスタ 1 2 のドレイン電極 1 2 1 および第 2 ダイオード 1 4 のカソード電極は、第 2 放熱部材 2 8 b および導電層 2 3 と電氣的に接続されている。

[0095] 上記のように、第 1 放熱部材 2 8 a に搭載された第 1 トランジスタ 1 1 のドレイン電極 1 1 1 および第 1 ダイオード 1 3 のカソード電極は、導電層 2 2 と電氣的に接続されている。第 2 放熱部材 2 8 b に搭載された第 2 トランジスタ 1 2 のドレイン電極 1 2 1 および第 2 ダイオード 1 4 のカソード電極は、導電層 2 3 と電氣的に接続されている。更に、半導体装置 1 が第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b を備える点以外の半導体装置 1 A の構成は、第 1 実施形態の場合と実質的に同じである。よって、半導体装置 1 A は、半導体装置 1 と同じまたは同様の作用効果を有する。

[0096] 第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 が第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b 上に配置されていることから、第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 に生じる熱を効率的に放熱可能である。

[0097] 第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 が第 1 放熱部材 2 8 a および第 2 放熱部材 2 8 b 上に配置されていることから、第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 を、配線部 5 0 に近づけた状態で配置できる。具体的には、第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 を、導電部 5 1 および導電部 5 2 に近づけた状態で配置できる。その結果、ワイヤ 7 1 a およびワイヤ 7 1 b のネックに生じる応力を低減可能である。第 1 ダイオード 1 3 および第 2 ダイオード 1 4 と、導電部 5 1 および導電部 5 2 とを接続するワイヤ 7 6 a およびワイヤ 7 6 b についても同様である。

[0098] (第 3 実施形態)

図7は、第3実施形態に係る半導体装置の平面図である。図8は、図7に示した半導体装置1Bが備える配線基板を説明するための図面である。図8では、配線基板20Aを示すために、金属板3の一部を切り欠くとともに、第1トランジスタ11、第2トランジスタ12、第1ダイオード13および第2ダイオード14並びにワイヤ71a、71b等を用いた配線構造の図示を省略している。図9は、図7のI-X-I'線に沿った断面構造の一部を模式的に示す図面である。

[0099] 半導体装置1Bは、配線基板20の代わりに配線基板20Aを備える点と、配線部50の代わりに配線部50Aを備える点で、主に、半導体装置1と相違する。この相違点を中心にして、半導体装置1Bを説明する。

[0100] 配線基板20Aは、図8に示したように、導電層22および導電層23の間に、導電層（第3導電層）51Aが形成されている点で、配線基板20と相違する。導電層51Aは板状または薄板状である。導電層51Aは、X方向に延在している。

[0101] 半導体装置1Bでは、導電層51A上に、金属板3の一部領域である導電部52が配置される。導電層51Aおよび導電部52は、Z方向に離間している。導電層51Aおよび導電部52の厚さ方向はZ方向に向いている。導電層51Aおよび導電部52は、平行に配置されている。したがって、半導体装置1Bでは、導電層51Aと導電部52とによって配線部50Aが構成されている。

[0102] 導電層51Aは、配線部50が有する導電部51に対応する。半導体装置1Bにおいて、導電層51AとN端子部42とは分離している。半導体装置1BにおけるN端子部42をN端子部42Aと称す。N端子部42Aは、たとえば金属板である。N端子部42Aの例はバスバである。

[0103] N端子部42の第1端部は、端子台35の上面に露出している。N端子部42Aの第2端部は側壁部33の内面から露出している。N端子部42Aの第2端部は、N端子部42Aの第1端部と反対の端部である。N端子部42Aの第2端部は、段部33a上に配置されている。N端子部42Aの一部は

端子台 35 に埋め込まれている。具体的には、N 端子部 42A における第 1 端部と第 2 端部の間の部分が端子台 35 に埋め込まれている。

[0104] 図 7 に示したように、N 端子部 42A の第 2 端部において段部 33a 上に露出している部分と、導電層 51A とはワイヤ 79 によって接続されている。これにより、導電層 51A と N 端子部 42A とが電氣的に接続されている。

[0105] 第 2 トランジスタ 12 のソース電極 122 はワイヤ 71b によって導電層 51A に接続されている。第 2 ダイオード 14 のアノード電極 141 はワイヤ 76b によって導電層 51A に接続されている。前述したように、導電層 51A と N 端子部 42A とが電氣的に接続されていることから、ソース電極 122 およびアノード電極 141 は、N 端子部 42A に電氣的に接続されている。

[0106] 半導体装置 1B における配線構造は、ソース電極 122 およびアノード電極 141 を、導電層 51A およびワイヤ 79 を用いて N 端子部 42A に電氣的に接続している点以外は、半導体装置 1 における配線構造と同様である。

[0107] 半導体装置 1B は、配線基板 20 の代わりに配線基板 20A を準備する点と、金属板 2 の代わりに N 端子部 42A を組み込んだケース 30 を準備する点以外は、半導体装置 1 の場合と同様にして製造できる。

[0108] 半導体装置 1B も、配線部 50A を備える。配線部 50A は、導電層 51A と導電部 52 を有する。導電層 51A および導電部 52 の配置関係は、導電部 51 に対応する導電層 51A が絶縁基板 21 上に配置されている点以外は、導電部 51 と導電部 52 の配置関係と同じである。したがって、半導体装置 1B は、半導体装置 1 が配線部 50 を備えることによって有する作用効果と同じ作用効果を有する。

[0109] 半導体装置 1B では、配線部 50A が有する 2 つの導電部のうちの一つを絶縁基板 21 上の導電層 51A として形成する。この場合、導電層 51A を、導電層 22、導電層 23 等と同様に形成できることから、導電層 51A を形成し易い。その結果、配線部 50A の半導体装置 1B への実装が容易であ

る。更に、導電層 5 1 A と、導電部 5 2 との間の絶縁を確保し易い。

[0110] (第 4 実施形態)

図 1 0 は、第 4 実施形態に係る半導体装置の平面図である。図 1 1 は、図 1 0 の X 1 - X 1 線に沿った断面構造の一部を模式的に示す図面である。

[0111] 半導体装置 1 C は、N 端子部 4 2 の代わりに N 端子部 4 2 A を備える点、O 端子部 4 3 の代わりに第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B を備える点、並びに、配線部 5 0 の代わりに配線部 5 0 B を備える点で、主に、半導体装置 1 と相違する。この相違点を中心に、半導体装置 1 C を説明する。

[0112] N 端子部 4 2 A の構成および配置などは、半導体装置 1 B の場合と同じである。よって、N 端子部 4 2 A の説明を省略する。

[0113] 第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B は、分離した 2 つの端子部である。第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B は、端子台 3 6 に取り付けられている。第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B の第 1 端部は、端子台 3 6 の上面に露出している。第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B の第 2 端部（第 1 端部と反対の端部）は、側壁部 3 4 の内面から露出している。第 4 実施形態では、第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B の第 2 端部のうちケース 3 0 の内側に露出している部分は段部 3 4 a 上に配置される。第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B の一部（第 1 端部と第 2 端部の間の部分）は、端子台 3 6 に埋め込まれている。

[0114] 配線部 5 0 B は、導電部 5 1 B と、導電部 5 2 A とを有する。

[0115] 導電部 5 2 A は、導電層 2 3 の一部である。具体的には、導電部 5 2 A は、導電層 2 3 のうち導電層 2 2 寄りの領域である。図 1 0 では、導電層 2 3 のうち導電部 5 2 A に対応する領域と他の領域との仮想的な境界を一点鎖線で示している。導電層 2 2 の Y 方向の幅は、半導体装置 1 の場合より広くてもよい。導電部 5 2 A は、導電層 2 3 の一部であることから、板状または層状である。導電部 5 2 A は、第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B と別部材である。

- [0116] 導電部51Bは、導電性を有する板状部材である。導電部51Bは金属板である。導電部51Bの例はバスバである。導電部51Bは、導電部52A上に配置されている。導電部51Bと導電部52Aとの間には絶縁紙（絶縁部材）81が設けられている。
- [0117] 半導体装置1Cの配線構造を説明する。
- [0118] 各第1トランジスタ11のソース電極112および各第1ダイオード13のアノード電極131は、ワイヤ71aおよびワイヤ76aによって、導電層23の一部である導電部52Aに接続されている。これによって、各ソース電極112および各アノード電極131は、導電部52Aに電氣的に接続されている。
- [0119] 第1O端子部43Aと導電層23とは、ワイヤ78aによって接続されている。第2O端子部43Bと導電層23とは、ワイヤ78bによって接続されている。導電層23上には、第2トランジスタ12および第2ダイオード14が搭載されている。第2トランジスタ12および第2ダイオード14の導電層23への搭載方法は、第1実施形態の場合と同じである。したがって、導電層23の一部である導電部52Aは、第2トランジスタ12のソース電極122および第2ダイオード14のカソード電極（不図示）と電氣的に接続されるとともに、第1O端子部43Aおよび第2O端子部43Bに電氣的に接続されている。
- [0120] 各第2トランジスタ12のソース電極122および各第2ダイオード14のアノード電極141は、ワイヤ71bおよびワイヤ76bによって、導電部51Bに接続されている。導電部51Bは、ワイヤ79によってN端子部42Aに接続されている。
- [0121] 上記の点以外の配線構造は、第1実施形態の場合の配線構造と同じである。したがって、半導体装置1Cで実現される電気回路は、半導体装置1の場合と同じである。
- [0122] 半導体装置1Cは、第1トランジスタ11、第2トランジスタ12等を配線基板20に搭載する際に、導電層23上に導電部51Bを搭載する点と、

金属板 2 および金属板 3 の代わりに N 端子部 4 2 A、第 1 O 端子部 4 3 A および第 2 O 端子部 4 3 B を組み込んだケース 3 0 を準備する点以外は、半導体装置 1 の場合と同様にして製造できる。導電層 2 3 上に導電部 5 1 B を搭載する際には、導電層 2 3 と導電部 5 1 B の間に絶縁紙 8 1 を挟む。絶縁紙 8 1 は、本技術分野において通常使用される絶縁紙であればよい。絶縁紙 8 1 の例は、ノーマックス（登録商標）紙である。導電層 2 3 と絶縁紙 8 1 との接合および絶縁紙 8 1 と導電部 5 1 B との接合は、たとえば、接着剤によって実施できる。導電層 2 3 上に導電部 5 1 B を搭載する工程は、配線を施す前であればよい。

[0123] 半導体装置 1 C も、配線部 5 0 B を備える。配線部 5 0 B は、Z 方向に沿って平行に配置された板状の導電部 5 1 B と板状の導電部 5 2 A を有する。したがって、半導体装置 1 B は、半導体装置 1 が配線部 5 0 を備えることによって有する作用効果と同じ作用効果を有する。

[0124] 配線部 5 0 B が有する導電部 5 2 A は、導電層 2 3 の一部である。第 4 実施形態において導電部 5 1 B は、導電層 2 3 上に配置されている。導電部 5 1 B は、N 端子部 4 2 A とは別部材である。このような構成では、導電層 2 3 と導電部 5 1 B とを絶縁させた状態で導電層 2 3 上に導電部 5 1 B を搭載することによって、配線部 5 0 B を実現できる。そのため、配線部 5 0 B を半導体装置 1 C に実装し易い。導電部 5 2 A は、導電層 2 3 の一部であることから、半導体装置 1 C の構成は簡易である。導電部 5 2 A は、導電層 2 3 の一部を導電部 5 2 として使用することから、半導体装置 1 C の製造コストを低減できる。

[0125] 導電部 5 1 B および導電部 5 2 A との間には絶縁紙 8 1 が配置されている。絶縁紙 8 1 によって、導電部 5 1 B および導電部 5 2 A の延在方向に沿って導電部 5 1 B および導電部 5 2 A の間の距離の均一性を確保でき、その結果、導電部 5 1 B および導電部 5 2 A の平行状態を維持できる。絶縁紙 8 1 によって、導電部 5 1 B および導電部 5 2 A の短絡を確実に防止できる。そのため、導電部 5 1 B および導電部 5 2 A の間の距離を短くできる。このよ

うに絶縁紙 8 1 によって、延在方向に沿った導電部 5 1 B および導電部 5 2 A の平行状態を維持しながら、導電部 5 1 B および導電部 5 2 A の絶縁性を確保できることから、インダクタンスを更に低減できる。

[0126] 半導体装置 1 C においても、導電層 2 2 と導電層 2 3 とは Y 方向において隣接している。そのため、第 1 実施形態の場合と同様に、第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 それぞれのドレイン側の電流の変化によって生じる磁束も相互に打ち消しあう。その結果、第 1 トランジスタ 1 1 および第 2 トランジスタ 1 2 それぞれのドレイン側におけるインダクタンスの低減も可能である。

[0127] (変形例 1)

図 1 2 は、配線部の変形例を示す図面である。図 1 2 に示した配線部 5 0 C は、導電部 5 1 B と、導電部 5 2 A と、絶縁樹脂部 5 3 とを有する。

[0128] 導電部 5 1 B および導電部 5 2 A は、図 1 0 および図 1 1 を用いて説明した半導体装置 1 C の場合と同じであるため、説明を省略する。

[0129] 絶縁樹脂部 5 3 は、絶縁樹脂によって形成されている。絶縁樹脂の例は、ポリフェニレンサルファイド (P P S)、ポリエーテルエーテルケトン (P E E K)、ポリカーボネイト (P C) などを含む。

[0130] 配線部 5 0 C では、導電部 5 1 B が絶縁樹脂部 5 3 にインサートされている。具体的には、導電部 5 1 B の面 5 1 a が露出するように、導電部 5 1 B は絶縁樹脂部 5 3 にインサートされている。変形例 1 では、絶縁樹脂部 5 3 が絶縁性を有する接着剤 8 2 を用いて導電部 5 2 A に固定されている。これによって、絶縁樹脂部 5 3 にインサートされた導電部 5 1 B が、導電層 2 3 の一部である導電部 5 2 A に固定されている。この場合、導電部 5 1 B の面 5 1 a が絶縁樹脂部 5 3 から露出している。そのため、ワイヤ 7 1 b, 7 6 b 等の接続を容易に実施できる。面 5 1 a は、導電部 5 1 B のうち導電層 2 3 と反対の面である。

[0131] 変形例 1 における導電部 5 1 B と導電部 5 2 A の配置形態は、絶縁樹脂部 5 3 が導電部 5 1 B と導電部 5 2 A との間に配置されている点以外は、図 1

1 に示した導電部 5 1 B と導電部 5 2 A の配置形態と同じである。したがって、図 1 1 に示した導電部 5 1 B と導電部 5 2 A の配置形態の代わりに、変形例 1 の配置形態を採用した半導体装置も半導体装置 1 C と同じ作用効果を有する。絶縁樹脂部 5 3 が導電部 5 1 B と導電部 5 2 A との間に配置されていることによって、導電部 5 1 B と導電部 5 2 A の絶縁性をより確保できる。

[0132] (変形例 2)

図 1 3 は、配線部の他の変形例を示す図面である。図 1 3 に示した配線部 5 0 D は、導電部 5 1 B と、導電部 5 2 B と、絶縁樹脂部 5 3 とを有する。

[0133] 導電部 5 1 B は、図 1 0 および図 1 1 を用いて説明した半導体装置 1 C の場合と同じである。絶縁樹脂部 5 3 は、変形例 1 で説明した絶縁樹脂部 5 3 と同じである。よって、導電部 5 1 B および絶縁樹脂部 5 3 の説明を省略する。

[0134] 導電部 5 2 B は、第 1 O 端子部 4 3 A、第 2 O 端子部 4 3 B および導電層 2 3 とは別部材である。導電部 5 2 B は、導電部 5 1 B と同様に、導電性を有する板状部材である。導電部 5 2 B は、図 1 3 に示した Y 方向および Z 方向に直交する方向に延在している。導電部 5 2 B は、たとえば、金属板である。導電部 5 2 B の例はバスバである。

[0135] 配線部 5 0 D では、導電部 5 1 B および導電部 5 2 B は、絶縁樹脂部 5 3 にインサートされている。具体的には、導電部 5 1 B の面 5 1 a および導電部 5 2 A の面 5 2 a が絶縁樹脂部 5 3 から露出するように、導電部 5 1 B および導電部 5 2 B は絶縁樹脂部 5 3 にインサートされている。この形態では、導電部 5 2 B の面 5 2 a が導電性を有する接合材 8 3 を用いて導電層 2 3 に固定されている。これによって、配線部 5 0 D が導電層 2 3 に固定されている。面 5 2 a は、導電部 5 2 B のうち導電層 2 3 寄りの面である。

[0136] 接合材 8 3 が導電性を有することから、導電部 5 2 B と導電層 2 3 とは電氣的に接続されている。したがって、変形例 2 では、導電層 2 3 と電氣的に接続された導電部 5 2 B 上に導電部 5 1 B が配置されている。導電部 5 1 B

と導電部 5 2 B との間には絶縁樹脂部 5 3 が挟まれている。そのため、変形例 2 の導電部 5 2 B と導電部 5 1 B の配置形態は、変形例 1 の場合と実質的に同様である。したがって、変形例 1 の場合と同様に、変形例 2 の配置形態を採用した半導体装置も半導体装置 1 C と同じ作用効果を有する。

[0137] 以上、本開示に係る種々の実施形態および変形例を説明したが、本開示は、例示した実施形態および変形例に限定されない。

[0138] 第 1 実施形態においても、導電部 5 1 と N 端子部 4 2 とは別部材でよく、導電部 5 2 と O 端子部 4 3 とは別部材でよい。この場合、導電部 5 1 の一端部および導電部 5 2 の一端部を N 端子部 4 2 および O 端子部 4 3 に、たとえば導電性を有する接合材などで接続すればよい。以下説明の便宜のため、N 端子部 4 2 と別部材である導電部 5 1、および O 端子部 4 3 と別部材である導電部 5 2 を、図 1 3 の場合と同様に、導電部 5 1 B および導電部 5 2 B と称す。

[0139] 第 1 実施形態において、配線部 5 0 の代わりに、図 1 4 に示した配線部 5 0 E を採用してもよい。配線部 5 0 E は、金属板 2 の一部である導電部 5 1、金属板 3 の一部である導電部 5 2 および絶縁樹脂部 5 3 を備える。導電部 5 1 および導電部 5 2 は、それらの一部が絶縁樹脂部 5 3 から露出するように、絶縁樹脂部 5 3 にインサートされている。配線部 5 0 E では、導電部 5 1 および導電部 5 2 との間に絶縁樹脂部 5 3 の一部が挟まれている。よって、導電部 5 1 および導電部 5 2 の絶縁性を確保し易い。導電部 5 1 および導電部 5 2 の一部が絶縁樹脂部 5 3 から露出していることから、導電部 5 1 および導電部 5 2 に、ワイヤ 7 1 a、7 1 b 等を接続し易い。図 1 4 では、導電部 5 1 および導電部 5 2 のそれぞれ縁部近傍が絶縁樹脂部 5 3 から露出している場合を示している。しかしながら、導電部 5 1 および導電部 5 2 に、ワイヤ 7 1 a、7 1 b 等を接続するための領域が確保されていればよい。

[0140] 第 1 実施形態において、配線部 5 0 の代わりに、図 1 5 に示した配線部 5 0 F を採用してもよい。配線部 5 0 F は、金属板 2 の一部である導電部 5 1、金属板 3 の一部である導電部 5 2 および絶縁紙 8 1 を備える。絶縁紙 8 1

は、導電部51と導電部52の間に挟まれている。配線部50Fでは、導電部51と導電部52の間に絶縁紙81が配置されていることから、導電部51と導電部52の間の距離が絶縁紙81の厚さによって規定できる。そのため、導電部51および導電部52の延在方向に沿って導電部51および導電部52の間の距離の均一性を確保でき、その結果、導電部51および導電部52の平行状態を維持できる。更に、絶縁紙81によって、導電部51および導電部52の間の絶縁性を確保できる。

[0141] 図14および図15に示した導電部51および導電部52は、N端子部42を含む金属板2、およびO端子部43を含む金属板3の一部である。しかしながら、配線部50Eおよび配線部50Fそれぞれにおいて、導電部51として、N端子部42とは別部材の導電部51Bを採用し、導電部52としてO端子部43とは別部材の導電部52Bを採用してもよい。この場合、導電部51BのうちN端子部42寄りの端部をN端子部42にたとえば導電性を有する接合材で接続し、導電部52BのうちO端子部43寄りの端部をO端子部43にたとえば導電性を有する接合材で接続してもよい。或いは、配線部50Eを、半導体装置の製造過程において、ケース30に嵌め込んでもよい。この場合、導電部51Bおよび導電部52Bと、N端子部42およびO端子部43とは、ワイヤなどの配線部材で接続できる。

[0142] 第1実施形態および第2実施形態における導電部51は、たとえば、ケース30の側壁部31または側壁部32に固定されてもよい。第4実施形態における導電部51Bは、たとえば、ケース30の側壁部31または側壁部32に固定されてもよい。第1実施形態から第3実施形態における導電部52は、たとえば、ケース30の側壁部31または側壁部32に固定されてもよい。側壁部31または側壁部32に導電部51、導電部51B、導電部52などを固定する場合、梁状に固定できる。この場合、たとえば、超音波を利用してワイヤボンドを実施する場合に、超音波を導電部51、導電部51B、導電部52などに伝えやすい。

[0143] O端子部43のうち端子台36の上面に露出している端部は、2つに分岐

されている必要はない。第4実施形態に係る半導体装置1Cは、第1O端子部43Aおよび第2O端子部43Bの代わりに1つのO端子部を備えてもよい。

[0144] 第3実施形態において、導電層51A上に、変形例2で説明した導電部52Bが絶縁紙81を介して配置されてもよい。導電部52Bは、変形例2で説明したように、O端子部と別部材である。第3実施形態に変形例1を適用してもよい。すなわち、第3実施形態において、絶縁樹脂部53にインサートされた導電部52Bを導電層51A上に配置してもよい。

[0145] すなわち、本開示は、第1板状導電部および第2板状導電部の一方を、第*i*板状導電部（*i*は1または2）と称した場合、第*i*板状導電部は、配線基板に配置されている形態にも適用できる。更に、第1板状導電部および第2板状導電部のうち、第*i*板状導電部以外の板状導電部を第*k*板状導電部（*k*は、1および2のうち*i*以外）と称した場合、第*k*板状導電部は、絶縁紙を介して第*i*導電部上に配置されていてもよい。或いは、配線部は、絶縁樹脂部を有し、第1板状導電部および第2板状導電部のうち、第*i*板状導電部以外の板状導電部を上記のように第*k*板状導電部と称した場合、第*k*板状導電部は、絶縁樹脂部にインサートされており、第*k*板状導電部の一部は、絶縁樹脂部から露出しており、絶縁樹脂部が第*k*板状導電部と第*i*板状導電部との間に挟まれた状態で、第*k*板状導電部は第*i*板状導電部上に配置されていてもよい。

[0146] 第4実施形態において、導電部（第1板状導電部）51Bと導電部（第2板状導電部）52Aとの間は、絶縁紙81を有せずに離間されていてもよい。

[0147] 半導体装置における各要素間の電気的な接続関係を実現するための配線部材は、ワイヤに限定されない。上記配線部材の他の例は、リボンである。

[0148] 半導体装置が有する第1トランジスタの数は、1つでもよいし、2以上でもよい。半導体装置が有する第2トランジスタの数は、1つでもよいし、2以上でもよい。

[0149] 第1トランジスタおよび第2トランジスタはMOSFETに限定されない。第1トランジスタおよび第2トランジスタは、たとえば、IGBT (Insulated Gate Bipolar Transistor) でもよい。

[0150] 以上説明した種々の実施形態および変形例は、本開示の趣旨を逸脱しない範囲で適宜組み合わせられてもよい。

符号の説明

[0151] 1, 1A, 1B, 1C…半導体装置

2…金属板

3…金属板

11…第1トランジスタ

12…第2トランジスタ

13…第1ダイオード

14…第2ダイオード

20, 20A…配線基板

21…絶縁基板

21a…縁部

21b…縁部

22…導電層 (第1導電層)

23…導電層 (第2導電層)

24…導電層

25…導電層

26…導電層

27…導電層

28a…第1放熱部材

28b…第2放熱部材

29a…導電層

29b…導電層

3 0 … ケース

3 1 … 側壁部

3 1 a … 段部

3 2 … 側壁部

3 2 a … 段部

3 3 … 側壁部

3 3 a … 段部

3 4 … 側壁部

3 4 a … 段部

3 5 … 端子台

3 6 … 端子台

4 1 … P 端子部

4 2, 4 2 A … N 端子部

4 3 … O 端子部

4 3 A … 第 1 O 端子部

4 3 B … 第 2 O 端子部

4 5 a … 第 1 センスソース端子部

4 5 b … 第 2 センスソース端子部

4 6 a … 第 1 ゲート端子部

4 6 b … 第 2 ゲート端子部

4 7 … センスドレイン端子部

4 8 a … 第 1 サーミスタ端子部

4 8 b … 第 2 サーミスタ端子部

5 0, 5 0 A, 5 0 B, 5 0 C, 5 0 D, 5 0 E, 5 0 F … 配線部

5 1, 5 1 B … 導電部 (第 1 板状導電部)

5 1 A … 導電層 (第 1 板状導電部)

5 1 a … 面

5 2, 5 2 A, 5 2 B … 導電部 (第 2 板状導電部)

- 5 2 a …面
- 5 3 …絶縁樹脂部
- 7 1 a …ワイヤ(配線部材)
- 7 1 b …ワイヤ(配線部材)
- 7 2 a …ワイヤ
- 7 2 b …ワイヤ
- 7 3 a …ワイヤ
- 7 3 b …ワイヤ
- 7 4 b …ワイヤ
- 7 5 a …ワイヤ
- 7 5 b …ワイヤ
- 7 6 a …ワイヤ
- 7 6 b …ワイヤ
- 7 7 …ワイヤ (配線部材)
- 7 4 a …ワイヤ
- 7 8 …ワイヤ (配線部材)
- 7 8 a …ワイヤ(配線部材)
- 7 8 b …ワイヤ(配線部材)
- 7 9 …ワイヤ (配線部材)
- 8 1 …絶縁紙
- 8 2 …接着剤
- 8 3 …接合材
- 9 1 …ワイヤ
- 9 2 a …ワイヤ
- 9 2 b …ワイヤ
- 1 1 1 …ドレイン電極 (第 1 電極)
- 1 1 2 …ソース電極 (第 2 電極)
- 1 1 3 …ゲート電極

1 2 1 …ドレイン電極（第 1 電極）

1 2 2 …ソース電極（第 2 電極）

1 2 3 …ゲート電極

1 3 1 …アノード電極

1 4 1 …アノード電極

S …サーミスタ

請求の範囲

- [請求項1] P端子部に電氣的に接続される第1導電層およびO端子部に電氣的に接続される第2導電層を有する配線基板と、
- 前記第1導電層に配置される第1トランジスタであって、前記第1導電層に電氣的に接続される第1電極および第2電極を有する前記第1トランジスタと、
- 前記第2導電層に配置される第2トランジスタであって、前記第2導電層に電氣的に接続される第3電極および第4電極を有する前記第2トランジスタと、
- N端子部に電氣的に接続される第1板状導電部および前記O端子部に電氣的に接続される第2板状導電部を含む配線部と、
- を備え、
- 前記第2電極は、前記第2板状導電部に電氣的に接続されており、
- 前記第4電極は、前記第1板状導電部に電氣的に接続されており、
- 前記第1板状導電部および前記第2板状導電部の厚さ方向は、前記配線基板の厚さ方向に沿っており、
- 前記第1板状導電部および前記第2板状導電部は、前記厚さ方向に離間し且つ平行に配置されている、
- 半導体装置。
- [請求項2] 前記第1板状導電部および前記第2板状導電部は、前記配線基板から離間するとともに、前記配線基板に平行である、
- 請求項1に記載の半導体装置。
- [請求項3] 前記配線基板に配置された前記第1トランジスタおよび前記第2トランジスタを収容するケースを更に備え、
- 前記第1板状導電部及び前記第2板状導電部は前記ケースに固定されている、
- 請求項2に記載の半導体装置。
- [請求項4] 前記P端子部と、

前記N端子部と、

前記O端子部と、

を更に備え、

前記P端子部、前記N端子部および前記O端子部は、前記ケースに固定されており、

前記第1板状導電部は、前記N端子部に直接接続されており、

前記第2板状導電部は、前記O端子部に直接接続されており、

前記第1導電層は、配線部材によって前記P端子部に接続されており、

前記第2導電層は、配線部材によって前記O端子部に接続されている、

請求項3に記載の半導体装置。

[請求項5]

前記配線部は、前記第1板状導電部および前記第2板状導電部を絶縁する絶縁樹脂部を有し、

前記第1板状導電部および前記第2板状導電部は、前記絶縁樹脂部にインサートされている、

請求項3または請求項4に記載の半導体装置。

[請求項6]

前記配線部は、前記第1板状導電部および前記第2板状導電部を絶縁する絶縁紙を有し、

前記絶縁紙は、前記第1板状導電部および前記第2板状導電部の間に位置する、

請求項3または請求項4に記載の半導体装置。

[請求項7]

前記第1トランジスタと前記第1導電層との間に配置された第1放熱部材と、

前記第2トランジスタと前記第2導電層との間に配置された第2放熱部材と、

を更に備える、

請求項2に記載の半導体装置。

- [請求項8] 前記第1板状導電部および前記第2板状導電部の一方を、第*i*板状導電部（*i*は1または2）と称した場合、前記第*i*板状導電部は、前記配線基板に配置されている、
請求項1に記載の半導体装置。
- [請求項9] 前記第1板状導電部および前記第2板状導電部のうち、前記第*i*板状導電部以外の板状導電部を第*k*板状導電部（*k*は、1および2のうち*i*以外）と称した場合、前記第*k*板状導電部は、絶縁紙を介して前記第*i*板状導電部上に配置されている、
請求項8に記載の半導体装置。
- [請求項10] 前記配線部は、絶縁樹脂部を有し、
前記第1板状導電部および前記第2板状導電部のうち、前記第*i*板状導電部以外の板状導電部を第*k*板状導電部（*k*は、1および2のうち*i*以外）と称した場合、
前記第*k*板状導電部は、前記絶縁樹脂部にインサートされており、
前記第*k*板状導電部の一部は、前記絶縁樹脂部から露出しており、
前記絶縁樹脂部が前記第*k*板状導電部と前記第*i*板状導電部との間に挟まれた状態で、前記第*k*板状導電部は前記第*i*板状導電部上に配置されている、
請求項8に記載の半導体装置。
- [請求項11] 前記第*i*板状導電部は、前記第2板状導電部であり、
前記第2板状導電部は、前記第2導電層の一部である、
請求項8に記載の半導体装置。
- [請求項12] 前記第*i*板状導電部は、前記第2板状導電部であり、
前記第2板状導電部は、前記第2導電層の一部であり、
前記配線部は、絶縁樹脂部を有し、
前記第1板状導電部および前記第2板状導電部は、前記絶縁樹脂部にインサートされており、
前記第1板状導電部および前記第2板状導電部それぞれの一部は、

前記絶縁樹脂部から露出しており、

前記第2板状導電部のうち前記絶縁樹脂部から露出した部分が、前記第2導電層に電氣的に接続された状態で、前記第2板状導電部は前記第2導電層に固定されている、
請求項8に記載の半導体装置。

[請求項13]

前記P端子部と、
前記N端子部と、
前記O端子部と、

を更に備え、

前記第1導電層は、配線部材によって前記P端子部に接続されており、

前記第2導電層は、配線部材によって前記O端子部に接続されており、

前記第1板状導電部は、配線部材によって前記N端子部に接続されている、

請求項11または請求項12に記載の半導体装置。

[請求項14]

前記配線基板は、前記第1導電層と前記第2導電層の間に配置される第3導電層を有し、

前記第1板状導電部は、前記第3導電層である、
請求項1に記載の半導体装置。

[請求項15]

前記P端子部と、
前記N端子部と、
前記O端子部と、

を更に備え、

前記第1導電層は、配線部材によって前記P端子部に接続されており、


前記第2導電層は、配線部材によって前記O端子部に接続されており、

前記第 3 導電層は、配線部材によって前記 N 端子部に接続されており、


前記第 2 板状導電部は、前記 O 端子部に直接的にまたは配線部材によって接続されている、

請求項 1 4 に記載の半導体装置。


[図2]




[図3]




[図4]




[図5]




[図6]




[図9]




[図10]




[図11]




[図12]




[図13]



[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2023/024808

A. CLASSIFICATION OF SUBJECT MATTER**H01L 25/07**(2006.01)i

FI: H01L25/04 C

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L25/07

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
 Published unexamined utility model applications of Japan 1971-2023
 Registered utility model specifications of Japan 1996-2023
 Published registered utility model applications of Japan 1994-2023

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2003-224243 A (TOYOTA INDUSTRIES CORP.) 08 August 2003 (2003-08-08) paragraphs [0006], [0021]-[0033], fig. 1-4	1-5
Y		7
A		6, 8-15
Y	JP 2008-187146 A (SANYO ELECTRIC CO., LTD.) 14 August 2008 (2008-08-14) paragraph [0024], fig. 1	7
A		1-6, 8-15
A	JP 2017-17195 A (FUJI ELECTRIC CO., LTD.) 19 January 2017 (2017-01-19) paragraphs [0007], [0012]-[0057], fig. 1-11	1-15
A	JP 2010-177453 A (ROHM CO., LTD.) 12 August 2010 (2010-08-12) paragraphs [0013], [0019]-[0034], fig. 1-6	1-15



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

09 August 2023

Date of mailing of the international search report

22 August 2023

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2023/024808

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2003-224243	A	08 August 2003	(Family: none)	
JP	2008-187146	A	14 August 2008	(Family: none)	
JP	2017-17195	A	19 January 2017	US 2017/0006721 A1 paragraphs [0009], [0029]- [0086], fig. 1-11 DE 102016210161 A1 CN 106328622 A	
JP	2010-177453	A	12 August 2010	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 25/07(2006.01)i FI: H01L25/04 C										
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L25/07 最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2023年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2023年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2023年</td> </tr> </table> 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2023年	日本国実用新案登録公報	1996 - 2023年	日本国登録実用新案公報	1994 - 2023年
日本国実用新案公報	1922 - 1996年									
日本国公開実用新案公報	1971 - 2023年									
日本国実用新案登録公報	1996 - 2023年									
日本国登録実用新案公報	1994 - 2023年									
C. 関連すると認められる文献										
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号								
X	JP 2003-224243 A（株式会社豊田自動織機）08.08.2003（2003 - 08 - 08） 段落[0006], [0021]-[0033], 図1-4	1-5								
Y		7								
A		6, 8-15								
Y	JP 2008-187146 A（三洋電機株式会社）14.08.2008（2008 - 08 - 14） 段落[0024], 図1	7								
A		1-6, 8-15								
A	JP 2017-17195 A（富士電機株式会社）19.01.2017（2017 - 01 - 19） 段落[0007], [0012]-[0057], 図1-11	1-15								
A	JP 2010-177453 A（ローム株式会社）12.08.2010（2010 - 08 - 12） 段落[0013], [0019]-[0034], 図1-6	1-15								
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。										
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献										
国際調査を完了した日 09.08.2023		国際調査報告の発送日 22.08.2023								
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 小池 英敏 5F 8396 電話番号 03-3581-1101 内線 3516								

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2023/024808

引用文献			公表日	パテントファミリー文献	公表日
JP	2003-224243	A	08.08.2003	(ファミリーなし)	
JP	2008-187146	A	14.08.2008	(ファミリーなし)	
JP	2017-17195	A	19.01.2017	US 2017/0006721 A1 段落[0009],[0029]-[0086], 図1-11	
				DE 102016210161 A1	
				CN 106328622 A	
JP	2010-177453	A	12.08.2010	(ファミリーなし)	