

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5880862号
(P5880862)

(45) 発行日 平成28年3月9日(2016.3.9)

(24) 登録日 平成28年2月12日(2016.2.12)

(51) Int.Cl.		F I			
G06F 11/00	(2006.01)	G06F	9/06	630B	
G06F 15/78	(2006.01)	G06F	15/78	516	
G06F 15/177	(2006.01)	G06F	15/177	A	
B60R 16/02	(2006.01)	B60R	16/02	660U	

請求項の数 5 (全 11 頁)

(21) 出願番号	特願2012-251400 (P2012-251400)	(73) 特許権者	000004260 株式会社デンソー
(22) 出願日	平成24年11月15日(2012.11.15)		愛知県刈谷市昭和町1丁目1番地
(65) 公開番号	特開2014-99099 (P2014-99099A)	(73) 特許権者	000003207 トヨタ自動車株式会社
(43) 公開日	平成26年5月29日(2014.5.29)		愛知県豊田市トヨタ町1番地
審査請求日	平成27年2月3日(2015.2.3)	(74) 代理人	100106149 弁理士 矢作 和行
		(74) 代理人	100121991 弁理士 野々部 泰平
		(74) 代理人	100145595 弁理士 久保 貴則
		(72) 発明者	上原 一浩 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

最終頁に続く

(54) 【発明の名称】 制御システム

(57) 【特許請求の範囲】

【請求項1】

アプリケーションソフト及びリプログラミングソフトが記憶されたメモリ(12, 22)と、前記アプリケーションソフト若しくは前記リプログラミングソフトに基づいて動作するCPU(11, 21)と、を有するマイコン(10, 20)を複数備え、複数の前記マイコンそれぞれが電氣的に接続された制御システムであって、

複数の前記マイコンそれぞれのCPUが、前記アプリケーションソフトに基づいて動作するアプリモードであるのか、それとも、前記リプログラミングソフトに基づいて動作するリプログモードであるのかを判定する判定部(30)を有し、

前記判定部は、

複数の前記マイコンのCPUの全てが前記アプリモードであると判定した場合、複数の前記マイコンのCPUの全てに、前記アプリモードに移行する指示を含む第1制御信号を出力し、

複数の前記マイコンのCPUの少なくとも1つが前記リプログモードであると判定した場合、複数の前記マイコンのCPUの全てに、前記リプログモードに移行する指示を含む第2制御信号を出力しており、

複数の前記マイコンそれぞれのCPUは、

前記アプリモードの場合、複数の前記マイコン間の通信が正常か否かを判定し、

通信が正常だと判定した場合、前記アプリモードを維持し、

通信が正常ではないと判定した場合、前記判定部から、前記第2制御信号が入力されて

いるか否かを判定し、

前記第 2 制御信号が入力されていると判定した場合、前記リプログラムモードに移行し、
前記第 2 制御信号が入力されていないと判定した場合、自身と電氣的に接続された外部
装置にリセット信号の送信指示を含む指示信号を出力することを特徴とする制御システム
 。

【請求項 2】

複数の前記マイコンそれぞれの CPU は、前記アプリモードの場合、第 1 モード信号を前記判定部に出力し、前記リプログラムモードの場合、第 2 モード信号を前記判定部に出力し、

前記判定部は、複数の前記マイコンの CPU の全てから前記第 1 モード信号が入力された場合、複数の前記マイコンの CPU の全てに、前記第 1 制御信号を出力し、複数の前記マイコンの CPU の少なくとも 1 つから前記第 2 モード信号が入力された場合、複数の前記マイコンの CPU の全てに、前記第 2 制御信号を出力することを特徴とする請求項 1 に記載の制御システム。

10

【請求項 3】

前記第 1 モード信号及び前記第 2 モード信号の一方は、Hi 信号であり、
 前記第 1 モード信号及び前記第 2 モード信号の他方は、前記 Hi 信号よりも電圧レベルの低い Lo 信号であり、
 前記第 1 制御信号及び前記第 2 制御信号の一方は、前記 Hi 信号であり、
 前記第 1 制御信号及び前記第 2 制御信号の他方は、前記 Lo 信号であることを特徴とする請求項 2 に記載の制御システム。

20

【請求項 4】

前記 CPU は、通信が正常か否かを判定するのに要する時間、及び、前記第 2 制御信号が入力されているか否かを判定するのに要する時間が経過した後に、複数の前記マイコン間の通信が正常か否かを判定する処理を行うことを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の制御システム。

【請求項 5】

複数の前記マイコンの内の一つである第 1 マイコン (1 0) によって、第 2 マイコン (2 0) の起動が制御され、
前記第 1 マイコンの CPU (1 1) は、自身が、前記アプリモード若しくは前記リプログラムモードで動作した後に、前記第 2 マイコンを起動させ、
前記第 2 マイコンの CPU (2 1) は、起動した後、先ず、前記判定部から前記第 1 制御信号若しくは前記第 2 制御信号が入力されているかを判定することを特徴とする請求項 1 ~ 4 のいずれか 1 項に記載の制御システム。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイコンを複数備える制御システムに関するものである。

【背景技術】

【0002】

従来、例えば特許文献 1 に示されるように、第一及び第二のマイクロコンピュータを備える電子制御装置が提案されている。各マイクロコンピュータは、データ書換可能な不揮発性メモリと、通信ラインに接続された通信回路と、を内蔵している。各マイクロコンピュータは、通信回路を介して自身宛の書込対象のデータを受信すると、書込対象のデータを不揮発性メモリに書き込み、不揮発性メモリが記憶するデータを更新する。

40

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2006 - 268107 号公報

【発明の概要】

50

【発明が解決しようとする課題】

【0004】

上記したように、従来、複数のマイクロコンピュータそれぞれに内蔵された不揮発性メモリのデータを書き換える電子制御装置が記載されている。このような電子制御装置では、複数のマイクロコンピュータの内、少なくとも1つのマイクロコンピュータの不揮発性メモリに記憶されたデータを更新する際、全てのマイクロコンピュータは、通常処理を行う通常動作モードから、データの書き換え処理を行う書き換えモードに移行する。このデータ書き換え時に、通信障害などが起きて、各マイクロコンピュータが落ちると、幾つかのマイクロコンピュータで書き換えが未終了のままとなる。この状態で電子制御装置が再起動されると、あるマイクロコンピュータは書き換えモードで立ち上がり、他のマイクロコンピュータは通常動作モードで立ち上がる。

10

【0005】

上記したように、通常処理を行う場合、全てのマイクロコンピュータは通常動作モードであり、書き換え処理を行う場合、全てのマイクロコンピュータは書き換えモードである。したがって、各マイクロコンピュータは、同一のモードに適した信号を送受信する。しかしながら、上記のように、通信障害のために、各マイクロコンピュータが異なるモードで立ち上がると、各マイクロコンピュータは、自身のモードに適した信号を送受信しなくなる。そのため、各マイクロコンピュータにて誤動作が起きる可能性がある。

【0006】

そこで、本発明は上記問題点に鑑み、マイクロコンピュータにて誤動作が生じることが抑制された制御システムを提供することを目的とする。

20

【課題を解決するための手段】

【0007】

上記した目的を達成するために、本発明は、アプリケーションソフト及びリプログラミングソフトが記憶されたメモリ(12, 22)と、アプリケーションソフト若しくはリプログラミングソフトに基づいて動作するCPU(11, 21)と、を有するマイコン(10, 20)を複数備え、複数のマイコンそれぞれが電氣的に接続された制御システムであって、複数のマイコンそれぞれのCPUが、アプリケーションソフトに基づいて動作するアプリモードであるのか、それとも、リプログラミングソフトに基づいて動作するリプログラムモードであるのかを判定する判定部(30)を有し、判定部は、複数のマイコンのCPUの全てがアプリモードであると判定した場合、複数のマイコンのCPUの全てに、アプリモードに移行する指示を含む第1制御信号を出力し、複数のマイコンのCPUの少なくとも1つがリプログラムモードであると判定した場合、複数のマイコンのCPUの全てに、リプログラムモードに移行する指示を含む第2制御信号を出力しており、複数のマイコンそれぞれのCPUは、アプリモードの場合、複数のマイコン間の通信が正常か否かを判定し、通信が正常だと判定した場合、アプリモードを維持し、通信が正常ではないと判定した場合、判定部から、第2制御信号が入力されているか否かを判定し、第2制御信号が入力されていると判定した場合、リプログラムモードに移行し、第2制御信号が入力されていないと判定した場合、自身と電氣的に接続された外部装置にリセット信号の送信指示を含む指示信号を出力することを特徴とする。

30

40

【0008】

このように本発明によれば、判定部によって、複数のマイコン(10, 20)のCPU(11, 21)の少なくとも1つがリプログラムモードであると判定された場合、複数のマイコン(10, 20)のCPU(11, 21)の全てに、リプログラムモードに移行する指示を含む第2制御信号が出力される。これによれば、通信障害などによって、リプログラミングが未終了のマイコンがあったとしても、各マイコン(10, 20)のCPU(11, 21)が、強制的にリプログラムモードに移行される。そのため、各マイコン(10, 20)のモードが不一致となった結果、各マイコン(10, 20)間で適した信号を送受信しなくなることが抑制される。この結果、各マイコン(10, 20)にて誤動作が生じることが抑制される。

50

【図面の簡単な説明】

【0009】

【図1】第1実施形態に係る制御システムの概略構成を示すブロック図である。

【図2】マイコンの処理を説明するためのフローチャートである。

【図3】第2実施形態に係る制御システムの概略構成を示すブロック図である。

【図4】第1マイコンの処理を説明するためのフローチャートである。

【図5】第2マイコンの処理を説明するためのフローチャートである。

【図6】制御システムの変形例を示すブロック図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態を図に基づいて説明する。

(第1実施形態)

図1及び図2に基づいて、本実施形態に係る制御システムを説明する。図1に示すように、制御システム100は、要部として、第1マイコン10と、第2マイコン20と、判定部30と、を有する。マイコン10, 20それぞれと判定部30とは電氣的に接続されており、マイコン10, 20それぞれは、書き換え装置などの外部装置と電氣的に接続されている。

【0011】

マイコン10, 20それぞれは、外部装置から入力される信号によって起動が制御される構成となっている。具体的に言えば、マイコン10, 20それぞれは、外部装置から入力されるリセット信号の入力が解除されると、起動される構成となっている。リセット信号が解除されるタイミングは、マイコン10, 20それぞれで同時となっており、マイコン10, 20それぞれは、同時に起動される。

【0012】

第1マイコン10は、第1CPU11と、第1メモリ12と、を有し、第2マイコン20は、第2CPU21と、第2メモリ22と、を有する。メモリ12, 22それぞれには、アプリケーションソフト(以下、アプリと示す)及びリプログラミングソフト(以下、リプログと示す)が記憶されており、CPU11, 21それぞれは、アプリ若しくはリプログに基づいて動作する。

【0013】

CPU11, 21それぞれは、アプリに基づいて動作するアプリモードの場合、通常処理を行い、リプログに基づいて動作するリプログモードの場合、書き換え装置から入力されるデータに基づいて、メモリ12, 22に記憶されたデータの書き換え処理を行う。また、CPU11, 21それぞれは、アプリモードの場合、自身がアプリモードである旨を含む第1モード信号を判定部30に出力し、リプログモードの場合、自身がリプログモードである旨を含む第2モード信号を判定部30に出力する。CPU11, 21それぞれは、判定部30から、後述する第1制御信号が入力されると、アプリモードに強制的に移行され、後述する第2制御信号が入力されると、リプログモードに強制的に移行される。ちなみに、本実施形態に係る第1モード信号は、電圧レベルの低いLo信号であり、第2モード信号は、Lo信号よりも電圧レベルの高いHi信号である。

【0014】

判定部30は、CPU11, 21それぞれが、アプリモードであるのか、それとも、リプログモードであるのかを判定するものである。判定部30は、CPU11, 21それぞれがアプリモードであると判定した場合、CPU11, 21それぞれに、アプリモードに移行する指示を含む第1制御信号を出力し、CPU11, 21の少なくとも1つがリプログモードであると判定した場合、CPU11, 21それぞれに、リプログモードに移行する指示を含む第2制御信号を出力する。上記したように、CPU11, 21それぞれは、各モードに対応したモード信号を判定部30に出力する。判定部30は、CPU11, 21それぞれから第1モード信号が入力された場合、CPU11, 21それぞれに、第1制御信号を出力する。こうすることで、CPU11, 21それぞれを、アプリモードにする

10

20

30

40

50

。これとは異なり、判定部30は、CPU11, 21の少なくとも一つから第2モード信号が入力された場合、CPU11, 21それぞれに、第2制御信号を出力する。こうすることで、判定部30は、CPU11, 21それぞれを、リプログラムモードにする。本実施形態に係る判定部30は、ORを含み、第1制御信号はLo信号、第2制御信号はHi信号である。

【0015】

次に、本実施形態に係る制御システム100の起動動作を図2に基づいて説明する。CPU11, 21それぞれに入力されているリセット信号が解除され、CPU11, 21それぞれが起動すると、図2に示す処理を同時に行う。

【0016】

CPU11, 21それぞれは、先ず、メモリ12, 22の書き込み処理が正常に終了しているか否かを判定する。CPU11, 21それぞれは、メモリ12, 22の書き込み処理が正常に終了していないと判定した場合、ステップS20に移行し、メモリ12, 22の書き込み処理が正常に終了していると判定した場合、ステップS40に移行する。以上が、ステップS10である。

【0017】

ステップS20に移行すると、CPU11, 21それぞれは、リプログラムモードに移行する。以上が、ステップS20である。

【0018】

ステップS20後、CPU11, 21それぞれは、第2モード信号を判定部30に出力して、書き換え処理を行う。以上が、ステップS30である。

【0019】

これとは異なり、ステップS40に移行すると、CPU11, 21それぞれは、アプリモードに移行する。以上が、ステップS40である。

【0020】

ステップS40後、CPU11, 21それぞれは、第1モード信号を判定部30に出力する。以上が、ステップS50である。

【0021】

ステップS50後、CPU11, 21それぞれは、マイコン10, 20間の通信が正常か否かを判定する。CPU11, 21それぞれは、マイコン10, 20間の通信が正常だと判定した場合、アプリモードを維持して、通常処理を行う。これとは異なり、CPU11, 21それぞれは、マイコン10, 20間の通信が正常ではないと判定した場合、ステップS70に移行する。以上が、ステップS60である。

【0022】

ステップS70に移行すると、CPU11, 21それぞれは、判定部30から第2制御信号が入力されているか否かを判定する。CPU11, 21それぞれは、第2制御信号が入力されていると判定した場合、ステップS20に移行して、リプログラムモードに移行する。そして、上記したステップS30を経て、書き換え処理を行う。これとは異なり、CPU11, 21それぞれは、第2制御信号が入力されていないと判定した場合、通信障害が起きていると判定して、書き込み装置に、リセット信号の送信指示を含む指示信号を出力して、リセット処理を行う。

【0023】

なお、CPU11, 21それぞれは、ステップS40にてアプリモードに移行すると、マイコン10, 20間の通信が正常か否かの判定と、第2制御信号が入力されているか否かの判定と、を同時に始める。通信が正常か否かを判定する時間の長さは、第2制御信号が入力されているか否かを判定する時間の長さよりも長くなっている。具体的に言えば、通信が正常か否かを判定する時間は、第2制御信号が入力されているか否かを判定する時間の2倍程度に設定されている。そのため、通信が正常か否かの判定がなされた後に、第2制御信号が入力されているか否かの判定がなされる。

【0024】

10

20

30

40

50

次に、本実施形態に係る制御システム100の作用効果を説明する。例えば、通信障害などのため、第1マイコン10にて書き換え処理が正常に終了したが、第2マイコン20にて書き換えが未終了となった場合、各マイコン10,20それぞれの起動時に、第1マイコン10から第1モード信号が出力され、第2マイコン20から第2モード信号が出力される。この結果、判定部30から第2制御信号がCPU11,21に入力され、CPU11,21は、リプログラムモードに移行する。これとは逆に、第1マイコン10にて書き換え処理が未終了だが、第2マイコン20にて書き換えが正常に終了した場合、各マイコン10,20それぞれの起動時に、第1マイコン10から第2モード信号が出力され、第2マイコン20から第1モード信号が出力される。この結果、判定部30から第2制御信号がCPU11,21に入力され、CPU11,21は、リプログラムモードに移行する。

10

【0025】

これによれば、第1マイコン10と第2マイコン20それぞれが、通信障害のために、異なるモードで起動したとしても、同一のモードに移行される。そのため、マイコン10,20それぞれのモードが不一致となった結果、マイコン10,20間で適した信号を送受信しなくなることが抑制される。このため、マイコン10,20それぞれにて誤動作が生じることが抑制される。

【0026】

ちなみに、マイコン10,20それぞれにて書き換え処理が正常に終了した場合、マイコン10,20それぞれの起動時に、マイコン10,20それぞれから第1モード信号が出力される。そのため、判定部30から第1制御信号がCPU11,21に入力され、CPU11,21それぞれは、アプリモードに移行する。これとは異なり、マイコン10,20それぞれにて書き換え処理が未終了の場合、マイコン10,20それぞれの起動時に、マイコン10,20それぞれから第2モード信号が出力される。そのため、判定部30から第2制御信号がCPU11,21に入力され、CPU11,21それぞれは、リプログラムモードに移行する。

20

【0027】

以上、示したように、第1マイコン10と第2マイコン20それぞれが、いかなるモードで起動したとしても、同一のモードに移行される。そのため、マイコン10,20それぞれのモードが不一致となった結果、マイコン10,20間で適した信号を送受信しなくなることが抑制される。このため、マイコン10,20それぞれにて誤動作が生じることが抑制される。

30

【0028】

CPU11,21それぞれは、図2に示す処理を行う。これによれば、CPU11,21それぞれが、異なる処理を行う構成と比べて、その処理を行うためのプログラムを作成する時間が短くなる。

【0029】

通信障害が起きると、リプログラミングが未終了となるマイコンが生じる虞がある。したがって、本実施形態では、CPU11,21それぞれは、マイコン10,20間の通信が正常か否かを判定する。こうすることで、リプログラミングが未終了となるマイコンが生じたか否かが判定される。

40

【0030】

CPU11,21それぞれは、マイコン10,20間の通信が正常か否かの判定と、第2制御信号が入力されているか否かの判定と、を同時にし始める。そして、通信が正常か否かを判定する時間の長さは、第2制御信号が入力されているか否かを判定する時間の長さよりも長くなっている。これによれば、通信が正常か否かを判定する時間の長さが、第2制御信号が入力されているか否かを判定する時間の長さよりも短い構成とは異なり、CPU11,21が、通信が正常か否かを判定する前に、第2制御信号が入力されているか否かを判定する、という誤動作をすることが抑制される。

【0031】

(第2実施形態)

50

次に、本発明の第2実施形態を、図3～図5に基づいて説明する。第2実施形態に係る制御システム100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明を省略し、異なる部分を重点的に説明する。なお、第1実施形態で示した要素と同一の要素には、同一の符号を付与している。

【0032】

第1実施形態では、マイコン10, 20それぞれは、外部装置から入力されるリセット信号の入力が解除されることで起動される構成となっており、リセット信号が解除されるタイミングは、マイコン10, 20それぞれで同時となっている例を示した。これに対して、本実施形態では、第1マイコン10は、外部装置から入力されるリセット信号の入力が解除されることで起動されるのに対して、第2マイコン20は、第1マイコン10から入力されるリセット信号の入力が解除されることで起動される点を特徴とする。したがって、第1実施形態とは異なり、本実施形態では、第1マイコン10が起動した後、第2マイコン20が起動される。

10

【0033】

更に、本実施形態では、第1マイコン10は、自身が、アプリ若しくはリプログラムに基づいて動作した後に、第2マイコン20を起動させる。そして、第2マイコン20は、図5に示すように、起動した後、まず、判定部30から第2制御信号が入力されているかを判定する(ステップS90)。第2CPU21は、第2制御信号が入力されていると判定した場合、ステップS20に移行して、リプログラムモードに移行する。そして、上記したステップS30を経て、書き換え処理を行う。また、第2CPU21は、第2制御信号が入力されていないと判定した場合、第1実施形態と同様にして、ステップS10～ステップS70の処理を行う。

20

【0034】

これによれば、第2マイコンの立ち上がり時、第2CPUが、プログラムの書き換え処理が終了したか否かを判定した後、判定部から第2制御信号が入力されているかを判定する構成と比べて、第2CPU21が、アプリに基づいて動作するのか、それとも、プログラムに基づいて動作するのか、を判定する時間が短くなる。この結果、外乱ノイズによる誤動作が第2CPU21で生じることが抑制される。

【0035】

第1実施形態では、CPU11, 21それぞれは、ステップS40にてアプリモードに移行すると、マイコン10, 20間の通信が正常か否かの判定と、第2制御信号が入力されているか否かの判定と、を同時に始める。そして、通信が正常か否かを判定する時間の長さは、第2制御信号が入力されているか否かを判定する時間の長さよりも長くなっている例を示した。これに対して、本実施形態では、第1CPU11が、ステップS40にてアプリモードに移行すると、マイコン10, 20間の通信が正常か否かの判定と、第2制御信号が入力されているか否かの判定と、を同時に始める。そして、第1CPU11は、ステップS50にて第1モード信号を出力した後、通信が正常か否かを判定するのに要する時間、及び、第2制御信号が入力されているか否かを判定するのに要する時間よりも長い待機時間だけ待機する(図4に示すステップS80を行う)。待機時間が経過した後、第1CPU11は、ステップS60に移行して、マイコン10, 20間の通信が正常か否かを判定する処理を行う。

30

40

【0036】

これによれば、第1CPU11が、通信が正常か否かを判定する前に、第2制御信号が入力されているか否かを判定する、という誤動作をすることが抑制される。

【0037】

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

【0038】

各実施形態では、マイコン10, 20それぞれが外部装置と電氣的に接続された例を示

50

した。しかしながら、図6に示すように、第1マイコン10のみが外部装置と電氣的に接続された構成を採用することもできる。

【0039】

本実施形態では、第1モード信号がL_o信号であり、第2モード信号がH_i信号である例を示した。しかしながら、第1モード信号がH_i信号であり、第2モード信号がL_o信号であってもよい。

【0040】

本実施形態では、第1制御信号がL_o信号であり、第2制御信号がH_i信号である例を示した。しかしながら、第1制御信号がH_i信号であり、第2制御信号がL_o信号であってもよい。

10

【0041】

各実施形態では、判定部30がORを含む例を示した。しかしながら、図6に示すように、判定部30がNORを含む構成を採用することができる。また、図示しないが、判定部30がNAND、若しくは、ANDを含む構成を採用することもできる。

【0042】

ちなみに、判定部30がNORを含む場合、第1モード信号がL_o信号、第2モード信号がH_i信号となり、第1制御信号がH_i信号、第2制御信号がL_o信号となる。判定部30がNANDを含む場合、第1モード信号がH_i信号、第2モード信号がL_o信号となり、第1制御信号がL_o信号、第2制御信号がH_i信号となる。そして、判定部30がANDを含む場合、第1モード信号がH_i信号、第2モード信号がL_o信号となり、第1制

20


【符号の説明】

【0043】


- 10・・・第1マイコン
- 11・・・第1CPU
- 12・・・第1メモリ
- 20・・・第2マイコン
- 21・・・第2CPU
- 22・・・第2メモリ
- 30・・・判定部
- 100・・・制御システム

30


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

- (72)発明者 荒井 総一郎
愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
- (72)発明者 両角 祐樹
愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内

審査官 坂庭 剛史

- (56)参考文献 特開2012-098955(JP,A)
特開昭63-167939(JP,A)
特開2008-242995(JP,A)
特開2008-204087(JP,A)
特開平06-332752(JP,A)

- (58)調査した分野(Int.Cl., DB名)
- | | |
|------|--------|
| G06F | 11/00 |
| G06F | 15/78 |
| G06F | 15/177 |
| B60R | 16/02 |