(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.[6]
H04L 23/02

(45) 공고일자 2001년02월01일
(11) 등록번호 10-0279096
(24) 등록일자 2000년10월27일

(21) 출원번호 10-1993-0018292
(22) 출원일자 1993년09월11일
(65) 공개번호 특1994-0008317
(43) 공개일자 1994년04월29일
(30) 우선권주장 92-243574 1992년09월11일 일본(JP)

(73) 특허권자 소니 가부시키가이샤 이데이 노부유끼
일본국 도쿄도 시나가와쿠 키타시나가와 6쵸메 7반 35고
(72) 발명자 시모요시 오사무
일본국 도오꾜도 시나가와꾸 기다시나가와 6쵸메 7반 35고 소니 가부시키가이샤 나이
아까기리 겐조
일본국 도오꾜도 시나가와꾸 기다시나가와 6쵸메 7반 35고 소니 가부시키가이샤 나이
아베 미끼
일본국 도오꾜도 시나가와꾸 기다시나가와 6쵸메 7반 35고 소니 가부시키가이샤 나이
와따나베 다까히로
일본국 도오꾜도 시나가와꾸 기다시나가와 6쵸메 7반 35고 소니 가부시키가이샤 나이
(74) 대리인 이병호

심사관 : 정용주

(54) 디지탈 신호 복호화 장치

요약

입력 디지탈 신호를 분할한후 복수 워드마다 블럭화하여, 각 블럭단위에서 제 1 의 블럭 플로팅 처리하며, 또한 직교변환 시킨후 복수 워드마다 블럭화하여 상기 블럭 단위에서 제 2 의 블럭 플로팅 처리를 행하는 부호화 장치로부터 나오는 부호화 신호를 복호화하는 복호화 장치에서, 역플로팅 회로(229)에 의해 제 2 의 블럭 플로팅을 해제한후, IMDCT 회로(223,224,225)에서의 역직교 변환에 의해 시간축상의 신호로 복원함과 동시에 상기 역직교변환 연산과정에서 제 1 의 블럭 플로팅을 해제하는 것을 특징으로 한다.

역직교 변환 연산처리를 작은 하드웨어로서 작은 연산량에 의해 실현한다.

대표도

도1

명세서

[발명의 명칭]

디지탈 신호 복호화 장치

[도면의 간단한 설명]

제1도는 실시예가 되는 디지탈 신호 부호화 장치를 도시하는 블럭 회로도.

제2도는 실시예의 블럭 플로팅 동작을 실시하는 구체적인 구성을 도시하는 블럭 회로도.

제3도는 실시예의 블럭 플로팅 동작을 설명하기 위한 플로차트.

제4도는 제1도의 장치에 있어서 분할 대역 및 각 대역에서의 시간축방향 블럭화의 구체예를 나타내는 도시도.

제5도는 제1도의 장치의 허용잡음 산출회로(22)의 구체예를 도시하는 블럭 회로도.

제6도는 바크(bark) 스펙트럼을 나타내는 도시도.

제7도는 마스킹 스펙트럼을 나타내는 도시도.

제8도는 최소 가청 커브, 마스킹 스펙트럼을 합성한 도시도.

제9도는 본 발명의 일실시예가 되는 디지탈 신호 복호화 장치를 도시한 블럭 회로도.

제10도는 제9도의 IMDCT 회로의 내부를 더욱 상세히 도시한 블럭 회로도.

* 도면의 주요부분에 대한 부호의 설명

2 : 절대치 산출회로 3 : 논리화(OR) 회로

4 : 메모리(1 워드 지연회로) 5 : 시프트량 검출회로

6 : N 워드 지연회로 7 : 정규화 회로

100 : 부호화 회로 입력단자 101,102 : 대역 분할 필터

103,104,105 : 최단 블럭 시프트량 산출회로

107,108,109 : 가변 블럭 시프트량 산출회로

120,121,122 : 제 1 블럭 플로팅 회로

106 : 직교변환 블럭 싸이즈 결정회로

123,124,125 : MDCT 회로 126 : 블럭 플로팅 해제회로

127 : 허용잡음 산출회로 128 : 블럭 플로팅 합계량 산출회로

129 : 제 2 블럭 플로팅 회로 130 : 적응 비트 할당 부호화 회로

131,132,133 : 부호화 회로 출력단자 200 : 복호화 회로 출력단자

201,202 : 대역 합성 필터 220,221,222 : 1 비트 시프트 회로

223,224,225 : IMDCT 회로 226 : 제 3 시프트량 산출회로

227 : IMDCT 연산처리에서의 스케일다운 회수결정 회로

228 : 제 2 시프트량 산출회로 229 : 역플로팅 회로

230 : 적응비트 할당 복호화 회로

231,232,233 : 복호화 회로 입력단자 234 : 제 1 시프트량 산출회로

[발명의 상세한 설명]

[산업상의 이용분야]

본 발명은, 소위 블럭 플로팅 처리에 따라 입력 디지탈 데이타를 고능률 부호화하는 고능률 부호화 장치에 의해 부호화되며, 전송 또는 기록된 후, 송신 또는 재생된 신호를 복호화하는 디지탈 신호 복호화 장치에 관한 것이다.

[종래의 기술]

오디오 신호등을 직교변환하고 그 직교변환 출력을 복수 워드마다에 블럭화하며 이들의 각 블럭단위에서의 플로팅 처리를 행하여 양자화를 행한다. 양자화 출력과 함께 플로팅 정보화 양자화 정보를 매체에 기록 또는 전송하는 고능률 부호화 기술이 알려지고 있다. 여기서, 상기 블럭 플로팅 기술은 기본적으로는 블럭내의 각 워드에 공통의 값을 거쳐 크게하고 양자화때의 정밀도를 높이는 것이지만 구체적으로는 블럭내의 각 워드의 절대값의 내에서 제일 큰것(최대 절대값)을 찾아내고, 이 최대 절대값이 포화하지 않게 당해 블럭내의 전체 워드에 대해서 공통의 플로팅 계수를 사용하여 플로팅 처리를 행하는 것을 일예로 하고 있다. 보다 간이한 것으로서는 비트 시프트를 이용하는 6dB 단위의 플로팅도 있다.

그러나 종래, 직교변환은 블럭 플로팅을 이용하지 않고, 어떠한 입력의 때에도 충분한 정밀도를 취하며, 직교변환 입력신호의 워드 길이 정밀도를 직교변환에 의해 손상되지 않게 하기 위해 충분한 정밀도로 연산 워드 길이를 길게 취하고 있다. 또 신호의 시간적 성질에 따라 직교변환의 블럭 싸이즈를 가변으로 하여 분석 정밀도를 높일 수 있지만 그 때문에 판단지표로서는 신호의 인접 샘플간의 차분의 2 승의 샘플사이 평균이 사용될 수 있다.

여기서 이러한 직교변환에서 입력의 정밀도를 유지한대로 연산을 행하는데는 연산 워드 길이가 길게 되기 때문에 하드웨어의 규모가 크게 되고 경제적으로 곤란도가 높게되어 버린다. 또, 직교변환의 블럭싸이즈를 가변으로 하는 경우에 그 때문에 판단지표를 새로이 그것만 구하는 것이 연산 스텝수의 증대를 초래한다.

또 상기 블럭 플로팅 처리에 있어서 상술의 최대 절대값을 찾아내기 위해서는 1 블럭내의 전체 워드에 대해서 현재의 워드의 절대값이 과거의 워드의 최대 절대값보다 큰가 아닌가를 판단해 가는 것처럼 순서가 필요하게 되고 처리 프로그램의 스텝수가 많고 시간도 걸린다.

이러한 것에서 본건 출원인은 우선 특원평 3-235613 호의 명세서 및 도면에 있어서 오디오 신호등을 직교변환하고, 그 직교변환 출력을 복수 워드마다 블럭화하며 이들의 각 블럭 단위에서의 플로팅 처리를 하여 양자화를 행한다. 양자화 출력과 함께 플로팅 정보와 양자화 정보를 매체로 기록 혹은 전송하는 고능률 부호기술로써 직교변환전에 제 1 의 블럭 플로팅을 행한다. 직교 변환후에 제 2 의 블럭 플로팅을 행함에 따라 직교변환 연산내부에서의 연산정밀도 열화를 막는 기술에 대해서 제한하고 있다. 이 앞에서 명세서

및 도면에서 제안하고 있는 기술은 직교변환을 하는 단위(직교변환블럭)내의 각 워드에 공통의 계수를 걸고 직교변환때의 정밀도를 높이는 것이다. 보다 간단한 방법으로서 비트 시프트를 이용하는 6dB 스텝의 플로팅이 잘 이용되고 있다.

[발명이 해결하고자 하는 과제]

그런데 상기 고능률 부호화에 있어서 직교변환에 대응하는 복호화때의 역직교변환에 있어서는 직교변환 입력때에 플로팅된 워드를 그 플로팅을 유지한채 역직교변환하게 하면, 그 연산과정에서 오버플로를 일으킬 가능성이 크게 되어 버린다.

또 상기 오버플로를 방지하기 위해 작은 플로팅 계수를 이용 플로팅을 행하게 하면 연산정밀도의 열화를 초래해 버린다.

본 발명은 이러한 실정에 비추어 제안된 것이며, 고능률 부호화에 있어서 직교변환에 대응하는 복호화때에 사용되는 역직교변환 연산처리를 작은 하드웨어에서 또한 적지 않은 연산량에 의해서 행할 수 있는 디지탈 신호 복호화 장치를 제공함을 목적으로 한다.

[과제를 해결하기 위한 수단]

본 발명에 관한 디지탈 복호화 장치는 입력디지탈 신호를 필터분할하여 그 필터출력을 복수워드마다 블럭화하고, 이들의 각 블럭단위에서 제 1 의 블럭플로팅 처리를 행한다. 다시, 직교변환에 따라 주파수 분석하여 이 직교변환을 복수 워드마다 블럭화하고 이들의 각 블럭단위에서 제 2 의 블럭 플로팅 처리와 양자화 처리를 하는 디지탈 신호 부호화 장치에서 부호화 신호를 복호화하는 디지탈 신호 복호화 장치로써 상기 제 2 의 블럭 플로팅을 해제한후, 역 직교변환에 의한 주파수 합성에 따라 시간축상의 신호로 복원함과 동시에 그 역직교변환 연산과정에서 상기 제 1 의 블럭 플로팅을 해제하도록 한 것이다.

여기에서, 본 발명 복호화 장치에서는 상기 역직교변환 연산과정에서 스켈다운을 반복함에 따라 상기 제 1 의 블럭 플로팅을 해제한다. 이때, 역직교변환 연산과정에 있어서 스켈다운은 가변적으로 할 수 있고, 또 당해 역직교변환 연산과정에 있어 스켈다운 회수는 상기 제 1 의 블럭플로팅 양에 근거하여 결정하도록 하고 있다. 이렇게 역직교변환 연산과정에서 스켈다운을 실시함으로써 연산과정에서 오버프로를 방지하도록 하고 있다.

또 본 발명의 디지탈 신호 복호화 장치에 대응하는 부호화 장치에서는 상기 필터분할이 저역만큼 광대역으로 되어있다. 이 필터분할은 대역을 2 분할하는 필터를 종속지속 하는 것으로 실현가능하다.

더우기 본 발명의 디지탈 신호 복호화 장치에서는 상기 역직교변환을 역변경이산 코사인 변환으로 하고, 또, 상기 역직교변환을 가변 블럭싸이즈로 행하도록 하고 있다.

즉 본 발명의 디지탈 신호 복호화 장치는 상기 제 2 의 블럭플로팅이 해제된 워드를 역직교변환하여 이 역직교변환 출력에 있어서 해제하는 제 1 의 블럭플로팅을 연산도중에 있어 스켈다운에 의해 해제하며 동시에 그 스켈다운을 실시하는 것으로 연산과정에서의 오버플로를 방지함에 따라 상술의 과제를 해결하도록 하고 있다.

[작용]

본 발명에 의하면 제 1 의 블럭플로팅 량에 의거하며 스켈다운 회수를 결정하고 역직교변환 연산과정에서 이 결정된 회수의 스켈다운을 반복하는 것으로 역직교변환 연산정밀도를 고능률 복호화 전체에서 보아 타당한 정밀도로 저감할 수 있으며 또한 역직교변환의 연산처리때에 있어서 오버플로를 방지할 수 있다.

[실시예]

이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.

우선, 이후의 설명의 흐름을 고려하여 본 발명 실시예의 디지탈 신호 복호화장치의 설명에 앞서, 본 실시예의 디지탈 신호 복호화 장치에 대응하는 디지탈 신호 부호화 장치(고능률 부호화 장치)에서 설명한다. 본 실시예의 디지탈 신호 복호화 장치에 대해서는 이 고능률 부호화 장치에 대해서의 설명후에 기술한다.

이하, 디지탈 신호를 적응변환 부호화(ATC) 및 대역분할 부호화(SBC)와 적응변환 부호화(ATC)를 조합한 기술, 적응비트 할당(APC-AB)의 각 기술을 이용하여 고능률 부호화하는 기술에 대하여 제1도 이하를 참조하면서 설명한다.

제1도에 도시하는 구체적인 고능률 부호화 장치에서는 입력디지탈 신호를 필터등에 의해 복수의 주파수 대역으로 분할함과 함께 높은 주파수 대역일수록 대역폭을 넓게 선정하여 각 주파수 대역마다에 직교변환을 행하여 얻어진 주파수축의 스펙트럼 데이타를 후술하는 인간의 청각특성을 고려한 소위 임계 대역폭(크리티칼밴드)마다 또는 고역에 있어서는 크리티칼 밴드를 다시 복수대역으로 분할한 대역마다로 적응적으로 비트 할당하여 부호화하고 있다. 물론 필터등에 따라 주파수 분할폭은 등분할 폭으로 해도 좋다. 더우기 본 발명 실시예에 있어서는 직교 변환 이전에 입력신호에 따라서 적응적으로 직교변환 블럭싸이즈(블럭장)을 변화시키는 동시에 블럭단위에서 상기 플로팅 처리를 행하고 있다.

즉, 제1도에 있어서 입력단자(100)에는, 예를들면 0~20KHz의 오디오 PCM 신호가 공급되어 있다. 이 입력신호는 예컨대 소위 QMF 필터등의 대역분할 필터(101)에 의해 0~10KHz 대역과 10K~20KHz 대역으로 분할되며, 0~10KHz 대역의 신호는 같게 이른바 QMF 필터등의 대역분할 필터(102)에 따라 0~5KHz 대역과 5K~10KHz 대역으로 분할된다. 여기서 상술한 필터로서는 예컨대 QMF 필터가 있고 1976 R. E. Crochiere, Digital coding of speech in subbands, Bell Syst. Tech. J. Vol. 55, No.8 1976에 기술되어 있다. 또, ICASSP 83, BOSTION, Polyphase Quadrature filters-A new subband coding technique, Joseph H. Rothweiler 등에는 밴드폭의 필터 분할수법이 기술되어 있다.

대역분할 필터(101)에서 10K~20KHz 대역의 신호는 먼저 2.5ms 마다의 블럭에서 샘플의 절대값을 취해 그들의 논리화를 얻는 최단 블럭 시프트량 산출회로(103)에서 처리되고, 다음에 직교변환 블럭싸이즈 결정

회로(106)에서 결정된 직교변환 블럭싸이즈를 이용하여 그 싸이즈에서의 시프트량을 가변 블럭 시프트량 결정회로(107)에서 산출한다. 거기에는 2.5ms 마다의 최단 블럭시프트량 산출회로(103)의 출력을 결정된 직교변환 블럭싸이즈에서 비교하여 최소의 것을 선택한다. 가변 블럭 시프트량 결정회로(107)의 출력을 이용하여 제 1 의 블럭 플로팅 회로(120)에서 블럭플로팅된 후 직교변환 회로의 1 예인 Modified Discrete Cosine Transform(MDCT) 회로(123)으로 보내짐에 따라 MDCT 처리된다.

다음으로, 대역분할 필터(102)에서의 5K~10KHz 대역의 신호도 같게 우선 2.5ms 마다의 블럭에서 샘플의 절대값을 취하여 그들의 논리화를 얻는 최단 블럭시프트량 산출회로(104)에서 처리되고 다음에 직교변환 블럭싸이즈 결정회로(106)에서 결정된 직교변환 블럭싸이즈를 이용하여 그 싸이즈에서의 량을 가변 블럭 시프트량 결정회로(108)에서 산출한다. 거기에는 2.5ms 마다의 최단 블럭시프트량 산출회로(104)의 출력을 결정된 직교변환 블럭싸이즈에서 비교하여 최소의 것을 선택한다. 가변블럭 시프트량 결정회로(108)의 출력을 이용 제 1 의 블럭플로팅 회로(121)에서 블럭플로팅된 후 MDCT 회로 124로 보내짐에 따라 MDCT 처리된다.

더우기 대역분할 필터(102)에서의 0~5KHz 대역의 신호도 마찬가지로 우선 2.5ms 마다의 블럭에서 샘플의 절대값을 취하여 그들의 논리화를 얻는 최단 블럭시프트량 산출회로(105)에서 처리되며, 다음에 직교변환 블럭싸이즈 결정회로(106)에서 결정된 직교변환 블럭싸이즈를 이용 그 싸이즈에서의 시프트량을 가변블럭 시프트량 결정회로(109)에서 산출한다. 거기에는 2.5ms 마다의 최단 블럭시프트량 산출회로(105)의 출력을 직교변환 블럭싸이즈에서 비교하여 최소의 것을 선택한다. 가변블럭 시프트량 결정회로(109)의 출력을 이용 제 1 의 블럭플로팅 회로(122)에서 블럭플로팅된후 MDCT 회로(125)로 보내어짐에 따라 MDCT 처리된다.

상기 MDCT(변경 이산 코싸인 변환)에 대해서는, 예를들면, ICASSP 1987 Subband/Transform Coding Using Filter Bank Desings Based on Time Domain Aliasing Cancellation, J.P.Princen, A.B.Bradley, Univ. of Surrey Royal Melbourne Inst. of Tech에 기술되어 있다.

다음으로 제2도에 있어서 블럭 플로팅 동작을 설명하면 입력단자(1)에는 제1도의(제1도) 필터(101,102)의 출력의 디지탈 신호가 공급되고 있고 있다. 이 디지탈 신호는, 절대값 산출회로(2)로 보내져 각 워드의 절대값이 산출되며, 플로팅계수를 구하기 위해 논리화(OR) 회로(3)로 보내진다. OR 회로(3)에서의 논리화 출력 데이타는 래치 혹은 레지스터로써 1 워드를 기억하는 메모리(4)로 보내지며, 이 메모리(4)에서의 출력 데이타가 OR 회로(3)으로 돌아와 상기 절대값 산출회로(2)에서 현재 워드의 절대값으로 논리화 연산된다. 즉 OR 회로(3)에서의 논리화 연산출력이 메모리(4)에서 워드 지연되어 입력된 현재의 워드로 논리화됨에 따라 순차 누적적으로 각 워드의 논리화가 취해지게 된다. 메모리(4)는 1 블럭의 N 워드의 데이타가 입력될때마다 리세트(제로크리어)되어 결과로써 1 블럭 N 워드의 각 절대값 전체에 대해서의 논리화가 취해지게 된다.

OR 회로(3)에서의 논리화 출력 데이타는 시프트량 검출회로(5)로 보내진다. 이 시프트량 검출회로(5)에서는 최상위에서 하위로 향해 각 비트를 볼때 처음으로 "1"이 나타날 때까지의 자릿수, 혹은 논리화 출력 데이타를 좌측으로 시프트하여 최상위 비트(MSB)에서 처음으로 "1"이 나타나기 직전까지의 시프트량을 검출한다. 즉, 1 블럭중의 각 워드의 절대값의 논리화 출력의 각 자릿수의 값으로서는, 어느것이든 워드에 "1"이 있는 자릿수는 "1"이 되며 어느것인가의 워드도 "0"인 자릿수만이 "0"으로 되므로 논리화 출력의 최상위에서 차례로 "0"으로 되어있는 자릿수는 어느것이든가의 워드로 당해 자릿수가 "0"인 것으로 된다. 이것은 논리화 출력의 유효 자릿수(최상위에서 "0"을 무시한 자릿수)가 블럭내 최대 절대값의 유효자릿수와 같게 되는 것이다. 따라서 상기 시프트량은 블럭내 최대 절대치에 의거 시프트량과 같은 것으로 된다.

또, 상기 입력단자 1에서 디지탈 신호는 플로팅 처리의 시간을 맞추기 위해 N 워드 지연회로(6)를 거쳐서 정규화(시프트 혹은 플로팅) 회로(7)로 보내져 있고, 이 정규화 회로(7)로 시프트량 검출회로(5)에서의 시프트량 정보가 보내지고 있다. 정규화 회로(7)는 입력된 1 블럭 N 워드의 각 데이타를 상기 검출된 시프트량만 좌측으로 시프트함에 따라 정규화 혹은 플로팅 처리를 행한다. 이후, 예를들면 재양자화기 등에 의해 상위에서 일정 비트를 꺼내도록 하여도 좋다. 이 정규화 회로(7)에서의 데이타는 단자(8)를 거쳐 꺼내진다.

여기서 제3도는 상기 논리화 처리를 소프트 웨어적으로 실현할때 순서를 도시하는 프로차트이며, 상기 절대값 산출회로(2)에 상당하는 공정으로서는, 스텝 S11에서 각 워드의 절대값을 산출하고 있다. 다음 스텝 12에서는 OR 회로(3)와 마찬가지로 논리화 연산을 하고 있으며, 다음의 스텝 13에서 1 블럭내의 전체 워드(N 워드)가 종료했는지 어떤가를 판별하고 있다. 전체 워드의 논리화 연산이 종료해 있지 않을 (NO)때는 스텝 S11로 되돌아오고 전체 워드의 논리화 연산이 종료했을(YES) 때는 다음의 스텝 S14로 진행하고 있다.

스텝 14 및 스텝 15는 상기 시프트량 검출회로 5에서의 동작에 대응하는 것이다. 스텝 14에서 좌측으로 시프트하고 스텝 15에서 시프트 결과의 최상위(MSB)가 "1"로 되는 것을 검출했는지 어떤지를 판별하고 있다. 이 스텝 S15에서 MSB로 "1"이 검출되지 않을(NO)때는 스텝 S14로 되돌아오며 "1"이 검출되었을(YES)때는 다음의 스텝 16으로 진행한다. 스텝 S16, S17은 상기 정규화 회로 7에 대응하며 스텝 S16에서 각 워드를 정규화하고 스텝 S17에서 1 블럭내의 N 워드 전부를 정규화했는가 어떤가를 판별하고 있고, 아니오의 때는 스텝 S16으로 되돌아와, 예(전체 워드 정규화 종료)의 때는 처리를 종료하고 있다.

이러한 실시예에 의하면, 종래와 같이 블럭내의 최대 절대값을 검출한다고 하는 복잡한 처리가 불필요하게 되고 블럭내의 절대값의 논리화를 취하는 것만의 단순한 처리에 의해 플러팅계수, 즉 상기 시프트량을 구할 수 있다. 이것은 마이크로프로그램에 의해 소프트웨어적으로 실현할 때의 스텝수를 적게할 수 있으며 그만큼 고속처리가 달성된다.

여기에서 제1도의 각 MDCT 회로(123, 124, 125)에 공급하는 각 대역마다의 블럭에 대해서 표준적인 입력 신호에 대한 구체적 예를 제4도에서 도시한다. 이 제4도의 구체적예에 있어서의 고역측만큼 주파수 대역을 넓게 하는 동시에 시간분해능을 높이고(블럭길이를 짧게) 있다. 즉, 저역측의 0~5KHz 대역의 신호에 대해서는 1 블럭 BLL을 예를들면 256 샘플로하며 또 중역의 5K~10KHz 대역의 신호에 대해서는 상기 저역

측의 길이 TBL의 블럭 BLL의 각각 반분의 길이 TBL/2의 블럭 BLM1, BLM2에서 블럭화하고, 고역측의 10K~20KHz 대역의 신호에 대해서는, 상기 저역측의 블럭 BLL의 각각 1/4의 길이 TBL/4의 블럭 BLH1, BLH2, BLH3 및 BLH4에서 블럭화 하고 있다. 즉 입력신호로서 0~22KHz의 대역을 고려할 경우에는, 저역이 0~5.0KHz, 중역이 5.5K~11KHz, 고역이 11K~22KHz로 된다.

다음에 직교변환 블럭싸이즈 결정회로 106의 동작에 대해서 설명하면 최단 블럭시프트량 산출회로(103,104,105)에서의 2.5ms 마다의 시프트 가능 비트수를 얻어 20ms에서 일괄하여 시프트 가능 비트수가 급격하게 예를들면 4 비트이상 감소하는 곳이 있을때, 급격한 신호의 진폭증가가 있다고 간주하여 직교변환 블럭싸이즈를 반 내지는 1/4로 할 수 있다. 결정된 블럭싸이즈는, 가변블럭 시프트량 결정회로(107,108,109) 및 제 1 의 블럭 플로팅회로(120,121,122)로 건네진다. 블럭 싸이즈의 변경은, 대역 분할 필터(101,102)의 각 대역마다에 독립으로 컨트롤 하는 것도, 공통의 컨트롤을 할 수도 있다. 즉, 이 직교변환 블럭싸이즈의 정보는 출력단자(133)에서도 출력되도록 되어 있다.

다시 제1도에 있어서, 각 MDCT 회로(123,124,125)로 MDCT 처리되어 얻어진 주파수축상의 스펙트럼 데이타 또는 MDCT 계수 데이타는 각 크리티컬 밴드마다에 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역으로 분할한 대역마다에 제 2 의 블럭 플로팅 회로(129)로 블럭 플로팅을 행해, 비트의 유효이용을 도모한다. 이때도 또 플로팅 폭을 6dB 스텝으로 할 수도 있지만, 제 2 의 블럭플로팅의 블럭내 샘플(견본)수를, 제 1 의 블럭플로팅의 블럭내 샘플수 보다도 작게하는 것으로, 블럭 플로팅의 이득을 크게하고, 또 고능률 부호의 이득을 크게하기 위해서, 6dB보다도 세세한 스텝으로 블럭플로팅을 행할 수도 있다. 이 실시예에서는, 약 1.8dB단위의 블럭플로팅을 행한다. 제 1과 제 2의 블럭 플로팅량은 따로따로 복호장치로 보내지는 것은 아니고, 블럭플로팅 합계량 산출회로(128)에서 블럭 플로팅량의 합계가 구해져 출력단자(132)에서 송출된다(보내진다).

이른바, 임계대역(크리티컬 밴드) 마다에 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역으로 분할한 대역마다에 블럭플로팅 된 신호는, 적응 비트 할당부호화 회로(130)로 보내진다. 이 크리티컬 밴드와는 인간의 청각특성을 고려해서 분할된 주파수 대역이고, 어떤 순음의 주파수 근방의 같은 강도의 협대역 밴드 노이즈에 의해 해당 순음이 마스크된 때의 그 노이즈를 갖은 대역이다. 이 크리티컬 밴드는, 고역만큼 대역폭이 넓어 상기 0~20KHz의 전주파수 대역은 예컨대(25)의 크리티컬 밴드로 분할되어 있다.

허용잡음 산출회로(127)은, 상기 크리티컬 밴드마다에 분할된 스펙트럼 데이타에 기초해서 이른바 마스킹 효과등을 고려한 각 크리티컬 밴드 마다의 허용 노이즈량을 구해, 이 허용 노이즈량과 각 크리티컬 밴드마다 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역으로 분할한 대역의 에너지 또는 피크 값등을 기초로 해 각 크리티컬 밴드마다 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역으로 분할한 대역에 할당 비트수를 구해, 적응비트 할당 부호화 회로(130)에 의해 각 크리티컬 밴드마다 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역으로 분할한 대역에 할당된 비트수에 따라서 각 스펙트럼 데이타(또는 MDCT 계수 데이타)를 재양자화하도록 하고 있다. 이렇게 해서 부호화된 데이타는 출력단자(131)를 거쳐 취해진다.

더 상세히 상기 허용잡음 산출회로(127)에 대해서 설명하면, MDCT 회로(123,124,125)에서 얻어진 MDCT 계수는 가변블럭 시프트량 결정회로(107,108,109)에서 얻어진 블록 시프트량을 사용해, 블록 플로팅 해제회로(126)에서 해제된다. 제5도는 상기 허용잡음 산출회로(130)의 구체예의 개략 구성을 도시하는 블럭회로도이다. 이 제5도에 있어서, 입력단자(521)에는 블럭플로팅 해제회로(126)에서의 주파수축상의 스펙트럼 데이타가 공급되어 있다.

이 주파수축상의 입력 데이타는, 대역마다의 에너지 산출회로(522)에 보내져 상기 크리티컬 밴드(임계대역) 마다의 에너지가 예컨대 해당 밴드내에서의 각 진폭치의 총화를 계산하는 것등에 의해 구해진다. 이 각 밴드 마다의 에너지 대신에, 진폭치의 피크값, 평균치 등이 사용되는 일도 있다. 이 에너지 산출회로(522)에서의 출력으로 예컨대 각 밴드의 총화치 스펙트럼은 일반적으로 바크 스펙트럼이라 호칭되고 있다. 제6도는 이와같은 각 크리티컬반도 마다의 바크 스펙트럼 SB를 도시하고 있다. 단, 이 제6도에서는 도시를 간략화하기 위해, 상기 크리티컬 밴드의 밴드수를 12 밴드(B1~B12)로 표현하고 있다.

여기서, 상기 바크 스펙트럼 SB의 이른바 마스킹에서의 영향을 고려하기 위해 해당 바크 스펙트럼 SB에 소정의 가중 함수를 가해 가산하는 콘볼루션 처리를 행한다. 이를 위해, 상기 대역마다의 에너지 산출회로(522)의 출력, 즉 해당 바크 스펙트럼 SB의 각 값은, 콘볼루션 필터회로(523)에 보내진다. 해당 콘볼루션 필터회로(523)은 예컨대, 입력 데이타를 차례로 지연시키는 복수의 지연소자와, 이들 지연소자에서의 출력에 필터계수(가중 함수)를 승산(곱하는)하는 복수의 승산기(예컨대 각 밴드에 대응하는 25 개의 승산기)와, 각 승산기 출력의 총화를 취하는 총화가산기에서 구성되는 것이다. 이 콘볼루션 처리에 의해 제6도 점선에서 도시하는 부분의 총화가 취해진다.

또, 상기 마스킹은 인간의 청각상 특성에 의해, 어떤 신호에 의해 다른 신호가 마스크되어 들리지 않게 되는 현상을 말하는 것으로, 이 마스킹 효과에는 시간축상의 오디오 신호에 의한 시간축 마스킹 효과와 주파수축상의 신호에 의한 동시각 마스킹 효과가 있다. 이들의 마스킹 효과에 의해 마스킹된 부분에 노이즈가 있다고 해도 이 노이즈는 들리지 않게 된다. 이 때문에, 실제의 오디오 신호에서는 이 마스킹된 범위내의 노이즈는 허용가능한 노이즈가 된다.

여기서, 상기 콘볼루션 필터회로(523)의 각 승산기의 승산계수(필터계수)의 구체예를 도시하면, 임의의 밴도에 대응하는 승산기 M의 계수를 1로 할때, 승산기 M-1로 계수 0.15를, 승산기 M-2로 계수 0.0019를, 승산기 M-3으로 계수 0.0000086을, 승산기 M+1로 계수 0.4를, 승산기 M+2로 계수 0.06을, 승산기 M+3으로 계수 0.007을 각 지연소자의 출력에 승산하는 것에 의해, 상기 바크 스펙트럼 SB의 콘볼루션 처리가 행해진다. 단, M은 1~25의 임의의 정수이다.

다음에, 상기 콘볼루션 필터회로(523)의 출력은 감산기(524)에 보내진다. 해당 감산기(524)는, 상기 콘볼루션된 영역에서의 후술하는 허용가능한 노이즈 레벨에 대응하는 레벨 α를 구하는 것이다. 또 해당 허용가능한 노이즈 레벨(허용 노이즈 레벨)에 대응하는 레벨 α는 후술하는 것과 같이, 역 콘볼루션 처리를 행하는 것에 의해 크리티컬 밴도의 각 밴도마다의 허용 노이즈 레벨이 되는 레벨이다. 여기서 상기 감산기(524)에는, 상기 레벨 α를 구하기 위한 허용함수(마스킹 레벨을 표현하는 함수)가 공급된다. 이 허용

함수를 증감시키는 것으로 상기 레벨 α의 제어를 행하고 있다. 해당 허용함수는 다음에 설명하는 (n-ai) 함수 발생회로(525)에서 공급되고 있는 것이다.

즉, 허용 노이즈 레벨에 대응하는 레벨 α는 크리티컬 밴도의 밴도 저역에서 차례로 주어진 번호를 i라 하면, 다음의 (A)식에서 구할 수가 있다.

$$\alpha = S - (n - ai) \qquad \ldots.(A)$$

이 (A)식에 있어서, n,a는 정수로 a > 0. S는 콘볼루션 처리된 바크 스펙트럼의 강도이고, (A)식중 (n-ai)가 허용함수가 된다. 본 실시예에서는 n=38, a=1로 하고, 이때의 음질열화는 없고, 양호한 부호화를 행할 수 있다.

이렇게 해서, 상기 레벨 α가 구해지고 이 데이타는 나눗셈기(526)에 전송된다. 해당 나눗셈기(526)에서는, 상기 콘볼루션된 영역예서의 상기 레벨 α를 역 콘볼루션하기 위한 것이다. 따라서, 이 역콘볼루션된 처리를 행하는 것에 의해, 상기 레벨 α에서 마스킹 임계치를 얻을 수 있게 된다. 즉 이 마스킹 임계치가 허용 노이즈 스펙트럼이 된다. 또, 상기 역콘볼루션 처리는 복잡한 연산을 필요로 하지만, 본 실시예에서는 간략화한 나눗셈기(526)를 가지고 역콘볼루션을 행하고 있다.

다음에, 상기 마스킹 임계치는 합성회로(527)을 거쳐 감산기(528)에 전송된다. 여기서, 해당 감산기(528)에는, 상기 대역 마다의 에너지 검출회로(522)에서의 출력, 즉 전술한 바크 스펙트럼 SB가, 지연회로(529)를 걷쳐 공급되고 있다. 따라서, 이 감산기(528)에서 상기 마스킹 임계치와 바크 스펙트럼 SB와의 감산 연산이 행하여지는 것으로, 제7도에서 도시하듯이, 상기 바크 스펙트럼 SB는 해당 마스킹 임계치 MS 레벨에서 도시하는 레벨 이하가 마스킹 되는 것이다.

해당 감산기(528)에서의 출력은 허용잡음 보정회로(530)을 거쳐 출력단자(531)를 거쳐 취해져 예컨대 할당 비트수 정보가 미리 기억된 ROM 등(도시하지 않고)에 보내진다. 이 ROM 등은, 상기 감산회로(528)에서 허용잡음 보정회로(530)을 거쳐 얻어진 출력(상기 각 반도의 에너지와 상기 노이즈 레벨 설정수단의 출력과의 차분의 레벨)에 응해, 각 레벨마다의 할당 비트수 정보를 출력한다. 이 할당 비트수 정보가 상기 적응 비트 할당 부호화 회로(130)에 보내지는 것으로, MDG 회로(123,124,125)에서의 주파수축상의 각 스펙트럼 데이타가 각각의 밴드 마다에 할당된 비트수로 양자화되는 것이다.

즉 요약하면, 적응비트 할당 부호화 회로(130)에서는, 상기 크리티컬 밴드의 각 밴드 대역(크리티컬 밴드)마다, 또는 고역에 있어서는 크리티컬 밴드를 다시 복수대역 분할한 대역의 에너지 또는 피크값과 상기 노이즈 레벨 설정수단의 출력과의 차분의 레벨에 응해서 할당되어진 비트수로 상기 각 밴드마다의 스펙트럼 데이타를 양자화 하는 것이 된다. 또, 지연회로(529)는 상기 합성회로(527) 이전의 각 회로에서의 지연량을 고려해 에너지 검출회로(522)에서의 바크 스펙트럼 SB를 지연시키기 위해 설치되어 있다.

그런데, 상술한 합성회로(527)에서의 합성때에는, 최소 가청 커브 발생회로(532)에서 공급된 제8도에서 도시한 인간의 청각특성인 이른바 최소 가청 커브 RC를 도시한 데이타와, 상기 마스킹 임계치 MS를 합성할 수 있다. 이 최소 가청 커브에 있어서 잡음절대 레벨이 이 최소 가청 커브 이하라면 해당잡음은 들리지 않게 된다. 이 최소 가청 커브는, 코딩이 같더라도 예컨대 재생시의 재생 볼륨의 차이로 다르게 되지만, 현실적인 디지탈 시스템에서는 예컨대 16 비트 다이나믹 레인지에서의 음악이 들어가는 방법에는 큰 차이가 없기 때문에, 예컨대 4KHz 부근의 가장 듣기 쉬운 주파수 대역의 양자화 잡음이 들리지 않는다고 하면, 다른 주파수 대역에서는 이 최소 가청 커브의 레벨 이하의 양자화 잡음은 들리지 않는다고 생각된다.

따라서, 이렇게 예를들면 시스템이 가진 워드 길이의 4KHz 부근의 잡음이 들리지 않는 사용방법을 한다고 가정하고, 이 최소 가청 커브(RC)와 마스킹 임계치(MS)를 함께 합성하는 것으로서 허용 노이즈 레벨을 얻도록 하면, 이 경우의 허용 노이즈 레벨은, 제6도중 사선으로 도시하는 부분까지로 할 수 있게 된다. 또, 본 실시예에서는, 상기 최소 가청 커브인 4KHz의 레벨을, 예를들면 20 비트 상당의 최저 레벨에 맞추고 있다. 또한, 이 제8도는, 신호 스펙트럼(SS)도 동시에 도시하고 있다.

또, 상기 허용잡음 보정회로(530)에서는, 보정정보 출력회로(533)로부터 이송되어오는(보내어져오는) 예를들면 등(等) 라우드니스(loudness) 커브의 정보에 근거하여, 상기 감산기(528)로부터의 출력에 있어서 허용잡음 레벨을 보정하고 있다. 여기에서, 등 라우드니스라는 것은, 인간의 청각특성에 관한 특성 곡선으로, 예를들면 1KHz의 순음과 같은 크기로 들리는 각 주파수에서 음의 음파를 구하여 곡선으로 이은 것으로, 라우드니스의 등감도 곡선이라고도 불려진다. 또 이 등 라우드니스 곡선은, 제8도에 도시한 최소 가청 커브(RC)와 거의 같은 곡선을 그리고 있다.

이 등 라우드니스 곡선에 있어서는, 예를들면 4KHz 부근에서는 1KHz 보다 음압이 8～10dB 내려가더라도 1KHz와 같은 크기로 들리며, 역으로, 50KHz 부근에서는 1KHz에서의 음압보다도 약 15dB 높지 않으면 같은 크기로 들리지 않는다.

그러므로, 상기 최소 가청 커브의 레벨을 초과한 잡음(허용 노이즈 레벨)은, 해당 등 라우드니스 곡선에 따른 커브에서 주어지는 주파수 특성을 지니도록 하는 것이 바람직하다는 것을 알 수 있다. 이러한 사실로부터, 상기 등 라우드니스 곡선을 고려하여 상기 허용 노이즈 레벨을 보정하는 것은, 인간의 청각 특성에 적합하다는 것을 알 수 있다.

여기에서, 보정정보 출력회로(553)로서, 상기 부호화 회로(130)에서의 양자화시(時)의 출력 정보량(데이타량)의 검출 출력과, 최종 부호화 데이타의 비트 레이트 목표치 사이의 오차의 정보에 근거하여, 상기 허용 노이즈 레벨을 보정하도록 해도 된다. 이것은, 모든 비트 할당 단위 블럭에 대해서 미리(사전에) 일시적인 적응 비트 할당을 실행하여 얻어진 총비트수가 최종적인 부호화 출력 데이타의 비트 레이트에 의해서 정해지는 일정한 비트수(목표치)에 대하여 오차를 지니는 일이 있으며, 그 오차분을 0으로 하도록 다시 비트 할당을 하는 것이다. 즉, 목표치 보다도 총 할당 비트수가 적을때에는, 차의 비트수를 각 단위

블럭에 할당하여 부가하도록 하며, 목표치보다도 총할당 비트수가 많을 때에는, 차의 비트수를 각 단위 블럭에 할당하여 삭감하도록 하는 것이다.

이러한 것을 실행하기 위해, 상기 총할당 비트수의 상기 목표치로부터의 오차를 검출하고, 이 오차 데이타에 따라서 보정정보 출력회로(533)가 각 할당 비트수를 보정하기 위한 보정 데이타를 출력한다. 여기에서, 상기 오차 데이타가 비트수 부족을 나타내는 경우는, 상기 단위 블럭당 많은 비트수가 사용되므로서 상기 데이타량이 상기 목표치 보다도 많아져 있는 경우를 생각할 수 있다. 또, 상기 오차 데이타가, 남은 비트수를 나타내는 데이타가 될 경우는, 상기 단위 블럭당 적은 비트수로서 완료되며, 상기 데이타량이 상기 목표치보다도 적게 되어있는 경우를 생각할 수 있다.

따라서, 상기 보정정보 출력회로(533)로부터는, 이 오차 데이타에 따라서, 상기 감산기(523)로부터의 출력에서의 허용 노이즈 레벨을, 예를들면 상기 등 라우드니스 곡선의 정보 데이타에 근거하여 보정시키기 위한 상기 보정치의 데이타가 출력되어지게 된다. 상술한 것과 같은 보정치가, 상기 허용잡음 보정회로(530)로 전송되므로서 상기 감산기(528)로부터의 허용 노이즈 레벨이 보정되어지게 된다. 또 다른 실시예로서는 상기 목표치의 비트수를 각 블럭에 처음부터 고정적으로 할당해 두는 것도 가능하다. 이때 연산량의 대폭적인 삭감을 얻을 수 있다. 그리고 또 다른 실시예에서는 각 블럭신호의 크기에 의존한 비트의 할당을 실행하는 것도 가능하다. 이 때는 잡음 에너지를 최소로 하는 것도 가능하다.

다음으로, 본 발명 실시예의 디지탈 신호 복호화 장치에 대하여 설명하겠다.

본 실시예의 디지탈 신호 복호화 장치는, 상술한 제1도와 같이, 입력 디지탈 신호를 필터분할하고, 그 필터 출력을 복수 워드마다 블럭화하며, 이들 각 블럭단위에서 제 1 블럭 플로팅 처리를 하고, 그리고 직교변환에 의해서 주파수 분석하며, 이 직교변환 출력을 복수 워드마다 블럭화하고, 이들 각 블럭단위에서 제 2 블럭 플로팅 처리와 양자화 처리를 실행하는 고능률 부호화 장치(디지탈 신호 부호화 장치)로 부터의 부호화 신호를 복호화하는 디지탈 신호 복호화 장치로서, 제9도에 도시하는 것처럼, 역플로팅 회로(229)에 의해서 상기 제 2 블럭 플로팅을 해제한후, IMDCT 회로(223,224,225)에서의 역직교변환에 의한 주파수 합성에 의해서 시간축상의 신호로 복원하는 것과 동시에 그 역직교변환 연산과정에서 상기 제 1 블럭 플로팅을 해제하도록 한 것이다.

여기에서, 본 실시예 복호화 장치에서는, 상기 역직교 변환 연산과정에서 스케일 다운을 반복하는 것에 의해, 상기 제 1 블럭 플로팅을 해제하도록 하고 있다. 이때, 역직교변환 연산과정에 있어서의 스케일 다운은 가변적으로 이루어지도록 하고, 또, 해당 역직교변환 연산과정에서 스케일다운 회수는 상기 제 1 블럭 플로팅량에 근거하여 결정하도록 되어 있다. 이렇게 역직교변환 연산과정에서 스케일 다운을 실행하는 것에 의해서 연산과정에서의 오버플로를 방지하게 되어 있다.

그리고, 본 실시예의 디지탈 신호 복호화 장치에 대응하는 부호화 장치에서는, 상술한 것처럼, 필터 분할은 고역일수록 넓은 대역으로 하고 있으며, 이 필터 분할은 대역을 2 분할하는 필터(제1도의 대역 분할 필터)(101,102)를 종속 접속하는 것으로서 실현하고 있다.

또한, 본 실시예의 디지탈 신호 복호화 장치에서는, 상기 역직교 변환을 역변경 이산 코사인 변환(IMDCT)으로 하고, 또, 상기 역직교변환을 가변블럭 싸이즈로서 실행하도록 하고있다.

즉, 제9도에 있어서, 입력단자(231)에는, 제1도의 출력단자(131)로부터 얻어지는 주파수축상의 부호화 데이타가 공급되고 있으며, 이 부호화 데이타는, 우선 적응비트 할당의 부호화 회로(230)로 이송되어서 복호처리된다. 다음으로 상기 제2 블럭 플로팅을 해제하는 역플로팅 회로(229)로 이송된다. 역플로팅 회로(229)는 임계대역(크리티컬 밴드)마다 혹은 높은 영역에 있어서는 크리티컬 밴드를 다시 복수 대역으로 분할한 각각 대역으로 처리된다. 이때 사용되는 제 2 블럭 플로팅의 시프트량은 다음과 같이 산출된다.

먼저, 상술한 부호화 장치로부터의 플로팅량은, 단자(232)에 주어진다. 상기 제 1 블럭 플로팅량을 구하기 위한 제 1 시프트량 산출회로(234)는, 상기 직교변환 블럭 단위에서, 그 속에 포함되는 플로팅량 중에서 가장 작은 비트 시프트량을 산출하는 것으로서, 상기 제 1 블럭 플로팅량을 구한다. 제 1 블록 플로팅량은 6dB(1비트) 단위의 값으로 되어 있다.

다음의 제 2 블럭 플로팅량을 구하기 위한 제 2 시프트량 산출회로(228)는, 임계 대역(크리티컬 밴드)마다 혹은 높은 영역에 있어서는 크리티컬 밴드를 다시 복수 대역으로 분할한 대역의 블럭마다, 단자(232)에 주어진 부호화 장치로부터의 플로팅량에서, 상기 제 1 시프트량 산출회로(234)에서 얻어진 상기 제 1 블럭 플로팅량을 빼는 것으로써 상기 제 2 블럭 플로팅량을 구한다.

또, 입력단자(233)에는, 상기 부호화 장치로부터의 블럭 싸이즈 데이타가 주어지며, 제 1 시프트량 산출회로(234) 및 역직교 변환 회로인 IMDCT 회로(223,224,225)로 공급된다.

그리고, 스케일 다운 회수 결정회로(227)에서는, 상기 제 1 시프트량 산출회로(234)의 출력으로부터 IMDCT 회로(223,224,225)에서의 스케일다운 회수를 결정한다. 다음의 제 3 시프트량 산출회로(226)에서는 상기 제 1 시프트량과 스케일 다운 회수로부터 제 3 시프트량을 산출하고, 상기 IMDCT 회로(223,224,225)로 공급한다. 또, 상기 제 3 시프트량은, IMDCT 회로(223,224,225)의 출력을 일률적으로 정규 스케일의 1/2, 즉 LSB 측으로 1 비트 시프트된 값으로 하기 위한 시프트량이다.

상기 제 2 시프트량 산출회로(228)로부터의 제 2 블럭 플로팅량을 이용하여 상기 역플로팅 회로(229)에 의해서 제 2 블록 플로팅이 해제될 워드는, 각 IMDCT회로(223,224,225)에서 직교변환이 해제된다. 동시에, 이들 IMDCT 회로(223,224,225)에서의 IMDCT 연산과정에서는, 상기 스케일다운 회수 결정회로(227)의 출력에 의해, 스케일 다운이 이루어지고, 또 상기 제 3 시프트량에서 시프트되어, 1/2 스케일 즉 LSB 측으로 비트 시프트된 상태로서 출력된다.

여기에서, 상기 스케일 다운 결정회로(227), 제 3 시프트량 산출회로(226), 및 IMDCT 회로(223,224,225)에서의 실제동작에 대해서, IMDCT 계산수법의 일례를 이용하여, 상세하게 설명하겠다. IMDCT의 계산식은 수 1의 수식(1)에서 주어지는 것이며, 이것은 예를들면 FFT(고속 푸리에 변환)를 이용하여 고속으로 IMDCT 계산을 실행할 수가 있다. 이하에 그 계산순서를 나타낸다.

[수 1]

$$y(n)=\sum_{k=0}^{M-1}X_1(k)\cos\left(\pi(2k+1)(2n+M+1)/4M\right),\quad 0\le n<2M \qquad \text{..... (1)}$$

먼저, U(k)를 수 2의 수식(2)에서 정의한다.

[수 2]

$$U(k)=\begin{cases}X(2k), & 0\le k<M/2\\ -X(2M-1-2k), & M/2\le k<M\end{cases} \qquad \text{..... (2)}$$

다음에, 여기에서 수식(3)의 변환에 의해, 복소수열 Z(1)를 구한다.

$$Z(l)=\left(U(2l)+iU(2l+1)\right)\exp(-i2\pi l/M)\qquad 0\le l<M/2 \qquad \text{..... (3)}$$

실제로는 다음의 수식(4)과 같이 복소수를 실수로 전개하여 계산한다.

$$\begin{aligned}Re[Z(l)]&=U(2l)\cos(-2\pi l/M)-U(2l+1)\sin(-2\pi l/M)\\ Im[Z(l)]&=U(2l+1)\cos(-2\pi l/M)+U(2l)\sin(-2\pi l/M)\end{aligned}$$
$$0\le l<M/2 \qquad \text{..... (4)}$$

여기에서, 수 3의 수식(5)에 나타나는 것과 같이, Z(1)에 FFT를 실행하는 것에 의해, z(n)를 얻는다.

[수 3]

$$z(n)=\sum_{l=0}^{M/2-1}Z(l)\exp(-i2\pi nl/(M/2)),\qquad 0\le n<M/2 \qquad \text{..... (5)}$$

이 FFT의 연산에 있어서는, 예를들면, 일반적으로 널리 알려져 있는 쿨리-튜키의 알고리즘(Cooley-Tukey alogorithm)을 이용하여, Z(1)에 대하여, N 단((2의 N승) = M/2)의 버터플라이 연산을 실시한다.

이 FFT의 출력 Z(n)에 대하여, 수식(6)에 나타난 변환을 실시하는 것에 의해, u(n)을 얻을 수 있다.

$$\begin{aligned}u(n)&=a_{0,n}Re[z(n)]+a_{1,n}Re[z(M/2-1-n)]\\ &\quad+a_{2,n}Im[z(n)]+a_{3,n}Im[z(M/2-1-n)]\\ u(M-1-n)&=a_{2,n}Re[z(n)]-a_{3,n}Re[z(M/2-1-n)]\\ &\quad-a_{0,n}Im[z(n)]+a_{1,n}Im[z(M/2-1-n)]\end{aligned}$$
$$0\le n<M/2 \qquad \text{..... (6)}$$

단, 이 수식(6)에 있어서는, 수 4의 수식(7)에 나타나는 조건부여가 성립된다.

[수 4]

$$\begin{cases}a_{0,k}=(1/2)(\cos(\pi(2k+1)/4M)-\sin(5\pi(2k+1)/4M)\\ a_{1,k}=(1/2)(\cos(\pi(2k+1)/4M)+\sin(5\pi(2k+1)/4M)\\ a_{2,k}=(1/2)(\sin(\pi(2k+1)/4M)+\cos(5\pi(2k+1)/4M)\\ a_{3,k}=(1/2)(-\sin(\pi(2k+1)/4M)+\cos(5\pi(2k+1)/4M)\end{cases} \qquad \text{..... (7)}$$

다음으로, u(n)을 이하와 같이 바꾸어 열거하여 길이 (2M)으로 확장하는 것에 의해, 수 5의 수식(8)에 나타나는 것과 같이 y(n)을 얻는다.

[수 5]

$$y(n) = \begin{cases} u(n+M/2) & , \quad 0 \leq n < M/2 \\ -u(3M/2-1-n) & , \quad M/2 \leq n < 3M/2 \\ -u(n-3M/2) & , \quad 3M/2 \leq n < 2M \end{cases} \quad \text{..... (8)}$$

이상이 IMDCT 계산 순서이다.

다음으로, 상기 스케일 다운 회수 결정회로(227)에서 결정되는 스케일 다운 회수와 상기 IMDCT 연산과의 관계에 대해서 설명하겠다. 먼저, 스케일 다운 회수 결정회로(227)에 의해서 결정되는 스케일 다운 회수를 받아서, 실제로 적용되는 수식은 상기 수식(4,5,6)이다. 상기 수식(4,6)은 각각 1회씩의 스케일다운이지만, 수식(5)에 대해서는 버터플라이 연산의 각단에 적용하므로, N 회가 된다. 물론 이 스케일 다운은 가변적이며, 제 1 시프트량에 따라서 변화한다. 따라서 스케일 다운을 시행하는 최대회수(최대 스케일 다운회수)는 버터플라이 연산의 단수, 즉 IMDCT를 실시하는 블록길이(M)에 의해 결정된다. 여기에서, 최대 스케일다운 회수를 MSD로 하면, 이 최대 스케일 다운 회수(MSD)는 다음의 수식(9)으로 나타낼 수 있다. 또, 식중 N은 버터플라이 연산의 단수이다.

$$MSD = 1 + N + 1$$

$$= N + 2 \quad \text{..... (9)}$$

여기에서, 예를들면, M = 128 일 경우, 버터플라이 연산의 단수(N)는 6이 되므로, 최대 스케일 다운 회수(MSD)는 상기 수식(9)에서 8회가 되며, 스케일 다운 회수 결정 회로(227)로 결정되는 스케일 다운 회수가 8회를 초과하는 일은 없다.

또, 상기 제 1 시프트량 산출회로(234)의 출력을 IBF1(제 1 시프트량 IBF1)로 하며, 스케일 다운 회수를 ISD로 하고, 상기 최대 스케일 다운 회수를 상기 MSD로 할때, 상기 스케일 다운 회수(ISD)는 다음의 수식(10)으로 나타낼 수 있다.

$$ISD = 1 \quad (IBF1 < 0)$$

$$ISD = IBF1 + 1 \quad (0 \leq IBF1 < MSD)$$

$$ISD = MSD \quad (IBF1 \geq MSD) \quad \text{..... (10)}$$

여기에서, 상기 제 1 시프트량(IBF1)이 양의 수일때는 MSB 측으로의 시프트량을 나타내고 있으나, 제 1 시프트량(IBF1)이 음의 수일때는 절대치로써 LSB 측으로의 시프트량을 나타내고 있다. 또, 스케일 다운회수(ISD)가 1 일때는 상기 수식(4)만큼 스케일 다운을 시행하며, 이하, 스케일 다운 회수(ISD)의 값이 1 증가할때마다 수식(5)의 1 단계, 수식(5)의 2 단계 순으로 스케일 다운을 시행한다.

다음으로, 제 3 시프트량 산출회로(226)에 대해서 설명하겠다. 제 3 시프트량은 상기 IMDCT 계산 수법순에서의 상기 수식(8)의 출력시 스케일을 일률적으로 맞추기 위한 시프트량으로서, 수식(8)의 출력시 스케일은 정규 스케일의 1/2의 값, 즉 LSB 측으로 1 비트 시프트된 상태로 하기 위한 시프트량이다. 이 제 3 시프트량을 이하 IBF(3)로 나타낸다. 이 제 3 시프트량(IBF 3)이 양의 수일때는 LSB 측으로의 시프트량을 나타내며, 해당 제 3 시프트량(IBF 3)가 음의 수일때는 절대치로서 MSB 측으로의 시프트량을 나타내고 있다. 여기에서, 상기 수식(8)의 출력을 1/2의 스케일로 하는 것은 오버플로를 방지하기 위한 것이며, MSB 측으로 1 비트의 여유를 지니게 하고 있다. 또, 상기 제 1 시프트량(IBF 1), 스케일 다운회수(ISD)와 제 3 시프트량(IBF 3)의 관계는 제 1 시프트량(IBF 1)의 값에 관계되지 않으며,다음의 수식(11)으로 나타낼 수 있다.

$$IBF1 - ISD - IBF\ 3 = -1 \quad \text{.... (11)}$$

상기 수식(11)에 있어서는, 상기 제 1 시프트량(IBF 1)에 상당하는 플로팅은 스케일 다운회수(ISD)와 제 3 시프트량(IBF 3)에 의해 해제되며, IMDCT 출력시의 각 워드 스케일은 일률적으로 -1, 즉 LSB 측으로 1 비트 시프트된 상태로 되어 있는 것을 나타내고 있다.

즉, 예를들면, IMDCT 블록길이 M = 128 일 경우(FFI의 버터플라이 단수 6단)에 있어서의 제 1 시프트량(IBF 1)과 스케일 다운회수(ISD)와 제 3 시프트량(IBF 3)의 관계는, 표 1에 나타내는 것과 같다. 또, 표중 (*)는 스케일 다운을 시행하는 것을 의미한다. 이 표 1로부터, 제 1 시프트량(IBF 1)이 표 1에서 나타내고 있는 것 이외의 값을 취할 경우도, 상기의 규칙에 따라서 스케일 다운회수(ISD), 제 3 시프트량(IBF 3)은 결정된다.

[표 1]

IBF1		-1	0	1	2	3	4	5	6	7	8	9	10
ISD		1	1	2	3	4	5	6	7	8	8	8	8
數式(4)		*	*	*	*	*	*	*	*	*	*	*	*
數式(5)	1 段目			*	*	*	*	*	*	*	*	*	*
	2 段目				*	*	*	*	*	*	*	*	*
	3 段目					*	*	*	*	*	*	*	*
	4 段目						*	*	*	*	*	*	*
	5 段目							*	*	*	*	*	*
	6 段目								*	*	*	*	*
數式(6)										*	*	*	*
1BF3		-1	0	0	0	0	0	0	0	0	1	2	3

다음으로, 상기 IMDCT 회로(223,224,225)에 대해 보다 구체적인 구성예를 들어서 설명하겠다. 제10도는, 상기 IMDCT의 계산 순서에 의거하여 계산을 할 경우의 각 IMDCT 회로(223,224,225)의 내부구성을 도시한 블럭회로도이다.

즉, 제10도의 구성은, 상기 역 플로팅 회로(229)로 부터의 데이타 X(K)가 공급되는 단자(301)와, 스케일 다운 회수 결정회로(227)로부터의 스케일 다운회수(ISD)가 공급되는 단자(302)와, 제 3 시프트량 산출회로(226)로부터의 제 3 시프트량(IBF 3)이 공급되는 단자(303)와, 상기 수식(2)의 연산에 의해 U(k)를 연산회로(311)와, 상기 수식(3) 또는 수식(4)의 연산에 의해 Z(1)을 구하는 Z(1) 연산회로(312)와, 상기 수식(5)의 연산에 의해 z(n)을 구하는 z(n) 연산회로(313)와, 상기 수식(6)의 연산에 의해 u(n)을 구하는 u(n) 연산회로(314)와, 상기 수식(8)의 연산에 의해 y(n)을 구하는 y(n) 연산회로(315)와, 상기 제 3 시프트량(IBF 3)에 따른 시프트를 실시하는 시프트 회로(316)와, 출력단자(330)을 지니는 것이며, 이것에 의해, 상술한 계산순서에 따라서 수식(2,4,5,6,8)의 순으로 차례로 연산이 이루어진다. 그리고, 상기 Z(1) 연산회로(312)와 z(n) 연산회로(314)에는, 상기 스케일 다운 회수(IDS)가 공급되며, 이값에 근거하여 스케일 다운이 시행된다. 또, 상기 시프트 회로(316)에는 상기 단자(303)를 사이에 둔 제 3 시프트량(IBF 3)이 주어지고 있으며, 이 시프트 회로(316)에서 상기 y(n) 연산회로(315)의 출력 y(n)의 모든 워드가 상기 제 3 시프트량(IBF 3)에 의해서 각 워드마다 시프트된다. 그후, 이 시프트회로(316)의 출력이 단자(330)로 나오게 되며, 이것이 상기 IMDCT 회로(223,224,225)의 출력이 된다. 이것에 의해, 상기 제 1 시프트량(IBF 1)에 상당하는 시프트량, 즉 플로팅량은 완전히 해제된다. 단, 상기 IMDCT 회로(223,224,225)에서의 각 워드의 출력은 1/2, 즉 LSB 측으로 1 비트 시프트된 상태에서 출력된다.

여기에서, 제10도에 도시하는 상기 z(n) 연산회로(313)는, 상기 Z(1) 연산회로(312)로부터의 출력 Z(1)에 대하여, N 단((2의 N승) = M/2)의 버터플라이 연산을 시행하므로, 상기 출력 Z(1)의 데이타를 바꾸어 배열하는 바꿈 배열회로(317)와, 1 단째로부터 N 단째까지의 버터플라이 연산의 각 연산회로(318~320)로 구성된다. 또 이 z(n) 연산회로(313)는, 상술한 것처럼, 스케일 다운 회수(ISD)의 값이 적용되며, 이 값에 의거하여 스케일 다운을 시행한다.

또, 상기 수식(8) 출력에서의 모든 워드는 상기 제 3 시프트량(IBF 3)에 의거하여 시프트되며, 상기 제 1 시프트량(IBF 1)에 상당하는 시프트량 즉 플로팅량은 완전히 해제된다. 단, IMDCT 회로(223,224,225)에서의 각 워드 출력은 1/2, 즉 LSB 측으로 1 비트 시프트된 상태에서 출력된다.

다시 제9도로 되돌아가서, IMDCT 회로(223,224,225)의 출력은 1 비트 시프트 회로(220,221,222)로 이송되며, 여기에서 1/2의 스케일에서 출력된 워드를 MSB 측으로 1 비트 시프트 하는 것에 의해, 정규 스케일로 되돌아온다. 이것에 의해, 상기 제 1 블럭 플로팅이 완전히 해제되게 한다.

그후, 상기 1 비트 시프트 회로(221,222)의 출력은 대역 합성필터(202)에서 합성되며, 상기 1 비트 시프트 회로(220)의 출력과 대역 합성 필터(202)의 출력은 대역 합성필터(201)에서 합성되어 재생신호가 되며, 출력단자(200)로 부터 나오게 된다.

또, 본 발명은 상기 실시예만으로 한정되는 것이 아니라, 예를들면, 오디오 PCM 신호 뿐만 아니라, 디지탈 음성(스피치) 신호등의 신호처리 장치에도 적용가능하다. 또, 본 발명은, 상술한 실시예의 복호화 장치에 한정되지 않고, 마찬가지로 부호화 장치에 대해서도 적용가능하다.

본 발명의 디지탈 신호 복호화 장치에 의하면, 역직교변환 입력시에 있어서 각 워드의 플로팅량을 역직교변환 처리시에 스케일 다운을 반복함으로써 해제하며, 역직교변환 출력에 있어서 스케일을 정규 스케일로 되돌리는 동작을 하므로, 역직교변환 연산처리시에 있어서 연산 정밀도를 향상시키는 것과 동시에 연산과정에서의 오버플로를 방지할 수 있다.

(57) 청구의 범위

청구항 1

입력 디지털 신호를 복수의 워드마다 직교변환하고, 상기 직교변환출력을 복수의 워드마다 블록화하며, 상기 각각의 블록 단위로 블록 플로팅 처리와 양자화 처리를 행하는 디지털 신호 부호화 장치로부터의 부호화 신호를 복호화하는 디지털 신호 복호화 장치에 있어서, 부호화 신호를 복호화하는 수단과, 부호화에 의해 얻어진 블록 플로팅 양에 기초해서 제1 블록 플로팅 양을 산출하는 수단과, 상기 제1 볼록 플로팅 양에 기초하여 제2 블록 플로팅 양을 산출하는 수단과, 상기 제2 블록 플로팅 양에 의해 상기 각각의 블록 단위의 블록 플로팅을 해제하는 수단과, 상기 블록 플로팅을 해제한 신호를 역직교변환에 의해 시간축상의 신호로 복원하는 역직교변환 수단을 구비하며, 상기 역직교변환 수단의 역직교변환 연산과정에서 상기 블록 플로팅을 해제하는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 2

제1항에 있어서, 상기 역직교변환 수단에 있어서의 제1 블록 플로팅의 해제는 스케일 다운을 반복하므로서 행하여지는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 3

제2항에 있어서, 상기 역직교변환 수단에 있어서의 상기 스케일 다운을 가변적으로 행하는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 4

제3항에 있어서, 상기 제1 블록 플로팅 양에 기초하여 스케일 다운의 회수를 결정하는 수단을 더욱 구비하는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 5

제1항에 있어서, 상기 부호화 신호는, 상기 입력 디지털 신호를 분할 필터에 의해 분할하고, 각각의 대역의 신호를 상기 부호화 처리하여 생성된 것이며, 상기 디지털 신호 복호화 장치는 상기 분할 필터에 대응하는 합성 필터수단을 더욱 구비하며, 상기 합성 필터 수단은 각각의 역직교변환 수단으로부터의 출력신호를 합성하여 출력신호를 생성하는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 6

제5항에 있어서, 상기 필터 분할은 고역일수록 광대역으로 하는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 7

제6항에 있어서, 대역을 2분할하는 필터를 종속 접속함으로써 상기 필터 분할이 행하여지는 것을 특징으로 하는 디지털 신호 복호화 장치.

청구항 8

입력 디지털 신호를 복수의 워드마다 직교변환하고, 상기 직교변환 출력을 복수의 워드마다 블록화하며, 상기 각각의 블록 단위로 블록 플로팅 처리와 양자화 처리를 행하는 디지털 신호 부호화 장치로부터의 부호화 신호를 복호화하는 디지털 신호 복호화 방법에 있어서, 부호화 신호를 복호화하는 단계와, 부호화에 의해 얻어진 블록 플로팅 양에 기초해서 제1 블록 플로팅 양을 산출하는 단계와, 상기 제1 블록 플로팅 양에 기초하여 제2 블록 플로팅 양을 산출하는 단계와, 상기 제2 블록 플로팅 양에 의해 상기 각각의 블록 단위의 블록 플로팅을 해제하는 단계와, 상기 블록 플로팅을 해제한 신호를 역직교변환에 의해 시간축상의 신호로 복원하는 역직교변환 단계를 구비하며, 상기 역직교변환 단계의 역직교변환 연산과정에서 상기 블록 플로팅을 해제하는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 9

제8항에 있어서, 상기 부호화 신호는, 상기 입력 디지털 신호를 분할 필터에 의해 분할하고, 각각의 대역의 신호를 상기 부호화 처리하여 생성된 것이며, 상기 디지털 신호 복호화 방법은 상기 분할 필터에 대응하는 합성 필터단계를 더욱 구비하며, 상기 합성 필터 단계는 각각의 역직교변환 단계로부터의 출력신호를 합성하여 출력신호를 생성하는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 10

제9항에 있어서, 상기 필터 분할은 고역일수록 광대역으로 하는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 11

제10항에 있어서, 대역을 2분할하는 필터를 종속 접속함으로써 상기 필터 분할이 행하여지는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 12

제8항에 있어서, 상기 역직교변환 단계에 있어서의 제1 블록 플로팅의 해제는 스케일 다운을 반복하므로서 행하여지는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 13

제12항에 있어서, 상기 역직교변환 단계에 있어서의 상기 스케일 다운을 가변적으로 행하는 것을 특징으로 하는 디지털 신호 복호화 방법.

청구항 14

제13항에 있어서, 상기 제1 블록 플로팅 양에 기초하여 스케일 다운의 회수를 결정하는 단계를 더욱 구비하는 것을 특징으로 하는 디지털 신호 복호화 방법.

도면

도면1



도면2



도면3


시작
절대치 산출
S11
논 리 화
S12
아니오
S13
예
자로 시프트
S14
아니오
MSB "1" 이
S15
예
워드 정규화
S16
아니오
S17
예
끝

도면4


(KHz)
20
10
5
0
주파수 영역
BLH1
BLH2
BLH3
BLH4
BLM1
BLM2
BLL
0
TBL / 4
TBL / 2
TBL
시간 영역

도면5


521
522
523
524
525
526
527
528
529
530
531
532
533
n-a1

도면6


SB
강도
B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12
주파수

도면7


SB
MS
강도
B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12
주파수

도면8


B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12
강도
SS
RC
MS
주파수

도면9


234
232
233
228
227
226
제1시프트양 산출
제2시프트양 산출
제3시프트양 산출
스케일 다운 횟수 결정
220
201
229
적응비트할당 복합화
역양자화
IMDCT
1비트시프트
대역합성필터
221
202
200
231
223
224
222
230
229
225

도면10


IBF3 ISD
Input
303
302
301
X(k)
311
U(k)연산
U(k)
312
Z(i)연산
Z(i)
z(n)연산
313
z(n)
u(n)연산
314
u(n)
y(n)연산
315
y(n)
시프트 레지스터
316
330
Output
FFT·버터플라이 연산
재배치
317
1단계
318
2단계
319
320
N단계