



(19) 대한민국특허청(KR)
 (12) 등록특허공보(B1)

(45) 공고일자 2017년02월01일
 (11) 등록번호 10-1701330
 (24) 등록일자 2017년01월24일

- (51) 국제특허분류(Int. Cl.)
H03H 9/24 (2006.01) *H03H 9/02* (2006.01)
H03H 9/205 (2006.01)
- (52) CPC특허분류
H03H 9/2405 (2013.01)
H03H 9/02157 (2013.01)
- (21) 출원번호 10-2015-7012451
- (22) 출원일자(국제) 2013년08월26일
 심사청구일자 2016년06월23일
- (85) 번역문제출일자 2015년05월12일
- (65) 공개번호 10-2015-0077441
- (43) 공개일자 2015년07월07일
- (86) 국제출원번호 PCT/US2013/056614
- (87) 국제공개번호 WO 2014/065939
 국제공개일자 2014년05월01일

(30) 우선권주장
 13/657,653 2012년10월22일 미국(US)

- (56) 선행기술조사문현
 US20070267942 A1
 US06441539 B1
 KR1020120029465 A

전체 청구항 수 : 총 30 항


심사관 : 이우리

(54) 발명의 명칭 복합 확장 모드 공진기들

(57) 요 약

본 개시물은 하나 또는 그보다 많은 어쿠스틱 또는 전기기계 특성들을 선택적으로 조정할 수 있게 하기 위한 복합 변환층들(116, 118)을 포함하는 어쿠스틱 공진기들과 관련된 시스템들, 방법들 및 장치를 제공한다. 일 양상에서, 공진기 구조는 하나 또는 그보다 많은 제 1 전극들(142), 하나 또는 그보다 많은 제 2 전극들(144), 및 제 1 전극과 제 2 전극 사이에 배열된 변환층(116, 118)을 포함한다. 변환층은 복수의 구성층들을 포함한다. 일부 구현들에서, 구성층들은 하나 또는 그보다 많은 제 1 압전층들 및 하나 또는 그보다 많은 제 2 압전층들을 포함한다. 변환층은, 제 1 전극 및 제 2 전극에 제공된 신호들에 응답하여, z 축을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 1 진동 모드와 x 축과 y 축의 평면을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 2 진동 모드를 제공하도록 구성된다.

대 표 도 - 도17g



(52) CPC특허분류

H03H 9/02574 (2013.01)

H03H 9/205 (2013.01)

H03H 2009/02503 (2013.01)

H03H 2009/02527 (2013.01)

H03H 2009/241 (2013.01)

(72) 발명자

윤, 창한, 호비

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

박, 상-준

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

스테파노, 필립, 제이슨

미국 94043 캘리포니아주 마운틴 뷰 앤즈버리 애비뉴 247 아파트먼트 비

로, 치, 순

미국 92126 캘리포니아주 샌 디에고 비르고 플레이스 11096

미쿨카, 로버트, 파울

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

벨레즈, 마리오, 프란시스코

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

세노이, 라빈드라, 브이.

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

노와크, 매튜, 마이클

미국 92121-1714 캘리포니아주 샌 디에고 모어하우스 드라이브 5775

명세서

청구범위

청구항 1

공진기 구조로서,

하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도층;

하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도층; 및

상기 제 1 전도층과 상기 제 2 전도층 사이에 배열된 변환층을 포함하고,

상기 변환층은 z 축을 따라 두께, x축을 따라 폭, 그리고 y 축을 따라 길이를 갖고,

상기 변환층은:

제 1 세트의 압전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 압전 재료로 형성된 적어도 하나의 제 1 부분 – 상기 제 1 부분은 상기 제 1 전도층에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도층에 인접한 제 2 표면을 구비함 –; 및

제 2 세트의 압전 계수들과 제 2 세트의 강성 계수들을 갖고 상기 제 1 압전 재료와 상이한 제 2 압전 재료로 형성된 적어도 하나의 제 2 부분 – 상기 제 2 부분은 상기 제 1 전도층에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도층에 인접한 제 2 표면을 구비함 – 을 포함하고,

상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분은 각각 상기 z 축을 따라 동일한 높이 그리고 상기 y 축을 따라 동일한 길이를 갖고, 상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분의 각각의 상부 표면들은 동일 평면이고,

상기 변환층은, 상기 제 1 전극들 및 상기 제 2 전극들 중 하나 또는 그보다 많은 전극들 각각에 제공된 하나 또는 그보다 많은 신호들에 응답하여, 상기 변환층의 적어도 제 1 진동 모드를 제공하도록 구성되는, 공진기 구조.

청구항 2

제 1 항에 있어서,

상기 변환층은 2개 이상의 제 1 부분들을 포함하는, 공진기 구조.

청구항 3

제 2 항에 있어서,

상기 제 1 부분과 상기 제 2 부분은 상기 x 축을 따라 주기적으로 교번되는, 공진기 구조.

청구항 4

제 2 항에 있어서,

상기 변환층은 제 3 세트의 강성 계수들을 갖는 제 3 재료로 형성된 적어도 하나의 제 3 부분을 포함하는, 공진기 구조.

청구항 5

제 2 항에 있어서,

상기 변환층은 적어도 하나의 제 1 부분과 적어도 하나의 제 2 부분 사이에 적어도 하나의 캡(gap) 또는 보이드(void)를 포함하는, 공진기 구조.

청구항 6

제 1 항에 있어서,

상기 제 1 압전 재료는 산화 아연(ZnO)이거나 또는 산화 아연(ZnO)을 포함하고, 상기 제 2 압전 재료는 질화 알루미늄(AlN)이거나 또는 질화 알루미늄(AlN)을 포함하는, 공진기 구조.

청구항 7

제 1 항에 있어서,

상기 제 1 압전 재료는 산화 아연(ZnO) 또는 질화 알루미늄(AlN)이거나 또는 산화 아연(ZnO) 또는 질화 알루미늄(AlN)을 포함하고, 상기 제 2 압전 재료는 티탄산 지르콘산 연(PZT)이거나 또는 티탄산 지르콘산 연(PZT)을 포함하는, 공진기 구조.

청구항 8

제 1 항에 있어서,

상기 공진기 구조의 공진 주파수는, 적어도 상기 변환층의 두께, 상기 제 1 세트의 강성 계수들, 및 상기 제 2 세트의 강성 계수들의 함수인, 공진기 구조.

청구항 9

제 1 항에 있어서,

상기 공진기 구조의 공진 주파수는, 상기 제 1 압전 재료 및 상기 제 2 압전 재료 중 적어도 하나의 질량 밀도의 함수인, 공진기 구조.

청구항 10

제 1 항에 있어서,

상기 공진기 구조의 공진 주파수는, 상기 제 1 세트의 압전 계수들 중 적어도 하나 및 상기 제 2 세트의 압전 계수들 중 적어도 하나의 함수인, 공진기 구조.

청구항 11

제 1 항에 있어서,

상기 공진기 구조의 공진 주파수는, 적어도 하나의 제 2 부분들 모두의 결합 폭 대 상기 변환층의 전체 폭의 비에 의해 적어도 부분적으로 정의되는, 공진기 구조.

청구항 12

제 1 항에 있어서,

상기 변환층의 전기기계 결합(electromechanical coupling)은 상기 제 1 세트의 압전 계수들 및 상기 제 2 세트의 압전 계수들 중 적어도 하나의 함수인, 공진기 구조.

청구항 13

제 2 항에 있어서,

상기 제 1 부분과 상기 제 2 부분은 상기 y 축과 상기 z 축을 따라 펼쳐지는 평면과 관련하여 대칭적으로 배열되고, 상기 평면은 상기 변환층의 폭의 중간을 통과하는, 공진기 구조.

청구항 14

제 1 항에 있어서,

상기 제 1 진동 모드는 상기 z 축을 따르는 변위 컴포넌트와 상기 x 축 및 상기 y 축의 평면을 따르는 적어도 하나의 변위 컴포넌트를 포함하는, 공진기 구조.

청구항 15

디바이스로서,

공진기 구조들의 어레이(array)를 포함하고,

상기 공진기 구조들의 어레이에는 하나 또는 그보다 많은 공진기 구조들의 복수의 세트들을 포함하고,

각각의 공진기 구조는:

하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도층;

하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도층; 및

상기 제 1 전도층과 상기 제 2 전도층 사이에 배열된 변환층을 포함하고,

상기 변환층은 z 축을 따라 두께, x축을 따라 폭, 그리고 y 축을 따라 길이를 갖고,

상기 변환층은:

제 1 세트의 암전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 암전 재료로 형성된 적어도 하나의 제 1 부분 – 상기 제 1 부분은 상기 제 1 전도층에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도층에 인접한 제 2 표면을 구비함 –; 및

제 2 세트의 암전 계수들과 제 2 세트의 강성 계수들을 갖고 상기 제 1 암전 재료와 상이한 제 2 암전 재료로 형성된 적어도 하나의 제 2 부분 – 상기 제 2 부분은 상기 제 1 전도층에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도층에 인접한 제 2 표면을 구비함 – 을 포함하고,

상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분은 각각 상기 z 축을 따라 동일한 높이 그리고 상기 y 축을 따라 동일한 길이를 갖고, 상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분의 각각의 상부 표면은 동일 평면이고,

상기 변환층은, 상기 제 1 전극들 및 상기 제 2 전극들 중 하나 또는 그보다 많은 전극들 각각에 제공된 하나 또는 그보다 많은 신호들에 응답하여, 상기 변환층의 적어도 제 1 진동 모드를 제공하도록 구성되고,

각각의 공진기 구조의 상기 변환층의 두께는 상기 공진기 구조들의 어레이 내의 다른 모든 공진기 구조들의 변환층들의 두께들과 동일하고,

공진기 구조들의 각각의 세트 내의 각각의 공진기 구조의 상기 변환층의 제 1 암전 계수 및 제 2 암전 계수와 제 1 강성 계수 및 제 2 강성 계수의 조합은, 상기 세트의 다른 공진기 구조들에서와 동일한 조합이고, 상기 공진기 구조들의 어레이 내 다른 모든 세트들의 다른 공진기 구조들에서의 조합들과는 상이한, 디바이스.

청구항 16

제 15 항에 있어서,

상기 변환층은 2개 이상의 제 1 부분들을 포함하는, 디바이스.

청구항 17

제 16 항에 있어서,

상기 제 1 부분과 상기 제 2 부분은 상기 x 축을 따라 주기적으로 교번되는, 디바이스.

청구항 18

제 16 항에 있어서,

상기 변환층은 제 3 세트의 강성 계수들을 갖는 제 3 재료로 형성된 적어도 하나의 제 3 부분을 포함하는, 디바이스.

청구항 19

제 16 항에 있어서,

상기 변환층은 적어도 하나의 제 1 부분과 적어도 하나의 제 2 부분 사이에 적어도 하나의 캡 또는 보이드를 포

함하는, 디바이스.

청구항 20

제 15 항에 있어서,

각각의 공진기 구조의 공진 주파수는, 적어도 상기 공진기 구조의 변환층의 두께, 상기 공진기 구조의 제 1 세트의 강성 계수들, 및 상기 공진기 구조의 제 2 세트의 강성 계수들의 함수인, 디바이스.

청구항 21

제 15 항에 있어서,

상기 공진기 구조의 공진 주파수는, 상기 제 1 압전 재료 및 상기 제 2 압전 재료 중 적어도 하나의 질량 밀도의 함수인, 디바이스.

청구항 22

제 15 항에 있어서,

상기 공진기 구조의 공진 주파수는, 적어도 하나의 제 2 부분들 모두의 결합 폭 대 상기 변환층의 전체 폭의 비에 의해 적어도 부분적으로 정의되는, 디바이스.

청구항 23

제 15 항에 있어서,

상기 변환층의 전기기계 결합은 상기 제 1 세트의 압전 계수들 및 상기 제 2 세트의 압전 계수들 중 적어도 하나의 함수인, 디바이스.

청구항 24

디바이스로서,

하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도성 수단;

하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도성 수단; 및

상기 제 1 전도성 수단과 상기 제 2 전도성 수단 사이에 배열된 변환 수단을 포함하고,

상기 변환 수단은 z 축에 따른 두께, x 축에 따른 폭, 및 y 축에 따른 길이를 갖고,

상기 변환 수단은:

제 1 세트의 압전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 압전 재료로 형성된 적어도 하나의 제 1 부분 –상기 제 1 부분은 상기 제 1 전도성 수단에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도성 수단에 인접한 제 2 표면을 구비함–; 및

제 2 세트의 압전 계수들과 제 2 세트의 강성 계수들을 갖고 상기 제 1 압전 재료와 상이한 제 2 압전 재료로 형성된 적어도 하나의 제 2 부분 –상기 제 2 부분은 상기 제 1 전도성 수단에 인접한 제 1 표면과 상기 제 1 표면 반대쪽에 상기 제 2 전도성 수단에 인접한 제 2 표면을 구비함–을 포함하고,

상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분은 각각 상기 z 축을 따라 동일한 높이 그리고 상기 y 축을 따라 동일한 길이를 갖고, 상기 적어도 하나의 제 1 부분 및 상기 적어도 하나의 제 2 부분의 각각의 상부 표면들은 동일 평면이고,

상기 변환 수단은, 상기 제 1 전극들 및 상기 제 2 전극들 중 하나 또는 그보다 많은 전극들 각각에 제 공된 하나 또는 그보다 많은 신호들에 응답하여, 상기 변환 수단의 적어도 제 1 진동 모드를 제공하기 위한 수 단을 포함하는, 디바이스.

청구항 25

제 24 항에 있어서,

상기 변환 수단은 2개 이상의 제 1 부분들을 포함하는, 디바이스.

청구항 26

제 25 항에 있어서,

상기 제 1 부분과 상기 제 2 부분은 상기 x 축을 따라 주기적으로 교변되는, 디바이스.

청구항 27

제 24 항에 있어서,

상기 디바이스의 공진 주파수는, 적어도 상기 변환 수단의 두께, 상기 제 1 세트의 강성 계수들, 및 상기 제 2 세트의 강성 계수들의 함수인, 디바이스.

청구항 28

제 24 항에 있어서,

상기 디바이스의 공진 주파수는, 상기 제 1 압전 재료 및 상기 제 2 압전 재료 중 적어도 하나의 질량 밀도의 함수인, 디바이스.

청구항 29

제 24 항에 있어서,

상기 디바이스의 공진 주파수는, 적어도 하나의 제 2 부분들 모두의 결합 폭 대 상기 변환 수단의 전체 폭의 비에 의해 적어도 부분적으로 정의되는, 디바이스.

청구항 30

제 24 항에 있어서,

상기 변환 수단의 전기기계 결합은 상기 제 1 세트의 압전 계수들 및 상기 제 2 세트의 압전 계수들 중 적어도 하나의 함수인, 디바이스.

발명의 설명

기술 분야

[0001]본 개시물은, 주오(Zuo) 등에 의해 2012년 10월 22일 출원된 명칭이 "Composite Dilation Mode Resonators"인 미국 특허 출원 제13/657,653호(대리인 관리 번호 121365/QUALP158)호를 우선권으로 주장하며, 상기 출원은 그 전체가 인용에 의해 그리고 모든 목적을 위해서 본원에 포함된다.

[0002]본 개시물은 일반적으로, 전기기계 어쿠스틱(acoustic) 디바이스들에 관한 것이며, 보다 구체적으로, 복합 변환층들을 포함하는 어쿠스틱 공진기들에 관한 것이다.

배경 기술

[0003]전기기계 시스템들(EMS)은 전기 및 기계 엘리먼트들, 트랜스듀서들, 이를 테면, 액추에이터들 및 센서들, 광학 컴포넌트들(미러들을 포함함) 및 전자 기기들을 구비한 디바이스들을 포함한다. EMS는 마이크로스케일(microscale)들 및 나노스케일(nanoscale)들을 포함하는 (그러나, 이에 제한되지 않음) 다양한 스케일들로 제조될 수 있다. 예를 들어, 마이크로전기기계 시스템(MEMS: microelectromechanical systems) 디바이스들은 약 1마이크론 내지 수백 마이크론 또는 그 초과의 범위의 크기들을 가지는 구조들을 포함할 수 있다. 나노전기기계 시스템(NEMS: nanoelectromechanical system) 디바이스들은, 예를 들어, 수백 나노미터들보다 더 작은 크기들을 포함하는, 1마이크론보다 더 작은 크기들을 가지는 구조들을 포함할 수 있다. 전기기계 엘리먼트들은 증착, 에칭, 리소그래피, 및/또는 증착된 물질 층들 및/또는 기판들의 일부들을 에칭하거나, 또는 층들을 추가하여 전기, 기계 및 전기기계 디바이스들을 형성하는 다른 마이크로머시닝 프로세스들을 사용하여 생성될 수 있다.

[0004]탄성(elastic)(또는 어쿠스틱)과 디바이스들은 주파수 제어 용도들을 포함하여 다양한 용도들에서 이용된다. 예를 들어, 어쿠스틱 과 디바이스들은 다른 예시적인 용도들 중에서도, 송신기들, 수신기들, 트랜시버들,

필터들, 클럭 발진기들, 지연 라인들, 지연 라인 발진기들에 이용될 수 있다. 일부 구현들에서, 어쿠스틱 파디바이스들은 하나 또는 그보다 많은 공진 주파수들을 갖는 어쿠스틱과 공진 디바이스들 즉 "공진기들"이다. 이러한 어쿠스틱과 디바이스들(전기기계 어쿠스틱과 디바이스들로도 알려짐)의 많은 구현들에서는, 전기 에너지가 기계 에너지(예를 들어, 진동들 또는 탄성파들)로 변환되고, 그 반대로도 변환된다.

[0005] 어쿠스틱과 공진기들 및 다른 어쿠스틱과 디바이스들은 또한 필터링 용도들에서 통상적이다. 주파수 대역통과 필터들은, 예를 들어, 소비자의 모바일 핸드셋들과 같은 무선 디바이스들에 의해 사용되는 무선 아키텍처들에서 이용된다. 현대의 핸드셋들은 다수의 통신 표준들 및 다수의 주파수 대역들에 걸쳐서 동작할 수 있다. 이러한 요구들은 이러한 핸드셋들 또는 다른 무선 디바이스들의 무선 주파수 프론트 엔드 모듈(RF-FEM) 내에 다수의 별개의 필터들의 통합을 필요하게 만들었다. 필요한 성능 사양들을 충족시키기 위해서, 이러한 필터들은, 예컨대 SAW(surface acoustic wave) 디바이스들, FBAR(film bulk acoustic wave resonator), 및 BAW(bulk acoustic wave) 공진기들과 같은 전기기계 디바이스 "빌딩 블록들"로부터 합성되었다. 전통적인 SAW, FBAR, 및 BAW 디바이스들은 본질적으로 이산 디바이스들이다. 사용되는 대역들의 수가 증가함에 따라, 증가하는 개수의 필요한 개별 필터 컴포넌트들 및 다른 컴포넌트들을 단일 시스템-인-패키지(SiP)에 통합하는 것은, 모듈의 비용과 크기뿐만 아니라 시스템 설계와 공급 체인 관리 복잡성 면에서 점점 더 문제가 있는 시도가 되고 있다.

[0006] 개념적 솔루션들의 다른 예들은, 리소그래피컬식으로-정의된 면내 차원들에 의해 실질적으로 결정되는 동작 주파수들을 갖는 컨투어 모드 공진기들(CMR); 쉐도우 마스킹 또는 매립된 에칭 정지층들을 수반한 다중-구조 층 FBAR 구현들; 및 리소그래피컬식으로-정의된 "튜닝 패턴들"이 상부에 있는 FBAR-형 구조들을 포함하는 더 높은 레벨들의 다중-주파수 통합을 가능하게 하도록 제안되어 왔다.

선행기술문헌

특허문헌

(특허문헌 0001) US 6441539 B1

(특허문헌 0002) US 20060176126 A1

(특허문헌 0003) US 20070063622 A1

(특허문헌 0004) US 20100148636 A1

발명의 내용

[0007] 본 개시물의 시스템들, 방법들 및 디바이스들 각각은 몇 개의 혁신적인 양상들을 가질 수 있는데, 이를 하나 하나가 본원에 개시된 바람직한 속성을 전적으로 전달하는 것을 아니다.

[0008] 본 개시물에 설명된 주제의 일 혁신적인 양상이, 하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도층, 하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도층, 및 제 1 전도층과 제 2 전도층 사이에 배열된 변환층을 포함하는 공진기 구조에서 구현될 수 있다. 변환층은 z 축을 따라 두께, x축을 따라 폭, 그리고 y 축을 따라 길이를 갖는다. 변환층은 복수의 구성층들을 포함한다. 일부 구현들에서, 복수의 구성층들은, 제 1 세트의 압전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 1 압전층들의 제 1 세트를 포함한다. 일부 구현들에서, 복수의 구성층들은 제 2 세트의 압전 계수들과 제 2 세트의 강성 계수들을 갖는 제 2 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 2 압전층들의 제 2 세트를 더 포함한다. 일부 구현들에서, 변환층은, 제 1 전극들 및 제 2 전극들 중 하나 또는 그보다 많은 것 각각에 제공된 하나 또는 그보다 많은 신호들에 응답하여, z 축을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 1 진동 모드와 x 축과 y 축의 평면을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 2 진동 모드를 제공하도록 구성된다.

[0009] 일부 구현들에서, 구성층들은 y 축과 상기 z 축을 따라 변환층의 중간-평면(mid-plane)과 관련하여 대칭적으로 배열되는 3개 또는 그보다 많은 구성층들을 포함한다. 일부 이러한 구현들에서, 구성층들은 중간-평면으로부터 x 축을 따라 주기적으로 교번될 수 있다. 일부 구현들에서, 구성층들은 "ABA" 패턴, "ABABA" 패턴, 또는 "ABABABA" 패턴으로 배열되고, "A"는 제 1 세트로부터의 제 1 압전층을 나타내고 "B"는 제 2 세트로부터의

제 2 압전층을 나타낸다. 일부 구현들에서, 구성층들은 제 3 세트의 강성 계수들을 갖는 제 3 물질로 각각 형성된 하나 또는 그보다 많은 층들의 제 3 세트를 포함할 수 있다. 일부 구현들에서, 구성층들은 구성층들 중 인접한 구성층들 사이에서 하나 또는 그보다 많은 캡들 또는 보이드들을 포함할 수 있다. 다양한 구현들에서, 구성층들의 각각은 z 축을 따라 대체로 동일한 높이와 y 축을 따라 대체로 동일한 길이를 가질 수 있다. 이러한 구현들에서, 구성층들 각각의 상부 표면은 구성층들 중 다른 구성층들의 상부 표면들과 대체로 수평으로 정렬될 수 있다.

[0010] 일부 구현들에서, 공진기 구조의 공진 주파수는 적어도 변환층의 두께, 제 1 세트의 강성 계수들, 및 제 2 세트의 강성 계수들의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 또한 제 1 압전 물질 및 제 2 압전 물질 중 적어도 하나의 질량 밀도의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 또한 제 1 세트의 압전 계수들 및 제 2 세트의 압전 계수들 중 적어도 하나의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 제 2 압전층들 모두의 결합 폭 대 변환층의 전체 폭의 비를 선택적으로 조정함으로써 디바이스의 제조 동안 튜닝될 수 있다. 일부 구현들에서, 변환층의 전기기계 결합(coupling)은 제 1 세트의 압전 계수들과 제 2 세트의 압전 계수들 중 적어도 하나의 함수일 수 있다.

[0011] 본 개시물에 설명된 요지의 다른 혁신적인 양상은 공진기 구조들의 어레이를 포함하는 디바이스에서 구현될 수 있다. 공진기 구조들의 어레이는 하나 또는 그보다 많은 공진기 구조들의 복수의 세트들을 포함한다. 각각의 공진기 구조는 하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도층, 하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도층, 및 제 1 전도층과 제 2 전도층 사이에 배열된 변환층을 포함한다. 변환층은 z 축을 따라 두께, x축을 따라 폭, 그리고 y 축을 따라 길이를 갖는다. 변환층은 대체로 동일평면인 상부 표면들을 갖는 복수의 구성층들을 포함한다. 일부 구현들에서, 복수의 구성층들은, 제 1 세트의 압전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 1 압전층들의 제 1 세트, 및 제 2 세트의 압전 계수들과 제 2 세트의 강성 계수들을 갖는 제 2 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 2 압전층들의 제 2 세트를 포함한다. 일부 구현들에서, 변환층은, 제 1 전극들 및 제 2 전극들 중 하나 또는 그보다 많은 것 각각에 제공된 하나 또는 그보다 많은 신호들에 응답하여, z 축을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 1 진동 모드와 x 축과 y 축의 평면을 따르는 변위 컴포넌트를 지닌 변환층의 적어도 제 2 진동 모드를 제공하도록 구성된다. 일부 구현들에서, 각각의 공진기 구조의 변환층의 두께는 공진기 구조들의 어레이 내의 다른 모든 공진기 구조들의 변환층들의 두께들과 대체로 동일하다. 일부 이러한 구현들에서, 공진기 구조들의 각각의 세트의 각각의 공진기 구조의 변환층의 제 1 압전 계수 및 제 2 압전 계수와 제 1 강성 계수 및 제 2 강성 계수의 유효 조합이 대체로, 그 세트의 다른 공진기 구조들에서와 동일한 조합이고, 공진기 구조들의 어레이 내 다른 모든 세트들의 다른 공진기 구조들에서의 조합들과는 상이하다.

[0012] 일부 구현들에서, 각각의 공진기 구조의 각각의 변환층의 구성층들은 y 축과 z 축을 따라 변환층의 중간-평면과 관련하여 대칭적으로 배열되는 3개 또는 그보다 많은 구성층들을 포함할 수 있다. 일부 이러한 구현들에서, 구성층들은 중간-평면으로부터 x 축을 따라 주기적으로 교변될 수 있다. 일부 구현들에서, 구성층들은 제 3 세트의 강성 계수들을 갖는 제 3 물질로 각각 형성되는 하나 또는 그보다 많은 층들의 제 3 세트를 포함할 수 있다. 일부 구현들에서, 구성층들은 구성층들 중 인접한 구성층들 사이에 하나 또는 그보다 많은 캡들 또는 보이드들을 포함할 수 있다.

[0013] 일부 구현들에서, 각각의 공진기 구조의 공진 주파수는 적어도 공진기 구조의 변환층의 두께, 공진기 구조의 제 1 세트의 강성 계수들, 및 공진기 구조의 제 2 세트의 강성 계수들의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 또한 제 1 압전 물질 및 제 2 압전 물질 중 적어도 하나의 질량 밀도의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 또한 제 2 압전층들 모두의 결합 폭 대 변환층의 전체 폭의 비를 선택적으로 조정함으로써 디바이스의 제조 동안 튜닝될 수 있다. 일부 구현들에서, 변환층의 전기기계 결합은 제 1 세트의 압전 계수들과 제 2 세트의 압전 계수들 중 적어도 하나의 함수일 수 있다.

[0014] 본 개시물에 설명된 요지의 다른 혁신적인 양상이 디바이스에서 구현될 수 있다. 디바이스는 하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1 전도성 수단, 하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2 전도성 수단 및 제 1 전도성 수단과 제 2 전도성 수단 사이에 배열된 변환 수단을 포함한다. 변환 수단은 z 축에 따른 두께, x 축에 따른 폭, 및 y 축에 따른 길이를 갖는다. 변환 수단은 2개 또는 그보다 많은 구성층들을 포함한다. 일부 구현들에서, 2개 또는 그보다 많은 구성층들은, 제 1 세트의 압전 계수들과 제 1 세트의 강성 계수들을 갖는 제 1 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 1 압전 수단의 제 1 세트, 및 제 2 세트의 압전 계수들과 제 2 세트의 강성 계수들을 갖는 제 2 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 2 압전 수단의 제 2 세트를 포함한다. 일부 구현들에서, 변환 수단은, 제 1 전극들 및 제 2 전극들 중 하나 또

는 그보다 많은 전극들 각각에 제공된 하나 또는 그보다 많은 신호들에 응답하여, z 축에 따라 변위 컴포넌트를 지닌 변환 수단의 적어도 제 1 진동 모드와 x 축 및 y 축의 평면을 따라 변위 컴포넌트를 지닌 변환 수단의 적어도 제 2 진동 모드를 제공하기 위한 수단을 포함한다.

[0015] 일부 구현들에서, 구성층들은 y 축과 z 축을 따라 변환층의 중간-평면과 관련하여 대칭적으로 배열되는 3 개 또는 그보다 많은 구성층들을 포함할 수 있다. 일부 이러한 구현들에서, 구성층들은 중간-평면으로부터 x 축을 따라 주기적으로 교번될 수 있다. 일부 구현들에서, 구성층들 각각은 z 축을 따라 대체로 동일한 높이를 갖는다. 일부 이러한 구현들에서, 구성층들의 각각의 상부 표면은 구성층들 중 다른 구성층들의 상부 표면들과 대체로 수평으로 정렬될 수 있다.

[0016] 일부 구현들에서, 디바이스의 공진 주파수는 적어도 변환 수단의 두께, 제 1 세트의 강성 계수들, 및 제 2 세트의 강성 계수들의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 또한 제 1 압전 물질 및 제 2 압전 물질 중 적어도 하나의 질량 밀도의 함수일 수 있다. 일부 구현들에서, 공진 주파수는 제 2 압전 수단들 모두의 결합 폭 대 변환 수단의 전체 폭의 비를 선택적으로 조정함으로써 디바이스의 제조 동안 튜닝될 수 있다. 일부 구현들에서, 변환 수단의 전기기계 결합은 제 1 세트의 압전 계수들과 제 2 세트의 압전 계수들 중 적어도 하나의 함수일 수 있다.

[0017] 본 명세서에 설명된 주제 중 하나 또는 그보다 많은 구현들의 상세들이 첨부된 도면들과 아래의 설명에 제시된다. 본 발명의 내용에 제공된 실시예들이 EMS 및 MEMS-기반 디스플레이들에 관하여 주로 설명되었지만, 본원에 제공된 개념들은 다른 타입들의 디스플레이들, 이를 테면, 액정 디스플레이들(LCD들), 유기 발광 다이오드(OLED) 디스플레이들 및 전계 발광 디스플레이들에 적용될 수 있다. 다른 특징들, 양상들 및 이점들이 상세한 설명, 도면 및 청구범위로부터 명백해질 것이다. 다음의 도면들의 상대적인 차원들은 축척대로 도시되지 않을 수 있다는 것을 주목한다.

도면의 간단한 설명

[0018] 도 1은 복합 변환층을 포함하는 단면적 확장 모드 공진기(XDMR) 구조의 일 부분의 단면 사시도를 도시한다.

[0019] 도 2는 예시적인 XDMR 구조에서 MHz 단위의 2차원 모드 주파수와 제 2 압전층의 폭(w_2) 대 변환층의 총 폭(W)의 비(백분율로 표현됨) 간의 관계를 도시하는 플롯을 나타낸다.

[0020] 도 3은 예시적인 XDMR 구조에서 전기기계 결합(k_t^2)(백분율로 표현됨)과 제 2 압전층의 폭(w_2) 대 변환층의 총 폭(W)의 비(백분율로 또한 표현됨) 간의 관계를 도시하는 플롯을 나타낸다.

[0021] 도 4는 예시적인 XDMR 구조에서 변환층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0022] 도 5a 및 도 5b는 도 4의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 도시한다.

[0023] 도 6은 종래의 압전층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0024] 도 7a 및 도 7b는 도 6의 예시적인 구조에 제공되는 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다.

[0025] 도 8은 예시적인 XDMR 구조에서 변환층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0026] 도 9a 및 도 9b는 도 8의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다.

[0027] 도 10은 예시적인 XDMR 구조에서 변환층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0028] 도 11a 및 도 11b는 도 10의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다.

[0029] 도 12는 예시적인 XDMR 구조에서 변환층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0030] 도 13a 및 도 13b는 도 12의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다.

[0031] 도 14는 종래의 압전층 단면의 기하학적 진동 모드 형상의 예를 도시한다.

[0032] 도 15a 및 도 15b는 도 14의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다.

[0033] 도 16은 어쿠스틱 파 디바이스들의 어레이를 형성하는 프로세스를 도시하는 흐름도의 예를 도시한다.

[0034] 도 17a 내지 도 17g는, 예를 들어, 도 16을 참조하여 설명된 바와 같이 프로세스에서의 예시적인 스테이지들의 단면 개략도들을 도시한다.

[0035] 도 18a는 간접 변조기(IMOD) 디스플레이 디바이스의 디스플레이 엘리먼트들의 시리즈 또는 어레이에서 2개의 인접한 IMOD 디스플레이 엘리먼트를 도시하는 등각도를 도시한다.

[0036] 도 18b는 3개 엘리먼트×3개 엘리먼트 어레이의 IMOD 디스플레이 엘리먼트들을 포함하는 IMOD-기반 디스플레이를 포함하는 전자 디바이스를 예시하는 시스템 블록도를 도시한다.

[0037] 도 19a 및 도 19b는 복수의 IMOD 디스플레이 엘리먼트들을 포함하는 디스플레이 디바이스를 도시하는 시스템 블록도들을 도시한다.

[0038] 다양한 도면들에서 동일한 도면 부호 및 지시들은 동일한 엘리먼트들을 나타낸다.

발명을 실시하기 위한 구체적인 내용

[0019]

[0039] 아래의 상세한 설명은 본 개시물의 혁신적인 양상들을 설명하기 위한 특정한 구현들에 관한 것이다. 그러나 당업자는 본원의 교시들이 다수의 상이한 방식들로 적용될 수 있다는 것을 쉽게 인식할 것이다. 설명된 구현들은, 동화상(이를테면, 비디오) 또는 정지 화상(예를 들어, 스틸 이미지들)이든지 간에, 그리고 텍스트, 그림 또는 그림이든지 간에, 이미지를 디스플레이하도록 구성될 수 있는 임의의 디바이스, 장치 또는 시스템에서 구현될 수 있다. 더 구체적으로, 설명된 구현들이, 모바일 전화들, 멀티미디어 인터넷 인에이블 셀룰러 전화들, 모바일 텔레비전 수신기들, 무선 디바이스들, 스마트폰들, 블루투스® 디바이스들, 휴대 보조 단말기(PDA)들, 무선 전자 메일 수신기들, 핸드-헬드 또는 휴대용 컴퓨터들, 넷북들, 노트북들, 스마트북들, 태블릿들, 프린터들, 복사기들, 스캐너들, 팩시밀리 디바이스들, GPS(global positioning system) 수신기들/네비게이터들, 카메라들, MP3 플레이어들, 캠코더들, 게임 콘솔들, 손목 시계들, 시계들, 계산기들, 텔레비전 모니터들, 플랫 패널 디스플레이들, 전자 판독 디바이스들(예를 들어, e-리더들), 컴퓨터 모니터들, 오토 디스플레이들(예를 들어, 주행기록계 디스플레이 및 속도계 디스플레이 등), 조종석 컨트롤러들 및/또는 디스플레이들, 카메라 뷰 디스플레이들(예를 들어, 차량의 후방 뷰 카메라의 디스플레이), 전자 사진들, 전자 게시판들 또는 간판(sign)들, 프로젝터들, 건축(architectural) 구조들, 마이크로파들, 냉장고들, 스테레오 시스템들, 카세트 레코더들 또는 플레이어들, DVD 플레이어들, CD 플레이어들, VCR들, 라디오들, 휴대용 메모리 칩들, 세탁기들, 건조기들, 세탁기/건조기들, 주차요금 징수기들(parking meters), (예를 들어, 마이크로전자기계 시스템(MEMS) 애플리케이션 및 네-MEMS 애플리케이션들을 포함한 전기기계 시스템(EMS) 애플리케이션들에서와 같은) 패키징, (예를 들어, 한점의 보석 또는 의복 상의 이미지들의 디스플레이와 같은) 심미적 구조들 및 다양한 EMS 디바이스들과 같은, (그러나, 이들에 제한되지 않음) 다양한 전자 디바이스들에 포함되거나 또는 이들과 연관될 수 있다는 점이 참작된다. 본원에서의 교시들은 또한, 전자 스위칭 디바이스들, 무선 주파수 필터들, 센서들, 가속도계들, 자이로스코프들, 움직임-감지 디바이스들, 자력계들, 가전제품에 대한 관성 컴포넌트들, 가전제품 물건들의 부품들, 베랙터들, 액정 디바이스들, 전기영동 디바이스들, 구동 방식들, 제조 프로세스들, 및 전자 테스트 장비와 같은 (그러나, 이들에 제한되지 않음) 비-디스플레이 애플리케이션들에서 사용될 수 있다. 따라서, 교시들은 도면들에 단독으로 도시한 구현들로 제한되는 것으로 의도되는 것이 아니라, 대신에, 당업자에게 자명하게 되는 바와 같이, 넓은 응용가능성을 가진다.

[0020]

[0040] 개시된 구현들은 전기기계 시스템(EMS) 디바이스들을 포함하는 어쿠스틱 (또는 탄성파) 디바이스들의 구조들 및 구성들의 예들을 포함한다. 관련 장치, 시스템들 및 제조 프로세스들 및 기술들이 또한 개시된다. 일부 구현들에서, 어쿠스틱 디바이스들이 DMR(dilation mode resonator)들로서 구현된다. 일부 구현들은 특히, 공진기 구조의 하나 또는 그보다 많은 단면 평면들에서 하나 또는 그보다 많은 2-차원(2D) 진동 모드들을 갖는 단면적 DMR(XDMR)들에 관한 것이다. 즉, 변위와 변형은 공진기 구조의 두께 그리고 공진기 구조의 측방향 폭 또는 길이를 따른다. 일부 다른 구현들은 3차원(3D) 진동 모드를 갖는 DMR들과 관련되며, 변위와 변형은 공진기 구조의 두께-폭 단면과 두께-길이 단면 둘 다를 따른다. 일부 구현들은 복수의 구성층들을 포함하는 복합 변환층을 포함하는 XDMR들 또는 다른 어쿠스틱 디바이스들과 관련된다. 일부 구현들에서, 복합 변환층의 복수

의 구성층들은 제 1 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 1 압전층들의 제 1 세트를 포함한다. 일부 구현들에서, 복합 변환층의 복수의 구성층들은 또한 제 2 압전 물질로 각각 형성된 하나 또는 그보다 많은 제 2 압전 층들의 제 2 세트를 포함한다. 일부 구현들에서, 구성 층들의 상부 표면들은 동일 평면이다. 일부 이러한 구현들에서, 이러한 XDMR 또는 다른 어쿠스틱 디바이스들의 복수의 또는 일 어레이에는 하나의 기판 상에 제조될 수 있고 선택적으로 규정된 어쿠스틱 또는 다른 전기기계 특징들을 갖는 한편 또한 균일한 높이를 갖는다.

[0021] 일부 구현들은 또한, 이러한 XDMR 또는 다른 어쿠스틱 디바이스들의 하나 또는 그보다 많은 어쿠스틱 또는 전기기계 특징들, 이를 테면, 하나 또는 그보다 많은 2D 또는 3D 진동 모드들의 하나 또는 그보다 많은 특징들을 선택적으로 규정하거나 또는 튜닝하기 위한 방법, 프로세스들 또는 기술들의 예들을 포함한다. 예를 들어, 본원에 설명된 XDMR 또는 다른 어쿠스틱 디바이스들의 하나 또는 그보다 많은 어쿠스틱 또는 다른 전기기계 특징들은, 제 1 압전 물질을 선택하는 것, 제 2 압전 물질을 선택하는 것, 및 제 1 및 제 2 압전 층들을 선택적으로 배열하는 것에 의해 선택적으로 규정될 수 있다. 예를 들어, 하나 또는 그보다 많은 제 1 압전 층들의 각각의 폭들, 하나 또는 그보다 많은 제 2 압전 층들의 각각의 폭들, 제 1 압전층들의 수, 제 2 압전층들의 수, 및 제 1 및 제 2 압전층들의 주기성이 원하는 어쿠스틱 또는 다른 전기기계 특징들을 달성하기 위해서 선택될 수 있다. 일부 다른 구현들에서, 하나 또는 그보다 많은 다른 물질층들 또는 보이드들이 제 1 및 제 2 압전 층들과 함께 배열되어 원하는 어쿠스틱 또는 다른 전기기계 특징들을 달성할 수 있다.

[0022] 본 개시물에 설명된 요지의 특정 구현들은 다음의 잠재적인 이점들 중 하나 또는 그보다 많은 것을 실현하도록 구현될 수 있다. 일부 구현들은 하나의 기판 상에 독립적으로- 또는 그렇지 않으면 선택적으로-규정된 어쿠스틱 또는 다른 전기기계 특징들을 이용하여 다중 박막 어쿠스틱 과 디바이스들의 배치(batch)- 또는 기판-레벨 제조를 가능하게 한다. 일부 구현들은, 다수의 독립적인 주파수들을 다루지만 동일한 균일한 높이를 공유하는 어쿠스틱 과 필터들(각각은 본원에 기재된 하나 또는 그보다 많은 XDMR들 또는 다른 어쿠스틱 디바이스들을 포함함)의 어레이를 동일한 기판에 함께 제조할 수 있게 한다. 예를 들어, 일부 구현들에서, 각각의 디바이스의 공진 주파수는, 제 1 세트의 압전층들 또는 제 2 세트의 압전층들의 압전층들 모두를 조합한 폭 대 변환층의 전체 폭의 비를 선택적으로 조정함으로써 디바이스의 제조 동안 규정되거나 튜닝될 수 있다. 일반적으로, 많은 구현들은 컴포넌트 수 감소와 통합에 대한 기회들에 있어서 상당한 개선들을 가능하게 한다. 추가적으로, 개시된 XDMR들은 또한, 일부의 종래의 공진기들에 의해 가능했던 것보다 더 높은 전기기계 결합(k_t^2)를 제공한다.

[0023] 변환층 내에서, 전기 에너지가 기계 에너지(예를 들어, 진동들 또는 탄성파들)로 변환되고, 그 반대의 경우도 가능하다. 몇몇 이러한 구현들에서, 전기기계 변환 메커니즘은 압전식일 수 있다. 다른 이러한 구현들에서, 전기기계 변환 메커니즘은 (정전식-변환 실리콘(Si)과 같이) 정전식(electrostatic)일 수 있다. 일부 다른 구현들에서 사용될 수 있는 다른 변환 메커니즘들의 예들은, 다른 메커니즘들 중에서도 전자기, 광전기, 및 열전기를 포함한다.

[0024] 본원에 설명된 디바이스들의 어쿠스틱 및 전기기계 특징들이 물질 특성들 및 디바이스 차원들에 의해 결정될 수 있다. 예를 들어, 박막 어쿠스틱 과 공진기들의 자연 공진 주파수들(natural resonant frequencies)은 디바이스들의 구성층들의 물질 특성들뿐만 아니라 하나 또는 그보다 많은 특징적인 기하학적 차원들 둘 모두에 의해 결정된다. 예를 들어, 변환 또는 전파가 발생하는 압전 물질 또는 다른 구조적인 물질을 통과하는 탄성("어쿠스틱") 파들의 전파 속도를 결정할 때, 물질 특성들이 일반적으로 더 많은 기여를 한다. 반면에, 파들이 압전 물질층 또는 다른 구조적 물질층에서 정상파(standing wave) 패턴들을 형성할 수 있는 파장들(디바이스들의 "공진 주파수들"에 대응하는 파장들)이 무엇인지를 결정할 때, 특징적인 기하학적 차원 또는 차원들이 일반적으로 더 큰 기여를 한다. XDMR에서, 특징적인 차원들은 변환층의 두께와, 일반적으로, 폭이다. 추가적으로 또는 대안으로, 길이 또한 특징적인 차원일 수 있다.

[0025] 본원에 설명된 XDMR들, DMR들, 또는 다른 어쿠스틱 디바이스들의 다양한 구현들에서, 전극들은 일반적으로 변환층과 접촉하게 또는 변환층에 근접하게 배치된다. 예를 들어, 전극들은 변환층의 하나 또는 그보다 많은 압전 또는 다른 층들의 동일한 표면 또는 반대 표면들 상에 위치될 수 있다. 전극들 사이에 인가된 전계가 압전 물질의 기계적 변형(mechanical strain)으로 변환된다. 예를 들어, 시변 전기 신호는 DRM의 입력 전극에 제공되고 대응하는 시변 기계 모션으로 변환된다. 이 기계 에너지의 일 부분은 입력 전극에서 또는 출력 전극에서 전기 에너지로 다시 전환될 수 있다. 변환층의 기계적 변위의 최대의 실질적인 증폭을 생성하는 입력 전기 신호의 주파수는 일반적으로, DMR의 공진 주파수로 지칭된다. 일반적으로, 변환층의 진동 모드들은 강성 계

수들(즉, 등방성 매질에서 영률(Young's modulus)), 압전 계수, 질량 밀도, 및 변환층의 특징적 차원 또는 차원들에 의해 결정된다.

[0026] 수직 변형 대 수직 응력을 관련 강성 계수들이 c_{11} , c_{22} 및 c_{33} 과 같은 간결한 색인 표기법을 이용하여 표현될 수 있다. 예를 들어, c_{11} 은 수평 "1" 또는 "x" 방향에 따른(예를 들어, 압전층의 폭에 따른) 수직 응력 대 x 방향에 따른 수직 변형의 비를 정량화한다. 유사하게, c_{22} 는 수평 "2" 또는 "y" 방향에 따른(예를 들어, 압전층의 길이에 따른) 수직 응력 대 y 방향에 따른 수직 변형의 비를 정량화한다. 유사하게, c_{33} 은 수직 "3" 또는 "z" 방향에 따른(예를 들어, 압전층의 두께에 따른) 수직 응력 대 z 방향에 따른 수직 변형의 비를 정량화한다. 일부 경우들에서, 이방성 매질의 특정 방향을 따르는 탄성 응답이 등가의 강성 또는 영률을 이용하여 나타내어질 수 있다.

[0027] 유사하게, 압전 계수들이 간결한 색인 표기법을 이용하여 표현될 수 있다. 예를 들어, d_{33} 압전 계수는 z 방향으로 인가된 전계에 응답하여 수직 3 또는 z 방향의 수직 변형을 정량화한다. 유사하게, d_{31} 압전 계수는 z 방향으로 인가된 전계에 응답하여 (예를 들어, 압전층의 폭에 따른) 수평 1 또는 x 방향의 수직 변형을 정량화하는 반면, d_{32} 압전 계수는 z 방향으로 인가된 전계에 응답하여 (예를 들어, 압전층의 길이에 따른) 수평 2 또는 y 방향의 수직 변형을 정량화한다. 일부 다른 압전 계수들은 (y 방향으로 인가된 전계에 응답하여 yz-전단 변위와 연관된) d_{24} 계수와 (x 방향으로 인가된 전계에 응답하여 yz-전단 변위와 연관된) d_{15} 계수를 포함한다.

[0028] 도 1은 복합 변환층(102)을 포함하는 XDMR 구조(100) 일 부분의 단면 사시도를 도시한다. 구조(100)는 하나 또는 그보다 많은 제 1 전극들을 포함하는 제 1(또는 상부) 전도층(104)을 포함한다. 구조(100)는 또한 z 축을 따라 상부 전도층(104)으로부터 오프셋된 하나 또는 그보다 많은 제 2 전극들을 포함하는 제 2(또는 하부) 전도층(106)을 포함한다. 변환층(102)은 상부 전도층(104)과 하부 전도층(106) 사이에 배치된다. 이 실시예에서, 변환층(102)은 상부 표면(108)과 상부 표면(108) 반대쪽의 하부 표면(110)을 갖는다. 이 실시예에서는, 변환층(102)의 상부 표면(108)이 상부 전도층(104)과 접촉하고 있고, 변환층(102)의 하부 표면(110)이 하부 전도층(106)과 접촉하고 있다.

[0029] 변환층(102)은 x 축을 따라 배향된 폭(W), x 축에 수직인 y 축을 따라 배향된 길이(L), 및 x 축과 y 축에 수직인 z 축을 따르는 두께(T)를 포함하는 차원들을 갖는다. 도 1의 변환층(112)이, 상술된 바와 같이 각각의 x, y, 및 z 축들을 따라 배향되는 차원들을 갖는 직사각형 프리즘 또는 큐브로 나타내어지지만, 이 표현은 단지 예시의 목적일 뿐이라는 것을 이해해야 한다. 폭(W)과 길이(L)는 x 축과 y 축을 따라 대체로 일평면에 놓이는 측방향 거리들(D)의 예들이다. 두께(T)와 측방향 거리(D)의 비 T/D는, 상부 및 하부 전도층들(104 및 106) 내 전극들 중 하나 또는 그보다 많은 전극들로 제공된 신호에 응답하여, z 축을 따르는 수직 변위와 z축에 수직인 측방향 평면을 따르는 측방향 변위가 있는 변환층(102)의 2D 진동 모드를 제공하도록 구성될 수 있다. 예를 들어, 측방향 변위는 일부 실시예들에서 x 축을 따르거나, 일부 다른 실시예들에서 y 축을 따르거나 또는 x 축과 y 축으로부터 오프셋된 방향을 따를 수 있다. 예를 들어, 구조(100)로 하여금 공진 주파수에서 진동하게 하는 주파수를 갖는 입력 AC 신호(112)가 상부 전도층(104)의 하나 또는 그보다 많은 전극들에 그리고/또는 하부 전도층(106)의 하나 또는 그보다 많은 전극들에 제공될 수 있다. 공진 주파수를 갖는 결과적으로 출력된 신호(114)가, 상부 전도층(104)의 하나 또는 그보다 많은 전극들에 의해 그리고/또는 하부 전도층(106)의 하나 또는 그보다 많은 전극들에 의해 감지될 수 있다.

[0030] 일부 구현들에서, 상부 및 하부 전도층들(104 및 106) 중 하나 또는 둘 모두는 각각, 상부에 전도층들이 배치되어 있는 상부 및 하부 표면들(108 및 110)의 상당한 부분을 커버한다. 도 1의 실시예에서, 하나 또는 그보다 많은 전극들의 상부 전도층(104)이 변환층(102)의 상부 표면(108)의 상당한 부분을 커버하고, 그리고 하나 또는 그보다 많은 전극들의 하부 전도층(106)이 변환층(102)의 하부 표면(110)의 상당한 부분을 커버한다. 일부 구현들에서, 각각의 표면(108 또는 110)의 표면적의 약 50%를 초과 내지 약 100%까지의 높은 정도로 각각의 전도층의 전극들에 의해 커버된다. 대부분의 경우, 표면(108 또는 110)이 전도층에 의해 더 많이 커버될수록,

k_t^2 전기기계 결합(k_t^2)이 더 크다.

[0031] 도 1의 XDMR 구조(100)가 2-포트 공진기, 즉, 상부 전도층(104)으로 나타내어진 입력 단자로 전달되는 입력 신호(112)와 하부 전도층(106)으로 나타내어진 출력 단자로 제공되는 출력 신호(114)를 갖는 2-포트 공진기인 한편, 본원에 설명된 것과 동일하거나 유사한 2D 및 3D 진동 모드들은 1-포트 공진기들에 의해 획득될 수 있

다. 예를 들어, 대안적인 구현에서, 하부 전도층(106)이 접지에 결합되고, 상부 전도층(104)은 입력 신호가 전달되기도 하고 출력 신호가 감지되기도 하는 신호 단자로서 역할을 한다. 이러한 구현들에서, 상부 전도층(104)은 입력 신호를 전달하는 하나 또는 그보다 많은 전극들 및 출력 신호가 감지되는 하나 또는 그보다 많은 다른 전극들을 포함할 수 있다.

[0032] [0052] 상술된 바와 같이, 본원에 설명된 복합 변환층들은 하나 또는 그보다 많은 압전층들을 포함하는 복수의 구성층들을 포함한다. 도 1에 도시된 예시적인 구현에서, 3개의 구성 압전층들을 포함하도록 변환층(102)이 제조된다. 변환층(102)은 제 1 압전 물질로 형성된 제 1 층(116), 제 2 압전 물질로 형성된 제 2 층(118), 및 제 1 압전 물질로 형성된 제 3 층(120)을 포함한다. 구성층들(116, 118, 및 120) 모두는 거의 동일평면의 상부 표면들을 갖는다. 제 1 압전 물질은 제 1 세트의 강성 계수들, 제 1 세트의 압전 계수들, 및 제 1 질량 밀도를 특징으로 한다. 제 2 압전 물질은 제 2 세트의 강성 계수들, 제 2 세트의 압전 계수들, 및 제 2 질량 밀도를 특징으로 한다. 예를 들어, 제 1 압전 물질은 산화 아연(ZnO)일 수 있다. 일부 이러한 구현들에서, 제 2 압전 물질은 질화 알루미늄(AlN)일 수 있다.

[0033] [0053] 일부 실시예들에서, XDMR 구조(100)의 진동 및 공진 주파수의 모드들은, 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비를 선택적으로 설계하거나 구성함으로써 변환층(102)의 제조 동안 제어된다. 보다 구체적으로, 변환층(102)의 진동 및 공진 주파수 모드들은 전체 변환층(102)의 유효 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도, 두께(T), 및 일부 실시형태들에서는, 총 폭(W)(FBAR들과 같은 일부 다른 두께-모드 구현들에서, 폭(W)은 진동 및 공진 주파수의 모드들에서 팩터(factor)가 아닐 수 있다)에 의존한다. 전체 변환층(102)의 유효 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도는 결국, 구성층들(116, 118, 및 120)의 상대 볼륨들에 그리고 가능하게는 이러한 볼륨들의 배열에 의존한다. 도 1에 도시된 예에서, 구성층들(116, 118 및 120) 모두의 길이들이 L 과 같기 때문에, 그리고 구성층들(116, 118 및 120) 모두의 두께가 T 와 같기 때문에, 결과는, 전체 변환층(102)의 유효 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도가 구성층들(116, 118 및 120)의 각각의 상대적인 폭들(w_1 , w_2 및 w_3)에 각각 의존한다는 것이다. 이와 같이, 도 1에 도시된 예에서, 제 2 압전층(118)의 강성 계수들, 압전 계수들, 및 질량 밀도가 제 1 및 제 3 압전층들(116 및 120)의 강성 계수들, 압전 계수들, 및 질량 밀도들과 상이하기 때문에, 전체 변환층(102)의 유효 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도는 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비를 구성함으로써 선택적으로 조정될 수 있다. 이렇게 하여, XDMR 구조(100)의 진동 및 공진 주파수 모드들이 제조 동안 선택적으로 규정될 수 있다. 추가적으로, 전기기계 결합(k_t^2)이 전체 변환층(102)의 d_{31} 및 d_{33} 과 같은 유효 압전 계수들에 의해 결정되기 때문에, 전기기계 결합(k_t^2)은 또한 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비를 구성함으로써 제조 또는 마스크 설계 동안 선택적으로 규정될 수 있다.

[0034] [0054] 도 2는 예시적인 XDMR 구조에서 MHz 단위의 2D 모드 주파수와 제 2 압전층의 폭(w_2) 대 변환층의 총 폭(W)의 비(백분율로 표현됨) 간의 관계를 도시하는 플롯을 나타낸다. 예를 들어, XDMR 구조는 상술된 XDMR 구조(100)와 유사할 수 있다. 도 2의 플롯(및 본원에 도시된 후속하는 플롯)은, 제 2 압전층 물질이 AlN이고 제 1 압전층 물질이 ZnO인 관계를 나타낸다. 도 3은 예시적인 XDMR 구조에서 전기기계 결합(k_t^2)(백분율로 표현됨)과 제 2 압전층의 폭(w_2) 대 변환층의 총 폭(W)의 비(또한 백분율로 표현됨) 간의 관계를 도시하는 플롯을 나타낸다. 다시, XDMR 구조는 상술된 XDMR 구조(100)와 유사할 수 있다. 다른 주파수 및 전기기계 결합(k_t^2) 관계들이 다른 압전 물질들, 또는 이후에 설명되는 바와 같은 다른 배열을 이용하여 달성될 수 있다.

[0035] [0055] 도 4는 예시적인 XDMR 구조에서 변환층 단면의 기하학적 진동 모드 형상(422)의 예를 도시한다. 예를 들어, XDMR 구조는 상술된 XDMR 구조(100)와 유사할 수 있고, 그에 따라, 도 4 및 후속 도면들을 설명하기 위해서, 도 1의 특정 엘리먼트들에 관한 언급이 이루어질 수 있다. 특히, 도 4는 도 1의 라인들(A-A)을 따라 취해진 변환층(102)의 전면 단면도를 도시한다. 2D 확장 모드 형상(422)을 예시하기 위해서, 도 4에서, 직사각형(424)은, 여기(excitation) 및 변형(deformation) 전 변환층(102)의 단면 형상을 나타낸다. 도 4에서, z 축은 변환층(102)의 폭을 따라 변환층(102)을 양분하고, x 축은 변환층(102)의 두께를 따라 변환층(102)을 양분한다. 이 실시예에서, 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비가 80%인 경우 예시된 2D 확장 모드 형상(422)이 달성된다. 2D 확장 모드 형상(422)은 z 축을 따르는 그리고 x 축을 따르는 변위를 포함한

다. 일부 다른 구현들에서, 선택된 압전 물질들 및 차원들에 의존하여 y 축을 따르는 변위가 또한 존재할 수 있다. 도 4의 실시예에서, 폭(W)은 1.5 마이크론(μm)이고 및 두께(T)는 $2\mu\text{m}$ 이다.

[0036] [0056] 변환층(102) 내의 변위는 단면 내의 위치에 의존하여 변한다. 예를 들어, x축과 z축의 교차지점을 포함하는 변환층(102)의 단면의 제 1 영역(426)에는, 변위가 거의 없거나 또는 0의 변위가 있다. 압전층(112)의 제 2 영역(428)에는, 변위가 거의 없거나 중간 변위가 있는데, 즉, 영역(426) 보다는 대체로 더 많은 변위가 있다. x 축과 z 축들의 교차지점으로부터 멀어져 영역들(430, 432 및 434)로 이동하는 변위의 양이 계속해서 증가하여 단면의 코너들의 영역들(436)에서 최대 변위가 발생한다. 변환층(102)의 변위는, 예시된 2D 모드가 z 축에 대하여 대칭적인 형상을 갖도록 이루어진다. 이 실시예에서, 변위는 또한 x 축에 대하여 대칭이다. 그러나, z 방향의 변위량이 x 축을 따라 변하기 때문에, 두께 방향의 변위(이 실시예에서 z 방향)는 대체로 균일하지 않다. 유사하게, x 방향의 변위량이 z 축을 따라 변하기 때문에, 폭 방향의 변위(이 실시예에서 x 방향)는 대체로 균일하지 않다. 이 실시예에서, 2D 단면의 변위는, z 축 및 x 축을 따르는 불균일한 형상에 기여하고, 높은 전기기계 결합(k_t^2)을 제공하는, x 및 z 방향들에서 강한 컴포넌트들을 갖는다.

[0037] [0057] 도 5a 및 도 5b는 도 4의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 5a에서, 구조의 공진 주파수가 주파수 f_s (본 실시예에서, 1695 MHz)와 f_p 사이에서 발생한다. 도 5a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는 병렬 공진 주파수이다. 전기기계 결합(k_t^2)은 대략 8.61%이다. f_s 와 f_p 사이의 영역에서, 위상은 약 90에서 약 -90도로 강하하는데, 이는 공진기로 하여금 유도 특성들을 나타내게 할 수 있다. 이 영역의 외부에서, 공진기는 그의 전기 응답에서 용량성 특성들을 나타낼 수 있다.

[0038] [0058] 도 6은 종래의 압전층의 단면에서 기하학적 진동 모드 형상(622)의 예를 도시한다. 확장 모드 형상(622)을 예시하기 위해서, 도 6에서, 직사각형(624)은 여기 및 변형 전의 압전층의 단면 형상을 나타낸다. 도 6에서, z 축은 압전층의 폭의 따라 압전층을 양분하고, x 축은 압전층의 두께를 따라 압전층을 양분한다. 이 실시예에서, AlN으로 형성된 단일 유니타리 압전층을 갖는 예시된 확장 모드 형상(622)이 달성된다. 확장 모드 형상(622)은 z 축을 따르는 수직 변위로 주로 이루어지며 z 축을 따르는 수직 변위에 있어서의 변화는 거의 없다. 도 6의 실시예에서, 폭(W)은 다시 1.5 μm 이고 및 두께(T)는 다시 $2\mu\text{m}$ 이다.

[0039] [0059] 도 7a 및 도 7b는 도 6의 예시적인 구조에 제공된 입력 AC 신호의 주파수와 관련하여 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 7a에서, 구조의 공진 주파수가 주파수 f_s (본 실시예에서, 1989 MHz)와 f_p 사이에서 발생한다. 도 7a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는 병렬 공진 주파수이다. 전기기계 결합(k_t^2)은 대략 10.06%이다.

[0040] [0060] 도 8은 예시적인 XDMR 구조의 변환층의 단면에서 기하학적 진동 모드 형상(822)의 예를 도시한다. 직사각형(824)은 여기 및 변형 전의 변환층(102)의 단면 형상을 나타낸다. 도 8에서, z 축은 변환층(102)의 폭의 따라 변환층(102)을 양분하고, x 축은 변환층(102)의 두께를 따라 변환층(102)을 양분한다. 이 실시예에서, 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비가 60%인 경우 예시된 2D 확장 모드 형상(822)이 달성된다. 2D 확장 모드 형상(822)이 z 축을 따르는 그리고 x 축을 따르는 변위를 포함한다. 다시, 일부 다른 실시형태들에서, 선택된 압전 물질들과 차원들에 따라 y 축을 따르는 변위가 또한 존재할 수 있다. 도 8의 실시예에서, 폭(W)은 다시 1.5 μm 이고 및 두께(T)는 다시 $2\mu\text{m}$ 이다.

[0041] [0061] 도 4에 도시된 실시예에 따르면, 변환층(102) 내의 변위는 단면 내의 위치에 의존하여 변한다. 예를 들어, x축과 z축의 교차지점을 포함하는 변환층(102)의 단면의 제 1 영역(826)에는, 변위가 거의 없거나 또는 0의 변위가 있다. 압전층(112)의 제 2 영역(828)에는, 변위가 거의 없거나 중간 변위가 있는데, 즉, 영역(826) 보다는 대체로 더 많은 변위가 있다. x 축과 z 축들의 교차지점으로부터 멀어져 영역들(830, 832 및 834)로 이동하는 변위의 양이 계속해서 증가하여 단면의 코너들의 영역들(836)에서 최대 변위가 발생한다. 변환층(102)의 변위는, 예시된 2D 모드가 z 축에 대하여 그리고 x 축에 대하여 대칭적인 형상을 갖도록 이루어진다. 비(w_2/W)가 80%였던 도 4의 예와 비교하면, 상이한 변위 프로파일이 존재하고, 결과적으로, 상이한 전기기계 결합(k_t^2)이 존재한다.

[0042]

[0062] 도 9a 및 도 9b는 도 8의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 9a에서, 구조의 공진 주파수가 주파수 f_s (본 실시예에서, 1456 MHz)와 f_p 사이에서 발생한다. 도 9a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는

병렬 공진 주파수이다. 전기기계 결합(k_t^2)은 대략 9.89%이다. 비(w_2/W)가 80%였던 도 4의 예와 비교하면, 직렬 공진 주파수(f_s)가 감소하는 반면 전기기계 결합(k_t^2)은 증가한다.

[0043]

[0063] 도 10은 예시적인 XDMR 구조의 변환층의 단면에서 기하학적 진동 모드 형상(1022)의 예를 도시한다. 직사각형(1024)은 여기 및 변형 전의 변환층(102)의 단면 형상을 나타낸다. 도 10에서, z 축은 변환층(102)의 폭의 따라 변환층(102)을 양분하고, x 축은 변환층(102)의 두께를 따라 변환층(102)을 양분한다. 이 실시예에서, 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비가 40%인 경우 예시된 2D 확장 모드 형상(1022)이 달성된다. 2D 확장 모드 형상(1022)이 z 축을 따르는 그리고 x 축을 따르는 변위를 포함한다. 다시, 일부 다른 실시형태들에서, 선택된 압전 물질들과 차원들에 따라 y 축을 따르는 변위가 또한 존재할 수 있다. 도 10의 실시예에서, 폭(W)은 다시 1.5 μm 이고 및 두께(T)는 다시 2 μm 이다.

[0044]

[0064] 도 4 및 도 8에 도시된 실시예들에 따르면, 변환층(102) 내의 변위는 단면 내의 위치에 의존하여 변한다. 예를 들어, x축과 z축의 교차지점을 포함하는 변환층(102)의 단면의 제 1 영역(1026)에는, 변위가 거의 없거나 또는 0의 변위가 있다. 압전층(112)의 제 2 영역(1028)에는, 변위가 거의 없거나 중간 변위가 있는데, 즉, 영역(1026) 보다는 대체로 더 많은 변위가 있다. x 축과 z 축들의 교차지점으로부터 멀어져 영역들(1030, 1032 및 1034)로 이동하는 변위의 양이 계속해서 증가하여 단면의 코너들의 영역들(1036)에서 최대 변위가 발생한다. 변환층(102)의 변위는, 예시된 2D 모드가 z 축에 대하여 그리고 x 축에 대하여 대칭적인 형상을 갖도록 이루어진다. 비(w_2/W)가 60%였던 도 8의 예와 비교하면, 상이한 변위 프로파일이 존재하고, 결과적으로, 상이한 전기기계 결합(k_t^2)이 존재한다.

[0045]

[0065] 도 11a 및 도 11b는 도 10의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 11a에서, 구조의 공진 주파수가 주파수 f_s (본 실시예에서, 1307 MHz)와 f_p 사이에서 발생한다. 도 11a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는 병렬 공진 주파수이다. 전기기계 결합(k_t^2)은 대략 12.24%이다. 비(w_2/W)가 60%였던 도 8의 예와 비교하면, 직렬 공진 주파수(f_s)가 감소하는 반면 전기기계 결합(k_t^2)은 증가한다.

[0046]

[0066] 도 12는 예시적인 XDMR 구조의 변환층의 단면에서 기하학적 진동 모드 형상(1222)의 예를 도시한다. 직사각형(1224)은 여기 및 변형 전의 변환층(102)의 단면 형상을 나타낸다. 도 12에서, z 축은 변환층(102)의 폭의 따라 변환층(102)을 양분하고, x 축은 변환층(102)의 두께를 따라 변환층(102)을 양분한다. 이 실시예에서, 제 2 압전층(118)의 폭(w_2) 대 변환층(102)의 총 폭(W)의 비가 20%인 경우 예시된 2D 확장 모드 형상(1222)이 달성된다. 2D 확장 모드 형상(1222)이 z 축을 따르는 그리고 x 축을 따르는 변위를 포함한다. 다시, 일부 다른 실시형태들에서, 선택된 압전 물질들과 차원들에 따라 y 축을 따르는 변위가 또한 존재할 수 있다. 도 12의 실시예에서, 폭(W)은 다시 1.5 μm 이고 및 두께(T)는 다시 2 μm 이다.

[0047]

[0067] 도 4, 도 8 및 도 10에 도시된 실시예들에 따르면, 변환층(102) 내의 변위는 단면 내의 위치에 의존하여 변한다. 예를 들어, x축과 z축의 교차지점을 포함하는 변환층(102)의 단면의 제 1 영역(1226)에는, 변위가 거의 없거나 또는 0의 변위가 있다. 압전층(112)의 제 2 영역(1228)에는, 변위가 거의 없거나 중간 변위가 있는데, 즉, 영역(1226) 보다는 대체로 더 많은 변위가 있다. x 축과 z 축들의 교차지점으로부터 멀어져 영역들(1230, 1232 및 1234)로 이동하는 변위의 양이 계속해서 증가하여 단면의 코너들의 영역들(1236)에서 최대 변위가 발생한다. 변환층(102)의 변위는, 예시된 2D 모드가 z 축에 대하여 그리고 x 축에 대하여 대칭적인 형상을 갖도록 이루어진다. 비(w_2/W)가 40%였던 도 10의 예와 비교하면, 상이한 변위 프로파일이 존재하고, 결과적으로, 상이한 전기기계 결합(k_t^2)이 존재한다.

[0048]

[0068] 도 13a 및 도 13b는 도 12의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 13a에서, 구조의 공진 주파수가 주파수 f_s (본 실시 예에서, 1197 MHz)와 f_p 사이에서 발생한다. 도 13a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는 병렬

공진 주파수이다. 전기기계 결합(k_t^2)은 대략 15.2%이다. 비(w_2/W)가 40%였던 도 10의 예와 비교하면, 직렬 공진 주파수(f_s)가 감소하는 반면 전기기계 결합(k_t^2)은 증가한다.

[0049]

[0069] 도 14는 종래의 압전층의 단면에서 기하학적 진동 모드 형상(1422)의 예를 도시한다. 확장 모드 형상(1422)을 예시하기 위해서, 도 14에서, 직사각형(1424)은 여기 및 변형 전의 압전층의 단면 형상을 나타낸다. 도 14에서, z 축은 압전층의 폭의 따라 압전층을 양분하고, x 축은 압전층의 두께를 따라 압전층을 양분한다. 이 실시예에서, ZnO로 형성된 단일 유니타리 압전층에 의해 예시된 확장 모드 형상(1422)이 달성된다. 그러나, 도 14의 실시예가 또한 도 6의 실시예와 같이 단일 유니타리 압전층의 예이더라도, 확장 모드 향상이 주로 1D였던 (전체가 AlN으로 형성된) 도 6의 실시예와는 다르게, 2D 확장 모드 형상(1422)은 z 축을 따르는 그리고 x 축을 따르는 변위를 포함한다. 도 14의 실시예에서, 폭(W)은 다시 1.5 μm 이고 및 두께(T)는 다시 2 μm 이다.

[0050]

[0070] 다른 도면들에 도시된 실시예에 따르면, 변환층(102) 내의 변위는 단면 내의 위치에 의존하여 변한다. 예를 들어, x축과 z축의 교차지점을 포함하는 변환층(102)의 단면의 제 1 영역(1426)에는, 변위가 거의 없거나 또는 0의 변위가 있다. 압전층(112)의 제 2 영역(1428)에는, 변위가 거의 없거나 중간 변위가 있는데, 즉, 영역(1426) 보다는 대체로 더 많은 변위가 있다. x 축과 z 축들의 교차지점으로부터 멀어져 영역들(1430, 1432 및 1434)로 이동하는 변위의 양이 계속해서 증가하여 단면의 상부 및 하부 표면들의 영역들(1436)에서 z 축을 따라 최대 변위가 발생한다. 변환층(102)의 변위는, 예시된 2D 모드가 z 축에 대하여 그리고 x 축에 대하여 대칭적인 형상을 갖도록 이루어진다.

[0051]

[0071] 도 15a 및 도 15b는 도 14의 예시적인 XDMR 구조에 제공된 입력 AC 신호의 주파수와 관련하여, 어드미턴스의 크기 및 위상을 각각 도시하는 플롯들을 나타낸다. 도 15a에서, 구조의 공진 주파수가 주파수 f_s (본 실시 예에서, 1048 MHz)와 f_p 사이에서 발생한다. 도 15a에 도시된 바와 같이, f_s 는 직렬 공진 주파수이고 f_p 는 병렬

공진 주파수이다. 전기기계 결합(k_t^2)은 대략 18.32%이다. 비(w_2/W)가 20%였던 도 120의 예와 비교하면, 직렬

공진 주파수(f_s)가 감소하는 반면 전기기계 결합(k_t^2)은 증가한다.

[0052]

[0072] 이와 같이, 전반적으로, ZnO의 비율이 증가하고 AlN의 비율이 감소함에 따라, 진동 모드들의 형상이 변하고, 공진 주파수가 감소하고 전기기계 결합(k_t^2)이 증가한다. 일부 다른 구현들에서, 다른 물질들 또는 배열들을 이용하는 것은 일반적으로, 전기기계 결합(k_t^2)을 희생시키지 않으면서 (사실상 전기기계 결합(k_t^2)의 증가가 가능한 상태로) 공진 주파수들 또는 다른 어쿠스틱 또는 전기기계 특성들의 튜닝을 가능하게 하는 것으로 언급될 수 있다. 일부 다른 구현들에서, 예를 들어, 협대역 필터 애플리케이션들에서 사용하기 위한 저 전기기계 결합(k_t^2)과 고 품질(Q) 인자 공진기들을 달성하기 위해서 유사한 기술들이 사용될 수 있다. 이러한 구현들에

서, 핵심적인 이점은 복합 물질의 유효 k_t^2 와 Q를 조작(engineer)하는 것이다.

[0053]

[0073] 이와 같이, 설명된 구현들이 지금까지 DMR들에, 특히, XDMR들에 초점을 맞추었지만, 다수의 구성층들을 갖는 복합 변환층의 사용이 어쿠스틱과 디바이스들의 다른 타입들에 적용가능하다. 예를 들어, 많은 구현들이 임의의 타입의 "두께-모드" 디바이스에 아주 적합한데, 즉, 디바이스의 공진 모드들과 주파수들을 결정하는 적어도 하나의 특성 차원이 디바이스의 두께이거나, 보다 구체적으로, 변환층의 두께인 디바이스에 적합하다. 예를 들어, 다른 두께 모드 디바이스들은 FBAR들을 포함하며, FBAR들은 통상적으로 d_{33} 계수 때문에 z 방향을 따라서만 진동이 있다. 일부 구현들에서, 설명된 기술들 및 구조들은 임의의 두께-모드 디바이스의 공진 주파수들을 선택적으로 규정하기 위해 사용될 수 있다. 일부 구현들에서, 설명된 기술들 및 구조들은, 공진기 구조의 변환층의 유효 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도를 선택적으로 구성함으로써 x-, y-, 또는 z-

방향들 중 임의의 방향을 따라 진동 모드들을 변경함으로써 임의의 두께-모드 디바이스의 공진 주파수들과 모드 형상들을 선택적으로 규정하는데 사용될 수 있다. 설명된 기술들 및 구조는 또한 CMR를 또는 다른 비-두께-모드 디바이스들을 이용하여 실시될 수 있다. CMR들을 이용하여, 특징 차원은 일반적으로 전극들의 측방향 폭 또는 피치(pitch)이다.

[0054]

[0074] 추가적으로, 상술된 것들과 같은 일부 구현들이 3개의 구성 압전층들(116, 118 및 120)로 구성된 변환층을 포함하지만, 일부 다른 구현들에서, 3개보다 많은 압전층들이 사용될 수 있다. 예를 들어, 도 1에 도시된 변환층(102)이 "ABA"로 기술될 수 있으며, 여기서 "A"는 층들(116 및 120)이 (ZnO와 같은) 물질 "A"로 형성되고 "B"는 층(118)이 (AlN과 같은) 물질 "B"로 형성된다는 것을 나타낸다. 일부 다른 구현들에서, 변환층 내의 구성층들의 패턴은 층들의 다른 적절한 수들, 배열들 또는 패턴들 중에서도, (폭과 x 축을 따라 왼쪽에서 오른쪽을 이동하여) BAB, ABABA, BABAB, ABABABA, 및 BABABAB일 수 있다. 일부 다른 구현들에서, 변환층은, 제 3 압전 또는 다른 물질, 제 4 압전 또는 다른 물질, 제 5 압전 또는 다른 물질, 및 잠재적으로 훨씬 더 많은 압전층들뿐만 아니라 다른 물질 층들을 포함할 수 있다. 예를 들어, 변환층의 구성층들의 패턴은 다른 가능한 것들 중에서도 ABCBA, BCACB, CBABC 또는 ABCDCBABCDCBA일 수 있고, 여기서, C는 달성될 원하는 특성들에 따라 압전 일 수도 있거나 압전이 아닐 수도 있는 제 3 물질을 나타낸다. 각각의 경우, 구성층들을 형성하는 물질들의 탄성 계수들, 압전 계수들, 및 질량 밀도들뿐만 아니라 이러한 층들의 폭과 균일한 배열의 조합은 전체 변환층의 "유효" 강성 계수들, 유효 압전 계수들, 및 유효 질량 밀도를 결정한다. 추가적으로, 일부 구현들에서, 다른 비-압전층들의 다른 물질 특성들이 또한 변환층의 유효 강성 계수들 또는 다른 유효 물질 특성들에서의 변화를 가져오도록 사용될 수 있다. 추가적으로, 일부 구현들에서, 구성 변환층들 중 하나 또는 그 초과의 것은 티탄산 지르콘산 연(lead zirconate titanate)(Pb[Zr_xTi_{1-x}]O₃, 여기서, 0 ≤ x ≤ 1) 또는 "PZT"와 같은 다른 압전 물질들, 또는 예를 들어, 실리콘(Si), 금속들 및 폴리머들과 같은 비-압전 물질들로부터 형성된다. 일부 다른 구현들에서, 캡들, 스페이싱, 또는 다른 기하학적 보이드들 또는 패턴들이 변환층의 하나 또는 그보다 많은 압전층들 또는 다른 구성층들 내부에 또는 이들 사이에 도입되거나 배열될 수 있다. 추가적으로, 다양한 구현들에서, 각각의 차원을 따라 (이를 테면, BAABA와 반대로 ABABA와 같이) 대칭성을 갖는 것이 일반적으로 바람직할 수 있다. 또한, 대칭적인 모드 형상과 최대 전기기계 결합(k_t^2)을 달성하도록 구성층들의 측벽들이 수직인 것이 바람직할 수 있다.

[0055]

[0075] 도 16은 어쿠스틱 파 디바이스들의 어레이를 형성하기 위한 프로세스를 도시하는 흐름도의 예를 도시한다. 도 17a 내지 도 17g는, 예를 들어, 도 16을 참조하여 설명된 바와 같은 프로세스에서의 예시적인 스테이지들의 단면 개략도들을 도시한다. 일부 구현들에서, 프로세스(1600)가 블록(1601)에서 시작하며, 기판(140)에 걸쳐 하부 전도층(106)을 증착하고 페터닝하여, 도 17a에 도시된 바와 같이 하부 전극들(142)의 복수의 세트들을 형성한다. 일부 구현들에서, 기판(140)은 유전체 또는 반도체 물질로 형성될 수 있다. 예를 들어, 개시된 공진기 구조들이, 일부 실시형태들에서, 본원에 설명된 지지 구조의 적어도 일 부분을 형성하는 저비용, 고성능, 대면적 절연 기판 상에 제조될 수 있다. 일부 구현들에서, 개시된 공진기 구조들이 상부에 형성될 수 있는 절연 기판이 디스플레이 등급 유리(알칼리 토금속 봉소-알루미노규산염(alkaline earth boro-aluminosilicate)) 또는 소다 석회유리로 제조될 수 있다. 절연 기판이 제조될 수 있는 다른 적절한 절연 물질들은, 알칼리 토금속 알루미노규산염, 봉규산염, 개질된 봉규산염 등과 같은 규산염 유리를 포함한다. 또한, 산화 알루미늄(Al₂O₃), 산화 이트륨(Y₂O₃), 질화 봉소(BN), 실리콘 카바이드(SiC), 질화 알루미늄(AlN_x), 및 질화 갈륨(GaN_x)과 같은 세라믹 물질들은 절연성 기판 물질로서 사용될 수 있다. 일부 다른 구현들에서, 절연 기판은 높은 저항률의 실리콘으로 형성된다. 일부 구현들에서, 예를 들어, 가요성 전자장치와 연관되는, SOI(Silicon On Insulator) 기판들, 갈륨 비소(GaAs) 기판들, 인화 인듐(InP) 기판들, 및 플라스틱(폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트) 기판들이 또한 사용될 수 있다. 기판은 종래의 집적 회로(IC) 웨이퍼 형태, 예를 들면, 4 인치, 6 인치, 8 인치, 12 인치, 또는 대면적 패널의 형태일 수 있다. 예를 들어, 370mm×470mm, 920mm×730mm, 및 2850mm×3050mm와 같은 치수들을 갖는 평면 디스플레이 기판들이 사용될 수 있다.

[0056]

[0076] 하부 도전층(106)(뿐만 아니라 프로세스에서 나중에 증착되는 상부 전도층(104))이 다양한 전도성 금속들, 합금들, 및 백금(Pt), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 니오븀(Nb), 루테늄(Ru), 크롬(Cr), 도핑된 다결정 실리콘, 도핑된 알루미늄 갈륨 비소(AlGaAs) 화합물, 금(Au), 구리(Cu), 은(Ag), 탄탈(Ta), 코발트(Co), 니켈(Ni), 팔라듐(Pd), 실리콘 게르마늄(SiGe), 도핑 된 도전성 산화 아연(ZnO), 및 이들의 조합을 비롯한 다른 물질들로 이루어질 수 있다. 다양한 구현들에서, 상부 전도층(104)과 하부 전도층(10

6)은 동일한 전도성 물질(들) 또는 상이한 전도성 물질들을 포함할 수 있다. 일부 구현들에서, 하나 또는 그보다 많은 제 1 층들이 하부 전도층 이전에 증착된다. 예를 들어, 하나 또는 그보다 많은 시드층들(예를 들면, AlN)이 하부 전도층(106) 또는 후술하는 상부 전도층(104)을 증착하기 전에 증착될 수 있다. 일부 구현들에서, 하부 전도층(106) 및 상부 전도층(104)은, 예를 들어, 스퍼터링을 비롯한 임의의 적절한 기술에 의해 증착될 수 있다.

[0057] [0077] 추가적으로, 단지 3개의 디바이스 영역들(146)만이 도 17a 내지 17g에 도시되었지만, 다른 구현들에서, 기판(140)은 기판 영역들(140) 중 수십, 수백, 수천, 또는 그보다 많은 기판 영역들의 어레이를 포함하여, 기판(140) 상에 많은 XDMR들(100) 또는 다른 어쿠스틱과 디바이스들의 제조를 가능하게 할 수 있다. 추가적으로, 각각의 디바이스(146)는 하나 또는 그보다 많은 전극들(142)을 포함할 수 있다.

[0058] [0078] 일부 구현들에서, 프로세스(1600)는, 도 17b에 도시된 바와 같이, 하부 전도층(106) 위에 박막 압전층(148)을 증착하는 블록(1603)으로 진행한다. 압전층(148)은 제 1 압전 물질로 형성되고 대응하는 디바이스 영역(146)을 갖는 풋프린트(footprint)에 각각 대응하는 복수의 영역들을 포함한다. 압전층(148)을 형성하는데 사용될 수 있는 압전 물질들은, 예를 들어, AlN, ZnO, 갈륨 비소(GaAs), 알루미늄 갈륨 비소(AlGaAs), 질화 갈륨(GaN), 석영, 아연-설파이드(ZnS), 카드뮴-설파이드(CdS), 탄탈산 리튬(LiTaO₃), 니오브산 리튬(LiNbO₃), PZT, PLZT(lead lanthanum zirconate titanate) 군의 구성원들, 도핑된 질화 알루미늄, 및 이들의 조합들을 포함한다. 일부 다른 구현들에서, 층(148)은 Si 또는 다른 유전체 또는 반도체 물질로 형성될 수 있다. 일부 구현들에서, 압전층(148)은 스퍼터링을 포함하는 하나 또는 그보다 많은 적절한 물리 기상 증착 기술 중 임의의 기술로 증착될 수 있다. 일부 구현들에서, 두께 T는, 예를 들어, 약 0.1μm 내지 약 4 μm의 범위 내에 있을 수 있다. 일부 다른 구현들에서, 압전층(148)은 더 얇거나 또는 더 두꺼운 두께를 가질 수 있다. 예를 들어, 프로세스(100)가 어쿠스틱 공진기를 생성하는 일부 구현들에서, 어쿠스틱 공진기의 동작 주파수 범위가 압전층(148)의 두께에 반비례한다.

[0059] [0079] 일부 구현들에서, 프로세스(1600)는, 도 17c에 도시된 바와 같이, 마스킹 및 예칭을 비롯한 다양한 리소그래픽(이를 테면, 포토그래픽) 기술들을 이용하여, 박막 압전층(148)의 부분들을 제거하여 복수의 보이드들(150)과 복수의 압전 부분들(118a, 118b, 및 118c)을 생성하는 블록(1605)으로 진행한다. 도 17c에 도시된 구현에서, 최좌측 압전층(118a)은 결과적으로 발생된 변환층의 총 폭(W)의 40%인 폭(w₂)을 갖고, 중간 압전층(118b)은 결과적으로 발생된 변환층의 총 폭(W)의 60%인 폭(w₂)을 갖고, 최우측 압전층(118c)은 결과적으로 발생된 변환층의 총 폭(W)의 80%인 폭(w₂)을 갖는다. 그러나, 압전 부분들(118a, 118b 및 118c)의 폭들(w₂)은 원하는 어쿠스틱 또는 다른 전기기계 특성들에 기초하여 변하는 것이 바람직하지만, 압전 부분들 모두의 두께(T)는 동일하다. 추가적으로, 본 구현에서, 각각의 결과적으로 획득한 디바이스의 폭(W)은 다른 디바이스들과 동일하다.

[0060] [0080] 일부 구현들에서, 프로세스(1600)는 이후, 도 17d에 도시된 바와 같이, 압전 부분들(116a, 116b 및 116c) 및 압전 부분들(120a, 120b 및 120c)을 제조하기 위해서 다른 압전층을 증착하는 블록(1607)으로 진행한다. 일부 구현들에서, 압전 부분들(116a, 116b 및 116c) 및 압전 부분들(120a, 120b 및 120c)이 제 2 압전 또는 제 1 압전 물질과는 상이한 다른 물질을 스퍼터링함으로써 형성된다. 예를 들어, 상술된 바와 같이, 제 1 압전 물질이 AlN인 경우 제 2 압전 물질은 ZnO일 수 있다. 일부 다른 구현들에서, 압전 부분들(116a, 116b 및 116c) 및 압전 부분들(120a, 120b 및 120c)을 형성하기 위해서 PZT가 사용될 수 있다. 일부 이러한 구현들에서, PZT 물질은, 예를 들어, 스크린 프린팅 또는 다른 액체 또는 페이스트 도포 기술들에 의해 편리한 도포를 가능하게 하는 콜 젤, 액체, 또는 페이스트 형태로 도포될 수 있다. PZT를 이용하는 일부 이러한 구현들에서, PZT는 콜 젤 형태로 도포된 후에 PZT를 결정화하기 위해서 가열될 수 있다.

[0061] [0081] 일부 구현들에서, 프로세스(1600)는 이후, 하나 또는 그보다 많은 평탄화 동작들을 수행하는 블록(1609)으로 진행한다. 평탄화 동작들은, 압전 부분들(118a, 118b 및 118c) 각각의 상부 표면들이 압전 부분들(116a, 116b 및 116c) 각각의 상부 표면들과 동일평면이도록 보장한다. 이는, 예를 들어, 대칭 모드 형상 및 증가된 전기기계 결합(k_t^2)을 갖는 공진기 구조를 제조하는 것이 바람직할 수 있다.

[0062] [0082] 일부 구현들에서, 도 17e에 도시된 바와 같이, 디바이스 영역들(146)의 경계들을 따라 압전층(148)의 다른 부분들이 블록(1611)에서 제거되어 결과적으로 발생된 변환층들(102)을 서로로부터 물리적으로 분리시킨다.

예를 들어, 반응성-이온 에칭이 변환층(102)을 분리시키는 데에 사용될 수 있다. 일부 구현들에서, 인접한 결과적으로 발생된 디바이스들 간의 간격은 약 10 내지 약 $1000\mu\text{m}$ 의 범위 이내이다. 그러나, 다른 구현들에서는 다른 간격들이 바람직할 수 있다.

[0063] 일부 구현들에서, 프로세스(1600)는 이후, 도 17f에 도시된 바와 같이, 상부 전도층을 변환층들(102) 위에 증착하고 패터닝하여 상부 전극들(144)의 복수의 세트들을 형성하는 블록(1613)으로 진행한다(일부 다른 구현들에서는, 블록(1611)에서 디바이스들을 격리시키거나 분리시키기 전에 상부 전도층이 제공될 수 있음). 하부 전극들(142)의 각각의 세트와 같이, 상부 전극들(144)의 각각의 세트는 또한 하부 전극들(142)의 형성을 위해 상술된 물질들 중 하나 또는 그보다 많은 물질로 형성된 하나 또는 그보다 많은 상부 전극들(144)을 포함할 수 있다. 하나 또는 그보다 많은 다른 층들이 또한, 상부 전도층 전에 또는 이후에 증착될 수 있다.

[0064] 일부 구현들에서, 도 17g에 도시된 바와 같이, 각각의 전도층(102) 아래의 에어 캡 또는 캐비티(152)를 정의하기 위해서 각각의 변환층(102) 아래의 기판(140)의 일 부분이 이후 블록(1615)에서 제거되어 변환층(102)을 음향적으로(acoustically) 분리시킨다. 일부 구현들에서, 기판(140)의 부분들 또는 디바이스들(100) 각각의 아래에 있는 회생층 부분들을 제거함으로서 캐비티(152)가 에칭되거나 그렇지 않으면 생성되어, 디바이스들(100)이 예를 들어, 자극(예를 들어, 전자기, 정전기, 열, 광학, 자기 등)에 응답하여 자유롭게 진동할 수 있게 할 수 있다. 예를 들어, 결과적으로 생성된 어쿠스틱 파 디바이스(100)가 전기 신호들을 하부 또는 상부 전극들(142 및 144)의 전극들에 적절히 인가함으로써 자극되는 결과, 디바이스(100)의 변환층(102) 내부에 전기장들을 생성할 수 있다. 이러한 방식으로, 어쿠스틱 파 디바이스들(100)의 어레이(이를 테면, XDMR들의 어레이)가, 동일한 두께를 갖는 하나의 기판 상에 배치-레벨에서 제조될 수 있어서, 여전히, 선택적으로 규정된 공진 또는 동작 주파수들 또는 다른 원하는 어쿠스틱 또는 전기기계 특성들을 갖는다.

[0065] 도 18a는 간접계 변조기(IMOD) 디스플레이 디바이스의 디스플레이 엘리먼트들의 시리즈 또는 어레이의 두 인접한 IMOD 디스플레이 엘리먼트들을 도시한 등각도를 도시한다. IMOD 디스플레이 디바이스는 하나 또는 그 초과의 간접계 EMS, 이를테면, MEMS 디스플레이 엘리먼트들을 포함한다. 이를 디바이스들에서, 간접계MEMS 디스플레이 엘리먼트들은 밝은(bright) 상태 또는 어두운(dark) 상태로 구성될 수 있다. 밝은("릴렉스(relaxed)", "개방(open)" 또는 "온(on)" 등) 상태에서, 디스플레이 엘리먼트는 입사 가시광의 상당 부분을 반사한다. 반대로, 어두운("작동(actuated)", "폐쇄(closed)" 또는 "오프(off)" 등) 상태에서, 디스플레이 엘리먼트는 입사 가시광을 거의 반사하지 않는다. MEMS 디스플레이 엘리먼트들은 블랙 앤 화이트(black 및 white) 이외에도 컬러 디스플레이를 가능하게 하는 특정한 광의 파장들에서 대부분 반사하도록 구성될 수 있다. 일부 구현들에서, 다수의 디스플레이 엘리먼트들을 사용함으로써, 회색 색조 및 원색들의 다양한 강도들이 달성될 수 있다.

[0066] IMOD 디스플레이 디바이스는 로우(raw) 및 컬럼(column)으로 배열될 수 있는 IMOD 디스플레이 엘리먼트들의 어레이를 포함할 수 있다. 어레이의 각 디스플레이 엘리먼트는, 에어 캡(또한 광학 캡, 공동 또는 광학 공진 공동으로 지칭됨)을 형성하기 위해, 서로로부터 가변적이고 제어 가능한 거리에 위치된 적어도 한 쌍의 반사 및 부분 반사 층들, 이를테면, 이동가능 반사 층(즉, 기계적 층으로도 지칭되는 이동가능 층) 및 고정된 부분적 반사 층(즉, 고정 층)을 포함할 수 있다. 이동가능 반사 층은 적어도 2개의 위치를 사이에서 이동될 수 있다. 예를 들어, 제 1 위치에서, 즉, 릴렉스 위치에서, 이동가능 반사 층은 고정된 부분적 반사 층으로부터 떨어져서 위치될 수 있다. 제 2 위치, 즉, 작동 위치에서, 이동가능 반사 층은 부분적 반사 층에 더 가깝게 위치될 수 있다. 2개의 층들로부터 반사되는 입사광이 입사광의 파장(들) 및 이동가능 반사 층의 위치에 따라 보강적으로(constructively) 및/또는 상쇄적으로(destructively) 간섭할 수 있어, 각 디스플레이 엘리먼트에 대한 전반사(overall reflective) 또는 무반사(non-reflective) 상태를 생성한다. 일부 구현들에서, 디스플레이 엘리먼트는 비작동일 때 반사 상태에 있을 수 있어 가시 스펙트럼내의 광을 반사하며, 작동일 때 어두운 상태에 있을 수 있어, 가시 범위 내의 광을 흡수하고 그리고/또는 상쇄적으로 간섭한다. 그러나, 일부 다른 구현들에서, IMOD 디스플레이 엘리먼트는 비작동일 때 어두운 상태에 있을 수 있고, 작동일 때 반사 상태에 있을 수도 있다. 일부 구현들에서, 인가 전압의 도입이 디스플레이 엘리먼트들을 구동하여 상태들을 변화시킬 수 있다. 일부 다른 구현들에서, 인가 전하가 디스플레이 엘리먼트들을 구동하여 상태들을 변화시킬 수 있다.

[0067] 도 18a의 어레이의 도시된 부분은 IMOD 디스플레이 엘리먼트들(12)의 형태인 2개의 인접한 간접계 MEMS 디스플레이 엘리먼트들을 포함한다. (도시된 바와 같이) 우측의 디스플레이 엘리먼트(12)에서, 이동가능 반사 층(14)은 광학 스택(16) 근처의, 이에 인접한 또는 이에 접촉한 작동 위치에 도시된다. 우측의 디스플레이 엘리먼트(12)에 걸리게 인가된 전압(V_{bias})은 작동 위치로 이동가능 반사 층(14)을 이동시키고 또한 유지하기에 층

분하다. (도시된 바와 같이) 좌측의 디스플레이 엘리먼트(12)에서, 이동가능 반사 층(14)은, 부분적 반사 층을 포함하는 광학 스택(16)으로부터 떨어진 (떨어진 거리는 설계 파라미터에 기반하여 미리결정될 수 있음) 릴렉스 위치에 도시되어 있다. 좌측의 디스플레이 엘리먼트(12)에 걸리게 인가된 전압(V_0)은 우측의 디스플레이 엘리먼트(12)의 이동가능 반사 층(14)과 같이 이동가능 반사 층(14)이 작동 위치로 작동하게 하기에는 불충분하다.

[0068] [0088]도 18a에서, IMOD 디스플레이 엘리먼트(12)의 반사 특성들은 일반적으로, IMOD 디스플레이 엘리먼트들(12) 상에 입사하는 광(13), 및 좌측의 디스플레이 엘리먼트(12)로부터 반사하는 광(15)을 나타내는 화살표들로 예시된다. 디스플레이 엘리먼트들(12)상에 입사하는 대부분의 광(13)이 투명 기판(20)을 투과해서 광학 스택(16) 쪽으로 향할 수 있다. 광학 스택(16) 상에 입사하는 광의 일부가 광학 스택(16)의 부분적 반사 층을 투과할 것이고, 일부는 투명 기판(20)을 통해 다시 반사될 수 있다. 광학 스택(16)을 투과한 광(13)의 일부는 다시 투명 기판(20)을 향해 (그리고 이를 통해) 이동가능 반사 층(14)으로부터 반사될 수 있다. 광학 스택(16)의 부분적 반사 층으로부터 반사되는 광과 이동가능 반사 층(14)으로부터 반사되는 광 사이의 간섭(보강 및/또는 상쇄)은 디바이스의 뷰잉 또는 기판 측 상의 디스플레이 엘리먼트(12)로부터 반사된 광(15)의 괴장(들)의 강도를 부분적으로 결정할 것이다. 일부 구현들에서, 투명 기판(20)은 유리 기판(때때로 유리 플레이트 또는 패널로 지칭됨)일 수 있다. 유리기판은 예를 들어, 봉규산 유리, 소다 석회 유리, 석영, 파이렉스 또는 다른 적절한 유리 물질이거나 이를 포함할 수 있다. 일부 구현들에서, 유리 기판은 0.3, 0.5 또는 0.7 밀리미터의 두께를 가질 수 있지만, 일부 구현들에서 유리 기판은 (수십 밀리미터 같이) 더 두껍거나 (0.3밀리미터 미만과 같이) 더 얇을 수 있다. 일부 구현들에서, 비유리 기판, 이를테면 폴리 카보네이트, 아크릴, 폴리에틸렌 테레프탈레이트 (PET) 또는 폴리에테르 에테르 케톤 (PEEK) 기판이 사용될 수 있다. 이러한 구현에서, 비유리 기판은 아마도 0.7 밀리미터 미만의 두께를 가질 수 있지만, 기판은 설계 고려사항들에 따라 더 두꺼울 수 있다. 일부 구현들에서, 불투명 기판, 이를테면, 금속 호일 또는 스테인리스 스틸계 기판이 사용될 수 있다. 예를 들어, 부분적으로 투과적이고 부분적으로 반사적인 이동가능한 층 및 고정 반사 층을 포함하는 리버스-IMOD 기반 디스플레이가 도 18a의 디스플레이 엘리먼트들(12)로서 기판의 대향 측으로부터 뷰잉되도록 구성될 수 있고 불투명 기판에 의해 지지될 수 있다.

[0069] [0089] 광학 스택(16)은 단일 층 또는 여러 층들을 포함할 수 있다. 층(들)은 전극 층, 부분적 반사 및 부분적 투과 층 및 투명 유전체 층 중 하나 또는 그 초과를 포함할 수 있다. 일부 구현들에서, 광학 스택(16)은 전기적으로 도전성이고, 부분적으로 투명하고, 부분적으로 반사성이고, 예를 들어, 상기 층들 중 하나 또는 그 초과를 투명 기판(20)상에 중착함으로써 제조될 수 있다. 전극 층은 다양한 물질들, 예컨대 다양한 금속들, 예를 들어, 인듐 주석 산화물(ITO)로부터 형성될 수 있다. 부분적 반사 층은, 다양한 금속들(예를 들어, 크롬 및/또는 몰리브덴), 반도체들 및 유전체들과 같이 부분적으로 반사성인 다양한 물질들로 형성될 수 있다. 부분적 반사 층은 물질들의 하나 또는 그 초과의 층들로 형성될 수 있고, 층들 각각은 단일 물질 또는 물질들의 조합으로 형성될 수 있다. 일부 구현들에서, 광학 스택(16)의 특정 부분들은 부분적 광 흡수기(optical absorber) 및 전기 도체 둘 다로서 역할을 하는 금속 또는 반도체의 단일 반투명 두께를 포함할 수 있지만, (예를 들어, 광학 스택(16) 또는 디스플레이 엘리먼트의 다른 구조들의) 서로 다른, 전기적으로 더욱 도전성인 층들 또는 부분들이 IMOD 디스플레이 엘리먼트들 사이에서 신호들을 버싱(bus)하는 역할을 할 수 있다. 광학 스택(16)은 또한 하나 또는 그 초과의 도전 층들 또는 전기적으로 도전성/부분적 흡수성인 층을 커버하는 하나 또는 그 초과의 절연 또는 유전체 층들을 포함할 수 있다.

[0070] [0090] 일부 구현들에서, 광학 스택(16)의 층(들) 중 적어도 일부는 병렬 스트립들로 패터닝될 수 있고, 아래에 추가로 설명되는 바와 같이, 디스플레이 디바이스에서 로우 전극들을 형성할 수 있다. 당업자에 의해 이해될 바와 같이, 용어 "패터닝(patterned)"은 에칭 프로세스들 뿐만 아니라 마스킹을 지칭하는 것으로 본원에서 사용된다. 일부 구현들에서, 알루미늄(Al)과 같은 높은 도전성 및 반사성 물질이 이동가능 반사 층(14)에 사용될 수 있고, 이들 스트립들은 디스플레이 디바이스에서 컬럼 전극들을 형성할 수 있다. 이동가능 반사 층(14)은 중착된 금속 층 또는 금속 층들의 일련의 평행한 스트립들(광학 스택(16)의 로우 전극들에 직교함)로서 형성되어, 지지부들, 이를테면, 도시된 포스트들(18)의 상부에 중착된 컬럼들 및 포스트들(18) 사이에 위치된 중간 희생 물질을 형성할 수 있다. 희생 물질이 에칭될 때, 이동가능 반사 층(14)과 광학 스택(16) 사이에, 한정된 갭(19), 또는 광학 공동이 형성될 수 있다. 일부 구현들에서, 포스트들(18) 사이의 간격(spacing)은 대략 1 내지 1000 μm 일 수 있지만, 대략적으로 갭(19)은 10,000 옹스트롬(Å) 미만일 수 있다.

[0071] [0091] 일부 구현들에서, 작동 상태이든 또는 릴렉스 상태이든 간에, 각각의 IMOD 디스플레이 엘리먼트는 고정 및 이동 반사 층들에 의해 형성된 커패시터로 간주될 수 있다. 어떠한 전압도 인가되지 않을 때, 이동가능 반사 층(14)은 이동가능 반사 층(14)과 광학 스택(16) 사이에 갭(19)을 가진 채로, 도 18a의 좌측의 디스플레이

엘리먼트(12)에 의해 예시되어 있는 바와 같이, 기계적으로 럴렉스 상태로 유지된다. 그러나, 전위차, 즉, 전압이 선택된 로우 및 컬럼 중 적어도 하나에 인가될 때, 대응하는 디스플레이 엘리먼트에서 로우와 컬럼 전극들의 교차점에 형성된 커패시터는 충전되고, 정전기력들은 전극들을 서로 끌어당긴다. 인가 전압이 임계치를 초과하면, 이동가능 반사 층(14)은 변형되어 광학 스택(16) 근처로 또는 광학 스택(16)과 맞닿게 이동할 수 있다. 광학 스택(16)내의 유전체 층(미도시)은, 도 18a의 우측의 작동된 디스플레이 엘리먼트(12)에 의해 예시된 바와 같이, 층들(14 및 16) 간의 단락을 방지하고 이를 간의 분리 거리를 제어할 수 있다. 이 거동(behavior)은 인가된 전위차의 극성에 관계없이 동일할 수 있다. 일부 경우들에서, 어레이에서의 일련의 디스플레이 엘리먼트들을 "로우" 또는 "컬럼"으로 칭할 수 있지만, 당업자는 일 방향을 "로우"로 칭하고 다른 방향을 "컬럼"으로 칭하는 것이 임의적이라는 것을 쉽게 이해할 것이다. 다시 말해, 일부 배향들에서, 로우들은 컬럼들로 고려될 수 있고, 컬럼들은 로우들로 고려될 수 있다. 일부 구현들에서, 로우들이 "공통" 라인들로 지칭될 수 있고 컬럼들이 "세그먼트" 라인들로 지칭될 수 있으며, 그 반대도 마찬가지이다. 또한, 디스플레이 엘리먼트들은 직교 로우들 및 컬럼들("어레이")로 균일하게 배열될 수 있거나, 예를 들어, 서로에 관하여 특정한 위치 오프셋들을 갖는 비선형 구성들("모자이크")로 배열될 수 있다. 용어들 "어레이" 및 "모자이크"는 각 구성을 지칭할 수 있다. 따라서, 디스플레이를 "어레이" 또는 "모자이크"를 포함하는 것으로 지칭되더라도, 엘리먼트들 자체가, 어느 경우에 있어서는, 서로 직교로 배열되거나 균일한 분포로 배치되지 않아도 되지만, 비대칭 형상들 및 불균일하게 분포된 엘리먼트들을 갖는 배열들을 포함할 수 있다.

[0072]

[0092] 도 18b는 IMOD 디스플레이 엘리먼트들의 3 엘리먼트 × 3 엘리먼트 어레이를 포함하는 IMOD 기반 디스플레이를 포함하는 전자 디바이스를 나타내는 시스템 블록도이다. 전자 디바이스는 하나 또는 그 초과의 소프트웨어 모듈들을 실행하도록 구성될 수 있는 프로세서(21)를 포함한다. 운영 시스템의 실행에 부가하여, 프로세서(21)는 웹 브라우저, 전화 애플리케이션, 이메일 프로그램, 또는 임의의 다른 소프트웨어 애플리케이션을 포함하는 하나 또는 그 초과의 소프트웨어 애플리케이션을 실행하도록 구성될 수 있다.

[0073]

[0093] 프로세서(21)는 어레이 드라이버(22)와 통신하도록 구성될 수 있다. 어레이 드라이버(22)는 신호들을 예를 들어, 디스플레이 어레이 또는 패널(30)에 제공하는 로우 드라이버 회로(24) 및 컬럼 드라이버 회로(26)를 포함할 수 있다. 도 18a에 예시된 IMOD 디스플레이 디바이스의 단면이 도 18b의 라인 1-1에 의해 도시된다. 도 18b가 명확화를 위해 IMOD 디스플레이 엘리먼트들의 3×3 어레이를 도시하지만, 디스플레이 어레이(30)는 매우 많은 수의 IMOD 디스플레이 엘리먼트들을 포함할 수 있고, 로우들에서, 컬럼들에서와는 상이한 수의 IMOD 디스플레이 엘리먼트들을 가질 수 있고, 그 반대도 마찬가지이다.

[0074]

[0094] 도 19a 및 도 19b는 복수의 IMOD 디스플레이 엘리먼트들을 포함하는 디스플레이 디바이스(40)를 도시하는 시스템 블록도들을 도시한다. 디스플레이 디바이스(40)는, 예를 들어, 스마트 폰, 셀룰러 또는 모바일 전화일 수 있다. 그러나, 디스플레이 디바이스(40)의 동일한 컴포넌트들 또는 이들의 약간의 변형들이 또한, 텔레비전들, 컴퓨터들, 태블릿들, e-리더기들, 핸드-헬드 디바이스들 및 휴대용 미디어 디바이스들과 같은 다양한 타입들의 디스플레이 디바이스들을 예시한다.

[0075]

[0095] 디스플레이 디바이스(40)는 하우징(41), 디스플레이(30), 안테나(43), 스피커(45), 입력 디바이스(48), 및 마이크로폰(46)을 포함한다. 하우징(41)은 사출 성형(injection molding), 및 진공 성형(vacuum forming)을 포함하는 임의의 다양한 제조 프로세스들로 형성될 수 있다. 또한, 하우징(41)은, 플라스틱, 금속, 유리, 고무, 및 세라믹, 또는 이들의 조합을 포함하지만 이에 제한되지 않는 임의의 다양한 물질들로 만들어질 수 있다. 하우징(41)은, 상이한 컬러의, 또는 상이한 로고들, 그림들 또는 심볼들을 포함하는 다른 제거가능한 부분들과 상호교환될 수 있는 제거가능한 부분들(도시안됨)을 포함할 수 있다.

[0076]

[0096] 디스플레이(30)는 본원에 설명하는 바와 같이, 쌍안정 또는 아날로그 디스플레이를 포함하는 다양한 디스플레이들 중 임의의 디스플레이일 수 있다. 디스플레이(30)는 또한 플라즈마, EL, OLED, STN LCD, 또는 TFT LCD와 같은 평판 디스플레이, 또는 CRT 또는 다른 튜브 디바이스와 같은 비-평판 디스플레이를 포함하도록 구성될 수 있다. 또한, 디스플레이(30)는 본원에 설명하는 바와 같이, IMOD 기반 디스플레이를 포함할 수 있다.

[0077]

[0097] 디스플레이 디바이스(40)의 컴포넌트들은 도 19a에 개략적으로 도시되어 있다. 디스플레이 디바이스(40)는 하우징(41)을 포함하고 그 안에 적어도 부분적으로 인클로징된(enclosed) 추가의 컴포넌트들을 포함할 수 있다. 예를 들어, 디스플레이 디바이스(40)는 트랜시버(47)에 커플링될 수 있는 안테나(43)를 포함하는 네트워크 인터페이스(27)를 포함한다. 네트워크 인터페이스(27)는 디스플레이 디바이스(40) 상에 디스플레이될 수 있는 이미지 데이터에 대한 소스일 수 있다. 상용하게, 네트워크 인터페이스(27)는 이미지 소스 모듈의 일레이지만, 프로세서(21) 및 입력 디바이스(48)는 또한 이미지 소스 모듈로서 역할을 할 수 있다. 트랜시버(47)는 컨

디셔닝 하드웨어(52)에 연결되는 프로세서(21)에 연결된다. 컨디셔닝 하드웨어(52)는 신호를 컨디셔닝(이를테면, 신호를 필터링하거나 그렇지 않으면 조정)하도록 구성될 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45) 및 마이크로폰(46)에 연결될 수 있다. 프로세서(21)는 또한 입력 디바이스(48) 및 드라이버 제어기(29)에 연결될 수 있다. 드라이버 제어기(29)는 프레임 버퍼(28) 및 어레이 드라이버(22)에 커플링될 수 있고, 어레이 드라이버(22)는 차례로 디스플레이 어레이(30)에 커플링될 수 있다. 도 19a에 구체적으로 도시되지 않은 엘리먼트들을 포함하는 디스플레이 디바이스(40)의 하나 이상의 엘리먼트들은 프로세서(21)와 통신하도록 구성되고 메모리 디바이스로서 기능하도록 구성될 수 있다. 일부 구현들에서, 전력 공급기(50)는 특정 디스플레이 디바이스(40) 설계에 있어 실질적으로 모든 컴포넌트들에 전력을 제공할 수 있다.

[0078] 네트워크 인터페이스(27)는, 디스플레이 디바이스(40)가 하나 또는 그 초과의 디바이스들과 네트워크를 통해 통신할 수 있도록, 안테나(43) 및 트랜시버(47)를 포함한다. 네트워크 인터페이스(27)는 또한 예를 들어, 프로세서(21)의 데이터 프로세싱 요건들을 완화시키기 위한 일부 프로세싱 능력들을 가질 수 있다. 안테나(43)는 신호들을 송신 및 수신할 수 있다. 일부 구현들에서, 안테나(43)는 IEEE 16.11(a), (b), 또는 (g)를 포함하는 IEEE 16.11 표준, 또는 IEEE 802.11a, b, g, n 및 그의 추가의 구현들을 포함하는 IEEE 802.11 표준에 따라 RF 신호들을 송신 및 수신한다. 일부 다른 구현들에서, 안테나(43)는 Bluetooth® 표준에 따라 RF 신호들을 송신 및 수신한다. 셀룰러 전화의 경우에서, 안테나(43)는 코드 분할 다중 액세스(CDMA), 주파수 분할 다중 액세스(FDMA), 시간 분할 다중 액세스(TDMA), 이동 통신을 위한 글로벌 시스템(GSM), GSM/범용 패킷 무선 서비스(GPRS), 인핸스드 데이터 GSM 환경(EDGE), TETRA(Terrestrial Trunked Radio), 광대역 CDMA(W-CDMA), EV-DO(Evolution Data Optimized), 1xEV-DO, EV-DO Rev A, EV-DO Rev B, 고속 패킷 액세스(HSPA), 고속 다운링크 패킷 액세스(HSDPA), 고속 업링크 패킷 액세스(HSUPA), 이벨브드 고속 패킷 액세스(HSPA+), 롱 텀 애볼루션(LTE), AMPS, 또는 3G, 4G 또는 5G 기술을 활용하는 시스템과 같은 무선 네트워크내에서 통신하기 위해 사용되는 다른 공지된 신호들을 수신하도록 설계될 수 있다. 트랜시버(47)는 안테나(43)로부터 수신된 신호들이 프로세서(21)에 의해 수신될 수 있고 프로세서(21)에 의해 추가로 조작될 수 있도록 이를 신호들을 예비-프로세싱할 수 있다. 트랜시버(47)는 또한 프로세서(21)로부터 수신되는 신호들이 안테나(43)를 통해 디스플레이 디바이스(40)로부터 송신될 수 있도록 이를 신호들을 프로세싱할 수 있다.

[0079] 일부 구현들에서, 트랜시버(47)는 수신기로 대체될 수 있다. 또한, 일부 구현들에서, 네트워크 인터페이스(27)는 프로세서(21)로 전송될 이미지 데이터를 저장하거나 생성할 수 있는 이미지 소스로 대체될 수 있다. 프로세서(21)는 디스플레이 디바이스(40)의 전체 동작을 제어할 수 있다. 프로세서(21)는 네트워크 인터페이스(27) 또는 이미지 소스로부터의 압축된 이미지 데이터와 같은 데이터를 수신하고, 이 데이터를 미가공(raw) 이미지 데이터로, 또는 미가공 이미지 데이터로 용이하게 프로세싱될 수 있는 포맷으로 프로세싱한다. 프로세서(21)는 프로세싱된 데이터를 드라이버 제어기(29)에 전송할 수 있거나 또는 저장을 위해 프레임 버퍼(28)에 전송할 수 있다. 미가공 데이터는 통상적으로, 이미지 내의 각 위치에서 이미지 특징들을 식별하는 정보로 지칭한다. 예를 들어, 이러한 이미지 특징들은 컬러, 채도(saturation), 및 그레이-스케일(gray-scale) 레벨을 포함할 수 있다.

[0100] 프로세서(21)는 디스플레이 디바이스(40)의 동작을 제어하기 위한 마이크로제어기, CPU, 또는 로직 유닛을 포함할 수 있다. 컨디셔닝 하드웨어(52)는, 신호들을 스피커(45)에 송신하며, 마이크로폰(46)으로부터 신호들을 수신하기 위한, 증폭기들 및 필터들을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 디스플레이 디바이스(40)내의 개별 컴포넌트들일 수 있거나, 프로세서(21) 또는 다른 컴포넌트들내에 통합될 수 있다.

[0101] 드라이버 제어기(29)는 프로세서(21)에 의해 생성된 미가공 이미지 데이터를 프로세서(21) 또는 프레임 버퍼(28)로부터 직접적으로 취할 수 있고, 어레이 드라이버(22)로의 고속 송신을 위해 미가공 이미지 데이터를 적절하게 재포맷할 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 미가공 이미지 데이터를 래스터형(raster-like) 포맷을 갖는 데이터 흐름으로 재포맷할 수 있어, 이는 디스플레이 어레이(30)에 걸쳐 스캐닝에 적합한 시간 순서를 갖게 된다. 그 후, 드라이버 제어기(29)는 포맷된 정보를 어레이 드라이버(22)에 전송한다. LCD 제어기와 같은 드라이버 제어기(29)가 독립형 집적 회로(IC)로서 시스템 프로세서(21)와 종종 연관되지만, 이러한 제어기들은 다수의 방식들로 구현될 수 있다. 예를 들어, 제어기들은 하드웨어로서 프로세서(21)에 내장될 수 있거나, 소프트웨어로서 프로세서(21)에 내장될 수 있거나, 어레이 드라이버(22)와 함께 하드웨어로 완전히 통합될 수 있다.

[0102] 어레이 드라이버(22)는 드라이버 제어기(29)로부터 포맷된 정보를 수신할 수 있고, 디스플레이 엘리먼트들의 디스플레이의 x-y 매트릭스로부터 오는 수백, 및 종종 수천(또는 그 이상)의 리드(lead)들에 초당 여러번

인가되는 과정들의 병렬 세트로 비디오 데이터를 재포맷할 수 있다.

[0083] 일부 구현들에서, 드라이버 제어기(29), 어레이 드라이버(22), 및 디스플레이 어레이(30)는 본원에 설명된 임의의 타입들의 디스플레이들에 적절하다. 예를 들어, 드라이버 제어기(29)는 종래의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기(이를테면, IMOD 디스플레이 엘리먼트 제어기)일 수 있다. 추가로, 어레이 드라이버(22)는 종래의 드라이버 또는 쌍안정 디스플레이 드라이버(이를테면, IMOD 디스플레이 엘리먼트 드라이버)일 수 있다. 더욱이, 디스플레이 어레이(30)는 종래의 디스플레이 어레이 또는 쌍안정 디스플레이 어레이(이를테면, IMOD 디스플레이 엘리먼트들의 어레이를 포함하는 디스플레이)일 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 어레이 드라이버(22)와 통합될 수 있다. 이러한 구현은 고집적 시스템들, 예를 들어 모바일 전화들, 휴대용 전자 디바이스들, 시계들 또는 소형(small-area) 디스플레이들에서 유용할 수 있다.

[0084] 일부 구현들에서, 입력 디바이스(48)는 예를 들어, 사용자가 디스플레이 디바이스(40)의 동작을 제어하게 하도록 구성될 수 있다. 입력 디바이스(48)는 QWERTY 키보드 또는 전화 키패드와 같은 키패드, 버튼, 스위치, 락커, 터치 감지형 스크린, 디스플레이 어레이(30)와 통합된 터치 감지형 스크린 또는 압력- 또는 열- 감지 멤브레인을 포함할 수 있다. 마이크로폰(46)은 디스플레이 디바이스(40)용 입력 디바이스로서 구성될 수 있다. 일부 구현들에서, 마이크로폰(46)을 통한 음성 커맨드들이 디스플레이 디바이스(40)의 동작들을 제어하기 위해 사용될 수 있다.

[0085] 전력 공급기(50)는 다양한 에너지 저장 디바이스들을 포함할 수 있다. 예를 들어, 전력 공급기(50)는 니켈-카드뮴 배터리 또는 리튬-이온 배터리와 같은 재충전가능한 배터리일 수 있다. 재충전가능한 배터리를 사용하는 구현들에서, 재충전가능한 배터리는 예를 들어, 벽 소켓 또는 광전지 디바이스 또는 어레이로부터 오는 전력을 사용하여 충전가능할 수도 있다. 대안적으로, 재충전가능한 배터리는 무선으로 충전가능할 수 있다. 전력 공급기(50)는 또한, 재생가능한 에너지 소스, 커패시터, 또는 플라스틱 태양 전지 또는 태양 전지 패인트를 포함하는 태양 전지일 수 있다. 전력 공급기(50)는 또한 벽 콘센트(wall outlet)로부터 전력을 수신하도록 구성될 수 있다.

[0086] 일부 구현들에서, 제어 프로그램가능성(control programmability)은 전자 디스플레이 시스템의 여러 장소들에 위치될 수 있는 드라이버 제어기(29)에 상주한다. 일부 다른 구현들에서, 제어 프로그램가능성은 어레이 드라이버(22)에 상주한다. 전술된 최적화는, 많은 수의 하드웨어 및/또는 소프트웨어 컴포넌트들로 그리고 다양한 구성들로 구현될 수 있다.

[0087] 본 명세서에서 사용된 바와 같이, 항목들의 리스트 "중 적어도 하나"를 의미하는 문구는 단일 멤버들을 비롯하여 이러한 항목들의 임의의 결합을 의미한다. 일례로, "a, b 또는 c 중 적어도 하나"는 a, b, c, a-b, a-c, b-c 그리고 a-b-c를 커버하는 것으로 의도된다.

[0088] 본 명세서에 기재된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다.

[0089] 본원에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들 및 회로들을 구현하기 위해 사용되는 하드웨어 및 데이터 프로세싱 장치는 범용 단일- 또는 다중-칩 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그램가능한 로직 디바이스, 별개의 게이트 또는 트랜지스터 로직, 별개의 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수도 있거나, 임의의 종래의 프로세서, 제어기, 마이크로컨트롤러 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 다수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그보다 많은 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다. 일부 구현들에서, 특정 단계들 및 방법들은 주어진 기능에 특정되는 회로소자에 의해 수행될 수 있다.

[0110] 하나 또는 그보다 많은 양상들에서, 본 명세서에 개시된 구조들 및 이들의 구조적 등가물들을 비롯하여, 하드웨어, 디지털 전자 회로소자, 컴퓨터 소프트웨어, 펌웨어에서, 또는 이들의 임의의 조합에서 설명된 기능들이 구현될 수 있다. 본 명세서에 설명된 주제의 구현들은 또한, 데이터 프로세싱 장치에 의한 실행을 위해 또

는 데이터 프로세싱 장치의 동작을 제어하기 위해 하나 또는 그보다 많은 컴퓨터 프로그램들, 즉, 컴퓨터 저장 매체 상에 인코딩된 컴퓨터 프로그램 명령들의 하나 또는 그보다 많은 모듈들로서 구현될 수 있다.


[0091] 본 개시물에 설명된 구현들에 대한 다양한 변경들이 당업자에게 자명할 수 있으며, 본원에 정의된 일반 원리들은 본 개시물의 정신 또는 범위로부터 벗어나지 않고 다른 구현들에 적용될 수 있다. 이와 같이, 청구항들은 본원에 나타내어진 구현들로 제한되는 것이 아니라 본 개시물, 본원에 개시된 원리들 및 신규한 특징과 일치하는 최광의 범위를 따르도록 의도된다. 추가적으로, 당업자는, 용어 "상부" 및 "하부"는 때때로 도면 설명의 편의를 위해 사용되고, 적절히 배향된 페이지 상에서 도면의 배향에 대응하는 상대적인 위치들을 나타내며, 예를 들어, 구현된 것과 같이 IMOD 디스플레이 엘리먼트의 적절한 배향을 반영하지 않을 수 있다는 것을 용이하게 인식할 것이다.

[0092] 별개의 구현들의 맥락에서 본 명세서에 설명되는 특정 특징들은 또한 단일 구현으로 조합하여 구현될 수 있다. 반대로, 단일 구현의 맥락에서 설명되는 다양한 특징들은 또한 다수의 구현들에서 별개로 또는 임의의 적절한 서브조합으로 구현될 수 있다. 더욱이, 특징들이 특정한 조합들로 작용하는 것으로 상술될 수 있고 심지어 그와 같이 최초에 청구항에 기재되더라도, 청구된 조합으로부터의 하나 또는 그보다 많은 특징들이 어떤 경우들에서는 그 조합으로부터 삭제될 수 있고, 청구된 조합은 서브조합 또는 서브조합의 변형에 관한 것일 수 있다.


[0093] 유사하게, 동작들이 특정한 순서로 도면들에서 도시되었지만, 당업자는, 바람직한 결과들을 달성하기 위해서, 이러한 동작들이 도시된 특정한 순서 또는 순차적인 순서로 수행될 필요가 없다는 것, 또는 모든 예시된 동작들이 수행된다는 것을 용이하게 인식할 것이다. 또한, 도면들은 하나 또는 그 초과의 예시적인 프로세스들을 흐름도의 형태로 개략적으로 도시할 수 있다. 그러나, 도시되지 않은 다른 동작들은 개략적으로 예시되는 예시적인 프로세스들에 포함될 수 있다. 예를 들어, 하나 또는 그 초과의 추가적인 동작들이 예시된 동작들 중 임의의 동작 전, 후, 동시, 또는 사이에 수행될 수 있다. 특정한 상황들에서, 멀티태스킹 및 병렬 프로세싱이 유리할 수 있다. 더욱이, 상술된 구현들에서 다양한 시스템 컴포넌트들의 구분은 모든 구현들에서 이러한 구분을 요구하는 것으로 이해되지 않아야 하고, 설명된 프로그램 컴포넌트들 및 시스템들이 일반적으로 하나의 소프트웨어 물건으로 함께 통합되거나 또는 다수의 소프트웨어 물건들로 패키징될 수 있다는 것을 이해해야 한다. 추가적으로, 다른 구현들은 다음의 청구범위 내에 있다. 어떤 경우들에서, 청구범위들에서 인용되는 동작들은 상이한 순서로 수행될 수 있고 여전히 바람직한 결과들을 달성한다.

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면6




도면7a




도면7b




도면8




도면9a




도면9b




도면10




도면11a




도면11b




도면12




도면13a




도면13b




도면14




도면15a




도면15b




도면16




도면17a




도면17b




도면17c




도면17d




도면17e




도면17f




도면17g




도면18a



도면18b



도면19a



도면19b

