

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

H02M 1/08

H02M 7/48

H03K 17/16



[12] 发明专利申请公开说明书

[21] 申请号 200410057488.8

[43] 公开日 2005 年 6 月 22 日

[11] 公开号 CN 1630172A

[22] 申请日 2004.8.13

[74] 专利代理机构 中国国际贸易促进委员会专利商

[21] 申请号 200410057488.8

标事务所

[30] 优先权

代理人 王以平

[32] 2003.12.15 [33] JP [31] 416164/2003

[71] 申请人 三菱电机株式会社

地址 日本东京


[72] 发明人 折田昭一

权利要求书 2 页 说明书 16 页 附图 9 页

[54] 发明名称 半导体器件

[57] 摘要

本发明的半导体器件能防止因在电平移动电路中发生的错误信号导致的错误动作。错误信号检测电路(3)与电平移动电路(2)并联地连接，错误信号检测电路(3)的 HVMOS(32)除了在通常使用状态下是被固定为切断状态的虚设的开关元件外，具有与电平移动电路(2)所具有的导通用和切断用的 2 个电平移动电路同样的结构。将错误信号检测用电阻(31)的电压降作为表示电平移动电路(2)中的错误信号的发生的错误信号发生信号(SD)，经 NOT 门(35)输入到错误动作防止电路(4)中。错误动作防止电路(4)根据错误信号发生信号(SD)来进行规定的防止错误动作的处理。



1. 一种半导体器件，具备：电平移动电路，将第 1 信号变换为能传递给高电位侧的对象电路的第 2 信号；错误信号检测电路，检测上述电平移动电路中的错误信号的产生，并输出表示该错误信号的产生的错误信号发生信号；以及错误动作防止电路，接受上述第 2 信号和上述错误信号发生信号，将上述第 2 信号传递给上述对象电路，同时在输入了上述错误信号发生信号的期间内，通过将上述第 2 信号看作错误信号并至少不将其一部分传递给上述对象电路来防止错误动作，其特征在于：

上述电平移动电路具有互相串联连接的第 1 电阻元件和输入上述第 1 信号的第 1 开关元件，并且将上述第 1 电阻元件的电压降作为上述第 2 信号来输出，

上述错误信号检测电路与上述电平移动电路并联连接，具有互相串联连接的第 2 电阻元件和在通常使用时被固定为非导通状态的第 2 开关元件，并且将上述第 2 电阻元件的电压降作为上述错误信号发生信号来输出。

2. 如权利要求 1 中所述的半导体器件，其特征在于：

上述第 2 开关元件具有与上述第 1 开关元件所具有的相应部分同等的二极管分量和电容分量。

3. 如权利要求 1 中所述的半导体器件，其特征在于：

上述第 1 开关元件是第 1 晶体管，

上述第 2 开关元件是第 2 晶体管。

4. 如权利要求 3 中所述的半导体器件，其特征在于：

上述第 2 晶体管具有与上述第 1 晶体管所具有的相应部分同等的寄生二极管和寄生电容。

5. 如权利要求 1 中所述的半导体器件，其特征在于：

上述第 2 开关元件是并联连接了规定的电容元件的二极管元件。

6. 如权利要求 5 中所述的半导体器件，其特征在于：

上述电容元件的电特性与上述第1开关元件的寄生电容的电特性是同等的，

上述二极管元件的电特性与上述第1开关元件的寄生二极管的电特性是同等的。

7. 如权利要求1至权利要求6的任一项中所述的半导体器件，其特征在于：

上述错误动作防止电路向上述对象电路输出屏蔽了输入了上述错误信号发生信号的期间内的上述第2信号的信号。

8. 如权利要求1至权利要求6的任一项中所述的半导体器件，其特征在于：

上述对象电路是驱动规定的第3开关元件的驱动电路，

上述错误动作防止电路在输入了上述错误信号发生信号的期间内，向上述对象电路输出屏蔽了包含在上述第2信号中的使上述第3开关元件成为导通状态的信号的信号。

9. 如权利要求1至权利要求6的任一项中所述的半导体器件，其特征在于：

上述对象电路是驱动规定的第3开关元件的驱动电路，

上述错误动作防止电路在输入了上述错误信号发生信号的期间内，向上述对象电路输出使上述第3开关元件成为非导通状态的信号。

半导体器件

技术领域

本发明涉及半导体器件，特别是涉及防止因在电平移动电路中产生的错误信号导致的错误动作的技术。

背景技术

在电力用半导体器件（功率用半导体器件）中，利用高耐压集成电路（以下称为「HVIC」）来驱动 MOSFET 或 IGBT 等功率半导体元件。例如，在驱动如半桥型的变流器那样的上臂和下臂的 2 个功率半导体元件的情况下，使用具有驱动上臂的功率半导体元件的高电位侧（高电位岛 high-potential island）的驱动电路和驱动下臂的功率半导体元件的低电位侧（低电位岛 low-potential island）的驱动电路的 HVIC。在这样的 HVIC 中具备将驱动信号传递给高电位侧的驱动电路的所谓的电平移动电路。一般的电平移动电路由利用驱动信号驱动的高耐压 MOSFET（以下称为「HVMOS」）和与其串联地连接的电平移动电阻构成。而且，将在该电平移动电阻中产生的电压降作为高电位侧的驱动信号来传递。

在用 HVIC 驱动半桥型的变流器的情况下，其负载大多是电机或荧光灯等感应（L）负载。此外，也存在因在印刷基板上的布线等产生的寄生 L 分量。由于这些 L 分量的影响，在变流器的开关时、特别是在下臂的功率半导体元件的接通时，半桥型连接的中点、即 HVIC 的高电位侧基准电位 VS（图 1 的 VS）有时相对于 GND 电位（HVIC 的衬底电位：最低电位）过渡性地向负侧变动。此外，在经 L 负载连接了 2 相或 3 相的电路的情况下，由于这些其它相的变流器的开关，也有高电位侧基准电位 VS 向负侧变动的情况。以下，将这样的高电位侧基准电位 VS 向负侧的变动称为「负噪声」。

在高电位侧基准电位 VS 的负噪声的电平大的情况下，产生了以下那样的问题。即，受到高电位侧基准电位 VS 向负侧变动的影响，高电位侧电源电位 VB（图 1 的 VB）与 HVIC 的 GND 电位相比也向负侧变动。于是，在高电位侧部分与 GND 之间存在的寄生二极管和 HVMOS 的漏、源间存在的寄生二极管导通，从 HVIC 的衬底向高电位侧的电源流过大电流。然后，在从该状态恢复时，流过伴随这些寄生二极管的切断的恢复电流。特别是，由于 HVMOS 的寄生二极管的恢复电流通过电平移动电阻而流动，故在该电平移动电阻上产生电压降。HVIC 的高电位侧部分错误地将该电压降识别为高电位侧的驱动信号。其结果，高电位侧的驱动电路错误地动作，上臂的功率半导体元件不必要地导通，有时产生臂短路等不良情况。

此外，也有向中点施加的电压的变化 (dV/dt) 成为原因而产生同样的错误动作的情况。即，如果对连接到 HVIC 的高电位侧部分上的电平移动电路的 HVMOS 的漏、源间存在的寄生电容 (C_p) 施加来自外部的 dV/dt ，则在该寄生电容中流过 $I_p = C_p \times dV/dt$ 的电流。该电流 I_p 也流过电平移动电阻，在电平移动电阻上产生电压降。HVIC 的高电位侧部将该电压降作为高电位侧的驱动信号错误地识别，产生了与上述同样的不良情况。作为这些不良情况的对策，一般利用 CR 滤波器来甄别驱动信号和错误信号。

许多 HVIC 内的驱动信号由使功率半导体元件接通的导通脉冲和使功率半导体元件切断的切断脉冲这 2 种信号构成。此时，在电平移动电路中具备导通脉冲传递用的电平移动电路（导通用电平移动电路）和切断脉冲传递用的电平移动电路（切断用电平移动电路）。上述的恢复电流和因 dV/dt 引起的电流在其两者的电平移动电路各自的 HVMOS 中流过，在理论上说，在导通用、切断用电平移动电路中同时产生错误信号。于是，通过排除从导通用、切断用电平移动电路同时输入的信号，可除去错误信号以防止错误动作。因此，提出了用逻辑电路排除同时对将驱动信号传递给高电位侧的驱动电路的 RS 触发器输入导通脉冲和切断脉冲的逻辑滤波器方式（例如专利文献 1）。

此外，本发明者提出了下述的方式：着眼于噪声产生后的恢复电流的波形与通常的驱动信号的电流波形的不同，通过内置在电平移动电路中具有2种阈值的无源电路来区别驱动信号和错误信号（例如专利文献2）。

【专利文献1】特开2001-145370号公报

【专利文献2】特开2003-133927号公报

但是，在使用一般的CR滤波器的方式中，能除去频率分量高的错误信号，但在错误信号的频率分量低的情况下则难以除去。作为对策，也可降低CR滤波器的截止频率，但这样做会伴随在通常的驱动信号的传递中产生延迟等问题。

此外，在专利文献1的逻辑滤波器方式中，在导通用电平移动电路和切断用电平移动电路中，在HVMOS的寄生电容(Cp)中存在差别等的情况下，由于在两者之间在错误信号发生的时序中产生差别，所以有时不能完全除去错误信号。如果利用电平移动电路的HVMOS的设计变更或电平移动电阻的电阻值变更来调节错误信号的检测灵敏度，则可改善该问题，但由于这些变更的缘故，有时对电平移动电路的通常动作产生了不良影响。此外，该方式以电平移动电路具备导通用电平移动电路和切断用电平移动电路这2个电路为前提，不能应用于由单一的电平移动电路传递导通脉冲和切断脉冲这两者的情况。

在专利文献2的方式中，将电平移动电阻分离为2个电阻元件的结果，如果使电平移动电阻成为高电阻，则也产生了对于通常动作时的错误区域的容限下降的问题。

发明内容

本发明就是为了解决以上那样的问题而提出的，其目的在于提供能防止因在电平移动电路中产生的错误信号导致的错误动作而不对电平移动电路的通常动作产生影响的半导体器件。

与本发明有关的半导体器件的特征在于：电平移动电路，将第1信号变换为能传递给高电位侧的对象电路的第2信号；错误信号检测

电路，检测上述电平移动电路中的错误信号的发生并输出表示该错误信号的发生的错误信号发生信号；以及错误动作防止电路，接受上述第2信号和上述错误信号发生信号，将上述第2信号传递给上述对象电路，同时在输入了上述错误信号发生信号的期间内，通过将上述第2信号看作错误信号并且不将至少其一部分传递给上述对象电路来防止错误动作，其特征在于：上述电平移动电路具有互相串联连接的第1电阻元件和输入上述第1信号的第1开关元件，将上述第1电阻元件的电压降作为上述第2信号来输出，上述错误信号检测电路与上述电平移动电路并列连接，具有互相串联连接的第2电阻元件和在通常使用时被固定为非导通状态的第2开关元件，将上述第2电阻元件的电压降作为上述错误信号发生信号来输出。

按照与本发明有关的半导体器件，通过例如使用与第1开关元件同样的元件作为第2开关元件，可在与起因于第1开关元件的寄生二极管或寄生电容的错误信号的发生相同的时刻，从错误信号检测电路输出错误信号检出信号。因而，能可靠地使错误动作防止电路动作。提高了动作可靠性。此外，错误动作防止电路是与电平移动电路独立的电路，因而可进行错误动作检测的灵敏度变更而对电平移动电路的通常动作产生影响。

附图说明

图1是示出与实施例1有关的半导体器件的结构的图。

图2是示出与实施例1有关的半导体器件的结构的图。

图3是示出与实施例1有关的错误动作防止电路的结构的图。

图4是示出与实施例2有关的半导体器件的结构的图。

图5是示出与实施例3有关的错误动作防止电路的结构的图。

图6是示出与实施例4有关的错误动作防止电路的结构的图。

图7是示出与实施例5有关的错误动作防止电路的结构的图。

图8是示出与实施例5有关的错误动作防止电路的结构的变形例的图。

图 9 是示出与实施例 6 有关的半导体器件的结构的图。

图 10 是示出与实施例 6 有关的错误动作防止电路的结构的图。

图 11 是示出与实施例 7 有关的半导体器件的结构的图。

具体实施方式

〈实施例 1〉

图 1 是示出与实施例 1 有关的半导体器件的结构的图，示出了使用了高耐压集成电路（HVIC）的自举方式的功率器件驱动装置。在该半导体器件中，用 HVIC 驱动在高压电源 HV 与 GND 之间以半桥方式连接的功率半导体元件（MOSFET、IGBT 等）100、101。在下臂的功率半导体元件 101 上连接了电机或荧光灯等感应（L）负载 102。

在该 HVIC 中，驱动信号生成电路 1 生成作为用来驱动上臂的功率半导体元件 100 的第 1 信号的驱动信号（导通脉冲和切断脉冲）。将该驱动信号输入到电平移动电路部 2 中，在该处变换（电平移动）为能传递给高电位侧部分的各电路的第 2 信号。错误信号检测电路 3 检测在电平移动电路部 2 中的错误信号的发生，在产生了错误信号的期间内，向错误动作防止电路 4 输出表示错误信号的发生的错误信号发生信号 SD。错误动作防止电路 4 将由电平移动电路部 2 进行了电平移动的驱动信号传递给驱动电路 5（对象电路）。但是，错误动作防止电路 4 在从错误信号检测电路 3 输入了错误信号发生信号 SD 的期间内，将从电平移动电路部 2 输入的信号看作错误信号，不传递给驱动电路 5。驱动电路 5 如图 1 那样由 MOS 晶体管 51、52 和 NOT 门 53 构成，根据从错误动作防止电路 4 输入的信号来驱动功率半导体元件 100。这样，由于不将在电平移动电路部 2 中发生的错误信号传递给驱动电路 5，所以防止了功率半导体元件 100 因该错误信号而错误地动作。

另一方面，驱动信号生成电路 11 生成用来驱动下臂的功率半导体元件 101 的驱动脉冲，将该驱动信号按原样输入到驱动电路 15 中。驱动电路 15 如图 1 那样由 MOS 晶体管 151、152 和 NOT 门 153 构成，

驱动电路 15 根据来自驱动信号生成电路 11 的驱动信号来驱动功率半导体元件 101。

图 2 示出了图 1 的半导体器件中的从 HVIC 内部的电平移动电路 2 到高电位侧的输出端的部分。在本实施例中，图 1 中示出的驱动信号生成电路 1 分别个别地输出使功率半导体元件 100 成为导通状态的导通脉冲和使功率半导体元件 101 成为切断状态的切断脉冲。而且，电平移动电路部 2 具备输入导通脉冲的导通用电平移动电路和输入切断脉冲的切断用电平移动电路这 2 个电路。

导通用电平移动电路由互相串联地连接的电平移动电阻 21a 和作为第 1 开关元件的 HVMOS22a 以及连接到电平移动电阻 21a 的一端上的 NOT 门 25a 构成。图 2 中用符号 23a、24a 示出的要素分别是在 HVMOS22a 的内部存在的寄生二极管和寄生电容。HVMOS22a 的栅接受导通脉冲，其源连接到 GND 电位上，其漏经电平移动电阻 21a 连接到高电位侧电源电位 VB 上。HVMOS22a 与导通脉冲(第 1 信号)对应地转换导通/切断，与其对应地产生的电平移动电阻 21a 的电压降作为高电位侧的导通信号(第 2 信号)被取出，经作为缓冲器的 NOT 门 25a 输出给错误动作防止电路 4。

同样，切断用电平移动电路由互相串联地连接的电平移动电阻 21b 和作为第 1 开关元件的 HVMOS22b 以及连接到电平移动电阻 21b 的一端上的 NOT 门 25b 构成。用符号 23b、24b 示出的要素分别是在 HVMOS22b 的内部存在的寄生二极管和寄生电容。HVMOS22b 的栅接受切断脉冲，其源连接到 GND 电位上，其漏经电平移动电阻 21b 连接到高电位侧电源电位 VB 上。HVMOS22b 与切断脉冲(第 1 信号)对应地转换导通/切断，与其对应地产生的电平移动电阻 21b 的电压降作为高电位侧的切断信号(第 2 信号)被取出，经 NOT 门 25b 输出给错误动作防止电路 4。

错误信号检测电路 3 由互相串联地连接的错误信号检测用电阻 31 和作为第 2 开关元件的 HVMOS32 以及连接到错误信号检测用电阻 31 的一端上的 NOT 门 35 构成。在此，符号 33、34 的要素分别是在

HVMOS32 的内部存在的寄生二极管和寄生电容。HVMOS32 的栅与源一起连接到 GND 电位上，其漏经错误信号检测用电阻 31 连接到高电位侧电源电位 VB 上。即，HVMOS32 是在其栅上不输入驱动信号而在通常使用时被固定在切断状态（非导通状态）的虚设的开关元件。此外，错误信号检测用电阻 31 的电压降作为表示错误信号的发生的错误信号发生信号 SD（后面叙述详细的情况）被取出，经 NOT 门 35 输出给错误动作防止电路 4。

从图 2 可明白，错误信号检测电路 3 除了 HVMOS32 是虚设的开关元件外，具有与电平移动电路 2 的导通用和切断用电平移动电路同样的结构。进而，在本实施例中，作为第 2 开关元件（第 2 晶体管）的 HVMOS32 使用了与作为第 1 开关元件（第 1 晶体管）的 HVMOS22a、22b 同等的元件。即，寄生二极管 23a、23b、33 具有互相同等的电特性，寄生电容 24a、24b、34 也具有互相同等的电特性。

在此，说明本实施例的半导体器件中的防止错误动作的动作。首先，假定在高电位侧基准电位 VS 中发生了电平大的负噪声。如上所述，在从该状态恢复时，伴随电平移动电路 2 的寄生二极管 23a、23b 的切断流过恢复电流。如果由此而在电平移动电阻 21a、21b 上分别产生达到 NOT 门 25a、25b 的阈值的电压降，则从电平移动电路 2 输出错误信号。

另一方面，由于错误信号检测电路 3 与电平移动电路 2 并列地连接，而且具有与电平移动电路 2 的导通用和切断用电平移动电路同样的结构，所以在高电位侧基准电位 VS 从负噪声恢复时，在 HVMOS32 的寄生二极管 33 中也与寄生二极管 23a、23b 同样地流过恢复电流。由于该恢复电流通过错误信号检测用电阻 31 而流过，所以在该错误信号检测用电阻 31 上在与电平移动电路 2 中的错误信号的发生相同的时刻产生电压降。因而，错误信号检测用电阻 31 的电压降可作为表示错误信号的发生的错误信号发生信号 SD 来使用。错误信号发生信号 SD 经 NOT 门 35 输出给错误动作防止电路 4。

此外，假定因向半桥式连接的中点施加的 dV/dt 而发生了流过电

平移动电路 2 的 HVMOS22a、HVMOS22b 的寄生电容 24a、寄生电容 24b 的电流（以下，称为「 dV/dt 电流」）。如果由于该 dV/dt 电流在电平移动电阻 21a、21b 上产生达到 NOT 门 25a、25b 的阈值的电压降，则从电平移动电路 2 输出错误信号。

另一方面，由于错误信号检测电路 3 与电平移动电路 2 并联地连接，而且具有与电平移动电路 2 的导通用和切断用电平移动电路同样的结构，故在寄生电容 24a、24b 中流过 dV/dt 电流时，在寄生电容 34 中也同样地流过 dV/dt 电流。由于该 dV/dt 电流通过错误信号检测用电阻 31 而流过，所以此时也在该错误信号检测用电阻 31 上在与电平移动电路 2 中的错误信号的发生相同的时刻产生电压降。因而，在起因于 dV/dt 电流的错误信号的发生时，也输出错误信号发生信号 SD。

这样，从错误信号检测电路 3 输出的错误信号发生信号 SD 可表示起因于电平移动电路 2 中的寄生二极管的恢复电流的错误信号和起因于 dV/dt 电流的错误信号这两者的发生。

然后，错误动作防止电路 4 判断为在从错误信号检测电路 3 输入了错误信号发生信号 SD 的期间内从电平移动电路 2 输入的信号是错误信号，通过不将该信号传递给驱动电路 5，防止了功率半导体元件 100 的错误动作。

在本实施例中，错误动作防止电路 4 由逻辑部分 41 和 RS 触发器 42 构成。图 3 是示出错误动作防止电路 4 的结构的一例的图。在本实施例中，错误动作防止电路 4 的逻辑部分 41 由 AND1、AND2、NOT1 的各逻辑门构成。将来自电平移动电路 2 的导通脉冲输入到 AND1 的一个输入端上，将切断脉冲输入到 AND2 的一个输入端上。将来自错误信号检测电路 3 的错误信号发生信号 SD 通过 NOT1 输入到 AND1 和 AND2 各自的另一个输入端上。然后，将 AND1 的输出输入到 RS 触发器 42 的 S 端子上，将 AND2 的输出输入到 RS 触发器 42 的 R 端子上。将 RS 触发器 42 的输出输入到驱动电路 5 中。

由于在电平移动电路 2 中没有发生错误信号的通常状态下不从错

误信号检测电路 3 输入错误信号发生信号 SD（错误信号发生信号 SD 为低电平），所以将输入到逻辑部分 41 中的导通脉冲和切断脉冲分别按原样输入到 RS 触发器 42 的 S 端子和 R 端子上，通过该 RS 触发器 42 传递给驱动电路 5。

然后，如果产生起因于电平移动电路 2 内的寄生二极管 23a、23b 的恢复电流或流过寄生电容 24a、24b 的 dV/dt 电流的错误信号，则在与其相同的时刻将错误信号发生信号 SD 输入到逻辑部分 41 中（错误信号发生信号 SD 为高电平）。在错误信号发生信号 SD 为高电平的期间内，利用 AND1 和 AND2 来屏蔽从电平移动电路 2 输入的信号（错误信号），不将其传递给 RS 触发器 42。因而，防止了因在电平移动电路 2 中发生的错误信号导致的错误动作。

另外，图 3 中示出的电路结构是一例，只要是在输入了错误信号发生信号 SD 的期间内具有屏蔽从电平移动电路 2 输入的信号的功能的电路结构，就可以利用其它的电路结构。

此外，在本实施例中，通过调整错误信号检测用电阻 31 的阻抗或 NOT 门 35 的阈值，可容易地进行错误信号检测电路 3 中的错误信号发生的检测灵敏度的调整。例如，即使在寄生电容 24a、24b 的电容值中存在差别的情况等，在导通用、切断用电平移动电路间在错误信号发生的时刻方面产生了差别，则通过提高错误信号检测电路 3 中的错误信号发生的检测灵敏度，也可对其进行弥补。为了提高错误信号发生的检测灵敏度，例如，可以利用电路的设计变更，使错误信号检测用电阻 31 的阻抗增加或提高 NOT 门 35 的阈值等。此时，没有必要进行电平移动电路 2 内的各元件的设计变更。即，可调整错误信号发生的检测灵敏度而不对电平移动电路 2 的通常动作产生影响。因而，可进行高精度的错误信号的除去而不使半导体器件的通常动作的可靠性恶化。

〈实施例 2〉

图 4 示出了与实施例 2 有关的半导体器件中的从 HVIC 内部的电平移动电路到高电位侧的输出端的部分。本实施例与实施例 1 相比只

是错误信号检测电路 3 的结构不同，由于除此以外的要素的结构和半导体器件整体的动作与实施例 1 是同样的，所以这里省略说明。

如图 4 所示，在实施例 2 的错误信号检测电路 3 中，与错误信号检测用电阻 31 并联地连接的第 2 开关元件是并联连接了电容元件 37 的二极管元件 36。将二极管元件 36 的阳极连接到 GND 电位上，将阴极经错误信号检测用电阻 31 连接到高电位侧电源电位 VB 上。即，二极管元件 36 在通常使用时被固定在切断状态。而且，与实施例 1 同样，将错误信号检测用电阻 31 的电压降作为错误信号发生信号 SD 取出，经 NOT 门 35 输出给错误动作防止电路 4。

在此，二极管元件 36 具有与寄生二极管 23a、23b 同等的电特性，电容元件 37 具有与寄生电容 24a、24b 同等的电特性。因而，与实施例 2 有关的错误信号检测电路 3 输出表示起因于电平移动电路 2 中的寄生二极管的恢复电流的错误信号和起因于寄生电容的 dV/dt 电流的错误信号这两者的发生的、即与实施例 1 同样的错误信号发生信号 SD。

因而，在本实施例中也可进行与实施例 1 同样的防止错误动作的动作，可得到与实施例 1 同样的效果。特别是在本实施例中，由于使用二极管元件 36、电容元件 37 来代替实施例 1 的 HVMOS32，所以提高了电路设计的自由度。此外，在该设计时，由于能独立地进行电容元件 37 的电容值的变更，所以能更容易地进行错误信号检测电路 3 的检测灵敏度的调整。

〈实施例 3〉

图 5 是示出实施例 3 中的错误动作防止电路 4 的结构的图。如该图所示，在本实施例中，错误动作防止电路 4 的逻辑部分 41 所具有的逻辑门是 AND3 和 NOT2。将来自电平移动电路 2 的导通脉冲输入到 AND3 的一个输入端上，将切断脉冲直接输入到 RS 触发器 42 的 R 端子上。将来自错误信号检测电路 3 的错误信号发生信号 SD 通过 NOT2 输入到 AND3 的另一个输入端上。然后将 AND3 的输出输入到 RS 触发器 42 的 S 端子上。

由于在电平移动电路 2 中没有产生错误信号的通常状态下不从错误信号检测电路 3 输入错误信号发生信号 SD（错误信号发生信号 SD 为低电平），所以将输入到逻辑部分 41 中的导通脉冲和切断脉冲分别按原样输入到 RS 触发器 42 的 S 端子和 R 端子上，通过该 RS 触发器 42 传递给驱动电路 5。

另一方面，在输入了错误信号发生信号 SD 的状态（错误信号发生信号 SD 为高电平的状态）下，从电平移动电路 2 输入的导通脉冲被 AND3 屏蔽，不传递给 RS 触发器 42。即，即使用驱动电路 5 驱动的功率半导体元件 100 因错误信号的缘故而切断，但不会因错误信号的缘故而导通。

例如，也有 1 相半桥驱动器等的以「只要不短路即可」作为防止错误动作的最低条件那样的应用的情况。在将本发明应用于那样的应用的情况下，本实施例可防止错误动作。

此外，与实施例 1 的图 3 比较可知，本实施例省略了在「只要不短路即可」那样的应用中不一定需要的除去切断用电平移动电路中发生的错误信号的电路（图 3 的 AND2）。由此，与实施例 1 相比可减少部件数目，可谋求成本的削减。

再有，图 5 中示出的电路结构是一例，只要是在输入了错误信号发生信号 SD 的期间内具有屏蔽从电平移动电路 2 输入的信号的功能的电路结构，就可以使用其它的电路结构。

〈实施例 4〉

图 6 是示出实施例 4 中的错误动作防止电路 4 的结构的图。如该图所示，在本实施例中，错误动作防止电路 4 的逻辑部分 41 所具有的逻辑门只是 OR1。将来自电平移动电路 2 的导通脉冲直接输入到 RS 触发器 42 的 S 端子上。将切断脉冲和来自错误信号检测电路 3 的错误信号发生信号 SD 输入到 OR1 中，将 OR1 的输出输入到 RS 触发器 42 的 R 端子上。

由于在电平移动电路 2 中没有发生错误信号的通常状态下不从错误信号检测电路 3 输入错误信号发生信号 SD（错误信号发生信号 SD

为低电平），所以将输入到逻辑部分 41 中的导通脉冲和切断脉冲分别按原样输入到 RS 触发器 42 的 S 端子和 R 端子上，通过该 RS 触发器 42 传递给驱动电路 5。

另一方面，在输入了错误信号发生信号 SD 的状态（错误信号发生信号 SD 为高电平的状态）下，将该错误信号发生信号 SD 作为切断脉冲输出给 RS 触发器 42。即，伴随错误信号的发生，由驱动电路 5 驱动的功率半导体元件 100 必定成为切断状态（非导通状态）。

在将本发明应用于「只要不短路即可」那样的应用的情况下，本实施例也可防止错误动作。此外，与实施例 1 的图 3 比较可知，本实施例与实施例 1 相比，可减少部件数目，可谋求成本的削减。

再有，图 6 中示出的电路结构是一例，只要是在输入了错误信号发生信号 SD 的期间内具有向 RS 触发器 42 输出切断脉冲的功能的电路结构，就可以使用其它的电路结构。

〈实施例 5〉

图 7 是示出实施例 5 中的错误动作防止电路 4 的结构的图。本实施例是将本发明与在上述专利文献 1 中提出的那样的逻辑滤波器方式组合起来的例子。

如该图所示，错误动作防止电路 4 的逻辑部分 41 由 AND4~AND8 和 NOT3、NOT4 构成。将来自电平移动电路 2 的导通脉冲输入到 AND4 的一个输入端上，将切断脉冲输入到 AND5 的一个输入端上。将来自错误信号检测电路 3 的错误信号发生信号 SD 通过 NOT3 输入到 AND4 和 AND5 各自的另一个输入端上。向 AND6 输入 AND4 和 AND5 的输出。向 AND7 输入 AND4 的输出和经 NOT4 的 AND6 的输出，将该 AND7 的输出输入到 RS 触发器 42 的 S 端子上。向 AND8 输入 AND5 的输出和经 NOT4 的 AND6 的输出，将该 AND8 的输出输入到 RS 触发器 42 的 R 端子上。

由于在电平移动电路 2 中没有产生错误信号的通常状态下不从错误信号检测电路 3 输入错误信号发生信号 SD（错误信号发生信号 SD 为低电平），所以将输入到逻辑部分 41 中的导通脉冲和切断脉冲分别

按原样输入到 RS 触发器 42 的 S 端子和 R 端子上，通过该 RS 触发器 42 传递给驱动电路 5。但是，利用由 AND6、AND7、AND8、NOT4 构成的逻辑滤波器的作用，在同时向逻辑部分 41 输入了导通脉冲和切断脉冲的情况下，将这些脉冲看作错误信号，不传递给 RS 触发器 42。因而，防止了因在电平移动电路 2 的导通用、切断用电平移动电路间同时发生的错误信号导致的错误动作。

另一方面，在输入了错误信号发生信号 SD 的状态（错误信号发生信号 SD 为高电平的状态）下，利用 AND4 和 AND5 来屏蔽从电平移动电路 2 输入的信号（错误信号），由于不输入到上述逻辑滤波器中，所以不传递给 RS 触发器 42。因而，防止了因在电平移动电路 2 中发生的错误信号导致的错误动作。

这样，本发明也可与逻辑滤波器方式组合起来，由此，能更可靠地防止错误动作。

再有，在图 7 中，示出了在逻辑滤波器（AND6、AND7、AND8、NOT4）的输入级设置了屏蔽输入了错误信号发生信号 SD 的期间内的来自电平移动电路 2 的信号的与本发明有关的电路（AND4、AND5、NOT3）的结构，但本实施例中的逻辑部分 41 的电路结构并不限于此。例如，如图 8 所示那样，也可在逻辑滤波器（AND9、AND10、AND11、NOT5）的输出级设置了屏蔽输入了错误信号发生信号 SD 的期间内的来自逻辑滤波器的信号的与本发明有关的电路（AND12、AND13、NOT6）。此时，利用由本发明得到的错误信号除去作用和由逻辑滤波器得到的错误信号除去作用，能更可靠地防止错误动作。

〈实施例 6〉

在以上的实施例中，示出了电平移动电路 2 具有导通用和切断用的 2 个电平移动电路的结构。通常，由于交替地输入导通脉冲和切断脉冲，故也可向单一的电平移动电路输入这 2 个脉冲，例如将第奇数个脉冲看作导通脉冲，将第偶数个脉冲看作切断脉冲，使 HVIC 的高电位侧部分动作。

图 9 是示出与本发明的实施例 6 有关的半导体器件的图，示出了

图 1 的 HVIC 内部的从电平移动电路到高电位侧的输出端的部分。向本实施例的电平移动电路 20 输入导通脉冲和切断脉冲这两者（以下，称为「导通/切断脉冲」）。即，向电平移动电路 20 交替地输入导通脉冲和切断脉冲。

电平移动电路 20 由单一的电平移动电路构成。即，电平移动电路 20 由互相串联地连接的电平移动电阻 201 和作为第 1 开关元件的 HVMOS202 以及连接到电平移动电阻 201 的一端上的 NOT 门 205 构成。图 9 中用符号 203、204 示出的要素分别是在 HVMOS202 的内部存在的寄生二极管和寄生电容。HVMOS202 的栅接受导通/切断脉冲，其源连接到 GND 电位上，其漏经电平移动电阻 201 连接到高电位侧电源电位 VB 上。HVMOS202 与导通/切断脉冲（第 1 信号）对应地转换导通/切断，与其对应地取出变化的电平移动电阻 201 的电压降作为高电位侧的导通/切断信号（第 2 信号），经作为缓冲器的 NOT 门 205 输出给错误动作防止电路 4。

由于错误信号检测电路 3 的结构与实施例 1 的错误信号检测电路的结构相同，所以省略说明。从图 9 可知，除了 HVMOS32 是虚设的开关元件外，错误信号检测电路 3 具有与电平移动电路 20 同样的结构。再者，在本实施例中，作为第 2 开关元件（第 2 晶体管）的 HVMOS32 使用了与作为第 1 开关元件（第 1 晶体管）的 HVMOS202 同等的元件。即，寄生二极管 33、203 是彼此同等的，寄生电容 34、204 也是彼此同等的。

因而，错误信号检测电路 3 输出的错误信号发生信号 SD 能表示起因于电平移动电路 20 中的寄生二极管的恢复电流的错误信号和起因于寄生电容的 dV/dt 电流的错误信号这两者的发生。

然后，作为错误信号发生信号 SD 的输出目的地的错误动作防止电路 40 判断为在从错误信号检测电路 3 输入了错误信号发生信号 SD 的期间内从电平移动电路 20 输入的信号是错误信号，通过不将其传递给驱动电路 5，防止了功率半导体元件 100 的错误动作。在本实施例中，错误动作防止电路 40 由逻辑部分 401 和起到分频器的功能的 T

触发器 402 构成。

图 10 是示出错误动作防止电路 40 的结构的一例的图。在本实施例中，错误动作防止电路 40 的逻辑部分 401 由 AND14 和 NOT7 的各逻辑门构成。将来自电平移动电路 20 的导通/切断脉冲输入到 AND14 的一个输入端上，将错误信号发生信号 SD 通过 NOT7 输入到 AND14 的另一个输入端。然后，将 AND14 的输出输入到 T 触发器 402 的 T 端子上。T 触发器 402 通过在每当输入导通/切断脉冲时使输出倒相（即，进行 1/2 分频），将与导通/切断脉冲对应的信号传递给驱动电路 5。

由于在电平移动电路 20 中没有发生错误信号的通常状态下不从错误信号检测电路 3 输入错误信号发生信号 SD（错误信号发生信号 SD 为低电平），所以将输入到逻辑部分 401 中的导通/切断脉冲按原样输入到 T 触发器 402 中，通过该 T 触发器 402 传递给驱动电路 5。

另一方面，在向逻辑部分 401 输入了错误信号发生信号 SD 的状态（错误信号发生信号 SD 为高电平的状态）下，从电平移动电路 20 输入的信号被 AND14 屏蔽，不传递给 T 触发器 402。因而，防止了因在电平移动电路 20 中发生的错误信号导致的错误动作。

如上所述，专利文献 1 的逻辑滤波器方式不能应用于本实施例那样的用单一的电平移动电路传递导通脉冲和切断脉冲这两者的情况，但可知在本发明中能做到这一点。此外，例如比较图 2 与图 9 可知，由于用单一的电平移动电路传递导通脉冲和切断脉冲这两者的电路结构变得简单，故能有助于缩小电路规模和削减制造成本。

再有，图 10 中示出的电路结构是一例，只要是在输入了错误信号发生信号 SD 的期间内具有屏蔽从电平移动电路 20 输入的信号的功能的电路结构，就可以使用其它的电路结构。

〈实施例 7〉


图 11 是示出与实施例 7 有关的半导体器件的结构的图，示出了从 HVIC 内部的电平移动电路到高电位侧输出端的部分。本实施例是将实施例 2（图 4）的错误信号检测电路 3 应用于实施例 6 的实施例。

即，与错误信号检测用电阻 31 串联地连接的第 2 开关元件是与电容元件 37 并联连接了的二极管元件 36。而且，二极管元件 36 与 HVMOS202 的寄生二极管 203 是同等的，电容元件 37 与寄生电容 204 是同等的。

于是，与实施例 7 有关的错误信号检测电路 3 输出表示起因于电平移动电路 20 中的寄生二极管的恢复电流的错误信号和起因于寄生电容的 dV/dt 电流的错误信号这两者的发生的错误信号发生信号 SD。

因而，在本实施例中也进行与实施例 6 同样的防止错误动作的动作，可得到与实施例 6 同样的效果。此外，由于使用二极管元件 36、电容元件 37 来代替实施例 6 的 HVMOS32，所以提高了电路设计的自由度。此外，在该设计时，由于能独立地进行电容元件 37 的电容值的变更，所以能更容易地进行错误信号检测电路 3 的检测灵敏度的调整。

图 1



2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11

