



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년10월07일

(11) 등록번호 10-1558194

(24) 등록일자 2015년10월01일

(51) 국제특허분류(Int. Cl.)

H01L 21/60 (2006.01) H01L 23/12 (2006.01)

H01L 23/48 (2006.01)

(21) 출원번호 10-2010-7013959

(22) 출원일자(국제) 2008년12월10일

심사청구일자 2013년12월05일

(85) 번역문제출일자 2010년06월24일

(65) 공개번호 10-2010-0102132

(43) 공개일자 2010년09월20일

(86) 국제출원번호 PCT/US2008/086174

(87) 국제공개번호 WO 2009/085609

국제공개일자 2009년07월09일

(30) 우선권주장

11/966,077 2007년12월28일 미국(US)

(56) 선행기술조사문헌

US07087458 B2*

US20070013063 A1*

KR1019980025889 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

프리스케일 세미컨덕터, 인크.

미합중국 텍사스 (우편번호 78735) 오스틴 윌리엄
캐논 드라이브 웨스트 6501

(72) 발명자

포즈데어 스콧 케이

미국 텍사스 78703 오스틴 업슨 스트리트 606

차테르지 리트워

미국 텍사스 78759 오스틴 블루그라스 드라이브
8707

(74) 대리인

장훈

전체 청구항 수 : 총 9 항


심사관 : 정성용

(54) 발명의 명칭 수용 특징부를 갖는 3 - D 반도체 다이 구조체 및 방법

(57) 요약

다이-온-다이 조립체는 제 1 다이(10) 및 제 2 다이(50)를 갖는다. 제 1 다이(10)는 제 1 접점 연장부(28, 42) 및 제 1 다이 위로 제 1 높이로 연장하는 페그(32, 44, 45)를 갖는다. 제 2 다이(50)는 제 1 접점 연장부에 접속된 제 2 접점 연장부(68)를 갖고, 페그를 둘러싸는 제 2 다이 위로 제 2 높이로 연장하는 수용 특징부(62)를 갖는다. 페그는 수용 특징부를 지나 연장한다. 페그가 수용 특징부를 지나 연장하기 때문에, 제 1 및 제 2 다이 사이의 측방향 이동은 페그가 수용 특징부에 접촉하게 그에 의해 제한되게 할 수 있다. 따라서, 페그 및 수용 특징부는 제 1 및 제 2 다이 사이의 이동을 수용하는데 유용하다.

대표도 - 도7



명세서

청구범위

청구항 1

다이-온-다이 조립체의 형성 방법으로서,

제 1 반도체 다이 상에 제 1 외부 접점을 형성하는 단계와,

상기 제 1 외부 접점 위를 포함하는 상기 제 1 반도체 다이 위에 제 1 시드층을 형성하는 단계와,

상기 제 1 시드층 위에 제 1 개구 및 제 2 개구를 갖는 제 1 포토레지스트 층을 형성하는 단계로서, 상기 제 1 개구는 상기 제 1 외부 접점 위에 있는, 제 1 포토레지스트 층을 형성하는 단계와,

상기 제 1 개구 내에 제 1 도금된 접점 및 상기 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계와,

상기 제 1 포토레지스트 층을 제거하는 단계와,

상기 제 1 도금된 접점 및 상기 페그에 인접한 영역들에서 상기 제 1 시드층을 제거하는 단계와,

제 2 반도체 다이 상에 제 2 외부 접점을 형성하는 단계와,

상기 제 2 외부 접점 위를 포함하는 상기 제 2 반도체 다이 위에 제 2 시드층을 형성하는 단계와,

상기 제 2 시드층 위에 제 3 개구 및 링 개구를 갖는 제 2 포토레지스트 층을 형성하는 단계로서, 상기 제 3 개구는 상기 제 2 외부 접점 위에 있는, 제 2 포토레지스트 층을 형성하는 단계와,

상기 제 3 개구 내에 제 2 도금된 접점을 형성시키도록 하고, 상기 제 1 반도체 다이와 상기 제 2 반도체 다이 사이의 이동을 제한하는데 유용한 포함 영역을 형성하기에 유용한 상기 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계와,

상기 제 2 포토레지스트 층을 제거하는 단계와,

상기 제 2 도금된 접점과 상기 수용 특징부에 인접한 영역들에서 상기 제 2 시드층을 제거하는 단계와,

상기 제 1 도금된 접점이 상기 제 2 도금된 접점과 접촉하고 상기 페그가 상기 포함 영역 내에 있도록 상기 제 1 반도체 다이를 상기 제 2 반도체 다이와 접촉하게 배치하는 단계를 포함하는 다이-온-다이 조립체의 형성 방법.

청구항 2

제 1 항에 있어서, 상기 제 1 개구 내에 제 1 도금된 접점 및 상기 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 제 1 도금된 접점의 높이보다 높은 높이로 형성되어 있는 페그를 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 3

제 2 항에 있어서, 상기 제 1 개구 내에 제 1 도금된 접점 및 상기 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 제 1 개구 내에 제 1 도금된 부분을, 상기 제 2 개구 내에 제 1 페그부를, 상기 제 1 도금된 부분 상에 제 1 금속층을, 그리고 상기 제 1 페그부 상에 제 2 금속층을 형성하는 것을 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 4

제 3 항에 있어서, 상기 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 제 1 금속층과 상기 제 2 금속층 양자 모두가 주석을 포함하는 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 5

제 4 항에 있어서, 상기 제 1 포토레지스트 층을 형성하는 단계는 상기 제 2 개구의 면적보다 큰 면적을 갖는 제 1 개구를 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 6

제 5 항에 있어서, 상기 시드층을 제거하는 단계는 상기 제 1 페그부의 상부면이 144 제곱 마이크론 이하의 면적을 갖도록 상기 제 2 금속층 아래의 상기 페그의 부분의 폭을 감소시키는 것을 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 7

삭제

청구항 8

제 1 항에 있어서, 상기 제 2 포토레지스트 층을 형성하는 단계는 페루프로 배열된 상기 제 2 포토레지스트 층 내의 복수의 개구를 포함하는 상기 링 개구를 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 9

제 8 항에 있어서, 상기 제 3 개구 내에 제 2 도금된 접점 및 상기 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 수용 특징부가 페루프로 배열된 복수의 금속 요소를 포함하도록 상기 복수의 개구 내에 형성되어 있는 상기 수용 특징부를 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 10

제 1 항에 있어서, 상기 제 1 시드층 위에 제 1 포토레지스트 층을 형성하는 단계는 제 5 개구를 갖는 상기 제 1 포토레지스트 층을 추가적인 특징으로 하고,

상기 제 1 개구 내에 제 1 도금된 접점 및 상기 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 제 5 개구 내에 제 2 페그를 형성하는 것을 추가적인 특징으로 하고,

상기 제 1 도금된 접점 및 상기 페그에 인접한 영역들에서 상기 제 1 시드층을 제거하는 단계는 상기 제 2 페그에 인접한 상기 제 1 시드층을 또한 제거하고,

상기 제 2 시드층 위에 상기 제 2 포토레지스트 층을 형성하는 단계는 제 2 링 개구를 갖는 상기 제 2 포토레지스트 층을 추가적인 특징으로 하고,

상기 제 3 개구 내에 제 2 도금된 접점 및 상기 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계는 상기 제 1 반도체 다이와 상기 제 2 반도체 다이 사이의 이동을 제한하는데 유용한 제 2 포함 영역을 형성하기에 유용한 상기 제 2 링 개구 내에 제 2 수용 특징부를 형성시키도록 하는 것을 추가적인 특징으로 하고,

상기 제 2 도금된 접점 및 상기 수용 특징부에 인접한 영역들에서 상기 제 2 시드층을 제거하는 단계는 상기 제 2 수용 특징부에 인접한 상기 제 2 시드층을 제거하는 것을 추가적인 특징으로 하고,

상기 제 1 반도체 다이를 상기 제 2 반도체 다이와 접촉하게 배치하는 단계는 상기 제 2 포함 영역 내에 있는 상기 제 2 페그를 추가적인 특징으로 하는 다이-온-다이 조립체의 형성 방법.

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

삭제

청구항 19

삭제

청구항 20

삭제

청구항 21

삭제

청구항 22

삭제

발명의 설명

기술 분야

[0001] 본 발명은 일반적으로 반도체 디바이스에 관한 것이고, 더 구체적으로는 수용 특징부를 갖는 3-D 반도체 다이 구조체 및 방법에 관한 것이다.

배경 기술

[0002] 금속간 다이간 상호 접속부를 형성할 때, 각각의 다이의 대응 패드는 배치 오정렬을 고려하여 서로 위에 놓이기에 충분한 크기로 치수 설정된다. 동등하게 치수 설정된 대형 패드에서, 주석(Sn)과 같은 금속의 접합부는 다이의 표면을 따라 연장될 수 있고, 따라서 단락되어서는 안되는 인접한 상호 접속부를 바람직하지 않게 단락시킬 수 있다.

[0003] 웨이퍼 상의 다이의 취출 및 배치(pick and place) 후에 그리고 웨이퍼 레벨에서 다이의 동시 접합 중에 다이 이동의 문제점이 존재한다. 다이 이동은 열 압축 다이 대 웨이퍼 접합 중에 접속부간 단락 또는 오정렬된 개구를 발생시킬 수 있다.

발명의 내용

해결하려는 과제

[0004] 따라서, 전술된 바와 같은 문제점을 극복하기 위한 개량된 방법 및 장치에 대한 요구가 존재한다.

과제의 해결 수단

[0005] 본 발명이 이제 예로서 설명되고 유사한 도면 부호가 유사한 요소를 지시하는 첨부 도면에 의해 한정되는 것은 아니다. 도면의 요소는 간단화 및 명료화를 위해 도시되어 있고 반드시 실제 척도로 도시되어 있는 것은 아니다.

발명의 효과

[0006] 본 발명에 따르면, 열 압축 다이 대 웨이퍼 접합 중에 접속부간 단락 또는 오정렬된 개구를 발생시킬 수 있는 다이 이동의 문제점을 해결할 수 있는 다이-온-다이 조립체(die-on-die assembly) 및 그 형성 방법이 제공된다.

도면의 간단한 설명

[0007] 도 1 내지 도 5는 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다양한 단계 중의 제 1 다이 조립체의 부분의 단면도.

도 6은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다른 단계 중의 제 2 다이 조립체의 부분의 단면도.

도 7은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다른 단계 중에 제 2 다이 조립체의 부분에 대한 제 1 다이 조립체의 부분의 배치의 단면도.

도 8은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다른 단계 중에 제 2 다이 조립체의 부분과 제 1 다이 조립체의 부분의 열 압축 접합의 단면도.

도 9는 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시에 제 1 다이 조립체의 부분 및 제 2 다이 조립체의 부분의 인접면의 평면도.

도 10 및 도 11은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 사용을 위한 제 1 다이 조립체의 페그 특징부 및 제 2 다이 조립체의 수용 특징부의 더 상세한 도면.

발명을 실시하기 위한 구체적인 내용

[0008] 본 발명의 실시예는 웨이퍼 스케일에서 높은 처리량의 다이 접합을 위한 배치후 정렬 요건에 부합하고 그리고/또는 초과하기 위한 방법 및 장치를 유리하게 제공한다. 본 발명의 실시예가 없이, 에폭시, 왁스 또는 다른 유기 접착제가 플럭스제(fluxing agent)를 갖거나 갖지 않고 접합될 때까지 임시 다이 부착을 위해 사용될 때, 다이는 웨이퍼 상에서 바람직하지 않게 시프트될 수 있다. 그러나, 본 발명의 실시예는 접합될 때까지 웨이퍼 상의 임시 다이 부착의 이러한 바람직하지 않은 시프트를 극복한다.

[0009] 일 실시예에 따르면, 방법 및 장치는 본 명세서에 설명된 바와 같이, 배치 및 접합 프로세스 중에 페그(45)가 놓여지는 공간으로부터 유기 접착제의 유동을 유리하게 허용하는 페그(45) 및 수용 특징부(containing feature; 62)를 포함한다. 본 발명의 일 실시예에 따른 방법은 비대칭 크기의 전해 도금 페그 또는 패드를 다이 및 웨이퍼 상에 형성하여, 인터메시(intermesh)가 다이 대 웨이퍼 접속부를 형성하는 놓여진 특징부보다 면적이 작게 하는 것을 포함한다. 일 실시예에서, 초기에는 접촉하지 않는 서로 엇갈린 Cu 페그 및 패드 구조체는 플럭스제를 갖거나 갖지 않는 왁스 또는 에폭시와 같은 임시 접착제가 접합 전에 다이를 유지하는데 사용될 때 다이 시프트에 대한 정지부로서 작용한다. 더욱이, Cu 페그 및 수용 특징부는 열 압축 접합 프로세스 중에 다이 시프트를 정지시키도록 작용한다. 실시예는 프로세스 견고성(robustness) 및 향상된 다이 대 웨이퍼 정렬을 제공한다. 더욱이, 본 발명의 실시예는 적층된 다이 상 다이(die on die), 웨이퍼 상 다이(die on wafer) 및 웨이퍼 상 웨이퍼(wafer on wafer) 부분에 사용될 수 있다.

[0010] 이제, 도면을 참조하면, 도 1 내지 도 5는 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다양한 단계 중의 제 1 다이(10)의 부분의 단면도이다. 도 1에서, 제 1 다이(10)는 능동 디바이스 및 상호 접속부를 갖는 반도체 다이 기판(12)의 부분을 포함한다. 반도체 다이(12)는 능동 디바이스를 갖는 임의의 반도체 다이를 포함할 수 있다. 전기 전도성 또는 능동 점접 패드(14)가 금속화 비아(via)(16)를 경유하여 하위의 상호 접속부 및/또는 능동 디바이스에 결합된다. 점접 패드(14)는 반도체 다이(12)를 위한 외부 접점을 포함하고, 임의의 적합한 금속을 포함할 수 있다. 일 실시예에서, 점접 패드(14)는 Cu를 포함한다. 패시베이션 층(18)이 반도체 다이(12)의 층간 유전(ILD)층의 상부면 위에 놓이고, 이 층간 유전층은 점접 패드

(14)의 다른 부분은 노출된 채로 남겨두고 접점 패드(14)의 부분의 위에 놓인다. 패시베이션 층(18)은 0.25 μm 내지 2.0 μm 의 정도의 두께를 갖는 임의의 적합한 패시베이션 층을 포함한다. 예를 들어, 패시베이션 층(18)은 적합한 방법에 의해 형성된 SiO_x , SiN , SiON , 유기 필름 또는 이들의 조합 중 하나 이상을 포함할 수 있다.

[0011]

시드층(20)은 패시베이션 층(18)의 상부면과 접점 패드(14)의 노출부의 위에 놓여 형성된다. 일 실시예에서, 시드층(20)은 배리어층 부분과 시드층 부분을 포함한다. 배리어층 부분은 시드층 부분에 앞서 증착된다. 예를 들어, 시드층(20)은 배리어부를 갖는 Cu 시드층 부분을 포함할 수 있고, 배리어층 부분은 TiW, TiN, W 또는 다른 적합한 배리어 재료를 포함할 수 있다. 배리어 재료는 상위의 금속의 바람직하지 않은 확산이 접점 패드(14) 내로 재확산되는 것을 방지한다. 시드층(20)의 배리어층 부분은 0.1 내지 1.0 μm 정도의 두께를 포함할 수 있고, 시드층(20)의 시드층 부분은 0.2 내지 2.0 μm 정도의 시드층(20)의 총 두께에 대해 0.1 내지 1.0 μm 정도의 두께를 포함할 수 있다. 시드층(20)은 예를 들어 물리적 기상 증착(PVD) 또는 화학적 기상 증착(CVD)과 같은 임의의 적합한 기술을 사용하여 형성될 수 있다.

[0012]

도 1을 계속 참조하면, 패터닝된 포토레지스트(22)가 시드층(20)의 상부면의 위에 놓여 형성된다. 패터닝된 포토레지스트(22)는 시드층(20)이 미리 노출된 접점 패드(14)의 위에 놓여 있는 상태로 패시베이션 층(18) 내의 개구에 의해 미리 노출되어 있는 접점 패드(14)의 부분의 상부에 배치된 제 1 개구(24)를 포함한다. 패터닝된 포토레지스트(22)는 시드층(20)의 다른 부분을 위에 놓여 있는 제 2 개구(26)를 포함하고, 제 2 개구는 제 1 개구의 대응 단면 치수보다 작은 단면 치수를 갖는다. 패터닝된 포토레지스트(22)는 공지된 리소그래픽 기술에 의해 형성된 임의의 적합한 포토레지스트를 포함하고, 대략 13 내지 25 μm 정도의 두께 또는 형성될 도금된 접점 및 도금된 페그 특징부보다 두꺼운 적어도 1 미크론(1 μm) 정도의 두께를 포함할 수 있다.

[0013]

이제, 도 2를 참조하면, 금속이 적합한 도금 기술을 사용하여 도 1의 개구(24, 26) 내로 증착되어 상승된 코너부(30) 및 도금된 페그 특징부(32)를 갖는 도금된 접점 특징부(28)를 형성한다. 도금된 접점 특징부(28)의 상승된 코너부(30)는 시드층(20) 및 접점 패드(14)의 위에 놓인 패시베이션 층(18)의 코너 에지 상의 도금의 결과로서 발생할 수 있다. 일 실시예에서, 도금된 접점 특징부(28)는 적합한 2차원 형상의 일반적인 플립 칩 치수의 부분인 마이크로패드를 포함한다. 도금된 금속은 예를 들어 Cu와 같은 소정의 다이 조립 용례를 위한 임의의 적합한 금속을 포함한다. 적합한 도금 기술은 당 기술 분야에 알려진 임의의 적합한 전해 도금 또는 무전해 도금 기술을 포함할 수 있다.

[0014]

일 실시예에서, 도금된 접점 패드(28)는 15 내지 54 μm 정도의 폭 치수를 포함한다. 게다가, 도금된 접점 패드(28)는 예를 들어 5.0 μm 정도의 도면 부호 29에 의해 도시된 양만큼 패시베이션 층(18) 위에 놓여 있는 시드층(20) 상으로 연장하는 높이 치수를 포함한다. 게다가, 도금된 접점 패드(28)의 두께는 도금된 접점 패드(28) (예를 들어, Cu) 상부의 금속간 화합물(예를 들어, Cu_3Sn)의 형성에 대해 이하에 더 설명되는 상위의 금속(예를 들어, Sn)을 소비하기에 충분해야 한다. 유사하게, 일 실시예에서, 도금된 페그 특징부(32)는 4 내지 13 μm 정도의 폭 치수를 포함한다. 게다가, 도금된 페그 특징부(32)는 예를 들어 5.5 μm 정도의 도면 부호 33에 의해 도시된 양만큼 패시베이션 층(18) 위에 놓여 있는 시드층(20) 상으로 연장하는 높이 치수를 갖는다. 일반적으로, 높이(33)는 높이(29)보다 대략 0.5 μm 정도 큰 것이 바람직하다. 더욱이, 도금된 접점 특징부(28)의 면적 대 도금된 페그 특징부(32)의 면적의 비는 2.75:1 내지 36:1 정도이다.

[0015]

이제, 도 3을 참조하면, 금속간 화합물을 형성하는데 사용하기 위한 금속이 적합한 기술을 사용하여 도금된 접점 특징부(또는 마이크로패드)(28) 및 도금된 페그 특징부(32)의 상부면 위에 놓여 증착된다. 도금된 접점 특징부(28) 위에 놓인 금속은 도면 부호 34로 지시되고, 도금된 페그 특징부(32) 위에 놓인 금속은 도면 부호 36으로 지시된다. 일 실시예에서, 금속(34, 36)은 Sn을 포함한다. 부가의 금속은 소정의 다이 조립 용례의 요건에 따라 선택된 인듐, 금, 은, 은-구리 합금, 납-주석, 땀납 재료 또는 이들의 조합을 포함할 수 있다. 금속(34, 36)을 증착하기 위한 적합한 기술은 당 기술 분야에 공지된 임의의 적합한 전해 도금 또는 침지 도금 프로세스를 포함할 수 있다.

[0016]

금속(34, 36)의 형성 후에, 패터닝된 포토레지스트(22)는 적합한 기술을 사용하여, 예를 들어 적합한 습식 스트립 또는 건식 에칭을 사용하여 제거된다. 패터닝된 포토레지스트(22)의 제거는 도금된 접점 패드(28) 및 도금된 페그 특징부(32)의 외부의 구역에서 그 시드층 부분 및 배리어층 부분을 포함하여 시드층(20)의 부분을 노출시킨다. 패터닝된 포토레지스트(22)의 제거 후에, 시드층(20)의 노출된 부분은 적합한 에칭 또는 스트립을 사용하여 제거되고, 시드층 제거에 의해 노출된 도금된 접점 패드(28) 및 도금된 페그 특징부(32)의 측면은 약간 산화된다. 시드층(20)은 도 4에 도시된 바와 같이 도금된 접점 패드(28) 및 도금된 페그 특징부(32) 아래에 잔류한다. 게다가, 시드층(20)의 제거는 도금된 접점 패드(28) 및 도금된 페그 특징부(32)의 소정의 하부절단

(undercutting)을 초래하고, 돌출 구역(38, 40)이 도금된 접점 특징부(28) 및 도금된 페그 특징부(32)의 상부 주연부 각각 및 아래의 대응하는 금속층(34, 36) 각각에 대해 생성된다. 달리 말하면, 돌출 구역(38, 40)은 금속(34, 36)의 외팔보 부분에 각각 대응한다.

[0017] 일 실시예에서, 금속층(34, 36)의 돌출 구역(38, 40)은 각각 대략 $1\ \mu\text{m}$ 정도의 양만큼 하위의 도금된 금속을 돌출시킨다. 게다가, 도금된 페그 특징부(32)는 시드층(20)의 노출부를 제거하는 프로세스 중에 폭이 감소된다. 일 실시예에서, 도금된 페그 특징부(32)는 2.0 내지 $12\ \mu\text{m}$ 정도의 폭 치수로 감소된다.

[0018] 이제, 도 5를 참조하면, 도 4의 구조체는 금속(34, 36)을 재유동(reflow)된 금속(42, 44) 내로 각각 재유동시키는데 충분한 금속 열 어닐링을 받게 된다. 어닐링은 금속의 원하는 재유동을 발생시키는데 충분하고 도금된 접점 패드(28) 및 얇아진 페그 특징부(32) 상에 최소 금속간 화합물의 형성을 갖는다. 도금된 접점 패드(28)의 더 큰 폭 치수 및 원하는 재유동의 결과로서, 특징부의 상부의 위에 놓여 있는 금속(34)은 어닐링 중에 일반적으로 아치형 형상(42)으로 변형한다. 얇아진 페그 특징부(32)의 더 얇아진 치수 및 원하는 재유동의 결과로서, 특징부의 상부의 위에 놓여 있는 금속(36)은 어닐링 중에 일반적으로 구형 형상(44)으로 변형한다. 감소된 폭의 페그 특징부(32) 및 재유동된 구형 상위 금속(44)은 도 7 및 도 8을 참조하여 본 명세서에서 이하에 더 설명되는 다이 조립체(50)에 대한 다이 조립체(10)의 이동을 제한하기 위한 페그(45)를 함께 형성한다.

[0019] 일 실시예에 따르면, 일반적으로 구형 형상(44)은 최소 $4\ \mu\text{m}^2$ 내지 최대 $144\ \mu\text{m}^2$ 정도의 단면적을 특징으로 한다. 게다가, 도금된 접점 패드(28) 및 재유동된 금속(42)은 예를 들어 $8.0\ \mu\text{m}$ 정도의 도면 부호 46에 의해 도시된 양만큼 패시베이션 층(18) 상으로 연장하는 높이 치수를 포함한다. 유사하게, 일 실시예에서, 도금된 페그 특징부(32) 및 재유동된 금속 구(44)는 예를 들어 $10.5\ \mu\text{m}$ 정도의 도면 부호 48에 의해 도시된 양만큼 패시베이션 층(18) 상으로 연장하는 높이 치수를 함께 갖는다. 일반적으로, 높이(48)는 높이(46)보다 대략 2.0 내지 $2.5\ \mu\text{m}$ 정도 큰 것이 바람직하다.

[0020] 도 6은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조시의 다른 단계 중의 제 2 다이 조립체(50)의 부분의 단면도이다. 도 6에서, 제 2 다이 조립체(50)는 유사한 특징부를 포함하고 본 명세서에 언급된 차이를 갖고 도 5의 제 1 반도체 다이부(10)에서와 유사한 방식으로 형성된다. 제 2 다이 조립체(50)는 반도체 다이(52)를 포함한다. 반도체 다이(52)는 능동 디바이스를 갖는 임의의 반도체 다이를 포함할 수 있다. 전기 전도성 또는 능동 접점 패드(54)가 금속화 비아(56)를 경유하여 하위의 상호 접속부 및/또는 능동 디바이스에 결합된다. 접점 패드(54)는 반도체 다이부(52)를 위한 외부 접점을 포함하고, 임의의 적합한 금속을 포함할 수 있다. 일 실시예에서, 접점 패드(54)는 Cu를 포함한다. 패시베이션 층(58)이 반도체 다이(52)의 층간 유전(ILD)층의 상부면 위에 놓이고, 이 층간 유전층은 접점 패드(54)의 다른 부분은 노출된 채로 남겨두고 접점 패드(54)의 부분을 포함한다. 패시베이션 층(58)은 $0.25\ \mu\text{m}$ 내지 $2.0\ \mu\text{m}$ 의 정도의 두께를 갖는 임의의 적합한 패시베이션 층을 포함한다. 예를 들어, 패시베이션 층(58)은 적합한 방법에 의해 형성된 SiO_x , SiN, SiON, 유기 필름 또는 이들의 조합 중 하나 이상을 포함할 수 있다.

[0021] 시드층(60)은 패시베이션 층(58)의 상부면과 접점 패드(54)의 노출부의 위에 놓여 형성된다. 일 실시예에서, 시드층(60)은 배리어층 부분과 시드층 부분을 포함한다. 배리어층 부분은 시드층 부분에 앞서 증착된다. 예를 들어, 시드층(60)은 배리어부를 갖는 Cu 시드층 부분을 포함할 수 있고, 배리어층 부분은 TiW, TiN, W 또는 다른 적합한 배리어 재료를 포함할 수 있다. 배리어 재료는 상위의 금속의 바람직하지 않은 확산이 접점 패드(54) 내로 재확산되는 것을 방지한다. 시드층(60)의 배리어층 부분은 0.1 내지 $1.0\ \mu\text{m}$ 정도의 두께를 포함할 수 있고, 시드층(60)의 시드층 부분은 0.2 내지 $2.0\ \mu\text{m}$ 정도의 시드층(60)의 총 두께에 대해 0.1 내지 $1.0\ \mu\text{m}$ 정도의 두께를 포함할 수 있다. 시드층(60)은 예를 들어 물리적 기상 증착(PVD) 또는 화학적 기상 증착(CVD)과 같은 임의의 적합한 기술을 사용하여 형성될 수 있다.

[0022] 도 6을 계속 참조하면, 수용 특징부의 요소(64, 66)를 포함하는 수용 특징부(62), 뿐만 아니라 도금된 접점 패드(또는 마이크로패드)(68)가 도 2 내지 도 4의 도금된 페그 특징부(32) 및 도금된 접점 패드(또는 마이크로패드)(28)와 유사한 방식으로 형성된다. 특히, 적합한 도금 기술을 사용하여 패터닝된 포토레지스트(미도시)의 대응 개구들 내로 금속이 증착되어 상승된 코너부들을 갖는 도금된 접점 특징부(68) 및 수용 특징부(62)의 도금된 특징부 요소들(64, 66)을 형성한다. 수용 특징부(62)의 도금된 특징부 요소들(64, 66)은 본 명세서에서 이하의 도 10 및 도 11과 관련하여 설명되는 바와 같이 일정 양만큼 서로로부터 이격된다. 마이크로패드(68) 및 수용 특징부(62)의 도금된 금속은 예를 들어 Cu와 같은 소정의 다이 조립 용례를 위한 임의의 적합한 금속을 포함한다. 적합한 도금 기술은 당 기술 분야에 알려진 임의의 적합한 전해 도금 또는 무전해 도금 기술을 포함할

수 있다.

- [0023] 일 실시예에서, 도금된 접점 패드(68)는 15 내지 54 μm 정도의 폭 치수를 포함한다. 게다가, 도금된 접점 패드(68)는 예를 들어 5.0 μm 정도의 양만큼 패시베이션 층(58) 위에 놓여 있는 시드층(60) 상으로 연장하는 높이 치수를 포함한다. 게다가, 도금된 접점 패드(68)의 두께는 도금된 접점 패드(68)(예를 들어, Cu) 상부에 인접한 금속간 화합물(예를 들어, Cu_3Sn)의 형성에 대해 이하에 더 설명되는 상위의 금속(예를 들어, Sn)을 소비하기에 충분해야 한다. 유사하게, 일 실시예에서, 수용 특징부(62)의 특징부 요소(64, 66)는 4 내지 13 μm 정도의 폭 치수를 포함한다. 게다가, 수용 특징부(62)의 특징부 요소들(64, 66)은 예를 들어 5.5 μm 정도의 양만큼 패시베이션 층(58) 위에 놓여 있는 시드층(60) 상으로 연장하는 높이 치수를 갖는다. 일반적으로, 수용 특징부(62)의 특징부 요소들(64, 66)에 대한 높이는 도금된 접점 특징부 또는 마이크로패드(68)의 높이보다 대략 0.5 μm 정도 큰 것이 바람직하다. 더욱이, 도금된 접점 특징부(68)의 면적 대 수용 특징부(62)의 수용 특징부 요소들(64, 66) 중 적어도 하나의 면적의 비는 2.75:1 내지 36:1 정도이다.
- [0024] 도 7은 본 발명의 일 실시예에 따른 수용 특징부(62)를 갖는 3-D 반도체 다이 구조체의 제조시의 다른 단계 중의 제 2 다이 조립체(50)에 대한 제 1 다이 조립체(10)의 배치의 단면도이다. 특히, 소정 양의 적합한 재료(70)가 다이 조립체(50)의 표면 상의 소정의 위치에 분배되고(dispensed), 다이 조립체(50) 상의 다이 조립체(10)의 배치시에, 재료(70)는 2개의 다이 조립체 사이에 분포된다. 재료(70)의 분포는 예를 들어 2개의 다이 조립체 사이의 재료의 모세관 작용, 다이 조립체 사이의 재료의 압축 또는 다른 방식의 결과로서 발생할 수 있다. 재료(70)는 예를 들어 적합한 왁스 재료, 또는 에폭시와 같은 하나 이상의 유기 접착제를 포함할 수 있다. 재료(70)는 또한 공기를 포함할 수 있다. 후속의 프로세싱 단계에서, 재료(70)는 본 명세서에서 이하에 도 10 및 도 11의 설명과 관련하여 더 양호하게 이해될 수 있는 바와 같이 증발(evaporation)과 같은 적합한 기술을 통해 제거될 수 있다.
- [0025] 다이 조립체(50) 상에 다이 조립체(10)의 배치는 마이크로패드(68) 상에 마이크로패드(28)를 배치하는 것을 포함한다. 게다가, 페그(45)는 수용 특징부(62)의 요소들(64, 66) 사이의 구역 내에 배치된다. 페그(45)의 높이가 대응 패시베이션 층(18) 상에서 마이크로패드(28)와 재유동된 금속(42)의 조합된 높이보다 크면, 그리고 수용 특징부(62)의 요소들(64, 66)의 높이가 마이크로패드(68)의 높이보다 크면, 다이 조립체(50) 상의 다이 조립체(10)의 배치시에, 페그(45)의 턱은 예를 들어 도 7에 도시된 바와 같이 수용 특징부(62)의 요소들(64, 66)의 턱 아래로 연장한다. 그 결과, 제 2 다이 조립체(50) 상의 제 1 다이 조립체(10)의 배치 후에, 제 1 다이 조립체(10)는 제 2 다이 조립체(50)에 대해 측방향으로 이동하는 능력이 제한된다.
- [0026] 특히, 제 1 다이 조립체(10)가 도 7의 우측으로 이동되면, 그 이동은 페그(45)가 수용 특징부(62)의 요소(66)와 물리적으로 접촉할 때 제한될 것이다. 게다가, 제 1 다이 조립체(10)가 도 7의 좌측으로 이동하면, 그 이동은 페그(45)가 수용 특징부(62)의 요소(64)와 물리적으로 접촉할 때 제한될 것이다. 게다가, 다른 것에 대한 일 다이 조립체의 이동은 2개의 다이 조립체 사이의 재료(70)의 존재의 결과로서 수압식으로 댐핑된다.
- [0027] 도 8은 본 발명의 일 실시예에 따른 수용 특징부(62)를 갖는 3-D 반도체 다이 구조체(76)의 제조시의 다른 단계 중의 제 2 다이 조립체(50)와 제 1 다이 조립체(10)의 열 압축 접합의 단면도이다. 제 2 다이 조립체(50) 상의 제 1 다이 조립체(10)의 배치 후에, 조합된 구조체가 열 압축 접합을 위해 당 기술 분야에 공지된 적합한 설비 및 프로세싱을 사용하여 열 압축 접합을 통해 프로세싱된다. 일반적으로, 제 2 다이 조립체(50) 상의 제 1 다이 조립체(10)의 배치를 위한 위치는 열 압축 접합의 위치와는 상이한 물리적 위치에서 발생한다. 배치 스테이션으로부터 열 압축 접합 스테이션으로의 이동 중에, 배치된 제 1 다이 조립체(10)는 제 2 다이 조립체(50)에 대해 측방향으로 이동할 수 있지만, 이러한 측방향 이동은 제 2 다이 조립체(50)의 수용 특징부(62) 내의 제 1 다이 조립체(10)의 페그(45)의 존재에 의해 제한된다.
- [0028] 열 압축 접합 중에, 제 1 다이 조립체(10)는 유기 재료(70)를 이동시키고 원하는 접합이 발생하게 하는데 충분한 양만큼 제 2 다이 조립체(50) 상에 압축된다. 예를 들어, 일 실시예에서, 접합 압력은 4.5 psi 내지 27 psi(31.0 kPa 내지 186.2 kPa) 정도이다. 다른 실시예에서, 접합력은 200 mm 웨이퍼에 대해 1000 내지 6000 N 정도를 포함한다. 게다가, 열 압축 접합의 열 부분은 금속간 화합물을 형성하기에 충분한 원하는 레벨로 프로세싱 중에 온도를 상승시키는 것을 포함한다. 일 실시예에서, 접합 금속은 Sn을 포함하고, 대응 도금된 패드(또는 마이크로패드)는 Cu를 포함한다. 이러한 상황에서, 열 압축 접합을 위한 온도는 Sn을 용융시키고 Cu_3Sn 및 Cu_6Sn_5 금속간 화합물을 형성하기 위해 232°C 초과를 포함한다.
- [0029] 달리 말하면, 열 압축은 재유동된 금속(42)과 제 1 다이 조립체(10)의 마이크로패드(28)와 도 7의 제 2 다이 조

립체(50)의 마이크로패드(68) 사이, 특히 도 8의 금속간 접합부(72) 내로 금속간 화합물을 발생시킨다. 도 8은 또한 제 2 다이 조립체(50)에 대해 측방향으로 이동되어 있는 제 1 다이 조립체(10)의 예를 도시하고, 여기서 이동은 수용 특징부(62)의 요소(66)에 접촉하는 페그(45)에 의해 제한된다. 그 결과, 게다가, 열 압축은 페그(45)의 얇아진 페그 특징부(32) 상의 재유동된 금속(44)이 재유동된 금속(44)과 제 1 다이 조립체(10)의 얇아진 페그 특징부(32)와 도 7의 제 2 다이 조립체(50)의 요소(66) 사이, 특히 도 8의 금속간 접합부(74) 내로 금속간 화합물을 형성하게 한다. 금속간 화합물(72, 74)의 형성은 제 1 다이 조립체(10) 및 제 2 다이 조립체(50)의 대응 특징부의 금속의 소비를 초래한다.

[0030]

도 9는 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체의 제조에 사용되는 제 1 다이부(10) 및 제 2 다이부(50)의 인접면의 평면도이다. 특히, 제 1 다이부(10) 및 제 2 다이부(50)의 인접한 상부면은 도면 부호 77에 의해 더 지시된 바와 같이 분리이격되어 있는 것으로서 도시되어 있다. 제 1 다이부(10)의 면은 마이크로패드들(28, 82)(상위의 재유동된 금속은 도시되어 있지 않음) 및 페그들(45, 78)을 포함하고, 마이크로패드(82) 및 페그(78)는 전술된 바와 같은 마이크로패드(28)(상위의 재유동된 금속을 가짐) 및 페그(45)와 각각 유사하다. 도 5에 도시된 단면도는 도 9의 제 1 다이부(10) 상의 라인 5-5를 따라 취한 것이다. 제 2 다이부(50)의 면은 마이크로패드들(68, 84) 및 수용 특징부들(62, 80)을 포함하고, 마이크로패드(84) 및 수용 특징부(80)는 전술된 바와 같이 마이크로패드(68) 및 수용 특징부(62)와 각각 유사하다. 도 6에 도시된 단면도는 도 9의 제 2 다이부(50) 상의 라인 6-6을 따라 취한 것이다. 인접면이 서로 적층하여 배치될 때, 마이크로패드(28)[재유동된 금속(42)은 도 9에는 도시되어 있지 않음]는 마이크로패드(68)를 위에 놓이고, 마이크로패드(82)(재유동된 금속은 도 9에는 도시되어 있지 않음)는 마이크로패드(84)를 위에 놓이고, 페그(45)는 수용 특징부(62) 내에 배치되고, 페그(78)는 수용 특징부(80) 내에 배치된다. 제 1 및 제 2 다이 조립체 사이에 페그 및 수용 특징부를 가짐으로써, 제 2 다이부에 대한 제 1 다이부의 배치 및 임의의 후속의 이동이 예를 들어 경계부(86)에 의해 형성된 바와 같은 구역에 의해 수용된다.

[0031]

도 10 및 도 11은 본 발명의 일 실시예에 따른 수용 특징부를 갖는 3-D 반도체 다이 구조체에 사용하기 위한 제 1 다이부(10)의 페그 특징부(45) 및 제 2 다이부(50)의 수용 특징부(62)의 더 상세한 도면이다. 도 10은 얇아진 페그 특징부(32)[용이한 도시를 위해 도시되지 않은 상위의 재유동된 금속(44)을 가짐]을 포함하는 페그(45)의 평면도를 제공한다. 도 10은 수용 특징부(62)의 평면도를 더 제공한다. 본 명세서에서 전술된 바와 같이, 수용 특징부(62)는 요소들(64, 66)을 포함한다. 수용 특징부(62)는 본질적으로 요소들(64, 66)과 유사한 추가의 요소들(88, 90, 92, 94, 96, 98)을 포함한다. 도 10의 도면은 페그(45)와 수용 특징부(62)의 포위 요소 사이의 바람직한 간격을 더 도시한다. 특히, 수용 특징부(62)의 요소 사이에 대략 중심에 있을 때, 페그(45)는 화살표 100 및 102에 의해 표현된 바와 같이 다이부 수용 특징부들(64, 66, 88, 90, 92, 94, 96, 98) 상에 취출 및 배치될 때 다이부 수용 페그(45)의 배치 오정렬의 정도의 양만큼 수용 특징부로부터 이격된다. 페그(45) 및 요소들(64, 66)을 포함하는 도 7에 도시된 단면의 부분은 도 10의 라인 7-7을 따라 취한 것이다.

[0032]

도 10을 계속 참조하면, 요소들(64, 88, 90, 66, 92, 94, 96, 98)은 유기 접착 재료의 진입 및 진출을 가능하게 하는 데는 충분하지만, 인접한 요소들 사이를 페그(45)가 통과하기에는 충분하지 않은 양 만큼 인접한 요소들로부터 이격되어 있다. 따라서, 페그(45)는 수용 특징부(62)의 요소들(64, 88, 90, 66, 92, 94, 96, 98)에 의해 형성된 포함 영역(99) 내에서의 이동이 제한된다. 점성 금속의 진입은 도면 부호 104에 의해 지시된 바와 같이 수용 특징부의 2개의 인접한 요소 상 및/또는 사이에서 임의의 방향으로부터 발생할 수 있다. 더욱이, 점성 재료의 진출은 예를 들어 도면 부호 106 및 108에 의해 지시된 바와 같이 점성 재료의 진입에 만나지 않는 임의의 방향에서 발생할 수 있다. 점성 재료는 본 명세서에서 전술된 바와 같이 유기 접착 재료(70)에 대응한다.

[0033]

도 11은 이하의 차이점을 갖는 도 10에 도시된 것과 유사한 페그(45) 및 수용 특징부(62)의 평면도를 제공한다. 도 11에서, 페그(45)는 수용 특징부(62)에 대해 시프트되거나 이동된다. 특히, 페그(45)는 수용 특징부(62)의 우측면으로 이동되어 있지만, 요소들(66, 92)의 존재에 의해 우측으로 더 이동하는 것이 방지된다. 전술된 바와 같이, 수용 특징부의 인접한 요소들 사이의 간격은 유기 접착 재료의 진입 및 진출을 위해 충분하지만, 페그(45)가 수용 특징부의 경계부(99)를 지나 이동하는 것을 허용하기에는 충분하지 않다. 점성 재료의 진입은 도면 부호 104로 지시된 바와 같이 수용 특징부의 2개의 인접한 요소 위 및/또는 사이의 임의의 방향으로부터 발생할 수 있다. 더욱이, 점성 재료의 진출은 예를 들어 도면 부호 108 및 110으로 지시된 바와 같이 점성 재료의 진입에 만나지 않는 임의의 방향에서 발생할 수 있다. 도 11에서, 도 10의 이전의 진출(106)은 요소들(66, 92)에 인접한 페그(45)의 존재에 의해 차단된다. 더욱이, 페그(45) 및 요소들(64, 66)을 포함하는 도 8에 도시된 단면의 부분은 도 11의 라인 8-8을 따라 취한 것이다.

- [0034] 수용 특징부(62)의 요소들(64, 88, 90, 66, 92, 94, 96, 98)의 수 및 구성은 도면에 도시된 것들과 상이할 수 있다. 특정 치수, 구성 또는 배열 및 인접한 요소 사이의 상호 간격은 본 명세서에 개시된 바와 같이 수용 특징부를 갖는 소정의 3-D 반도체 다이 구조체의 요건에 따라 선택될 수 있다. 게다가, 제 1 다이부 및 수용 특징부의 페그 및 마이크로패드 및 제 2 다이부의 마이크로패드는 최종적인 3-D 반도체 다이 구조체의 제 1 다이부 및 제 2 다이부의 상보적인 특징부를 형성한다.
- [0035] 본 명세서에 설명된 반도체 기판은 갈륨비소, 실리콘 게르마늄, 실리콘-온-절연체(SOI), 실리콘, 단결정 실리콘 등 및 이들의 조합과 같은 임의의 반도체 재료 또는 재료의 조합일 수 있다.
- [0036] 이제, 제 1 접점 연장부를 갖고 제 1 다이 상에서 제 1 높이로 연장하는 페그를 갖는 제 1 다이와, 제 1 접점 연장부에 접속된 제 2 접점 연장부를 갖고 페그를 둘러싸는 제 2 다이 상에서 제 2 높이로 연장하는 수용 특징부를 갖는 제 2 다이를 포함하고, 페그는 수용 특징부를 지나 연장하는 다이-온-다이 조립체가 제공되어 있다는 것이 이해될 수 있을 것이다. 페그는 제 1 다이에 인접한 제 1 금속과, 제 1 다이로부터 이격하여 페그의 단부 상에 있는 제 2 금속을 포함할 수 있다. 일 실시예에서, 제 2 금속은 주석을 포함하고, 제 1 높이는 제 2 높이보다 크다. 다른 실시예에서, 제 2 금속과의 경계면에서의 제 1 금속의 면적은 144 제곱 마이크론 미만이다. 다른 실시예에 따르면, 제 1 높이와 제 2 높이의 합은 제 1 접점 연장부의 높이와 제 2 접점 연장부의 높이의 합을 초과한다.
- [0037] 다른 실시예에서, 수용 특징부는 제한된 이동 영역을 형성하는 제 2 다이로부터 연장하는 복수의 요소를 포함하고, 페그는 제한된 이동 영역 내에 있다. 또 다른 실시예에서, 수용 특징부는 제 1 다이에 대한 제 2 다이의 이동을 제한하여 제 1 외부 접점이 소정 공차 내에서 제 2 외부 접점에 정렬되게 한다. 또 다른 실시예에서, 제 1 다이는 제 2 페그를 갖는 것을 추가적인 특징으로 하고, 제 2 다이는 제 2 페그를 둘러싸는 제 2 다이 상에서 제 2 높이로 연장하는 제 2 포함 영역을 갖는 것을 추가적인 특징으로 한다.
- [0038] 다른 실시예에서, 다이-온-다이 조립체의 형성 방법은, 제 1 반도체 다이 상에 제 1 외부 접점을 형성하는 단계와, 제 1 외부 접점 위를 포함하는 제 1 반도체 다이 위에 제 1 시드층을 형성하는 단계와, 제 1 시드층 위에 제 1 개구 및 제 2 개구를 갖는 제 1 포토레지스트 층을 형성하는 단계로서, 제 1 개구는 제 1 외부 접점 위에 있는, 제 1 포토레지스트 층을 형성하는 단계와, 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계와, 제 1 포토레지스트 층을 제거하는 단계와, 제 1 도금된 접점 및 페그에 인접한 영역에서 제 1 시드층을 제거하는 단계를 포함한다. 이 방법은 제 2 반도체 다이 상에 제 2 외부 접점을 형성하는 단계와, 제 2 외부 접점 위를 포함하는 제 2 반도체 다이 위에 제 2 시드층을 형성하는 단계와, 제 2 시드층 위에 제 3 개구 및 링 개구를 갖는 제 2 포토레지스트 층을 형성하는 단계로서, 제 3 개구는 제 2 외부 접점 위에 있는, 제 2 포토레지스트 층을 형성하는 단계와, 제 3 개구 내에 제 2 도금된 접점을 형성시키도록 하고, 제 1 반도체 다이와 제 2 반도체 다이 사이의 이동을 제한하는데 유용한 포함 영역을 형성하기에 유용한 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계와, 제 2 포토레지스트 층을 제거하는 단계와, 제 2 도금된 접점과 수용 특징부에 인접한 영역들에서 제 2 시드층을 제거하는 단계를 추가로 포함한다. 이 방법은 제 1 도금된 접점이 제 2 도금된 접점과 접촉하고 페그가 포함 영역 내에 있도록 제 2 반도체 다이와 접촉하게 제 1 반도체 다이를 배치하는 단계를 추가로 포함한다.
- [0039] 다른 실시예에서, 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 제 1 도금된 접점의 높이보다 높은 높이로 형성되어 있는 페그를 추가적인 특징으로 한다. 게다가, 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 제 1 개구 내에 제 1 도금된 부분을, 제 2 개구 내에 제 1 페그부를, 제 1 도금된 부분 상에 제 1 금속층을, 그리고 제 1 페그부 상에 제 2 금속층을 형성하는 것을 추가적인 특징으로 한다. 더욱이, 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 제 1 금속층 및 제 2 금속층이 주석을 포함하는 것을 추가적인 특징으로 한다. 더욱이, 제 1 포토레지스트 층을 형성하는 단계는 제 2 개구의 면적보다 큰 면적을 갖는 제 1 개구를 추가적인 특징으로 한다. 또한, 시드층을 제거하는 단계는 제 1 페그부의 상부면이 144 제곱 마이크론 이하의 면적을 갖도록 페그의 폭을 감소시키는 것을 추가적인 특징으로 한다.
- [0040] 다른 실시예에 따르면, 제 2 포토레지스트 층을 형성하는 단계는, 페루프로 배열된 제 2 포토레지스트 층 내의 복수의 개구를 포함하는 링 개구를 추가적인 특징으로 한다. 제 3 개구 내에 제 2 도금된 접점 및 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계는 수용 특징부가 페루프로 배열된 복수의 금속 요소를 포함하도록 복수의 개구 내에 형성되어 있는 수용 특징부를 추가적인 특징으로 한다.

- [0041] 다른 실시예에 따르면, 이 방법은 다음의 단계를 더 포함한다. 즉, 제 1 시드층 위에 제 1 포토레지스트 층을 형성하는 단계는 제 5 개구를 갖는 제 1 포토레지스트 층을 추가적인 특징으로 하고, 제 1 개구 내에 제 1 도금된 접점 및 제 2 개구 내에 페그를 형성시키도록 하는 도금 단계를 수행하는 단계는 제 5 개구 내에 제 2 페그를 형성하는 것을 추가적인 특징으로 하며, 제 1 도금된 접점 및 페그에 인접한 영역들에서 제 1 시드층을 제거하는 단계는 제 2 페그에 인접한 제 1 시드층을 또한 제거하고, 제 2 시드층 위에 제 2 포토레지스트 층을 형성하는 단계는 제 2 링 개구를 갖는 제 2 포토레지스트 층을 추가적인 특징으로 하며, 제 3 개구 내에 제 2 도금된 접점 및 링 개구 내에 수용 특징부를 형성시키도록 하는 도금 단계를 수행하는 단계는 제 1 반도체 다이와 제 2 반도체 다이 사이의 이동을 제한하는데 유용한 제 2 포함 영역을 형성하기에 유용한 제 2 링 개구 내에 제 2 수용 특징부를 형성시키도록 하는 것을 추가적인 특징으로 하고, 수용 특징부 및 제 2 도금된 접점에 인접한 영역들에서 제 2 시드층을 제거하는 단계는 제 2 수용 특징부에 인접한 제 2 시드층을 제거하는 것을 추가적인 특징으로 하며, 제 1 반도체 다이를 제 2 반도체 다이와 접촉하게 배치하는 단계는 제 2 포함 영역 내에 있는 제 2 페그를 추가적인 특징으로 한다.
- [0042] 다른 실시예에 따르면, 다이-온-다이 조립체를 형성하는 방법은, 제 1 반도체 다이로부터 연장하는 제 1 반도체 다이 상에 제 1 접점 연장부를 형성하고 제 1 반도체 다이 상에 제 1 페그 및 제 2 페그를 형성하는 단계와, 제 2 반도체 다이 상에 제 2 접점 연장부를 형성하고 제 1 포함 영역을 둘러싸는 제 1 수용 특징부 및 제 2 포함 영역을 둘러싸는 제 2 수용 특징부를 형성하는 단계와, 제 1 접점 연장부를 제 2 접점 연장부와 접촉하게, 제 1 페그를 제 1 포함 영역 내에, 제 2 페그를 제 2 포함 영역 내에 배치하는 단계와, 제 1 및 제 2 접점 연장부의 측방향 이동이 제 1 포함 영역 내에 있는 제 1 페그 및 제 2 포함 영역에 있는 제 2 페그에 의해 소정 양으로 제한하면서 제 1 접점 연장부 및 제 2 접점 연장부를 열 압축 접합하는 단계를 포함한다. 다른 실시예에서, 제 1 접점 연장부를 형성하는 단계와 제 2 접점 연장부를 형성하는 단계 중 적어도 하나는 주석의 증착 및 어닐링을 수행하는 것을 추가적인 특징으로 하고, 여기서 제 1 접점 연장부의 높이와 제 2 접점 연장부의 높이의 합은 제 1 페그의 높이와 제 1 포함 영역의 높이의 합보다 작다.
- [0043] 본 발명을 구현하는 장치는 대부분 당 기술 분야의 숙련자들에게 알려진 구성 요소로 구성되기 때문에, 그 특정 상세는 본 발명의 기초적인 개념의 이해 및 인식을 위해 그리고 본 발명의 교시로부터 모호하게 하거나 혼란스럽게 하지 않기 위해 전술된 바와 같이 필요하다고 고려되는 것보다 더 상세한 정도로는 설명되지 않을 것이다.
- [0044] 더욱이, 상세한 설명 및 청구범위에서 용어 "전방", "후방", "상부", "하부", "위에", "아래에" 등은 존재한다면 설명적인 목적으로 사용된 것이고 반드시 영구적인 상대 위치를 설명하기 위한 것은 아니다. 이와 같이 사용된 용어는 적절한 상황 하에서 상호 교환 가능하여, 본 명세서에 설명된 발명의 실시예가 예를 들어 본 명세서에 예시되거나 다른 방식으로 설명된 것들 이외의 배향으로 작동할 수 있다는 것이 이해된다.
- [0045] 본 발명이 특정 실시예를 참조하여 본 명세서에 설명되었지만, 다양한 변형 및 변경이 이하의 청구범위에 설명된 바와 같은 본 발명의 범주로부터 벗어나지 않고 이루어질 수 있다. 예를 들어, 제 1 다이는 페그 및 수용 특징부의 모두를 포함할 수 있고, 제 2 다이는 수용 특징부 및 페그 중 상보적인 대응하는 것들을 포함한다. 게다가, 본 발명의 실시예는 현재 및 미래의 임의의 기술 발생에 사용되는 3D 일체화에 대해 구현될 수 있다. 따라서, 명세서 및 도면은 제한적인 의미에서보다는 예시적인 의미로 간주되어야 하고, 모든 이러한 변형은 본 발명의 범주 내에 포함되는 것으로 의도된다. 특정 실시예에 대해 본 명세서에 설명된 임의의 이득, 장점 또는 문제점의 해결책은 임의의 또는 모든 청구범위의 중대한, 필요한 또는 필수적인 특징 또는 요소로서 간주되도록 의도되는 것은 아니다.
- [0046] 본 명세서에 사용될 때, 용어 "결합된"은 직접 결합 또는 기계적인 결합에 한정되도록 의도되는 것은 아니다.
- [0047] 더욱이, 본 명세서에 사용될 때 단수 표현의 용어는 하나 또는 하나 초과로서 정의된다. 또한, 청구범위에서 "적어도 하나" 및 "하나 이상"과 같은 수식 구문의 사용은, 동일한 청구항이 수식 구문 "하나 이상" 또는 "적어도 하나" 및 단수 표현의 용어를 포함할 때에도, 단수 표현에 의한 다른 청구항 요소의 설명이 단지 하나의 이러한 요소만을 포함하는 발명으로 이러한 설명된 청구항 요소를 포함하는 임의의 특정 청구항을 한정하는 것은 아니다. 이러한 사항은 다른 단수 표현의 용어의 사용에 대해서도 적용된다.
- [0048] 달리 언급되지 않으면, "제 1" 및 "제 2"와 같은 용어는 이러한 용어들이 설명하는 요소들을 임의적으로 구별하는데 사용된다. 따라서, 이들 용어는 반드시 이러한 요소의 임시 또는 다른 우선 순위를 지시하도록 의도된 것은 아니다.


부호의 설명

[0049]


- | | |
|----------------|----------------|
| 10: 제 1 다이 | 12: 반도체 다이 |
| 14: 접점 패드 | 18: 패시베이션 층 |
| 20: 시드층 | 22: 포토레지스트 |
| 24, 26: 제 1 개구 | 28: 접점 패드 |
| 30: 코너부 | 32: 페그 특징부 |
| 34, 36: 금속 | 38, 40: 돌출 구역 |
| 45: 페그 | 46, 46: 높이 |
| 50: 제 2 다이 조립체 | 52: 반도체 다이 |
| 54: 접점 패드 | 56: 비아 |
| 58: 패시베이션 층 | 60: 시드층 |
| 62: 수용 특징부 | 64, 66: 특징부 요소 |

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

