

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第4002336号  
(P4002336)

(45) 発行日 平成19年10月31日(2007.10.31)

(24) 登録日 平成19年8月24日(2007.8.24)

(51) Int.C1.

F 1

|                   |                  |                   |             |
|-------------------|------------------|-------------------|-------------|
| <b>H04L 12/44</b> | <b>(2006.01)</b> | <b>H04L 12/44</b> | <b>300</b>  |
| <b>H04L 12/66</b> | <b>(2006.01)</b> | <b>H04L 12/66</b> | <b>Z</b>    |
| <b>G06F 13/00</b> | <b>(2006.01)</b> | <b>G06F 13/00</b> | <b>353B</b> |

請求項の数 4 (全 135 頁)

(21) 出願番号

特願平9-361536

(22) 出願日

平成9年12月26日(1997.12.26)

(65) 公開番号

特開平10-210070

(43) 公開日

平成10年8月7日(1998.8.7)

審査請求日

平成16年12月24日(2004.12.24)

(31) 優先権主張番号

774602

(32) 優先日

平成8年12月30日(1996.12.30)

(33) 優先権主張国

米国(US)

(73) 特許権者 591030868

コンパック・コンピューター・コーポレーション

COMPAQ COMPUTER CORPORATION

アメリカ合衆国テキサス州77070, ヒューストン, ステイト・ハイウェイ 249, 20555 20555 State Highway 249, Houston, Texas 77070, United States of America

(74) 代理人 100089705

弁理士 社本 一夫

最終頁に続く

(54) 【発明の名称】ネットワーク・スイッチのためのマルチポート・ポーリング・システム

## (57) 【特許請求の範囲】

## 【請求項 1】

ネットワーク・スイッチであって、

ネットワーク・デバイスとの間でデータを受信および送信するように構成された複数のネットワーク・ポートと、

前記複数のネットワーク・ポートと結合され、前記複数のネットワーク・ポート間のデータの流れを制御するスイッチ・マネジャと、

個々のポートでのデータ使用可能度を判定するように動作するロジックとを備え、

前記複数のネットワーク・ポートの各ネットワーク・ポートがポート状態ロジックと関連し、該ポート状態ロジックは、対応するネットワーク・ポートがネットワーク・デバイスからデータを受信したかについて、および、対応するネットワーク・ポートがネットワーク・デバイスへ送信するデータを受信するための使用可能なスペースを有するかについてを示す状態信号を供給するように構成されること、

前記状態信号を受信する前記複数のネットワーク・ポートの各ネットワーク・ポートの前記ポート状態ロジックを周期的にポーリングするように構成されたポーリング・ロジックと、

前記複数のネットワーク・ポートの各ネットワーク・ポートに対する前記状態信号を示す値を記憶するメモリと

を特徴とするネットワーク・スイッチ。

10

**【請求項 2】**

請求項 1 に記載のネットワーク・スイッチであって、

前記ポーリング・ロジックは、問い合わせ信号を周期的にアサートするため、および前記複数のネットワーク・ポートの各ネットワーク・ポートから送信状態信号及び受信状態信号を受信するためのロジックを含み、

前記複数のネットワーク・ポートの各ネットワーク・ポートの前記ポート状態ロジックは、前記問い合わせ信号を受信し、対応するネットワーク・ポートが前記スイッチ・マネージャからデータを受信するための場所を有するかを示す送信状態信号をアサートするため、および、前記対応するネットワーク・ポートがネットワーク・デバイスからデータを受信したかを示す受信状態信号をアサートするためのロジックを含む、

ことを更に特徴とするネットワーク・スイッチ。

**【請求項 3】**

請求項 2 に記載のネットワーク・スイッチであって、

複数のマルチポート・デバイスを特徴とし、該複数のマルチポート・デバイスの各々は、前記複数のネットワーク・ポートのサブセットを実施するように動作し、且つその各々は、前記問い合わせ信号を受信するため、および、前記複数のマルチポート・デバイスの各マルチポート・デバイスの前記複数のネットワーク・ポートの前記サブセットの各ネットワーク・ポートの状態を示す、対応する多重化された送信状態信号及び対応する多重化された受信状態信号を供給するための、ポート状態ロジックを含むことと、

前記ポーリング・ロジックは、前記複数のネットワーク・ポートの各ネットワーク・ポートの状態を判定するために、前記複数のマルチポート・デバイスから、複数の多重化された送信状態信号及び複数の多重化された受信状態信号を受信するように構成される、

ことを更に特徴とするネットワーク・スイッチ。

**【請求項 4】**

請求項 3 に記載のネットワーク・スイッチであって、前記複数のマルチポート・デバイスの各マルチポート・デバイスは、前記複数のネットワーク・ポートの 4 つまでのネットワーク・ポートを受け入れるカッド・カスケード・マルチポート・デバイスを備える、ネットワーク・スイッチ。

**【発明の詳細な説明】****【0001】****【発明の属する技術分野】**

本発明は、ネットワーク用デバイスの分野に関連し、特に、ネットワーク・スイッチのためのマルチポート・ポーリング・システムに関する。

**【0002】****【従来の技術】**

ファイル及びリソースを共用するための、又は 2 つ又はそれ以上のコンピュータ間の通信を可能にするための多くの異なる種類のネットワーク及びネットワーク・システムがある。ネットワークは多種の特徴及び機能、例えば、メッセージ容量、ノードが分散される範囲、ノード又はコンピュータのタイプ、ノードの関係、トポロジー的又は論理的及び／又は物理的なレイアウト、ケーブル型及びデータ・パケット・フォーマットを基にしたアーキテクチャ又は構造、アクセス可能性その他を基にして分類できる。例えば、ネットワークのレンジ（範囲）は、例えば、建物のオフィス又は床の内部のローカル・エリア・ネットワーク（LAN）や、大学の構内や町や州を横切って広がる広域ネットワーク（WAN）や、国境などを横切って広がるグローバル・エリア・ネットワーク（GAN）のような、ノードが分散される距離を言及する。

**【0003】**

ネットワークの構造は、一般に、用いられるケーブル又は媒体（メディア）及びメディアのアクセス、及びメディアを通して送信されるデータのパケットの構造を言及する。多種の構造が一般的であり、それらは、10 メガビット／秒（Mbps）（例えば、10 Base-T、10 Base-F）で動作するための同軸のねじられたペアの又は光ファイバ

10

20

30

40

50

・ケーブルを用いるイーサネット又は100Mbps（例えば、100Base-T、100Base-FX）で動作する高速イーサネットを含む。ARCnet（Attached Resource Computer Network、アタッチト・リソース・コンピュータ・ネットワーク）は、2.5Mbpsで動作する同軸のねじられたペアの又は光ファイバ・ケーブルを用いる比較的安価なネットワーク構造である。トーカン・リング（Token Ring）・トポロジーは、1～16Mbpsの間で動作するために特別のIBMのケーブル又は光ファイバ・ケーブルを用いる。もちろん、多くの他の種類のネットワークが知られていて、使用可能である。

#### 【0004】

一般に各ネットワークは2つ以上のコンピュータを含み、それらはしばしばノード又はステーションと呼ばれ、それらは、ノード間でデータをリレーするため、送信するため、反復するため、変換するため、フィルタリングするためその他のための多種の他のネットワーク・デバイス及び選択されたメディアを通じて結合される。用語「ネットワーク・デバイス」は、一般に、コンピュータ、それらのネットワーク・インターフェース・カード（NIC）、及び、幾つかの例として、リピータ、ブリッジ、スイッチ、ルータ、ブルータなどのネットワーク上の多種の他のデバイスを言及する。所与の通信プロトコルに従って動作するネットワークは、一つ以上のリピータ（中継器）、ブリッジ又はスイッチを用いることによって広げることができる。リピータは、物理層で機能し、受信した各パケットを各ポートに再送信するハードウェアデバイスである。ブリッジは、OSI参照モデルのデータ・リンク層で動作し、各ネットワーク・セグメント上のパケットをフィルタリングして不要なパケットの伝搬量を減少することによって効率を向上させる。

#### 【0005】

ネットワーク・スイッチはマルチポート・ブリッジと機能的に類似であるが、より効率的であり、ネットワーク中でネットワーク・トラフィックを導くための、幾つかの類似のネットワークに結合するための複数のポートを含む。ネットワーク・スイッチは、バスをまたいだポートに結合され、ポート間のデータフロー（データの流れ）を制御するためのスイッチング・マトリクス又はそれと同様のものを含む。スイッチング・マトリクスは、ポートがネットワーク・デバイスからデータを受信したときに、及びポートが送信のためにデータを受信するために使用可能であるときに、何らかの判定をしなければならない。

#### 【0006】

【発明が解決しようとする課題】  
ネットワーク・スイッチのポートの受信状態及び送信状態を判定するための効率的なシステムを提供することが望まれる。

#### 【0007】

【課題を解決するための手段】  
本発明に従うネットワーク・スイッチのためのマルチポート・ポーリング・システムは、複数のネットワーク・デバイス中の通信を可能にし、ネットワーク・デバイスからデータを受信するため及びネットワーク・デバイスにデータを送信するための複数のネットワーク・ポートを含む。各ポートは、対応するポートがネットワーク・デバイスからデータを受信したかを、及び対応するポートがネットワーク・デバイスに送信するためにデータを受信するための使用可能なスペースを有するかを示すポート状態信号を供給するためのポート状態ロジックを含む。ネットワーク・スイッチは、ポート間のデータの流れを制御するためのスイッチ・マネージャを更に含む。スイッチ・マネージャは、状態信号を受信するために各ポートのポート状態ロジックを周期的にポーリング（ポール）するためのポーリング・ロジックと、各ポートに対する状態信号を示す値を記憶するためのメモリとを含む。このようにして、すべてのポートがポーリングされ、各ポートの受信及び送信状態がメモリに維持される。これによって、仲裁（アビトレーション）及びコントロール・ロジックを容易にする。このロジックは、メモリを見直して、ソース・ポートからいつデータを受信するか、及び送信のために受信したデータをいつ1つ又はそれ以上の宛て先ポートに供給するかを決定する。

#### 【0008】

10

20

30

40

50

ポーリング・ロジックは、好適には、問い合わせ (query) 信号を周期的にアサートするため、及びネットワーク・ポートの各々から送信状態信号及び受信状態信号を受信するためのロジックを含む。更に、各ポートのポート状態ロジックは、問い合わせ信号を受信するため、ポートがスイッチ・マネジャからデータを受信するための場所を有するかを示すために送信状態信号をアサートするための、及び、ポートがネットワーク・デバイスからの受信したデータを有するかを示すために受信状態信号をアサートするためのロジックを含む。このように、ポーリング・ロジックは、問い合わせ信号を周期的にアサートし、複数のポートを同時にポーリングを行うために複数の送信状態信号及び受信状態信号を受信する。

## 【0009】

例示する特定的な実施例において、ネットワーク・スイッチは幾つかのマルチポート・デバイスを含み、その各々はネットワーク・ポートの2又はそれ以上を実施するためのものであり、各々はポート状態ロジックを含む。各マルチポート・デバイスに対するポート状態ロジックは、問い合わせ信号を受信し、そのポートの各々の状態を示す対応する多重化された送信状態信号及び対応する多重化された受信状態信号を供給する。即ち、ポーリング・ロジックは、マルチポート・デバイスから複数の多重化された送信状態信号及び複数の多重化された受信状態信号を受信する。好適には、各マルチポート・デバイスは、4ポートまで含むことができるカッド・カスケード (quad cascade) ・マルチポート・デバイスである。各マルチポート・デバイスのためのポート状態ロジックは、そのポート間で集中化しても又は分散しても何れでもよいことに留意されたい。

## 【0010】

ネットワーク・スイッチのメモリは、何れのポートがネットワーク・デバイスへ送信するためのデータを受信するためのスペースを有することを示したかを示すためのプログラマブル送信リストと、何れのポートがネットワーク・デバイスからデータを受信したことを見たかを示すためのプログラマブル受信リストとを記憶する。ポーリング・ロジックは、状態信号を監視するため及び送信リストを周期的に更新するための送信状態マシンを含む。更に、ポーリング・ロジックは、状態信号を監視するため及び受信リストを周期的に更新するための受信状態マシンを含む。好適には、送信リストはポートの各々に対する送信アクティブ・ビットを含み、送信状態マシンは、対応するネットワーク・ポートがデータを受信するためのスペースを有することを示すときに、対応する送信アクティブ・ビットをセットする。対応する送信アクティブ・ビットは、対応するネットワーク・ポートに送信するためのデータが供給されたときにクリアされる。更に、受信リストはポートの各々に対する受信アクティブ・ビットを含み、受信状態マシンは、対応するネットワーク・ポートがネットワーク・デバイスからの受信したデータを有することを示すときに、対応する受信アクティブ・ビットをセットする。対応する受信アクティブ・ビットは、データが対応するネットワーク・ポートから読み出されたときにクリアされる。

## 【0011】

送信リストはポートの各々に対する送信優先順位 (プライオリティ) カウントを含み、送信状態マシンは、対応するネットワーク・ポートがデータを受信するためのスペースを有することを示すときに、対応する送信優先順位カウントを更新する。受信リストはポートの各々に対する受信優先順位カウントを含み、受信状態マシンは、対応するネットワーク・ポートがネットワーク・デバイスからの受信したデータを有することを示すときに、対応する受信優先順位カウントを更新する。優先順位カウントは、好適には、先着順サービス (F C F S) 優先順位スキーム、又は所定の重み (ウェイト) ファクタ優先順位スキームを基にする。ひとたび送信及び／又は受信優先順位カウントがポートに割り当てられると、カウントは、そのポートにサービスが行われるまで優先順位を維持するためにマスクされる。

## 【0012】

仲裁及びコントロール・ロジックは、送信リスト及び受信リストを見直し、ポートにサービスを行い、対応する送信アクティブ・ビット及び受信アクティブ・ビットをクリアする

10

20

30

40

50

。仲裁及びコントロール・ロジックは、優先順位カウントを基にして最高の優先順位を有するポートを判定し、適当な転送動作を行うための送信及び受信ロジック部を含む。

【0013】

好適な実施例において、ネットワーク・ポートの各々は、ネットワーク・デバイスへの送信のためのデータを記憶するための送信バッファと、ネットワーク・デバイスから受信したデータを記憶するための受信バッファとを含む。ポートの各々のポート状態ロジックは、送信バッファが少なくとも所定のバス転送サイズと等しい使用可能スペース量を有することを示す送信状態信号をアサートするための送信状態ロジックと、受信バッファがネットワーク・デバイスから少なくともバス転送サイズと等しいデータ量を受信したことを示す受信状態信号をアサートするための受信状態ロジックとを更に含む。

10

【0014】

本発明に従うネットワーク・スイッチは、1つ又はそれ以上のネットワーク・プロトコルに従うデータ・パケットを送信及び受信するための複数のネットワーク・デバイスを含むネットワーク・システムにおいて好適に用いられる。ネットワーク・スイッチは、データ・パケットを転送するためにネットワーク・デバイスの1つ又はそれ以上に結合するための複数のポートを含む。ネットワーク・スイッチは、ポートの各々の受信及び送信状態を連続的に判定するポーリング・システムを含み、ポートの各々は、対応する受信状態信号を供給することによって、及びそのポートの送信状態を示す対応する送信信号を供給することによって、問い合わせ信号に応答する。

20

【0015】

本発明に従うポーリング・システムが、ネットワーク・スイッチのポートの受信状態及び送信状態を決定するための効率的なシステムを提供することが理解される。

【0016】

【発明の実施の態様】

図1を参照すると、本発明に従って構成されたネットワーク・スイッチ102を含むネットワーク・システム100の簡略図が示されている。ネットワーク・スイッチ102は、それぞれが適当なメディア・セグメント108を介して“A”ネットワーク106の1つと結合およびこれと交信する1つまたは複数の“A”ポートを含む。各メディア・セグメント108は、よった対のワイヤ・ケーブル、光ファイバ・ケーブルその他のような、ネットワーク・デバイスを接続するための任意のタイプの媒体である。ポート104は、ネットワーク・スイッチ102とネットワーク106の各々との間ににおける双方向通信またはデータ・フローを可能ならしめる。このような双方向データ・フローは、例えば半二重モードあるいは全二重モードのような、いくつかのモードのいずれか1つのモードに従う。図1に示すように、“j”+1までのネットワーク106が存在し、それにAネットワーク(A-NETWORK)0、Aネットワーク1、…、Aネットワークjという名称が付与されており、各ネットワーク106は、それぞれAポート(A-PORT)0、Aポート1、…、Aポートjという名称が付与されているj+1個のポート104のうち対応する1つを介してネットワーク・スイッチ102に結合する。ネットワーク・スイッチ102は、対応する数までのネットワーク106に結合すべく任意の数のポート104を含むことができる。本明細書で説明する実施例において、jは24までのネットワーク106との結合のための全部で24のポートに対するために23に等しい整数である。本明細書においては、これらのポートを一括してポート104と呼ぶか、あるいは個別にポート(PORT)0、ポート1、ポート2、…、ポート23と呼称する。

30

【0017】

同様に、ネットワーク・スイッチ102はさらに、それぞれが適当なメディア・セグメント114を介して“B”ネットワーク112に結合およびこれとインタフェースする1つまたは複数の“B”ポート110を含む。また、各メディア・セグメント114は、よった対のワイヤ・ケーブル、光ファイバ・ケーブルその他のような、ネットワーク・デバイスを接続するための任意のタイプの媒体である。ポート110もまた双方向型であり、ネットワーク・スイッチ102とネットワーク112との間ににおけるデータ・フローを、ポ

40

50

ポート 104 に関する上述の説明と同様に可能ならしめる。本明細書で説明する実施例において、それぞれに B ネットワーク (B-NETWORK) 0、B ネットワーク 1、・・・、B ネットワーク k という名称が付与されている “k” + 1 までのネットワーク 112 との結合に備えて “k” + 1 の数のポート 110 が存在し、個別に B ポート (B-PORT) 0、B ポート 1、・・・、B ポート k と呼称する。ネットワーク・スイッチ 102 は、対応する数までのネットワーク 112 に結合すべく任意の数のポート 110 を含むことができる。本明細書に示す特定的な実施例において、K は 4 つまでのネットワーク 112 との結合のための全部で 4 個のポート 110 のために、3 に等しい整数である。“A” タイプのポートおよびネットワークは、“B” タイプのポートおよびネットワークと異なるネットワーク・プロトコルおよび / または速度で動作する。本明細書に示す特定的な実施例において、ポート 104 およびネットワーク 106 はイーサネット (Ethernet) プロトコルに従い 10 メガビット / 秒 (Mbps) で動作し、一方、ポート 110 およびネットワーク 112 はイーサネットのプロトコルに従って 100 Mbps で動作する。本明細書では、B ポート 0、B ポート 1、・・・、B ポート 3 を総称してポート 110 とし、個別にはそれぞれポート 24、ポート 25、・・・、ポート 27 と呼称する。

#### 【0018】

ネットワーク 106 および 112 は、データの入力あるいは出力のために 1 つまたは複数のデータ・デバイスもしくはデータ端末装置 (DTE)、あるいは 1 つまたは複数のデータ・デバイスを接続するために任意のタイプのネットワーク・デバイスを含む。このように、A ネットワーク 0 や B ネットワーク・1 などのようないずれのネットワークも、それ 20 ぞれ 1 つまたは複数のコンピュータ、ネットワーク・インターフェース・カード (NIC)、ワークステーション、ファイル・サーバ、モデム、プリンタ、あるいはリピータ、スイッチ、ルータ、ハブ、集信装置といったネットワーク内でのデータの受信や送信のための他のデバイスを含むことができる。例えば図 1 に示すように、いくつかのコンピュータ・システムあるいはワークステーション 120、122 および 124 は、A ネットワーク j の対応するセグメント 108 に結合されている。コンピュータ・システム 120、122 および 124 は相互に、あるいはネットワーク・スイッチ 102 を介して他のネットワークの他のデバイスと通信することができる。そこで各ネットワーク 106 および 112 は 1 つまたは複数のセグメントを介して結合された 1 つまたは複数のデータ・デバイスを表し、ネットワーク・スイッチ 102 がネットワーク 106 および 112 のいずれかの中の何れか 2 つまたはそれ以上のデータ・デバイスの間でデータの転送を行う。

#### 【0019】

ネットワーク・スイッチ 102 は、ポート 104 および 110 の各々に結合されたデータ・デバイスから情報を受け取り、その情報を他のポート 104 および 110 のいずれかのものまたは複数のものヘルーティングする (送る) 動作を一般的に行う。ネットワーク・スイッチ 102 はまた、同じネットワーク内のデータ・デバイスに対してのみと意図された、1 つのネットワーク 106 または 112 内の 1 つのデータ・デバイスから受信した情報をドロップ (落とす) するか、さもなくば無視することによって情報のフィルタリングを行う。データあるいは情報はパケットの形になっているが、各データ・パケットの形はそのネットワークがサポートしているプロトコルによって異なる。パケットは予め定義されたバイトのブロックであり、通常ヘッダ、データ、およびトレーラから成り、特定のパケットの形式はそのパケットを生成したプロトコルによって決まる。ヘッダは、一般に、宛て先のデータ・デバイスを識別する宛先アドレス、およびパケットの発信元であるデータ・デバイスを識別するソース・アドレスを含み、普通これらのアドレスは業界内での一意性を保証するメディア・アクセス・コントロール (MAC) アドレスである。1 つの宛て先デバイスに対して意図されたパケットを、ここではユニキャスト (unicast) ・パケットという。さらに、ヘッダはグループ (GROUP) ビットを含み、このビットは、そのパケットが複数の受信先デバイスに向けられたマルチキャスト (multicast) 又はブロードキャスト (BROADCAST) ・パケットであるかを表示する。もしグループ・ビットがロジック 1 (1) にセットされていれば、それはマルチキャスト・パケットであると考慮され、も 40 50

し宛先アドレスのビットがすべてロジック1(1)にセットされていれば、そのパケットはB Cパケットである。しかし、本発明の目的上、マルチキャストおよびB Cパケットを同等に扱い、以降はB Cパケットと呼称する。

#### 【0020】

図2を参照すると、ネットワーク・スイッチ102のさらに詳細なブロック図が示されている。示した実施例において、ネットワーク・スイッチ102は、6つの類似のカッド・コントローラあるいはカッド・カスケード(QC)・デバイス202を含み、それぞれが4つのポート104を組み込んでいる。QCデバイス202は、単一の特定用途向けIC(A S I C)パッケージへ統合して、あるいは示されているような個別の集積回路(IC)チップとして、任意の所望の形で実施することができる。示した実施例において、各ポート104は半二重方式により10M b p sで動作し、合計スループットが全二重で1ポートあたり20M b p sとなる。その結果、6つのQCデバイス202がすべて全二重方式で動作すれば合計で480M b p sとなる。各QCデバイス202は、好適には、QC/CPUバス204に結合したプロセッサ・インターフェース、および高速バス(H S B)206に結合したバス・インターフェースを含む。H S B206は、データ部206aおよび各種の制御及び状態信号206bを含む。H S B206は、毎秒1ギガビット以上のデータを転送する32ビット、33メガヘルツ(M H z)のバスである。

#### 【0021】

H S B206およびQC/CPUバス204はさらに、イーサネット・パケット・スイッチ・マネジャ(E P S M)210に結合される。E P S M210の実施について、本発明はなんら特定の物理的または論理的制約を課していないが、示されている実施例ではA S I Cとして実施される。E P S M210はさらに、データおよびアドレス部214aと制御信号214bを含む32ビットのメモリ・バス214を介してメモリ212に結合される。メモリ212は、好適には、特定の用途で必要に応じて任意に増設が可能ではあるが、4から16メガバイト(M B)のダイナミック・ランダム・アクセス・メモリ(D R A M)を含んでいる。E P S M210は、動作が約60ナノ秒(n s)の高速ページ・モード(F P M)のシングル・インライン・メモリ・モジュール(S I M M)、拡張データ出力(E D O)モードのD R A M S I M M、あるいは同期モードのD R A M S I M Mを含む、メモリ212の実施のための少なくとも3つの異なったタイプのD R A Mのうちのいずれか1つをサポートする。同期D R A Mは、一般に、66M H zデータ速度又は1秒あたり266M Bのバースト・データ速度を達成するために、66M H zのクロックを必要とする。E D O D R A Mは、33又は66M H zのいずれかのクロックで動作できるが、いずれのクロック速度においても33M H z、または1秒あたり133M Bの最大データ・バースト・データ速度を達成する。F P M D R A Mもまた33又は66M H zのクロックで動作が可能であるが、33M H zクロックで16M H z又は1秒あたり64M Bの最大バースト速度を達成し、66M H zクロックで22M H z又は1秒あたり88M Bのバースト速度を達成する。

#### 【0022】

メモリ・バス214は、メモリ・データ・バスMD[31:0]、データ・パリティ信号MD\_P A R[3:0]、行および列(カラム)アドレス信号MA[11:0]、ライト(書き込み)・イネーブル信号M W E \*、F P M D R A M及びE D O D R A Mの行信号又は同期D R A Mのチップ選択のいずれかであるバンク選択信号R A S[3:0]\* / S D\_C S\*[3:0]、F P M及びE D Oの列信号または同期D R A MのD Q Mであるメモリ・バイト制御信号C A S[3:0]\* / S D\_D Q M[3:0]、同期D R A Mのみへの行信号S D\_R A S\*、同期D R A Mのみへの列信号S D\_C A S\*、シリアル入力S I M M / D I M M存在検知信号P D\_S E R I A L\_I N、およびパラレル入力S I M M / D I M M存在検知信号P D\_L O A D\*を含む。

#### 【0023】

H S B206は、サンダー(Thunder)L A N(T L A N)ポート・インターフェース(T P I)220に結合され、これがさらにデータ及びアドレス信号222aおよび関連の制

10

20

30

40

50

御及び状態信号 222b を含む周辺コンポーネント相互接続 (PCI) バス 222 に結合される。PCI バス 222 は 4 つの TLAN226 に結合され、これは任意の様式で実施される。TLAN226 は、それがポート 110 の 1 つを組み込んでいる、テキサス・インストルメンツ社 (Texas Instruments, Inc.) (TI) 製の TNETE100 ThunderLAN™ (サンダー LAN、登録商標) PCI Ethernet™ (イーサネット、登録商標) コントローラが好適である。EPSM210 に対して、TPI220 は 4 つのポートをインターフェースするために、別の QC デバイス 202 と同様に HSB 上で動作する。従って、EPSM210 には实际上 7 つのカッド・ポート・デバイスが「見える」。PCI バス 222 に関しては、TPI220 が、標準 PCI バスのエミュレーションを、通常 PCI のメモリ・デバイスとインターフェースする TLAN226 の適切な動作に必要な程度まで、行う。従って、PCI バス 222 は完全に PCI に従順である必要がない。PCI バス 222 は、CPU230 をローカルの RAM234、ローカルのフラッシュ RAM236 および必要であればシリアル・ポート・インターフェース 238 に結合するためのローカル・プロセッサ・バス 232 に結合されているプロセッサ又は中央処理装置 (CPU) 230 に結合される。シリアル・ポート・インターフェース 238 は、UART または同等のものが望ましい。示した実施例においては、CPU はインテル社 (Intel) 製の 32 ビット、33MHz の i960RP CPU であるが、CPU230 は他の適切なプロセッサでも構わない。

#### 【0024】

CPU230 は、通常ネットワーク・スイッチ 102 のパワーアップで TPI220 および EPSM210 の初期設定とコンフィギュレーションの処理を行う。また、CPU230 は統計情報の監視及び収集を行い、さらに動作時にはネットワーク・スイッチ 102 の各種デバイスの機能を管理及び制御する。さらにまた CPU230 は、メモリ 212 内のハッシュ・テーブル・データを EPSM210 を通じて更新する。しかし、EPSM210 は、メモリ 212 へのアクセスを制御し、DRAM のリフレッシュ・サイクルを実行し、それによって CPU230 によるリフレッシュ動作が不要となる。このように設計されなければ、CPU230 は各リフレッシュ・サイクルの実行によよそ 6 ~ 8 バス・サイクルを要することになり、これは貴重なプロセッサ・リソースを消費することとなる。CPU230 はまた、様々な目的のための付加的なネットワーク・ポートとして機能し、従って本明細書ではポート (PORT) 28 として言及する場合がある。このように、ポート 104、110、および CPU230 は、それぞれポート 0 ~ ポート 28 を集合的に含むものである。

#### 【0025】

CPU230 はさらに、アドレス及びデータ部 218a および関連の制御及び状態信号 218b を含む CPU バス 218 を介して EPSM210 に結合される。アドレス及びデータ部 218a は、アドレスとデータ信号間で多重化されていることが望ましい。特定的には、CPU バス 218 は、アドレス / データ・バス CPU\_A\_D [31:0]、CPU230 からのアドレス・ストローブ CPU\_A\_D\_S \*、データ・バイト・イネーブル CPU\_B\_E [3:0]、リード / ライト選択信号 CPU\_W\_R \*、バースト最終データ・ストローブ CPU\_B\_L\_A\_S\_T \*、データ・レディ信号 CPU\_R\_D\_Y \*、および少なくとも 1 つの CPU 割り込み信号 CPU\_I\_N\_T \* を含む。本開示において、データまたはアドレス信号の他の通常の信号名は正のロジックを表し、その信号はハイ又はロジック 1 のときアサートされるとみなされ、後尾にアステリisks (\*) が付加された信号名は負のロジックを示し、その信号はロー又はロジック 0 のときにアサートされるとみなされる。各信号の機能的な定義は一般に直接的であって、普通はその信号名で判断され得る。

#### 【0026】

図 3 は、4 つのポート 104 の実施のための例示的な QC デバイス 202 のブロック図であり、このデバイスは 24 ポート、ポート 0 ~ ポート 23 を実施するために 6 つ複製される。特定のデバイスを 1 つ挙げれば、LSI ロジック社 (LSI Logic Corporation) (LSI) 製の L64381 カッド・カスケード・イーサネット (Quad Cascade Ethernet) 50

・コントローラ・デバイスがある。これよりグレードの高いデバイスとして、やはり L S I 製の Q E 1 1 0 カッド・カスケード・イーサネット・コントローラ・デバイスがあり、これは本明細書で説明しているような付加的機能および能力を備えている。しかし留意すべきは、本発明はポート 1 0 4 の実施をなんら特定のデバイスに限定しているものではない。示した実施例において、各 Q C デバイス 2 0 2 はポート 1 0 4 のそれぞれに対してイーサネット・コア 3 0 0 を含み、イーサネット・コア 3 0 0 は完全な同期型であって、メディア・アクセス・コントローラ、マンチェスター・エンコーダ/デコーダ、およびよった対 / A U I (接続機構インターフェース (Attachment Unit Interface)) トランシーバを含む。各イーサネット・コア 3 0 0 は、対応するセグメント 1 0 8 上の結合されているネットワーク 1 0 6 との双方向データ通信を可能とし、それぞれが対応する 1 2 8 ビット受信 F I F O (先入れ先だし (First-In, First-Out)) 3 0 2 および 1 2 8 ビット送信 F I F O 3 0 4 と結合している。各イーサネット・コア 3 0 0 は、さらに統計カウンタ 3 0 6 のブロックと結合しており、統計カウンタ 3 0 6 の各ブロックは、オンチップ・メインテナンス用に 2 5 のカウンタを含む。統計カウンタ 3 0 6 の各ブロック内のカウンタは、シンプル・ネットワーク・マネジメント・プロトコル (Simple Network Management Protocol) (S N M P) の要件に見合うのが望ましい。F I F O 3 0 2 および 3 0 4 の各々は、さらに、各 Q C デバイス 2 0 2 と E P S M 2 1 0 の間での双方向データ・フローを可能とするために H S B 2 0 6 に結合しているバス・インターフェース・ロジック 3 0 8 に結合される。各 Q C デバイス 2 0 2 は、ソース・アドレス挿入、フレーム・チェック・シーケンス (F C S) 挿入、衝突時の即時再送信、バス転送サイズ、および送信バッファ・スレッショルド・サイズといったコンフィギュレーションをプログラミング可能 (プログラマブル) するために、コンフィギュレーション及びコントロール (制御) ・ロジック 3 1 0 を含む。

#### 【 0 0 2 7 】

コンフィギュレーション及びコントロール・ロジック 3 1 0 と、統計カウンタ 3 0 6 の各ブロックと、F I F O 3 0 2 、 3 0 4 は Q C / C P U バス 2 0 4 に結合される。E P S M 2 1 0 は、C P U バス 2 1 8 と Q C / C P U バス 2 0 4 との間に別のインターフェースを提供する。このようにして、C P U 2 3 0 は、各 Q C デバイス 2 0 2 の各々、従ってポート 1 0 4 の各々に対し、そのアクティビティを初期設定、構成 (コンフィギュレーション) 、監視 (モニタ) 、および修正すべく完全なアクセスを得る。Q E 1 1 0 カッド・カスケード・イーサネット・コントローラ・デバイスは、もし背圧 (バックプレッシャ (backpressure)) 指示の受信が間に合うならば、受信されていたパケットを終了するためのジャミング・シーケンス (jamming sequence) をアサートするために背圧指示を検知するために、コンフィギュレーション及びコントロール・ロジック 3 1 0 間に付加的な接続 3 2 0 を含む。背圧指示は H S B 2 0 6 上で実行される背圧サイクルが望ましいが、背圧指示を示すために別の信号又はそれと同様のものを用いるなど、いくつかの方法の任意のものを用いることができる。

#### 【 0 0 2 8 】

ここで、ジャミング・シーケンスは「早い」又は適時だと考えられるポートで受信中のデータ・パケットの最初の 6 4 バイトの間に送信すべきであるという点に留意されたい。最初の 1 6 バイト (4 つの D W O R D ) は、後述するハッシュ・ルックアップ手順が E P S M 2 1 0 によって実行される前に要求される。最初の 1 6 バイトがおよそ 1 3 マイクロ秒 ( $\mu$  s) で転送されるように、各データ・ビットはイーサネット 1 0 B a s e - T を約 1 0 0 n s の速度で転送される。6 4 バイトがおよそ 5 1  $\mu$  s の間に受信され、それによつて、ネットワーク・スイッチ 1 0 2 は、受信された最初の 1 6 バイトを転送し、ハッシュ手順を行い、背圧サイクルを実行し、最終的にジャミング・シーケンスをアサートするために、約 3 8  $\mu$  s 有する。ハッシュ・ルックアップは完了するのに約 1 ~ 2  $\mu$  s 要するので、ほとんど常に、適時 (タイムリー) にジャミング・シーケンスを送信するために十分な時間がある。しかし、ジャミング・シーケンスをタイムリーにアサートできるという保証はない。そのため、スレッショルド違反条件に起因してパケットを落とす (ドロップす

る)可能性がある。もし背圧サイクル遅れて実行されると、そのポートは背圧サイクルを拒否し、ネットワーク・スイッチ102はそのパケットを受け取れなければそのパケットをドロップする。スレッショルド条件が早期の指示であり、従ってメモリがパケットを格納するために使用可能であり得るため、ネットワーク・スイッチ102はそのパケットを受け取れる。

#### 【0029】

もし背圧サイクルがタイムリーに実行され、もしポートが半二重モードで動作していれば、コンフィギュレーション及びコントロール・ロジック310は示されたポート104のイーサネット・コア300の1つへ衝突コマンドを応答的にアサートする。衝突コマンドを受け取るイーサネット・コア300は、ジャミング・シーケンスをアサートし、そのポート104が受信しているパケットを終了させる。もし背圧サイクルが64バイト・ウインドウ内に実行されるならば、ポートは、H S B 2 0 6 上でアボート信号A B O R T \_ O U T \* をアサートすることによって、そのポートに背圧サイクルが実行される旨をE P S M 2 1 0 に示す。10  
もし背圧サイクルが64バイト・ウインドウの外側であり、従って時間内にアサートされなければ、A B O R T \_ O U T \* 信号はアサートされず、E P S M 2 1 0 はそのパケットをドロップする。背圧アサートの試行が失敗すれば、ほとんどの場合E P S M 2 1 0 はそのパケットをドロップする。最高の能率を達成するためにはドロップされるパケットはできるだけ少ない方がよいが、ドロップされたパケットは最終的に送信側のデータ・デバイスにおける高いネットワーク・レベルで検知され、従ってネットワーク・システム100の全体的な動作には致命的なものとならない。20  
送信側のデバイスはパケットのドロップを検知し、そのドロップされたパケットを含む1つ又はそれ以上の数のパケットを再送信する。20

#### 【0030】

バス・インターフェース・ロジック308は、後に詳述するように、H S B 2 0 6 上で同時のリード及びライト・サイクルを実現するために、リード・ラッチ324およびライト・ラッチ326を含んでいることが望ましい。これらのラッチは、第1のクロック(C L K \_ 1)信号の特定のサイクルでH S B 2 0 6 上にアサートされたP O R T \_ N O [ 1 : 0 ]信号をラッチする。30  
C L K \_ 1 信号は、H S B 2 0 6 にとっての主クロックであり、示した実施例においては通常およそ30~33MHzで動作する。C L K \_ 1 信号は主クロックであるので、以降本明細書では単にC L K 信号と呼称する。第2のクロック信号C L K \_ 2 もメモリ212とのインターフェースに使用され、C L K 信号の周波数の2倍(2X)又は約60~66MHzで動作する。30

#### 【0031】

図4は、図3に示す特定のカッド・カスケード・デバイス202の信号の図解である。これらの信号は、Q C バス204と関連のプロセッサ・インターフェース信号、4つのポート104に関連のネットワーク・インターフェース信号、状態信号、クロック及びテスト信号、H S B バス206に関連のバス・インターフェース信号、およびその他種々の信号を含む、いくつかの機能およびバスのセクションに分けられる。

#### 【0032】

Q C バス204に関しては、E P S M 2 1 0 は、データ信号P D A T A [ 1 5 : 0 ]を通じて、Q C デバイス202のレジスタおよびカウンタ306、310とデータの読み書きを行う。R E A D \* 信号は書き込み動作に対してはハイにアサートされ、読み出し動作に対してはローにアサートされる。Q C デバイス202内の特定のレジスタは、A D R S [ 5 : 0 ] 信号にアサートされたアドレスによって決定される。アドレス・ストローブ信号A D R S \_ S T R O B E \* がいくつかのチップ選択信号C H I P \_ S E L E C T m \* の対応する1つとともにアサートされると、Q C デバイス202はA D R S 信号をラッチする。40  
信号名に付けられた小文字の“m”は、一般に1つの特定のタイプに属する複数の信号を意味する。例えば、6つの別々のC H I P \_ S E L E C T [ 5 : 0 ] \* 信号があり、その場合それぞれの信号は6つのQ C デバイス202のそれぞれ1つに別個にアクセスするためのものである。信号P R E A D Y \* は、要求されたデータがラッチされるC L K 信号50

の立ち上がり後のライト・サイクル中に、C L K信号の1サイクルに対してQ Cデバイス202によってローにアサートされる。リード・サイクルについては、Q Cデバイス202が、データをP D A T Aバス上に置いた後の1 C L Kサイクルに対してP R E A D Y\*をローにアサートする。

#### 【0033】

図5は、Q Cデバイス202のプロセッサ・リード・サイクルを図解する例示的なタイミング図であり、図6は、プロセッサ・ライト・サイクルを図解する例示的なタイミング図である。図7は、Q Cデバイス202のプロセッサ・バースト・リード・アクセス・サイクルを図解する例示的なタイミング図である。これらのタイミング図はいずれもあくまで例示であって、特定のタイミングや特定の信号特性などを示すものではなく、一般的な相関性を図解するものである。

10

#### 【0034】

図4に戻り、これを参照する。ネットワーク・インターフェース信号は、負および正の衝突スレッショルド信号、衝突参照信号、信号中のシリアル・データ、負および正のマンチェスタ符号化データ信号、正および負のデータ・スレッショルド信号、データ・スレッショルド参照信号、正および負のプリエンファシス(Pre-emphasis)信号、および各Q Cデバイス202の[3:0]で表される4ポートの各々に対する対/A U Iモード選択信号を含む。各Q CデバイスはC L K信号を受信し、ポート104が使用する80、20および10MHzの内部クロック信号を生成するための20MHzのクロック信号を受信するC L O C K\_20 M H Z入力を有する。各イーサネット・コア300は、対応するセグメント108で発生する衝突を検知し、イーサネットのC S M A / C D(キャリア検知多重アクセス/衝突検出(Carrier Sense Multiple Access/Collision Detect))法に従ってジャミング・シーケンスを送信する。

20

#### 【0035】

H S B 2 0 6に関連するバス・インターフェース信号については、Q Cデバイス202がA B O R T\_O U T \*信号をアサートして1つのパケット全体をアボートする。E P S M 2 1 0は、アボート信号A B O R T\_I N \*をアサートして現在のバス・サイクルをアボートする。1つの実施例においては、Q Cデバイス202は、E P S M 2 1 0がH S B 2 0 6上で背圧サイクルを実行することによって受信しているパケットをアボートできるように考案されたQ E 1 1 0デバイスである。この特定のタイプの背圧機能は、1つのポートで受信中の1つのパケットの拒否を可能とする「パケット毎(パケット・バイ・パケット)」あるいは動的な「ポートごと」の背圧である。L 6 4 3 8 1デバイスは、本明細書で後に詳述する自動挿入フレーム・チェック・シーケンス信号(A I\_F C S\_I N \*)を含む。Q E 1 1 0デバイスはA I\_F C S\_I N \*信号を信号F B P N \*と置換する。この信号はA I\_F C S\_I N \*信号と同じ機能を遂行するために使用されるが、背圧サイクルおよびエンハンスト・パケット・フラッシュ(enhaned packet flush)を示すためにも用いられる。本明細書で説明しているように、動的背圧を実施するために使用できる代替方法が多数存在することは言うまでもない。特に、E P S M 2 1 0は、背圧要求サイクルを実行するためにリード・サイクル中にF B P N \*信号をアサートする。もしA B O R T\_O U T \*信号がリード・サイクルのデータ・フェーズの間にアサートするQ Cデバイス202によってアサートされると、その背圧「要求」はそのQ Cデバイス202に認められたことになり、これがジャミング・シーケンスをアサートしてそのパケットをアボートする。もしA B O R T\_O U T \*信号がアサートされないと、E P S M 2 1 0はそのパケットをドロップする。

30

#### 【0036】

E P S M 2 1 0は、Q Cデバイス202およびT P I 2 2 0のすべてに対して状態ストローブ信号S T R O B E \*をアサートし、その各々は、S T R O B E \*信号がC L K信号の立ち上がりでアサートされてサンプリングされるときに、信号P K T\_A V A I L m \*およびB U F\_A V A I L m \*上で多重化された様式でその4つのポート104又は110(T P I 2 2 0の場合)の状態で応答する。或る動作に対しては別のポートとして働く、

40

50

各QCデバイス202に対する別個の信号、TPI220に対して1組及びCPU230に対して類似の組、がある。特にPKT\_AVAILm\*およびBUF\_AVAILm\*信号は、QCデバイス202用に信号PKT\_AVAIL[5:0]\*およびBUF\_AVAIL[5:0]\*と、TPI220用にそれぞれPKT\_AVAIL[6]\*およびBUF\_AVAIL[6]\*とも呼ばれる信号TPI\_PKT\_AVAIL\*およびTPI\_BUF\_AVAIL\*と、CPU230に対応するPKT\_AVAIL[7]\*およびBUF\_AVAIL[7]\*ともそれぞれ呼ばれる信号PCB\_PKT\_AVAIL\*およびPCB\_BUF\_AVAIL\*との、1つの信号タイプについて全部で8つの信号を含む。

## 【0037】

10

このように、HSB206は最初QCデバイス202が4つのポート、ポート0～ポート3にアクセスするための信号PKT\_AVAIL[0]\*およびBUF\_AVAIL[0]\*を含み、HSB206は次のQCデバイス202が次の4つのポート、ポート4～ポート7にアクセスするための信号PKT\_AVAIL[1]\*およびBUF\_AVAIL[1]\*を含み、と以下同様で、TPI220はポート、ポート24～ポート27にアクセスするための信号PKT\_AVAIL[6]\*およびBUF\_AVAIL[6]\*を含み、EPSM210はCPU230に対する内部信号PKT\_AVAIL[7]\*およびBUF\_AVAIL[7]\*を含む。CLK信号のそれぞれのサイクルで分離される4つのポートに対応する各信号に、最高4ビットが多重化される。

## 【0038】

20

STROBE\*信号に応答して、バス・インターフェース・ロジック308は、それぞれのポートに対する対応する各送信 FIFO304にデータを格納するスペースが十分あるかどうかを表示するBUF\_AVAIL[5:0]\*信号のそれぞれのものに4つの状態ビットを多重化するためのポート状態ロジック303を含む。ポート状態ロジック303は、図示されている4つのポートのすべてに対して集中化するか、又はポート間に分散するかの何れかである。空きスペースの判定は、CPU230によって16、32あるいは64バイトにコンフィギュレーションされるのが望ましい、バス転送フィールド・サイズ(TBUS)を格納するバス・インターフェース・ロジック308内のコンフィギュレーション・レジスタに従う。同様に、STROBE\*信号に応答して、TPI220は、後述するその内部の送信FIFOのそれぞれに、ポート24～ポート27の各々に対するTLAN226の対応するものに対するデータを格納するスペースが十分あるかどうかを示すために、BUF\_AVAIL[6]\*信号に4つの状態ビットを多重化するための、HSB206に結合している類似したポート状態ロジック820(図31)を含む。CPU230あるいはポート28については、EPSM210内のPCB406(図11)が、EPSM210の内部の内部PCB送信FIFOにCPU230に対するデータを格納するための使用可能なスペースがあるかどうかを表示するためにBUF\_AVAIL[7]\*信号に1つの状態ビットをアサートする。

30

## 【0039】

40

同様に、STROBE\*信号に応答して、各QCデバイス202内のバス・インターフェース・ロジック308のポート状態ロジック303は、それぞれのポートに対するその受信FIFO302の各々に、HSB206上におけるバス転送のための受信したデータを送信するために十分なデータがあるかどうかをTBUSの値によって表示するPKT\_AVAIL[5:0]\*信号のそれぞれのものに4つの状態ビットを多重化する。同様に、TPI220は、その内部の受信FIFOがHSB206上における転送のためにそれぞれのポート23～ポート27から十分なデータを受信したかどうかを表示するPKT\_AVAIL[6]\*信号に4つの状態ビットを多重化する。CPU230については、EPSM210内のPCB406が、EPSM210の内部PCB受信FIFOがHSB206バス転送のためにCPU230から十分なデータを受信したかどうかを表示するPKT\_AVAIL[7]\*信号に1つの状態ビットをアサートする。

## 【0040】

50

図8は、QCデバイス202およびTPI220のバッファ状態問い合わせを図解する例示的なタイミング図であり、EPSM210によるSTROBE\*信号のアサートと各QCデバイス202の応答、TPI220のアサートするそれぞれのPKT\_AVAILm\*およびBUF\_AVAILm\*信号を含む。図8におけるポート0、ポート1、ポート2、およびポート3は、特定のQCデバイス202の4つのそれぞれのポートあるいはTPI220である。PCB406は、そのポートが4つのフェーズすべてでアクティブになっていることを除けば、その応答は同様である。STROBE\*信号はレベル・トリガされ、従ってCLK信号の最初の立ち上がりでローにサンプリングされる。ここで、図8のタイミング図はあくまでも例示であって、特定のタイミングや特定の信号特性などではなく、一般的な相関性を図解するものであることに留意されたい。例えば、STROBE\*信号は周期的であり、示した実施例の動作においては典型的には1CLKサイクルを超える間ローにアサートされる。10

#### 【0041】

図4に戻り、これを参照する。信号PORT\_BUZY\*は、それぞれのポートが半二重モードで送信中であるか受信中であるか、あるいはそのポートがいつ全二重モードで送信しているかを表示するために使用される。リード・データ信号READ\_OUT\_PKT[5:0]\*はEPSM210にアサートされて、それぞれのQCデバイス202に対し、それぞれの受信 FIFO302からのデータをデータ信号DATA[31:0]上に置くことを通知する。同様にして、ライト・データ信号WRITE\_IN\_PKT[5:0]\*はEPSM210にアサートされて、それぞれのQCデバイス202に対し、データ信号DATA[31:0]からそれぞれの送信 FIFO304にデータを取り出すことを通知する。さらに、類似の信号PCB\_RD\_OUT\_PKT\*、PCB\_WR\_IN\_PKT\*、およびTPI\_READ\_OUT\_PKT\*、TPI\_WRITE\_IN\_PKT\*がそれぞれTPI220およびCPU230用に含まれる。すべてのリードおよびライト信号は、集合的にそれぞれREAD\_OUT\_PKTm\*およびWRITE\_IN\_PKTm\*信号と呼称する。PORT\_NO[1:0]ビットは、どの特定のポート104がHSB206上で実行されるサイクルに対してアドレスされているかを表示する。20

#### 【0042】

信号SOP\*は、パケットの先頭又はヘッダがHSB206上に転送されたときにパケットの開始(Start Of Packet)を示す。AI\_FCS\_IN\*信号は、一般にSOP\*およびWRITE\_IN\_PKTm\*信号の1つとともに外部のデバイスにアサートされ、これにより、(QCデバイス202の1つの実施に対して)L64381デバイスが自動的にパケット内のデータからCRC(巡回冗長検査(Cyclic Redundancy Check))値を計算し、そのCRCをパケットのFCSフィールドに挿入するようとする。QE110デバイスは付加的な機能のために、前述したように、AI\_FCS\_IN\*信号をFBPN\*信号と置換する。EOP\*信号は、HSB206上でデータ・パケットの最後のデータ転送が転送されたときにパケットの終了(End Of Packet)を表示する。BYTE\_VA\_LID[3:0]\*信号は、DATA(データ)信号上の現在のワードにおいてどのバイトが有効であるかを表示する。通常1つのデータ・パケットはHSB206上での1回での転送には大き過ぎ、従って各バス・サイクルではTBUS値に等しいか又はこれより少ない量のデータが転送されることに留意されたい。30

#### 【0043】

各QCデバイス202が4つのポートのそれぞれを10Base-Tイーサネット・ポートとして動作させる点が理解できる。また、EPSM210がQCバス204を介してQCデバイス202のすべてのレジスタに読み書きのアクセスができるということが理解できる。さらに、EPSM210はHSB206を介して受信 FIFO302のすべてからデータを読み取り、送信 FIFO304のすべてにデータを書き込む。

#### 【0044】

図9は、HSB206上での同時リード及びライト・サイクルを図解する例示的なタイミング図である。このタイミング図の一一番上にサイクルのタイプを示しており、2つの同時4050

リード及びライト・サイクルが順次実行される。CLK、CLK\_2、STROBE\*、READ\_OUT\_PKTm\*、WRITE\_IN\_PKTm\*、PORT\_NO[1:0]、DATA[31:0]、およびABORT\_OUT\*信号をこのタイミング図のY軸(すなわち縦軸)に書いて示し、それに対して時間をX軸(すなわち横軸)に書いている。同時リード及びライト・サイクルには2種類があって、それらは特定の構成に依存して実行される。最初の一般的なタイプの同時サイクルについて、QCデバイス202がラッチ324および326を含むQE110デバイスで実施される場合は、なんら追加的な策を要せず同時リード及びライト・サイクルが実行される。これに代わって、もしQCデバイス202がL64381デバイスで実施される場合、外部のラッチおよび選択ロジック(示さず)が追加され、PORT\_NO信号がHSB206上でアサートされたとき、これをラッチする。2番目の特殊なタイプの同時リード及びライト・サイクルは、何も補強せずL64381デバイスで実行される。ただし、それはPORT\_NO信号と同じであるときのみ且つQCデバイス202が異なるときのみに限られる。

#### 【0045】

EPSM210は、例えばリード、ライト、同時リード及びライト、背圧などといった、実行すべきサイクルのタイプを決定する。リード・サイクルは一般にREAD\_OUT\_PKTm\*信号の1つのアサートによって指示され、ライト・サイクルは通常WRITE\_IN\_PKTm\*信号の1つのアサートによって指示される。同時リード及びライト・サイクルは、READ\_OUT\_PKTm\*信号とWRITE\_IN\_PKTm\*信号の同時のアサートによって指示される。EPSM210は、例えば、後に詳述するように両ポートともカットスルー(CT)モードで動作すべくコンフィギュレーションされている場合のみのような、特定の条件の下で2つのポート間で同時リード及びライトを行う。

#### 【0046】

同時サイクルの期間中、EPSM210は3番目のCLKサイクルの始まりでREAD\_OUT\_PKTm\*信号の1つをローにアサートしてQCデバイス202の1つまたはTP1220を指示し、3番目のCLKサイクル中にPORT\_NO[1:0]信号上に当該のポート番号をアサートして、アサートされた特定のREAD\_OUT\_PKTm\*信号で識別されるQCデバイス202の4ポートのうちの1つを指示する。特定のREAD\_OUT\_PKTm\*信号で識別されるQCデバイス202は、3番目のCLKサイクルにおいてPORT\_NO[1:0]信号をラッチし、読み出される特定のポートを判断する。例えば、QCデバイス202を実施するQE110デバイスは、PORT\_NO[1:0]信号をラッチするリード・ラッチ324を用いて構成される。また、TP1220は同様のリード・ラッチ819b(図31)を含み、これは、もしREAD\_OUT\_PKT[6]\*信号で指示されていれば、3番目のCLKサイクルにおいてPORT\_NO[1:0]信号をラッチする。あるいは、もしQCデバイス202の機能遂行に用いられるデバイスがL64381デバイスであれば、外部のラッチがこの目的に使用される。この時点で、識別されたポート0～ポート27の特定のポートがHSB206上でリード・サイクルのソース・ポートとして指示されている。

#### 【0047】

EPSM210は、次に4番目のCLKサイクルの始まりでWRITE\_IN\_PKTm\*信号の1つをローにアサートして、QCデバイス202の同じ又は他のものまたはTP1220を指示し、4番目のCLKサイクル中にPORT\_NO[1:0]信号上に適当なポート番号をアサートし、アサートされた特定のWRITE\_IN\_PKTm\*信号で示されるデバイスの4ポートのうち1つを指示する。特定のWRITE\_IN\_PKTm\*信号で識別されるQCデバイス202は、4番目のCLKサイクルにおいてPORT\_NO[1:0]信号をラッチし、書き込まれる特定のポートを判断する。例えば、QCデバイス202の機能を実施するQE110デバイスは、第4のCLKサイクルにおいてPORT\_NO[1:0]信号をラッチするためのライト・ラッチ326を用いて構成される。また、TP1220は、もしWRITE\_IN\_PKT[6]\*信号で指示されたならば、4番目のCLKサイクルにおいてPORT\_NO[1:0]信号をラッチするための

同様のライト・ラッチ 819b を含む。このようにして、ポート 0 ~ ポート 27 の他のいずれかのポートが HSB206 上のライト・サイクルの宛て先ポートとして指示され、そのライト・サイクルは指示されたばかりのリード・サイクルと同時に実行される。ソース・ポートと宛て先ポートは、同一の QC デバイス 202 上か、TP1220 の 2 つのポート間か、異なる QC デバイス 202 間のいずれに存在し得る。しかし、示した実施例においては、同時リード及びライト・サイクルは、QC デバイス 202 のポート 104 の 1 つと TP1220 のポート 110 の 1 つの間では、データ転送の速度が違うために実行されない。

#### 【0048】

CLK 信号の次のサイクルで、パケット・データは HSB206 を介して転送、あるいはソース・ポートから読み出され、直接に宛て先ポートに書き込まれ、その際 EPSM210 あるいはメモリ 212 には格納されない。データ転送は、実施例によって異なるが幾つかのバイトを転送するためにサイクル 5、6、7、および 8 で実行される。例えば、L64381 デバイスに関しては 64 バイトまでが転送され、QE110 デバイスでは 256 バイトまでが転送される。データ転送に 4 つの CLK サイクルを示しているが、送るべきデータの量によっては 1、2 あるいは 4 の CLK サイクルで転送される場合もあり得る。新しパケットに関しては、最初に通常のリード・サイクルが実行されてソースおよび宛て先の MAC アドレスが EPSM210 に供給され、これが後に詳述するハッシュ手順を実行し、もし既知であれば、宛て先ポート番号を決定する。受信先（宛て先）ポート番号が分かり、そしてもし宛て先ポートが 1 つだけであれば、必要に応じてパケットの残存部分のいずれかの部分あるいは全部について、同時リード及びライト動作を実行することができる。

#### 【0049】

もし PORT\_NO 信号が同じであるが、2 つの異なったポート間であり、従って 2 つの異なった QC デバイス 202 間であるならば、特殊なタイプの同時リード及びライト・サイクルが実行される。図 9 ではこのケースも図解しているが、サイクル全体を通して PORT\_NO 信号が不变のままであるという点が例外である。PORT\_NO 信号が変わらないので、ラッチ 324、326 は不要である。従って、このタイプの同時サイクルは 2 つの異なる L64381 デバイス間で、外部にラッチや選択ロジックを必要とせずに実行することができる。EPSM210 は、送信元（ソース）と宛て先のポート間で PORT\_NO 信号が等しいこと、および 2 つの異なった QC デバイス 202 が用いられることを判断してから、説明したように同時サイクルを実行する。

#### 【0050】

図 9 に図解されているように、2 回目の同時リード及びライト転送は 6 番目の CLK サイクルで発生し、PORT\_NO [1:0] 信号が 7 番目、8 番目および 9 番目のサイクルにおいて、それぞれ、リード・モード、リード・ポート番号、およびライト・ポート番号でアサートされる。それに応答して、READ\_OUT\_PKTm\* 信号は 7 番目の CLK サイクルに対してデアサート (de-assert) される。同様に、WRITE\_IN\_PKTm\* 信号は 8 番目の CLK サイクルに対してデアサートされる。この 2 回目の同時サイクルは、同一データ・パケットの続きのない連続したデータを供給するための最初の同時サイクルの続きか、あるいはまったく異なったデータ・パケットの開始のいずれかである。同一パケットの連続したデータについては、ソースおよび宛て先のポートは同じである。しかし、ソース・ポートまたは宛て先ポートあるいはその両方は、異なるパケットのデータを転送する 2 回目の同時サイクルでは同一のものではないこともある。

#### 【0051】

図 10 は、HSB206 上で同時リード及びライト・サイクルを実行する手順を示すフローチャートである。最初のステップ 330 で、EPSM210 は、ソース・ポートと宛て先ポートの間での HSB206 上での同時リード及びライト・サイクルが実行可能かどうかを判断する。EPSM210 は、それから次のステップ 332 で、ソース・ポートを識別するための適当な信号をアサートする。これは、HSB206 上で PORT\_NO 信号

10

20

20

30

30

40

40

50

を用いてソースまたは「リード」ポートの番号をアサートすることによって、及び適当な READ\_OUT\_PKTm\* 信号をアサートすることによって行われる。次のステップ 334 では、識別されたソース・ポート・デバイスがその識別（アイデンティフィケーション）信号を検知もしくは格納する。ラッチを伴わない特殊な同時サイクルでは、QC デバイス 202 が HSB206 上で READ\_OUT\_PKTm\* 信号を検知し、続いて PORT\_NO 信号を検知して、リード・サイクルの準備を開始する。ラッチを用いる一般的な同時サイクルでは、指示された QC デバイス 202 あるいは TPI220 がステップ 334 でリード・ポート番号をラッチし、リード・サイクルの準備を開始する。

#### 【0052】

次のステップ 336 では、EPSM210 は宛て先ポートを識別するための適当な信号をアサートする。特殊な同時サイクルでは、EPSM210 は適当な WRITE\_IN\_PKTm\* 信号をアサートし、同じ PORT\_NO 信号を維持する。一般的な場合では、ステップ 336において、EPSM210 はまた、HSB206 上に宛て先または「ライト」ポート番号を適当な WRITE\_IN\_PKTm\* 信号とともにアサートする。続くステップ 338 では、識別された宛て先ポート・デバイスがその識別信号を検知もしくは格納する。ラッチを伴わない特殊な同時サイクルでは、示された QC デバイス 202 が HSB206 上で WRITE\_IN\_PKTm\* 信号を検知し、続いて PORT\_NO 信号を検知して、ライト・サイクルの準備を開始する。一般的な場合では、指示された QC デバイス 202 あるいは TPI220 が、ステップ 338、で宛て先またはライト・ポート番号をラッチする。最後に、同時リード及びライト・サイクルのステップ 340 で、ここで指示されたソース・ポートが HSB206 上にデータを送出し、指示された宛て先ポートが HSB206 からデータを読み取る。

#### 【0053】

同時リード及びライト動作は、パケット・データの各転送にただ 1 つのバスしか必要としないため、最速タイプのデータ転送サイクルである。後に詳述するように、通常の CT モードの動作では少なくとも 2 回の転送が必要である。すなわち、1 つはソース・ポートから EPSM210 へ、そしてもう 1 つは EPSM210 から宛て先ポートへの転送であって、これは同じデータに対して HSB206 上で 2 つの別のサイクルが必要となる。同時リード及びライト・サイクルは、HSB206 上で同一のデータについて 1 回で直接の転送を要し、それにより HSB206 の帯域幅が増大する。その他、幾つかの暫定的な CT や蓄積転送 (S n F) モードを含むより遅いモードもあり、その場合、パケット・データはメモリ 212 に書き込まれてから宛て先ポートに転送される。

#### 【0054】

次に図 11 を参照すると、EPSM210 の簡略なブロック図で、データの流れとコンフィギュレーション・レジスタを図解している。EPSM210 は、HSB コントローラ・ブロック (HCB) 402、メモリ・コントローラ・ブロック (MCB) 404、およびプロセッサ制御ブロック (PCB) 406 という 3 つの主要セクションを含む。QC インタフェース 410 は HSB206 を EPSM210 の HCB402 に結合する。QC インタフェース 410 の他側には 1 組のバッファ、すなわち FIFO412 が結合されており、これらの FIFO412 には受信 FIFO、送信 FIFO、および本明細書で後に詳述するカットスルー FIFO が含まれる。FIFO412 の他側（図 12 の CT バッファ 528 を除く）は、MCB インタフェース 414 を介して MCB404 に結合されており、その MCB インタフェース 414 は適当なバス 420 を介して MCB404 内の HCB インタフェース 418 に結合されている。HCB インタフェース 418 はさらにメモリ・インターフェース 422 に結合され、メモリ・インターフェース 422 はメモリ・バス 214 を介してメモリ 212 に結合される。メモリ・インターフェース 422 はさらに PCB インタフェース 424 の一側に結合されており、その PCB インタフェース 424 の他側は適当な MCB バス 428 を介して PCB406 内の MCB インタフェース 426 の一側に結合されている。MCB インタフェース 426 の他側は 1 組の FIFO430 の一側に結合されており、FIFO430 がさらに PCB406 内の CPU インタフェース 432 に結合

10

20

30

40

50

されている。CPUインターフェース432はQC/CPUバス204およびCPUバス218に結合される。CPUインターフェース432はさらにPCB406内の第2の組の FIFO434の一側に結合されており、FIFO434の他側はQC/HCBインターフェース436に結合されている。QC/HCBインターフェース436の他側は適当なHCBバス438を介してQCインターフェース410に結合されている。

#### 【0055】

PCB406とCPU230に関連するHCBバス438のPCB\_BUFAVAIL\*、PCB\_PKT\_AVAIL\*、PCB\_RD\_OUT\_PKT\*、およびPCB\_WR\_IN\_PKT\*信号は、それぞれ、BUF\_AVAILm\*、PKT\_AVAILm\*、READ\_OUT\_PKTm\*、およびWRITEDI\_N\_PKTm\*信号に含まれていることに留意されたい。示した本実施例において、HCBバス438はHSB206と類似しており、本質的にはEPSM210内のHSB206の内部バージョンである。PCB406は、HCB402に対してポート104のそれをおよびTPI220と同様の働きをする。このようにして、CPU230はPCB406の動作を通じて、HCB402に対する追加的なポート(PORT28)として動作する。10

#### 【0056】

CPUインターフェース432はバス442を介してレジスタ・インターフェース440に結合され、レジスタ・インターフェース440はさらにレジスタ・バス444に結合される。レジスタ・バス444はHCB402内の1組のHCBコンフィギュレーション・レジスタ、およびMCB404内の1組のMCBコンフィギュレーション・レジスタ448に結合される。このようにして、CPU230は、CPUインターフェース432とレジスタ・インターフェース440を介し、HCBコンフィギュレーション・レジスタ446およびMCBコンフィギュレーション・レジスタ448の両方のレジスタの初期設定とプログラミングを行う。20

#### 【0057】

MCBコンフィギュレーション・レジスタ448は、ポートおよびメモリ212に関連する相当な量のコンフィギュレーション情報の格納に使用される。例えば、MCBコンフィギュレーション・レジスタ448は、各ポートが学習(LRN)状態か転送(FWD)状態かロック(閉じた)(BLK)状態か聴取(LST)状態か又はディスエーブル(DIS)状態かを示すポート状態情報、メモリ・セクタ情報、メモリ・バス214のバス使用情報、ドロップされたパケットの数、ハッシュ・テーブル定義、メモリ・スレッショルド、BCスレッショルド、もしあれば機密保護ポートのアイデンティフィケーション、メモリ制御情報、MCB割り込みソース・ビット、割り込みマスクビット、ポーリング・ソース・ビットなどを含む。30

#### 【0058】

EPSM210の説明では、CPU230はコンフィギュレーションおよび制御の目的で、QCデバイス202およびメモリ212にアクセスできることを述べている。EPSM210とのHSB206を用いる主たるデータ・フローはFIFO412とメモリ212を通じてのものであるが、HSB206とCPU230との間でも、HCBバス438およびEPSM210の関連するFIFO及びインターフェースを介したデータ・フローも発生する。40

#### 【0059】

次に図12を参照すると、HCB402の詳細なブロック図が示されている。HCBバス438はPCB406にインターフェースするためのHSB206の内部バージョンであり、そこでバス206と438を一括してHSB206と呼称する。ポーリング・ロジック501は、HSB206、1組のローカル・レジスタ506、およびHCBコンフィギュレーション・レジスタ446に結合されている。ポーリング・ロジック501は、CLK信号を受信し、ポート104、110およびPCB406を問い合わせるべくQCデバイス202およびTPI220へのSTROBE\*信号を周期的にアサートする。ポーリング・ロジック501は、QCデバイス202およびTPI220からの多重化されたPK50

T\_AVAILm\*およびBUF\_AVAILm\*信号をモニタする。ここで、各QCDバイス202およびTPI220は、前述したように、その4つのポート104、110の状態をそれぞれ供給する。TPI220はPKT\_AVAIL[6]\*およびBUF\_AVAIL[6]\*信号で応答し、PCB406はPKT\_AVAIL[7]\*およびBUF\_AVAIL[7]\*信号で応答する。

#### 【0060】

ポーリング・ロジック501は受信(RX)ポーリング状態マシン502を含み、これでPKT\_AVAILm\*信号を見直し(リビューし、review)、レジスタ506内の受信リスト(RECEIVE LIST)509を更新する。同様に、ポーリング・ロジック501は送信(TX)ポーリング状態マシン503を含み、これでBUF\_AVAILm\*信号を見直し、レジスタ506内の送信リスト(TRANSMIT LIST)510を更新する。もしHCBコンフィギュレーション・レジスタ446におけるWTPRIORITYフラグがCPU230によってセットされれば、RXポーリング状態マシン502およびTXポーリング状態マシン503の両方は、HCBコンフィギュレーション・レジスタ446内の1組のウエイト・ファクタ(WEIGHT FACTORS)508使用して、後に詳述するように、それぞれ受信リスト509および送信リスト510をプログラミングする。HCBコンフィギュレーション・レジスタ446はまた1組のCT\_SNFRレジスタ507を含んでおり、これがCPU230にプログラミングされ、対応するポートがソース・ポートあるいは宛て先ポートである場合、所望される動作モードをCTとSNFとの間で決定する。

#### 【0061】

レジスタ506は、ラッチ、フリップ・フロップ、スタティックRAM(SRAM)、DRAMデバイスなどのような、EPSM210の実施に従っての任意の様式で実施され、複数の状態および制御(コントロール)のレジスタ又はバッファを含む。受信リスト509は、各ポートの相対的受信状態(ステータス)および優先度(優先順位)を示す複数のレジスタ値を含む。同様に、送信リスト510は、各ポートの相対的送信ステータスおよび優先度を示す複数のレジスタ値を含む。PRカウント(RPCOUNT)・レジスタ511aは、各ポートが外部のネットワーク・デバイスからパケット・データを受信したとき、その受信ポートに相対的な受信優先順位を割り当てるためにRXポーリング状態マシン502によって使用されるPRカウント(RPCOUNT)番号を格納している。もしくは、RXポーリング状態マシン502はウエイト・ファクタ508からの対応するウエイト(重み)・ファクタを使用する。同様に、TPカウント(TPCOUNT)・レジスタ511bは、ポートによって外部のネットワーク・デバイスへ送信できるパケット・データがあり、ポートが送信のためのデータを収容可能なとき、そのポートに相対的な送信優先順位を割り当てるためにTXポーリング状態マシン503によって使用されるTPカウント(TPCOUNT)番号を格納する。もしくは、TXポーリング状態マシン502はウエイト・ファクタ508からの対応するウエイト・ファクタを使用する。相対的アビトリレーション・カウント番号RXニューカウント(RXNEWCNT)、RXACTカウント(RXACTCNT)、TXニューカウント(TXNEWCNT)およびYXCTカウント(TXCTCNT)は、それぞれ、レジスタRXニューカウント511c、RXACTカウント511d、TXニューカウント511eおよびTXCTカウント511fに格納される。

#### 【0062】

HCB402は、レジスタ506および446内のデータを調べてHSB206上で実行されたサイクルのタイプを判断するために結合されたアビトリレーション・ロジック504を含む。HSBコントローラ505は、EPSM210とHSB206との間のデータ・フローをコントロールするために、HSB206上で実行される各サイクルを実行及び制御する。HSBコントローラ505は、状態ビットを変更するためにレジスタ506に結合される。HSBコントローラ505は、各サイクルのタイプのアイデンティフィケーションをアビトリレーション・ロジック504から受け取る。アビトリレーション・ロジック504は、新パケット受信(RX\_NW)アビタ513、受信アクティブ(RX\_ACT)アビタ514、新パケット送信(TX\_NW)アビタ515および送信カッ

10

20

30

40

50

トスルー( TX\_C T )アービタ516の全部で4つのデータ・アービタに結合されたメイン(MAIN)・アービタ512を含む。メイン・アービタ512は、一般に、RX\_NWアービタ513、RX\_ACTアービタ514、TX\_NWアービタ515、およびTX\_C Tアービタ516の間で選択を行い、各アービタは調停(仲裁)を行って次のサイクルを決める。メイン・アービタ512は、必要に応じて条件に適ったいずれかの優先順位スキームを用いる。例えば、示した実施例においては、メイン・アービタ512はラウンドロビン優先順位スキームを採用する。

#### 【0063】

FIFO412は任意の望ましい様式で実施される。示した実施例においては、2つの受信バッファ、RX\_BUF520および522でRX\_FIFOを実現しており、データは1つのバッファへの書き込み中に他のバッファから読み出され、また、その逆も行われる。また、2つの送信バッファ、TX\_BUF524および526が用意されており、RX\_BUF520および522と同様に動作する。FIFO412は、少なくとも1つのカットスルー・バッファ、CT\_BUF528も含む。RX\_BUF520および522は両方とも64バイトのバッファであり、それぞれが両方向のデータ・フローを実現するためにHSB206との双方向データ・インターフェース、およびRX\_MCBインターフェース530を介してMCB404にデータを送るための単向インターフェースを含む。TX\_BUF524および526は両方とも64バイトのバッファであり、HSB206とTX\_MCBインターフェース531との間に結合されている。TX\_BUF524および526は、TX\_MCBインターフェース531を介してMCB404からデータを受け取り、データをHSB206に送る。CT\_BUF528は64バイトのバッファであり、HSB206との双方向インターフェースを有する。FIFOコントロール・ロック529は、FIFO520、522、524、および526のデータ・フローを制御するため、及びRX\_MCBインターフェースおよびTX\_MCBインターフェース530、531を介してアサートされた特定の状態信号を検知するため、及び後に詳述するように、レジスタ506内の特定のビットをセットするために、レジスタ506、HSBコントローラ505、RX\_BUF520と522、TX\_BUF524と526、CT\_BUF528、RX\_MCBインターフェース530およびTX\_MCBインターフェース531に結合している。

#### 【0064】

バス420は、RX\_MCBインターフェース530、TX\_MCBインターフェース531、ハッシュ要求ロジック(ハッシュ・リクエスト・ロジック)及びMCBインターフェース(HASH REQ LOGICと呼ぶ)532、および送信アービタ要求ロジック(TX\_ARBリクエスト・ロジック)及びMCBインターフェース(TX\_ARB\_REQ\_LOGICと呼ぶ)533を介してHCB402をMCB404にインターフェースするための複数のデータおよび制御信号を含む。HSBコントローラ505は、ポート0～ポート28の1つからのそれぞれの新しいパケットのヘッダをRX\_BUF520と522の1つに、及びHASH\_REQ\_LOGIC532にコピーする。ヘッダは、サイズが少なくとも3つのDWORD(それぞれ32ビット)すなわち96ビットであり、ソースと宛て先の両方のMACアドレスを含む。HASH\_REQ\_LOGIC532は、MCB404によって実行されるハッシュの手順を要求し、適当なビットをレジスタ506にセットする。このハッシュ手順は、パケットに対して取られる適当な動作を決定するために行われる。

#### 【0065】

示した実施例において、新しパケットのヘッダを受け取った後、HASH\_REQ\_LOGIC532はMCB404へ信号HASH\_REQ\*をアサートし、HASH\_DA\_SA[15:0]信号上に48ビットのMACの宛て先およびソース・アドレスおよび8ビットのソース・ポート番号を多重化する。MCB404はHASH\_REQ\*信号を検知し、ハッシュ手順を実行し、そしてHASH\_REQ\_LOGIC532へ信号HASH\_DONE\*をアサートする。MCB404は、状況が許せば、信号HASH\_DST\_PRT[4:0]、HASH\_STATUS[1:0]、及びHASH\_BP\*もアサー

10

20

30

40

50

トする。HASH\_STATUS[1:0]信号は次の4種類の結果の1つを表示する。すなわち、それらは、パケットをドロップするための00b=DROP\_PKT(bは2進数を示す)、ブロードキャスト(同報通信)(BC)パケットに対しての01b=GROUP\_BC、宛て先ポートが未知であり、従ってBCパケットであるという10b=MISSED\_BC、および単一の宛て先ポートへのユニキャスト・パケットを示す11b=FORWARD\_PKTである。もしHASH\_STATUS[1:0]=FORWARD\_PKTであれば、HASH\_DSTPRT[4:0]信号が、そのパケットの宛て先ポートを指定する2進数のポート番号とともにアサートされる。HASH\_BPF信号は、もし背圧がイネーブルとなっていて適用可能であれば、MCB404が判断したメモリ212におけるスレッショルド・オーバーフロー状態に起因して、背圧を示すためにアサートされる。10

#### 【0066】

一定のしきい(スレッショルド)値が、メモリ212全体に対して、特定のタイプのパケット(例えばBCパケット)に対して、及びポートごとに設定される。しきい値に達したとき、従ってメモリ212にもう1つのパケットを入れるとスレッショルド条件を侵すことになる場合、そのパケットのドロップの如何はネットワーク・スイッチ102が決定する。送信側のデバイスは最終的にそのパケットがドロップされたことを検知し、そのパケットを再送信する。或るスレッショルド条件に違反があった場合、もし背圧がイネーブルとなっていてソース・ポートが半二重モードで動作していれば、HASH\_BPF信号がアサートされる。20

#### 【0067】

HASH\_REQ\_LOGIC532はHASH\_BPF信号を検知して、例えばソース・ポートと宛て先ポートが同じかのように、HASH\_STATUS[1:0]=DROP\_PKTであるかどうかを判断する。もしHASH\_STATUS[1:0]=DROP\_PKTであれば、そのパケットはドロップされるべきものであるから、それ以上の動作は不要である。もしHASH\_STATUS[1:0]とDROP\_PKTが等しくなければ、HASH\_REQ\_LOGIC532はHASH\_STATUS[1:0]=FORWARD\_PKTであるかどうかを判断し、そのパケットはCT\_BUF528を介してCTモードで転送されることになり、可能性としてメモリ212が避けられる。もし宛て先ポートが使用中(ビジー)であるか、またはもしHASH\_STATUS[1:0]がパケットのドロップあるいは転送を指示しなければ、HASH\_REQ\_LOGIC532が、データを受信するポートに対して背圧サイクルを実行するようHSBコントローラ505に指示する。30

#### 【0068】

SnF動作の間、EPSM210は、パケットのいずれかの部分を宛て先ポートへ送信する前に、パケット全体を受信してメモリ212に格納する。パケットの受信が完了後であって、もし宛て先ポートが既知であれば、そのパケットは、使用されている特定のアービトレーション・スキームに従って、可能なときに宛て先ポートに送られる。CT動作を適用する場合、両方のポートがCT\_SNFRレジスタ507内でCTモードにプリセットされ、両ポートが同一速度で動作し、そして宛て先ポートのTBUSS設定がソース・ポートのTBUSS設定と比べて等しい又は大きい。100Mbpsのイーサネット・ポート、ポート24～ポート27の実現にTLAN226を使用することに示した特定の実施例において、TLANは送信に先立ってパケット全体のサイズが必要であるため、ポート24～ポート27についてCTモードは実行されない。また、示した実施例ではTBUSSの値が等しいことが要件である。本発明は、これら様々な設計上の問題には制約されない。CTモードでの動作中、EPSM210は指示された宛て先ポートに対して、もしこれがビジーでなければ、データを送信するために、データを適当なQCデバイス202に供給する。パケット・データはメモリ212には転送されず、ソース・ポートと宛て先ポートの間の FIFO412を通じて緩衝格納(バッファ記憶)される。40

#### 【0069】

10

20

30

40

50

もし受信したパケットの先頭で受信先のポートがビジーであれば、データは暫定的 (interim) CT動作モードに従って、ソース・ポートと宛て先ポートの間のメモリ212内でバッファされる。しかし、パケット部は宛て先ポートによる送信に直ちに使用可能であって、宛て先ポートへの転送に、パケット全体の受け取り完了を待つ必要がない。安全対策として、暫定的CT動作モードを無効とし、その特定のパケットのための動作を次のパケットのSnFモードに切り替えるメカニズムが適用できる。

#### 【0070】

CTモードでのパケット転送中に、例えば宛て先ポートの停止のような何らかの理由で宛て先ポートがそれ以上のデータの受信をできなくなった場合、動作はミッドパケット (mid-packet) 暫定CTモードに切り替えられる。ミッドパケット暫定CTモードの間、FI F0412内のパケット・データはメモリ212へ送られ、その後宛て先ポートがさらにデータを受信することができるときにパケット・データがそのポートに送られる。他の後続の受信されたパケットが、同じ停止したポートによる送信のために他のポートによって受信され、これら後続のパケットはそのポートに対する対応する送信チェーン内に入れられるので、ミッドパケット暫定CTモードに切り替えられたパケットの残りの部分は順序の適性化を意図してその送信チェーンの先頭に置かれることに留意されたい。

#### 【0071】

もう1つのモードは適応 (アダプティブ) SnFモードと呼ばれる。パケットがCT動作モードで転送されている間、CPU230は、ポート104、110、およびPCB406のいずれか1つまたはそれ以上に「ラント (runt)」、「オーバーラン」、「ジャバー (jabber)」、遅刻衝突 (レイト・コリージョン、late collision)、FCSEラーなどの誤りが相当回数発生するかどうかを判定するために、それらのアクティビティの監視及び追跡を行っている。ラントはデータが一定の最少量に満たないパケットで、示した本実施例におけるその最小サイズは64バイトである。オーバーランはデータが一定の最多量より多いパケットで、イーサネット標準に従って示されている本実施例における最大サイズは1518バイトである。ジャバーはサイズが最大サイズ (イーサネットではの1518バイト) を超えており、無効なCRC (巡回冗長検査、(Cyclic Redundancy Check)) 値が入っているパケットである。通常、このような誤りのあるパケットはドロップされ、システム内に伝播されることはない。適応SnFモードについては、もしポート104がCTモードで動作していて、このような誤りの発生がCPU230が判断するところでは頻繁であると、CPU230は誤りが訂正または除去されるまで、そのポートにプリセットされているモードをCT動作からSnF動作に切り替える。各TLAN226のポート110の動作も同様であるが、パケット・データがTP1220を通じてHSB206を介してEPSM210に入り、送信の前にメモリ212に格納されるという点が異なる。TP1220は、実際上PCIバス222とHSB206との間のブリッジとして動作する。TLAN226が外部のネットワークにパケットを送信する前にはパケット全体の長さが必要であり、従って、各パケットはTLAN226の1つによって再送信される前に、そのパケットが受信されてその全体がメモリ212に格納される。さらに、QCDデバイス202による送信用にTLAN226が受け取るデータ、およびTLAN226による送信のためにQCデバイス202が受け取るデータは、示した実施例におけるデバイス202と226の間の速度の差が大きいため、SnFモードで処理されてメモリ212に格納される。

#### 【0072】

RX\_MCBインターフェース530は、パケット・データがRX\_BUFS20、522の1つに入っていてメモリ212への転送準備完了状態にあるとき、MCB404へRX\_PKT\_AVAIL\*信号をアサートする。パケット・データはHCB402から転送され、メモリ・データ出力バスMemoryDataOutあるいはMDO[31:0]を介してMCB404へ転送される。スタティック信号MEM\_EDOは、メモリ212のタイプがEDOか同期DRAMであればアサートされ、FPM\_DRAMであればアサートされない。RX\_MCBインターフェース530は、RX\_PKT\_AVAIL\*信号を適宜

10

20

30

40

50

にアサートしている間、他のいくつかの信号もアサートする。特に、RX\_MCBインターフェース530は、CLKサイクルに対してRX\_SRC\_DST[4:0]信号上にソース・ポート番号を多重化し、続いて、RX\_PKT\_AVAIL\*信号をアサートしているときに、次のCLKサイクルの間に、もし既知であれば、宛て先ポート番号を多重化する。また、RX\_MCBインターフェース530は、選択されたRX\_BUF520、522内の、信号RX\_CNT[5:0]上のDWORDの数(マイナス1DWORD)をアサートする。

#### 【0073】

RX\_MCBインターフェース530は、もしデータがパケットの始まりであれば信号RX\_SOP\*をRX\_PKT\_AVAIL\*信号とともにアサートし、もしデータがそのパケットの終わりであれば信号RX\_EOP\*をRX\_PKT\_AVAIL\*信号とともにアサートする。RX\_MCBインターフェース530は、パケットがCTモードで転送中であるが、暫定CTやミッドパケットCTモードの場合のようにメモリ212で緩衝格納されていれば、信号RX\_CUT\_THRU\_SOP\*を信号RX\_PKT\_AVAIL\*およびRX\_SOP\*とともにアサートする。特に、もし(!RX\_CUT\_THRU\_SOP\* & !RX\_PKT\_AVAIL\* & !RX\_SOP\*)であれば暫定CT(全パケット)が指示され、もし(!RX\_CUT\_THRU\_SOP\* & !RX\_PKT\_AVAIL\* & RX\_SOP\*)であれば暫定CTミッドパケットが指示される。RX\_MCBインターフェース530は、もし宛て先アドレスが未知であり、そしてパケットがBCパケットであれば、信号RX\_MISS\_BC\*をRX\_PKT\_AVAIL\*およびRX\_SOP\*信号とともにアサートする。RX\_MCBインターフェース530は、もしヘッダ内でGROUP(グループ)ビットがセットされていれば、従って、また。パケットがBCパケットであれば、信号RX\_GROUP\_BC\*をRX\_PKT\_AVAIL\*およびRX\_SOP\*信号とともにアサートする。RX\_MCBインターフェース530は、信号RX\_END\_BYTE[1:0]をRX\_PKT\_AVAIL\*およびRX\_EOP\*信号とともにアサートし、パケット内の最終バイトのバイト・レーン(lane)を示す。

#### 【0074】

RX\_MCBインターフェース530は、ソース・ポートが送信中にABORT\_OUT\*信号をアサートしてパケット内における誤りの検知と表示を行えば、信号RX\_ERROR\*をRX\_PKT\_AVAIL\*およびRX\_EOP\*信号とともにアサートする。 FIFOオーバーラン、ラント・パケット、オーバーサイズのパケット、フレーム・チェック・シーケンス(FCS)・エラー、あるいはフェーズ・ロックト・ループ(PLL)エラーの検知のように、各種のエラー状況がポート104、110によってチェックされる。もしRX\_ERROR\*信号がアサートされると、ネットワーク・スイッチ102は、パケットがSNFモードで転送中であれば、そのパケットをドロップする。

#### 【0075】

MCB404は、アサートされたRX\_PKT\_AVAIL\*信号を検知した後、そして前述のようにRX\_PKT\_AVAIL\*信号でアサートされた関連の信号をラッチした後に、HCB402へのRX\_ACK\*信号をアサートする。MCB404は、次のDWORDのデータを受け取れる状態に入ったときRX\_STB\*信号をアサートする。MCB404は、HCB402がデータを要求する可能性があると判断したとき、信号RX\_PKT\_COMPLETE\*をアサートする。とりわけMCB404は、CTモードのパケットに対してHCB402によってアサートされたRX\_SOP\*信号を検知した後にRX\_PKT\_COMPLETE\*信号をアサートする。またMCB404は、SNTモードのパケットに対してHCB402によってアサートされたRX\_EOP\*信号を検知した後にRX\_PKT\_COMPLETE\*信号をアサートする。MCB404は、SNTパケットに関してRX\_ERROR\*信号がアサートされていた場合(RX\_SOP\*信号とともにアサートされていないRX\_CUT\_THRU\*信号で示される状態)には、RX\_PKT\_COMPLETE\*信号をアサートしない。MCB404は、MCB4

10

20

30

40

50

04が判断したメモリ212におけるオーバーフロー状態に起因してパケットがドロップされた場合、RX\_PKT\_COMPLETE\*信号の代わりにHCB402へ信号RX\_PKT\_ABORTED\*をアサートする。

#### 【0076】

TX\_ARB\_REQ\_LOGIC533は、使用可能な宛て先ポートによる送信のためのデータのメモリ212からの取り出し要求を、アビトリエーション・ロジック504から受け取る。この要求は、一般にTX\_NWアビタ515から出される。TX\_ARB\_REQ\_LOGIC533は、応答してMCB404へ送信要求信号TX\_ARB\_REQ\*をアサートし、一方、信号TX\_ARB\_PORT[4:0]上に宛て先ポート番号を、及び信号TX\_ARB\_XSIZE[2:0]に各データ部の最大転送長をアサートする。TX\_BUF524および526について、最大転送長は、000b=16バイト、001b=32バイト、010b=64バイト、011=128バイト、および100=256バイトとして定義される。MCB404はこれらの値をラッチし、TX\_ARB\_REQ\_LOGIC533へ肯定応答(アクノレッジ)信号TX\_ARB\_ACK\*をアサートする。MCB404は、要求されたデータをメモリ212から取り出し、そのデータをTX\_BUF524、526の1つに書き込む。

#### 【0077】

データはメモリ・データ入力バスMemDataInまたはMDI[31:0]を介してHCB402内のTX\_BUF524、526へ転送される。TX MCBインターフェース531は、TX\_BUF524および526のいずれかがMCB404からのデータの受け取りに使用可能であると FIFO制御ブロック529が判断したとき、TX\_BUF\_AVAIL\*をアサートする。MCB404は、使用可能なTX\_BUF524あるいは526に格納すべくHCB402のTX MCBインターフェース531によるサンプリングの対象となるデータが存在するとき、ストローブ信号TX\_STB\*をアサートする。MCB404は、データの特性を識別するためにTX\_STB\*と一緒にいくつかの信号もアサートする。特に、MCB404はTX\_STB\*信号とともに信号TX\_SOP\*をアサートし、メモリ212からデータの始めを検出する。MCB404はTX\_STB\*信号とともにTX\_AIFCS\*信号をアサートし、送信元ポートがCPU230を指示しているPCB406であるかどうかを判断する。MCB404はTX\_STB\*信号とともに信号TX\_CNT[5:0]上の2進数をアサートする。ここで、TX\_CNT[5:0]は選択したTX\_FIFOに書き込むDWORDの数(マイナス1DWORD)を表す。MCB404はTX\_STB\*信号とともに信号TX\_EOP\*をアサートし、メモリ212からパケットの終わりを検出する。MCB404はTX\_EOP\*およびTX\_STB\*信号とともにバッファ・チェーン終結信号TX\_EOBCもアサートし、メモリ212内に特定の受信先ポートに宛てたデータが無くなったかどうかを確認する。MCB404はTX\_EOP\*およびTX\_STB\*信号とともにエンド・バイト信号もアサートしてパケット内の最終バイトのバイト・レーンを示す。

#### 【0078】

BCパケットについては、MCB404がMDI[31:0]信号上のBCビットマップをアサートしつつ信号BC\_PORT\_STB\*をアサートする。FIFO制御ブロック529は、BC\_PORT\_STB\*信号がアサートされたことを検知し、MDI[31:0]信号をラッチして結果を内部のBCBITMAP[28:0]レジスタ内に格納する。FIFO制御ブロック529は、TRANSMIT\_LIST510内のメモリ・ビット配列TXMEMCYC[28:0]のビットを設定するときにBCBITMAPレジスタ内の値を用いる。

#### 【0079】

図13は、レジスタ506に属するいくつかのレジスタの図解である。CT\_SNFRレジスタ507は、プログラミング可能な送信元ポート・モードのビット配列SRC\_C\_T\_SNFR[28:0]を含み、各ビットはそれぞれポートPORT28からPORT0の1つに対応しており、対応するポートが送信元ポートである場合にCTとSNF間ににおける

10

20

30

40

50

動作モードを指定するためCPU 230によってプログラミングされる。特に、特定のポートにSRC\_C T\_SNFビットがセットされている場合、そのポートが送信元ポートとして機能するときの動作モードとしてはCTモードが望ましい。SRC\_C T\_SNFビットがクリアされている場合は、そのポートが送信元ポートとして機能するときの動作モードとしてはS n Fモードが望ましい。同様に、C T\_SNFレジスタ507は、プログラミング可能な受信先ポート・モードのビット配列DE ST\_C T\_SNF[28:0]を含み、各ビットはそれぞれポートPORT28からPORT0の1つに対応しており、対応するポートがユニキャスト用の受信先ポートである場合にCTとS n F間における動作モードを指定するためCPU230によってプログラミングされる。CTモードは、送信元と受信先の両方のポートがC T\_SNFレジスタ507でCTモードに指定されている場合にのみ望ましい。10

#### 【0080】

RECEIVE LIST 509は、対応する受信優先権カウントを格納する複数のレジスタを含む。優先権カウントはRXPORTBUF<sub>x</sub>[4:0]カウントと呼ばれ、“x”はポート番号である。最高32のポートに優先権を割り当てるために、示した実施例においては各RXPORTBUF<sub>x</sub>[4:0]カウントは5ビットである。RECEIVE LIST 509は対応するポート・マスクビット配列RXPRTM SK[28:0]を含み、それぞれのRXPRTM SKビットは最初にロジック0、すなわち優先権がまだ割り当てられていないとき、そしてそれぞれのPKT\_AVAILm\*信号がその後アサートされたときにRXポーリング・ステート・マシン502によってセットされる。そのとき、RXポーリング状態マシン502は対応するRXPORTBUF<sub>x</sub>レジスタ内に優先権番号を割り当てる。割り当てられた優先権番号は、そのポートがサービスされるまで有効となっている。RXPRTM SKがセットされている間、RXポーリング状態マシン502は対応するPKT\_AVAILm\*信号のその後のアサートをマスクして、それ以上の要求を無視する。HSBコントローラ505は、新しいパケットの最初の転送以外、それぞれのポートからそのパケットを転送するすべてのリード・サイクル期間中、RXPRTM SKビットをクリアする。20  
HASH REQ LOGIC 532は、もしそのパケットがS n Fの動作モードで転送すべきものであれば、最初のリード・サイクル転送期間中、RXPRTM SKビットをクリアする。HSBコントローラ505は、もしそのパケットがCTの動作モードで転送されるものであれば、受信先ポートへの最初のライト・サイクル転送期間中、RXPRTM SKビットをクリアする。30

#### 【0081】

RECEIVE LIST 509はインキュー・ビットの配列RXINQUE[28:0]を含み、各ビットは対応するRXPRTM SKビットがセットされたときにセットされる。それぞれのRXINQUEビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するポートがアービトレーション・ロジック504による調停に委ねられるべきものであるかどうかを表示する。RXINQUEビットは、それぞれのポートが新しいパケットあるいはS n Fパケットの続きを転送するための次のポートとして指定されるべくMAINアービタ512に付託されたとき、アービトレーション・ロジック504内のアービタによってクリアされる。40

#### 【0082】

RECEIVE LIST 509は、それぞれのポートがメモリ212内にデータを受信すべきかどうかを示すメモリ・ビット配列RXMEMCYC[28:0]を含む。これは、S n Fモード、暫定CTモード、および暫定ミッドパケットCTモードでの動作時に行われる指示である。HASH REQ LOGIC 532は、S n Fモードまたは暫定CTモードが決定したときに対応するRXMEMCYCビットをセットする。MAINアービタ512は、ミッドパケット暫定CTモードのパケットについて、もし受信先ポートが通常のCTモードの動作中に使用可能なバッファのスペースを表示しなければRXMEMCYCビットをセットする。HSBコントローラ505は、それぞれのポートについて、転送データの最終リード・サイクルでRXMEMCYCビットをクリアする。50

## 【0083】

RECEIVE LIST 509は、それぞれのポートが通常のCT動作モードでデータ・パケットを転送しているかどうかを表示するアクティブのCTのビット配列RXACTCYC[28:0]を含む。HASH REQ LOGIC 532は、CTモードのパケットについて対応するRXACTCYCビットをセットする。HSBコントローラ505は、対応するポートに関し、最終パケット・データのリード・サイクルでRXACTCYCビットをクリアする。MAINアービタ512は、ビットがCTモードを指示すべくセットされていて、MAINアービタ512がそのパケットをミッドパケット暫定CTモードのパケットに変更する場合にRXACTCYCビットをクリアする。

## 【0084】

TRANSMIT LIST 510は、対応する送信優先権カウントを格納する複数のレジスタを含む。優先権カウントはTXPORTBUF<sub>x</sub>[4:0]カウントと呼ばれ、“x”はポート番号である。最高32のポートに優先権を割り当てるために、示した実施例においては各TXPORTBUF<sub>x</sub>[4:0]カウントは5ビットである。TRANSMIT LIST 510は対応するポート・マスクビット配列TXPRTMSK[28:0]を含み、それぞれのTXPRTMSKビットは最初にロジック0、すなわち優先権がまだ割り当てられていないとき、そしてそれぞれのBUF\_AVAILm\*信号がその後アサートされたときにTXポーリング状態マシン503によってセットされる。そのとき、TXポーリング状態マシン503は対応するTXPORTBUF<sub>x</sub>レジスタ内に優先権番号を割り当てる。割り当てられた優先権番号は、そのポートがサービスされるまで有効となっている。TXPRTMSKがセットされている間、TXポーリング状態マシン503は対応するBUF\_AVAILm\*信号のその後のアサートをマスクして、それ以上の要求を無視する。HSBコントローラ505は、新しいパケットの最初の転送以外、それぞれのポートからそのパケットを転送するすべてのリード・サイクル期間中、TXPRTMSKビットをクリアする。HSBコントローラ505は、受信先ポートに対するパケット・データ転送のすべてのライト・サイクル期間中、TXPRTMSKビットをクリアする。

## 【0085】

TRANSMIT LIST 510は待ちインキュー・ビットの配列TXINQUE[28:0]を含み、各ビットは対応するTXPRTMSKビットがセットされたときにセットされる。それぞれのTXINQUEビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するポートがアービトレーション・ロジック504による調停に委ねられるべきものであるかどうかを表示する。TXINQUEビットは、それぞれのポートが新しいパケット、あるいはSnFパケットの続きを転送するための次のポートとして指定されるべくMAINアービタ512に付託されたとき、アービトレーション・ロジック504内のアービタによってクリアされる。

## 【0086】

TRANSMIT LIST 510は、それぞれのポートがメモリ212から受け取ったデータを送信すべきかどうかを示すメモリ・ビット配列TXMEMCYC[28:0]を含む。これは、SnFモード、暫定CTモード、および暫定ミッドパケットCTモードでの動作時に行われる指示である。 FIFO制御ブロック529は、HCB402からデータを受け取った後MCB404によるRX\_PKT\_COMPLETE\*信号のアサートに応答して、1つまたは複数のTXMEMCYCビットをセットする。ユニキャストのパケットについては、TXMEMCYCビットが1つのみセットされる。BCパケットについては、FIFO制御ブロック529がそのBCBITMAPレジスタによってセットすべきTXMEMCYCビットを決定する。SnFモードのパケットに関しては、パケット全体がメモリ212内への格納のためにMCB404に転送された後でTXMEMCYCビットがセットされる。CTモードのパケットについては、ミッドパケット暫定モードCTパケットを含め、MCB404へのデータの最初のデータ転送中にTXMEMCYCビットがセットされる。HSBコントローラ505は、それぞれのポートへの転送デー

10

20

30

40

50

タの最終ライト・サイクルで TXMEMCYC ビットをクリアする。これは MCB 404 が、メモリ 212 内にはそのポートに対するデータが無くなった旨を示す TX\_EOB\_C\* 信号をアサートした場合も同じで、TXMEMCYC ビットがクリアされる。

#### 【0087】

TRANSMIT\_LIST\_510 は、RX\_BUF\_520、522 の 1 つに CT の動作モードでそれぞれの受信先ポートへ直接送信すべきデータがあるかどうかを表示する CT のビット配列 TXCTCYC[28:0] を含む。HASH\_REQ\_LOGIC\_532 は、最初のパケット・データの転送で対応する TXCTCYC ビットをセットする。HSB コントローラ 505 は、対応する受信先のポートに対するデータ転送の最終のライト・サイクルで TXCTCYC ビットをクリアする。

10

#### 【0088】

TRANSMIT\_LIST\_510 は、それぞれのポートが CT 動作モードでデータ・パケットを転送しているかどうかを表すアクティブの CT のビット配列 TXACTCYC[28:0] を含む。HASH\_REQ\_LOGIC\_532 は、そのパケットが CT モードで転送すべきものであると判断すれば、対応する TXACTCYC ビットをセットする。 FIFO 制御ブロック 529 は、パケットが CT モードからミッドパケット暫定 CT モードに変更されるとき、メモリ 212 への格納のための MCB 404 への最初のデータ転送の間に TXACTCYC ビットをクリアする。HSB コントローラ 505 もパケットの最終転送で TXCTCYC ビットをクリアする。

#### 【0089】

WEIGHT\_FACTORS\_508 は、ポート PORT0 ~ PORT28 のそれぞれについてポート・ウェイト・ファクタの配列 PORTWXT[4:0] を含む。“x” は特定のポート番号を表す。PORTWT ウエイト・ファクタは一意であって、ポートの優先権をユーザがプログラミングできるように、ユーザによって予めプログラミングされていることが望ましい。受信および送信の動作にそれぞれの異なったウェイト・ファクタを定義することができるが、示した実施例においては、受信と送信の両方のケースについて、各ポートに同じウェイト・ファクタを割り当てている。

20

#### 【0090】

図 14 は、RX 受信ポーリング状態マシン 502 の受信ポーリング動作を表す状態図である。RX 受信ポーリング状態マシン 502 の主たる機能は、PKT\_AVAILm\* 信号のモニタ、優先権カウント RXPORTBUFx の割り当て、および RECEIVE\_LIST\_509 内の RXPRTMISK ビットの設定である。状態間の移り変わりは、CLK 信号の遷移もしくはサイクルおよび STROBE\* 信号の状態に基づいている。最初に、パワーアップとコンフィギュレーションで受信優先権カウント番号 RPCOUNT はゼロに設定され、RX ポーリング状態マシン 502 は初期アイドリング状態 550 に入る。また、PKT\_AVAILm\* 信号に対応する RXINCCNTBY[7:0] 論理ビットがクリアされる。RX ポーリング状態マシン 502 は、STROBE\* 信号がアサートされない間、すなわち STROBE\* 信号がハイ、つまりロジック 1 のときは状態 550 に留まっている。STROBE\* 信号がローにアサートされたとき、動作は 1 CLK 待ち状態 (RX\_PollWait) 552 に移る。

30

#### 【0091】

サンプリングで検知された STROBE\* 信号のアサートに応答して、QC デバイス 202、TP1\_220、および PCB\_406 は、ひとつの CLK サイクル後にそれぞれ PKT\_AVAILm\* 信号、言い換えれば PKT\_AVAIL[7:0]\* 信号の対応する 1 つをアサートする。このようにして、動作はひとつの CLK サイクル後に状態 554 に進み、それぞれの PKT\_AVAIL[7:0]\* 信号のポーリングを開始する。動作は状態 554 から状態 556 に入り、それから状態 558 さらに状態 560 へと CLK 信号の経時的なサイクルに追従して移る。動作は状態 560 から状態 554 へ戻り、STROBE\* 信号がアサートされている間はこのループを継続する。しかし、STROBE\* 信号は周期的であり、1 CLK サイクル間抑止され、そして次の 3 CLK サイクル間再ア

40

50

サートされるのが望ましい。こうして、もし STROBE \* 信号がステップ 560 でディアサートされると動作は状態 550 に戻る。状態 554、556、558、および 560 のそれぞれにおいて、初期アービトレーション・カウント論理演算が実行すべき論理演算が残存するか否かを判断する RPCOUNT 番号との比較における RXNEWCNT および RXACTCNT の増分に基づいて実行される。

#### 【0092】

もしステップ 554 において初期アービトレーション・カウント論理演算が真であれば、それぞれの QCD バイス 202 および TPI 220 の最初のポート、および PCB 406 について 1 ~ 9 と呼称する 9 回の論理演算が実行される。ここで、最初の 8 動作は PORT0、PORT4、PORT8、PORT12、PORT16、PORT20、PORT24、および PORT28 にそれぞれ対応する。8 つのポート論理演算 1 ~ 8 の各々について、PKT\_AVAILm \* 信号の対応する 1 つが対応する RXPRTM SK ビットと比較されて要求を受容するかどうかが決定される。RXPRTM SK ビットが予めセットされていない場合にあり得る事象であるが、もし 1 つのポートについて要求が受け付けられると、そのポートに RXPORTBUFx 優先権番号が割り当てられる。また、対応する RXPRTM SK ビットがロジック 1 にセットされてポートからのそれ以上の要求をマスクし、そして対応する RXINCCNTBY ビットがロジック 1 にセットされる。9 番目の論理演算は RPCOUNT の増分に実行される。

#### 【0093】

PORT0 について、もし PKT\_AVAIL[0] \* 信号がアサートされないか、あるいはもし RXPRTM SK [0] がロジック 1 に等しいと、優先権が既に設定されているのであって、それは PORT0 がサービスされるまで変更されることはない。しかし、もし PKT\_AVAIL[0] \* 信号がロウにアサートされ、かつ RXPRTM SK [0] がロジック 0 であれば、対応する優先権カウント RXPORTBUF0 は WTPRIORITY フラグがウエイト・ファクタに従って優先権を表示している場合、対応するウエイト・ファクタ RXPORTWTF0 に等しく設定される。しかし、もし WTPRIORTY フラグが偽であれば、RXPORTBUF0 は RPCOUNT に等しくセットされる。そして、RXPRTM SK [0] および RXINCCNTBY ビットが両方ともロジック 1 にセットされる。RXPRTM SK [0] マスクをセットすれば、PORT0 のさらなるポーリング要求を受け付けることになる。RXINCCNTBY ビットは PKT\_AVAIL[0] \* 信号に対応しており、状態 554 における残りの論理演算に用いられて PORT0 に優先権の値が設定されたことを表示する。

#### 【0094】

PORT4 に対応する 2 番目の論理演算において、もし PKT\_AVAIL[1] \* 信号がアサートされないか、あるいはもし RXPRTM SK [4] がロジック 1 に等しいと、優先権が既に設定されているのであって、それは PORT4 がサービスされるまで変更されることはない。しかし、もし PKT\_AVAIL[1] \* 信号がロウにアサートされ、かつ RXPRTM SK [4] がロジック 0 であれば、対応する優先権カウント RXPORTBUF4 は WTPRIORTY フラグがウエイト・ファクタに従って優先権を表示している場合、対応するウエイト・ファクタ RXPORTWTF4 に等しく設定される。しかし、もし WTPRIORTY フラグが偽であれば、優先権カウント RXPORTBUF4 は RPCOUNT プラス RXINCCNTBY[0] へセットされる。このようにして、もし WTPRIORTY が偽であれば、RXPORTBUF4 には PORT0 に優先権の値が設定されていない場合に優先権番号として RPCOUNT が割り当てられ、PORT0 に優先権番号が設定されている場合は RPCOUNT + 1 の優先権番号が与えられる。これによって、PORT0 と PORT4 に同じ優先権番号が割り当てられないことが保証される。RXPRTM SK [4] はそれからロジック 1 にセットされ、さらなるポーリング要求は無視される。このようにして、各ポートに割り当てられる優先権番号は、そのポートに予め決められたウエイト・ファクタであるか、もしくは優先権番号は RPCOUNT に加えてより小さいポート番号と同時に割り当てられた優先権番号を持ってい

10

20

30

40

50

るポートの数である。

#### 【0095】

次の6つの論理演算は2番目の論理演算と同様である。PCB 406に対応する8番目の論理演算において、もしPKT\_AVAIL[7]\*信号がロウにアサートされていないか、あるいはもしRXPRTMISK[28]がロジック1に等しいと優先権が既に設定されているのであって、それはPCB 406がサービスされるまで変更されることはない。しかし、もしPKT\_AVAIL[1]\*信号がロウにアサートされていて、かつRXPRTMISK[28]がロジック0であれば、対応するPCB 406の優先権カウントRXPORTBUF28はWTPRIORITYフラグがウエイト・ファクタに従って優先権を表示している場合、対応するウエイト・ファクタRXPORTWT28に等しく設定される。10 しかし、もしWTPRIORITYフラグが偽であれば、優先権カウントRXPORTBUF28はRPCOUNTプラスRXINCCNTBY[6:0]の「ビット合計」に等しくセットされる。RXINCCNTBY[6:0]の「ビット合計」は、その前に7回のポート論理演算において割り当てられた優先権番号の値の数である。従って、PCB 406に与えられる優先権番号は予め決められているウエイト・ファクタか、もしくはその優先権番号はRPCOUNTに加えてより小さいポート番号と一緒に割り当てられた優先権番号を持っているポートの数である。9番目の論理演算は状態554で実行され、RPCOUNTを状態554において優先権が割り当てられたポートの数に等しいRXINCCNTBY[7:0]のビット合計だけ増分する。この演算により、状態556で実行される1組の論理演算のためにRPCOUNTが増分されることが保証される。20

#### 【0096】

例えば、PKT\_AVAIL[7]\*信号の最初の多重化されたビットに関連するすべてのポート、すなわちPORT0、PORT4、PORT8、PORT12、PORT16、PORT20、PORT24、およびPORT28が状態554で同時に要求を出し、RPCOUNTが最初から0のままで、前に設定されていて対応するようなRXPRTMISKビットが存在せず、そしてWTPRIORITYが偽であれば、状態554において対応する優先権カウントRXPORTBUF $x$ ( $x = 0, 4, 8, 12, 16, 20, 24, \text{および} 28$ )に対し、それぞれ優先権番号0、1、2、3、4、5、6、および7が割り当てられる。それからRPCOUNTが8に等しくセットされる。別の例として、サービスを要求しているポートがPORT4、PORT12、およびPORT20のみの場合、もしWTPRIORITYが偽でRPCOUNTが3に設定されていれば、優先権カウントRXPORTBUF $x$ ( $x = 4, 12, 20$ )にそれぞれ0、1、および2の優先権番号が割り当てられる。ビット合計の演算によって、複数のポートが同時にサービスを要求しているとき、各ポートに一意の番号を与えられることが保証される。このようにして、優先権番号は先着順、すなわちFCFS(First-Come, First-Served)の優先権スキームに従って割り当てられるが、同時割り当ての処理には特定の順序が予め決められる。30

#### 【0097】

状態556、558、および560における論理演算は、もし初期アービトレーション・カウント論理演算が真で、それぞれのQCデバイス202およびTPI 220の2番目のポート、つまりポートPORT1、PORT5、PORT9、PORT13、PORT17、PORT21、およびPORT25に関連するPKT\_AVAIL[6:0]\*信号に基づいた8つの論理演算が実行され、そして状態554の8番目の論理演算がCPU230へのポートPORT28について繰り返されれば、状態554での論理演算と同様である。状態558において、それぞれのQCデバイス202およびTPI 220の3番目のポート、つまりポートPORT2、PORT6、PORT10、PORT14、PORT18、PORT22、およびPORT26に関連する7つの論理演算がPKT\_AVAIL[6:0]\*信号に基づいて実行され、状態554の8番目の論理演算がCPU 230へのポートPORT28について繰り返される。状態560において、そ4050

それぞれのQCデバイス202およびTPI220の4番目のポート、つまりポートPORT3、PORT7、PORT11、PORT15、PORT19、PORT23、およびPORT27に関連する7つの論理演算がPKT\_AVAIL[6:0]\*信号に基づいて実行され、状態554の8番目の論理演算がCPU230へのポートPORT28について繰り返される。状態556、558、および560のそれそれぞれにおいて、最後の論理演算が実行されて前述と同様にRPCOUNTがRXINCCNTBYビットのビット合計だけ増分される。

#### 【0098】

図19は、TX送信ポーリング状態マシン503の送信ポーリング動作を表す状態図である。TX送信ポーリング状態マシン503の動作はRX受信ポーリング状態マシン502の動作と同様で、状態550、552、554、556、558、および560にそれぞれ相似の状態561、562、564、566、558、および570を含む。しかし、TPCOUNTがRPCOUNTに代わり、初期アビトレイション・カウント論理演算は実行すべき論理演算が残存するかどうかを判断するTPCOUNT番号との比較におけるTXNEWCNTおよびTXACTCNTの増分に基づいて実行される。BUF\_AVAILm\*信号がPKT\_AVAILm\*信号に代わり、TXPRTMISKビットがRXPRTMISKビットに代わる。また各ポートの等式では、TXPRTMISKビットとTXMEMCYC、TXCTACTCYC、およびTXCTCYCビット配列の対応するビットに基づいた論理項との論理積が求められる。特に、EPSM\_210またはメモリ212内に受信先のポートが送信すべきデータがある場合にのみ当該ポートに優先権が割り当てられるよう、TXMEMCYC、TXCTACTCYC、およびTXCTCYCビット配列の論理和が求められる。さらに、TXPORTBUFx優先権カウントがRXPORTBUFx優先権カウントに代わり、TXPORTWTウエイト・ファクタがRXPORTWTウエイト・ファクタに代わり、そしてTXINCCNTBYビットがRXINCCNTBYビットに代わる。このようにして、各ポートおよびPCB\_406の表示はSTRUROBE\*信号に応答してBUF\_AVAIL\*信号のそれぞれ1つによるものとなり、TXポーリング状態マシン503はTPCOUNTを用い、FCFSあるいはウエイト・ファクタに基づいて優先権番号を割り当て、それに応じて優先権を設定する。

#### 【0099】

要求しているポートの各々に対する優先権の割り当て、および対応するポーリング・マスクビットの設定に備えてポーリング・ロジック501が周期的あるいは連続的にSTRUROBE\*信号をトグルし、ポート104、110、およびPCB\_406のそれぞれのPKT\_AVAILm\*およびBUF\_AVAILm\*信号を監視する機能は高い評価に値する。割り当てられる優先権は、もしWTPRIORIORITYが真であれば予めプログラミングされているウエイト・ファクタに基づくか、あるいはもしWTPRIORIORITYが偽であればFCFSに基づく。与えられた優先権は、そのポートがサービスされるまでそのままに留まっている。後述するように、最終的にそのポートはサービスを受け、そのマスクビットはクリアされる。

#### 【0100】

アビタ513～516は、いくつかのアビトレイション・スキームの1つに基づいてポート104、110、およびPCB\_406間における選択を行う。ここで、特定のアビトレイション・スキームをユーザがプログラミングすることも可能である。最初はラウンドロビン法であって、これによりポートがPORT1、PORT2、...、PORT28といったような任意の順序でチェックされるか、あるいはその順序はPORTWTxレジスタ内に予めプログラミングされているWEIGHT\_FACTORS\_508で選択される。示した実施例においては、ラウンドロビン法による割り当てにWEIGHT\_FACTORSが用いられており、それぞれのRXPORTBUFxおよびTXPORTBUFxカウントにプログラミングされている。RX\_NWアビタ513はRXNEWCNT優先権番号を用いてこれを増分し、RX\_ACTアビタ514はRXACTCNT優先権番号を用いてこれを増分し、TX\_NWアビタ515はTXNEWCNT優

10

20

30

40

50

先権番号を用いてこれを増分し、TX\_C Tアービタ516はTX C T C N T優先権番号を用いてこれを増分する。ラウンドロビン法では、RXアービタ513および514は、それぞれRX I N Q U E [ ]の値を調べてサービスを要求しているアクティブな受信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(RX NEW C N T、RX A C T C N T)をアクティブなポートのRX P O R T B U F xカウント内の値と比較して次にサービスされるべきポートの有無を確認する。また、TXアービタ515、516は、それぞれTX I N Q U E [ ]の値を調べてサービスを要求しているアクティブな送信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(TX NEW C N T、TX C T C N T)をアクティブなポートのTX P O R T B U F xカウント内のカウント値と比較して次にサービスされるべきポートの有無を確認する。WEIGHT FACTORSは特定の順序を決めるので、ポートはラウンドロビンの方式で序列される。10

#### 【0101】

2番目のアービトレーション・スキームはF C F Sであり、その場合W T P R I O R I T Yは偽であって、ポートはRX P O R T B U F xおよびTX P O R T B U F x優先権番号で表されているサービスを要求した順序でサービスを受ける。F C F Sにおける動作は、前述したようにRX P O R T B U F xおよびTX P O R T B U F xカウントがR P C O U N TおよびT P C O U N Tの値に従ってプログラミングされる点を除き、ラウンドロビンの動作と同様である。この場合、RXアービタ513および514は、それぞれRX I N Q U E [ ]の値を調べてサービスを要求しているアクティブな受信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(RX NEW C N T、RX A C T C N T)をアクティブなポートのRX P O R T B U F xカウント内の値と比較して次にサービスされるべきポートの有無を確認する。また、TXアービタ515、516は、それぞれTX I N Q U E [ ]の値を調べてサービスを要求しているアクティブな送信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(TX NEW C N T、TX C T C N T)をアクティブなポートのTX P O R T B U F xカウント内のカウント値と比較して次にサービスされるべきポートの有無を確認する。R P C O U N TおよびT P C O U N Tは特定の順序を決めるので、ポートはF C F Sの方式で序列される。20

#### 【0102】

もう1つのスキームはウエイト優先権スキームであり、その場合W T P R I O R I T Yは真であって、RX P O R T W T xおよびTX P O R T W T x番号がRX P O R T B U F xおよびTX P O R T B U F xレジスタの対応する1つにコピーされ、優先権の決定に使用される。しかし、RXアービタ513、514はRX HIGH P R I O R I T Y番号から優先権を決め、TXアービタ515、516はTX HIGH P R I O R I T Y番号から優先権を決定する。RX HIGH P R I O R I T Y番号は、アクティブな受信ポートのRX P O R T B U F xカウント内における最高の優先権番号(すなわち1番小さい数)を識別することによって決定される。ここで、アクティブな受信ポートはRX I N Q U Eの値で判断される。同様に、TX HIGH P R I O R I T Y番号は、アクティブな受信ポートのTX P O R T B U F xカウント内における最高の優先権番号(すなわち1番小さい数)を識別することによって決定される。ここで、アクティブな受信ポートはTX I N Q U Eの値で判断される。このようにして、ウエイト・ファクタが最高のアクティブな(すなわちサービスを要求している)ポートが毎回選択されて加重優先権割り当て法の機能が遂行される。3040

#### 【0103】

R X\_N Wアービタ513は、ポートPORT0～PORT28で受信されたすべての新しいパケット・ヘッダのデータおよびS n Fモードのパケット・データの続きを処理し、そのデータはRX\_B U F\_520、522のいずれか1つに転送される。R X\_N Wアービタ513は、RX NEW C N T番号を更新し、RE C E I V E \_ L I S T\_509をチェックして受信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。R X\_N Wアービタ513の受信決定基準に適合するポートは、そのRX I N Q U Eビットがアサートされていて、そのRX A C T C Y Cビットがアサートさ50

れていないポートである。RX\_NWアービタ513の受信決定基準として、さらにRX\_INQUEとRXMEMCYCビットの両方がアサートされているポートも含まれる。RX\_NWアービタ513は、その受信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、RX\_NWアービタ513はMAINアービタ512に対してリード・サイクルを1回実行すべく要求する。RX\_NWアービタ513がMAINアービタ512によって次に選択されたとき、RX\_NWアービタ513はサービスを受けるべく選択されたポートのRX\_INQUEビットをクリアする。このプロセスをRX\_NWアービタ513は連続的に繰り返す。

## 【0104】

TX\_CTAービタ516は、RX\_BUF\_520、522の中のデータを受信先のポートへ通常のCT動作モードで転送する。TX\_CTAービタ516は、TX\_NEWCNT番号を更新し、TRANSMIT\_LIST\_510をチェックして送信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。TX\_NWアービタ516の送信決定基準に適合するポートは、それぞれのRX\_INQUEおよびTX\_CTCYCビットがアサートされているポートである。TX\_CTAービタ516は、その送信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、TX\_CTAービタ516は選択したRX\_BUF\_520、または522からデータを選ばれた受信先ポートへ送信すべく、MAINアービタ512に対してライト・サイクルを1回実行するよう要求する。TX\_CTAービタ516がMAINアービタ512によって次に選択されたとき、TX\_CTAービタ516はサービスを受けるべく選択されたポートのTX\_INQUEビットをクリアする。このプロセスをTX\_CTAービタ516は連続的に繰り返す。

## 【0105】

RX\_ACTアービタ514は、(RX\_NWアービタ513が処理する)新しいパケットの1回目のリード・サイクルを除き、後続のパケット・データを通常のCT動作モードで動作している送信元のポートからCT\_BUF\_528へ転送する。RX\_ACTアービタ514は、RXACTCNT番号を更新し、RECEIVE\_LIST\_509をチェックしてその受信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。RX\_ACTアービタ514の受信決定基準に適合するポートは、そのRX\_INQUEおよびRXACTCYCビットがアサートされており、そのRXMEMCYCビットがアサートされていないポートである。RX\_ACTアービタ514は、その受信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、RX\_ACTアービタ514は選択された送信元ポートからCT\_BUF\_528へデータを転送すべく、MAINアービタ512に対してリード・サイクルを1回実行するよう要求する。RX\_ACTアービタ514がMAINアービタ512によって次に選択されたとき、RX\_ACTアービタ514はサービスを受けるべく選択されたポートのRX\_INQUEビットをクリアする。このプロセスをRX\_ACTアービタ514は連続的に繰り返す。

## 【0106】

MAINアービタ512は、CT\_BUF\_528へのCTモードの各リード・サイクルに続いて、CT\_BUF\_528内のデータをHASH\_REQ\_LOGIC\_532に指示される受信先ポートへ転送するためのライト・サイクルを1回実行する。MAINアービタ512は、RX\_ACTアービタ514にCTデータをCT\_BUF\_528へ転送させる前に受信先のポートが使用中かどうかをチェックする。MAINアービタ512は、もし受信先ポートが使用中であることを確認すれば、それぞれのRXMEMCYCビットをセットし、送信元ポートのそれぞれのRXACTCYCビットをクリアし、送信元と受信先のポートの動作モードをミッドパケット暫定CTモードに変更する。

10

20

30

40

50

## 【0107】

TX NWアービタ515は、TX BUF 524および526のいずれかから、データをHSB 206へSnFの動作モードで転送する。TX NWアービタ515は、TX NEWCNT番号を更新し、TRANSMIT LIST510をチェックしてその送信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。TX NWアービタ515の送信決定基準に適合するポートは、それぞれのTXIN QUEUEおよびTXMEMCYCビットがアサートされており、それぞれのTXACTCT CYCビットがアサートされていないポートである。TX NWアービタ515は、その送信決定基準を満たしている複数のポート間で、選択したアービトレーション・スキームに従って調停を行う。1つのポートを選択して、TX BUF 524および526のいずれかから選択された受信先ポートへのライト・サイクルを定義した後、TX NWアービタ515はMAINアービタ512に対してライト・サイクルを実行するよう要求する。TX NWアービタ515がMAINアービタ512によって次に選択されたとき、TX NWアービタ515はサービスを受けるべく選択されたポートのTXINQUEUEビットをクリアする。このプロセスをTX NWアービタ515は連続的に繰り返す。10

## 【0108】

次に図24を参照する。EPSM 210内のMCB 404の詳細ブロック図である。MCB構成レジスタ448は図24に示されていないが以下に説明されており、ここで解説する多数の機能ブロックにより、必要に応じて適切な理解が得られる。MCB 404は、バス420を介してMCBインターフェース414に結合されているハッシュ・コントローラ602を含む。ハッシュ・コントローラ602は、メモリ212から取り出されたデータを格納するハッシュ・キャッシュ・テーブル603をオプションとして含む。ハッシュ・キャッシュ603を使用すれば、メモリ212から最近取り出されたデータに対する速いアクセスが可能となり、最近アクセスされた情報を取り出す場合に、もう一度メモリ・サイクルを実行する必要が無くなる。ハッシュ・コントローラ602は、バス610を介して4入力アドレス・マルチプレクサ(mux)630の1つの複線入力に結合されたアドレス／長さ／状態、AD/LN/ST(ADDress/Length/Status)出力を含む。AD/LN/ST出力は、メモリ212のアドレス、バースト・サイクルを実行すべきか否かを決定するトランザクションの長さ、およびリード／ライト(R/W)信号、バイト・イネーブル、ページ・ヒット信号、ロック信号といった種々の状態信号を定義する。DRAM要求／許可／ストローブ／制御、DRAM RQ/GT/STB/CTL(DRAM Request/Grant/STrobe/Control)制御628は、DRAMメモリ・アービタ638およびハッシュ・コントローラ602のDRAM RQ/GT/STB/CTL入力に結合されている。mux 630の出力はDRAMメモリ・コントローラ636のAD/LN/ST入力に供給され、DRAMメモリ・コントローラ636はメモリ・バス214を介して、さらにメモリ212に結合されている。ハッシュ・コントローラ602は、DRAMメモリ・コントローラ636からデータ・バス618を介してデータを受け取るためのデータ入力(DIN)を持っている。2030

## 【0109】

RX HCBインターフェース601は、MDO[31:0]信号を含むバス420に結合されており、4入力データ・マルチプレクサ(mux)632の1番目の複線入力にバス620を介してデータを供給するためのデータ出力(DOUT)を含む。ここでmux 632は、その出力をDRAMコントローラ636のMemDataOut入力に供給する。RX HCBインターフェース601は、DRAM RQ/GT/STB/CTL信号628のストローブおよび制御信号を受け取るためのSTB/CTL入力を含む。RXコントローラ604はバス420に結合されており、マルチプレクサ630の2番目の入力にバス612を介して結合されているAD/LN/ST出力を持っている。RXコントローラ604は、mux 632の2番目の入力にバス622を介して結合されているデータ出力DOUT、バス618に結合しているデータ入力DIN、静的RAM(SRAM)650関連のSRAM RQ/GT/STB/CTL信号654を受け取るためのSRA4050

M R Q / G T / S T B / C T L 入力、および D R A M R Q / G T / S T B / C T L 信号 628 を受け取るための D R A M R Q / G T / S T B / C T L 入力を持っている。

#### 【 0 1 1 0 】

T X H C B インタフェース 605 は、M D I [ 31 : 0 ] 信号を含むバス 420 に結合されており、バス 618 に結合されているデータ入力 D I N と D R A M R Q / G T / S T B / C T L 信号 628 のストローブおよび制御信号を受け取る S T B / C T L 入力を持っている。T X コントローラ 606 はバス 420 に結合されており、m u x 630 の 3 番目の入力にバス 614 を介して供給される A D / L N / S T 出力、m u x 632 の 3 番目の入力にバス 624 を介して結合されているデータ出力 D O U T 、バス 618 に結合されているデータ入力 D I N 、S R A M R Q / G T / S T B / C T L 信号 654 を受け取るための S R A M R Q / G T / S T B / C T L 入力、および D R A M R Q / G T / S T B / C T L 信号 628 を受け取るための D R A M R Q / G T / S T B / C T L 入力を持っている。P C B インタフェース 424 は、マルチプレクサ 630 の 4 番目の入力にバス 616 を介して結合されている A D / L N / S T 出力、マルチプレクサ 632 の 4 番目の入力にバス 626 を介して結合されているデータ出力 D O U T 、バス 618 に結合されているデータ入力 D I N 、S R A M R Q / G T / S T B / C T L 信号 654 を受け取るための S R A M R Q / G T / S T B / C T L 入力、および D R A M R Q / G T / S T B / C T L 信号 628 を受け取るための D R A M R Q / G T / S T B / C T L 入力を持っている。  
10

#### 【 0 1 1 1 】

ハッシュ・コントローラ 602 、 R X コントローラ 604 、 T X コントローラ 606 、 P C B インタフェース 424 、 R X H C B インタフェース 601 、および T X H C B インタフェース 605 は、それぞれ S T B 信号を用いてデータ・フローを同期させるが、 S T R O B E \* 信号のアサートで、データがいつリード・サイクルに有効であるか、あるいはデータがいつライト・サイクルに取り出されるかを判断する。C T L 信号は、例えばデータ・サイクルの完了時を表示する信号のような種々の制御信号である。  
20

#### 【 0 1 1 2 】

D R A M アービタ 638 はさらに、メモリ制御信号 ( M E M C T L ) で D R A M コントローラ 636 に結合し、マルチプレクサ制御信号 ( M U X C T L ) をマルチプレクサ 630 、 632 の選択入力に供給する。M E M C T L 信号は、一般に各メモリ・サイクルの開始と終了を表示する。このように、ハッシュ・コントローラ 602 、 R X コントローラ 604 、 T X コントローラ 606 、および P C B インタフェース 424 は、それぞれの要求信号をアサートすることによって、メモリ 212 に対してメモリ・サイクルを実行するために D R A M コントローラ 636 へのアクセスの調停を行う。D R A M アービタ 638 は要求信号を受け取って、要求しているデバイス 602 、 604 、 606 、および 424 の 1 つに対応する許可 ( G T ) 信号をアサートすることにより、そのデバイスに対してアクセスを許可する。いったんアクセスが許可されると、D R A M アービタ 638 はマルチプレクサ 630 および 632 への M U X C T L 信号をアサートし、デバイス 602 、 604 、 606 、および 424 のうち選択された 1 つが必要に応じてメモリ・サイクルを実行すべく D R A M コントローラ 636 に対するアクセスを可能とし、そして M E M C T L 信号の 1 つがアサートされて D R A M コントローラ 636 に対しサイクルの開始を示す。D R A M コントローラ 636 は、 M E M C T L 信号の 1 つをアサートまたは抑止してメモリ・サイクルの完了を示す。  
30  
40

#### 【 0 1 1 3 】

ハッシュ・コントローラ 602 は、 H A S H \_ R E Q \_ L O G I C 532 と交信してハッシュ手順を実行し、 H A S H \_ R E Q \_ L O G I C 532 に格納されている新しいパケット・ヘッダの処理方法を決定する。ハッシュ・コントローラ 602 は、アサートされた H A S H \_ R E Q \* 信号を検知し、 H A S H \_ D A \_ S A [ 15 : 0 ] 信号から送信元および受信先のメディア・アクセス制御 ( M A C ) 信号を取り出し、 H A S H \_ S T A T U S [ 1 : 0 ] を判定するために、そしてもし受信先のポート番号がメモリ 212 内に予  
50

め格納されていれば、それを H A S H \_ D S T P R T [ 4 : 0 ] 上に供給するためにハッシュ手順を実行する。RXコントローラ 604 および RX\_HCB インタフェース 601 は、RX\_BUF\_520、522 からのデータを制御し、メモリ 212 へ転送する。TXコントローラ 606 および TX\_HCB インタフェース 605 は、主としてメモリ 212 からのデータを制御し、TX\_BUF\_524、526 へ転送する。PCB インタフェース 424 によって、CPU\_230 はメモリ 212、および SRAM\_650 のメモリ内のデータにより直接的にアクセスすることができる。

#### 【 0114 】

トローラ 604 および RX\_HCB インタフェース 601 は、RX\_BUF\_520、522 からのデータを制御し、メモリ 212 へ転送する。TXコントローラ 606 および TX\_HCB インタフェース 605 は、主としてメモリ 212 からのデータを制御し、TX\_BUF\_524、526 へ転送する。PCB インタフェース 424 によって、CPU\_230 はメモリ 212、および SRAM\_650 のメモリ内のデータにより直接的にアクセスすることができる。  
10

#### 【 0115 】

SRAM\_650 は SRAM コントローラ 652 に結合しており、SRAM コントローラ 652 はさらに RX コントローラ 604、TX コントローラ 606、および PCB インタフェース 424 にバス 653 を介して結合している。SRAM アービタ 651 は、制御信号 SCTL で SRAM コントローラ 652 に結合しており、さらに PCB インタフェース 424 による SRAM\_650 へのアクセスを制御するために SRAM\_RQ/GT/S 20 TB / CTL 信号 654、および DRAM アービタ 638 による DRAM コントローラ 636 へのアクセス制御と同様に、TX コントローラ 606 および RX コントローラ 604 にバス 653 を介して結合している。

#### 【 0116 】

MCB\_404 は、本明細書で後に詳述するように、パケット制御レジスタおよびその他のデータを格納する SRAM\_650 を含む。パケット制御レジスタは、ポートごとの RECEIVE\_SECTOR\_CHAIN、ポートごとの TRANSMIT\_PACKET\_CHAIN、およびメモリ 212 の空きメモリ・セクタの FREE\_POOL\_CHAIN への 1 組のポインタを含む。パケット制御レジスタは、さらにネットワーク 102 内におけるパケット・データの流れの制御を可能とする制御情報やパラメータを含む。メモリ 212 は、隣接した同一サイズの複数のセクタで編成されているパケット・メモリ・セクションを含む。これらのセクタは、初期にはアドレス・ポインタ、あるいは同様な手段で相互にリンクされて FREE\_POOL\_CHAIN 形成している。ポートからパケット・データが受け取られると、これらのセクタは FREE\_POOL\_CHAIN から取り出され、そのポートの RECEIVE\_SECTOR\_CHAIN に追加される。さらにそのパケットは、それが送信時に送られるべき 1 つまたは複数の受信先のポートの 1 つまたは複数の TRANSMIT\_PACKET\_CHAIN にリンクされる。バス 653 によって、RX コントローラ 604、TX コントローラ 606、および CPU インタフェース 436 はメモリ 212 内のデータのパケット・チェーンへのポインタを含んでいるパケット制御レジスタにアクセスすることができる。  
30

#### 【 0117 】

DRAM コントローラ 636 は、メモリ 212 内のデータを保持するためのメモリ・リフレッシュ・ロジック 660 を含む。リフレッシュ・ロジック 660 は、メモリ・バス 214 に結合されている FPM\_DRAM、EDO\_DRAM、あるいは同期 DRAM のような各種のメモリのタイプに従って動作する順応性を備えている。このようにして、CPU\_230 はリフレッシュの機能が不要となり、動作能率およびパフォーマンスが向上する。MCB 構成レジスタ 448 内にある 10 ビットのメモリ・リフレッシュ・カウンタ (MRC) は、リフレッシュ要求間のクロック・サイクルの数を定義する。その期間は 15.26 μs に等しいかそれより短いことが望ましい。既定値は 208h であり、“h” は 16 進数を示すが、これによって 30 ns の CLK サイクルでのリフレッシュ期間はおよ  
40 50

そ15.60 μsとなる。MRCカウンタはタイムアウトでDRAMアービタ638への信号REFREQをアサートし、DRAMアービタ638はDRAMコントローラ636へのMEMCTL信号の1つをアサートし、メモリ・リフレッシュ・ロジック660に対しリフレッシュ・サイクルを実行するよう指示する。MCB構成レジスタ448は、メモリ212のメモリのタイプ、速度、および構成を定義するメモリ制御レジスタ(MCR)を含む。例えば、MCRの2ビットはメモリのタイプがFPM、EDO、および同期DRAMのいずれであるかを表す。別の1ビットは、メモリの速度が50および60 nsのいずれであるかを示す。その他のビットは、選択したタイプのDRAMの特定のモードを定義し、パリティ・エラーのような誤りも表示する。

## 【0118】

次に図25を参照する。PCB 406の詳細ブロック図である。CPUバス218がCPUインターフェース432の中のCPUインターフェース・ロジック700に結合しており、CPUインターフェース・ロジック700は、さらにQC/CPUバス204とインターフェースするためにバス701を経由してQC/CPUインターフェース702に結合している。CPUインターフェース・ロジック700は、FIFO 430内の16バイトの受信バッファRX BUF 706にデータを供給し、これがMCBバス428上のデータをアサートする。MCBバス428は、CPUインターフェース・ロジック700にデータを供給すべく、これもまたFIFO 430内にある16バイトの送信バッファTX BUF 708にデータを入れる。MCBインターフェース426はCPUインターフェース・ロジック700とMCBバス428との間のデータの流れを制御する。CPUインターフェース・ロジック700は、バス信号703でRX BUF 706、TX BUF 708、およびMCBインターフェース426と結合している。

## 【0119】

CPUインターフェース・ロジック700は、バス442を介してレジスタ・インターフェース440に結合されており、レジスタ・インターフェース440によってEPSM 210内の他の構成レジスタにアクセスが可能となる。CPUインターフェース・ロジック700は、割り込みレジスタ、構成レジスタ、パケット情報レジスタ、メモリ関連のレジスタ、設定/状態レジスタ、インターフェース/監視(モニタ)レジスタ、統計レジスタ、モード・レジスタ、アービトレーション・レジスタなどのよう、CPU 230の入出力(I/O)空間を定義する。

## 【0120】

CPU 230は、パワーアップとコンフィギュレーションの間にPCBレジスタ704内の初期値ないしは既定値をプログラミングする。例えば、CPU 230はPCBレジスタ704内のPORT SPEED REGISTERのプログラミングを行うが、これは各ポートの速度を定義するビットマップである。示した実施例では、10または100 MHzである。また、PORT TYPE REGISTERも定義されるが、これはQCとTLAN間のポートのタイプを定義するビットマップである。普通、これらのレジスタは動作中に変更されることはないが、必要に応じて再プログラミングすることもできる。

## 【0121】

PCBレジスタ704のその他のレジスタは動作中に使用される。例えば、PCBレジスタはINTERRUPT SOURCEレジスタおよび POLLING SOURCEレジスタを含む。INTERRUPT SOURCEレジスタは1組の割り込みビット、MCB\_INT、MEM\_RDY、PKT\_AVAIL、BUF\_AVAIL、ABORT\_PKT、およびSTAT\_RDYを含む。PKT\_AVAILおよびBUF\_AVAIL割り込みビットは、PCB\_PKT\_AVAIL\*およびPCB\_BUF\_AVAIL\*信号にそれぞれ対応する。少なくとも1つのCPU\_INT\*信号がCPU 230に用意され、このCPU\_INT\*信号がアサートされたときCPU 230がINTERRUPT SOURCEレジスタを読み取って割り込み元を特定する。MCB\_INT割り込みビットは、割り込みがMCB 404内で発生したことをCPU 230に知らせ

10

20

30

40

50

る。MEM\_RDY割り込みビットは、要求されたメモリ212のデータがFIFO 430内に存在することをCPU 230に通知する。PKT\_AVAIL割り込みビットは、CPU 230が処理すべきパケット・データが存在することをCPU 230に通知する。BUF\_AVAIL割り込みビットは、CPU 230がパケット・データを送るために使用するバッファ・スペースがあることをCPU 230に通知する。ABORT\_PKTは、ABORT\_IN\*信号がアサートされたことをCPU 230に通知する。STAT\_RDY割り込み信号は、要求されたQCデバイス202からの統計情報がFIFO 430内に存在することをCPU 230に通知する。 POLLING\_SOURCEレジスタは、割り込みがマスクされてポーリング方式が適用されている場合の、各割り込みビットのコピーを含む。

10

#### 【0122】

CPUインターフェース・ロジック700は、FIFO 434内の64バイトの受信バッファRX BUF 710にデータを供給し、これがHCBバス438上のデータをアサートする。FIFO 434内の送信バッファTX BUF 712は、CPUインターフェース・ロジック700にデータを供給すべく、HCBバス438から受信データを受け取る。CPUインターフェース・ロジック700は、バス信号705でRX BUF 710、TX BUF 712、およびQC/HCBインターフェース436と結合されている。QC/HCBインターフェース436は、CPUインターフェース・ロジック700、RXおよびTX BUF 710、712、およびHCBバス438と結合しており、HCB 402とPCB 406との間のデータ転送を制御する。

20

#### 【0123】

図26は、CPUインターフェース700の詳細ブロック図である。CPU制御/状態信号218bは制御ロジック713にアサートされる。制御ロジック713は、CPUトラッカ状態マシン717およびオルターネット・メモリ・コントロール状態マシン718と結合している。CPUバス218のアドレス/データ・ポーション218aは多重化されたバスであり、PCB 406の他の部分からのデータがCPU 230へのCPUアドレス/データ・ポーション218a上でアサートされるべく、バス・イネーブル・ロジック716に供給される。CPU 230はアドレス復号/要求生成ロジック714をアサートし、そのロジック714は複数の要求信号をCPUトラッカ状態マシン717およびオルターネット・メモリ・コントロール状態マシン718を含むPCB 406の他の部分に供給する。1組のCPU情報ラッチ715はCPU 230からアドレスおよびデータを受け取り、本明細書で後に詳述するように、PCB 406の他の部分へのラッチされたアドレスおよびラッチされたデータをアサートする。CPUサイクルを監視し、制御するために、CPU制御信号がアドレス復号/要求生成ロジック714、CPUトラッカ状態マシン717、およびオルターネット・メモリ・コントロール状態マシン718間に供給される。

30

#### 【0124】

図27は、QC/HCBインターフェース・ロジック702の詳細ブロック図である。QC/HCBインターフェース・ロジック702は、CPU 230とQCデバイス202との間で、例えばCPU 230の32ビットとQCデバイス202の16ビット間のフォーマット変換のような、一般に比較的トランスペアレントなインターフェースを実現するように動作する。REGISTER REQUEST信号がアドレス復号/要求生成ロジック714からCPUトラッカ状態マシン717に供給され、CPUトラッカ状態マシン717は、16ビットと32ビット間のフォーマット変換のためにディスアセンブリ/アセンブリ状態マシン722に結合されている。ディスアセンブリ/アセンブリ状態マシン722は、バス701を介してCPUインターフェース700と、およびQC/CPUバス204を介してQCデバイス202とそれぞれインターフェースするために、1組のデータ、アドレス、制御信号ドライバ/レシーバ724に結合している。統計バッファ726は、QC/CPUバス204から統計データおよびその他の情報を受け取り、そのデータをバス701を介してCPUインターフェース700に供給する。STATISTICS REQ

40

50

U E S T 信号が、アドレス復号 / 要求生成ロジック 7 1 4 からディスアセンブリ / アセンブリ状態マシン 7 2 2 と Q C / C P U バス状態マシン 7 3 0 に結合している、スタティスティクス・リクエスト状態マシン 7 2 8 に供給される。Q C / C P U バス状態マシン 7 3 0 はさらに、ディスアセンブリ / アセンブリ状態マシン 7 2 および 1 組のデータ、アドレス、制御信号ドライバ / レシーバ 7 2 4 に結合している。このようにして、ポート 1 0 4 の統計およびその他の情報収集、さらにポート 1 0 4 の構成変更のために、C P U 2 3 0 はデータの流れや H S B 2 0 6 の動作を妨げることなく Q C デバイス 2 0 2 に対して比較的完全で独立したアクセスができるようになっている。

#### 【 0 1 2 5 】

C P U 2 3 0 は、P C B レジスタ 7 0 4 内の Q C S T A T I S T I C S I N F O R M A T I O N レジスタに書き込むことによって E P S M 2 1 0 に対し Q C デバイス 2 0 2 から統計および状態情報を取り出すよう要求する。C P U 2 3 0 は、Q C デバイス 2 0 2 の 1 つに対応する番号、ポート番号、指定したポートに関する開始レジスタの番号、および指定したポートについて読み取るべきレジスタの数を供給して統計情報を要求する。図 2 7 に示されるように、Q C S T A T I S T I C S I N F O R M A T I O N レジスタへの書き込みによって Q C S T A T I S T I C S R E Q U E S T 信号がアサートされる。統計リクエスト状態マシン 7 2 8 は、1 組のデータ、アドレス、制御信号ドライバ / レシーバ 7 2 4 を経由して Q C / C P バス 2 0 4 上で指示された要求を行う。C P U インタフェース 7 0 0 は、当該の C H I P S E L E C T m \* 信号を用いて 1 つか複数の当該の Q C デバイス 2 0 2 に対して必要なリード・サイクルを実行し、その情報を統計バッファ 7 2 6 に書き込む。  
10  
20

#### 【 0 1 2 6 】

要求されたデータがすべて取り出されて統計バッファ 7 2 6 に格納されると、C P U インタフェース 7 0 0 は P C B レジスタ内の P O L L I N G S O U R C E レジスタの S T A T \_ R D Y ビットを更新し、I N T E R R U P T S O U R C E レジスタ内の S T A T \_ R D Y 割り込みビットをセットする。E P S M 2 1 0 は C P U 2 3 0 への C P U \_ I N T \* 信号をアサートし、C P U 2 3 0 はこれに応答して I N T E R R U P T S O U R C E レジスタを読み取り、割り込み元を特定する。もし割り込みがマスクされていれば、C P U 2 3 0 はポーリング・ルーチン中に P O L L I N G S O U R C E レジスタの S T A T \_ R D Y ビットを検知する。このようにして、C P U 2 3 0 は要求が割り込みか、割り込みがマスクされていればポーリングのメカニズムによって完了したことを判断する。もしポーリング・メカニズムを適用するのであれば、プログラミングによって S T A T \_ R D Y 割り込みを必要に応じてマスクすることができる。C P U 2 3 0 は、応答方式により 1 つまたは連続した複数のプロセッサ・サイクルで、統計バッファ 7 2 6 から統計情報をすべて取り出す。C P U バス 2 1 8 上のプロセッサ・サイクルは標準どおりのプロセッサ・バス・サイクルでよいが、大量データの転送にはバーストのサイクルが望ましい。  
30

#### 【 0 1 2 7 】

勿論いくつかの別の実施形態が企図される。第 1 の別の実施形態においては、C P U 2 3 0 が Q C デバイス 2 0 2 のいずれかに対応する番号を供給するだけで、E P S M 2 1 0 が応答して Q C デバイス 2 0 2 のすべてのポートのすべてのレジスタ 3 0 6 のデータを全部収集する。第 2 の代案実施例においては、C P U 2 3 0 がグローバルな統計情報の要求を出すだけで、すべての Q C デバイス 2 0 2 のすべてのレジスタ 3 0 6 の情報が収集される。しかし、C P U 2 3 0 は一回につきポート 1 0 4 の 1 つだけの情報を必要とする点に留意する。  
40

#### 【 0 1 2 8 】

C P U 2 3 0 が、E P S M 2 1 0 に対するただ 1 回の要求でポート 1 0 4 のいずれに関する統計情報をも、すべて取り出すことができることは高い評価に値する。特に、要求を出す場合は Q C S T A T I S T I C S I N F O R M A T I O N レジスタが 1 つのコマンドで C P U 2 3 0 によって書き込まれる。その後 C P U 2 3 0 は、Q C デバイス 2 0 2 からの応答の待機に拘束されることなく、自由に他のタスクを実行に移ることができる。  
50

その代わりに E P S M 2 1 0 が Q C / C P U バス 2 0 4 を介して個々の統計読み取り要求を実行し、全部のデータを収集する。C P U 2 3 0 に対する通知が割り込み信号、もしくはポーリング・メカニズムによって行われ、C P U 2 3 0 は要求したすべての情報を取り出すことができる。その結果、C P U 2 3 0 のプロセッサ時間の使用効率が向上する。

#### 【 0 1 2 9 】

図 2 8 は、C P U インタフェース 7 0 0 と M C B 4 0 4 間のインターフェースの詳細ブロック図である。アドレス復号 / 要求生成ロジック 7 1 4 からのメモリ要求信号が、アドレス生成ロジック 7 4 6 および F I F O 状態 / 割り込み生成ロジック 7 4 2 に結合している F I F O アクセス状態マシン 7 4 0 に供給される。R X B U F 7 0 6 および T X B U F 7 0 8 を含む F I F O ブロック 7 4 8 が、アドレス生成ロジック 7 4 6 と F I F O 状態 / 割り込み生成ロジック 7 4 2 に結合している。アドレス生成ロジック 7 4 6 および F I F O 状態 / 割り込み生成ロジック 7 4 2 は、バス 7 0 3 を介して C P U インタフェース 7 0 0 と、および M C B バス 4 2 8 を介して M C B 4 0 4 とそれぞれインターフェースするために、両方とも 1 組のデータ、アドレス、制御信号ドライバ / レシーバ 7 4 4 に結合している。

#### 【 0 1 3 0 】

図 2 9 は、C P U インタフェース 7 0 0 と H C B 4 0 2 間のインターフェースの詳細ブロック図である。アドレス復号 / 要求生成ロジック 7 1 4 からのパケット読み出し要求信号が、T X B U F 7 1 2 を含む送信バッファ 7 6 2 に結合されている送信パケット状態マシン 7 6 0 に供給される。アドレス復号 / 要求生成ロジック 7 1 4 からのパケット書き込み要求信号が、R X B U F 7 1 0 を含む受信バッファ 7 7 0 に結合されている受信パケット状態マシン 7 6 8 に供給される。送信バッファ 7 6 2 および受信バッファ 7 7 0 は、バス 7 0 5 を介して C P U インタフェース 7 0 0 と、および H C B バス 4 3 8 を介して H C B 4 0 2 とそれぞれインターフェースするために、両方とも 1 組のデータ、アドレス、制御信号ドライバ / レシーバ 7 6 4 に結合している。

#### 【 0 1 3 1 】

次に図 3 0 を参照する。T P I 2 2 0 の簡略ブロック図であり、これの全体を示している。T P I 2 2 0 は、H S B 2 0 6 と P C I バス 2 2 2 との間に介在してデータ転送を行い、T L A N 2 2 6 と E P S M 2 1 0 との間でネットワーク・データの受け渡しを行う。T P I 2 2 0 は H S B 2 0 6 上でスレーブとして動作し、E P S M 2 1 0 のポーリングに応答し、そして Q C デバイス 2 0 2 と同じように E P S M 2 1 0 とデータの受け渡しを行う。P C I バス 2 2 2 側では、T P I 2 2 0 が P C I バス 2 2 2 を介して 4 つの T L A N 2 2 6 ( P O R T 2 4 、 P O R T 2 5 、 P O R T 2 6 、 および P O R T 2 7 ) のそれぞれとネットワーク・データの受け渡しを行う。

#### 【 0 1 3 2 】

T P I 2 2 0 は、H S B コントローラ 8 0 4 、 P C I バス・コントローラ 8 0 2 、およびメモリ 8 0 6 を含む。P C I バス・コントローラ 8 0 2 は、P C I バスの標準に従って P C I バス 2 2 2 とインターフェースし、T P I 2 2 0 と P C I バス 2 2 2 との間のデータ転送を簡便化する。P C I バス標準は、I n t e l A r c h i t e c t u r e L a b とその業界のパートナー各社によって定義されているものである。H S B コントローラ 8 0 4 は、H S B 2 0 6 の定義済み動作に従って H S B 2 0 6 とインターフェースし、T P I 2 2 0 と E P S M 2 1 0 との間のデータ転送を簡便化する。メモリ 8 0 6 は 1 個所に集中あるいは分散配置することができ、複数のデータ・バッファ 8 0 7 および 1 つの制御リスト・メモリ 8 0 8 を含む。データ・バッファ 8 0 7 は、P C I バス 2 2 2 と H S B 2 0 6 との間のデータ転送を簡便化するための一時的なメモリとして機能する。制御リスト・メモリ 8 0 8 は P C I バス 2 2 2 上における各 T L A N 2 2 6 のバス・マスタ動作を簡便化する。

#### 【 0 1 3 3 】

次に図 3 1 を参照する。T P I 2 2 0 の詳細ブロック図である。T P I 2 2 0 は、P C I バス 2 2 2 とのインターフェースに用いられるバッファ、ドライバ、および関連の回路を

含んだ PCI バス・インターフェース・ロジック 810 を含む。本実施例の PCI バス 222 は、データ幅が 32 ビットで 33 MHz のクロック周波数で動作する。しかし、PCI バス 222 のデータ幅は特にこれでなくてもよく、また動作クロックも、例えば 66 MHz といった任意の、あるいは使用可能ないずれの周波数でも構わぬことはもとより理解されている。TPI220 は PCI アービタ 811 を含み、これが PCI バス 222 へのアクセスとこれの制御について TLAN 226、TPI 220、および CPU 230 のそれぞれの間で調停を行う。特に、TLAN 226、TPI 220、および CPU 230 は、それぞれいくつかの要求信号 REQm の 1 つをアサートして PCI バス 222 の制御を要求する。REQm 信号は PCI アービタ 811 に受け取られる。PCI アービタ 811 は、応答してそれぞれの許可信号 GNTm をアサートすることによって要求しているデバイスの 1 つに制御を許可する。PCI アービタ 811 は必要に応じて他のアービトレーション・スキームを適用することもできるが、図解した実施形態においては、PCI アービタ 811 による調停はラウンドロビン法に基づいている。1 つの TLAN 226 に PCI バス 222 の制御を許可した後で、PCI アービタ 811 は TLAN 選択信号 (TSELm) をアサートしてその特定の TLAN 226 を識別する。

#### 【0134】

TPI220 は、TPI220 と HSB 206 とのインターフェースに用いるバッファ、ドライバ、および関連の回路を含んだ HSB データ転送インターフェース・ロジック 819 を含む。HSB データ送信インターフェース・ロジック 819 は、HSB 206 上における同時リード / ライト・サイクルのためにリード・ラッチ 819a およびライト・ラッチ 819b を含む。HSB データ転送インターフェース・ロジック 819 は、EPSM 210 のポーリングに応答し、HSB 206 上で実行されているサイクルを監視するために、ポート状態ロジック 820 を含む。特にポート状態ロジック 820 は、STROBE\* 信号が EPSM 210 によってアサートされればそれを検知し、応答して PKT\_AVAIL[6]\* および BUF\_AVAIL[6]\* 信号を TPI 220 のデータ状態に基づいて多重化の方式でアサートする。ポート状態ロジック 820 は、READ\_OUT\_PKT[6]\* および WRITE\_IN\_PKT[6]\* 信号をそれぞれアサートし、TPI 220 に意図された HSB 206 上でのリードおよびライト・サイクルも検知する。TPI 220 から EPSM 210 への HSB バス 206 を介したパケット・データの転送中、ポート状態ロジック 820 は転送されているデータがパケットの始め、またはパケットの終わりであれば、それぞれ SOP\* または EOP\* 信号を HSB 206 のバス・サイクルの期間アサートする。EPSM 210 から TPI 220 への HSB バス 206 を介したパケット・データの転送中、ポート状態ロジック 820 は SOP\* または EOP\* 信号を読み取って、受信されているデータがパケットの始めであるか、あるいはパケットの終わりであるかを判断する。

#### 【0135】

データ・バッファ 807 はいくつかの双方向 FIFO データ・バッファ、807a、807b、807c、および 807d (807a-d) を含み、それぞれは 32 ビット幅の送信バッファ (TPI TX FIFO) および 32 ビット幅の受信バッファ (TPI RX FIFO) を含む。示した実施形態において、データ・バッファ 807a、807b、807c、および 807d は、それぞれポート PORT24、PORT25、PORT26、および PORT27 に対応する。各 TPI RX FIFO は、PCI バス 222 を介してそれぞれの TLAN 226 からデータを受け取り、そのデータは TPI 220 により HSB 206 を介して EPSM 210 に送られる。各 TPI TX FIFO は、HSB 206 を介して EPSM 210 からデータを受け取り、そのデータは TPI 220 により PCI バス 222 を介してそれぞれの TLAN 226 へ送られる。

#### 【0136】

受信リスト復号ロジック 812 は PCI バス・インターフェース・ロジック 810 に結合されており、少なくとも 1 つの受信制御リストを制御リスト・メモリ 808 の一部である受信制御リスト・メモリ (RX\_CNTL\_LIST) 808a に格納する。受信リスト復

号ロジック 812 は、PCIバス222上のアドレスとしてアサートされた RECEIVE LIST MEMORY BASE ADDRESSに応答し、PCIバス222へのデータとしてRX CNTL LIST 808aからの受信制御リストの書き込みを行う。示した実施形態においては、RX CNTL LIST 808aは一時に1つの受信制御リストを保持する。特に、それぞれのTLAN 226はPCIバス222の制御権を得て RECEIVE LIST MEMORY BASE ADDRESSをPCIバス222上でアサートし、対応する受信制御リストをRX CNTL LIST 808aから受け取る。受信制御リストは、TLAN 226が使用するPACKET DATA MEMORY BASE ADDRESSを含み、これは受信データを格納する場所を示すアドレスである。それぞれのポートからのデータ・パケットの受信に応答し、TLAN 226は再びPCIバス222の制御権を得て、受信データ・パケットからのデータを、予め取り出してある受信制御リスト内に格納されているアドレスを用いてTPI 220へ転送する。本明細書で後に詳述するように、TLAN 226は調停を行ってPCIバス222の制御を許可され、PACKET DATA MEMORY BASE ADDRESSをPCIバス222上でライト・サイクル中にアサートする。

#### 【0137】

受信データ復号ロジック813、PCI RX FIFO制御ロジック817、PCIアービタ811、およびFIFO同期ロジック818が、PCIバス・インターフェース・ロジック810から対応するTPI RX FIFOへの受信データの流れを制御する。PCI RX FIFO制御ロジック817は、PCIバス・インターフェース・ロジック810からのデータを受け取る入力、およびそれが対応するTPI RX FIFOに結合されているいくつかの選択可能な出力を含む。PCIアービタ811はTSELm信号をFIFO同期ロジック818に供給し、これがPCI RX FIFO制御ロジック817への対応するPCIバッファ選択信号(PBSELm)をアサートし、PCIバス222へのアクセスが許可されている特定のTLAN 226に基づいて適当なTPI RX FIFOを選択する。受信データ復号ロジック813は、PCIバス222上でライト・サイクルを実行中のTLAN 226によってアサートされたPACKET DATA MEMORY BASE ADDRESSを受け取って復号化し、応答してPCI RX FIFO制御ロジック817への受信イネーブル信号(REN)をアサートして選択したTPI RX FIFOにデータを渡す。

#### 【0138】

PCIバス222とHSB 206との間における双方向データ・フローは、データ・バッファ807を介して実現されることに留意する。1つの実施形態において、PCIバス222とHSB 206は33 MHzといった等しい速度で動作するが、代案の実施形態では異なったクロック周波数で動作することも考えられる。例えば別の実施形態において、HSB 206が33 MHzで動作し、一方PCIバス222で66 MHz動作する。クロックの速度が異なっても、TPI 220の機能が遂行されてデータ・フローを処理して同期が実現される。データ・バッファ807a-dのそれぞれのTPI RX FIFOおよびTPI TX FIFOは、データの書き込みと読み出しのためにポインタを両端に保持したサーチュラ・バッファとしての機能の遂行が望ましい。FIFO同期ロジック818は、一般に各FIFOの両端のポインタの同期、保持、および更新のために動作し、適当なTPI FIFOとの正しいデータの読み書きを保証する。

#### 【0139】

前述したように、各TPI RX FIFOはサーチュラ・バッファとして機能を遂行する。PCI RX FIFO制御ロジック817はいくつかのPCI受信ポインタ(PCI RX PTR)を含み、選択されたTPI RX FIFO内の1DWORD(32ビット)のデータを受け取る次のロケーションを指示あるいはアドレスするために、それぞれのTPI RX FIFOに1つのポインタが充てられている。同様に、HSB RX FIFO制御ロジック821が各TPI RX FIFOの他端にあり、いくつかのPCI受信「シンクロナイズド」ポインタ(PCI RX S PTR)を含み、これらの

ポインタは、それぞれが対応する1つのPCI RX PTRのシンクロナイズされたコピーである。適当なTPI RX FIFOを選択するためのPBSELm信号とともに、FIFO同期ロジック818も複数のPCIカウント信号(PCNTm)の対応する1つをアサートし、PCI RX FIFO制御ロジック817内の当該のPCI RX PTRの同期的な更新すなわち増分を行う。FIFO同期ロジック818は、さらに複数のHSBカウント信号(HCNTm)の対応する1つをアサートし、HSB RX FIFO制御ロジック821内の当該のPCIRX SPTRの同期的な更新すなわち増分を行う。このように、それぞれのTPI RX FIFOの両端に1つずつ用意されたポインタによって、データを挿入すべき場所が指示される。

## 【0140】

10

PCI TX FIFO制御ロジック816は、TPI TX FIFOのいずれかの中でデータを検出し、送信すべきデータを持っているTPI TX FIFOに対応するTLAN226に対してコマンドを送るため、TPI220にPCIバス222の制御を要求させ、その制御を得させる。PCI TX FIFO制御ロジック816は、1組のTPI制御レジスタ846から当該のTLAN226のアドレスにアクセスする。TPI220は当該のTLAN226にコマンドを書き込み、TRANSMIT LIST MEMORY BASE ADDRESSを用意し、TLAN226にそのTRANSMIT LIST MEMORY BASE ADDRESSを使用するTPI220から送信制御リストを続いて要求させる。

## 【0141】

20

送信リスト・デコード・ロジック814は、PCIバス・インターフェース・ロジック810に結合されており、少なくとも1つの送信コントロール・リストをコントロール・リスト・メモリ808の一部である送信コントロール・リスト・メモリ(TX CNTL LIST)808bに格納する。送信リスト・コントロール・ロジック814は、PCIバス222上のアドレスとしてアサートされた送信リスト・メモリ・ベース・アドレス(TRANSMIT LIST MEMORY BASE ADDRESS)に応答し、PCIバス222へのデータとしてTX CNTL LIST808bからの送信コントロール・リストの書き込みを行う。示した実施例においては、TX CNTL LIST808bは、一時に1つの送信コントロール・リストを保持する。このようにして、それぞれのTLAN226はPCIバス222の制御権を得て、TRANSMIT LIST MEMORY BASE ADDRESSをPCIバス222上でアサートし、対応する送信コントロール・リストをTX CNTL LIST808bから受け取る。送信コントロール・リストを取り出した後、TLAN226はPCIバス222を要求し、そのバスの制御権を得ることによってその送信コントロール・リストを実行し、リード・サイクルを1回実行して、TPI220の対応するTPI TX FIFOからパケット・データ・メモリ・ベース・アドレス(PACKET DATA MEMORY BASE ADDRESS)を用いてデータを取り出す。

## 【0142】

30

送信データ・デコード・ロジック815、PCI TX FIFOコントロール・ロジック816、PCIアービタ811、およびFIFO同期ロジック818が、データ・バッファ807の各TPI TX FIFOからPCIバス222へのデータの流れを制御する。PCI TX FIFOコントロール・ロジック816は、PCIバス・インターフェース・ロジック810へデータを供給する出力、およびそれぞれがTPI TX FIFOの対応する1つに結合されているいくつかの選択可能な入力を含む。TLAN226がデータを読み取るべくPCIバス222上でリード・サイクルを実行するとき、PCIアービタ811はTSELm信号をFIFO同期ロジック818に供給し、これがPCI TX FIFOコントロール・ロジック816へのPBSELm信号をアサートし、PCIバス222の制御権を持っている特定のTLAN226に基づいて、対応するTPI TX FIFOを選択する。送信データ・デコード・ロジック815は、TLAN226によってアサートされたPACKET DATA MEMORY BASE ADDRE

40

50

S Sを受け取って復号化し、それに応答して、PCI TX FIFOコントロール・ロジック816への送信イネーブル信号(TEN)をアサートすることによって、選択されたTPI TX FIFOへのデータの転送を可能とする。PBSELm信号がPCI RX FIFOコントロール・ロジック817とPCI TX FIFOコントロール・ロジック816の両方に供給されること、そしてTENおよびREN信号によるPCI RX FIFOコントロール・ロジック817とPCI TX FIFOコントロール・ロジック816との間の選択が、サイクルのタイプ、およびデータ・フローの方向に依存していることに留意する必要がある。

#### 【0143】

示された本実施例において、各TPI TX FIFOはサーチュラ・バッファとして機能を遂行する。PCI TX FIFOコントロール・ロジック816はいくつかのPCI送信ポインタ(PCI TX PTR)を含み、1つのデワード(DWORD)のデータを読み出すべき次のロケーションを指示あるいはアドレス指定するために、それぞれのTPI TX FIFOに1つのポインタが充てられている。同様に、TPI TX FIFOの他端にある、本明細書で後に詳述するHSB TX FIFOコントロール・ロジック822は、いくつかのPCI送信「同期(シンクロナイズド)」ポインタ(PCI TX S PTR)を含み、これらのポインタは、それぞれが対応する1つのPCI TX PTRの同期されたコピーである。FIFO同期ロジック818は、PCI TX FIFOコントロール・ロジック816から1つのDWORDのデータがPCIバス222に供給される度に、対応する1つのPCNTm信号をアサートして当該のPCI TX PTRを増分し、対応する1つのHCNTm信号をアサートして当該のPCI TX S PTRを増分する。このように、それぞれのTPI TX FIFOの両端に1つずつ用意されたポインタによって、データを読み出すべき場所が指示される。

#### 【0144】

HSB RX FIFOコントロール・ロジック821は、それぞれがTPI RX FIFOの対応する1つの出力に結合された幾つかの選択可能な入力を持っている。HSB RX FIFOコントロール・ロジック821は、HSB206上でアサートされるべきデータをHSBデータ転送インターフェース・ロジック819に供給するための1つの出力を持っている。HSB TX FIFOコントロール・ロジック822は、それぞれがTPI TX FIFOの対応する1つの入力に結合された幾つかの選択可能な出力を持っている。HSB TX FIFOコントロール・ロジック822は、HSBデータ転送インターフェース・ロジック819からHSB206を介してデータを受け取るための1つの入力を持っている。

#### 【0145】

HSB RX FIFOコントロール・ロジック821、ポート状態ロジック820、およびFIFO同期ロジック818は、TPI220からEPSM210へのデータ転送中、データ・バッファ807a～807dのTPI RX FIFOとHSB206との間ににおけるデータの流れを制御する。ポート状態ロジック820は、HSB206上におけるリード・サイクルを示READ\_OUT\_PKT[6]\*信号がアサートされたときにそれを検知し、選択されているポートの対応するTPI RX FIFOを識別すべくPORT\_NO[1:0]信号をデコードする。特に、EPSM210は、PORT\_NO[1:0]信号00、01、10、または11をアサートして、ポートPORT24、PORT25、PORT26、またはPORT27にそれぞれ対応するデータ・バッファ807a、807b、807c、または807dの1つのTPI RX FIFOを選択する。ポート状態ロジック820は、FIFO同期ロジック818へのポート選択信号(PSELm)をアサートして選択されたポートを表示し、FIFO同期ロジック818が応答して対応するHSB選択信号(HBSELm)をアサートし、対応するTPI RX FIFOに結合されているHSB RX FIFO制御ロジック821の1つの出力を選択する。また、ポート状態ロジック820がHSBイネーブル信号(HREN)をアサートすることにより、HSB RX FIFO制御ロジック821は、HSB206上

10

20

30

40

50

でアサートされるべきデータを H S B データ転送インターフェース・ロジック 8 1 9 に供給することができる。

#### 【 0 1 4 6 】

H S B \_ R X \_ F I F O コントロール・ロジック 8 2 1 は、 T P I \_ R X \_ F I F O 内における特定のデータのロケーションを示すための H S B 受信ポインタ ( H S B \_ R X \_ P T R ) を、 それぞれの T P I \_ R X \_ F I F O について 1 つずつ含む。 F I F O 同期ロジック 8 1 8 は、 H C N T m 信号の対応する 1 つをアサートして、 T P I \_ R X \_ F I F O から D W O R D が 1 つ読み出される度に、 選択されている T P I \_ R X \_ F I F O の対応する H S B \_ R X \_ P R T を更新すなわち減分する。また、 P C I \_ R X \_ F I F O コントロール・ロジック 8 1 7 は、 対応する H S B 受信「同期」ポインタ ( H S B \_ R X \_ S P T R ) を含み、 これは F I F O 同期ロジック 8 1 8 が P C N T m 信号の対応する 1 つをアサートすることによって減分される。このように、 H S B \_ R X \_ F I F O コントロール・ロジック 8 2 1 は、 T P I \_ R X \_ F I F O のそれについて 2 つのポインタを含み、 P C I \_ R X \_ S P T R はデータを書き込むべき場所を指示し、 H S B \_ R X \_ P T R はデータを読み出すべき場所を指示する。ポート状態ロジック 8 2 0 もこれらのポインタにアクセスし、 各 T P I \_ R X \_ F I F O 内の有効なデータの量あるいは有効なデータ・バイト数を引き出す。このカウントは ( T B U S の値に対応している ) 対応する R B S I Z E と比較され、 H S B 2 0 6 が、 S T R O B E \* 信号に応答して、 P K T \_ A V A I L [ 6 ] \* 信号をアサートする方法を決定する。

#### 【 0 1 4 7 】

H S B \_ T X \_ F I F O コントロール・ロジック 8 2 2 、 ポート状態ロジック 8 2 0 、 および F I F O 同期ロジックは、 E P S M 2 1 0 から T P I 2 2 0 へのデータ転送中、 T P I \_ T X \_ F I F O と H S B 2 0 6 との間におけるデータの流れを制御する。ポート状態ロジック 8 2 0 は W R I T E \_ I N \_ P K T [ 6 ] \* 信号がアサートとされたときにそれを検知し、 E P S M 2 1 0 が H S B 2 0 6 上で実行しているライト・サイクルの間に、 P O R T \_ N O [ 1 : 0 ] 信号からポート番号を検出する。ポート状態ロジック 8 2 0 はそれに応答して、 P S E L m 信号および H S B 送信イネーブル信号 ( H T E N ) をアサートし、 当該する T P I \_ T X \_ F I F O を示す。 F I F O 同期ロジック 8 1 8 はそれに応答して、 H B S E L m 信号をアサートし、 当該 T P I \_ T X \_ F I F O に対して H S B \_ T X \_ F I F O コントロール・ロジック 8 2 2 の対応する入力を選択する。 H T E N 信号によって H S B \_ T X \_ F I F O コントロール・ロジック 8 2 2 がイネーブルされ、 H S B データ転送インターフェース・ロジック 8 1 9 から選択された T P I \_ T X \_ F I F O にアサートすべきデータを受け取る。

#### 【 0 1 4 8 】

H S B \_ T X \_ F I F O コントロール・ロジック 8 2 2 は、 それぞれの T P I \_ T X \_ F I F O について 1 つの H S B 送信ポインタ ( H S B \_ T X \_ P T R ) を含み、 これによって、 データを書き込むべき T P I \_ T X \_ F I F O 内の特定のロケーションが指示される。 F I F O 同期ロジック 8 1 8 は H C N T m 信号の対応する 1 つをアサートし、 選択された T P I \_ T X \_ F I F O に 1 つの D W O R D が書き込まれる度に、 その選択された T P I \_ T X \_ F I F O の対応する H S B \_ T X \_ P R T を更新すなわち増分する。また、 P C I \_ T X \_ F I F O コントロール・ロジック 8 1 6 は、 対応する H S B 送信「同期」ポインタ ( H S B \_ T X \_ S P T R ) を含み、 これは、 F I F O 同期ロジック 8 1 8 が P C N T m 信号の対応する 1 つをアサートすることによって増分される。このように、 H S B \_ T X \_ F I F O コントロール・ロジック 8 2 2 は T P I \_ T X \_ F I F O のそれについて 2 つのカウンタを含み、 P C I \_ T X \_ S P T R はデータを読み出すべき場所を指示し、 H S B \_ T X \_ P T R はデータを書き込むべき場所を指示する。ポート状態ロジック 8 2 0 もこれらのポインタにアクセスし、 各 T P I \_ T X \_ F I F O 内の使用可能なスペース量あるいは空のデータ・バイト数を取り出す。このカウントは ( T B U S の値に対応している ) 対応する X B S I Z E と比較され、 H S B 2 0 6 が S T R O B E \* 信号に応答して、 B U F \_ A V A I L [ 6 ] \* 信号をアサートする方法を決定する。

10

20

30

40

50

## 【0149】

TPI220内には1組のTPI PCIコンフィギュレーション・レジスタ835が用意されており、PCIバス222を介したアクセスのために、PCIバス・インターフェース・ロジック810に結合されている。また、TPIコントロール・レジスタ846が用意されており、TPI220内の各種のデバイス、およびPCIバス222を介したアクセスのために、PCIバス・インターフェース・ロジック810に結合されている。これらのレジスタ846および835の内容や構造は、後に詳述する。HSBデータ転送インターフェース・ロジック819は、PACKET SIZEタグ・レジスタ819cも含む。HSBデータ転送インターフェース・ロジック819は、EPSM210から送られる各パケット・データの最初のDWORDを捉え、パケット・サイズ(PACKET SIZE)タグ・レジスタ819cに格納し、該レジスタ819cの内容を送信リストデコード・ロジック814のTX\_CNTL\_LISTに書き込む。10

## 【0150】

次に図32を参照する。各TLAN226の構成と機能を示すブロック図である。TLAN226は、イーサネット(Ethernet)・ポート110、PCIバス・インターフェース824、およびイーサネット・ポート110とPCIバス・インターフェース824との間に結合されたメモリ825を含む。

## 【0151】

イーサネット・ポート110は、対応するネットワーク112との間におけるパケット・データの送受信のために、100Mbのイーサネット・セグメント114の適合するコネクタを受容するための適宜のソケットを含む。イーサネット・ポート110は、受信したパケット・データをメモリ825内のデータ・バッファ826に供給する。イーサネット・ポート110はデータ・バッファ826からデータを取り出し、そのパケット・データをイーサネット・セグメント114に送信する。20

## 【0152】

TLAN226は、その動作を制御するための1組のレジスタ828をメモリ825内に含む。レジスタ828は、外部のデバイスがPCIバス222を介してコマンドを挿入できるようにするために、コマンド・レジスタ828aを含む。レジスタ828は、外部のメモリからPCIバス222を介してコマンド・リストをアクセスするためのアドレスを格納する、チャネル・パラメータ・レジスタ828bをさらに含む。コマンド・レジスタ828aは、TLAN226に対し、コマンド・リストを取り出して実行するように指示するための(示していないが)GOビットを含む。コマンド・レジスタ828aは、TLAN226に対し、(RXの場合)受信コマンド・リストを、そして(TXの場合)送信コマンド・リストを取り出して実行するように指示するための(示していないが)RX/TXビットも含む。メモリ825は現在のコントロール・リストを格納するためのリスト・バッファ827を含み、さらにリスト・バッファ827は、現在の受信・コントロール・リストを格納するための受信コントロール・リスト・バッファ827a、およびカレントの送信コントロール・リストを格納するための送信コントロール・リスト・バッファ827bを含む。30

## 【0153】

PCIバス・インターフェース824は、PCIバス222に結合し、データ転送中にPCIバス222のバス・マスターを動作させることによって、TPI220とTLAN226との間のデータ転送を制御するためのロジックを含む。TPI220やCPU230のような外部のデバイスは、チャネル・パラメータ・レジスタ828bにアドレスを書き込み、コマンド・レジスタ828aにコマンドを書き込む。TLAN226はそれに応答してREQm信号をアサートし、PCIバス222を仲裁に委ねる。GNTm信号を受け取ると、TLAN226は指示されたコマンド・リストを受け取ってリスト・バッファ827に格納するため、PCIバス222上で1サイクルを実行する。コマンドは、RX/TXビットがTXにセットされていれば送信コマンドとみなされ、RX/TXビットがRXにセットされていれば受信コマンドとみなされる。4050

## 【0154】

受信動作を開始するために、CPU230は、受信リスト・メモリ・ベース・アドレス( RECEIVE LIST MEMORY BASE ADDRESS )をチャネル・パラメータ・レジスタ828bに書き込み、受信コマンドを各TLAN226のコマンド・レジスタ828aに書き込む。TLAN226は、応答して RECEIVE LIST MEMORY BASE ADDRESS を用いて受信コントロール・リストを取り出すべく、PCIバス222を要求する。TPI220は受信コントロール・リストをTLAN226に供給し、そしてTLAN226は、データの受信を待ってから受信コントロール・リストを実行する。受信コントロール・リストは順方向ポインタを含み、TLAN226はそれを用いて次の受信コントロール・リストを取り出し、コントロール・リストのチェーン(連鎖)を形成する。しかし、望ましい実施例では、TPI220が各受信コントロール・リストの順方向ポインタを同一の RECEIVE LIST MEMORY BASE ADDRESS とともにロードする。ポート110からのデータがTPI220に受信する場合、PCIバス・インターフェース824は仲裁に委ねて、PCIバス222の制御権を得てから、その受信コントロール・リスト・バッファ827a内の受信コントロール・リストを実行して、データをPCIバス222を介してTPI220に転送する。データ・パケット全体の転送が完了したとき、TLAN226は、現在の受信コントロール・リストの順方向ポインタ内の RECEIVE LIST MEMORY BASE ADDRESS を使用し、新しく別の受信コントロール・リストを要求する。

## 【0155】

送信動作について説明する。TPI220がそのTPI TX FIFOのいずれかから送信すべきデータを検知し、仲裁に委ねてPCIバス222の制御権を獲得する。それからTPI RX FIFOは、送信リスト・メモリ・ベース・アドレス(TRANSMIT LIST MEMORY BASE ADDRESS )をそれぞれのTLAN226のチャネル・パラメータ・レジスタ828bに、送信コマンドをコマンド・レジスタ828aに書き込む。TLAN226は、TRANSMIT LIST MEMORY BASE ADDRESS を用いて送信コントロール・リストを取り出すべく、PCIバス222を要求する。送信コントロール・リストが受け取られると、TLAN226はその送信コントロール・リストを送信コントロール・リスト・バッファ827bに格納し、そして、格納されている送信コントロール・リストを実行してパケット・データを受け取る。送信コントロール・リストも順方向ポインタを含み、通常はこれをTLAN226が次のアドレスとして用いることによって次の送信コントロール・リストを受け取り、コントロール・リストのチェーンを形成する。ただし、示した実施例では、TPI 220は各送信コントロール・リストの順方向ポインタをヌル値とともにロードする。従って、その送信コントロール・リスト・バッファ827b内の送信コントロール・リストの実行後は、TLAN 226はTPI220が新しく別の送信コマンドを書き込むまで、待機することになる。

## 【0156】

次に図33を参照する。該図はコントロール・リスト830を示している。これは受信と送信の両方のコントロール・リストの形式であり、さらにRX CNTL LIST 808aおよびTX CNTL LIST 808bの形式もある。コントロール・リスト830は、FORWARD\_POINTERフィールド831、PACKET\_SIZEフィールド832a、CSTATフィールド832b、COUNTフィールド833、およびDATA\_POINTERフィールド834を含む。各フィールドは32ビットであるが、PACKET\_SIZEフィールド832aとCSTATフィールド832bは、16ビットのフィールドである。

## 【0157】

FORWARD\_POINTERフィールドは、一般に複数のコントロール・リストをチェーン化するために使用される。受信動作については、FORWARD\_POINTERフィールド831がそれぞれのケースで同じRECEIVELIST MEMORY B

10

20

30

40

50

A S E A D D R E S S であるので、T P I 2 2 0 が、R X C N T L L I S T 8 0 8 a から何度も繰り返して供給する受信コントロール・リストをT L A N 2 2 6 が実行する。このように、各T L A N 2 2 6 は、そのカレントの受信コントロール・リストのF O R W A R D \_ P O I N T E R フィールド8 3 1 内のR E C E I V E L I S T M E M O R Y B A S E A D D R E S S を使用して、ネットワーク1 1 2 から次のデータ・パケットが受信されたとき、次の受信コントロール・リストを要求する。従って、受信動作に関しては、T L A N 2 2 6 に対してT P I 2 2 0 が動作開始コマンドを出す必要がない。送信動作については、T P I 2 2 0 が毎回同一のT X C N T L L I S T 8 0 8 b からの送信コントロール・リストを実行する。しかし、T P I 2 2 0 はF O R W A R D \_ P O I N T E R フィールド8 3 1 をヌル値(0 0 0 0 h)にセットし、従ってT P I 2 2 0 によって開始されたときは、T P I 2 2 0 およびそれぞれのT L A N 2 2 6 は1つの送信動作を実行する。いずれかのT P I R X F I F O の内でデータが検知されて、T P I 2 2 0 がT P I R X F I F O のそれぞれのT L A N ポート上で送信動作を行っていないとき、T P I 2 2 0 は送信コマンドをそれぞれのT L A N 2 2 6 に対して発生し、送信動作が開始される。それぞれのT L A N 2 2 6 はT X C N T L L I S T 8 0 8 b から送信コントロール・リストを取り出し、その送信コントロール・リストを実行し、そしてF O R W A R D \_ P O I N T E R フィールド8 3 1 のヌル値を検知したとき、デフォルトの状態に戻る。  
10

#### 【0158】

P A C K E T \_ S I Z E フィールド8 3 2 a は、通常データ・パケットのサイズを表示する。受信動作については、T P I 2 2 0 が最初にR X C N T L L I S T 8 0 8 a 内のP A C K E T \_ S I Z E フィールド8 3 2 a をゼロにセットする。T L A N 2 2 6 がT P I 2 2 0 に対して1つのデータ・パケット全体の送信を完了した後、T L A N 2 2 6 は、R X C N T L L I S T 8 0 8 a のP A C K E T \_ S I Z E フィールド8 3 2 a およびC S T A T フィールド8 3 2 b に対して最後のD W O R D の書き込みを実行する。P A C K E T \_ S I Z E フィールド8 3 2 a は実際のパケット・データのサイズでロードされ、C S T A T フィールド8 3 2 b 内のフレーム完了ビットがセットされる。送信動作については、T X C N T L L I S T 8 0 8 b のP A C K E T \_ S I Z E フィールド8 3 2 a は、T P I 2 2 0 によってT L A N 2 2 6 に送信されるべきデータ・パケットのサイズでロードされる。H S B データ転送インターフェース・ロジック8 1 9 は、T X C N T L L I S T 8 0 8 b のP A C K E T \_ S I Z E レジスタ・タグ8 1 9 c 内のパケット・サイズD W O R D を送信リスト・デコード・ロジック8 1 4 内のT X C N T L L I S T 8 0 8 b に書き込む。そして、T P I 2 2 0 が前述したように送信コマンドを対応するT L A N 2 2 6 に書き込み、T X C N T L L I S T 8 0 8 b の内容が送信コントロール・リストとしてT L A N 2 2 6 に対して要求されたときに供給される。  
20

#### 【0159】

C S T A T フィールド8 3 2 b は、T P I 2 2 0 とT L A N 2 2 6 との間におけるコマンドおよび状態情報の受け渡しに使用される。T P I 2 2 0 はR X C N T L L I S T 8 0 8 a のC S T A T フィールド8 3 2 b を最初にゼロにセットする。T L A N 2 2 6 からそれぞれのT P I R X F I F O へのパケット・データの転送が完了したとき、T P I 2 2 0 はR X C N T L L I S T 8 0 8 a 内のC S T A T フィールド8 3 2 b のフレーム完了ビット(ビット1 4 )をセットすることによって、パケット・データ転送の完了を表示する。T P I 2 2 0 は、データ・パケットをH S B 2 0 6 を介してE P S M 2 1 0 へ転送を開始できる状態にあることをポート状態ロジック8 2 0 に知らせる。そしてポート状態ロジック8 2 0 は、それぞれのT P I R X F I F O 内にE P S M 2 1 0 によるポーリングに応答して、E P S M 2 1 0 に対して送信可能なデータがあることを表示する。パケットの終わりは必ず転送しなければならないため、たとえパケットの終わりのデータ量がR B S I Z E もしくはT B U S の値に適合しない場合でも、同様である。  
40

#### 【0160】

T P I 2 2 0 は、E P S M 1 0 からのデータ・パケットの受信中におけるA L \_ F C S 50

— IN \* (または F B P N \* ) 信号の状態に基づいて、 TX C N T L L I S T 8 0 8 b の C S T A T フィールド 8 3 2 b 内のパス巡回冗長検査 C R C ( C y c l i c R e d u n d a n c y C h e c k ) ビットをセットする。 T P I 2 2 0 は、データ・パケットが C R C に使用されるデータを含んでいるかどうかを示す C R C ビットをセットする。 C R C を含むイーサネットのデータ・パケットには、パケット・データに加えて誤り検査に用いられる 4 バイトの C R C データが入っている。

#### 【 0 1 6 1 】

D A T A \_ P O I N T E R フィールド 8 3 4 は、データ転送動作中に T L A N 2 2 6 によってアサートされるべき P C I アドレスを指定する。このアドレスは、パケット・データ・メモリ・ベース・アドレス ( P A C K E T D A T A M E M O R Y B A S E A D D R E S S ) であって、送信および受信動作の両方に同じものであることが望ましい。データ受信動作中、 T L A N 2 2 6 が P A C K E T D A T A M E M O R Y B A S E A D D R E S S をアサートし、受信データ復号ロジック 8 1 3 が P C I バス 2 2 2 上のアドレスおよびライト・サイクルをデコードし、そして、選択されている T P I R X F I F O 内へパケット・データが受容されるように、 P C I R X F I F O コントロール・ロジック 8 1 7 をイネーブルする。データ送信動作中、 T L A N 2 2 6 が P A C K E T D A T A M E M O R Y B A S E A D D R E S S をアサートし、送信データ復号ロジック 8 1 5 がアドレスおよび読み出し動作をデコードし、そして T P I T X F I F O からのパケット・データの送信を促進するように、 P C I T X F I F O 制御ロジック 8 1 6 をイネーブルする。

10

#### 【 0 1 6 2 】

C O U N T フィールド 8 3 3 は、存在するデータの量あるいは D A T A \_ P O I N T E R フィールド 8 3 4 の現在値における使用可能なバッファ・スペースを示す。データ受信動作中、受信リスト・デコード・ロジック 8 1 2 は、 C O U N T フィールド 8 3 3 を T P I コントロール・レジスタ 8 4 6 の R C V \_ D A T A \_ C O U N T レジスタ 8 4 7 b ( 第 8 F 図 ) 内に書き込まれる値に設定する。 R C V \_ D A T A \_ C O U N T レジスタ 8 4 7 b の値で T P I 2 2 0 が受信すべき最大パケット・サイズが決まる。既定値は 1 , 5 1 8 バイトであって、これは C R C の 4 バイトを含むイーサネット・データ・パケットの最大サイズである。データ送信動作中、 T P I 2 2 0 は C O U N T フィールド 8 3 3 を P A C K E T \_ S I Z E フィールド 8 3 2 a と同じ値に設定する。

20

#### 【 0 1 6 3 】

次に図 3 4 を参照する。該図は、 T P I 2 2 0 に使用される T P I P C I コンフィギュレーション・レジスタ 8 3 5 の定義を示している。 T P I P C I コンフィギュレーション・レジスタ 8 3 5 は、 T P I 2 2 0 専用の追加的なレジスタ、およびすべての P C I バスのアーキテクチャに共通のレジスタを含む。すべての P C I バスに共通のレジスタは、 D E V I C E \_ I D レジスタ 8 3 6 a 、 V E N D O R \_ I D レジスタ 8 3 6 b 、 状態 ( S T A T U S ) レジスタ 8 3 7 a 、 コマンド ( C O M M A N D ) レジスタ 8 3 7 b 、 C L A S S \_ C O D E レジスタ 8 3 8 a 、 R E V \_ I D レジスタ 8 3 8 b 、 B I S T レジスタ 8 3 9 a 、 H D R \_ T Y P E レジスタ 8 3 9 b 、 レイテンシスな待ち待ち時間 ( L A T E N C Y ) レジスタ 8 3 9 c 、 C A C H E L S レジスタ 8 3 9 d 、 M A X L A T レジスタ 8 4 5 a 、 M I N G N T レジスタ 8 4 5 b 、 I N T P I N レジスタ 8 4 5 c 、 および I N T L I N E レジスタ 8 4 5 d である。

30

#### 【 0 1 6 4 】

T P I 2 2 0 専用のレジスタは、 T P I コントロール I O ベース・アドレス ( C O N T R O L I O B A S E A D D R E S S ) レジスタ 8 4 0 、 T P I コントロール・メモリ・ベース・アドレス ( C O N T R O L M E M O R Y B A S E A D D R E S S ) レジスタ 8 4 1 、 送信リスト・メモリ・ベース・アドレス ( T R A N S M I T L I S T M E M O R Y B A S E A D D R E S S ) レジスタ 8 4 2 、 受信リスト・メモリ・ベース・アドレス ( R E C E I V E L I S T M E M O R Y B A S E A D D R E S S ) レジスタ 8 4 3 、 および パケット・データ・メモリ・ベース・アドレス ( P A C K E T D

40

50

ATA MEMORY BASE ADDRESS) レジスタ 844 である。

#### 【0165】

初期化後、TPIコントロールIOベース・アドレス・レジスタ 840 には TPIコントロール・レジスタ 846 のための TPI CONTROL IO BASE ADDRESS が入っている。TPIコントロール・メモリ・ベース・アドレス・レジスタ 841 には TPIコントロール・レジスタ 846 のための TPI CONTROL MEMORY BASE ADDRESS が入っている。このように、TPIコントロール・レジスタ 846 は、PCIバス 222 の入出力とメモリ・スペースの両方でアクセスが可能である。送信リスト・メモリ・ベース・アドレス・レジスタ 842 には、送信リストデコード・ロジック 814 によってデコードされる TX CNTL LIST 808b のための TR ANSMIT LIST MEMORY BASE ADDRESS が入っている。受信リスト・メモリ・ベース・アドレス・レジスタ 843 には、受信リストデコード・ロジック 812 によってデコードされる RX CNTL LIST 808a のための RECEIIVE LIST MEMORY BASE ADDRESS が入っている。パケット・データ・メモリ・ベース・アドレス・レジスタ 844 には、TPI 220 のデータ・バッファ 807 に対応する PACKET DATA MEMORY BASE ADDRESS が入っている。PACKET DATA MEMORY BASE ADDRESS は、送信リスト・デコード・ロジック 814 と受信リスト・デコード・ロジック 812 の両方によってデコードされる。

#### 【0166】

次に図 35 を参照する。該図は、TPI 220 に使用される TPIコントロール・レジスタ 846 の定義の図解である。TPIコントロール・レジスタ 846 は、RCV\_DATA\_COUNT レジスタ 847b、XBSIZE3 レジスタ 848a、XBSIZE2 レジスタ 848b、XBSIZE1 レジスタ 848c、XBSIZE0 レジスタ 848d、RBSIZE3 レジスタ 849a、RBSIZE2 レジスタ 849b、RBSIZE1 レジスタ 849c、RBSIZE0 レジスタ 849d、NET\_PRI3 レジスタ 850a、NET\_PRI2 レジスタ 850b、NET\_PRI1 レジスタ 850c、NET\_PRI0 レジスタ 850d、TLAN0 メモリ・ベース・アドレス (MEMORY BASE ADDRESS) レジスタ 851、TLAN1 メモリ・ベース・アドレス・レジスタ 852、TLAN2 メモリ・ベース・アドレス・レジスタ 853、および TLAN3 メモリ・ベース・アドレス・レジスタ 854 を含む。

#### 【0167】

RCV\_DATA\_COUNT レジスタ 847b は、TPI 20 が処理した受信データ・パケットの最大サイズを格納する。TPI 220 は、この値を取り出して RX CNTL LIST 08a の COUNT フィールド 833 に入れる。XBSIZE レジスタ 848a ~ d の各々は、それぞれのポートについて DWORD 単位の送信バースト・サイズを保持している。すなわち、PORT 24 には XBSIZE0、PORT 25 には XBSIZE1、PORT 26 には XBSIZE2、そして PORT 27 には XBSIZE3 である。XBSIZE の送信バースト・サイズの値は、それぞれのポートに対して EPSSM 210 からデータを要求できるだけの十分なパケット・バッファ・スペースがそれぞれの TPI TX FIFO にあるかどうかを判定するとき、TPI 220 の HSB\_TX FIFO コントロール・ロジック 822 およびポート状態ロジック 820 によって用いられる。RBSIZE レジスタ 849a ~ d の各々は、それぞれのポートについて DWORD 単位の HSB 受信バースト・サイズを保持する。すなわち、PORT 24 には RBSIZE0、PORT 25 には RBSIZE1、PORT 26 には RBSIZE2、そして PORT 27 には RBSIZE3 である。RBSIZE の受信バースト・サイズの値は、それぞれのポートから EPSSM 210 に対する受信データ転送を要求できるだけの十分なパケット・データがそれぞれの TPI RX FIFO にあるかどうかを判定するとき、HSB\_RX\_FIFO コントロール・ロジック 821 およびポート状態ロジック 820 によって用いられる。図解した実施例において、XBSIZE および RBSIZE レジスタ 84

10

20

30

40

50

8、849の値はそれが等しく、またT B U Sの値とも等しい。しかし、X B S I Z Eレジスタ848およびR B S I Z Eレジスタ849は、必要に応じて任意のバースト転送値でプログラミングされる。

#### 【0168】

N E T \_ P R I レジスタ850は、それぞれのポートに関するそれぞれのネットワーク優先権の値を保持する。すなわち、P O R T 2 4にはN E T \_ P R I 0、P O R T 2 5にはN E T \_ P R I 1、P O R T 2 6にはN E T \_ P R I 2、そしてP O R T 2 7にはN E T \_ P R I 3である。これらの値は、送信リスト・デコード・ロジック814がそれぞれのポートの送信優先権を設定するために使用される。T L A N 0メモリ・ベース・アドレス・レジスタ851は、P O R T 2 4についてT L A N 0 M E M O R Y B A S E A D D R E S SというP C Iメモリ・アドレスを保持する。T L A N 1メモリ・ベース・アドレス・レジスタ852は、P O R T 2 5についてT L A N 1 M E M O R Y B A S E A D D R E S SというP C Iメモリ・アドレスを保持する。T L A N 2メモリ・ベース・アドレス・レジスタ853は、P O R T 2 6についてT L A N 2 M E M O R Y B A S E A D D R E S SというP C Iメモリ・アドレスを保持する。T L A N 3メモリ・ベース・アドレス・レジスタ854は、P O R T 2 7についてT L A N 3 M E M O R Y B A S E A D D R E S SというP C Iメモリ・アドレスを保持する。これらのレジスタのそれぞれを、起動時にC P U 2 3 0が各T L A N 2 2 6のアドレスを認識してから初期化する。これらの値はP C I T X F I F Oコントロール・ロジック816に供給され、このロジックがP C Iバス222上にそれぞれの送信コマンドを出してパケット送信動作を開始するために該値を使用する。  
10  
20

#### 【0169】

次に図36を参照する。該図は、ネットワーク・スイッチ102の初期化、起動あるいはリセット時におけるC P U 2 3 0のP C I初期化動作を図解したフローチャートである。最初のステップ855において、C P U 2 3 0はP C Iバス222のコンフィギュレーションを行い、それぞれのT L A N 2 2 6をP C Iメモリ・スペースにマッピングし、そして、このコンフィギュレーションをP C Iバス222を介してT P I P C Iコンフィギュレーション・レジスタ835に書き込む。P C Iバス222のコンフィギュレーションを行う手順は既知であり、ここではさらに説明しない。  
30

#### 【0170】

特に、D E V I C E \_ I D レジスタ836aは、標準のP C IデバイスI D レジスタであり、その値は0x5000hに設定される。V E N D O R \_ I D レジスタ836bは標準のP C IベンダI D レジスタであり、その値は0x0E11hに設定される。S T A T U S レジスタ837aは標準のP C Iデバイス状態レジスタである。C O M M A N D レジスタ837bは標準のP C Iデバイス・コマンド・レジスタである。C L A S S \_ C O D E レジスタ838aは標準のP C Iデバイス・クラス・コード・レジスタであり、その値は0x060200hに設定される。R E V \_ I D レジスタ838bは標準のP C Iデバイス改定I D レジスタであり、その値は0x00hに設定される。B I S T レジスタ839aは標準のP C I B I S T 状態レジスタであり、その値は0x00hに設定される。H D R \_ T Y P E レジスタ839bは標準のP C Iヘッダ・タイプ・レジスタであり、その値は0x80hに設定される。L A T E N C Y (待ち時間) レジスタ839cは標準のP C I待ち時間レジスタであり、C P U 2 3 0によって初期化される。C A C H E L S Z レジスタ839dは標準のP C Iキャッシュ・ライン・サイズ・レジスタであり、C P U 2 3 0によって初期化される。M A X L A T レジスタ845aは標準のP C I最長待ち時間レジスタであり、その値は0x00hに設定される。M I N G N T レジスタ845bは標準のP C Iデバイス・ミニマム・グラント・レジスタであり、その値は0x00hに設定される。I N T P I N レジスタ845cは標準のP C Iデバイス割り込みピン・レジスタであり、その値は0x00hに設定される。I N T L I N E レジスタ845dは標準のP C Iデバイス割り込みライン・レジスタであり、C P U 2 3 0によって設定される。  
40  
50

#### 【0171】

ステップ855では、さらにCPU230が0xFFFFFhの値を次のそれぞれのレジスタに書き込む。すなわち、TPI CONTROL IO BASE ADDRESSレジスタ840; TPI CONTROL MEMORY BASE ADDRESSレジスタ841; TRANSMIT LIST MEMORY BASE ADDRESSレジスタ842; RECEIVE LIST MEMORY BASE ADDRESSレジスタ843; およびPACKET DATA MEMORY BASE ADDRESS ADDRESSレジスタ844に書き込む。それぞれへの書き込み完了後、TPI220が各レジスタ内の値を、指示された特定のレジスタに求められる量の入出力(I/O)またはメモリ・スペースを示す値に置き換える。CPU230は、それに応答して各レジスタ内のそれぞれの新しい値を読み取り、各レジスタにベース(基準)・アドレスを書き返し、そのエンティティをPCI I/Oまたはメモリ・スペースにマッピングする。

10

#### 【0172】

特に、必要なメモリ・スペースの量を決定してから、CPU230はCONTROL IO BASE ADDRESSをTPI CONTROL IO BASE ADDRESSレジスタ840に書き込んで、TPIコントロール・レジスタ846の入出力スペースへのアクセスを可能とし、CPU230はTPI CONTROL MEMORY BASE ADDRESSをTPI CONTROL MEMORY BASE ADDRESSレジスタ841に書き込んでTPIコントロール・レジスタ846のメモリ・スペースへのアクセスを可能とし、CPU230はTRANSMIT LIST MEMORY BASE ADDRESSをTX CNTL LIST 808bメモリ・ロックのアドレスに対応するTRANSMIT LIST MEMORY BASE ADDRESSレジスタ842に書き込み、CPU230はRECEIVE LIST MEMORY BASE ADDRESSをRX CNTL LIST 808aのアドレスに対応するRECEIVE LIST MEMORY BASE ADDRESSレジスタ843に書き込み、そしてCPU230はPACKET DATA MEMORY BASE ADDRESSをデータ・バッファ807のPCIアドレスに対応するPACKET DATA MEMORY BASE ADDRESSレジスタ844に書き込む。

20

#### 【0173】

次のステップ856aにおいて、CPU230はPCIバス222上のそれぞれのTLAN226に対して1つずつ問い合わせを行い、存在するTLANの数、およびそれらのTLANの対応するPCIアドレスを認識する。続くステップ856bで、CPU230は問い合わせたTLAN226を既知で休止の状態に初期化する。そしてCPU230は、次のステップ857でTLAN226がそれ以上存在するかどうかを調べ、もし存在すればステップ856aに戻って、次のTLAN226に対して問い合わせを行い、PCIバス222上のTLAN226がすべて初期化されるまでこれを繰り返す。この時点では、TLAN0 MEMORY BASE ADDRESS、TLAN1 MEMORY BASE ADDRESS、およびTLAN3 MEMORY BASE ADDRESSの値は既知である。

30

#### 【0174】

次のステップ858において、CPU230は、図35に関して前述したように、TPIコントロール・レジスタ846を適切な値に初期化する。これは、TLAN0 MEMORY BASE ADDRESS、TLAN1 MEMORY BASE ADDRESS、TLAN2 MEMORY BASE ADDRESS、およびTLAN3 MEMORY BASE ADDRESSの値を含む。続くステップ859で、CPU230は、RECEIVE LIST MEMORY BASE ADDRESSをチャネル・パラメータ・レジスタ828bに書き込み、各TLAN226の受信動作の始動を開始する。受信動作の開始はステップ960で完了し、CPU230が各TLAN226のコマンド・レジスタ828aに対して書き込みを行う。このように初期化されて、それぞれのTLAN226は受信コントロール・リストを要求するために、PCIバス222を要求して、直ちに受信動作を始める。

40

50

## 【0175】

次に図37を参照する。該図は、各TLAN226についてネットワーク・スイッチ102が行う受信動作を図解するフローチャートである。動作は第1ステップ861aで始まり、TLAN226は、PCIアービタ811にPCIバス222を要求してこれを受け取る。TLAN226は第2ステップ861bでRECEIVE LIST MEMORY BASE ADDRESSをPCIバス222にアサートして受信コントロール・リストを要求し、TPI220が第3のステップ861cで受信コントロール・リストをそのTLAN226に供給する。受信コントロール・リストは、受信したデータ・パケットをどこで、もしくはどのように送信するかをTLAN226に知らせるためのPACKET DATA MEMORY BASE ADDRESSを含む。次の第4のステップ8611で、TLAN226はPCIバス222の制御権を放棄する。

## 【0176】

TLAN226は、次のステップ862aにおいて、最終的にネットワーク112からデータ・パケットを受信し、ステップ862bにおいて、PCIバス222の制御権を要求してこれを受け取る。TLAN226はステップ862cで、PACKET DATA MEMORY BASE ADDRESSをPCIバス222上のアドレスとして用い、1バーストのデータの書き込みを行い、一方TPI220は、ステップ862dにおいて、そのデータを選択されたTPI RX FIFOに書き込む。書き込みバーストの完了と同時に、TLAN226は次のステップ862eに移って、PCIバス222の制御権を放棄する。さらに次のステップ865において、TLAN226は、最終DWORDの書き込み動作で示されるべき、パケット・データの全体のTPI RX FIFOに対する送出が完了したかどうかをチェックし、まだあれば、動作はステップ862bへ戻り、TLAN226はもう一度PCIバス222を要求するために別のバースト・データを送る。

## 【0177】

TLAN226は、データ・パケットの最終部分を送り終わった後、最後の反復動作を行って、TPI RX FIFOに対しパケットの終わりを知らせる。特にTLAN226は、TPI220のRX CNTL LIST808a内のPACKET\_SIZEフィールド832aおよびCSTATフィールド832bに対して、最後の1DWORDの転送を実行する。このDWORDの転送によって、RX CNTL LIST808aが完了したばかりのデータ・パケットのパケットのサイズで更新され、CSTATフィールド832b内のフレーム完了ビットが更新される。TPI220はこの書き込み動作をステップ865で検知して動作完了を表す内部フラグをセットし、ステップ866において、その適宜の状態をポート状態ロジック820に渡す。動作はステップ861aへ戻って、別の受信コントロール・リストを要求する。

## 【0178】

次に図38を参照する。該図は、TPI220からEPSM210へのHSB206を介した受信データ転送動作を図解するフローチャートである。動作は最初のステップ876で開始し、TPI220のポート状態ロジック820が、TPI RX FIFOのいずれか1つに存在するTPIコントロール・レジスタ846で用意されたそれぞれのRBSIZEと比べて等しいか大きい一定量のデータを検知するか、もしくは、TLAN226によって表示されているそのポートに関するパケットの終わりEOPを検出する。

## 【0179】

次のステップ877では、TPI220がEPSM210のポーリングに応答し、各TPI RX FIFO内に十分なデータが存在するか否かを表すPKT\_AVAIL[6]\*信号を多重化の方式で適切にアサートする。このポーリングは、独立して発生し、クラリフィケーションの目的で含まれている。TPI220のいずれかのTPI RX FIFO内に十分なデータが存在することをPKT\_AVAIL[6]\*信号が表示した場合、EPSM210の使用可能な受信バッファ内に十分なバッファ記憶スペースがあれば、EPSM210はHSB

10

20

30

40

50

206上でリード・サイクルを開始する。

**【0180】**

TP1220のポート状態ロジック820は、HSB206上のリード・サイクルを検知し、当該のTP1\_RX\_FIFOを選択して次のステップ879でデータを供給する。それからTP1220は、ステップ880において、EPSM210に対しHSB206を介してデータ・バーストを転送する。ステップ880でのデータ転送中、次のステップ881aで、ポート状態ロジック820がHSB206を介した現在のデータ転送がパケットの始めであると判断すれば、データ転送中にTP1220がステップ881bにおいてHSB206上でSOP\*信号をアサートする。同様に、ステップ880でのデータ転送中、ステップ882aにおいて、ポート状態ロジック820がHSB206を介した現在のデータ転送がパケットの終わりであると判断すれば、データ転送中にTP1220が、ステップ882bにおいて、HSB206上でEOP\*信号をアサートする。ステップ882aまたは882bから、動作はステップ876へ戻る。  
10

**【0181】**

次に図39を参照する。該図は、EPSM210からTP1220へパケット・データを送るためのHSB206を介した送信データ転送動作を図解するフローチャートである。動作はステップ890で開始し、TP1220のポート状態ロジック820がTP1\_TX\_FIFOののいずれか1つに、対応するXBSIZEと比較して等しいか大きいバッファ・スペースがあることを検知する。動作は次のステップ891へ進み、ポート状態ロジック820は、EPSM210のポーリングに応答してBUF\_AVAIL[6]\*信号を多重化の方式で適切にアサートし、対応するTP1\_TX\_FIFO内に使用可能なバッファ・スペースがあることを表示する。前述したように、このポーリングは独立して発生し、クラリフィケーションの目的で含まれている。次のステップ892において、十分なスペースのあるTP1\_TX\_FIFOに対してEPSM210が転送するだけの十分なデータがあるとき、EPSM210は、HSB206上でそのTP1\_TX\_FIFOに対応するポートへのライト・サイクルを開始する。続くステップ893では、TP1220のポート状態ロジック820がHSB206上のライト・サイクルを検知し、指示されたポートに適当なTP1\_TX\_FIFOを選択する。次のステップ894において、EPSM210はTP1220に対してHSB206を介し1バーストのデータを転送し、TP1220はそのデータをTP1220内の対応するTP1\_TX\_FIFOに書き込む。  
20

**【0182】**

ステップ895aにおいて、TP1220がステップ894のデータ・バースト中にSOP\*信号がアサートされたことを検知した場合、そのパケット・サイズを持っているデータの先頭のDWORDは、ステップ895bにおいてPACKET\_SIZEタグ・レジスタ819cに入れられる。ステップ896aにおいて、TP1220が、ステップ894でのデータ・バースト中にEOP\*信号がアサートされたことを検知すれば、TP1220はステップ896でパケットの終わりを表すTP1220内のフラグをセットする。ステップ896aまたは896bから、動作はステップ890へ戻る。  
30

**【0183】**

次に図40を参照する。該図は、各TLAN226に関するネットワーク・スイッチ102の送信動作を図解するフローチャートである。最初のステップ867において、TP1220はTP1\_TX\_FIFOのいずれか1つの中にデータを検知し、それに応答してPCIバス222を要求し、PCIアービタ811からこれの制御権を受け取る。次のステップ868で、TP1220は、対応するTLAN226のコマンド・レジスタ828aに送信コマンドを書き込む。TP1220は、その後ステップ869で、PCIバス222の制御権を放棄する。  
40

**【0184】**

続くステップ870aにおいて、送信コマンドを受け取ったTLAN226は、PCIバス222の制御権を要求し、PCIアービタ811からこれの制御権を受け取り、TP1  
50

220に対して送信コントロール・リストを要求する。次のステップ870bで、TPI220はPCIバス222の制御権を持っているTLAN226に送信コントロール・リストを供給し、TLAN226はその送信コントロール・リストをその送信コントロール・リスト・バッファ827bに入れる。続くステップ870cにおいて、TLAN226はPCIバス222の制御権を放棄するが、直ちにステップ870dでPCIバス222の制御権を再要求する。再びPCIバス222の制御権を得ると、TLAN226はステップ871aでTPI220に対して1バーストのデータを要求し、送信コントロール・リストの実行を開始する。特に、TLAN226は、ステップ871aにおいて、PCIバス222上でPACKET DATA MEMORY BASE ADDRESSをアサートする。続くステップ871bでは、TPI220がそれに応答して、対応するTPI TX FIFOを選択してイネーブルし、PCIバス222を介してTLAN226にデータを供給する。それぞれのデータ・バースト後、TLAN226は、ステップ871cにおいてPCIバス222の制御権を放棄する。ステップ872aにおいて、データのパケット全体の転送が完了していないと判定すると、動作はステップ870cに戻り、TLAN226は再びPCIバス222の制御権を要求し、最終的に該制御権を取り戻す。  
10

#### 【0185】

ステップ872aにおいて、パケットの送信が完了していると判定すると、動作はステップ873aに移り、TLAN226はTPI220に対してデータ転送完了の旨を書き込み、TPI220はそれに応答して動作の完了を表示する。特に、TLAN226はTX CNTL LIST808bのCSTATフィールド832bに最後の1DWORDの書き込みを行い、CSTATフィールド832b内のフレーム完了ビットをセットする。さらに、TX CNTL LIST808bのPACKET\_SIZEフィールド832aが、TPI220によってTLAN226に送信されるべきデータ・パケットのサイズでロードされる。TLAN226は、書き込み動作を完了すると、ステップ873bでPCIバス222を放棄する。ステップ873bから、動作は次の送信動作に備えてステップ867に戻る。  
20

#### 【0186】

CPU230による初期化後、TPI220はTLAN226と協調して動作するよう構成されることによって、CPU230がネットワーク・スイッチ102の他の重要なタスクや機能を遂行することができる点は、高い評価に値する。CPU230は、PCIバス222上のデバイスのタイプや数を確認し、対応するアドレス値を割り当てて、PCIメモリおよび入出力スペースを初期化する。CPU230は、TLAN226のアドレス値をTPI220に供給する。さらに、CPU230はTPI220のアドレスの初期値をそれぞれのTLAN226に供給し、コマンドを挿入して動作を起動する。TLAN226は、コントロール・リストを要求して該コントロール・リストを実行し、そのコントロール・リスト内のアドレスにあるメモリとの間で、データの読み書きを行うように構成される。TPI220はまた、各コントロール・リストを更新し、それを、要求している各TLAN226に供給するように構成される。さらに、TPI220は、適宜のTLAN226にコマンドを書き込んで送信動作を開始するよう構成され、また対応する送信コントロール・リストを後続の要求に応じて供給するように構成される。このようにして、CPU230は初期化の実行後は、ネットワーク・スイッチ102の他の機能を自由に遂行することができる。  
30  
40

#### 【0187】

図41は、メモリ212の編成を図解するブロック図である。示した実施例では、メモリ212のサイズは4～16メガバイト(Mbyte)であるが、このメモリ・サイズは可変であって、必要に応じた増減が可能である。図41～図47に示すメモリ・セクション・ブロックの幅、従って各メモリ・ラインの幅は、1DWORDすなわち32ビットである。メモリ212は、ハッシュ・メモリ・セクション902およびパケット・メモリ・セクション904という、2つの主なセクションに分けられる。ハッシュ・メモリ・セクシ  
50

ヨン 9 0 2 はネットワーク・デバイス識別セクションとして機能し、ネットワーク・スイッチ 1 0 2 に結合しているネットワーク 1 0 6 、 1 1 2 内の 1 つまたは複数のネットワーク・デバイスを識別する。ハッシュ・メモリ・セクション 9 0 2 のサイズは、必要なデバイス、関連のアドレスおよびエントリの数に基づいて、プログラミングすることができる。示した実施例において、ハッシュ・メモリ・セクション 9 0 2 は 2 5 6 キロバイト ( K byte ) のメモリで、最小 8 K (  $K = 2^{10} = 1,024$  ) から最大 1 6 K までのアドレスをサポートする。ハッシュ・メモリ・セクション 9 0 2 は、メモリ 2 1 2 内のどこに置かれてもよく、示した実施例ではメモリ 2 1 2 の先頭に位置している。パケット・メモリ・セクション 9 0 4 のサイズは、メモリ 2 1 2 の残りの領域、すなわちハッシュ・メモリ・セクション 9 0 2 が使用していない部分である。

10

#### 【 0 1 8 8 】

図 4 2 は、メモリ 2 1 2 のハッシュ・メモリ・セクション 9 0 2 の編成を示すブロック図である。ハッシュ・メモリ・セクション 9 0 2 は長さが 2 5 6 キロバイトとして示されているが、ハッシュ・メモリ・セクションのサイズは固定、あるいは必要に応じてプログラミング可能であることは理解されよう。ハッシュ・メモリ・セクション 9 0 2 は、一次的なハッシュ・エントリのための 1 番目の 1 2 8 キロバイトの一次ハッシュ・エントリ・セクション 9 0 6 、およびチェーン ( 連鎖 ) ・ハッシュ・エントリ用の 2 番目の 1 2 8 キロバイトのチェーン・ハッシュ・エントリ・セクション 9 0 8 という、2 つの 1 2 8 キロバイトのセクションに分かれている。セクション 9 0 6 、 9 0 8 の各々は、それぞれの長さが 1 6 バイトの 8 K のエントリを含む。

20

#### 【 0 1 8 9 】

図 4 3 は、一次ハッシュ・エントリ・セクション 9 0 6 とチェーン・ハッシュ・エントリ・セクション 9 0 8 の両方を含む、ハッシュ・メモリ・セクション 9 0 2 内の各エントリを表すハッシュ・テーブル・エントリ 9 1 0 の編成の図解である。各エントリ 9 1 0 は、ネットワーク・スイッチ 1 0 2 に結合しているネットワーク 1 0 6 、 1 1 2 のネットワーク・デバイスの 1 つに対応する。各一次エントリは 1 つのハッシュ・アドレスに存在し、ハッシュ・アドレスはそのデバイスの MAC アドレスを「ハッシュ」して決定される。特に、ネットワーク・デバイスには、物理アドレスあるいは MAC アドレスとも呼ばれる 4 8 ビットのハードウェア・アドレスが割り当てられ、このアドレスは製造過程において、あるいはネットワークの設置中に、ジャンパまたはスイッチを設定して各ネットワーク・デバイスに割り当たる一意の数値である。この MAC アドレスの一部は、米国電気電子技術者協会 IEEE ( Institute of Electrical and Electronics Engineers ) によって製造業者に割り当てられたもので、その製造業者のすべての製品に共通しており、ハードウェア・アドレスの他の一部は、ハードウェアの製造業者が割り当たる一意の値である。ハッシュ・テーブル・エントリ 9 1 0 最初の 6 バイト、すなわちバイト 5 ~ 0 には、その項目に関連するデバイスの MAC アドレスが入っている。従ってネットワーク・スイッチ 1 0 2 は、その MAC ソース・アドレスを含むデータ・パケットを送信する各ネットワーク・デバイスに、1 つのハッシュ・テーブル・エントリを付加する。

30

#### 【 0 1 9 0 】

ネットワーク 1 0 6 、 1 1 2 内の各ネットワーク・デバイスから送信されるそれぞれのデータ・パケットは、一般に送信元と受信先の MAC アドレスを含み、これらは両方とも、いくつかのアルゴリズムの 1 つに従ってハッシュされるものである。示した実施例においては、各 MAC アドレスの 2 つの部分を論理的に結合あるいは比較して対応するハッシュ・アドレスを算出する。各部分は 1 3 ビットから 1 6 ビットであり、排他的論理和 ( XOR ) のロジックを使用してビット単位の方式で結合され、1 3 から 1 6 ビットのハッシュ・アドレスを形成する。例えば、最初の 1 6 ビットの MAC アドレス MA [ 1 5 : 0 ] と、次の 1 6 ビットの MAC アドレス MA [ 3 1 : 1 6 ] とのビット単位の方式による論理和が、ハッシュ・アドレス HA [ 1 5 : 0 ] となる。ある実施例では、ハッシュされた結果の最初の 1 3 、 1 4 、 1 5 、または 1 6 ビットが、ハッシュ・アドレス HA として使用

40

50

される。あるいは、MACアドレスの最初の13ビットのMA[12:0]を次の13ビットのMA[25:13]とハッシュして、13ビットのハッシュ・アドレスHA[12:0]を得る。もしくは、MACアドレスの最初の14ビットのMA[13:0]を次の14ビットのMA[27:14]とハッシュして、14ビットのハッシュ・アドレスHA[13:0]とするなど、以下同様に行われる。ハッシュ処理には多種多様なアルゴリズムが知られており、当業者には既知のように、アドレス・ビットの特定の組み合わせの結合に用いられること、および本発明は何ら特定のハッシュ法に限定されるものではないことは、理解されであろう。

#### 【0191】

ハッシュ・アドレスは、一次ハッシュ・エントリ・セクション906内のそれぞれのハッシュ・エントリの位置を特定するための実アドレス、またはオフセット・アドレスとして使用される。MACアドレスは一意であるが、ハッシュ・アドレスの場合は、異なった2つのMACアドレスが同じハッシュ・アドレスにハッシュする限りにおいて、一意である必要はない。チェーン・ハッシュ・エントリ・セクション908は、本明細書で後に詳述するように、異なったデバイスの重複したハッシュ・アドレスを格納すべく用意されている。ハッシュ・アドレスでアクセスできる一次ハッシュ・エントリ・セクション906と、一次ハッシュ・エントリ・セクション906の先頭エントリ内にあるリンク・アドレスでアクセス可能なチェーン・ハッシュ・エントリ・セクション908による編成により、少なくとも1つのブランチ動作が節約できる。ポインタのリストを用いてテーブル・エントリにアクセスするのではなく、メモリ212内の最初のエントリは1回のブランチ動作で検索され、次のエントリは2回目のブランチ動作で、というようによく以下同様である。このように、メモリ212の以上のような編成によってアクセス1回につき少なくとも1つのブランチ動作が節約できるため、ハッシュ・エントリに対するアクセスの効率が向上する。

#### 【0192】

ハッシュテーブル・エントリ910の次のバイト(6)には、デバイスが接続されている関連のポート番号を識別する2進ポート番号(PortNum)が入っており、ここでPORT0のポート番号はゼロ、PORT1のポート番号は1、(CPU230の)PORT28のポート番号は28、というようになっている。次のバイト(7)は、制御およびエイジ情報バイト(CONTROL/AGE)であり、エントリが有効であるかどうかを識別するバリッド・ビット(VALIDENTRY)を含み、これがロジック1であればそのエントリは有効、ロジック0であればその項目は有効でない、つまり空ビットであることを示す。CONTROL/AGEバイトは、このデバイスに関する最後のソース・アクセスからの経過時間を表す2進のエイジ数(AGE)を含む。最後のソース・アクセスから予め決められた不使用の時間量が経過すれば、デバイスは老化してCPU230によってハッシュ・エントリから削除される。経過時間はいくつかの方法の1つを用いて測られ、その単位は秒かそれ以下、分、時、その他である。デバイスを老化とみなす不使用時間は、プログラミングが可能である。他の実施例において、AGE数は特定のデバイスが「旧」であるかどうかを表すために用いられる1つのビットであり、一定の経過時間あるいはそのような要因で設定される。

#### 【0193】

次の4バイト(B:8)は、もし適用されていれば、ポートのグループを表す29ビットの仮想LAN(VLAN)のビットマップ値を定義する。VLAN値の各ビットはポートのそれぞれ1つに対応し、デバイスかポートがそのポートとグループ化されれば、セットされる。従ってVLAN値は、その他のポートのうち、どのポートがデバイスとグループ化されたかを識別する。これにより、ネットワーク106、112を任意の組み合わせでグループ化して、ネットワーク・スイッチ102に結合された複数の異なったTLANを形成することができる。例えば、最初の5ポートPORT0～PORT4が一緒になってグループ化されれば、それぞれのVLAN値は0000001Fhとなる。ここで、hは16進数を示す。PORT2に結合されている1つのデバイスから送られたBCパケ

10

20

30

40

50

ットは、PORT0、PORT1、およびPORT3にリピートされ、ネットワーク・スイッチ102のその他のすべてのポートにはリピートされない。VLAN値が全部1か1FFFhであれば、そのデバイスにグループ化が適用されていないことを表している。1つのデバイスを複数のグループに関連させられることに留意する必要がある。他の実施例においては、各デバイスが属するいくつかのVLANグループがあれば、それらの2つ以上を識別するために1つのVLANフィールドを含むことができる。

#### 【0194】

各ハッシュ・テーブル・エントリ910の最後の4バイト(F:C)は、チェーン・ハッシュ・エントリ・セクション908内で、もしあれば、同じハッシュ・アドレスを持った次のエントリを指示するリンク・アドレス(LINK A[31:0]すなわちLINK ADDRESS)である。次のエントリは、チェーン・ハッシュ・エントリ・セクション908内で次の使用可能なロケーションに格納されている。このように、2つの異なったデバイスの2つのMACアドレスが同一のハッシュ・アドレスにハッシュすれば、最初の、すなわち「一次」エントリが一次ハッシュ・エントリ・セクション906に格納され、2番目のエントリがチェーン・ハッシュ・エントリ・セクション908内に格納され、一次エントリのLINK ADDRESSが2番目のエントリを指示する。別のMACアドレスが最初の2つと同じハッシュ・アドレスをハッシュすれば、各追加エントリはチェーン・ハッシュ・エントリ・セクション908に格納され、LINK ADDRESSによって連続した順序で、一緒に連鎖される。従って、最初が2番目を指示し、2番目が3番目を指示し、以下同様となる。それぞれのエントリは、ハッシュ・テーブル・エントリ910のフォーマットに従う。LINK ADDRESSの形式は、適宜自由に定義することができる。LINK ADDRESSは一般に、メモリ212内のハッシュ・メモリ・セクション902を指示するベース・アドレス・ポーション、およびハッシュ・メモリ・セクション902内の実際のエントリへのオフセット・ポーションを含む。下位のアドレス・ビットは、バイト整合のために必要に応じてゼロに設定する。各チェーン内の最後のエントリは、LINK ADDRESSの一部をゼロにセットして識別する。例えば、LINK ADDRESSのビット[31:28]をゼロにセットして、最後のエントリを表す。

#### 【0195】

図44は、メモリ212のパケット・メモリ・セクション904の編成を示すブロック図である。示した実施例において、メモリ212のパケット・メモリ・セクション904は複数の隣接した等しいサイズのセクタ912として編成され、各セクタ912は、セクタ・プレフィックス914と呼ばれるセクタ情報セクション、および1つまたは複数のパケット・データ・ブロックを含むパケット・セクション916を含む。各セクタ912は、設計を簡略化しオーバーヘッドを下げるため、メモリ212の機能を遂行するメモリ・デバイスのページ・サイズに対応して、そのサイズを2Kバイトにすることが望ましい。示した実施例において、FPM DRAM SIMMは4Kバイトのページ・バウンダリ(境界)で編成され、同期DRAM SIMMは2Kbyteのページ・バウンダリで編成されている。従って、2Kバイトのセクタ・サイズで、サポートされるタイプのメモリ・デバイスに十分である。セクタ912は初期において空であるが、LINK ADDRESSと一緒にチェーン化されて、空メモリ・セクタのFREEPOOL CHAIN(フリーポール・チェーン)を形成する。

#### 【0196】

ポート104、110のそれから新しい情報のパケットが受け取られると、1つまたは複数のセクタ912がFREEPOOL CHAINから切り離され、1ポートにつき1つのRECEIVE SECTOR CHAIN内で一緒にリンクされる。また、各パケットは、同じまたは別のRECEIVE SECTOR CHAIN内で他のパケットとリンクされ、1ポートにつき1つのTRANSMIT SECTOR CHAIN形成する。このようにして、1つのポートのRECEIVE SECTOR CHAIN内のパケットは、さらに別のポートのTRANSMIT SECTOR CHAINにも入れられ

る。セクタ912のパケット・セクション916内のデータがすべて受信先のポートへ送信されると、そのセクタは、そのRECEIVE SECTOR CHAINから解放され、再びFREEPOOL CHAINに戻ってリンクされる。RECEIVE SECTORおよびFREEPOOLチェーンの機能は、本明細書で後に詳述する方式で、1つのセクタから次のセクタへのリンク・アドレスあるいはポインタを用いて遂行される。

#### 【0197】

図45は、パケット・メモリ・セクション904の各セクタ912の各セクタ・プレフィックス914の編成の図解である。セクタ・プレフィックス914は、対応するセクタ912の情報を含み、さらに次のセクタ912があれば、それへのリンクとして機能する。プレフィックスの情報部分は、セクタ912内のどこに入っていてもよい点に留意されたい。最初のバイト(0)は、そのときのセクタ912内のパケットまたはパケット片の数を表す2進のセクタ・パケット・カウント(SecPktCnt)を定義する。セクタ・パケット・カウントは、そのセクタにパケット・データが格納されると増分され、受信先のポートによる送信のためにデータが読み出されると減分される。セクタ・パケット・カウントSecPktCntがゼロに減分されたとき、そのセクタがRECEIVE SECTOR CHAINの最後にあるものでなければ、該セクタは解放されてFREEPOOL CHAINに戻る。次のバイト(1)は、受信したパケットの送信元ポートを示すセクタ・ソース値(SecSource)である。この値は、そのセクタが解放されてFREEPOOL CHAINに戻るとき、当該受信ポート・セクタ・カウント(RxSecCnt)を識別して減分するために必要である。次の2つのバイト(3:2)は、リザーブすなわち未使用となっている。10 20

#### 【0198】

それぞれのセクタ・プレフィックス914内の次の4バイトは、対応するRECEIVE SECTOR CHAINまたはFREEPOOL CHAIN内の次のセクタへのネクスト・リンク・アドレス(NextSecLink)である。同一のリンク・アドレスが両方の目的に使用されているが、異なったリンク・アドレスを用いてもよい。示した実施例において、NextSecLinkアドレスは32ビットで、ベース(基準)およびオフセットの部分から成る。下位の“n”個のビットは、NextSecLinkのセクタ・サイズに応じた整合のために、ゼロにセットしてもよい。整数“n”は、4Kバイトのセクタでは12、2Kバイトのセクタでは11、11Kバイトのセクタでは10、そして512Kバイトのセクタでは9である。示した実施例においては、nは2Kバイトのセクタに11、などとなっている。このようにして、ポート104、110から1つまたは複数のパケットが受け取られると、そのポートによって受信されたその1つまたは複数のパケットを格納すべく、セクタ912のRECEIVE SECTOR CHAINが1つ割り当てられる。複数のセクタ912は、そのチェーン内の各セクタ912のセクタ・プレフィックス914内のNextSecLinkアドレスを用いて、チェーン化の方式で一緒にリンクされる。パケット・データは、各RECEIVE SECTOR CHAIN内のそれぞれのセクタ912のパケット・セクション916内に順に格納される。1つのパケットのパケット・データは、RECEIVE SECTOR CHAIN内のセクタ・パウンダリを越えてよいという点に留意する必要がある。セクタ・プレフィックス914の最後の8バイト(15:8)は、リザーブすなわち未使用となっている。30 40

#### 【0199】

図46は、パケット・セクション916内の各パケット・データ・ブロックを表す例示的なパケット・データ・ブロック917の図である。パケット・データ・ブロック917は、パケット・ブロック・ヘッダ918およびパケット・データ・セクション920という2つの部分に分かれている。パケット・ブロック・ヘッダ918は、MCB404によって各パケットの前に付加されてパケット・データ・ブロック917を形成するのが望ましい。パケット・ブロック・ヘッダ918の最初の2バイト(1:0)は、パケットの長さをバイト数で定義する15ビットの2進パケット長(PacketLength)値、およびCTモードのパケットがポートの停動(stall)のためメモリ212へ転送されたとき50

にセットされる 1 ビットの中間(ミッド)パケット CT 値(M i d P k t C T)を形成する。MCB404 は、TLAN226 のポート PORT24 と PORT27、および CPU230 のポート PORT28 へ送信するとき、P k t L e n g t h を含むこの最初の WORD をパケットに付加する。パケット・ブロック・ヘッダ 918 の次のバイト(2)は、パケットのソース・ポートすなわち送信元ポート(Source Port)番号を識別する。これは、ソース・アドレスに関するポート番号を識別するための 8 ビットで 2 進のポート ID 番号である。送信元ポートは、そのパケットが格納されている特定の RECEIVE SECTOR CHAIN によっても識別される。次のバイト(4)は、宛先ポートすなわち受信先ポート(Dest Port)番号を識別する。これは、Source Port 値の場合と同様に、受信先のポート番号を識別するための 8 ビットで 2 進のポート ID 番号である。受信先ポートは、そのパケットが属する特定の TRANSMIT PACKET CHAIN によっても識別される。10

#### 【0200】

パケット・ブロック・ヘッダ 918 の 4 バイト(11:8)は、TRANSMIT PACKET CHAIN 内の次のデータ、またはパケット・データ・ブロック 917 への 32 ビットのネクスト・リンク・アドレス(Next Tx Link)を定義する。送信パケット・カウント(Tx Pkt Cnt)がゼロまで減分されたとき、TRANSMIT PACKET CHAIN の終わりが表示される。Next Tx Link アドレスの下位ビット A0 は、次のパケットがブロードキャストであるか否かを示す BC パケット・ビット(Next Pkt BC)として使用される。Next Pkt BC = 1 であれば、次のパケットは後述するブロードキャストの形式であり、もし Next Pkt BC = 0 であれば、次のパケットは非ブロードキャストである。Next Tx Link アドレスの次の下位ビット A1 は、次のパケットが S n F であるか否かを同様に表示する S n F パケット・ビット(Next Pkt S n F)として使用される。Next Tx Link アドレスの下位半バイト(4 ビット)は、その半バイトの実際の値にかかわらず、バイト整合の目的にゼロと想定してもよいことに留意されたい。従って、例えば Next Tx Link アドレスが読み取られるとき、ビット A[3:0] が実際は Next Pkt BC = 1 のような値であっても、これを無視してゼロと想定することができる。これにより、これらのビットは代替用途に使用することができる。示した実施例においては、下位ビット A[3:0] がゼロと想定されるように、データ構造が 16 バイト整合となっている。2030

#### 【0201】

示した実施例においては、パケット・データ・セクション 920 がパケット・ブロック・ヘッダ 918 の直後に置かれ、パケット・ヘッダ内でデータフィールドの長さが定義される。しかし、示した実施例における各セクタの特定の序列や各値の特定の位置などは多少恣意的であって例示の域を出ないものであり、従って本発明の範囲を越えない限りにおいて、編成は必要に応じて任意である。

#### 【0202】

先に述べたように、パケットは、ポート PORT0 ~ PORT28 の各々から検索され、セクタ 912 の対応する受信セクタ・チェーン(RECEIVE SECTOR CHAIN)に格納される。受信セクタ・チェーンは、ポート当たり 1 つ対応して設けられている。図 48 示されるように、第 1 の受信セクタ・チェーン 930 が PORT0 に対して示され、ここで第 1 のセクタ 931 のセクタ・プレフィックス 914 における Next S e c L i n k を用いて、セクタ 931 が別のセクタ 932 にリンクされる。必要に応じて、セクタ・プレフィックス 914 におけるリンク・アドレスを用いて、更に他のセクタがリンクされる。また、第 2 の受信セクタ・チェーン 940 が PORT1 に対して示され、このポートで、第 1 のセクタ 941 のセクタ・プレフィックス 914 における Next S e c L i n k を用いて、セクタ 941 が別のセクタ 942 にリンクされる。あるポートで受取られた各パケットごとに、パケット・ブロック・ヘッダ 918 が、対応する受信セクタ・チェーンのその時のセクタ(現在セクタ) 912 のパケット・セクション 916 において前に受取られたパケット・データ・ブロック 917 の直後に置かれ、パケット・ブロック 4050

ク・ヘッダ 918 に、そのパケット・データ・セクション 920 が後続する。現在セクタ 912 のパケット・セクション 916 がパケット・データ・ブロック 917 を格納中に一杯になると、別のセクタ 912 がフリーポール・チェーン (FREE POOL CHAIN) から割付けられ、当該ポートに対する受信セクタ・チェーンリンクされる。このように、ポートから受取ったパケット・データ・ブロック 917 は、当該ポートに関して対応する受信セクタ・チェーン内に連続的に配置される。また、セクタ 912 のパケット・セクションは、パケット全体および(または)パケットの部分を含むことができる。

#### 【0203】

したがって、図 48 に示されるように、ポート PORT 0 で受取られたパケット・データ・ブロック 934、935 および 936 が、セクタ 931、932 内に配置される。パケット・データ・ブロック 935 がセクタ 931、932 に跨がることに注目されたい。同様に、ポート PORT 1 で受取られたパケット・データ・ブロック 944 および 945 が、図示のように、セクタ 941、942 内に置かれ、パケット・データ・ブロック 945 がセクタ 941、942 に跨がっている。

#### 【0204】

各パケットはまた、各宛先ポートに対するパケットの送信パケット・チェーン (TRANSMIT PACKET CHAIN) と関連させられ、該ポートでは、これらのパケットが、Next Sec Link アドレスを用いて、一緒にリンクされる。各送信パケット・チェーンにおけるパケットは一般に、ネットワーク・スイッチ 102 により受取られる時間に基いて順序付けられ、その結果、関連する宛先ポートへ送られる時、この順序が維持される。例えば、図 48 に示されるように、パケット・データ・ブロック 934、944 がポート PORT 10 から送られべきであり、そしてパケット・データ・ブロック 934 がパケット・データ・ブロック 944 の直前に送られるべきならば、パケット・データ・ブロック 934 のパケット・データ・ブロック・ヘッダ 918 の Next Tx Link アドレスが、パケット・データ・ブロック 944 を指示する。パケット・データ・ブロック 944 のパケット・ブロック・ヘッダ 918 の Next Tx Link アドレスは、次に送られるべきパケット・データ・ブロックを指示する、、、の如くである。伝送の実際の順序は、1つのパケットが送信パケット・チェーンへリンクされる時に決定される。CT モード・パケットは、このパケットが受取られる時の初めにリンクされ、SNF モード・パケットは、パケット全体が格納された後にリンクされる。中間パケット暫定 CT モード・パケットは、適切な順序付けを保証するため、対応する送信パケット・チェーンの前にリンクされる。

#### 【0205】

図 47 は、正規(通常)のパケット・ブロック・ヘッダ 918 を置換する、BC (ブロードキャスト) パケットに対して用いられる 128 バイトのパケット・ヘッダ 922 を示すブロック図である。BC パケットにおいては、Next Pkt BC 値が前のパケットにセットされて現在パケットが BC パケットであることを示す。各送信パケット・チェーンが、伝送される BC パケットを含む全てのポートに対して維持されるべきである。従って、BC パケット・ヘッダ 922 は、0~28 が番号が付された各ポート(ポート 104、110 及び CPU230 を含む)ごとに、4 バイトのリンク・アドレス (Port # Next Tx Link) を含み、各 Next Tx Link アドレスが、リストにおける場所(ポート番号 Port #)により識別される対応ポートと関連する送信パケット・チェーンにおける次のパケットを指示する。このように、Next Tx Link アドレスは、バイト(11:8)で始まり、バイト(123:120)で終る。第1の Next Tx Link アドレス・エントリ(11:8)は、第1のポート PORT 0 に対するメモリ 212 における次のパケットと対応し、第2のエントリ(バイト 15:12)は、第2のポート PORT 1 に対するメモリ 212 における次のパケットに対する Next Tx Link アドレスである。このように、CPU230 に関する次のパケットに対する Next Tx Link である最後のエントリ(バイト 123:120)まで続いている。各 BC リンク・アドレスもまた、各送信パケット・チェーンにおける次のパケットが BC パケットか否かを

10

20

30

40

50

示す次のBCパケット(NextPktBC)ビットと、各送信パケット・チェーンにおける次のパケットがSnfパケットか否かを示す次のSnfパケット(NextPktSnf)ビットとを含んでいる。

#### 【0206】

BCパケット・ヘッダ922の最初の4バイト(3:0)は、正規のパケット・ブロック・ヘッダ918の最後の4バイトに類似し、MidPktct値がBCパケットに対してゼロであることを除いて、PktLength、MidPktCT、SourcePort(ソース・ポート)およびDestPort(宛先ポート)の値を含んでいる。BCパケット・ヘッダ922の次の4バイト(7:4)は、バイト28:0の各々がBCパケット・データを受取るポートに対応するブロードキャスト・ポート・ビットマップ(BC\_Ports)である。各ビットは、パケットが対応するポートへ送られる時にクリアされる。全てのBC\_ポート・ビットがクリアされた時、先に述べたSpecPktCntカウントもまた減分される。10

#### 【0207】

図49には、各々が同じBCパケット1010を包含する幾つかの送信パケット・リンクを示すブロック図が例示される。この例では、ポート1、5、11および12が、VLAN関数などを用いてグループ化され、その結果、ポート12の如き1つのソース・ポート(例えば、ポート12)で受取られるBCパケット1010のデータが当該グループにおける残りのポート(ポート1、5および11)に複写される。4つの送信パケット・チェーン1002、1004、1006および1008が、それぞれポート1、5、11および12に対して示される。送信パケット・チェーン1002、1004および1006は、幾つかの一般的な非ブロードキャスト・パケット1000をBCパケット1010とリンクする。ポート12がソース・ポートであるから、BCパケット1010はポート12に送られず、従ってこのポートは送信パケット・チェーン1008には含まれない。BCパケット1010はBCパケット・ヘッダ1012を含み、このヘッダは、ポート1の送信パケット・チェーン1002における次のパケット1000を指示するリンク・アドレス1016と、ポート5の送信パケット・チェーン1004における次のパケット1000を指示するリンク・アドレス1018と、ポート11の送信パケット・チェーン1006における次のパケット1000を指示するリンク・アドレス1020とを含む、各ポートに1つずつリンク・アドレスのリストを含んでいる。このように、送信パケット・チェーン1002、1004および1006の各々が保持される。各送信パケット・チェーンが1つ以上のBCパケットを含み、これが必要に応じて、非連続的あるいは連続的に現れることが判る。20

#### 【0208】

図50は、1組のMCBパケット制御レジスタ1102を示すブロック図であり、これらのレジスタはSRAM650内に備えられて、ネットワーク・スイッチ102のCPU230を含む29個のポート104、110の各々に対して同様に備えられている。CPU230は、スパニング・ツリー処理のためのブリッジ・プロトコル・データ・ユニット(BPDUs)の送受などのある目的のため、「ポート(PORT28)」として扱われる。各MCBパケット制御レジスタ1102は、受信セクション1104と送信セクション1106とを含んでいる。受信セクション1104では、28ビットの受信パケット・ヘッダのベース・ポインタ(RxBasePtr)が、当該ポートに対する受信セクタ・チェーンの初めである対応ポートに対応するその時の受信パケット・ヘッダのベース(基底)に対するポインタである。メモリ212について先に述べたように、SRAM650に対するデータ構造は、16バイトが割り当てられ、全てのポインタの最下位ビットA[3:0]がゼロと仮定される。28ビットのそのときの受信ポインタ(RxCurrPtr)は、当該ポートの受信セクタ・チェーンに関するその時のデータ記憶場所に対するポインタである。RxCurrPtr値の下位4ビットは、受信BCパケット表示ビット(RxBc)と、「パケット開始(SOP)」フラグとして用いられる受信伝送進行中(RxIP)ビットと、その時のパケットがセクター境界と交差するかどうかを示す多重セクタ・パケ304050

ット( M u l t i S e c P k t ) ビット 1 と、送信リンクがパケットの終りで更新されることを示す S n F ビット 0 とを含む、制御ビットである。受信セクション 1104 は更に、M i d パケット C T ビット( M i d C T ) と、R x C u r P t r までのバイトで受取られるその時のパケットの長さに等しい 16 ビットの受信パケット長( R x P k t L n ) 値と、対応するポートによりその時使用中であるセクタの数を示す 16 ビットの受信ポート・セクタ・カウント( R x S e c C n t ) と、各ポートまたは受信セクタ・チェーンに対して許容される C P U プログラムされたセクタ最大数を識別する 16 ビットの受取りセクタ閾値( R x S e c T h r e s h o l d ) 値とを含んでいる。R x S e c T h r e s h o l d 値は、該 R x S e c T h r e s h o l d を R x S e c C n t と比較することにより、バックプレシャが当該ポートに対して加えられるべきかどうかを決定するために用いられる。バックプレシャがディスエーブル( 不動作 ) 状態にされると、R x S e c T h r e s h o l d 値を用いて、対応するポートで受取られる更なるパケットをドロップする( 捨てる )。

#### 【 0209 】

受信セクション 1104 は更に、対応するポートに対する送信パケット・チェーンにおける最後のパケットのベースを示す 28 ビットのポインタである送信キュー・ポインタ( E n d O f T x Q P t r ) の終りを含んでいる。最後に、送信キュー B C ( E O Q \_ B C ) の終りが、対応するポートに対する送信パケット・チェーンにおける最後のパケットに対するブロードキャスト・フォーマットを示すようにセットされる。

#### 【 0210 】

送信セクション 1106 は、対応するポートに送信パケット・チェーンに関する情報を提供する。送信ベース・ポインタ( T x B a s e P t r ) は、その時の伝送パケット・ヘッダのベースに対する 28 ビットのポインタであり、別の 28 ビットの送信の現在ポインタ( T x C u r P t r ) が、対応するポートに対するその時のデータ検索場所を指示する。送信ブロードキャスト( T x B C ) ビットが、パケット・ヘッダがブロードキャスト・フォーマットであることを示すようにセットされる。送信進行中( T x I P ) ビットが論理値 1 にセットされると、それにより、送信がその時ポートに対して進行中であり、S O P を示す。8 ビットの送信ソース・ポート( T x S r c P o r t ) 番号は、S O P におけるパケット・ヘッダから読み出されるその時の送信パケットのソース・ポート番号ある。16 ビット送信パケット長( T x P k t L n ) 値は、その時の送信パケットに対して送られるべき残りのバイトと等しい。あるパケットが传送されるとき、パケットのパケット・ブロック・ヘッダ 918 における P k t L e n g t h 値が送信セクション 1106 における T x P k t L n 値へ複写され、次いで T x P k t L n 値は、パケットが传送される時、T X コントローラ 606 によって減分される。T x P k t L n 減分されてゼロになると、E P S M 210 が、パケットの終りを示す対応する E O P \* 信号を生成する。16 ビットの最大パケット数( T x P k t T h r e s h o l d ) 値は、各ポートに対してキューさせられる C P U プログラムされたパケットの最大数に等しい。C P U 230 を宛て先とするパケットが T x P k t T h r e s h o l d または R x P k t T h r e s h o l d の制限を受けないことが判る。最後に、16 ビットの送信パケット・カウント( T x P k t C n t ) は、対応するポートに対してその時にキューされるパケットの数に等しい。

#### 【 0211 】

図 51 は、S R A M 650 に置かれたフリープール・パケット制御レジスタ 1108 を示すブロック図であり、これらのレジスタは、レジスタのフリープール・チェーン( F R E E P O O L \_ C H A I N ) と関連されている。各フリープール・レジスタ 1108 は、フリープール・チェーンにおける次の自由なフリー・セクタに対するポインタ( N e x t F r e e S e c P t r ) と、フリープール・チェーンにおける最後のセクタに対するポインタ( L a s t S e c C n t ) と、その時利用可能なフリー・セクタの数に等しいフリー・セクタ・カウント( F r e e S e c C n t ) と、メモリ・オーバーフロー・フラグ( M O F ) がバックプレシャまたはフィルタリング( パケットの抜き取り ) の目的のためにセットされる前に許容される、C P U プログラムされたセクタの最小数に等しいフリー・セク

タreshold (FreeSectThreshold) 数と、その時にメモリ 212 にある BC パケット数に等しい BC パケット・カウント (BC\_PktCnt) と、メモリ 212 に許容される BC パケットの CPU プログラムされた最大数に等しい BC パケット threshold (BC\_PktThreshold) カウントとを含んでいる。

#### 【0212】

図 52 は、メモリ 212 へのデータ・パケットの受取りのため、および CT 動作モードにおけるデータ・パケットの送信のための、ネットワーク・スイッチ 102 の動作をフロー図で示している。データは通常、リアルタイムであるいは全体的にパケットの形態におけるネットワーク・スイッチ 102 のポート PORT0 ~ PORT27 により送受信され、セグメント 108、14 に跨がって送られている間は、細分割されることはない。しかし、ネットワーク・スイッチ 102 内の FIFO は一般に、全パケットを格納するのに充分なほどには大きくない。このため、パケット・データは、ネットワーク・スイッチ 102 内で、パケットの一部あるいはパケットの細分割の形態で、1 つの FIFO から別の FIFO へ送られる。

#### 【0213】

第 1 のステップ 1200において、EPSM210 は、信号 PKT\_AVAILm\* の表示により、ポート 104、110 の一方により受取られる新たなパケットを検出する。次のステップ 1202 において、パケットの初めの部分即ちヘッダがソース・ポートから検索されて、ハッシュ・リクエスト・ロジック 532 へ読込まれる。ヘッダは、宛先 MAC アドレスおよびソース MAC アドレスを含んでいる。ハッシュ・リクエスト・ロジック 532 は、宛先アドレスおよびソース・アドレスとソース・ポート番号を、HASH\_DA\_SA [15 : 0] 信号中に与え、MCB404 へ HASH\_REQ\* 信号をアサートする。MCB404 は、それに応答して、パケットに対する適切な動作を決定するためのハッシング手順を呼出し、ソース・アドレスおよび宛先アドレスがハッシュされて、このアドレスのいずれかがそれ以前にメモリ 212 に格納されたかどうかを判定する。MCB404 は、HCB402 に対して充分な情報が得られる場合に、信号 HASH\_DONE\* をアサートして、パケットに対してるべき適切な動作を判定する。図 52 に示されるフロー図は、宛先アドレスおよびソース・アドレスに関する 2 つの主要部分を含んでおり、これについては後述する。図示した実施例では、宛先アドレスが最初にハッシュされ、ソース・アドレスがその後に続くが、これらの手順は同時に実行しても良いし、所望の順番で実行してもよい。

#### 【0214】

宛先アドレスの場合は、処理はステップ 1204 へ進み、ハッシング手順が呼出されて宛先アドレスをハッシュする。信号 HASH\_DONE\* に応答して動作がステップ 1204 からステップ 1208 へ進んで、ユニキャストと BC パケットの双方に対するスレッショルド・コンディション（閾値条件）を調べる。ステップ 1208 において、関連するスレッショルド・コンディションを新たなパケットが違反するかどうかが判定される。特に、FreeSectCntr 数が FreeSectThreshold 数と等しいかあるいはこれより小さければ、パケットをメモリ 212 に格納するのに充分な余地がないことである。また、RxSectCntr がソース・ポートに対する RxSectThreshold より大きいかあるいはこれに等しければ、ネットワーク・スイッチ 102 が、パケットをドロップする（捨てる）ことを決定する。BC パケットの場合は、BC\_PktThreshold 数が、BC パケットの実際数である BC\_PktCnt 数に比較されて、BC パケットの最大数が既に受取られたかどうか判定する。ユニキャスト・パケットの場合は、TxSectThreshold 数が、宛先ポートに対する TxSectCntr に比較される。

#### 【0215】

ステップ 1208 からステップ 1205 へ進み、ここで HCB402 が、HASH\_STATUS [1 : 0] 信号から、またスレッショルド・コンディションのどれかの比較から、パケットをドロップすべきかどうか判定する。このパケットは、先に述べたような様々な他の理由、例えば、ソース・ポートと宛先ポートが等しいなどの理由からドロップされ

10

20

30

40

50

る。パケットがドロップされねば、動作はステップ1205からステップ1207へ進み、ここでパケットがドロップされるかあるいはバックプレシャ(B C)が加えられる。条件FreeSelectThresholdまたはRxSelectThresholdが違反され、かつバックプレシャがイネーブル状態にされソース・ポートがハーフ2重モードで動作しているならば、バックプレシャが提供される。さもなければ、パケットがドロップされる。バックプレシャにおいては、EPSM210がHSB206においてバックプレシャ・サイクルを実行して、ソース・ポートに送出側装置に対するジャミング・シーケンスをアサートさせる。ABORT\_OUT\*信号により示されるように、バックプレシャ指令がソース・ポートにより受け入れられなければ、この指令がジャミング・シーケンスのアサートに遅すぎて提供されたことであり、パケットがドロップされる。また、BC\_PktThreshold条件が抵触される唯一つのスレッショルド・コンディションであっても、パケットがドロップされる。ネットワーク・スイッチ102がドロップされるパケットの残部を取り続けるが、パケットは格納されず、あるいは別のポートへ送られない。動作は、ステップ1207からステップ1214へ進み、ここでMCBコンフィギュレーション・レジスタ448における適切な統計レジスタが、ステップ1207で行われる動作に基いて更新される。当該統計レジスタは、オーバーフロー条件によりパケットがドロップされたかバックプレシャされたかを示す。例えば、ポート当たりの「ドロップされたパケット - バッファなし」カウントがソース・ポートに対して増分されて、パケットがオーバーフロー条件により捨てられるか、あるいは、パケットがバックプレシャされるならば、「バックプレシャされたパケット」カウントが増分されることを示す。

#### 【0216】

パケットがドロップされなければ、動作はステップ1205からステップ1206へ進み、ここで宛先アドレス(D A)がハッシュ・メモリ・セクション902で見出されたかどうか、またパケットがブロードキャストされるべきかどうか判定される。宛先アドレスが認識されず従って宛先ポートが未知であるか、あるいはパケット内のグループ・ビットがセットされるならば、パケットがブロードキャストされる。宛先アドレスが見出されなければ、あるいは、パケットがステップ1206で判定されるようなBCパケットであるならば、パケットがブロードキャストされて動作がステップ1210へ進み、EPSM210のMCB404が、必要に応じて、新たなパケットに対するメモリ212内に別のセクタを割付ける。現在のすなわちその時のセクタがパケットに対して充分な余地を有するならば、新たなセクタは不要である。次いで、動作はステップ1216へ進み、パケットの残りがバースト単位でEPSM210を介してバッファ記憶され、そしてメモリ212へ送られる。ポート設定の如何を問わず、BCパケットがSnFモードで処理され、ここで全パケットが伝送される前にメモリ212に格納される。ステップ1216から、動作がステップ1217へ進んで、パケット・エラーによるパケットの受取り中に信号ABORT\_OUT\*がアサートされたことを判定する。ポートPORT1～PORT27により、FIFOオーバーラン、ラン・パケット、オーバーサイズ・パケット、パケットが不正FCFSを持つこと(フレーム検査シーケンス)の検出、あるいはPLLエラーが検知されたかのような、幾つかのエラー条件が調べられる。パケット・エラーがステップ1217において検出されるならば、動作はステップ1219へ進み、ここでパケットがメモリ212から除去される。

#### 【0217】

パケット・エラーがステップ1217で検出されなければ、動作はステップ1218へ進み、ここでBCパケットのパケット・ヘッダ922におけるブロードキャスト・ポート・ビット・マップBC\_Portが、BCパケットが送られるべきアクティブなポートで更新される。次のポート、即ち、ソース・ポートか、ソース・ポートがCPU230であるならば前送(FORWARDING)状態ではない任意のポートか、あるいは、ソース・ポートがCPU230であるならばディスエーブル状態の任意のポート、および対応するTxPktThresholdより大きいかこれと等しいTxPktCnt数を持つポートを除いて、BCパケットがポート104、110の全てへ送られる。VLANがイネ

10

20

30

40

50

ーブル状態にあるならば、ハッシュ・テーブル・エントリ 910 における V L A N ビット・マップ値もまた調べられ、これが更に、ポートを V L A N グループにおけるアクティブ状態の関連ポートに限定する。また、パケットが未知の宛先アドレスによりブロードキャストされるミス B C パケットが、M i s s B C B i t M a p レジスタに従って前送される。パケットがいずれのポートにも送られないように、得られた B C \_ P o r t のビットマップが全てゼロであるならば、この判定がステップ 1205 で行われて当該パケットがステップ 1207 でドロップされ、あるいはパケットはステップ 1219 でメモリ 212 から除去されることが判る。

#### 【 0218 】

動作はステップ 1218 からステップ 1220 へ進み、得られた B C \_ P o r t のビット・マップにおける各ポートに対する送信パケット・チェーンへ、パケットが付加される。特に、パケット・ヘッダ 922 における B C \_ P o r t ビット・マップで示される各ポートに対する N e x t T x L i n k リンク・アドレスの各々が更新されて、B C パケットを適切なポートの送信パケット・チェーンに挿入する。他の全てのレジスタ、あるいはネットワーク・スイッチ 102 におけるカウント値および統計数値も、例えば B C \_ P k t C n t 数のように同様に然るべき更新される。

#### 【 0219 】

再びステップ 1206 に戻り、宛先アドレスが見出されたがパケットが B C パケットでなければ、動作はステップ 1222 へ進み、ここでハッシュ・キャッシュ・テーブル 603 が更新される。次いで、動作は次のステップ 1224 へ進み、ここでソース・ポートあるいは宛先ポートのいずれかが S n F モードに対してセットされるかどうか質問される。両方のポートが C T モードにセットされ、等しいポート速度および宛先ポートに対する T B U S 設定がソース・ポートに対する T B U S 設定に等しいなどの、他の C T 条件が満たされるならば、動作はステップ 1225 へ進み、ここで宛先ポートへの経路が使用中であるかどうかが質問される。ステップ 1224 で決定されるように S n F モードが指示されるか、あるいは C T モードに指示されるが暫定 C T モードが開始されるように宛先ポートがステップ 1225 で決定されるように使用中であるならば、動作はステップ 1226 へ進み、ここで E P S M 210 の M C B 404 が、必要に応じて、新たなパケットに対してメモリ 212 内のスペースを割付ける。ステップ 1226 から、動作はステップ 1228 へ進み、ここでパケットの残りの部分が E P S M 210 へ検索され、メモリ 212 へ送られる。ステップ 1217 に類似するステップ 1229 で示されるように、パケットの受取り中にパケット・エラーが生じるならば、動作はステップ 1219 へ進んでメモリ 212 からこのパケットを除去する。さもなければ、動作は次のステップ 1230 へ進み、ここでパケットは宛先ポートの送信パケット・チェーンに付加され、適切なリンク・アドレス、カウントおよびチェーンが更新される。

#### 【 0220 】

再びステップ 1225 において、宛先ポートの経路が使用中でなければ、動作はステップ 1231 へ進み、ここでソース・ポートおよび宛先ポートが、その時のパケットに対する正規の C T 動作に関して指定される。正規の C T モードでは、各々の残りのパケット部分がメモリ 212 へは送られず、その代わり、C T \_ B U F ( C T バッファ ) 528 を介して宛先ポートへバッファ記憶される。パケットのヘッダは、E P S M 210 の R X \_ F I \_ F O から直接宛先ポートへ送られる。次のステップ 1232 は、C T バッファ 528 へのデータ・パケット部分の受信及び宛先ポートへのパケット部分の転送とを示している。C T 動作の間、次のステップ 1233 は、宛先ポートまたは経路が使用中かあるいは利用できないかどうかを質問する。ステップ 1233 でのこの質問は、データが主アービタ 512 により C T バッファ 528 に受取られる前に行われる。宛先ポートが更なるデータに対してまだ利用可能である間、動作はステップ 1234 ヘループして、全パケットが宛先ポートへ送られたかどうかを判定し、送られなかったならば、再びステップ 1232 へ戻り更なるデータを伝送する。全パケットがステップ 1234 で判定されたように C T モードで転送された時、このパケットに対する動作が完了する。

10

20

30

40

50

## 【0221】

ステップ1233で宛先ポートが使用中または利用できないと判定すると、動作はステップ1235へ進んで、メモリ212にパケットの残りの部分を受取って、中間パケットの暫定CTモードを開始する。中間パケット暫定CTモードでは、パケットの残りの部分がメモリ212にバッファ記憶される。パケットが伝送の途中にあったため、メモリ212へ送られる残りのパケット・データはこのポートに対する送信パケット・チェーンの初めに置かれて、次のステップ1236で示される適切なパケット順序付けを保証する。正規のCT動作モードにおけるように、中間パケット暫定CTモードの間にメモリ212へ供給された各データ部分は、受取り後すぐに宛先ポートへの転送のために利用可能である。

## 【0222】

再びステップ1202において、動作はソース・アドレスをハッシュするためステップ1240へ進む。次いで、ステップ1242へ進み、ソース・アドレスがハッシュ・メモリ・セクション902で見出されたかどうか、かつパケット内のグループ(GROUP)ビットがセットされたかどうかが判定される。ソース・アドレスが見出され、GROUPビットがセットされなかったならば、動作はステップ1244へ進み、ハッシュ・メモリ・セクション902のAGEフィールドがAGE情報で更新される。例えば、AGE値はゼロにセットされる。ソースMACアドレスおよびソース・ポート番号が前のエントリとは対応しないことが判る。このことは、例えば、ネットワークまたはデータ装置が1つのポートから他のポートへ移される場合に生じる。この情報は、ステップ1244において比較され、更新される。

10

## 【0223】

ステップ1242において、ソース・アドレスが見出されず、あるいはGROUPビットがセットされたならば、ステップ1246へ進み、CPU230に対して割込みが生成され、CPUが以降のステップを実行する。次のステップ1248において、CPU230は、メモリ212のハッシュ・メモリ・セクション902にハッシュ・テーブル・エントリを割り当て、あるいは新たなソース・ポート・アドレスに関するハッシュ・キャッシュ・テーブル603のハッシュ・テーブル・エントリ、あるいはリスト・レセントリ・ユーズド(最低使用頻度:LRU)セクションを割付ける。次いで、ステップ1250へ進み、割付けられたハッシュ・エントリにおけるソースMACアドレス、ソース・ポート番号およびAGE情報等が更新される。

20

## 【0224】

図53は、メモリ212から1つ以上の宛先ポートへデータを送信するためのネットワーク・スイッチ102の一般的動作を示すフロー図である。この送信手順は一般に、以下に述べるように、SnFモードおよび中間パケット暫定CT動作モードに適用し、BCパケットに適用する。第1のステップ1260は一般に、先に述べた手順に従って、パケット・データがメモリ212において待ち行列に入れられる(キューされる)ことを表わす。次のステップ1262へ進み、MCB404がHCB402に対してパケット・データが得られることを示す。中間パケット・データ暫定CTモードにおいては、この表示は、宛先ポートへ送るためにデータが直ちに得られるので、データの最初のデワード(DWORD)がメモリ212に格納するためMCB404へ送られると、直ちに与えられる。しかし、SnFモードの場合は、この表示は、全パケットが送信に先立ち格納されるので、データ・パケットに対するデータの最後のデワードがMCB404へ送られた後にのみ与えられる。パケット・データが送信のために利用可能であると、動作はステップ1264へ進み、伝送されるパケット・データを受取るために利用可能なバッファ・スペースを宛先ポートが有するかどうかが判定される。ステップ1264は一般に、先に述べたように、対応する信号BUF\_AVAILm\*に応答するポート104、110のそれぞれをポーリングするため、EPSM210により行われるポーリング手順を表わす。宛先ポートがパケット・データの受取りに利用可能なバッファ・スペースを持つことを示すまで、動作はステップ1264に止まる。

30

## 【0225】

40

50

ステップ1264において、送信先ポートすなわち宛先ポートがバッファ・スペースを持つと判定すると、動作はステップ1266へ進み、HCB402が宛先ポートに対するデータの転送を要求する。そして、ステップ1268において、データのバーストがメモリ212から宛先ポートへ送られる。次のステップ1270へ進み、メモリ212におけるデータの全てが宛先ポートへ送られたかどうかが判定される。送られなかつたならば、ステップ1264へ戻って、宛先ポートがデータの別の転送のため利用可能なり多くのバッファ・スペースを有することになるまで、待機する。最終的には、SnFモードおよび暫定CTモードの場合における全データ・パケット、あるいは中間パケット・データ暫定CTモードの場合における残りのパケット・データが、転送され、これはステップ1270で判定される。

10

#### 【0226】

動作はステップ1272へ進み、パケットがBCパケットであるかないか判定される。パケットがBCパケットであるならば、動作はステップ1274へ進んで、全パケットが全てのアクティブ・ポートへ転送されたかどうか判定する。転送されなかつたならば、その時のパケットに対しては、動作が完了する。この手順は、パケットが全てのアクティブ・ポートへ転送されるまで、各ポートに対して再び実行される。各BCパケットに対する各宛先ポートに関して、ステップ1264～ステップ1270が行われることを、ステップ1272と1274が表わしていることが判る。このように、全BCデータ・パケットは、送信のため全てのアクティブな宛先ポートへ送られるまで、メモリ212に保持される。当該パケットがBCパケットでなければ、あるいはステップ1274で示されるようにBCパケットに対する全てのアクティブ・ポートへ全パケットが送られた後は、動作はステップ1276へ進み、BCパケットを保持するメモリ212におけるバッファ・スペースが解放される。特に、パケット・データを保持するセクターは、メモリ212内のフリー・メモリ・セクタのフリーポール・チェーン(FREE POOL CHAIN)へ戻される。

20

#### 【0227】

図54には、EPSM210のハッシュ・ルックアップ動作を示すフロー図が示される。図54のフロー図におけるステップは、MCB404によって行われる。初期ステップ1302は、信号HASH\_EQ\*のアサートにより示されるハッシュ・リクエストを検出する。HCB402は、新たなパケットとしてのパケットのヘッダを識別し、ソース・アドレスおよび宛先アドレス、およびソース・ポート番号を決定し、MCB404のハッシュ・コントローラ602に対する信号HASH\_DA\_SA[15:0]を表明する。次に、MCB404は、ソース・アドレスおよび宛先MACアドレス、およびソース・ポート番号を検索して、ハッシング手順を実施し、これにより、パケットに対する適切な動作を決定する。

30

#### 【0228】

MCB404は一般に、各パケットに関して、ソース・ポート番号、ソース・アドレスおよび宛先MACアドレスに基づく、4つの動作の1つを行う。特に、ハッシュ・コントローラ602は、信号HASH\_STATUS[1:0]を決定し、これにより、パケットを宛先ポートへ送るようにFORWARD\_PKTをセットし、パケットをドロップして無視するようにDROP\_PKTをセットし、宛先MACアドレスが新規でありかつ未知であつてパケットが他の全てのポートにブロードキャストすなわち送信される場合にMISS\_BCをセットし、又は、パケットがサブセットの関連ポートに複写されて送信されるべき場合にGROUP\_BCをセットする。ステップ1302からステップ1304へ進んで、以下の式(1)により、パケットを捨てるかどうかを決定する。

40

#### 【0229】

##### 【数1】

```
DropPkt:=(SrcState=DIS)or(!FilterHit&SrcState!=FWD) (1)
```

但し、SrcStateは、ソース・ポートのスパンニング・ツリー状態を識別するものであり、FilterHitは、ソースMACアドレスが予め定めた範囲内にある場合にア

50

サートされるビットであり、間投詞「！」記号は論理的否定を示し、記号「!=」は関数「に不等」を示し、記号「:=」は関数「に等」を示す。各ポートは、H S B コンフィギュレーション・レジスタ448に提供され、学習(LRN)、前送(FWD)、ブロックド(BLK)、リストニング(LST)およびディスエーブル状態(DIS)を含む、IEEE仕様802.1のスパニング・ツリー関数により決定されるよう、5つの状態の1つを持つ。図示した実施例においては、BLK状態とLST状態は同じものとして処理される。このため、ソース・ポートがディスエーブル状態にされるか、あるいはソースMACアドレスが予め定めたフィルタ範囲内になく、かつソース・ポートの状態が前送されなければ、パケットはドロップすなわち捨てられる。

## 【0230】

D r o p P k t がステップ1304で死んでると判定されると、ステップ1305へ進み、パケットを無視するかさもなければ捨てるようH C B 402に命令するように、信号H A S H \_ S T A T U S [ 1 : 0 ] が00b = D R O P \_ P K T に等しくセットされる。D r o p P k t が偽であるならば、ステップ1306へ進み、F i l t e r H i t ビットが調べられて、ソースMACアドレスが予め定めた範囲内に含まれるかどうかを判定する。この予め定めた範囲は、C P U 230をソースとし、あるいは宛先とするパケットを識別し、C P U 230へ送られるブリッジ・プロトコル・ユニット(B P D U)を含む。F i l t e r H i t ビットがステップ1306で死んでると判定されると、ステップ1308へ進んで、宛先ポート(D s t P r t )を識別する。パケットがC P U 230からであれば(S r c P r t = C P U )、宛先ポートは、前の動作においてC P U 230によりセットされる値F l t r P r t に等しくセットされる(D s t P r t : = F l t r P r t )。さもなければ、パケットはC P U 230へ送られる(D s t P r t : = P O R T 28)。次いで、ステップ1308からステップ1310へ進んで、以下の式(2)に基づいて、パケットを前送する(F w d P k t )かどうかを判定する。

## 【0231】

## 【数2】

FwdPkt:

= (DstPrt != SrcPrt) & ((DstState=FWD) or (SrcPrt=CPU&DstState!=DIS)) (2)

但し、式(2)において、D s t S t a t e は、宛先ポート(D s t P r t )のスパニング・ツリー状態であり、「&」は論理的AND演算を示す。このように、宛先ポートおよびソース・ポートが同じでなく、かつ宛先ポートの状態が前送であるならば、あるいはソース・ポートがC P U 230であり宛先ポートの状態がディスエーブル状態でなければ、パケットは宛先ポートへ送られる。ハッシュ・ルックアップがなくとも、宛先ポートは、C P U 230であるか、あるいはC P U 230によりF l t r P r t により判定されるので、既知である。F l t r P r t が偽であれば、ステップ1305へ進んでパケットを捨てる。さもなければ、F l t r P r t が真の場合、ステップ1312へ進み、H A S H \_ S T A T U S [ 1 : 0 ] 信号が11b = F O R W A R D \_ P K T に等しくセットされ、パケットが宛先ポートへ送られるべきことを示す。また、H A S H \_ D S T P R T [ 4 : 0 ] 信号はD s t P r t 宛先ポート番号と関連させられる。

## 【0232】

ステップ1306において、ソース・アドレスが予め定めた範囲内になく、従ってフィルタされたMACアドレス外であるならば、動作はステップ1314へ進んで、パケットがB C パケットであるか否かを示す、受取ったパケット内のG R O U P ビットを調べる。G R O U P が偽(G R O U P ビット=論理値0)であれば、ステップ1316へ進んで、宛先MACアドレス(D A )のハッシュ・ルックアップを行う。MACアドレスは、2つの異なるセット(組)のビットをアドレスから取り、そしてこの2つのセットを一緒にビット単位で論理的に組合わせて比較することにより、ハッシュされる。これにより、先に述べたように、対応する13~16ビットのハッシュ・アドレスを形成する。MACアドレスの任意のビットをハッシング手順の目的のために選定することができる。図55のフロー図に関連して以下に述べる別個のルーチンまたは関数により、実際のルップアップ手順

10

20

30

40

50

が行われる。

#### 【0233】

ステップ1316におけるルックアップ手順が、HITと呼ばれるビットを含む1つ以上の値を必要に応じて返送し、これが宛先アドレスに対するDA\_Hitとして、あるいはソース・アドレスに対するSA\_Hitとして返送される。HITビットは、ハッシュされたアドレスがハッシュ・メモリ・セクション902に見出されたかどうかを判定する。ステップ1316からステップ1318へ進み、ここでDA\_Hit値が調べられてアドレスが見出されたか否かを判定する。このアドレスは、宛先MACアドレスと対応する装置がパケットを前に送信した場合に、メモリ212中に見出される。DA\_Hitが真ならば、動作はステップ1310へ進んで、先に述べたようにパケットを前送するかどうかを判定する。ハッシュ・アドレスが見出されずDA\_Hitが偽であるならば、ステップ1320へ進み、ここでHASH\_STATUS[1:0]信号が10b = MISS\_BCにセットされて、新たなMACアドレスを示す。宛先装置と関連するポート番号が未知であるので、パケットは他の全てのアクティブ・ポート(VLANにより定性化されるポート、および他の論理的ポート)へ、ブロードキャストされて、パケットが適切な宛先装置へ送られることを保証する。最終的には、宛先装置は、ソース・アドレスと同じMACアドレスを含む新たなパケットに答する。この時、ネットワーク・スイッチ102は、MACアドレスをポートとポート番号とに関連付けて、これに対応してハッシュ・メモリ・セクション902を更新する。ステップ1314において、GROUPビットが真(即ち、論理値1)であるならば、動作はステップ1322へ進み、ここでHASH\_STATUS[1:0]信号が01b = GROUP\_BCにセットされ、パケットが他の全てのポート、あるいはVLAN関数により指定されるポートのグループへブロードキャストされることを示す。10

#### 【0234】

ステップ1305、1312、1320あるいは1322のいずれかから、ステップ1324へ進んで、SrcLookUp値を調べることにより、ソースMACアドレスについてハッシュ・メモリ・セクション902を検索するかどうかを判定する。SrcLookUp値は、以下の式(3)に従って決定される。20

#### 【0235】

【数3】30

```
SrcLookUp:=(SrcState=(LRNorFWD))&SrcPrt!=CPU (3)
```

式(3)は、ソース・ポートが学習モードあるいは前送モードにあり、かつ該ソース・ポートがCPU230でない場合は、MACソース・アドレスが探索されることを示している。SrcLookUpがアサートされて真であるとステップ1324で判定されると、動作はステップ1326へ進み、2つの値VLANおよびSecurePortが調べられる。VLANモードのどれかがイネーブル状態にされるならばVLANビットは真であるが、それ以外は偽である。ソース・ポートが確実であればSecurePortが真である、すなわちアサートされ、ここでは新たなアドレスはハッシュ・メモリ・セクション902へは付加されず、未知のソース・アドレスからのパケットが捨てられる。VLANが真でなくポートが確実でなければ、動作はステップ1328へ進み、HASH\_DONE\*信号がアサートされて、一時的にアサート状態を保つ。この時、信号HASH\_STATUSおよびHASH\_DSTPRが、HCB402により捕捉される。40

#### 【0236】

ステップ1326において、VLANが真であるか、あるいはSecurePortが真であると判定された場合、あるいはステップ1328が行われた後は、ソース・アドレス・ルックアップの後まで、HASH\_DONE\*信号のアサートが遅延される。次いでステップ1330へ進み、宛先MACアドレスに関して先に述べたと類似の方法で、ハッシュ・ルックアップがソースMACアドレス(SA)に関して行われる。ステップ1330において、対応する装置に関するハッシュ・アドレスが見出されるならば、値SA\_Hitが真に戻される。ステップ1330からステップ1332へ進み、ここで値Src\_H

`int` が調べられる。`Src_Hit` は、以下の式(4)により `SA_Hit` に関連付けられる。

#### 【0237】

##### 【数4】

`Src_Hit:=SA_Hit&(HshPrt=SrcPort)` (4)  
 式(4)において、ソース・ヒットが生じ(`SA_Hit`が真)、かつハッシュ・メモリ・セクション902におけるエントリで見出されたポート番号がパケットが受取られた実際のソース・ポート番号と等しければ、`Src_Hit`は真である。格納されたソース・ポート番号が実際のソース・ポート番号と等しくなければ、以下に述べるように、装置は別のポートへ移されたことであり、ハッシュ・メモリ・セクション902はCPU230 10により更新される。`Src_Hit`が真であれば、動作はステップ1334へ進み、VLANが偽ならば、HASH\_DONE\*信号がアサートされる。次いで、動作はステップ1336へ進み、装置のAGE番号がゼロであるか判定される。AGEがゼロに等しくなければ、AGE番号はステップ1338においてゼロに等しくセットされる。ステップ1336でAGE番号がゼロであると判定された場合、あるいはステップ1338においてゼロにセットされた後、ステップ1340へ進み、VLANビットが再び調べられる。VLANが真であれば、ステップ1342へ進み、ここでハッシュVLANルーチンすなわち手順が調べられて、関連するポートをハッシュ・テーブル・エントリ910における対応するVLANビット・マップ値から決定されたものとして、識別する。ステップ134 20でVLANが真でないと判定すると、動作はステップ1344へ進み、既にアサートされていない場合は、HASH\_DONE\*信号がある期間だけアサートすなわちパルスが発生され、次に否定される。ステップ1344の終了により、この手順の動作が完了する。HASH\_DONE\*信号の否定信号により、HCB402のハッシュ・ルックアップを終了する。

#### 【0238】

ステップ1332において、`Src_Hit`が偽ならば、ステップ1350へ進み、LearnDisPrt値を調べることにより、ソース・ポートがディスエーブル状態にされたことを学習しているかどうか判定される。もし学習していないければ、ステップ1352へ進み、パケットの新たな情報が適切なレジスタへロードされ、CPU230が割込みされる。CPU230は、これに応答して、ハッシュ・メモリ・セクション902を新たなハッシュ・テーブル・エントリ910で更新する。ソース・ポートがステップ1350でディスエーブル状態にされたことを学習していると判定した場合、あるいはハッシュ・メモリ・セクション902がステップ1352で更新された後は、ステップ1354へ進んで、SecurePortビットを調べる。SecurePortが真ならば、動作はステップ1356へ進み、ここでHASH\_STATUS[1:0]信号が00b=DROP\_PKTへ変更される。この場合、アドレスが新しく、かつ新アドレスが保全ポートでは許容されないので、新たなパケットがドロップされる。また、必要に応じて、セキュリティ(保全)違反割込みがCPU230に対してアサートされて、セキュリティ違反に応答して適切な処置を行う。ステップ1356からステップ1344へ進む。再びステップ1354において、SecurePortビットが非保全ポートを示す偽であるならば、ステップ1340へ進む。ステップ1324において、`SrcLookUp`が偽であれば、直接ステップ1344へ進む。

#### 【0239】

図55には、ハッシュ・メモリ・セクション902におけるハッシュ・テーブル・エントリ910の全てを探索するためのハッシュ・ルックアップ手順を示すフロー図が示されている。最初のステップ1402において、アドレス値Aがステップ1316または1330から送られる受取られたハッシュ・アドレスに等しくセットされる。動作はステップ1404へ進み、ここで受取られたハッシュ・アドレスと関連する主ハッシュ・エントリ・セクション906内のハッシュ・テーブル・エントリ910が読出される。動作はステップ1406へ進み、VALIDENTRY(エントリ有効)ビットが読出され、新たなパ 50

ケットのMACアドレスが格納されたMACアドレスと比較される。エントリが有効であり正確な整合がMACアドレス間に生じるならば、動作はステップ1408へ進み、HITビットが真にセットされてハッシュ・ビットを示し、動作は呼出し手順即ちルーチンへ戻る。エントリは有効でないか、あるいはアドレスの整合が起きなかったならば、ステップ1410へ進み、ここでVALIDENTRYビットと、エントリのEOC（チェーン終り）値が調べられる。エントリが有効でないか、あるいはEOCに到達しなければ、動作はHITビットを偽として戻る。さもなければ、ハッシュ・アドレスが、ステップ1412においてハッシュ・エントリ内のリンク・アドレス（バイトF:C）に等しくセットされ、ステップ1404へ戻って、チェーン化されたハッシュ・エントリ・セクション908内の次のチェーン化エントリを試みる。MACアドレス整合による有効なエントリが見出されるまでか、あるいはEOC値に遭遇するまで、動作はステップ1404、1406、1410および1412間をループする。  
10

【0240】

以下のテーブル(1)は、本発明により実現された特定の実施形態におけるCPU230の入出力(I/O)スペース・レジスタを示している。テーブル(1)は、単に例示的に示したものであり、また、該例においては、レジスタが特殊な実施例中か又はそれ以外で実現されるか、若しくは同様なレジスタが異なる呼称で呼ばれている。

【0241】

【表1】

テーブル1：CPU 230 I/Oスペース・レジスタ

| オフセット(h) | マスク        | シャドウ化 | アクセス (R/W)                   | Reg_name/Bit_name          | 説明   |
|----------|------------|-------|------------------------------|----------------------------|--|
| 0        | PCB<br>406 |       | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>W<br>----<br>----     | 割り込みソース1<br>ビット0: MCB_INT<br>1: MEM_RDY<br>2: ABORT_PKT<br>3: STAT_RDY<br>4-31: リザーブ                 |
| 4        | PCB<br>406 |       | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R<br>----<br>----   | 割り込みマスク1<br>ビット0: MCB_INT<br>1: MEM_RDY<br>2: ABORT_PKT<br>3: STAT_RDY<br>4: HASH_MISS<br>5-31: リザーブ |
| 8        | PCB<br>406 |       | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>----<br>---- | パケット情報<br>ビット0: SOP<br>1: EOP<br>2-15: リザーブ<br>16-23: 長さ (EOPに対して)<br>24-31: リザーブ                    |
| C        | PCB<br>406 |       | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>----<br>---- | パケット情報<br>ビット0: SOP<br>1: EOP<br>2-5: BE (SOPに対して)<br>6-15: リザーブされる長さ<br>16-23: リザーブ<br>24-31: リザーブ  |

【0 2 4 2】  
【表2】

|    |            |   |                                   |  |     |
|----|------------|---|-----------------------------------|--|-----|
| 10 | PCB<br>406 | CPU:<br>R/W<br>PCB:<br>MCB:<br>HCB:<br>.... | R/<br>W<br>4-7:<br>simm2_pd[0..3] | SIMM 存在検出<br>ビット 0-3: simm1_pd[0..3]<br>4-7:<br>simm2_pd[0..3]   | (5) |
| 14 | PCB<br>406 | CPU:<br>R/W<br>PCB:<br>MCB:<br>HCB:<br>.... | R/<br>W<br>W<br>....              | ポートシグナル・ソース (1 & 2)<br>ビット 0: MCB_INT<br>1: MEM_RDY<br>2: PKT_AVAIL<br>3: BUF_AVAIL<br>4: ABORT_PKT<br>5: STAT_RDY<br>6: HASH_MISS<br>7-31: リザーブ | (6) |
| 18 | PCB<br>406 | CPU:<br>R/W<br>PCB:<br>MCB:<br>HCB:<br>.... | R/<br>W<br>....                   | 割り込みソース 2<br>ビット 0: PKT_AVAIL<br>1: BUF_AVAIL<br>2-31: リザーブ  | (7) |
| 1C | PCB<br>406 | CPU:<br>R/W<br>PCB:<br>MCB:<br>HCB:<br>.... | R/<br>R<br>....                   | 割り込みマスク 2<br>ビット 0: PKT_AVAIL<br>1: BUF_AVAIL<br>2-31: リザーブ  | (8) |

【0 2 4 3】

【表3】

|    |            |                              |                              |   |   |      |
|----|------------|------------------------------|------------------------------|---|---|------|
| 20 | PCB<br>406 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>---<br>---     | QCスタティック情報<br>ビット 0~1: ポート番号<br>2~4: QC番号<br>5~9: レジスタ番号      | (9)   |      |
| 24 | PCB<br>406 | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R/W<br>---<br>---       | 10~14: レジスタの数<br>15~19: レジスタの最大数<br><br>20~31: リザーブ           | (10)  |      |
| 28 | PCB<br>406 | CPU:<br>PCB:<br>MCB:<br>HCB: | WO<br>R/W<br>---<br>---      | 端末パケット情報<br>ビット 0~15: パケット長<br>16~23: ソース・ポート<br>24~31: 宛先ポート | (11)  |      |
| 30 | PCB<br>406 | MCB 404<br>HCB 402           | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R<br>R<br>R  | EPROM ステップアップ<br>ビット 0: TPIインストール<br>1: EXPインストール<br>2: マスター・スイッチ・イネーブル<br><br>3~4: QcXferSize[1:0]<br>5~6: TPIXferSize[1:0]<br>7: AI_FCS<br>8: DramWrDis<br>9: SramWrDis<br>10~12: Epsm Addr Dcd<br>13: CLK1Sel<br>14~21: CPU ポート番号<br>22~31: リザーブ | (12) |

【0244】  
【表4】

|    |            |                    |   |   |      |
|----|------------|--------------------|---|---|------|
| 34 | PCB<br>406 | HCB 402            | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>R | ポート・スピード<br>ビット 0: ポート0スピード<br>1: ポート1スピード<br>:<br>27: ポート27スピード<br>28-31: リザーブ                                 | (13) |
| 38 | PCB<br>406 | MCB 404<br>HCB 402 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>R   | ポート・タイプ<br>ビット 0: ポート0タイプ<br>1: ポート1タイプ<br>:<br>27: ポート27タイプ<br>28-31: リザーブ                                     | (14) |
| 3c | PCB<br>406 | MCB 404            | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>R<br>HCB:<br>---- | MEM リクエスト<br>ビット 0-23: Mem アドレス<br>24: メモリ選択<br>:<br>25: 転送サイズ<br>26-29: バイト・イネーブル<br>30: RW<br>31: ロック済ページ・ヒット | (15) |

【0 2 4 5】

【表5】

|    |            |            |                              |                   |   |      |
|----|------------|------------|------------------------------|-------------------|---|------|
| 40 | PCB<br>406 | HCB<br>402 | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R<br>R<br>R  | <b>EPSM 訂正</b><br>ビット 0-7: 訂正番号<br>8-31: リザーブ   | (16) |
| 54 | HCB<br>402 |            | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R<br>R     | <b>HCB 利用セット・アッブ</b><br>ビット 0-7: ポート番号又は総数  | (17) |
| 58 | HCB<br>402 |            | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>R/W | <b>8-9: モード</b><br><b>10-31: リザーブ</b>   |      |
| 5C | HCB<br>402 |            | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>R/W | <b>HCB 利用</b><br>ビット 0-31: 平均時間   | (18) |
| 60 | HCB<br>402 |            | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R<br>R<br>R  | <b>ソース CT_SNF / ポート</b><br>ビット 0: ポート 0<br>1: ポート 1<br>⋮<br>27: ポート 27<br>28-31: リザーブ | (19) |
|    |            |            |                              |                   | <b>宛先 CT_SNF / ポート</b><br>ビット 0: ポート 0<br>1: ポート 1<br>⋮<br>27: ポート 27<br>28-31: リザーブ  | (20) |

【0 2 4 6】  
【表6】

|    |  |                                       |   |
|----|--|---------------------------------------|---|
| 64 | HCB<br>402<br>(High<br>2 bits<br>of<br>each<br>xfersz<br>) | CPU:<br>R/W<br>---<br>PCB:<br>---<br> | XferSize / ポート<br>ビット 0-3: ポート 0 xfersize<br>4-7: ポート 1 xfersize<br><br>8-11: ポート 2 xfersize<br><br>(21)  |
|    |  |                                       | 12-15: ポート 3 xfersize<br>16-19: ポート 4 xfersize<br>20-23: ポート 5 xfersize<br>24-27: ポート 6 xfersize<br>28-31: ポート 7 xfersize   |
| 68 | HCB<br>402<br>(High<br>2 bits<br>of<br>each<br>xfersz<br>) | CPU:<br>R/W<br>---<br>PCB:<br>---<br> | XferSize / ポート<br>ビット 0-3: ポート 8 xfersize<br>4-7: ポート 9 xfersize<br><br>8-11: ポート 10 xfersize<br><br>12-15: ポート 11 xfersize<br>16-19: ポート 12 xfersize<br><br>20-23: ポート 13 xfersize<br>24-27: ポート 14 xfersize<br>28-31: ポート 15 xfersize<br><br>(22) |
|    |  |                                       |   |

【0 2 4 7】

【表7】

リザーブ

|    |  |  |   |      |
|----|--|--|---|------|
| 6C | HCB<br>402<br>(High<br>2 bits<br>of<br>each<br>xfersz<br>) | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>----<br>HCB:<br>R | xferSize / ポート<br>ビット 0-3:ポート16 xfersize<br>4-7:ポート17 xfersize<br>8-11:ポート18 xfersize<br>12-15:ポート19 xfersize<br>16-19:ポート20 xfersize<br>20-23:ポート21 xfersize<br>24-27:ポート22 xfersize<br>28-31:ポート23 xfersize | (23) |
| 70 | HCB<br>402<br>(High<br>2 bits<br>of<br>each<br>xfersz<br>) | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>----<br>HCB:<br>R | xferSize / ポート<br>ビット 0-3:ポート24 xfersize<br>4-7:ポート25 xfersize<br>8-11:ポート26 xfersize<br>12-15:ポート27 xfersize<br>16-19:ポート28 xfersize<br>20-31: リザーブ  | (24) |

【0248】

【表8】

|    |            |                                   |                                  |   |
|----|------------|-----------------------------------|----------------------------------|---|
| 74 | HCB<br>402 | CPU:<br>PCB:<br>MCB:<br>HCB:<br>R | R/W<br>----<br>----<br>----<br>R | <b>Arb_Mode</b><br>ビット0-1: モード値<br>2-31: リザーブ<br>(25)   |
| 78 | HCB<br>402 | CPU:<br>PCB:<br>MCB:<br>HCB:<br>R | R/W<br>----<br>----<br>----<br>R | <b>HCBMisc</b> コントロール<br>ビット 0: イネーブル CT FIFO<br>1: イネーブル Rd Extra WS<br>2: イネーブル CC Rd/Wr Qc<br>3: イネーブル CC Rd/Wr Qe<br>4: 初期的イネーブル AD<br>5-31: リザーブ<br>(26) |
| 7C | HCB<br>402 | CPU:<br>PCB:<br>MCB:<br>HCB:<br>R | R/W<br>----<br>----<br>----<br>R | ポート・シャットダウン<br>ビット0-27: ピットマップ<br>(27)  |

【0 2 4 9】

【表9】

|    |            |   |   |
|----|------------|---|---|
|    |            |   | (28)  |
| 80 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB:<br>R/W<br>...<br>R | プログラム・ポート状態<br>ビット 0-1:<br>状態値<br>2-31: リザーブ                              |
| 90 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB:<br>R/W<br>...<br>R | ポート状態ビットマップ<br>ビット 0: ポート 0<br>1: ポート 1<br>:<br>27: ポート 27<br>28-31: リザーブ |

10

20

30

40

【0250】

【表10】

| 94 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R:<br>----<br>R/W<br>---- | 示す一下状態#1<br>ビット 0-1: Port _0_st[1:0]<br>2-3: Port _1_st[1:0] |
|----|------------|------------------------------|---------------------------|--|
|    |            |                              |                           | 4-5: Port _2_st[1:0]   |
|    |            |                              |                           | 6-7: Port _3_st[1:0]   |
|    |            |                              |                           | 8-9: Port _4_st[1:0]   |
|    |            |                              |                           | 10-11: Port _5_st[1:0]                                       |
|    |            |                              |                           | 12-13: Port _6_st[1:0]                                       |
|    |            |                              |                           | 14-15: Port _7_st[1:0]                                       |
|    |            |                              |                           | 16-17: Port _8_st[1:0]                                       |
|    |            |                              |                           | 18-19: Port _9_st[1:0]                                       |
|    |            |                              |                           | 20-21: Port _10_st[1:0]                                      |
|    |            |                              |                           | 22-23: Port _11_st[1:0]                                      |
|    |            |                              |                           | 24-25: Port _12_st[1:0]                                      |
|    |            |                              |                           | 26-27: Port _13_st[1:0]                                      |
|    |            |                              |                           | 28-29: Port _14_st[1:0]                                      |
|    |            |                              |                           | 30-31: Port _15_st[1:0]                                      |

【0 2 5 1】

【表11】

10

20

30

40

|    |            |  |  |   |      |
|----|------------|--|--|---|------|
| 98 | MCB<br>404 | CPU:<br>R<br>PCB:<br>...<br>MCB:<br>R/W<br>HCB:<br>... | R<br>...<br>Port<br>_16_st[1:0]<br>Port<br>_17_st[1:0] | ポート状態#2<br>ビット<br>0-1: Port<br>_18_st[1:0]                            |      |
|    |            |  | 4-5: Port<br>_19_st[1:0]                               | 6-7: Port<br>_19_st[1:0]  | (31) |
|    |            |  | 8-9: Port<br>_20_st[1:0]                               | 8-9: Port<br>_20_st[1:0]  |      |
|    |            |  | 10-11: Port<br>_21_st[1:0]                             | 10-11: Port<br>_21_st[1:0]  |      |
|    |            |  | 12-13: Port<br>_22_st[1:0]                             | 12-13: Port<br>_22_st[1:0]  |      |
|    |            |  | 14-15: Port<br>_23_st[1:0]                             | 14-15: Port<br>_23_st[1:0]  |      |
|    |            |  | 16-17: Port<br>_24_st[1:0]                             | 16-17: Port<br>_24_st[1:0]  |      |
|    |            |  | 18-19: Port<br>_25_st[1:0]                             | 18-19: Port<br>_25_st[1:0]  |      |
|    |            |  | 20-21: Port<br>_26_st[1:0]                             | 20-21: Port<br>_26_st[1:0]  |      |
|    |            |  | 22-23: Port<br>_27_st[1:0]                             | 22-23: Port<br>_27_st[1:0]  |      |
|    |            |  | 24-31: リザーブ  | 24-31: リザーブ   |      |
| 9c | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>...<br>MCB:<br>R<br>HCB:<br>... | R/W<br>...<br>Port<br>DestMissBC <sup>レバトマップ</sup>     | 宛先ミスプロードキャスト<br>ビット 0-28: DestMissBC <sup>レバトマップ</sup><br>29-31: リザーブ | (32) |

【0 2 5 2】

【表12】

|    |            |  |   |      |
|----|------------|--|---|------|
| a8 | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>....<br>MCB:<br>R/W<br>HCB:<br>.... | メモリ・バス・モニタ・コントロール<br>ビット 0-14: モニタ・モード<br>15: モニタ選択<br>16-23: モニタ・ポート選択<br>24-27: フィルタ時間スケール<br>28: モニタ・クリア<br>29: カウント／フィルタ・モード<br>30: Backpress イネーブル<br>31: アラーム | (33) |
| aC | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>....<br>MCB:<br>R<br>HCB:<br>....   | メモリ・バス・モニタ・スレッシュヨルド<br>ビット 0-7: アラーム・セルド<br>8-15: アラーム・クリア・スレッシュヨルド<br>16-19: リザーブ<br>20-31: ピーク BW   | (34) |
| b0 | MCB<br>404 | CPU:<br>R<br>PCB:<br>....<br>MCB:<br>R/W<br>HCB:<br>....   | メモリ・バス利用<br>ビット 0-31: パーセント利用   | (35) |
| b8 | MCB<br>404 | CPU:<br>R<br>PCB:<br>....<br>MCB:<br>R/W<br>HCB:<br>....   | メモリによってドロップしたパケット<br>ビット 0-31: パケットの数   | (36) |

【0 2 5 3】  
【表 1-3】

|    |            |  |   |      |
|----|------------|--|---|------|
| bc | MCB<br>404 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | BCによってドロップしたパケット<br>ビット0-31:パケットの数                                  | (37) |
| c0 | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>---- | ハッシュ・テーブルの定義<br>ビット0-14:アドレス [16:2]<br>15-23:アドレス [25:17]           |      |
|    |            |  | 24-25:テーブル・サイズ<br>26:ロック・ハッシュ・サイクル                                  | (38) |
| c4 | MCB<br>404 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | 27: Vlan グループ BC<br>28: Vlan ミス BC<br>29: Vlan ユニキャスト<br>30-31:リザーブ |      |
| c8 | MCB<br>404 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | Rxセクタ・カウント<br>ビット0-28:ビットマップ<br>29-31:リザーブ                          | (39) |
| cc | MCB<br>404 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | Txパケット・カウント<br>ビット0-28:ビットマップ<br>29-31:リザーブ                         | (40) |
|    |            |  | ハッシュ・アドレス・ロー<br>ビット0-31:バイト 0-3                                     | (41) |

【0 2 5 4】

【表14】

|    |            |                              |                        |  |      |
|----|------------|------------------------------|------------------------|--|------|
| d0 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R/W<br>R/W<br>R/W | ハッシュ・アドレス・ハイ<br>ビット 0-15: バイト 4-5<br>16-23: ソース・ポート<br>24: ポート・ミス<br>25-31: リザーブ | (42) |
| d4 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R/W<br>R/W<br>R/W | 受信メモリ・セクタによりドロップした<br>パケット<br>ビット 0-31: パケットの数                                   | (43) |
| d8 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R<br>R/W<br>R/W<br>R/W | 送信メモリ・セクタによりドロップした<br>パケット<br>ビット 0-31: パケットの数                                   | (44) |
| dc | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>R<br>R   | 受信オーバーフローによりドロップしたパケット<br>ビット 0-28: ポート・ビットマップ<br>29-31: リザーブ                    | (45) |
| e0 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R/W<br>R<br>R   | 送信オーバーフローによりドロップしたパケット<br>ビット 0-28: ポート・ビットマップ<br>29-31: リザーブ                    | (46) |
| e4 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R<br>R<br>R     | 学習ディスクエーブル・ポート<br>ビット 0-27: 学習ディスクエーブル・<br>ポート・ビットマップ<br>28-31: リザーブ             | (47) |
| e8 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>R<br>R<br>R     | 確実ポート<br>ビット 0-27: 確実ポート・ビットマップ<br>28-31: リザーブ                                   | (48) |

【0255】  
【表15】

|           |                    |  |  |
|-----------|--------------------|--|--|
| <b>eC</b> | <b>MCB<br/>404</b> | CPU: R/W<br>PCB: ....<br>MCB: R<br>HCB: ....   | セキュリティ・バイオレーショントビット <b>0-31:</b> カウント<br>(49)  |
| <b>f0</b> | <b>MCB<br/>404</b> | CPU: R/W<br>PCB: ....<br>MCB: R<br>HCB: ....   | セキュリティ・バイオレーショントビット <b>0-27:</b> ポート・ビットマップ<br><b>28-31:</b> リザーブ<br>(50)  |
| <b>f4</b> | <b>MCB<br/>404</b> | CPU: R/W<br>PCB: ....<br>MCB: R/W<br>HCB: .... | メモリ・コントロール<br>ビット <b>0-1:</b> メモリ・タイプ<br><b>2:</b> メモリ・スピード<br><b>3:</b> EDO テスト・モード<br><b>4:</b> Dbl リンク・モード<br><b>5:</b> DisRcPgHits<br><b>6:</b> DistXPGHits<br><b>7-31:</b> リザーブ<br>Rasenx |
| <b>f8</b> | <b>MCB<br/>404</b> | CPU: R/W<br>PCB: ....<br>MCB: R<br>HCB: ....   | RAS 選択<br>ビット <b>0-31:</b> Rasenx [1:0]<br>(52)  |
| <b>fc</b> | <b>MCB<br/>404</b> | CPU: R/W<br>PCB: R<br>MCB: ....<br>HCB: ....   | リフレッシュ・カウンタ<br>ビット <b>0-9:</b> カウント<br><b>10-31:</b> リザーブ<br>(53)  |

【0 2 5 6】

【表 16】

|     |                            |   |                               |   |      |
|-----|----------------------------|---|-------------------------------|---|------|
| 100 | MCB<br>404<br>(bit<br>4-7) | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | ファイルタ・コントロール<br>ビット0-3:アドレス・イネーブル<br>[3:0]<br>4-7:マスク・イネーブル<br>[3:0]<br>8-31:リザーブ | (54) |
| 104 | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | マスク・アドレス・フィルタ・ロー<br>ビット0-31:バイト0-3  | (55) |
| 108 | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | マスク・アドレス・フィルタ・ハイ<br>ビット0-15:バイト4-5<br>16-31:リザーブ                                  | (56) |
| 10C | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | アドレス・フィルタ0・ロー<br>ビット0-31:バイト0-3   | (57) |
| 110 | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | アドレス・フィルタ1・ハイ<br>ビット0-15:バイト4-5<br>16-23:宛先ポート<br>24-31:フィルタ・マスク0                 | (58) |
| 114 | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | アドレス・フィルタ1・ロー<br>ビット0-31:バイト0-3   | (59) |
| 118 | MCB<br>404                 | CPU:<br>R/W<br>PCB:<br>R<br>MCB:<br>----<br>HCB:<br>R | R/W<br>----<br>R<br>----<br>R | アドレス・フィルタ1・ハイ<br>ビット0-15:バイト4-5<br>16-23:宛先ポート<br>24-31:フィルタ・マスク1                 | (60) |

【0 2 5 7】

【表17】

|     |            |                              |                  |  |      |
|-----|------------|------------------------------|------------------|--|------|
| 11c | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>----<br>R | アドレス・ファイルタ2・ロー<br>ビット 0-31: バイト 0-3                                      | (61) |
| 120 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>----<br>R | アドレス・ファイルタ2・ハイ<br>ビット 0-15: バイト 4-5<br>16-23: 宛先ポート<br>24-31: フィルタ・マスク 2 | (62) |
| 124 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>----<br>R | アドレス・ファイルタ3・ロー<br>ビット 0-31: バイト 0-3                                      | (63) |
| 128 | MCB<br>404 | CPU:<br>PCB:<br>MCB:<br>HCB: | R/W<br>----<br>R | アドレス・ファイルタ・ハイ<br>ビット 0-15: バイト 4-5<br>16-23: 宛先ポート<br>24-31: フィルタ・マスク 3  | (64) |

【0 2 5 8】

【表18】

|     |            |  |  |
|-----|------------|--|--|
| 12c | MCB<br>404 | CPU:<br>R<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | MCB 割り込みソース<br>ビット 0: セキュリティ割り込み<br>1: メモリ・オーバーフローを<br>セット<br>2: メモリ・オーバーフローを<br>クリア<br>3: ブロードキャスト割り込み<br>4: ブロードキャスト割り込み<br>5: 受信割り込み<br>6: 送信割り込み<br>7: 失敗した RX パケット<br>12-31: リザーブ |
|-----|------------|--|--|

【0 2 5 9】

【表 19】

|     |            |                                 |                               |   |      |
|-----|------------|---------------------------------|-------------------------------|---|------|
| 130 | MCB<br>404 | CPU:<br>R/W<br>---<br>PCB:<br>R | MCB:<br>R<br>---<br>HCB:<br>R | MCB 割り込みマスク<br>ビット 0: セキュリティ割り込み<br>1: メモリ・オーバーフローの<br>セット<br>2: メモリ・オーバーフローの<br>クリア<br>3: ブロードキャスト割り込み<br>マスクのセット<br>4: ブロードキャスト割り込み<br>マスクのクリア<br>5: 受信割り込みマスク<br>6: 送信割り込みマスク<br>7: 失敗したRxパケット | (66) |
|-----|------------|---------------------------------|-------------------------------|---|------|

【0260】  
【表20】

|     |            |  |   |
|-----|------------|--|---|
| 134 | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R/W<br>HCB:<br>---- | M/CB ポーリング・ソース<br>ビット 0:セキュリティ割り込み<br>1:メモリ・オーバーフローの<br>セット<br>2:メモリ・オーバーフローの<br>クリア<br>3:ブロードキャスト・ポート<br>ブグ・ソースのセット<br>4:ブロードキャスト・ポート<br>ブグ・ソースのクリア<br>5:受信ポーリング・ソース<br>6:送信ポーリング・ソース<br>7:失敗したRxメッセージ<br>8:BWアームのセット0<br>9:BWアームのクリア0<br>10:BWアームのセット1<br>11:BWアームのクリア1<br>12-31:リザーブ |
| 138 | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>----   | バックプレッシャ・イネーブル<br>ビット0-23:リザーブ<br>24-27:ポート・ビットマップ<br>28-31:リザーブ  |
| 13C | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>----   | 結合ポートのセット0<br>ビット0-27:ポート・ビットマップ<br>28-31:リザーブ  |
| 140 | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>----<br>MCB:<br>R<br>HCB:<br>----   | 結合ポートのセット1<br>ビット0-27:ポート・ビットマップ<br>28-31:リザーブ  |

【0 2 6 1】

【表21】

|         |            |  |   |  |
|---------|------------|--|---|--|
| 144     | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>R<br>HCB:<br>---   | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>R   | デフォルトVlanビットマップ<br>ビット0-28: ビットマップ<br>契約ポート<br>ビット 0-7:<br>ポート番号<br>(68) |
| 148     | MCB<br>404 | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>R   | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>R   | 8-15: Rxモニタ・ポート番号<br>16-23: Txモニタ・ポート番号<br>24-31: リザーブ<br>(69)           |
| 200-2FF |            | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | クワッド・カスケード0レジスタ<br>(70)  |
| 300-3FF |            | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | クワッド・カスケード1レジスタ<br>(71)  |
| 400-4FF |            | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | クワッド・カスケード2レジスタ<br>(71)  |
| 500-5FF |            | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | クワッド・カスケード3レジスタ<br>(72)  |
| 600-6FF |            | CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | R/W<br>CPU:<br>R/W<br>PCB:<br>---<br>MCB:<br>---<br>HCB:<br>--- | クワッド・カスケード4レジスタ<br>(73)  |

【0 2 6 2】

【表22】

|           |  |                           |
|-----------|--|---------------------------|
| 700 - 7FF | CPU: R/W<br>PCB: R/W<br>MCB: ...<br>HCB: ... | クワッド・カスケード 5 レジスタ<br>(74) |
| 800 - 8FF | CPU: R<br>PCB: R/W<br>MCB: ...<br>HCB: ...   | QC スタティック・レジスタ<br>(75)    |
| 900       | CPU: R/W<br>PCB: R/W<br>MCB: ...<br>HCB: ... | HCB FIFO - BPDU<br>(76)   |
| a00       | CPU: R/W<br>PCB: ...<br>MCB: R/W<br>HCB: ... | MCB データ FIFO<br>(77)      |
| b00 - fff |  | 拡張用としてリザーブ                |

## 【0263】

テーブル1の(1)～(77)の説明

(1) C P U 2 3 0 に対する任意の割り込み(1又は複数)のソース。これらの割り込みは C P U 2 3 0 が割り込みをアクノレッジ(確認)するときに該 C P U 2 3 0 によってクリアされる

(2) C P U 2 3 0 に対するマスクされるべき割り込み

(3) このレジスタは C P U 2 3 0 によって書き込まれる

10

20

30

40

50

- (4) このレジスタは E P S M 2 1 0 によって書き込まれる
- (5) このレジスタはシフト・レジスタ・インターフェースを通じて S I M M 上の情報を含む
- (6) C P U 2 3 0 に対するマスクされている任意の割り込み（1又は複数）のソース
- (7) C P U 2 3 0 に対する任意の割り込み（1又は複数）のソース。これらの割り込みは C P U 2 3 0 が割り込みをアクノレッジ（確認）するときに該 C P U 2 3 0 によってクリアされる
- (8) C P U 2 3 0 に対するマスクされるべき割り込み
- (9) このレジスタに書き込む C P U 2 3 0 は、適当なポートの統計リード（読み出し）を発行するように Q C インターフェースに知らせる 10
- (10) このレジスタは E P S M 2 1 0 によって書き込まれる
- (11) このレジスタは、書き込まれたときに、F I F O 内容をフラッシュ（消去）し、E O P を受信するまでフラッシュを続ける
- (12) このレジスタは一般的セットアップ・パラメータを保持する
- (13) これはポート速度ビットマップ・レジスタである。ポートに対するビットがリセットされたとき、これは 1 0 m h z ポートであり、ビットがセットされたとき、これは 1 0 0 m h z ポートである。即ち、0 = 1 0 m h z、1 = 1 0 0 m h z である。パワーアップ・デフォルトは正しい値を含むべきである
- (14) これはポート・タイプ・ビットマップ・レジスタである。ポートに対するビットがリセットされたとき、これは Q C ポートであり、ビットがセットされたとき、これは T L A N ポートである。即ち、0 = Q C、1 = T L A N である。パワーアップ・デフォルトは正しい値を含むべきである 20
- (15) これは、C P U 2 3 0 からのメモリ転送に対するアドレス及びコントロールを含むレジスタである
- (16) このリード・オンリ・レジスタは E P S M 2 1 0 に対する改訂番号（revision number）を供給する
- (17) このレジスタは、H C B 4 0 2 使用率（ユーティリゼーション）について観察されるべきポート及びモード・ビットを選択する。その可能なモードは、T X、R X 及びその両方である
- (18) H C B 4 0 2 ユーティリゼーションは、選択されたポートがバス上にある平均時間である 30
- (19) このレジスタは、どのソース・ポートが C T を行えるか及びどのものが S n F を行うことのみできるかを示すための、ポートに対するビットマップである
- (20) このレジスタは、どの宛て先ポートが C T を行えるか及びどのものが S n F を行うことのみできるかを示すための、ポートに対するビットマップである
- (21) このレジスタは指定されたポートに対するエクスファーサイズ（x f e r s i z e）を含む
- (22) このレジスタは指定されたポートに対するエクスファーサイズ（x f e r s i z e）を含む
- (23) このレジスタは指定されたポートに対するエクスファーサイズ（x f e r s i z e）を含む 40
- (24) このレジスタは指定されたポートに対するエクスファーサイズ（x f e r s i z e）を含む
- (25) このレジスタはアービトレーション（仲裁）・モード値を含む。使用可能なアービトレーション・モードは F C F S、ウェイト（重み付け）、又はラウンド・ロビン（round\_robin）である
- (26) H C B 4 0 2 のサブセクションに対する種々のコントロール
- (27) ディスエーブルされるべきポートのビットマップ
- (28) このレジスタは、ポート状態ビットマップ・レジスタにおいて示されたポートがどの状態に変更すべきかを教える 50

|  |  |    |
|--|--|----|
| 状態値  |  |    |
| 条件   |  |    |
| 0 0 b  |  |    |
| ディスエーブルされる   |  |    |
| 0 1 b  |  |    |
| ロックされる /   |  |    |
| 聞く   |  |    |
| 1 0 b  |  |    |
| 学習する   |  |    |
| 1 1 b  |  | 10 |
| 送る   |  |    |
| (29) このレジスタは、どのポートがその状態を変化させるかを示す。このレジスタはプログラム・ポート状態レジスタと組になって、ポート状態レジスタを満たす             |  |    |
| (30) 各ポートに対しての2ビットが、以下のように、アービタにポートがどの状態にあるかを教える   |  |    |
| 状態値  |  |    |
| 条件   |  |    |
| 0 0 b  |  |    |
| ディスエーブルされる   |  |    |
| 0 1 b  |  | 20 |
| ロックされる /   |  |    |
| 聞く   |  |    |
| 1 0 b  |  |    |
| 学習する   |  |    |
| 1 1 b  |  |    |
| 送る   |  |    |
| (31) 各ポートに対しての2ビットが、以下のように、アービタにポートがどの状態にあるかを教える   |  |    |
| 状態値  |  |    |
| 条件   |  | 30 |
| 0 0 b  |  |    |
| ディスエーブルされる   |  |    |
| 0 1 b  |  |    |
| ロックされる /   |  |    |
| 聞く   |  |    |
| 1 0 b  |  |    |
| 学習する   |  |    |
| 1 1 b  |  |    |
| 送る   |  |    |
| (32) 宛て先ミス・ブロードキャスト(放送)・ビットマップ   |  | 40 |
| (33) メモリ・バス214モニタ・コントロールは、メモリ・バス214上で行われる監視(モニタリング)を(それが行われる場合に)セットアップするために用いられる         |  |    |
| (34) メモリ・バス214モニタ・スレッシュルドは、アラームをセットするため及びアラームをクリアするために用いられる                              |  |    |
| (35) メモリ・バス214ユーティリゼーション・レジスタ  |  |    |
| (36) メモリ・スレッシュルド・カウンタによるメモリ・スペースの欠如によってドロップされる(落とされる)パケットの数。このレジスタはリード(読み出し)されるときにクリアされる |  |    |
| (37) ブロードキャスト・メモリ・スペースの欠如によってドロップされるブロードキャスト・パケットの数                                      |  | 50 |

- (38) ハッシュ・テーブルのベースに対するアドレス。ハッシュ・テーブルのサイズはレジスタの定義で説明したものである
- (39) 受信セクタ・スレッショルド・オーバーフローのセット又はクリアの何れかによつて C P U 2 3 0 に割り込みを行つたポートのビットマップ
- (40) 送信パケット・スレッショルド・オーバーフローのセット又はクリアの何れかによつて C P U 2 3 0 に割り込みを行つたポートのビットマップ
- (41) ハッシュ・テーブル内を見たときにミスしたアドレス
- (42) 残りのハッシュ・アドレス及びソース・ポート
- (43) 受信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる
- (44) 送信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる
- (45) このレジスタは、受信オーバーフローによってパケットをドロップしたポートのビットマップである
- (46) このレジスタは、送信オーバーフローによってパケットをドロップしたポートのビットマップである
- (47) 学習 (ラーニング、 learning) ディスエーブル・ポート・ビットマップ
- (48) セキュア (機密保護、 secure) ・ポート・ビットマップ
- (49) このレジスタはポート・セキュリティによってドロップされたパケットの合計を含む
- (50) このレジスタは、セキュリティによってパケットをドロップしたポートのビットマップである
- (51) このレジスタはメモリ・タイプ、速度その他を含む
- (52) R A S がメモリの 4 M ブロックをイネーブルにする
- (53) リフレッシュ・カウンタがメモリ・コントローラに対してリフレッシュ信号を生成する
- (54) このレジスタはアドレス・フィルタリング及びアドレスのマスキングをイネーブルにする
- (55) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む
- (56) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む
- (57) このレジスタはアドレス・フィルタ 0 のバイト 0 - 3 を含む
- (58) このレジスタはアドレス・フィルタ 0 のバイト 4 - 5 を含む
- (59) このレジスタはアドレス・フィルタ 1 のバイト 0 - 3 を含む
- (60) このレジスタはアドレス・フィルタ 1 のバイト 4 - 5 を含む
- (61) このレジスタはアドレス・フィルタ 2 のバイト 0 - 3 を含む
- (62) このレジスタはアドレス・フィルタ 2 のバイト 4 - 5 を含む
- (63) このレジスタはアドレス・フィルタ 3 のバイト 0 - 3 を含む
- (64) このレジスタはアドレス・フィルタ 3 のバイト 4 - 5 を含む
- (65) このレジスタは M C B 4 0 4 において開始された任意の割り込みのソースを含む
- (66) このレジスタは M C B 4 0 4 において開始された任意の割り込みに対するマスキングを含む
- (67) このレジスタは、マスクされた M C B 4 0 4 において開始された任意の割り込みのソースを含む
- (68) このレジスタはプロミスキュアス (無差別、 promiscuous) ・モードで観察されているポートの値を保持する。また、 R X トラフィック及び T X トラフィックが現れるポートを含む
- (69) これはカッド・カスケード・レジスタに対するオフセットである。これは Q C 0 に対するものである
- (70) これはカッド・カスケード・レジスタに対するオフセットである。これは Q C 1 に対するものである

10

20

30

40

50

(71) これはカッド・カスケード・レジスタに対するオフセットである。これはQC2に対するものである

(72) これはカッド・カスケード・レジスタに対するオフセットである。これはQC3に対するものである

(73) これはカッド・カスケード・レジスタに対するオフセットである。これはQC4に対するものである

(74) これはカッド・カスケード・レジスタに対するオフセットである。これはQC5に対するものである

(75) これは、カッド・カスケードから読み出されたばかりの統計バッファに対するアドレス・スペースである

(76) これは、パケット・データをHCB402へ送信するため / パケット・データをHCB402から受信するための、 FIFOのアドレスである

(77) これは、データをMCB404へ送信するため / データをMCB404から受信するための、 FIFOのアドレスである

テーブル(1)のレジスタを明瞭にするため、下記のレジスタ定義を提供する。

【0264】

【表23】

#### 割込み情報

EPSM210からCPU230に対する3つの割込みピン ; CPUINTHASHL、CPUINTPKTLおよびCPUINTLがある。CPUINTHASHLは、ハッシュ・ミスが生じた時にのみ代入され、(オフセット 'hocにおける)ハッシュ・アドレス・ロー・レジスタを読出すことによりクリアされる。CPUINTPKTLは、パケット・インターフェースFIFOで利用可能なパケットがある時か、あるいはパケット・インターフェースFIFOが更に多くのパケット・データを送るためクリアされるバッファ・スペースを有するならば、代入される。CPUINTLは、4つのあり得るソースに対して代入され；これらソースの1つがMCB404における8つのあり得るソースを指す。割込みソースは、これらソースがマスクされなければ、CPU230を割込みさせる。CPU230が割込みされることなく割込みソースの情報を利用可能にさせるため、ポーリング機構が利用可能である。割込みソースのマスキングが割込みをCPU230からブロックさせるが、情報はいぜんとしてポーリング・ソース・レジスタで利用可能である。例えば、要求される統計数字が利用可能である時にSTAT\_RDYマスク・ビットがセットされるならば、割込みは生じないが、CPU230はいぜんとして統計数字がポーリング・レジスタの読み出しにより読み出す用意があると判定することができる。注：割込みソース・レジスタはこれを読み出すことによりクリアされるが、ポーリング・ソース・レジスタはこれをクリアするため書き込まれなければならない。

割込みソース1レジスタ : (オフセット = 'h00) CPU230へ送られるCPUINT割込みのソース。このレジスタは、EPS

M210により更新され、その時割込みがCPU230

へ送出される。CPU230がこのレジスタに達すると

内容がクリアされる。1ビットにおける1の値は、割込

みが生じたことを表示する。デフォルト = 32'h0000\_0000。

ビット0(W/R) MCB\_INTは、割込みがMCB404に生じたことおよび割込みを更に理解するためMCB割込みソース・レジスタが読み出される必要があることをCPU230に通知する割込みである。デフォルトは0。

ビット1(W/R) MEM\_RDYは、要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU230に通知する割込みである。デフォルトは0。

ビット2(W/R) ABORT\_PKTは、ABORT\_IN\*信号がPCB406へ表明されたことをCPU230に通知する割込みである。デフォルトは0。

ビット3(W/R) STAT\_RDYは、要求された統計数字情報がPCB406のバッファ・スペースにおいて用意があることをCPU230に通知する割込みである。デ

10

20

30

40

50

フォルトは0。 ビット4～31(RO) 予約(RESERVED) 常に0として読出る。 割込みソース・レジスタに対するpcбрegsインターフェース

McbInt(in) MCBからの入力、ビット0を判別

MemRdy(in) メモリ FIFOからの入力、ビット1を判別

AbortPktInt(in) HCB402インターフェースからの入力、

ビット4を判別

StatRdyInt(in) QCインターフェースからの入力、ビット5を判別

CpuInt\_(out) 割込みが生じたことを示すCPU230への信号。

割込みマスク1レジスタ (オフセット='h04) CPU230によりマスクされる割込み。任意のビットにおける1の値が、割込みがマスクされることを示す。デフォルト=32'h 0000\_001f

ビット0(W/R) CPU230に対するMcbInt割込みをマスク。デフォルトは1

ビット1(W/R) CPU230に対するMemRdy割込みをマスク。デフォルトは1

ビット2(W/R) CPU230に対するAbortPktInt割込みをマスク。デフォルトは1

ビット3(W/R) CPU230に対するStatRdyInt割込みをマスク。デフォルトは1

ビット4(W/R) CPU230に対するHashMiss割込みをマスクデフォルトは1

ビット5～31(RO) 予約。常に0として読出し。

割込みソース2レジスタ (オフセット='h18) CPU230へ送られるCPUINTPKTL割込みのソース。このレジスタはEPSM210により更新され、次に割込みがCPU230へ送られる。CPU230がこのレジスタを読出す時、内容がクリアされる。1ビットにおける1の値は、割込みが生じたことを示す。デフォルト=32'h 0000\_0000

ビット0(W/R) Pkt\_AVAILは、パケット・データがCPU230に対して利用可能であることをCPU230へ通知する割込み。デフォルトは0

ビット1(W/R) Buf\_AVAILは、パケット・データを送出するためバッファ・スペースがCPU230に対して利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット2～31(RO) 予約。常に0として読出し

割込みソース・レジスタに対するpcбрegsインターフェース

PktAvailInt(in) TX FIFOからの入力、ビット2を判別

BufAvailInt(in) RX FIFOからの入力、ビット3を判別

CpuInt\_Pkt\_(out) パケット割込みが生じたことを示すCPU230に対する信号

インターフェース・マスク2レジスタ (オフセット='h1c) CPU230によりマスクされる割込み。任意のビットにおける1の値は、割込みがマスクされることを示す。デフォルト=32'h 0000\_0003。

ビット0(W/R) CPU230に対するPktAvailInt割込みをマスク。デフォルトは1

ビット1(W/R) CPU230に対するBufAvailInt割込みをマスク。デフォルトは1

ビット2～31(RO) 予約。常に0として読出し

ポーリング・ソース1&2レジスタ (オフセット='h14) このレジスタはマスクされた割込み情報を含み、所望のビットをクリアするため1を書込むCPU230によりクリアされる。このため、CPU230が割込みされる代わりにポーリングすること可能

10

20

30

40

50

にする。CPUは代わりにポーリングを欲する任意の割込みソースをマスクしなければならない

ビット0(W/R) MCB\_INTは、割込みがMCB404に生じたことおよび割込みを更に理解するためMCB割込みソース・レジスタが読出される必要がある。デフォルトは0

ビット1(W/R) MEM\_RDYは要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット2(W/R) PKT\_AVAILは、パケット・データがCPU230に対して利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット3(W/R) BUF\_AVAILは、バッファ・スペースがCPU230がパケット・データを送るために利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット4(W/R) ABORT\_PKTは、ABORT\_IN信号がPCB406へアサートされたことをCPU230に通知する割込み。デフォルトは0

ビット5(W/R) STAT\_RDYは、要求された統計情報がPCB406のバッファ・スペースにおいて用意があることをCPU230に通知する割込み。デフォルトは0

ビット6(W/R) HASH\_MISSは、ハッシュ・ミスが生じたことをCPU230に通知する割込み。

ビット7~31(RO) 予約。常に0として読み出し

ポーリング・ソース・レジスタに対するpcbregsインターフェース

20

McbInt(in) MCBからの入力。ビット0を判別

MemRdy(in) メモリ FIFOからの入力。ビット2を判別

PktAvailInt(in) TX FIFOからの入力

ビット2を判別

BufAvailInt(in) RX FIFOからの入力

ビット3を判別

AbortPktInt(in) HCB402インターフェースからの入力

ビット4を判別

StatRdyInt(in) QCインターフェースからの入力

ビット6を判別

m\_HashInt(in) MCB404からの入力 ビット6を判別。

【0265】

【表24】

#### パケット・データのコンフィギュレーション

パケット転送のため使用される3つのレジスタがあり、1つは受取られたパケットに対し、2つは伝送パケットに対する。受信パケットは、HSB206からのReadOutPk信号と関連させられる。送信パケットは、HSB206からのWriteInPkt信号と関連させられる。注：受信と送信の用語は、HSB206から参照される。CPU230は、パケット・データ・バッファをアクセスする前に適切なレジスタをアクセスしなければならない。

パケット情報RdPktレジスタ (オフセット='h08) CPU230により送られるデータのパケットに対する必要な情報。HSB206から参照される受信パケットデフォルト=32'h0000\_0000

ビット0(W/R) SOP CPU230からのパケットの初め

1=SOP

ビット1(W/R) EOP CPU230からのパケットの終り

1=EOP

ビット2~15(RO) 予約。常に0として読み出し

ビット16~23(W/R) EOPがアサートされる時、FIFOにおけるデータ長さ(バイト数)

50

ビット24～31 (R/O) 予約。常に0として読み出し  
 パケット情報RdPktレジスタに対するpcbrregsインターフェース  
 r\_Sop(out) HSB206インターフェースに与えられたパケット・インジケータの開始  
 r\_Eop(out) HSB206インターフェースに与えられたパケット・インジケータの終り  
 r\_length(out) EOPが表示される時バッファにおけるデータのバイト長  
 パケット情報WrPktレジスタ (オフセット='h0c') HSB206により送られるデータのパケットに対する必要情報。HSB206から照会される伝送パケットデフォルト=32'h0000\_0000 10  
 ビット0 (W/R) SOP。HSB206からのパケットの開始  
 I=SOP  
 ビット1 (W/R) EOP。HSB206からのパケットの終り  
 I=EOP  
 ビット2～5 (W/R) SOPまたはEOPと関連するDWORDに対するバイト使用可能。通常は、全てのバイトが使用可能化される。I=使用可能化  
 ビット6～15 (R/O) 予約。常に0として読み出し  
 ビット16～23 (W/R) FIFOにおけるデータ長さ(バイト数)  
 ビット24～31 (R/O) 予約。常に0として読み出し  
 パケット情報WrPktレジスタに対するpcbrregsインターフェース 20  
 h\_SopIn\_(in) HSB206インターフェースからのSOPインジケータ  
 h\_EopIn\_(in) HSB206インターフェースからのEOPインジケータ  
 h\_ByteValIn\_(in) HSB206インターフェースからのバイト使用可能  
 合計パケットInfo (オフセット='h24) これは、MCB404がパケットをCPUへ送る前にそのパケットに付加する情報。この値は、CPU向けパケットに対するSOPがある時にセットされる  
 デフォルト=32'h0000\_0000  
 ビット0～15 パケット長  
 ビット16～23 (R/O) ソース・ポート 30  
 ビット24～31 (R/O)宛先ポート  
 【0266】  
 【表25】  
メモリ存在の検出  
 SIMM/DIMM存在検出レジスタ (オフセット='h10) システムにおけるSIMMについての情報を保持。この情報は、オンボードのシフト・レジスタからリセットされた僅かに後でロードされる  
 ビット0～3 (R/O) simm1\_p [0..3]  
 ビット4～7 (R/O) simm2\_p [0..3]  
 ビット8～11 (R/O) simm3\_p [0..3] 40  
 ビット12～15 (R/O) simm4\_p [0..3]  
 ビット16～31 (R/O) 予約。常に0として読み出し  
 存在検出レジスタに対するpcbrregsインターフェース  
 i\_PDSerIn\_(in) 存在検出シフト・レジスタからのシリアル入力  
 【0267】  
 【表26】  
クワッドカスケード統計セットアップ  
 QC統計Infoレジスタ (オフセット='h20) クワッドカスケード統計レジスタの読み出し動作のためのセットアップ情報。CPUは、このレジスタに統計読み出しを開始することを書込む。デフォルト=32'h0000\_8000 50

ビット 0 ~ 1 ( W / R ) ポート番号。これは、その統計数字が読出されるポート番号。  
読出すべきポートは、この番号と指定クワッドカスケードにより決定される

ビット 2 ~ 4 ( W / R ) QC 番号。アクセスするクワッドカスケードを指示予約された組合せ : 3 ' b 110 および 3 ' b 111

ビット 5 ~ 9 ( W / R ) レジスタ番号。これは、指定されたポートに対して読出されるべき第 1 のレジスタの番号

ビット 10 ~ 14 ( W / R ) レジスタ数。これは、読出すべきレジスタ数注：ソフトウェアは、この数を、読出すため利用可能なレジスタ範囲内のレジスタ番号と共に保持するため要求される

ビット 15 ~ 19 ( W / R ) 最大レジスタ数。これは、クワッドカスケードで利用可能な統計的レジスタの最大数。デフォルト = 6 ' h 17

ビット 20 ~ 31 ( W / R ) 予約。常に 0 として読出し

クワッドカスケード統計セットアップ・レジスタに対する p c b r e g s インターフェース

r\_QcStatPortNo( out ) 読出された統計に対するポート番号。これは、0 と 3 間の値。この値は、QC 数と共に用いられて、スイッチにおけるどのポートが観察されつつあるかを決定する

r\_QcStatQcNo( out ) QC 数。ポート番号と共に用いられる。

r\_StatRegNo( out ) 始動レジスタ番号。これは、読出されるべき最初の統計レジスタの番号

r\_NoStatRegs( out ) 読出すべき統計レジスタ数

r\_Maxregs( out ) 存在する統計レジスタの最大数。これは、保持される統計数字が変更されるならば将来の使用のために特に利用可能。

【 0268】

【表 27】

#### E P S M 2 1 0 のセットアップ

E P S M セットアップ・レジスタ (オフセット = ' h 30 ) E P S M 2 1 0 に対する汎用セットアップ・パラメータ。デフォルト = 32 ' h 0 0 0 7 \_ 1 0 0 0 または 32 ' h 0 0 0 7 \_ 3 0 0 0 、 c k l 1 s e l 入力に依存

ビット 0 ( W / R ) T P I インストール。1 = T P I 2 2 0 インストールデフォルト = 0。このビットは、マスタ・スイッチ使用可能 (ビット 2) が否定される時にのみ、書込まれる

ビット 1 ( W / R ) EXP インストール。1 = 拡張インストール。デフォルト = 0。このビットは、マスタ・スイッチ使用可能 (ビット 2) が否定される時にのみ、書込まれる

ビット 2 ( W / R ) マスタ・スイッチ使用可能。1 = パケット・トラフィック使用可能。デフォルト = 0

ビット 3 ~ 4 ( W / R ) QcXferSize [ 1 : 0 ] これらビットは、マスタ・スイッチ使用可能 (ビット 2) が否定される時にのみ、書込まれる

0 0 = H S B 2 0 6 における 1 6 バイト転送サイズ

0 1 = H S B 2 0 6 における 3 2 バイト転送サイズ

1 0 = H S B 2 0 6 における 6 4 バイト転送サイズ

1 1 = 無効組合せ

ビット 5 ~ 6 ( W / R ) T P I X f e r S i z e [ 1 : 0 ] これらのビットはマスタ・スイッチ使用可能 (ビット 2) が否定される時にのみ、書込まれる

0 0 = H S B 2 0 6 における 1 6 バイト転送サイズ

0 1 = H S B 2 0 6 における 6 4 バイト転送サイズ

1 0 = H S B 2 0 6 における 1 2 8 バイト転送サイズ

1 1 = H S B 2 0 6 における 2 5 6 バイト転送サイズ

ビット 7 ( W / R ) A I F C S 。このビットは、クワッドカスケードが F C S ビットを自動挿入することを可能にするため使用される。これは、C P U 2 3 0 からのパケット

10

20

30

40

50

に対してのみ用いられる

ビット8 (W/R) D r a m W r D i s。これは、セットされた時、C P U 2 3 0 からD R A Mへの書き込みを使用不能状態にする。デフォルト = 0

ビット9 (W/R) S r a m W r D i s。これは、セットされた時、C P U 2 3 0 から内部S R A Mへの書き込みを使用不能状態にする

ビット10 ~ 12 (W/R) E P S M 2 1 0 アドレス・デコード。これらビットは、E P S M 2 1 0 のレジスタ・スペースとメモリ・インターフェースをデコードするため用いられる

ビット13 (R/O) c l k l s e l

1 = C L K 2 周波数は1X C L K 1 周波数である

10

0 = C L K 2 周波数は2X C L K 1 周波数である

ビット14 ~ 21 (R/O) C P U ポート番号。C P U 2 3 0 のポート番号を指示。デフォルト = 8'h 1 c

ビット22 ~ 31 (R/O) 予約。常に0として読出し

E P S M セットアップ・レジスタに対する p c b r e g s インターフェース

c l k l s e l ( i n ) c l k l 1 および c l k 2 が同じレートであるかどうかを判別するためピンからの入力

r\_D r a m W r D i s ( o u t ) C P U 2 3 0 インターフェースに、D R A Mへの書き込みが使用不能化されることを知らせる

r\_S r a m W r D i s ( o u t ) C P U 2 3 0 インターフェースに、内部S R A Mへの書き込みが使用不能化されることを知らせる

r\_E P S M A d r D c d ( o u t ) この3ビット数は、C P U 2 3 0 バスにおけるアドレス・ビット31 : 29と比較される。

E P S M セットアップ・レジスタに対する h c b r e g s インターフェース

r\_M s t r S w E n ( o u t ) スイッチがパケット通信量に対して使用可能化されることをアービタなどに対して通知

r\_T p i I n s t ( o u t )

r\_E x p I n s t ( o u t )

r\_N o n U L B C M o d e [ 1 : 0 ] ( o u t )

r\_U L B C M o d e [ 1 : 0 ] ( o u t )

30

r\_A I F C S ( o u t )

E P S M セットアップ・レジスタに対する m c b r e g s インターフェース

r\_D r a m W r D i s ( o u t ) D R A M 書込みのC P U 要求を使用不能

r\_S r a m W r D i s ( o u t ) 内部S R A M 書込みのC P U 要求を使用不能

E P S M 改訂レジスタ (オフセット = 'h 4 0 ) E P S M 2 1 0 の改訂番号

ビット0 ~ 7 (R/O) E P S M 2 1 0 の改訂番号

ビット8 ~ 31 (R/O) リザーブ (予約)。常に0として読出し

E P S M 改訂レジスタに対する p c b r e g s インターフェースなし。

【0 2 6 9】

40

【表28】

#### ポート・セットアップ

ポート速度レジスタ (オフセット = 'h 3 4 ) 各ポートの速度を含むビット・マップ。

1 = 1 0 0 M H z ; 0 = 1 0 M H z 。デフォルト = 3 2 'h 0 f 0 0 \_ 0 0 0 0

ビット0 (W/R) ポート0の速度

ビット1 (W/R) ポート1の速度

:

:

ビット27 (W/R) ポート27の速度

ビット28 ~ 31 (R/O) 留保済み。常に0として読出し

50

ポート速度レジスタに対する `h c b r e g s` インターフェース  
`r_PortSpd[27:0]` (`out`) HCB402 ブロックに対するポート速度  
 ビット・マップ

ポート・タイプ・レジスタ (オフセット = 'h38) 各ポートのタイプを含むビット・  
 マップ。1 = LAN ; 0 = カッドカスケード。デフォルト = 32'h0f00\_0000

ビット0 (W/R) ポート0タイプ  
 ビット1 (W/R) ポート1タイプ  
 :  
 :  
 ビット27 (W/R) ポート27タイプ  
 ビット28~31 (W/R) 予約。常に0として読出し

ポート・タイプ・レジスタに対する `m c b r e g s & h c b r e g s` インターフェース  
`r_PortType[27:0]` (`out`) HCB402 および MCB404 に対する  
 ポート・タイプ・ビット・マップ

CPUメモリ要求

CPU230によるメモリ要求は、2つの方法で行うことができる。下記のレジスタが両  
 方法で用いられる；CPU230は、初期レジスタ / FIFOメモリ要求法を用いる時に  
 、レジスタを直接アクセスするのみ。

メモリ要求レジスタ (オフセット = 'h3c) CPUは、このレジスタにメモリ読出し  
 または書込みを要求するよう書込む。この要求された機構は、外部DRAMまたは内部S  
 RAMのいずれかのアクセスのため用いられる。

ビット0~23 (W/R) 転送の開始アドレス [25:2]。SRAMアクセスのため  
 には、ビット23-8が留保されるビット7:0が256の24ビット・ワードをアドレ  
 ス指定する

ビット24 (W/R) 0 = 外部DRAMアクセス (即ち、パケット&ハッシュ・メ  
 モリ)  
 1 = 内部SRAMアクセス (即ち、パケット制御レジスタ)

ビット25 (W/R) 転送長  
 0 = 1転送 (4バイト)  
 1 = 4転送 (16バイト)

注：開始アドレス & 転送長さは、転送が2Kページ境界に跨るようにセットされるべき  
 ではない。これを保証する1つの方法は、全てのデータ構造 (ハッシュ・エントリの如き)  
 が16バイト整合されることを確認することである

ビット26~29 (W/R) バイト使用可能 [3:0]。 (1 = 表明) 部分ワード書  
 留みに有効。また、CASを含まない読出しを行うようセットされた EDO テスト・モー  
 ドと共に使用される。1より大きい転送長の書込みのため、ByteEnablesは1  
 111でなければならない。これらは、EDO テスト・モードがセットされなければ、読  
 出しは問題外 (don't care) である。

ビット30 (W/R) 書込み / 読出し。0 = 読出し、1 = 書込み

ビット31 (W/R) ロックされたページ・ヒット。別のCPU要求が同じメモリ・ペ  
 ージ内に続くことを示す。DRAMメモリ・アービタはメモリ・システムが別の要求をす  
 ることを許容せず、RASはその時のサイクル後に表明されたままとなる。EDO テスト  
 ・モードのみにおいて用いられる。リフレッシュを含む他の要求側は、セットされる間は  
 メモリ・アクセスを行わない。SRAMがロックされる間パケット・メモリ通信量入力が  
 停止するので、SRAMアクセスにおいては決して使用すべきでない (ハードウェアのデ  
 バギングを除く)。

メモリ要求レジスタに対する `m c b r e g s` インターフェース

`CpuAdr[25:2]` (`out`) 開始アドレス memctl および mcboram  
 モジュールをパス

CpuBE[3:0](out) memctlおよびmcbsramモジュールへByteEnablesをパス  
CpuLn[1:0](out) memctlおよびmcbsramへ転送長さをパス  
(00 1のIn = 1ならば、00; In = 4ならば、11)  
CpuMemSel(out) 外部DRAM(0)および内部SRAM(1)データ間のmux制御  
CpuWr(out) 書込み／読み出しビット = 1ならば、memctlおよびmcbsramモジュールへアサート  
CpuPgHit(out) ロック・ページ・ヒット・ビット = 1ならば、memctlおよびmcbsramモジュールへアサート  
CpuReq(out) メモリ要求レジスタが書き込まれメモリ選択 = 0である時、memctlモジュールへアサート CpuAckがアサートされるまで、アサートされたままでなければならない  
CpuAck(in) CpuReqが受け入れられる時、memctlモジュールからmcbrregsへアサートされる  
CpuInternalReq(out) メモリ要求レジスタが書き込まれ、メモリ選択 = 1である時、mcbsramモジュールへアサート。CpuInternalAckがアサートされるまで、アサートされたままでなければならない  
CpuInternalAck(in) CpuInternalReqが受信される時、mcbsramモジュールからmcbrregsへアサートされる  
注：以下のシーケンスをEDOメモリに対するテストに用いるべきである：  
1. EDOテスト・モード・ビットをメモリ制御レジスタにセット  
2. DWORDを0000hでテスト中のバンクに書込む  
3. ロックド・ページ・ヒット・セットおよびバイト使用可能 = 1111bを持つ同じDWORDを読み出す。その後、FPM DRAMがMDをフロートさせる間 EDO DRAMがMDをローに保持し、約100ns後にMD[0]におけるプルアップ・レジスタがこの線をハイに引上げる  
4. ロックド・ページ・ヒット・ビットがクリヤされ、バイト使用可能 = 0000bによりDWORDを再び読み出す。これは、CASがアサートされない読み出しである。MD[0]は、EDO DRAMに対してロー、FPMに対してハイとなる  
5. インストールされたメモリの各バンクごとにステップ1～4を繰り返す。全てのバンクがEDO DRAMを含むだけで、メモリ・タイプがEDO DRAMへセットされる  
6. EDOテスト・モード・ビットをクリヤして、メモリ・タイプをセットする。EDOテスト・モードをセットしたままにしてはならない。  
【0270】  
【表29】  
混雑ポート  
混雑ポート・レジスタ（オフセット = 'h148）ポートが混雑モードで観察される制御がレジスタに含まれる。デフォルト = 32'h0000\_0000。このレジスタは、マスター・スイッチ使用可能（EPSMセットアップ・レジスタ）が否定される時にのみ書き込まれる  
ビット0～7(W/R) 混雑モードで観察されるポート番号  
ビット8～15(W/R) 受取られつつあるデータが現れるポート  
ビット16～23(W/R) 観察されるポートへ送られるデータが現れるポート  
ビット24～31(W/R) 予約。常に0として読み出し。  
【0271】  
【表30】  
高速バス・モニタ  
HSB使用セットアップ・レジスタ（オフセット = 'h54）どのポートがHSB20の使用のためのモニターとなるか制御デフォルト = 32'h0000\_0000

10

20

30

40

50

ビット 0 ~ 7 ( W / R ) ポート番号または合計

ビット 8 ~ 9 ( W / R ) モード

ビット 10 ~ 31 ( R O ) 予約。常に 0 として読み出し

H S B 使用レジスタ (オフセット = ' h 5 8 ) H S B 2 0 6 の使用は、選択されたポートが H S B 2 0 6 にある平均時間である。デフォルト = 3 2 ' h 0 0 0 0 \_ 0 0 0 0

ビット 0 ~ 31 ( R O ) 選択された平均時間ポートは H S B 2 0 6 にある。

【 0 2 7 2 】

【表 3 1】

#### クワッドスルーノストア N 前送情報

ソース C T \_ S N F レジスタ (オフセット = ' h 5 c ) ソース・ポートの C T / S n F 状態を含むビット・マップ。 0 = C T ; 1 = S N F デフォルト = 3 2 ' h 0 0 0 0 \_ 0 0 0 0 0 0

ビット 0 ( W / R ) ポート 0 ソース C T \_ S N F

ビット 1 ( W / R ) ポート 1 ソース C T \_ S N F

:

:

ビット 27 ( W / R ) ポート 27 ソース C T \_ S N F

ビット 28 ~ 31 ( W / R ) 予約。常に 0 として読み出し

ソース C T \_ S N F レジスタに対する h c b r e g s インターフェース

T b 1 S r c P r t ( i n ) その時のパケット・ソース・ポート。8 ビット入力  
r \_ R x P o r t C t S n f ( o u t ) T b 1 S r c P r t に対する C T \_ S N F 状態  
1 ビット出力

宛先 C T \_ S N F レジスタ (オフセット = ' h 6 0 ) 宛先ポートの C T / S n F 状態を含むビット・マップ。 0 = C T ; 1 = S N F 。デフォルト = 3 2 ' h 0 0 0 0 \_ 0 0 0 0

ビット 0 ( W / R ) ポート 0 宛先 C T \_ S N F

ビット 1 ( W / R ) ポート 1 宛先 C T \_ S N F

:

:

ビット 27 ( W / R ) ポート 27 宛先 C T \_ S N F

ビット 28 ~ 31 ( R O ) 予約。常に 0 として読み出し

ソース C T \_ S N F レジスタに対する h c b r e g s インターフェース

T b 1 D s t P r t ( i n ) その時のパケット宛先ポート。8 ビット入力

r \_ T x P o r t C t S n f ( o u t ) T b 1 D s t P r t に対する C T \_ S N F 状態。  
1 ビット出力。

【 0 2 7 3 】

【表 3 2】

#### 調停情報

調停モード・レジスタ (オフセット = ' h 7 4 ) 調停モード値を含む。デフォルト = 3 2 ' h 0 0 0 0 \_ 0 0 0 0 。このレジスタは、マスター・スイッチ使用可能 ( E P S M セットアップ・レジスタ) が否定される時にのみ書き込まれる

ビット 0 ~ 1 ( W / R ) 調停 (アービタレーション) モード

2 ' b 0 0 : 先入れ先サーブ調停モード

2 ' b 0 1 : 重み付け優先調停モード

2 ' b 1 0 : ラウンド・ロビン調停モード

2 ' b 1 1 : これも先入れ先サーブ・モード

ビット 2 ~ 31 ( R O ) 予約。常に 0 として読み出し

調停モード・レジスタに対する h c b r e g s インターフェース

r \_ A r b M o d e ( o u t ) H C B 4 0 2 における調停モジュールで必要である先に示した 2 ビット値

調停重み付けレジスタ # 1 (オフセット = ' h 6 4 ) 重み付け優先調停モードに対する

40

50

## ポート 0 ~ 7 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 0 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 1 調停重み

ビット 8 ~ 11 ( W / R ) 重み付け優先モードに対するポート 2 調停重み

ビット 12 ~ 15 ( W / R ) 重み付け優先モードに対するポート 3 調停重み

ビット 16 ~ 19 ( W / R ) 重み付け優先モードに対するポート 4 調停重み

ビット 20 ~ 23 ( W / R ) 重み付け優先モードに対するポート 5 調停重み

ビット 24 ~ 27 ( W / R ) 重み付け優先モードに対するポート 6 調停重み

ビット 28 ~ 31 ( W / R ) 重み付け優先モードに対するポート 7 調停重み

調停重みレジスタ # 1 に対する h c b r e g s インターフェース

10

r\_ArbWt0 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 0 に対する重み付けのため HCB402 により使用される

r\_ArbWt1 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 1 に対する重み付けのため HCB402 により使用される

r\_ArbWt2 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 2 に対する重み付けのため HCB402 により使用される

r\_ArbWt3 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 3 に対する重み付けのため HCB402 により使用される

r\_ArbWt4 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 4 に対する重み付けのため HCB402 により使用される

20

r\_ArbWt5 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 5 に対する重み付けのため HCB402 により使用される

r\_ArbWt6 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 6 に対する重み付けのため HCB402 により使用される

r\_ArbWt7 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 7 に対する重み付けのため HCB402 により使用される

調停重みレジスタ # 2 ( オフセット = 'h68 ) 重み付けされた優先調停モード のためのポート 8 ~ 15 に対する重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードのためのポート 8 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードのためのポート 9 調停重み

30

ビット 8 ~ 11 ( W / R ) 重み付け優先モードのためのポート 10 調停重み

ビット 12 ~ 15 ( W / R ) 重み付け優先モードのためのポート 11 調停重み

ビット 16 ~ 19 ( W / R ) 重み付け優先モードのためのポート 12 調停重み

ビット 20 ~ 23 ( W / R ) 重み付け優先モードのためのポート 13 調停重み

ビット 24 ~ 27 ( W / R ) 重み付け優先モードのためのポート 14 調停重み

ビット 28 ~ 31 ( W / R ) 重み付け優先モードのためのポート 15 調停重み

調停重みレジスタ # 2 に対する h c b r e g s インターフェース

r\_ArbWt8 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 8 に対する重み付けのため HCB402 により使用される

r\_ArbWt9 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 9 に対する重みつけのため HCB402 により使用される

40

r\_ArbWt10 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 10 に対する重み付けのため HCB402 により使用される

r\_ArbWt11 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 11 に対する重み付けのため HCB402 により使用される

r\_ArbWt12 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 12 に対する重みつけのため HCB402 により使用される

r\_ArbWt13 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 13 に対する重み付けのため HCB402 により使用される

r\_ArbWt14 ( out ) これら 4 ビットが、重み付け調停モードにおけるポート 14

50

4に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 1 5 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1  
5に対する重み付けのため H C B 4 0 2 により使用される

調停重みレジスタ # 3 ( オフセット = ' h 6 c ) 重み付け優先モードに対するポート 1  
6 ~ 2 3 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 1 6 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 1 7 調停重み

ビット 8 ~ 1 1 ( W / R ) 重み付け優先モードに対するポート 1 8 調停重み

ビット 1 2 ~ 1 5 ( W / R ) 重み付け優先モードに対するポート 1 9 調停重み

ビット 1 6 ~ 1 9 ( W / R ) 重み付け優先モードに対するポート 2 0 調停重み

ビット 2 0 ~ 2 3 ( W / R ) 重み付け優先モードに対するポート 2 1 調停重み

ビット 2 4 ~ 2 7 ( W / R ) 重み付け優先モードに対するポート 2 2 調停重み

ビット 2 8 ~ 3 1 ( W / R ) 重み付け優先モードに対するポート 2 3 調停重み

調停重みレジスタ # 3 に対する h c b r e g s インターフェース

r\_A r b W t 1 6 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1  
6に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 1 7 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 17  
に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 1 8 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1  
8に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 1 9 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1  
9に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 0 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
0に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 1 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
1に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 2 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
2に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 3 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
3に対する重み付けのため H C B 4 0 2 により使用される

調停重みレジスタ # 4 ( オフセット = ' h 7 0 ) 重み付け優先モードに対するポート 1  
6 ~ 2 3 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 2 4 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 2 5 調停重み

ビット 8 ~ 1 1 ( W / R ) 重み付け優先モードに対するポート 2 6 調停重み

ビット 1 2 ~ 1 5 ( W / R ) 重み付け優先モードに対するポート 2 7 調停重み

ビット 1 6 ~ 1 9 ( W / R ) 重み付け優先モードに対するポート 2 8 調停重み

ビット 2 0 ~ 3 1 ( R O ) 予約。常に 0 として読出し

調停重みレジスタ # 4 に対する h c b r e g s インターフェース

r\_A r b W t 2 4 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
4に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 5 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
5に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 6 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
6に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 7 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
7に対する重み付けのため H C B 4 0 2 により使用される

r\_A r b W t 2 8 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2  
8に対する重み付けのため H C B 4 0 2 により使用される。

## 【表 3 3】

H C B 4 0 2 混雑制御

H C B 混雑制御 (オフセット = 'h 7 8 ) H C B 4 0 2 に対する混雑制御

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

ビット 0 (W / R) C T F I F O 使用可能。1 = C T F I F O 使用可能

ビット 1 (W / R) 読出し使用可能特別待機状態。1 = 待機状態使用可能

ビット 2 (W / R) クワッドカスケードに対する同時読み出しあり書込みの使用可能

ビット 3 (W / R) Q E 1 1 0 に対する同時読み出しあり書込みの使用可能

ビット 4 (W / R) 早期アドレス使用可能

ビット 5 ~ 3 1 (R O) 予約。常に 0 として読み出し。

10

## 【0 2 7 5】

## 【表 3 4】

ポート遮断

ポート遮断 (オフセット = 'h 7 c ) ポートが遮断されるビット・マップ

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

ビット 0 ~ 2 7 (W / R) ポート 0 ないし 2 7 に対するビット・マップ

1 = ポートが遮断。#

ビット 2 8 ~ 3 1 (R O) 予約。常に 0 として読み出し。

## 【0 2 7 6】

## 【表 3 5】

20

ポート状態セットアップ

1 つのポートの状態をセットアップまたは変更するために、2 つのレジスタが書き込まれなければならない。書き込む第 1 のレジスタは、変更されるポートのビット・マップを含むポート状態ビット・マップ・レジスタである。書き込む第 2 のレジスタは、状態値を含み、2 つのポート状態レジスタのプログラミングを開始するプログラム・ポート状態レジスタである。C P U のポート状態は、常に前送中であり、決して変更できない。

ポート状態ビット・マップ・レジスタ (オフセット = 'h 9 0 ) その状態が変化するポートのビット・マップ。1 = 当該ポート状態をプログラム・ポート状態レジスタにおける値へ変更

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

30

ビット 0 (W / R) ポート 0。このビットの設定がポート 0 の状態の変更を使用可能にする

ビット 1 (W / R) ポート 1。このビットの設定がポート 1 の状態の変更を使用可能にする

:

:

ビット 2 7 (W / R) ポート 2 7。このビットの設定がポート 2 7 の状態の変更を使用可能にする

ビット 2 9 ~ 3 1 (R O) 予約。常に 0 として読み出し

プログラム・ポート状態レジスタ (オフセット = 'h 8 0 ) ポート状態。C P U が、ポート状態レジスタのプログラミングを開始する当該レジスタに書き込む。当該ポート状態ビット・マップ・レジスタは、「最初に書き込まれねばならない」

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

40

ビット 0 ~ 1 (W / R) 状態値。この値は、オフセット 3 0 におけるビット・マップに示されるポートに置かれる

状態値 条件

0 0 b 使用不能

0 1 b ブロック / リスニング

1 0 b 学習

1 1 b 前送

50

ビット 2 ~ 31 ( R O ) 予約。常に 0 として読出し

ポート状態 #1 レジスタ (オフセット = 'h94') ポート 0 ないし 15 の状態

プログラム・ポート状態レジスタおよびポート状態ビット・マップ・レジスタによりプログラムされる

デフォルト = 32'h0000\_0000

状態値 条件

00b 使用不能

01b ブロック / リスニング

10b 学習

11b 前送

10

ビット 0 ~ 1 ( R O ) Port\_0\_st [ 1 : 0 ]

ビット 2 ~ 3 ( R O ) Port\_1\_st [ 1 : 0 ]

ビット 4 ~ 5 ( R O ) Port\_2\_st [ 1 : 0 ]

ビット 6 ~ 7 ( R O ) Port\_3\_st [ 1 : 0 ]

ビット 8 ~ 9 ( R O ) Port\_4\_st [ 1 : 0 ]

ビット 10 ~ 11 ( R O ) Port\_5\_st [ 1 : 0 ]

ビット 12 ~ 13 ( R O ) Port\_6\_st [ 1 : 0 ]

ビット 14 ~ 15 ( R O ) Port\_7\_st [ 1 : 0 ]

ビット 16 ~ 17 ( R O ) Port\_8\_st [ 1 : 0 ]

ビット 18 ~ 19 ( R O ) Port\_9\_st [ 1 : 0 ]

20

ビット 20 ~ 21 ( R O ) Port\_10\_st [ 1 : 0 ]

ビット 22 ~ 23 ( R O ) Port\_11\_st [ 1 : 0 ]

ビット 24 ~ 25 ( R O ) Port\_12\_st [ 1 : 0 ]

ビット 26 ~ 27 ( R O ) Port\_13\_st [ 1 : 0 ]

ビット 28 ~ 29 ( R O ) Port\_14\_st [ 1 : 0 ]

ビット 30 ~ 31 ( R O ) Port\_15\_st [ 1 : 0 ]

ポート状態 #2 レジスタ (オフセット = 'h98') ポート 16 ないし 28 の状態。プログラム・ポート状態レジスタおよびポート状態ビット・マップ・レジスタによりプログラムされる。デフォルト = 32'h0300\_0000

状態値 条件

30

00b 使用不能

01b ブロック / リスニング

10b 学習

11b 前送

ビット 0 ~ 1 ( R O ) Port\_16\_st [ 1 : 0 ]

ビット 2 ~ 3 ( R O ) Port\_17\_st [ 1 : 0 ]

ビット 4 ~ 5 ( R O ) Port\_18\_st [ 1 : 0 ]

ビット 6 ~ 7 ( R O ) Port\_19\_st [ 1 : 0 ]

ビット 8 ~ 9 ( R O ) Port\_20\_st [ 1 : 0 ]

ビット 10 ~ 11 ( R O ) Port\_21\_st [ 1 : 0 ]

40

ビット 12 ~ 13 ( R O ) Port\_22\_st [ 1 : 0 ]

ビット 14 ~ 15 ( R O ) Port\_23\_st [ 1 : 0 ]

ビット 16 ~ 17 ( R O ) Port\_24\_st [ 1 : 0 ]

ビット 18 ~ 19 ( R O ) Port\_25\_st [ 1 : 0 ]

ビット 20 ~ 21 ( R O ) Port\_26\_st [ 1 : 0 ]

ビット 22 ~ 23 ( R O ) Port\_27\_st [ 1 : 0 ]

ビット 24 ~ 25 ( R O ) Port\_28\_st [ 1 : 0 ] C P U ポートは常に前送

( 11 )

ビット 26 ~ 31 ( R O ) 予約。常に 0 として読出し

ポート状態セットアップ・レジスタに対する m c b r e g s インターフェース

50

`SourcePort[7:0](in) mcbhash` モジュールからのソース・ポート番号

`m_HashDstprt[7:0](in) mcbhash` モジュールからの宛先ポート

`SrcPrtState[1:0](out)` ソース・ポート・レジスタおよびポート状態レジスタに基く `mcbhash` に対する組合せ出力

`DstPrtState[1:0](out)` `m_HashDstPrt` およびポート状態レジスタに基く `mcbhash` に対する組合せ出力。

【0277】

【表36】

10

#### パケット・メモリ定義

メモリ・セクター情報レジスタ（オフセット = 'ha0」）パケット・メモリは、固定数のセクターからなる。このレジスタは、セクター・サイズを定義する。2Kバイトの最小セクター・サイズは、最大パケット（1518バイト + オーバーヘッド）が1つ以上のセクター境界の抵触を行い得ないことを保証する。2Kバイトの現在唯一つのセクター・サイズがサポートされる。このレジスタは、マスター・スイッチ使用可能（EPSMセットアップ・レジスタ）が否定される時にのみ書き込まれる

ビット0～1（W/R）セクター・サイズ。2Kバイトの現在唯一つのセクターがサポートされる

00 = 2Kバイト（デフォルト）

20

01 = 4Kバイト

10 = 8Kバイト

11 = 16Kバイト

ビット2～31（R/O）予約。常に0として読み出し。

【0278】

【表37】

50

#### メモリ・バス帯域幅モニタ

メモリ・バス・モニタ制御レジスタ（オフセット = 'ha8」）当該レジスタにより制御される2つの独立バス・モニタがある。モニタ選択ビット（24）は、どのモニタがアクセス中であるかを選択するため用いられる。このビットはまた、メモリ・バス・モニタ閾値レジスタとメモリ使用レジスタに対するアクセスを制御する。モニタ・ビットは、当該レジスタの高いバイトのみを書込むことにより独立的にセットすることができる

ビット0～9（W/R）モニタ・モード[9:0]。監視されるべきバスの活動状態のタイプを定義

デフォルトは10'h3FFF（全てを監視）

`CycleType`（1つ以上のビットをセット）ビット0 パケット（パケット関連トラフィックを監視するようセット）

ビット1 ハッシュ（ハッシュ索引トラフィックを監視するようセット）

ビット2 CPU（メモリに対するCPUアクセスを監視するようセット）

ビット3 リフレッシュ（リフレッシュ・サイクルを監視するようセット）

40

パケット・タイプ（パケット・ビット（0）がセットされるならば、一方または両方のビットをセットしなければならない）

ビット4 ユニキャスト（既知の個々のアドレス・ード・パケットを監視するようセット）

ビット5 ブロードキャスト（グループ・ビット・セットまたはハッシュ・ミスを持つパケットを監視するようセット）

パケットTx/Rc（パケット・ビット（0）がセットされるならば、一方または両方のビットをセットしなければならない）

ビット6 送信（送信関連トラフィックを監視するようセット）

ビット7 受信（受信関連トラフィックを監視するようセット）

50

パケット・データ / オーバーヘッド ( パケット・ビット ( 0 ) がセットされるならば、一方または両方のビットをセットしなければならない )

ビット 8 データ ( パケット転送のデータ部分をモニタするようセット )

ビット 9 オーバーヘッド ( パケット転送の非データ関連部分、即ち、バス調停、パケット・メモリ保守、未使用サイクルをモニタするようセット )

ビット 10 ~ 15 ( R O ) 予約。常に 0 を読出す

ビット 16 ~ 19 ( R O ) フィルタ・タイム・スケール。 LP フィルタリングのための略々時定数をセット

0 h = 75 ミリ秒 4 h = 300 ミリ秒 8 h = 予約 C h = 予約

1 h = 600 ミリ秒 5 h = 2.5 秒 9 h = 予約 D h = 予約

2 h = 5 ミリ秒 6 h = 20 秒 A h = 予約 E h = 予約

3 h = 40 ミリ秒 7 h = 2.5 分 B h = 予約 F h = 予約

デフォルト = 0 h 。フィルタ・モードにおいてのみ適用

ビット 20 ( W / R ) カウント / フィルタ・モード。 ( デフォルト = 0 、フィルタ・モード )

0 = モニターが、フィルタ・タイムスケールにより定義されるように低域通過フィルタとして動作

バス使用レジスタの読み出しは、フィルタ・モニタにおける値に影響を及ぼさない

1 = モニタ・カウント・バス・サイクル、しかし、フィルタ動作は行わない。カウント・モードにある時、読み出し時はバス使用レジスタはクリアされる

ビット 21 ( W / R ) タイマ・モード。カウント・モードにある時のみ適用 ( デフォルト = 0 )

0 = モニター・モード・ビットにより定義される

サイクルのみをカウント

1 = クロック・サイクルごとにカウンタを増分

ビット 22 ( W / R ) バックプレシヤ可能化。1 = 全てのポートにおけるバックプレシヤを使用可能するため当該モニタからのアラーム使用。デフォルト = 0 、不使用可能

ビット 23 ( W / R ) ブロードキャスト制御使用可能。1 = 任意のポートから受信されたブロードキャスト・パケットを捨てるためモニタからのアラームを使用

デフォルト = 0 、不使用可能

ビット 24 ( W / R ) モニタ選択。0 = モニタ 0 ( デフォルト )

1 = モニタ 1

ビット 25 ( R O ) 予約。常に 0 を読み出し

メモリ・バス・モニター閾値 / BW レジスタ ( オフセット = ' h a c ) モニタ選択ビットは、当該レジスタのアクセスに先立ちセットされねばならない

ビット 0 ~ 7 ( W / R ) アラーム設定閾値。バス使用がこの値に達するかあるいはこれを越えるならば、アラーム・フラグがセットされ、CPU 割込みが生成される。使用可能にされるならば、バックプレシヤまたはブロードキャスト制御が適用される ( デフォルト = 8 ' h 00 )

ビット 8 ~ 15 ( W / R ) アラーム・クリア閾値。バス使用が、この値まで低減するかあるいはこれより低減する時、アラーム・フラグがクリアされ、CPU 割込みが生成されるバックプレシヤおよびブロードキャストの制御が解放される ( デフォルト = 8 ' h 00 )

ビット 16 ~ 23 ( R O ) ピーク BW 。最後の読み出し以後、最大帯域幅が検出される。読み出し時に、クリアされる

ビット 24 ~ 31 ( R O ) その時の BW 。バス帯域幅使用フィルタのその時の値。00 h 値は、0 % の使用を表わし、FF h の値は 100 % の使用を表わす

メモリ・バス使用レジスタ ( オフセット = ' h b 0 ) 当該レジスタのアクセスに先立ち、モニタ選択ビットがセットされねばならない

ビット 0 ~ 31 ( R O ) バス使用 [ 31 : 0 ] 。メモリ・バス使用カウンタカウント・

10

20

30

40

50

モードでは、カウンタが最後に始動された後は、この値は使用中のバス・サイクル数のカウントである。読み出し時にクリアされる。両方の「バス利用レジスタ」が読み出された時、両方のフィルタのカウンタが同時に始動する

フィルタ・モードでは、上位8ビットがカウントBWとして閾値/BWに複写されるので、このレジスタを読み出す必要がない。BWに対して8ビットより多くを使用することが望ましければ、最大域幅値が常に32 h F F 0 0 \_ 0 0 0 0となり、かつ選択されるタイム・スロットに応じて最小値が

32 h F F 0 0 \_ 0 0 0 0と32 h 0 0 F F \_ F F F Fの間になることに注意すべきである

フィルタ・モードで読み出された時は、クリアされない。

10

### 【0279】

#### 【表38】

##### メモリ帯域幅モニターに対するmcbreregスインターフェース

SelectedBandWidth[31:0](in) 選択されたモニタに対するメモリ・バス利用レジスタ [31:0]。また、ビット24~31が閾値/BWレジスタにおけるその時のBWである  
SelectedMaxBW[7:0](in) 閾値/BWレジスタ・ビット16~23におけるピークBW

|                         |  |    |
|-------------------------|--|----|
| Alarm0(in)              | モニター0に対するアラーム・フラグ。このフラグがセットされクリアされる時、mcbreregスが割込みBW ALARM SET 0とBW ALARM CLR 0を生成する | 20 |
| Alarm1(in)              | モニタ1に対するアラーム・フラグ。このフラグがセットされクリアされる時、mcbreregスが割込みBW ALARM SET 1とBW ALARM CLR 1を生成する  |    |
| r_MonMode0[9:0](out)    | モニタ0に対するモニタ・モード  |    |
| r_MonMode1[9:0](out)    | モニタ1に対するモニタ・モード  |    |
| r_BwScale0[2:0](out)    | モニタ0に対するフィルタ・タイムスケール   |    |
| r_BwScale1[2:0](out)    | モニタ1に対するフィルタ・タイムスケール   |    |
| r_CountOnly0(out)       | モニタ0に対するカウント/フィルタ・モード  |    |
| r_CountOnly1(out)       | モニタ1に対するカウント/フィルタ・モード  |    |
| r_TimerMode0(out)       | モニタ0に対するタイマ・モード  | 30 |
| r_TimerMode1(out)       | モニタ1に対するタイマ・モード  |    |
| r_BackPresOnAlarm0(o)   | モニタ0に対するバックプレシャ使用可能  |    |
| r_BackPresOnAlarm1(o)   | モニタ1に対するバックプレシャ使用可能  |    |
| r_BckBcPktsOnAlarm0(o)  | モニタ0に対するブロードキャスト制御使用可能ビット  |    |
| r_DropBcPktsOnAlarm1(o) | モニタ1に対するブロードキャスト制御使用可能ビット  |    |
| r_FilterSelect(out)     | モニタ選択ビット   |    |
| r_AlarmSet0[7:0](out)   | モニタ0に対するアラーム・セット閾値   |    |
| r_AlarmSet1[7:0](out)   | モニタ1に対するアラーム・セット閾値   |    |
| r_AlarmClr[7:0](out)    | モニタ1に対するアラーム・クリア閾値   |    |
| ClrBwCtr0(out)          | モニタ0に対する利用レジスタが読み出される時   | 40 |
| 1クロックに対してアサート           | モニタ1に対する利用レジスタが読み出される時   |    |
| ClrBwCtr1(out)          | モニタ0に対する閾値/BWレジスタが読み出される時1   |    |
| 1クロックに対してアサート           | モニタ0に対する閾値/BWレジスタが読み出される時1   |    |
| ClrMaxBW0(out)          |  |    |
| クロックに対してアサート            |  |    |
| ClrMaxBW0(out)          |  |    |
| クロックに対してアサート。           |  |    |
| 【0280】                  |  |    |
| 【表39】                   |  |    |
| ドロップ・パケット統計             |  | 50 |

メモリのオーバーフロー、同報オーバーフロー、受信セクター・オーバーフローおよび送信セクター・オーバーフローによりドロップされたパケットがカウントされる。受信セクター・オーバーフローおよび送信セクター・オーバーフローに対するこれらのカウントおよびビット・マップが保持される。これら条件もまた、C P U 2 3 0 に対する割込みを生じる。割込み情報が、M C B 割込みソース・レジスタに保持される

ドロップ・パケット・メモリ・オーバーフロー・レジスタ（オフセット = h b 8）このレジスタは、2つの条件により生じるメモリ・オーバーフローによりドロップされたパケット数を含む。これら条件は、パケットが記憶されている時のハッシュ索引および実際のメモリ・オーバーフロー時に閾値を越えさせられ、これが打切りパケットを生じるビット0～31（W/R）メモリ・オーバーフローによりドロップされたパケット数 10  
ドロップ・パケット・プロードキャスト・オーバーフロー・レジスタ（オフセット = h b c）  
このレジスタは、プロードキャスト閾値オーバーフローによりドロップされたパケット数を含む  
ビット0～31（W/R）プロードキャスト閾値オーバーフローによりドロップされたパケット数  
ドロップ・パケット受信セクタ・オーバーフロー・レジスタ（オフセット = h d 4）  
このレジスタは、受信セクタ・オーバーフローにより外されたパケット数を保持する  
ビット0～31（W/R）受信セクタ・オーバーフローにより外されたパケット数 20  
ドロップ・パケット送信セクタ・オーバーフロー・レジスタ（オフセット = h d 8）  
このレジスタは、送信セクタ・オーバーフローにより外されたパケット数を保持する  
ビット0～31（W/R）送信セクタ・オーバーフローにより外されたパケット数  
ドロップ・パケット受信セクタ・ビット・マップ・レジスタ（オフセット = h d c）  
このレジスタは、受信セクタ・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する  
ビット0～28（W/R）受信セクタ使用のオーバーフローを通知するポートのビット・マップ  
ドロップ・パケット送信セクタ・ビット・マップ・レジスタ（オフセット = h e 0）  
このレジスタは、送信セクタ・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する 30  
ビット0～28（W/R）送信セクタ使用のオーバーフローを通知するポートのビット・マップ  
ドロップ・パケット統計に対するm c b r e g s インターフェース  
x\_R x\_P k t A b o r t e d\_ メモリ・オーバーフローによりパケットが打切られた時を通知するX C B からストローブ  
D r o p P k t S t b \_ M e m O F メモリをオーバーフローするのでパケットが外された時を通知するストローブ  
D r o p P k t S t b \_ B C O F プロードキャスト閾値がオーバーフローするのでパケットが打切られた時を通知するストローブ  
D r o p P k t S t b \_ R x O F 受信セクター閾値がオーバーフローするのでパケットがドロップされた時を通知するストローブ 40  
D r o p P k t S t b \_ T x O F 送信セクタ閾値がオーバーフローするのでパケットがドロップされた時を通知するストローブ。  
【0281】  
【表40】  
ハッシュ・テーブル定義  
ハッシュ・テーブル定義レジスタ（オフセット = h c 0）主要ハッシュ・エントリ・テーブルの基底アドレスおよびサイズを定義。ハッシュ・テーブルの多重コピーがメモリに保持されるならば、E P S M 2 1 0スイッチを間に持つようにこのレジスタが使用されるビット0～14（R/O）主要ハッシュならば、テーブル基底アドレス[16:2]。 50

常に 0

ビット 15 ~ 23 (R/O) 主要ハッシュ・テーブル基底アドレス [25 : 17] 常に 0  
ビット 24 ~ 25 (W/R) 主要ハッシュ・テーブル・サイズ [1 : 0]。 (デフォルトは 00 )

00 = キー・サイズ 13 ビット。テーブル・サイズ 1

28 K バイト (8 K 16 バイト・エントリ)

01 = キー・サイズ 14 ビット。テーブル・サイズ 2

56 K バイト (16 K 16 バイト・エントリ)

(基底アドレス・ビット 17 が無視され、内部で 0 に強制される)

10 10 = キー・サイズ 15 ビット。テーブル・サイズ 5

12 K バイト (32 K 16 バイト・エントリ)

(基底アドレス・ビット 18 : 17 が無視され、内部で 0 に強制される)

11 = キー・サイズ 16 ビット。テーブル・サイズ 1

メガバイト (64 K 16 バイト・エントリ)

(基底アドレス・ビット 19 : 17 が無視され、内部で 0 に強制される)

ビット 26 (W/R) ハッシュ・サイクル・ロック。このビットのセッティングが、ハッシュ索引中のメモリ・サイクルをロックさせる。これは、メモリに対するパケット読出しおよび書き込み転送を遅らせることを代償に、ハッシュ索引時間を最短化する。デフォルトは 0

ビット 31 : 27 (R/O) 予約。常に 0 として読み出し

ハッシュ・テーブル定義レジスタに対する m c b r e g s インターフェース

r\_HashBaseAddr[25:17](out) 基底アドレスを m e m h a s h モジュールへ通過

r\_HashKeySize[1:0](out) キー・サイズを m e m h a s h モジュールへ通過

r\_LockHashCycs(out) ロック・ハッシュ・サイクル・ビットがセットされたならば、 m c b h a s h モジュールへアサート

HashLookUpIP(in) ハッシュ索引が進行中でありハッシュ・テーブル定義レジスタに対する書き込みが無視されるまで延期されるべきことを表示するため m c b h a s h モジュールによりアサート。 m c b h a s h が、 H a s h L o o k U p I P が否定されると任意の立上がりクロック・エッジでレジスタを更新。

【0282】

【表 41】

ソース・ポート学習

ハッシュ・ソース・ミス・レジスタ・ロー (オフセット = h c c ) ハッシュ・テーブルに付加される新しいソース・アドレスのバイト 3 : 0 。これらレジスタがロードされ、ハッシュ S A が未知であるか、あるいはポートが変化し、かつソース・ポートが学習不使用にされる時に、割込みが発される。レジスタは、ハッシュ・ソース・ミス・レジスタ・ハイのレジスタが読み出されるまでロックされる (ローのレジスタが最初に読み出されねばならない) 。レジスタがロックされる間遭遇された未知の S A またはポート変化は否定される。

ビット 0 ~ 7 (R/O) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 0 (高次のアドレス・バイト。グループ・ビット = ビット 0 )

ビット 8 ~ 15 (R/O) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 1

ビット 16 ~ 23 (R/O) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 2

ビット 24 ~ 31 (R/O) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 3

ハッシュ・ソース・ミス・レジスタ・ハイ (オフセット = h d 0 ) 新たなソース・アドレスとソース・ポート I D のバイト 5 : 4

ビット 0 ~ 7 (R/O) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 4

10

20

30

40

50

ビット 8 ~ 15 (R O) ハッシュ・テーブルに追加されるべき MAC アドレスの  
バイト 5

ビット 16 ~ 23 (R O) ハッシュ・テーブルへ追加されるべきソース・ポート  
ID [7 : 0]

ビット 24 ~ 31 (R O) 予約。常に 0 として読み出し

学習不能ポート・レジスタ (オフセット = 'he4') ビット・マップされた学習不能ポ  
ート・レジスタ。CPU には適用しない

ビット 0 (W / R) ポート 0 学習不能。1 = 使用不能。デフォルト = 0

ビット 1 (W / R) ポート 1 学習不能。1 = 使用不能。デフォルト = 0

...

ビット 28 (W / R) ポート 28 学習不能。1 = 使用不能。デフォルト = 0

ビット 29 ~ 31 (W / R) 予約。常に 0 として読み出し

ソース・ポート学習に対する mcbregs インターフェース

SelectedAddr[47:0](in) memhash モジュールからのソース・アドレス

SourcePort[47:0](in) memhash モジュールからのソース・ポート

SrcMissStb(in) ハッシュ SA ミスが生じた時 memhash モジュールにより  
アサートされ、ソース・ミス・レジスタおよびソース・ポートが妥当する。ハッシュ・ソ  
ース・ミス・レジスタに対してゲートとして使用されるならば、memhash は保持時  
間を保証する

SrcMissLock(out) 学習不能がポートに対してセットされたかどうかアサートする 20  
。これは、ソース・ポート入力と学習不能レジスタに基く memhash に対する組合せ  
出力であり、連続的に評価される。memhash はサンプルする時を知る。

【0283】

【表 42】

ポート・セキュリティ

ソース・ポート・レジスタ (オフセット = 'he8') ビット・マップされたソース・ポ  
ート・レジスタ。(セキュリティが使用可能にされたポートに対して学習不能ビットをセ  
ットすることも望ましい)

ビット 0 (W / R) ポート 0 セキュリティ可能。1 = 使用可能

デフォルト = 0

ビット 1 (W / R) ポート 1 セキュリティ可能。1 = 使用可能

デフォルト = 0

...

ビット 28 (W / R) ポート 28 セキュリティ使用可能。1 = 使用可能

デフォルト = 0

ビット 29 ~ 31 (R O) 予約。常に 0 として読み出し

セキュリティ違反レジスタ (オフセット = 'hf0') ポートによりビット・マップされ  
たセキュリティ違反。読み出し時にクリア。0 に初期設定。最初のビットがセットされる時  
割込みが発され、読み出される時クリアされる

ビット 0 (R O) セキュリティ違反ポート 0。1 = 違反の発生 40

ビット 1 (R O) セキュリティ違反ポート 1。1 = 違反の発生

...

ビット 28 (R O) セキュリティ違反ポート 28。1 = 違反の発生

ビット 29 ~ 31 (R O) 予約。常に 0 として読み出し

セキュリティ違反統計レジスタ (オフセット = 'hec') 全てのポートにおける全セキ  
ュリティ違反のカウント。読み出し時にクリア。0 に初期設定

ビット 0 ~ 31 (R O) セキュリティ違反カウント [31 : 0]

ポートセキュリティに対する mcbregs インターフェース

SourcePort[7:0](in) memhash モジュールからのソース・ポート番号

SecurePort(out) セキュリティ・モードがポートに対してセットされるかどうかア 50

サート。これは、Secure Port入力およびソース・ポート・レジスタに基く memhashに対する組合せ出力であり、連続的に評価される。memhashはサンプルする時を知る

SecViolationStb(in) セキュリティ違反が表示されたソース・ポートに生じたことを示すストローブ。ソース・ポートにより示されるセキュリティ違反レジスタに対してゲートとして用いられるならば、memhashが保持時間を保証する。

【0284】

【表43】

#### メモリ・コンフィギュレーション

メモリ制御レジスタ（オフセット = 'hf4'）種々のメモリ制御機能。マスター・スイッチ使用可能（EPSMセットアップ・レジスタ）が否定される時に、このレジスタのみが書き込まれる

ビット0～1（W/R） メモリ・タイプ

00 = 高速ページ・モードDRAM（デフォルト）

01 = EDO DRAM

10 = シンクロナスDRAM

11 = 留保

ビット2（W/R） メモリ速度（0 = 60ns、1 = 50ns）

デフォルトは0 ビット3（W/R）

EDOテスト・モード（1 = 可能化）。デフォルトは0

ビット4（W/R） ダブル・リンク・モード。デフォルトは0

ビット5（W/R） 使用不能受信ページ・ヒット。デフォルトは0

ビット6（W/R） 使用不能送信ページ・ヒット。デフォルトは0

ビット7～31（R/O）予約。常に0として読み出し

#### メモリ制御レジスタに対するmcbrregsインターフェース

r\_MemEDO(out) メモリ・タイプが01ならば、memctlモジュールに対してmcbrregsによりアサート

r\_MemSync(out) メモリ・タイプが10ならば、memctlモジュールに対してmcbrregsによりアサート

r\_Mem50ns(out) メモリ速度ビットが1ならば、memctlモジュールに対してmcbrregsによりアサート

r\_TestForEDO(out) EDOテスト・モードが1ならば、memctlモジュールに対してmcbrregsによりアサート

ビット0～1（W/R） 0000000h - 03FFFFFhに対するRAS選択（4M）

ビット2～3（W/R） 0400000h - 07FFFFFhに対するRAS選択（8M）

ビット4～5（W/R） 0800000h - 0BFFFFFhに対するRAS選択（12M）

ビット6～8（W/R） 0C00000h - 0FFFFFFhに対するRAS選択（16M）

...

ビット30～31（W/R） 3C00000h - 3FFFFFFFhに対するRAS選択（64M）

RAS選択は次のようにコード化される。即ち、00 = RAS0、01 = RAS1、0 = RAS2、11 = RAS3。デフォルトは常に0

#### メモリRAS選択レジスタに対するmcbrregsインターフェース

r\_RasSelReg[31:0](out) データをmcbrregsからmemctlモジュールへ送るメモリ・リフレッシュ・カウント・レジスタ（オフセット = 'hfc'）リフレッシュ要求間のCLKサイクル数を定義

10

20

30

40

50

ビット 0 ~ 9 (W / R) リフレッシュ・カウント [9 : 0]。リフレッシュ・カウント × C L K 周期は 15.625 ミリ秒より小さいかこれと等しくなければならない。デフォルトは 20.8 h。(30 ns C L K に対しては、15.60 ミリ秒)

ビット 10 ~ 31 (R O) 予約。常に 0 として読出し

メモリ・リフレッシュ・カウント・レジスタに対する m c b r e g s インターフェース  
RefReq(out) memcctl モジュールに対するリフレッシュ要求ストローブ。memctl が正のエッジにおける要求を検出するので、ストローブは任意の長さでよい。確認は返さない。

【0285】

【表 44】

#### MAC アドレス・フィルタリング

CPU230 に出入りさせるようパケットを指向するため、宛先アドレスに基くフィルタリングが行われる。その時 2 つのみに対する要求が存在するが、4 つのフィルタが設けられる。その時要求がなくとも、アドレス比較に「ドント・ケア」を含むマスキングが得られる。1 つが CPU230 の個々のアドレスを持ち他が（スパニング・ツリーに対する）BPDU 多重キャスト・アドレスを持つ 2 つのフィルタをセットアップすべきである。CPU230 でないポートからの受信パケットがフィルタ・アドレスにヒットするならば、(BC または MC であっても) パケットは CPU230 のみへ送られる。CPU230 から起生したパケットがフィルタ・アドレス (BPDU アドレス) にヒットするならば、このパケットはフィルタ・アドレス・レジスタに指定された宛先ポートへ送られる。パケットがフィルタ・アドレスにヒットするならば、ハッシュ・テーブルの宛先索引が迂回される

フィルタ制御レジスタ (オフセット = 'h100) MAC 宛先アドレス・フィルタリングを制御

ビット 0 ~ 3 (W / R) フィルタ使用可能アドレス [3 : 0]。1 = 対応するアドレス・フィルタ・レジスタ [3 : 0] に対する個々の宛先アドレス・フィルタリング使用可能。デフォルトは 0

ビット 4 ~ 7 (W / R) アドレス・マスク使用可能 [3 : 0]。1 = アドレス・フィルタ・レジスタ [3 : 0] がアドレス・フィルタ・マスク・レジスタを持つならば、マスキング使用可能。デフォルトは 0

フィルタ・マスク・レジスタ・ロー (オフセット = 'h104) デフォルト = 0

ビット 0 ~ 7 (W / R) MAC アドレス・マスクのバイト 0 (1 = マスク・アドレス・ビット)

ビット 8 ~ 15 (W / R) MAC アドレス・マスクのバイト 1 (1 = マスク・アドレス・ビット)

ビット 16 ~ 23 (W / R) MAC アドレス・マスクのバイト 2 (1 = マスク・アドレス・ビット)

ビット 24 ~ 31 (W / R) MAC アドレス・マスクのバイト 3 (1 = マスク・アドレス・ビット)

フィルタ・マスク・レジスタ・ハイ (オフセット = 'h108) デフォルト = 0

ビット 0 ~ 7 (W / R) MAC アドレス・マスクのバイト 4 (1 = マスク・アドレス・ビット)

ビット 8 ~ 15 (W / R) MAC アドレス・マスクのバイト 5 (1 = マスク・アドレス・ビット)

ビット 16 ~ 31 (R O) 予約。常に 0 として読出し

フィルタ・アドレス・レジスタ 0 ロー (オフセット = 'h10c)

ビット 0 ~ 7 (W / R) 前送される MAC アドレスのバイト 0

ビット 8 ~ 15 (W / R) 前送される MAC アドレスのバイト 1

ビット 16 ~ 23 (W / R) 前送される MAC アドレスのバイト 2

ビット 24 ~ 31 (W / R) 前送される MAC アドレスのバイト 3

10

20

30

40

50

フィルタ・アドレス・レジスタ0ハイ (オフセット = 'h 110)  
 ビット0～7 (W/R) 送られるMACアドレスのバイト4  
 ビット8～15 (W/R) 送られるMACアドレスのバイト5  
 ビット16～23 (W/R) 宛先ポート。ソース・ポートがCPU230ならば、MACアドレスがフィールド・アドレスに一致するならば、このフィールドがパケットをどのポートへ送るべきかを指定する。ソース・ポートがCPU230でなければ、このフィールドが無視されて、フィールドMACアドレスに対するヒットがCPU230へ送られる  
 ビット24～31 (W/R) 予約。常に0として読み出し

フィルタ・アドレス・レジスタ1ロー (オフセット = 'h 114) 前参照

10

フィルタ・アドレス・レジスタ1ハイ (オフセット = 'h 118) 前参照

フィルタ・アドレス・レジスタ2ロー (オフセット = 'h 11c) 前参照

フィルタ・アドレス・レジスタ2ハイ (オフセット = 'h 120) 前参照

フィルタ・アドレス・レジスタ3ロー (オフセット = 'h 124) 前参照

フィルタ・アドレス・レジスタ3ハイ (オフセット = 'h 128) 前参照

#### アドレス・フィルタリングに対するmcbrregsインターフェース

SelectedAddr[47:0](in) memhashモジュールからの宛先アドレス

filterHit(out) フィルタ・アドレス・ヒットが生じるならば、アサートこれは  
 、SelectedAddrおよびフィルタ・レジスタに基くmemhashに対する組合せ出力であり、連続的に評価される。memhashはサンプルする時を知る

FilterPort[7:0](out) ソース・ポートがCPU230であれば、FilterPort  
 は、フィルタ・ヒットを生成するフィルタ・レジスタからの宛て先ポート・フィールドに等しい。ソース・ポートがCPU230でなければ、FilterPortは(EPSMセッタップ・レジスタからの)CpuPortに等しい

20

SourcePort[7:0](in) memhashモジュールからのソース・ポート番号

SrcPrtIsCpu SourcePort入力がEPSMセッタップ・レジスタにおけるCpuPort番号と整合するならば、アサートされる。

【0286】

【表45】

#### MCB割込み情報

MCB404には8つの割込みソースがある。割込みソースは、ソースがマスクされなければ、CPU230を割込みさせる。CPU230が割込みされずに割込みソースの情報を得ることを可能にするため、ポーリング機構が使用可能である。割込みソースのマスキングは、割込みをCPU230からブロックさせるが、情報はポーリング・ソース・レジスタから依然として得られる。

30

MCB割込みソース・レジスタ (オフセット = 'h 12c) CPU230へ送られる割込みのソース。このレジスタは、EPSM210により更新され、割込みがCPU230へ送られる。CPU230がこのレジスタを読み出す時、内容はクリアされる。ビットにおける1の値は、割込みが生じたことを示す。デフォルト = 32 h 0000\_0000  
 ビット0 (W/R) セキュリティ割込み。セキュリティ違反が生じると、この割込みが生じる

40

ビット1 (W/R) メモリ・オーバーフロー・セット。メモリがパケットで一杯になりオーバーフロー閾値が送られると、この割込みが生じる

ビット2 (W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロー閾値が送られると、この割込みが生じる

ビット3 (W/R) セットのブロードキャスト。ブロードキャスト・パケットがメモリを一杯にし、ブロードキャスト閾値が送られると、この割込みが生じる

ビット4 (W/R) クリアのブロードキャスト。ブロードキャスト・パケットがメモリから空になり、ブロードキャスト閾値が送られると、この割込みが生じる

ビット5 (W/R) OFの受取り。ポートがパケットを受取るためにその割付けスペースを越えると、この割込みが生じる

50

ビット6 (W/R) OFの送出。パケットを送信しているポートがその割付けスペースを越えると、この割込みが生じる

ビット7 (W/R) R×パケット打切り。パケットが記憶され始め、メモリが超過すると判定されると、パケットが打切られ、この割込みが生じる

ビット8～31 (R/O) 予約。常に0として読出し

割込みソース・レジスタに対するmcbrregsインターフェース

割込みマスク・レジスタ (オフセット='h130') CPU230によりマスクされる割込み。任意のビットにおける1の値は、割込みがマスクされることを示す。デフォルト=32 h0000\_0000

ビット0 (W/R) セキュリティ割込みに対するマスク

10

ビット1 (W/R) メモリ・オーバーフロー・セット割込みに対するマスク

ビット2 (W/R) メモリ・オーバーフロー・クリア割込みに対するマスク

ビット3 (W/R) 同報OFセット割込みに対するマスク

ビット4 (W/R) 同報OFクリア割込みに対するマスク

ビット5 (W/R) 受信OF割込みに対するマスク

ビット6 (W/R) 送信OF割込みに対するマスク

ビット7 (W/R) R×パケット打切り割込みに対するマスク

ビット8～31 (W/R) 予約。常に0として読出し

ポーリング・ソース・レジスタ (オフセット='h134') このレジスタは、マスクされた割込み情報を含み、所望のビットをクリアするため、CPU230が1を書込むことによりクリアされる。これにより、CPU230が割込みの代わりにポーリングすることを許容する。CPUは、代わりにポーリングを欲する任意の割込みソースをマスクしなければならない。

20

ビット0 (W/R) セキュリティ割込み。セキュリティ違反が生じるならば、この割込みが生じる

ビット1 (W/R) メモリ・オーバーフロー・セット。メモリがパケットで一杯となりオーバーフロー閾値が送られると、この割込みが生じる

ビット2 (W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロー閾値が送られると、この割込みが生じる。

ビット3 (W/R) ブロードキャストOFセット。ブロードキャスト・パケットがメモリを一杯にしてブロードキャスト閾値が送られと、この割込みが生じる

30

ビット4 (W/R) ブロードキャストOFクリア。ブロードキャスト・パケットがメモリから空になりブロードキャスト閾値が送られると、この割込みが生じる

ビット5 (W/R) 受取りOF。ポートがパケットを受取るその割付けスペースを越えると、この割込みが生じる

ビット6 (W/R) 送信OF。パケットを送出しているポートがその割付けスペースを越えると、この割込みが生じる

ビット7 (W/R) R×パケット打切り。パケットが記憶され始め、メモリが越えられると判定されると、パケットが打切られてこの割込みが生じる

ビット8～31 (W/R) 予約。常に0として読出し

40

ポーリング・ソース・レジスタに対するmcbrregsインターフェース。

【0287】

【表46】

バックプレシャ

バックプレシャ使用可能 (オフセット='h138') バックプレシャを使用可能にするビット・マップ

ビット0～23 (R/O) 予約。常に0として読出し

ビット24～27 (W/R) ビット・マップ

ビット28～31 (R/O) 予約。常に0として読出し。

【0288】

50

## 【表 4 7】

ポート・ポンディング

2組の結合されたポートがある。従って、どのポートが一緒に結合されるかを通知する2つのレジスタがある。

(註) 各レジスタにおける僅かに2ビットがセットされるべきであり、即ち、2つのポートが一緒に結合されるべきである。

結合ポート・セット0 (オフセット='h 13c) このビット・マップはどのポートが当該セットにおいて一緒に結合されるかを通知する

ビット0～27 (W/R) セット0に対するビット・マップ

ビット28～31 (R/O) 予約。常に0として読み出しお

10

結合ポート・セット1 (オフセット='h 140) このビット・マップが、どのポートが当該セットにおいて一緒に固定されるかを通知する

ビット0～27 (W/R) セット1に対するビット・マップ

ビット28～31 (R/O) 予約。常に0として読み出しお

V L A N

デフォルトV L A Nレジスタ (オフセット='h 144)

## 【0289】

ネットワーク・スイッチに対する多重ポート・ポーリング・システムが複数のネットワーク・ポートに対する受送信状態を決定するための有効なシステムを提供することが判る。

ポーリング・ロジックが、1つ照会信号をアサートして複数の送受信状態信号を受取り、これにより多重ポートの状態を一時に受取る。ポーリング・ロジックが、全てのポートの状態を連続的に追跡するよう送受信リストを然るべき更新する。このことが、ソース・ポートからのデータを検索する時と伝送のためポートへデータを提供する時とを決定するためリストを検査する調停および制御ロジックを容易にする。

20

## 【0290】

本出願の好適な実施例について説明してきたが、本発明の変形及び変更が本発明の技術的思想を変更することなく可能であることは、当業者に明らかであろう。

## 【図面の簡単な説明】

【図1】本発明によるネットワーク・スイッチを含むネットワーク・システムを示す簡略図である。

30

【図2】図1のネットワーク・スイッチの更に詳細なブロック図である。

【図3】ネットワーク・スイッチのポートを構成する図2のクワッド・カスケード装置形態を示すブロック図である。

【図4】図3に示した特定のクワッド・カスケード装置の信号を示す図である。

【図5】図3のクワッド・カスケード装置のプロセッサ読み出しタイミングを示すタイミング図である。

【図6】図3のクワッド・カスケード装置のプロセッサ書き込みタイミングを示すタイミング図である。

【図7】図3のクワッド・カスケード装置のプロセッサ・バースト読み出しアクセスを示すタイミング図である。

40

【図8】図3の各ポートのバッファ状態照会を示す模範的タイミング図である。

【図9】図2のH S Bにおける同時読み出し書き込みサイクルを示すタイミング図である。

【図10】図2のH S Bにおける同時読み出し書き込みサイクルを実行する手順を示すフロー図である。

【図11】図2のスイッチ・マネージャを示すブロック図である。

【図12】図4のバス・コントローラ・ブロックの更に詳細なブロック図である。

【図13】図5 Aのバス・コントローラ・ブロックのメモリ内のバッファを示す図である。

。

【図14】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

50

【図15】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図16】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図17】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図18】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図19】図12のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。 10

【図20】図12のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図21】図12のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図22】図12のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図23】図12のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図24】図11のメモリ・コントローラ・ブロックの更に詳細なブロック図である。

【図25】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。 20

【図26】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図27】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図28】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図29】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図30】図2のThunder LANポート・インターフェース(TPI)を示す簡略 30  
ブロック図である。

【図31】TPIの更に詳細なブロック図である。

【図32】図2のThunder LAN(TLAN)の各々の構成と機能とを示すブロック図である。

【図33】任意のTLANにより実行される制御リストの全体フォーマットを示す図である。

【図34】図2のPCIバスと関連するTPIにより使用されるTPI周辺要素相互接続(PCI)構成レジスタの定義を示す図である。

【図35】TPIにより使用されるTPI制御レジスタの定義を示す図である。

【図36】図2のCPUのPCI初期設定動作を示すフロー図である。 40

【図37】TLANの各々に対する受取り動作を示すフロー図である。

【図38】図2の高速バス(HSB)に跨がる受取りデータ転送動作を示すフロー図である。

【図39】HSBに跨がる伝送データ転送動作を示すフロー図である。

【図40】TLANの各々に対する伝送動作を示すフロー図である。

【図41】図2のメモリの構成を示すブロック図である。

【図42】図2のメモリの構成を示すブロック図である。

【図43】図2のメモリの構成を示すブロック図である。

【図44】図2のメモリの構成を示すブロック図である。

【図45】図2のメモリの構成を示すブロック図である。 50

【図 4 6】図 2 のメモリの構成を示すブロック図である。

【図 4 7】図 2 のメモリの構成を示すブロック図である。

【図 4 8】図 2 のメモリの構成を示すブロック図である。

【図 4 9】同報パケットを組込んだ幾つかの伝送パケット・リンクを示すブロック図である。

【図 5 0】図 6 のスタティック・メモリの構成を示すブロック図である。

【図 5 1】図 6 のスタティック・メモリの構成を示すブロック図である。


【図 5 2】メモリに対するデータ・パケットの受取りと動作のカットスルーモードにおけるデータ・パケットの送出とのための図 2 のネットワーク・スイッチの全体動作を示すフロー図である。  
10

【図 5 3】メモリからデータ・パケットを伝送するための図 2 のネットワーク・スイッチの全体動作を示すフロー図である。


【図 5 4】図 2 のスイッチ・マネージャのハッシュ索引動作を示すフロー図である。

【図 5 5】図 2 のメモリにおけるハッシュ・テーブル・エントリを探索するためのハッシュ索引手順を示すフロー図である。


【図 1】




【図 2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図 8】




【図 9】




【図 10】




【図 11】




【図12】



【 図 1 3 】



【 図 1 4 】



【 図 1 5 】

```

RXPORT0POLL
IF ((RXNEWCNT+1 != RPCOUNT)
|| (RXACTCNT+1 != RPCOUNT)), THEN
{
    1) IF (!PKT_AVAIL[0] && !RXPRTRMSK[0]), THEN
        (IF (WTPRIORITY), THEN RXPORTBUFO = PORTWT[0],
        ELSE RXPORTBUFO = RPCOUNT;
        RXPRTRMSK[0] = 1; RXINCCNTBY[0] = 1);

    2) IF (!PKT_AVAIL[1]* && !RXPRTRMSK[4]), THEN
        (IF (WTPRIORITY), then RXPORTBUF4 = PORTWT[4],
        ELSE RXPORTBUF4 = RPCOUNT + RXINCCNTBY[0];
        RXPRTRMSK[4] = 1; RXINCCNTBY[1] = 1);

    ...
    8) IF (!PKT_AVAIL[7]* && !RXPRTRMSK[28]), THEN
        (IF (WTPRIORITY), THEN RXPORTBUF28 = PORTWT[28],
        ELSE RXPORTBUF28 = RPCOUNT +
        BITSUM(RXINCCNTBY[6:0]);
        RXPRTRMSK[28] = 1; RXINCCNTBY[7] = 1);

    9) RPCOUNT = RPCOUNT +
        BITSUM(RXINCCNTBY[7:0])
}

```

【図16】

```

556 RXPORT1POLL
    IF ((RXNEWCNT+1 != RPCOUNT)
    || (RXACTCNT+1 != RPCOUNT)), THEN
    {
        1) IF (!PKT_AVAIL[0]* && !RXPRTMSK[1]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF1 = PORTWT[1],
            ELSE RXPORTBUF1 = RPCOUNT;
            RXPRTMSK[1] = 1; RXINCCNTBY[0] = 1);

        7) IF (!PKT_AVAIL[6]* && !RXPRTMSK[25]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF25 = PORTWT[25],
            ELSE RXPORTBUF25 =
            RPCOUNT + BITSUM(RXINCCNTBY[5:0]);
            RXPRTMSK[25] = 1; RXINCCNTBY[6] = 1);

        8) (SAME EQUATION 8 AS IN STATE 554);
        9) RPCOUNT = RPCOUNT +
            BITSUM(RXINCCNTBY[6:0])
    }
}

```

【図17】

```

558 RXPORT2POLL
    IF ((RXNEWCNT+1 != RPCOUNT)
    || (RXACTCNT+1 != RPCOUNT)), THEN
    {
        1) IF (!PKT_AVAIL[0]* && !RXPRTMSK[2]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF2 = PORTWT[2],
            ELSE RXPORTBUF2 = RPCOUNT;
            RXPRTMSK[2] = 1; RXINCCNTBY[0] = 1);

        7) IF (!PKT_AVAIL[6]* && !RXPRTMSK[26]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF26 = PORTWT[26],
            ELSE RXPORTBUF26 = RPCOUNT +
            BITSUM(RXINCCNTBY[5:0]);
            RXPRTMSK[26] = 1; RXINCCNTBY[6] = 1);

        8) (SAME EQUATION 8 AS IN STATE 554);
        9) RPCOUNT = RPCOUNT +
            BITSUM(RXINCCNTBY[6:0])
    }
}

```

【図18】

```


560 RXPORT3POLL
    IF ((RXNEWCNT+1 != RPCOUNT)
    || (RXACTCNT+1 != RPCOUNT)), THEN
    {
        1) IF (!PKT_AVAIL[0]* && !RXPRTMSK[3]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF3 = PORTWT[3],
            ELSE RXPORTBUF3 = RPCOUNT;
            RXPRTMSK[3] = 1; RXINCCNTBY[0] = 1);

        7) IF (!PKT_AVAIL[6]* && !RXPRTMSK[27]), THEN
            (IF (WT_PRIORITY),
            THEN RXPORTBUF27 = PORTWT[27],
            ELSE RXPORTBUF27 = RPCOUNT +
            BITSUM(RXINCCNTBY[5:0]);
            RXPRTMSK[27] = 1; RXINCCNTBY[6] = 1);

        8) (SAME EQUATION 8 AS IN STATE 554);
        9) RPCOUNT = RPCOUNT +
            BITSUM(RXINCCNTBY[6:0])
    }
}

```

【図19】



## 【図20】

```

564 TXPORT0POLL
    IF ((TXNEWCNT+1 != TPCOUNT)
        || (TXCTCNT+1 != TPCOUNT)), THEN
    {
        1) IF (!BUF_AVAIL[0] && (!TXPRTMSK[0] &&
            (TXMEMCYC[0] || TXCTACTCYC[0] || TXCTCYC[0])), THEN
            (IF (WTPRIORITY), THEN TXPORTBUFO = PORTWT[0],
             ELSE TXPORTBUFO = TPCOUNT;
             TXPRTMSK[0] = 1; TXINCCNTBY[0] = 1);
        2) IF (!BUF_AVAIL[1] && (!TXPRTMSK[4] &&
            (TXMEMCYC[4] || TXCTACTCYC[4] || TXCTCYC[4])), THEN
            (IF (WTPRIORITY), THEN TXPORTBUF4 = PORTWT[4],
             ELSE TXPORTBUF4 = TPCOUNT + TXINCCNTBY[0];
             TXPRTMSK[4] = 1; TXINCCNTBY[1] = 1);
        8) IF (!BUF_AVAIL[7] * && (!TXPRTMSK[28] &&
            (TXMEMCYC[28] || TXCTACTCYC[28] || TXCTCYC[28])), THEN
            (IF (WTPRIORITY), THEN TXPORTBUF28 = PORTWT[28],
             ELSE TXPORTBUF28 = TPCOUNT +
             BITSUM(TXINCCNTBY[6:0]);
             TXPRTMSK[28] = 1; TXINCCNTBY[7] = 1);
        9) TPCOUNT = TPCOUNT +
            BITSUM(TXINCCNTBY[7:0])
    }

```

## 【図21】

```

566 TXPORT1POLL
    IF ((TXNEWCNT+1 != TPCOUNT) ||
        (TXCTCNT+1 != TPCOUNT)), THEN
    {
        1) IF (!BUF_AVAIL[0] * && (!TXPRTMSK[1] &&
            (TXMEMCYC[1] || TXCTACTCYC[1] || TXCTCYC[1])), THEN
            (IF (WTPRIORITY),
             THEN TXPORTBUF1 = PORTWT[1], ELSE TXPORTBUF1 =
             TPCOUNT; TXPRTMSK[1] = 1; TXINCCNTBY[0] = 1);
        7) IF (!BUF_AVAIL[6] * && (!TXPRTMSK[25] &&
            (TXMEMCYC[25] || TXCTACTCYC[25] || TXCTCYC[25])), THEN
            (IF (WTPRIORITY), THEN TXPORTBUF25 = PORTWT[25],
             ELSE TXPORTBUF25 =
             TPCOUNT + BITSUM(TXINCCNTBY[5:0]);
             TXPRTMSK[25] = 1; TXINCCNTBY[6] = 1);
        8) (SAME EQUATION 8 AS IN STATE 564);
        9) TPCOUNT = TPCOUNT +
            BITSUM(TXINCCNTBY[6:0])
    }

```

## 【図22】

```

568 TXPORT2POLL
    IF ((TXNEWCNT+1 != TPCOUNT)
        || (TXCTCNT+1 != TPCOUNT)), THEN
    {
        1) IF (!BUF_AVAIL[0] * && (!TXPRTMSK[2] &&
            (TXMEMCYC[2] || TXCTACTCYC[2] || TXCTCYC[2])), THEN
            (IF (WTPRIORITY),
             THEN TXPORTBUF2 = PORTWT[2],
             ELSE TXPORTBUF2 = TPCOUNT;
             TXPRTMSK[2] = 1; TXINCCNTBY[0] = 1);
        7) IF (!BUF_AVAIL[6] * && (!TXPRTMSK[26] &&
            (TXMEMCYC[26] || TXCTACTCYC[26] || TXCTCYC[26])), THEN
            (IF (WTPRIORITY),
             THEN TXPORTBUF26 = PORTWT[26],
             ELSE TXPORTBUF26 = TPCOUNT +
             BITSUM(TXINCCNTBY[5:0]);
             TXPRTMSK[26] = 1; TXINCCNTBY[6] = 1);
        8) (SAME EQUATION 8 AS IN STATE 564);
        9) TPCOUNT = TPCOUNT +
            BITSUM(TXINCCNTBY[6:0])
    }

```


## 【図23】

```


570 TXPORT3POLL
    IF ((TXNEWCNT+1 != TPCOUNT) ||
        (TXCTCNT+1 != TPCOUNT)), THEN
    {
        1) IF (!BUF_AVAIL[0] * && (!TXPRTMSK[3] &&
            (TXMEMCYC[3] || TXCTACTCYC[3] || TXCTCYC[3])), THEN
            (IF (WTPRIORITY),
             THEN TXPORTBUF3 = PORTWT[3],
             ELSE TXPORTBUF3 = TPCOUNT;
             TXPRTMSK[3] = 1; TXINCCNTBY[0] = 1);
        7) IF (!BUF_AVAIL[6] * && (!TXPRTMSK[27] &&
            (TXMEMCYC[27] || TXCTACTCYC[27] || TXCTCYC[27])), THEN
            (IF (WTPRIORITY),
             THEN TXPORTBUF27 = PORTWT[27],
             ELSE TXPORTBUF27 = TPCOUNT +
             BITSUM(TXINCCNTBY[5:0]);
             TXPRTMSK[27] = 1; TXINCCNTBY[6] = 1);
        8) (SAME EQUATION 8 AS IN STATE 564);
        9) TPCOUNT = TPCOUNT +
            BITSUM(TXINCCNTBY[6:0])
    }

```


【図24】




【図25】




【図26】




【図27】




【 図 2 8 】




【 図 29 】




【図30】




【 図 3 1 】




【図3-2】




【図3-4】




【図3-3】




【図3-5】




【図3-6】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【 図 4 7 】




【 図 4 8 】




【図49】




【図50】




【図 5 1】




【図 5 2】




【図 5 3】



【図 5 4】



【図55】



---

フロントページの続き

(74)代理人 100071124  
弁理士 今井 庄亮

(74)代理人 100076691  
弁理士 増井 忠式

(74)代理人 100075236  
弁理士 栗田 忠彦

(74)代理人 100075270  
弁理士 小林 泰

(74)代理人 100096068  
弁理士 大塚 住江

(74)代理人 100107696  
弁理士 西山 文俊

(72)発明者 ウィリアム・ジェイ・ウォーカー  
アメリカ合衆国テキサス州77070, ヒューストン, ミルズ・リバー 13154

(72)発明者 ゲイリー・ビー・コズナー  
アメリカ合衆国テキサス州77388, スプリング, フォーレスト・エルムズ・ドライブ 184  
06

(72)発明者 マイケル・エル・ウィットコウ斯基  
アメリカ合衆国テキサス州77375, トムボール, エイヴンプレイス・ロード 16223

(72)発明者 パトリシア・イー・ハレスキー  
アメリカ合衆国テキサス州77070, ヒューストン, ケイン・クリーク・コート 16106

(72)発明者 デール・ジェイ・メイヤー  
アメリカ合衆国テキサス州77070, ヒューストン, ムーアクリーク 11819

審査官 矢頭 尚之

(56)参考文献 特表平9-500774(JP,A)  
特表平8-510874(JP,A)  
特表平10-511236(JP,A)

(58)調査した分野(Int.Cl., DB名)

H04L 12/44

H04L 12/66