

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4002336号  
(P4002336)

(45) 発行日 平成19年10月31日(2007.10.31)

(24) 登録日 平成19年8月24日(2007.8.24)

(51) Int. Cl.	F I
HO 4 L 12/44 (2006.01)	HO 4 L 12/44 3 0 0
HO 4 L 12/66 (2006.01)	HO 4 L 12/66 Z
GO 6 F 13/00 (2006.01)	GO 6 F 13/00 3 5 3 B

請求項の数 4 (全 135 頁)

(21) 出願番号	特願平9-361536	(73) 特許権者	591030868
(22) 出願日	平成9年12月26日(1997.12.26)		コンパック・コンピューター・コーポレーション
(65) 公開番号	特開平10-210070		COMPAQ COMPUTER CORPORATION
(43) 公開日	平成10年8月7日(1998.8.7)		アメリカ合衆国テキサス州77070, ヒューストン, ステイト・ハイウェイ 249, 20555
審査請求日	平成16年12月24日(2004.12.24)		20555 State Highway 249, Houston, Texas
(31) 優先権主張番号	774602		77070, United States of America
(32) 優先日	平成8年12月30日(1996.12.30)	(74) 代理人	100089705
(33) 優先権主張国	米国 (US)		弁理士 社本 一夫

最終頁に続く

(54) 【発明の名称】 ネットワーク・スイッチのためのマルチポート・ポーリング・システム

(57) 【特許請求の範囲】

【請求項 1】

ネットワーク・スイッチであって、  
 ネットワーク・デバイスとの間でデータを受信および送信するように構成された複数のネットワーク・ポートと、  
 前記複数のネットワーク・ポートと結合され、前記複数のネットワーク・ポート間のデータの流れを制御するスイッチ・マネージャと、  
 個々のポートでのデータ使用可能度を判定するように動作するロジックとを備え、

前記複数のネットワーク・ポートの各ネットワーク・ポートがポート状態ロジックと関連し、該ポート状態ロジックは、対応するネットワーク・ポートがネットワーク・デバイスからデータを受信したかについて、および、対応するネットワーク・ポートがネットワーク・デバイスへ送信するデータを受信するための使用可能なスペースを有するかについてを示す状態信号を供給するように構成されることと、

前記状態信号を受信する前記複数のネットワーク・ポートの各ネットワーク・ポートの前記ポート状態ロジックを周期的にポーリングするように構成されたポーリング・ロジックと、

前記複数のネットワーク・ポートの各ネットワーク・ポートに対する前記状態信号を示す値を記憶するメモリと

を特徴とするネットワーク・スイッチ。

10

20

**【請求項 2】**

請求項 1 に記載のネットワーク・スイッチであって、

前記ポーリング・ロジックは、問い合わせ信号を周期的にアサートするため、および前記複数のネットワーク・ポートの各ネットワーク・ポートから送信状態信号及び受信状態信号を受信するためのロジックを含み、

前記複数のネットワーク・ポートの各ネットワーク・ポートの前記ポート状態ロジックは、前記問い合わせ信号を受信し、対応するネットワーク・ポートが前記スイッチ・マネージャからデータを受信するための場所を有するかを示す送信状態信号をアサートするため、および、前記対応するネットワーク・ポートがネットワーク・デバイスからデータを受信したかを示す受信状態信号をアサートするためのロジックを含む、

10

ことを更に特徴とするネットワーク・スイッチ。

**【請求項 3】**

請求項 2 に記載のネットワーク・スイッチであって、

複数のマルチポート・デバイスを特徴とし、該複数のマルチポート・デバイスの各々は、前記複数のネットワーク・ポートのサブセットを実施するように動作し、且つその各々は、前記問い合わせ信号を受信するため、および、前記複数のマルチポート・デバイスの各マルチポート・デバイスの前記複数のネットワーク・ポートの前記サブセットの各ネットワーク・ポートの状態を示す、対応する多重化された送信状態信号及び対応する多重化された受信状態信号を供給するための、ポート状態ロジックを含むことと、

前記ポーリング・ロジックは、前記複数のネットワーク・ポートの各ネットワーク・ポートの状態を判定するために、前記複数のマルチポート・デバイスから、複数の多重化された送信状態信号及び複数の多重化された受信状態信号を受信するように構成される、

20

ことを更に特徴とするネットワーク・スイッチ。

**【請求項 4】**

請求項 3 に記載のネットワーク・スイッチであって、前記複数のマルチポート・デバイスの各マルチポート・デバイスは、前記複数のネットワーク・ポートの 4 つまでのネットワーク・ポートを受け入れるカッド・カスケード・マルチポート・デバイスを備える、ネットワーク・スイッチ。

**【発明の詳細な説明】****【0001】**

30

**【発明の属する技術分野】**

本発明は、ネットワーク用デバイスの分野に関連し、特に、ネットワーク・スイッチのためのマルチポート・ポーリング・システムに関連する。

**【0002】****【従来の技術】**

ファイル及びリソースを共用するための、又は 2 つ又はそれ以上のコンピュータ間の通信を可能にするための多くの異なる種類のネットワーク及びネットワーク・システムがある。ネットワークは多種の特徴及び機能、例えば、メッセージ容量、ノードが分散される範囲、ノード又はコンピュータのタイプ、ノードの関係、トポロジ的又は論理的及び/又は物理的なレイアウト、ケーブル型及びデータ・パケット・フォーマットを基にしたアーキテクチャ又は構造、アクセス可能性その他を基にして分類できる。例えば、ネットワークのレンジ（範囲）は、例えば、建物のオフィス又は床の内部のローカル・エリア・ネットワーク（LAN）や、大学の構内や町や州を横切って広がる広域ネットワーク（WAN）や、国境などを横切って広がるグローバル・エリア・ネットワーク（GAN）のような、ノードが分散される距離を言及する。

40

**【0003】**

ネットワークの構造は、一般に、用いられるケーブル又は媒体（メディア）及びメディアのアクセス、及びメディアを通して送信されるデータのパケットの構造を言及する。多種の構造が一般的であり、それらは、10 メガビット/秒（Mbps）（例えば、10 Base-T、10 Base-F）で動作するための同軸のねじられたペアの又は光ファイバ

50

・ケーブルを用いるイーサネット又は100Mbps（例えば、100Base-T、100Base-FX）で動作する高速イーサネットを含む。ARCnet（Attached Resource Computer Network、アタッチト・リソース・コンピュータ・ネットワーク）は、2.5Mbpsで動作する同軸のねじられたペアの又は光ファイバ・ケーブルを用いる比較的安価なネットワーク構造である。トークン・リング（Token Ring）・トポロジーは、1～16Mbpsの間で動作するために特別のIBMのケーブル又は光ファイバ・ケーブルを用いる。もちろん、多くの他の種類のネットワークが知られていて、使用可能である。

#### 【0004】

一般に各ネットワークは2つ以上のコンピュータを含み、それらはしばしばノード又はステーションと呼ばれ、それらは、ノード間でデータをリレーするため、送信するため、反復するため、変換するため、フィルタリングするためその他のための多種の他のネットワーク・デバイス及び選択されたメディアを通じて結合される。用語「ネットワーク・デバイス」は、一般に、コンピュータ、それらのネットワーク・インターフェース・カード（NIC）、及び、幾つかの例として、リピータ、ブリッジ、スイッチ、ルータ、ブルータなどのネットワーク上の多種の他のデバイスを言及する。所与の通信プロトコルに従って動作するネットワークは、一つ以上のリピータ（中継器）、ブリッジ又はスイッチを用いることによって広げることができる。リピータは、物理層で機能し、受信した各パケットを各ポートに再送信するハードウェアデバイスである。ブリッジは、OSI参照モデルのデータ・リンク層で動作し、各ネットワーク・セグメント上のパケットをフィルタリングして不要なパケットの伝搬量を減少することによって効率を向上させる。

#### 【0005】

ネットワーク・スイッチはマルチポート・ブリッジと機能的に類似であるが、より効率的であり、ネットワーク中でネットワーク・トラフィックを導くための、幾つかの類似のネットワークに結合するための複数のポートを含む。ネットワーク・スイッチは、バスをまたいだポートに結合され、ポート間のデータフロー（データの流れ）を制御するためのスイッチング・マトリクス又はそれと同様のものを含む。スイッチング・マトリクスは、ポートがネットワーク・デバイスからデータを受信したときに、及びポートが送信のためにデータを受信するために使用可能であるときに、何らかの判定をしなければならない。

#### 【0006】

##### 【発明が解決しようとする課題】

ネットワーク・スイッチのポートの受信状態及び送信状態を判定するための効率的なシステムを提供することが望まれる。

#### 【0007】

##### 【課題を解決するための手段】

本発明に従うネットワーク・スイッチのためのマルチポート・ポーリング・システムは、複数のネットワーク・デバイス中の通信を可能にし、ネットワーク・デバイスからデータを受信するため及びネットワーク・デバイスにデータを送信するための複数のネットワーク・ポートを含む。各ポートは、対応するポートがネットワーク・デバイスからデータを受信したかを、及び対応するポートがネットワーク・デバイスに送信するためにデータを受信するための使用可能なスペースを有するかを示すポート状態信号を供給するためのポート状態ロジックを含む。ネットワーク・スイッチは、ポート間のデータの流れを制御するためのスイッチ・マネージャを更に含む。スイッチ・マネージャは、状態信号を受信するために各ポートのポート状態ロジックを周期的にポーリング（ボール）するためのポーリング・ロジックと、各ポートに対する状態信号を示す値を記憶するためのメモリとを含む。このようにして、すべてのポートがポーリングされ、各ポートの受信及び送信状態がメモリに維持される。これによって、仲裁（アービトレーション）及びコントロール・ロジックを容易にする。このロジックは、メモリを見直して、ソース・ポートからいつデータを受信するか、及び送信のために受信したデータをいつ1つ又はそれ以上の宛て先ポートに供給するかを決定する。

#### 【0008】

ポーリング・ロジックは、好適には、問い合わせ（query）信号を周期的にアサートするため、及びネットワーク・ポートの各々から送信状態信号及び受信状態信号を受信するためのロジックを含む。更に、各ポートのポート状態ロジックは、問い合わせ信号を受信するため、ポートがスイッチ・マネージャからデータを受信するための場所を有するかを示すために送信状態信号をアサートするための、及び、ポートがネットワーク・デバイスからの受信したデータを有するかを示すために受信状態信号をアサートするためのロジックを含む。このように、ポーリング・ロジックは、問い合わせ信号を周期的にアサートし、複数のポートを同時にポーリングを行うために複数の送信状態信号及び受信状態信号を受信する。

#### 【 0 0 0 9 】

例示する特定のな実施例において、ネットワーク・スイッチは幾つかのマルチポート・デバイスを含み、その各々はネットワーク・ポートの2又はそれ以上を実施するためのものであり、各々はポート状態ロジックを含む。各マルチポート・デバイスに対するポート状態ロジックは、問い合わせ信号を受信し、そのポートの各々の状態を示す対応する多重化された送信状態信号及び対応する多重化された受信状態信号を供給する。即ち、ポーリング・ロジックは、マルチポート・デバイスから複数の多重化された送信状態信号及び複数の多重化された受信状態信号を受信する。好適には、各マルチポート・デバイスは、4ポートまで含むことができるカッド・カスケード（quad cascade）・マルチポート・デバイスである。各マルチポート・デバイスのためのポート状態ロジックは、そのポート間で集中化しても又は分散しても何れでもよいことに留意されたい。

#### 【 0 0 1 0 】

ネットワーク・スイッチのメモリは、何れのポートがネットワーク・デバイスへ送信するためのデータを受信するためのスペースを有することを示したかを示すためのプログラマブル送信リストと、何れのポートがネットワーク・デバイスからデータを受信したことを示したかを示すためのプログラマブル受信リストとを記憶する。ポーリング・ロジックは、状態信号を監視するため及び送信リストを周期的に更新するための送信状態マシンを含む。更に、ポーリング・ロジックは、状態信号を監視するため及び受信リストを周期的に更新するための受信状態マシンを含む。好適には、送信リストはポートの各々に対する送信アクティブ・ビットを含み、送信状態マシンは、対応するネットワーク・ポートがデータを受信するためのスペースを有することを示すときに、対応する送信アクティブ・ビットをセットする。対応する送信アクティブ・ビットは、対応するネットワーク・ポートに送信するためのデータが供給されたときにクリアされる。更に、受信リストはポートの各々に対する受信アクティブ・ビットを含み、受信状態マシンは、対応するネットワーク・ポートがネットワーク・デバイスからの受信したデータを有することを示すときに、対応する受信アクティブ・ビットをセットする。対応する受信アクティブ・ビットは、データが対応するネットワーク・ポートから読み出されたときにクリアされる。

#### 【 0 0 1 1 】

送信リストはポートの各々に対する送信優先順位（プライオリティ）カウントを含み、送信状態マシンは、対応するネットワーク・ポートがデータを受信するためのスペースを有することを示すときに、対応する送信優先順位カウントを更新する。受信リストはポートの各々に対する受信優先順位カウントを含み、受信状態マシンは、対応するネットワーク・ポートがネットワーク・デバイスからの受信したデータを有することを示すときに、対応する受信優先順位カウントを更新する。優先順位カウントは、好適には、先着順サービス（F C F S）優先順位スキーム、又は所定の重み（ウエイト）ファクタ優先順位スキームを基にする。ひとたび送信及び/又は受信優先順位カウントがポートに割り当てられると、カウントは、そのポートにサービスが行われるまで優先順位を維持するためにマスクされる。

#### 【 0 0 1 2 】

仲裁及びコントロール・ロジックは、送信リスト及び受信リストを見直し、ポートにサービスを行い、対応する送信アクティブ・ビット及び受信アクティブ・ビットをクリアする

10

20

30

40

50

。仲裁及びコントロール・ロジックは、優先順位カウンタを基にして最高の優先順位を有するポートを判定し、適当な転送動作を行うための送信及び受信ロジック部を含む。

【 0 0 1 3 】

好適な実施例において、ネットワーク・ポートの各々は、ネットワーク・デバイスへの送信のためのデータを記憶するための送信バッファと、ネットワーク・デバイスから受信したデータを記憶するための受信バッファとを含む。ポートの各々のポート状態ロジックは、送信バッファが少なくとも所定のバス転送サイズと等しい使用可能スペース量を有することを示す送信状態信号をアサートするための送信状態ロジックと、受信バッファがネットワーク・デバイスから少なくともバス転送サイズと等しいデータ量を受信したことを示す受信状態信号をアサートするための受信状態ロジックとを更に含む。

10

【 0 0 1 4 】

本発明に従うネットワーク・スイッチは、1つ又はそれ以上のネットワーク・プロトコルに従うデータ・パケットを送信及び受信するための複数のネットワーク・デバイスを含むネットワーク・システムにおいて好適に用いられる。ネットワーク・スイッチは、データ・パケットを転送するためにネットワーク・デバイスの1つ又はそれ以上に結合するための複数のポートを含む。ネットワーク・スイッチは、ポートの各々の受信及び送信状態を連続的に判定するポーリング・システムを含み、ポートの各々は、対応する受信状態信号を供給することによって、及びそのポートの送信状態を示す対応する送信信号を供給することによって、問い合わせ信号に応答する。

【 0 0 1 5 】

本発明に従うポーリング・システムが、ネットワーク・スイッチのポートの受信状態及び送信状態を決定するための効率的なシステムを提供することが理解される。

20

【 0 0 1 6 】

【 発明の実施の態様 】

図1を参照すると、本発明に従って構成されたネットワーク・スイッチ102を含むネットワーク・システム100の簡略図が示されている。ネットワーク・スイッチ102は、それぞれが適当なメディア・セグメント108を介して“A”ネットワーク106の1つと結合およびこれと交信する1つまたは複数の“A”ポートを含む。各メディア・セグメント108は、よった対のワイヤ・ケーブル、光ファイバ・ケーブルその他のような、ネットワーク・デバイスを接続するための任意のタイプの媒体である。ポート104は、ネットワーク・スイッチ102とネットワーク106の各々との間における双方向通信またはデータ・フローを可能ならしめる。このような双方向データ・フローは、例えば半二重モードあるいは全二重モードのような、いくつかのモードのいずれか1つのモードに従う。図1に示すように、“j”+1までのネットワーク106が存在し、それぞれにAネットワーク(A-NETWORK)0、Aネットワーク1、・・・、Aネットワークjという名称が付与されており、各ネットワーク106は、それぞれAポート(A-PORT)0、Aポート1、・・・、Aポートjという名称が付与されているj+1個のポート104のうち対応する1つを介してネットワーク・スイッチ102に結合する。ネットワーク・スイッチ102は、対応する数までのネットワーク106に結合すべく任意の数のポート104を含むことができる。本明細書で説明する実施例において、jは24までのネットワーク106との結合のための全部で24のポートに対するために23に等しい整数である。本明細書においては、これらのポートを一括してポート104と呼ぶか、あるいは個別にポート(PORT)0、ポート1、ポート2、・・・、ポート23と呼称する。

30

40

【 0 0 1 7 】

同様に、ネットワーク・スイッチ102はさらに、それぞれが適当なメディア・セグメント114を介して“B”ネットワーク112に結合およびこれとインタフェースする1つまたは複数の“B”ポート110を含む。また、各メディア・セグメント114は、よった対のワイヤ・ケーブル、光ファイバ・ケーブルその他のような、ネットワーク・デバイスを接続するための任意のタイプの媒体である。ポート110もまた双方向型であり、ネットワーク・スイッチ102とネットワーク112との間におけるデータ・フローを、ポ

50

ート104に関する上述の説明と同様に可能ならしめる。本明細書で説明する実施例において、それぞれにBネットワーク(B-NETWORK)0、Bネットワーク1、・・・、Bネットワークkという名称が付与されている“k”+1までのネットワーク112との結合に備えて“k”+1の数のポート110が存在し、個別にBポート(B-PORT)0、Bポート1、・・・、Bポートkと呼称する。ネットワーク・スイッチ102は、対応する数までのネットワーク112に結合すべく任意の数のポート110を含むことができる。本明細書に示す特定のな実施例において、Kは4つまでのネットワーク112との結合のための全部で4個のポート110のために、3に等しい整数である。“A”タイプのポートおよびネットワークは、“B”タイプのポートおよびネットワークと異なるネットワーク・プロトコルおよび/または速度で動作する。本明細書に示す特定のな実施例において、ポート104およびネットワーク106はイーサネット(Ethernet)プロトコルに従い10メガビット/秒(Mbps)で動作し、一方、ポート110およびネットワーク112はイーサネットのプロトコルに従って100Mbpsで動作する。本明細書では、Bポート0、Bポート1、・・・、Bポート3を総称してポート110とし、個別にはそれぞれポート24、ポート25、・・・、ポート27と呼称する。

10

#### 【0018】

ネットワーク106および112は、データの入力あるいは出力のために1つまたは複数のデータ・デバイスもしくはデータ端末装置(DTE)、あるいは1つまたは複数のデータ・デバイスを接続するために任意のタイプのネットワーク・デバイスを含む。このように、Aネットワーク0やBネットワーク・1などのようないずれのネットワークも、それぞれ1つまたは複数のコンピュータ、ネットワーク・インタフェース・カード(NIC)、ワークステーション、ファイル・サーバ、モデム、プリンタ、あるいはリピータ、スイッチ、ルータ、ハブ、集信装置といったネットワーク内でのデータの受信や送信のための他のデバイスを含むことができる。例えば図1に示すように、いくつかのコンピュータ・システムあるいはワークステーション120、122および124は、Aネットワークjの対応するセグメント108に結合されている。コンピュータ・システム120、122および124は相互に、あるいはネットワーク・スイッチ102を介して他のネットワークの他のデバイスと通信することができる。そこで各ネットワーク106および112は1つまたは複数のセグメントを介して結合された1つまたは複数のデータ・デバイスを表し、ネットワーク・スイッチ102がネットワーク106および112のいずれかの中の何れか2つまたはそれ以上のデータ・デバイス間でデータの転送を行う。

20

30

#### 【0019】

ネットワーク・スイッチ102は、ポート104および110の各々に結合されたデータ・デバイスから情報を受け取り、その情報を他のポート104および110のいずれかのもまたは複数のものへルーティングする(送る)動作を一般的に行う。ネットワーク・スイッチ102はまた、同じネットワーク内のデータ・デバイスに対してのみと意図された、1つのネットワーク106または112内の1つのデータ・デバイスから受信した情報をドロップ(落とす)するか、さもなくば無視することによって情報のフィルタリングを行う。データあるいは情報はパケットの形になっているが、各データ・パケットの形はそのネットワークがサポートしているプロトコルによって異なる。パケットは予め定義されたバイトのブロックであり、通常ヘッダ、データ、およびトレーラから成り、特定のパケットの形式はそのパケットを生成したプロトコルによって決まる。ヘッダは、一般に、宛て先のデータ・デバイスを識別する宛先アドレス、およびパケットの発信元であるデータ・デバイスを識別するソース・アドレスを含み、普通これらのアドレスは業界内での一意性を保証するメディア・アクセス・コントロール(MAC)アドレスである。1つの宛て先デバイスに対して意図されたパケットを、ここではユニキャスト(unicast)・パケットという。さらに、ヘッダはグループ(GROUP)ビットを含み、このビットは、そのパケットが複数の受信先デバイスに向けられたマルチキャスト(multicast)又はブロードキャスト(BC)・パケットであるかを表示する。もしグループ・ビットがロジック1(1)にセットされていれば、それはマルチキャスト・パケットであると考慮され、も

40

50

し宛先アドレスのビットがすべてロジック 1 ( 1 ) にセットされていれば、そのパケットは B C パケットである。しかし、本発明の目的上、マルチキャストおよび B C パケットを同等に扱い、以降は B C パケットと呼称する。

#### 【 0 0 2 0 】

図 2 を参照すると、ネットワーク・スイッチ 1 0 2 のさらに詳細なブロック図が示されている。示した実施例において、ネットワーク・スイッチ 1 0 2 は、6 つの類似のカッド・コントローラあるいはカッド・カスケード ( Q C ) ・デバイス 2 0 2 を含み、それぞれが 4 つのポート 1 0 4 を組み込んでいる。Q C デバイス 2 0 2 は、単一の特定用途向け I C ( A S I C ) パッケージへ統合して、あるいは示されているような個別の集積回路 ( I C ) チップとして、任意の所望の形で実施することができる。示した実施例において、各ポート 1 0 4 は半二重方式により 1 0 M b p s で動作し、合計スループットが全二重で 1 ポートあたり 2 0 M b p s となる。その結果、6 つの Q C デバイス 2 0 2 がすべて全二重方式で動作すれば合計で 4 8 0 M b p s となる。各 Q C デバイス 2 0 2 は、好適には、Q C / C P U バス 2 0 4 に結合したプロセッサ・インタフェース、および高速バス ( H S B ) 2 0 6 に結合したバス・インタフェースを含む。H S B 2 0 6 は、データ部 2 0 6 a および各種の制御及び状態信号 2 0 6 b を含む。H S B 2 0 6 は、毎秒 1 ギガビット以上のデータを転送する 3 2 ビット、3 3 メガヘルツ ( M H z ) のバスである。

#### 【 0 0 2 1 】

H S B 2 0 6 および Q C / C P U バス 2 0 4 はさらに、イーサネット・パケット・スイッチ・マネージャ ( E P S M ) 2 1 0 に結合される。E P S M 2 1 0 の実施について、本発明はなんら特定の物理的または論理的制約を課していないが、示されている実施例では A S I C として実施される。E P S M 2 1 0 はさらに、データおよびアドレス部 2 1 4 a と制御信号 2 1 4 b を含む 3 2 ビットのメモリ・バス 2 1 4 を介してメモリ 2 1 2 に結合される。メモリ 2 1 2 は、好適には、特定の用途で必要に応じて任意に増設が可能ではあるが、4 から 1 6 メガバイト ( M B ) のダイナミック・ランダム・アクセス・メモリ ( D R A M ) を含んでいる。E P S M 2 1 0 は、動作が約 6 0 ナノ秒 ( n s ) の高速ページ・モード ( F P M ) のシングル・インライン・メモリ・モジュール ( S I M M ) 、拡張データ出力 ( E D O ) モードの D R A M S I M M 、あるいは同期モードの D R A M S I M M を含む、メモリ 2 1 2 の実施のための少なくとも 3 つの異なったタイプの D R A M のうちのいずれか 1 つをサポートする。同期 D R A M は、一般に、6 6 M H z データ速度又は 1 秒あたり 2 6 6 M B のバースト・データ速度を達成するために、6 6 M H z のクロックを必要とする。E D O D R A M は、3 3 又は 6 6 M H z のいずれかのクロックで動作できるが、いずれのクロック速度においても 3 3 M H z 、または 1 秒あたり 1 3 3 M B の最大データ・バースト・データ速度を達成する。F P M D R A M もまた 3 3 又は 6 6 M H z のクロックで動作が可能であるが、3 3 M H z クロックで 1 6 M H z 又は 1 秒あたり 6 4 M B の最大バースト速度を達成し、6 6 M H z クロックで 2 2 M H z 又は 1 秒あたり 8 8 M B のバースト速度を達成する。

#### 【 0 0 2 2 】

メモリ・バス 2 1 4 は、メモリ・データ・バス M D [ 3 1 : 0 ] 、データ・パリティ信号 M D \_ P A R [ 3 : 0 ] 、行および列 ( カラム ) アドレス信号 M A [ 1 1 : 0 ] 、ライト ( 書き込み ) ・イネーブル信号 M W E \* 、 F P M D R A M 及び E D O D R A M の行信号又は同期 D R A M のチップ選択のいずれかであるバンク選択信号 R A S [ 3 : 0 ] \* / S D \_ C S \* [ 3 : 0 ] 、 F P M 及び E D O の列信号または同期 D R A M の D Q M であるメモリ・バイト制御信号 C A S [ 3 : 0 ] \* / S D \_ D Q M [ 3 : 0 ] 、同期 D R A M のみへの行信号 S D \_ R A S \* 、同期 D R A M のみへの列信号 S D \_ C A S \* 、シリアル入力 S I M M / D I M M 存在検知信号 P D \_ S E R I A L \_ I N 、およびパラレル入力 S I M M / D I M M 存在検知信号 P D \_ L O A D \* を含む。

#### 【 0 0 2 3 】

H S B 2 0 6 は、サンダー ( Thunder ) L A N ( T L A N ) ポート・インタフェース ( T P I ) 2 2 0 に結合され、これがさらにデータ及びアドレス信号 2 2 2 a および関連の制

10

20

30

40

50

御及び状態信号 2 2 2 b を含む周辺コンポーネント相互接続 ( P C I ) バス 2 2 2 に結合される。 P C I バス 2 2 2 は 4 つの T L A N 2 2 6 に結合され、これは任意の様式で実施される。 T L A N 2 2 6 は、それぞれがポート 1 1 0 の 1 つを組み込んでいる、テキサス・インスツルメンツ社 ( Texas Instruments, Inc. ) ( T I ) 製の T N E T E 1 0 0 T h u n d e r L A N <sup>TM</sup> ( サンダー L A N 、登録商標 ) P C I E t h e r n e t <sup>TM</sup> ( イーサネット、登録商標 ) コントローラが好適である。 E P S M 2 1 0 に対して、 T P I 2 2 0 は 4 つのポートをインタフェースするために、別の Q C デバイス 2 0 2 と同様に H S B 上で動作する。従って、 E P S M 2 1 0 には実際上 7 つのカッド・ポート・デバイスが「見える」。 P C I バス 2 2 2 に関しては、 T P I 2 2 0 が、標準 P C I バスのエミュレーションを、通常 P C I のメモリ・デバイスとインタフェースする T L A N 2 2 6 の適切な動作に必要な程度まで、行う。従って、 P C I バス 2 2 2 は完全に P C I に従順である必要がない。 P C I バス 2 2 2 は、 C P U 2 3 0 をローカルの R A M 2 3 4 、ローカルのフラッシュ R A M 2 3 6 および必要であればシリアル・ポート・インタフェース 2 3 8 に結合するためのローカル・プロセッサ・バス 2 3 2 に結合されているプロセッサ又は中央処理装置 ( C P U ) 2 3 0 に結合される。シリアル・ポート・インタフェース 2 3 8 は、 U A R T または同等のものが望ましい。示した実施例においては、 C P U はインテル社 ( Intel ) 製の 3 2 ビット、 3 3 M H z の i 9 6 0 R P C P U であるが、 C P U 2 3 0 は他の適切なプロセッサでも構わない。

10

#### 【 0 0 2 4 】

C P U 2 3 0 は、通常ネットワーク・スイッチ 1 0 2 のパワーアップで T P I 2 2 0 および E P S M 2 1 0 の初期設定とコンフィギュレーションの処理を行う。また、 C P U 2 3 0 は統計情報の監視及び収集を行い、さらに動作時にはネットワーク・スイッチ 1 0 2 の各種デバイスの機能を管理及び制御する。さらにまた C P U 2 3 0 は、メモリ 2 1 2 内のハッシュ・テーブル・データを E P S M 2 1 0 を通じて更新する。しかし、 E P S M 2 1 0 は、メモリ 2 1 2 へのアクセスを制御し、 D R A M のリフレッシュ・サイクルを実行し、それによって C P U 2 3 0 によるリフレッシュ動作が不要となる。このように設計されていなければ、 C P U 2 3 0 は各リフレッシュ・サイクルの実行におよそ 6 ~ 8 バス・サイクルを要することになり、これは貴重なプロセッサ・リソースを消費することとなる。 C P U 2 3 0 はまた、様々な目的のための付加的なネットワーク・ポートとして機能し、従って本明細書ではポート ( P O R T ) 2 8 として言及する場合がある。このように、ポート 1 0 4 、 1 1 0 、および C P U 2 3 0 は、それぞれポートポート 0 ~ ポート 2 8 を集合的に含むものである。

20

30

#### 【 0 0 2 5 】

C P U 2 3 0 はさらに、アドレス及びデータ部 2 1 8 a および関連の制御及び状態信号 2 1 8 b を含む C P U バス 2 1 8 を介して E P S M 2 1 0 に結合される。アドレス及びデータ部 2 1 8 a は、アドレスとデータ信号間で多重化されていることが望ましい。特定的には、 C P U バス 2 1 8 は、アドレス / データ・バス C P U \_ A D [ 3 1 : 0 ] 、 C P U 2 3 0 からのアドレス・ストローク C P U \_ A D S \* 、データ・バイト・イネーブル C P U \_ B E [ 3 : 0 ] 、リード / ライト選択信号 C P U \_ W R \* 、バースト最終データ・ストローク C P U \_ B L A S T \* 、データ・レディ信号 C P U \_ R D Y \* 、および少なくとも 1 つの C P U 割り込み信号 C P U \_ I N T \* を含む。本開示において、データまたはアドレス信号の他の通常の信号名は正のロジックを表し、その信号はハイ又はロジック 1 のときアサートされるとみなされ、後尾にアスタリスク ( \* ) が付加された信号名は負のロジックを示し、その信号はロー又はロジック 0 のときにアサートされるとみなされる。各信号の機能的な定義は一般に直接的であって、普通はその信号名で判断され得る。

40

#### 【 0 0 2 6 】

図 3 は、 4 つのポート 1 0 4 の実施のための例示的な Q C デバイス 2 0 2 のブロック図であり、このデバイスは 2 4 ポート、ポート 0 ~ ポート 2 3 を実施するために 6 つ複製される。特定のデバイスを 1 つ挙げれば、 L S I ロジック社 ( L S I Logic Corporation ) ( L S I ) 製の L 6 4 3 8 1 カッド・カスケード・イーサネット ( Quad Cascade Ethernet )

50



・コントローラ・デバイスがある。これよりグレードの高いデバイスとして、やはりLSI製のQE110カッド・カスケード・イーサネット・コントローラ・デバイスがあり、これは本明細書で説明しているような付加的機能および能力を備えている。しかし留意すべきは、本発明はポート104の実施をなんら特定のデバイスに限定しているものではない。示した実施例において、各QCデバイス202はポート104のそれぞれに対してイーサネット・コア300を含み、イーサネット・コア300は完全な同期型であって、メディア・アクセス・コントローラ、マンチェスタ・エンコーダ/デコーダ、およびよった対/AUI(接続機構インタフェース(Attachment Unit Interface))トランシーバを含む。各イーサネット・コア300は、対応するセグメント108上の結合されているネットワーク106との双方向データ通信を可能とし、それぞれが対応する128ビット受信FIFO(先入れ先だし(First-In, First-Out))302および128ビット送信FIFO304と結合している。各イーサネット・コア300は、さらに統計カウンタ306のブロックと結合しており、統計カウンタ306の各ブロックは、オンチップ・メインテナンス用に25のカウンタを含む。統計カウンタ306の各ブロック内のカウンタは、シンプル・ネットワーク・マネジメント・プロトコル(Simple Network Management Protocol)(SNMP)の要件に見合うのが望ましい。FIFO302および304の各々は、さらに、各QCデバイス202とEPSM210の間での双方向データ・フローを可能とするためにHSB206に結合しているバス・インタフェース・ロジック308に結合される。各QCデバイス202は、ソース・アドレス挿入、フレーム・チェック・シーケンス(FCS)挿入、衝突時の即時再送信、バス転送サイズ、および送信バッファ・スレシヨルド・サイズといったコンフィギュレーションをプログラミング可能(プログラマブル)とするために、コンフィギュレーション及びコントロール(制御)・ロジック310を含む。

#### 【0027】

コンフィギュレーション及びコントロール・ロジック310と、統計カウンタ306の各ブロックと、FIFO302、304はQC/CPUバス204に結合される。EPSM210は、CPUバス218とQC/CPUバス204との間に別のインタフェースを提供する。このようにして、CPU230は、各QCデバイス202の各々、従ってポート104の各々に対し、そのアクティビティを初期設定、構成(コンフィギュレーション)、監視(モニタ)、および修正すべく完全なアクセスを得る。QE110カッド・カスケード・イーサネット・コントローラ・デバイスは、もし背圧(バックプレッシャ(backpressure))指示の受信が間に合うならば、受信されていたパケットを終了するためのジャミング・シーケンス(jamming sequence)をアサートするために背圧指示を検知するために、コンフィギュレーション及びコントロール・ロジック310間に付加的な接続320を含む。背圧指示はHSB206上で実行される背圧サイクルが望ましいが、背圧指示を示すために別の信号又はそれと同様のものを用いるなど、いくつかの方法の任意のものをを用いることができる。

#### 【0028】

ここで、ジャミング・シーケンスは「早い」又は適時だと考えられるポートで受信中のデータ・パケットの最初の64バイトの間に送信すべきであるという点に留意されたい。最初の16バイト(4つのWORD)は、後述するハッシュ・ルックアップ手順がEPSM210によって実行される前に要求される。最初の16バイトがおよそ13マイクロ秒( $\mu s$ )で転送されるように、各データ・ビットはイーサネット10Base-Tを約100nsの速度で転送される。64バイトがおよそ51 $\mu s$ の間に受信され、それによって、ネットワーク・スイッチ102は、受信された最初の16バイトを転送し、ハッシュ手順を行い、背圧サイクルを実行し、最終的にジャミング・シーケンスをアサートするために、約38 $\mu s$ 有する。ハッシュ・ルックアップは完了するのに約1~2 $\mu s$ 要するので、ほとんど常に、適時(タイムリー)にジャミング・シーケンスを送信するために十分な時間がある。しかし、ジャミング・シーケンスをタイムリーにアサートできるという保証はない。そのため、スレシヨルド違反条件に起因してパケットを落とす(ドロップす

る)可能性がある。もし背圧サイクル遅れて実行されると、そのポートは背圧サイクルを拒否し、ネットワーク・スイッチ 102 はそのパケットを受け取れなければそのパケットをドロップする。スレッシュOLD条件が早期の指示であり、従ってメモリがパケットを格納するために使用可能であり得るため、ネットワーク・スイッチ 102 はそのパケットを受け取れる。

#### 【0029】

もし背圧サイクルがタイムリーに実行され、もしポートが半二重モードで動作していれば、コンフィギュレーション及びコントロール・ロジック 310 は示されたポート 104 のイーサネット・コア 300 の 1 つへ衝突コマンドを応答的にアサートする。衝突コマンドを受け取るイーサネット・コア 300 は、ジャミング・シーケンスをアサートし、そのポート 104 が受信しているパケットを終了させる。もし背圧サイクルが 64 バイト・ウィンドウ内に実行されるならば、ポートは、HSB 206 上でアボート信号 ABORT\_OUT\* をアサートすることによって、そのポートに背圧サイクルが実行される旨を EPSM 210 に示す。もし背圧サイクルが 64 バイト・ウィンドウの外側であり、従って時間内にアサートされなければ、ABORT\_OUT\* 信号はアサートされず、EPSM 210 はそのパケットをドロップする。背圧アサートの試行が失敗すれば、ほとんどの場合 EPSM 210 はそのパケットをドロップする。最高の能率を達成するためにはドロップされるパケットはできるだけ少ない方がよいが、ドロップされたパケットは最終的に送信側のデータ・デバイスにおける高いネットワーク・レベルで検知され、従ってネットワーク・システム 100 の全体的な動作には致命的なものとならない。送信側のデバイスはパケットのドロップを検知し、そのドロップされたパケットを含む 1 つ又はそれ以上の数のパケットを再送信する。

#### 【0030】

バス・インタフェース・ロジック 308 は、後に詳述するように、HSB 206 上で同時のリード及びライト・サイクルを実現するために、リード・ラッチ 324 およびライト・ラッチ 326 を含んでいることが望ましい。これらのラッチは、第 1 のクロック (CLK\_1) 信号の特定のサイクルで HSB 206 上にアサートされた PORT\_NO[1:0] 信号をラッチする。CLK\_1 信号は、HSB 206 にとっての主クロックであり、示した実施例においては通常およそ 30 ~ 33 MHz で動作する。CLK\_1 信号は主クロックであるので、以降本明細書では単に CLK 信号と呼称する。第 2 のクロック信号 CLK\_2 もメモリ 212 とのインタフェースに使用され、CLK 信号の周波数の 2 倍 (2X) 又は約 60 ~ 66 MHz で動作する。

#### 【0031】

図 4 は、図 3 に示す特定のカード・カスケード・デバイス 202 の信号の図解である。これらの信号は、QC バス 204 と関連のプロセッサ・インタフェース信号、4 つのポート 104 に関連のネットワーク・インタフェース信号、状態信号、クロック及びテスト信号、HSB バス 206 に関連のバス・インタフェース信号、およびその他種々の信号を含む、いくつかの機能およびバスのセクションに分けられる。

#### 【0032】

QC バス 204 に関しては、EPSM 210 は、データ信号 PDATA[15:0] を通じて、QC デバイス 202 のレジスタおよびカウンタ 306、310 とデータの読み書きを行う。READ\* 信号は書き込み動作に対してはハイにアサートされ、読み出し動作に対してはローにアサートされる。QC デバイス 202 内の特定のレジスタは、ADDRESS[5:0] 信号にアサートされたアドレスによって決定される。アドレス・ストロブ信号 ADDRESS\_STROBE\* がいくつかのチップ選択信号 CHIP\_SELECTm\* の対応する 1 つとともにアサートされると、QC デバイス 202 は ADDRESS 信号をラッチする。信号名に付けられた小文字の "m" は、一般に 1 つの特定のタイプに属する複数の信号を意味する。例えば、6 つの別々の CHIP\_SELECT[5:0]\* 信号があり、その場合それぞれの信号は 6 つの QC デバイス 202 のそれぞれ 1 つに別個にアクセスするためのものである。信号 PREADY\* は、要求されたデータがラッチされる CLK 信号

の立ち上がり後のライト・サイクル中に、CLK信号の1サイクルに対してQCデバイス202によってローにアサートされる。リード・サイクルについては、QCデバイス202が、データをPDATAバス上に置いた後の1CLKサイクルに対してREADY\*をローにアサートする。

#### 【0033】

図5は、QCデバイス202のプロセッサ・リード・サイクルを図解する例示的なタイミング図であり、図6は、プロセッサ・ライト・サイクルを図解する例示的なタイミング図である。図7は、QCデバイス202のプロセッサ・バースト・リード・アクセス・サイクルを図解する例示的なタイミング図である。これらのタイミング図はいずれもあくまで例示であって、特定のタイミングや特定の信号特性などを示すものではなく、一般的な相

10

#### 【0034】

図4に戻り、これを参照する。ネットワーク・インタフェース信号は、負および正の衝突スレッショルド信号、衝突参照信号、信号中のシリアル・データ、負および正のマンチェスタ符号化データ信号、正および負のデータ・スレッショルド信号、データ・スレッショルド参照信号、正および負のプリエンファシス(Pre-emphasis)信号、および各QCデバイス202の[3:0]で表される4ポートの各々に対するよった対/AUIモード選択信号を含む。各QCデバイスはCLK信号を受信し、ポート104が使用する80、20および10MHzの内部クロック信号を生成するための20MHzのクロック信号を受信するCLOCK\_\_20MHZ入力を有する。各イーサネット・コア300は、対応するセグメント108で発生する衝突を検知し、イーサネットのCSMA/CD(キャリア検知多重アクセス/衝突検出(Carrier Sense Multiple Access/Collision Detect))法に従ってジャミング・シーケンスを送信する。

20

#### 【0035】

HSB206に関連するバス・インタフェース信号については、QCデバイス202がABORT\_\_OUT\*信号をアサートして1つのパケット全体をアポートする。EPSM210は、アポート信号ABORT\_\_IN\*をアサートして現在のバス・サイクルをアポートする。1つの実施例においては、QCデバイス202は、EPSM210がHSB206上で背圧サイクルを実行することによって受信しているパケットをアポートできるように考案されたQE110デバイスである。この特定のタイプの背圧機能は、1つのポートで受信中の1つのパケットの拒否を可能とする「パケット毎(パケット・バイ・パケット)」あるいは動的な「ポートごと」の背圧である。L64381デバイスは、本明細書で後に詳述する自動挿入フレーム・チェック・シーケンス信号(AI\_\_FCS\_\_IN\*)を含む。QE110デバイスはAI\_\_FCS\_\_IN\*信号を信号FBPN\*と置換する。この信号はAI\_\_FCS\_\_IN\*信号と同じ機能を遂行するために使用されるが、背圧サイクルおよびエンハンスド・パケット・フラッシュ(enhanced packet flush)を示すためにも用いられる。本明細書で説明しているように、動的背圧を実施するために使用できる代替方法が多数存在することは言うまでもない。特に、EPSM210は、背圧要求サイクルを実行するためにリード・サイクル中にFBPN\*信号をアサートする。もしABORT\_\_OUT\*信号がリード・サイクルのデータ・フェーズの間に対応するQCデバイス202によってアサートされると、その背圧「要求」はそのQCデバイス202に認められたことになり、これがジャミング・シーケンスをアサートしてそのパケットをアポートする。もしABORT\_\_OUT\*信号がアサートされないと、EPSM210はそのパケットをドロップする。

30

40

#### 【0036】

EPSM210は、QCデバイス202およびTPI220のすべてに対して状態ストローブ信号STROBE\*をアサートし、その各々は、STROBE\*信号がCLK信号の立ち上がりでアサートされてサンプリングされるときに、信号PKT\_\_AVAILm\*およびBUF\_\_AVAILm\*上で多重化された様式でその4つのポート104又は110(TPI220の場合)の状態で応答する。或る動作に対しては別のポートとして働く、

50

各QCデバイス202に対する別個の信号、TPI220に対して1組及びCPU230に対して類似の組、がある。特にPKT\_\_AVAILm\*およびBUF\_\_AVAILm\*信号は、QCデバイス202用に信号PKT\_\_AVAIL[5:0]\*およびBUF\_\_AVAIL[5:0]\*と、TPI220用にそれぞれPKT\_\_AVAIL[6]\*およびBUF\_\_AVAIL[6]\*とも呼ばれる信号TPI\_\_PKT\_\_AVAIL\*およびTPI\_\_BUF\_\_AVAIL\*と、CPU230に対応するPKT\_\_AVAIL[7]\*およびBUF\_\_AVAIL[7]\*ともそれぞれ呼ばれる信号PCB\_\_PKT\_\_AVAIL\*およびPCB\_\_BUF\_\_AVAIL\*との、1つの信号タイプについて全部で8つの信号を含む。

#### 【0037】

このように、HSB206は最初QCデバイス202が4つのポート、ポート0～ポート3にアクセスするための信号PKT\_\_AVAIL[0]\*およびBUF\_\_AVAIL[0]\*を含み、HSB206は次のQCデバイス202が次の4つのポート、ポート4～ポート7にアクセスするための信号PKT\_\_AVAIL[1]\*およびBUF\_\_AVAIL[1]\*を含み、と以下同様で、TPI220はポート、ポート24～ポート27にアクセスするための信号PKT\_\_AVAIL[6]\*およびBUF\_\_AVAIL[6]\*を含み、EPSM210はCPU230に対する内部信号PKT\_\_AVAIL[7]\*およびBUF\_\_AVAIL[7]\*を含む。CLK信号のそれぞれのサイクルで分離される4つのポートに対応する各信号に、最高4ビットが多重化される。

#### 【0038】

STROBE\*信号に応答して、バス・インタフェース・ロジック308は、それぞれのポートに対する対応する各送信FIFO304にデータを格納するスペースが十分あるかどうかを表示するBUF\_\_AVAIL[5:0]\*信号のそれぞれのものに4つの状態ビットを多重化するためのポート状態ロジック303を含む。ポート状態ロジック303は、図示されている4つのポートのすべてに対して集中化するか、又はポート間に分散するかの何れかである。空きスペースの判定は、CPU230によって16、32あるいは64バイトにコンフィギュレーションされるのが望ましい、バス転送フィールド・サイズ(TBUS)を格納するバス・インタフェース・ロジック308内のコンフィギュレーション・レジスタに従う。同様に、STROBE\*信号に応答して、TPI220は、後述するその内部の送信FIFOのそれぞれに、ポート24～ポート27の各々に対するTLA 30

N226の対応するものに対するデータを格納するスペースが十分あるかどうかを示すために、BUF\_\_AVAIL[6]\*信号に4つの状態ビットを多重化するための、HSB206に結合している類似したポート状態ロジック820(図31)を含む。CPU230あるいはポート28については、EPSM210内のPCB406(図11)が、EPSM210の内部の内部PCB送信FIFOにCPU230に対するデータを格納するための使用可能なスペースがあるかどうかを表示するためにBUF\_\_AVAIL[7]\*信号に1つの状態ビットをアサートする。

#### 【0039】

同様に、STROBE\*信号に応答して、各QCデバイス202内のバス・インタフェース・ロジック308のポート状態ロジック303は、それぞれのポートに対するその受信 40

FIFO302の各々に、HSB206上におけるバス転送のための受信したデータを送信するために十分なデータがあるかどうかをTBUSの値によって表示するPKT\_\_AVAIL[5:0]\*信号のそれぞれのものに4つの状態ビットを多重化する。同様に、TPI220は、その内部の受信FIFOがHSB206上における転送のためにそれぞれのポート23～ポート27から十分なデータを受信したかどうかを表示するPKT\_\_AVAIL[6]\*信号に4つの状態ビットを多重化する。CPU230については、EPSM210内のPCB406が、EPSM210の内部PCB受信FIFOがHSB206バス転送のためにCPU230から十分なデータを受信したかどうかを表示するPKT\_\_AVAIL[7]\*信号に1つの状態ビットをアサートする。

#### 【0040】

10

20

30

40

50

図8は、QCデバイス202およびTPI220のバッファ状態問い合わせを図解する例示的なタイミング図であり、EPSM210によるSTROBE\*信号のアサートと各QCデバイス202の応答、TPI220のアサートするそれぞれのPKT\_\_AVAILm\*およびBUF\_\_AVAILm\*信号を含む。図8におけるポート0、ポート1、ポート2、およびポート3は、特定のQCデバイス202の4つのそれぞれのポートあるいはTPI220である。PCB406は、そのポートが4つのフェーズすべてでアクティブになっていることを除けば、その応答は同様である。STROBE\*信号はレベル・トリガされ、従ってCLK信号の最初の立ち上がりでローにサンプリングされる。ここで、図8のタイミング図はあくまでも例示であって、特定のタイミングや特定の信号特性などではなく、一般的な相関性を図解するものであることに留意されたい。例えば、STROBE\*信号は周期的であり、示した実施例の動作においては典型的には1CLKサイクルを超える間ローにアサートされる。

10

#### 【0041】

図4に戻り、これを参照する。信号PORT\_\_BUSY\*は、それぞれのポートが半二重モードで送信中であるか受信中であるか、あるいはそのポートがいつ全二重モードで送信しているかを表示するために使用される。リード・データ信号READ\_\_OUT\_\_PKT[5:0]\*はEPSM210にアサートされて、それぞれのQCデバイス202に対し、それぞれの受信FIFO302からのデータをデータ信号DATA[31:0]上に置くことを通知する。同様に、ライト・データ信号WRITE\_\_IN\_\_PKT[5:0]\*はEPSM210にアサートされて、それぞれのQCデバイス202に対し、データ信号DATA[31:0]からそれぞれの送信FIFO304にデータを取り出すことを通知する。さらに、類似の信号PCB\_\_RD\_\_OUT\_\_PKT\*、PCB\_\_WR\_\_IN\_\_PKT\*、およびTPI\_\_READ\_\_OUT\_\_PKT\*、TPI\_\_WRITE\_\_IN\_\_PKT\*がそれぞれTPI220およびCPU230用に含まれる。すべてのリードおよびライト信号は、集散的にそれぞれREAD\_\_OUT\_\_PKTm\*およびWRITE\_\_IN\_\_PKTm\*信号と呼称する。PORT\_\_NO[1:0]ビットは、どの特定のポート104がHSB206上で実行されるサイクルに対してアドレスされているかを表示する。

20

#### 【0042】

信号SOP\*は、パケットの先頭又はヘッダがHSB206上に転送されたときにパケットの開始(Start Of Packet)を示す。AI\_\_FCS\_\_IN\*信号は、一般にSOP\*およびWRITE\_\_IN\_\_PKTm\*信号の1つとともに外部のデバイスにアサートされ、これにより、(QCデバイス202の1つの実施に対して)L64381デバイスが自動的にパケット内のデータからCRC(巡回冗長検査(Cyclic Redundancy Check))値を計算し、そのCRCをパケットのFCSフィールドに挿入するようにする。QE110デバイスは付加的な機能のために、前述したように、AI\_\_FCS\_\_IN\*信号をFBPN\*信号と置換する。EOP\*信号は、HSB206上でデータ・パケットの最後のデータ転送が転送されたときにパケットの終了(End Of Packet)を表示する。BYTE\_\_VALID[3:0]\*信号は、DATA(データ)信号上の現在のワードにおいてどのバイトが有効であるかを表示する。通常1つのデータ・パケットはHSB206上での1回での転送には大き過ぎ、従って各バス・サイクルではTBUS値に等しいか又はこれより少ない量のデータが転送されることに留意されたい。

30

40

#### 【0043】

各QCデバイス202が4つのポートのそれぞれを10Base-Tイーサネット・ポートとして動作させる点が理解できる。また、EPSM210がQCバス204を介してQCデバイス202のすべてのレジスタに読み書きのアクセスができるということが理解できる。さらに、EPSM210はHSB206を介して受信FIFO302のすべてからデータを読み取り、送信FIFO304のすべてにデータを書き込む。

#### 【0044】

図9は、HSB206上での同時リード及びライト・サイクルを図解する例示的なタイミング図である。このタイミング図の一番上にサイクルのタイプを示しており、2つの同時

50

リード及びライト・サイクルが順次実行される。CLK、CLK\_\_2、STROBE\*、READ\_\_OUT\_\_PKTm\*、WRITE\_\_IN\_\_PKTm\*、PORT\_\_NO[1:0]、DATA[31:0]、およびABORT\_\_OUT\*信号をこのタイミング図のY軸（すなわち縦軸）に書いて示し、それに対して時間をX軸（すなわち横軸）に書いている。同時リード及びライト・サイクルには2種類があって、それらは特定の構成に依存して実行される。最初の一般的なタイプの同時サイクルについて、QCデバイス202がラッチ324および326を含むQE110デバイスで実施される場合は、なんら追加的な策を要せず同時リード及びライト・サイクルが実行される。これに代わって、もしQCデバイス202がL64381デバイスで実施される場合、外部のラッチおよび選択ロジック（示さず）が追加され、PORT\_\_NO信号がHSB206上でアサートされたとき、これをラッチする。2番目の特殊なタイプの同時リード及びライト・サイクルは、何も補強せずL64381デバイスで実行される。ただし、それはPORT\_\_NO信号が同じであるときのみ且つQCデバイス202が異なるときのみに限られる。

10

#### 【0045】

EPSM210は、例えばリード、ライト、同時リード及びライト、背圧などといった、実行すべきサイクルのタイプを決定する。リード・サイクルは一般にREAD\_\_OUT\_\_PKTm\*信号の1つのアサートによって指示され、ライト・サイクルは通常WRITE\_\_IN\_\_PKTm\*信号の1つのアサートによって指示される。同時リード及びライト・サイクルは、READ\_\_OUT\_\_PKTm\*信号とWRITE\_\_IN\_\_PKTm\*信号の同時のアサートによって指示される。EPSM210は、例えば、後に詳述するように両ポートともカットスルー（CT）モードで動作すべくコンフィギュレーションされている場合のみのような、特定の条件の下で2つのポート間で同時リード及びライトを行う。

20

#### 【0046】

同時サイクルの期間中、EPSM210は3番目のCLKサイクルの始まりでREAD\_\_OUT\_\_PKTm\*信号の1つをローにアサートしてQCデバイス202の1つまたはTPI220を指示し、3番目のCLKサイクル中にPORT\_\_NO[1:0]信号上に当該のポート番号をアサートして、アサートされた特定のREAD\_\_OUT\_\_PKTm\*信号で識別されるQCデバイス202の4ポートのうちの1つを指示する。特定のREAD\_\_OUT\_\_PKTm\*信号で識別されるQCデバイス202は、3番目のCLKサイクルにおいてPORT\_\_NO[1:0]信号をラッチし、読み出される特定のポートを判断する。例えば、QCデバイス202を実施するQE110デバイスは、PORT\_\_NO[1:0]信号をラッチするリード・ラッチ324を用いて構成される。また、TPI220は同様のリード・ラッチ819b（図31）を含み、これは、もしREAD\_\_OUT\_\_PKT[6]\*信号で指示されていれば、3番目のCLKサイクルにおいてPORT\_\_NO[1:0]信号をラッチする。あるいは、もしQCデバイス202の機能遂行に用いられるデバイスがL64381デバイスであれば、外部のラッチがこの目的に使用される。この時点で、識別されたポート0～ポート27の特定のポートがHSB206上でリード・サイクルのソース・ポートとして指示されている。

30

#### 【0047】

EPSM210は、次に4番目のCLKサイクルの始めでWRITE\_\_IN\_\_PKTm\*信号の1つをローにアサートして、QCデバイス202の同じ又は他のものまたはTPI220を指示し、4番目のCLKサイクル中にPORT\_\_NO[1:0]信号上に適当なポート番号をアサートし、アサートされた特定のWRITE\_\_IN\_\_PKTm\*信号で示されるデバイスの4ポートのうちの1つを指示する。特定のWRITE\_\_IN\_\_PKTm\*信号で識別されるQCデバイス202は、4番目のCLKサイクルにおいてPORT\_\_NO[1:0]信号をラッチし、書き込まれる特定のポートを判断する。例えば、QCデバイス202の機能を実施するQE110デバイスは、第4のCLKサイクルにおいてPORT\_\_NO[1:0]信号をラッチするためのライト・ラッチ326を用いて構成される。また、TPI220は、もしWRITE\_\_IN\_\_PKT[6]\*信号で指示されたならば、4番目のCLKサイクルにおいてPORT\_\_NO[1:0]信号をラッチするための

40

50

同様のライト・ラッチ 8 1 9 b を含む。このようにして、ポート 0 ~ ポート 2 7 の他のいずれかのポートが H S B 2 0 6 上のライト・サイクルの宛て先ポートとして指示され、そのライト・サイクルは指示されたばかりのリード・サイクルと同時に実行される。ソース・ポートと宛て先ポートは、同一の Q C デバイス 2 0 2 上か、T P I 2 2 0 の 2 つのポート間か、異なる Q C デバイス 2 0 2 間のいずれに存在し得る。しかし、示した実施例においては、同時リード及びライト・サイクルは、Q C デバイス 2 0 2 のポート 1 0 4 の 1 つと T P I 2 2 0 のポート 1 1 0 の 1 つとの間では、データ転送の速度が違うために実行されない。

#### 【 0 0 4 8 】

C L K 信号の次のサイクルで、パケット・データは H S B 2 0 6 を介して転送、あるいはソース・ポートから読み出され、直接に宛て先ポートに書き込まれ、その際 E P S M 2 1 0 あるいはメモリ 2 1 2 には格納されない。データ転送は、実施例によって異なるが幾つかのバイトを転送するためにサイクル 5、6、7、および 8 で実行される。例えば、L 6 4 3 8 1 デバイスに関しては 6 4 バイトまでが転送され、Q E 1 1 0 デバイスでは 2 5 6 バイトまでが転送される。データ転送に 4 つの C L K サイクルを示しているが、送るべきデータの量によっては 1、2 あるいは 4 の C L K サイクルで転送される場合もあり得る。新しパケットに関しては、最初に通常のリード・サイクルが実行されてソースおよび宛て先の M A C アドレスが E P S M 2 1 0 に供給され、これが後に詳述するハッシュ手順を実行し、もし既知であれば、宛て先ポート番号を決定する。受信先（宛て先）ポート番号が分かり、そしてもし宛て先ポートが 1 つだけであれば、必要に応じてパケットの残存部分のいずれかの部分あるいは全部について、同時リード及びライト動作を実行することができる。

#### 【 0 0 4 9 】

もし P O R T \_ N O 信号が同じであるが、2 つの異なったポート間であり、従って 2 つの異なった Q C デバイス 2 0 2 間であるならば、特殊なタイプの同時リード及びライト・サイクルが実行される。図 9 ではこのケースも図解しているが、サイクル全体を通して P O R T \_ N O 信号が不変のままであるという点が例外である。P O R T \_ N O 信号が変わらないので、ラッチ 3 2 4、3 2 6 は不要である。従って、このタイプの同時サイクルは 2 つの異なる L 6 4 3 8 1 デバイス間で、外部にラッチや選択ロジックを必要とせずに実行することができる。E P S M 2 1 0 は、送信元（ソース）と宛て先のポート間で P O R T \_ N O 信号が等しいこと、および 2 つの異なった Q C デバイス 2 0 2 が用いられることを判断してから、説明したように同時サイクルを実行する。

#### 【 0 0 5 0 】

図 9 に図解されているように、2 回目の同時リード及びライト転送は 6 番目の C L K サイクルで発生し、P O R T \_ N O [ 1 : 0 ] 信号が 7 番目、8 番目および 9 番目のサイクルにおいて、それぞれ、リード・モード、リード・ポート番号、およびライト・ポート番号でアサートされる。それに応答して、R E A D \_ O U T \_ P K T m \* 信号は 7 番目の C L K サイクルに対してデアサート（de-assert）される。同様に、W R I T E \_ I N \_ P K T m \* 信号は 8 番目の C L K サイクルに対してデアサートされる。この 2 回目の同時サイクルは、同一データ・パケットの続きのない連続したデータを供給するための最初の同時サイクルの続きか、あるいはまったく異なったデータ・パケットの開始のいずれかである。同一パケットの連続したデータについては、ソースおよび宛て先のポートは同じである。しかし、ソース・ポートまたは宛て先ポートあるいはその両方は、異なるパケットのデータを転送する 2 回目の同時サイクルでは同一のものではないこともある。

#### 【 0 0 5 1 】

図 1 0 は、H S B 2 0 6 上で同時リード及びライト・サイクルを実行する手順を示すフローチャートである。最初のステップ 3 3 0 で、E P S M 2 1 0 は、ソース・ポートと宛て先ポートの間での H S B 2 0 6 上での同時リード及びライト・サイクルが実行可能かどうかを判断する。E P S M 2 1 0 は、それから次のステップ 3 3 2 で、ソース・ポートを識別するための適当な信号をアサートする。これは、H S B 2 0 6 上で P O R T \_ N O 信号

10

20

30

40

50

を用いてソースまたは「リード」ポートの番号をアサートすることによって、及び適当な  $READ\_OUT\_PKTm^*$  信号をアサートすることによって行われる。次のステップ 334 では、識別されたソース・ポート・デバイスがその識別（アイデンティフィケーション）信号を検知もしくは格納する。ラッチを伴わない特殊な同時サイクルでは、QC デバイス 202 が HSB 206 上で  $READ\_OUT\_PKTm^*$  信号を検知し、続いて  $PORT\_NO$  信号を検知して、リード・サイクルの準備を開始する。ラッチを用いる一般的な同時サイクルでは、指示された QC デバイス 202 あるいは TPI 220 がステップ 334 でリード・ポート番号をラッチし、リード・サイクルの準備を開始する。

#### 【0052】

次のステップ 336 では、E P S M 210 は宛て先ポートを識別するための適当な信号をアサートする。特殊な同時サイクルでは、E P S M 210 は適当な  $WRITE\_IN\_PKTm^*$  信号をアサートし、同じ  $PORT\_NO$  信号を維持する。一般の場合では、ステップ 336 において、E P S M 210 はまた、HSB 206 上に宛て先または「ライト」ポート番号を適当な  $WRITE\_IN\_PKTm^*$  信号とともにアサートする。続くステップ 338 では、識別された宛て先ポート・デバイスがその識別信号を検知もしくは格納する。ラッチを伴わない特殊な同時サイクルでは、示された QC デバイス 202 が HSB 206 上で  $WRITE\_IN\_PKTm^*$  信号を検知し、続いて  $PORT\_NO$  信号を検知して、ライト・サイクルの準備を開始する。一般的な場合では、指示された QC デバイス 202 あるいは TPI 220 が、ステップ 338、で宛て先またはライト・ポート番号をラッチする。最後に、同時リード及びライト・サイクルのステップ 340 で、ここで指示されたソース・ポートが HSB 206 上にデータを送出し、指示された宛て先ポートが HSB 206 からデータを読み取る。

#### 【0053】

同時リード及びライト動作は、パケット・データの各転送にただ 1 つのバスしか必要としないため、最速タイプのデータ転送サイクルである。後に詳述するように、通常の CT モードの動作では少なくとも 2 回の転送が必要である。すなわち、1 つはソース・ポートから E P S M 210 へ、そしてもう 1 つは E P S M 210 から宛て先ポートへの転送であって、これは同じデータに対して HSB 206 上で 2 つの別のサイクルが必要となる。同時リード及びライト・サイクルは、HSB 206 上で同一のデータについて 1 回で直接の転送を要し、それにより HSB 206 の帯域幅が増大する。その他、幾つかの暫定的な CT や蓄積転送 (S n F) モードを含むより遅いモードもあり、その場合、パケット・データはメモリ 212 に書き込まれてから宛て先ポートに転送される。

#### 【0054】

次に図 11 を参照すると、E P S M 210 の簡略なブロック図で、データの流れとコンフィギュレーション・レジスタを図解している。E P S M 210 は、HSB コントローラ・ブロック (HCB) 402、メモリ・コントローラ・ブロック (MCB) 404、およびプロセッサ制御ブロック (PCB) 406 という 3 つの主要セクションを含む。QC インタフェース 410 は HSB 206 を E P S M 210 の HCB 402 に結合する。QC インタフェース 410 の他側には 1 組のバッファ、すなわち F I F O 412 が結合されており、これらの F I F O 412 には受信 F I F O、送信 F I F O、および本明細書で後に詳述するカットスルー F I F O が含まれる。F I F O 412 の他側 (図 12 の CT バッファ 528 を除く) は、MCB インタフェース 414 を介して MCB 404 に結合されており、その MCB インタフェース 414 は適当なバス 420 を介して MCB 404 内の HCB インタフェース 418 に結合されている。HCB インタフェース 418 はさらにメモリ・インタフェース 422 に結合され、メモリ・インタフェース 422 はメモリ・バス 214 を介してメモリ 212 に結合される。メモリ・インタフェース 422 はさらに PCB インタフェース 424 の一側に結合されており、その PCB インタフェース 424 の他側は適当な MCB バス 428 を介して PCB 406 内の MCB インタフェース 426 の一側に結合されている。MCB インタフェース 426 の他側は 1 組の F I F O 430 の一側に結合されており、F I F O 430 がさらに PCB 406 内の CPU インタフェース 432 に結合



されている。CPUインタフェース432はQC/CPUバス204およびCPUバス218に結合される。CPUインタフェース432はさらにPCB406内の第2の組のFIFO434の一側に結合されており、FIFO434の他側はQC/HCBインタフェース436に結合されている。QC/HCBインタフェース436の他側は適当なHCBバス438を介してQCインタフェース410に結合されている。

#### 【0055】

PCB406とCPU230に関連するHCBバス438のPCB\_\_BUF\_\_AVAIL\*、PCB\_\_PKT\_\_AVAIL\*、PCB\_\_RD\_\_OUT\_\_PKT\*、およびPCB\_\_WR\_\_IN\_\_PKT\*信号は、それぞれ、BUF\_\_AVAILm\*、PKT\_\_AVAILm\*、READ\_\_OUT\_\_PKTm\*、およびWRITE\_\_IN\_\_PKTm\*信号に含まれていることに留意されたい。示した本実施例において、HCBバス438はHSB206と類似しており、本質的にはEPSM210内のHSB206の内部バージョンである。PCB406は、HCB402に対してポート104のそれぞれおよびTPI220と同様の働きをする。このようにして、CPU230はPCB406の動作を通じて、HCB402に対する追加的なポート(PORT28)として動作する。

10

#### 【0056】

CPUインタフェース432はバス442を介してレジスタ・インタフェース440に結合され、レジスタ・インタフェース440はさらにレジスタ・バス444に結合される。レジスタ・バス444はHCB402内の1組のHCBコンフィギュレーション・レジスタ、およびMCB404内の1組のMCBコンフィギュレーション・レジスタ448に結合される。このようにして、CPU230は、CPUインタフェース432とレジスタ・インタフェース440を介し、HCBコンフィギュレーション・レジスタ446およびMCBコンフィギュレーション・レジスタ448の両方のレジスタの初期設定とプログラミングを行う。

20

#### 【0057】

MCBコンフィギュレーション・レジスタ448は、ポートおよびメモリ212に関連する相当量のコンフィギュレーション情報の格納に使用される。例えば、MCBコンフィギュレーション・レジスタ448は、各ポートが学習(LRN)状態か転送(FWD)状態かブロック(閉じた)(BLK)状態か聴取(LST)状態か又はディスエーブル(DIS)状態かを示すポート状態情報、メモリ・セクタ情報、メモリ・バス214のバス使用情報、ドロップされたパケットの数、ハッシュ・テーブル定義、メモリ・スレッシュールド、BCスレッシュールド、もしあれば機密保護ポートのアイデンティフィケーション、メモリ制御情報、MCB割り込みソース・ビット、割り込みマスクビット、ポーリング・ソース・ビットなどを含む。

30

#### 【0058】

EPSM210の説明では、CPU230はコンフィギュレーションおよび制御の目的で、QCデバイス202およびメモリ212にアクセスできることを述べている。EPSM210とのHSB206を用いる主たるデータ・フローはFIFO412とメモリ212を通じてのものであるが、HSB206とCPU230の間でも、HCBバス438およびEPSM210の関連するFIFO及びインタフェースを介したデータ・フローも発生する。

40

#### 【0059】

次に図12を参照すると、HCB402の詳細なブロック図が示されている。HCBバス438はPCB406にインタフェースするためのHSB206の内部バージョンであり、そこでバス206と438を一括してHSB206と呼称する。ポーリング・ロジック501は、HSB206、1組のローカル・レジスタ506、およびHCBコンフィギュレーション・レジスタ446に結合されている。ポーリング・ロジック501は、CLK信号を受信し、ポート104、110およびPCB406を問い合わせるべくQCデバイス202およびTPI220へのSTROBE\*信号を周期的にアサートする。ポーリング・ロジック501は、QCデバイス202およびTPI220からの多重化されたPK

50

T\_\_A V A I L m \* および B U F \_\_A V A I L m \* 信号をモニタする。ここで、各 Q C デバイス 2 0 2 および T P I 2 2 0 は、前述したように、その 4 つのポート 1 0 4、1 1 0 の状態をそれぞれ供給する。T P I 2 2 0 は P K T \_\_A V A I L [ 6 ] \* および B U F \_\_A V A I L [ 6 ] \* 信号で応答し、P C B 4 0 6 は P K T \_\_A V A I L [ 7 ] \* および B U F \_\_A V A I L [ 7 ] \* 信号で応答する。

#### 【 0 0 6 0 】

ポーリング・ロジック 5 0 1 は受信 ( R X ) ポーリング状態マシン 5 0 2 を含み、これで P K T \_\_A V A I L m \* 信号を見直し ( リビューし、review )、レジスタ 5 0 6 内の受信リスト ( RECEIVE LIST ) 5 0 9 を更新する。同様に、ポーリング・ロジック 5 0 1 は送信 ( T X ) ポーリング状態マシン 5 0 3 を含み、これで B U F \_\_A V A I L m \* 信号を見直し、レジスタ 5 0 6 内の送信リスト ( TRANSMIT LIST ) 5 1 0 を更新する。もし H C B コンフィギュレーション・レジスタ 4 4 6 における W T P R I O R I T Y フラグが C P U 2 3 0 によってセットされれば、R X ポーリング状態マシン 5 0 2 および T X ポーリング状態マシン 5 0 3 の両方は、H C B コンフィギュレーション・レジスタ 4 4 6 内の 1 組のウェイト・ファクタ ( WEIGHT FACTORS ) 5 0 8 使用して、後に詳述するように、それぞれ受信リスト 5 0 9 および送信リスト 5 1 0 をプログラミングする。H C B コンフィギュレーション・レジスタ 4 4 6 はまた 1 組の C T \_\_S N F レジスタ 5 0 7 を含んでおり、これが C P U 2 3 0 にプログラミングされ、対応するポートがソース・ポートあるいは宛て先ポートである場合、所望される動作モードを C T と S n F との間で決定する。

#### 【 0 0 6 1 】

レジスタ 5 0 6 は、ラッチ、フリップ・フロップ、スタティック R A M ( S R A M )、D R A M デバイスなどのような、E P S M 2 1 0 の実施に従っての任意の様式で実施され、複数の状態および制御 ( コントロール ) のレジスタ又はバッファを含む。受信リスト 5 0 9 は、各ポートの相対的受信状態 ( ステータス ) および優先度 ( 優先順位 ) を示す複数のレジスタ値を含む。同様に、送信リスト 5 1 0 は、各ポートの相対的送信ステータスおよび優先度を示す複数のレジスタ値を含む。P R カウント ( R P C O U N T ) ・レジスタ 5 1 1 a は、各ポートが外部のネットワーク・デバイスからパケット・データを受信したとき、その受信ポートに相対的な受信優先順位を割り当てるために R X ポーリング状態マシン 5 0 2 によって使用される P R カウント ( R P C O U N T ) 番号を格納している。もしくは、R X ポーリング状態マシン 5 0 2 はウェイト・ファクタ 5 0 8 からの対応するウェイト ( 重み ) ・ファクタを使用する。同様に、T P カウント ( T P C O U N T ) ・レジスタ 5 1 1 b は、ポートによって外部のネットワーク・デバイスへ送信できるパケット・データがあり、ポートが送信のためのデータを収容可能なとき、そのポートに相対的な送信優先順位を割り当てるために T X ポーリング状態マシン 5 0 3 によって使用される T P カウント ( T P C O U N T ) 番号を格納する。もしくは、T X ポーリング状態マシン 5 0 2 はウェイト・ファクタ 5 0 8 からの対応するウェイト・ファクタを使用する。相対的アービトレーション・カウント番号 R X ニューカウント ( R X N E W C N T )、R X A C T カウント ( R X A C T C N T )、T X ニューカウント ( T X N E W C N T ) および Y X C T カウント ( T X C T C N T ) は、それぞれ、レジスタ R X ニューカウント 5 1 1 c、R X A C T カウント 5 1 1 d、T X ニューカウント 5 1 1 e および T X C T カウント 5 1 1 f に格納される。

#### 【 0 0 6 2 】

H C B 4 0 2 は、レジスタ 5 0 6 および 4 4 6 内のデータを調べて H S B 2 0 6 上で実行されたサイクルのタイプを判断するために結合されたアービトレーション・ロジック 5 0 4 を含む。H S B コントローラ 5 0 5 は、E P S M 2 1 0 と H S B 2 0 6 との間のデータ・フローをコントロールするために、H S B 2 0 6 上で実行される各サイクルを実行及び制御する。H S B コントローラ 5 0 5 は、状態ビットを変更するためにレジスタ 5 0 6 に結合される。H S B コントローラ 5 0 5 は、各サイクルのタイプのアイデンティフィケーションをアービトレーション・ロジック 5 0 4 から受け取る。アービトレーション・ロジック 5 0 4 は、新パケット受信 ( R X N W ) アービタ 5 1 3、受信アクティブ ( R X A C T ) アービタ 5 1 4、新パケット送信 ( T X N W ) アービタ 5 1 5 および送信カッ

10

20

30

40

50

トスルー (TX CT) アービタ 5 1 6 の全部で 4 つのデータ・アービタに結合されたメイン (MAIN) ・アービタ 5 1 2 を含む。メイン・アービタ 5 1 2 は、一般に、RX NW アービタ 5 1 3、RX ACT アービタ 5 1 4、TX NW アービタ 5 1 5、および TX CT アービタ 5 1 6 の間で選択を行い、各アービタは調停 (仲裁) を行って次のサイクルを決める。メイン・アービタ 5 1 2 は、必要に応じて条件に適ったいずれかの優先順位スキームを用いる。例えば、示した実施例においては、メイン・アービタ 5 1 2 はラウンドロビン優先順位スキームを採用する。

#### 【0063】

FIFO 4 1 2 は任意の望ましい様式で実施される。示した実施例においては、2 つの受信バッファ、RX BUF 5 2 0 および 5 2 2 で RX FIFO を実現しており、データは 1 つのバッファへの書き込み中に他のバッファから読み出され、また、その逆も行われる。また、2 つの送信バッファ、TX BUF 5 2 4 および 5 2 6 が用意されており、RX BUF 5 2 0 および 5 2 2 と同様に動作する。FIFO 4 1 2 は、少なくとも 1 つのカットスルー・バッファ、CT BUF 5 2 8 も含む。RX BUF 5 2 0 および 5 2 2 は両方とも 6 4 バイトのバッファであり、それぞれが両方向のデータ・フローを実現するために HSB 2 0 6 との双方向データ・インタフェース、および RX MCB インタフェース 5 3 0 を介して MCB 4 0 4 にデータを送るための単向インタフェースを含む。TX BUF 5 2 4 および 5 2 6 は両方とも 6 4 バイトのバッファであり、HSB 2 0 6 と TX MCB インタフェース 5 3 1 との間に結合されている。TX BUF 5 2 4 および 5 2 6 は、TX MCB インタフェース 5 3 1 を介して MCB 4 0 4 からデータを受け取り、データを HSB 2 0 6 に送る。CT BUF 5 2 8 は 6 4 バイトのバッファであり、HSB 2 0 6 との双方向インタフェースを有する。FIFO コントロール・ブロック 5 2 9 は、FIFO 5 2 0、5 2 2、5 2 4、および 5 2 6 のデータ・フローを制御するため、及び RX MCB インタフェースおよび TX MCB インタフェース 5 3 0、5 3 1 を介してアサートされた特定の状態信号を検知するため、及び後に詳述するように、レジスタ 5 0 6 内の特定のビットをセットするために、レジスタ 5 0 6、HSB コントローラ 5 0 5、RX BUF 5 2 0 と 5 2 2、TX BUF 5 2 4 と 5 2 6、CT BUF 5 2 8、RX MCB インタフェース 5 3 0 および TX MCB インタフェース 5 3 1 に結合している。

#### 【0064】

バス 4 2 0 は、RX MCB インタフェース 5 3 0、TX MCB インタフェース 5 3 1、ハッシュ要求ロジック (ハッシュ・リクエスト・ロジック) 及び MCB インタフェース (HASH REQ LOGIC と呼ぶ) 5 3 2、および送信アービタ要求ロジック (TX ARB リクエスト・ロジック) 及び MCB インタフェース (TX ARB REQ LOGIC と呼ぶ) 5 3 3 を介して HCB 4 0 2 を MCB 4 0 4 にインタフェースするための複数のデータおよび制御信号を含む。HSB コントローラ 5 0 5 は、ポート 0 ~ ポート 2 8 の 1 つからのそれぞれの新しいパケットのヘッダを RX BUF 5 2 0 と 5 2 2 の 1 つに、及び HASH REQ LOGIC 5 3 2 にコピーする。ヘッダは、サイズが少なくとも 3 つの DWORD (それぞれ 3 2 ビット) すなわち 9 6 ビットであり、ソースと宛て先の両方の MAC アドレスを含む。HASH REQ LOGIC 5 3 2 は、MCB 4 0 4 によって実行されるハッシュの手順を要求し、適当なビットをレジスタ 5 0 6 にセットする。このハッシュ手順は、パケットに対して取られる適当な動作を決定するために行われる。

#### 【0065】

示した実施例において、新しパケットのヘッダを受け取った後、HASH REQ LOGIC 5 3 2 は MCB 4 0 4 へ信号 HASH\_\_REQ\* をアサートし、HASH\_\_DSA [ 1 5 : 0 ] 信号上に 4 8 ビットの MAC の宛て先およびソース・アドレスおよび 8 ビットのソース・ポート番号を多重化する。MCB 4 0 4 は HASH\_\_REQ\* 信号を検知し、ハッシュ手順を実行し、そして HASH REQ LOGIC 5 3 2 へ信号 HASH\_\_DONE\* をアサートする。MCB 4 0 4 は、状況が許せば、信号 HASH\_\_DST PRT [ 4 : 0 ]、HASH\_\_STATUS [ 1 : 0 ]、及び HASH\_\_BP\* もアサー

10

20

30

40

50

トする。HASH\_\_STATUS[1:0]信号は次の4種類の結果の1つを表示する。すなわち、それらは、パケットをドロップするための00b=DROP\_\_PKT(bは2進数を示す)、ブロードキャスト(同報通信)(BC)パケットに対しての01b=GROUP\_\_BC、宛て先ポートが未知であり、従ってBCパケットであるという10b=MIS\_\_BC、および単一の宛て先ポートへのユニキャスト・パケットを示す11b=FORWARD\_\_PKTである。もしHASH\_\_STATUS[1:0]=FORWARD\_\_PKTであれば、HASH\_\_DSTPORT[4:0]信号が、そのパケットの宛て先ポートを指定する2進数のポート番号とともにアサートされる。HASH\_\_BP\*信号は、もし背圧がイネーブルとなっていて適用可能であれば、MCB404が判断したメモリ212におけるスレッシュールド・オーバーフロー状態に起因して、背圧を示すためにアサートされる。

10

#### 【0066】

一定のしきい(スレッシュールド)値が、メモリ212全体に対して、特定のタイプのパケット(例えばBCパケット)に対して、及びポートごとに設定される。しきい値に達したとき、従ってメモリ212にもう1つのパケットを入れるとスレッシュールド条件を侵すことになる場合、そのパケットのドロップの如何はネットワーク・スイッチ102が決定する。送信側のデバイスは最終的にそのパケットがドロップされたことを検知し、そのパケットを再送信する。或るスレッシュールド条件に違反があった場合、もし背圧がイネーブルとなっていてソース・ポートが半二重モードで動作していれば、HASH\_\_BP\*信号がアサートされる。

20

#### 【0067】

HASH\_\_REQ\_\_LOGIC532はHASH\_\_BP\*信号を検知して、例えばソース・ポートと宛て先ポートが同じかのように、HASH\_\_STATUS[1:0]=DROP\_\_PKTであるかどうかを判断する。もしHASH\_\_STATUS[1:0]=DROP\_\_PKTであれば、そのパケットはドロップされるべきものであるから、それ以上の動作は不要である。もしHASH\_\_STATUS[1:0]とDROP\_\_PKTが等しくなければ、HASH\_\_REQ\_\_LOGIC532はHASH\_\_STATUS[1:0]=FORWARD\_\_PKTであるかどうかを判断し、そのパケットはCT\_\_BUF528を介してCTモードで転送されることになり、可能性としてメモリ212が避けられる。もし宛て先ポートが使用中(ビジー)であるか、またはもしHASH\_\_STATUS[1:0]がパケットのドロップあるいは転送を指示しなければ、HASH\_\_REQ\_\_LOGIC532が、データを受信するポートに対して背圧サイクルを実行するようHSBコントローラ505に指示する。

30

#### 【0068】

SnF動作の間、EPM210は、パケットのいずれかの部分を宛て先ポートへ送信する前に、パケット全体を受信してメモリ212に格納する。パケットの受信が完了後であって、もし宛て先ポートが既知であれば、そのパケットは、使用されている特定のアービトラージョン・スキームに従って、可能なときに宛て先ポートに送られる。CT動作を適用する場合、両方のポートがCT\_\_SNFレジスタ507内でCTモードにプリセットされ、両ポートが同一速度で動作し、そして宛て先ポートのTBUS設定がソース・ポートのTBUS設定と比べて等しい又は大きい。100Mbpsのイーサネット・ポート、ポート24~ポート27の実現にTLAN226を使用するここに示した特定の実施例において、TLANは送信に先立ってパケット全体のサイズが必要であるため、ポート24~ポート27についてCTモードは実行されない。また、示した実施例ではTBUSの値が等しいことが要件である。本発明は、これら様々な設計上の問題には制約されない。CTモードでの動作中、EPM210は指示された宛て先ポートに対して、もしこれがビジーでなければ、データを送信するために、データを適当なQCデバイス202に供給する。パケット・データはメモリ212には転送されず、ソース・ポートと宛て先ポートの間のFIFO412を通じて緩衝格納(バッファ記憶)される。

40

#### 【0069】

50

もし受信したパケットの先頭で受信先のポートがビジーであれば、データは暫定的 (interim) C T 動作モードに従って、ソース・ポートと宛て先ポートの間のメモリ 2 1 2 内でバッファされる。しかし、パケット部は宛て先ポートによる送信に直ちに使用可能であって、宛て先ポートへの転送に、パケット全体の受け取り完了を待つ必要がない。安全対策として、暫定的 C T 動作モードを無効とし、その特定のパケットのための動作を次のパケットの S n F モードに切り替えるメカニズムが適用できる。

#### 【 0 0 7 0 】

C T モードでのパケット転送中に、例えば宛て先ポートの停止のような何らかの理由で宛て先ポートがそれ以上のデータの受信をできなくなった場合、動作はミッドパケット (mid-packet) 暫定 C T モードに切り替えられる。ミッドパケット暫定 C T モードの間、F I F O 4 1 2 内のパケット・データはメモリ 2 1 2 へ送られ、その後宛て先ポートがさらにデータを受信することができるときにパケット・データがそのポートに送られる。他の後続の受信されたパケットが、同じ停止したポートによる送信のために他のポートによって受信され、これら後続のパケットはそのポートに対する対応する送信チェーン内に入れられるので、ミッドパケット暫定 C T モードに切り替えられたパケットの残りの部分は順序の適性化を意図してその送信チェーンの先頭に置かれることに留意されたい。

#### 【 0 0 7 1 】

もう 1 つのモードは適応 (アダプティブ) S n F モードと呼ばれる。パケットが C T 動作モードで転送されている間、C P U 2 3 0 は、ポート 1 0 4、1 1 0、および P C B 4 0 6 のいずれか 1 つまたはそれ以上に「ラント (runt)」、「オーバーラン」、「ジャバ (jabber)」、「遅刻衝突 (レイト・コリジョン、late collision)」、F C S エラーなどの誤りが相当回数発生するかどうかを判定するために、それらのアクティビティの監視及び追跡を行っている。ラントはデータが一定の最少量に満たないパケットで、示した本実施例におけるその最小サイズは 6 4 バイトである。オーバーランはデータが一定の最多量より多いパケットで、イーサネット標準に従って示されている本実施例におけるその最大サイズは 1 5 1 8 バイトである。ジャバはサイズが最大サイズ (イーサネットではの 1 5 1 8 バイト) を超えており、無効な C R C (巡回冗長検査、(Cyclic Redundancy Check)) 値が入っているパケットである。通常、このような誤りのあるパケットはドロップされ、システム内に伝播されることはない。適応 S n F モードについては、もしポート 1 0 4 が C T モードで動作していて、このような誤りの発生が C P U 2 3 0 が判断するところでは頻繁であると、C P U 2 3 0 は誤りが訂正または除去されるまで、そのポートにブリセットされているモードを C T 動作から S n F 動作に切り替える。各 T L A N 2 2 6 のポート 1 1 0 の動作も同様であるが、パケット・データが T P I 2 2 0 を通じて H S B 2 0 6 を介して E P S M 2 1 0 に入り、送信の前にメモリ 2 1 2 に格納されるという点が異なる。T P I 2 2 0 は、実際上 P C I バス 2 2 2 と H S B 2 0 6 との間のブリッジとして動作する。T L A N 2 2 6 が外部のネットワークにパケットを送信する前にはパケット全体の長さが必要であり、従って、各パケットは T L A N 2 2 6 の 1 つによって再送信される前に、そのパケットが受信されてその全体がメモリ 2 1 2 に格納される。さらに、Q C デバイス 2 0 2 による送信用に T L A N 2 2 6 が受け取るデータ、および T L A N 2 2 6 による送信のために Q C デバイス 2 0 2 が受け取るデータは、示した実施例におけるデバ

#### 【 0 0 7 2 】

R X M C B インタフェース 5 3 0 は、パケット・データが R X B U F 5 2 0、5 2 2 の 1 つに入っていてメモリ 2 1 2 への転送準備完了状態にあるとき、M C B 4 0 4 へ R X \_ P K T \_ A V A I L \* 信号をアサートする。パケット・データは H C B 4 0 2 から転送され、メモリ・データ出力バス M e m D a t a O u t あるいは M D O [ 3 1 : 0 ] を介して M C B 4 0 4 へ転送される。スタティック信号 M E M \_ E D O は、メモリ 2 1 2 のタイプが E D O か同期 D R A M であればアサートされ、F P M D R A M であればアサートされない。R X M C B インタフェース 5 3 0 は、R X \_ P K T \_ A V A I L \* 信号を適宜

10

20

30

40

50

にアサートしている間、他のいくつかの信号もアサートする。特に、RX MCBインタフェース530は、1CLKサイクルに対してRX\_\_SRC\_\_DST[4:0]信号上にソース・ポート番号を多重化し、続いて、RX\_\_PKT\_\_AVAIL\*信号をアサートしているときに、次のCLKサイクルの間に、もし既知であれば、宛て先ポート番号を多重化する。また、RX MCBインタフェース530は、選択されたRX BUF520、522内の、信号RX\_\_CNT[5:0]上のDWORDの数(マイナス1DWORD)をアサートする。

#### 【0073】

RX MCBインタフェース530は、もしデータがパケットの始まりであれば信号RX\_\_SOP\*をRX\_\_PKT\_\_AVAIL\*信号とともにアサートし、もしデータがそのパケットの終わりであれば信号RX\_\_EOP\*をRX\_\_PKT\_\_AVAIL\*信号とともにアサートする。RX MCBインタフェース530は、パケットがCTモードで転送中であるが、暫定CTやミッドパケットCTモードの場合のようにメモリ212で緩衝格納されていれば、信号RX\_\_CUT\_\_THRU\_\_SOP\*を信号RX\_\_PKT\_\_AVAIL\*およびRX\_\_SOP\*とともにアサートする。特に、もし(!RX\_\_CUT\_\_THRU\_\_SOP\* & !RX\_\_PKT\_\_AVAIL\* & !RX\_\_SOP\*)であれば暫定CT(全パケット)が指示され、もし(!RX\_\_CUT\_\_THRU\_\_SOP\* & !RX\_\_PKT\_\_AVAIL\* & RX\_\_SOP\*)であれば暫定CTミッドパケットが指示される。RX MCBインタフェース530は、もし宛て先アドレスが未知であり、そしてパケットがBCパケットであれば、信号RX\_\_MISS\_\_BC\*をRX\_\_PKT\_\_AVAIL\*およびRX\_\_SOP\*信号とともにアサートする。RX MCBインタフェース530は、もしヘッダ内でGROUP(グループ)ビットがセットされていれば、従って、また。パケットがBCパケットであれば、信号RX\_\_GROUP\_\_BC\*をRX\_\_PKT\_\_AVAIL\*およびRX\_\_SOP\*信号とともにアサートする。RX MCBインタフェース530は、信号RX\_\_END\_\_BYTE[1:0]をRX\_\_PKT\_\_AVAIL\*およびRX\_\_EOP\*信号とともにアサートし、パケット内の最終バイトのバイト・レーン(lane)を示す。

#### 【0074】

RX MCBインタフェース530は、ソース・ポートが送信中にABORT\_\_OUT\*信号をアサートしてパケット内における誤りの検知と表示を行えば、信号RX\_\_ERROR\*をRX\_\_PKT\_\_AVAIL\*およびRX\_\_EOP\*信号とともにアサートする。FIFOオーバーラン、ラント・パケット、オーバーサイズのパケット、フレーム・チェック・シーケンス(FCS)・エラー、あるいはフェーズ・ロック・ループ(PLL)エラーの検知のように、各種のエラー状況がポート104、110によってチェックされる。もしRX\_\_ERROR\*信号がアサートされると、ネットワーク・スイッチ102は、パケットがSnFモードで転送中であれば、そのパケットをドロップする。

#### 【0075】

MCB404は、アサートされたRX\_\_PKT\_\_AVAIL\*信号を検知した後、そして前述のようにRX\_\_PKT\_\_AVAIL\*信号でアサートされた関連の信号をラッチした後に、HCB402へのRX\_\_ACK\*信号をアサートする。MCB404は、次のDWORDのデータを受け取れる状態に入ったときRX\_\_STB\*信号をアサートする。MCB404は、HCB402がデータを要求する可能性があると判断したとき、信号RX\_\_PKT\_\_COMPLETE\*をアサートする。とりわけMCB404は、CTモードのパケットに対してHCB402によってアサートされたRX\_\_SOP\*信号を検知した後にRX\_\_PKT\_\_COMPLETE\*信号をアサートする。またMCB404は、SnFモードのパケットに対してHCB402によってアサートされたRX\_\_EOP\*信号を検知した後にRX\_\_PKT\_\_COMPLETE\*信号をアサートする。MCB404は、SnFパケットに関してRX\_\_ERROR\*信号がアサートされていた場合(RX\_\_SOP\*信号とともにアサートされていないRX\_\_CUT\_\_THRU\*信号で示される状態)には、RX\_\_PKT\_\_COMPLETE\*信号をアサートしない。MCB404は、MCB4

10

20

30

40

50

04 が判断したメモリ 212 におけるオーバーフロー状態に起因してパケットがドロップされた場合、RX\_\_PKT\_\_COMPLETE\* 信号の代わりに HCB402 へ信号 RX\_\_PKT\_\_ABORTED\* をアサートする。

#### 【0076】

TX\_\_ARB\_\_REQ\_\_LOGIC533 は、使用可能な宛て先ポートによる送信のためのデータのメモリ 212 からの取り出し要求を、アービトレーション・ロジック 504 から受け取る。この要求は、一般に TX\_\_NW\_\_ARB\_\_REQ 515 から出される。TX\_\_ARB\_\_REQ\_\_LOGIC533 は、応答して MCB404 へ送信要求信号 TX\_\_ARB\_\_REQ\* をアサートし、一方、信号 TX\_\_ARB\_\_PORT[4:0] 上に宛て先ポート番号を、及び信号 TX\_\_ARB\_\_XSIZE[2:0] に各データ部の最大転送長をアサートする。TX\_\_BUF524 および 526 について、最大転送長は、000b = 16 バイト、001b = 32 バイト、010b = 64 バイト、011b = 128 バイト、および 100b = 256 バイトとして定義される。MCB404 はこれらの値をラッチし、TX\_\_ARB\_\_REQ\_\_LOGIC533 へ肯定応答（アクノレッジ）信号 TX\_\_ARB\_\_ACK\* をアサートする。MCB404 は、要求されたデータをメモリ 212 から取り出し、そのデータを TX\_\_BUF524、526 の 1 つに書き込む。

#### 【0077】

データはメモリ・データ入力バス MemDataIn または MDI[31:0] を介して HCB402 内の TX\_\_BUF524、526 へ転送される。TX\_\_MCB\_\_インタフェース 531 は、TX\_\_BUF524 および 526 のいずれかが MCB404 からのデータの受け取りに使用可能であると FIFO 制御ブロック 529 が判断したとき、TX\_\_BUF\_\_AVAIL\* をアサートする。MCB404 は、使用可能な TX\_\_BUF524 あるいは 526 に格納すべく HCB402 の TX\_\_MCB\_\_インタフェース 531 によるサンプリングの対象となるデータが存在するとき、ストローブ信号 TX\_\_STB\* をアサートする。MCB404 は、データの特性を識別するために TX\_\_STB\* と同時にいくつかの信号もアサートする。特に、MCB404 は TX\_\_STB\* 信号とともに信号 TX\_\_SOP\* をアサートし、メモリ 212 からデータの始めを検出する。MCB404 は TX\_\_STB\* 信号とともに TX\_\_AIFCS\* 信号をアサートし、送信元ポートが CPU230 を指示している PCB406 であるかどうかを判断する。MCB404 は TX\_\_STB\* 信号とともに信号 TX\_\_CNT[5:0] 上の 2 進数をアサートする。ここで、TX\_\_CNT[5:0] は選択した TX\_\_FIFO に書き込む DWORD の数（マイナス 1 DWORD）を表す。MCB404 は TX\_\_STB\* 信号とともに信号 TX\_\_EOP\* をアサートし、メモリ 212 からパケットの終わりを検出する。MCB404 は TX\_\_EOP\* および TX\_\_STB\* 信号とともにバッファ・チェーン終結信号 TX\_\_EOBC\* もアサートし、メモリ 212 内に特定の受信先ポートに宛てたデータが無くなったかどうかを確認する。MCB404 は TX\_\_EOP\* および TX\_\_STB\* 信号とともにエンド・バイト信号もアサートしてパケット内の最終バイトのバイト・レーンを示す。

#### 【0078】

BC パケットについては、MCB404 が MDI[31:0] 信号上の BC ビットマップをアサートしつつ信号 BC\_\_PORT\_\_STB\* をアサートする。FIFO 制御ブロック 529 は、BC\_\_PORT\_\_STB\* 信号がアサートされたことを検知し、MDI[31:0] 信号をラッチして結果を内部の BC\_\_BITMAP[28:0] レジスタ内に格納する。FIFO 制御ブロック 529 は、TRANSMIT\_LIST 510 内のメモリ・ビット配列 TXMEMCYC[28:0] のビットを設定するときに BC\_\_BITMAP レジスタ内の値を用いる。

#### 【0079】

図 13 は、レジスタ 506 に属するいくつかのレジスタの図解である。CT\_\_SNF レジスタ 507 は、プログラミング可能な送信元ポート・モードのビット配列 SRC\_\_CT\_\_SNF[28:0] を含み、各ビットはそれぞれポート PORT28 から PORT0 の 1 つに対応しており、対応するポートが送信元ポートである場合に CT と SnF 間における

10

20

30

40

50

動作モードを指定するためCPU 230によってプログラミングされる。特に、特定のポートにSRC CT\_SNFビットがセットされている場合、そのポートが送信元ポートとして機能するときの動作モードとしてはCTモードが望ましい。SRC CT\_SNFビットがクリアされている場合は、そのポートが送信元ポートとして機能するときの動作モードとしてはSNFモードが望ましい。同様に、CT\_SNFレジスタ507は、プログラミング可能な受信先ポート・モードのビット配列DEST\_CT\_SNF[28:0]を含み、各ビットはそれぞれポートPORT28からPORT0の1つに対応しており、対応するポートがユニキャスト用の受信先ポートである場合にCTとSNF間における動作モードを指定するためCPU230によってプログラミングされる。CTモードは、送信元と受信先の両方のポートがCT\_SNFレジスタ507でCTモードに指定されている場合にのみ望ましい。

10

#### 【0080】

RECEIVE LIST 509は、対応する受信優先権カウンタを格納する複数のレジスタを含む。優先権カウンタはRXPORTBUFx[4:0]カウンタと呼ばれ、“x”はポート番号である。最高32のポートに優先権を割り当てるために、示した実施例においては各RXPORTBUFx[4:0]カウンタは5ビットである。RECEIVE LIST 509は対応するポート・マスクビット配列RXPRTMASK[28:0]を含み、それぞれのRXPRTMASKビットは初めにロジック0、すなわち優先権がまだ割り当てられていないとき、そしてそれぞれのPKT\_AVAI Lm\*信号がその後アサートされたときにRXポーリング・ステート・マシン502によってセットされる。そのとき、RXポーリング状態マシン502は対応するRXPORTBUFxレジスタ内に優先権番号を割り当てる。割り当てられた優先権番号は、そのポートがサービスされるまで有効となっている。RXPRTMASKがセットされている間、RXポーリング状態マシン502は対応するPKT\_AVAI Lm\*信号のその後のアサートをマスクして、それ以上の要求を無視する。HSBコントローラ505は、新しいパケットの最初の転送以外、それぞれのポートからそのパケットを転送するすべてのリード・サイクル期間中、RXPRTMASKビットをクリアする。HASH REQ LOGIC 532は、もしそのパケットがSNFの動作モードで転送すべきものであれば、最初のリード・サイクル転送期間中、RXPRTMASKビットをクリアする。HSBコントローラ505は、もしそのパケットがCTの動作モードで転送されるものであれば、受信先ポートへの最初のライト・サイクル転送期間中、RXPRTMASKビットをクリアする。

20

30

#### 【0081】

RECEIVE LIST 509はインキュー・ビットの配列RXINQUE[28:0]を含み、各ビットは対応するRXPRTMASKビットがセットされたときにセットされる。それぞれのRXINQUEビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するポートがアービトレーション・ロジック504による調停に委ねられるべきものであるかどうかを表示する。RXINQUEビットは、それぞれのポートが新しいパケットあるいはSNFパケットの続きを転送するための次のポートとして指定されるべくMAINアービタ512に付託されたとき、アービトレーション・ロジック504内のアービタによってクリアされる。

40

#### 【0082】

RECEIVE LIST 509は、それぞれのポートがメモリ212内にデータを受信すべきかどうかを示すメモリ・ビット配列RXMEMCYC[28:0]を含む。これは、SNFモード、暫定CTモード、および暫定ミッドパケットCTモードでの動作時に行われる指示である。HASH REQ LOGIC 532は、SNFモードまたは暫定CTモードが決定したときに対応するRXMEMCYCビットをセットする。MAINアービタ512は、ミッドパケット暫定CTモードのパケットについて、もし受信先ポートが通常のCTモードの動作中に使用可能なバッファのスペースを表示しなければRXMEMCYCビットをセットする。HSBコントローラ505は、それぞれのポートについて、転送データの最終リード・サイクルでRXMEMCYCビットをクリアする。

50



## 【 0 0 8 3 】

R E C E I V E L I S T 5 0 9 は、それぞれのポートが通常の C T 動作モードでデータ・パケットを転送しているかどうかを表示するアクティブの C T のビット配列 R X A C T C Y C [ 2 8 : 0 ] を含む。H A S H R E Q L O G I C 5 3 2 は、C T モードのパケットについて対応する R X A C T C Y C ビットをセットする。H S B コントローラ 5 0 5 は、対応するポートに関し、最終パケット・データのリード・サイクルで R X A C T C Y C ビットをクリアする。M A I N アービタ 5 1 2 は、ビットが C T モードを指示すべくセットされていて、M A I N アービタ 5 1 2 がそのパケットをミッドパケット暫定 C T モードのパケットに変更する場合に R X A C T C Y C ビットをクリアする。

## 【 0 0 8 4 】

T R A N S M I T L I S T 5 1 0 は、対応する送信優先権カウンタを格納する複数のレジスタを含む。優先権カウンタは T X P O R T B U F x [ 4 : 0 ] カウンタと呼ばれ、“ x ” はポート番号である。最高 3 2 のポートに優先権を割り当てるために、示した実施例においては各 T X P O R T B U F x [ 4 : 0 ] カウンタは 5 ビットである。T R A N S M I T L I S T 5 1 0 は対応するポート・マスクビット配列 T X P R T M S K [ 2 8 : 0 ] を含み、それぞれの T X P R T M S K ビットは初めにロジック 0、すなわち優先権がまだ割り当てられていないとき、そしてそれぞれの B U F \_ A V A I L m \* 信号がその後アサートされたときに T X ポーリング状態マシン 5 0 3 によってセットされる。そのとき、T X ポーリング状態マシン 5 0 3 は対応する T X P O R T B U F x レジスタ内に優先権番号を割り当てる。割り当てられた優先権番号は、そのポートがサービスされるまで有効となっている。T X P R T M S K がセットされている間、T X ポーリング状態マシン 5 0 3 は対応する B U F \_ A V A I L m \* 信号のその後のアサートをマスクして、それ以上の要求を無視する。H S B コントローラ 5 0 5 は、新しいパケットの最初の転送以外、それぞれのポートからそのパケットを転送するすべてのリード・サイクル期間中、T X P R T M S K ビットをクリアする。H S B コントローラ 5 0 5 は、受信先ポートに対するパケット・データ転送のすべてのライト・サイクル期間中、T X P R T M S K ビットをクリアする。

## 【 0 0 8 5 】

T R A N S M I T L I S T 5 1 0 は待ちインキュー・ビットの配列 T X I N Q U E [ 2 8 : 0 ] を含み、各ビットは対応する T X P R T M S K ビットがセットされたときにセットされる。それぞれの T X I N Q U E ビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するポートがアービトレーション・ロジック 5 0 4 による調停に委ねられるべきものであるかどうかを表示する。T X I N Q U E ビットは、それぞれのポートが新しいパケット、あるいは S n F パケットの続きを転送するための次のポートとして指定されるべく M A I N アービタ 5 1 2 に付託されたとき、アービトレーション・ロジック 5 0 4 内のアービタによってクリアされる。

## 【 0 0 8 6 】

T R A N S M I T L I S T 5 1 0 は、それぞれのポートがメモリ 2 1 2 から受け取ったデータを送信すべきかどうかを示すメモリ・ビット配列 T X M E M C Y C [ 2 8 : 0 ] を含む。これは、S n F モード、暫定 C T モード、および暫定ミッドパケット C T モードでの動作時に行われる指示である。F I F O 制御ブロック 5 2 9 は、H C B 4 0 2 からデータを受け取った後 M C B 4 0 4 による R X \_ P K T \_ C O M P L E T E \* 信号のアサートに応答して、1 つまたは複数の T X M E M C Y C ビットをセットする。ユニキャストのパケットについては、T X M E M C Y C ビットが 1 つのみセットされる。B C パケットについては、F I F O 制御ブロック 5 2 9 がその B C B I T M A P レジスタによってセットすべき T X M E M C Y C ビットを決定する。S n F モードのパケットに関しては、パケット全体がメモリ 2 1 2 内への格納のために M C B 4 0 4 に転送された後で T X M E M C Y C ビットがセットされる。C T モードのパケットについては、ミッドパケット暫定モード C T パケットを含め、M C B 4 0 4 へのデータの最初のデータ転送中に T X M E M C Y C ビットがセットされる。H S B コントローラ 5 0 5 は、それぞれのポートへの転送デー

10

20

30

40

50

タの最終ライト・サイクルでTXMEMCYCビットをクリアする。これはMCB 404が、メモリ212内にはそのポートに対するデータが無くなった旨を示すTX\_\_EOBC\*信号をアサートした場合も同じで、TXMEMCYCビットがクリアされる。

#### 【0087】

TRANSMIT LIST 510は、RX BUF 520、522の1つにCTの動作モードでそれぞれの受信先ポートへ直接送信すべきデータがあるかどうかを表示するCTのビット配列TXCTCYC[28:0]を含む。HASH REQ LOGIC 532は、最初の packets・データの転送で対応するTXCTCYCビットをセットする。HSBコントローラ505は、対応する受信先のポートに対するデータ転送の最終のライト・サイクルでTXCTCYCビットをクリアする。

10

#### 【0088】

TRANSMIT LIST 510は、それぞれのポートがCT動作モードでデータ・パケットを転送しているかどうかを表すアクティブのCTのビット配列TXACTCYC[28:0]を含む。HASH REQ LOGIC 532は、そのパケットがCTモードで転送すべきものであると判断すれば、対応するTXACTCYCビットをセットする。FIFO制御ブロック529は、パケットがCTモードからミッドパケット暫定CTモードに変更されるとき、メモリ212への格納のためのMCB 404への最初のデータ転送の間にTXACTCYCビットをクリアする。HSBコントローラ505もパケットの最終転送でTXCTCYCビットをクリアする。

#### 【0089】

20

WEIGHT FACTORS 508は、ポートPORT0~PORT28のそれぞれについてポート・ウエイト・ファクタの配列PORTWTx[4:0]を含む。“x”は特定のポート番号を表す。PORTWTウエイト・ファクタは一意であって、ポートの優先権をユーザがプログラミングできるように、ユーザによって予めプログラミングされていることが望ましい。受信および送信の動作にそれぞれの異なったウエイト・ファクタを定義することができるが、示した実施例においては、受信と送信の両方のケースについて、各ポートに同じウエイト・ファクタを割り当てている。

#### 【0090】

図14は、RX受信ポーリング状態マシン502の受信ポーリング動作を表す状態図である。RX受信ポーリング状態マシン502の主たる機能は、PKT\_\_AVAILm\*信号のモニタ、優先権カウンTRXPORTBUFxの割り当て、およびRECEIVE LIST 509内のRXPRTMASKビットの設定である。状態間の移り変わりは、CLK信号の遷移もしくはサイクルおよびSTROBE\*信号の状態に基づいている。最初に、パワーアップとコンフィギュレーションで受信優先権カウンTRPCOUNTはゼロに設定され、RXポーリング状態マシン502は初期アイドルリング状態550に入る。また、PKT\_\_AVAILm\*信号に対応するRXINCCNTBY[7:0]論理ビットがクリアされる。RXポーリング状態マシン502は、STROBE\*信号がアサートされない間、すなわちSTROBE\*信号がハイ、つまりロジック1のときは状態550に留まっている。STROBE\*信号がロウにアサートされたとき、動作は1CLK待ち状態(RxPollWait)552に移る。

30

40

#### 【0091】

サンプリングで検知されたSTROBE\*信号のアサートにตอบสนองして、QCデバイス202、TPI 220、およびPCB 406は、ひとつのCLKサイクル後にそれぞれPKT\_\_AVAILm\*信号、言い換えればPKT\_\_AVAIL[7:0]\*信号の対応する1つをアサートする。このようにして、動作はひとつのCLKサイクル後に状態554に進み、それぞれのPKT\_\_AVAIL[7:0]\*信号のポーリングを開始する。動作は状態554から状態556に入り、それから状態558さらに状態560へとCLK信号の経時的なサイクルに追従して移る。動作は状態560から状態554へ戻り、STROBE\*信号がアサートされている間はこのループを継続する。しかし、STROBE\*信号は周期的であり、1CLKサイクル間抑止され、そして次の3CLKサイクル間再ア

50

サートされるのが望ましい。こうして、もし  $STROBE^*$  信号がステップ 560 でディ  
アサートされると動作は状態 550 に戻る。状態 554、556、558、および 560  
のそれぞれにおいて、初期アービトレーション・カウンタ論理演算が実行すべき論理演算  
が残存するか否かを判断する  $RPCOUNT$  番号との比較における  $RXNEWCNT$  およ  
び  $RXACTCNT$  の増分に基づいて実行される。

#### 【0092】

もしステップ 554 において初期アービトレーション・カウンタ論理演算が真であれば、  
それぞれの  $QC$  デバイス 202 および  $TP1$  220 の最初のポート、および  $PCB$  4  
06 について 1 ~ 9 と呼称する 9 回の論理演算が実行される。ここで、最初の 8 動作は  $P$   
 $ORT0$ 、 $POR T4$ 、 $POR T8$ 、 $POR T12$ 、 $POR T16$ 、 $POR T20$ 、 $POR T24$ 、および  $POR T28$  にそれぞれ対応する。8 つのポート論理演算 1 ~ 8 の各々  
について、 $PKT\_AVAILm^*$  信号の対応する 1 つが対応する  $RXPRTMSK$  ビッ  
トと比較されて要求を受容するかどうか決定される。 $RXPRTMSK$  ビットが予めセ  
ットされていない場合にあり得る事象であるが、もし 1 つのポートについて要求が受け付  
けられると、そのポートに  $RXPORTBUFx$  優先権番号が割り当てられる。また、対  
応する  $RXPRTMSK$  ビットがロジック 1 にセットされてポートからのそれ以上の要求  
をマスクし、そして対応する  $RXINCCNTBY$  ビットがロジック 1 にセットされる。  
9 番目の論理演算は  $RPCOUNT$  の増分を実行される。

#### 【0093】

$POR T0$  について、もし  $PKT\_AVAIL[0]^*$  信号がアサートされないか、ある  
いはもし  $RXPRTMSK[0]$  がロジック 1 に等しいと、優先権が既に設定されている  
のであって、それは  $POR T0$  がサービスされるまで変更されることはない。しかし、も  
し  $PKT\_AVAIL[0]^*$  信号がロウにアサートされ、かつ  $RXPRTMSK[0]$   
がロジック 0 であれば、対応する優先権カウンタ  $RXPORTBUF0$  は  $WTPRIOR$   
 $ITY$  フラグがウエイト・ファクタに従って優先権を表示している場合、対応するウエ  
イト・ファクタ  $RXPORTWT0$  に等しく設定される。しかし、もし  $WTPRIORIT$   
 $Y$  フラグが偽であれば、 $RXPORTBUF0$  は  $RPCOUNT$  に等しくセットされる。  
そして、 $RXPRTMSK[0]$  および  $RXINCCNTBY$  ビットが両方ともロジック  
1 にセットされる。 $RXPRTMSK[0]$  マスクをセットすれば、 $POR T0$  のさらな  
るポーリング要求を受け付けることになる。 $RXINCCNTBY$  ビットは  $PKT\_AV$   
 $AIL[0]^*$  信号に対応しており、状態 554 における残りの論理演算に用いられて  $P$   
 $ORT0$  に優先権の値が設定されたことを表示する。

#### 【0094】

$POR T4$  に対応する 2 番目の論理演算において、もし  $PKT\_AVAIL[1]^*$  信号  
がアサートされないか、あるいはもし  $RXPRTMSK[4]$  がロジック 1 に等しいと、  
優先権が既に設定されているのであって、それは  $POR T4$  がサービスされるまで変更さ  
れることはない。しかし、もし  $PKT\_AVAIL[1]^*$  信号がロウにアサートされ、  
かつ  $RXPRTMSK[4]$  がロジック 0 であれば、対応する優先権カウンタ  $RXPORT$   
 $BUF4$  は  $WTPRIORITY$  フラグがウエイト・ファクタに従って優先権を表示し  
ている場合、対応するウエイト・ファクタ  $RXPORTWT4$  に等しく設定される。しか  
し、もし  $WTPRIORITY$  フラグが偽であれば、優先権カウンタ  $RXPORTBU$   
 $F4$  は  $RPCOUNT$  プラス  $RXINCCNTBY[0]$  くセットされる。このようにし  
て、もし  $WTPRIORITY$  が偽であれば、 $RXPORTBUF4$  には  $POR T0$  に優  
先権の値が設定されていない場合に優先権番号として  $RPCOUNT$  が割り当てられ、  
 $POR T0$  に優先権番号が設定されている場合は  $RPCOUNT + 1$  の優先権番号が与え  
られる。これによって、 $POR T0$  と  $POR T4$  に同じ優先権番号が割り当てられないこ  
とが保証される。 $RXPRTMSK[4]$  はそれからロジック 1 にセットされ、さらなる  
ポーリング要求は無視される。このようにして、各ポートに割り当てられる優先権番号は  
、そのポートに予め決められたウエイト・ファクタであるか、もしくは優先権番号は  $RP$   
 $COUNT$  に加えてより小さいポート番号と同時に割り当てられた優先権番号を持ってい

10

20

30

40

50

るポートの数である。

#### 【0095】

次の6つの論理演算は2番目の論理演算と同様である。PCB 406に対応する8番目の論理演算において、もしPKT\_\_AVAIL[7]\*信号がロウにアサートされていないか、あるいはもしRXPRMSK[28]がロジック1に等しいと優先権が既に設定されているのであって、それはPCB 406がサービスされるまで変更されることはない。しかし、もしPKT\_\_AVAIL[1]\*信号がロウにアサートされていて、かつRXPRMSK[28]がロジック0であれば、対応するPCB 406の優先権カウンTRXPORTBUF28はWTPRIORITYフラグがウエイト・ファクタに従って優先権を表示している場合、対応するウエイト・ファクタRXPORTWT28に等しく設定される。しかし、もしWTPRIORITYフラグが偽であれば、優先権カウンTRXPORTBUF28はRPCOUNTプラスRXINCCNTBY[6:0]の「ビット合計」に等しくセットされる。RXINCCNTBY[6:0]の「ビット合計」は、その前に7回のポート論理演算において割り当てられた優先権番号の値の数である。従って、PCB 406に与えられる優先権番号は予め決められているウエイト・ファクタか、もしくはその優先権番号はRPCOUNTに加えてより小さいポート番号と同時に割り当てられた優先権番号を持っているポートの数である。9番目の論理演算は状態554で実行され、RPCOUNTを状態554において優先権が割り当てられたポートの数に等しいRXINCCNTBY[7:0]のビット合計だけ増分する。この演算により、状態556で実行される1組の論理演算のためにRPCOUNTが増分されることが保証される。

#### 【0096】

例えば、PKT\_\_AVAIL[7]\*信号の最初の多重化されたビットに関連するすべてのポート、すなわちPORT0、PORT4、PORT8、PORT12、PORT16、PORT20、PORT24、およびPORT28が状態554で同時に要求を出し、RPCOUNTが最初から0のままで、前に設定されていて対応するようなRXPRMSKビットが存在せず、そしてWTPRIORITYが偽であれば、状態554において対応する優先権カウンTRXPORTBUFx(x=0、4、8、12、16、20、24、および28)に対し、それぞれ優先権番号0、1、2、3、4、5、6、および7が割り当てられる。それからRPCOUNTが8に等しくセットされる。別の例として、サービスを要求しているポートがPORT4、PORT12、およびPORT20のみの場合、もしWTPRIORITYが偽でRPCOUNTが3に設定されていれば、優先権カウンTRXPORTBUFx(x=4、12、20)にそれぞれ0、1、および2の優先権番号が割り当てられる。ビット合計の演算によって、複数のポートが同時にサービスを要求しているとき、各ポートに一意的番号を与えられることが保証される。このようにして、優先権番号は先着順、すなわちFCFS(First-Come, First-Served)の優先権スキームに従って割り当てられるが、同時割り当ての処理には特定の順序が予め決められる。

#### 【0097】

状態556、558、および560における論理演算は、もし初期アービトレーション・カウンタ論理演算が真で、それぞれのQCデバイス202およびTPI 220の2番目のポート、つまりポートPORT1、PORT5、PORT9、PORT13、PORT17、PORT21、およびPORT25に関連するPKT\_\_AVAIL[6:0]\*信号に基づいた8つの論理演算が実行され、そして状態554の8番目の論理演算がCPU230へのポートPORT28について繰り返されれば、状態554での論理演算と同様である。状態558において、それぞれのQCデバイス202およびTPI 220の3番目のポート、つまりポートPORT2、PORT6、PORT10、PORT14、PORT18、PORT22、およびPORT26に関連する7つの論理演算がPKT\_\_AVAIL[6:0]\*信号に基づいて実行され、状態554の8番目の論理演算がCPU 230へのポートPORT28について繰り返される。状態560において、そ

れぞれのQCデバイス202およびTPI220の4番目のポート、つまりポートPORT3、PORT7、PORT11、PORT15、PORT19、PORT23、およびPORT27に関連する7つの論理演算がPKT\_\_AVAIL[6:0]\*信号に基づいて実行され、状態554の8番目の論理演算がCPU230へのポートPORT28について繰り返される。状態556、558、および560のそれぞれにおいて、最後の論理演算が実行されて前述と同様にRPCOUNTがRXINCCNTBYビットのビット合計だけ増分される。

#### 【0098】

図19は、TX送信ポーリング状態マシン503の送信ポーリング動作を表す状態図である。TX送信ポーリング状態マシン503の動作はRX受信ポーリング状態マシン502の動作と同様で、状態550、552、554、556、558、および560にそれぞれ相似の状態561、562、564、566、558、および570を含む。しかし、TPCOUNTがRPCOUNTに代わり、初期アービトレーション・カウンタ論理演算は実行すべき論理演算が残存するかどうかを判断するTPCOUNT番号との比較におけるTXNEWCNTおよびTXACTCNTの増分に基づいて実行される。BUF\_\_AVAILm\*信号がPKT\_\_AVAILm\*信号に代わり、TXPRTMASKビットがRXPRTMASKビットに代わる。また各ポートの等式では、TXPRTMASKビットとTXMEMCYC、TXCTACTCYC、およびTXCTCYCビット配列の対応するビットに基づいた論理項との論理積が求められる。特に、EPSM 210またはメモリ212内に受信先のポートが送信すべきデータがある場合にのみ当該ポートに優先権が割り当てられるよう、TXMEMCYC、TXCTACTCYC、およびTXCTCYCビット配列の論理和が求められる。さらに、TXPORTBUFx優先権カウンタがRXPORTBUFx優先権カウンタに代わり、TXPORTWTウエイト・ファクタがRXPORTWTウエイト・ファクタに代わり、そしてTXINCCNTBYビットがRXINCCNTBYビットに代わる。このようにして、各ポートおよびPCB 406の表示はSTROBE\*信号に応答してBUF\_\_AVAIL\*信号のそれぞれ1つによるものとなり、TXポーリング状態マシン503はTPCOUNTを用い、FCFSあるいはウエイト・ファクタに基づいて優先権番号を割り当て、それに応じて優先権を設定する。

#### 【0099】

要求しているポートの各々に対する優先権の割り当て、および対応するポーリング・マスクビットの設定に備えてポーリング・ロジック501が周期的あるいは連続的にSTROBE\*信号をトグルし、ポート104、110、およびPCB 406のそれぞれのPKT\_\_AVAILm\*およびBUF\_\_AVAILm\*信号を監視する機能は高い評価に値する。割り当てられる優先権は、もしWTPRIORITYが真であれば予めプログラミングされているウエイト・ファクタに基づくか、あるいはもしWTPRIORITYが偽であればFCFSに基づく。与えられた優先権は、そのポートがサービスされるまでそのままに留まっている。後述するように、最終的にそのポートはサービスを受け、そのマスクビットはクリアされる。

#### 【0100】

アービタ513~516は、いくつかのアービトレーション・スキームの1つに基づいてポート104、110、およびPCB 406間における選択を行う。ここで、特定のアービトレーション・スキームをユーザがプログラミングすることも可能である。最初はラウンドロビン法であって、これによりポートがPORT1、PORT2、...、PORT28といったような任意の順序でチェックされるか、あるいはその順序はPORTWTxレジスタ内に予めプログラミングされているWEIGHT FACTORS 508で選択される。示した実施例においては、ラウンドロビン法による割り当てにWEIGHT FACTORSが用いられており、それぞれのRXPORTBUFxおよびTXPORTBUFxカウンタにプログラミングされている。RX NWアービタ513はRXNEWCNT優先権番号を用いてこれを増分し、RX ACTアービタ514はRXACTCNT優先権番号を用いてこれを増分し、TX NWアービタ515はTXNEWCNT優先

10

20

30

40

50

先権番号を用いてこれを増分し、TX CTアービタ516はTX CT CNT優先権番号を用いてこれを増分する。ラウンドロビン法では、RXアービタ513および514は、それぞれRX IN QUE [ ]の値を調べてサービスを要求しているアクティブな受信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(RX NEW CNT、RX ACT CNT)をアクティブなポートのRX PORT BUF x カウント内の値と比較して次にサービスされるべきポートの有無を確認する。また、TXアービタ515、516は、それぞれTX IN QUE [ ]の値を調べてサービスを要求しているアクティブな送信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(TX NEW CNT、TX CT CNT)をアクティブなポートのTX PORT BUF x カウント内のカウント値と比較して次にサービスされるべきポートの有無を確認する。WEIGHT FACTORSは特定の順序を決めるので、ポートはラウンドロビンの方式で序列される。

10

#### 【0101】

2番目のアービトレーション・スキームはFCFSであり、その場合WTPRIORITYは偽であって、ポートはRX PORT BUF x およびTX PORT BUF x 優先権番号で表されているサービスを要求した順序でサービスを受ける。FCFSにおける動作は、前述したようにRX PORT BUF x およびTX PORT BUF x カウントがRPCOUNTおよびTPCOUNTの値に従ってプログラミングされる点を除き、ラウンドロビンの動作と同様である。この場合、RXアービタ513および514は、それぞれRX IN QUE [ ]の値を調べてサービスを要求しているアクティブな受信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(RX NEW CNT、RX ACT CNT)をアクティブなポートのRX PORT BUF x カウント内の値と比較して次にサービスされるべきポートの有無を確認する。また、TXアービタ515、516は、それぞれTX IN QUE [ ]の値を調べてサービスを要求しているアクティブな送信ポートの存在如何を確認し、それからそのそれぞれの優先権番号(TX NEW CNT、TX CT CNT)をアクティブなポートのTX PORT BUF x カウント内のカウント値と比較して次にサービスされるべきポートの有無を確認する。RPCOUNTおよびTPCOUNTは特定の順序を決めるので、ポートはFCFSの方式で序列される。

20

#### 【0102】

もう1つのスキームはウェイト優先権スキームであり、その場合WTPRIORITYは真であって、RX PORT WT x およびTX PORT WT x 番号がRX PORT BUF x およびTX PORT BUF x レジスタの対応する1つにコピーされ、優先権の決定に使用される。しかし、RXアービタ513、514はRX HIGH PRIORITY番号から優先権を決め、TXアービタ515、516はTX HIGH PRIORITY番号から優先権を決定する。RX HIGH PRIORITY番号は、アクティブな受信ポートのRX PORT BUF x カウント内における最高の優先権番号(すなわち1番小さい数)を識別することによって決定される。ここで、アクティブな受信ポートはRX IN QUEの値で判断される。同様に、TX HIGH PRIORITY番号は、アクティブな送信ポートのTX PORT BUF x カウント内における最高の優先権番号(すなわち1番小さい数)を識別することによって決定される。ここで、アクティブな送信ポートはTX IN QUEの値で判断される。このようにして、ウェイト・ファクタが最高のアクティブな(すなわちサービスを要求している)ポートが毎回選択されて加重優先権割り当て法の機能が遂行される。

30

40

#### 【0103】

RX NWアービタ513は、ポートPORT0 ~ PORT28で受信されたすべての新しいパケット・ヘッダのデータおよびSnFモードのパケット・データの続きを処理し、そのデータはRX BUF 520、522のいずれか1つに転送される。RX NWアービタ513は、RX NEW CNT番号を更新し、RECEIVE LIST 509をチェックして受信決定基準に合致しているポートはPORT0 ~ PORT28のいずれであるかを判断する。RX NWアービタ513の受信決定基準に適合するポートは、そのRX IN QUEビットがアサートされていて、そのRX ACT CYCビットがアサートさ

50

れていないポートである。RX NWアービタ513の受信決定基準として、さらにRX INQUEとRX MEMCYCビットの両方がアサートされているポートも含まれる。RX NWアービタ513は、その受信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、RX NWアービタ513はMAINアービタ512に対してリード・サイクルを1回実行すべく要求する。RX NWアービタ513がMAINアービタ512によって次に選択されたとき、RX NWアービタ513はサービスを受けるべく選択されたポートのRX INQUEビットをクリアする。このプロセスをRX NWアービタ513は連続的に繰り返す。

#### 【0104】

TX CTアービタ516は、RX BUF 520、522の中のデータを受信先のポートへ通常のCT動作モードで転送する。TX CTアービタ516は、TX NEWCNT番号を更新し、TRANSMIT LIST 510をチェックして送信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。TX NWアービタ516の送信決定基準に適合するポートは、それぞれのTX INQUEおよびTX CTCYCビットがアサートされているポートである。TX CTアービタ516は、その送信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、TX CTアービタ516は選択したRX BUF 520、または522からデータを選ばれた受信先ポートへ送信すべく、MAINアービタ512に対してライト・サイクルを1回実行するよう要求する。TX CTアービタ516がMAINアービタ512によって次に選択されたとき、TX CTアービタ516はサービスを受けるべく選択されたポートのTX INQUEビットをクリアする。このプロセスをTX CTアービタ516は連続的に繰り返す。

#### 【0105】

RX ACTアービタ514は、(RX NWアービタ513が処理する)新しいパケットの1回目のリード・サイクルを除き、後続のパケット・データを通常のCT動作モードで動作している送信元のポートからCT BUF 528へ転送する。RX ACTアービタ514は、RX ACTCNT番号を更新し、RECEIVE LIST 509をチェックしてその受信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。RX ACTアービタ514の受信決定基準に適合するポートは、そのRX INQUEおよびRX ACTCYCビットがアサートされており、そのRX MEMCYCビットがアサートされていないポートである。RX ACTアービタ514は、その受信決定基準を満たしている複数のポート間で、選択した前述のアービトレーション・スキームに従って調停を行う。1つのポートを選択してサイクルを定義した後、RX ACTアービタ514は選択された送信元ポートからCT BUF 528へデータを転送すべく、MAINアービタ512に対してリード・サイクルを1回実行するよう要求する。RX ACTアービタ514がMAINアービタ512によって次に選択されたとき、RX ACTアービタ514はサービスを受けるべく選択されたポートのRX INQUEビットをクリアする。このプロセスをRX ACTアービタ514は連続的に繰り返す。

#### 【0106】

MAINアービタ512は、CT BUF 528へのCTモードの各リード・サイクルに続いて、CT BUF 528内のデータをHASH REQ LOGIC 532に指示される受信先ポートへ転送するためのライト・サイクルを1回実行する。MAINアービタ512は、RX ACTアービタ514にCTデータをCT BUF 528へ転送させる前に受信先のポートが使用中かどうかをチェックする。MAINアービタ512は、もし受信先ポートが使用中であることを確認すれば、それぞれのRX MEMCYCビットをセットし、送信元ポートのそれぞれのRX ACTCYCビットをクリアし、送信元と受信先のポートの動作モードをミッドパケット暫定CTモードに変更する。

10

20

30

40

50

## 【0107】

TX NWアービタ515は、TX BUF 524および526のいずれかから、データをHSB 206へSnFの動作モードで転送する。TX NWアービタ515は、TX NEWCNT番号を更新し、TRANSMIT LIST510をチェックしてその送信決定基準に合致しているポートはPORT0～PORT28のいずれであるかを判断する。TX NWアービタ515の送信決定基準に適合するポートは、それぞれのTX INQUEおよびTX MEMCYCビットがアサートされており、それぞれのTX ACTCTCYCビットがアサートされていないポートである。TX NWアービタ515は、その送信決定基準を満たしている複数のポート間で、選択したアービトレーション・スキームに従って調停を行う。1つのポートを選択して、TX BUF 524および526のいずれかから選択された受信先ポートへのライト・サイクルを定義した後、TX NWアービタ515はMAINアービタ512に対してライト・サイクルを実行するよう要求する。TX NWアービタ515がMAINアービタ512によって次に選択されたとき、TX NWアービタ515はサービスを受けるべく選択されたポートのTX INQUEビットをクリアする。このプロセスをTX NWアービタ515は連続的に繰り返す。

10

## 【0108】

次に図24を参照する。EPSM 210内のMCB 404の詳細ブロック図である。MCB構成レジスタ448は図24に示されていないが以下に説明されており、ここで解説する多数の機能ブロックにより、必要に応じて適切な理解が得られる。MCB 404は、バス420を介してMCBインタフェース414に結合されているハッシュ・コントローラ602を含む。ハッシュ・コントローラ602は、メモリ212から取り出されたデータを格納するハッシュ・キャッシュ・テーブル603をオプションとして含む。ハッシュ・キャッシュ603を使用すれば、メモリ212から最近取り出されたデータに対する速いアクセスが可能となり、最近アクセスされた情報を取り出す場合に、もう一度メモリ・サイクルを実行する必要がなくなる。ハッシュ・コントローラ602は、バス610を介して4入力アドレス・マルチプレクサ(mux)630の1つの複線入力に結合されたアドレス/長さ/状態、AD/LN/ST(Address/Length/Status)出力を含む。AD/LN/ST出力は、メモリ212のアドレス、バースト・サイクルを実行すべきか否かを決定するランザクションの長さ、およびリード/ライト(R/W)信号、バイト・イネーブル、ページ・ヒット信号、ロック信号といった種々の状態信号を定義する。DRAM要求/許可/ストロブ/制御、DRAM RQ/GT/STB/CTL(DRAM Request/Grant/STrobe/Control)制御628は、DRAMメモリ・アービタ638およびハッシュ・コントローラ602のDRAM RQ/GT/STB/CTL入力に結合されている。mux 630の出力はDRAMメモリ・コントローラ636のAD/LN/ST入力に供給され、DRAMメモリ・コントローラ636はメモリ・バス214を介して、さらにメモリ212に結合されている。ハッシュ・コントローラ602は、DRAMメモリ・コントローラ636からデータ・バス618を介してデータを受け取るためのデータ入力(DIN)を持っている。

20

30

## 【0109】

RX HCBインタフェース601は、MDO[31:0]信号を含むバス420に結合されており、4入力データ・マルチプレクサ(mux)632の1番目の複線入力にバス620を介してデータを供給するためのデータ出力(DOUT)を含む。ここでmux 632は、その出力をDRAMコントローラ636のMemDataOut入力に供給する。RX HCBインタフェース601は、DRAM RQ/GT/STB/CTL信号628のストロブおよび制御信号を受け取るためのSTB/CTL入力を含む。RXコントローラ604はバス420に結合されており、マルチプレクサ630の2番目の入力にバス612を介して結合されているAD/LN/ST出力を持っている。RXコントローラ604は、mux 632の2番目の入力にバス622を介して結合されているデータ出力DOUT、バス618に結合しているデータ入力DIN、静的RAM(SRAM)650関連のSRAM RQ/GT/STB/CTL信号654を受け取るためのSRA

40

50



M RQ / GT / STB / CTL 入力、および DRAM RQ / GT / STB / CTL 信号 628 を受け取るための DRAM RQ / GT / STB / CTL 入力を持っている。

#### 【0110】

TX HCB インタフェース 605 は、MDI [31:0] 信号を含むバス 420 に結合されており、バス 618 に結合されているデータ入力 DIN と DRAM RQ / GT / STB / CTL 信号 628 のストロークおよび制御信号を受け取る STB / CTL 入力を持っている。TX コントローラ 606 はバス 420 に結合されており、mux 630 の 3 番目の入力にバス 614 を介して供給される AD / LN / ST 出力、mux 632 の 3 番目の入力にバス 624 を介して結合されているデータ出力 DOUT、バス 618 に結合されているデータ入力 DIN、SRAM RQ / GT / STB / CTL 信号 654 を受け取るための SRAM RQ / GT / STB / CTL 入力、および DRAM RQ / GT / STB / CTL 信号 628 を受け取るための DRAM RQ / GT / STB / CTL 入力を持っている。PCB インタフェース 424 は、マルチプレクサ 630 の 4 番目の入力にバス 616 を介して結合されている AD / LN / ST 出力、マルチプレクサ 632 の 4 番目の入力にバス 626 を介して結合されているデータ出力 DOUT、バス 618 に結合されているデータ入力 DIN、SRAM RQ / GT / STB / CTL 信号 654 を受け取るための SRAM RQ / GT / STB / CTL 入力、および DRAM RQ / GT / STB / CTL 信号 628 を受け取るための DRAM RQ / GT / STB / CTL 入力を持っている。

10

#### 【0111】

20

ハッシュ・コントローラ 602、RX コントローラ 604、TX コントローラ 606、PCB インタフェース 424、RX HCB インタフェース 601、および TX HCB インタフェース 605 は、それぞれ STB 信号を用いてデータ・フローを同期させるが、STROBE \* 信号のアサートで、データがいつリード・サイクルに有効であるか、あるいはデータがいつライト・サイクルに取り出されるかを判断する。CTL 信号は、例えばデータ・サイクルの完了時を表示する信号のような種々の制御信号である。

#### 【0112】

DRAM アービタ 638 はさらに、メモリ制御信号 (MEMCTL) で DRAM コントローラ 636 に結合し、マルチプレクサ制御信号 (MUXCTL) をマルチプレクサ 630、632 の選択入力に供給する。MEMCTL 信号は、一般に各メモリ・サイクルの開始と終了を表示する。このように、ハッシュ・コントローラ 602、RX コントローラ 604、TX コントローラ 606、および PCB インタフェース 424 は、それぞれの要求信号をアサートすることによって、メモリ 212 に対してメモリ・サイクルを実行するために DRAM コントローラ 636 へのアクセスの調停を行う。DRAM アービタ 638 は要求信号を受け取って、要求しているデバイス 602、604、606、および 424 の 1 つに対応する許可 (GT) 信号をアサートすることにより、そのデバイスに対してアクセスを許可する。いったんアクセスが許可されると、DRAM アービタ 638 はマルチプレクサ 630 および 632 への MUXCTL 信号をアサートし、デバイス 602、604、606、および 424 のうち選択された 1 つが必要に応じてメモリ・サイクルを実行すべく DRAM コントローラ 636 に対するアクセスを可能とし、そして MEMCTL 信号の 1 つがアサートされて DRAM コントローラ 636 に対しサイクルの開始を示す。DRAM コントローラ 636 は、MEMCTL 信号の 1 つをアサートまたは抑止してメモリ・サイクルの完了を示す。

30

40

#### 【0113】

ハッシュ・コントローラ 602 は、HASH REQ LOGIC 532 と交信してハッシュ手順を実行し、HASH REQ LOGIC 532 に格納されている新しいパケット・ヘッダの処理方法を決定する。ハッシュ・コントローラ 602 は、アサートされた HASH\_\_REQ \* 信号を検知し、HASH\_\_DA\_\_SA [15:0] 信号から送信元および受信先のメディア・アクセス制御 (MAC) 信号を取り出し、HASH\_\_STATUS [1:0] を判定するために、そしてもし受信先のポート番号がメモリ 212 内に予

50

め格納されていれば、それをHASH\_DSTPR[T[4:0]]上に供給するためにハッシュ手順を実行する。RXコントローラ604およびRX HCBインタフェース601は、RX BUF 520、522からのデータを制御し、メモリ212へ転送する。TXコントローラ606およびTX HCBインタフェース605は、主としてメモリ212からのデータを制御し、TX BUF 524、526へ転送する。PCBインタフェース424によって、CPU 230はメモリ212、およびSRAM 650のメモリ内のデータにより直接的にアクセスすることができる。

#### 【0114】

トローラ604およびRX HCBインタフェース601は、RX BUF 520、522からのデータを制御し、メモリ212へ転送する。TXコントローラ606およびTX HCBインタフェース605は、主としてメモリ212からのデータを制御し、TX BUF 524、526へ転送する。PCBインタフェース424によって、CPU 230はメモリ212、およびSRAM 650のメモリ内のデータにより直接的にアクセスすることができる。

10

#### 【0115】

SRAM 650はSRAMコントローラ652に結合しており、SRAMコントローラ652はさらにRXコントローラ604、TXコントローラ606、およびPCBインタフェース424にバス653を介して結合している。SRAMアービタ651は、制御信号SCTLでSRAMコントローラ652に結合しており、さらにPCBインタフェース424によるSRAM 650へのアクセスを制御するためにSRAM RQ/GT/S TB/CTL信号654、およびDRAMアービタ638によるDRAMコントローラ636へのアクセス制御と同様に、TXコントローラ606およびRXコントローラ604にバス653を介して結合している。

20

#### 【0116】

MCB 404は、本明細書で後に詳述するように、パケット制御レジスタおよびその他のデータを格納するSRAM 650を含む。パケット制御レジスタは、ポートごとのRECEIVE SECTOR CHAIN、ポートごとのTRANSMIT PACKET CHAIN、およびメモリ212の空きメモリ・セクタのFREEPOOL CHAINへの1組のポインタを含む。パケット制御レジスタは、さらにネットワーク102内におけるパケット・データの流れの制御を可能とする制御情報やパラメータを含む。メモリ212は、隣接した同一サイズの複数のセクタで編成されているパケット・メモリ・セクションを含む。これらのセクタは、初期にはアドレス・ポインタ、あるいは同様な手段で相互にリンクされてをFREEPOOL CHAIN形成している。ポートからパケット・データが受け取られると、これらのセクタはFREEPOOL CHAINから取り出され、そのポートのRECEIVE SECTOR CHAINに追加される。さらにそのパケットは、それが送信時に送られるべき1つまたは複数の受信先のポートの1つまたは複数のTRANSMIT PACKET CHAINにリンクされる。バス653によって、RXコントローラ604、TXコントローラ606、およびCPUインタフェース436はメモリ212内のデータのパケット・チェーンへのポインタを含んでいるパケット制御レジスタにアクセスすることができる。

30

40

#### 【0117】

DRAMコントローラ636は、メモリ212内のデータを保持するためのメモリ・リフレッシュ・ロジック660を含む。リフレッシュ・ロジック660は、メモリ・バス214に結合されているFPM DRAM、EDO DRAM、あるいは同期DRAMのような各種のメモリのタイプに従って動作する順応性を備えている。このようにして、CPU 230はリフレッシュの機能が不要となり、動作能率およびパフォーマンスが向上する。MCB構成レジスタ448内にある10ビットのメモリ・リフレッシュ・カウンタ(MRC)は、リフレッシュ要求間のクロック・サイクルの数を定義する。その期間は15.26  $\mu$ sに等しいかそれより短いことが望ましい。既定値は208hであり、“h”は16進数を示すが、これによって30 nsのCLKサイクルでのリフレッシュ期間はおよ

50

そ15.60  $\mu$ sとなる。MRCカウンタはタイムアウトでDRAMアービタ638への信号REFREQをアサートし、DRAMアービタ638はDRAMコントローラ636へのMEMCTL信号の1つをアサートし、メモリ・リフレッシュ・ロジック660に対しリフレッシュ・サイクルを実行するよう指示する。MCB構成レジスタ448は、メモリ212のメモリのタイプ、速度、および構成を定義するメモリ制御レジスタ(MCR)を含む。例えば、MCRの2ビットはメモリのタイプがFPM、EDO、および同期DRAMのいずれであるかを表す。別の1ビットは、メモリの速度が50および60 nsのいずれであるかを示す。その他のビットは、選択したタイプのDRAMの特定のモードを定義し、パリティ・エラーのような誤りも表示する。

#### 【0118】

次に図25を参照する。PCB 406の詳細ブロック図である。CPUバス218がCPUインタフェース432の中のCPUインタフェース・ロジック700に結合しており、CPUインタフェース・ロジック700は、さらにQC/CPUバス204とインタフェースするためにバス701を経由してQC/CPUインタフェース702に結合している。CPUインタフェース・ロジック700は、FIFO 430内の16バイトの受信バッファRX BUF 706にデータを供給し、これがMCBバス428上のデータをアサートする。MCBバス428は、CPUインタフェース・ロジック700にデータを供給すべく、これもまたFIFO 430内にある16バイトの送信バッファTX BUF 708にデータを入れる。MCBインタフェース426はCPUインタフェース・ロジック700とMCBバス428との間のデータの流れを制御する。CPUインタフェース・ロジック700は、バス信号703でRX BUF 706、TX BUF 708、およびMCBインタフェース426と結合している。

#### 【0119】

CPUインタフェース・ロジック700は、バス442を介してレジスタ・インタフェース440に結合されており、レジスタ・インタフェース440によってEPSM 210内の他の構成レジスタにアクセスが可能となる。CPUインタフェース・ロジック700は、割り込みレジスタ、構成レジスタ、パケット情報レジスタ、メモリ関連のレジスタ、設定/状態レジスタ、インタフェース/監視(モニタ)レジスタ、統計レジスタ、モード・レジスタ、アービトレーション・レジスタなどのような、CPU 230の入出力(I/O)空間を定義する。

#### 【0120】

CPU 230は、パワーアップとコンフィギュレーションの間にPCBレジスタ704内の初期値ないしは既定値をプログラミングする。例えば、CPU 230はPCBレジスタ704内のPORT SPEED REGISTERのプログラミングを行うが、これは各ポートの速度を定義するビットマップである。示した実施例では、10または100 MHzである。また、PORT TYPE REGISTERも定義されるが、これはQCとTLAN間のポートのタイプを定義するビットマップである。普通、これらのレジスタは動作中に変更されることはないが、必要に応じて再プログラミングすることもできる。

#### 【0121】

PCBレジスタ704のその他のレジスタは動作中に使用される。例えば、PCBレジスタはINTERRUPT SOURCEレジスタおよびPOLLING SOURCEレジスタを含む。INTERRUPT SOURCEレジスタは1組の割り込みビット、MCB\_\_INT、MEM\_\_RDY、PKT\_\_AVAIL、BUF\_\_AVAIL、ABORT\_\_PKT、およびSTAT\_\_RDYを含む。PKT\_\_AVAILおよびBUF\_\_AVAIL割り込みビットは、PCB\_\_PKT\_\_AVAIL\*およびPCB\_\_BUF\_\_AVAIL\*信号にそれぞれ対応する。少なくとも1つのCPU\_\_INT\*信号がCPU 230に用意され、このCPU\_\_INT\*信号がアサートされたときCPU 230がINTERRUPT SOURCEレジスタを読み取って割り込み元を特定する。MCB\_\_INT割り込みビットは、割り込みがMCB 404内で発生したことをCPU 230に知らせ

10

20

30

40

50

る。MEM\_\_RDY 割り込みビットは、要求されたメモリ 212 のデータが FIFO 430 内に存在することを CPU 230 に通知する。PKT\_\_AVAIL 割り込みビットは、CPU 230 が処理すべきパケット・データが存在することを CPU 230 に通知する。BUF\_\_AVAIL 割り込みビットは、CPU 230 がパケット・データを送るために使用するバッファ・スペースがあることを CPU 230 に通知する。ABORT\_\_PKT は、ABORT\_\_IN\* 信号がアサートされたことを CPU 230 に通知する。STAT\_\_RDY 割り込み信号は、要求された QC デバイス 202 からの統計情報が FIFO 430 内に存在することを CPU 230 に通知する。POLLING SOURCE レジスタは、割り込みがマスクされてポーリング方式が適用されている場合の、各割り込みビットのコピーを含む。

10

#### 【0122】

CPU インタフェース・ロジック 700 は、FIFO 434 内の 64 バイトの受信バッファ RX BUF 710 にデータを供給し、これが HCB バス 438 上のデータをアサートする。FIFO 434 内の送信バッファ TX BUF 712 は、CPU インタフェース・ロジック 700 にデータを供給すべく、HCB バス 438 から受信データを受け取る。CPU インタフェース・ロジック 700 は、バス信号 705 で RX BUF 710、TX BUF 712、および QC/HCB インタフェース 436 と結合されている。QC/HCB インタフェース 436 は、CPU インタフェース・ロジック 700、RX および TX BUF 710、712、および HCB バス 438 と結合しており、HCB 402 と PCB 406 との間のデータ転送を制御する。

20

#### 【0123】

図 26 は、CPU インタフェース 700 の詳細ブロック図である。CPU 制御 / 状態信号 218 b は制御ロジック 713 にアサートされる。制御ロジック 713 は、CPU トラッカ状態マシン 717 およびオルターネット・メモリ・コントロール状態マシン 718 と結合している。CPU バス 218 のアドレス / データ・ポーション 218 a は多重化されたバスであり、PCB 406 の他の部分からのデータが CPU 230 への CPU アドレス / データ・ポーション 218 a 上でアサートされるべく、バス・イネーブル・ロジック 716 に供給される。CPU 230 はアドレス復号 / 要求生成ロジック 714 をアサートし、そのロジック 714 は複数の要求信号を CPU トラッカ状態マシン 717 およびオルターネット・メモリ・コントロール状態マシン 718 を含む PCB 406 の他の部分に供給する。1 組の CPU 情報ラッチ 715 は CPU 230 からアドレスおよびデータを受け取り、本明細書で後に詳述するように、PCB 406 の他の部分へのラッチされたアドレスおよびラッチされたデータをアサートする。CPU サイクルを監視し、制御するために、CPU 制御信号がアドレス復号 / 要求生成ロジック 714、CPU トラッカ状態マシン 717、およびオルターネット・メモリ・コントロール状態マシン 718 間に供給される。

30

#### 【0124】

図 27 は、QC/HCB インタフェース・ロジック 702 の詳細ブロック図である。QC/HCB インタフェース・ロジック 702 は、CPU 230 と QC デバイス 202 との間で、例えば CPU 230 の 32 ビットと QC デバイス 202 の 16 ビット間のフォーマット変換のような、一般に比較的トランスペアレントなインタフェースを実現するように動作する。REGISTER REQUEST 信号がアドレス復号 / 要求生成ロジック 714 から CPU トラッカ状態マシン 717 に供給され、CPU トラッカ状態マシン 717 は、16 ビットと 32 ビット間のフォーマット変換のためにディスアセンブリ / アセンブリ状態マシン 722 に結合されている。ディスアセンブリ / アセンブリ状態マシン 722 は、バス 701 を介して CPU インタフェース 700 と、および QC/CPU バス 204 を介して QC デバイス 202 とそれぞれインタフェースするために、1 組のデータ、アドレス、制御信号ドライバ / レシーバ 724 に結合している。統計バッファ 726 は、QC/CPU バス 204 から統計データおよびその他の情報を受け取り、そのデータをバス 701 を介して CPU インタフェース 700 に供給する。STATISTICS REQ

40

50

UEST信号が、アドレス復号/要求生成ロジック714からディスアセンブリ/アセンブリ状態マシン722とQC/CPUバス状態マシン730に結合している、スタティクス・リクエスト状態マシン728に供給される。QC/CPUバス状態マシン730はさらに、ディスアセンブリ/アセンブリ状態マシン72および1組のデータ、アドレス、制御信号ドライバ/レシーバ724に結合している。このようにして、ポート104の統計およびその他の情報収集、さらにポート104の構成変更のために、CPU230はデータの流れやHSB 206の動作を妨げることなくQCデバイス202に対して比較的完全で独立したアクセスができるようになっている。

#### 【0125】

CPU230は、PCBレジスタ704内のQC STATISTICS INFORMATIONレジスタに書き込むことによってEPSM 210に対しQCデバイス202から統計および状態情報を取り出すよう要求する。CPU 230は、QCデバイス202の1つに対応する番号、ポート番号、指定したポートに関する開始レジスタの番号、および指定したポートについて読み取るべきレジスタの数を供給して統計情報を要求する。図27に示されるように、QC STATISTICS INFORMATIONレジスタへの書き込みによってQC STATISTICS REQUEST信号がアサートされる。統計リクエスト状態マシン728は、1組のデータ、アドレス、制御信号ドライバ/レシーバ724を経由してQC/CPUバス204上で指示された要求を行う。CPUインタフェース700は、当該のCHIP SELECT<sub>m</sub>\*信号を用いて1つか複数の当該のQCデバイス202に対して必要なリード・サイクルを実行し、その情報を統計バッファ726に書き込む。

#### 【0126】

要求されたデータがすべて取り出されて統計バッファ726に格納されると、CPUインタフェース700はPCBレジスタ内のPOLLING SOURCEレジスタのSTAT\_\_RDYビットを更新し、INTERERRUPT SOURCEレジスタ内のSTAT\_\_RDY割り込みビットをセットする。EPSM210はCPU230へのCPU\_\_INT\*信号をアサートし、CPU230はこれに応答してINTERERRUPT SOURCEレジスタを読み取り、割り込み元を特定する。もし割り込みがマスクされていれば、CPU230はポーリング・ルーチン中にPOLLING SOURCEレジスタのSTAT\_\_RDYビットを検知する。このようにして、CPU230は要求が割り込みか、割り込みがマスクされていればポーリングのメカニズムによって完了したことを判断する。もしポーリング・メカニズムを適用するのであれば、プログラミングによってSTAT\_\_RDY割り込みを必要に応じてマスクすることができる。CPU230は、応答方式により1つまたは連続した複数のプロセッサ・サイクルで、統計バッファ726から統計情報をすべて取り出す。CPUバス218上のプロセッサ・サイクルは標準どおりのプロセッサ・バス・サイクルでよいが、大量データの転送にはバーストのサイクルが望ましい。

#### 【0127】

勿論いくつかの別の実施形態が企図される。第1の別の実施形態においては、CPU230がQCデバイス202のいずれかに対応する番号を供給するだけで、EPSM210が応答してQCデバイス202のすべてのポートのすべてのレジスタ306のデータを全部収集する。第2の代案実施例においては、CPU 230がグローバルな統計情報の要求を出すだけで、すべてのQCデバイス202のすべてのレジスタ306の情報が収集される。しかし、CPU230は一回につきポート104の1つだけの情報を必要とする点に留意する。

#### 【0128】

CPU230が、EPSM 210に対するただ1回の要求でポート104のいずれに関する統計情報をも、すべて取り出すことができることは高い評価に値する。特に、要求を出す場合はQC STATISTICS INFORMATIONレジスタが1つのコマンドでCPU230によって書き込まれる。その後CPU230は、QCデバイス202からの応答の待機に拘束されることなく、自由に他のタスクを実行に移ることができる。

その代わりにE P S M 210がQ C / C P Uバス204を介して個々の統計読み取り要求を実行し、全部のデータを収集する。C P U230に対する通知が割り込み信号、もしくはポーリング・メカニズムによって行われ、C P U230は要求したすべての情報を取り出すことができる。その結果、C P U230のプロセッサ時間の使用効率が向上する。

#### 【0129】

図28は、C P Uインタフェース700とM C B 404間のインタフェースの詳細ブロック図である。アドレス復号/要求生成ロジック714からのメモリ要求信号が、アドレス生成ロジック746およびF I F O状態/割り込み生成ロジック742に結合しているF I F Oアクセス状態マシン740に供給される。R X B U F 706およびT X B U F 708を含むF I F Oブロック748が、アドレス生成ロジック746とF I F O状態/割り込み生成ロジック742に結合している。アドレス生成ロジック746およびF I F O状態/割り込み生成ロジック742は、バス703を介してC P Uインタフェース700と、およびM C Bバス428を介してM C B 404とそれぞれインタフェースするために、両方とも1組のデータ、アドレス、制御信号ドライバ/レシーバ744に結合している。

10

#### 【0130】

図29は、C P Uインタフェース700とH C B 402間のインタフェースの詳細ブロック図である。アドレス復号/要求生成ロジック714からのパケット読み出し要求信号が、T X B U F 712を含む送信バッファ762に結合されている送信パケット状態マシン760に供給される。アドレス復号/要求生成ロジック714からのパケット書き込み要求信号が、R X B U F 710を含む受信バッファ770に結合されている受信パケット状態マシン768に供給される。送信バッファ762および受信バッファ770は、バス705を介してC P Uインタフェース700と、およびH C Bバス438を介してH C B 402とそれぞれインタフェースするために、両方とも1組のデータ、アドレス、制御信号ドライバ/レシーバ764に結合している。

20

#### 【0131】

次に図30を参照する。T P I 220の簡略ブロック図であり、これの全体を示している。T P I 220は、H S B 206とP C Iバス222との間に介在してデータ転送を行い、T L A N 226とE P S M 210との間でネットワーク・データの受け渡しを行う。T P I 220はH S B 206上でスレーブとして動作し、E P S M 210のポーリングに応答し、そしてQ Cデバイス202と同じようにE P S M 210とデータの受け渡しを行う。P C Iバス222側では、T P I 220がP C Iバス222を介して4つのT L A N 226 ( P O R T 24、P O R T 25、P O R T 26、およびP O R T 27 ) のそれぞれとネットワーク・データの受け渡しを行う。

30

#### 【0132】

T P I 220は、H S Bコントローラ804、P C Iバス・コントローラ802、およびメモリ806を含む。P C Iバス・コントローラ802は、P C Iバスの標準に従ってP C Iバス222とインタフェースし、T P I 220とP C Iバス222との間のデータ転送を簡便化する。P C Iバス標準は、I n t e l A r c h i t e c t u r e L a bとその業界のパートナー各社によって定義されているものである。H S Bコントローラ804は、H S B 206の定義済み動作に従ってH S B 206とインタフェースし、T P I 220とE P S M 210との間のデータ転送を簡便化する。メモリ806は1個所に集中あるいは分散配置することができ、複数のデータ・バッファ807および1つの制御リスト・メモリ808を含む。データ・バッファ807は、P C Iバス222とH S B 206との間のデータ転送を簡便化するための一時的なメモリとして機能する。制御リスト・メモリ808はP C Iバス222上における各T L A N 226のバス・マスタ動作を簡便化する。

40

#### 【0133】

次に図31を参照する。T P I 220の詳細ブロック図である。T P I 220は、P C Iバス222とのインタフェースに用いられるバッファ、ドライバ、および関連の回路を

50

含んだ P C I バス・インタフェース・ロジック 8 1 0 を含む。本実施例の P C I バス 2 2 2 は、データ幅が 3 2 ビットで 3 3 M H z のクロック周波数で動作する。しかし、P C I バス 2 2 2 のデータ幅は特にこれでもよく、また動作クロックも、例えば 6 6 M H z といった任意の、あるいは使用可能ないずれの周波数でも構わないことはもとより理解されている。T P I 2 2 0 は P C I アービタ 8 1 1 を含み、これが P C I バス 2 2 2 へのアクセスとこれの制御について T L A N 2 2 6、T P I 2 2 0、および C P U 2 3 0 のそれぞれの間で調停を行う。特に、T L A N 2 2 6、T P I 2 2 0、および C P U 2 3 0 は、それぞれいくつかの要求信号 R E Q m の 1 つをアサートして P C I バス 2 2 2 の制御を要求する。R E Q m 信号は P C I アービタ 8 1 1 に受け取られる。P C I アービタ 8 1 1 は、応答してそれぞれの許可信号 G N T m をアサートすることによって要求しているデバイスの 1 つに制御を許可する。P C I アービタ 8 1 1 は必要に応じて他のアービトレーション・スキームを適用することもできるが、図解した実施形態においては、P C I アービタ 8 1 1 による調停はラウンドロビン法に基づいている。1 つの T L A N 2 2 6 に P C I バス 2 2 2 の制御を許可した後で、P C I アービタ 8 1 1 は T L A N 選択信号 ( T S E L m ) をアサートしてその特定の T L A N 2 2 6 を識別する。

#### 【 0 1 3 4 】

T P I 2 2 0 は、T P I 2 2 0 と H S B 2 0 6 とのインタフェースに用いるバッファ、ドライバ、および関連の回路を含んだ H S B データ転送インタフェース・ロジック 8 1 9 を含む。H S B データ送信インタフェース・ロジック 8 1 9 は、H S B 2 0 6 上における同時リード/ライト・サイクルのためにリード・ラッチ 8 1 9 a およびライト・ラッチ 8 1 9 b を含む。H S B データ転送インタフェース・ロジック 8 1 9 は、E P S M 2 1 0 のポーリングに応答し、H S B 2 0 6 上で実行されているサイクルを監視するために、ポート状態ロジック 8 2 0 を含む。特にポート状態ロジック 8 2 0 は、S T R O B E \* 信号が E P S M 2 1 0 によってアサートされればそれを検知し、応答して P K T \_ A V A I L [ 6 ] \* および B U F \_ A V A I L [ 6 ] \* 信号を T P I 2 2 0 のデータ状態に基づいて多重化の方式でアサートする。ポート状態ロジック 8 2 0 は、R E A D \_ O U T \_ P K T [ 6 ] \* および W R I T E \_ I N \_ P K T [ 6 ] \* 信号をそれぞれアサートし、T P I 2 2 0 に意図された H S B 2 0 6 上でのリードおよびライト・サイクルも検知する。T P I 2 2 0 から E P S M 2 1 0 への H S B バス 2 0 6 を介したパケット・データの転送中、ポート状態ロジック 8 2 0 は転送されているデータがパケットの始め、またはパケットの終わりであれば、それぞれ S O P \* または E O P \* 信号を H S B 2 0 6 のバス・サイクルの期間アサートする。E P S M 2 1 0 から T P I 2 2 0 への H S B バス 2 0 6 を介したパケット・データの転送中、ポート状態ロジック 8 2 0 は S O P \* または E O P \* 信号を読み取って、受信されているデータがパケットの始めであるか、あるいはパケットの終わりであるかを判断する。

#### 【 0 1 3 5 】

データ・バッファ 8 0 7 はいくつかの双方向 F I F O データ・バッファ、8 0 7 a 、8 0 7 b、8 0 7 c、および 8 0 7 d ( 8 0 7 a - d ) を含み、それぞれは 3 2 ビット幅の送信バッファ ( T P I T X F I F O ) および 3 2 ビット幅の受信バッファ ( T P I R X F I F O ) を含む。示した実施形態において、データ・バッファ 8 0 7 a、8 0 7 b、8 0 7 c、および 8 0 7 d は、それぞれポート P O R T 2 4、P O R T 2 5、P O R T 2 6、および P O R T 2 7 に対応する。各 T P I R X F I F O は、P C I バス 2 2 2 を介してそれぞれの T L A N 2 2 6 からデータを受け取り、そのデータは T P I 2 2 0 により H S B 2 0 6 を介して E P S M 2 1 0 に送られる。各 T P I T X F I F O は、H S B 2 0 6 を介して E P S M 2 1 0 からデータを受け取り、そのデータは T P I 2 2 0 により P C I バス 2 2 2 を介してそれぞれの T L A N 2 2 6 へ送られる。

#### 【 0 1 3 6 】

受信リスト復号ロジック 8 1 2 は P C I バス・インタフェース・ロジック 8 1 0 に結合されており、少なくとも 1 つの受信制御リストを制御リスト・メモリ 8 0 8 の一部である受信制御リスト・メモリ ( R X C N T L L I S T ) 8 0 8 a に格納する。受信リスト復

10

20

30

40

50

号ロジック 8 1 2 は、P C I バス 2 2 2 上のアドレスとしてアサートされた R E C E I V E L I S T M E M O R Y B A S E A D D R E S S に応答し、P C I バス 2 2 2 へのデータとして R X C N T L L I S T 8 0 8 a からの受信制御リストの書き込みを行う。示した実施形態においては、R X C N T L L I S T 8 0 8 a は一時に 1 つの受信制御リストを保持する。特に、それぞれの T L A N 2 2 6 は P C I バス 2 2 2 の制御権を得て R E C E I V E L I S T M E M O R Y B A S E A D D R E S S を P C I バス 2 2 2 上でアサートし、対応する受信制御リストを R X C N T L L I S T 8 0 8 a から受け取る。受信制御リストは、T L A N 2 2 6 が使用する P A C K E T D A T A M E M O R Y B A S E A D D R E S S を含み、これは受信データを格納する場所を示すアドレスである。それぞれのポートからのデータ・パケットの受信に応答し、T L A N 2 2 6 は再び P C I バス 2 2 2 の制御権を得て、受信データ・パケットからのデータを、予め取り出してある受信制御リスト内に格納されているアドレスを用いて T P I 2 2 0 へ転送する。本明細書で後に詳述するように、T L A N 2 2 6 は調停を行って P C I バス 2 2 2 の制御を許可され、P A C K E T D A T A M E M O R Y B A S E A D D R E S S を P C I バス 2 2 2 上でライト・サイクル中にアサートする。

10

#### 【 0 1 3 7 】

受信データ復号ロジック 8 1 3、P C I R X F I F O 制御ロジック 8 1 7、P C I アービタ 8 1 1、および F I F O 同期ロジック 8 1 8 が、P C I バス・インタフェース・ロジック 8 1 0 から対応する T P I R X F I F O への受信データの流れを制御する。P C I R X F I F O 制御ロジック 8 1 7 は、P C I バス・インタフェース・ロジック 8 1 0 からのデータを受け取る入力、およびそれぞれが対応する T P I R X F I F O に結合されているいくつかの選択可能な出力を含む。P C I アービタ 8 1 1 は T S E L m 信号を F I F O 同期ロジック 8 1 8 に供給し、これが P C I R X F I F O 制御ロジック 8 1 7 への対応する P C I バッファ選択信号 ( P B S E L m ) をアサートし、P C I バス 2 2 2 へのアクセスが許可されている特定の T L A N 2 2 6 に基づいて適当な T P I R X F I F O を選択する。受信データ復号ロジック 8 1 3 は、P C I バス 2 2 2 上でライト・サイクルを実行中の T L A N 2 2 6 によってアサートされた P A C K E T D A T A M E M O R Y B A S E A D D R E S S を受け取って復号化し、応答して P C I R X F I F O 制御ロジック 8 1 7 への受信イネーブル信号 ( R E N ) をアサートして選択した T P I R X F I F O にデータを渡す。

20

30

#### 【 0 1 3 8 】

P C I バス 2 2 2 と H S B 2 0 6 との間における双方向データ・フローは、データ・バッファ 8 0 7 を介して実現されることに留意する。1 つの実施形態において、P C I バス 2 2 2 と H S B 2 0 6 は 3 3 M H z といい等しい速度で動作するが、代案の実施形態では異なったクロック周波数で動作することも考えられる。例えば別の実施形態において、H S B 2 0 6 が 3 3 M H z で動作し、一方 P C I バス 2 2 2 で 6 6 M H z で動作する。クロックの速度が異なっても、T P I 2 2 0 の機能が遂行されてデータ・フローを処理して同期が実現される。データ・バッファ 8 0 7 a - d のそれぞれの T P I R X F I F O および T P I T X F I F O は、データの書き込みと読み出しのためにポインタを両端に保持したサーキュラ・バッファとしての機能の遂行が望ましい。F I F O 同期ロジック 8 1 8 は、一般に各 F I F O の両端のポインタの同期、保持、および更新のために動作し、適当な T P I F I F O との正しいデータの読み書きを保証する。

40

#### 【 0 1 3 9 】

前述したように、各 T P I R X F I F O はサーキュラ・バッファとして機能を遂行する。P C I R X F I F O 制御ロジック 8 1 7 はいくつかの P C I 受信ポインタ ( P C I R X P T R ) を含み、選択された T P I R X F I F O 内の 1 D W O R D ( 3 2 ビット ) のデータを受け取る次のロケーションを指示あるいはアドレスするために、それぞれの T P I R X F I F O に 1 つのポインタが充てられている。同様に、H S B R X F I F O 制御ロジック 8 2 1 が各 T P I R X F I F O の他端にあり、いくつかの P C I 受信「シンクロナイズド」ポインタ ( P C I R X S P T R ) を含み、これらの

50



ポインタは、それぞれが対応する1つのPCI RX PTRのシンクロナイズされたコピーである。適当なTPI RX FIFOを選択するためのPBSELm信号とともに、FIFO同期ロジック818も複数のPCIカウンタ信号(PCNTm)の対応する1つをアサートし、PCI RX FIFO制御ロジック817内の当該のPCI RX PTRの同期的な更新すなわち増分を行う。FIFO同期ロジック818は、さらに複数のHSBカウンタ信号(HCNTm)の対応する1つをアサートし、HSB RX FIFO制御ロジック821内の当該のPCI RX S PTRの同期的な更新すなわち増分を行う。このように、それぞれのTPI RX FIFOの両端に1つずつ用意されたポインタによって、データを挿入すべき場所が指示される。

#### 【0140】

PCI TX FIFO制御ロジック816は、TPI TX FIFOのいずれかの中でデータを検出し、送信すべきデータを持っているTPI TX FIFOに対応するTLAN226に対してコマンドを送るため、TPI220にPCIバス222の制御を要求させ、その制御を得させる。PCI TX FIFO制御ロジック816は、1組のTPI制御レジスタ846から当該のTLAN226のアドレスにアクセスする。TPI220は当該のTLAN226にコマンドを書き込み、TRANSMIT LIST MEMORY BASE ADDRESSを用意し、TLAN226にそのTRANSMIT LIST MEMORY BASE ADDRESSを使用するTPI220から送信制御リストを続いて要求させる。

#### 【0141】

送信リスト・デコード・ロジック814は、PCIバス・インタフェース・ロジック810に結合されており、少なくとも1つの送信コントロール・リストをコントロール・リスト・メモリ808の一部である送信コントロール・リスト・メモリ(TX CNTL LIST)808bに格納する。送信リスト・コントロール・ロジック814は、PCIバス222上のアドレスとしてアサートされた送信リスト・メモリ・ベース・アドレス(TRANSMIT LIST MEMORY BASE ADDRESS)に応答し、PCIバス222へのデータとしてTX CNTL LIST808bからの送信コントロール・リストの書き込みを行う。示した実施例においては、TX CNTL LIST808bは、一時に1つの送信コントロール・リストを保持する。このようにして、それぞれのTLAN226はPCIバス222の制御権を得て、TRANSMIT LIST MEMORY BASE ADDRESSをPCIバス222上でアサートし、対応する送信コントロール・リストをTX CNTL LIST808bから受け取る。送信コントロール・リストを取り出した後、TLAN226はPCIバス222を要求し、そのバスの制御権を得ることによってその送信コントロール・リストを実行し、リード・サイクルを1回実行して、TPI220の対応するTPI TX FIFOからパケット・データ・メモリ・ベース・アドレス(PACKET DATA MEMORY BASE ADDRESS)を用いてデータを取り出す。

#### 【0142】

送信データ・デコード・ロジック815、PCI TX FIFOコントロール・ロジック816、PCIアービタ811、およびFIFO同期ロジック818が、データ・バッファ807の各TPI TX FIFOからPCIバス222へのデータの流れを制御する。PCI TX FIFOコントロール・ロジック816は、PCIバス・インタフェース・ロジック810へデータを供給する出力、およびそれぞれがTPI TX FIFOの対応する1つに結合されているいくつかの選択可能な入力を含む。TLAN226がデータを読み取るべくPCIバス222上でリード・サイクルを実行するとき、PCIアービタ811はTSELm信号をFIFO同期ロジック818に供給し、これがPCI TX FIFOコントロール・ロジック816へのPBSELm信号をアサートし、PCIバス222の制御権を持っている特定のTLAN226に基づいて、対応するTPI TX FIFOを選択する。送信データ・デコード・ロジック815は、TLAN226によってアサートされたPACKET DATA MEMORY BASE ADDRE

10

20

30

40

50

SSを受け取って復号化し、それに応答して、PCI TX FIFOコントロール・ロジック816への送信イネーブル信号(TEN)をアサートすることによって、選択されたTPI TX FIFOへのデータの転送を可能とする。PBSELM信号がPCI RX FIFOコントロール・ロジック817とPCI TX FIFOコントロール・ロジック816の両方に供給されること、そしてTENおよびREN信号によるPCI RX FIFOコントロール・ロジック817とPCI TX FIFOコントロール・ロジック816との間の選択が、サイクルのタイプ、およびデータ・フローの方向に依存していることに留意する必要がある。

#### 【0143】

示された本実施例において、各TPI TX FIFOはサーキュラ・バッファとして機能 10  
 能を遂行する。PCI TX FIFOコントロール・ロジック816はいくつかのPCI送信ポインタ(PCI TX PTR)を含み、1つのデワード(DWORD)のデータを読み出すべき次のロケーションを指示あるいはアドレス指定するために、それぞれのTPI TX FIFOに1つのポインタが充てられている。同様に、TPI TX FIFOの他端にある、本明細書で後に詳述するHSB TX FIFOコントロール・ロジック822は、いくつかのPCI送信「同期(シンクロナイズド)」ポインタ(PCI TX SPTR)を含み、これらのポインタは、それぞれが対応する1つのPCI TX PTRの同期されたコピーである。FIFO同期ロジック818は、PCI TX FIFOコントロール・ロジック816から1つのDWORDのデータがPCIバス222 20  
 に供給される度に、対応する1つのPCNTM信号をアサートして当該のPCI TX PTRを増分し、対応する1つのHCNTM信号をアサートして当該のPCI TX SPTRを増分する。このように、それぞれのTPI TX FIFOの両端に1つずつ用意されたポインタによって、データを読み出すべき場所が指示される。

#### 【0144】

HSB RX FIFOコントロール・ロジック821は、それぞれがTPI RX FIFOの対応する1つの出力に結合された幾つかの選択可能な入力を持っている。HSB RX FIFOコントロール・ロジック821は、HSB206上でアサートされるべきデータをHSBデータ転送インタフェース・ロジック819に供給するための1つの出力を持っている。HSB TX FIFOコントロール・ロジック822は、それぞれがTPI TX FIFOの対応する1つの入力に結合された幾つかの選択可能な出力を持つ 30  
 ている。HSB TX FIFOコントロール・ロジック822は、HSBデータ転送インタフェース・ロジック819からHSB206を介してデータを受け取るための1つの入力を持っている。

#### 【0145】

HSB RX FIFOコントロール・ロジック821、ポート状態ロジック820、およびFIFO同期ロジック818は、TPI220からEPSM210へのデータ転送中、データ・バッファ807a~807dのTPI RX FIFOとHSB206との間におけるデータの流れを制御する。ポート状態ロジック820は、HSB206上におけるリード・サイクルを示READ\_\_OUT\_\_PKT[6]\*信号がアサートとされたときにそれを検知し、選択されているポートの対応するTPI RX FIFOを識別すべく 40  
 PORT\_\_NO[1:0]信号をデコードする。特に、EPSM210は、PORT\_\_NO[1:0]信号00、01、10、または11をアサートして、ポートPORT24、PORT25、PORT26、またはPORT27にそれぞれ対応するデータ・バッファ807a、807b、807c、または807dの1つのTPI RX FIFOを選択する。ポート状態ロジック820は、FIFO同期ロジック818へのポート選択信号(PSELM)をアサートして選択されたポートを表示し、FIFO同期ロジック818が応答して対応するHSB選択信号(HBSELM)をアサートし、対応するTPI RX FIFOに結合されているHSB RX FIFO制御ロジック821の1つの出力を選択する。また、ポート状態ロジック820がHSBイネーブル信号(HREN)をアサートすることにより、HSB RX FIFO制御ロジック821は、HSB206上 50

でアサートされるべきデータをHSBデータ転送インタフェース・ロジック819に供給することができる。

#### 【0146】

HSB RX FIFOコントロール・ロジック821は、TP I RX FIFO内における特定のデータのロケーションを示すためのHSB受信ポインタ(HSB RX PTR)を、それぞれのTP I RX FIFOについて1つずつ含む。FIFO同期ロジック818は、HCNTm信号の対応する1つをアサートして、TP I RX FIFOからDWORDが1つ読み出される度に、選択されているTP I RX FIFOの対応するHSB RX PRTを更新すなわち減分する。また、PC I RX FIFOコントロール・ロジック817は、対応するHSB 受信「同期」ポインタ(HSB RX S PTR)を含み、これはFIFO同期ロジック818がPCNTm信号の対応する1つをアサートすることによって減分される。このように、HSB RX FIFOコントロール・ロジック821は、TP I RX FIFOのそれぞれについて2つのポインタを含み、PC I RX S PTRはデータを書き込むべき場所を指示し、HSB RX PTRはデータを読み出すべき場所を指示する。ポート状態ロジック820もこれらのポインタにアクセスし、各TP I RX FIFO内の有効なデータの量あるいは有効なデータ・バイト数を引き出す。このカウントは(TBUSの値に対応している)対応するRBSIZEと比較され、HSB206が、STROBE\*信号に応答して、PKT\_\_AVAIL[6]\*信号をアサートする方法を決定する。

#### 【0147】

HSB TX FIFOコントロール・ロジック822、ポート状態ロジック820、およびFIFO同期ロジックは、EPSM210からTP I 220へのデータ転送中、TP I TX FIFOとHSB206との間におけるデータの流れを制御する。ポート状態ロジック820はWRITE\_\_IN\_\_PKT[6]\*信号がアサートとされたときにそれを検知し、EPSM210がHSB206上で実行しているライト・サイクルの間に、PORT\_\_NO[1:0]信号からポート番号を検出する。ポート状態ロジック820はそれに応答して、PSELm信号およびHSB送信イネーブル信号(HTEN)をアサートし、当該するTP I TX FIFOを示す。FIFO同期ロジック818はそれに応答して、HBSELm信号をアサートし、当該TP I TX FIFOに対してHSB TX FIFOコントロール・ロジック822の対応する入力を選択する。HTEN信号によってHSB TX FIFOコントロール・ロジック822がイネーブルされ、HSBデータ転送インタフェース・ロジック819から選択されたTP I TX FIFOにアサートすべきデータを受け取る。

#### 【0148】

HSB TX FIFOコントロール・ロジック822は、それぞれのTP I TX FIFOについて1つのHSB送信ポインタ(HSB TX PTR)を含み、これによって、データを書き込むべきTP I TX FIFO内の特定のロケーションが指示される。FIFO同期ロジック818はHCNTm信号の対応する1つをアサートし、選択されたTP I TX FIFOに1つのDWORDが書き込まれる度に、その選択されたTP I TX FIFOの対応するHSB TX PRTを更新すなわち増分する。また、PC I TX FIFOコントロール・ロジック816は、対応するHSB送信「同期」ポインタ(HSB TX S PTR)を含み、これは、FIFO同期ロジック818がPCNTm信号の対応する1つをアサートすることによって増分される。このように、HSB TX FIFOコントロール・ロジック822はTP I TX FIFOのそれぞれについて2つのカウントを含み、PC I TX S PTRはデータを読み出すべき場所を指示し、HSB TX PTRはデータを書き込むべき場所を指示する。ポート状態ロジック820もこれらのポインタにアクセスし、各TP I TX FIFO内の使用可能なスペース量あるいは空のデータ・バイト数を取り出す。このカウントは(TBUSの値に対応している)対応するXBSIZEと比較され、HSB206がSTROBE\*信号に応答して、BUF\_\_AVAIL[6]\*信号をアサートする方法を決定する。

## 【 0 1 4 9 】

T P I 2 2 0 内には 1 組の T P I P C I コンフィギュレーション・レジスタ 8 3 5 が用意されており、P C I バス 2 2 2 を介したアクセスのために、P C I バス・インタフェース・ロジック 8 1 0 に結合されている。また、T P I コントロール・レジスタ 8 4 6 が用意されており、T P I 2 2 0 内の各種のデバイス、および P C I バス 2 2 2 を介したアクセスのために、P C I バス・インタフェース・ロジック 8 1 0 に結合されている。これらのレジスタ 8 4 6 および 8 3 5 の内容や構造は、後に詳述する。H S B データ転送インタフェース・ロジック 8 1 9 は、P A C K E T S I Z E タグ・レジスタ 8 1 9 c も含む。H S B データ転送インタフェース・ロジック 8 1 9 は、E P S M 2 1 0 から送られる各パケット・データの最初の D W O R D を捉え、パケット・サイズ ( P A C K E T S I Z E ) タグ・レジスタ 8 1 9 c に格納し、該レジスタ 8 1 9 c の内容を送信リストデコード・ロジック 8 1 4 の T X C N T L L I S T に書き込む。

10

## 【 0 1 5 0 】

次に図 3 2 を参照する。各 T L A N 2 2 6 の構成と機能を示すブロック図である。T L A N 2 2 6 は、イーサネット ( E t h e r n e t ) ・ポート 1 1 0、P C I バス・インタフェース 8 2 4、およびイーサネット・ポート 1 1 0 と P C I バス・インタフェース 8 2 4 との間に結合されたメモリ 8 2 5 を含む。

## 【 0 1 5 1 】

イーサネット・ポート 1 1 0 は、対応するネットワーク 1 1 2 との間におけるパケット・データの送受信のために、1 0 0 M b のイーサネット・セグメント 1 1 4 の適合するコネクタを受容するための適宜のソケットを含む。イーサネット・ポート 1 1 0 は、受信したパケット・データをメモリ 8 2 5 内のデータ・バッファ 8 2 6 に供給する。イーサネット・ポート 1 1 0 はデータ・バッファ 8 2 6 からデータを取り出し、そのパケット・データをイーサネット・セグメント 1 1 4 に送信する。

20

## 【 0 1 5 2 】

T L A N 2 2 6 は、その動作を制御するための 1 組のレジスタ 8 2 8 をメモリ 8 2 5 内に含む。レジスタ 8 2 8 は、外部のデバイスが P C I バス 2 2 2 を介してコマンドを挿入できるようにするために、コマンド・レジスタ 8 2 8 a を含む。レジスタ 8 2 8 は、外部のメモリから P C I バス 2 2 2 を介してコマンド・リストをアクセスするためのアドレスを格納する、チャンネル・パラメータ・レジスタ 8 2 8 b をさらに含む。コマンド・レジスタ 8 2 8 a は、T L A N 2 2 6 に対し、コマンド・リストを取り出して実行するように指示するための ( 示していないが ) G O ビットを含む。コマンド・レジスタ 8 2 8 a は、T L A N 2 2 6 に対し、( R X の場合 ) 受信コマンド・リストを、そして ( T X の場合 ) 送信コマンド・リストを取り出して実行するように指示するための ( 示していないが ) R X / T X ビットも含む。メモリ 8 2 5 は現在のコントロール・リストを格納するためのリスト・バッファ 8 2 7 を含み、さらにリスト・バッファ 8 2 7 は、現在の受信・コントロール・リストを格納するための受信コントロール・リスト・バッファ 8 2 7 a、およびカレントの送信コントロール・リストを格納するための送信コントロール・リスト・バッファ 8 2 7 b を含む。

30

## 【 0 1 5 3 】

P C I バス・インタフェース 8 2 4 は、P C I バス 2 2 2 に結合し、データ転送中に P C I バス 2 2 2 のバス・マスタを動作させることによって、T P I 2 2 0 と T L A N 2 2 6 との間のデータ転送を制御するためのロジックを含む。T P I 2 2 0 や C P U 2 3 0 のような外部のデバイスは、チャンネル・パラメータ・レジスタ 8 2 8 b にアドレスを書き込み、コマンド・レジスタ 8 2 8 a にコマンドを書き込む。T L A N 2 2 6 はそれに応答して R E Q m 信号をアサートし、P C I バス 2 2 2 を仲裁に委ねる。G N T m 信号を受け取ると、T L A N 2 2 6 は指示されたコマンド・リストを受け取ってリスト・バッファ 8 2 7 に格納するため、P C I バス 2 2 2 上で 1 サイクルを実行する。コマンドは、R X / T X ビットが T X にセットされていれば送信コマンドとみなされ、R X / T X ビットが R X にセットされていれば受信コマンドとみなされる。

40

50

## 【 0 1 5 4 】

受信動作を開始するために、CPU 230は、受信リスト・メモリ・ベース・アドレス (RECEIVE LIST MEMORY BASE ADDRESS) をチャンネル・パラメータ・レジスタ 828b に書き込み、受信コマンドを各 TLAN 226 のコマンド・レジスタ 828a に書き込む。TLAN 226 は、応答して RECEIVE LIST MEMORY BASE ADDRESS を用いて受信コントロール・リストを取り出すべく、PCI バス 222 を要求する。TPI 220 は受信コントロール・リストを TLAN 226 に供給し、そして TLAN 226 は、データの受信を待ってから受信コントロール・リストを実行する。受信コントロール・リストは順方向ポインタを含み、TLAN 226 はそれを用いて次の受信コントロール・リストを取り出し、コントロール・リストのチェーン (連鎖) を形成する。しかし、望ましい実施例では、TPI 220 が各受信コントロール・リストの順方向ポインタを同一の RECEIVE LIST MEMORY BASE ADDRESS とともにロードする。ポート 110 からのデータが TPI 220 に受信される場合、PCI バス・インタフェース 824 は仲裁に委ねて、PCI バス 222 の制御権を得てから、その受信コントロール・リスト・バッファ 827a 内の受信コントロール・リストを実行して、データを PCI バス 222 を介して TPI 220 に転送する。データ・パケット全体の転送が完了したとき、TLAN 226 は、現在の受信コントロール・リストの順方向ポインタ内の RECEIVE LIST MEMORY BASE ADDRESS を使用し、新しく別の受信コントロール・リストを要求する。

10

## 【 0 1 5 5 】

20

送信動作について説明する。TPI 220 がその TPI TX FIFO のいずれかから送信すべきデータを検知し、仲裁に委ねて PCI バス 222 の制御権を獲得する。それから TPI RX FIFO は、送信リスト・メモリ・ベース・アドレス (TRANSMIT LIST MEMORY BASE ADDRESS) をそれぞれの TLAN 226 のチャンネル・パラメータ・レジスタ 828b に、送信コマンドをコマンド・レジスタ 828a に書き込む。TLAN 226 は、TRANSMIT LIST MEMORY BASE ADDRESS を用いて送信コントロール・リストを取り出すべく、PCI バス 222 を要求する。送信コントロール・リストが受け取られると、TLAN 226 はその送信コントロール・リストを送信コントロール・リスト・バッファ 827b に格納し、そして、格納されている送信コントロール・リストを実行してパケット・データを受け取る。送信コントロール・リストも順方向ポインタを含み、通常はこれを TLAN 226 が次のアドレスとして用いることによって次の送信コントロール・リストを受け取り、コントロール・リストのチェーンを形成する。ただし、示した実施例では、TPI 220 は各送信コントロール・リストの順方向ポインタをヌル値とともにロードする。従って、その送信コントロール・リスト・バッファ 827b 内の送信コントロール・リストの実行後は、TLAN 226 は TPI 220 が新しく別の送信コマンドを書き込むまで、待機することになる。

30

## 【 0 1 5 6 】

次に図 33 を参照する。該図はコントロール・リスト 830 を示している。これは受信と送信の両方のコントロール・リストの形式であり、さらに RX CNTL LIST 808a および TX CNTL LIST 808b の形式でもある。コントロール・リスト 830 は、FORWARD\_\_POINTER フィールド 831、PACKET\_\_SIZE フィールド 832a、CSTAT フィールド 832b、COUNT フィールド 833、および DATA\_\_POINTER フィールド 834 を含む。各フィールドは 32 ビットであるが、PACKET\_\_SIZE フィールド 832a と CSTAT フィールド 832b は、16 ビットのフィールドである。

40

## 【 0 1 5 7 】

FORWARD\_\_POINTER フィールドは、一般に複数のコントロール・リストをチェーン化するために使用される。受信動作については、FORWARD\_\_POINTER フィールド 831 がそれぞれのケースで同じ RECEIVE LIST MEMORY B

50

ASE ADDRESSであるので、TPI220が、RX CNTL LIST808aから何度も繰り返して供給する受信コントロール・リストをTLAN226が実行する。このように、各TLAN226は、そのカレントの受信コントロール・リストのFORWARD\_\_POINTERフィールド831内のRECEIVE LIST MEMORY BASE ADDRESSを使用して、ネットワーク112から次のデータ・パケットが受信されたとき、次の受信コントロール・リストを要求する。従って、受信動作に関しては、TLAN226に対してTPI220が動作開始コマンドを出す必要がない。送信動作については、TPI220が毎回同一のTX CNTL LIST808bからの送信コントロール・リストを実行する。しかし、TPI220はFORWARD\_\_POINTERフィールド831をヌル値(0000h)にセットし、従ってTPI220によって開始されたときは、TPI220およびそれぞれのTLAN226は1つの送信動作を実行する。いずれかのTPIRX FIFOの中でデータが検知されて、TPI220がTPIRX FIFOのそれぞれのTLANポート上で送信動作を行っていないとき、TPI220は送信コマンドをそれぞれのTLAN226に対して発生し、送信動作が開始される。それぞれのTLAN226はTX CNTL LIST808bから送信コントロール・リストを取り出し、その送信コントロール・リストを実行し、そしてFORWARD\_\_POINTERフィールド831のヌル値を検知したとき、デフォルトの状態に戻る。

#### 【0158】

PACKET\_\_SIZEフィールド832aは、通常データ・パケットのサイズを表示する。受信動作については、TPI220が最初にRX CNTL LIST808a内のPACKET\_\_SIZEフィールド832aをゼロにセットする。TLAN226がTPI220に対して1つのデータ・パケット全体の送信を完了した後、TLAN226は、RX CNTL LIST808aのPACKET\_\_SIZEフィールド832aおよびCSTATフィールド832bに対して最後のDWORDの書き込みを実行する。PACKET\_\_SIZEフィールド832aは実際のパケット・データのサイズでロードされ、CSTATフィールド832b内のフレーム完了ビットがセットされる。送信動作については、TX CNTL LIST808bのPACKET\_\_SIZEフィールド832aは、TPI220によってTLAN226に送信されるべきデータ・パケットのサイズでロードされる。HSBデータ転送インタフェース・ロジック819は、TX CNTL LIST808bのPACKET\_\_SIZEレジスタ・タグ819c内のパケット・サイズDWORDを送信リスト・デコード・ロジック814内のTX CNTL LIST808bに書き込む。そして、TPI220が前述したように送信コマンドを対応するTLAN226に書き込み、TX CNTL LIST808bの内容が送信コントロール・リストとしてTLAN226に対して要求されたときに供給される。

#### 【0159】

CSTATフィールド832bは、TPI220とTLAN226との間におけるコマンドおよび状態情報の受け渡しに使用される。TPI220はRX CNTL LIST808aのCSTATフィールド832bを最初にゼロにセットする。TLAN226からそれぞれのTPIRX FIFOへのパケット・データの転送が完了したとき、TPI220はRX CNTL LIST808a内のCSTATフィールド832bのフレーム完了ビット(ビット14)をセットすることによって、パケット・データ転送の完了を表示する。TPI220は、データ・パケットをHSB206を介してEPSM210へ転送を開始できる状態にあることをポート状態ロジック820に知らせる。そしてポート状態ロジック820は、それぞれのTPIRX FIFO内にEPSM210によるポーリングに応答して、EPSM210に対して送信可能なデータがあることを表示する。パケットの終わりは必ず転送しなければならないため、たとえばパケットの終わりのデータ量がRBSIZEもしくはTBUSの値に適合しない場合でも、同様である。

#### 【0160】

TPI220は、EPSM 10からのデータ・パケットの受信中におけるAL\_\_FCS

10

20

30

40

50

\_\_IN\* (またはFBPN\*) 信号の状態に基づいて、TX CNTL LIST 808 bのCSTATフィールド832b内のパス巡回冗長検査CRC (Cyclic Redundancy Check) ビットをセットする。TPI 220は、データ・パケットがCRCに使用されるデータを含んでいるかどうかを示すCRCビットをセットする。CRCを含むイーサネットのデータ・パケットには、パケット・データに加えて誤り検査に用いられる4バイトのCRCデータが入っている。

#### 【0161】

DATA\_\_POINTERフィールド834は、データ転送動作中にTLAN 226によってアサートされるべきPCIアドレスを指定する。このアドレスは、パケット・データ・メモリ・ベース・アドレス (PACKET DATA MEMORY BASE ADDRESS) であって、送信および受信動作の両方に同じものであることが望ましい。データ受信動作中、TLAN 226がPACKET DATA MEMORY BASE ADDRESSをアサートし、受信データ復号ロジック813がPCIバス222上のアドレスおよびライト・サイクルをデコードし、そして、選択されているTPI RX FIFO内へパケット・データが受容されるように、PCI RX FIFOコントロール・ロジック817をイネーブルする。データ送信動作中、TLAN 226がPACKET DATA MEMORY BASE ADDRESSをアサートし、送信データ復号ロジック815がアドレスおよび読み出し動作をデコードし、そしてTPI TX FIFOからのパケット・データの送信を促進するように、PCI TX FIFO制御ロジック816をイネーブルする。

#### 【0162】

COUNTフィールド833は、存在するデータの量あるいはDATA\_\_POINTERフィールド834の現在値における使用可能なバッファ・スペースを示す。データ受信動作中、受信リスト・デコード・ロジック812は、COUNTフィールド833をTPIコントロール・レジスタ846のRCV\_\_DATA\_\_COUNTレジスタ847b (第8F図) 内に書き込まれる値に設定する。RCV\_\_DATA\_\_COUNTレジスタ847bの値でTPI 220が受信すべき最大パケット・サイズが決まる。既定値は1,518バイトであって、これはCRCの4バイトを含むイーサネット・データ・パケットの最大サイズである。データ送信動作中、TPI 220はCOUNTフィールド833をPACKET\_\_SIZEフィールド832aと同じ値に設定する。

#### 【0163】

次に図34を参照する。該図は、TPI 220に使用されるTPI PCIコンフィギュレーション・レジスタ835の定義を示している。TPI PCIコンフィギュレーション・レジスタ835は、TPI 220専用の追加的なレジスタ、およびすべてのPCIバスのアーキテクチャに共通のレジスタを含む。すべてのPCIバスに共通のレジスタは、DEVICE\_\_IDレジスタ836a、VENDOR\_\_IDレジスタ836b、状態 (STATUS) レジスタ837a、コマンド (COMMAND) レジスタ837b、CLASS\_\_CODEレジスタ838a、REV\_\_IDレジスタ838b、BISTレジスタ839a、HDR\_\_TYPEレジスタ839b、レイテンシすなわち待ち時間 (LATENCY) レジスタ839c、CACHELSレジスタ839d、MAXLATレジスタ845a、MINGNTレジスタ845b、INTPINレジスタ845c、およびINTLINEレジスタ845dである。

#### 【0164】

TPI 220専用のレジスタは、TPIコントロールIOベース・アドレス (CONTROL IO BASE ADDRESS) レジスタ840、TPIコントロール・メモリ・ベース・アドレス (CONTROL MEMORY BASE ADDRESS) レジスタ841、送信リスト・メモリ・ベース・アドレス (TRANSMIT LIST MEMORY BASE ADDRESS) レジスタ842、受信リスト・メモリ・ベース・アドレス (RECEIVE LIST MEMORY BASE ADDRESS) レジスタ843、およびパケット・データ・メモリ・ベース・アドレス (PACKET D

ATA MEMORY BASE ADDRESS)レジスタ844である。

#### 【0165】

初期化後、TPIコントロールIOベース・アドレス・レジスタ840にはTPIコントロール・レジスタ846のためのTPI CONTROL IO BASE ADDRESSが入っている。TPIコントロール・メモリ・ベース・アドレス・レジスタ841にはTPIコントロール・レジスタ846のためのTPI CONTROL MEMORY BASE ADDRESSが入っている。このように、TPIコントロール・レジスタ846は、PCIバス222の入出力とメモリ・スペースの両方でアクセスが可能である。送信リスト・メモリ・ベース・アドレス・レジスタ842には、送信リストデコード・ロジック814によってデコードされるTX CNTL LIST 808bのためのTRANSMIT LIST MEMORY BASE ADDRESSが入っている。受信リスト・メモリ・ベース・アドレス・レジスタ843には、受信リストデコード・ロジック812によってデコードされるRX CNTL LIST 808aのためのRECEIVE LIST MEMORY BASE ADDRESSが入っている。パケット・データ・メモリ・ベース・アドレス・レジスタ844には、TPI 220のデータ・バッファ807に対応するPACKET DATA MEMORY BASE ADDRESSが入っている。PACKET DATA MEMORY BASE ADDRESSは、送信リスト・デコード・ロジック814と受信リスト・デコード・ロジック812の両方によってデコードされる。

#### 【0166】

次に図35を参照する。該図は、TPI 220に使用されるTPIコントロール・レジスタ846の定義の図解である。TPIコントロール・レジスタ846は、RCV\_\_DATA\_\_COUNTレジスタ847b、XBSIZE3レジスタ848a、XBSIZE2レジスタ848b、XBSIZE1レジスタ848c、XBSIZE0レジスタ848d、RBSIZE3レジスタ849a、RBSIZE2レジスタ849b、RBSIZE1レジスタ849c、RBSIZE0レジスタ849d、NET\_\_PRI3レジスタ850a、NET\_\_PRI2レジスタ850b、NET\_\_PRI1レジスタ850c、NET\_\_PRI0レジスタ850d、TLAN0メモリ・ベース・アドレス(MEMORY BASE ADDRESS)レジスタ851、TLAN1メモリ・ベース・アドレス・レジスタ852、TLAN2メモリ・ベース・アドレス・レジスタ853、およびTLAN3メモリ・ベース・アドレス・レジスタ854を含む。

#### 【0167】

RCV\_\_DATA\_\_COUNTレジスタ847bは、TPI 220が処理した受信データ・パケットの最大サイズを格納する。TPI 220は、この値を取り出してRX CNTL LIST 08aのCOUNTフィールド833に入れる。XBSIZEレジスタ848a~dの各々は、それぞれのポートについてDWORD単位の送信バースト・サイズを保持している。すなわち、PORT 24にはXBSIZE0、PORT 25にはXBSIZE1、PORT 26にはXBSIZE2、そしてPORT 27にはXBSIZE3である。XBSIZEの送信バースト・サイズの値は、それぞれのポートに対してEP SM 210からデータを要求できるだけの十分なパケット・バッファ・スペースがそれぞれのTPI TX FIFOにあるかどうかを判定するとき、TPI 220のHSB TX FIFOコントロール・ロジック822およびポート状態ロジック820によって用いられる。RBSIZEレジスタ849a~dの各々は、それぞれのポートについてDWORD単位のHSB受信バースト・サイズを保持する。すなわち、PORT 24にはRBSIZE0、PORT 25にはRBSIZE1、PORT 26にはRBSIZE2、そしてPORT 27にはRBSIZE3である。RBSIZEの受信バースト・サイズの値は、それぞれのポートからEP SM 210に対する受信データ転送を要求できるだけの十分なパケット・データがそれぞれのTPI RX FIFOにあるかどうかを判定するとき、HSB RX FIFOコントロール・ロジック821およびポート状態ロジック820によって用いられる。図解した実施例において、XBSIZEおよびRBSIZEレジスタ84



8、849の値はそれぞれが等しく、またT B U Sの値とも等しい。しかし、X B S I Z Eレジスタ848およびR B S I Z Eレジスタ849は、必要に応じて任意のバースト転送値でプログラミングされる。

#### 【0168】

NET\_\_PRIレジスタ850は、それぞれのポートに関するそれぞれのネットワーク優先権の値を保持する。すなわち、PORT24にはNET\_\_PRI0、PORT25にはNET\_\_PRI1、PORT26にはNET\_\_PRI2、そしてPORT27にはNET\_\_PRI3である。これらの値は、送信リスト・デコード・ロジック814がそれぞれのポートの送信優先権を設定するために使用される。T L A N 0メモリ・ベース・アドレス・レジスタ851は、PORT24についてT L A N 0 MEMORY BASE ADDRESSというP C Iメモリ・アドレスを保持する。T L A N 1メモリ・ベース・アドレス・レジスタ852は、PORT25についてT L A N 1 MEMORY BASE ADDRESSというP C Iメモリ・アドレスを保持する。T L A N 2メモリ・ベース・アドレス・レジスタ853は、PORT26についてT L A N 2 MEMORY BASE ADDRESSというP C Iメモリ・アドレスを保持する。T L A N 3メモリ・ベース・アドレス・レジスタ854は、PORT27についてT L A N 3 MEMORY BASE ADDRESSというP C Iメモリ・アドレスを保持する。これらのレジスタのそれぞれを、起動時にC P U 230が各T L A N 226のアドレスを認識してから初期化する。これらの値はP C I T X F I F Oコントロール・ロジック816に供給され、このロジックがP C Iバス222上にそれぞれの送信コマンドを出してパケット送信動作を開始するために該値を使用する。

#### 【0169】

次に図36を参照する。該図は、ネットワーク・スイッチ102の初期化、起動あるいはリセット時におけるC P U 230のP C I初期化動作を図解したフローチャートである。最初のステップ855において、C P U 230はP C Iバス222のコンフィギュレーションを行い、それぞれのT L A N 226をP C Iメモリ・スペースにマッピングし、そして、このコンフィギュレーションをP C Iバス222を介してT P I P C Iコンフィギュレーション・レジスタ835に書き込む。P C Iバス222のコンフィギュレーションを行う手順は既知であり、ここではさらに説明しない。

#### 【0170】

特に、D E V I C E \_\_ I Dレジスタ836aは、標準のP C IデバイスIDレジスタであり、その値は0x5000hに設定される。V E N D O R \_\_ I Dレジスタ836bは標準のP C IベンダIDレジスタであり、その値は0x0E11hに設定される。S T A T U Sレジスタ837aは標準のP C Iデバイス状態レジスタである。C O M M A N Dレジスタ837bは標準のP C Iデバイス・コマンド・レジスタである。C L A S S \_\_ C O D Eレジスタ838aは標準のP C Iデバイス・クラス・コード・レジスタであり、その値は0x060200hに設定される。R E V \_\_ I Dレジスタ838bは標準のP C Iデバイス改定IDレジスタであり、その値は0x00hに設定される。B I S Tレジスタ839aは標準のP C I B I S T状態レジスタであり、その値は0x00hに設定される。H D R \_\_ T Y P Eレジスタ839bは標準のP C Iヘッダ・タイプ・レジスタであり、その値は0x80hに設定される。L A T E N C Y (待ち時間)レジスタ839cは標準のP C I待ち時間レジスタであり、C P U 230によって初期化される。C A C H E L S Zレジスタ839dは標準のP C Iキャッシュ・ライン・サイズ・レジスタであり、C P U 230によって初期化される。M A X L A Tレジスタ845aは標準のP C I最長待ち時間レジスタであり、その値は0x00hに設定される。M I N G N Tレジスタ845bは標準のP C Iデバイス・ミニマム・グラント・レジスタであり、その値は0x00hに設定される。I N T P I Nレジスタ845cは標準のP C Iデバイス割り込みピン・レジスタであり、その値は0x00hに設定される。I N T L I N Eレジスタ845dは標準のP C Iデバイス割り込みライン・レジスタであり、C P U 230によって設定される。

#### 【0171】

10

20

30

40

50

ステップ855では、さらにCPU230が0xFFFFFFFhの値を次のそれぞれのレジスタに書き込む。すなわち、TPI CONTROL IO BASE ADDRESSレジスタ840； TPI CONTROL MEMORY BASE ADDRESSレジスタ841； TRANSMIT LIST MEMORY BASE ADDRESSレジスタ842； RECEIVE LIST MEMORY BASE ADDRESSレジスタ843； およびPACKET DATA MEMORY BASE ADDRESSレジスタ844に書き込む。それぞれへの書き込み完了後、TPI220が各レジスタ内の値を、指示された特定のレジスタに求められる量の入出力(I/O)またはメモリ・スペースを示す値に置き換える。CPU230は、それに応答して各レジスタ内のそれぞれの新しい値を読み取り、各レジスタにベース(基準)・アドレスを書き返し、そのエンティティをPCI I/Oまたはメモリ・スペースにマッピングする。

10

#### 【0172】

特に、必要なメモリ・スペースの量を決定してから、CPU230はCONTROL IO BASE ADDRESSをTPI CONTROL IO BASE ADDRESSレジスタ840に書き込んで、TPIコントロール・レジスタ846の入出力スペースへのアクセスを可能とし、CPU230はTPI CONTROL MEMORY BASE ADDRESSをTPI CONTROL MEMORY BASE ADDRESSレジスタ841に書き込んでTPIコントロール・レジスタ846のメモリ・スペースへのアクセスを可能とし、CPU230はTRANSMIT LIST MEMORY BASE ADDRESSをTX CNTL LIST808bメモリ・ブロックのアドレスに対応するTRANSMIT LIST MEMORY BASE ADDRESSレジスタ842に書き込み、CPU230はRECEIVE LIST MEMORY BASE ADDRESSをRX CNTL LIST808aのアドレスに対応するRECEIVE LIST MEMORY BASE ADDRESSレジスタ843に書き込み、そしてCPU230はPACKET DATA MEMORY BASE ADDRESSをデータ・バッファ807のPCIアドレスに対応するPACKET DATA MEMORY BASE ADDRESSレジスタ844に書き込む。

20

#### 【0173】

次のステップ856aにおいて、CPU230はPCIバス222上のそれぞれのTLAN226に対して1つずつ問い合わせを行い、存在するTLANの数、およびそれらのTLANの対応するPCIアドレスを認識する。続くステップ856bで、CPU230は問い合わせたTLAN226を既知で休止の状態に初期化する。そしてCPU230は、次のステップ857でTLAN226がそれ以上存在するかどうかを調べ、もし存在すればステップ856aに戻って、次のTLAN226に対して問い合わせを行い、PCIバス222上のTLAN226がすべて初期化されるまでこれを繰り返す。この時点では、TLAN0 MEMORY BASE ADDRESS、TLAN1 MEMORY BASE ADDRESS、TLAN2 MEMORY BASE ADDRESS、およびTLAN3 MEMORY BASE ADDRESSの値は既知である。

30

#### 【0174】

次のステップ858において、CPU230は、図35に関して前述したように、TPIコントロール・レジスタ846を適切な値に初期化する。これは、TLAN0 MEMORY BASE ADDRESS、TLAN1 MEMORY BASE ADDRESS、TLAN2 MEMORY BASE ADDRESS、およびTLAN3 MEMORY BASE ADDRESSの値を含む。続くステップ859で、CPU230は、RECEIVE LIST MEMORY BASE ADDRESSをチャネル・パラメータ・レジスタ828bに書き込み、各TLAN226の受信動作の始動を開始する。受信動作の開始はステップ960で完了し、CPU230が各TLAN226のコマンド・レジスタ828aに対して書き込みを行う。このように初期化されて、それぞれのTLAN226は受信コントロール・リストを要求するために、PCIバス222を要求して、直ちに受信動作を始める。

40

50

## 【0175】

次に図37を参照する。該図は、各TLAN226についてネットワーク・スイッチ102が行う受信動作を図解するフローチャートである。動作は第1ステップ861aで始まり、TLAN226は、PCIアービタ811にPCIバス222を要求してこれを受け取る。TLAN226は第2ステップ861bでRECEIVE LIST MEMORY BASE ADDRESSをPCIバス222にアサートして受信コントロール・リストを要求し、TPI220が第3のステップ861cで受信コントロール・リストをそのTLAN226に供給する。受信コントロール・リストは、受信したデータ・パケットをどこで、もしくはどのように送信するかをTLAN226に知らせるためのPACKET DATA MEMORY BASE ADDRESSを含む。次の第4のステップ8611で、TLAN226はPCIバス222の制御権を放棄する。

10

## 【0176】

TLAN226は、次のステップ862aにおいて、最終的にネットワーク112からデータ・パケットを受信し、ステップ862bにおいて、PCIバス222の制御権を要求してこれを受け取る。TLAN226はステップ862cで、PACKET DATA MEMORY BASE ADDRESSをPCIバス222上のアドレスとして用い、1バーストのデータの書き込みを行い、一方TPI220は、ステップ862dにおいて、そのデータを選択されたTPIRX FIFOに書き込む。書き込みバーストの完了と同時に、TLAN226は次のステップ862eに移って、PCIバス222の制御権を放棄する。さらに次のステップ865において、TLAN226は、最終DWORDの書き込み動作で示されるべき、パケット・データの全体のTPIRX FIFOに対する送出が完了したかどうかをチェックし、まだであれば、動作はステップ862bへ戻り、TLAN226はもう一度PCIバス222を要求するために別のバースト・データを送る。

20

## 【0177】

TLAN226は、データ・パケットの最終部分を送り終わった後、最後の反復動作を行って、TPIRX FIFOに対しパケットの終わりを知らせる。特にTLAN226は、TPI220のRX CNTL LIST808a内のPACKET\_\_SIZEフィールド832aおよびCSTATフィールド832bに対して、最後の1DWORDの転送を実行する。このDWORDの転送によって、RX CNTL LIST808aが完了したばかりのデータ・パケットのパケットのサイズで更新され、CSTATフィールド832b内のフレーム完了ビットが更新される。TPI220はこの書き込み動作をステップ865で検知して動作完了を表す内部フラグをセットし、ステップ866において、その適宜の状態をポート状態ロジック820に渡す。動作はステップ861aへ戻って、別の受信コントロール・リストを要求する。

30

## 【0178】

次に図38を参照する。該図は、TPI220からEPSM210へのHSB206を介した受信データ転送動作を図解するフローチャートである。動作は最初のステップ876で開始し、TPI220のポート状態ロジック820が、TPIRX FIFOのいずれか1つに存在するTPIコントロール・レジスタ846で用意されたそれぞれのRBSIZEと比べて等しいか大きい一定量のデータを検知するか、もしくは、TLAN226によって表示されているそのポートに関するパケットの終わりEOPを検出する。

40

## 【0179】

次のステップ877では、TPI220がEPSM210のポーリングに応答し、各TPIRX FIFO内に十分なデータが存在するか否かを表すPKT\_\_AVAIL[6]\*信号を多重化の方式で適切にアサートする。このポーリングは、独立して発生し、クラリフィケーションの目的で含まれている。TPI220のいずれかのTPIRX FIFO内に十分なデータが存在することをPKT\_\_AVAIL[6]\*信号が表示した場合、EPSM210の使用可能な受信バッファ内に十分なバッファ記憶スペースがあれば、EPSM210はHSB

50

206上でリード・サイクルを開始する。

【0180】

TP I 220のポート状態ロジック820は、HSB206上のリード・サイクルを検知し、当該のTP I RX F I F Oを選択して次のステップ879でデータを供給する。それからTP I 220は、ステップ880において、EPSM210に対しHSB206を介してデータ・バーストを転送する。ステップ880でのデータ転送中、次のステップ881aで、ポート状態ロジック820がHSB206を介した現在のデータ転送がパケットの始めであると判断すれば、データ転送中にTP I 220がステップ881bにおいてHSB206上でSOP\*信号をアサートする。同様に、ステップ880でのデータ転送中、ステップ882aにおいて、ポート状態ロジック820がHSB206を介した現在のデータ転送がパケットの終わりであると判断すれば、データ転送中にTP I 220が、ステップ882bにおいて、HSB206上でEOP\*信号をアサートする。ステップ882aまたは882bから、動作はステップ876へ戻る。

10

【0181】

次に図39を参照する。該図は、EPSM210からTP I 220へパケット・データを送るためのHSB206を介した送信データ転送動作を図解するフローチャートである。動作はステップ890で開始し、TP I 220のポート状態ロジック820がTP I TX F I F Oのいずれか1つに、対応するXBSIZEと比較して等しいか大きいバッファ・スペースがあることを検知する。動作は次のステップ891へ進み、ポート状態ロジック820は、EPSM210のポーリングに応答してBUF\_\_AVAILABLE[6]\*信号を多重化の方式で適切にアサートし、対応するTP I TX F I F O内に使用可能なバッファ・スペースがあることを表示する。前述したように、このポーリングは独立して発生し、クラリフィケーションの目的で含まれている。次のステップ892において、十分なスペースのあるTP I TX F I F Oに対してEPSM210が転送するだけの十分なデータがあるとき、EPSM210は、HSB206上でそのTP I TX F I F Oに対応するポートへのライト・サイクルを開始する。続くステップ893では、TP I 220のポート状態ロジック820がHSB206上のライト・サイクルを検知し、指示されたポートに適当なTP I TX F I F Oを選択する。次のステップ894において、EPSM210はTP I 220に対してHSB206を介し1バーストのデータを転送し、TP I 220はそのデータをTP I 220内の対応するTP I TX F I F Oに書き込む。

20

30

【0182】

ステップ895aにおいて、TP I 220がステップ894のデータ・バースト中にSOP\*信号がアサートされたことを検知した場合、そのパケット・サイズを持っているデータの先頭のDWORDは、ステップ895bにおいてPACKET SIZEタグ・レジスタ819cに入れられる。ステップ896aにおいて、TP I 220が、ステップ894でのデータ・バースト中にEOP\*信号がアサートされたことを検知すれば、TP I 220はステップ896でパケットの終わりを表すTP I 220内のフラグをセットする。ステップ896aまたは896bから、動作はステップ890へ戻る。

【0183】

次に図40を参照する。該図は、各TLAN226に関するネットワーク・スイッチ102の送信動作を図解するフローチャートである。最初のステップ867において、TP I 220はTP I TX F I F Oのいずれか1つの中にデータを検知し、それに応答してPCIバス222を要求し、PCIアービタ811からこれの制御権を受け取る。次のステップ868で、TP I 220は、対応するTLAN226のコマンド・レジスタ828aに送信コマンドを書き込む。TP I 220は、その後ステップ869で、PCIバス222の制御権を放棄する。

40

【0184】

続くステップ870aにおいて、送信コマンドを受け取ったTLAN226は、PCIバス222の制御権を要求し、PCIアービタ811からこれの制御権を受け取り、TP I

50

220に対して送信コントロール・リストを要求する。次のステップ870bで、TPI220はPCIバス222の制御権を持っているTLAN226に送信コントロール・リストを供給し、TLAN226はその送信コントロール・リストをその送信コントロール・リスト・バッファ827bに入れる。続くステップ870cにおいて、TLAN226はPCIバス222の制御権を放棄するが、直ちにステップ870dでPCIバス222の制御権を再要求する。再びPCIバス222の制御権を得ると、TLAN226はステップ871aでTPI220に対して1バーストのデータを要求し、送信コントロール・リストの実行を開始する。特に、TLAN226は、ステップ871aにおいて、PCIバス222上でPACKET DATA MEMORY BASE ADDRESSをアサートする。続くステップ871bでは、TPI220がそれに応答して、対応するTPI TX FIFOを選択してイネーブルし、PCIバス222を介してTLAN226にデータを供給する。それぞれのデータ・バースト後、TLAN226は、ステップ871cにおいてPCIバス222の制御権を放棄する。ステップ872aにおいて、データの packets 全体の転送が完了していないと判定すると、動作はステップ870cに戻り、TLAN226は再びPCIバス222の制御権を要求し、最終的に該制御権を取り戻す。

10

#### 【0185】

ステップ872aにおいて、パケットの送信が完了していると判定すると、動作はステップ873aに移り、TLAN226はTPI220に対してデータ転送完了の旨を書き込み、TPI220はそれに応答して動作の完了を表示する。特に、TLAN226はTX CNTL LIST 808bのCSTATフィールド832bに最後の1DWORDの書き込みを行い、CSTATフィールド832b内のフレーム完了ビットをセットする。さらに、TX CNTL LIST 808bのPACKET\_SIZEフィールド832aが、TPI220によってTLAN226に送信されるべきデータ・パケットのサイズでロードされる。TLAN226は、書き込み動作を完了すると、ステップ873bでPCIバス222を放棄する。ステップ873bから、動作は次の送信動作に備えてステップ867に戻る。

20

#### 【0186】

CPU230による初期化後、TPI220はTLAN226と協調して動作するように構成されることによって、CPU230がネットワーク・スイッチ102の他の重要なタスクや機能を遂行することができる点は、高い評価に値する。CPU230は、PCIバス222上のデバイスのタイプや数を確認し、対応するアドレス値を割り当てて、PCIメモリおよび入出力スペースを初期化する。CPU230は、TLAN226のアドレス値をTPI220に供給する。さらに、CPU230はTPI220のアドレスの初期値をそれぞれのTLAN226に供給し、コマンドを挿入して動作を起動する。TLAN226は、コントロール・リストを要求して該コントロール・リストを実行し、そのコントロール・リスト内のアドレスにあるメモリとの間で、データの読み書きを行うように構成される。TPI220はまた、各コントロール・リストを更新し、それぞれを、要求している各TLAN226に供給するように構成される。さらに、TPI220は、適宜のTLAN226にコマンドを書き込んで送信動作を開始するよう構成され、また対応する送信コントロール・リストを後続の要求に応じて供給するように構成される。このようにして、CPU230は初期化の実行後は、ネットワーク・スイッチ102の他の機能を自由に遂行することができる。

30

40

#### 【0187】

図41は、メモリ212の編成を図解するブロック図である。示した実施例では、メモリ212のサイズは4～16メガバイト(Mbyte)であるが、このメモリ・サイズは可変であって、必要に応じた増減が可能である。図41～図47に示すメモリ・セクション・ブロックの幅、従って各メモリ・ラインの幅は、1DWORDすなわち32ビットである。メモリ212は、ハッシュ・メモリ・セクション902およびパケット・メモリ・セクション904という、2つの主なセクションに分けられる。ハッシュ・メモリ・セク

50

ョン902はネットワーク・デバイス識別セクションとして機能し、ネットワーク・スイッチ102に結合しているネットワーク106、112内の1つまたは複数のネットワーク・デバイスを識別する。ハッシュ・メモリ・セクション902のサイズは、必要なデバイス、関連のアドレスおよびエントリの数に基づいて、プログラミングすることができる。示した実施例において、ハッシュ・メモリ・セクション902は256キロバイト(Kbyte)のメモリで、最小8K( $K = 2^{10} = 1,024$ )から最大16Kまでのアドレスをサポートする。ハッシュ・メモリ・セクション902は、メモリ212内のどこに置かれてもよく、示した実施例ではメモリ212の先頭に位置している。パケット・メモリ・セクション904のサイズは、メモリ212の残りの領域、すなわちハッシュ・メモリ・セクション902が使用していない部分である。

10

#### 【0188】

図42は、メモリ212のハッシュ・メモリ・セクション902の編成を示すブロック図である。ハッシュ・メモリ・セクション902は長さが256キロバイトとして示されているが、ハッシュ・メモリ・セクションのサイズは固定、あるいは必要に応じてプログラミング可能であることは理解されよう。ハッシュ・メモリ・セクション902は、一次的なハッシュ・エントリのための1番目の128キロバイトの一次ハッシュ・エントリ・セクション906、およびチェーン(連鎖)・ハッシュ・エントリ用の2番目の128キロバイトのチェーン・ハッシュ・エントリ・セクション908という、2つの128キロバイトのセクションに分かれている。セクション906、908の各々は、それぞれの長さが16バイトの8Kのエントリを含む。

20

#### 【0189】

図43は、一次ハッシュ・エントリ・セクション906とチェーン・ハッシュ・エントリ・セクション908の両方を含む、ハッシュ・メモリ・セクション902内の各エントリを表すハッシュ・テーブル・エントリ910の編成の図解である。各エントリ910は、ネットワーク・スイッチ102に結合しているネットワーク106、112のネットワーク・デバイスの1つに対応する。各一次エントリは1つのハッシュ・アドレスに存在し、ハッシュ・アドレスはそのデバイスのMACアドレスを「ハッシュ」して決定される。特に、ネットワーク・デバイスには、物理アドレスあるいはMACアドレスとも呼ばれる48ビットのハードウェア・アドレスが割り当てられ、このアドレスは製造過程において、あるいはネットワークの設置中に、ジャンパまたはスイッチを設定して各ネットワーク・デバイスに割り当てられる一意の数値である。このMACアドレスの一部は、米国電気電子技術者協会IEEE(Institute of Electrical and Electronics Engineers)によって製造業者に割り当てられたもので、その製造業者のすべての製品に共通しており、ハードウェア・アドレスの他の一部は、ハードウェアの製造業者が割り当てた一意の値である。ハッシュ・テーブル・エントリ910最初の6バイト、すなわちバイト5~0には、その項目に関連するデバイスのMACアドレスが入っている。従ってネットワーク・スイッチ102は、そのMACソース・アドレスを含むデータ・パケットを送信する各ネットワーク・デバイスに、1つのハッシュ・テーブル・エントリを付加する。

30

#### 【0190】

ネットワーク106、112内の各ネットワーク・デバイスから送信されるそれぞれのデータ・パケットは、一般に送信元と受信先のMACアドレスを含み、これらは両方とも、いくつかのアルゴリズムの1つに従ってハッシュされるものである。示した実施例においては、各MACアドレスの2つの部分を論理的に結合あるいは比較して対応するハッシュ・アドレスを算出する。各部分は13ビットから16ビットであり、排他的論理和(XOR)のロジックを使用してビット単位の方式で結合され、13から16ビットのハッシュ・アドレスを形成する。例えば、最初の16ビットのMACアドレスMA[15:0]と、次の16ビットのMACアドレスMA[31:16]とのビット単位の方式による論理和が、ハッシュ・アドレスHA[15:0]となる。ある実施例では、ハッシュされた結果の最初の13、14、15、または16ビットが、ハッシュ・アドレスHAとして使用

40

50

される。あるいは、MACアドレスの最初の13ビットのMA[12:0]を次の13ビットのMA[25:13]とハッシュして、13ビットのハッシュ・アドレスHA[12:0]を得る。もしくは、MACアドレスの最初の14ビットのMA[13:0]を次の14ビットのMA[27:14]とハッシュして、14ビットのハッシュ・アドレスHA[13:0]とするなど、以下同様に行われる。ハッシュ処理には多種多様なアルゴリズムが知られており、当業者には既知のように、アドレス・ビットの特定の組み合わせの結合に用いられること、および本発明は何ら特定のハッシュ法に限定されるものではないことは、理解されであろう。

#### 【0191】

ハッシュ・アドレスは、一次ハッシュ・エントリ・セクション906内のそれぞれのハッシュ・エントリの位置を特定するための実アドレス、またはオフセット・アドレスとして使用される。MACアドレスは一意であるが、ハッシュ・アドレスの場合は、異なった2つのMACアドレスが同じハッシュ・アドレスにハッシュする限りにおいて、一意である必要はない。チェーン・ハッシュ・エントリ・セクション908は、本明細書で後に詳述するように、異なったデバイスの重複したハッシュ・アドレスを格納すべく用意されている。ハッシュ・アドレスでアクセスできる一次ハッシュ・エントリ・セクション906と、一次ハッシュ・エントリ・セクション906の先頭エントリ内にあるリンク・アドレスでアクセス可能なチェーン・ハッシュ・エントリ・セクション908による編成により、少なくとも1つのブランチ動作が節約できる。ポインタのリストを用いてテーブル・エントリにアクセスするのではなく、メモリ212内の最初のエントリは1回のブランチ動作で検索され、次のエントリは2回目のブランチ動作で、というように以下同様である。このように、メモリ212の以上のような編成によってアクセス1回につき少なくとも1つのブランチ動作が節約できるため、ハッシュ・エントリに対するアクセスの効率が向上する。

#### 【0192】

ハッシュテーブル・エントリ910の次のバイト(6)には、デバイスが接続されている関連のポート番号を識別する2進ポート番号(PortNum)が入っており、ここでPORT0のポート番号はゼロ、PORT1のポート番号は1、(CPU230の)PORT28のポート番号は28、というようになっている。次のバイト(7)は、制御およびエイジ情報バイト(CONTROL/AGE)であり、エントリが有効であるかどうかを識別するバリッド・ビット(VALIDENTRY)を含み、これがロジック1であればそのエントリは有効、ロジック0であればその項目は有効でない、つまり空ビットであることを示す。CONTROL/AGEバイトは、このデバイスに関する最後のソース・アクセスからの経過時間を表す2進のエイジ数(AGE)を含む。最後のソース・アクセスから予め決められた不使用の時間量が経過すれば、デバイスは老化してCPU230によってハッシュ・エントリから削除される。経過時間はいくつかの方法の1つを用いて測られ、その単位は秒かそれ以下、分、時、その他である。デバイスを老化とみなす不使用時間は、プログラミングが可能である。他の実施例において、AGE数は特定のデバイスが「旧」であるかどうかを表すために用いられる1つのビットであり、一定の経過時間あるいはそのような要因で設定される。

#### 【0193】

次の4バイト(B:8)は、もし適用されていれば、ポートのグループを表す29ビットの仮想LAN(VLAN)のビットマップ値を定義する。VLAN値の各ビットはポートのそれぞれ1つに対応し、デバイスかポートがそのポートとグループ化されれば、セットされる。従ってVLAN値は、その他のポートのうち、どのポートがデバイスとグループ化されたかを識別する。これにより、ネットワーク106、112を任意の組み合わせでグループ化して、ネットワーク・スイッチ102に結合された複数の異なったTLANを形成することができる。例えば、最初の5ポートPORT0~PORT4が一緒になってグループ化されれば、それぞれのVLAN値は0000001Fhとなる。ここで、hは16進数を示す。PORT2に結合されている1つのデバイスから送られたBCパケ

10

20

30

40

50

ットは、PORT 0、PORT 1、およびPORT 3にリピートされ、ネットワーク・スイッチ 102のその他のすべてのポートにはリピートされない。VLAN値が全部1か1 F F F F F F F hであれば、そのデバイスにグループ化が適用されていないことを表している。1つのデバイスを複数のグループに関連させられることに留意する必要がある。他の実施例においては、各デバイスが属するいくつかのVLANグループがあれば、それらの2つ以上を識別するために1つのVLANフィールドを含むことができる。

#### 【0194】

各ハッシュ・テーブル・エントリ910の最後の4バイト(F:C)は、チェーン・ハッシュ・エントリ・セクション908内で、もしあれば、同じハッシュ・アドレスを持った次のエントリを指示するリンク・アドレス(LINK A[31:0]すなわちLINK ADDRESS)である。次のエントリは、チェーン・ハッシュ・エントリ・セクション908内で次の使用可能なロケーションに格納されている。このように、2つの異なったデバイスの2つのMACアドレスが同一のハッシュ・アドレスにハッシュすれば、最初の、すなわち「一次」エントリが一次ハッシュ・エントリ・セクション906に格納され、2番目のエントリがチェーン・ハッシュ・エントリ・セクション908内に格納され、一次エントリのLINK ADDRESSが2番目のエントリを指示する。別のMACアドレスが最初の2つと同じハッシュ・アドレスをハッシュすれば、各追加エントリはチェーン・ハッシュ・エントリ・セクション908に格納され、LINK ADDRESSによって連続した順序で、一緒に連鎖される。従って、最初が2番目を指示し、2番目が3番目を指示し、以下同様となる。それぞれのエントリは、ハッシュ・テーブル・エントリ910のフォーマットに従う。LINK ADDRESSの形式は、適宜自由に定義することができる。LINK ADDRESSは一般に、メモリ212内のハッシュ・メモリ・セクション902を指示するベース・アドレス・ポーション、およびハッシュ・メモリ・セクション902内の実際のエントリへのオフセット・ポーションを含む。下位のアドレス・ビットは、バイト整合のために必要に応じてゼロに設定する。各チェーン内の最後のエントリは、LINK ADDRESSの一部をゼロにセットして識別する。例えば、LINK ADDRESSのビット[31:28]をゼロにセットして、最後のエントリを表す。

#### 【0195】

図44は、メモリ212のパケット・メモリ・セクション904の編成を示すブロック図である。示した実施例において、メモリ212のパケット・メモリ・セクション904は複数の隣接した等しいサイズのセクタ912として編成され、各セクタ912は、セクタ・プレフィクス914と呼ばれるセクタ情報セクション、および1つまたは複数のパケット・データ・ブロックを含むパケット・セクション916を含む。各セクタ912は、設計を簡略化しオーバーヘッドを下げるため、メモリ212の機能を遂行するメモリ・デバイスのページ・サイズに対応して、そのサイズを2Kバイトにすることが望ましい。示した実施例において、FPM DRAM SIMMは4Kバイトのページ・バウンダリ(境界)で編成され、同期DRAM SIMMは2Kbyteのページ・バウンダリで編成されている。従って、2Kバイトのセクタ・サイズで、サポートされるタイプのメモリ・デバイスに十分である。セクタ912は初期において空であるが、LINK ADDRESSと一緒にチェーン化されて、空メモリ・セクタのFREE POOL CHAIN(フリープール・チェーン)を形成する。

#### 【0196】

ポート104、110のそれぞれから新しい情報のパケットが受け取られると、1つまたは複数のセクタ912がFREE POOL CHAINから切り離され、1ポートにつき1つのRECEIVE SECTOR CHAIN内で一緒にリンクされる。また、各パケットは、同じまたは別のRECEIVE SECTOR CHAIN内で他のパケットとリンクされ、1ポートにつき1つのTRANSMIT SECTOR CHAIN形成する。このようにして、1つのポートのRECEIVE SECTOR CHAIN内のパケットは、さらに別のポートのTRANSMIT SECTOR CHAINにも入れられ

10

20

30

40

50



る。セクタ912のパケット・セクション916内のデータがすべて受信先のポートへ送信されると、そのセクタは、そのRECEIVE SECTOR CHAINから解放され、再びFREE POOL CHAINに戻ってリンクされる。RECEIVE SECTORおよびFREE POOLチェーンの機能は、本明細書で後に詳述する方式で、1つのセクタから次のセクタへのリンク・アドレスあるいはポインタを用いて遂行される。

#### 【0197】

図45は、パケット・メモリ・セクション904の各セクタ912の各セクタ・プレフィクス914の編成の図解である。セクタ・プレフィクス914は、対応するセクタ912の情報を含み、さらに次のセクタ912があれば、それへのリンクとして機能する。プレフィクスの情報部分は、セクタ912内のどこに入っているにせよよい点に留意されたい。最初のバイト(0)は、そのときのセクタ912内のパケットまたはパケット片の数を表す2進のセクタ・パケット・カウント(SecPktCnt)を定義する。セクタ・パケット・カウントは、そのセクタにパケット・データが格納されると増分され、受信先のポートによる送信のためにデータが読み出されると減分される。セクタ・パケット・カウントSecPktCntがゼロに減分されたとき、そのセクタがRECEIVE SECTOR CHAINの最後にあるものでなければ、該セクタは解放されてFREE POOL CHAINに戻る。次のバイト(1)は、受信したパケットの送信元ポートを示すセクタ・ソース値(SecSource)である。この値は、そのセクタが解放されてFREE POOL CHAINに戻るとき、当該受信ポート・セクタ・カウント(RxSecCnt)を識別して減分するために必要である。次の2つのバイト(3:2)は、リザーブすなわち未使用となっている。

#### 【0198】

それぞれのセクタ・プレフィクス914内の次の4バイトは、対応するRECEIVE SECTOR CHAINまたはFREE POOL CHAIN内の次のセクタへのネクスト・リンク・アドレス(NextSecLink)である。同一のリンク・アドレスが両方の目的に使用されているが、異なったリンク・アドレスを用いてもよい。示した実施例において、NextSecLinkアドレスは32ビットで、ベース(基準)およびオフセットの部分から成る。下位の“n”個のビットは、NextSecLinkのセクタ・サイズに応じた整合のために、ゼロにセットしてもよい。整数“n”は、4Kバイトのセクタでは12、2Kバイトのセクタでは11、11Kバイトのセクタでは10、そして512Kバイトのセクタでは9である。示した実施例においては、nは2Kバイトのセクタに11、などとなっている。このようにして、ポート104、110から1つまたは複数のパケットが受け取られると、そのポートによって受信されたその1つまたは複数のパケットを格納すべく、セクタ912のRECEIVE SECTOR CHAINが1つ割り当てられる。複数のセクタ912は、そのチェーン内の各セクタ912のセクタ・プレフィクス914内のNextSecLinkアドレスを用いて、チェーン化の方式で一緒にリンクされる。パケット・データは、各RECEIVE SECTOR CHAIN内のそれぞれのセクタ912のパケット・セクション916内に順に格納される。1つのパケットのパケット・データは、RECEIVE SECTOR CHAIN内のセクタ・バウンダリを越えてもよいという点に留意する必要がある。セクタ・プレフィクス914の最後の8バイト(15:8)は、リザーブすなわち未使用となっている。

#### 【0199】

図46は、パケット・セクション916内の各パケット・データ・ブロックを表す例示的なパケット・データ・ブロック917の図である。パケット・データ・ブロック917は、パケット・ブロック・ヘッダ918およびパケット・データ・セクション920という2つの部分に分かれている。パケット・ブロック・ヘッダ918は、MCB404によって各パケットの前に付加されてパケット・データ・ブロック917を形成するのが望ましい。パケット・ブロック・ヘッダ918の最初の2バイト(1:0)は、パケットの長さをバイト数で定義する15ビットの2進パケット長(PktLength)値、およびCTモードのパケットがポートの停動(stall)のためメモリ212へ転送されたとき

10

20

30

40

50

にセットされる1ビットの中間(ミッド)パケットCT値(MidPktCT)を形成する。MCB404は、TLAN226のポートPORT24とPORT27、およびCPU230のポートPORT28へ送信するとき、PktLengthを含むこの最初のDWORDをパケットに付加する。パケット・ブロック・ヘッダ918の次のバイト(2)は、パケットのソース・ポートすなわち送信元ポート(SourcePort)番号を識別する。これは、ソース・アドレスに関するポート番号を識別するための8ビットで2進のポートID番号である。送信元ポートは、そのパケットが格納されている特定のRECEIVE SECTORCHAINによっても識別される。次のバイト(4)は、宛先ポートすなわち受信先ポート(DestPort)番号を識別する。これは、SourcePort値の場合と同様に、受信先のポート番号を識別するための8ビットで2進のポートID番号である。受信先ポートは、そのパケットが属する特定のTRANSMIT PACKET CHAINによっても識別される。

10

#### 【0200】

パケット・ブロック・ヘッダ918の4バイト(11:8)は、TRANSMIT PACKET CHAIN内の次のデータ、またはパケット・データ・ブロック917への32ビットのネクスト・リンク・アドレス(NextTxLink)を定義する。送信パケット・カウント(TxPktCnt)がゼロまで減分されたとき、TRANSMIT PACKET CHAINの終わりが表示される。NextTxLinkアドレスの下位ビットA0は、次のパケットがブロードキャストであるか否かを示すBCパケット・ビット(NextPktBC)として使用される。NextPktBC=1であれば、次のパケットは後述するブロードキャストの形式であり、もしNextPktBC=0であれば、次のパケットは非ブロードキャストである。NextTxLinkアドレスの次の下位ビットA1は、次のパケットがSnFであるか否かを同様に表示するSnFパケット・ビット(NextPktSnF)として使用される。NextTxLinkアドレスの下位半バイト(4ビット)は、その半バイトの実際の値にかかわらず、バイト整合の目的にゼロと想定してもよいことに留意されたい。従って、例えばNextTxLinkアドレスが読み取られるとき、ビットA[3:0]が実際はNextPktBC=1のような値であっても、これを無視してゼロと想定することができる。これにより、これらのビットは代替用途に使用することができる。示した実施例においては、下位ビットA[3:0]がゼロと想定されるように、データ構造が16バイト整合となっている。

20

30

#### 【0201】

示した実施例においては、パケット・データ・セクション920がパケット・ブロック・ヘッダ918の直後に置かれ、パケット・ヘッダ内でデータフィールドの長さが定義される。しかし、示した実施例における各セクタの特定の序列や各値の特定の位置などは多少恣意的であって例示の域を出ないものであり、従って本発明の範囲を越えない限りにおいて、編成は必要に応じて任意である。

#### 【0202】

先に述べたように、パケットは、ポートPORT0~PORT28の各々から検索され、セクタ912の対応する受信セクタ・チェーン(RECEIVE SECTOR CHAIN)に格納される。受信セクタ・チェーンは、ポート当たり1つ対応して設けられている。図48示されるように、第1の受信セクタ・チェーン930がPORT0に対して示され、ここで第1のセクタ931のセクタ・プレフィックス914におけるNextSecLinkを用いて、セクタ931が別のセクタ932にリンクされる。必要に応じて、セクタ・プレフィックス914におけるリンク・アドレスを用いて、更に他のセクタがリンクされる。また、第2の受信セクタ・チェーン940がPORT1に対して示され、このポートで、第1のセクタ941のセクタ・プレフィックス914におけるNextSecLinkを用いて、セクタ941が別のセクタ942にリンクされる。あるポートで受取られた各パケットごとに、パケット・ブロック・ヘッダ918が、対応する受信セクタ・チェーンのその時のセクタ(現在セクタ)912のパケット・セクション916において前に受取られたパケット・データ・ブロック917の直後に置かれ、パケット・ブロッ

40

50

ク・ヘッダ 9 1 8 に、そのパケット・データ・セクション 9 2 0 が後続する。現在セクタ 9 1 2 のパケット・セクション 9 1 6 がパケット・データ・ブロック 9 1 7 を格納中に一杯になると、別のセクタ 9 1 2 がフリープール・チェーン ( F R E E P O O L C H A I N ) から割付けられ、当該ポートに対する受信セクタ・チェーンリンクされる。このように、ポートから受取ったパケット・データ・ブロック 9 1 7 は、当該ポートに関して対応する受信セクタ・チェーン内に連続的に配置される。また、セクタ 9 1 2 のパケット・セクションは、パケット全体および ( または ) パケットの部分を含むことができる。

#### 【 0 2 0 3 】

したがって、図 4 8 に示されるように、ポート P O R T 0 で受取られたパケット・データ・ブロック 9 3 4、9 3 5 および 9 3 6 が、セクタ 9 3 1、9 3 2 内に配置される。パケット・データ・ブロック 9 3 5 がセクタ 9 3 1、9 3 2 に跨がることに注目されたい。同様に、ポート P O R T 1 で受取られたパケット・データ・ブロック 9 4 4 および 9 4 5 が、図示のように、セクタ 9 4 1、9 4 2 内に置かれ、パケット・データ・ブロック 9 4 5 がセクタ 9 4 1、9 4 2 に跨がっている。

#### 【 0 2 0 4 】

各パケットはまた、各宛先ポートに対するパケットの送信パケット・チェーン ( T R A N S M I T P A C K E T C H A I N ) と関連させられ、該ポートでは、これらのパケットが、N e x t S e c L i n k アドレスを用いて、一緒にリンクされる。各送信パケット・チェーンにおけるパケットは一般に、ネットワーク・スイッチ 1 0 2 により受取られる時間に基いて順序付けられ、その結果、関連する宛先ポートへ送られる時、この順序が維持される。例えば、図 4 8 に示されるように、パケット・データ・ブロック 9 3 4、9 4 4 がポート P O R T 1 0 から送られべきであり、そしてパケット・データ・ブロック 9 3 4 がパケット・データ・ブロック 9 4 4 の直前に送られるべきならば、パケット・データ・ブロック 9 3 4 のパケット・ブロック・ヘッダ 9 1 8 の N e x t T x L i n k アドレスが、パケット・データ・ブロック 9 4 4 を指示する。パケット・データ・ブロック 9 4 4 のパケット・ブロック・ヘッダ 9 1 8 の N e x t T x L i n k アドレスは、次に送られるべきパケット・データ・ブロックを指示する、の如くである。伝送の実際の順序は、1 つのパケットが送信パケット・チェーンへリンクされる時に決定される。C T モード・パケットは、このパケットが受取られる時の初めにリンクされ、S n F モード・パケットは、パケット全体が格納された後にリンクされる。中間パケット暫定 C T モード・パケットは、適切な順序付けを保証するため、対応する送信パケット・チェーンの前にリンクされる。

#### 【 0 2 0 5 】

図 4 7 は、正規 ( 通常 ) のパケット・ブロック・ヘッダ 9 1 8 を置換する、B C ( ブロードキャスト ) パケットに対して用いられる 1 2 8 バイトのパケット・ヘッダ 9 2 2 を示すブロック図である。B C パケットにおいては、N e x t P k t B C 値が前のパケットにセットされて現在パケットが B C パケットであることを示す。各送信パケット・チェーンが、伝送される B C パケットを含む全てのポートに対して維持されるべきである。従って、B C パケット・ヘッダ 9 2 2 は、0 ~ 2 8 が番号が付された各ポート ( ポート 1 0 4、1 1 0 及び C P U 2 3 0 を含む ) ごとに、4 バイトのリンク・アドレス ( P o r t # N e x t T x L i n k ) を含み、各 N e x t T x L i n k アドレスが、リストにおける場所 ( ポート番号 P o r t # ) により識別される対応ポートと関連する送信パケット・チェーンにおける次のパケットを指示する。このように、N e x t T x L i n k アドレスは、バイト ( 1 1 : 8 ) で始まり、バイト ( 1 2 3 : 1 2 0 ) で終る。第 1 の N e x t T x L i n k アドレス・エントリ ( 1 1 : 8 ) は、第 1 のポート P O R T 0 に対するメモリ 2 1 2 における次のパケットと対応し、第 2 のエントリ ( バイト 1 5 : 1 2 ) は、第 2 のポート P O R T 1 に対するメモリ 2 1 2 における次のパケットに対する N e x t T x L i n k アドレスである。このように、C P U 2 3 0 に関する次のパケットに対する N e x t T x L i n k アドレスである最後のエントリ ( バイト 1 2 3 : 1 2 0 ) まで続いている。各 B C リンク・アドレスもまた、各送信パケット・チェーンにおける次のパケットが B C パケットか否かを

10

20

30

40

50

示す次のBCパケット(N e x t P k t B C)ビットと、各送信パケット・チェーンにおける次のパケットがS n Fパケットか否かを示す次のS n Fパケット(N e x t P k t S n F)ビットとを含んでいる。

#### 【0206】

BCパケット・ヘッダ922の最初の4バイト(3:0)は、正規のパケット・ブロック・ヘッダ918の最後の4バイトに類似し、M i d P k t c t値がBCパケットに対してゼロであることを除いて、P k t L e n g t h、M i d P k t C T、S o u r c e P o r t(ソース・ポート)およびD e s t P o r t(宛先ポート)の値を含んでいる。BCパケット・ヘッダ922の次の4バイト(7:4)は、バイト28:0の各々がBCパケット・データを受取るポートに対応するブロードキャスト・ポート・ビットマップ(B C P o r t s)である。各ビットは、パケットが対応するポートへ送られる時にクリアされる。全てのBC\_\_ポート・ビットがクリアされた時、先に述べたS e c P k t C n tカウンタもまた減分される。

#### 【0207】

図49には、各々が同じBCパケット1010を包含する幾つかの送信パケット・リンクを示すブロック図が例示される。この例では、ポート1、5、11および12が、V L A N関数などを用いてグループ化され、その結果、ポート12の如き1つのソース・ポート(例えば、ポート12)で受取られるBCパケット1010のデータが当該グループにおける残りのポート(ポート1、5および11)に複写される。4つの送信パケット・チェーン1002、1004、1006および1008が、それぞれポート1、5、11および12に対して示される。送信パケット・チェーン1002、1004および1006は、幾つかの一般的な非ブロードキャスト・パケット1000をBCパケット1010とリンクする。ポート12がソース・ポートであるから、BCパケット1010はポート12に送られず、従ってこのポートは送信パケット・チェーン1008には含まれない。BCパケット1010はBCパケット・ヘッダ1012を含み、このヘッダは、ポート1の送信パケット・チェーン1002における次のパケット1000を指示するリンク・アドレス1016と、ポート5の送信パケット・チェーン1004における次のパケット1000を指示するリンク・アドレス1018と、ポート11の送信パケット・チェーン1006における次のパケット1000を指示するリンク・アドレス1020とを含む、各ポートに1つずつリンク・アドレスのリストを含んでいる。このように、送信パケット・チェーン1002、1004および1006の各々が保持される。各送信パケット・チェーンが1つ以上のBCパケットを含み、これが必要に応じて、非連続的あるいは連続的に現れることも判る。

#### 【0208】

図50は、1組のMCBパケット制御レジスタ1102を示すブロック図であり、これらのレジスタはS R A M 6 5 0内に備えられて、ネットワーク・スイッチ102のC P U 2 3 0を含む29個のポート104、110の各々に対して同様に備えられている。C P U 2 3 0は、スパニング・ツリー処理のためのブリッジ・プロトコル・データ・ユニット(B P D U)の送受などのある目的のため、「ポート(P O R T 2 8)」として扱われる。各MCBパケット制御レジスタ1102は、受信セクション1104と送信セクション1106とを含んでいる。受信セクション1104では、28ビットの受信パケット・ヘッダのベース・ポインタ(R x B a s e P t r)が、当該ポートに対する受信セクタ・チェーンの初めである対応ポートに対応するその時の受信パケット・ヘッダのベース(基底)に対するポインタである。メモリ212について先に述べたように、S R A M 6 5 0に対するデータ構造は、16バイトが割り当てられ、全てのポインタの最下位ビットA[3:0]がゼロと仮定される。28ビットのそのときの受信ポインタ(R x C u r P t r)は、当該ポートの受信セクタ・チェーンに関するその時のデータ記憶場所に対するポインタである。R x C u r P t r値の下位4ビットは、受信BCパケット表示ビット(R x B C)と、「パケット開始(S O P)」フラグとして用いられる受信伝送進行中(R x I P)ビットと、その時のパケットがセクター境界と交差するかどうかを示す多重セクタ・パケ

10

20

30

40

50

ット (MultiSecPkt) ビット 1 と、送信リンクがパケットの終りで更新されることを示す SnF ビット 0 とを含む、制御ビットである。受信セクション 1104 は更に、Mid パケット CT ビット (MidCT) と、RxCurPtr までのバイトで受取られるその時のパケットの長さ に等しい 16 ビットの受信パケット長 (RxPktLn) 値と、対応するポートによりその時使用中であるセクタの数を示す 16 ビットの受信ポート・セクタ・カウント (RxSecCnt) と、各ポートまたは受信セクタ・チェーンに対して許容される CPU プログラムされたセクタ最大数を識別する 16 ビットの受取りセクタ閾値 (RxSecThreshold) 値とを含んでいる。RxSecThreshold 値は、該 RxSecThreshold を RxSecCnt と比較することにより、バックプレシャが当該ポートに対して加えられるべきかどうかを決定するために用いられる。バックプレシャがディスエーブル (不動作) 状態にされると、RxSecThreshold 値を用いて、対応するポートで受取られる更なるパケットをドロップする (捨てる)。

#### 【0209】

受信セクション 1104 は更に、対応するポートに対する送信パケット・チェーンにおける最後のパケットのベースを示す 28 ビットのポインタである送信キュー・ポインタ (EndOfTxQPtr) の終りを含んでいる。最後に、送信キュー BC (EOQ\_\_BC) の終りが、対応するポートに対する送信パケット・チェーンにおける最後のパケットに対するブロードキャスト・フォーマットを示すようにセットされる。

#### 【0210】

送信セクション 1106 は、対応するポートに送信パケット・チェーンに関する情報を提供する。送信ベース・ポインタ (TxBasePtr) は、その時の伝送パケット・ヘッダのベースに対する 28 ビットのポインタであり、別の 28 ビットの送信の現在ポインタ (TxCurPtr) が、対応するポートに対するその時のデータ検索場所を指示する。送信ブロードキャスト (TxBC) ビットが、パケット・ヘッダがブロードキャスト・フォーマットであることを示すようにセットされる。送信進行中 (TxIP) ビットが論理値 1 にセットされると、それにより、送信がその時ポートに対して進行中であり、SOP を示す。8 ビットの送信ソース・ポート (TxSrcPort) 番号は、SOP におけるパケット・ヘッダから読出されるその時の送信パケットのソース・ポート番号ある。16 ビット送信パケット長 (TxPktLn) 値は、その時の送信パケットに対して送られるべき残りのバイトと等しい。あるパケットが伝送されるとき、パケットのパケット・ブロック・ヘッダ 918 における PktLength 値が送信セクション 1106 における TxPktLn 値へ複写され、次いで TxPktLn 値は、パケットが伝送される時、TX コントローラ 606 によって減分される。TxPktLn 減分されてゼロになると、EPLSM210 が、パケットの終りを示す対応する EOP\* 信号を生成する。16 ビットの最大パケット数 (TxPktThreshold) 値は、各ポートに対してキューさせられる CPU プログラムされたパケットの最大数に等しい。CPU230 を宛て先とするパケットが TxPktThreshold または RxPktThreshold の制限を受けないことが判る。最後に、16 ビットの送信パケット・カウント (TxPktCnt) は、対応するポートに対してその時にキューされるパケットの数に等しい。

#### 【0211】

図 51 は、SRAM650 に置かれたフリープール・パケット制御レジスタ 1108 を示すブロック図であり、これらのレジスタは、レジスタのフリープール・チェーン (FREEPOOL CHAIN) と関連されている。各フリープール・レジスタ 1108 は、フリープール・チェーンにおける次の自由なフリー・セクタに対するポインタ (NextFreeSecPtr) と、フリープール・チェーンにおける最後のセクタに対するポインタ (LastSecCnt) と、その時利用可能なフリー・セクタの数に等しいフリー・セクタ・カウント (FreeSecCnt) と、メモリ・オーバーフロー・フラグ (MOF) がバックプレシャまたはフィルタリング (パケットの抜き取り) の目的のためにセットされる前に許容される、CPU プログラムされたセクタの最小数に等しいフリー・セク

10

20

30

40

50

タ閾値 (FreeSecThreshold) 数と、その時にメモリ 212 にある BC パケット数に等しい BC パケット・カウント (BC PktCnt) と、メモリ 212 に許容される BC パケットの CPU プログラムされた最大数に等しい BC パケット閾値 (BC PktThreshold) カウントとを含んでいる。

#### 【0212】

図 52 は、メモリ 212 へのデータ・パケットの受取りのため、および CT 動作モードにおけるデータ・パケットの送信のための、ネットワーク・スイッチ 102 の動作をフロー図で示している。データは通常、リアルタイムであるいは全体的にパケットの形態におけるネットワーク・スイッチ 102 のポート PORT0 ~ PORT27 により送受信され、セグメント 108、14 に跨がって送られている間は、細分割されることはない。しかし、ネットワーク・スイッチ 102 内の FIFO は一般に、全パケットを格納するのに十分なほどには大きくない。このため、パケット・データは、ネットワーク・スイッチ 102 内で、パケットの一部あるいはパケットの細分割の形態で、1 つの FIFO から別の FIFO へ送られる。

#### 【0213】

第 1 のステップ 1200 において、E P S M 210 は、信号 P K T \_\_ A V A I L m \* の表示により、ポート 104、110 の一方により受取られる新たなパケットを検出する。次のステップ 1202 において、パケットの初めの部分即ちヘッダがソース・ポートから検索されて、ハッシュ・リクエスト・ロジック 532 へ読込まれる。ヘッダは、宛先 MAC アドレスおよびソース MAC アドレスを含んでいる。ハッシュ・リクエスト・ロジック 532 は、宛先アドレスおよびソース・アドレスとソース・ポート番号を、HASH \_\_ D A \_\_ S A [15:0] 信号中に与え、M C B 404 へ H A S H \_\_ R E Q \* 信号をアサートする。M C B 404 は、それに応答して、パケットに対する適切な動作を決定するためのハッシング手順を呼出し、ソース・アドレスおよび宛先アドレスがハッシュされて、このアドレスのいずれかがそれ以前にメモリ 212 に格納されたかどうかを判定する。M C B 404 は、H C B 402 に対して十分な情報が得られる場合に、信号 H A S H \_\_ D O N E \* をアサートして、パケットに対してとるべき適切な動作を判定する。図 52 に示されるフロー図は、宛先アドレスおよびソース・アドレスに関する 2 つの主要部分を含んでおり、これについては後述する。図示した実施例では、宛先アドレスが最初にハッシュされ、ソース・アドレスがその後続くが、これらの手順は同時に実行しても良いし、所望の順番で実行してもよい。

#### 【0214】

宛先アドレスの場合は、処理はステップ 1204 へ進み、ハッシング手順が呼出されて宛先アドレスをハッシュする。信号 H A S H \_\_ D O N E \* に応答して動作がステップ 1204 からステップ 1208 へ進んで、ユニキャストと BC パケットの双方に対するスレッシュリールド・コンディション (閾値条件) を調べる。ステップ 1208 において、関連するスレッシュリールド・コンディションを新たなパケットが違反するかどうか判定される。特に、FreeSecCnt 数が FreeSecThreshold 数と等しいかあるいはこれより小さければ、パケットをメモリ 212 に格納するのに十分な余地がないことである。また、RxSecCnt がソース・ポートに対する RxSecThreshold より大きいあるいはこれに等しければ、ネットワーク・スイッチ 102 が、パケットをドロップする (捨てる) ことを決定する。BC パケットの場合は、BC \_\_ P k t T h r e s h o l d 数が、BC パケットの実数である BC \_\_ P k t C n t 数に比較されて、BC パケットの最大数が既に受取られたかどうか判定する。ユニキャスト・パケットの場合は、TxSecThreshold 数が、宛先ポートに対する TxSecCnt に比較される。

#### 【0215】

ステップ 1208 からステップ 1205 へ進み、ここで H C B 402 が、H A S H \_\_ S T A T U S [1:0] 信号から、またスレッシュリールド・コンディションのどれかの比較から、パケットをドロップすべきかどうか判定する。このパケットは、先に述べたような様々な他の理由、例えば、ソース・ポートと宛先ポートが等しいなどの理由からドロップされ

10

20

30

40

50

る。パケットがドロップされるべきであれば、動作はステップ1205からステップ1207へ進み、ここでパケットがドロップされるかあるいはバックプレシャ（BC）が加えられる。条件FreeSecThresholdまたはRxSecThresholdが違反され、かつバックプレシャがイネーブル状態にされソース・ポートがハーフ2重モードで動作しているならば、バックプレシャが提供される。さもなければ、パケットがドロップされる。バックプレシャにおいては、EPISM210がHSB206においてバックプレシャ・サイクルを実行して、ソース・ポートに送出側装置に対するジャミング・シーケンスをアサートさせる。ABORT\_\_OUT\*信号により示されるように、バックプレシャ指令がソース・ポートにより受入れられなければ、この指令がジャミング・シーケンスのアサートに遅すぎて提供されたことであり、パケットがドロップされる。また、BC\_\_PktThreshold条件が抵触される唯一つのスレッシュホールド・コンディションであっても、パケットがドロップされる。ネットワーク・スイッチ102がドロップされるパケットの残部を受取り続けるが、パケットは格納されず、あるいは別のポートへ送られない。動作は、ステップ1207からステップ1214へ進み、ここでMCBコンフィギュレーション・レジスタ448における適切な統計レジスタが、ステップ1207で行われる動作に基いて更新される。当該統計レジスタは、オーバーフロー条件によりパケットがドロップされたかバックプレシャされたかを示す。例えば、ポート当たりの「ドロップされたパケット - バッファなし」カウントがソース・ポートに対して増分されて、パケットがオーバーフロー条件により捨てられるか、あるいは、パケットがバックプレシャされるならば、「バックプレシャされたパケット」カウントが増分されることを示す。

10

20

#### 【0216】

パケットがドロップされなければ、動作はステップ1205からステップ1206へ進み、ここで宛先アドレス（DA）がハッシュ・メモリ・セクション902で見出されたかどうか、またパケットがブロードキャストされるべきかどうか判定される。宛先アドレスが認識されず従って宛先ポートが未知であるか、あるいはパケット内のグループ・ビットがセットされるならば、パケットがブロードキャストされる。宛先アドレスが見出されなければ、あるいは、パケットがステップ1206で判定されるようなBCパケットであるならば、パケットがブロードキャストされて動作がステップ1210へ進み、EPISM210のMCB404が、必要に応じて、新たなパケットに対するメモリ212内に別のセクタを割付ける。現在のすなわちその時のセクタがパケットに対して十分な余地を有するならば、新たなセクタは不要である。次いで、動作はステップ1216へ進み、パケットの残りがバースト単位でEPISM210を介してバッファ記憶され、そしてメモリ212へ送られる。ポート設定の如何を問わず、BCパケットがSnFモードで処理され、ここで全パケットが伝送される前にメモリ212に格納される。ステップ1216から、動作がステップ1217へ進んで、パケット・エラーによるパケットの受取り中に信号ABORT\_\_OUT\*がアサートされたことを判定する。ポートPORT1～PORT27により、FIFOオーバーラン、ラン・パケット、オーバーサイズ・パケット、パケットが不正FCSを持つこと（フレーム検査シーケンス）の検出、あるいはPLLエラーが検知されたかのような、幾つかのエラー条件が調べられる。パケット・エラーがステップ1217において検出されるならば、動作はステップ1219へ進み、ここでパケットがメモリ212から除去される。

30

40

#### 【0217】

パケット・エラーがステップ1217で検出されなければ、動作はステップ1218へ進み、ここでBCパケットのパケット・ヘッダ922におけるブロードキャスト・ポート・ビット・マップBC\_\_Portsが、BCパケットが送られるべきアクティブなポートで更新される。次のポート、即ち、ソース・ポートか、ソース・ポートがCPU230であるならば前送（FORWARDING）状態ではない任意のポートか、あるいは、ソース・ポートがCPU230であるならばディスエーブル状態の任意のポート、および対応するTxPktThresholdより大きいかこれと等しいTxPktCnt数を持つポートを除いて、BCパケットがポート104、110の全てへ送られる。VLANがイネ

50

ーブル状態にあるならば、ハッシュ・テーブル・エントリ 910 における V L A N ビット・マップ値もまた調べられ、これが更に、ポートを V L A N グループにおけるアクティブ状態の関連ポートに限定する。また、パケットが未知の宛先アドレスによりブロードキャストされるミス B C パケットが、M i s s B C B i t M a p レジスタに従って前送される。パケットがいずれのポートにも送られないように、得られた B C \_ P o r t のビットマップが全てゼロであるならば、この判定がステップ 1205 で行われて当該パケットがステップ 1207 でドロップされ、あるいはパケットはステップ 1219 でメモリ 212 から除去されることが判る。

#### 【0218】

動作はステップ 1218 からステップ 1220 へ進み、得られた B C \_ P o r t のビット・マップにおける各ポートに対する送信パケット・チェーンへ、パケットが付加される。特に、パケット・ヘッダ 922 における B C \_ P o r t ビット・マップで示される各ポートに対する N e x t T x L i n k リンク・アドレスの各々が更新されて、B C パケットを適切なポートの送信パケット・チェーンに挿入する。他の全てのレジスタ、あるいはネットワーク・スイッチ 102 におけるカウント値および統計数値も、例えば B C \_ P k t C n t 数のように同様に然るべく更新される。

#### 【0219】

再びステップ 1206 に戻り、宛先アドレスが見出されたがパケットが B C パケットでなければ、動作はステップ 1222 へ進み、ここでハッシュ・キャッシュ・テーブル 603 が更新される。次いで、動作は次のステップ 1224 へ進み、ここでソース・ポートあるいは宛先ポートのいずれかが S n F モードに対してセットされるかどうか質問される。両方のポートが C T モードにセットされ、等しいポート速度および宛先ポートに対する T B U S 設定がソース・ポートに対する T B U S 設定に等しいなどの、他の C T 条件が満たされるならば、動作はステップ 1225 へ進み、ここで宛先ポートへの経路が使用中であるかどうか質問される。ステップ 1224 で決定されるように S n F モードが指示されるか、あるいは C T モードに指示されるが暫定 C T モードが開始されるように宛先ポートがステップ 1225 で決定されるように使用中であるならば、動作はステップ 1226 へ進み、ここで E P S M 210 の M C B 404 が、必要に応じて、新たなパケットに対してメモリ 212 内のスペースを割付ける。ステップ 1226 から、動作はステップ 1228 へ進み、ここでパケットの残りの部分が E P S M 210 へ検索され、メモリ 212 へ送られる。ステップ 1217 に類似するステップ 1229 で示されるように、パケットの受取りにパケット・エラーが生じるならば、動作はステップ 1219 へ進んでメモリ 212 からこのパケットを除去する。さもなければ、動作は次のステップ 1230 へ進み、ここでパケットは宛先ポートの送信パケット・チェーンに付加され、適切なリンク・アドレス、カウントおよびチェーンが更新される。

#### 【0220】

再びステップ 1225 において、宛先ポートの経路が使用中でなければ、動作はステップ 1231 へ進み、ここでソース・ポートおよび宛先ポートが、その時のパケットに対する正規の C T 動作に関して指定される。正規の C T モードでは、各々の残りのパケット部分がメモリ 212 へは送られず、その代わりに、C T B U F ( C T バッファ ) 528 を介して宛先ポートへバッファ記憶される。パケットのヘッダは、E P S M 210 の R X F I F O から直接宛先ポートへ送られる。次のステップ 1232 は、C T バッファ 528 へのデータ・パケット部分の受信及び宛先ポートへのパケット部分の転送とを示している。C T 動作の間、次のステップ 1233 は、宛先ポートまたは経路が使用中かあるいは利用できないかどうかを質問する。ステップ 1233 でこの質問は、データが主アービタ 512 により C T バッファ 528 に受取られる前に行われる。宛先ポートが更なるデータに対してまだ利用可能である間、動作はステップ 1234 へループして、全パケットが宛先ポートへ送られたかどうかを判定し、送られなかったならば、再びステップ 1232 へ戻り更なるデータを伝送する。全パケットがステップ 1234 で判定されたように C T モードで転送された時、このパケットに対する動作が完了する。

10

20

30

40

50



## 【 0 2 2 1 】

ステップ 1 2 3 3 で宛先ポートが使用中または利用できないと判定すると、動作はステップ 1 2 3 5 へ進んで、メモリ 2 1 2 にパケットの残りの部分を受取って、中間パケットの暫定 C T モードを開始する。中間パケット暫定 C T モードでは、パケットの残りの部分がメモリ 2 1 2 にバッファ記憶される。パケットが伝送の途中にあったため、メモリ 2 1 2 へ送られる残りのパケット・データはこのポートに対する送信パケット・チェーンの初めに置かれて、次のステップ 1 2 3 6 で示される適切なパケット順序付けを保证する。正規の C T 動作モードにおけるように、中間パケット暫定 C T モードの間にメモリ 2 1 2 へ供給された各データ部分は、受取り後すぐに宛先ポートへの転送のために利用可能である。

## 【 0 2 2 2 】

再びステップ 1 2 0 2 において、動作はソース・アドレスをハッシュするためステップ 1 2 4 0 へ進む。次いで、ステップ 1 2 4 2 へ進み、ソース・アドレスがハッシュ・メモリ・セクション 9 0 2 で見出されたかどうか、かつパケット内のグループ ( G R O U P ) ビットがセットされたかどうか判定される。ソース・アドレスが見出され、 G R O U P ビットがセットされなかったならば、動作はステップ 1 2 4 4 へ進み、ハッシュ・メモリ・セクション 9 0 2 の A G E フィールドが A G E 情報で更新される。例えば、 A G E 値はゼロにセットされる。ソース M A C アドレスおよびソース・ポート番号が前のエントリとは対応しないことが判る。このことは、例えば、ネットワークまたはデータ装置が 1 つのポートから他のポートへ移される場合に生じる。この情報は、ステップ 1 2 4 4 において比較され、更新される。

## 【 0 2 2 3 】

ステップ 1 2 4 2 において、ソース・アドレスが見出されず、あるいは G R O U P ビットがセットされたならば、ステップ 1 2 4 6 へ進み、 C P U 2 3 0 に対して割込みが生成され、 C P U が以降のステップを実行する。次のステップ 1 2 4 8 において、 C P U 2 3 0 は、メモリ 2 1 2 のハッシュ・メモリ・セクション 9 0 2 にハッシュ・テーブル・エントリを割り当て、あるいは新たなソース・ポート・アドレスに関するハッシュ・キャッシュ・テーブル 6 0 3 のハッシュ・テーブル・エントリ、あるいはリスト・レーセントリ・ユーズド ( 最低使用頻度 : L R U ) セクションを割付ける。次いで、ステップ 1 2 5 0 へ進み、割付けられたハッシュ・エントリにおけるソース M A C アドレス、ソース・ポート番号および A G E 情報等が更新される。

## 【 0 2 2 4 】

図 5 3 は、メモリ 2 1 2 から 1 つ以上の宛先ポートへデータを送信するためのネットワーク・スイッチ 1 0 2 の一般的動作を示すフロー図である。この送信手順は一般に、以下に述べるように、 S n F モードおよび中間パケット暫定 C T 動作モードに適用し、 B C パケットに適用する。第 1 のステップ 1 2 6 0 は一般に、先に述べた手順に従って、パケット・データがメモリ 2 1 2 において待ち行列に入れられる ( キューされる ) ことを表わす。次のステップ 1 2 6 2 へ進み、 M C B 4 0 4 が H C B 4 0 2 に対してパケット・データが得られることを示す。中間パケット・データ暫定 C T モードにおいては、この表示は、宛先ポートへ送るためにデータが直ちに得られるので、データの最初のデワード ( D W O R D ) がメモリ 2 1 2 に格納するため M C B 4 0 4 へ送られると、直ちに与えられる。しかし、 S n F モードの場合は、この表示は、全パケットが送信に先立ち格納されるので、データ・パケットに対するデータの最後のデワードが M C B 4 0 4 へ送られた後にのみ与えられる。パケット・データが送信のために利用可能であると、動作はステップ 1 2 6 4 へ進み、伝送されるパケット・データを受取るために利用可能なバッファ・スペースを宛先ポートが有するかどうか判定される。ステップ 1 2 6 4 は一般に、先に述べたように、対応する信号 B U F \_ A V A I L m \* に応答するポート 1 0 4 、 1 1 0 のそれぞれをポーリングするため、 E P S M 2 1 0 により行われるポーリング手順を表わす。宛先ポートがパケット・データの受取りに利用可能なバッファ・スペースを持つことを示すまで、動作はステップ 1 2 6 4 に止まる。

## 【 0 2 2 5 】

10

20

30

40

50

ステップ 1 2 6 4 において、送信先ポートすなわち宛先ポートがバッファ・スペースを持つと判定すると、動作はステップ 1 2 6 6 へ進み、H C B 4 0 2 が宛先ポートに対するデータの転送を要求する。そして、ステップ 1 2 6 8 において、データのバーストがメモリ 2 1 2 から宛先ポートへ送られる。次のステップ 1 2 7 0 へ進み、メモリ 2 1 2 におけるデータの全てが宛先ポートへ送られたかどうか判定される。送られなかったならば、ステップ 1 2 6 4 へ戻って、宛先ポートがデータの別の転送のため利用可能なより多くのバッファ・スペースを有することになるまで、待機する。最終的には、S n F モードおよび暫定 C T モードの場合における全データ・パケット、あるいは中間パケット・データ暫定 C T モードの場合における残りのパケット・データが、転送され、これはステップ 1 2 7 0 で判定される。

10

#### 【 0 2 2 6 】

動作はステップ 1 2 7 2 へ進み、パケットが B C パケットであるかないか判定される。パケットが B C パケットであるならば、動作はステップ 1 2 7 4 へ進んで、全パケットが全てのアクティブ・ポートへ転送されたかどうか判定する。転送されなかったならば、その時のパケットに対しては、動作が完了する。この手順は、パケットが全てのアクティブ・ポートへ転送されるまで、各ポートに対して再び実行される。各 B C パケットに対する各宛先ポートに関して、ステップ 1 2 6 4 ~ ステップ 1 2 7 0 が行われることを、ステップ 1 2 7 2 と 1 2 7 4 が表わしていることが判る。このように、全 B C データ・パケットは、送信のため全てのアクティブな宛先ポートへ送られるまで、メモリ 2 1 2 に保持される。当該パケットが B C パケットでなければ、あるいはステップ 1 2 7 4 で示されるように B C パケットに対する全てのアクティブ・ポートへ全パケットが送られた後は、動作はステップ 1 2 7 6 へ進み、B C パケットを保持するメモリ 2 1 2 におけるバッファ・スペースが解放される。特に、パケット・データを保持するセクターは、メモリ 2 1 2 内のフリー・メモリ・セクタのフリープール・チェーン ( F R E E P O O L C H A I N ) へ戻される。

20

#### 【 0 2 2 7 】

図 5 4 には、E P S M 2 1 0 のハッシュ・ルックアップ動作を示すフロー図が示される。図 5 4 のフロー図におけるステップは、M C B 4 0 4 によって行われる。初期ステップ 1 3 0 2 は、信号 H A S H \_ R E Q \* のアサートにより示されるハッシュ・リクエストを検出する。H C B 4 0 2 は、新たなパケットとしてのパケットのヘッダを識別し、ソース・アドレスおよび宛先アドレス、およびソース・ポート番号を決定し、M C B 4 0 4 のハッシュ・コントローラ 6 0 2 に対する信号 H A S H \_ D A \_ S A [ 1 5 : 0 ] を表明する。次に、M C B 4 0 4 は、ソース・アドレスおよび宛先 M A C アドレス、およびソース・ポート番号を検索して、ハッシング手順を実施し、これにより、パケットに対する適切な動作を決定する。

30

#### 【 0 2 2 8 】

M C B 4 0 4 は一般に、各パケットに関して、ソース・ポート番号、ソース・アドレスおよび宛先 M A C アドレスに基づく、4 つの動作の 1 つを行う。特に、ハッシュ・コントローラ 6 0 2 は、信号 H A S H \_ S T A T U S [ 1 : 0 ] を決定し、これにより、パケットを宛先ポートへ送るように F O R W A R D \_ P K T をセットし、パケットをドロップして無視するように D R O P \_ P K T をセットし、宛先 M A C アドレスが新規でありかつ未知であってパケットが他の全てのポートにブロードキャストすなわち送信される場合に M I S S \_ B C をセットし、又は、パケットがサブセットの関連ポートに複写されて送信されるべき場合に G R O U P \_ B C をセットする。ステップ 1 3 0 2 からステップ 1 3 0 4 へ進んで、以下の式 ( 1 ) により、パケットを捨てるかどうかを決定する。

40

#### 【 0 2 2 9 】

##### 【 数 1 】

$\text{DropPkt} := (\text{SrcState} = \text{DIS}) \text{ or } (!\text{FilterHit} \& \text{SrcState} \neq \text{FWD}) \quad (1)$

但し、S r c S t a t e は、ソース・ポートのスパニング・ツリー状態を識別するものであり、H i l t e r H i t は、ソース M A C アドレスが予め定めた範囲内にある場合にア

50

サートされるビットであり、間投詞「！」記号は論理的否定を示し、記号「!=」は関数「に不等」を示し、記号「:=」は関数「に等」を示す。各ポートは、H S Bコンフィギュレーション・レジスタ448に提供され、学習(L R N)、前送(F W D)、ブロック(B L K)、リスニング(L S T)およびディスエーブル状態(D I S)を含む、I E E E仕様802.1のスパニング・ツリー関数により決定されるような、5つの状態の1つを持つ。図示した実施例においては、B L K状態とL S T状態は同じものとして処理される。このため、ソース・ポートがディスエーブル状態にされるか、あるいはソースM A Cアドレスが予め定めたフィルタ範囲内になく、かつソース・ポートの状態が前送されなければ、パケットはドロップすなわち捨てられる。

#### 【0230】

D r o p P k tがステップ1304で死んでであると判定されると、ステップ1305へ進み、パケットを無視するかさもなければ捨てるようH C B 402に命令するように、信号H A S H \_ S T A T U S [ 1 : 0 ]が00b = D R O P \_ P K Tに等しくセットされる。D r o p P k tが偽であるならば、ステップ1306へ進み、F i l t e r H i tビットが調べられて、ソースM A Cアドレスが予め定めた範囲内に含まれるかどうかを判定する。この予め定めた範囲は、C P U 230をソースとし、あるいは宛先とするパケットを識別し、C P U 230へ送られるブリッジ・プロトコル・ユニット(B P D U)を含む。F i l t e r H i tビットがステップ1306で死んでであると判定されると、ステップ1308へ進んで、宛先ポート(D s t P r t)を識別する。パケットがC P U 230からであれば(S r c P r t = C P U)、宛先ポートは、前の動作においてC P U 230により  
20 セットされる値F l t r P r tに等しくセットされる(D s t P r t := F l t r P r t)。さもなければ、パケットはC P U 230へ送られる(D s t P r t := P O R T 28)。次いで、ステップ1308からステップ1310へ進んで、以下の式(2)に基づいて、パケットを前送する(F w d P k t)かどうかを判定する。

#### 【0231】

##### 【数2】

FwdPkt:

$$=(\text{DstPrt} \neq \text{SrcPrt}) \& ((\text{DstState} = \text{FWD}) \text{or} (\text{SrcPrt} = \text{CPU} \& \text{DstState} \neq \text{DIS})) \quad (2)$$

但し、式(2)において、D s t S t a t eは、宛先ポート(D s t P r t)のスパニング・ツリー状態であり、「&」は論理的AND演算を示す。このように、宛先ポートおよびソース・ポートが同じでなく、かつ宛先ポートの状態が前送であるならば、あるいはソース・ポートがC P U 230であり宛先ポートの状態がディスエーブル状態でなければ、パケットは宛先ポートへ送られる。ハッシュ・ルックアップがなくとも、宛先ポートは、C P U 230であるか、あるいはC P U 230によりF l t r P r tにより判定されるので、既知である。F l t r P r tが偽であれば、ステップ1305へ進んでパケットを捨てる。さもなければ、F l t r P r tが真の場合、ステップ1312へ進み、H A S H \_ S T A T U S [ 1 : 0 ]信号が11b = F O R W A R D \_ P K Tに等しくセットされ、パケットが宛先ポートへ送られるべきことを示す。また、H A S H \_ D S T P R T [ 4 : 0 ]信号はD s t P r t宛先ポート番号と関連させられる。

#### 【0232】

ステップ1306において、ソース・アドレスが予め定めた範囲内になく、従ってフィルタされたM A Cアドレス外であるならば、動作はステップ1314へ進んで、パケットがB Cパケットであるか否かを示す、受取ったパケット内のG R O U Pビットを調べる。G R O U Pが偽(G R O U Pビット=論理値0)であれば、ステップ1316へ進んで、宛先M A Cアドレス(D A)のハッシュ・ルックアップを行う。M A Cアドレスは、2つの異なるセット(組)のビットをアドレスから取り、そしてこの2つのセットと一緒にビット単位で論理的に組合わせて比較することにより、ハッシュされる。これにより、先に述べたように、対応する13~16ビットのハッシュ・アドレスを形成する。M A Cアドレスの任意のビットをハッシング手順の目的のために選定することができる。図55のフロー図に関連して以下に述べる別個のルーチンまたは関数により、実際のルックアップ手順  
50

10

20

30

40

50

が行われる。

#### 【0233】

ステップ1316におけるルックアップ手順が、HITと呼ばれるビットを含む1つ以上の値を必要に応じて返送し、これが宛先アドレスに対するDA\_\_Hitとして、あるいはソース・アドレスに対するSA\_\_Hitとして返送される。HITビットは、ハッシュされたアドレスがハッシュ・メモリ・セクション902に見出されたかどうかを判定する。ステップ1316からステップ1318へ進み、ここでDA\_\_Hit値が調べられてアドレスが見出されたか否かを判定する。このアドレスは、宛先MACアドレスと対応する装置がパケットを前に送信した場合に、メモリ212中に見出される。DA\_\_Hitが真ならば、動作はステップ1310へ進んで、先に述べたようにパケットを前送するかどうかを判定する。ハッシュ・アドレスが見出されずDA\_\_Hitが偽であるならば、ステップ1320へ進み、ここでHASH\_\_STATUS[1:0]信号が10b=MIS\_\_BCにセットされて、新たなMACアドレスを示す。宛先装置と関連するポート番号が未知であるので、パケットは他の全てのアクティブ・ポート(VLANにより定性化されるポート、および他の論理的ポート)へ、ブロードキャストされて、パケットが適切な宛先装置へ送られることを保証する。最終的には、宛先装置は、ソース・アドレスと同じMACアドレスを含む新たなパケットに答ずる。この時、ネットワーク・スイッチ102は、MACアドレスをポートとポート番号とに関連付けて、これに対応してハッシュ・メモリ・セクション902を更新する。ステップ1314において、GROUPビットが真(即ち、論理値1)であるならば、動作はステップ1322へ進み、ここでHASH\_\_STATUS[1:0]信号が01b=GROUP\_\_BCにセットされ、パケットが他の全てのポート、あるいはVLAN関数により指定されるポートのグループへブロードキャストされることを示す。

#### 【0234】

ステップ1305、1312、1320あるいは1322のいずれかから、ステップ1324へ進んで、SrcLookUp値を調べることににより、ソースMACアドレスについてハッシュ・メモリ・セクション902を検索するかどうかを判定する。SrcLookUp値は、以下の式(3)に従って決定される。

#### 【0235】

#### 【数3】

SrcLookUp:=(SrcState=(LRNorFWD))&SrcPrt!=CPU (3)

式(3)は、ソース・ポートが学習モードあるいは前送モードにあり、かつ該ソース・ポートがCPU230でない場合は、MACソース・アドレスが探索されることを示している。SrcLookUpがアサートされて真であるとステップ1324で判定されると、動作はステップ1326へ進み、2つの値VLANおよびSecurePortが調べられる。VLANモードのどれかがイネーブル状態にされるならばVLANビットは真であるが、それ以外は偽である。ソース・ポートが確実であればSecurePortが真である、すなわちアサートされ、ここでは新たなアドレスはハッシュ・メモリ・セクション902へは付加されず、未知のソース・アドレスからのパケットが捨てられる。VLANが真でなくポートが確実でなければ、動作はステップ1328へ進み、HASH\_\_DONE\*信号がアサートされて、一時的にアサート状態を保つ。この時、信号HASH\_\_STATUSおよびHASH\_\_DSTPRRTが、HCB402により捕捉される。

#### 【0236】

ステップ1326において、VLANが真であるか、あるいはSecurePortが真であると判定された場合、あるいはステップ1328が行われた後は、ソース・アドレス・ルックアップの後まで、HASH\_\_DONE\*信号のアサートが遅延される。次いでステップ1330へ進み、宛先MACアドレスに関して先に述べたと類似の方法で、ハッシュ・ルックアップがソースMACアドレス(SA)に関して行われる。ステップ1330において、対応する装置に関するハッシュ・アドレスが見出されるならば、値SA\_\_Hitが真に戻される。ステップ1330からステップ1332へ進み、ここで値Src\_\_H

10

20

30

40

50

i t が調べられる。S r c \_ H i t は、以下の式 ( 4 ) により S A \_ H i t に関連付けられる。

【 0 2 3 7 】

【 数 4 】

Src\_Hit:=SA\_Hit&(HshPrt=SrcPort)

( 4 )

式 ( 4 ) において、ソース・ヒットが生じ ( S A \_ H i t が真 )、かつハッシュ・メモリ・セクション 9 0 2 におけるエントリで見出されたポート番号がパケットが受取られた実際のソース・ポート番号と等しければ、S r c \_ H i t は真である。格納されたソース・ポート番号が実際のソース・ポート番号と等しくなければ、以下に述べるように、装置は別のポートへ移されたことであり、ハッシュ・メモリ・セクション 9 0 2 は C P U 2 3 0 により更新される。S r c \_ H i t が真であれば、動作はステップ 1 3 3 4 へ進み、V L A N が偽ならば、H A S H \_ D O N E \* 信号がアサートされる。次いで、動作はステップ 1 3 3 6 へ進み、装置の A G E 番号がゼロであるか判定される。A G E がゼロに等しくなければ、A G E 番号はステップ 1 3 3 8 においてゼロに等しくセットされる。ステップ 1 3 3 6 で A G E 番号がゼロであると判定された場合、あるいはステップ 1 3 3 8 においてゼロにセットされた後、ステップ 1 3 4 0 へ進み、V L A N ビットが再び調べられる。V L A N が真であれば、ステップ 1 3 4 2 へ進み、ここでハッシュ V L A N ルーチンすなわち手順が調べられて、関連するポートをハッシュ・テーブル・エントリ 9 1 0 における対応する V L A N ビット・マップ値から決定されたものとして、識別する。ステップ 1 3 4 0 で V L A N が真でないと判定すると、動作はステップ 1 3 4 4 へ進み、既にアサートされていない場合は、H A S H \_ D O N E \* 信号がある期間だけアサートすなわちパルスが発生され、次に否定される。ステップ 1 3 4 4 の終了により、この手順の動作が完了する。H A S H \_ D O N E \* 信号の否定信号により、H C B 4 0 2 のハッシュ・ルックアップを終了する。

【 0 2 3 8 】

ステップ 1 3 3 2 において、S r c \_ H i t が偽ならば、ステップ 1 3 5 0 へ進み、L e a r n D i s P r t 値を調べることににより、ソース・ポートがディスエーブル状態にされたことを学習しているかどうか判定される。もし学習していなければ、ステップ 1 3 5 2 へ進み、パケットの新たな情報が適切なレジスタへロードされ、C P U 2 3 0 が割込みされる。C P U 2 3 0 は、これに回答して、ハッシュ・メモリ・セクション 9 0 2 を新たなハッシュ・テーブル・エントリ 9 1 0 で更新する。ソース・ポートがステップ 1 3 5 0 でディスエーブル状態にされたことを学習していると判定した場合、あるいはハッシュ・メモリ・セクション 9 0 2 がステップ 1 3 5 2 で更新された後は、ステップ 1 3 5 4 へ進んで、S e c u r e P o r t ビットを調べる。S e c u r e P o r t が真ならば、動作はステップ 1 3 5 6 へ進み、ここで H A S H \_ S T A T U S [ 1 : 0 ] 信号が 0 0 b = D R O P \_ P K T へ変更される。この場合、アドレスが新しく、かつ新アドレスが保全ポートでは許容されないので、新たなパケットがドロップされる。また、必要に応じて、セキュリティ ( 保全 ) 違反割込みが C P U 2 3 0 に対してアサートされて、セキュリティ違反に回答して適切な処置を行う。ステップ 1 3 5 6 からステップ 1 3 4 4 へ進む。再びステップ 1 3 5 4 において、S e c u r e P o r t ビットが非保全ポートを示す偽であるならば、ステップ 1 3 4 0 へ進む。ステップ 1 3 2 4 において、S r c L o o k U p が偽であれば、直接ステップ 1 3 4 4 へ進む。

【 0 2 3 9 】

図 5 5 には、ハッシュ・メモリ・セクション 9 0 2 におけるハッシュ・テーブル・エントリ 9 1 0 の全てを探索するためのハッシュ・ルックアップ手順を示すフロー図が示されている。最初のステップ 1 4 0 2 において、アドレス値 A がステップ 1 3 1 6 または 1 3 3 0 から送られる受取られたハッシュ・アドレスに等しくセットされる。動作はステップ 1 4 0 4 へ進み、ここで受取られたハッシュ・アドレスと関連する主ハッシュ・エントリ・セクション 9 0 6 内のハッシュ・テーブル・エントリ 9 1 0 が読出される。動作はステップ 1 4 0 6 へ進み、V A L I D E N T R Y ( エントリ有効 ) ビットが読出され、新たなパ

10

20

30

40

50

ケットのMACアドレスが格納されたMACアドレスと比較される。エントリが有効であり正確な整合がMACアドレス間に生じるならば、動作はステップ1408へ進み、HITビットが真にセットされてハッシュ・ビットを示し、動作は呼出し手順即ちルーチンへ戻る。エントリは有効でないか、あるいはアドレスの整合が起きなかったならば、ステップ1410へ進み、ここでVALIDENTRYビットと、エントリのEOC（チェーン終り）値が調べられる。エントリが有効でないか、あるいはEOCに到達しなければ、動作はHITビットを偽として戻る。さもなければ、ハッシュ・アドレスが、ステップ1412においてハッシュ・エントリ内のリンク・アドレス（バイトF：C）に等しくセットされ、ステップ1404へ戻って、チェーン化されたハッシュ・エントリ・セクション908内の次のチェーン化エントリを試みる。MACアドレス整合による有効なエントリが見出されるまでか、あるいはEOC値に遭遇するまで、動作はステップ1404、1406、1410および1412間をループする。

10

**【0240】**

以下のテーブル（1）は、本発明により実現された特定の実施形態におけるCPU230の入出力（I/O）スペース・レジスタを示している。テーブル（1）は、単に例示的に示したものであり、また、該例においては、レジスタが特殊な実施例中か又はそれ以外で実現されるか、若しくは同様なレジスタが異なる呼称で呼ばれている。

**【0241】****【表1】**

テーブル1: CPU230 I/Oスペース・レジスタ

オフセット(h)	マスク	シャドウェア	アクセス (R/W)	Req_name/Bit_name	説明
0	PCB 406		CPU: R PCB: W MCB: ---- HCB: ----	割り込みソース1 ビット0: MCB_INT 1: MEM_RDY 2: ABORT_PKT 3: STAT_RDY 4-31: リザーブ	(1)
4	PCB 406		CPU: R/W PCB: R MCB: ---- HCB: ----	割り込みマスク1 ビット0: MCB_INT 1: MEM_RDY 2: ABORT_PKT 3: STAT_RDY 4: HASH_MISS 5-31: リザーブ	(2)
8	PCB 406		CPU: R/W PCB: R/W MCB: ---- HCB: ----	パケット情報 RdPkt ビット0: SOP 1: EOP 2-15: リザーブ 16-23: 長さ (EOPに対して) 24-31: リザーブ	(3)
C	PCB 406		CPU: R/W PCB: R/W MCB: ---- HCB: ----	パケット情報 WrPkt ビット0: SOP 1: EOP 2-5: BE (SOPに対して) 6-15: リザーブされる 16-23: 長さ 24-31: リザーブ	(4)

【 0 2 4 2 】

【 表 2 】

10

20

30

40

10	PCB 406		CPU: PCB: MCB: HCB: R R/W ---- ----	<b>SIMM 存在検出</b> ビット 0-3: simm1_pd[0..3] 4-7: simm2_pd[0..3] 8-11: simm3_pd[0..3] 12-15: simm4_pd[0..3] 16-31: リザーブ	(5)
14	PCB 406		CPU: PCB: MCB: HCB: R/W W ---- ----	<b>ポーリング・ソース (1 &amp; 2)</b> ビット 0: MCB_INT 1: MEM_RDY 2: PKT_AVAIL 3: BUF_AVAIL 4: ABORT_PKT 5: STAT_RDY 6: HASH_MISS 7-31: リザーブ	(6)
18	PCB 406		CPU: PCB: MCB: HCB: R W ---- ----	<b>割り込みソース 2</b> ビット 0: PKT_AVAIL 1: BUF_AVAIL 2-31: リザーブ	(7)
1c	PCB 406		CPU: PCB: MCB: HCB: R/W R ---- ----	<b>割り込みマスク 2</b> ビット 0: PKT_AVAIL 1: BUF_AVAIL 2-31: リザーブ	(8)

【 0 2 4 3 】

【 表 3 】

10

20

30

40



20	PCB 406		CPU: PCB: MCB: HCB:	R/W R/W ---- ---	QCスタティステック情報 ビット 0-1: ポート番号 2-4: QC 番号 5-9: レジスタ番号  10-14: レジスタの数 15-19: レジスタの最大数  20-31: リザーブ	(9)
24	PCB 406		CPU: PCB: MCB: HCB:	R R/W ---- ----	総パケット情報 ビット 0-15: パケット長 16-23: ソース・ポート 24-31: 宛先ポート	(10)
28	PCB 406		CPU: PCB: MCB: HCB:	WO R/W ---- ----	フラッシュ FIFO	(11)
30	PCB 406	MCB 404 HCB 402	CPU: PCB: MCB: HCB:	R/W R R R	EFPM ステップアップ ビット 0: TPI インストール 1: EXP インストール 2: マスタ・スレーブ・インターフェース  3-4: QcXferSize[1:0] 5-6: TPIXferSize[1:0] 7: AI_FCS 8: DramWrDis 9: SramWrDis 10-12: Epsm Addr Dcd 13: Clk1Sel 14-21: CPU ポート番号 22-31: リザーブ	(12)

【 0 2 4 4 】

【 表 4 】

10

20

30

40

34	PCB 406	HCB 402	CPU: PCB: MCB: HCB: R/W ---- R R	ポート・スピード ビット 0: ポート0スピード 1: ポート1スピード : : 27: ポート27スピード 28-31: リザーブ	(13)
38	PCB 406	MCB 404 HCB 402	CPU: PCB: MCB: HCB: R ---- R R	ポート・タイプ ビット 0: ポート0タイプ 1: ポート1タイプ : : 27: ポート27タイプ 28-31: リザーブ	(14)
3C	PCB 406	MCB 404	CPU: PCB: MCB: HCB: R/W R R ----	<b>MEM</b> リクエスト ビット 0-23: Mem アドレス 24: メモリ選択 25: 転送サイズ 26-29: バイト・イネーブル 30: RW 31: ロック済ページ・ヒット	(15)

【 0 2 4 5 】

【 表 5 】

10

20

30

40

40	PCB 406	HCB 402	CPU: PCB: MCB: HCB:	R --- R R	EPISM 訂正 ビット 0-7: 訂正番号 8-31: リザーブ	(16)
54	HCB 402		CPU: PCB: MCB: HCB:	R/W --- --- R	HCB 利用セット・アップ ビット 0-7: ポート番号又は総数 8-9: モード 10-31: リザーブ	(17)
58	HCB 402		CPU: PCB: MCB: HCB:	R/W --- --- R/W	HCB 利用 ビット 0-31: 平均時間	(18)
5c	HCB 402		CPU: PCB: MCB: HCB:	R/W --- --- R	ソース CT_SNF / ポート ビット 0: ポート 0 1: ポート 1 : : 27: ポート 27 28-31: リザーブ	(19)
60	HCB 402		CPU: PCB: MCB: HCB:	R/W --- --- R	宛先 CT_SNF / ポート ビット 0: ポート 0 1: ポート 1 : : 27: ポート 27 28-31: リザーブ	(20)

【 0 2 4 6 】

【 表 6 】

10

20

30

40

64	HCB 402 (High 2 bits of each xfersz )		CPU: PCB: MCB: HCB:	R/W ---- ---- R	XferSize / ポート ビット 0-3: ポート 0 xfersize 4-7: ポート 1 xfersize 8-11: ポート 2 xfersize 12-15: ポート 3 xfersize 16-19: ポート 4 xfersize 20-23: ポート 5 xfersize 24-27: ポート 6 xfersize 28-31: ポート 7 xfersize	(21)
68	HCB 402 (High 2 bits of each xfersz )		CPU: PCB: MCB: HCB:	R/W ---- ---- R	XferSize / ポート ビット 0-3: ポート 8 xfersize 4-7: ポート 9 xfersize 8-11: ポート 10 xfersize 12-15: ポート 11 xfersize 16-19: ポート 12 xfersize 20-23: ポート 13 xfersize 24-27: ポート 14 xfersize 28-31: ポート 15 xfersize	(22)

【 0 2 4 7 】

【 表 7 】

10

20

30

40

リザーブ

6c	HCB 402 (High 2 bits of each xfersz )		CPU: PCB: MCB: HCB: R/W ---- ---- R	Xfersize / ポート ビット 0-3: ポート 16 xfersize  4-7: ポート 17 xfersize  8-11: ポート 18 xfersize 12-15: ポート 19 xfersize 16-19: ポート 20 xfersize 20-23: ポート 21 xfersize 24-27: ポート 22 xfersize 28-31: ポート 23 xfersize	(23)
70	HCB 402 (High 2 bits of each xfersz )		CPU: PCB: MCB: HCB: R/W ---- ---- R	Xfersize / ポート ビット 0-3: ポート 24 xfersize  4-7: ポート 25 xfersize  8-11: ポート 26 xfersize 12-15: ポート 27 xfersize 16-19: ポート 28 xfersize 20-31: リザーブ	(24)

【 0 2 4 8 】

【 表 8 】

10

20

30

40

74	HCB 402		CPU: R/W PCB: ---- MCB: ---- HCB: R	<b>Arb_Mode</b> ビット 0-1: モード値 2-31: リザーブ	(25)
78	HCB 402		CPU: R/W PCB: ---- MCB: ---- HCB: R	<b>HCB Misc</b> コントロール ビット 0: イネーブル CT FIFO 1: イネーブル Rd Extra WS 2: イネーブル CC Rd/Wr Qc 3: イネーブル CC Rd/Wr Qe 4: 初期的イネーブル AD 5-31: リザーブ	(26)
7c	HCB 402		CPU: R/W PCB: ---- MCB: ---- HCB: R	ポート・シキャストダウン ビット 0-27: ピット マップ	(27)

【 0 2 4 9 】

【 表 9 】

10

20

30

40

80	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	プログラム・ポート状態 ビット 0-1: 状態値 2-31: リザーブ	(28)
90	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	ポート状態ビットマップ ビット 0: ポート 0 1: ポート 1 : : 27: ポート 27 28-31: リザーブ	(29)

【 0 2 5 0 】

【 表 1 0 】

10

20

30

40

94	MCB 404		CPU: PCB: MCB: HCB:	R --- R/W ---	ポート状態 # 1 ビット 0-1: Port _0_st[1:0] 2-3: Port _1_st[1:0] 4-5: Port _2_st[1:0] 6-7: Port _3_st[1:0] 8-9: Port _4_st[1:0] 10-11: Port _5_st[1:0] 12-13: Port _6_st[1:0] 14-15: Port _7_st[1:0] 16-17: Port _8_st[1:0] 18-19: Port _9_st[1:0] 20-21: Port _10_st[1:0] 22-23: Port _11_st[1:0] 24-25: Port _12_st[1:0] 26-27: Port _13_st[1:0] 28-29: Port _14_st[1:0] 30-31: Port _15_st[1:0]	(30)
----	------------	--	------------------------------	------------------------	---	------

10

20

30

40

【 0 2 5 1 】

【 表 1 1 】



98	MCB 404		CPU: R PCB: --- MCB: R/W HCB: ----	ポート状態# 2 ビット 0-1: Port _16_st[1:0] 2-3: Port _17_st[1:0] 4-5: Port _18_st[1:0] 6-7: Port _19_st[1:0] 8-9: Port _20_st[1:0] 10-11: Port _21_st[1:0] 12-13: Port _22_st[1:0] 14-15: Port _23_st[1:0] 16-17: Port _24_st[1:0] 18-19: Port _25_st[1:0] 20-21: Port _26_st[1:0] 22-23: Port _27_st[1:0] 24-31: リザーブ	(31)
9C	MCB 404		CPU: R/W PCB: --- MCB: R HCB: ----	宛先ミス ブロードキャスト ビット 0-28: DestMissBCビットマップ 29-31: リザーブ	(32)

【 0 2 5 2 】

【 表 1 2 】

10

20

30

40

a8	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R/W ----	メモリ・バス・モニタ・コントロール ビット 0-14: モニタ・モード 15: モニタ選択 16-23: モニタ・ポート選択 24-27: フィルタ時間スケール 28: モニタ・クリア 29: カウンタ/フィルタ・ モード 30: Backpress イネーブル 31: アラーム	(33)
ac	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	メモリ・バス・モニタ・スレッシュホールド ビット 0-7: アラーム・セット・ スレッシュホールド 8-15: アラーム・クリア・ スレッシュホールド 16-19: リザーブ 20-31: ピーク BW	(34)
b0	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	メモリ・バス利用 ビット 0-31: パーセント利用	(35)
b8	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	メモリによってドロップしたパケット ビット 0-31: パケットの数	(36)

【 0 2 5 3 】

【 表 1 3 】

10

20

30

40

bc	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	BCによってドロップしたパケット ビット 0-31: パケットの数	(37)
c0	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R -----	ハッシュ・テーブルの定義 ビット 0-14: アドレス [16:2] 15-23: アドレス [25:17] 24-25: テーブル・サイズ 26: ロック・ハッシュ・サイクル 27: Vlan グループ BC 28: Vlan ミス BC 29: Vlan ユニキャスト 30-31: リザーブ	(38)
c4	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	Rx セクタ・カウンタ ビット 0-28: ビットマップ 29-31: リザーブ	(39)
c8	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	Tx パケット・カウンタ ビット 0-28: ビットマップ 29-31: リザーブ	(40)
cc	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	ハッシュ・アドレス・ロー ビット 0-31: バイト 0-3	(41)

【 0 2 5 4 】

【 表 1 4 】

10

20

30

40

d0	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	ハッシュ・アドレス・ハイ ビット 0-15: バイト 4-5 16-23: ソース・ポート 24: ポート・ミス 25-31: リザーブ	(42)
d4	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	受信メモリ・セクタによりドロップした パケット ビット 0-31: パケットの数	(43)
d8	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	送信メモリ・セクタによりドロップした パケット ビット 0-31: パケットの数	(44)
dC	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	受信オーバーフローによりドロップしたパケット ビット 0-28: ポート・ビットマップ 29-31: リザーブ	(45)
e0	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	送信オーバーフローによりドロップしたパケット ビット 0-28: ポート・ビットマップ 29-31: リザーブ	(46)
e4	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	学習ディスプレイエーブル・ポート ビット 0-27: 学習ディスプレイエーブル・ ポート・ビットマップ 28-31: リザーブ	(47)
e8	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	確実ポート ビット 0-27: 確実ポート・ビットマップ 28-31: リザーブ	(48)

【 0 2 5 5 】

【 表 1 5 】

10

20

30

40

ec	MCB 404		CPU: PCB: MCB: R HCB: ----	R/W ---- R ----	セキユリティ・バイオレーション状態 ビット 0-31: カウント	(49)
f0	MCB 404		CPU: PCB: MCB: R HCB: ----	R/W ---- R ----	セキユリティ・バイオレーション ビット 0-27: ポート・ビットマップ 28-31: リザーブ	(50)
f4	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R/W ----	メモリ・コントロール ビット 0-1: メモリ・タイプ 2: メモリ・スピード 3: EDO テスト・モード 4: Db1 リンク・モード 5: DisRCPgHits 6: DistxPGHits 7-31: リザーブ	(51)
f8	MCB 404		CPU: PCB: MCB: R HCB: ----	R/W ---- R ----	RAS 選択 ビット 0-31: Rasenx [1:0]	(52)
fc	MCB 404		CPU: PCB: MCB: HCB:	R/W R ---- ----	リフレッシュ・カウンタ ビット 0-9: カウント 10-31: リザーブ	(53)

【 0 2 5 6 】

【 表 1 6 】

10

20

30

40

100	MCB 404 (bit 4-7)		CPU: PCB: MCB: HCB:	R/W ---- R ----	フィルタ・コントロール ビット 0-3: アドレス・イネーブル [3:0] 4-7: マスク・イネーブル [3:0] 8-31: リザーブ	(54)
104	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	マスク・アドレス・フィルタ・ロー ビット 0-31: バイト 0-3	(55)
108	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	マスク・アドレス・フィルタ・ハイ ビット 0-15: バイト 4-5 16-31: リザーブ	(56)
10c	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	アドレス・フィルタ 0・ロー ビット 0-31: バイト 0-3	(57)
110	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	アドレス・フィルタ 1・ハイ ビット 0-15: バイト 4-5 16-23: 宛先ポート 24-31: フィルタ・マスク 0	(58)
114	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	アドレス・フィルタ 1・ロー ビット 0-31: バイト 0-3	(59)
118	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	アドレス・フィルタ 1・ハイ ビット 0-15: バイト 4-5 16-23: 宛先ポート 24-31: フィルタ・マスク 1	(60)

【 0 2 5 7 】

【 表 1 7 】

10

20

30

40

11c	MCB 404		CPU: R/W PCB: ---- MCB: R HCB: ----	アドレス・ファイルタ2・ロー ビット 0-31: バイト 0-3	(61)
120	MCB 404		CPU: R/W PCB: ---- MCB: R HCB: ----	アドレス・ファイルタ2・ハイ ビット 0-15: バイト 4-5 16-23: 宛先ポート 24-31: ファイルタ・マスク2	(62)
124	MCB 404		CPU: R/W PCB: ---- MCB: R HCB: ----	アドレス・ファイルタ3・ロー ビット 0-31: バイト 0-3	(63)
128	MCB 404		CPU: R/W PCB: ---- MCB: R HCB: ----	アドレス・ファイルタ・ハイ ビット 0-15: バイト 4-5 16-23: 宛先ポート 24-31: ファイルタ・マスク3	(64)

【 0 2 5 8 】

【 表 1 8 】

10

20

30

40

12c	MCB 404		CPU: PCB: MCB: HCB:	R ---- R/W ----	MCB 割り込みソース ビット 0: セキュリティ割り込み 1: メモリ・オーバーフローを セット 2: メモリ・オーバーフローを クリア 3: プロードキャスト割り込み をセット 4: プロードキャスト割り込み をクリア 5: 受信割り込み 6: 送信割り込み 7: 失敗した R×パケット 8: BW アラームのセット 0 9: BW アラームのクリア 0 10: BW アラームのセット 1 11: BW アラームのクリア 1 12-31: リザーブ	(65)
-----	------------	--	------------------------------	--------------------------	---	------

10

20

30

40

【 0 2 5 9 】

【 表 1 9 】



130	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R    -	MCB 割り込みマスク ビット 0: セキュリティ割り込み 1: メモリ・オーバーフローの セット 2: メモリ・オーバーフローの クリア 3: プロードキヤスト割り込み マスクのセット 4: プロードキヤスト割り込み マスクのクリア 5: 受信割り込みマスク 6: 送信割り込みマスク 7: 失敗した Rx パケット  8: BW アラームのセット 0 9: BW アラームのクリア 0 10: BW アラームのセット 1 11: BW アラームのクリア 1 12-31: リザーブ	(66)
-----	------------	--	------------------------------	-----------------------	--	------

10

20

30

40

【 0 2 6 0 】

【 表 2 0 】

134	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R/W ----	MCB ポーリング・ソース ビット 0: セキュリティ割り込み 1: メモリ・オーバーフローの セット 2: メモリ・オーバーフローの クリア 3: プログラム・キャスト・ポーリ ング・ソースのセット 4: プログラム・キャスト・ポーリ ング・ソースのクリア 5: 受信ポーリング・ソース 6: 送信ポーリング・ソース 7: 失敗した R x パケット 8: BW アラームのセット 0 9: BW アラームのクリア 0 10: BW アラームのセット 1 11: BW アラームのクリア 1 12-31: リザーブ	(67)
138	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	バックプレッシャ・イネーブル ビット 0-23: リザーブ 24-27: ポート・ビットマップ 28-31: リザーブ	
13C	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	結合ポートのセット 0 ビット 0-27: ポート・ビットマップ 28-31: リザーブ	
140	MCB 404		CPU: PCB: MCB: HCB:	R/W ---- R ----	結合ポートのセット 1 ビット 0-27: ポート・ビットマップ 28-31: リザーブ	

【 0 2 6 1 】

【 表 2 1 】

10

20

30

40

144	MCB 404		CPU: PCB: MCB: R HCB:	R/W --- R ----	デフォルトVlanビットマップ ビット 0-28: ビットマップ	
148	MCB 404		CPU: PCB: MCB: HCB:	R/W --- --- R	契約ポート ビット 0-7: ポート  8-15: Rx モニタ・ポート番号 16-23: Tx モニタ・ポート番号 24-31: リザーブ	(68)
200-2ff			CPU: PCB: MCB: HCB:	R/W R/W --- ---	クワッド・カスケード0レジスタ	(69)
300-3ff			CPU: PCB: MCB: HCB:	R/W R/W --- ---	クワッド・カスケード1レジスタ	(70)
400-4ff			CPU: PCB: MCB: HCB:	R/W R/W --- ---	クワッド・カスケード2レジスタ	(71)
500-5ff			CPU: PCB: MCB: HCB:	R/W R/W --- ---	クワッド・カスケード3レジスタ	(72)
600-6ff			CPU: PCB: MCB: HCB:	R/W R/W --- ---	クワッド・カスケード4レジスタ	(73)

【 0 2 6 2 】

【 表 2 2 】

10

20

30

40

700-7ff				CPU: PCB: MCB: HCB:	R/W R/W ---- ----	クワッド・カスケード 5 レジスタ	(74)
800-8ff				CPU: PCB: MCB: HCB:	R R/W ---- ----	QC スタティスティック・レジスタ	(75)
900				CPU: PCB: MCB: HCB:	R/W R/W ---- ----	HCB FIFO - BPDU	(76)
a00				CPU: PCB: MCB: HCB:	R/W ---- R/W ----	MCB データ FIFO	(77)
b00-fff						拡張用としてリザーブ	

## 【 0 2 6 3 】

テーブル 1 の ( 1 ) ~ ( 7 7 ) の説明

( 1 ) CPU 230 に対する任意の割り込み ( 1 又は複数 ) のソース。これらの割り込みは CPU 230 が割り込みをアクノレッジ ( 確認 ) するときに該 CPU 230 によってクリアされる

( 2 ) CPU 230 に対するマスクされるべき割り込み

( 3 ) このレジスタは CPU 230 によって書き込まれる

10

20

30

40

50

- (4) このレジスタは E P S M 2 1 0 によって書き込まれる
- (5) このレジスタはシフト・レジスタ・インターフェースを通じて S I M M 上の情報を含む
- (6) C P U 2 3 0 に対するマスクされている任意の割り込み (1 又は複数) のソース
- (7) C P U 2 3 0 に対する任意の割り込み (1 又は複数) のソース。これらの割り込みは C P U 2 3 0 が割り込みをアクノレッジ (確認) するときに該 C P U 2 3 0 によってクリアされる
- (8) C P U 2 3 0 に対するマスクされるべき割り込み
- (9) このレジスタに書き込む C P U 2 3 0 は、適当なポートの統計リード (読み出し) を発行するように Q C インターフェースに知らせる 10
- (10) このレジスタは E P S M 2 1 0 によって書き込まれる
- (11) このレジスタは、書き込まれたときに、F I F O 内容をフラッシュ (消去) し、E O P を受信するまでフラッシュを続ける
- (12) このレジスタは一般的セットアップ・パラメータを保持する
- (13) これはポート速度ビットマップ・レジスタである。ポートに対するビットがリセットされたとき、これは 1 0 m h z ポートであり、ビットがセットされたとき、これは 1 0 0 m h z ポートである。即ち、0 = 1 0 m h z、1 = 1 0 0 m h z である。パワーアップ・デフォルトは正しい値を含むべきである
- (14) これはポート・タイプ・ビットマップ・レジスタである。ポートに対するビットがリセットされたとき、これは Q C ポートであり、ビットがセットされたとき、これは T L A N ポートである。即ち、0 = Q C、1 = T L A N である。パワーアップ・デフォルトは正しい値を含むべきである 20
- (15) これは、C P U 2 3 0 からのメモリ転送に対するアドレス及びコントロールを含むレジスタである
- (16) このリード・オンリ・レジスタは E P S M 2 1 0 に対する改訂番号 (revision number) を供給する
- (17) このレジスタは、H C B 4 0 2 使用率 (ユーティリゼーション) について観察されるべきポート及びモード・ビットを選択する。その可能なモードは、T X、R X 及びその両方である
- (18) H C B 4 0 2 ユーティリゼーションは、選択されたポートがバス上にある平均時間である 30
- (19) このレジスタは、どのソース・ポートが C T を行えるか及びどのものが S n F を行うことのみできるかを示すための、ポートに対するビットマップである
- (20) このレジスタは、どの宛て先ポートが C T を行えるか及びどのものが S n F を行うことのみできるかを示すための、ポートに対するビットマップである
- (21) このレジスタは指定されたポートに対するエクスファースイズ (x f e r s i z e) を含む
- (22) このレジスタは指定されたポートに対するエクスファースイズ (x f e r s i z e) を含む
- (23) このレジスタは指定されたポートに対するエクスファースイズ (x f e r s i z e) を含む 40
- (24) このレジスタは指定されたポートに対するエクスファースイズ (x f e r s i z e) を含む
- (25) このレジスタはアービトレーション (仲裁) ・モード値を含む。使用可能なアービトレーション・モードは F C F S、ウエイト (重み付け)、又はラウンド・ロビン (round\_robin) である
- (26) H C B 4 0 2 のサブセクションに対する種々のコントロール
- (27) ディスエーブルされるべきポートのビットマップ
- (28) このレジスタは、ポート状態ビットマップ・レジスタにおいて示されたポートがどの状態に変更すべきかを教える 50

状態値

条件

0 0 b

ディスエーブルされる

0 1 b

ブロックされる /

聞く

1 0 b

学習する

1 1 b

10

送る

(29) このレジスタは、どのポートがその状態を変化させるかを示す。このレジスタはプログラム・ポート状態レジスタと組になって、ポート状態レジスタを満たす

(30) 各ポートに対しての2ビットが、以下のように、アービタにポートがどの状態にあるかを教える

状態値

条件

0 0 b

ディスエーブルされる

0 1 b

20

ブロックされる /

聞く

1 0 b

学習する

1 1 b

送る

(31) 各ポートに対しての2ビットが、以下のように、アービタにポートがどの状態にあるかを教える

状態値

条件

30

0 0 b

ディスエーブルされる

0 1 b

ブロックされる /

聞く

1 0 b

学習する

1 1 b

送る

(32) 宛て先ミス・ブロードキャスト(放送)・ビットマップ

40

(33) メモリ・バス214モニタ・コントロールは、メモリ・バス214上で行われる監視(モニタリング)を(それが行われる場合に)セットアップするために用いられる

(34) メモリ・バス214モニタ・スレッシュOLDは、アラームをセットするため及びアラームをクリアするために用いられる

(35) メモリ・バス214ユーティリゼーション・レジスタ

(36) メモリ・スレッシュOLD・カウンタによるメモリ・スペースの欠如によってドロップされる(落とされる)パケットの数。このレジスタはリード(読み出し)されるときにクリアされる

(37) ブロードキャスト・メモリ・スペースの欠如によってドロップされるブロードキャスト・パケットの数

50

(38) ハッシュ・テーブルのベースに対するアドレス。ハッシュ・テーブルのサイズはレジスタの定義で説明したものである

(39) 受信セクタ・スレッシュールド・オーバーフローのセット又はクリアの何れかによってCPU 230に割り込みを行ったポートのビットマップ

(40) 送信パケット・スレッシュールド・オーバーフローのセット又はクリアの何れかによってCPU 230に割り込みを行ったポートのビットマップ

(41) ハッシュ・テーブル内を見たときにミスしたアドレス

(42) 残りのハッシュ・アドレス及びソース・ポート

(43) 受信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる

10

(44) 送信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる

(45) このレジスタは、受信オーバーフローによってパケットをドロップしたポートのビットマップである

(46) このレジスタは、送信オーバーフローによってパケットをドロップしたポートのビットマップである

(47) 学習(ラーニング、learning)ディスエーブル・ポート・ビットマップ

(48) セキュア(機密保護、secure)・ポート・ビットマップ

(49) このレジスタはポート・セキュリティによってドロップされたパケットの合計を含む

20

(50) このレジスタは、セキュリティによってパケットをドロップしたポートのビットマップである

(51) このレジスタはメモリ・タイプ、速度その他を含む

(52) RASがメモリの4Mブロックをイネーブルにする

(53) リフレッシュ・カウンタがメモリ・コントローラに対してリフレッシュ信号を生成する

(54) このレジスタはアドレス・フィルタリング及びアドレスのマスキングをイネーブルにする

(55) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む

(56) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む

30

(57) このレジスタはアドレス・フィルタ0のバイト0-3を含む

(58) このレジスタはアドレス・フィルタ0のバイト4-5を含む

(59) このレジスタはアドレス・フィルタ1のバイト0-3を含む

(60) このレジスタはアドレス・フィルタ1のバイト4-5を含む

(61) このレジスタはアドレス・フィルタ2のバイト0-3を含む

(62) このレジスタはアドレス・フィルタ2のバイト4-5を含む

(63) このレジスタはアドレス・フィルタ3のバイト0-3を含む

(64) このレジスタはアドレス・フィルタ3のバイト4-5を含む

(65) このレジスタはMCB 404において開始された任意の割り込みのソースを含む

(66) このレジスタはMCB 404において開始された任意の割り込みに対するマスキングを含む

40

(67) このレジスタは、マスクされたMCB 404において開始された任意の割り込みのソースを含む

(68) このレジスタはプロミスキュラス(無差別、promiscuous)・モードで観察されているポートの値を保持する。また、RXトラフィック及びTXトラフィックが現れるポートを含む

(69) これはカッド・カスケード・レジスタに対するオフセットである。これはQC 0に対するものである

(70) これはカッド・カスケード・レジスタに対するオフセットである。これはQC 1に対するものである

50

(71) これはカッド・カスケード・レジスタに対するオフセットである。これはQC2に対するものである

(72) これはカッド・カスケード・レジスタに対するオフセットである。これはQC3に対するものである

(73) これはカッド・カスケード・レジスタに対するオフセットである。これはQC4に対するものである

(74) これはカッド・カスケード・レジスタに対するオフセットである。これはQC5に対するものである

(75) これは、カッド・カスケードから読み出されたばかりの統計バッファに対するアドレス・スペースである

10

(76) これは、パケット・データをMCB402へ送信するため / パケット・データをMCB402から受信するための、FIFOのアドレスである

(77) これは、データをMCB404へ送信するため / データをMCB404から受信するための、FIFOのアドレスである

テーブル(1)のレジスタを明瞭にするため、下記のレジスタ定義を提供する。

【0264】

【表23】

#### 割込み情報

EP5M210からCPU230に対する3つの割込みピン; CPUINTHASHL、CPUINTPKTLおよびCPUINTLがある。CPUINTHASHLは、ハッシュ・ミスが生じた時にのみ代入され、(オフセット'hocにおける)ハッシュ・アドレス・ロー・レジスタを読出すことによりクリアされる。CPUINTPKTLは、パケット・インターフェースFIFOで利用可能なパケットがある時か、あるいはパケット・インターフェースFIFOが更に多くのパケット・データを送るためクリアされるバッファ・スペースを有するならば、代入される。CPUINTLは、4つのあり得るソースに対して代入され; これらソースの1つがMCB404における8つのあり得るソースを指す。割込みソースは、これらソースがマスクされなければ、CPU230を割込みさせる。CPU230が割込みされることなく割込みソースの情報を利用可能にさせるため、ポーリング機構が利用可能である。割込みソースのマスクングが割込みをCPU230からブロックさせるが、情報はいぜんとしてポーリング・ソース・レジスタで利用可能である。例えば、要求される統計数字が利用可能である時にSTAT\_\_RDYマスク・ビットがセットされるならば、割込みは生じないが、CPU230はいぜんとして統計数字がポーリング・レジスタの読出しにより読出す用意があると判定することができる。注: 割込みソース・レジスタはこれを読出すことによりクリアされるが、ポーリング・ソース・レジスタはこれをクリアするため書込まなければならない。

20

30

割込みソース1レジスタ: (オフセット='h00) CPU230へ送られるCPUINTL割込みのソース。このレジスタは、EP5

M210により更新され、その時割込みがCPU230

へ送出される。CPU230がこのレジスタに達すると

内容がクリアされる。1ビットにおける1の値は、割込

40

みが生じたことを表示する。デフォルト=32'h0000\_\_0000。

ビット0(W/R) MCB\_\_INTは、割込みがMCB404に生じたことおよび割込みを更に理解するためMCB割込みソース・レジスタが読出される必要があることをCPU230に通知する割込みである。デフォルトは0。

ビット1(W/R) MEM\_\_RDYは、要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU230に通知する割込みである。デフォルトは0。

ビット2(W/R) ABORT\_\_PKTは、ABORT\_\_IN\*信号がPCB406へ表明されたことをCPU230に通知する割込みである。デフォルトは0。

ビット3(W/R) STAT\_\_RDYは、要求された統計数字情報がPCB 406のバッファ・スペースにおいて用意があることをCPU230に通知する割込みである。デ

50



フォルトは0。 ビット4～31 (RO) 予約 (RESERVED) 常に0として読出す。 割込みソース・レジスタに対する p c b r e g s インターフェース

M c b I n t ( i n ) M C B からの入力、ビット0を判別

M e m R d y ( i n ) メモリ F I F O からの入力、ビット1を判別

A b o r t P k t I n t ( i n ) H C B 4 0 2 インターフェースからの入力、ビット4を判別

S t a t R d y I n t ( i n ) Q C インターフェースからの入力、ビット5を判別

C p u I n t \_ ( o u t ) 割込みが生じたことを示す C P U 2 3 0 への信号。

割込みマスク1レジスタ (オフセット='h04) C P U 2 3 0 によりマスクされる割込み。任意のビットにおける1の値が、割込みがマスクされることを示す。デフォルト= 3 2 ' h 0 0 0 0 \_ 0 0 1 f

ビット0 (W/R) C P U 2 3 0 に対する M c b I n t 割込みをマスク。デフォルトは1

ビット1 (W/R) C P U 2 3 0 に対する M e m R d y 割込みをマスク。デフォルトは1

ビット2 (W/R) C P U 2 3 0 に対する A b o r t P k t I n t 割込みをマスク。デフォルトは1

ビット3 (W/R) C P U 2 3 0 に対する S t a t R d y I n t 割込みをマスク。デフォルトは1

ビット4 (W/R) C P U 2 3 0 に対する H a s h M i s s 割込みをマスクデフォルトは1

ビット5～31 (RO) 予約。常に0として読出し。

割込みソース2レジスタ (オフセット='h18) C P U 2 3 0 へ送られる C P U I N T P K T L 割込みのソース。このレジスタは E P S M 2 1 0 により更新され、次に割込みが C P U 2 3 0 へ送られる。C P U 2 3 0 がこのレジスタを読出す時、内容がクリアされる。1ビットにおける1の値は、割込みが生じたことを示す。デフォルト= 3 2 ' h 0 0 0 0 \_ 0 0 0 0

ビット0 (W/R) P K T \_ A V A I L は、パケット・データが C P U 2 3 0 に対して利用可能であることを C P U 2 3 0 へ通知する割込み。デフォルトは0

ビット1 (W/R) B U F \_ A V A I L は、パケット・データを送出するためバッファ・スペースが C P U 2 3 0 に対して利用可能であることを C P U 2 3 0 に通知する割込み。デフォルトは0

ビット2～31 (RO) 予約。常に0として読出し

割込みソース・レジスタに対する p c b r e g s インターフェース

P k t A v a i l I n t ( i n ) T X F I F O からの入力、ビット2を判別

B u f A v a i l I n t ( i n ) R X F I F O からの入力、ビット3を判別

C p u I n t \_ P k t \_ ( o u t ) パケット割込みが生じたことを示す C P U 2 3 0 に対する信号

インターフェース・マスク2レジスタ (オフセット='h1c) C P U 2 3 0 によりマスクされる割込み。任意のビットにおける1の値は、割込みがマスクされることを示す。デフォルト= 3 2 ' h 0 0 0 0 \_ 0 0 0 3。

ビット0 (W/R) C P U 2 3 0 に対する P k t A v a i l I n t 割込みをマスク。デフォルトは1

ビット1 (W/R) C P U 2 3 0 に対する B u f A v a i l I n t 割込みをマスク。デフォルトは1

ビット2～31 (RO) 予約。常に0として読出し

ポーリング・ソース1&2レジスタ (オフセット='h14) このレジスタはマスクされた割込み情報を含み、所望のビットをクリアするため1を書込む C P U 2 3 0 によりクリアされる。このため、C P U 2 3 0 が割込みされる代わりにポーリングすることを可能

10

20

30

40

50

にする。CPUは代わりにポーリングを欲する任意の割込みソースをマスクしなければならない

ビット0 (W/R) MCB\_\_INTは、割込みがMCB 404に生じたことおよび割込みを更に理解するためMCB割込みソース・レジスタが読出される必要がある。デフォルトは0

ビット1 (W/R) MEM\_\_RDYは要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU 230に通知する割込み。デフォルトは0

ビット2 (W/R) PKT\_\_AVAILは、パケット・データがCPU 230に対して利用可能であることをCPU 230に通知する割込み。デフォルトは0

ビット3 (W/R) BUF\_\_AVAILは、バッファ・スペースがCPU 230がパケット・データを送るために利用可能であることをCPU 230に通知する割込み。デフォルトは0 10

ビット4 (W/R) ABORT\_\_PKTは、ABORT\_\_IN信号がPCB 406へアサートされたことをCPU 230に通知する割込み。デフォルトは0

ビット5 (W/R) STAT\_\_RDYは、要求された統計情報がPCB 406のバッファ・スペースにおいて用意があることCPU 230に通知する割込み。デフォルトは0

ビット6 (W/R) HASH\_\_MISSは、ハッシュ・ミスが生じたことをCPU 230に通知する割込み。

ビット7～31 (RO) 予約。常に0として読出し

ポーリング・ソース・レジスタに対するpcbreghsインターフェース 20

McbInt(in) MCBからの入力。ビット0を判別

MemRdy(in) メモリFIFOからの入力。ビット2を判別

PktAvailInt(in) TX FIFOからの入力

ビット2を判別

BufAvailInt(in) RX FIFOからの入力

ビット3を判別

AbortPktInt(in) HCB 402インターフェースからの入力

ビット4を判別

StatRdyInt(in) QCインターフェースからの入力

ビット6を判別

m\_HashInt(in) MCB 404からの入力 ビット6を判別。 30

【0265】

【表24】

#### パケット・データのコンフィギュレーション

パケット転送のため使用される3つのレジスタがあり、1つは受取られたパケットに対し、2つは伝送パケットに対する。受信パケットは、HSB 206からのReadOutPkt信号と関連させられる。送信パケットは、HSB 206からのWriteInPkt信号と関連させられる。注：受信と送信の用語は、HSB 206から参照される。CPU 230は、パケット・データ・バッファをアクセスする前に適切なレジスタをアクセスしなければならない。 40

パケット情報RdPktレジスタ (オフセット='h08) CPU 230により送られるデータのパケットに対する必要な情報。HSB 206から参照される受信パケットデフォルト=32'h0000\_\_0000

ビット0 (W/R) SOP CPU 230からのパケットの初め

1=SOP

ビット1 (W/R) EOP CPU 230からのパケットの終り

1=EOP

ビット2～15 (RO) 予約。常に0として読出し

ビット16～23 (W/R) EOPがアサートされる時、FIFOにおけるデータ長さ (バイト数) 50

ビット24～31 (RO) 予約。常に0として読出し  
 パケット情報 R d P k t レジスタに対する p c b r e g s インターフェース  
 r \_ S o p ( o u t ) H S B 2 0 6 インターフェースに与えられたパケット・インジケータの開始  
 r \_ E o p ( o u t ) H S B 2 0 6 インターフェースに与えられたパケット・インジケータの終り  
 r \_ l e n g t h ( o u t ) E O P が表示される時バッファにおけるデータのバイト長  
 パケット情報 W r P k t レジスタ (オフセット = 'h 0 c ) H S B 2 0 6 により送られるデータの packets に対する必要情報。H S B 2 0 6 から照会される伝送パケットデフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0 10

ビット0 (W/R) S O P。H S B 2 0 6 からのパケットの開始  
 l = S O P  
 ビット1 (W/R) E O P。H S B 2 0 6 からのパケットの終り  
 I = E O P  
 ビット2～5 (W/R) S O P または E O P と関連する D W O R D に対するバイト使用可能。通常は、全てのバイトが使用可能化される。l = 使用可能化  
 ビット6～15 (RO) 予約。常に0として読出し  
 ビット16～23 (W/R) F I F O におけるデータ長さ (バイト数)  
 ビット24～31 (RO) 予約。常に0として読出し  
 パケット情報 W r P k t レジスタに対する p c b r e g s インターフェース 20  
 h \_ S o p I n \_ ( i n ) H S B 2 0 6 インターフェースからの S O P インジケータ  
 h \_ E o p I n \_ ( i n ) H S B 2 0 6 インターフェースからの E O P インジケータ  
 h \_ B y t e V a l I n \_ ( i n ) H S B 2 0 6 インターフェースからのバイト使用可能  
 合計パケット I n f o (オフセット = 'h 2 4 ) これは、M C B 4 0 4 がパケットを C P U 2 3 0 へ送る前にそのパケットに付加する情報。この値は、C P U 向けパケットに対する S O P がある時にセットされる  
 デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0  
 ビット0～15 パケット長  
 ビット16～23 (RO) ソース・ポート 30  
 ビット24～31 (RO) 宛先ポート  
 【0 2 6 6】  
 【表 2 5】  
メモリ存在の検出  
 S I M M / D I M M 存在検出レジスタ (オフセット = 'h 1 0 ) システムにおける S I M M についての情報を保持。この情報は、オンボードのシフト・レジスタからリセットされた僅かに後でロードされる  
 ビット0～3 (RO) s i m m 1 \_ p d [ 0 . . 3 ]  
 ビット4～7 (RO) s i m m 2 \_ p d [ 0 . . 3 ]  
 ビット8～11 (RO) s i m m 3 \_ p d [ 0 . . 3 ] 40  
 ビット12～15 (RO) s i m m 4 \_ p d [ 0 . . 3 ]  
 ビット16～31 (RO) 予約。常に0として読出し  
 存在検出レジスタに対する p c b r e g s インターフェース  
 i \_ P D S e r I n ( i n ) 存在検出シフト・レジスタからのシリアル入力  
 【0 2 6 7】  
 【表 2 6】  
クワッドカスケード統計セットアップ  
 Q C 統計 I n f o レジスタ (オフセット = 'h 2 0 ) クワッドカスケード統計レジスタの読出し動作のためのセットアップ情報。C P U は、このレジスタに統計読出しを開始することを書込む。デフォルト = 3 2 'h 0 0 0 0 \_ 8 0 0 0 50

ビット0～1 (W/R) ポート番号。これは、その統計数字が読出されるポート番号。  
読出すべきポートは、この番号と指定クワッドカスケードにより決定される

ビット2～4 (W/R) QC番号。アクセスするクワッドカスケードを指示予約された  
組合わせ：3'b110および3'b111

ビット5～9 (W/R) レジスタ番号。これは、指定されたポートに対して読出される  
べき第1のレジスタの番号

ビット10～14 (W/R) レジスタ数。これは、読出すべきレジスタ数注：ソフトウ  
エアは、この数を、読出するため利用可能なレジスタ範囲内のレジスタ番号と共に保持する  
ため要求される

ビット15～19 (W/R) 最大レジスタ数。これは、クワッドカスケードで利用可能 10  
な統計的レジスタの最大数。デフォルト = 6'h17

ビット20～31 (W/R) 予約。常に0として読出し  
クワッドカスケード統計セットアップ・レジスタに対する p c b r e g s インターフェー  
ス

r\_\_QcStatPortNo(out) 読出された統計に対するポート番号。これは  
、0と3間の値。この値は、QC数と共に用いられて、スイッチにおけるどのポートが観  
察されつつあるかを決定する

r\_\_QcStatQcNo(out) Qc数。ポート番号と共に用いられる。

r\_\_StatRegNo(out) 始動レジスタ番号。これは、読出されるべき最初の  
統計レジスタの番号 20

r\_\_NoStatRegs(out) 読出すべき統計レジスタ数

r\_\_Maxregs(out) 存在する統計レジスタの最大数。これは、保持さ  
れる統計数字が変更されるならば将来の使用のために特に利用可能。

【0268】

【表27】

#### EP SM 210のセットアップ

EP SMセットアップ・レジスタ (オフセット = 'h30) EP SM 210に対する汎  
用セットアップ・パラメータ。デフォルト = 32'h0007\_\_1000または32'h0  
007\_\_3000、ckllsel入力に依存

ビット0 (W/R) TPIインストール。1 = TPI 220インストールデフォルト = 30  
0。このビットは、マスタ・スイッチ使用可能(ビット2)が否定される時にのみ、書込  
まれる

ビット1 (W/R) EXPインストール。1 = 拡張インストール。デフォルト = 0。こ  
のビットは、マスタ・スイッチ使用可能(ビット2)が否定される時にのみ、書込まれる

ビット2 (W/R) マスタ・スイッチ使用可能。1 = パケット・トラフィック使用可能  
。デフォルト = 0

ビット3～4 (W/R) QcXferSize[1:0] これらビットは、マスタ・スイ  
ッチ使用可能(ビット2)が否定される時にのみ、書込まれる

00 = HSB 206における16バイト転送サイズ

01 = HSB 206における32バイト転送サイズ 40

10 = HSB 206における64バイト転送サイズ

11 = 無効組合せ

ビット5～6 (W/R) TPIXferSize[1:0] これらのビットはマスタ・ス  
イッチ使用可能(ビット2)が否定される時にのみ、書込まれる

00 = HSB 206における16バイト転送サイズ

01 = HSB 206における64バイト転送サイズ

10 = HSB 206における128バイト転送サイズ

11 = HSB 206における256バイト転送サイズ

ビット7 (W/R) AIFCS。このビットは、クワッドカスケードがFCSビット  
を自動挿入することを可能にするため使用される。これは、CPU 230からのパケット 50

に対してのみ用いられる

ビット8 (W/R) `DramWrDis`。これは、セットされた時、CPU 230 からDRAMへの書込みを使用不能状態にする。デフォルト = 0

ビット9 (W/R) `SramWrDis`。これは、セットされた時、CPU 230 から内部SRAMへの書込みを使用不能状態にする

ビット10 ~ 12 (W/R) `EP SM 210` アドレス・デコード。これらビットは、`EP SM 210` のレジスタ・スペースとメモリ・インターフェースをデコードするため用いられる

ビット13 (RO) `clk1sel`

1 = CLK 2 周波数は1X CLK 1 周波数である

0 = CLK 2 周波数は2X CLK 1 周波数である

ビット14 ~ 21 (RO) CPUポート番号。CPU 230 のポート番号を指示。デフォルト = 8'h1c

ビット22 ~ 31 (RO) 予約。常に0として読出し

`EP SM` セットアップ・レジスタに対する `pc breg s` インターフェース

`clk1sel(in)` `clk1` および `clk2` が同じレートであるかどうかを判別するためピンからの入力

`r_DramWrDis(out)` CPU 230 インターフェースに、DRAMへの書込みが使用不能化されることを知らせる

`r_SramWrDis(out)` CPU 230 インターフェースに、内部SRAMへの書込みが使用不能化されることを知らせる

`r_EP SMAdrDcd(out)` この3ビット数は、CPU 230 バスにおけるアドレス・ビット31:29と比較される。

`EP SM` セットアップ・レジスタに対する `hc breg s` インターフェース

`r_Mst rSwEn(out)` スイッチがパケット通信量に対して使用可能化されることをアービタなどに対して通知

`r_TpiInst(out)`

`r_ExpInst(out)`

`r_NonULBCMode[1:0](out)`

`r_ULBCMode[1:0](out)`

`r_AIFCS(out)`

`EP SM` セットアップ・レジスタに対する `mc breg s` インターフェース

`r_DramWrDis(out)` DRAM書込みのCPU要求を使用不能

`r_SramWrDis(out)` 内部SRAM書込みのCPU要求を使用不能

`EP SM` 改訂レジスタ (オフセット = 'h40) `EP SM 210` の改訂番号

ビット0 ~ 7 (RO) `EP SM 210` の改訂番号

ビット8 ~ 31 (RO) リザーブ(予約)。常に0として読出し

`EP SM` 改訂レジスタに対する `pc breg s` インターフェースなし。

【0269】

【表28】

ポート・セットアップ

ポート速度レジスタ (オフセット = 'h34) 各ポートの速度を含むビット・マップ。

1 = 100MHz; 0 = 10MHz。デフォルト = 32'h0f00\_0000

ビット0 (W/R) ポート0の速度

ビット1 (W/R) ポート1の速度

:

:

ビット27 (W/R) ポート27の速度

ビット28 ~ 31 (RO) 留保済み。常に0として読出し

10

20

30

40

50

ポート速度レジスタに対する `h c b r e g s` インターフェース

`r__PortSpd[27:0](out)` HCB402ブロックに対するポート速度  
ビット・マップ

ポート・タイプ・レジスタ (オフセット = 'h38) 各ポートのタイプを含むビット・  
マップ。1 = T L A N ; 0 = カッドカスケード。デフォルト = 32'h0f00\_\_000  
0

ビット0 (W/R) ポート0タイプ

ビット1 (W/R) ポート1タイプ

:

:

ビット27 (W/R) ポート27タイプ

ビット28 ~ 31 (W/R) 予約。常に0として読出し

ポート・タイプ・レジスタに対する `m c b r e g s & h c b r e g s` インターフェース  
`r__PortType[27:0](out)` HCB402およびMCB404に対す  
るポート・タイプ・ビット・マップ

CPUメモリ要求

CPU230によるメモリ要求は、2つの方法で行うことができる。下記のレジスタが両  
方法で用いられる; CPU230は、初期レジスタ/FIFOメモリ要求法を用いる時に  
、レジスタを直接アクセスするのみ。

メモリ要求レジスタ (オフセット = 'h3c) CPUは、このレジスタにメモリ読出し  
または書込みを要求するよう書込む。この要求された機構は、外部DRAMまたは内部S  
RAMのいずれかのアクセスのため用いられる。

ビット0 ~ 23 (W/R) 転送の開始アドレス[25:2]。SRAMアクセスのため  
には、ビット23 - 8が留保されるビット7:0が256の24ビット・ワードをアドレ  
ス指定する

ビット24 (W/R) 0 = 外部DRAMアクセス (即ち、パケット&ハッシュ・メ  
モリ)

1 = 内部SRAMアクセス (即ち、パケット制御レジスタ)

ビット25 (W/R) 転送長

0 = 1 転送 (4 バイト)

1 = 4 転送 (16 バイト)

注: 開始アドレス&転送長さは、転送が2Kページ境界に跨がるようにセットされるべき  
ではない。これを保証する1つの方法は、全てのデータ構造 (ハッシュ・エントリの如き  
) が16バイト整合されることを確認することである

ビット26 ~ 29 (W/R) バイト使用可能[3:0]。(1 = 表明) 部分ワード書  
込みに有効。また、CASを含まない読出しを行うようセットされたEDOテスト・モー  
ドと共に使用される。1より大きい転送長の書込みのため、ByteEnablesは1  
111でなければならない。これらは、EDOテスト・モードがセットされなければ、読  
出しは問題外 (don't care) である。

ビット30 (W/R) 書込み/読出し。0 = 読出し、1 = 書込み

ビット31 (W/R) ロックされたページ・ヒット。別のCPU要求が同じメモリ・ペ  
ージ内に続くことを示す。DRAMメモリ・アービタはメモリ・システムが別の要求をす  
ることを許容せず、RASはその時のサイクル後に表明されたままとなる。EDOテスト  
・モードのみににおいて用いられる。リフレッシュを含む他の要求側は、セットされる間は  
メモリ・アクセスを行わない。SRAMがロックされる間パケット・メモリ通信量入力が  
停止するので、SRAMアクセスにおいては決して使用すべきでない (ハードウェアのデ  
バギングを除く)。

メモリ要求レジスタに対する `m c b r e g s` インターフェース

`CpuAdr[25:2](out)` 開始アドレス `memctl` および `m c b s r a m`  
モジュールをパス

10

20

30

40

50

CpuBE[3:0](out) memctlおよびmcbsramモジュールへByte Enablesをパス

CpuLn[1:0](out) memctlおよびmcbsramへ転送長さをパス(00 1のIn = 1ならば、00 ; In = 4ならば、11)

CpuMemSel(out) 外部DRAM(0)および内部SRAM(1)データ間のmux制御

CpuWr(out) 書込み/読出しビット = 1ならば、memctlおよびmcbsramモジュールへアサート

CpuPgHit(out) ロック・ページ・ヒット・ビット = 1ならば、memctlおよびmcbsramモジュールへアサート

CpuReq(out) メモリ要求レジスタが書込まれメモリ選択 = 0である時、memctlモジュールへアサートCpuAckがアサートされるまで、アサートされたままでなければならない

CpuAck(in) CpuReqが受入れられる時、memctlモジュールからmcbsregsへアサートされる

CpuInternalReq(out) メモリ要求レジスタが書込まれ、メモリ選択 = 1である時、mcbsramモジュールへアサート。CpuInternalAckがアサートされるまで、アサートされたままでなければならない

CpuInternalAck(in) CpuInternalReqが受信される時、mcbsramモジュールからmcbsregsへアサートされる

注：以下のシーケンスをEDOメモリに対するテストに用いるべきである：

1. EDOテスト・モード・ビットをメモリ制御レジスタにセット

2. DWORDを0000hでテスト中のバンクに書込む

3. ロックド・ページ・ヒット・セットおよびバイト使用可能 = 1111bを持つ同じDWORDを読み出す。その後、FPM DRAMがMDをフロートさせる間EDO DRAMがMDをローに保持し、約100ns後にMD[0]におけるプルアップ・レジスタがこの線をハイに引上げる

4. ロックド・ページ・ヒット・ビットがクリアされ、バイト使用可能 = 0000bによりDWORDを再び読み出す。これは、CASがアサートされない読み出しである。MD[0]は、EDO DRAMに対してロー、FPMに対してハイとなる

5. インストールされたメモリの各バンクごとにステップ1～4を繰り返す。全てのバンクがEDO DRAMを含むだけで、メモリ・タイプがEDO DRAMへセットされる

6. EDOテスト・モード・ビットをクリアして、メモリ・タイプをセットする。EDOテスト・モードをセットしたままにしてはならない。

【0270】

【表29】

混雑ポート

混雑ポート・レジスタ (オフセット = 'h148) ポートが混雑モードで観察される制御がレジスタに含まれる。デフォルト = 32'h0000\_\_0000。このレジスタは、マスタ・スイッチ使用可能 (EPSMセットアップ・レジスタ) が否定される時にのみ書込まれる

ビット0～7 (W/R) 混雑モードで観察されるポート番号

ビット8～15 (W/R) 受取られつつあるデータが現れるポート

ビット16～23 (W/R) 観察されるポートへ送られるデータが現れるポート

ビット24～31 (W/R) 予約。常に0として読み出し。

【0271】

【表30】

高速バス・モニタ

HSB使用セットアップ・レジスタ (オフセット = 'h54) どのポートがHSB206の使用のためのモニターとなるか制御デフォルト = 32'h0000\_\_0000

10

20

30

40

50

ビット0～7 (W/R) ポート番号または合計  
 ビット8～9 (W/R) モード  
 ビット10～31 (RO) 予約。常に0として読出し  
 HSB使用レジスタ (オフセット='h58) HSB206の使用は、選択されたポートがHSB206にある平均時間である。デフォルト=32'h0000\_\_0000  
 ビット0～31 (RO) 選択された平均時間ポートはHSB206にある。

【0272】

【表31】

#### クワッドスルー/ストアN前送情報

ソースCT\_\_SNFレジスタ (オフセット='h5c) ソース・ポートのCT/SnF 10  
 状態を含むビット・マップ。0=CT; 1=SNFデフォルト=32'h0000\_\_0000

ビット0 (W/R) ポート0ソースCT\_\_SNF

ビット1 (W/R) ポート1ソースCT\_\_SNF

:

:

ビット27 (W/R) ポート27ソースCT\_\_SNF

ビット28～31 (W/R) 予約。常に0として読出し

ソースCT\_\_SNFレジスタに対するhcbregsインターフェース

TblSrcPrt(in) その時のパケット・ソース・ポート。8ビット入力 20

r\_\_RXPrtCtSnf(out) TblSrcPrtに対するCT\_\_SNF状態  
 1ビット出力

宛先CT\_\_SNFレジスタ (オフセット='h60) 宛先ポートのCT/SnF状態を  
 含むビット・マップ。0=CT; 1=SNF。デフォルト=32'h0000\_\_0000

ビット0 (W/R) ポート0宛先CT\_\_SNF

ビット1 (W/R) ポート1宛先CT\_\_SNF

:

:

ビット27 (W/R) ポート27宛先CT\_\_SNF

ビット28～31 (RO) 予約。常に0として読出し 30

ソースCT\_\_SNFレジスタに対するhcbregsインターフェース

TblDstPrt(in) その時のパケット宛先ポート。8ビット入力

r\_\_TxPrtCtSnf(out) TblDstPrtに対するCT\_\_SNF状態。  
 1ビット出力。

【0273】

【表32】

#### 調停情報

調停モード・レジスタ (オフセット='h74) 調停モード値を含む。デフォルト=3  
 2'h0000\_\_0000。このレジスタは、マスタ・スイッチ使用可能(EPSMセッ  
 トアップ・レジスタ)が否定される時にのみ書込まれる 40

ビット0～1 (W/R) 調停(アービタレーション)モード

2'b00: 先入れ先サブ調停モード

2'b01: 重み付け優先調停モード

2'b10: ラウンド・ロビン調停モード

2'b11: これも先入れ先サブ・モード

ビット2～31 (RO) 予約。常に0として読出し

調停モード・レジスタに対するhcbregsインターフェース

r\_\_ArbMode(out) HCB402における調停モジュールで必要である先に  
 示した2ビット値

調停重み付けレジスタ#1 (オフセット='h64) 重み付け優先調停モードに対する 50



## ポート 0 ~ 7 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 0 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 1 調停重み

ビット 8 ~ 11 ( W / R ) 重み付け優先モードに対するポート 2 調停重み

ビット 12 ~ 15 ( W / R ) 重み付け優先モードに対するポート 3 調停重み

ビット 16 ~ 19 ( W / R ) 重み付け優先モードに対するポート 4 調停重み

ビット 20 ~ 23 ( W / R ) 重み付け優先モードに対するポート 5 調停重み

ビット 24 ~ 27 ( W / R ) 重み付け優先モードに対するポート 6 調停重み

ビット 28 ~ 31 ( W / R ) 重み付け優先モードに対するポート 7 調停重み

調停重みレジスタ # 1 に対する h c b r e g s インターフェース

10

r \_\_ A r b W t 0 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 0 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 1 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 2 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 3 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 3 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 4 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 4 に対する重み付けのため H C B 4 0 2 により使用される

20

r \_\_ A r b W t 5 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 5 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 6 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 6 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 7 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 7 に対する重み付けのため H C B 4 0 2 により使用される

調停重みレジスタ # 2 ( オフセット = ' h 6 8 ) 重み付けされた優先調停モードのためのポート 8 ~ 15 に対する重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードのためのポート 8 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードのためのポート 9 調停重み

30

ビット 8 ~ 11 ( W / R ) 重み付け優先モードのためのポート 10 調停重み

ビット 12 ~ 15 ( W / R ) 重み付け優先モードのためのポート 11 調停重み

ビット 16 ~ 19 ( W / R ) 重み付け優先モードのためのポート 12 調停重み

ビット 20 ~ 23 ( W / R ) 重み付け優先モードのためのポート 13 調停重み

ビット 24 ~ 27 ( W / R ) 重み付け優先モードのためのポート 14 調停重み

ビット 28 ~ 31 ( W / R ) 重み付け優先モードのためのポート 15 調停重み

調停重みレジスタ # 2 に対する h c b r e g s インターフェース

r \_\_ A r b W t 8 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 8 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 9 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 9 に対する重み付けのため H C B 4 0 2 により使用される

40

r \_\_ A r b W t 10 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 10 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 11 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 11 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 12 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 12 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 13 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 13 に対する重み付けのため H C B 4 0 2 により使用される

r \_\_ A r b W t 14 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 14 に対する重み付けのため H C B 4 0 2 により使用される

50

4 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 1 5 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1

5 に対する重み付けのため H C B 4 0 2 により使用される

調停重みレジスタ # 3 ( オフセット = ' h 6 c ) 重み付け優先モードに対するポート 1 6 ~ 2 3 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 1 6 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 1 7 調停重み

ビット 8 ~ 1 1 ( W / R ) 重み付け優先モードに対するポート 1 8 調停重み

ビット 1 2 ~ 1 5 ( W / R ) 重み付け優先モードに対するポート 1 9 調停重み

ビット 1 6 ~ 1 9 ( W / R ) 重み付け優先モードに対するポート 2 0 調停重み

10

ビット 2 0 ~ 2 3 ( W / R ) 重み付け優先モードに対するポート 2 1 調停重み

ビット 2 4 ~ 2 7 ( W / R ) 重み付け優先モードに対するポート 2 2 調停重み

ビット 2 8 ~ 3 1 ( W / R ) 重み付け優先モードに対するポート 2 3 調停重み

調停重みレジスタ # 3 に対する h c b r e g s インターフェース

r\_\_A r b W t 1 6 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1 6 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 1 7 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1 7 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 1 8 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1 8 に対する重み付けのため H C B 4 0 2 により使用される

20

r\_\_A r b W t 1 9 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 1 9 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 0 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 0 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 1 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 1 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 2 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 2 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 3 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 3 に対する重み付けのため H C B 4 0 2 により使用される

30

調停重みレジスタ # 4 ( オフセット = ' h 7 0 ) 重み付け優先モードに対するポート 1 6 ~ 2 3 の重み

ビット 0 ~ 3 ( W / R ) 重み付け優先モードに対するポート 2 4 調停重み

ビット 4 ~ 7 ( W / R ) 重み付け優先モードに対するポート 2 5 調停重み

ビット 8 ~ 1 1 ( W / R ) 重み付け優先モードに対するポート 2 6 調停重み

ビット 1 2 ~ 1 5 ( W / R ) 重み付け優先モードに対するポート 2 7 調停重み

ビット 1 6 ~ 1 9 ( W / R ) 重み付け優先モードに対するポート 2 8 調停重み

ビット 2 0 ~ 3 1 ( R O ) 予約。常に 0 として読出し

調停重みレジスタ # 4 に対する h c b r e g s インターフェース

r\_\_A r b W t 2 4 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 4 に対する重み付けのため H C B 4 0 2 により使用される

40

r\_\_A r b W t 2 5 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 5 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 6 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 6 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 7 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 7 に対する重み付けのため H C B 4 0 2 により使用される

r\_\_A r b W t 2 8 ( o u t ) これら 4 ビットが、重み付け調停モードにおけるポート 2 8 に対する重み付けのため H C B 4 0 2 により使用される。

【 0 2 7 4 】

50

## 【表 3 3】

H C B 4 0 2 混雑制御

H C B 混雑制御 (オフセット = 'h 7 8) H C B 4 0 2 に対する混雑制御

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

ビット 0 (W / R) C T F I F O 使用可能。1 = C T F I F O 使用可能

ビット 1 (W / R) 読出し使用可能特別待機状態。1 = 待機状態使用可能

ビット 2 (W / R) クワッドカスケードに対する同時読出しおよび書込みの使用可能

ビット 3 (W / R) Q E 1 1 0 に対する同時読出しおよび書込みの使用可能

ビット 4 (W / R) 早期アドレス使用可能

ビット 5 ~ 3 1 (R O) 予約。常に 0 として読出し。

10

## 【0 2 7 5】

## 【表 3 4】

ポート遮断

ポート遮断 (オフセット = 'h 7 c) ポートが遮断されるビット・マップ

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

ビット 0 ~ 2 7 (W / R) ポート 0 ないし 2 7 に対するビット・マップ

1 = ポートが遮断。#

ビット 2 8 ~ 3 1 (R O) 予約。常に 0 として読出し。

## 【0 2 7 6】

## 【表 3 5】

20

ポート状態セットアップ

1 つのポートの状態をセットアップまたは変更するために、2 つのレジスタが書込まれなければならない。書込む第 1 のレジスタは、変更されるポートのビット・マップを含むポート状態ビット・マップ・レジスタである。書込む第 2 のレジスタは、状態値を含み、2 つのポート状態レジスタのプログラミングを開始するプログラム・ポート状態レジスタである。C P U のポート状態は、常に前送中であり、決して変更できない。

ポート状態ビット・マップ・レジスタ (オフセット = 'h 9 0) その状態が変化するポートのビット・マップ。1 = 当該ポート状態をプログラム・ポート状態レジスタにおける値へ変更

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

30

ビット 0 (W / R) ポート 0。このビットの設定がポート 0 の状態の変更を使用可能にする

ビット 1 (W / R) ポート 1。このビットの設定がポート 1 の状態の変更を使用可能にする

:

:

ビット 2 7 (W / R) ポート 2 7。このビットの設定がポート 2 7 の状態の変更を使用可能にする

ビット 2 9 ~ 3 1 (R O) 予約。常に 0 として読出し

プログラム・ポート状態レジスタ (オフセット = 'h 8 0) ポート状態。C P U が、ポート状態レジスタのプログラミングを開始する当該レジスタに書込む。当該ポート状態ビット・マップ・レジスタは、「最初に書込まねばならない」

40

デフォルト = 3 2 'h 0 0 0 0 \_ 0 0 0 0

ビット 0 ~ 1 (W / R) 状態値。この値は、オフセット 3 0 におけるビット・マップに示されるポートに置かれる

状態値 条件

0 0 b 使用不能

0 1 b ブロック / リスニング

1 0 b 学習

1 1 b 前送

50

ビット2～31 (RO) 予約。常に0として読出し

ポート状態#1レジスタ (オフセット='h94) ポート0ないし15の状態

プログラム・ポート状態レジスタおよびポート状態ビット・マップ・レジスタによりプログラムされる

デフォルト = 32'h0000\_\_0000

状態値	条件
00b	使用不能
01b	ブロック/リスニング
10b	学習
11b	前送

10

ビット0～1 (RO) Port\_\_0\_\_st[1:0]

ビット2～3 (RO) Port\_\_1\_\_st[1:0]

ビット4～5 (RO) Port\_\_2\_\_st[1:0]

ビット6～7 (RO) Port\_\_3\_\_st[1:0]

ビット8～9 (RO) Port\_\_4\_\_st[1:0]

ビット10～11 (RO) Port\_\_5\_\_st[1:0]

ビット12～13 (RO) Port\_\_6\_\_st[1:0]

ビット14～15 (RO) Port\_\_7\_\_st[1:0]

ビット16～17 (RO) Port\_\_8\_\_st[1:0]

ビット18～19 (RO) Port\_\_9\_\_st[1:0]

20

ビット20～21 (RO) Port\_\_10\_\_st[1:0]

ビット22～23 (RO) Port\_\_11\_\_st[1:0]

ビット24～25 (RO) Port\_\_12\_\_st[1:0]

ビット26～27 (RO) Port\_\_13\_\_st[1:0]

ビット28～29 (RO) Port\_\_14\_\_st[1:0]

ビット30～31 (RO) Port\_\_15\_\_st[1:0]

ポート状態#2レジスタ (オフセット='h98) ポート16ないし28の状態。プログラム・ポート状態レジスタおよびポート状態ビット・マップ・レジスタによりプログラムされる。デフォルト = 32'h0300\_\_0000

状態値	条件
00b	使用不能
01b	ブロック/リスニング
10b	学習
11b	前送

30

ビット0～1 (RO) Port\_\_16\_\_st[1:0]

ビット2～3 (RO) Port\_\_17\_\_st[1:0]

ビット4～5 (RO) Port\_\_18\_\_st[1:0]

ビット6～7 (RO) Port\_\_19\_\_st[1:0]

ビット8～9 (RO) Port\_\_20\_\_st[1:0]

ビット10～11 (RO) Port\_\_21\_\_st[1:0]

40

ビット12～13 (RO) Port\_\_22\_\_st[1:0]

ビット14～15 (RO) Port\_\_23\_\_st[1:0]

ビット16～17 (RO) Port\_\_24\_\_st[1:0]

ビット18～19 (RO) Port\_\_25\_\_st[1:0]

ビット20～21 (RO) Port\_\_26\_\_st[1:0]

ビット22～23 (RO) Port\_\_27\_\_st[1:0]

ビット24～25 (RO) Port\_\_28\_\_st[1:0] CPUポートは常に前送(11)

ビット26～31 (RO) 予約。常に0として読出し

ポート状態セットアップ・レジスタに対するmcbr eg sインターフェース

50

SourcePort[7:0](in) mcbhashモジュールからのソース・ポート番号

m\_HashDstprt[7:0](in) mcbhashモジュールからの宛先ポート

SrcPrtState[1:0](out) ソース・ポート・レジスタおよびポート状態レジスタに基づくmcbhashに対する組合わせ出力

DstPrtState[1:0](out) m\_HashDstPrtおよびポート状態レジスタに基づくmcbhashに対する組合わせ出力。

【0277】

【表36】

10

#### パケット・メモリ定義

メモリ・セクター情報レジスタ (オフセット='ha0) パケット・メモリは、固定数のセクターからなる。このレジスタは、セクター・サイズを定義する。2Kバイトの最小セクター・サイズは、最大パケット(1518バイト+オーバーヘッド)が1つ以上のセクター境界の抵触を行い得ないことを保証する。2Kバイトの現在唯一つのセクター・サイズがサポートされる。このレジスタは、マスタ・スイッチ使用可能(EPSMセットアップ・レジスタ)が否定される時にのみ書込まれる

ビット0~1(W/R) セクター・サイズ。2Kバイトの現在唯一つのセクターがサポートされる

00 = 2Kバイト(デフォルト)

20

01 = 4Kバイト

10 = 8Kバイト

11 = 16Kバイト

ビット2~31(R/O) 予約。常に0として読出し。

【0278】

【表37】

#### メモリ・バス帯域幅モニタ

メモリ・バス・モニタ制御レジスタ (オフセット='ha8) 当該レジスタにより制御される2つの独立バス・モニタがある。モニタ選択ビット(24)は、どのモニタがアクセス中であるかを選択するため用いられる。このビットはまた、メモリ・バス・モニタ閾値レジスタとメモリ使用レジスタとに対するアクセスを制御する。モニタ・ビットは、当該レジスタの高いバイトのみを書込むことにより独立的にセットすることができる

30

ビット0~9(W/R) モニタ・モード[9:0]。監視されるべきバスの活動状態のタイプを定義

デフォルトは10'h3FF(全てを監視)

CycleType(1つ以上のビットをセット) ビット0 パケット(パケット関連トラフィックを監視するようセット)

ビット1 ハッシュ(ハッシュ索引トラフィックを監視するようセット)

ビット2 CPU(メモリに対するCPUアクセスを監視するようセット)

ビット3 リフレッシュ(リフレッシュ・サイクルを監視するようセット)

40

パケット・タイプ(パケット・ビット(0)がセットされるならば、一方または両方のビットをセットしなければならない)

ビット4 ユニキャスト(既知の個々のアドレス・ード・パケットを監視するようセット)

ビット5 ブロードキャスト(グループ・ビット・セットまたはハッシュ・ミスを持つパケットを監視するようセット)

パケットTx/Rc(パケット・ビット(0)がセットされるならば、一方または両方のビットをセットしなければならない)

ビット6 送信(送信関連トラフィックを監視するようセット)

ビット7 受信(受信関連トラフィックを監視するようセット)

50

パケット・データ/オーバーヘッド(パケット・ビット(0)がセットされるならば、一方または両方のビットをセットしなければならない)

ビット8 データ(パケット転送のデータ部分をモニタするようセット)

ビット9 オーバーヘッド(パケット転送の非データ関連部分、即ち、バス調停、パケット・メモリ保守、未使用サイクルをモニタするようセット)

ビット10~15(RO) 予約。常に0を讀出す

ビット16~19(RO) フィルタ・タイム・スケール。LPフィルタリングのための略々時定数をセット

0h = 75ミリ秒 4h = 300ミリ秒 8h = 予約 Ch = 予約

1h = 600ミリ秒 5h = 2.5秒 9h = 予約 Dh = 予約

2h = 5ミリ秒 6h = 20秒 Ah = 予約 Eh = 予約

3h = 40ミリ秒 7h = 2.5分 Bh = 予約 Fh = 予約

デフォルト = 0h。フィルタ・モードにおいてのみ適用

ビット20(W/R) カウント/フィルタ・モード。(デフォルト = 0、フィルタ・モード)

0 = モニターが、フィルタ・タイムスケールにより定義されるように低域通過フィルタとして動作

バス使用レジスタの讀出しは、フィルタ・モニタにおける値に影響を及ぼさない

1 = モニタ・カウント・バス・サイクル、しかし、フィルタ動作は行わない。カウント・モードにある時、讀出し時はバス使用レジスタはクリアされる

ビット21(W/R) タイマ・モード。カウント・モードにある時のみ適用(デフォルト = 0)

0 = モニター・モード・ビットにより定義される

サイクルのみをカウント

1 = クロック・サイクルごとにカウンタを増分

ビット22(W/R) バックプレシャ可能化。1 = 全てのポートにおけるバックプレシャを使用可能するため当該モニタからのアラーム使用。デフォルト = 0、不使用可能

ビット23(W/R) ブロードキャスト制御使用可能。1 = 任意のポートから受信されたブロードキャスト・パケットを捨てるためモニタからのアラームを使用

デフォルト = 0、不使用可能

ビット24(W/R) モニタ選択。0 = モニタ0(デフォルト)

1 = モニタ1

ビット25(RO) 予約。常に0を讀出し

メモリ・バス・モニター閾値/BWレジスタ(オフセット = 'hac)モニタ選択ビットは、当該レジスタのアクセスに先立ちセットされねばならない

ビット0~7(W/R) アラーム設定閾値。バス使用がこの値に達するかあるいはこれを越えるならば、アラーム・フラグがセットされ、CPU割込みが生成される。使用可能にされるならば、バックプレシャまたはブロードキャスト制御が適用される(デフォルト = 8'h00)

ビット8~15(W/R) アラーム・クリア閾値。バス使用が、この値まで低減するかあるいはこれより低減する時、アラーム・フラグがクリアされ、CPU割込みが生成されるバックプレシャおよびブロードキャストの制御が解放される

(デフォルト = 8'h00)

ビット16~23(RO) ピークBW。最後の讀出し以後、最大帯域幅が検出される。讀出し時に、クリアされる

ビット24~31(RO) その時のBW。バス帯域幅使用フィルタのその時の値。00h値は、0%の使用を表わし、FFhの値は100%の使用を表わす

メモリ・バス使用レジスタ(オフセット = 'hb0)当該レジスタのアクセスに先立ち、モニタ選択ビットがセットされねばならない

ビット0~31(RO) バス使用[31:0]。メモリ・バス使用カウンタカウント・

10

20

30

40

50

モードでは、カウンタが最後に始動された後は、この値は使用中のバス・サイクル数のカウントである。読み出し時にクリアされる。両方の「バス利用レジスタ」が読み出された時、両方のフィルタのカウンタが同時に始動する

フィルタ・モードでは、上位 8 ビットがカウント BW として閾値 / BW に複写されるので、このレジスタを読み出す必要がない。BW に対して 8 ビットより多くを使用することが望まなければ、最大域幅値が常に 3 2 h F F 0 0 \_ 0 0 0 0 となり、かつ選択されるタイム・スロットに応じて最小値が

3 2 h F F 0 0 \_ 0 0 0 0 と 3 2 h 0 0 F F \_ F F F F の間になることに注意すべきである

フィルタ・モードで読み出された時は、クリアされない。

10

【 0 2 7 9 】

【表 3 8】

メモリ帯域幅モニターに対する m c b r e g s インターフェース

SelectedBandWidth[31:0](in) 選択されたモニタに対するメモリ・バス利用レジスタ [ 3 1 : 0 ]。また、ビット 2 4 ~ 3 1 が閾値 / BW レジスタにおけるその時の BW である  
SelectedMaxBW[7:0](in) 閾値 / BW レジスタ・ビット 1 6 ~ 2 3 におけるピーク BW

Alarm0(in) モニター 0 に対するアラーム・フラグ。このフラグがセットされクリアされる時、m c b r e g s が割込み B W A L A R M S E T 0 と B W A L A R M C L R 0 を生成する

20

Alarm1(in) モニタ 1 に対するアラーム・フラグ。このフラグがセットされクリアされる時、m c b r e g s が割込み B W A L A R M S E T 1 と B W A L A R M C L R 1 を生成する

r\_MonMode0[9:0](out) モニタ 0 に対するモニタ・モード

r\_MonMode1[9:0](out) モニタ 1 に対するモニタ・モード

r\_BwScale0[2:0](out) モニタ 0 に対するフィルタ・タイムスケール

r\_BwScale1[2:0](out) モニタ 1 に対するフィルタ・タイムスケール

r\_CountOnly0(out) モニタ 0 に対するカウント / フィルタ・モード

r\_CountOnly1(out) モニタ 1 に対するカウント / フィルタ・モード

r\_TimerMode0(out) モニタ 0 に対するタイマ・モード

30

r\_TimerMode1(out) モニタ 1 に対するタイマ・モード

r\_BackPresOnAlarm0(o) モニタ 0 に対するバックプレシャ使用可能

r\_BackPresOnAlarm1(o) モニタ 1 に対するバックプレシャ使用可能

r\_BackBcPktsOnAlarm0(o) モニタ 0 に対するブロードキャスト制御使用可能ビット

r\_DropBcPktsOnAlarm1(o) モニタ 1 に対するブロードキャスト制御使用可能ビット

r\_FilterSelect(out) モニタ選択ビット

r\_AlarmSet0[7:0](out) モニタ 0 に対するアラーム・セット閾値

r\_AlarmSet1[7:0](out) モニタ 1 に対するアラーム・セット閾値

r\_AlarmClr[7:0](out) モニタ 1 に対するアラーム・クリア閾値

ClrBwCtr0(out) モニタ 0 に対する利用レジスタが読み出される時

40

1 クロックに対してアサート

ClrBwCtr1(out) モニタ 1 に対する利用レジスタが読み出される時

1 クロックに対してアサート

ClrMaxBW0(out) モニタ 0 に対する閾値 / BW レジスタが読み出される時 1

クロックに対してアサート

ClrMaxBW0(out) モニタ 0 に対する閾値 / BW レジスタが読み出される時 1

クロックに対してアサート。

【 0 2 8 0 】

【表 3 9】

ドロップ・パケット統計

50

メモリのオーバーフロー、同報オーバーフロー、受信セクター・オーバーフローおよび送信セクター・オーバーフローによりドロップされたパケットがカウントされる。受信セクター・オーバーフローおよび送信セクター・オーバーフローに対するこれらのカウントおよびビット・マップが保持される。これら条件もまた、CPU 230に対する割込みを生じる。割込み情報が、MCB割込みソース・レジスタに保持される

ドロップ・パケット・メモリ・オーバーフロー・レジスタ (オフセット = h b 8) このレジスタは、2つの条件により生じるメモリ・オーバーフローによりドロップされたパケット数を含む。これら条件は、パケットが記憶されている時のハッシュ索引および実際のメモリ・オーバーフロー時に閾値を越えさせられ、これが打切りパケットを生じる

ビット0 ~ 31 (W/R) メモリ・オーバーフローによりドロップされたパケット数  
ドロップ・パケット・ブロードキャスト・オーバーフロー・レジスタ (オフセット = h b c)

このレジスタは、ブロードキャスト閾値オーバーフローによりドロップされたパケット数を含む

ビット0 ~ 31 (W/R) ブロードキャスト閾値オーバーフローによりドロップされたパケット数

ドロップ・パケット受信セクタ・オーバーフロー・レジスタ (オフセット = h d 4)

このレジスタは、受信セクタ・オーバーフローにより外されたパケット数を保持する

ビット0 ~ 31 (W/R) 受信セクタ・オーバーフローにより外されたパケット数

ドロップ・パケット送信セクタ・オーバーフロー・レジスタ (オフセット = h d 8)

このレジスタは、送信セクタ・オーバーフローにより外されたパケット数を保持する

ビット0 ~ 31 (W/R) 送信セクタ・オーバーフローにより外されたパケット数

ドロップ・パケット受信セクタ・ビット・マップ・レジスタ (オフセット = h d c)

このレジスタは、受信セクタ・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する

ビット0 ~ 28 (W/R) 受信セクタ使用のオーバーフローを通知するポートのビット・マップ

ドロップ・パケット送信セクタ・ビット・マップ・レジスタ (オフセット = h e 0)

このレジスタは、送信セクタ・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する

ビット0 ~ 28 (W/R) 送信セクタ使用のオーバーフローを通知するポートのビット・マップ

#### ドロップ・パケット統計に対するmcbreregインターフェース

x\_\_RxPkTAborted\_\_ メモリ・オーバーフローによりパケットが打切られた時を通知するXCBからストローブ

DropPkTStb\_\_MemOF メモリをオーバーフローするのでパケットが外された時を通知するストローブ

DropPkTStb\_\_BCOF ブロードキャスト閾値がオーバーフローするのでパケットが打切られた時を通知するストローブ

DropPkTStb\_\_RxOF 受信セクタ閾値がオーバーフローするのでパケットがドロップされた時を通知するストローブ

DropPkTStb\_\_TxOF 送信セクタ閾値がオーバーフローするのでパケットがドロップされた時を通知するストローブ。

【0281】

【表40】

#### ハッシュ・テーブル定義

ハッシュ・テーブル定義レジスタ (オフセット = h c 0) 主要ハッシュ・エントリ・テーブルの基底アドレスおよびサイズを定義。ハッシュ・テーブルの多重コピーがメモリに保持されるならば、E P S M 2 1 0 スイッチを間に持つようにこのレジスタが使用されるビット0 ~ 14 (R/O) 主要ハッシュならば、テーブル基底アドレス[16:2]。

10

20

30

40

50



常に 0

ビット 15 ~ 23 ( R O ) 主要ハッシュ・テーブル基底アドレス [ 25 : 17 ] 常に 0  
ビット 24 ~ 25 ( W / R ) 主要ハッシュ・テーブル・サイズ [ 1 : 0 ]。(デフォルトは 00)

00 = キー・サイズ 13 ビット。テーブル・サイズ 1

28 K バイト ( 8 K 16 バイト・エントリ )

01 = キー・サイズ 14 ビット。テーブル・サイズ 2

56 K バイト ( 16 K 16 バイト・エントリ )

(基底アドレス・ビット 17 が無視され、内部で 0 に強制される)

10 = キー・サイズ 15 ビット。テーブル・サイズ 5

12 K バイト ( 32 K 16 バイト・エントリ )

(基底アドレス・ビット 18 : 17 が無視され、内部で 0 に強制される)

11 = キー・サイズ 16 ビット。テーブル・サイズ 1

メガバイト ( 64 K 16 バイト・エントリ )

(基底アドレス・ビット 19 : 17 が無視され、内部で 0 に強制される)

ビット 26 ( W / R ) ハッシュ・サイクル・ロック。このビットのセッティングが、ハッシュ索引中のメモリ・サイクルをロックさせる。これは、メモリに対するパケット読み出しおよび書き込み転送を遅らせることを代償に、ハッシュ索引時間を最短化する。デフォルトは 0

ビット 31 : 27 ( R O ) 予約。常に 0 として読み出し

ハッシュ・テーブル定義レジスタに対する m c b r e g s インターフェース

r\_HashBaseAdr[25:17](out) 基底アドレスを m e m h a s h モジュールへ通過

r\_HashKeySize[1:0](out) キー・サイズを m e m h a s h モジュールへ通過

r\_LockHashCycs(out) ロック・ハッシュ・サイクル・ビットがセットされるならば、m c b h a s h モジュールへアサート

HashLookUpIP(in) ハッシュ索引が進行中でありハッシュ・テーブル定義レジスタに対する書き込みが無視されるまで延期されるべきことを表示するため m c b h a s h モジュールによりアサート。m c b h a s h が、H a s h L o o k U p I P が否定されると任意の立上がりクロック・エッジでレジスタを更新。

【 0 2 8 2 】

【表 4 1】

ソース・ポート学習

ハッシュ・ソース・ミス・レジスタ・ロー (オフセット = h c c) ハッシュ・テーブルに付加される新しいソース・アドレスのバイト 3 : 0。これらレジスタがロードされ、ハッシュ S A が未知であるか、あるいはポートが変化し、かつソース・ポートが学習不使用にされる時に、割込みが発される。レジスタは、ハッシュ・ソース・ミス・レジスタ・ハイのレジスタが読み出されるまでロックされる (ローのレジスタが最初に読み出されねばならない)。レジスタがロックされる間遭遇された未知の S A またはポート変化は否定される。

ビット 0 ~ 7 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 0 (高次のアドレス・バイト。グループ・ビット = ビット 0)

ビット 8 ~ 15 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 1

ビット 16 ~ 23 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 2

ビット 24 ~ 31 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 3

ハッシュ・ソース・ミス・レジスタ・ハイ (オフセット = h d 0) 新たなソース・アドレスとソース・ポート I D のバイト 5 : 4

ビット 0 ~ 7 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスのバイト 4

10

20

30

40

50

ビット 8 ~ 15 ( R O ) ハッシュ・テーブルに追加されるべき M A C アドレスの  
バイト 5

ビット 16 ~ 23 ( R O ) ハッシュ・テーブルへ追加されるべきソース・ポート  
I D [ 7 : 0 ]

ビット 24 ~ 31 ( R O ) 予約。常に 0 として読出し

学習不能ポート・レジスタ ( オフセット = h e 4 ) ビット・マップされた学習不能ポ  
ート・レジスタ。C P U には適用しない

ビット 0 ( W / R ) ポート 0 学習不能。1 = 使用不能。デフォルト = 0

ビット 1 ( W / R ) ポート 1 学習不能。1 = 使用不能。デフォルト = 0

...

ビット 28 ( W / R ) ポート 28 学習不能。1 = 使用不能。デフォルト = 0

ビット 29 ~ 31 ( W / R ) 予約。常に 0 として読出し

ソース・ポート学習に対する m c b r e g s インターフェース

SelectedAdr[47:0](in) m e m h a s h モジュールからのソース・アドレス

SourcePort[47:0](in) m e m h a s h モジュールからのソース・ポート

SrcMissStb(in) ハッシュ S A ミスが生じた時 m e m h a s h モジュールにより  
アサートされ、ソース・ミス・レジスタおよびソース・ポートが妥当する。ハッシュ・ソ  
ース・ミス・レジスタに対してゲートとして使用されるならば、m e m h a s h は保持時  
間を保証する

SrcMissLock(out) 学習不能がポートに対してセットされたかどうかアサートする  
。これは、ソース・ポート入力と学習不能レジスタに基く m e m h a s h に対する組合せ  
出力であり、連続的に評価される。m e m h a s h はサンプルする時を知る。

【 0 2 8 3 】

【表 4 2】

ポート・セキュリティ

ソース・ポート・レジスタ ( オフセット = ' h e 8 ) ビット・マップされたソース・ポ  
ート・レジスタ。(セキュリティが使用可能にされたポートに対して学習不能ビットをセ  
ットすることも望ましい)

ビット 0 ( W / R ) ポート 0 セキュリティ可能。1 = 使用可能

デフォルト = 0

ビット 1 ( W / R ) ポート 1 セキュリティ可能。1 = 使用可能

デフォルト = 0

...

ビット 28 ( W / R ) ポート 28 セキュリティ使用可能。1 = 使用可能

デフォルト = 0

ビット 29 ~ 31 ( R O ) 予約。常に 0 として読出し

セキュリティ違反レジスタ ( オフセット = ' h f 0 ) ポートによりビット・マップされ  
たセキュリティ違反。読出し時にクリア。0 に初期設定。最初のビットがセットされる時  
割込みが発せられ、読出される時クリアされる

ビット 0 ( R O ) セキュリティ違反ポート 0。1 = 違反の発生

ビット 1 ( R O ) セキュリティ違反ポート 1。1 = 違反の発生

...

ビット 28 ( R O ) セキュリティ違反ポート 28。1 = 違反の発生

ビット 29 ~ 31 ( R O ) 予約。常に 0 として読出し

セキュリティ違反統計レジスタ ( オフセット = ' h e c ) 全てのポートにおける全セキ  
ュリティ違反のカウント。読出し時にクリア。0 に初期設定

ビット 0 ~ 31 ( R O ) セキュリティ違反カウント [ 31 : 0 ]

ポートセキュリティに対する m c b r e g s インターフェース

SourcePort[7:0](in) m e m h a s h モジュールからのソース・ポート番号

SecurePort(out) セキュリティ・モードがポートに対してセットされるかどうかア

10

20

30

40

50

サート。これは、SecurePort入力およびソース・ポート・レジスタに基づくmemhashに対する組合わせ出力であり、連続的に評価される。memhashはサンプルする時を知る

SecViolationStb(in) セキュリティ違反が表示されたソース・ポートに生じたことを示すストロープ。ソース・ポートにより示されるセキュリティ違反レジスタに対してゲートとして用いられるならば、memhashが保持時間を保証する。

【0284】

【表43】

#### メモリ・コンフィギュレーション

メモリ制御レジスタ (オフセット='hf4) 種々のメモリ制御機能。マスタ・

10

スイッチ使用可能 (EPSMセットアップ・レジスタ) が否定される時に、このレジスタのみが書込まれる

ビット0~1 (W/R) メモリ・タイプ

00 = 高速ページ・モードDRAM (デフォルト)

01 = EDO DRAM

10 = シンクロナスDRAM

11 = 留保

ビット2 (W/R) メモリ速度 (0 = 60ns、1 = 50ns)

デフォルトは0ビット3 (W/R)

EDOテスト・モード (1 = 可能化)。デフォルトは0

20

ビット4 (W/R) ダブル・リンク・モード。デフォルトは0

ビット5 (W/R) 使用不能受信ページ・ヒット。デフォルトは0

ビット6 (W/R) 使用不能送信ページ・ヒット。デフォルトは0

ビット7~31 (R/O) 予約。常に0として読出し

#### メモリ制御レジスタに対するmcbrregsインターフェース

r\_MemEDO(out) メモリ・タイプが01ならば、memctlモジュールに対してmcbrregsによりアサート

r\_MemSync(out) メモリ・タイプが10ならば、memctlモジュールに対してmcbrregsによりアサート

r\_Mem50ns(out) メモリ速度ビットが1ならば、memctlモジュールに対してmcbrregsによりアサート

30

r\_TestForEDO(out) EDOテスト・モードが1ならば、memctlモジュールに対してmcbrregsによりアサート

ビット0~1 (W/R) 0000000h - 03FFFFFFhに対するRAS選択 (4M)

ビット2~3 (W/R) 0400000h - 07FFFFFFhに対するRAS選択 (8M)

ビット4~5 (W/R) 0800000h - 0BFFFFFFhに対するRAS選択 (12M)

ビット6~8 (W/R) 0C00000h - 0FFFFFFFhに対するRAS選択 (16M)

40

...

ビット30~31 (W/R) 3C00000h - 3FFFFFFFhに対するRAS選択 (64M)

RAS選択は次のようにコード化される。即ち、00 = RAS0、01 = RAS1、0 = RAS2、11 = RAS3。デフォルトは常に0

#### メモリRAS選択レジスタに対するmcbrregsインターフェース

r\_RasSelReg[31:0](out) データをmcbrregsからmemctlモジュールへ送るメモリ・リフレッシュ・カウント・レジスタ (オフセット='hfc) リフレッシュ要求間のCLKサイクル数を定義

50

ビット0～9 (W/R) リフレッシュ・カウンタ[9:0]。リフレッシュ・カウンタ×CLK周期は15.625ミリ秒より小さいかこれと等しくなければならない。デフォルトは20.8h。(30ns CLKに対しては、15.60ミリ秒)

ビット10～31 (RO) 予約。常に0として読出し

メモリ・リフレッシュ・カウンタ・レジスタに対するmcbrregsインターフェース

RefReq(out) memctlモジュールに対するリフレッシュ要求ストロープ。memctlが正のエッジにおける要求を検出するので、ストロープは任意の長さでよい。確認は返さない。

【0285】

【表44】

MACアドレス・フィルタリング

CPU230に出入りさせるようパケットを指向するため、宛先アドレスに基くフィルタリングが行われる。その時2つのみに対する要求が存在するが、4つのフィルタが設けられる。その時要求がなくとも、アドレス比較に「ドント・ケア」を含むマスキングが得られる。1つがCPU230の個々のアドレスを持ち他が(スパニング・ツリーに対する)BPD多重キャスト・アドレスを持つ2つのフィルタをセットアップすべきである。CPU230でないポートからの受信パケットがフィルタ・アドレスにヒットするならば、(BCまたはMCであっても)パケットはCPU230のみへ送られる。CPU230から起生したパケットがフィルタ・アドレス(BPDアドレス)にヒットするならば、このパケットはフィルタ・アドレス・レジスタに指定された宛先ポートへ送られる。パケットがフィルタ・アドレスにヒットするならば、ハッシュ・テーブルの宛先索引が迂回される

フィルタ制御レジスタ (オフセット='h100) MAC宛先アドレス・フィルタリングを制御

ビット0～3 (W/R) フィルタ使用可能アドレス[3:0]。1=対応するアドレス・フィルタ・レジスタ[3:0]に対する個々の宛先アドレス・フィルタリング使用可能。デフォルトは0

ビット4～7 (W/R) アドレス・マスク使用可能[3:0]。1=アドレス・フィルタ・レジスタ[3:0]がアドレス・フィルタ・マスク・レジスタを持つならば、マスキング使用可能。デフォルトは0

フィルタ・マスク・レジスタ・ロー (オフセット='h104) デフォルト=0

ビット0～7 (W/R) MACアドレス・マスクのバイト0 (1=マスク・アドレス・ビット)

ビット8～15 (W/R) MACアドレス・マスクのバイト1 (1=マスク・アドレス・ビット)

ビット16～23 (W/R) MACアドレス・マスクのバイト2 (1=マスク・アドレス・ビット)

ビット24～31 (W/R) MACアドレス・マスクのバイト3 (1=マスク・アドレス・ビット)

フィルタ・マスク・レジスタ・ハイ (オフセット='h108) デフォルト=0

ビット0～7 (W/R) MACアドレス・マスクのバイト4 (1=マスク・アドレス・ビット)

ビット8～15 (W/R) MACアドレス・マスクのバイト5 (1=マスク・アドレス・ビット)

ビット16～31 (RO) 予約。常に0として読出し

フィルタ・アドレス・レジスタ0ロー (オフセット='h10c)

ビット0～7 (W/R) 前送されるMACアドレスのバイト0

ビット8～15 (W/R) 前送されるMACアドレスのバイト1

ビット16～23 (W/R) 前送されるMACアドレスのバイト2

ビット24～31 (W/R) 前送されるMACアドレスのバイト3

10

20

30

40

50

フィルタ・アドレス・レジスタ0ハイ (オフセット='h110)  
 ビット0~7(W/R) 送られるMACアドレスのバイト4  
 ビット8~15(W/R) 送られるMACアドレスのバイト5  
 ビット16~23(W/R)宛先ポート。ソース・ポートがCPU230ならば、MAC  
 アドレスがフィールド・アドレスに一致するならば、このフィールドがバケットをどのポ  
 ートへ送るべきかを指定する。ソース・ポートがCPU230でなければ、このフィール  
 ドが無視されて、フィールドMACアドレスに対するヒットがCPU230へ送られる  
 ビット24~31(W/R)予約。常に0として読出し  
 フィルタ・アドレス・レジスタ1ロー (オフセット='h114)前参照  
 フィルタ・アドレス・レジスタ1ハイ (オフセット='h118)前参照  
 フィルタ・アドレス・レジスタ2ロー (オフセット='h11c)前参照  
 フィルタ・アドレス・レジスタ2ハイ (オフセット='h120)前参照  
 フィルタ・アドレス・レジスタ3ロー (オフセット='h124)前参照  
 フィルタ・アドレス・レジスタ3ハイ (オフセット='h128)前参照  
アドレス・フィルタリングに対するmcbreregインターフェース  
 SelectedAdr[47:0](in) memhashモジュールからの宛先アドレス  
 filterHit(out) フィルタ・アドレス・ヒットが生じるならば、アサートこれは  
 、SelectedAdrおよびフィルタ・レジスタに基づくmemhashに対する組合せ出力であ  
 り、連続的に評価される。memhashはサンプルする時を知る  
 FilterPort[7:0](out) ソース・ポートがCPU230であれば、FilterPort  
 は、フィルタ・ヒットを生成するフィルタ・レジスタからの宛て先ポート・フィールドに  
 等しい。ソース・ポートがCPU230でなければ、FilterPortは(EPSM  
 セットアップ・レジスタからの)CpuPortに等しい  
 SourcePort[7:0](in) memhashモジュールからのソース・ポート番号  
 SrcPrtsCpu SourcePort入力がEPSMセットアップ・レジスタに  
 おけるCpuPort番号と整合するならば、アサートされる。

【0286】

【表45】

#### MCB割込み情報

MCB404には8つの割込みソースがある。割込みソースは、ソースがマスクされな  
 ければ、CPU230を割込みさせる。CPU230が割込みされずに割込みソースの情報  
 を得ることを可能にするため、ポーリング機構が使用可能である。割込みソースのマスキ  
 ングは、割込みをCPU230からブロックさせるが、情報はポーリング・ソース・レジ  
 スタから依然として得られる。

MCB割込みソース・レジスタ (オフセット='h12c)CPU230へ送られる割  
 込みのソース。このレジスタは、EPSM210により更新され、割込みがCPU230  
 へ送られる。CPU230がこのレジスタを読出す時、内容はクリアされる。ビットにお  
 ける1の値は、割込みが生じたことを示す。デフォルト=32 h0000\_\_0000  
 ビット0(W/R) セキュリティ割込み。セキュリティ違反が生じると、この割込みが  
 生じる

ビット1(W/R) メモリ・オーバーフロー・セット。メモリがバケットで一杯になり  
 オーバーフロー閾値が送られると、この割込みが生じる

ビット2(W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロ  
 ー閾値が送られると、この割込みが生じる

ビット3(W/R) セットのブロードキャスト。ブロードキャスト・バケットがメモリ  
 を一杯にし、ブロードキャスト閾値が送られると、この割込みが生じる

ビット4(W/R) クリアのブロードキャスト。ブロードキャスト・バケットがメモリ  
 から空になり、ブロードキャスト閾値が送られると、この割込みが生じる

ビット5(W/R) OFの受取り。ポートがバケットを受取るためのその割付けス  
 ペースを越えると、この割込みが生じる

10

20

40

50

ビット6 (W/R) OFの送出。パケットを送信しているポートがその割付けスペースを越えると、この割込みが生じる

ビット7 (W/R) R x パケット打切り。パケットが記憶され始め、メモリが超過すると判定されると、パケットが打切られ、この割込みが生じる

ビット8 ~ 31 (R/O) 予約。常に0として読出し

割込みソース・レジスタに対するm c b r e g s インターフェース

割込みマスク・レジスタ (オフセット='h 1 3 0) C P U 2 3 0によりマスクされる割込み。任意のビットにおける1の値は、割込みがマスクされることを示す。デフォルト = 3 2 h 0 0 0 0 \_ 0 0 0 0

ビット0 (W/R) セキュリティ割込みに対するマスク

10

ビット1 (W/R) メモリ・オーバーフロー・セット割込みに対するマスク

ビット2 (W/R) メモリ・オーバーフロー・クリア割込みに対するマスク

ビット3 (W/R) 同報OFセット割込みに対するマスク

ビット4 (W/R) 同報OFクリア割込みに対するマスク

ビット5 (W/R) 受信OF割込みに対するマスク

ビット6 (W/R) 送信OF割込みに対するマスク

ビット7 (W/R) R x パケット打切り割込みに対するマスク

ビット8 ~ 31 (W/R) 予約。常に0として読出し

ポーリング・ソース・レジスタ (オフセット='h 1 3 4) このレジスタは、マスクされた割込み情報を含み、所望のビットをクリアするため、C P U 2 3 0が1を書込むことによりクリアされる。これにより、C P U 2 3 0が割込みの代わりにポーリングすることを許容する。C P Uは、代わりにポーリングを欲する任意の割込みソースをマスクしなければならない。

20

ビット0 (W/R) セキュリティ割込み。セキュリティ違反が生じるならば、この割込みが生じる

ビット1 (W/R) メモリ・オーバーフロー・セット。メモリがパケットで一杯となりオーバーフロー閾値が送られると、この割込みが生じる

ビット2 (W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロー閾値が送られると、この割込みが生じる。

ビット3 (W/R) ブロードキャストOFセット。ブロードキャスト・パケットがメモリを一杯にしてブロードキャスト閾値が送られと、この割込みが生じる

30

ビット4 (W/R) ブロードキャストOFクリア。ブロードキャスト・パケットがメモリから空になりブロードキャスト閾値が送られると、この割込みが生じる

ビット5 (W/R) 受取りOF。ポートがパケットを受取るその割付けスペースを越えると、この割込みが生じる

ビット6 (W/R) 送信OF。パケットを送出しているポートがその割付けスペースを越えると、この割込みが生じる

ビット7 (W/R) R x パケット打切り。パケットが記憶され始め、メモリが越えられと判定されると、パケットが打切られてこの割込みが生じる

ビット8 ~ 31 (W/R) 予約。常に0として読出し

40

ポーリング・ソース・レジスタに対するm c b r e g s インターフェース。

【0 2 8 7】

【表 4 6】

バックプレシャ

バックプレシャ使用可能 (オフセット='h 1 3 8) バックプレシャを使用可能にする

ビット・マップ

ビット0 ~ 2 3 (R/O) 予約。常に0として読出し

ビット2 4 ~ 2 7 (W/R) ビット・マップ

ビット2 8 ~ 3 1 (R/O) 予約。常に0として読出し。

【0 2 8 8】

50

## 【表 47】

ポート・ボンディング

2組の結合されたポートがある。従って、どのポートと一緒に結合されるかを通知する2つのレジスタがある。

(註) 各レジスタにおける僅かに2ビットがセットされるべきであり、即ち、2つのポートと一緒に結合されるべきである。

結合ポート・セット0 (オフセット='h13c) このビット・マップはどのポートが当該セットにおいて一緒に結合されるかを通知する

ビット0~27(W/R) セット0に対するビット・マップ

ビット28~31(R/O) 予約。常に0として読出し

10

結合ポート・セット1 (オフセット='h140) このビット・マップが、どのポートが当該セットにおいて一緒に固定されるかを通知する

ビット0~27(W/R) セット1に対するビット・マップ

ビット28~31(R/O) 予約。常に0として読出し

VLAN

デフォルトVLANレジスタ (オフセット='h144)

## 【0289】

ネットワーク・スイッチに対する多重ポート・ポーリング・システムが複数のネットワーク・ポートに対する受送信状態を決定するための有効なシステムを提供することが判る。ポーリング・ロジックが、1つ照会信号をアサートして複数の送受信状態信号を受取り、これにより多重ポートの状態を一時に受取る。ポーリング・ロジックが、全てのポートの状態を連続的に追跡するように送受信リストを然るべく更新する。このことが、ソース・ポートからのデータを検索する時と伝送のためポートヘデータを提供するときとを決定するためリストを検査する調停および制御ロジックを容易にする。

20

## 【0290】

本出願の好適な実施例について説明してきたが、本発明の変形及び変更が本発明の技術的思想を変更することなく可能であることは、当業者に明らかであろう。

## 【図面の簡単な説明】

【図1】本発明によるネットワーク・スイッチを含むネットワーク・システムを示す簡略図である。

30

【図2】図1のネットワーク・スイッチの更に詳細なブロック図である。

【図3】ネットワーク・スイッチのポートを構成する図2のクワッド・カスケード装置形態を示すブロック図である。

【図4】図3に示した特定のクワッド・カスケード装置の信号を示す図である。

【図5】図3のクワッド・カスケード装置のプロセッサ読出しタイミングを示すタイミング図である。

【図6】図3のクワッド・カスケード装置のプロセッサ書込みタイミングを示すタイミング図である。

【図7】図3のクワッド・カスケード装置のプロセッサ・バースト読出しアクセスを示すタイミング図である。

40

【図8】図3の各ポートのバッファ状態照会を示す模範的タイミング図である。

【図9】図2のHSBにおける同時読出し書込みサイクルを示すタイミング図である。

【図10】図2のHSBにおける同時読出し書込みサイクルを実行する手順を示すフロー図である。

【図11】図2のスイッチ・マネージャを示すブロック図である。

【図12】図4のバス・コントローラ・ブロックの更に詳細なブロック図である。

【図13】図5Aのバス・コントローラ・ブロックのメモリ内のバッファを示す図である。

【図14】図12のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

50

【図 1 5】図 1 2 のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図 1 6】図 1 2 のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図 1 7】図 1 2 のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図 1 8】図 1 2 のバス・コントローラ・ブロック内の受信ポーリング状態マシンの動作を示す状態図である。

【図 1 9】図 1 2 のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

10

【図 2 0】図 1 2 のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図 2 1】図 1 2 のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図 2 2】図 1 2 のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図 2 3】図 1 2 のバス・コントローラ・ブロック内の送信ポーリング状態マシンの動作を示す状態図である。

【図 2 4】図 1 1 のメモリ・コントローラ・ブロックの更に詳細なブロック図である。

【図 2 5】図 1 1 のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

20

【図 2 6】図 1 1 のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図 2 7】図 1 1 のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図 2 8】図 1 1 のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図 2 9】図 1 1 のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図 3 0】図 2 の Thunder LAN ポート・インターフェース ( T P I ) を示す簡略ブロック図である。

30

【図 3 1】T P I の更に詳細なブロック図である。

【図 3 2】図 2 の Thunder LAN ( T L A N ) の各々の構成と機能とを示すブロック図である。

【図 3 3】任意の T L A N により実行される制御リストの全体フォーマットを示す図である。

【図 3 4】図 2 の P C I バスと関連する T P I により使用される T P I 周辺要素相互接続 ( P C I ) 構成レジスタの定義を示す図である。

【図 3 5】T P I により使用される T P I 制御レジスタの定義を示す図である。

【図 3 6】図 2 の C P U の P C I 初期設定動作を示すフロー図である。

40

【図 3 7】T L A N の各々に対する受取り動作を示すフロー図である。

【図 3 8】図 2 の高速バス ( H S B ) に跨がる受取りデータ転送動作を示すフロー図である。

【図 3 9】H S B に跨がる伝送データ転送動作を示すフロー図である。

【図 4 0】T L A N の各々に対する伝送動作を示すフロー図である。

【図 4 1】図 2 のメモリの構成を示すブロック図である。

【図 4 2】図 2 のメモリの構成を示すブロック図である。

【図 4 3】図 2 のメモリの構成を示すブロック図である。

【図 4 4】図 2 のメモリの構成を示すブロック図である。

【図 4 5】図 2 のメモリの構成を示すブロック図である。

50



【図46】図2のメモリの構成を示すブロック図である。

【図47】図2のメモリの構成を示すブロック図である。

【図48】図2のメモリの構成を示すブロック図である。

【図49】同報 packets を組んだ幾つかの伝送 packets ・リンクを示すブロック図である。

【図50】図6のスタティック・メモリの構成を示すブロック図である。

【図51】図6のスタティック・メモリの構成を示すブロック図である。

【図52】メモリに対するデータ・パケットの受取りと動作のカットスルーモードにおけるデータ・パケットの送出とのための図2のネットワーク・スイッチの全体動作を示すフロー図である。


10

【図53】メモリからデータ・パケットを伝送するための図2のネットワーク・スイッチの全体動作を示すフロー図である。


【図54】図2のスイッチ・マネージャのハッシュ索引動作を示すフロー図である。

【図55】図2のメモリにおけるハッシュ・テーブル・エントリを探索するためのハッシュ索引手順を示すフロー図である。


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 7 】




【 図 6 】




【図 8】




【図 9】




【図 10】




【図 11】




【 図 1 2 】




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



【図 16】

556

```

RXPORT1POLL
IF ((RXNEWCNT+1 != RPCOUNT)
|| (RXACTCNT+1 != RPCOUNT)), THEN
{
1) IF (!PKT_AVAIL[0]* && !RXPRRTMSK[1]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF1 = PORTWT[1],
  ELSE RXPORTBUF1 = RPCOUNT;
  RXPRRTMSK[1] = 1; RXINCCNTBY[0] = 1);
  ...
7) IF (!PKT_AVAIL[6]* && !RXPRRTMSK[25]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF25 = PORTWT[25],
  ELSE RXPORTBUF25 =
  RPCOUNT + BITSUM(RXINCCNTBY[5:0]);
  RXPRRTMSK[25] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554);
9) RPCOUNT = RPCOUNT +
  BITSUM(RXINCCNTBY[6:0])
}

```

【図 17】

558

```

RXPORT2POLL
IF ((RXNEWCNT+1 != RPCOUNT)
|| (RXACTCNT+1 != RPCOUNT)), THEN
{
1) IF (!PKT_AVAIL[0]* && !RXPRRTMSK[2]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF2 = PORTWT[2],
  ELSE RXPORTBUF2 = RPCOUNT;
  RXPRRTMSK[2] = 1; RXINCCNTBY[0] = 1);
  ...
7) IF (!PKT_AVAIL[6]* && !RXPRRTMSK[26]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF26 = PORTWT[26],
  ELSE RXPORTBUF26 = RPCOUNT +
  BITSUM(RXINCCNTBY[5:0]);
  RXPRRTMSK[26] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554);
9) RPCOUNT = RPCOUNT +
  BITSUM(RXINCCNTBY[6:0])
}

```

【図 18】

560


```

RXPORT3POLL
IF ((RXNEWCNT+1 != RPCOUNT)
|| (RXACTCNT+1 != RPCOUNT)), THEN
{
1) IF (!PKT_AVAIL[0]* && !RXPRRTMSK[3]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF3 = PORTWT[3],
  ELSE RXPORTBUF3 = RPCOUNT;
  RXPRRTMSK[3] = 1; RXINCCNTBY[0] = 1);
  ...
7) IF (!PKT_AVAIL[6]* && !RXPRRTMSK[27]), THEN
  (IF (WTPRIORITY),
  THEN RXPORTBUF27 = PORTWT[27],
  ELSE RXPORTBUF27 = RPCOUNT +
  BITSUM(RXINCCNTBY[5:0]);
  RXPRRTMSK[27] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554);
9) RPCOUNT = RPCOUNT +
  BITSUM(RXINCCNTBY[6:0])
}

```

【図 19】



## 【図 20】

564

```

TXPORT0POLL
IF ((TXNEWCNT+1 != TPCOUNT)
|| (TXCTCNT+1 != TPCOUNT)), THEN
{
1) IF (!BUF_AVAIL[0] && (!TXPRMSK[0] &&
(TXMEMCYC[0] || TXCTACTCYC[0] || TXCTCYC[0])), THEN
(IF (WTPRIORITY), THEN TXPORTBUF0 = PORTWT[0],
ELSE TXPORTBUF0 = TPCOUNT;
TXPRMSK[0] = 1; TXINCCNTBY[0] = 1);
2) IF (!BUF_AVAIL[1] && (!TXPRMSK[4] &&
(TXMEMCYC[4] || TXCTACTCYC[4] || TXCTCYC[4])), THEN
(IF (WTPRIORITY), THEN TXPORTBUF4 = PORTWT[4],
ELSE TXPORTBUF4 = TPCOUNT + TXINCCNTBY[0];
TXPRMSK[4] = 1; TXINCCNTBY[1] = 1);
...
8) IF (!BUF_AVAIL[7] && (!TXPRMSK[28] &&
(TXMEMCYC[28] || TXCTACTCYC[28] || TXCTCYC[28])), THEN
(IF (WTPRIORITY), THEN TXPORTBUF28 = PORTWT[28],
ELSE TXPORTBUF28 = TPCOUNT +
BITSUM(TXINCCNTBY[6:0]);
TXPRMSK[28] = 1; TXINCCNTBY[7] = 1);
9) TPCOUNT = TPCOUNT +
BITSUM(TXINCCNTBY[7:0])
}

```

## 【図 21】

566

```

TXPORT1POLL
IF ((TXNEWCNT+1 != TPCOUNT) ||
(TXCTCNT+1 != TPCOUNT)), THEN
{
1) IF (!BUF_AVAIL[0] && (!TXPRMSK[1] &&
(TXMEMCYC[1] || TXCTACTCYC[1] || TXCTCYC[1])), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF1 = PORTWT[1], ELSE TXPORTBUF1 =
TPCOUNT; TXPRMSK[1] = 1; TXINCCNTBY[0] = 1);
...
7) IF (!BUF_AVAIL[6] && (!TXPRMSK[25] &&
(TXMEMCYC[25] || TXCTACTCYC[25] || TXCTCYC[25])), THEN
(IF (WTPRIORITY), THEN TXPORTBUF25 = PORTWT[25],
ELSE TXPORTBUF25 =
TPCOUNT + BITSUM(TXINCCNTBY[5:0]);
TXPRMSK[25] = 1; TXINCCNTBY[6] = 1);
8) (SAME EQUATION 8 AS IN STATE 564);
9) TPCOUNT = TPCOUNT +
BITSUM(TXINCCNTBY[6:0])
}

```

## 【図 22】

568

```

TXPORT2POLL
IF ((TXNEWCNT+1 != TPCOUNT)
|| (TXCTCNT+1 != TPCOUNT)), THEN
{
1) IF (!BUF_AVAIL[0] && (!TXPRMSK[2] &&
(TXMEMCYC[2] || TXCTACTCYC[2] || TXCTCYC[2])), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF2 = PORTWT[2],
ELSE TXPORTBUF2 = TPCOUNT;
TXPRMSK[2] = 1; TXINCCNTBY[0] = 1);
...
7) IF (!BUF_AVAIL[6] && (!TXPRMSK[26] &&
(TXMEMCYC[26] || TXCTACTCYC[26] || TXCTCYC[26])), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF26 = PORTWT[26],
ELSE TXPORTBUF26 = TPCOUNT +
BITSUM(TXINCCNTBY[5:0]);
TXPRMSK[26] = 1; TXINCCNTBY[6] = 1);
8) (SAME EQUATION 8 AS IN STATE 564);
9) TPCOUNT = TPCOUNT +
BITSUM(TXINCCNTBY[6:0])
}

```

## 【図 23】


570

```


TXPORT3POLL
IF ((TXNEWCNT+1 != TPCOUNT) ||
(TXCTCNT+1 != TPCOUNT)), THEN
{
1) IF (!BUF_AVAIL[0] && (!TXPRMSK[3] &&
(TXMEMCYC[3] || TXCTACTCYC[3] || TXCTCYC[3])), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF3 = PORTWT[3],
ELSE TXPORTBUF3 = TPCOUNT;
TXPRMSK[3] = 1; TXINCCNTBY[0] = 1);
...
7) IF (!BUF_AVAIL[6] && (!TXPRMSK[27] &&
(TXMEMCYC[27] || TXCTACTCYC[27] || TXCTCYC[27])), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF27 = PORTWT[27],
ELSE TXPORTBUF27 = TPCOUNT +
BITSUM(TXINCCNTBY[5:0]);
TXPRMSK[27] = 1; TXINCCNTBY[6] = 1);
8) (SAME EQUATION 8 AS IN STATE 564);
9) TPCOUNT = TPCOUNT +
BITSUM(TXINCCNTBY[6:0])
}

```


【図 24】




【図 25】




【図 26】




【図 27】




【図 28】




【図 29】



【図 30】




【図 31】







【図 3 2】




【図 3 4】




【図 3 3】




【図 3 5】




【図 3 6】




【図 37】




【図 38】




【図 39】




【図 40】



【図 4 1】




【図 4 2】



【図 4 3】

リンク A31-24	リンク A23-16	リンク A15-8	リンク A7-4,0000	バイト F-C
VLAN バイト 3	VLAN バイト 2	VLAN バイト 1	VLAN バイト 0	バイト B-8
コントロール / AGE	ポート番号	アドレス・バイト 5	アドレス・バイト 4	バイト 7-4
アドレス・バイト 3	アドレス・バイト 2	アドレス・バイト 1	アドレス・バイト 0	バイト 3-0

【図 4 4】




【図 4 5】

RSVD				バイト 15-12
RSVD				バイト 11-8
NEXTSECLINK A31-0				バイト 7-4
RSVD	RSVD	SECSOURCE	SECPKTCNT	バイト 3-0


【図 4 6】

パケット・データ				920	917
SOP				918	PKT ヘッダ
RSVD					バイト 15-12
NEXTTXLINK A31:4.00, NEXT PKTSNF, NEXTPKTBC					バイト 11-8
RSVD					バイト 7-4
DESPORT	SOURCEPORT	MIDPKTCT	PKTLENGTH		バイト 3-0


【 図 4 7 】




【 図 4 8 】




【 図 4 9 】




【 図 5 0 】




【図 5 1】




【図 5 2】




【図 5 3】



【図 5 4】



【図 55】



## フロントページの続き

- (74)代理人 100071124  
弁理士 今井 庄亮
- (74)代理人 100076691  
弁理士 増井 忠弐
- (74)代理人 100075236  
弁理士 栗田 忠彦
- (74)代理人 100075270  
弁理士 小林 泰
- (74)代理人 100096068  
弁理士 大塚 住江
- (74)代理人 100107696  
弁理士 西山 文俊
- (72)発明者 ウィリアム・ジェイ・ウォーカー  
アメリカ合衆国テキサス州77070, ヒューストン, ミルズ・リバー 13154
- (72)発明者 ゲイリー・ビー・コズアー  
アメリカ合衆国テキサス州77388, スプリング, フォーレスト・エルムズ・ドライブ 18406
- (72)発明者 マイケル・エル・ウィットコウスキー  
アメリカ合衆国テキサス州77375, トムボール, エイヴンブレイス・ロード 16223
- (72)発明者 パトリシア・イー・ハレスキー  
アメリカ合衆国テキサス州77070, ヒューストン, ケイン・クリーク・コート 16106
- (72)発明者 デール・ジェイ・メイヤー  
アメリカ合衆国テキサス州77070, ヒューストン, ムーアクリーク 11819

審査官 矢頭 尚之

- (56)参考文献 特表平9 - 500774 (JP, A)  
特表平8 - 510874 (JP, A)  
特表平10 - 511236 (JP, A)

- (58)調査した分野(Int.Cl., DB名)  
H04L 12/44  
H04L 12/66