



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년12월01일
(11) 등록번호 10-1466647
(24) 등록일자 2014년11월24일

(51) 국제특허분류(Int. Cl.)

B82B 3/00 (2006.01)

(21) 출원번호 10-2013-0104665

(22) 출원일자 2013년09월02일

심사청구일자 2013년09월02일

(56) 선행기술조사문헌

WO2012101457 A1*

US20120021293 A1

KR1020090021499 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

고려대학교 산학협력단

서울특별시 성북구 안암로 145, 고려대학교 (안암동5가)

(72) 발명자

박정호

서울 성동구 왕십리로 36, 101동 804호 (성수동1가, 건영아파트)

유학추

중국 헤이룽장 프로빈스 하얼빈 웨스트 다자히 스트리트 넘버92 A-01 룸4044(우:150001)

(74) 대리인

송경근, 박보경

전체 청구항 수 : 총 6 항


심사관 : 정명주

(54) 발명의 명칭 반도체 나노층 제조 방법

(57) 요약

다양한 반도체 결정재료를 간편하게 단일층 또는 100 nm 이하 두께의 다층 반도체 나노층으로 대량 생산하는 방법을 제공한다. 양전극에 연결되고 층상 구조를 가지는 반도체 결정재료와 음전극을 비금속성 음이온을 가지는 전해질 용액에 담근 다음, 상기 양전극에 양의 전압을 인가하고 상기 음전극에 음의 전압을 인가한다. 상기 음이온을 상기 반도체 결정재료의 층 사이에 삽입하여 층을 박리시킨다.

대표도 - 도2



이 발명을 지원한 국가연구개발사업

과제고유번호 T11200129G0110000000000000
 부처명 환경부
 연구관리전문기관 한국환경산업기술원
 연구사업명 글로벌담 환경기술개발사업
 연구과제명 [2차년도-국고] 차세대 상수관망 통합관리시스템 개발
 기 여 율 1/2
 주관기관 고려대학교산학협력단
 연구기간 2012.05.01 ~ 2013.04.30

이 발명을 지원한 국가연구개발사업

과제고유번호 20120002028
 부처명 연구지원부
 연구관리전문기관 한국연구재단
 연구사업명 (이공)일반연구자-기본(유형I)
 연구과제명 신종 플루 및 변이 인플루엔자 바이러스 검출을 위한 전기화학적 고감도 나노-바이오 면역
 센서와 측정 시스템 개발
 기 여 율 1/2
 주관기관 고려대학교산학협력단
 연구기간 2012.05.01 ~ 2013.04.30

특허청구의 범위

청구항 1

양전극에 연결되고 층상 구조를 가지는 반도체 결정재료와 음전극을 비금속성 음이온을 가지는 전해질 용액에 담그는 단계;

상기 양전극에 양의 전압을 인가하고 상기 음전극에 음의 전압을 인가하는 단계; 및

상기 음이온을 상기 반도체 결정재료의 층 사이에 삽입하여 층을 박리시키는 단계;를 포함하며,

상기 반도체 결정재료의 표면에 양전압이 균일하게 인가되도록, 상기 양전극은 상기 반도체 결정재료의 표면을 감싸는 그물 모양으로 형성되는 것을 특징으로 하는 반도체 나노층 제조 방법.

청구항 2

제1항에 있어서, 상기 반도체 나노층은 MoS_2 , WS_2 , MoSe_2 , MoTe_2 , RaSe_2 , NiTe_2 , BN , 및 Bi_2Te_3 중 어느 하나인 것을 특징으로 하는 반도체 나노층 제조 방법.

청구항 3

제1항에 있어서, 상기 반도체 결정재료는 MoS_2 , WS_2 , MoSe_2 , MoTe_2 , RaSe_2 , NiTe_2 , BN 및 Bi_2Te_3 중 어느 하나인 것을 특징으로 하는 반도체 나노층 제조 방법.

청구항 4

제1항에 있어서, 상기 음전극은 Au , Pt 및 탄소 중 어느 하나인 것을 특징으로 하는 반도체 나노층 제조 방법.

청구항 5

삭제

청구항 6

제1항에 있어서, 상기 음이온은 SO_4^{2-} , $\text{Cr}_2\text{O}_7^{2-}$, MnO_4^- , Br^- , NO_3^- , Cl^- , ClO_3^- , ClO_4^- 및 PO_4^{3-} 중 어느 하나인 것을 특징으로 하는 반도체 나노층 제조 방법.

청구항 7

제1항에 있어서, 상기 전압은 단순히 선형적으로 계속 증가하는 전압을 인가하거나, 선형적으로 계속 감소하는 전압을 인가하는 것을 특징으로 하는 반도체 나노층 제조 방법.

명세서

기술 분야

[0001] 본 발명은 층상 구조를 갖는 다양한 반도체 결정재료로부터 반도체 나노층을 제조하는 방법에 관한 것으로, 보다 상세하게는 반도체 결정재료의 층 사이 간격을 벌려 각 층을 분리하는 방법을 이용해 반도체 나노층을 제조하는 방법에 관한 것이다.

배경 기술

[0002] 나노 전자소자 개발을 위해서는 반도체 나노층의 형성이 매우 중요하다. 반도체 나노층을 형성하는 데에는 화학 기상 증착(Cheical Vapor Deposition : CVD) 등의 방법으로 원자를 적층하여 박막을 증착하는 경우와 층상 구조의 반도체 결정재료로부터 각 층을 분리하여 박막화하는 경우가 있다. 후자의 경우에는 테이프 박리법(scotch tape micromechanical exfoliation method), 이온 삽입 보조 분리법(ion intercalation assisted exfoliation), 초음파 보조 액상 분리법(sonication assisted liquid exfoliation) 등이 알려져 있다.

- [0003] MoS₂로 대표되는 전이금속 디칼코제나이드(transition-metal dichalcogenide)는 층상 구조를 가지는 전형적인 물질이다. MoS₂ 결정은 수직으로 쌓인 층으로 구성되는데, 각 층 안의 Mo와 S 원자들은 공유결합으로 서로 강하게 결합되어 있고 층 사이는 반데르발스 힘(Van der Waals force)으로 약하게 결합되어 있다.
- [0004] MoS₂는 밴드갭 에너지가 약 1.2 eV인 간접 천이형 반도체이다. MoS₂의 두께를 줄이면 밴드갭의 위치가 이동하여 약 1.8 eV의 밴드갭 에너지를 가지는 직접 천이형 반도체로 변한다고 발표되었다. 단일층의 MoS₂는 그래핀과 유사한 구조를 가지므로 연구자들이 관심을 가지는데, 가장 큰 이유는 그래핀 자체는 에너지 밴드갭이 존재하지 않으므로 그래핀을 기판으로 사용하여 논리회로 제작이 어려운 반면, 단일층의 MoS₂는 전계효과 트랜지스터(Field Effect Transistor : FET)에서 그래핀을 보완하는 직접 천이형 반도체가 되기 때문이다.
- [0005] 얇은 층의 MoS₂는 투명한 반도체, 고민감도를 갖는 광센서, 에너지 하베스팅(energy harvesting)을 할 수 있는 신재생 에너지 소자, 저마찰 코팅제, 유연(flexible) 기판 전자소자 등을 포함한 다양한 응용 분야에서 사용될 수 있다. 양질의 MoS₂ 박막은 이를 이용한 논리소자 제작에 필요하기 때문에 필요한 양을 합성할 수 있는 방법이 요구된다.
- [0006] 테이프 박리법은 수율이 매우 낮아서, 단일층 MoS₂ 박막이 드물게 만들어지고, 여러 층으로 또는 그보다 두꺼운 MoS₂ 박막 조각들이 주로 만들어진다. 그러므로, 단일층에 가까운 MoS₂ 박막을 찾아내는 것이 어렵고 시간 낭비가 많게 된다. CVD 방법은 넓은 면적에 MoS₂ 박막을 증착할 수 있는 방법이지만, 고온 공정이 필요하고 시간이 오래 걸려서 제조 비용이 높다. 초음파를 이용한 액상에서의 MoS₂ 박막 분리법은 수율이 좋은 반면, 단일층의 MoS₂ 박막보다는 다층 층으로 구성된 MoS₂ 박막을 더 많이 얻게 되는 단점이 있다.
- [0007] 이온 삽입 보조 분리법으로, 리튬(Li) 이온을 MoS₂ 층간에 삽입한 후에 물에서 박리하는 방법이 제안되어 있다 [H. S. S. Ramakrishna, Matte, A. Gomathi, A. K. Manna, D. J. Late, R. Datta, S. K. Pati, et al., "MoS₂ and WS₂ Analogues of Graphene," Angewandte Chemie International Edition, vol. 49, pp. 4059-4062, 2010]. 그러나 이 방법은 반응 속도가 오래 걸리는 단점과 함께 리튬 이온의 삽입 정도를 조절할 수 없다는 단점이 있다. 불완전한 리튬 이온의 삽입은 단일층의 MoS₂ 박막 형성을 방해하는 반면 지나친 리튬 이온의 삽입은 MoS₂의 분해와 더불어 리튬 나노입자들과 Li₂S의 합성을 일으킨다. 또한, 리튬 이온을 삽입하면, 나중에 이 이온의 금속성이 출현하여서 MoS₂ 박막의 반도체 특성을 잃게 된다. 따라서 더 향상된 MoS₂ 박막을 생산할 수 있는 방법이 요구되고 있다.

발명의 내용

해결하려는 과제

- [0008] 본 발명이 해결하고자 하는 과제는 MoS₂와 같은 층상 구조로 구성된 다양한 반도체 결정재료를 간편하게 단일층 또는 100 nm 이하 두께의 다층 반도체 나노층으로 대량 생산하는 방법을 제공하는 것이다.

과제의 해결 수단

- [0009] 상기 과제를 해결하기 위해, 본 발명에 따른 반도체 나노층 제조 방법에서는 양전극에 연결되고 층상 구조를 가지는 반도체 결정재료와 음전극을 비금속성 음이온을 가지는 전해질 용액에 담근 다음, 상기 양전극에 양의 전압을 인가하고 상기 음전극에 음의 전압을 인가한다. 상기 음이온을 상기 반도체 결정재료의 층 사이에 삽입하여 층을 박리시킨다.
- [0010] 본 발명에 있어서, 상기 반도체 나노층은 MoS₂, WS₂, MoSe₂, MoTe₂, RaSe₂, NiTe₂, BN 및 Bi₂Te₃ 중 어느 하나일 수 있다. 따라서, 상기 반도체 결정재료는 MoS₂, WS₂, MoSe₂, MoTe₂, RaSe₂, NiTe₂, BN 및 Bi₂Te₃ 중 어느 하나일 수 있다.
- [0011] 상기 음전극은 Au, Pt 및 탄소 중 어느 하나인 것이 바람직하다. 특히 상기 음전극은 상기 반도체 결정재료를 감싸는 그물망 형태인 것이 상기 반도체 결정재료 표면에 걸쳐 전압이 균일하게 인가되도록 할 수 있다는 점에

서 유리하다.

[0012] 상기 음이온은 SO_4^{2-} , $\text{Cr}_2\text{O}_7^{2-}$, MnO_4^- , Br^- , NO_3^- , Cl^- , ClO_3^- , ClO_4^- 및 PO_4^{3-} 중 어느 하나일 수 있다.

[0013] 상기 전압은 단순히 선형적으로 계속 증가하는 전압을 인가하거나, 선형적으로 계속 감소하는 전압을 인가할 수 있다. 상기 전압은 상기 음이온의 삽입이 원활히 되게 하기 위한 1단계 전압과 그 후 상기 음이온을 꾸준히 삽입하는 2단계 전압으로 나누어지며, 상기 전압의 크기는 0.1 V ~ 3000 V일 수 있다.

발명의 효과

[0014] 본 발명에서는 전해질 용액 내에서 층상 구조를 가지는 반도체 결정재료와 상대 전극 사이에 전압차를 인가하여 반도체 결정재료에 전기화학적 방법으로 금속이온이 아닌 음이온을 결정판 사이로 삽입하는 방법을 제안한다. 이 방법에 따르면, 삽입되는 음이온의 양을 전기적으로 제어하면서 삽입할 수 있고, 금속 이온으로 인한 물성 저하 등의 결점이 없는 단일층 또는 100 nm 이하 두께의 다층 반도체 나노층을 대량 생산할 수 있다.

[0015] 본 발명에 따르면, 단순히 전기화학적 방법을 이용해 보다 간편하고 저렴하고 효과적으로 고품질의 반도체 나노층을 제조할 수 있다. 전기화학적 방법으로 구동력을 제공하므로 반응의 조절이 가능하고 반응 속도가 빠르다. 비금속성 음이온을 사용하기 때문에, 리튬 이온과 같은 금속성 양이온을 사용할 때 MoS_2 박막이 반도체 성질을 잃어버리거나 금속 성질을 보이는 현상을 방지할 수 있고, 따라서 반도체 성질을 그대로 유지하는 단일층 MoS_2 박막을 형성할 수 있다.

[0016] 음이온은 금속 이온에 비하여 반경이 크기 때문에 반도체 결정재료 층간 간격을 더욱 넓힐 수 있고 이에 따라 층간 박리가 더 수월해진다. 박리된 반도체 나노층에는 음이온이 거의 남아 있지 않지만 물 세척 등의 간단한 방법에 의해 음이온을 쉽게 제거할 수 있다. 뿐만 아니라 음이온이 제거되지 않고 남아 있더라도 금속성 양이온과는 달리 반도체 나노층의 전기적 성질에 영향을 미치지 않는다.

도면의 간단한 설명

[0017] 도 1은 본 발명의 반도체 나노층 제조 방법을 구현하기 위한 장치 구성예를 보여준다.

도 2는 전기화학적 음이온 삽입을 통해 생성되는 MoS_2 단일층의 생산 과정 개념도이다.

도 3은 전기화학적 박리를 위해 전해질 용액 안에서 양전극에 연결된 MoS_2 결정재료와 음전극을 보여주는 사진이다.

도 4는 본 발명 실시예에 따라 셀룰로우스 필터막 위에 수집된 단일 또는 여러 겹의 MoS_2 반도체 나노층을 보여주는 광학 현미경 사진이다.

도 5는 300 nm 두께 산화막이 증착된 실리콘 웨이퍼에 코팅된 단일 또는 여러 겹의 MoS_2 나노층을 보여주는 광학 현미경 사진이다.

도 6은 300 nm 두께 산화막이 증착된 실리콘 웨이퍼에 코팅된 단일 또는 여러 겹의 MoS_2 나노층의 AFM 이미지이다.

도 7은 박리된 MoS_2 나노층에 대한 EDX(Energy-dispersive X-ray spectroscopy) 분석 결과이다.

도 8은 박리된 MoS_2 나노층에 대한 라만 분광 분석 결과이다.

도 9는 본 발명에 따라 제조한 MoS_2 나노층을 이용해 제작한 FET에 대한 실험결과를 도시한다.

발명을 실시하기 위한 구체적인 내용

[0018] 이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.

- [0019] 본 발명에 따른 방법은 반도체 특성을 가지는 MoS_2 등의 층상 구조를 가지는 반도체 결정재료로부터 나노미터 두께의 박막들을 저렴하고 간편하게 생산하는 공정이다.
- [0020] 본 발명은 층상 구조를 갖는 반도체 결정재료가 연결되어서 반도체 나노층을 생성하도록 하는 전도도가 좋은 재료 또는 금속성의 전도성 양전극, 전해질 용액의 이온과의 반응이 없거나 매우 적은 Pt와 같은 안정적인 전도성 음전극, SO_4^{2-} 이온과 같은 비금속성 음이온이 존재하는 전해질 용액, 양전극과 음전극 사이에 전기화학적 전류가 흐를 수 있도록 전압차를 인가하는 전압원 등의 요소로 구성되는 전기화학적 셀(electrochemical cell) 구조에서 100 nm 이하의 두께를 갖는 MoS_2 와 같은 층상 구조 반도체의 나노층을 생산하는 방법이다.
- [0021] 도 1은 본 발명의 반도체 나노층 제조 방법을 구현하기 위한 장치(100) 구성예를 보여주고 있다. 이 장치(100)는 양전극(110)과 상기 양전극(110)에 대향하여 설치된 음전극(120)과, 전해질 용액(130)으로 충전되어 양전극(110)에 연결된 반도체 결정재료(115)와 음전극(120)이 침지되는 셀(140)과 전압원(150)을 구비하고 있다.
- [0022] 설페이트(sulfate) 이온(SO_4^{2-})과 같은 비금속성 음이온을 가지는 전해질 용액(130)에 전도성 음전극(120)을 넣고 이 전극에는 음의 전압을 인가하고, MoS_2 결정 덩어리와 같은 반도체 결정재료(115)에는 양전극(110)을 연결한 후 양의 전압을 인가한다. 이 전압 차를 이용해서 전기화학적으로 음이온들을 반도체 결정재료(115)의 층 사이에 삽입하여 층상 구조를 가지는 결정재료의 각 층을 박리시켜서 나노층 박막으로 만든다.
- [0023] 전해질 용액(130)은 용매(solvent)에 이온이 들어있는 형태로 구성되는데, 대표적인 음이온은 SO_4^{2-} 이고 그 외에도 $\text{Cr}_2\text{O}_7^{2-}$, MnO_4^- , Br^- , NO_3^- , Cl^- , ClO_3^- , ClO_4^- , PO_4^{3-} 등이 층상 구조를 가지는 반도체 결정의 층 사이에 삽입될 수 있는 비금속성 음이온들의 예이다. 상대 이온으로는 K^+ , Na^+ , 또는 Li^+ 등의 알칼리 금속 이온들이 사용될 수 있다. 대신에 H_2SO_4 와 같이 금속 이온을 갖지 않는 화합물을 전해질 용액(130)으로 사용할 수도 있다.
- [0024] 전해질 용액(130)은 수용액 상태로 그 안에 양이온과 음이온이 존재하게 되는데, 전기적으로 중성을 이루고 있다. 본 발명은 전기적 중성 상태를 깨뜨리면서 음이온을 반도체 결정재료 층간에 삽입시킨다. 이를 위한 구동력으로서 전압을 인가하여 전기화학적 반응을 일으키도록 한다. 음이온은 양이온에 비하여 반경이 크므로 반도체 결정재료 층간에 음이온이 삽입될 경우, 그 층간 간격은 더욱 벌어지게 되어 층 사이를 분리시키는 데에 도움이 된다. 이 때, 반지름이 큰 음이온이 삽입될수록 그 간격은 더 커진다.
- [0025] 뿐만 아니라 SO_4^{2-} 이온과 같은 음이온은 층간에 삽입되면서 기상의 SO_4 혹은 O_2 와 같은 물질을 만들어 냄으로써 버블을 발생시키며, 이러한 버블의 팽창은 층 간 분리 힘을 더욱 증가시킬 수 있다. 이러한 힘이 층 사이의 반데르발스 결합력을 넘어서는 경우에 반도체 결정재료(115)로부터 나노층을 박리시킬 수 있다. 그리고 전기화학적 방법으로 음이온을 결정판 사이로 그 양을 전기적으로 제어하면서 삽입하여서, 결점이 없는 단일층 또는 100 nm 이하 두께의 다층 반도체 나노층을 대량 생산할 수 있다. 전기화학적 방법으로 구동력을 제공하므로 반응 속도가 빠르고 음이온의 삽입 정도를 조절할 수 있는 것이 큰 장점이다.
- [0026] 도 2는 전기화학적 음이온 삽입을 통해 생성되는 MoS_2 단일층의 생산 과정 개념도이다.
- [0027] MoS_2 결정은 Mo와 S 원자들이 공유결합으로 서로 강하게 결합되어 있는 층이 반데르발스 힘으로 약하게 적층된 구조이다. 도 2의 좌측 그림은 이러한 층 사이에 SO_4^{2-} 과 같은 음이온을 전기적인 구동력으로 삽입시켜 층간 간격을 벌린 상태이다. 기상의 SO_4 혹은 O_2 와 같은 물질이 만들어지면서 발생하는 버블은 팽창되면서 층을 박리시킨다. 이에 따라 우측 그림과 같이 각 층이 분리되면서 MoS_2 단일층 박막을 얻을 수 있다.
- [0028] 이와 같이 비금속성 음이온을 이용해서 MoS_2 나노박막을 만들면, 리튬이온과 같이 금속성 양이온을 이용하여 MoS_2 나노층을 만들 때 리튬 금속 양이온의 삽입으로 인해 발생할 수 있는 MoS_2 의 금속성 성질의 발생을 방지할 수 있다. 본 발명에 따른 방법으로 MoS_2 나노층을 생산하면, 양호한 반도체 특성을 가지는 MoS_2 의 나노층을 단일층부터 여러 층까지 다양하게 생산할 수 있다. 그리고 리튬 이온은 반지름이 작기 때문에 보통 테트라하이드로퓨란(tetrahydrofuran : THF)과 같은 분자를 함께 이용하여 층간의 간격을 벌어지게 한다. 그러나 본 발명에서는 THF와 같은 보조적인 수단이 필요하지 않다. 또한 리튬 이온을 삽입하는 경우에는 층간 화합물로부터 리튬

이온을 제거하기 위해 하이드록시기(-OH)를 가지는 알코올류 또는 HCl과 같은 적당한 용매 처리를 부가적으로 실시해야 한다. 그러나 본 발명에서는 이와 같은 부가적인 처리가 필요하지 않다. 박리된 반도체 나노층에는 음이온이 거의 남아 있지 않지만 물 세척 등의 간단한 방법에 의해 음이온을 쉽게 제거할 수 있다. 뿐만 아니라 음이온이 제거되지 않고 남아 있더라도 금속성 양이온과는 달리 반도체 나노층의 전기적 성질에 영향을 미치지 않는다.

[0029] 위와 같은 장치(100)의 각 요소들과 발명을 실시하는 조건들에 대해서 다음에 보다 상세히 설명한다.

[0030] 우선 양전극(110)은 전해질 용액(130)에 들어가는 두 개의 전극 가운데 가장 양의 전압으로 인가되는 전극이다. 양전극(110)은 층상 구조를 가져서 각 층 사이로 음이온이 삽입될 수 있는 MoS_2 화합물과 같은 반도체 결정재료(115)에 전기적 연결을 할 수 있는 금속 또는 전도도가 높은 물질을 접촉시키거나 증착하여 반도체 결정재료(115)에 이를 통해 전압차를 발생시키도록 전기적 연결을 한다. 층상 구조를 갖는 반도체 결정재료(115)는 자연적으로 존재할 수도 있고, 합성으로 생산할 수도 있다. MoS_2 화합물 결정 외에도 본 발명에 따른 방법으로 나노층을 만들 수 있는 반도체 결정재료는 MoS_2 , WS_2 , MoSe_2 , MoTe_2 , RaSe_2 , NiTe_2 , BN 및 Bi_2Te_3 중 어느 하나일 수 있다. 이들을 양전극(110)에 연결하여 전해질 용액(130)에 넣고 본 발명에 따라 전기화학적 방법으로 비금속성 음이온을 층 사이에 삽입하면 MoS_2 , WS_2 , MoSe_2 , MoTe_2 , RaSe_2 , NiTe_2 , BN 및 Bi_2Te_3 중 어느 하나의 나노층을 생산할 수 있게 된다.

[0031] 음전극(120)은 전해질 용액(130) 내의 양이온을 수집하기 위한 상대 전극 역할을 한다. 음전극(120)은 Au, Pt, 또는 탄소와 같이 전기 전도도가 높고 화학적으로 안정된 불활성 물질로 제작을 하여 양이온과 전기화학적 반응을 하지 않도록 하여 음전극(120)의 특성을 계속 유지하도록 한다.

[0032] 반도체 결정재료(115) 중 MoS_2 화합물은 전도도가 높지 않아서 인가하는 전압에 의해 발생하는 전기의 세기가 MoS_2 와 양전극(110)이 만나는 지점부터 MoS_2 결정층이 박리되는 위치의 거리에 따라서 다르게 형성될 수 있다. 따라서, 인가하는 전압이 균일하게 반도체 결정재료(115)에 인가되도록 반도체 결정재료(115) 표면에 그물 모양의 전극 패턴을 설계해서 반도체 결정재료(115) 표면을 감싸는 모양의 음전극(120)을 사용하는 것이 좋다. 양전극(110)에 연결된 반도체 결정재료(115) 표면을 감싸도록 그물망 형태로 하면, 반도체 결정재료(115) 표면에 걸쳐 전압이 균일하게 인가되도록 할 수 있다는 점에서 유리하다.

[0033] 한편, 전기화학적 반응을 이용하므로 기준전극(reference electrode)을 추가하여 3개의 전극을 이용하여 더 안정적인 시스템(3-전극 시스템)으로도 작업을 할 수 있는데, 이 경우 작업전극(working electrode)이 양전극(110)이 되고, 상대전극(counter electrode)이 음전극(120)으로 사용된다. 이 경우 기준전극(reference electrode)은 전기적으로 접지(ground)에 연결된다.

[0034] 전해질 용액(130) 안의 이온의 종류와 농도에 따라서 층상 구조 반도체 결정재료(115)의 층이 박리되는 최소전압(threshold voltage)이 다르게 나타난다. MoS_2 와 같은 반도체 결정재료(115)에 음이온을 삽입하기 위해 필요한 최소전압 이상의 전압 차를 양전극(110)과 음전극(120) 사이에 인가해야 한다. 최소 전압보다 더 높은 전압을 인가하면, 양전극(110)에 부착된 반도체 결정재료(115) 근처에 음이온들을 더 많이 물리게 하고, 그렇게 해서 음이온의 삽입율과 양이 더 증가하여 나노 결정층의 박리율이 더 증가할 수 있어서 보통 최소 전압보다 다소 1 mV 내지 10 V까지 더 높은 전압을 인가하는 것이 도움이 된다. 그 이유는 두 전극 사이에 전압을 인가할 때, 전도도가 금속보다 낮은 전해질 용액(130)이나 층상 구조를 가지는 반도체 결정재료(115)에서, 그리고 액체와 고체의 접촉 부위에서 이온성 전류가 흐르면서 전압 강하가 생기기 때문이다. 이런 경우에는 인가하는 전압이 수십 V 정도까지 올려야 할 필요가 생길 수도 있다. 상기 전압은 상기 음이온의 삽입이 원활히 되게 하기 위한 1단계 전압과 그 후 상기 음이온을 꾸준히 삽입하는 2단계 전압으로 나누어지며, 상기 전압의 크기는 각각 0.1 V ~ 3000 V일 수 있다.

[0035] 두 전극 사이에 인가하는 전압은 선형적으로 증가 또는 감소하는 전압을 인가하거나 순환하는 전압을 인가해서 결과를 얻을 수 있다. 보통 DC 전압을 인가하면 되는데, AC 전압을 인가할 수도 있다는 것이다. DC 전압을 인가하면 반도체 결정재료(115)의 산화가 일어나면서 음이온 삽입이 더 원활히 이루어질 수 있는데, AC 전압을 인가하면 산화와 환원이 번갈아 일어나게 된다.

[0036] 원하는 나노층 반도체 물질을 생산하기 위한 전기화학 공정은 전기화학 반응이 일어나는 온도에서 모두 적용 가능하다. 육안으로 전기화학 반응을 통한 나노층 박리를 관찰할 수 있는 온도는 10℃ 정도 이상의 온도범위이지만, 이보다 낮은 온도에서도 나노층 박리가 가능하고, 전해질 용액(130)의 비등점에 따라서 공정의 최대 온도도

정할 수 있는데, 100℃까지도 이 방법을 사용할 수 있다. 즉, 전기화학 반응을 이용한 반도체 결정재료(115)의 나노층 박리는 전해질 용액(130)의 비등점에 따라 달라지지만, 이 공정은 0℃부터 전해질 용액(130)의 비등점까지 수행된다.

[0037] 본 발명 방법을 이용해서 전해질 용액(130) 내에서 전기화학 반응을 이용해서 MoS₂과 같은 층상 구조 반도체 결정재료(115)로부터 분리된 100 nm보다 얇은 나노층들은 전해질 용액(130)으로부터 다양한 방법을 이용해서 분리될 수 있다. 예를 들어, 필터링, 원심력을 이용한 반도체 입자들을 질량별로 구분하여 나노층을 선별하는 방법, 두 가지의 혼합되지 않는 용제의 경계면에서 나노층을 수집하는 방법 등을 이용할 수 있다.

[0038] 보다 구체적으로, 반도체 나노층들이 박리된 이후 용액을 필터를 통해 필터링시켜서 필터막 위에 걸러진 나노층들을 탈이온수로 세척을 하여 수집한다. 반도체 나노층에 잔류할 수도 있는 음이온들은 이 단계에서 쉽게 제거된다. 박리된 반도체 나노층을 수집하기 위해 사용되는 다공성 필터는 0.5 μm 이하의 크기를 사용하는 것이 바람직하다.

[0039] 나아가, 반도체 나노층들이 박리된 이후 용액을 원심분리기로 회전시켜서 원하는 작고 얇은 두께의 나노층들만을 선택적으로 수집하고 너무 두껍고 커다란 반도체 박막들은 선별적으로 제거하는 방법도 가능하다. 회전속도는 2500 rpm 이상에서 사용한다. 사용되는 다공성 필터는 0.5 μm 이하의 크기를 사용한다.

[0040] 또한, 반도체 나노층들이 들어있는 용액 내에서 서로 혼합되지 않는 두 가지 용매의 경계면에서 나노층들을 수집하는 방법을 이용할 수도 있다. 밀도가 작은 액체는 위로 큰 액체는 아래로 가라앉으므로 스포이드나 분별깔대기를 이용하여 두 액체를 분리하면서 경계면에서 나노층들을 수집한다.

[0041] 본 방법에 의해 전기화학적으로 박리된 나노층 반도체는 이렇게 분리된 후에 추가로 화학적 처리를 수행한다. 예를 들어, 박리된 나노층들을 추가로 더 얇게 박리하려면 초음파와 에너지를 이용하거나 다른 알려진 방법들을 이용해서 나노층 구조의 크기를 더 작게 만들거나 겹친 나노층의 수를 줄일 수 있다.

[0042] 본 발명에 따르면, 금속이온이 아닌 음이온을 전기화학적으로 반도체 결정재료에 삽입해서 반도체 나노층을 대량으로 생산할 수 있다. 또한, 삽입하는 음이온의 양을 전기적으로 조절할 수 있는 기능이 있다. 전기화학적으로 음이온을 층상 구조를 가지는 반도체 결정재료의 층상 구조 사이로 침투시켜서 각 층을 분리시키면 결점이 없는 반도체 결정을 나노층으로 대량 생산할 수 있다.

[0043] 이하 실험예를 기술함으로써 본 발명을 보다 상세히 설명하기로 한다.

[0044] MoS₂ 나노층을 전기화학적 박리법을 이용해서 얻기 위해서, 크기가 1.5 cm × 2 cm × 0.5 mm인 자연산 MoS₂를 양전극(110) 금속에 연결하여 전기화학 공정을 실시하였다.

[0045] 도 3은 전기화학적 박리를 위해 전해질 용액 안에서 양전극에 연결된 MoS₂ 결정재료와 음전극을 보여주는 사진이다.


[0046] MoS₂ 결정재료(215)는 금을 입힌 텅스텐 집개(210)를 이용해서 붙잡아서 SO₄²⁻가 들어있는 전해질 용액(230)에 담갔고, 텅스텐 집개(210)는 구리선으로 연결되어서 DC 전압원으로 연결해서 양전극으로 사용했다. 하지만 이 금속선은 전해질 용액(230)에 담그지 않고 오직 MoS₂ 결정재료(215)만 전해질 용액(230)에 담가서 전기화학적 박리 공정을 진행한다. 백금(Pt) 전선(220)을 도 3과 같이 MoS₂ 결정재료(215)와 일정 거리를 두고 같은 전해질 용액(230) 속에 평행하게 담갔다. 전해질 용액(230)은 다양한 농도와 종류가 있는데, 본 실시예에서는 H₂SO₄(Sigma-Aldrich; 98%) 10 g과 KOH 5.6 g을 200 mL의 초순수 탈이온수(deionized water)에 혼합해서 0.5 M SO₄²⁻를 갖는 수용액으로 준비하고, 두 전극을 이 전해질 용액(230)에 넣어서 원하는 양의 MoS₂ 나노층이 MoS₂ 결정재료(215)로부터 박리될 때까지 양전극에 10 ~ 20 V의 전압을 인가하여 전기화학 반응공정을 실시했다.

[0047] 도 3을 참조하면, 전압 인가에 따라 MoS₂ 결정재료(215)로부터 박리된 MoS₂ 나노층(250)이 떨어져 나오는 것을 볼 수 있다. SO₄²⁻ 이온이 MoS₂ 결정재료(215) 층 사이로 삽입되면서 기상의 SO₄ 혹은 O₂와 같은 물질을 만들어냄으로써 버블을 발생시며 이러한 버블의 팽창은 층 간 분리 힘을 더욱 증가시킬 수 있다. 이러한 힘은 층 사이의 반데르발스 결합력을 넘어서며 MoS₂ 결정재료(215)로부터 MoS₂ 나노층(250)을 박리시킨다.


- [0048] MoS₂ 나노층을 수집하기 위해서 박리된 MoS₂ 나노층을 구멍의 지름이 약 200 nm인 다공성 필터에 진공을 인가해서 필터에 거른 후 탈이온수로 세척하여 얻었다. 그 후 이를 건조시킨 후, 크기가 크거나 겹친 층의 수가 적은 MoS₂ 나노층을 셀룰로우스 필터막 위에 놓고 도 4와 같이 광학 현미경으로 관찰할 수 있었다. 도 4는 본 발명 실시예에 따라 셀룰로우스 필터막 위에 수집된 단일 또는 여러 겹의 MoS₂ 반도체 나노층을 보여주는 광학 현미경 사진이다.
- [0049] 이렇게 건조된 MoS₂ 나노층을 탈이온수에 담가서 초음파를 이용해서 5분 정도 분산시키면 반도체가 분산된 현탁액이 얻어지는데, 이 현탁액으로부터 원하는 크기의 MoS₂ 나노층만 얻기 위해서 원심분리기에 장착한 후 2500 rpm으로 회전시켜 크기별로 내용물을 분리시켰다. 원심분리한 후에 표면의 상층액은 추가적인 분석도 하고 반도체 나노층을 구현하기 위해 도 5와 같이 산화막이 약 300 nm 두께로 입혀진 실리콘 웨이퍼 위에 부어서 건조시켰다. 도 5는 300 nm 두께 산화막이 증착된 실리콘 웨이퍼에 코팅된 단일 또는 여러 겹의 MoS₂ 나노층을 보여주는 광학 현미경 사진이다.
- [0050] 도 6은 300 nm 두께 산화막이 증착된 실리콘 웨이퍼에 코팅된 단일 또는 여러 겹의 MoS₂ 나노층의 AFM(Atomic Force Microscopy) 이미지이다. 산화막 위에서 관찰된 반도체 나노층들의 두께는 도 6의 (a)에서 보인 것과 같이 약 1 nm인 단일층부터 (b)와 같이 여러개의 층을 가진 나노층인 경우 수 nm 두께도 측정이 되었다(원래 MoS₂ 단일층의 두께는 1 nm 미만이지만 실리콘 웨이퍼와 MoS₂ 단일층 사이에 물 등이 개재되어 있어 그보다 두께가 크게 측정된 것으로 해석됨). 따라서, 본 발명에 따르면 단층 또는 다층의 MoS₂ 나노층이 만들어진다는 것을 확인할 수 있다.
- [0051] 도 7은 박리된 MoS₂ 나노층에 대한 EDX(Energy-dispersive X-ray spectroscopy) 분석 결과이다. EDX 결과, Mo와 S의 원자비율은 1: 2로 측정되어 순수한 MoS₂ 나노층이 본 발명에 따라 얻어진다는 것을 확인할 수 있었다.
- [0052] 도 8은 박리된 MoS₂ 나노층에 대한 라만 분광 분석 결과이다. 384cm⁻¹과 404 cm⁻¹에서 강한 밴드가 관찰되었는데, 이것은 MoS₂ 이중층에서 인플레인 진동 모드(in-plane vibrational mode E_{2g}¹), 아웃오브플레인 진동 모드(out-of-plane vibrational mode A_{1g})에 각각 관계된 것이다.
- [0053] 도 9는 본 발명에 따라 제조한 MoS₂ 나노층을 이용해 제작한 FET에 대한 실험결과를 도시한다. 소자 구성은 도 9의 (a)와 같이 실리콘 기판 위에 SiO₂ 게이트 절연막을 형성한 후 박리된 MoS₂ 나노층을 채널로 사용하고 Au/Ti 전극을 소스와 드레인 전극으로 하는 형태로 하였다. (b)는 실제 제작한 소자의 상면 SEM(Scanning electron microscope) 사진을 보여준다. Au/Ti 전극의 두께는 50 nm 정도였다. (c)는 측정된 드레인 전류(I_{ds})-백게이트 바이어스(V_g) 곡선인데 일반적으로 제조된 MoS₂ FET의 I_{ds}-V_g 곡선과 유사하며, 약 1 × 10³ 정도의 ON/OFF 전류비를 얻을 수 있었다. (c) 안에는 실제 제작한 소자의 광학 현미경 사진도 삽입하였는데 SiO₂ 게이트 절연막의 두께는 300 nm 정도였다. (d)는 V_g를 변화시켜가며 측정한 I_{ds}-드레인 바이어스(V_{ds}) 곡선으로서, 전류 포화 상태를 보여준다.
- [0054] 종래에 그래파이트로부터 이와 같은 기술을 이용해서 그래핀 나노층을 만드는 기술이 개발되어 특허로 등록이 되었으나, 탄소기반의 그래핀 나노층은 그 자체로서는 반도체 특성을 가지지 않기 때문에, 불순물을 첨가해야 반도체 특성을 얻을 수 있고, 그렇게 해야 2-D (이차원적인) 평면에 나노소자 제작을 위한 기판재료로 사용할 수 있었지만, 본 기술로 생산하는 반도체 나노층들은 추가 공정이 없이도 반도체 특성을 가지고 있으므로 이렇게 생산된 나노층들은 그대로 나노소자 제작을 위한 기판으로 직접 사용될 수 있다.
- [0055] 이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



도면9

