



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2025년02월28일
(11) 등록번호 10-2775548
(24) 등록일자 2025년02월26일

(51) 국제특허분류(Int. Cl.)
H10D 86/00 (2025.01) H10D 86/01 (2025.01)
(52) CPC특허분류
H10D 86/0231 (2025.01)
H10D 86/01 (2025.01)
(21) 출원번호 10-2023-0184141
(22) 출원일자 2023년12월18일
심사청구일자 2023년12월18일
(56) 선행기술조사문헌
US20200411692 A1
US20210376134 A1

(73) 특허권자
울산과학기술원
울산광역시 울주군 언양읍 유니스트길 50
(72) 발명자
권순용
울산광역시 울주군 언양읍 유니스트길 50
송승욱
울산광역시 울주군 언양읍 유니스트길 50
장소라
울산광역시 울주군 언양읍 유니스트길 50
(74) 대리인
전용준

전체 청구항 수 : 총 20 항


심사관 : 나경원

(54) 발명의 명칭 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이 및 그 제조 방법

(57) 요약

본 발명은, 동일한 채널층으로 다양한 일함수를 가지는 반도체 소자를 동시에 구현할 수 있는 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이 및 그 제조방법을 제공한다. 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법은, 제1 기판을 제공하는 단계; 상기 제1 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 제1 및 제2 채널 패터층을 동시에 형성하는 단계; 상기 제1 채널 패터층 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수를 나타내는 제1 전극층을 형성하는 단계; 상기 제2 채널 패터층 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수와 다른 제2 일함수를 나타내는 제2 전극층을 형성하는 단계; 및 상기 제1 채널 패터층 및 제2 채널 패터층 상에 게이트 절연층을 형성하는 단계; 및 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계를 포함한다.

대표도 - 도2



(52) CPC특허분류

H10D 86/0214 (2025.01)

H10D 86/0229 (2025.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1711184337
과제번호	2017M3A7B8065377
부처명	과학기술정보통신부
과제관리(전문)기관명	한국연구재단
연구사업명	나노소재기술개발
연구과제명	초저전력 유연전자소자용 초미세 인터커넥트를 위한 일차원 전이금속 칼코젠 나노단
결정 합성연구	
기 여 율	1/1
과제수행기관명	울산과학기술원
연구기간	2023.01.01 ~ 2023.06.30
공지예외적용 :	있음

명세서

청구범위

청구항 1

제1 기판을 제공하는 단계;

상기 제1 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 제1 및 제2 채널 패턴층을 동시에 형성하는 단계;

상기 제1 채널 패턴층 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수를 나타내는 제1 전극층을 형성하는 단계; 및

상기 제2 채널 패턴층 상에 상기 제2 상의 전이금속 칼코젠 화합물을 포함하고, 상기 제1 일함수와는 다른 제2 일함수를 나타내는 제2 전극층을 형성하는 단계를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 2

청구항 1에 있어서,

상기 제1 전극층을 형성하는 단계는,

제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제2 기판을 제공하는 단계;

상기 제1 층의 상기 제1 영역 상에 제1 금속 패턴층을 형성하는 단계;

상기 제1 금속 패턴층을 마스크층으로 이용하여, 상기 제1 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제1 패턴 구조체를 형성하는 단계;

상기 제2 기판으로부터 상기 제1 패턴 구조체를 분리하는 단계; 및

상기 제1 기판의 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체를 전사하여 상기 제1 전극층을 형성하는 단계를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 3

청구항 2에 있어서,

상기 제2 전극층을 형성하는 단계는,

제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제3 기판을 제공하는 단계;

상기 제1 층의 상기 제1 영역 상에 제2 금속 패턴층을 형성하는 단계;

상기 제2 금속 패턴층을 마스크층으로 이용하여, 상기 제2 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제2 패턴 구조체를 형성하는 단계;

상기 제3 기판으로부터 상기 제2 패턴 구조체를 분리하는 단계; 및

상기 제1 기판의 상기 제2 채널 패턴층 상에 상기 제2 패턴 구조체를 전사하여 상기 제2 전극층을 형성하는 단계를 포함하고,

상기 제1 전극층과 상기 제2 전극층은 서로 다른 일함수를 가지는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 4

청구항 2에 있어서,

상기 제1 패턴 구조체를 분리하는 단계는,

상기 제2 기판 상에 상기 제1 패턴 구조체를 덮도록 전사 보조체를 형성하는 단계;

상기 전사 보조체 상에 접착체를 부착하는 단계; 및

상기 접착체를 이용하여 상기 제1 패턴 구조체를 수용한 상기 전사 보조체를 상기 제2 기판으로부터 분리하는 단계를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 5

청구항 2에 있어서,

상기 제1 전극층을 형성하는 단계는,

상기 제1 기판의 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체를 수용한 전사 보조체를 배치하는 단계; 및

상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체가 잔존하도록 상기 전사 보조체를 제거하는 단계를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 6

청구항 5에 있어서,

상기 전사 보조체를 배치하는 단계를 수행한 후에,

100℃ 내지 200℃ 범위의 온도로 가열하여, 상기 제1 채널 패턴층의 상기 제1 상의 전이금속 칼코젠 화합물과 상기 제1 패턴 구조체의 상기 제2 상의 전이금속 칼코젠 화합물은 반데르발스 결합을 이루는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 7

청구항 1에 있어서,

상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계는,

상기 제1 기판 상에 제1 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물이 형성된 대상층을 형성하는 단계;

상기 제1 전이금속을 포함하는 제1 상의 전이금속 칼코젠 화합물이 형성된 씨드층을 제공하는 단계;

상기 대상층의 적어도 일부 영역 상에 상기 씨드층을 배치하는 단계;

상기 대상층에 칼코젠 물질을 제공하는 단계;

상기 칼코젠 물질을 가열하는 단계;

상기 씨드층의 상기 제1 상의 전이금속 칼코젠 화합물이 씨드로서 전사되면서, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 상기 칼코젠 물질과 반응함에 따라, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 제1 상의 전이금속 칼코젠 화합물로 상변이하여 채널층을 형성하는 단계; 및

상기 채널층을 패터닝하여 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계를 포함하는

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 8

청구항 7에 있어서,

상기 칼코젠 물질을 제공하는 단계는,

예비 기판 상에 제3 전이금속을 포함하는 예비 금속층을 표면에 형성하는 단계;

상기 예비 금속층에 상기 칼코젠 물질을 제공하여 가열함에 따라 상기 제3 전이금속이 예비 칼코제나이드화되어 형성된 상기 제3 전이금속과 칼코젠 물질의 화합물층을 형성하는 단계; 및

상기 화합물층을 상기 칼코젠 물질로서 제공하는 단계를 포함하는

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 9

청구항 7에 있어서,

상기 칼코젠 물질을 제공하는 단계는,

상기 칼코젠 물질을 고상 상태, 액상 상태, 기상 상태, 또는 이들의 혼합 상태로 제공하여 이루어지는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 10

청구항 7에 있어서,

상기 칼코젠 물질을 제공하는 단계는,

상기 칼코젠 물질과 전이금속의 공정 합금을 제공하여 이루어지는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 11

청구항 7에 있어서,

상기 칼코젠 물질을 가열하는 단계는,

상기 칼코젠 물질이 가열되어 기상화되고,

상기 기상화된 상기 칼코젠 물질이, 불활성 가스로 구성되거나 또는 수소 함유 가스와 불활성 가스의 혼합 가스로 구성된 캐리어 가스에 의하여 상기 대상층의 상기 제1 상의 전이금속 칼코젠 화합물에 제공되는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 12

청구항 7에 있어서,

상기 채널층을 형성하는 단계에서,

상기 제1 상의 전이금속 칼코젠 화합물로 상변이는 상기 씨드층으로부터 측방향 에피택셜 성장에 의하여 이루어지는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 13

청구항 7에 있어서,

상기 씨드층을 제공하는 단계에서,

상기 씨드층은,

기판 상에 스퍼터링 또는 전자빔 증발법을 이용하여 상기 제1 전이금속을 포함하는 금속층을 표면에 형성하는 단계;

상기 금속층에 칼코젠 물질을 제공하여 600℃ 내지 750℃ 미만 범위의 온도로 가열하는 단계; 및

상기 금속층이 상기 칼코젠 물질과 반응하여 칼코제나이드화되어 상기 제2 상의 전이금속 칼코젠 화합물 층을 형성하는 단계에 의하여 형성되는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 14

청구항 7에 있어서,

상기 씨드층을 제공하는 단계에서,

상기 씨드층은, 제1 상의 전이금속 칼코젠 화합물 모결정으로부터 기계적 박리를 수행하여 형성되는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 15

청구항 1에 있어서,

상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계는,

상기 제1 기판 상에 제1 전이금속을 포함하는 금속층을 형성하는 단계;

상기 금속층에 칼코젠 물질을 제공하는 단계;

상기 칼코젠 물질을 제1 온도로 가열하여, 상기 제1 전이금속과 상기 칼코젠 물질이 반응하여 상기 제2 상의 전이금속 칼코젠 화합물을 형성하는 단계;

상기 제2 상의 전이금속 칼코젠 화합물과 상기 칼코젠 물질을 상기 제1 온도에 비하여 높은 제2 온도로 가열하여, 상기 제2 상의 전이금속 칼코젠 화합물로부터 제1 상의 전이금속 칼코젠 화합물을 형성하여 채널층을 형성하는 단계; 및

상기 채널층을 패터닝하여 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 16

청구항 15에 있어서,

상기 제1 온도는, 400℃ 내지 600℃ 미만 범위이고,

상기 제2 온도는, 600℃ 내지 750℃ 미만 범위인,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 17

청구항 1에 있어서,

상기 제1 상의 전이금속 칼코젠 화합물은 2H 상(2H phase)으로 배열된 결정구조를 가지고,

상기 제2 상의 전이금속 칼코젠 화합물은 1T 상(1T phase) 또는 1T' 상(1T' phase)으로 배열된 결정구조를 가지는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 18

청구항 1에 있어서,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 제1 전이금속 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 제2 전이금속은, 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 바나듐(V), 크롬(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함하고,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 제1 칼코젠 물질 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 제2 칼코젠 물질은, 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함하는, 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

청구항 19

청구항 1 내지 청구항 18항 중 어느 한 항의 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하여 제조된 전이금속 칼코젠 화합물 기반 반도체 소자 어레이로서,
제1 기판 상에 제1 소자 영역에 배열된 하나 또는 그 이상의 제1 반도체 소자; 및
제1 기판 상에 제2 소자 영역에 배열된 하나 또는 그 이상의 제2 반도체 소자를 포함하고,
상기 제1 반도체 소자 및 상기 제2 반도체 소자는 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널층을 가지고,
상기 제1 반도체 소자 및 상기 제2 반도체 소자는, 제2 상의 전이금속 칼코젠 화합물로 구성된 하부층과 상기 하부층 상에 배치된 상부층으로 구성된 전극층을 가지고,
상기 채널층과 상기 하부층은 반데르발스 결합을 이루고,
상기 상부층이 서로 다른 금속을 포함함에 따라, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 서로 다른 일함수를 가지는,
일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이.

청구항 20

기판을 제공하는 단계;
상기 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널 패턴층을 형성하는 단계;
제2 상의 전이금속 칼코젠 화합물을 포함하는 하부층과 금속을 포함하는 상부층으로 구성된 패턴 구조체를 형성하는 단계; 및
상기 채널 패턴층 상에 상기 패턴 구조체를 전사하여 전극층을 형성하는 단계를 포함하고,
상기 상부층을 구성하는 금속은 목표 일함수를 가지도록 선택되는,
일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

발명의 설명

기술 분야

[0001] 본 발명의 기술적 사상은 반도체 소자에 관한 것으로서, 보다 상세하게는 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이 및 그 제조방법에 관한 것이다.

배경 기술

[0002] 전이금속 칼코젠 화합물(transition metal dichalcogenide)는 차세대 반도체 재료 중 하나로, 저전력 전기 장치, 열전 재료, 디스플레이 장치, 수소 생산, 광전지 등의 많은 분야에 다양하게 이용되고 있다.

[0003] 반도체 소자의 소형화에 따라 활성층의 크기가 감소되고, 반도체 소자 내의 금속과 반도체 접촉면에서의 접촉 저항이 반도체 소자의 성능을 결정짓는 중요한 요소로 작용하게 된다. 따라서, 전이금속 칼코젠 화합물 기반 트랜지스터 소자 연구에서 청정한 계면을 가진 소자를 제작하는 기술이 요구된다. 기존의 실리콘 기반 전계효과 트랜지스터 소자 제작에 사용되는 3차원 상용금속의 직접 증착 공정에서 금속과 반도체의 계면에서 결합이 발생하여, 높은 접촉저항 값이 발생되며 저전력 트랜지스터 소자를 제작하는 데 한계가 존재한다. 따라서, 전이금속 칼코젠 화합물 기반 트랜지스터 소자에서의 접촉저항을 낮추기 위한 최적화된 공정 기법이 요구된다.

[0004] 또한, 종래에는 반도체 소자의 일함수를 변화시키기 위하여, 채널층을 이온 주입 등의 방식으로 변화시켜 구현하였으나, 공정 단순화 등의 효과를 위하여 동일한 채널층을 이용하여 다양한 일함수를 가지는 반도체 소자를

형성하는 공정 방법이 요구되고 있다.

선행기술문헌

특허문헌

[0005] (특허문헌 0001) 한국공개특허공보 제10-2013-0103913호

발명의 내용

해결하려는 과제

[0006] 본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 동일한 채널층으로 다양한 일함수를 가지는 반도체 소자를 동시에 구현할 수 있는 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이 및 그 제조방법을 제공하는 것이다.

[0007] 그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.

과제의 해결 수단

[0008] 상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법은, 제1 기판을 제공하는 단계; 상기 제1 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 제1 및 제2 채널 패턴층을 동시에 형성하는 단계; 상기 제1 채널 패턴층 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수를 나타내는 제1 전극층을 형성하는 단계; 및 상기 제2 채널 패턴층 상에 상기 제2 상의 전이금속 칼코젠 화합물을 포함하고, 상기 제1 일함수와는 다른 제2 일함수를 나타내는 제2 전극층을 형성하는 단계를 포함한다.

[0009] 본 발명의 일 실시예에 있어서, 상기 제1 전극층을 형성하는 단계는, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제2 기판을 제공하는 단계; 상기 제1 층의 상기 제1 영역 상에 제1 금속 패턴층을 형성하는 단계; 상기 제1 금속 패턴층을 마스크층으로 이용하여, 상기 제1 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제1 패턴 구조체를 형성하는 단계; 상기 제2 기판으로부터 상기 제1 패턴 구조체를 분리하는 단계; 및 상기 제1 기판의 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체를 전사하여 상기 제1 전극층을 형성하는 단계를 포함할 수 있다.

[0010] 본 발명의 일 실시예에 있어서, 상기 제2 전극층을 형성하는 단계는, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제3 기판을 제공하는 단계; 상기 제1 층의 상기 제1 영역 상에 제2 금속 패턴층을 형성하는 단계; 상기 제2 금속 패턴층을 마스크층으로 이용하여, 상기 제2 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제2 패턴 구조체를 형성하는 단계; 상기 제3 기판으로부터 상기 제2 패턴 구조체를 분리하는 단계; 및 상기 제1 기판의 상기 제2 채널 패턴층 상에 상기 제2 패턴 구조체를 전사하여 상기 제2 전극층을 형성하는 단계를 포함하고, 상기 제1 전극층과 상기 제2 전극층은 서로 다른 일함수를 가질 수 있다.

[0011] 본 발명의 일 실시예에 있어서, 상기 제1 패턴 구조체를 분리하는 단계는, 상기 제2 기판 상에 상기 제1 패턴 구조체를 덮도록 전사 보조체를 형성하는 단계; 상기 전사 보조체 상에 접촉체를 부착하는 단계; 및 상기 접촉체를 이용하여 상기 제1 패턴 구조체를 수용한 상기 전사 보조체를 상기 제2 기판으로부터 분리하는 단계를 포함할 수 있다.

[0012] 본 발명의 일 실시예에 있어서, 상기 제1 전극층을 형성하는 단계는, 상기 제1 기판의 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체를 수용한 전사 보조체를 배치하는 단계; 및 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체가 잔존하도록 상기 전사 보조체를 제거하는 단계를 포함할 수 있다.

[0013] 본 발명의 일 실시예에 있어서, 상기 전사 보조체를 배치하는 단계를 수행한 후에, 100℃ 내지 200℃ 범위의 온도로 가열하여, 상기 제1 채널 패턴층의 상기 제1 상의 전이금속 칼코젠 화합물과 상기 제1 패턴 구조체의 상기 제2 상의 전이금속 칼코젠 화합물은 반데르발스 결합을 이룰 수 있다.

[0014] 본 발명의 일 실시예에 있어서, 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계는, 상기 제1 기판 상에

제1 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물이 형성된 대상층을 형성하는 단계; 상기 제1 전이금속을 포함하는 제1 상의 전이금속 칼코젠 화합물이 형성된 씨드층을 제공하는 단계; 상기 대상층의 적어도 일부 영역 상에 상기 씨드층을 배치하는 단계; 상기 대상층에 칼코젠 물질을 제공하는 단계; 상기 칼코젠 물질을 가열하는 단계; 상기 씨드층의 상기 제1 상의 전이금속 칼코젠 화합물이 씨드로서 전사되면서, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 상기 칼코젠 물질과 반응함에 따라, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 제1 상의 전이금속 칼코젠 화합물로 상변이하여 채널층을 형성하는 단계; 및 상기 채널층을 패터닝하여 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계를 포함할 수 있다.

[0015] 본 발명의 일 실시예에 있어서, 상기 칼코젠 물질을 제공하는 단계는, 예비 기판 상에 제3 전이금속을 포함하는 예비 금속층을 표면에 형성하는 단계; 상기 예비 금속층에 상기 칼코젠 물질을 제공하여 가열함에 따라 상기 제3 전이금속이 예비 칼코제나이드화되어 형성된 상기 제3 전이금속과 칼코젠 물질의 화합물층을 형성하는 단계; 및 상기 화합물층을 상기 칼코젠 물질로서 제공하는 단계를 포함할 수 있다.

[0016] 본 발명의 일 실시예에 있어서, 상기 칼코젠 물질을 제공하는 단계는, 상기 칼코젠 물질을 고상 상태, 액상 상태, 기상 상태, 또는 이들의 혼합 상태로 제공하여 이루어질 수 있다.

[0017] 본 발명의 일 실시예에 있어서, 상기 칼코젠 물질을 제공하는 단계는, 상기 칼코젠 물질과 전이금속의 공정 합금을 제공하여 이루어질 수 있다.

[0018] 본 발명의 일 실시예에 있어서, 상기 칼코젠 물질을 가열하는 단계는, 상기 칼코젠 물질이 가열되어 기상화되고, 상기 기상화된 상기 칼코젠 물질이, 불활성 가스로 구성되거나 또는 수소 함유 가스와 불활성 가스의 혼합 가스로 구성된 캐리어 가스에 의하여 상기 대상층의 상기 제1 상의 전이금속 칼코젠 화합물에 제공될 수 있다.

[0019] 본 발명의 일 실시예에 있어서, 상기 채널층을 형성하는 단계에서, 상기 제1 상의 전이금속 칼코젠 화합물로 상변이는 상기 씨드층으로부터 측방향 에피택셜 성장에 의하여 이루어질 수 있다.

[0020] 본 발명의 일 실시예에 있어서, 상기 씨드층을 제공하는 단계에서, 상기 씨드층은, 기판 상에 스퍼터링 또는 전자빔 증발법을 이용하여 상기 제1 전이금속을 포함하는 금속층을 표면에 형성하는 단계; 상기 금속층에 칼코젠 물질을 제공하여 600℃ 내지 750℃ 미만 범위의 온도로 가열하는 단계; 및 상기 금속층이 상기 칼코젠 물질과 반응하여 칼코제나이드화되어 상기 제2 상의 전이금속 칼코젠 화합물 층을 형성하는 단계에 의하여 형성될 수 있다.

[0021] 본 발명의 일 실시예에 있어서, 상기 씨드층을 제공하는 단계에서, 상기 씨드층은, 제1 상의 전이금속 칼코젠 화합물 모결정으로부터 기계적 박리를 수행하여 형성될 수 있다.

[0022] 본 발명의 일 실시예에 있어서, 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계는, 상기 제1 기판 상에 제1 전이금속을 포함하는 금속층을 형성하는 단계; 상기 금속층에 칼코젠 물질을 제공하는 단계; 상기 칼코젠 물질을 제1 온도로 가열하여, 상기 제1 전이금속과 상기 칼코젠 물질이 반응하여 상기 제2 상의 전이금속 칼코젠 화합물을 형성하는 단계; 상기 제2 상의 전이금속 칼코젠 화합물과 상기 칼코젠 물질을 상기 제1 온도에 비하여 높은 제2 온도로 가열하여, 상기 제2 상의 전이금속 칼코젠 화합물로부터 제1 상의 전이금속 칼코젠 화합물을 형성하여 채널층을 형성하는 단계; 및 상기 채널층을 패터닝하여 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계를 포함할 수 있다.

[0023] 본 발명의 일 실시예에 있어서, 상기 제1 온도는, 400℃ 내지 600℃ 미만 범위이고, 상기 제2 온도는, 600℃ 내지 750℃ 미만 범위일 수 있다.

[0024] 본 발명의 일 실시예에 있어서, 상기 제1 상의 전이금속 칼코젠 화합물은 2H 상(2H phase)으로 배열된 결정구조를 가지고, 상기 제2 상의 전이금속 칼코젠 화합물은 1T 상(1T phase) 또는 1T' 상(1T' phase)으로 배열된 결정구조를 가질 수 있다.

[0025] 본 발명의 일 실시예에 있어서, 상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 전이금속 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 전이금속은, 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 바나듐(V), 크롬(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함하고, 상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 칼코젠 물질 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 칼코젠 물질은, 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함할 수 있다.

다.

[0026] 상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이는, 상술한 제조방법에 의하여 제조된 전이금속 칼코젠 화합물 기반 반도체 소자 어레이로서, 제1 기판 상에 제1 소자 영역에 배열된 하나 또는 그 이상의 제1 반도체 소자; 및 제1 기판 상에 제2 소자 영역에 배열된 하나 또는 그 이상의 제2 반도체 소자를 포함하고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널층을 가지고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는, 제2 상의 전이금속 칼코젠 화합물로 구성된 하부층과 상기 하부층 상에 배치된 상부층으로 구성된 전극층을 가지고, 상기 채널층과 상기 하부층은 반데르발스 결합을 이루고, 상기 상부층이 서로 다른 금속을 포함함에 따라, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 서로 다른 일함수를 가질 수 있다.

[0027] 상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법은, 기판을 제공하는 단계; 상기 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널 패터닝을 형성하는 단계; 제2 상의 전이금속 칼코젠 화합물을 포함하는 하부층과 금속을 포함하는 상부층으로 구성된 패터닝 구조체를 형성하는 단계; 및 상기 채널 패터닝 상에 상기 패터닝 구조체를 전사하여 전극층을 형성하는 단계를 포함하고, 상기 상부층을 구성하는 금속은 목표 일함수를 가지도록 선택될 수 있다.

발명의 효과

[0028] 본 발명의 기술적 사상에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하면, 반도체성 2H 상의 전이금속 칼코젠 화합물을 포함하는 채널층을 동일하게 이용하여 전극 구조를 변경함에 의하여 다양한 일함수를 가지는 반도체 소자를 동시에 구현할 수 있다.

[0029] 상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.

도면의 간단한 설명

[0030] 도 1은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이를 도시하는 평면도이다.

도 2는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 나타내는 흐름도이다.

도 3은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 나타내는 단면도들이다.

도 4는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 및 제2 채널 패터닝을 동시에 형성하는 단계를 나타내는 흐름도이다.

도 5는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 및 제2 채널 패터닝을 동시에 형성하는 단계를 나타내는 흐름도이다.

도 6은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 전극층을 형성하는 단계를 나타내는 흐름도이다.

도 7은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 전극층을 형성하는 단계를 예시적으로 나타내는 모식도들이다.

도 8은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하여 형성된 채널층을 나타내는 광학현미경 사진들이다.

도 9는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하여 형성된 씨드층과 상변이층의 주사투과전자현미경 사진들이다.

도 10은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 이용하여 형성한 1T' MoTe₂ 상 및 2H MoTe₂ 상의 밴드 구조를 나타내는 모식도이다.

도 11은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법으로 형성한 P형 반도체 소자의 광학현미경 사진들이다.

도 12는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법으로 형성한 반도체 소자의 미세조직을 나타내는 주사투과전자현미경 사진들이다.

도 13은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서 적용되는 전이금속 칼코젠 화합물의 밴드 구조를 나타낸다.

도 14 내지 도 18은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 전기적 특성을 나타내는 그래프들이다.

발명을 실시하기 위한 구체적인 내용

[0031] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.

[0032] 2차원 반데르발스 반도체 등과 같은 새로운 트랜지스터 나노물질에 대한 방대한 연구가 진행되고 있다. 그러나 대부분의 2차원 반도체는 n형이거나 양극성이며, 단극성 p형 2차원 반도체가 부족한 상황은 낮은 비트당 전력 지연을 가지는 에너지 효율적 회로를 위한 씨모스(CMOS) 인버터를 2차원 전자기기에 광범위하게 사용되는 것을 제한하게 된다. 550 °C 이하의 저온에서 직접 성장하거나, 원하는 기판 상에 쉽게 전사될 수 있고, 높은 전기적 성능을 가지는 2차원 반도체에 대한 연구는 씨모스 후공정(back-end-of-line, BEOL)의 호환 공정을 목표로 하는 소자 제작에 있어 중요하다. 전이금속 칼코젠 화합물(transition metal dichalcogenide, TMD) 중 2차원 2H 상(phase) 몰리브덴 디텔루라이드(molybdenum ditelluride, MoTe₂)는 가전자 밴드 최대에너지(E_{VB})를 4.9 eV 내지 5.1 eV 범위로 가장 낮은 값을 가지므로, 다른 전이금속 디칼코제나이드와 비교하면, 억제된 전자 이동도를 가지는 단극성 p형 반도체의 제조가 가능하다. 따라서, 신뢰성 있고, 스케일업이 가능한 수 개의 층을 가지는 고품질 p형 2H-MoTe₂의 제조방법의 개발은 전공정과 후공정을 위한 차세대 2차원 전자기기를 가능하게 할 수 있다.

[0033] 그러나, 화학기상증착(CVD) 성장법을 이용한 웨이퍼 규모의 100% 커버리지를 가지는 단결정 2H-MoTe₂ 다형체의 형성은 아직 이루어지지 않고 있다. 이는 2H-MoTe₂가 좁은 성장 윈도우 내에서만 형성되고, 성장 중에 제어되지 않은 Te 플럭스(낮은 평형 증기압)는, 분자량당 약 35 meV 수준의 작은 자유 에너지 차이로 인하여, 금속성 1T' 구조와 반도체성 2H 구조 사이의 다형체 제어를 방해하기 때문이다. 산소 관련 불순물들, Te 공공들 및 결정립 계들과 2H-MoTe₂의 표면에 걸친 화학기상증착에 의해 생성된 부분 1T' 잔류 생성물들은 전자 장치의 면저항을 증가시키고 부적절한 기능을 야기하며, 이에 따라 전기적 특성들의 열화를 초래할 수 있다. 최근에는 고체-고체 상 전이 또는 2차원 씨드 성장 방법을 사용하여, 2H-MoTe₂를 합성하기 위한 선구적인 연구가 수행된 바 있다. 그러나 이러한 방법의 실용적인 응용은 분말 기반의 수평 CVD 사용이나 AlO_x 패시베이션층을 요구하는 등의 제한점이 있으며, 균일하고 고품질의 2H-MoTe₂ 박막을 고속으로 대형으로 생산하기 어렵다. 또한, 이러한 방법을 사용하여 합성된 2H-MoTe₂의 전기 전도도는 제한된다. 예를 들어, 온 상태의 면전도도는 약 10 μS 미만이고, 온-오프 전류 비율은 약 10⁴이다. 따라서, 새로운 성장 기술이 요구된다.

[0034] 전기적 접촉을 제조할 때, 2H-MoTe₂ 기반 이종접합에서 공공 결함, 유리층 및 합금과 같은 계면 결함의 형성은, Mo와 Te의 작은 전기음성도 차이로 인해 3차원 금속화 과정 중에 증가될 수 있고, 이에 따라 결함이 더 약해지게 된다. 이러한 결함은 페르미 에너지 준위(E_F)가 특정 에너지 준위에 고정시켜 새로운 계면 상태를 형성하므로, 다른 일함수를 가지는 금속을 선택하여 접촉 특성 또는 쇼트키 장벽 높이(SBH)를 효과적으로 조절할 수 없다. 이와 관련하여, 종래의 2H-MoTe₂ 전계효과 트랜지스터의 p형 이동도 성능은 주로 온/오프 전류 비

을($I_{on}/I_{off} < 10^4$), 온 상태 전류($V_{ds} = -1$ V에서 $I_{on} < 1 \mu A/\mu m$), 그리고 전계효과 정공 이동도($\mu_h < 10 \text{ cm}^2 V^{-1} s^{-1}$)에 의하여 제한되며, Pd 및 Pt 와 같은 높은 일함수 3차원 금속 전극을 사용할 때도 제한된다. 대안적으로, 2차원 다형체성 금속 전극인 1T'-상 $MoTe_2$ 의 vdW 통합은 수직 2차원/2차원 금속 반도체 접합(MSJ)에서 매우 날카롭고 프리스틴(pristine) 계면을 제공할 수 있다. 그러나, 모든 2차원 장치에는 3차원 전극 패드가 요구되지만, 2차원/2차원 금속 반도체 접합에서 2차원 반도체에 대하여 반대 위치인, 2차원 금속에 3차원 금속화의 영향에 대한 체계적인 연구가 수행되지 않았다. 모든 2차원 회로의 전자 부품으로서 2차원 금속을 사용하는 것이 더 많은 빈도로 나타나므로 매우 중요하다. 예를 들어, 그래핀, VSe_2 , $NbSe_2$ 등이 해당 2차원 (반)금속 물질이며, WSe_2 트랜지스터의 전극 전극으로 사용될 수 있다. 그러나 3차원 금속으로 조정된 2차원 반금속의 일함수는 종종 간과된다. 또한, 대부분의 반데르발스 통합 2차원 금속은 기계적으로 박리되거나 CVD 성장된 불규칙한 플레이크를 사용하여 제작되었고, 이는 고수율 제조에는 실용적이지 않다. 또한, 성능 측정 항목이나 전계효과 트랜지스터 스위칭 극성에서의 중대한 차이는 1T'- $MoTe_2$ 를 사용한 다형체성 접합의 재현성에 대한 의문을 제기한다.

[0035] 명세서 전체에 걸쳐서, "전기적으로 연결"의 의미는 구성요소들이 직접적으로 접촉하는 경우 및 다른 구성요소를 사이에 두고 접촉하는 경우 등을 포함하며, 다양한 방식을 전기적으로 연결되는 것을 모두 포함함에 유의한다.

[0036] 먼저, 명세서 전체에 걸쳐 기재된, 제1 상의 전이금속 칼코젠 화합물 및 제2 상의 전이금속 칼코젠 화합물을 상세하게 설명하기로 한다.

[0037] 상기 제1 상의 전이금속 칼코젠 화합물은 제1 전이금속과 제1 칼코젠 물질로 구성될 수 있다. 상기 제2 상의 전이금속 칼코젠 화합물은 제2 전이금속과 제2 칼코젠 물질로 구성될 수 있다. 상기 제1 전이금속과 상기 제2 전이금속은 동일한 물질이거나 또는 서로 다른 물질일 수 있다. 상기 제1 칼코젠 물질과 상기 제2 칼코젠 물질은 동일한 물질이거나 또는 서로 다른 물질일 수 있다.

[0038] 상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 전이금속 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 전이금속은, 예를 들어 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 바나듐(V), 크롬(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함할 수 있다. 그러나 이는 예시적이며, 상기 제1 전이금속 또는 상기 제2 전이금속은, 칼코젠 원소들과 층상형 구조를 형성할 수 있는 모든 전이금속 군을 포함할 수 있다.

[0039] 상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 칼코젠 물질 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 칼코젠 물질은, 예를 들어 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함할 수 있다.

[0040] 상기 제1 상의 전이금속 칼코젠 화합물은 화학식 MX_2 로 나타내는 화합물로서 결정질 화합물일 수 있다. 여기에 서, M은 전이금속이고, X는 칼코젠이다. 또는, 상기 제1 상의 전이금속 칼코젠 화합물은 전이금속 원소 대비 칼코젠 원소의 비율이 5:1 내지 1:5의 비율을 갖는 전이금속 칼코젠 화합물을 포함할 수 있다. 상기 제1 상의 전이금속 칼코젠 화합물은 2H 상(2H phase)으로 배열된 결정구조를 가질 수 있다. 상기 2H 상의 결정 구조는 열역학적으로 안정한 구조로서, 상기 제1 상의 전이금속 칼코젠 화합물은 반도체 특성을 강하게 나타내고, 상기 1T 상 또는 상기 1T' 상에 비하여 상대적으로 밴드갭 에너지가 높을 수 있다.

[0041] 상기 제2 상의 전이금속 칼코젠 화합물은 화학식 MX_2 로 나타내는 화합물로서 결정질 화합물일 수 있다. 여기에 서, M은 전이금속이고, X는 칼코젠이다. 또는, 상기 제2 상의 전이금속 칼코젠 화합물은 전이금속 원소 대비 칼코젠 원소의 비율이 5:1 내지 1:5의 비율을 갖는 전이금속 칼코젠 화합물을 포함할 수 있다. 상기 칼코젠 물질이 황(S) 또는 셀레늄(Se)인 경우에는, 상기 제1 상의 전이금속 칼코젠 화합물의 결정 구조는 1T 상(1T phase)일 수 있다. 상기 칼코젠 물질이 텔루륨(Te)인 경우에는, 상기 제1 상의 전이금속 칼코젠 화합물의 결정 구조는 1T' 상(1T' phase)일 수 있다. 상기 1T 상 또는 상기 1T' 상의 결정 구조는 열역학적으로 준안정상태로서, 상기 제2 상의 전이금속 칼코젠 화합물은 금속성의 특성을 강하게 나타낸다. 상기 제2 상의 전이금속 칼코젠 화합물은 반금속성(semi metal) 특성을 가질 수 있다.

[0042] 예를 들어, 상기 전이금속은 몰리브덴(Mo)을 포함할 수 있다. 상기 칼코젠 물질은 텔루륨(Te)을 포함할 수

있다. 상기 제1 상의 전이금속 칼코젠 화합물은 $2H \text{ MoTe}_2$ 를 포함할 수 있다. 상기 제2 상의 전이금속 칼코젠 화합물은 $1T' \text{ MoTe}_2$ 를 포함할 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.

- [0043] 도 1은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이를 도시하는 평면도이다.
- [0044] 도 1을 참조하면, 전이금속 칼코젠 화합물 기반 반도체 소자 어레이(1000)는, 제1 기판(10) 상에 제1 소자 영역(11)에 배열된 하나 또는 그 이상의 제1 반도체 소자(1) 및 제2 소자 영역(12)에 배열된 하나 또는 그 이상의 제2 반도체 소자(2)를 포함할 수 있다.
- [0045] 제1 반도체 소자(1)는 제1 일함수(work function)를 가질 수 있다. 제2 반도체 소자(2)는 상기 제1 일함수와 다른 제2 일함수를 가질 수 있다.
- [0046] 반도체 소자(1) 및 제2 반도체 소자(2)는 P형 반도체 소자일 수 있다. 또는 반도체 소자(1) 및 제2 반도체 소자(2)는 N형 반도체 소자일 수 있다. 또는, 반도체 소자(1) 및 제2 반도체 소자(2) 중 어느 하나가 P형 반도체 소자이고, 다른 하나는 N형 반도체 소자일 수 있다.
- [0047] 본 발명의 기술적 사상에 따르면, 반도체 소자의 일함수와 극성의 변화는 채널층이 아닌 전극층을 구성하는 물질에 의하여 이루어질 수 있다.
- [0048] 제1 소자 영역(11)과 제2 소자 영역(12)은 간명한 설명을 위하여 개략적으로 직사각형 형상을 도시된 것이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니고, 일함수가 다른 반도체 소자가 각각 형성되는 영역으로서 구분한 것으로서 다양한 형상 및 갯수로 구현될 수 있다.
- [0049] 제1 반도체 소자(1) 및 제2 반도체 소자(2)는 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널층을 가질 수 있다.
- [0050] 제1 반도체 소자(1)는, 상기 제1 상의 전이금속 칼코젠 화합물을 포함하는 제1 채널 패터층; 및 상기 제1 채널 패터층 상에 배치되고 제2 상의 전이금속 칼코젠 화합물을 포함하는 제1 하부층과 제1 금속을 포함하는 제1 상부층으로 구성된 제1 전극층을 포함할 수 있다. 상기 제1 채널 패터층과 상기 제1 하부층은 반데르발스 결합을 이룰 수 있다.
- [0051] 제2 반도체 소자(2)는, 상기 제1 상의 전이금속 칼코젠 화합물을 포함하는 제2 채널 패터층; 및 상기 제2 채널 패터층 상에 배치되고 제2 상의 전이금속 칼코젠 화합물을 포함하는 제2 하부층과 제2 금속을 포함하는 제2 상부층으로 구성된 제2 전극층을 포함할 수 있다. 상기 제2 채널 패터층과 상기 제2 하부층은 반데르발스 결합을 이룰 수 있다.
- [0052] 본 발명의 기술적 사상에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이는, 제1 기판 상에 제1 소자 영역에 배열된 하나 또는 그 이상의 제1 반도체 소자; 및 제1 기판 상에 제2 소자 영역에 배열된 하나 또는 그 이상의 제2 반도체 소자를 포함하고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널층을 가지고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는, 제2 상의 전이금속 칼코젠 화합물로 구성된 하부층과 상기 하부층 상에 배치된 상부층으로 구성된 전극층을 가지고, 상기 채널층과 상기 하부층은 반데르발스 결합을 이루고, 상기 상부층이 서로 다른 금속을 포함함에 따라, 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 서로 다른 일함수를 가질 수 있다.
- [0053] 도 2는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 나타내는 흐름도이다.
- [0054] 도 3은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 나타내는 단면도들이다.
- [0055] 도 2 및 도 3을 참조하면, 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법(S1)은, 제1 기판을 제공하는 단계(S10); 상기 제1 기판 상에 제1 상의 전이금속 칼코젠 화합물을 각각 포함하는 제1 및 제2 채널 패터층을 동시에 형성하는 단계(S20); 상기 제1 채널 패터층 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수를 나타내는 제1 전극층을 형성하는 단계(S30); 및 상기 제2 채널 패터층 상에 상기 제2 상의 전이금속 칼코젠 화합물을 포함하고, 상기 제1 일함수와는 다른 제2 일함수를 나타내는 제2 전극층을 형성하는 단계(S40)를 포함한다,

- [0056] 또한, 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법(S1)은, 상기 제1 채널 패턴층 및 상기 제2 채널 패턴층 상에 게이트 절연층을 형성하는 단계(S50); 및 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계(S60)를 더 포함할 수 있다.
- [0057] 상기 제1 기판을 제공하는 단계(S10)는, 제1 기판(10)을 제공하여 이루어질 수 있다.
- [0058] 제1 기판(10)은 제1 반도체 소자(1)가 형성되는 제1 소자 영역(11)과 제2 반도체 소자(2)가 형성되는 제2 소자 영역(12)을 포함할 수 있다.
- [0059] 제1 기판(10)은 실리콘 상에 실리콘 절연층이 형성되어 구성될 수 있다. 상기 실리콘은 실리콘 웨이퍼일 수 있다. 상기 실리콘 절연층은 형성되는 상기 전이금속 칼코젠 화합물과와 상기 실리콘의 반응을 방지하는 반응 방지막의 기능을 수행할 수 있다. 상기 실리콘 절연층은, 예를 들어 실리콘 산화물, 실리콘 질화물, 및 실리콘 산 질화물 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 제1 기판(10)은 실리콘 상에 실리콘 산화물층이 형성된 SiO_2/Si 의 구조를 가질 수 있다. 또한, 제1 기판(10)은 육각형 질화붕소(h-BN) 또는 운모(mica)를 포함하여 구성될 수 있다. 또한, 제1 기판(10)은 층상형 기판으로 구성될 수 있다. 또한, 하기에 사용되는 기판은 상기 제1 기판과 동일한 구성요소를 가질 수 있다.
- [0060] 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계(S20)는, 제1 기판(10) 상에 제1 상의 전이금속 칼코젠 화합물을 각각 포함하는 제1 및 제2 채널 패턴층(21, 22)을 동시에 형성하여 이루어질 수 있다.
- [0061] 제1 채널 패턴층(21)은 제1 기판(10)의 제1 소자 영역(11)에 대하여 형성될 수 있다. 제2 채널 패턴층(22)은 제1 기판(10)의 제2 소자 영역(12)에 대하여 형성될 수 있다. 제1 및 제2 채널 패턴층(21, 22)은 상기 제1 상의 전이금속 칼코젠 화합물을 각각 포함할 수 있다.
- [0062] 제1 및 제2 채널 패턴층(21, 22)은, 상기 제1 상의 전이금속 칼코젠 화합물을 포함하는 반도체층을 형성한 후에, 상기 반도체층을 패터닝하여 형성될 수 있다. 따라서, 제1 및 제2 채널 패턴층(21, 22)은 동일한 물질을 포함할 수 있고, 동일한 공정에서 동시에 형성될 수 있다.
- [0063] 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계(S20)에 대하여는 하기에 도 4 및 도 5를 참조하여 상세하게 설명하기로 한다.
- [0064] 상기 제1 전극층을 형성하는 단계(S30)는, 제1 채널 패턴층(21) 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 일함수를 나타내는 제1 전극층(30)을 형성하여 이루어질 수 있다.
- [0065] 제1 전극층(30)은 제1 기판(10)의 제1 소자 영역(11)에 대하여 형성될 수 있다. 제1 전극층(30)은 제1 채널 패턴층(21)의 일부 영역과 전기적으로 연결될 수 있다. 제1 전극층(30)은 제1 반도체 소자(1)의 소스/드레인 전극으로 기능할 수 있다.
- [0066] 제1 전극층(30)은 제1 상의 전이금속 칼코젠 화합물을 포함하는 제1 하부층(32)과 금속을 포함하는 제2 상부층(34)을 포함할 수 있다. 제1 하부층(32)과 제1 상부층(34)은 물리적으로 접촉하여 연결되거나 또는 전기적으로 연결될 수 있다.
- [0067] 제1 하부층(32)은 상기 제2 상의 전이금속 칼코젠 화합물을 포함할 수 있다.
- [0068] 제1 상부층(34)은 금속을 포함할 수 있고, 예를 들어 금, 백금, 은, 팔라듐, 구리, 알루미늄, 텅스텐, 몰리브덴, 티타늄, 루세늄, 이리듐, 또는 이들의 조합을 포함할 수 있다. 그러나 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0069] 상기 제2 전극층을 형성하는 단계(S40)는, 제2 채널 패턴층(22) 상에 제2 상의 전이금속 칼코젠 화합물을 포함하고, 상기 제1 일함수와는 다른 제2 일함수를 나타내는 제2 전극층(40)을 형성하여 이루어질 수 있다.
- [0070] 제2 전극층(40)은 제1 기판(10)의 제2 소자 영역(12)에 대하여 형성될 수 있다. 제2 전극층(40)은 제2 채널 패턴층(22)의 일부 영역과 전기적으로 연결될 수 있다. 제2 전극층(40)은 제2 반도체 소자(2)의 소스/드레인 전극으로 기능할 수 있다.
- [0071] 제2 전극층(40)은 제2 상의 전이금속 칼코젠 화합물을 포함하는 제2 하부층(42)과 금속을 포함하는 제2 상부층(44)을 포함할 수 있다. 제2 하부층(42)과 제2 상부층(44)은 물리적으로 접촉하여 연결되거나 또는 전기적으로 연결될 수 있다.

- [0072] 제2 하부층(42)은 상기 제2 상의 전이금속 칼코젠 화합물을 포함할 수 있다.
- [0073] 제2 상부층(44)은 금속을 포함할 수 있고, 예를 들어 금, 백금, 은, 팔라듐, 구리, 알루미늄, 텅스텐, 몰리브덴, 티타늄, 루세늄, 이리듐, 또는 이들의 조합을 포함할 수 있다. 그러나 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0074] 제1 상부층(34)을 구성하는 금속과 제2 상부층(44)을 구성하는 금속은 서로 다를 수 있고, 이에 따라 제1 반도체 소자(1)와 제2 반도체 소자(2)는 다른 일함수를 가질 수 있다. 예를 들어, 제1 상부층(34)은 금을 포함하고, 제2 상부층(44)은 백금 또는 은을 포함할 수 있다.
- [0075] 또한, 제2 전극층(40)은 제2 하부층(42)을 포함하지 않고, 금속으로 구성된 제2 상부층(44) 만을 포함할 수 있다. 이러한 경우에는, 제2 전극층(40)은 제2 채널 패터닝층(22) 상에 스퍼터링 또는 전자빔 증발법 등을 이용하여 금속층을 형성한 후 상기 금속층을 패터닝하여 형성될 수 있다. 상기 금속층의 패터닝은 포토레지스트를 사용한 포토리소그래피법, 리프트 오프법 등을 이용하여 구현될 수 있다.
- [0076] 제1 전극층(30) 및 제2 전극층(40)의 형성에 대하여는 하기에 도 6 및 도 7을 참조하여 상세하게 설명하기로 한다.
- [0077] 상기 게이트 절연층을 형성하는 단계(S50)는, 제1 채널 패터닝층(21) 및 제2 채널 패터닝층(22) 상에 게이트 절연층(50)을 형성하여 이루어질 수 있다.
- [0078] 게이트 절연층(50)은 제1 채널 패터닝층(21) 및 제2 채널 패터닝층(22)을 덮도록 형성될 수 있고, 또한 제1 전극층(30), 제2 전극층(40), 또는 이들 모두를 덮도록 연장될 수 있다. 게이트 절연층(50)은 스퍼터링 또는 전자빔 증발법 등의 다양한 증착 방법과 포토리소그래피법, 리프트 오프법 등 다양한 패터닝 방법을 이용하여 형성될 수 있다. 게이트 절연층(50)은, 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물(SiO_2), 알루미늄 산화물(Al_2O_3), 티타늄 산화물(TiO_2), 지르코늄 산화물(ZrO_2), 하프늄 산화물(HfO_2), 란타늄 산화물(La_2O_3) 또는 이들의 조합을 포함할 수 있다.
- [0079] 상기 게이트 전극을 형성하는 단계(S60)는, 게이트 절연층(50) 상에 게이트 전극(60)을 형성하여 이루어질 수 있다.
- [0080] 게이트 전극(60)은, 게이트 절연층(50)을 사이에 두고, 제1 채널 패터닝층(21) 및 제2 채널 패터닝층(22) 상에 각각 위치할 수 있다. 게이트 전극(60)은 스퍼터링 또는 전자빔 증발법 등의 다양한 증착 방법과 포토리소그래피법, 리프트 오프법 등 다양한 패터닝 방법을 이용하여 형성될 수 있다. 게이트 전극(60)은 금속을 포함할 수 있고, 예를 들어 금, 백금, 은, 팔라듐, 구리, 알루미늄, 텅스텐, 몰리브덴, 티타늄, 루세늄, 이리듐, 또는 이들의 조합을 포함할 수 있다.
- [0081] 이에 따라, 제1 소자 영역(11)에 제1 반도체 소자(1)가 완성될 수 있고, 제2 소자 영역(12)에 제2 반도체 소자(2)가 완성될 수 있다. 상술한 바와 같이, 제1 반도체 소자(1)와 제2 반도체 소자(2)는 동일한 채널층을 가지지만, 전극층을 구성하는 물질이 상이함에 따라 다른 일함수를 가질 수 있다. 제1 반도체 소자(1)의 제1 일함수가 제2 반도체 소자(2)의 제2 일함수에 비하여 크거나 또는 작을 수 있다.
- [0082] 이하에서는, 제1 및 제2 채널 패터닝층(21, 22)의 형성하는 단계(S20)에 대하여 상세하게 설명하기로 한다.
- [0083] 도 4는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 및 제2 채널 패터닝층을 동시에 형성하는 단계를 나타내는 흐름도이다.
- [0084] 도 4를 참조하면, 상기 제1 및 제2 채널 패터닝층을 동시에 형성하는 단계(S20)는, 상기 제1 기판 상에 제1 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물이 형성된 대상층을 형성하는 단계(S210); 상기 제1 전이금속을 포함하는 제1 상의 전이금속 칼코젠 화합물이 형성된 씨드층을 제공하는 단계(S220); 상기 대상층의 적어도 일부 영역 상에 상기 씨드층을 배치하는 단계(S230); 상기 대상층에 칼코젠 물질을 제공하는 단계(S240); 상기 칼코젠 물질을 가열하는 단계(S250); 상기 씨드층의 상기 제1 상의 전이금속 칼코젠 화합물이 씨드로서 전사되면서, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 상기 칼코젠 물질과 반응함에 따라, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 제1 상의 전이금속 칼코젠 화합물로 상변이하여 채널층을 형성하는 단계(S260); 및 상기 채널층을 패터닝하여 상기 제1 채널 패터닝층과 상기 제2 채널 패터닝층을 형성하는 단계(S270)를 포함할 수 있다.
- [0085] 상기 대상층을 형성하는 단계(S210)는, 상기 제1 기판 상에 제1 전이금속을 포함하는 제2 상의 전이금속 칼코젠

화합물이 형성된 대상층을 형성하여 이루어질 수 있다. 상기 대상층은 하기에 설명하는 상기 단계(S310) 내지 상기 단계(S310)를 이용하여 형성될 수 있다.

- [0086] 상기 씨드층을 제공하는 단계(S220)는, 상기 제1 전이금속을 포함하는 제1 상의 전이금속 칼코젠 화합물이 형성된 씨드층을 제공하여 이루어질 수 있다.
- [0087] 상기 씨드층을 배치하는 단계(S230)는, 상기 대상층의 적어도 일부 영역 상에 상기 씨드층을 배치하여 이루어질 수 있다.
- [0088] 상기 대상층의 면적에 비하여 상기 씨드층의 면적은 작을 수 있다. 상기 제1 상의 전이금속 칼코젠 화합물의 일부와 상기 제2 상의 전이금속 칼코젠 화합물의 일부와 직접적으로 접촉하도록, 상기 대상층과 상기 씨드층은 대면하여 배치될 수 있다.
- [0089] 상기 칼코젠 물질을 제공하는 단계(S240)는, 상기 대상층에 칼코젠 물질을 제공하여 이루어질 수 있다. 예를 들어, 상기 칼코젠 물질을 제공하는 단계(S240)는, 상기 칼코젠 물질을 상기 대상층과 대면하도록 반응기 내에 배치하여 이루어질 수 있다. 또한, 상기 칼코젠 물질은 상기 씨드층과 대면하도록 배치될 수 있다.
- [0090] 상기 칼코젠 물질은, 예를 들어 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함할 수 있다. 상기 칼코젠 물질은, 상기 제1 상의 전이금속 칼코젠 화합물 및 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 칼코젠 물질과 동일할 수 있다.
- [0091] 상기 칼코젠 물질은 고상 상태, 액상 상태, 기상 상태, 또는 이들의 혼합 상태로 제공될 수 있다. 상기 칼코젠 물질은, 예를 들어 상기 칼코젠 물질과 전이금속의 공정(eutectic) 합금으로 제공될 수 있다.
- [0092] 상기 대상층에 칼코젠 물질을 제공하는 단계(S240)는, 예비 기판 상에 제3 전이금속을 포함하는 예비 금속층을 표면에 형성하는 단계; 상기 예비 금속층에 상기 칼코젠 물질을 제공하여 가열함에 따라 상기 제3 전이금속이 예비 칼코제나이드화되어 형성된 상기 제3 전이금속과 칼코젠 물질의 화합물층을 형성하는 단계; 및 상기 화합물층을 상기 칼코젠 물질로서 제공하는 단계를 포함할 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0093] 상기 예비 기판은 상술한 제1 기판과 동일한 구성을 가질 수 있다.
- [0094] 상기 예비 칼코제나이드화는, 예를 들어 400℃ 내지 600℃ 범위의 온도에서 1분 내지 60분 동안 수행될 수 있다.
- [0095] 상기 제3 전이금속은, 예를 들어 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함할 수 있다. 상기 제3 전이금속은 상기 칼코젠 물질과 공정(eutectic) 합금을 형성하는 물질을 포함할 수 있다.
- [0096] 예를 들어, 상기 제3 전이금속은 니켈(Ni)을 포함하고, 상기 칼코젠 물질은 텔루륨(Te)을 포함하고, 상기 화합물은 니켈-텔루륨 공정합금(Ni_xTe_y)을 포함할 수 있다. 여기서, x와 y는 니켈의 산화수에 대응하여 변화되는 수로서, x와 y 간의 비율은 예를 들어 1 내지 10 범위의 수일 수 있다.
- [0097] 상기 칼코젠 물질을 가열하는 단계(S250)는, 상기 칼코젠 물질을 가열하여 이루어질 수 있다.
- [0098] 상기 칼코젠 물질을 가열하는 단계(S250)는, 상기 칼코젠 물질이 기상화되어 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물에 제공되는 단계를 더 포함할 수 있다. 상기 가열에 의하여 상기 대상층 및 상기 씨드층이 함께 가열될 수 있다. 상기 가열은, 예를 들어 400℃ 내지 600℃ 미만 범위의 온도에서, 예를 들어 예를 들어 400℃ 내지 550℃ 범위의 온도에서, 1 분 내지 4 시간 범위 동안 수행될 수 있다. 상기 가열은 상기 반응기에 배치된 가열부에 의하여 이루어질 수 있다.
- [0099] 상기 기상화된 칼코젠 물질은, 캐리어 가스에 의하여 상기 대상층의 상기 제1 상의 전이금속 칼코젠 화합물에 제공될 수 있다, 상기 캐리어 가스는 상기 기상화된 칼코젠 물질을 상기 제1 상의 전이금속 칼코젠 화합물에 균일하게 전달되는 기능을 수행할 수 있다.
- [0100] 상기 캐리어 가스는, 불활성 가스로 구성되거나 또는 수소 함유 가스와 불활성 가스의 혼합 가스로 구성될 수 있다. 상기 수소 함유 가스는 칼코젠 물질과 반응하여 칼코젠화 수소 가스를 형성하므로, 칼코젠 물질의 효과적인 이송을 구현할 수 있다. 상기 수소 함유 가스는, 예를 들어 수소 가스 및 암모니아 가스, 또는 이들 모두를

포함할 수 있다. 상기 불활성 가스는, 예를 들어 질소 가스 및 아르곤 가스, 또는 이들 모두를 포함할 수 있다.

- [0101] 상기 혼합 가스에서, 상기 수소 함유 가스는, 예를 들어 50 sccm 내지 2,000 sccm 범위의 유동량으로 제공될 수 있고, 상기 불활성 가스는, 예를 들어 300 sccm 내지 7,000 sccm 범위의 유동량으로 제공될 수 있다. 상기 혼합 가스에서 상기 수소 함유 가스와 상기 불활성 가스의 비율은 부피비로 1:10 내지 10:1 범위일 수 있다.
- [0102] 상기 채널층을 형성하는 단계(S260)는, 상기 씨드층의 상기 제1 상의 전이금속 칼코젠 화합물이 씨드로서 전사되면서, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 상기 칼코젠 물질과 반응함에 따라, 상기 대상층의 상기 제2 상의 전이금속 칼코젠 화합물이 제1 상의 전이금속 칼코젠 화합물로 상변이하여 채널층을 형성하여 이루어질 수 있다.
- [0103] 또한, 상기 화합물층은 가열됨에 따라, 상기 화합물층으로부터 상기 칼코젠 물질이 기상화될 수 있고, 상기 기상화된 칼코젠 물질을 제공하여 상기 제2 상의 전이금속 칼코젠 화합물이 상변이되어 상기 제1 상의 전이금속 칼코젠 화합물을 형성할 수 있다.
- [0104] 상기 대상층과 상기 칼코젠 물질은 서로 접촉하도록 대면하거나, 또는 기상화된 칼코젠 물질이 외부로 빠져나가는 것을 최소화할 수 있는 간격을 가지고 배치될 수 있다. 예를 들어, 상기 대상층과 상기 예비 금속층이 최소화할 수 있는 간격을 가지고 배치될 수 있다. 이에 따라, 상기 기상화된 칼코젠 물질은 대부분 상기 대상층에 도달하여 상기 제2 상의 전이금속 칼코젠 화합물과 반응할 수 있고, 반응 중에 칼코젠 부족 현상을 방지할 수 있다. 이러한 방식을 수직형 텔루륨화 공정으로 지칭할 수 있다.
- [0105] 상기 채널층을 형성하는 단계(S260)에서, 상기 제1 상의 전이금속 칼코젠 화합물로 상변이는 상기 씨드층으로부터 측방향 에피택셜 성장에 의하여 이루어질 수 있다.
- [0106] 상기 씨드층과 상기 채널층은, [0001] 방향으로 등각으로 형성된 (0001) 집합 조직을 가지는 2H MoTe₂ 상을 가질 수 있다.
- [0107] 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계(S270)는, 상기 채널층을 패터닝하여 이루어질 수 있다. 상기 패터닝은 포토레지스트를 사용한 포토리소그래피법, 리프트 오프법 등을 이용하여 구현될 수 있다.
- [0108] 상기 씨드층은, 제1 상의 전이금속 칼코젠 화합물 모결정으로부터 기계적 박리를 수행하여 형성될 수 있다.
- [0109] 또는, 상기 씨드층은 상기 대상층을 형성하는 상술한 방법과 동일하거나 유사하게 형성될 수 있다. 상기 씨드층은, 기판 상에 스퍼터링 또는 전자빔 증발법을 이용하여 상기 제1 전이금속을 포함하는 금속층을 표면에 형성하는 단계; 상기 금속층에 칼코젠 물질을 제공하여 600℃ 내지 750℃ 미만 범위의 온도로 가열하는 단계; 및 상기 금속층이 상기 칼코젠 물질과 반응하여 칼코제나이드화되어 상기 제1 상의 전이금속 칼코젠 화합물 층을 형성하는 단계에 의하여 형성될 수 있다. 상기 가열은, 예를 들어 400℃ 내지 600℃ 범위의 온도에서 1 분 내지 4 시간 범위 동안 수행될 수 있다.
- [0110] 도 5는 본 발명의 일 실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계를 나타내는 흐름도이다.
- [0111] 도 5를 참조하면, 상기 제1 및 제2 채널 패턴층을 동시에 형성하는 단계(S20A)는, 상기 제1 기판 상에 제1 전이금속을 포함하는 금속층을 형성하는 단계(S310); 상기 금속층에 칼코젠 물질을 제공하는 단계(S320); 상기 칼코젠 물질을 제1 온도로 가열하여, 상기 제1 전이금속과 상기 칼코젠 물질이 반응하여 상기 제2 상의 전이금속 칼코젠 화합물을 형성하는 단계(S330); 상기 제2 상의 전이금속 칼코젠 화합물과 상기 칼코젠 물질을 상기 제1 온도에 비하여 높은 제2 온도로 가열하여, 상기 제2 상의 전이금속 칼코젠 화합물로부터 제1 상의 전이금속 칼코젠 화합물을 형성하여 채널층을 형성하는 단계(S340); 및 상기 채널층을 패터닝하여 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계(S350)를 포함할 수 있다.
- [0112] 상기 금속층을 형성하는 단계(S310)는, 상기 제1 기판 상에 스퍼터링 또는 전자빔 증발법을 이용하여 제1 전이금속을 포함하는 금속층을 표면에 형성하여 이루어질 수 있다.
- [0113] 상기 칼코젠 물질을 제공하는 단계(S320)는, 상기 금속층에 상기 칼코젠 물질을 제공하여 이루어질 수 있다. 상기 칼코젠 물질을 제공하는 단계(S240)와 동일한 방식으로 수행될 수 있다.
- [0114] 상기 제2 상의 전이금속 칼코젠 화합물을 형성하는 단계(S330)는, 상기 칼코젠 물질을 제1 온도로 가열하여, 상

기 제1 전이금속과 상기 칼코젠 물질이 반응하여 이루어질 수 있다.

- [0115] 상기 채널층을 형성하는 단계(S340)는, 상기 제2 상의 전이금속 칼코젠 화합물과 상기 칼코젠 물질을 상기 제1 온도에 비하여 높은 제2 온도로 가열하여, 상기 제2 상의 전이금속 칼코젠 화합물로부터 제1 상의 전이금속 칼코젠 화합물을 형성하여 이루어질 수 있다.
- [0116] 상기 제1 온도 및 상기 제2 온도로의 가열은 상기 반응기에 배치된 가열부에 의하여 이루어질 수 있다.
- [0117] 상기 제1 온도는, 상기 제2 상의 전이금속 칼코젠 화합물이 형성되는 온도로서, 예를 들어 400℃ 내지 600℃ 미만 범위일 수 있다. 상기 제1 온도로 유지하는 시간은, 예를 들어 1분 내지 60분 범위일 수 있다.
- [0118] 상기 제2 온도는, 상기 제2 상의 전이금속 칼코젠 화합물이 상변이되어 상기 제1 상의 전이금속 칼코젠 화합물을 형성하는 온도로서, 예를 들어 600℃ 내지 750℃ 미만 범위일 수 있다. 상기 제2 온도로 유지하는 시간은, 예를 들어 1분 내지 4 시간 범위일 수 있다.
- [0119] 상술한 바와 같이 칼코젠 물질이 기상화될 수 있고, 캐리어 가스에 의하여 제공될 수 있다.
- [0120] 상기 제1 채널 패턴층과 상기 제2 채널 패턴층을 형성하는 단계(S350)는, 상기 채널층을 패터닝하여 이루어질 수 있다. 상기 패터닝은 포토레지스트를 사용한 포토리소그래피법, 리프트 오프법 등을 이용하여 구현될 수 있다.
- [0121] 도 6은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 전극층을 형성하는 단계를 나타내는 흐름도이다.
- [0122] 도 6을 참조하면, 상기 제1 전극층을 형성하는 단계(S30)는, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제2 기판을 제공하는 단계(S410); 상기 제1 층의 상기 제1 영역 상에 제1 금속 패턴층을 형성하는 단계(S420); 상기 제1 금속 패턴층을 마스크층으로 이용하여, 상기 제1 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제1 패턴 구조체를 형성하는 단계(S430); 상기 제2 기판으로부터 상기 제1 패턴 구조체를 분리하는 단계(S440); 및 상기 제1 기판의 상기 제1 채널 패턴층 상에 상기 제1 패턴 구조체를 전사하여 상기 제1 전극층을 형성하는 단계(S450)를 포함한다.
- [0123] 상기 제2 기판을 제공하는 단계(S410)는, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제2 기판을 제공하여 이루어질 수 있다.
- [0124] 상기 제2 기판은, 실리콘 상에 실리콘 절연층이 형성되어 구성될 수 있다. 상기 실리콘은 실리콘 웨이퍼일 수 있다. 상기 실리콘 절연층은 형성되는 상기 전이금속 칼코젠 화합물과와 상기 실리콘의 반응을 방지하는 반응 방지막의 기능을 수행할 수 있다. 상기 실리콘 절연층은, 예를 들어 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 상기 제2 기판은 실리콘 상에 실리콘 산화물층이 형성된 SiO₂/Si의 구조를 가질 수 있다. 또한, 상기 제2 기판은, 육각형 질화붕소(h-BN) 또는 운모(mica)를 포함하여 구성될 수 있다. 또한, 상기 제2 기판은, 층상형 기판으로 구성될 수 있다.
- [0125] 상기 제1 금속 패턴층을 형성하는 단계(S420)는, 상기 제1 층의 상기 제1 영역 상에 제1 금속 패턴층을 형성하여 이루어질 수 있다.
- [0126] 상기 제1 금속 패턴층을 형성하는 단계(S420)는, 상기 제1 층 상에 스퍼터링 또는 전자빔 증발법 등을 이용하여 금속층을 형성하고, 상기 금속층을 패터닝하여 상기 제1 금속 패턴층을 형성할 수 있다. 상기 패터닝은 포토레지스트를 사용한 포토리소그래피법, 리프트 오프법 등을 이용하여 구현될 수 있다. 상기 제1 층의 상기 제1 영역은 상기 제1 금속 패턴층에 의하여 겹쳐져 가려지고, 상기 제1 층의 상기 제2 영역은 상기 제1 금속 패턴층에 의하여 노출될 수 있다. 상기 제1 금속 패턴층은, 금, 백금, 은, 팔라듐, 구리, 알루미늄, 텅스텐, 몰리브덴, 티타늄, 루세늄, 이리듐, 또는 이들의 조합을 포함할 수 있다. 그러나 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0127] 상기 제1 패턴 구조체를 형성하는 단계(S430)는, 상기 제1 금속 패턴층을 마스크층으로 이용하여, 상기 제1 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제1 패턴 구조체를 형성하여 이루어질 수 있다.
- [0128] 상기 제2 영역의 제거는 플라즈마 식각 또는 반응성 이온 식각을 이용하여 수행될 수 있다. 상기 제2 영역의 제거에 의하여 상기 제1 금속 패턴층 사이에서 상기 제1 기판이 노출될 수 있다. 이에 따라, 상기 제1 층이 패턴

화된 제1 패턴층과 상기 제1 금속 패턴층으로 구성된 상기 제1 패턴 구조체를 형성할 수 있다.

- [0129] 상기 분리하는 단계(S440)는, 상기 제2 기판으로부터 상기 제1 패턴 구조체를 분리하여 이루어질 수 있다.
- [0130] 상기 분리하는 단계(S440)는, 상기 제2 기판 상에 상기 제1 패턴 구조체를 덮도록 전사 보조체를 형성하는 단계; 상기 전사 보조체 상에 접착체를 부착하는 단계; 및 상기 접착체를 이용하여 상기 제1 패턴 구조체를 수용한 상기 전사 보조체를 상기 제2 기판으로부터 분리하는 단계를 포함할 수 있다.
- [0131] 상기 전사 보조체는, 액상을 코팅한 후 경화한 고상 물질일 수 있다. 상기 전사 보조체는, 예를 들어 스핀 코팅, 드롭 코팅, 스프레이 코팅, 스크린 인쇄, 오프셋 인쇄, 잉크젯 인쇄, 및 그라비아 인쇄 중 적어도 어느 하나를 이용하여 형성될 수 있다.
- [0132] 상기 전사 보조체는 폴리머를 포함할 수 있고, 예를 들어 폴리메타아크릴레이트(PolyMethyl Methacrylate, PMMA), 폴리이미드(polyimide), 폴리비닐알코올(Polyvinyl alcohol, PVA), 아크릴(acrylic), 폴리부타디엔(Polybutadiene), 폴리벤조자졸(polybenzoxazole), 벤조사이클로부텐(Benzocyclobutene, BCB), 폴리페닐렌 벤조바이소이미드(polyphenylene benzobisoxazole, PBO), 에폭시 수지(Epoxy resin), 및 실리콘 수지(Silicon resin) 중 적어도 어느 하나를 포함할 수 있다.
- [0133] 상기 접착체는, 임시 접착 및 탈착이 가능한 물질로 구성될 수 있고, 예를 들어 액상을 코팅한 후 경화한 고상 물질이거나, 접착 필름일 수 있다. 상기 접착체는 PET(polyethylene terephthalate), PP(polypropylene), PE(polyethylene), PVC(polyvinyl chloride), PI(polyimide), PEN(polyethylene naphthalene), PTFE(polytetrafluoro ethylene), ETFE (ethylene terafluoroethylene), PEEK(polyether ether keton), PPS(polyphenylene sulfide), PES(polyether sulfone) 등으로 구성된 베이스 필름 상에 실리콘 수지 또는 아크릴 수지가 접착체로서 도포되어 구성될 수 있다.
- [0134] 상기 접착체는 열방출 테이프(thermal release tape)일 수 있다.
- [0135] 상기 제2 전극층을 형성하는 단계(S450)는, 상기 제1 기판의 상기 제2 채널 패턴층 상에 상기 제1 패턴 구조체를 전사하여 이루어질 수 있다.
- [0136] 상기 제2 전극층을 형성하는 단계(S450)는, 상기 제1 기판의 상기 제2 채널 패턴층 상에 상기 제1 패턴 구조체를 수용한 상기 전사 보조체를 배치하는 단계; 및 상기 제2 채널 패턴층 상에 상기 제1 패턴 구조체가 잔존하도록 상기 전사 보조체를 제거하는 단계를 포함할 수 있다.
- [0137] 상기 제2 전극층을 형성하는 단계(S450)에서, 상기 전사 보조체를 배치하는 단계를 수행한 후에, 100℃ 내지 200℃ 범위의 온도로 1 분 내지 30 분 동안 가열하는 단계를 더 포함할 수 있다. 이러한 가열에 의하여, 상기 채널층의 상기 제1 상의 전이금속 칼코젠 화합물과 상기 제1 패턴 구조체의 상기 제2 상의 전이금속 칼코젠 화합물은 반데르발스 결합을 이룰 수 있다. 상기 접착체의 열방출 테이프가 반데르발스 결합을 위한 열을 전달할 수 있다.
- [0138] 상기 전사 보조체를 제거하는 단계는, 물 또는 유기 용매를 이용하여 수행될 수 있다. 상기 유기 용매는, 알코올, 또는 아세톤 등을 포함할 수 있다.
- [0139] 상기 제2 전극층을 형성하는 단계(S40)는, 상기 제1 전극층을 형성하는 단계(S30)와 동일한 방식으로 수행될 수 있다. 즉, 상기 제2 전극층을 형성하는 단계(S40)는, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물을 포함하고, 제1 영역과 제2 영역을 가지는 제1 층이 표면에 형성된 제3 기판을 제공하는 단계; 상기 제1 층의 상기 제1 영역 상에 제2 금속 패턴층을 형성하는 단계; 상기 제2 금속 패턴층을 마스크층으로 이용하여, 상기 제2 금속 패턴층에 의하여 노출된 상기 제1 층의 상기 제2 영역을 제거하여 제2 패턴 구조체를 형성하는 단계; 상기 제3 기판으로부터 상기 제2 패턴 구조체를 분리하는 단계; 및 상기 제1 기판의 상기 제2 채널 패턴층 상에 상기 제2 패턴 구조체를 전사하여 상기 제2 전극층을 형성하는 단계를 포함한다.
- [0140] 여기에서, 상기 제1 금속 패턴층과 제2 금속 패턴층은 일함수가 서로 다를 수 있고, 이를 위하여 예시적으로 서로 다른 금속을 이용하여 형성될 수 있다. 예를 들어, 상기 제1 금속 패턴층은 금을 포함하고, 상기 제2 금속 패턴층은 백금 또는 은을 포함할 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0141] 또한, 상기 제1 패턴 구조체와 상기 제2 패턴 구조체는 서로 다른 금속을 포함할 수 있다. 다만, 상기 제1 패턴 구조체와 상기 제2 패턴 구조체는 모두 제2 상의 전이금속 칼코젠 화합물을 포함할 수 있다.

- [0142] 도 7은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서, 상기 제1 전극층을 형성하는 단계를 예시적으로 나타내는 모식도들이다.
- [0143] 상기 제1 전이금속 및 상기 제2 전이금속으로 몰리브덴(Mo), 상기 칼코젠 물질로 텔루륨(Te), 상기 제1 금속 패턴층을 구성하는 물질로 금(Au), 및 상기 전사 보조체로 PMMA를 선택하였다. 이는 예시적이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
- [0144] 도 7의 (a)를 참조하면, 제2 전이금속을 포함하는 제2 상의 전이금속 칼코젠 화합물로 $1T'$ MoTe₂ 으로 구성되고 제1 영역(221)과 제2 영역(222)을 가지는 제1 층(220)이 표면에 형성된 SiO₂/Si 로 구성된 제2 기판(210)을 제공한다.
- [0145] 도 7의 (b)를 참조하면, 제1 층(220)의 제1 영역(221) 상에 금(Au)으로 구성된 제1 금속 패턴층(230)을 형성한다, 제1 층(220)의 제1 영역(222)은 노출된다.
- [0146] 도 7의 (c)를 참조하면, 플라즈마 식각을 이용하여 노출된 제1 층(220)의 제1 영역(222)을 제거한다.
- [0147] 도 7의 (d)를 참조하면, 제1 영역(222)을 제거된 부분에는 제2 기판(210)이 노출된다. 제1 금속 패턴층(230)과 제1 층(220)이 패턴화된 제1 패턴층(240)은 제1 패턴 구조체(250)을 형성한다.
- [0148] 도 7의 (e)를 참조하면, 제2 기판(210) 상에 제1 패턴 구조체(250)를 덮도록 PMMA로 구성된 전사 보조체(260)를 형성한다,
- [0149] 도 7의 (f)를 참조하면, 전사 보조체(260) 상에 접착체를 부착한 후에, 상기 접착체를 이용하여 제1 패턴 구조체(250)를 수용한 전사 보조체(260)를 제2 기판(210)으로부터 분리한다.
- [0150] 도 7의 (g)를 참조하면, 제1 상의 전이금속 칼코젠 화합물로 $2H$ MoTe₂ 으로 구성된 제1 채널 패턴층(21)이 표면에 형성된 제1 기판(10)을 제공한다. 제1 채널 패턴층(21) 상에 제1 패턴 구조체(250)를 수용한 전사 보조체(260)를 배치한다. 이어서, 상기 구조체 전체를 가열하여 제1 채널 패턴층(21)의 상기 $2H$ MoTe₂ 과 제1 패턴 구조체(250)의 $1T'$ MoTe₂ 를 반데르발스 결합시킨다.
- [0151] 도 7의 (h)를 참조하면, 전사 보조체(260)를 물 또는 유기 용매 등과 같은 세정제를 사용하여 제거한다.
- [0152] 도 7의 (i)를 참조하면, 제2 채널 패턴층(21)은 제3 영역(323)과 제4 영역(324)을 포함한다. 제3 영역(323) 상에는 제1 금속 패턴층(230)과 제1 패턴층(240)으로 구성된 제1 패턴 구조체(250)가 배치된다. 제4 영역(324)은 제1 패턴 구조체(250)를 사이에 두고 노출된다. 이에 따라, 제1 하부층(32)과 제1 상부층(34)을 포함하는, 제1 전극층(40)이 형성된다.
- [0153] 본 발명의 일실시예에 따르면, 상술한 전이금속 칼코젠 화합물 기반 반도체 소자의 제조방법에 의하여 제조되고, 제1 상의 전이금속 칼코젠 화합물층과 금속층이 적층되어 구성된 전극부; 및 제2 상의 전이금속 칼코젠 화합물층으로 구성되고, 상기 전극부와 전기적으로 연결된 채널층을 포함하고, 상기 제1 상의 전이금속 칼코젠 화합물층과 상기 제2 상의 전이금속 칼코젠 화합물층은 반데르발스 결합을 이루는, 전이금속 칼코젠 화합물 기반 반도체 소자를 제공한다.
- [0154] 상기 전이금속 칼코젠 화합물 기반 반도체 소자에서, 상기 제1 상의 전이금속 칼코젠 화합물은 $1T'$ MoTe₂ 를 포함하고, 상기 제2 상의 전이금속 칼코젠 화합물은 $2H$ MoTe₂ 를 포함하고, 상기 금속층은 포함되는 금속을 변화 시킴에 따라 일함수를 제어할 수 있다.
- [0155] 또한, 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법은, 기판을 제공하는 단계; 상기 기판 상에 제1 상의 전이금속 칼코젠 화합물을 포함하는 채널 패턴층을 형성하는 단계; 제2 상의 전이금속 칼코젠 화합물을 포함하는 하부층과 금속을 포함하는 상부층으로 구성된 패턴 구조체를 형성하는 단계; 및 상기 채널 패턴층 상에 상기 패턴 구조체를 전사하여 상기 전극층을 형성하는 단계를 포함하고, 상기 상부층을 구성하는 금속은 목표 일함수를 가지도록 선택될 수 있다.
- [0156] 실험예
- [0157] 이하에서는 본 발명의 이해를 돕기 위한 실험예에 대해서 설명한다. 하기의 실험예는 발명의 이해를 돕기 위해 제시되는 것이며, 본 발명의 하기 실험예로 한정되는 것은 아니다.

- [0158] 본 발명의 기술적 사상에 따르면, 반금속 1T' MoTe₂ 과 반도체 2H MoTe₂ 의 층별 통합에 의하여 고성능 전계효과 트랜지스터 어레이를 위한 웨이퍼 스케일 및 다형체 제어 합성이 구현될 수 있다.
- [0159] 전이금속 칼코겐화합물의 제조
- [0160] 전이금속 칼코겐 화합물로서 MoTe₂ 를 선택하였다. 텔루륨 공급원으로 Ni_xTe_y 공정 합금을 사용하였다.
- [0161] DC 마그네트론 스퍼터링을 이용하여 SiO₂/Si 기판 상에 약 65 nm 두께의 니켈층을 형성하였다. 이어서, 500℃에서 10분 동안 텔루륨 분말을 기반으로 텔루라이드화(tellurization)을 수행하여 Ni_xTe_y 공정 합금을 형성하였다. 이에 따라, SiO₂/Si 기판 상에 Ni_xTe_y 이 형성된 제1 예비체를 형성하였다.
- [0162] DC 마그네트론 스퍼터링을 이용하여 SiO₂/Si 기판에 1 nm 내지 20 nm 두께의 몰리브덴(Mo) 전구체층을 형성하였다. 이에 따라, SiO₂/Si 기판 상에 몰리브덴 전구체층이 형성된 제2 예비체를 형성하였다.
- [0163] 상기 제1 예비체와 상기 제2 예비체를 서로 마주보게 하여, 상기 Ni_xTe_y 층과 상기 몰리브덴층을 대면시킴으로써, 샌드위치 구조체를 형성하였다. 이때에, 분말 전구체는 사용되지 않았다. 상기 샌드위치 구조체를 핫-월(hot-wall) 퍼니스로서 4인치 석영관 내에 배치하였다. 상기 샌드위치 구조체를 대기압에서 약 500℃로 1 시간 동안 가열하여, 1T' MoTe₂ 을 형성하였다.
- [0164] 상기 1T' MoTe₂ 가 형성된 상기 기판을 반도체 소자를 제조하기 위한 제1 상의 전이금속 칼코겐화합물을 포함하는 제1 층이 표면에 형성된 제1 기판으로 사용하였다.
- [0165] 또한, 상기 1T' MoTe₂ 가 형성된 상기 기판을 추가로 제조하여, 1T' MoTe₂ 대상층을 포함하는 제2 기판으로 사용하였다.
- [0166] 고품질 그래핀에서 취득한 벌크 MoTe₂ 모결정에 점착 테이프를 부착시킨 후 다시 제거하여, 상기 점착 테이프에 상기 단결정 플레이크를 전사하여, 기계적으로 박리된 2H MoTe₂ 씨드층을 형성하였다.
- [0167] 상기 제2 기판의 상기 1T' MoTe₂ 대상층 상에 상기 2H MoTe₂ 씨드층을 대면하도록 배치하였다. 상기 1T' MoTe₂ 대상층 상에 상기 2H MoTe₂ 씨드층을 덮도록 다른 상기 제1 예비체를 배치하고, 대기압에서 약 500℃로 1 시간 동안 가열하였다. 이러한 가열에 의하여, 상기 제1 예비체의 상기 Ni_xTe_y 공정 합금으로부터 텔루륨이 기상화되어 텔루륨 증기를 형성하고, 상기 텔루륨 증기는 지속적으로 증발되어, 상기 제1 예비체와 상기 1T' MoTe₂ 대상층 사이의 공간에 고정되고, 이에 따라 상기 1T' MoTe₂ 대상층의 1T' MoTe₂ 를 상변이시켜 2H MoTe₂ 상변이층을 형성하였다. 상기 공정에서, 캐리어 가스는 수소 가스(H₂) 100 sccm 및 아르곤 가스(Ar) 500 sccm로 혼합된 혼합 가스를 사용하였다.
- [0168] 본 발명에 따르면, 상기 Ni_xTe_y 공정 합금의 표면에서 텔루륨이 균일하게 증발되어 몰리브덴에 균일하게 제공되므로, 상기 1T' MoTe₂ 에서 상기 2H MoTe₂ 로의 상변이가 균일하게 이루어질 수 있고, 종래의 분말 기반 수평 화학기상합성법으로는 현재로는 한계가 있다.
- [0169] 또한, 동일한 방법으로 2H WSe₂ 상변이층을 형성하여 채널층으로 이용하였다.
- [0170] 반도체 소자의 제조
- [0171] 수직형 1T' MoTe₂/2H MoTe₂ 의 이종구조를 제작하기 위해, 각각의 상에 대하여 다양한 성장 온도와 시간에서 대면적으로 수행하였다. 예를 들어, 1T' MoTe₂ 의 형성은 500℃에서 30분 동안 수행하였고, 2H MoTe₂ 의 형성은 700℃에서 60분 동안 수행하였다.
- [0172] 상기 제1 패턴 구조체로서 Au/1T' MoTe₂ 제1 패턴 구조체를 형성하기 위하여, 포토리소그래피와 전자 빔 증착기(Temescal FC-2000)를 이용하여, 상기 1T' MoTe₂ 상에 금(Au) 패턴을 40 nm 두께로 증착하여 형성하였다. 고에너지 증착 공정 중에 재료 손상과 계면 열화를 감소하기 위하여, 증착 속도를 초고진공(10⁻⁹ Torr)에서 0.1 Å/s

로 감소시켰다. 상기 금 패턴을 마스크층으로 SF_6 및 O_2 플라즈마의 반응성 이온 식각(RIE) 기술을 이용하여, 금 패턴의 하측에 배치된 상기 $1\text{T}'$ MoTe_2 을 잔존시키고, 노출된 $1\text{T}'$ - MoTe_2 를 제거하여 제1 패턴 구조체를 형성하였다. 상기 제1 패턴 구조체 상에 상기 전사 보조체로서 0.4 M PMMA가 코팅되어 경화되었고, 상기 전사 보조체 상에 단면 열방출 테이프를 부착하였다.

[0173] 상기 구조체를 기계적 힘을 측면에서 인가하여, 기판에서 분리하였다. 이어서 상기 2H MoTe_2 상이 형성된 기판 상에 전사하였다. 이어서, 상기 제1 패턴 구조체 상에 약 300g의 무게를 인가하였다. 이어서, 약 150°C 에서 5분 내지 10분 동안 가열하였다. 이러한 가열에 의하여 상기 $1\text{T}'$ - MoTe_2 층과 상기 2H - MoTe_2 층 사이에 반데르발스(vdW) 접촉을 형성하였다. 열예산 효과를 방지하기 위해, 전사하는 동안 150°C 이상의 온도의 열처리 는 수행하지 않았다.

[0174] 전사를 수행한 후에, PMMA를 아세톤 용액(CMOS 등급, J.T. Baker)에 약 20분 동안 침지하여 제거하였고, 이소프로판올 알코올을 이용하여 세정하였다.

[0175] 이러한 건식 전사 방법에 의하여 $\text{Au}/1\text{T}' \text{ MoTe}_2/2\text{H MoTe}_2$ 접합부의 형성을 가능하게 했고, 2H - MoTe_2 로 구성된 채널 폭을 정의할 수 있다.

[0176] 또한, 동일한 방식으로 금을 대신하여, 백금 및 은을 이용하여 $\text{Ag}/1\text{T}' \text{ MoTe}_2/2\text{H MoTe}_2$ 접합부 및 $\text{Pt}/1\text{T}' \text{ MoTe}_2/2\text{H MoTe}_2$ 접합부를 형성하였다. 금속층을 형성하지 않은 $1\text{T}' \text{ MoTe}_2/2\text{H MoTe}_2$ 접합부는 "프리스트인(pristine) $1\text{T}'$ "로 지칭하기로 한다.

[0177] 반도체 소자의 특성 측정

[0178] 원자힘 현미경 사진은 원자힘 현미경(Bruker Dimension AFM)을 사용하여 탭핑 모드에서 취득하였다. 고해상도 주사투과전자현미경 사진, SAED 패턴 및 EDS는 200 kV의 가속 전압에서 수차 보정하여(FEI Titan3 G2 60-300을 이용함) 취득하였다. 고해상도 주사투과전자현미경 사진은 고각도 환형 암시야(high-angle annular dark-field, HAADF) 검출기를 이용하여 50.5 mrad 내지 200 mrad 범위에서 반각을 수집하여 취득하였다. 위너(Wiener) 필터를 이용하여, 고해상도 주사투과전자현미경 사진의 잡음을 제거하였다. 상용 소프트웨어 템파스(TEMPAS)(Total Resolution)를 이용하여, 다중 슬라이스 주사투과전자현미경 사진의 시뮬레이션을 수행하였다. 투과전자현미경 사진과 회절 패턴은 200 kV의 가속 전압으로 사용하여 취득하였다(Tecnai G2 F20 X-Twin 시스템을 사용함). 단결정 MoTe_2 박막은 주사투과전자현미경(FEI Verios 460) 및 전자 후방 산란 회절(EBSD)(AMTEK, Inc., Hikari)로 관찰하였다.

[0179] 반도체 소자(전계효과 트랜지스터)의 전기적 특성은 138 K 내지 300 K의 온도와 10^{-6} torr의 고진공에서 검출기(Keithley 4200-SCS)가 장착된 저온 프로브 스테이션(Lakeshore CRX-4K)을 이용하여 수행하였다. 기판의 실리콘 층에 있는 300 nm 두께의 SiO_2 를 통해 상기 반도체 소자에 백게이트(back gate) 전압을 인가하였다.

[0180] 채널층의 캐리어 밀도(n_{2D})는 다음의 식을 사용하여 계산되었다. $n_{2D} = C_{ox}(V_g - V_{th})/q$, 여기서 C_{ox} 는 산화물 유전체의 정전용량이다. 평균 소자간 변동($C_v = \sigma/\mu$, 여기서 σ 는 표준 편차, μ 는 평균 값을 나타냄)은 전사 길이 방법(Transfer Length Method, TLM) 소자에 대해 약 $11 \pm 5\%$ 로 추정되었다. 2차원 재료, 컨택 및 유전체 계면의 비균일성 또는 국소 캐리어 불순물은 소자 간 변동을 야기할 수 있다. 통계적으로 추정된 모든 값은 '평균 $\pm$ 표준편차'로 표시되며, 피팅된 값('평균 $\pm$ 표준오차')은 제외되었다.

[0181] 결과 및 분석

[0182] 도 8은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하여 형성된 채널층을 나타내는 광학현미경 사진들이다.

[0183] 도 8의 (a)는 $1\text{T}' \text{ MoTe}_2$ 대상층 상에 2H MoTe_2 씨드층이 배치된 상태이고, 도 8의 (b)는 텔루륨을 제공하면서 500°C 로 가열하여 텔루라이드 처리한 후의 상태이다. 도 8의 (c) 및 (d)는 (a)를 700°C 로 가열하여 텔루라이드 처리한 후의 상태이다.

[0184] 도 8의 (a) 및 (b)를 참조하면, 500°C 로 가열하여 텔루라이드 처리한 경우에는, 상기 2H MoTe_2 씨드층의 둘레를 따라서 광학적으로 구별되는 형태가 나타났고, 이에 따라 상기 대상층의 $1\text{T}' \text{ MoTe}_2$ 상이 2H MoTe_2 상으로 상변이

됨을 알 수 있다.

- [0185] 도 8의 (c) 및 (d)를 참조하면, 700℃로 가열하여 텔루라이드 처리한 경우에는, 화살표로 표시된 바와 같이, 상기 씨드층 주변 외의 영역에서도 2H MoTe₂ 이 무작위로 형성되었다.
- [0186] 따라서, 500℃로 가열하여 텔루라이드 처리하면, 상기 2H MoTe₂ 씨드층의 주변 영역에서만 전사에 의하여 2H MoTe₂ 상변이층이 형성되고, 상기 2H 상 MoTe₂ 의 무작위 핵생성이 억제됨을 알 수 있다. 따라서, 500℃ 또는 그 이하의 온도로 씨드 성장 모드로 성장시킨 경우에는, 1T' 상으로부터 2H 상으로의 상변이를 가속화함으로써 2H 상을 가지는 2차원 칼코제나이드 반도체의 합성 위치의 제어가 가능할 수 있다. 이와 같이 씨드층의 주변 영역에 우선적으로 2H MoTe₂ 상이 핵생성 및 성장하고, 무작위 핵생성 및 성장을 억제하는 성장을 "비정상(abnormal) 결정 성장"으로 지칭할 수 있다.
- [0187] 라만 스펙트럼 분석 결과에 따르면, 상기 2H MoTe₂ 씨드층과 상기 1T' MoTe₂ 대상층이 상변이된 후의 2H MoTe₂ 상변이층의 라만 스펙트럼이 동일한 형태로 나타났다. 따라서, 상기 2H MoTe₂ 상변이층은 상기 2H MoTe₂ 씨드층과 동일하게 2H MoTe₂ 상으로 구성된 것으로 분석된다.
- [0188] 발명자들의 이전 연구에 따르면, 씨드층을 사용하지 않는 경우에는, 1T' MoTe₂ 상에서 2H MoTe₂ 상을 형성하는 최소 온도가 550℃ 이었다. 그러나, 상기 2H MoTe₂ 씨드층을 사용한 경우에는 이보다 낮은 온도인 500℃에서 1T' MoTe₂ 상에서 2H MoTe₂ 상을 형성할 수 있다,
- [0189] 도 9는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에 의하여 형성된 씨드층과 상변이층의 주사투과전자현미경 사진들이다.
- [0190] 도 9의 (a)를 참조하면, 500℃로 가열하여 텔루라이드 처리한 후의 2H MoTe₂ 씨드층과 2H MoTe₂ 상변이층에 대한 원자 분해능 고각도 환형 암시야(HAADF) 사진 및 선택영역 전자회절(SAED) 패턴이 나타나 있다. 상기 2H-MoTe₂ 씨드층과 상기 2H MoTe₂ 상변이층은 동일한 평면을 가지는 단결정으로 구성된 것으로 분석된다. 또한, 상기 2H MoTe₂ 상변이층은 상기 2H MoTe₂ 씨드층으로부터 측방향 결정립 성장에 의해 형성된 것으로 분석된다. 참고로, 상기 2H MoTe₂ 상변이층에 비하여 상기 2H MoTe₂ 상 씨드층이 더 큰 두께를 가짐에 따라, 더 밝은 영역으로 나타났다. 상기 선택영역 전자회절 패턴을 분석하면, 상기 2H MoTe₂ 상변이층은 상기 2H MoTe₂ 씨드층의 단결정과 잘 정렬된 삼중 대칭성 평면 세트를 가지며, 동일한 결정 방위를 나타내었다. 이는 고상 에피택셜 및 비정상 결정립 성장이 수행된 것으로 분석된다. 상기 2H MoTe₂ 상변이층은 채널층으로 사용될 수 있다.
- [0191] 도 9의 (b)를 참조하면, 비교예로서, 700℃로 가열하여 텔루라이드 처리한 후의 1T' MoTe₂ 대상층과 2H MoTe₂ 상변이층에 대한 원자 분해능 고각도 환형 암시야 사진 및 선택영역 전자회절 패턴이 나타나 있다. 상기 1T' MoTe₂ 대상층은 링 형성을 나타내므로, 다결정체로 분석된다. 또한, 내부 사진은 다형체 간의 무작위 배치를 보여주는 해당 고속 푸리에 변환(FFT) 패턴을 나타내며, 따라서, 상기 1T' MoTe₂ 대상층과 상기 2H MoTe₂ 상변이층은 무작위 방위를 가지는 것으로 분석된다. 이러한 결과는 상술한 700℃에서 발생한 1T' 상에서 2H 상으로의 무작위 핵생성 및 성장에 따른 상변이에 기인한 것으로 분석된다.
- [0192] 본 발명의 기술적 사상에 따르면, 상기 2H MoTe₂ 은 500℃ 이하의 성장 온도를 가지고, 1 nm 내지 2 nm 범위의 최소 두께를 나타낸다. 따라서, 본 발명은 상대적으로 낮은 성장 온도와, 얇은 두께의 2H MoTe₂ 박막을 형성할 수 있다. 또한, 본 발명은 씨모스 후공정(BEOL)이 가능한 온도는 550℃ 이하이므로, 상기 후공정과 직접적으로 통합되어 수행될 수 있다. 반면, 종래의 수평형 화학기상증착법(CVD)을 사용한 경우에는, 600℃의 성장 온도와 3 nm 이상의 최소 두께를 가졌다. 종래의 유기금속 화학기상증착법(MOCVD)을 사용한 경우에는, 400℃의 성장 온도와 2 nm 이상의 최소 두께를 가졌다.
- [0193] 도 10은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법을 이용하여 형성한 1T' MoTe₂ 상 및 2H MoTe₂ 상의 밴드 구조를 나타내는 모식도이다.
- [0194] 도 10을 참조하면, 상기 대상층을 구성하는 상기 1T' MoTe₂ 상은 약 4.51 eV의 일함수(WF)을 가지고, 에너지 밴

드갭이 없는 반금속으로 나타났다,

- [0195] 상기 상변이층을 구성하는 상기 2H MoTe₂ 상은 약 4.44 eV의 일함수(WF)을 가지고, 에너지 밴드갭(E_g)이 있는 반도체로 나타났다. 이는 종래의 기계적 박리에 의하여 형성한 2H MoTe₂ 상의 일함수(4.35 내지 4.42 eV)와 유사하다.
- [0196] 상기 2H MoTe₂ 상의 페르미 에너지 준위(E_F)는 가전자 밴드 오프셋(E_F - E_{VBM})이 약 0.57 eV이므로, 상기 에너지 밴드갭의 절반 위치에 비하여 높은 위치이고, 이는 상기 2H MoTe₂ 상이 p형으로 도핑되지 않았음을 의미한다. 상기 가전자 밴드 오프셋은 종래의 기계적 박리에 의하여 형성한 상기 2H MoTe₂ 상에 비하여 상대적으로 낮은 값을 나타내었고, 따라서, 전자 또는 정공과 같은 캐리어 이동에 유리할 것으로 예측된다.
- [0197] 도 11은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법으로 형성한 P형 반도체 소자의 광학현미경 사진들이다.
- [0198] 도 11의 (a)에는, 1 x 1 cm² 크기의 SiO₂/Si 기판 상에 형성된 반도체 소자로서 P형 전계효과 트랜지스터(FET) 어레이가 나타나있다. 도 11의 (b)에는, 상기 반도체 소자의 전사 길이 방법(transfer length method, TLM) 패턴이 나타나있다. 도 11의 (c)에는, 상기 반도체 소자의 Au/1T' MoTe₂ 의 사이에 배치된 2H MoTe₂ 가 나타나있다.
- [0199] 최근의 2차원/2차원 금속 반도체 접합 전계효과 트랜지스터에 대한 기계적으로 박리한 플레이크를 이용한 반데르발스 통합에 관한 최근 연구와 비교하면, 본 발명은 두 종류의 다른 합성 2차원 박막을 결합하여, 전계효과 트랜지스터 어레이를 더 높은 수율로 제작할 수 있다. 예를 들어, 칩 당 전계효과 트랜지스터의 개수가 약 490% 증가하였다.
- [0200] 도 12는 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법으로 형성한 반도체 소자의 미세조직을 나타내는 주사투과전자현미경 사진들이다.
- [0201] 도 12를 참조하면, (a)는 1T' MoTe₂ 층, (b)는 2H-MoTe₂ 층, (c) 2H-MoTe₂ 층과 1T' MoTe₂ 층의 접합 계면이고, (d)는 비교예로서, 1T' MoTe₂ 층이 없이 3차원 금속층과 2H-MoTe₂ 층이 금속 컨택으로서 계면을 이루는 경우이다. 2H-MoTe₂ 층과 1T' MoTe₂ 층으로 구성된 이중 구조는 매우 깨끗하고 날카로운 계면을 나타내었다. 또한, EDS 분석에 따르면, 상기 2H MoTe₂ 는 Te/Mo 이 2.14 원자%, 상기 1T' MoTe₂ 는 Te/Mo 이 2.11 원자%를 나타내었고, 텔레늄 공공은 발견되지 않았다. 따라서, 2H-MoTe₂ 층과 1T' MoTe₂ 층으로 구성된 이중 구조는 우수한 계면 품질을 가지고 있으며, 소자 제작 공정 이후에 열화 징후가 나타나지 않았다.
- [0202] 반도체 소자에서 전극층 등을 구성하는 금속층을 형성함에 있어서, 더 두꺼운 3차원 금속에 의해 기계적으로 고정된 2차원 반금속 층이 전사 과정 동안 주름이나 크랙과 같은 대형 결함의 형성을 방지할 수 있으므로, 3차원 금속과 2차원 금속의 통합은 높은 수율 공정을 보장할 수 있다. 이에 따라, 센티미터 스케일 칩 상에 반도체 소자 어레이를 고밀도로 제조할 수 있다. 여기에서, 2차원 금속은 1T' MoTe₂ 이고, 3차원 금속은 1T' MoTe₂ 상에 형성된 금속, 예를 들어 금(Au)을 지칭한다.
- [0203] 본 발명에 따른 제조 방법은, MoTe₂ 기반 금속 반도체 접합을 형성하기 위한 티타늄(Ti) 또는 백금(Pt) 등과 같은 3차원 금속의 기존 증착 방법에 비하여 큰 장점이 있다. 백금(Pt)은 5.64 eV의 높은 일함수를 가지고, Pt 접촉 금속 반도체 접합 내에 높은 p형 이동도가 기대되므로, 컨택 전극으로 선택할 수 있다. 티타늄(Ti)은 4.4 eV의 일함수를 가지므로, n 형 컨택에 적용될 수 있다. 그러나, 증착을 위한 고에너지 공정과 2차원 MoTe₂와의 화학적 상호작용에 의하여, 공공 결함, 합금 형성 및 유리층 형성 등과 결함이 발생할 수 있다.
- [0204] 금은 1T'-MoTe₂ 에 대한 가장 우수한 3차원 접촉 패드일 수 있다. 또한, 제조 공정에서 제2 하부층들의 산화를 방지할 수 있다. 또한, 금은 더 많은 전하를 도입하여 반금속으로 캐리어 이동을 향상시킬 수 있고, 금속간 화합물 AuTe_x 또는 비화학양론적 MoTe_{2-x} 의 형성을 방지할 수 있다.
- [0205] 도 13은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법에서 적용되는 전이금속 칼코젠 화합물의 밴드 구조를 나타낸다.

- [0206] 도 13을 참조하면, 밴드 구조를 고려할 때, 씨모스에서 다른 VI족 2차원 전이금속 칼코젠 화합물에 비하여, MoTe_2 는 더 우수한 p형 채널로 동작할 수 있다. 또한, WSe_2 도 유사한 성능을 가질 수 있다. MoTe_2 를 제외한 전형적인 VI 족 2차원 전이금속 칼코젠 화합물은 그들의 가전자 밴드 최대 에너지(E_{VBM})가 5.0 eV 이상이므로 전자 전송을 억제하기 어렵다. 따라서, 정공의 쇼트키 장벽 높이(SBH)가 높아지며, 이는 정공 전도성을 제한하게 된다. 반면, MoTe_2 는 가전자 밴드 최대 에너지(E_{VBM})의 위치가 높으므로, 쇼트키 장벽 높이(SBH)가 낮아져 정공 전도성이 증가된다. 특히, MoTe_2 의 정공에 대한 열이온 장벽 높이(Φ_{hole})와 전자에 대한 열이온 장벽 높이(Φ_{electron}) 비율도 VI족 2차원 전이금속 칼코젠 화합물 중에서 가장 작다. 따라서 MoTe_2 은 단극성 p형을 나타내는 경향이 있으며, p형 모스(MOS)에서 오프 상태 전류가 더 작고, 고-저 전이 및 저-고 전이에서 효율이 더 높아지므로, 씨모스에서 더 작은 비트당 전력 지연곱(low power-delay product)을 가질 수 있다.
- [0207] 도 14 내지 도 18은 본 발명의 일실시예에 따른 일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 전기적 특성을 나타내는 그래프들이다.
- [0208] 도 14는 페르미 준위가 조절된 반데르발스 반금속 컨택 전극에 대한 것이다.
- [0209] 도 14의 (a)는 반데르발스 $\text{Au}/1\text{T}'\text{MoTe}_2$ (적색), $\text{Pt}/1\text{T}'\text{MoTe}_2$ (금색), $\text{Ag}/1\text{T}'\text{MoTe}_2$ (자색)으로 컨택된 2H MoTe_2 채널층을 가지는 전계효과 트랜지스터의 전달 특성이다. 내부 도면은 반데르발스 반금속 컨택에 3차원 금속을 금속층에 추가함에 따라 문턱 전압(V_{th})이 변화되는 것을 보여준다.
- [0210] 도 14의 (b)는 3차원 금속으로 증착된 $1\text{T}'\text{MoTe}_2$ 계면의 자외선 광전자 분광(UPS) 특성이다. 프리스틴 $1\text{T}'\text{MoTe}_2$ (회색) 및 은(Ag)(자색), 금(Au)(적색), 및 Pt(금색)로 증착된 $1\text{T}'\text{MoTe}_2$ 의 스펙트럼이 나타나있다. 상기 자외선 광전자 분광은 3차원 금속/ $1\text{T}'\text{MoTe}_2$ 표면의 2차 전자 예지 영역에 대한 것이다. 일함수(WF)는 선형 영역(실선)의 x절편에서 추출될 수 있고, 동적 에너지(E_k)는 자외선 광자 에너지(약 21.21 eV, He I 방사선)와 결합 에너지(E_b)의 차이를 나타낸다.
- [0211] 도 14의 (c)는 3차원 금속으로 증착된 $1\text{T}'\text{MoTe}_2$ 계면의 X-선 광전자 분광(XPS) 특성이다. 프리스틴 $1\text{T}'\text{MoTe}_2$ (회색) 및 은(Ag)(자색), 금(Au)(적색), 및 Pt(금색)로 증착된 $1\text{T}'\text{MoTe}_2$ 의 스펙트럼이 나타나있다. 상기 X-선 광전자 분광은 3차원 금속/ $1\text{T}'\text{MoTe}_2$ 계면에서 얻은 Te 3d 코어 레벨의 정규화 XPS 스펙트럼이다. 점선은 프리스틴 $1\text{T}'\text{MoTe}_2$ 의 결합 에너지(E_b)를 나타낸다.
- [0212] 도 14의 (d)는 전계효과 트랜지스터에서 2H MoTe_2 채널층과 반데르발스 컨택된 $\text{Au}/1\text{T}'\text{MoTe}_2$ (적색) 및 3차원 Pt (청색)에 대하여 $I_{\text{ds}}-V_g$ 관계를 다양한 온도에 대하여 나타낸다. 내부 도면은 온도에 따른 온/오프 전류 비율($I_{\text{on}}/I_{\text{off}}$)을 보여준다.
- [0213] 도 14의 (e)는 전계효과 트랜지스터에서 2H MoTe_2 채널층과 반데르발스 컨택된 $\text{Au}/1\text{T}'\text{MoTe}_2$ (적색), 3차원 Pt (청색), $\text{Ag}/1\text{T}'\text{MoTe}_2$ (자색)에 대하여 다양한 게이트 전압(V_g)에 대한 열전자 장벽 높이(Φ_B)이다. 플랫 밴드 전압(V_{FB})에서의 열전자 장벽 높이인 쇼트키 장벽 높이(SBH)는 화살표로 표시되어 있다.
- [0214] 도 14의 (f)는 본 발명의 2H MoTe_2 채널층을 가지는 전계효과 트랜지스터 및 쇼트키 장벽 높이(SBH)와 일함수가 종래 연구 결과와 비교되어 있다. 본 발명은 칼라로 표시되어 있고, 종래 연구 결과는 흑색으로 표시되어 있다. 페르미 준위 피닝 인자($S=d\Phi_B/dWF$)는 반데르발스 반금속 및 3차원 컨택에 대해 표시되어 있다.
- [0215] 도 15의 (a)는 전계효과 트랜지스터의 2H MoTe_2 채널층과 반데르발스 반금속 컨택에 대하여, (b)는 2H MoTe_2 채널층과 3차원 금속 컨택에 대하여, 쇼트키 장벽 높이(SBH)의 형성 및 페르미 에너지 준위(E_F) 정렬을 보여주는 밴드 구조이다. E_c 와 E_v 는 각각 도체와 가전자 밴드 에지의 에너지 준위를 나타낸다.
- [0216] 도 16의 (a)는, 게이트 전압(V_g)이 -100 V에서의 $(7.5 \text{ 내지 } 7.9 \times 10^{12} \text{ cm}^{-2})$ 의 유도된 캐리어 밀도(n_{2D})에 상응함) 2H MoTe_2 전계효과 트랜지스터의 반데르발스 $\text{Au}/1\text{T}'\text{MoTe}_2$ 및 3차원 Pt 컨택 전극에 대한 채널 길이(L)에

따른 평균 전체 저항(RW)을 나타낸다. 5개 이상의 전사 길이 방법(TLM) 세트에 대한 평균이다.

[0217] 도 16의 (b)는 본 발명에서 취득한 2H MoTe₂ 전계효과 트랜지스터의 콘택 저항(R_c) 및 온/오프 전류 비율(I_{on}/I_{off})을 종래 연구 결과와 비교한 그래프이다.

[0218] 도 16의 (c)는 본 발명에서 전사 길이 방법 패턴을 사용하여 취득한 2H MoTe₂ 전계효과 트랜지스터의 온/오프 전류 비율(I_{on}/I_{off}) 및 면저항(R_{sh})을 종래 연구 결과와 비교한 그래프이다.

[0219] 도 16의 (d)는 본 발명에서 취득한 2H MoTe₂ 전계효과 트랜지스터의 면저항(R_{sh})을 종래 연구 결과와 2H MoTe₂ 층의 수에 따라 비교한 그래프이다.

[0220] 도 16의 (e)는 본 발명에서 취득한 2H MoTe₂ 전계효과 트랜지스터의 "내재적" 전계효과 이동도(μ_i)를 종래 연구 결과와 2H MoTe₂ 층의 수에 따라 비교한 그래프이다.

[0221] 여기에서, 전사 길이 방법(TLM)을 사용하여 온 상태 면저항(R_{sh})를 결정했으며, V_g = -100 V에서 ~44.3 ± 2.3 kΩ/sq로 추정된다. 상기 온 상태 면저항(R_{sh})은 물질에 의존하는 양이며, 장치 크기와 콘택 저항에서 비롯된 기여를 포함하지 않는다. 2H MoTe₂의 온 상태 (R_{sh})에 대한 분석으로부터, 본 발명은 종래 연구에 따른 CVD로 성장된 MoTe₂ 전계효과 트랜지스터에 비해 가장 낮은 면저항(R_{sh}) (약 44.3 ± 2.3 kΩ/sq), 가장 높은 온/오프 전류 비율(I_{on}/I_{off}) (> 2.9 × 10⁵) 및 가장 작은 층 수(약 6 층)를 나타내었다(도 16의 (c) 및 (d) 참조).

[0222] 또한, 전사 길이 방법(TLM)을 통해 얻은 온 상태 면저항(R_{sh}) (약 44.3 ± 2.3 kΩ/sq)과 게이트 전압(V_g)에 의해 유도된 캐리어 밀도(n_{2D}) (약 7 × 10¹² cm⁻²) 사이의 관계를 사용하여 MoTe₂의 "내재적" 전계효과 이동도(μ_i)를 하기와 같이 산출할 수 있다.

$$\mu_i = \frac{1}{qR_{sh}n_{2D}}$$

[0223]

[0224] 계산된 내재적 전계효과 이동도(μ_i)는 약 20.2 ± 1.1 cm²V⁻¹s⁻¹로, 콘택 저항에 영향을 받지 않는 내재적 채널 특성을 나타낸다. 주목할 만한 것은 이 값이 평균된 두 개의 터미널 전계효과 이동도(μ_h) (약 21.0 ± 3.3 cm²V⁻¹s⁻¹)와 거의 일치한다는 것인데, 이는 본 발명의 2차원 반금속 콘택 전극이 터미널 전계효과 이동도(μ_h)에 영향이 거의 없음을 의미한다.

[0225] 또한, 본 발명에서, 전사 길이 방법(TLM)으로 취득한 내재적 전계효과 이동도(μ_i) (약 20.2 ± 1.1 cm²V⁻¹s⁻¹)는 종래 연구 결과의 CVD로 성장된 MoTe₂에 대한 계산된 값들을 초과한다(도 16의 (e) 참조). 종래 연구 결과에서 온 상태 면저항(R_{sh})은 전사 길이 방법 그래프의 기울기에서 추출되고, 캐리어 밀도(n_{2D})는 평행 정전용량 모델을 사용하여 (n_{2D} = Cox(V_g - V_{th})/q) 취득하였다. 모든 비교된 전계효과 트랜지스터가 SiO₂ 유전층을 하단 게이트로 사용하는 것을 감안할 때, 내재적 전계효과 이동도(μ_i) 또는 캐리어 밀도(n_{2D})는 재료 특성(예: 결함 밀도 및 도핑 용량)에 주로 영향을 받으며, 장치 구성이나 유전 계면에 의해서는 크게 영향을 받지 않는다.

[0226] 도 17의 (a), (b), (c)는 (d)는 2H MoTe₂ 금속 반도체 접합 전계효과 트랜지스터들의 다양한 온도에서 I_{ds}-V_g 곡선이다. 각각 반데르발스 Au/1T' MoTe₂, 반데르발스 Ag/1T' MoTe₂, 3차원 Ti 및 3차원 Pt 콘택 전극을 사용한 경우이다.

[0227] 도 17의 (e)는, 전계효과 트랜지스터의 2H MoTe₂ 채널층과 콘택된 반데르발스 Au/1T' MoTe₂ (적색), 3차원 Ti (녹색), 3차원 Pt (청색)의 온도에 따른 두 가지 터미널 홀 이동도를 나타낸다. 이동도의 온도 의존성 관계

$\mu \propto T^{-\gamma}$ 는 전계효과 트랜지스터의 주된 포논 산란을 나타낸다.

- [0228] 도 17의 (f)는 캐리어 밀도(n_{2D})가 약 $6 \times 10^{12} \text{ cm}^{-2}$ (ΔV_g 는 약 1 V)에서, 1T'/2H MoTe₂ 전계효과 트랜지스터 (적색) 및 Pt/2H MoTe₂ (청색) 금속 반도체 접합 전계효과 트랜지스터의 아레니우스(Arrhenius) 그래프를 나타낸다. 1T'/2H MoTe₂ 전계효과 트랜지스터와 Pt/2H MoTe₂ 전계효과 트랜지스터의 취득된 열전자 장벽 높이(Φ_B)는 -1.6 meV 및 152.2 meV이다.
- [0229] 도 17의 (g)는 3차원 Ti 컨택 2H MoTe₂ 전계효과 트랜지스터에서 홀 전송을 위해 다양한 게이트 전압(V_g)에서 취득된 열전자 장벽 높이(Φ_B)이다. 플랫 밴드 전압에서 열전자 장벽 높이(Φ_B)는 188 meV 였다.
- [0230] 도 17의 (h), (i) 및 (j)는 전자 길이 방법(TLM) 패턴에서 2H MoTe₂ 전계효과 트랜지스터의 반데르발스 Au/1T' MoTe₂ 컨택 전극의 쇼트키 장벽 높이(SBH)의 재현성을 나타낸다.
- [0231] 도 17의 (h)는 다양한 온도(218 K 내지 338 K)에서 측정된 전계효과 트랜지스터의 $I_{ds}-V_g$ 그래프이다. 동일한 색 상으로 더 두드러진 표시는 더 높은 온도에서 측정되었다는 것을 의미한다.
- [0232] 도 17의 (i)는 채널 길이에 관계없이 유사한 동작을 보이는 1T'/2H MoTe₂ 전계효과 트랜지스터의 열전자 장벽 높이(Φ_B)를 나타낸다. 곡선은 플랫 밴드 전압(V_{FB})에 도달하기 전까지 열전자 장벽 높이(Φ_B)의 직선성을 보여 준다. 여기서 진정한 쇼트키 장벽 높이(SBH)가 추출될 수 있다.
- [0233] 도 17의 (j)는 8개의 다른 장치의 계산된 쇼트키 장벽 높이(SBH)를 나타내며, 평균값이 $27.4 \pm 17.3 \text{ meV}$ 이다.
- [0234] 도 17의 (e)의 회색 선은 이론적 계산에서 나온 이상적인 포논 산란 모델을 나타내며, 본 연구의 2H MoTe₂에 대한 반데르발스 Au/1T' 컨택에서는 γ 값이 0.92 ± 0.24 (평균 $\pm$ 표준오차)로 양수였으며, 이는 전송이 여전히 포논 산란에 의해 제한되고 있음을 나타낸다. 이상적인 값(약 1.69)에서의 약간의 편차는 효과적인 쇼트키 장벽 높이의 온도 의존성 및/또는 정공 극성 포논 모드 진동과 캐리어 불순물 산란 간의 상호작용 때문일 수 있다. 반면에 3차원 금속 컨택을 가진 2H MoTe₂ 전계효과 트랜지스터들(즉, Pt 및 Ti)은 T가 감소함에 따라 필드 효과 정공 이동도(μ_{FE})가 감소하였으며, 이는 전송이 포논 산란이 아닌 컨택 저항에 의해 제한되고 있음을 나타낸다.
- [0235] 도 18은 Pt/2H MoTe₂의 3차원/2차원 금속 반도체 접합 및 1T'/2H MoTe₂의 2차원/2차원 계면에서 쇼트키 장벽을 통한 정공 주입 메커니즘을 기반으로 하는 밴드 다이어그램을 나타낸다. 여기서 채널 레이어의 p 도핑은 게이트 전압(V_g)을 감소시킴으로써, 또는 게이트 전압(V_g)을 -100 V까지 크게 적용하여 수행된다. 예를 들어, (a)와 (d)는 $V_g > V_{FB}$, (b)와 (e)는 $V_g = V_{FB}$, (c)와 (f)는 $V_g < V_{FB}$ 인 경우이다. (1)과 (2)는 각각 열 이온 방출과 터널링 전송을 나타낸다. Pt (약 5.6 eV)와 Au/1T' MoTe₂ (약 5.0 eV)의 일함수 값은 충분히 높아서 쇼트키 장벽 높이(SBH)를 무시할 수 있으나, Pt/2H MoTe₂ 금속 반도체 접합에서 추출된 쇼트키 장벽 높이(SBH)는 약 174 meV로 1T'/2H MoTe₂ 금속 반도체 접합의 약 27.4 meV에 비하여 높다. 이는 Pt와 2H MoTe₂ 사이의 결합에 의한 계면 상태에서의 편된 페르미 준위 때문이다. 즉, 원자 단위의 불연속성, 미세 결합 또는 상 응집 등이다.
- [0236] 이하에서는 도 14 내지 도 18을 참조하여, 본 발명에 따른 반도체 소자의 전기적 특성을 상세하게 설명하기로 한다.
- [0237] 다양한 3차원 금속, 예를 들어 금(Au), 백금(Pt), 은(Ag) 등을 반데르발스 1T' MoTe₂ 전극의 컨택 패드로 선택 함으로써, 2H MoTe₂ MSJ 전계효과 트랜지스터의 전달 특성을 제어할 수 있다(도 14의 (a), 도 17의 (a), 도 17의 (b) 참조). 금속 반도체 접합의 정공 주입 효율은 반데르발스 Au/1T' MoTe₂가 사용되었을 때 가장 높았고, 이어서 반데르발스 Pt/1T' 및 반데르발스 Ag/1T'의 순서였다. 이는 0V 이하의 게이트 전압(V_g)에서의 다양한 전류 밀도로 나타났다(도 14의 (a) 참조).
- [0238] 또한, 3차원 금속의 선택에 따라 반데르발스 3차원/2차원 금속 시스템에서 문턱 전압(V_{th})이 변경되었다. 동일한 제조 공정과 채널 물질을 사용할 경우에는, 문턱 전압 (V_{th})의 변경은 채널의 도핑 효과보다는 컨택 저항(R_c)과

쇼트키 장벽 높이(SBH)의 감소로 인한 컨택에서의 캐리어 주입의 조절을 나타낸다. 이러한 컨택 특성의 조절은, 자외선 광전자 분광(UPS) 측정에 기반하여, 증착된 3차원 금속에 따른 1T' MoTe₂ 반데르발스 반금속의 일함수의 변화일 수 있다(도 14의 (b) 참조). 예를 들어, 반데르발스 Au/1T' MoTe₂ 및 반데르발스 Pt/1T' MoTe₂ 표면은 각각 약 5.0 eV와 약 5.6 eV의 높은 일함수 값을 나타내었고, 약 4.5 eV의 프리스틴 1T' MoTe₂에 비하여 높다. 이와 같이 높은 일함수는 정공 이동에 유리하다.

[0239] 그러나, 백금(Pt)은 일함수가 가장 많이 증가되었으나, 반데르발스 Au/1T' MoTe₂와 비교하여 반데르발스 Pt/1T' MoTe₂ 컨택을 가지는 전계효과 트랜지스터의 성능은 그다지 향상되지 않았다(도 14의 (a) 참조). 이는 X-선 광전자 분광(XPS) 분석에서 나타난 바와 같이, PtTe_x의 생성과 비화학양론 MoTe_{2-x}로 인한 반데르발스 Pt/1T' MoTe₂ 계면의 열화때문으로 분석된다(도 14의 (c) 참조). 반데르발스 Ag/1T' 및 반데르발스 Au/1T' MoTe₂의 X-선 광전자 분광(XPS) Te 3d 스캔으로부터, 에너지가 최소한의 피크 확대 없이 낮은 값으로 이동함을 알 수 있다. 이는 은(Ag) 또는 금(Au)에서의 캐리어 이동으로 유도된 1T' MoTe₂의 도핑을 나타내고, 또한 계면 결함 문제가 없음을 의미한다. 이러한 결과는 2차원 전계효과 트랜지스터의 반데르발스 2차원 (반)금속 컨택을 위한 원하는 성능을 달성하기 위해 비반응성 3차원 금속 패드 선택이 매우 중요하다는 것을 나타낸다.

[0240] 본 발명에서는 전계효과 트랜지스터의 컨택 특성을 더 자세히 조사하기 위해 다양한 온도(178 K < T < 338 K)에서 전기 측정을 수행했다. 도 14의 (d)는 페르미 에너지 준위가 조절된 반데르발스 반금속 컨택(즉, 반데르발스 Au/1T' MoTe₂)과, 테스트한 3차원 금속 컨택 중 가장 우수한 p형 성능을 보인 3차원 백금(Pt)과의 컨택을 통한 2H MoTe₂ 전계효과 트랜지스터의 대표적인 전달 특성을 보여준다. 온도가 낮아짐에 따라 온/오프 전류 비율(I_{on}/I_{off})이 증가하여 178 K에서 약 10^7 에 도달하였다(도 14의 (d)의 내부 도면 참조; 해당 준로그 스케일 그래프는 도 16의 (a) 참조). 이것은 낮은 온도에서 오프 상태 전류(I_{off})의 캐리어의 열전자-보조 방출이 억제되어 야기된 결과로 분석된다. Pt/2H MoTe₂ 전계효과 트랜지스터의 전류는 온도가 감소함에 따라 온 상태 전류(I_{on})가 감소되었으나, 1T' MoTe₂ 컨택 전계효과 트랜지스터는 이러한 감소가 나타나지 않았다. 오히려 온 상태 전류(I_{on})은 338 K에서 218 K로 온도가 감소함에 따라 크게 증가했다(도 14의 (d) 및 도 17의 (h) 참조).

[0241] 이러한 채널 전도도 증가는 온도에 대한 절연체-금속 전이(insulator-to-metal transition, MIT)로 설명될 수 있다. 2H MoTe₂의 낮은 온도에서의 온 상태 전류(I_{on})의 금속 반응은 1T'/2H 접합 계면에서 일정한 장벽 높이(Φ_B)를 통한 열전자-보조 전송이 무시할 수 있음을 의미하며, 캐리어가 장벽을 터널링하여 본래의 전송 특성을 나타낼 수 있다. 따라서, 전계효과 트랜지스터의 절연체-금속 전이 거동은 정공에 대한 진정한 오믹 컨택을 구현할 수 있음을 의미한다. 또한, 반데르발스 Au/1T'/2H MoTe₂ 전계효과 트랜지스터의 캐리어는 218 K에서 338 K 사이의 온도에서 포논-제한 전송을 따르며, 이동도(μ)가 $T^{-0.92}$ 에 비례하는 거듭제곱법칙 의존성을 나타냈다(도 17의 (e) 참조). 반면에, Pt로 컨택된 전계효과 트랜지스터의 이동도(μ)는 온도가 감소함에 따라 크게 저하되었고, 이는 열전자 장벽 높이(Φ_B)의 높은 값이 턴온 상태에서의 캐리어 이동을 3차원 금속을 통해 주로 제한했기 때문이다. 이것은 컨택 계면에서 열전자 방출의 상대적으로 높은 기여로 인한 것이다.

[0242] 열전자 방출 모델에 따르면, 온도에 따른 I_{ds} 의 정보를 추가로 제공함으로써 효과적인 열전자 장벽 높이(Φ_B)를 계산할 수 있다.

$$I_{ds} = \left[AA^* T^{3/2} \exp\left(-\frac{q\Phi_B}{k_B T}\right) \right] \left[\exp\left(\frac{qV_{ds}}{k_B T}\right) - 1 \right]$$

[0243]

[0244] 상기 식에서 A는 이중 접합의 면적을 나타내고, A*는 유효 리처드슨-볼츠만(Richardson-Boltzmann) 상수를 나타낸다.

[0245] 상기 식을 통해 열전자 장벽 높이(Φ_B)는 아레니우스(Arrhenius) 플롯($\ln(I_{ds}/T^{3/2})$ 대 $1000/T$)에 대한 선형 피팅의 기울기에서 도출할 수 있다(도면 17의 (f)). 3차원 Pt로 컨택된 전계효과 트랜지스터에 비교하면, 반데르

발스 Au/1T'/2H MoTe₂ 전계효과 트랜지스터는 양의 기울기(무시할 수 있는 Φ_B 임)를 나타내었고, 이는 게이트 전압(V_g)이 문턱 전압(V_{th}) 부근에서 열전자 장벽 높이(Φ_B)가 존재한다는 것을 나타낸다. 2H MoTe₂ 전계효과 트랜지스터의 열전자 장벽 높이(Φ_B)는 기울기에서 추출되어 게이트 전압(V_g)의 함수로 도 14의 (e)에서 나타내었고, 도 17의 (g)에서도 확인할 수 있다.

[0246] 열전자 장벽 높이(Φ_B)의 거동은 게이트 전압(V_g)에 따라 변하며, 이는 플랫 밴드 전압(V_{FB} ; 게이트 전압(V_g)을 감소시켜 p형 전계효과 트랜지스터를 켜는 게이트 전압(V_g)와 열전자 장벽 높이(Φ_B) 사이의 선형 관계가 끝나는 지점)에 따라 결정된다. 플랫 밴드 전압(V_{FB})은, 게이트 전압(V_g)을 감소시켜 p형 전계효과 트랜지스터를 켜는 게이트 전압(V_g)와 열전자 장벽 높이(Φ_B) 사이의 선형 관계가 끝나는 지점이다. 이는 플랫 밴드 조건 ($V_g < V_{FB}$) 이후의 밴드 굽힘이 좁은 장벽 폭을 통하여 터널링 이동을 유도하고, 쇼트키 장벽 높이(SBH)를 통한 열전자 방출이 함께 일어나기 때문이다(도 18 참조). 따라서 플랫 밴드 전압(V_{FB})에서의 정확한 열전자 장벽 높이(Φ_B)는 열전자 방출에 대한 "정확한 SBH"로 해석된다.

[0247] 반데르발스로 통합된 Au/1T'/2H MoTe₂ 전계효과 트랜지스터의 열전자 장벽 높이(Φ_B)는, 즉, 플랫 밴드 전압(V_{FB})에서의 열전자 장벽 높이(Φ_B)는, 거의 0에 가까웠다. 약 14 meV이며, 도17의 (j)에서는 평균 27.4 ± 17.3 meV이다. 이는 3차원 금속 Pt/2H MoTe₂ 전계효과 트랜지스터의 약129 meV보다 훨씬 작다. 또한 게이트 전압(V_g)을 추가로 유도함으로써 발생하는 밴드 굽힘이 열전자 장벽 높이(Φ_B)의 음의 값을 야기했으며, 이는 게이트 전압(V_g)이 0 V 이하에서 터널이동 영역에서의 열전자 장벽 높이(Φ_B)의 투명성을 나타낸다. 반데르발스 Au/1T' MoTe₂ 콘택에 의해 쇼트키 장벽 높이(SBH)가 무시할 수준이 되며, 채널 길이(L)와 무관하다 (도 17의 (h) 내지 (j) 참조). 또한, 취득된 거의 0에 가까운 쇼트키 장벽 높이(SBH)는, 즉, 플랫 밴드 전압(V_{FB})에서의 열전자 장벽 높이(Φ_B)는, 2H MoTe₂ 전계효과 트랜지스터에 대한 종래의 연구 결과에 비하여 가장 낮게 나타났다.

[0248] 이상적으로, 금속과 반도체 사이의 밴드 정렬은 p형 반도체에 대해 쇼트키-모트 규칙을 따라 하기의 식을 기반으로 쇼트키 장벽 높이(SBH)를 결정할 수 있다.

$$SBH = E_g + \chi - WF,$$

[0249] 여기서, " E_g "는 2H MoTe₂의 밴드갭이고(약 0.89 eV), " χ "는 전자 친화도이다(약 4.12 eV).

[0251] 그러나, 2H MoTe₂ 전계효과 트랜지스터의 쇼트키 장벽 높이(SBH)는 3차원 금속 콘택 패드의 일함수에 의해 효과적으로 조절되지 않았다. 예를 들어, 3차원 Pt 금속 콘택 패드에 연결된 본 연구의 2H MoTe₂ 전계효과 트랜지스터는 정공에 대하여 상당한 쇼트키 장벽 높이(SBH)를 나타냈고, 약 129 meV 이었다(도 14의 (5)에서 청색임). 그러나 상기 이론을 고려하면, 일함수가 약 5.01 eV보다 높은 금속의 이상적인 쇼트키 장벽 높이(SBH)는 0이어야 한다. 또한, 낮은 일함수 금속 콘택 패드인 Ti (일함수는 약 4.4 eV임)를 사용하더라도 계면에는 홀 이동이 가능할 만큼 충분히 낮은 쇼트키 장벽 높이(SBH), 약 188 meV를 가진다(도 17의 (g) 참조).

[0252] 쇼트키 장벽 높이(SBH)와 일함수 사이의 큰 차이는 페르미 준위 피닝(FLP)이 결합으로 유도된 갭 상태(defect-induced gap states)에 기인할 수 있음을 나타낸다. 즉, 도 12의 (d)의 3차원 금속과 MoTe₂ 계면의 결합이다. 따라서 이동된 캐리어 중화는 다양한 금속에 대해 강한 페르미 준위 피닝(FLP)을 유발하였고, 심지어 페르미 준위 피닝(FLP)의 강도를 나타내는 지표인 $S [= d(SBH)/d(WF)]$ 는 백금(Pt) 콘택 전계효과 트랜지스터 또는 티타늄(Ti) 콘택 전계효과 트랜지스터에 대하여 거의 0에 가까워졌다. 도 14의 (f)의 청색 선에 나타난 바와 같이, 상기 S는 약 0.18이다.

[0253] 이와 유사한 페르미 준위 피닝(FLP) 현상은 MoTe₂ 전계효과 트랜지스터의 이전 연구에서 Ti, Cr, Pd 및 Au 접점을 사용한 경우에도 관찰할 수 있었다 (도 14의 (f) 참조), 즉 해당 금속 전극의 일함수와 관계없이 보고된 전계효과 트랜지스터는 홀 이동이 가능한 유사한 110 ± 85 meV의 쇼트키 장벽 높이를 나타냈다.

[0254] 반면, 반데르발스 3차원-금속/1T' MoTe₂ 콘택 전극을 사용한 2H MoTe₂ 전계효과 트랜지스터의 금속 반도체 접합 계면은 그들의 다른 일함수 값에 의해 효과적으로 조절된 쇼트키 장벽 높이(SBH)가 쇼트키-모트 한계에 가까웠

다. 반데르발스 Au/1T' MoTe₂ 컨택된 2H MoTe₂ 금속 반도체 접합의 실험적으로 얻어진 평균 쇼트키 장벽 높이 (SBH)는 약 27.4 ± 17.3 meV이며(도 17의 (j) 참조), 식 2를 사용하여 계산된 값인 약 10 meV과 비슷하며, 도핑된 반데르발스 1T' MoTe₂ 컨택의 일함수 약 5.0 eV(도 14의 (b) 참조)와 비슷하다.

[0255] 또한, 더 작은 일함수에, 약 4.8 eV(도 14의 (b) 참조), 반응하는 반데르발스 Ag/1T' MoTe₂ 컨택을 사용하여 금속화함으로써 더 큰 쇼트키 장벽 높이(SBH)를 얻을 수 있으며, 이는 약 207 meV에 접근했다(도 14의 (e) 참조). 페르미 준위 조정 반데르발스 1T' MoTe₂ 금속 컨택과 컨택된 전계효과 트랜지스터에 대한 피닝 인자(pinning factor) S는 약 0.99로, 쇼트키-모트 한계에 대한 이상적인 값인 1에 가까웠으며, 부분적으로 고정되지 않은 반데르발스 계면을 나타낸다.

[0256] 도 15의 (g) 및 (h)는 밴드 정렬과 캐리어 이동 측면에서 조절 가능한 쇼트키 장벽 높이(SBH)를 가진 페르미 준위 피닝(FLP)이 없는 계면을 형성하는 데에 2차원 반금속 1T' MoTe₂ 전극이 수행하는 역할을 다음과 같이 설명할 수 있다.

[0257] 3차원 금속과 달리 (도 15의 (h)), 금속 반도체 접합 계면에 대한 반데르발스 통합은 기본 2H MoTe₂ 표면에서 결함 생성을 피할 수 있다. 즉, 결함 유도 갭 상태이다. 또한, 2차원 반금속의 상태 밀도(DOS)가 3차원 금속보다 작기 때문에 금속 유도 갭 상태를 생성할 가능성이 적어지게 되어, 페르미 준위 피닝(FLP)의 필요성이 없어진다. 가장 중요한 것은, 1T' MoTe₂의 작은 상태 밀도(DOS)가 상부 표면에 흡착된 3차원 금속의 페르미 에너지 준위(E_F)에 대한 도핑 수준의 변화를 용이하게 한다는 것이다. 이는 반금속 그래핀에서 관찰된 현상과 유사하다. 이 점에서, 금이 컨택된 1T' MoTe₂는 p형 컨택에 유망한 큰 일함수 값을 가질 수 있으며, 2차원 반도체와의 매우 청정한 반데르발스 컨택은 페르미 준위 피닝(FLP)이 없는 금속 반도체 접합을 허용하여, 낮은 쇼트키 장벽 높이(SBH)를 가진 전계효과 트랜지스터를 생산하기 위한 확장 가능한 기술을 용이하게 한다.

[0258] 이는 페르미 준위 피닝(FLP)이 없는 금속 반도체 접합 계면 및 고성능 p형 2차원 금속 반도체 접합 전계효과 트랜지스터를 얻는 데에 다양성과 일반성을 제공한다. 예를 들어, 이 방법을 다른 2차원 반도체인 WSe₂ 와 금속 반도체 접합 전계효과 트랜지스터에 적용할 수 있다. 3차원 금속 컨택의 증발에 의해 제작된 다층 WSe₂ 전계효과 트랜지스터의 n형 특징과 달리, 계면 결함이 없고, 페르미 준위가 조절된 반데르발스 Au/1T' MoTe₂ 컨택 전극을 통해 WSe₂ 금속 반도체 접합 전계효과 트랜지스터에서 p형 전송을 달성할 수 있었다. 따라서, 본 연구의 페르미 준위 피닝(FLP)-프리 반데르발스 컨택 스키마는 n형과 p형 극성을 제어하기 위한 실용적인 접근법으로 2차원 통합 회로를 실현할 수 있다.

[0259] 씨드 전사에 의하여 형성한 상기 2H MoTe₂ 박막은 포화 흡수기, 변조기, 광 검출기 등 광 통신 기기에 사용될 큰 가능성이 있다. 특히 상기 2H MoTe₂ 박막을 이용한 전계효과 트랜지스터는 더 큰 밴드갭을 가진 다른 2차원 전이금속 디칼코제나이드로는 달성할 수 없는 근적외선 범위에서 고성능 광검출기에 적용될 수 있다. 근적외선 하에서는 광 게이팅 효과에 의해 트랜지스터의 광 감도성이 향상될 수 있다. 또한, 서로 다른 배출-소스 전극을 사용하여 형성된 비대칭적인 접촉 장벽은 정류비율을 추가적으로 향상시킬 수 있다. 조절된 페르미 준위의 1T'-MoTe₂는 정공 운송을 위한 효율적인 반데르 발스 컨택을 제공할 수 있고, 금속 반도체 접합 계면에서의 전하 함정이 적기 때문에 빠른 광응답을 확보할 수 있다.

[0260] 상기 1T' MoTe₂ 상과 상기 2H MoTe₂ 상 사이의 결정립 크기 차이는 약 1000배 이상인 것으로 분석된다. 이러한 결정립 크기 차이는 상기 1T' MoTe₂ 상에서 상기 2H MoTe₂ 상으로 상변이가 성장 중에 재결정화 및 원자 재배열을 통해 발생된 것으로 분석된다. 예를 들어, 상기 1T' MoTe₂ 상과 2H MoTe₂ 상 사이의 접합부의 일부는 [2-1-10]_{2H}//[020]_{1T'} 계면과 원자 배향을 공유하며, 이는 상변이에 에너지적으로 가장 유리한 계면일 수 있다. 그러나, 모든 평면 내 1T' MoTe₂ 상과 2H MoTe₂ 상의 접합부가 유사한 방향성을 나타내지 않는다.

[0261] 본 발명에 따른 2H MoTe₂ 상의 성장 모드가 다결정체의 무작위 결정학적 배향을 배열하는 에너지 장벽을 극복하는 데 도움이 될 수 있으며, 결과적으로 2H-MoTe₂의 결정립 성장이 발생한다는 것을 의미한다. 이를 일반적으로 "비정상(abnormal) 결정립 성장"으로 지칭할 수 있다. 단결정의 형성이 상대적으로 균일한 결정립 크기 분포를

나타내는 "일반적인 결정립 성장"과 대조된다.

- [0262] MoTe₂ 합성에 대한 이전 연구에 따르면, 텔루륨의 양은 성장 중 MoTe₂ 상을 결정하는 중요한 요인이다. 많은 양의 텔루륨이 존재하면, 2H MoTe₂ 상이 열역학적으로 안정된다. 그러나, 텔루륨이 부족하면 비화학양론적 MoTe_{2-x}의 형성을 유도하며, 이는 준안정 1T' MoTe₂ 상이 형성될 수 있다.
- [0263] 본 발명에 따른 텔루륨 제한 성장 방식은, 몰리브덴 전구체에 일정하고 상당한 양의 텔루륨 증기 흐름을 제공하여, 웨이퍼 전체에 걸쳐 2H MoTe₂ 상의 균일한 성장과 비정상 결정립 성장을 촉진할 수 있다. 이것은 텔루륨이 균일하지 않게 수평으로 공급되는 분말 기반 수평 CVD를 사용하는 텔루륨 소스와는 대조되며, 이는 필연적으로 기판을 가로지르는 조성 구배를 초래하고 성장 스케일링을 제한하게 된다.
- [0264] 본 발명의 기술적 사상에 따르면, 대면적 고성능 p형 금속 반도체 접합 전계효과 트랜지스터(MSJ FET) 어레이를 제조하기 위하여, 2H MoTe₂ 단결정의 상 제어 성장 및 위치 제어 성장과 두 가지 다형체의 3차원 금속 지원 반데르발스(vdW) 통합을 구현하였다.
- [0265] 텔루륨을 충분히 공급하는 분위기는 고품질 MoTe₂의 합성을 촉진하고, 1T' MoTe₂ 에서 2H MoTe₂ 으로의 상변이를 가능하게 했다. 여기서, 2H MoTe₂ 단결정 영역은 비정상 입자성장을 통해 4인치 크기의 SiO₂/Si 웨이퍼를 덮을 수 있었다. 이러한 성장 기술은 두드러진 미세 공동이나 불순물이 없이 약 20 mm로 대형 크기의 두 층의 MoTe₂ 박막을 형성하는 것에 확장될 수 있었다. 이는 수 미터 크기의 CVD 모드를 이용하여 취득할 수 있는 가장 얇은 박막이었다. 또한, 에너지적으로 유리한 2H MoTe₂ 씨드층의 공간 배열이 단결정 2H MoTe₂ 패턴의 측면 고상 에피택시를 가능하게 하여, 약 500℃의 저온에서 모든 비정질 기판 상에 2차원 반도체의 결정 방향성을 제어할 수 있었다.
- [0266] 또한, 표준 포토리소그래피 패터닝과 3차원 금속이 증착된 2차원 1T' MoTe₂ 구조의 전사를 통해 고성능 반데르발스(vdW) 통합 금속 반도체 접합 전계효과 트랜지스터 어레이가 제조되었다. 종래와 비교하여, 본 발명에서 단결정 2H MoTe₂ 금속 반도체 접합 전계효과 트랜지스터는 약 1.3×10^5 의 온/오프 전류 비율(I_{on}/I_{off}) 및 약 $29.5 \text{ cm}^2 \text{ V}^{-1} \text{ s}^{-1}$ 의 μ_h 측면에서 더 나은 성능을 보였다. 상당히 높은 온 상태 전도도는, (즉 I_{on} 는 약 $7.8 \text{ } \mu\text{A } \mu\text{m}^{-1}$)는 MoTe₂의 높은 결정성을 가지며, 즉 산화물, 금속 불순물 및 비정질 또는 비화학양론적 구조의 부재에 기인한 것으로 분석된다.
- [0267] 또한, 1T' MoTe₂과 2H MoTe₂ 사이에 초정정이고 원자적으로 정렬한 계면의 형성은, 갭 상태의 형성을 방지하고, 페르미 준위 피닝(FLP)이 없는 계면을 형성하였다. 이를 통하여, 2차원 반금속 상의 다양한 3차원 금속들의 전자 상태에 기반하여, 열이온 방출 장벽의 높이를 조절할 수 있다. 예를 들어, 금을 가지는 1T' MoTe₂ 반금속의 금속화는 반데르발스 금속 전극의 높은 일함수 값을, 약 5.0 eV를, 제공하였고, 컨택 계면에서 홀을 이동시키는 장벽 높이를 상당히 억제했다. 즉, 플랫 밴드 전압(V_{FB})에서 약 14 meV 이었다.
- [0268] n형 2차원 트랜지스터의 형성이 상대적으로 용이함을 고려하면, 본 발명은 홀 이동도를 향상시킨 p형 2차원 트랜지스터의 확장 가능한 제작을 위한 상당한 진전을 나타낸다. 예를 들어, 2차원 반도체는 칼코젠 공공과 유전층에 의한 외부 n형 도핑에 대하여 취약하지만, 본 발명의 접근 방식은 이를 피하는 데 도움이 될 수 있다.
- [0269] p형 2차원 셀레나이드와 텔루라이드의 합성은 종종 약 700℃ 이상의 높은 성장 온도가 요구된다. 이는, 셀레늄(Se)과 텔루륨(Te)이 황(S)보다 증기압이 낮기 때문이다. 이에 따라, 2차원 채널의 품질을 저하시키고 열에 의한 칼코젠 공공을 형성할 수 있다. 셀레늄(Se)과 텔루륨(Te)의 공공은 2차원 칼코젠화합물에서 n형 도판트로 간주되며, 2차원 반도체가 금속 전극과 접촉할 때, 전도 밴드 부근에서 페르미 준위 피닝(FLP)을 야기할 수 있다. 또한, 실리콘 산화물(SiO₂)과 알루미늄 산화물(AlO_x)과 같이 널리 사용되는 유전층은 2차원 활성층의 n 도핑을 야기할 수 있다. 이러한 점에서, 본 발명은 약 500℃의 저온에서 무작위 비정질 기판에 2차원 단결정 반도체를 고품질로 성장함으로써 원하지 않는 n형 도핑 효과를 방지할 수 있다.
- [0270] 또한, 종래의 p형 높은 일함수 3차원 금속 전극은, 예를 들어, Au, Pt, Pd는, 1064℃ 내지 1768℃의 높은 융점을 가지므로 고에너지 증착 공정을 요구하며, 이에 따라 2차원 금속 반도체 접합 계면을 손상시킬 수 있고, 컨


택 저항(R_c)을 증가시킬 수 있다. 이는 MoS_2 의 n형 오믹 금속 콘택을 위한 인듐(In)이나 비스무트(Bi)는 157°C 내지 271°C 의 낮은 용점을 가지므로 무결함 콘택 계면을 생성하게 되므로, 대조적이다.

[0271] 따라서, 본 발명의 초고품질의 초정밀 반데르발스 금속 반도체 접합 트랜지스터 어레이의 온칩 제조에 대한 시도는 개선된 p형 이동도를 위하여 최소한의 콘택 장벽을 구현하는 것에 중요한 의미가 있다. 본 발명의 중요성은 2차원 반도체와 2차원 반금속 사이에서 약 $0.7 \text{ k}\Omega \mu\text{m}$ 수준의 낮은 콘택 저항(R_c)을 가지는 것이다. 여기에서, 콘택 저항(R_c)은 3차원 금속/2차원 반금속의 콘택 저항(R_c)을 제외하여 취득한 것이다. 상기 콘택 저항(R_c)은 2H-MoTe_2 및 WSe_2 를 기반한 10개 이하의 층들의 p형 2차원 트랜지스터에서 최저 값이다. 따라서 물질 합성, 장치 제조 및 계면 엔지니어링을 결합함으로써, 본 발명은 2차원 전자 장치 응용 분야의 범위를 확장할 수 있는 상당한 잠재력을 가지고 있다.


[0272] 이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16



도면17



도면18



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 18

【변경전】

청구항 1에 있어서,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 전이금속 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 전이금속은, 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 바나듐(V), 크롬(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함하고,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 상기 제1 칼코젠 물질 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 상기 제2 칼코젠 물질은, 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.

【변경후】

청구항 1에 있어서,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 제1 전이금속 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 제2 전이금속은, 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 바나듐(V), 크롬(Cr), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 테크네튬(Tc), 루테튬(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 및 카드뮴(Cd) 중 적어도 어느 하나를 포함하고,

상기 제1 상의 전이금속 칼코젠 화합물을 구성하는 제1 칼코젠 물질 또는 상기 제2 상의 전이금속 칼코젠 화합물을 구성하는 제2 칼코젠 물질은, 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 적어도 어느 하나를 포함하는,

일함수 제어 전극층을 포함하는 전이금속 칼코젠 화합물 기반 반도체 소자 어레이의 제조방법.