



(12) 发明专利

(10) 授权公告号 CN 112088435 B

(45) 授权公告日 2024. 09. 06

(21) 申请号 201980031120.9

(22) 申请日 2019.04.25

(65) 同一申请的已公布的文献号
申请公布号 CN 112088435 A

(43) 申请公布日 2020.12.15

(30) 优先权数据
2018-091623 2018.05.10 JP

(85) PCT国际申请进入国家阶段日
2020.11.09

(86) PCT国际申请的申请数据
PCT/JP2019/017678 2019.04.25

(87) PCT国际申请的公布数据
W02019/216242 JA 2019.11.14

(73) 专利权人 浜松光子学株式会社

地址 日本静岡県

(72) 发明人 石田笃司 马场隆 冈田真昇
永野辉昌

(74) 专利代理机构 北京尚诚知识产权代理有限公司 11322

专利代理人 杨琦 徐飞跃

(51) Int.Cl.
H01L 31/107 (2006.01)

(56) 对比文件
W0 2018021411 A1, 2018.02.01

审查员 王娜


权利要求书2页 说明书12页 附图12页

(54) 发明名称

背面入射型半导体光检测装置

(57) 摘要

背面入射型半导体光检测装置(1)包括具有被二维排列的多个像素(U)的光检测基板(10)和具有对来自对应的像素(U)的输出信号进行处理的多个信号处理部的电路板。光检测基板(10)在每个像素(U)中包括分别具有设置在半导体基板(50)的第一主面(1Nb)侧的受光区域(S)并且以盖革模式进行动作的多个雪崩光电二极管(APD)。在半导体基板(50)中,从与第一主面(1Nb)正交的方向观察时,沟槽(13)在每个像素(U)中包围包含受光区域(S)的至少一个区域(α)。多个信号处理部的数量比各像素(U)中的受光区域(S)的数量多,由各像素(U)中的沟槽(13)包围的区域(α)的数量为该像素(U)中的受光区域(S)的数量以下。



1. 一种背面入射型半导体光检测装置,其特征在于,包括:

光检测基板,其具有包括彼此对置的第一主面和第二主面的半导体基板,并且具有在所述半导体基板上二维排列的多个像素;和

电路基板,其与所述光检测基板连接,并且具有对来自对应的所述像素的输出信号进行处理的多个信号处理部,

所述光检测基板在每个所述像素具有:

多个雪崩光电二极管,其分别具有设置于所述半导体基板的所述第一主面侧的受光区域,并且以盖革模式进行动作;

多个灭弧电阻,其配置于所述半导体基板的所述第一主面侧,并且与对应的所述雪崩光电二极管串联地电连接;和

焊盘电极,其配置于所述半导体基板的所述第一主面侧,并且与所述多个灭弧电阻电连接,

所述多个雪崩光电二极管的所述受光区域在每个所述像素中二维排列,

在所述半导体基板形成有在所述第一主面开口的沟槽,

从与所述第一主面正交的方向观察时,所述沟槽在每个所述像素包围包含所述受光区域的至少一个区域,

各所述信号处理部是通过对应的所述焊盘电极而与所述多个雪崩光电二极管电连接,并且输出与来自所述多个雪崩光电二极管的输出信号对应的信号的前置电路,

所述电路基板所具有的所述多个信号处理部的数量比各所述像素中的所述受光区域的数量多,

由各所述像素中的所述沟槽包围的区域的数量为该像素中的所述受光区域的数量以下,

所述第二主面是向所述半导体基板入射的光的入射面。

2. 根据权利要求1所述的背面入射型半导体光检测装置,其特征在于:

所述沟槽贯通所述半导体基板,在所述第二主面开口。

3. 根据权利要求1或2所述的背面入射型半导体光检测装置,其特征在于:

所述焊盘电极以从与所述第一主面正交的方向观察时与所述像素所具有的所述多个雪崩光电二极管全部重叠的方式配置于所述第一主面侧。

4. 根据权利要求1~3中任一项所述的背面入射型半导体光检测装置,其特征在于:

从与所述第一主面正交的方向观察时,所述沟槽在每个所述像素包围形成有该像素的区域。

5. 根据权利要求1~4中任一项所述的背面入射型半导体光检测装置,其特征在于:

从与所述第一主面正交的方向观察时,所述沟槽在每个所述像素包围各所述受光区域。

6. 根据权利要求1~5中任一项所述的背面入射型半导体光检测装置,其特征在于:

各所述信号处理部具有通过对应的所述焊盘电极而与所述多个雪崩光电二极管电连接,并且输出与来自所述多个雪崩光电二极管的输出信号对应的信号的电流镜电路。

7. 根据权利要求6所述的背面入射型半导体光检测装置,其特征在于:

各所述信号处理部还具有插入于对应的所述焊盘电极与所述电流镜电路之间,并且通

过对应的所述焊盘电极输入来自所述多个雪崩光电二极管的输出信号的栅极接地电路，所述电流镜电路中输入来自所述栅极接地电路的输出信号。

8. 根据权利要求6或7所述的背面入射型半导体光检测装置,其特征在於:
各所述信号处理部还具有输入来自所述电流镜电路的输出信号的比较器。

背面入射型半导体光检测装置

技术领域

[0001] 本发明涉及背面入射型半导体光检测装置。

背景技术

[0002] 公知的是具有多个像素和多个信号处理部的半导体光检测装置(例如,参照专利文献1及2)。多个像素被二维排列。各像素包含光电二极管。多个信号处理部对来自对应的像素的输出信号进行处理。

[0003] 现有技术文献

[0004] 专利文献

[0005] 专利文献1:日本特开2005-265607号公报。

[0006] 专利文献2:日本特开2006-332796号公报。

发明内容

[0007] 发明所要解决的技术问题

[0008] 为了检测微弱光,考虑由以盖革模式进行动作的雪崩光电二极管构成二维排列的各个像素。在以盖革模式进行动作的雪崩光电二极管上施加击穿电压以上的反向电压。因此,以盖革模式进行动作的雪崩光电二极管具有比像素大小相同的一般的光电二极管更高的光灵敏度。

[0009] 然而,在盖革模式型的雪崩光电二极管中可能发生雪崩倍增引起的发光。因此,在多个雪崩光电二极管接近地配置的情况下,可能会接收到相邻配置的雪崩光电二极管所发出的光。该情况下,可能会从半导体光检测装置输出受到雪崩光电二极管自身的发光的影响的检测结果。这样,可能会产生相邻配置的雪崩光电二极管所发出的光的受光引起的串扰。为了抑制该串扰,越扩展彼此相邻的雪崩光电二极管间距,则开口率越低。

[0010] 本发明的一方式的目的在于,提供能够确保微弱光的检测精度的背面入射型半导体光检测装置。

[0011] 用于解决问题的技术方案

[0012] 本发明的一方式是一种背面入射型半导体光检测装置,其包括光检测基板和与光检测基板连接的电路基板。光检测基板具有包括彼此对置的第一主面及第二主面的半导体基板,并且具有在半导体基板上二维排列的多个像素。电路基板具有对来自对应的像素的输出信号进行处理的多个信号处理部。光检测基板在每个像素具有多个雪崩光电二极管、多个灭弧电阻、焊盘电极。多个雪崩光电二极管构成为以盖革模式进行动作。焊盘电极与多个灭弧电阻电连接。多个雪崩光电二极管分别具有设置于半导体基板的第一主面侧的受光区域。多个灭弧电阻配置于半导体基板的第一主面侧,并且与对应的雪崩光电二极管串联电连接。焊盘电极配置于所述半导体基板的第一主面侧。多个雪崩光电二极管的受光区域在每个像素二维排列。在半导体基板上,沟槽在第一主面开口。从与第一主面正交的方向观察时,沟槽在每个像素包围包含受光区域的至少一个区域。各信号处理部是通过对应的焊

盘电极而与多个雪崩光电二极管电连接的前置电路。前置电路输出与来自多个雪崩光电二极管的输出信号对应的信号。电路基板所具有的多个信号处理部的数量比各像素中的受光区域的数量多。由各像素中的沟槽包围的区域的数量为该像素中的受光区域的数量以下。第二主面是向半导体基板入射的光的入射面。

[0013] 在该一方式中,在所述半导体基板的第一主面侧形成有沟槽。在与第一主面正交的方向观察时,沟槽在每个像素包围包含受光区域的至少一个区域。由各像素中的沟槽包围的区域的数量为该像素中的受光区域的数量以下。该情况下,能够通过沟槽来抑制由相邻配置的雪崩光电二极管发出的光的受光引起的串扰的发生,并且能够确保开口率。因此,所述的背面入射型半导体光检测装置能够确保微弱光的检测精度。

[0014] 在该一方式中,沟槽也可以贯通所述半导体基板而在第二主面开口。该情况下,能够进一步抑制由相邻配置的雪崩光电二极管发出的光的受光引起的串扰的发生。

[0015] 在该一方式中,焊盘电极也可以以从与第一主面正交的方向观察时与像素具有的多个雪崩光电二极管全部重叠的方式配置于第一主面侧。该情况下,能够抑制入射到光检测基板的光从第一主面的出射。其结果能够提高对波长较长的光的灵敏度。

[0016] 在该一方式中,沟槽也可以在每个像素包围形成有该像素的区域。该情况下,在不同的像素间,能够通过沟槽来抑制由相邻配置的雪崩光电二极管发出的光的受光引起的串扰的发生。

[0017] 在该一方式中,沟槽也可以在每个像素包围各受光区域。该情况下,能够通过沟槽来抑制各像素所含的雪崩光电二极管间的所述串扰的发生。在各受光区域,耗尽层的扩展在与第一主面平行的方向变得均匀,各像素内的光检测特性能够变得均匀。

[0018] 发明效果

[0019] 本发明的一方式能够提供确保了微弱光的检测精度的背面入射型光检测装置。

附图说明

[0020] 图1是表示一实施方式的背面入射型半导体光检测装置的概略立体图。

[0021] 图2是背面入射型半导体光检测装置的分解立体图。

[0022] 图3是光检测基板的概略俯视图。

[0023] 图4是光检测基板的概略放大图。

[0024] 图5是光检测基板的概略放大图。

[0025] 图6是本实施方式的变形例的背面入射型半导体光检测装置的光检测基板的概略放大图。

[0026] 图7是本实施方式的变形例的背面入射型半导体光检测装置的光检测基板的概略放大图。

[0027] 图8是表示背面入射型半导体光检测装置的剖面结构的图。

[0028] 图9是表示本实施方式的变形例的背面入射型半导体光检测装置的剖面结构的图。

[0029] 图10是表示本实施方式的变形例的背面入射型半导体光检测装置的剖面结构的图。

[0030] 图11是背面入射型半导体光检测装置的电路图。

[0031] 图12是本实施方式的变形例的背面入射型半导体光检测装置的电路图。

[0032] 图13是表示电路基板结构的图。

具体实施方式

[0033] 以下,参照附图,对本发明的实施方式进行详细说明。此外,在说明中,相同要素或具有相同功能的要素使用同一符号,省略重复的说明。

[0034] 首先,参照图1及图2,说明本实施方式的背面入射型半导体光检测装置的结构。图1是表示本实施方式的背面入射型半导体光检测装置的概略立体图。图2是图1所示的背面入射型半导体光检测装置的分解立体图。

[0035] 背面入射型半导体光检测装置1如图1及图2所示,包括光检测基板10、电路基板20和玻璃基板30。电路基板20与光检测基板10对置。玻璃基板30与光检测基板10对置。光检测基板10配置于电路基板20与玻璃基板30之间。在本实施方式中,与光检测基板10、电路基板20和玻璃基板30的各主面平行的面是XY轴平面,并且,与各主面正交的方向是Z轴方向。

[0036] 光检测基板10具有俯视时呈矩形形状的半导体基板50。半导体基板50由Si构成,是P型的半导体基板。半导体基板50具有彼此对置的主面1Na和主面1Nb。P型是第一导电型的一例。第二导电型的一例是N型。主面1Na是向半导体基板50入射的光的入射面。

[0037] 如图2所示,光检测基板10具有多个像素U。多个像素U在半导体基板50上呈矩阵状二维地排列。背面入射型半导体光检测装置1输出与由多个像素U检测的光对应的信号。在本实施方式中,像素U的数量为“1024(32×32)”。像素U间的中心距WU在行方向和列方向上为10~500 μm ,作为一例为100 μm 。行方向为X轴方向,列方向为Y轴方向。

[0038] 玻璃基板30具有彼此对置的主面30a和主面30b。玻璃基板30俯视时呈矩形形状。主面30b与半导体基板50的主面1Na对置。主面30a和主面30b是平坦的。玻璃基板30和光检测基板10通过光学粘接剂0A光学性地连接。玻璃基板30也可以直接形成在光检测基板10上。

[0039] 电路基板20具有彼此对置的主面20a和主面20b。电路基板20俯视时呈矩形形状。光检测基板10与电路基板20连接。主面20a与主面1Nb对置。

[0040] 电路基板20构成例如ASIC(Application Specific Integrated Circuit,专用集成电路)。电路基板20如图2所示,具有多个信号处理部SP。多个信号处理部SP二维地排列于电路基板20的主面20a侧。各信号处理部SP通过凸点电极BE与光检测基板10电连接。

[0041] 半导体基板50的侧面1Nc、玻璃基板30的侧面30c和电路基板20的侧面20c齐面。即,俯视时,半导体基板50的外缘、玻璃基板30的外缘和电路基板20的外缘一致。半导体基板50的外缘、玻璃基板30的外缘和电路基板20的外缘也可以不一致。例如,俯视时,电路基板20的面积也可以比半导体基板50和玻璃基板30各自的面积大。该情况下,电路基板20的侧面20c位于比半导体基板50的侧面1Nc和玻璃基板30的侧面30c靠XY轴平面方向的外侧。

[0042] 接着,参照图3~图5,说明光检测基板10的结构。图3是从与主面1Nb正交的方向观察时光检测基板10的主面1Nb的图。与主面1Nb正交的方向相当于Z轴方向。图4表示与各像素U对应地设置焊盘电极PE1和凸点电极BE的区域。图5表示排除了比后述的电极E2靠上的层的状态的一个像素U。即,图5中排除位于比电极E2靠电路基板20侧的层。光检测基板10具有以盖革模式进行动作的多个雪崩光电二极管APD、多个灭弧电阻21和焊盘电极PE1、PE2。

在光检测基板10上在每个像素设置有以盖革模式进行动作的多个雪崩光电二极管APD、多个灭弧电阻21和至少一个焊盘电极PE1。在本实施方式中,在每个像素U设置有一个焊盘电极PE1。

[0043] 多个雪崩光电二极管APD在半导体基板50上二维排列。各雪崩光电二极管APD具有接受从主面1Na侧入射的光的受光区域S。受光区域S设置于半导体基板50的主面1Nb侧。如图4及图5所示,在光检测基板10中,各像素U具有多个受光区域S。多个受光区域S在各像素U中被二维排列。一个像素U内的受光区域S的中心距WS在行方向及列方向上为5~50 μm ,作为一例为25 μm 。受光区域S是根据入射光产生电荷的电荷发生区域。电荷发生区域相当于光感应区域。即,受光区域S是光检测区域。

[0044] 如图5所示,各受光区域S从Z轴方向观察时呈矩形形状。在半导体基板50上,从Z轴方向观察时,沟槽13在每个像素U包围包含受光区域S的至少一个区域 α 。由各像素U中的沟槽13包围的区域 α 的数量为各像素U中的受光区域S的数量以下。在本实施方式中,沟槽13以从Z轴方向观察时在每个像素U包围各受光区域S的整周的方式形成于主面1Nb侧。换言之,沟槽13以从Z轴方向观察时通过各受光区域S之间的方式呈格子状地设置。在图5所示的例子中,各像素U中的受光区域S的数量为16个,由各像素U中的沟槽13包围的区域 α 的数量为16个。在本实施方式中,由各像素U中的沟槽13包围的区域 α 的数量与各像素U中的受光区域S的数量相同。沟槽13在主面1Nb开口。由沟槽13包围的区域 α 与受光区域S同样,从Z轴方向观察时呈矩形形状。

[0045] 沟槽13也可以以从Z轴方向观察时在每个像素U包围多个受光区域S的方式形成于主面1Nb侧。例如,沟槽13如图6所示,也可以集中包围构成一个像素U的全部的受光区域S。换言之,沟槽13也可以未形成于构成一个像素U的多个受光区域S之间,而以包围形成一个像素U的区域的整周的方式形成。在图6所示例子中,各像素U中的受光区域S的数量为16个,沟槽13集中包围16个的受光区域S。因此,由各像素U中的沟槽13包围的区域 α 的数量为1个。该情况下,由各像素U中的沟槽13包围的区域 α 的数量比各像素U中的受光区域S的数量少。图6是本实施方式的变形例的背面入射型半导体光检测装置的光检测基板的概略放大图,表示一个像素U。

[0046] 沟槽13也可以在各像素U中集中包围任意数量的受光区域S。例如,沟槽13也可以设置为从Z轴方向观察时从图6所示的结构再将各像素U一分为四。该情况下,沟槽13由各像素U中的沟槽13包围的区域 α 的数量为4个,在各区域 α 集中包围4个受光区域S。该情况下,由各像素U中的沟槽13包围的区域 α 的数量比各像素U中的受光区域S的数量少。

[0047] 光检测基板10在每个像素U具有多个电极E1、电极E2。各电极E1与对应的受光区域S连接。电极E1配置于半导体基板50的主面1Nb侧,向受光区域S的外侧延伸。电极E1与灭弧电阻21连接。电极E1将彼此对应的受光区域S和灭弧电阻21连接。电极E1具有与受光区域S连接的端部、与灭弧电阻21连接的端部。

[0048] 各灭弧电阻21配置于半导体基板50的主面1Nb侧。灭弧电阻21沿着受光区域S的外缘延伸。各灭弧电阻21通过电极E1与对应的雪崩光电二极管APD的受光区域S串联电连接。灭弧电阻21构成无源灭弧电路。灭弧电阻21与电极E1和电极E2连接。灭弧电阻21具有与电极E1连接的端部和与电极E2连接的端部。

[0049] 电极E2以从Z轴方向观察时通过一个像素U所含的多个受光区域S之间的方式呈格

子状地设置。从Z轴方向观察时,受光区域S由电极E2包围。电极E2通过电极E1及灭弧电阻21而与一个像素U所含的全部的受光区域S电连接。电极E2与对应于像素U的焊盘电极PE1连接。在本实施方式中,电极E2与位于对应的像素U的中央的焊盘电极PE1连接。通过以上的结构,一个像素U所含的全部的灭弧电阻21通过电极E2而与一个焊盘电极PE1并联电连接。各焊盘电极PE1通过对应的像素U所含的多个雪崩光电二极管APD、电极E1、灭弧电阻21及电极E2电连接。换言之,各焊盘电极PE1通过对应的像素U所含的多个受光区域S、电极E1、灭弧电阻21及电极E2电连接。

[0050] 从Z轴方向观察时,多个焊盘电极PE1位于二维排列有多个像素U的区域。各焊盘电极PE1以从Z轴方向观察时与对应的像素U所具有的多个雪崩光电二极管APD中至少一个雪崩光电二极管APD重叠的方式配置于主面1Nb侧。在本实施方式中,如图4所示,各焊盘电极PE1为矩形形状,与一个像素U所具有的16个雪崩光电二极管APD中位于像素U的中央的四个雪崩光电二极管APD重叠的方式配置。从Z轴方向观察时,凸点电极BE配置于各焊盘电极PE1的中央。

[0051] 在本实施方式中,各焊盘电极PE1与从Z轴方向观察时包围位于各像素U的中央的四个受光区域S的电极E2相接。焊盘电极PE1如图7所示,也可以与像素U所具有的多个雪崩光电二极管APD全部相接。该情况下,各焊盘电极PE1例如也可以以从Z轴方向观察时与像素U所具有的多个雪崩光电二极管APD全部重叠的方式配置于主面1Nb侧。图7是本实施方式的背面入射型半导体光检测装置的光检测基板的概略放大图。

[0052] 焊盘电极PE2在主面1Nb侧与配置有多个像素U的区域分开配置。焊盘电极PE2是用于从主面1Na侧对雪崩光电二极管APD施加电压的共用电极。在本实施方式中,如图3所示,焊盘电极PE2为矩形形状,配置于主面1Nb的四角。焊盘电极PE2上也配置有凸点电极BE。

[0053] 接着,参照图8,说明本实施方式的背面入射型半导体光检测装置1的结构。图8表示背面入射型半导体光检测装置的剖面结构。

[0054] 各雪崩光电二极管APD具有P型的第一半导体区域PA、P型的第二半导体区域PB、N型的第三半导体区域NA。第一半导体区域PA位于半导体基板50的主面1Nb侧。第二半导体区域PB位于半导体基板50的主面1Na侧。第三半导体区域NA形成于第一半导体区域PA内。第二半导体区域PB的杂质浓度比第一半导体区域PA的杂质浓度高。受光区域S由第一半导体区域PA和第三半导体区域NA形成。各雪崩光电二极管APD从主面1Na侧起以作为第二半导体区域PB的P⁺层、作为第一半导体区域PA的P⁻层、作为第三半导体区域NA的N⁺层的顺序构成。

[0055] 在半导体基板50上以包围第三半导体区域NA的方式形成有沟槽13。如图8所示,沟槽13沿Z轴方向贯通第一半导体区域PA,到达第二半导体区域PB。在沟槽13中配置有芯材13a。芯材13a由高熔点金属构成。芯材13a例如由钨构成。沟槽13的表面由具有比第一半导体区域PA高的杂质浓度的P型的半导体层15构成。即,芯材13a在半导体基板50内被半导体层15覆盖。

[0056] 在第一半导体区域PA、第三半导体区域NA及沟槽13之上配置有绝缘层L1。灭弧电阻21由绝缘层L1覆盖。电极E2配置于绝缘层L1上,由绝缘层L2覆盖。焊盘电极PE1配置于绝缘层L2上。绝缘层L2由焊盘电极PE1及钝化层L3覆盖。钝化层L3还覆盖焊盘电极PE1的一部分。

[0057] 灭弧电阻21通过电极E1与第三半导体区域NA连接。灭弧电阻21通过连接部C1与对

应的电极E2连接。电极E2通过连接部C2与对应的焊盘电极PE1连接。焊盘电极PE1在从钝化层L3露出的部分与凸点电极BE连接。

[0058] 在本实施方式中,在第二半导体区域PB上即主面1Na上配置有光学粘接剂OA。玻璃基板30通过光学粘接剂OA与半导体基板50接合。光学粘接剂OA例如是具有光透射性的树脂。

[0059] 电极E1、E2、焊盘电极PE1、PE2、连接部C1及连接部C2由金属构成。电极E1、E2、焊盘电极PE1、PE2、连接部C1及连接部C2例如由铝(Al)构成。在半导体基板50由Si构成的情况下,作为电极材料,除铝以外,例如由铜(Cu)构成。电极E1、E2、焊盘电极PE1、连接部C1及连接部C2也可以一体形成。电极E1、E2、焊盘电极PE1、连接部C1及连接部C2通过例如溅射法形成。

[0060] 在Si用于半导体基板50的材料中的情况下,III族元素用作P型杂质,V族元素用作N型杂质。作为P型杂质的III族元素,例如为B。作为N型杂质的V族元素,例如为P或As。作为半导体的导体型的N型和P型相互置换的元件也与光检测基板10同样,作为背面入射型半导体光检测装置发挥功能。这些杂质的添加法使用例如扩散法或离子注入法。

[0061] 绝缘层L1、L2及钝化层L3例如由SiO₂、SiN或树脂构成。热氧化法、溅射法、CVD法、或树脂涂层法用作绝缘层L1、L2及钝化层L3的形成方法。

[0062] 电路基板20通过凸点电极BE与焊盘电极PE1电连接。各信号处理部SP具有与焊盘电极PE1对应配置的电极,该电极通过凸点电极BE与对应的焊盘电极PE1电连接。从各雪崩光电二极管APD输出的信号通过电极E1、灭弧电阻21、电极E2、焊盘电极PE1及凸点电极BE导入对应的信号处理部SP。

[0063] 凸点电极BE经由未图示的UBM(Under Bump Metal:凸点下金属层),形成于焊盘电极PE1。UBM由与凸点电极BE电及物理性地连接的优异的材料构成。UBM例如通过无电解镀敷法形成。凸点电极BE例如通过搭载焊球的手法、印刷法或电解镀敷形成。凸点电极BE例如由焊料或钎构成。

[0064] 接着,参照图9,对本实施方式的变形例的背面入射型半导体光检测装置的结构进行说明。图9是表示本实施方式的变形例的背面入射型半导体光检测装置的剖面结构的图。图9所示的光检测基板10A在以下的方面与图8所示的光检测基板10不同。光检测基板10A不具有电极E2、连接部C2及绝缘层L2。焊盘电极PE1以从Z轴方向观察时与像素U所具有的多个雪崩光电二极管APD全部重叠的方式配置于主面1Nb侧。在图9所示的光检测基板10A上,灭弧电阻21不通过电极E2而通过连接部C1与焊盘电极PE1连接。在该结构中,例如与一个像素U连接的全部的灭弧电阻21通过连接部C1与焊盘电极PE1连接。

[0065] 接着,参照图10,对本实施方式的变形例的背面入射型半导体光检测装置的结构进行说明。图10是表示本实施方式的变形例的背面入射型半导体光检测装置的剖面结构的图。图10所示的光检测基板10B在以下方面与图8所示的光检测基板10不同。沟槽13贯通半导体基板50在主面1Na开口。电极E3通过连接部C3与配置于沟槽13的芯材13a连接。电极E3与焊盘电极PE2电连接,并且通过连接部C3及芯材13a还与第二半导体区域PB电连接。

[0066] 接着,参照图2及图11,说明本实施方式的电路基板的结构。图11表示背面入射型半导体光检测装置1的电路结构。

[0067] 如图2所示,电路基板20具有多个信号处理部SP。多个信号处理部SP二维排列在电

路基板20的主面20a侧。信号处理部SP是在向与背面入射型半导体光检测装置1连接的后段电路输出信号的前阶段,处理来自对应的雪崩光电二极管APD的信号的前置电路。

[0068] 在后段电路中,因为后段电路所具有的无源元件而可能会使背面入射型半导体光检测装置1的输出脉冲劣化。信号处理部SP构成为将来自各雪崩光电二极管APD的输出信号的脉冲波形传递到后段电路。信号处理部SP为低阻抗,且具有高的频率响应。信号处理部SP将各雪崩光电二极管APD的输出信号的高速的上升传递到后段电路。因此,背面入射型半导体光检测装置1的输出脉冲的劣化被抑制。信号处理部SP的数量比各像素U所具有的多个受光区域S的数量多。在本实施方式中,信号处理部SP的数量为“1024”,各像素U所具有的受光区域S的数量为“16”。

[0069] 信号处理部SP具有与凸点电极BE电连接的输入端。通过灭弧电阻21、焊盘电极PE1及凸点电极BE向各信号处理部SP输入来自对应的像素U所具有的多个雪崩光电二极管APD的输出信号。各信号处理部SP处理被输入的输出信号。

[0070] 各信号处理部SP具有栅极接地电路31、电流镜电路34、比较器35。在本实施方式中,栅极接地电路31及电流镜电路34具有P沟道MOS FET (Metal-Oxide-Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)。

[0071] 栅极接地电路31被插入彼此对应的焊盘电极PE1与电流镜电路34之间。对应的凸点电极BE与栅极接地电路31所具有的FET的漏极串联电连接。通过对应的焊盘电极PE1向栅极接地电路31输入来自对应的像素U所具有的多个雪崩光电二极管APD的输出信号。恒流源32与凸点电极BE并联地与漏极电连接。电压源33与栅极接地电路31所具有的FET的栅极电连接。电流镜电路34的输入端子与栅极接地电路31所具有的FET的源极电连接。

[0072] 电流镜电路34与栅极接地电路31电连接。来自栅极接地电路31的输出信号被输入到电流镜电路34。多个雪崩光电二极管APD通过对应的焊盘电极PE1而与电流镜电路34电连接。与来自多个雪崩光电二极管APD的输出信号对应的信号被输入到电流镜电路34。电流镜电路34输出与被输入的来自多个雪崩光电二极管APD的输出信号对应的信号。

[0073] 电流镜电路34包括彼此成对的P沟道MOS FET34a、34b。栅极接地电路31的输出端子与FET34a的漏极电连接。FET34a的漏极及栅极短路。FET34a的栅极与FET34b的栅极电连接。FET34a及FET34b的源极接地。FET34b的漏极与电阻34c及比较器35的输入端子电连接。电阻34c与比较器35的输入端子并联地与FET34b的漏极电连接。电阻34c具有与FET34b的漏极电连接的端部、接地的端部。

[0074] 比较器35具有第一及第二输入端子、输出端子。比较器35的第一输入端子与电流镜电路34的输出端子(FET34b的漏极)电连接。电流镜电路34的输出信号输入到比较器35。可变电压源36与比较器35的第二输入端子电连接。电压源与比较器35的电源端子35a电连接。比较器35从输出端子输出与来自一个像素U所具有的多个雪崩光电二极管APD的输出信号对应的数字信号。

[0075] 在各雪崩光电二极管APD中,在N型和P型相互置换的情况下,各信号处理部SP也可以具有图12所示的电路结构。该情况下,雪崩光电二极管APD的极性相对于焊盘电极PE1反转。信号处理部SP具有电流镜电路44代替电流镜电路34。电流镜电路44具有彼此成对的N沟道MOS FET44a、44b。信号处理部SP具有栅极接地电路41代替栅极接地电路31。栅极接地电路41具有P沟道MOS FET。

[0076] 对应的凸点电极BE与栅极接地电路41具有的FET的漏极串联电连接。来自对应的像素U所具有的多个雪崩光电二极管APD的输出信号通过对应的焊盘电极PE1输入到栅极接地电路41。恒流源42与凸点电极BE并联地与漏极电连接。恒流源42和恒流源32的电流的方向反向。电压源33与栅极接地电路41所具有的FET的栅极电连接。电流镜电路44的输入端子与栅极接地电路41所具有的FET的源极电连接。

[0077] 电流镜电路44与栅极接地电路41电连接。来自栅极接地电路41的输出信号输入到电流镜电路44。多个雪崩光电二极管APD通过对应的焊盘电极PE1而与电流镜电路44电连接。与来自多个雪崩光电二极管APD的输出信号对应的信号输入到电流镜电路44。电流镜电路44输出与被输入的来自多个雪崩光电二极管APD的输出信号对应的信号。

[0078] 栅极接地电路41的输出端子与FET44a的漏极电连接。FET44a的漏极及栅极短路。FET44a的栅极与FET44b的栅极电连接。FET44a及FET44b的源极接地。FET44b的漏极与电阻44c及比较器35的输入端子电连接。电阻44c与比较器35的输入端子并联地与FET44b的漏极电连接。电阻44c具有与FET44b的漏极电连接的端部、接地的端部。

[0079] 接着,参照图11,说明本实施方式的背面入射型半导体光检测装置1的动作。

[0080] 在光检测基板10上,各雪崩光电二极管APD以盖革模式进行动作。在盖革模式下,在雪崩光电二极管APD的阳极和阴极之间施加比雪崩光电二极管APD的击穿电压大的反向电压。反向电压也被称为反向偏置电压。在本实施方式中,阳极为第一半导体区域PA,阴极为第三半导体区域NA。第一半导体区域PA通过第二半导体区域PB而与配置于半导体基板50的背面侧的电极(图示省略)电连接。背面侧即为主面1Na侧。配置于半导体基板50的背面侧的电极与焊盘电极PE2电连接。第三半导体区域NA与电极E1电连接。例如,通过焊盘电极PE2在第一半导体区域PA上施加负电位,通过电极E1在第三半导体区域NA上施加正电位。这些电位的极性是相对的。此外,在图10所示的结构中,通过焊盘电极PE2、电极E3及芯材13a对第一半导体区域PA施加电位。

[0081] 当光(光子)入射到雪崩光电二极管APD时,在半导体基板内部进行光电转换而产生光电子。在第一半导体区域PA的PN交界面的附近区域,进行雪崩倍增,被放大的电子团通过第二半导体区域PB、配置于半导体基板50的背面侧的上述的电极,在电路基板20上流动。背面侧即为主面1Na侧。电子团通过凸点电极BE、焊盘电极PE1、电极E2、灭弧电阻21及电极E1从电路基板20流到第三半导体区域NA。即,通过电极E1、灭弧电阻21、电极E2、焊盘电极PE1及凸点电极BE,在电路基板20上检测出电流信号。换言之,当光(光子)入射到光检测基板10的任一受光区域S时,产生的光电子倍增,从凸点电极BE取出倍增的光电子产生的信号,输入到对应的信号处理部SP。信号处理部SP从输出端子输出与输入的信号对应的数字脉冲信号。

[0082] 如上所说明,在背面入射型半导体光检测装置1中,形成有在上述半导体基板50的主面1Nb开口的沟槽13。从与主面1Nb正交的方向观察时,沟槽13在每个像素U包围包含受光区域S的至少一个区域 α 。因此,通过沟槽13,能够在位于由沟槽13包围的区域 α 的受光区域S、该受光区域S配置的区域 α 外的受光区域S之间抑制串扰。例如,能够抑制由相邻配置的雪崩光电二极管APD所发出的光的受光引起的串扰。由各像素U中的沟槽13包围的区域 α 的数量为该像素U中的受光区域S的数以下。因此,能够通过沟槽13抑制上述串扰的发生,并且还能够确保开口率。因此,上述的背面入射型半导体光检测装置1能够确保微弱光的检测精

度。

[0083] 在图10所示的背面入射型半导体光检测装置1中,沟槽13贯通上述半导体基板50在主面1Na开口。该情况下,能够进一步抑制由相邻配置的雪崩光电二极管APD所发出的光的受光引起的串扰的发生。

[0084] 在图6所示的背面入射型半导体光检测装置1中,焊盘电极PE1以从Z轴方向观察时与像素U所具有的多个雪崩光电二极管APD全部重叠的方式配置于主面1Nb侧。因此,能够抑制入射到光检测基板10的光从主面1Nb的出射。其结果,能够提高对波长较长的光的灵敏度。

[0085] 在背面入射型半导体光检测装置1中,沟槽13在每个像素U,包围形成有该像素U的区域 α 。因此,在不同的像素U间,能够通过沟槽13来抑制上述串扰的发生。

[0086] 在背面入射型半导体光检测装置1中,沟槽13在每个像素U包围各受光区域S。该情况下,能够通过沟槽13来抑制各像素U所含的雪崩光电二极管APD间的上述串扰的发生。在各受光区域S,耗尽层的扩展在与主面1Nb平行的方向变得均匀,各像素U内的光检测特性变得均匀。

[0087] 在各像素U中的光灵敏度低的情况下,微弱光的成像是困难的。在像素U的受光面积大的情况下,与像素U的受光面积小的情况相比确保像素U中的光灵敏度。作为成像对象的微弱光包括例如单光子。然而,在像素U的受光面积大的情况下,可能会产生以下的问题。由于难以缩小像素U间的中心距,故而在成像时不能确保充分的析像度。由于在各像素U中易接受背景光,故而背景光的受光量大。在背景光的受光量相对于检测对象即微弱光的受光量的比率大的情况下,难以切割背景光的成分。由于光电二极管中的PN结容量大,故而接受微弱光后至输出信号的响应速度慢。

[0088] 为了提高为检测微弱光而与光电二极管连接的运算放大器电路的增益,运算放大器电路中的响应速度的降低或供给电力的增加不可避免。在运算放大器电路的响应速度降低的情况下,输入信号的上升的陡度可能无法正确地传递到与运算放大器电路连接的后段电路。在运算放大器电路的供给电力增加的情况下,装置整体上的消耗电力变得巨大。

[0089] 在背面入射型半导体光检测装置1中,光检测基板10在二维排列的每个像素U具有以盖革模式进行动作的多个雪崩光电二极管APD。多个信号处理部SP的数量比各像素U的受光区域S的数量多。在背面入射型半导体光检测装置1中,通过各雪崩光电二极管APD的内部倍增功能,与使用了一般的二极管的半导体光检测装置比较,各像素的光灵敏度提高。因此,背面入射型半导体光检测装置1即使在为了提高成像中的析像度而缩小各像素U的受光面积的情况下,也能够检测出在使用了一般的二极管的光检测装置中难以检测的微弱光。各像素U的雪崩光电二极管APD的数量比多个信号处理部SP的数量少。在背面入射型半导体光检测装置1中,与各像素U的雪崩光电二极管APD的数量为多个信号处理部SP的数量以上的光检测装置相比,与一个电流镜电路34、44电连接的雪崩光电二极管APD的数量少。因此,各电流镜电路34、44的负担减轻。

[0090] 背景光是对于微弱光的噪声。在各像素U的受光面积小的情况下,与各像素U的受光面积大的情况相比,由于背景光的受光量相对于微弱光的受光量的比率小,故而每个一个像素U的背景光的成分少。另外,在各像素U的受光面积小的情况下,各像素U的雪崩光电二极管APD的PN结容量的和也小。因此,从各雪崩光电二极管APD能够获得具有陡度上升的

输出信号。

[0091] 在背面入射型半导体光检测装置1中,各信号处理部SP具有电流镜电路34、44。在背面入射型半导体光检测装置1中,各雪崩光电二极管APD具有内部倍增功能,因此,在信号处理部SP不需要运算放大器电路进行的放大。电流镜电路34、44输出与来自多个雪崩光电二极管APD的输出信号对应的信号。电流镜电路34、44与运算放大器电路相比,省电力且响应速度快,且正确传递输入信号的信息。输入信号的信息例如包括信号波形。因此,电流镜电路34、44正确传递来自各雪崩光电二极管APD的输出信号的上升的陡度。其结果,背面入射型半导体光检测装置1检测微弱光且检测信号的时间分辨率高。

[0092] 在背面入射型半导体光检测装置1中,如上述,即使在各像素U的受光面积缩小的情况下,也能够检测在使用了一般的光电二极管的光检测装置中难以检测的微弱光。因此,在背面入射型半导体光检测装置1中能够增加像素数量。因此,背面入射型半导体光检测装置1的分辨率高。

[0093] 背面入射型半导体光检测装置1如上述,以高精度且省电力检测出微弱光。在背面入射型半导体光检测装置1中,具有电流镜电路34、44的信号处理部SP的数量比各像素U的受光区域S的数量多。在背面入射型半导体光检测装置1中,获得通过各雪崩光电二极管APD的内部倍增功能放大的信号,同时不会在电路中通过大电流而获得高频率响应特性。其结果,在背面入射型半导体光检测装置1中光检测特性的提高和高的动态范围的实现并存。光检测特性例如为光检测灵敏度、时间分辨率、空间分辨率。高精度即表示例如信号的S/N高且检测出微弱的信号,同时表示时间分辨率高。

[0094] 在光检测基板10上以M行N列配置有多个像素U。在电路基板20上,多个信号处理部SP与像素U的配置对应,以M行N列配置。M为2以上的整数,N为2以上的整数。背面入射型半导体光检测装置1如图13所示,具备行选择部61、列选择部63及读出部65。行选择部61、列选择部63及读出部65例如设置于电路基板20。信号处理部SP基于从行选择部61通过控制信号线接收到的控制信号,向读出信号线输出信号。从信号处理部SP输出的信号通过读出信号线输入到读出部65。行选择部61基于从控制部(未图示)输出的行选择信号,选择输出信号的行,向选择的行所含的信号处理部SP输出控制信号。行选择部61例如包含移位寄存器或随机访问解码器。读出部65基于从列选择部63通过控制信号线接收到的控制信号,依次输出从信号处理部SP输出的信号。列选择部63基于从控制部输出的列选择信号,选择输出信号的列,以输出选择的列的信号的方式向读出部65输出控制信号。从读出部65输出的信号通过输出口67从电路基板20输出。列选择部63例如包含移位寄存器或随机访问解码器。控制部可以设置于电路基板20,也可以设置于与电路基板20不同的基板。

[0095] 如上,在背面入射型半导体光检测装置1中,来自各像素U的输出通过对应的信号处理部SP被依次读出,且从背面入射型半导体光检测装置1的电路基板20输出。因此,背面入射型半导体光检测装置1构成具有以盖革模式进行动作的受光区域S的图象传感器。背面入射型半导体光检测装置1维持作为图象传感器的空间分辨率,并且具有动态范围。与此相对,在每个像素具有单一受光区域的单一光子雪崩二极管(SPAD)不具有动态范围。

[0096] 各信号处理部SP具有栅极接地电路31、41。栅极接地电路31、41插入于焊盘电极PE1与电流镜电路34、44之间。通过对应的焊盘电极PE1向栅极接地电路31、41输入来自多个雪崩光电二极管APD的输出信号。向电流镜电路34、44输入来自栅极接地电路31、41的输出

信号。栅极接地电路31、41的输入阻抗低于栅极接地电路以外的读出电路的输入阻抗。因此,栅极接地电路31、41正确地传递来自各雪崩光电二极管APD的输出信号的上升的陡度。其结果,各信号处理部SP更正确地传递来自各雪崩光电二极管APD的输出信号的上升的陡度。

[0097] 各信号处理部SP具有比较器35。向比较器35输入来自电流镜电路34、44的输出信号。因此,各信号处理部SP检测出输入到比较器35的信号中具有希望的脉冲波高的信号。通过比较器35适当去除例如暗计数等噪声。在本实施方式中,可变电压源36与比较器35的第二输入端子连接。通过可变电压源36,适当调整施加在第二输入端子的电压。因此,在信号处理部SP中,即使在噪声的脉冲波高根据环境光而变化的情况下,也能够检测出目的的信号。目的的信号具有高于噪声波高的波高值。

[0098] 在半导体基板50上,沟槽13以从Z轴方向观察时包围各受光区域S的整周的方式形成。因此,防止相邻的雪崩光电二极管APD间的干涉。例如,在以盖革模式进行动作的雪崩光电二极管中可能产生紧接着雪崩倍增的载体的再结合引起的发光。雪崩光电二极管APD可能会接受相邻配置的雪崩光电二极管APD发出的光。在背面入射型半导体光检测装置1中,通过沟槽13抑制雪崩光电二极管APD发出的光传递到相邻配置的雪崩光电二极管APD。

[0099] 以上,对本发明的优选的实施方式及变形例进行了说明,但本发明未必限定于上述的实施方式及变形例,在不脱离其主旨的范围内可进行各种变更。

[0100] 例如,背面入射型半导体光检测装置1也可以不具有比较器35。代替比较器35,背面入射型半导体光检测装置1也可以具有变换器。该情况下,来自电流镜电路34、44的输出信号输入到变换器。在背面入射型半导体光检测装置1具有变换器的情况下,背面入射型半导体光检测装置1的信号处理部SP检测去除了固定的脉冲波高以下的噪声的希望信号。

[0101] 栅极接地电路31、41也可以具有N沟道MOS FET和P沟道MOS FET的任一个。

[0102] 电流镜电路34所具有的FET34a、34b的尺寸也可以互不相同。电流镜电路44具有的FET44a、44b的尺寸也可以互不相同。在彼此成对的FET34a、34b、44a、44b的尺寸不同的情况下,可以在维持来自各雪崩光电二极管APD的输出信号的上升的陡度的同时,放大输出。该情况下,电流镜电路34、44可以构成放大电路。FET的尺寸是指栅极长。

[0103] 在上述的实施方式及变形例中,在每个受光区域S,沟槽13形成于半导体基板50。灭弧电阻21、焊盘电极PE1及电极E2也可以由一个绝缘层覆盖。

[0104] 在上述的实施方式及变形例中,示出雪崩光电二极管APD的一个层结构,但雪崩光电二极管APD的层结构不限于此。例如,第一半导体区域PA和第二半导体区域PB也可以具有互不相同的导电型。该情况下,PN结通过第一半导体区域PA和第二半导体区域PB形成。例如,第二半导体区域PB也可以由杂质浓度互不相同的多个半导体区域构成。例如,雪崩光电二极管APD也可以位于第一导电型的半导体区域和该第一导电型的半导体区域内,且具有与该第一导电型的半导体区域形成pn结的第二导电型的半导体区域。在该结构中,第二导电型的半导体区域是受光区域。第一导电型例如为N型。第二导电型例如为P型。

[0105] 在上述的实施方式及变形例中,光检测基板10和电路基板20通过凸点电极BE连接,但背面入射型半导体光检测装置1的结构不限于此。即,光检测基板10的焊盘电极PE1和电路基板20的信号处理部SP也可以不经由凸点电极BE而电连接。

[0106] 背面入射型半导体光检测装置1也可以不具备玻璃基板30。该情况下,也可以在半

导体基板50与玻璃基板30接合的状态下制造光检测基板10,之后从半导体基板50去除玻璃基板30。

[0107] 在本实施方式及变形例中,在每个像素U设置有一个焊盘电极PE1,但在每个像素U也可以设置多个焊盘电极PE1。该情况下,多个雪崩光电二极管APD与一个焊盘电极PE1电连接。例如,也可以是,一个像素U所具有的多个雪崩光电二极管APD的一部分与一个焊盘电极PE1连接,剩余的雪崩光电二极管APD与不同的焊盘电极PE1连接。该情况下,与一个像素U所具有的雪崩光电二极管APD的数量相比,该像素U所具有的焊盘电极PE1的数量少。该情况下,各像素U所具有的多个焊盘电极PE1与一个信号处理部SP电连接。

[0108] 信号处理部SP是不含电流镜电路34、44,而作为放大电路发挥功能的前置电路。

[0109] 产业上的可利用性

[0110] 本发明能够用于检测微弱光的背面入射型半导体光检测装置。

[0111] 符号说明

[0112] 1…背面入射型半导体光检测装置、10…光检测基板、20…电路基板、21…灭弧电阻、31、41…栅极接地电路、34、44…电流镜电路、35…比较器、50…半导体基板、1Na、1Nb、20a…主面、APD…雪崩光电二极管、S…受光区域、U…像素、PE1…焊盘电极、SP…信号处理部。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13