

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成20年12月18日(2008.12.18)

【公開番号】特開2006-178429(P2006-178429A)

【公開日】平成18年7月6日(2006.7.6)

【年通号数】公開・登録公報2006-026

【出願番号】特願2005-335195(P2005-335195)

【国際特許分類】

G 09 G 3/30 (2006.01)

G 09 G 3/20 (2006.01)

H 01 L 51/50 (2006.01)

【F I】

G 09 G 3/30 J

G 09 G 3/20 6 1 1 A

G 09 G 3/20 6 1 2 D

G 09 G 3/20 6 7 0 L

G 09 G 3/20 6 7 0 J

H 05 B 33/14 A

【手続補正書】

【提出日】平成20年10月31日(2008.10.31)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】半導体装置

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

オペアンプ、抵抗、及びバッファを有し、

前記オペアンプの第1の入力端子は、前記抵抗の一方の端子に電気的に接続され、

前記オペアンプの出力端子は、前記抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、

前記オペアンプの第2の入力端子は、前記バッファの高電源端子に電気的に接続されていることを特徴とする半導体装置。

【請求項2】

オペアンプ、抵抗、バッファ、及びバイポーラトランジスタを有し、

前記オペアンプの第1の入力端子は、前記抵抗の一方の端子に電気的に接続され、

前記オペアンプの出力端子は、前記バイポーラトランジスタのベースに電気的に接続され、

前記バイポーラトランジスタのエミッタは、前記抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、

前記オペアンプの第2の入力端子は、前記バッファの高電源端子に電気的に接続されていることを特徴とする半導体装置。

**【請求項 3】**

オペアンプ、抵抗、バッファ、及び発光素子を有し、  
前記オペアンプの第1の入力端子は、前記抵抗の一方の端子に電気的に接続され、  
前記オペアンプの出力端子は、前記抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、  
前記オペアンプの第2の入力端子は、前記バッファの高電源端子と、前記発光素子のアノードとに電気的に接続されていることを特徴とする半導体装置。

**【請求項 4】**

オペアンプ、抵抗、バッファ、発光素子、及びバイポーラトランジスタを有し、  
前記オペアンプの第1の入力端子は、前記抵抗の一方の端子に電気的に接続され、  
前記オペアンプの出力端子は、前記バイポーラトランジスタのベースに電気的に接続され、  
前記バイポーラトランジスタのエミッタは、前記抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、  
前記オペアンプの第2の入力端子は、前記バッファの高電源端子と、前記発光素子のアノードとに電気的に接続されていることを特徴とする半導体装置。

**【請求項 5】**

オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、及びバッファを有し、  
前記オペアンプの第1の入力端子は、前記第1の抵抗の一方の端子と、前記第2の抵抗の一方の端子とに電気的に接続され、  
前記オペアンプの第2の入力端子は、前記第3の抵抗の一方の端子と、前記第4の抵抗の一方の端子とに電気的に接続され、  
前記オペアンプの出力端子は、前記第2の抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、  
前記第1の抵抗の他方の端子は、第1の配線に電気的に接続され、  
前記第3の抵抗の他方の端子は、第2の配線に電気的に接続され、  
前記第4の抵抗の他方の端子は、第3の配線に電気的に接続され、  
前記第2の配線は、前記バッファの高電源端子に電気的に接続されていることを特徴とする半導体装置。

**【請求項 6】**

オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、バッファ、及びバイポーラトランジスタ、を有し、  
前記オペアンプの第1の入力端子は、前記第1の抵抗の一方の端子と、前記第2の抵抗の一方の端子とに電気的に接続され、  
前記オペアンプの第2の入力端子は、前記第3の抵抗の一方の端子と、前記第4の抵抗の一方の端子とに電気的に接続され、  
前記オペアンプの出力端子は、前記バイポーラトランジスタのベースに電気的に接続され、  
前記バイポーラトランジスタのコレクタは、第4の配線に電気的に接続され、  
前記バイポーラトランジスタのエミッタは、前記第2の抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、  
前記第1の抵抗の他方の端子は、第1の配線に電気的に接続され、  
前記第3の抵抗の他方の端子は、第2の配線に電気的に接続され、  
前記第4の抵抗の他方の端子は、第3の配線に電気的に接続され、  
前記第2の配線は、前記バッファの高電源端子に電気的に接続されることを特徴とする半導体装置。

**【請求項 7】**

オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、バッファ、及び発光素子を有し、

前記オペアンプの第1の入力端子は、前記第1の抵抗の一方の端子と、前記第2の抵抗の一方の端子とに電気的に接続され、

前記オペアンプの第2の入力端子は、前記第3の抵抗の一方の端子と、前記第4の抵抗の一方の端子とに電気的に接続され、

前記オペアンプの出力端子は、前記第2の抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、

前記第1の抵抗の他方の端子は、第1の配線に電気的に接続され、

前記第3の抵抗の他方の端子は、第2の配線に電気的に接続され、

前記第4の抵抗の他方の端子は、第3の配線に電気的に接続され、

前記第2の配線は、前記バッファの高電源端子と、前記発光素子のアノードとに電気的に接続されていることを特徴とする半導体装置。

**【請求項8】**

オペアンプ、第1の抵抗、第2の抵抗、第3の抵抗、第4の抵抗、バッファ、発光素子及びバイポーラトランジスタ、を有し、

前記オペアンプの第1の入力端子は、前記第1の抵抗の一方の端子と、前記第2の抵抗の一方の端子とに電気的に接続され、

前記オペアンプの第2の入力端子は、前記第3の抵抗の一方の端子と、前記第4の抵抗の一方の端子とに電気的に接続され、

前記オペアンプの出力端子は、前記バイポーラトランジスタのベースに電気的に接続され、

前記バイポーラトランジスタのコレクタは、第4の配線に電気的に接続され、

前記バイポーラトランジスタのエミッタは、前記第2の抵抗の他方の端子と、前記バッファの低電源端子とに電気的に接続され、

前記第1の抵抗の他方の端子は、第1の配線に電気的に接続され、

前記第3の抵抗の他方の端子は、第2の配線に電気的に接続され、

前記第4の抵抗の他方の端子は、第3の配線に電気的に接続され、

前記第2の配線は、前記バッファの高電源端子と、前記発光素子のアノードとに電気的に接続されることを特徴とする半導体装置。