

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-15339

(P2010-15339A)

(43) 公開日 平成22年1月21日(2010.1.21)

(51) Int.Cl.	F I	テーマコード (参考)
G 0 6 F 17/50 (2006.01)	G O 6 F 17/50 6 6 4 A	5 B 0 4 6
	G O 6 F 17/50 6 5 4 M	
	G O 6 F 17/50 6 7 2 A	

審査請求 未請求 請求項の数 13 O L (全 19 頁)

(21) 出願番号	特願2008-174004 (P2008-174004)	(71) 出願人	000005049
(22) 出願日	平成20年7月2日 (2008.7.2)		シャープ株式会社
			大阪府大阪市阿倍野区長池町2番2号
		(74) 代理人	100078282
			弁理士 山本 秀策
		(74) 代理人	100062409
			弁理士 安村 高明
		(74) 代理人	100107489
			弁理士 大塩 竹志
		(72) 発明者	岡田 和久
			大阪府大阪市阿倍野区長池町2番2号
			シャープ株式会社内
		Fターム(参考)	5B046 AA08 BA02 JA01


(54) 【発明の名称】 動作合成装置、動作合成方法、プログラム、記録媒体、および半導体集積回路の製造方法

(57) 【要約】

【課題】動作合成装置において、ループをパイプライン化したときに、回路が正しく動作するかどうかを動作合成システムが判断することを可能とし、正しく動作しないと判断したときには、動作記述のどこを修正すればよいかを設計者に知らせることを可能とする。

【解決手段】動作記述からデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成装置1000において、ループ処理をパイプライン化することによりスケジューリング制約違反が生じるかどうかを検出する手段805を備えた。

【選択図】図1



【特許請求の範囲】**【請求項 1】**

回路で実行される演算処理のアルゴリズムを記述した動作記述から、各種演算処理を行う演算処理部を示す各節点と、該節点間でのデータの流れを示す入出力枝とを含むデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成装置であって、

複数の節点を含むループ処理をパイプライン化したデータフローグラフを作成する動作合成手段と、

該ループ処理のパイプライン化により該データフローグラフのスケジューリング制約違反が発生するか否かを検出するスケジューリング違反検出手段とを備えた動作合成装置。

10

【請求項 2】

請求項 1 に記載の動作合成装置において、

前記ループ処理における第 1 節点で生成した値を、該ループ処理の n 回後の繰り返し時に、該ループ処理における第 2 節点で使用する時、該ループ処理の繰り返し時間間隔であるスループットの値を t_p として、該第 1 節点での演算開始から該第 2 節点での演算開始までに必要な時間である重みに対して $t_p \times n$ の値を減算して繰り返し間制約を生成する繰り返し間制約生成手段を備えた動作合成装置。

【請求項 3】

請求項 2 に記載の動作合成装置において、

前記繰り返し間制約生成手段で生成した繰り返し間制約を含む、演算の順序と時間関係を表す制約グラフ中に、前記重みの合計が正である閉ループがあるか否かの判断により制約違反があるかを判断する制約違反検出手段を備えた動作合成装置。

20

【請求項 4】

請求項 2 に記載の動作合成装置において、

生成した繰り返し間制約枝のうち 1 つを前記制約グラフから削除し、該削除により制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、あるいは該削除後に制約違反があれば、別の繰り返し間制約枝を該制約グラフから削除する処理の繰り返しにより、スケジューリング制約違反の原因箇所を検出する原因箇所検出手段を備えた動作合成装置。

【請求項 5】

請求項 1 の動作合成装置において、

前記スケジューリング制約違反の原因となっている繰り返し間制約枝に対して、前記重みを 1 減らし、該重み削減により、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、あるいは、該重み削減後に制約違反がまだあるならば、さらに重みを 1 減らす処理の繰り返しにより、スケジューリング制約違反量を検出する制約違反量検出手段を備えた動作合成装置。

30

【請求項 6】

回路で実行される演算処理のアルゴリズムを記述した動作記述から、各種演算処理を行う演算処理部を示す各節点と、該節点間でのデータの流れを示す入出力枝とを含むデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成方法であって、

40

複数の節点を含むループ処理をパイプライン化したデータフローグラフを作成する動作合成ステップと、

該ループ処理のパイプライン化により該データフローグラフのスケジューリング制約違反が発生するか否かを検出するスケジューリング違反検出ステップとを含む動作合成方法。

【請求項 7】

請求項 6 に記載の動作合成方法において、

前記ループ処理における第 1 節点で生成した値を、該ループ処理の n 回後の繰り返し時に、該ループ処理における第 2 節点で使用する時、該ループ処理の繰り返し時間間隔で

50

あるスループットの値を t_p として、該第 1 節点での演算開始から該第 2 節点での演算開始までに必要な時間である重みに対して $t_p \times n$ の値を減算して繰り返し間制約を生成する繰り返し間制約生成ステップを含む動作合成方法。

【請求項 8】

請求項 7 に記載の動作合成方法において、

前記繰り返し間制約生成工程で生成した繰り返し間制約を含む、演算の順序と時間関係を表す制約グラフ中に前記重み合計が正である閉ループがあるか否かの判断により制約違反があるかを判断する制約違反検出工程を含む動作合成方法。

【請求項 9】

請求項 7 に記載の動作合成方法において、

生成した繰り返し間制約枝のうち 1 つを前記制約グラフから削除し、該削除により制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、あるいは該削除後に制約違反があれば、別の繰り返し間制約枝を該制約グラフから削除する処理の繰り返しにより、スケジューリング制約違反の原因箇所を検出する原因箇所検出工程を含む動作合成方法。

【請求項 10】

請求項 6 に記載の動作合成方法において、

制約違反の原因となっている繰り返し間制約枝に対して、前記重みを 1 減らし、該重み削減により、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、あるいは、該重み削減後に制約違反がまだあるならば、さらに重みを 1 減らす処理の繰り返しにより、スケジューリング制約違反量を検出する制約違反量検出工程を含む動作合成方法。

【請求項 11】

請求項 6 から 10 のいずれかに記載の動作合成方法の各ステップをコンピュータに実行させるための処理手順が記述されたプログラム。

【請求項 12】

請求項 11 に記載のプログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。

【請求項 13】

回路情報に基づいて半導体集積回路を製造する方法であって、

該回路情報は、請求項 1 ～ 5 のいずれかに記載の動作合成装置により作成されたハードウェア回路構成を示すものである半導体集積回路の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、動作合成装置、動作合成方法、プログラム、記録媒体、および半導体集積回路の製造方法に関し、特に、論理回路等の設計に用いられ、動作記述から論理回路を自動合成する動作合成装置において、ループ処理のパイプライン化時の制約違反検出機能を付加したもの、このような動作合成装置に対応する動作合成方法、該動作合成方法をコンピュータにより行うためのプログラム、このプログラムを格納したコンピュータ読み取り可能な記憶媒体、および動作合成装置により作成されたハードウェア回路構成を示す回路情報に基づいて半導体集積回路を製造する方法に関するものである。

【背景技術】

【0002】

システム L S I 等の大規模回路の設計においては、回路の動作記述から R T L (R e g i s t e r T r a n s f e r L e v e l : レジスタトランスファレベル) 記述を生成する、動作合成が行なわれる。動作合成は高位合成とも呼ばれる。動作合成では、ハードウェアの構造に関する情報を含まずに、処理のアルゴリズムのみを記述した動作記述から、ハードウェアが自動的に合成される。以下、従来の動作合成技術を用いて、動作記述からハードウェア構成を自動的に合成する過程について、簡単に説明する。

【 0 0 0 3 】

動作合成は図 1 0 に示す手順で行なわれる。

【 0 0 0 4 】

まず、図 1 0 に示すデータフロー生成では、アルゴリズム記述におけるデータの流れを解析し、データフローグラフと呼ばれるモデルを作成する（ステップ S 1 1）。データフローグラフは節点と枝より成る。枝はデータを表し、節点は演算を表す。各節点は、入力枝と出力枝によって接続され、入力枝が演算に与えられるデータ、出力枝が演算結果のデータを表す。また、各節点は演算の種類の情報も持っている。

【 0 0 0 5 】

例えば、次の C 言語で記述された動作記述は、図 1 1 に示すデータフローグラフで表される。

【 0 0 0 6 】

```
x = a * b + b * c ;
```

図 1 1 では、データフローグラフ G f 2 は、2 つの乗算を表す節点 2 1、2 2 と、1 つの加算を表す節点 2 3 を含み、節点 2 1 で入力データ a と入力データ b とを乗算して得られた結果と、節点 2 2 で入力データ b と入力データ c を乗算して得られた結果とが節点 2 3 で加算され、その加算結果が出力データ x として出力されることが表されている。

【 0 0 0 7 】

データフローグラフ G d f は、計算機上では、例えば、図 1 2 に示すようなデータ構造で表される。図 1 2 によると、節点は Node 構造体 N s で表され、各節点固有の節点番号 node __ i d を持つ。また、i n __ e d g e , o u t __ e d g e 配列には入力枝と出力枝の枝番号が複数記憶される。図 1 2 に示す例では、節点は 2 入力 1 出力の演算であり、i n __ e d g e は 2 つの要素、o u t __ e d g e は 1 つの要素を持つ。また、o p __ t y p e には加算・減算・乗算などの演算の種類を表す番号が記憶される。

【 0 0 0 8 】

枝は E d g e 構造体 E s で表され、各枝固有の枝番号 e d g e __ i d を持つ。f r o m __ n o d e , t o __ n o d e には、その枝が接続された節点の節点番号が格納される。

【 0 0 0 9 】

これらのデータ構造により、計算機上のメモリ上にデータフローグラフの各節点間の接続が記憶される。また、データフローグラフ G d f 上で、節点を接続する場合や、ある節点の入出力につながる別の節点を見つける場合は、上記データベースの各要素に節点や枝の番号を登録したり、参照したりする。

【 0 0 1 0 】

以下では説明をわかりやすくするため、データフローグラフを視覚的に表した図 1 1 のような図を用いて、節点を枝で接続したり、節点の上下につながる節点を見つけたりすることでデータフローグラフについて説明する。

【 0 0 1 1 】

次に、データフローグラフに対して、図 1 0 に示す、スケジューリング（ステップ S 1 2）やアロケーション処理（ステップ S 1 3）を行なう。スケジューリングは、データフローグラフ中の各節点をいつ実行するかを決める処理である。アロケーションはバインディングとも呼ばれ、データフローグラフ中の枝が表すデータを格納するレジスタを決める処理と、データフローグラフの節点が表す演算をどの演算器を用いて行なうかを決定する処理とからなる。動作合成方法によっては、アロケーションがスケジューリングの前に行なわれる場合もある。

【 0 0 1 2 】

次に、図 1 0 に示すデータパス生成では、スケジューリング結果とアロケーション結果を元に、演算器とレジスタを、必要に応じてセクタを入れて接続し、データパスを得る（ステップ S 1 4）。図 1 0 に示すコントローラ生成では、スケジューリング結果とアロケーション結果を元に、データパス中のレジスタの読み込みタイミングやセクタによる選択を制御するステートマシンを生成する（ステップ S 1 5）。データパス生成とコント

10

20

30

40

50

ローラ生成はどちらを先にやってもよい。最後にデータバスとコントローラを接続し、所望のハードウェアを得る。

【0013】

データフローグラフから回路を得る処理の詳細の例が特許文献1に示されている。

【0014】

実際の回路では、多くの場合、動作記述中にループ処理が含まれる。ループ処理は多数回繰り返し実行されるため、回路全体の処理時間のうちの多くはループ処理が占めることになる。よって、回路の処理を高速化したい場合には、ループ処理を高速化するのが効果的である。画像処理や音声処理などのように、ある一定の時間内に処理を終えねばならない高速性が要求される回路の場合は、このような高速化は必須である。

10

【0015】

このようなループ処理の問題を解決する方法の一つとして、ループ処理をパイプライン化する方法がある。

【0016】

従来のループ処理のパイプライン化方法の一例が特許文献2に示されている。この方法を簡単に説明する。

【0017】

例えば、図13に示すようなループ処理を含む動作記述を考える。図13に示す動作記述は、 $i = 0$ を一つづつインクリメントしながら $i < 10$ の条件を満たす間に、 $sum = sum + x(i)$ 、 $sum = sum + y(i)$ 、 $sum = sum + z(i)$ の各式で示される演算を行う処理を表す動作記述である。図14は、図13に示す動作記述のデータフローグラフである。

20

【0018】

矩形501はループ処理を表し、これは、矩形501内のデータフローグラフGf5が繰り返し実行されることを意味する。この矩形501の上端と下端にある丸印509、510、511、512はループ処理のポートを表し、ポート509及び510が図13に示す変数 i に、ポート511及び512が図13に示す変数 sum に対応する。ポート509に格納された変数 i の値がインクリメント演算節点508でインクリメントされて一つづつ増加するように変化し、ポート510に至る。ポート509とポート510は同じ変数を表し、ポート510に至ったデータは、次の繰り返しで再びポート509に戻されて使用される。図13に示す変数 sum についても同様にポート511及び512が使用される。節点502は配列 x の値 $x(i)$ を読み出す処理(Rx)を表し、入力が配列の要素番号、出力は要素番号の配列の値である。節点503及び504も同様に配列 y 、 z の値 $y(i)$ 、 $z(i)$ を読み出す処理(Ry)、(Rz)を表す。節点505、506、及び507は加算処理を表し、2つの入力値の加算結果を出力する。図14に示すデータフローグラフGf5はこれらの節点のほか、ループの終了をコントロールする比較節点なども含むべきであるが、説明の簡単化のため省略する。

30

【0019】

ここで、ループ処理501は、4ステップで1回の処理を行うようにスケジューリングされている。図中の点線はステップの境目を表す。スケジューリングは、クロックピリオドや演算節点での遅延などを考慮して行われ、クロックピリオドが十分長ければ、配列の読み出しと加算を1ステップで処理することも可能である。このような複数の処理を1ステップで実行することはチェイニングと呼ばれる。図14のスケジューリングでは、配列の読み出しと加算の遅延合計がクロックピリオドを超えるため、チェイニングをせず、それぞれ別のステップに割り当てている。

40

【0020】

図13に示す動作記述が表すループ処理が図14に示すようにスケジューリングされた場合、1ステップの実行に1サイクルが必要で、ループ処理の1回の繰り返しの4サイクルかかるため、ループ処理を10回繰り返すには40サイクル必要である。ここで、ループをパイプライン化して実行することにより、より少ないサイクル数で処理を完了するこ

50

とが可能である。

【 0 0 2 1 】

図 1 5 は、図 1 4 に示すループ処理をスループット 3 で実行する場合の実行タイミングを表す。ここで、スループットとは、ループ処理のある繰り返しを開始されるクロックサイクルと、ループ処理のその次の繰り返しを開始されるクロックサイクルとの間隔である。また、ループ処理の 1 回の繰り返しを全て実行するのに必要なクロックサイクル数をレイテンシと呼ぶ。ループ処理の 0 ステップ目では、配列 x の値の読出処理 (R x) 5 0 2 が実行され、図 1 5 でもループの 0 ステップ目の実行箇所に R x の記号を記す。ループの 1 ステップ目では、配列 y の値の読出処理 (R y) 5 0 3 と加算 (+) 5 0 5 が実行されるが、図 1 5 では代表して R y と記す。同様に、ループの 2 ステップ目は配列 z の値の読出処理 (R z) を、ループ処理の 3 ステップ目には加算処理 (+) 5 0 7 とインクリメント (+ 1) 5 0 8 の 2 つが実行されるが + を 1 つだけ記す。

10

【 0 0 2 2 】

図 1 5 に示すとおり、サイクル 1 でループの 1 回目の繰り返し (i = 0) が始まり、サイクル 1 で配列 x の値 R x (0) を読み、サイクル 2 で s u m に加算しつつ配列 y の値 R y (0) を読み、サイクル 3 で変数 s u m に加算しつつ配列 z の値 R z (0) を読み出す。サイクル 4 では、配列 z の値 R z (0) を変数 s u m に加算するが、同時にループの 2 回目の繰り返し (i = 1) が始まり、配列 x の値 R x (1) の読み出しも行う。これを繰り返すことにより、ループ処理の 1 0 回の繰り返しを 3 1 サイクルで終了することができる。このように、ループ処理の 1 回の繰り返しを終了する前にループ処理の次の繰り返しを開始することにより、全体の処理 (つまり既定数のループ処理の繰り返し) に必要なサイクル数を削減することが可能である。

20

【 0 0 2 3 】

図 1 4 に示すデータフローグラフを図 1 5 に示すようなタイミングで実行する回路を得る方法は、例えば特許文献 3 に記載されている。

【特許文献 1】特開 2 0 0 1 - 2 2 9 2 1 7 号公報

【特許文献 2】特開 2 0 0 1 - 1 4 2 9 3 7 号公報 (図 3)

【特許文献 3】特開 2 0 0 4 - 3 2 6 4 6 3 号公報

【発明の開示】

【発明が解決しようとする課題】

30

【 0 0 2 4 】

しかしながら、ループ処理をパイプライン化して実行しようとする、処理を正しく行えなくなる場合がある。

【 0 0 2 5 】

例えば、図 1 6 は、図 1 4 に示すデータフローグラフ G f 5 のループ処理をスループット 1 で実行する場合のタイミングを示している。ループの 1 回目の繰り返し (i = 0) がサイクル 1 で開始し、ループの 2 回目の繰り返し (i = 1) がサイクル 2 で開始するなど、ループの各繰り返しを 1 サイクルおきに開始する。もしこのタイミングで処理を行うことが可能であるならば、ループ処理の 1 0 回の繰り返しを 1 3 サイクルで終了することができる。しかし、図 1 4 に示すループ処理では、そのある繰り返しにおいて計算した変数 s u m の値は、ポート 5 1 1、5 1 2 を通じて、該ループ処理の次の繰り返しで使用されるため、図 1 6 に示すタイミングでループを実行することは不可能となる。

40

【 0 0 2 6 】

すなわち、1 回目の繰り返しで変数 s u m の値は、サイクル 4 (ループ処理 (i = 0) のステップ 3) で計算するにもかかわらず、2 回目の繰り返しではサイクル 3 (ループ処理 (i = 1) のステップ 1) で変数 s u m の値を使用してしまっており、ループ処理のある繰り返しにおける変数 s u m の値の計算が、ループ処理の次の繰り返しでの使用に間に合わない。このため、図 1 4 に示すデータフローグラフをスループット 1 でパイプライン化して実行しようとした回路は正しく動作しなくなってしまう。

【 0 0 2 7 】

50

このように、図 13 に示す記述は、スループット 1 で処理することは不可能であるが、設計者がこれを直感的に判断することは難しい。さらに、実際の設計においては、回路は複数のループ記述を含み、それぞれのループが複雑な処理を含んでおり、各ループが正しく動作するかを設計者が判断するのは非常に困難である。

【0028】

本発明は、上記のような課題を解決するためになされたもので、ループ処理をパイプライン化したときに該ループ処理を正しく実行できるかどうかを自動的に判断することができ動作合成装置及び動作合成方法、このような動作合成装置あるいは動作合成方法を用いて設計された回路情報に基づいて半導体集積回路を製造する製造方法、該動作合成方法をコンピュータにより実行するための動作合成プログラム、およびこのような動作合成プログラムを格納した記録媒体を提供することを目的とする。

10

【課題を解決するための手段】

【0029】

本発明に係る動作合成装置は、回路で実行される演算処理のアルゴリズムを記述した動作記述から、各種演算処理を行う演算処理部を示す各節点と、該節点間でのデータの流れを示す入出力枝とを含むデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成装置であって、複数の節点を含むループ処理をパイプライン化したデータフローグラフを作成する動作合成手段と、該ループ処理のパイプライン化により該データフローグラフのスケジューリング制約違反が発生するか否かを検出するスケジューリング違反検出手段とを備えたものであり、そのことにより上記目的が達成される。

20

【0030】

本発明は、上記動作合成装置において、前記ループ処理における第 1 節点で生成した値を、該ループ処理の n 回後の繰り返し時に、該ループ処理における第 2 節点で使用する時、該ループ処理の繰り返し時間間隔であるスループットの値を t_p として、該第 1 節点での演算開始から該第 2 節点での演算開始までに必要な時間である重みに対して $t_p \times n$ の値を減算して繰り返し間制約を生成する繰り返し間制約生成手段を備えていることが好ましい。

【0031】

本発明は、上記動作合成装置において、前記繰り返し間制約生成手段で生成した繰り返し間制約を含む、演算の順序と時間関係を表す制約グラフ中に、前記重みの合計が正である閉ループがあるか否かの判断により制約違反があるかを判断する制約違反検出手段を備えていることが好ましい。

30

【0032】

本発明は、上記動作合成装置において、生成した繰り返し間制約枝のうち 1 つを前記制約グラフから削除し、該削除により制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、あるいは該削除後に制約違反があれば、別の繰り返し間制約枝を該制約グラフから削除する処理の繰り返しにより、スケジューリング制約違反の原因箇所を検出する原因箇所検出手段を備えていることが好ましい。

【0033】

本発明は、上記動作合成装置において、制約違反の原因となっている繰り返し間制約枝に対して、前記重みを 1 減らし、該重み削減により、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、あるいは、該重み削減後に制約違反がまだあるならば、さらに重みを 1 減らす処理の繰り返しにより、スケジューリング制約違反量を検出する制約違反量検出手段を備えていることが好ましい。

40

【0034】

本発明に係る動作合成方法は、回路で実行される演算処理のアルゴリズムを記述した動作記述から、各種演算処理を行う演算処理部を示す各節点と、該節点間でのデータの流れを示す入出力枝とを含むデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成方法であって、複数の節点

50

を含むループ処理をパイプライン化したデータフローグラフを作成する動作合成ステップと、該ループ処理のパイプライン化により該データフローグラフのスケジューリング制約違反が発生するか否かを検出するスケジューリング違反検出ステップとを含むものであり、そのことにより上記目的が達成される。

【0035】

本発明は、上記動作合成方法において、前記ループ処理における第1節点で生成した値を、該ループ処理のn回後の繰り返し時に、該ループ処理における第2節点で使用する時、該ループ処理の繰り返し時間間隔であるスループットの値を t_p として、該第1節点での演算開始から該第2節点での演算開始までに必要な時間である重みに対して $t_p \times n$ の値を減算して繰り返し間制約を生成する繰り返し間制約生成ステップを含むことが好ましい。

10

【0036】

本発明は、上記動作合成方法において、前記繰り返し間制約生成工程で生成した繰り返し間制約を含む、演算の順序と時間関係を表す制約グラフ中に前記重み合計が正である閉ループがあるか否かの判断により制約違反があるかを判断する制約違反検出工程を含むことが好ましい。

【0037】

本発明は、上記動作合成方法において、生成した繰り返し間制約枝のうち1つを前記制約グラフから削除し、該削除により制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、あるいは該削除後に制約違反があれば、別の繰り返し間制約枝を該制約グラフから削除する処理の繰り返しにより、スケジューリング制約違反の原因箇所を検出する原因箇所検出工程を含むことが好ましい。

20

【0038】

本発明は、上記動作合成方法において、制約違反の原因となっている繰り返し間制約枝に対して、前記重みを1減らし、該重み削減により、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、あるいは、該重み削減後に制約違反がまだあるならば、さらに重みを1減らす処理の繰り返しにより、スケジューリング制約違反量を検出する制約違反量検出工程を含むことが好ましい。

【0039】

本発明に係るプログラムは、上述した本発明に係る動作合成方法の各ステップをコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。

30

【0040】

本発明に係る記録媒体は、上述した本発明のプログラムが格納されたコンピュータ読み取り可能な可読記憶媒体であり、そのことにより上記目的が達成される。

【0041】

本発明に係る半導体集積回路の製造方法は、回路情報に基づいて半導体集積回路を製造する方法であって、該回路情報は、上述した本発明に係る動作合成装置により作成されたハードウェア回路構成を示すものであり、そのことにより上記目的が達成される。

【0042】

40

以下、本発明の作用について説明する。

【0043】

本発明においては、動作記述からデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成装置において、ループ処理をパイプライン化することによりスケジューリング制約違反が生じるかどうかを検出する手段を備えたので、ループ処理をパイプライン化したときに該ループ処理を正しく実行できるかどうかを自動的に判断することができる。

【0044】

また、本発明においては、ループ処理における第1節点で生成した値を、ループ処理のn回後の繰り返し時に、該ループ処理における第2節点で使用する場合、ループ処理のス

50

ループット値を t_p として、第 1 節点から第 2 節点への重みに対して $t_p \times n$ の値を減算して繰り返し間制約とし、また、繰り返し間制約を含む制約グラフ中に重み合計が正の閉ループがあるかを判断し、制約違反があるかを判断する機能を提供するので、繰り返し間制約枝のうち 1 つを制約グラフから削除し、もし、制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、もし、まだ制約違反があれば、別の繰り返し間制約枝に対して同じ処理を繰り返すことにより、スケジューリング制約違反の原因箇所を検出することができる。

【 0 0 4 5 】

また、制約違反の原因となっている繰り返し間制約枝に対して、重みを 1 減らし、もし、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、もし、制約違反がまだあるならば、さらに重みを 1 減らして同じ処理を繰り返すことにより、スケジューリング制約違反量を検出することができる。

10

【 発明の効果 】

【 0 0 4 6 】

本発明によれば、ループ処理をパイプライン化したときに、回路が正しく動作するかどうかを動作合成システムが判断することができ、正しく動作しないと判断したときには、動作記述のどこを修正すればよいかを設計者に知らせることが可能となる。これにより、設計効率を高めることができる。

【 発明を実施するための最良の形態 】

【 0 0 4 7 】

20

以下、本発明の実施形態について図面を参照しながら説明する。

【 0 0 4 8 】

（ 実施形態 1 ）

以下、本発明の実施の形態を図面を用いて説明する。

【 0 0 4 9 】

図 1 は、本発明の実施形態 1 による動作合成装置を説明するブロック図である。

【 0 0 5 0 】

この実施形態 1 の動作合成装置 1 0 0 0 は、ループをパイプライン化することによりスケジューリング制約違反が生じるかどうかを検出するスケジューリング制約違反検出手段 8 0 5 を含むものであり、以下この動作合成装置 1 0 0 0 について詳述する。

30

【 0 0 5 1 】

本実施形態の動作合成装置 1 0 0 0 は、コンピュータシステムを用いて構成したものであり、各種演算処理を行う計算機 8 0 0 と、該計算機 8 0 0 に対してデータの入力、指令などを行うためのキーボード、マウスなどの入力装置 8 0 1 と、該計算機 8 0 0 で得られたデータを設計者などのオペレータに分かるよう出力する出力装置 8 0 3 とを有している。

【 0 0 5 2 】

上記計算機 8 0 0 は、動作記述に基づいてデータフローグラフを作成するとともに、R T L 記述のハードウェア回路構成を作成する動作合成手段 8 0 2 と、上記動作記述および R T L 記述を格納するデータベース 8 0 4 と、該データフローグラフに基づいてスケジューリング制約違反を検出するスケジューリング制約違反検出手段 8 0 5 とを備えている。

40

【 0 0 5 3 】

ここで、動作合成手段 8 0 2 は、入力装置 8 0 1 からの設計者の指示に従い、データベース 8 0 4 中の動作記述を動作合成し、具体的な回路構成を示す R T L 記述を生成してデータベース 8 0 4 に出力し、また、動作合成により得られた回路構成の概要を示す動作合成結果を出力装置 8 0 3 に出力するものである。設計者は該出力装置 8 0 3 から出力される動作合成結果に基づいて設計結果を確認することができる。この動作合成手段 8 0 2 による処理は、従来の動作合成装置と同様の処理である。

【 0 0 5 4 】

本実施形態の動作合成装置 1 0 0 0 は、上述したようにスケジューリング制約違反検出

50

手段 805 を備えており、上記動作合成手段 802 は、データフローグラフを生成した後、スケジューリング制約違反検出手段 805 に、生成したデータフローグラフの情報を渡すよう構成されている。

【0055】

このスケジューリング制約違反検出手段 805 は、スケジューリング制約違反箇所を特定し、スケジューリング制約違反結果を出力するものである。ここで、上記動作合成手段 802 及びスケジューリング制約違反検出手段 805 による処理は、計算機上で実行される。これらの手段による処理は、図 1 に示すように同一の計算機上で実行してもよいし、別の計算機上で独立して実行してもよい。また、データベース 804 を構成する記憶媒体も、図 1 に示すように計算機 800 の中に含まれてもよいし、計算機 800 の外部デバイスとして設けてあってもよい。

10

【0056】

上記スケジューリング制約違反検出手段 805 は、制約グラフを生成する手段 805 a と、繰り返し間制約を生成する手段 805 b と、制約違反を検出する手段 805 c と、違反箇所を検出して出力する手段 805 d と、違反量を検出して出力する手段 805 e とを有している。

【0057】

次に動作について説明する。

図 2 は、本実施形態の動作合成装置 1000 におけるスケジューリング制約違反検出手段 805 の処理フローについて説明する図である。

20

【0058】

まず、制約グラフ生成手段 805 a は、動作合成手段 802 から入力されたデータフローグラフから制約グラフを生成する（ステップ S901）。図 3（b）は制約グラフ Gr10 の一例を示す。

【0059】

制約グラフ Gr10 は節点 31 ~ 35 とこれらの節点間の枝とからなり、節点はデータフローグラフ中の演算を示す。枝は、節点から節点への有向枝であり、重みを持つ。

【0060】

例えば、ある節点 A からある節点 B への枝の重みが 2 の場合、節点 A に対応する演算の開始後、2 サイクル以上後で、節点 B の演算を開始することを示す。データフローグラフは節点間のデータの流れを表すのに対して、制約グラフは節点の演算の順序と時間関係のみを表すグラフである。制約グラフには特別な節点（s）31 と節点（t）35 とが含まれており、それぞれソースとシンクと呼び、処理の開始と終了を表す。制約グラフもデータフローグラフと同様の図 12 に示すような方法で、計算機上で表される。制約グラフの場合は枝に重みを表す項目を追加する必要がある。

30

【0061】

図 3（b）に示す制約グラフ Gr10 を数式で表すと、図 3（a）に示す線形計画問題と同じ意味となる。制約グラフでソース節点（s）31 から他の各節点への最長経路を求めることにより、各節点の処理開始時間を求めることができる。なお、図 3（a）において、t は最小化される。

40

【0062】

例えば、図 3（b）に示す節点（s）31 から節点（Z）35 への最長経路は、s → X → Y → Z の経路で経路長は 3 である。よって、節点（Z）35 を 3 サイクル目で実行すれば、節点 X や節点 Y で生成される、節点 Z の入力となるべきデータは全てそろっており、正しい処理が可能である。制約グラフにおける節点間の最長経路はダイクストラの方法などにより簡単に求めることができる。ソースからの最長経路で求めた結果（つまり、各節点の処理開始時間）は、各節点の処理をできるだけ早く開始するスケジューリング結果となるので、ASAP（As Soon As Possible）スケジューリングと呼ばれる。

【0063】

50

図 1 3 に示す動作記述の制約グラフは、図 4 (a) のようになる。ここで、配列アクセス（配列の値の読出し）や加算の遅延を全て、簡単のため 1 としている。図 4 (b) は、図 4 (a) の制約グラフ G f 1 1 に対して、クロックピリオドを 1 とした場合の A S A P スケジューリング結果である。このスケジューリングでは、最初に全ての配列の値を読んではしまうため、レジスタが多く必要となってしまうが、レジスタ数や演算器数も考慮したより複雑なスケジューリング手段によると、図 1 4 のようなスケジューリング結果を得ることも可能である。

【 0 0 6 4 】

しかし、本発明は、スケジューリング制約違反を検出するのが目的であるため、短時間で求まる A S A P スケジューリングで十分である。A S A P スケジューリングも他の全てのスケジューリング手法も、制約グラフにおける各節点での制約を全て満たす解のうちの 1 つを選ぶものである。よって、A S A P スケジューリングで全ての節点での制約を満たす解が存在しないことがわかれば、どのようなスケジューリング手法を用いても解は存在しないし、逆に、A S A P スケジューリングで解があるとわかれば、他のスケジューリング手法でも解は必ず見つかる。

【 0 0 6 5 】

次に、図 2 に示す繰り返し間制約生成（ステップ S 9 0 2 ）について説明する。

【 0 0 6 6 】

ループ処理のスループットが指定されていない場合（スループットとレイテンシが等しい場合）には、図 4 (a) に示す制約グラフ G f 1 1 でよいが、レイテンシよりも小さいスループットが指定された場合は、ループ処理の繰り返し間依存制約が発生するため、それに対する枝を制約グラフに加えなければならない。図 1 4 に示すデータフローグラフ G f 5 の場合、ポート 5 1 0 とポート 5 1 2 の値がそれぞれ次の繰り返しで、ポート 5 0 9 及び 5 1 1 で使用されるため、繰り返し間依存が発生する。

【 0 0 6 7 】

図 5 に繰り返し間制約生成の一例を示す。図 5 (a) は、ループ処理のデータフローグラフ G f 1 2 を表し、節点 (B) 1 2 0 4 で作られた値は、ポート 1 2 0 2 及び 1 2 0 1 を通じて、次の繰り返しで節点 (A) 1 2 0 3 で使用される。

【 0 0 6 8 】

ここで、ループ処理のスループットを 3、レイテンシを 5、節点 (B) 1 2 0 4 の遅延を 1 とすると、図 5 (b) に示すように、3 サイクル目で実行される節点 (B) 1 2 0 6 で生成する値を使用する次の繰り返しの節点 (A) 1 2 0 7 は、節点 (B) の遅延が 1 のため、4 サイクル目以降で実行されねばならない。これを同一繰り返し間での制約条件で考えると、節点 (A) 1 2 0 7 に対して、1 回前の節点 (A) 1 2 0 5 は、スループット値のサイクル数前に実行されるので、節点 (B) の遅延 1 からスループット値 3 を減算し、つまり、節点 (A) 1 2 0 5 は節点 (B) 1 2 0 6 の $1 - 3 = - 2$ サイクル後以降で実行せねばならないことがわかる。言い換えると、節点 (A) 1 2 0 5 は、節点 (B) 1 2 0 6 の 2 サイクル前以降で実行せねばならない。これを制約グラフ G r 1 2 で表したのが図 5 (c) である。

【 0 0 6 9 】

ここで、図 5 (b) では、節点 (B) が 3 サイクル目で実行されるとしたが、節点 (B) をどこのサイクルで実行しても節点 (A) との相対関係は同じであるので、制約条件は変わらない。また、ループのレイテンシも制約条件には無関係である。よって、図 5 (c) の繰り返し間依存制約は、節点 (B) の遅延とループ処理のスループットのみで決まる値である。この繰り返し間依存の例は、ある繰り返しで作った値を次の繰り返しで使う場合であるが、次の次の繰り返しで使う場合にはスループット値の 2 倍を引けばよいし、同様に n 回後の繰り返しで使う場合は、スループット値の n 倍を引けばよい。

【 0 0 7 0 】

図 1 4 に示すデータフローグラフ G f 5 の繰り返し間依存制約を図 4 (a) の制約グラフ G r 1 1 に加えた結果を図 6 に示す。図 6 の太線の枝が繰り返し間依存制約を表す。こ

ここでスループットの値を t_p としている。

【0071】

次に図2に示す制約違反検出（ステップS903）について説明する。

【0072】

図2に示す繰り返し間依存制約（ステップS902）は、他の通常の制約と全く同じに扱うことができるため、図6に示す制約グラフGr13から従来と同じ方法でASAPスケジューリングを求めることができる。しかし、スループットの値によってはASAPスケジューリングが求まらない場合がある。

【0073】

例えば、図6でスループット値 $t_p = 1$ の場合を考える。ソース節点(s)1300から節点(+)1301への最長経路長を求めようとすると、節点(s)1300から節点(Rx)1304を経由して節点(+)1301への経路長は1である。しかし、さらに、節点(+)1301 → 節点(+)1302 → 節点(+)1303 → 節点(+)1301という閉経路も存在するため、節点(s)1300 → 節点(Rx)1304 → 節点(+)1301 → 節点(+)1302 → 節点(+)1303 → 節点(+)1301の経路長は3になる。さらにこの閉経路を回ると経路長はどんどん大きくなり、結局最長経路は求まらない。このように、枝の重みの合計が正の数である閉経路が存在すると最長経路は求まらず、これは制約グラフ中の全ての制約を同時に満たす解が存在しないことに対応する。逆に枝の重みの合計が0か負の数の閉経路の場合には、閉経路を通る経路が最長経路となることはないためこのような問題は生じない。図16のように、値

10

20

【0074】

重み合計が正の閉経路を求める方法としてはどのような方法を用いてもかまわないが、単純にASAPスケジューリングを行い、ある一定時間内で結果が求まらなかった場合は重み合計が正の閉経路が存在するとするのが簡便で高速である。

【0075】

次に図2に示す違反箇所検出・出力方法（ステップS904）について説明する。

【0076】

重み合計が正の閉経路が存在することはわかっているが、制約グラフのどこに閉経路が存在するかがわからない場合は、図7に示す方法で、閉経路の位置を特定することが可能である。

30

【0077】

手順1401では、図2に示す繰り返し間制約生成（ステップS902）で作った繰り返し間制約のうち任意の1つを選び、制約グラフから削除する。手順1402では、図2に示す制約違反検出（手順903）と同じ方法で制約違反を検出し、もし制約違反がまだあるなら手順1401にもどる。もし、制約違反がなくなれば、最後に削除した繰り返し間制約を制約違反箇所として検出する（手順1403）。本来は検出した繰り返し間制約を含む重み合計が正である閉ループが全体として制約違反なのであるが、繰り返し間制約を問題箇所として出力するほうが、設計者にとって着目点が特定できてわかり易い。制約

40

【0078】

例えば、図6に示す制約グラフの場合、枝1305が削除されると重み合計が正である閉経路がなくなるため、枝1305に対応する制約が制約違反箇所となり、元の動作記述における図13に示す変数sumを制約違反箇所として出力する。

【0079】

次に図2に示す違反量検出・出力方法（ステップS905）について説明する。

50

【 0 0 8 0 】

図 8 は、違反量検出・出力方法を示す。手順 1 5 0 1 では、手順 9 0 4 で求めた違反箇所について制約の重みを 1 減らす。手順 1 5 0 2 では、図 2 に示す制約違反検出（ステップ S 9 0 3）と同じ方法で制約違反を検出し、もし制約違反がまだあるなら手順 1 5 0 1 にもどる。もし、制約違反がなくなれば、減らした重みの合計を制約違反量として検出し、出力する。図 6 に示す制約グラフ Gr 1 3 で、 $t p = 1$ の場合、枝 1 3 0 5 の重み 0 が、- 2 になれば重み合計が正の閉経路はなくなるので、制約違反量は 2 と求まる。

【 0 0 8 1 】

これにより、例えば、図 6 に示す制約グラフ Gr 1 3 で $t p = 1$ の場合、枝 1 3 0 5 に対応する繰り返し間依存が 2 制約違反していることが分かる。枝 1 3 0 5 の繰り返し間制約は、図 1 4 に示すデータフローグラフ G 5 のポート 5 1 1 および 5 1 2 に対して生成したものであるので、すなわち、図 1 3 に示す動作記述で、変数 $s u m$ の生成が次の繰り返しでの使用に 2 サイクル間に合わないことがわかる。これにより、設計者はスループットを 1 から 3 に変更したり、あるいは、図 9 に示すように、変数 $s u m$ の使用を遅らせる処置を取ることににより、スループット 1 でも正しく動作する回路を得ることが可能となる。

10

【 0 0 8 2 】

このように本発明の実施形態では、動作記述からデータフローグラフを生成し、該データフローグラフに基づいて動作合成を行なってハードウェア回路構成を作成する動作合成装置において、ループ処理をパイプライン化することによりスケジューリング制約違反が生じるかどうかを検出する手段を備えたので、ループ処理をパイプライン化したときに該ループ処理を正しく実行できるかどうかを自動的に判断することができる。

20

【 0 0 8 3 】

また、この実施形態では、ループ処理における第 1 節点 A で生成した値を、ループ処理の n 回後の繰り返し時に、該ループ処理における第 2 節点 B で使用する場合、ループ処理のスループット値を $t p$ として、第 1 節点から第 2 節点への重みに対して $t p \times n$ の値を減算して繰り返し間制約とし、また、繰り返し間制約を含む制約グラフ中に重み合計が正の閉ループがあるかを判断し、制約違反があるかを判断する機能を提供するので、繰り返し間制約枝のうち 1 つを制約グラフから削除し、もし、制約違反がなくなればその枝がスケジューリング制約違反の原因と判断し、もし、まだ制約違反があれば、別の繰り返し間制約枝に対して同じ処理を繰り返すことにより、スケジューリング制約違反の原因箇所を検出することができる。

30

【 0 0 8 4 】

また、制約違反の原因となっている繰り返し間制約枝に対して、重みを 1 減らし、もし、制約違反がなくなれば減らした重みの合計値をスケジューリング制約違反の量として検出し、もし、制約違反がまだあるならば、さらに重みを 1 減らして同じ処理を繰り返すことにより、スケジューリング制約違反量を検出することができる。

【 0 0 8 5 】

以上のように本実施形態では、ループをパイプライン化したときに、回路が正しく動作するかどうかを動作合成システムが判断することができ、正しく動作しないと判断したときには、動作記述のどこを修正すればよいかを設計者に知らせることが可能となる。これにより、設計効率を高めることができる。

40

【 0 0 8 6 】

なお、上記実施形態の動作合成装置 1 0 0 0 は、その動作合成処理をコンピュータに実行させるための処理手順が記述された制御プログラムをコンピュータ読み取り可能な可読記憶媒体に格納して、コンピュータにより実現できる。

【 0 0 8 7 】

また、上記実施形態 1 の動作合成装置により作成されたハードウェア回路構成を示す回路情報は、回路情報に基づいて半導体集積回路を製造する方法において、該回路情報として用いることができるものである。

【 0 0 8 8 】

50

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

【産業上の利用可能性】

【0089】

本発明は、動作合成装置、動作合成方法、プログラム、記録媒体、および半導体集積回路の製造方法の分野において、ループ処理をパイプライン化したときに該ループ処理を正しく実行できるかどうかを自動的に判断することができ、しかも、正しく実行できない場合は、記述のどこを修正すればよいかを設計者に知らせることができる。

【図面の簡単な説明】

【0090】

【図1】本発明の実施形態1による動作合成装置を説明するブロック図である。

【図2】本実施形態1の動作合成装置を説明する図であり、動作合成方法を説明するフローチャートを示している。

【図3】本実施形態1の動作合成装置を説明する図であり、動作合成方法における制約グラフの例(図(b))を、これと等価な線形計画問題(図(a))とともに示している。

【図4】本実施形態1の動作合成装置を説明する図であり、動作合成方法における制約グラフ(図(a))とスケジューリング結果(図(b))とを示す図である。

【図5】本実施形態1の動作合成装置を説明する図であり、動作合成方法における繰り返し間制約(図(a)~図(c))を説明する図である。

【図6】本実施形態1の動作合成装置を説明する図であり、動作合成方法における繰り返し間制約を加えた制約グラフを示している。

【図7】本実施形態1の動作合成装置を説明する図であり、制約違反箇所検出・出力方法のフローチャートを示している。

【図8】本実施形態1の動作合成装置を説明する図であり、制約違反量検出・出力方法のフローチャートを示している。

【図9】本実施形態1の動作合成装置を説明する図であり、修正後の動作記述例を示している。

【図10】従来の動作合成方法のフローチャートを示す図である。

【図11】従来の動作合成方法を説明する図であり、データフローグラフを示している。

【図12】従来の動作合成方法を説明する図であり、データフローグラフのデータ構造を示している。

【図13】従来の動作合成方法を説明する図であり、動作記述の例を示している。

【図14】従来の動作合成方法を説明する図であり、ループのデータフローグラフを示している。

【図15】従来の動作合成方法を説明する図であり、スループット3のパイプライン動作を示している。

【図16】従来の動作合成方法を説明する図であり、スループット1のパイプライン動作を示している。

【符号の説明】

【0091】

801 入力装置

802 動作合成手段

803 出力装置

804 データベース

805 スケジューリング制約違反検出手段

10

20


30

40


50

- 8 0 5 a 制約グラフ生成手段
- 8 0 5 b 繰り返し間制約生成手段
- 8 0 5 c 制約違反検出手段
- 8 0 5 d 違反箇所検出・出力手段
- 8 0 5 e 違反量検出・出力手段
- 1 0 0 0 動作合成装置

【 図 1 】




【 図 2 】



【 図 3 】

$X \geq s+0$
 $Y \geq X+1$
 $Z \geq X+2$
 $Z \geq Y+2$
 $t \geq Z$
 $s=0$
 minimize t




線形計画問題

(a)


制約グラフ

(b)

【 図 4 】




(b)




(a)


【 図 5 】




【 図 6 】



【図 7】



【図 8】




【図 9】


```

sum = 0;
for (i = 0; i < 10; i++) {
    tmp = x(i);
    tmp = tmp + y(i);
    tmp = tmp + z(i);
    sum = sum + tmp;
}
  
```


【図 10】



【図 1 1】



【図 1 2】




【図 1 3】

```

sum = 0;
for (i = 0; i < 10; i++) {
    sum = sum + x(i);
    sum = sum + y(i);
    sum = sum + z(i);
}

```

【図 1 4】



【図 15】

サイクル1	Rx(0)
2	Ry(0)
3	Rz(0)
4	+ Rx(1)
5	Ry(1)
6	Rz(1)
...	...
27	Rz(8)
28	+ Rx(9)
29	Ry(9)
30	Rz(9)
31	+

【図 16】

サイクル1	Rx(0)
2	Ry(0) Rx(1)
3	Rz(0) Ry(1) Rx(2)
4	+ Rz(1) Ry(2)
5	+ Rz(2)
6	+
...	...
9	Rx(8)
10	Ry(8) Rx(9)
11	Rz(8) Ry(9)
12	+ Rz(9)
13	+