

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-273233

(P2009-273233A)

(43) 公開日 平成21年11月19日(2009.11.19)

(51) Int.Cl.
H02M 3/07 (2006.01)F I
H02M 3/07テーマコード (参考)
5H730

審査請求 未請求 請求項の数 4 O L (全 13 頁)

(21) 出願番号 特願2008-121339 (P2008-121339)
(22) 出願日 平成20年5月7日 (2008.5.7)(71) 出願人 000116024
ローム株式会社
京都府京都市右京区西院溝崎町21番地
(74) 代理人 100105924
弁理士 森下 賢樹
(74) 代理人 100133215
弁理士 真家 大樹
(72) 発明者 橋田 啓太郎
京都府京都市右京区西院溝崎町21番地
ローム株式会社内
Fターム(参考) 5H730 AA20 AS04 BB02 BB57 BB98
DD04 FD11 FF01 FG01 XX02
XX12 XX22 XX32 XX43


(54) 【発明の名称】 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路

(57) 【要約】

【課題】 回路素子へ供給する電源電圧を減圧する。

【解決手段】 保護回路100は、入力端子102と、出力端子104と、制御部10と、バイパススイッチ14と、電圧クランプ回路12と、を備える。バイパススイッチ14は、制御部10によって生成された制御信号Sgのレベルに基づきオンオフされる。制御部10は電源電圧Vccがある閾値を超えた場合にハイレベルとなる制御信号Sgを出力する。バイパススイッチ14は、制御信号Sgがローレベルである間はオン状態となり、電源電圧Vccをそのまま出力端子104へ出力する。バイパススイッチ14は制御信号Sgがハイレベルとなるとオフ状態となる。バイパススイッチ14がオフ状態である間はNPN型バイポーラトランジスタ18がクランプされた電圧を出力端子104へ出力する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

集積回路の電源電圧経路上に設けられた保護回路であって、
電源電圧が入力される入力端子と、
保護対象の回路が接続される出力端子と、
前記電源電圧が所定の第 1 基準電圧より高いとき所定レベルをとる制御信号を生成する制御部と、

前記入力端子と前記出力端子との間に設けられ、前記制御信号が前記所定レベルのときオフ状態となるバイパススイッチと、

前記電源電圧を受け、所定の第 2 基準電圧に対応した電圧以下にクランプする電圧クランプ回路と、を備えることを特徴とする保護回路。

10

【請求項 2】

前記電圧クランプ回路は、エミッタが前記出力端子と接続され、ベースに前記第 2 基準電圧に対応した電圧が印加される第 1 バイポーラトランジスタを含むことを特徴とする請求項 1 に記載の保護回路。

【請求項 3】

前記第 1 バイポーラトランジスタは N P N 型であり、

前記電圧クランプ回路は、

エミッタが前記第 1 バイポーラトランジスタのベースに接続され、ベースに前記第 2 基準電圧が印加される P N P 型の第 2 バイポーラトランジスタをさらに含むことを特徴とする請求項 2 に記載の保護回路。

20

【請求項 4】

反転型チャージポンプのスイッチ素子を制御する制御回路であって、

請求項 1 から 3 のいずれかに記載の保護回路と、

ゲートクロックを生成するゲートクロック生成回路と、

前記ゲートクロックのレベルをシフトさせて前記スイッチ素子の制御端子へ出力するレベルシフト回路と、を備え、

前記レベルシフト回路は、前記ゲートクロックのハイレベルを前記保護回路によって出力される電圧へシフトさせ、その少なくとも一端が前記反転型チャージポンプの出力電圧と同等の電圧をもつスイッチ素子の制御端子に対して出力することを特徴とする制御回路

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、保護対象の回路を過電圧から保護する保護回路に関する。

【背景技術】

【0002】

集積回路上の回路素子にはそれぞれ印加することのできる最大定格電圧（耐圧）が定められている。回路素子にその耐圧以上の電圧を印加すると、その素子の信頼性を損なう可能性がある。通常集積回路は耐圧を考慮し、電源電圧に応じたプロセスによって作られる

40

【特許文献 1】特開 2002-76875 号公報

【特許文献 2】特開 2002-343874 号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

しかしながら反転型チャージポンプのような、電源電圧と符号が反対の電圧を出力する回路では、正の電位のノードと負の電位のノードの電位差がそのノード間に設けられる素子の耐圧を超えてしまう箇所が生じる場合もある。このような場合にその電位差を何らかの方法で制御できれば便宜である。

50

ここで、その制御にレギュレータ回路を用いることも考えられる。しかしながらレギュレータ回路の出力電圧は入力される電圧よりも低い場合がある。したがってこの場合保護対象の回路の起動電圧が高くなる問題がある。

【0004】

本発明はこうした状況に鑑みてなされたものであり、その目的は、保護対象の回路の起動電圧を低く保ちつつその回路を過電圧から保護する保護回路の提供にある。

【課題を解決するための手段】

【0005】

本発明のある態様は、集積回路の電源電圧経路上に設けられた保護回路に関する。この保護回路は、電源電圧が入力される入力端子と、保護対象の回路が接続される出力端子と、電源電圧が所定の第1基準電圧より高いとき所定レベルをとる制御信号を生成する制御部と、入力端子と出力端子との間に設けられ、制御信号が所定レベルのときオフ状態となるバイパススイッチと、電源電圧を受け、所定の第2基準電圧に対応した電圧以下にクランプする電圧クランプ回路と、を備える。

【0006】

この態様によると、電源電圧が第1基準電圧より高いときは電圧クランプ回路によってクランプされた電圧が保護対象の回路に出力され、電源電圧が第1基準電圧より低いときは電源電圧が保護対象の回路に出力される。したがって、保護対象の回路を過電圧から保護することができるとともに、その回路の起動電圧を低く保つことができる。

【0007】

電圧クランプ回路は、エミッタが出力端子と接続され、ベースに第2基準電圧に対応した電圧が印加される第1バイポーラトランジスタを含んでもよい。この場合、電圧クランプ回路は、第2基準電圧に対応した電圧から第1バイポーラトランジスタのベースエミッタ間の順方向電圧（ V_f ）を引いた電圧にクランプできる。

【0008】

第1バイポーラトランジスタはNPN型であり、電圧クランプ回路は、エミッタが第1バイポーラトランジスタのベースに接続され、ベースに第2基準電圧が印加されるPNP型の第2バイポーラトランジスタをさらに含んでもよい。この場合、第1および第2バイポーラトランジスタの順方向電圧が温度と共に変動してもその変化をキャンセルし、電圧クランプ回路の出力を温度に対して安定化することができる。

【0009】

本発明の別の態様は、反転型チャージポンプのスイッチ素子を制御する制御回路である。この制御回路は、上記保護回路と、ゲートクロックを生成するゲートクロック生成回路と、ゲートクロックのレベルをシフトさせてスイッチ素子の制御端子へ出力するレベルシフト回路と、を備える。レベルシフト回路は、ゲートクロックのハイレベルを保護回路によって出力される電圧へシフトさせ、その少なくとも一端が反転型チャージポンプの出力電圧と同等の電圧をもつスイッチ素子の制御端子に対して出力する。

【0010】

反転型チャージポンプの出力電圧は負電圧である。したがって例えば出力キャパシタの出力側に接続されたスイッチ素子の一端には負電圧がかかる。そのようなスイッチ素子の制御信号がハイレベルとなると、ゲートソース間にはそのハイレベルに対応する電圧と、負電圧の絶対値との和で与えられる電圧がかかる。上述の態様によると、そのようなスイッチ素子に対しても、ゲートソース間耐圧を超えないような制御信号を出力できる。

【0011】

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0012】

本発明によれば、保護対象の回路の起動電圧を低く保ちつつその回路を過電圧から保護する保護回路を提供できる。

10

20

30

40

50

【発明を実施するための最良の形態】

【0013】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。

【0014】

図1は、実施の形態に係る保護回路100の構成を示す回路図である。保護回路100は、入力端子102と、出力端子104と、制御部10と、バイパススイッチ14と、電圧クランプ回路12と、を備える。入力端子102には電源電圧Vccが入力される。出力端子104から出力電圧Voutが出力される。出力端子104には保護対象となる回路106が接続される。

10

【0015】

バイパススイッチ14は、制御部10によって生成された制御信号Sgのレベルに基づきオンオフされる。本実施の形態ではバイパススイッチ14はPチャンネルMOSFET (Metal Oxide Semiconductor Field Effect Transistor) であり、ドレインは出力端子104に接続され、ソースは入力端子102に接続される。ゲートには制御部10によって生成された制御信号Sgが印加される。制御信号Sgが接地電圧レベル（ローレベル）であるとき、バイパススイッチ14はオン状態である。制御信号Sgが電源電圧Vccレベル（ハイレベル）であるとき、バイパススイッチ14はオフ状態である。

20

【0016】

制御部10は、第1抵抗R1と、第2抵抗R2と、比較器30と、を含む。第1抵抗R1および第2抵抗R2は電源電圧ラインと接地電圧ラインとの間に直列に設けられ、電源電圧Vccを分割する。第1抵抗R1と第2抵抗R2との第1接続ノード32は比較器30の非反転入力端子へ接続される。比較器30の反転入力端子には第1基準電圧Vref1が入力される。比較器30は、非反転入力端子へ入力される電圧と反転入力端子へ入力される電圧とを比較して、電源電圧Vccまたは接地電圧を制御信号Sgとしてバイパススイッチ14のゲートへ出力するように構成される。また比較器30はヒステリシスを持つように構成されてもよい。これは例えばシュミットトリガ型の帰還をかけることによって実現されうる。

30

【0017】

例えば上記ヒステリシスが無く、第1抵抗R1 = 1.25 (kΩ)、第2抵抗R2 = 1.5 (kΩ)、第1基準電圧Vref1 = 1.5 (V) の場合、 $V_{cc} = V_{ref1} \times \{ (1.25 + 1.5) / 1.5 \} = 2.75$ (V) が制御部10の閾値Vtとなる。電源電圧Vccが閾値Vtより低い場合、比較器30からの制御信号Sgは接地電圧レベルである。電源電圧Vccが閾値Vtより高い場合、比較器30からの制御信号Sgは電源電圧Vccレベルである。

【0018】

電圧クランプ回路12は、クランプ電圧設定回路16と、NPN型バイポーラトランジスタ18と、第1定電流源24と、を含む。NPN型バイポーラトランジスタ18のコレクタは入力端子102と接続される。エミッタは出力端子104と接続される。そのエミッタと出力端子104との第2接続ノード28には第1定電流源24の一端が接続され、第1定電流源24の他端は接地される。第1定電流源24は第2接続ノード28から接地へ電流が流れる向きに設定される。NPN型バイポーラトランジスタ18のベースにはクランプ電圧設定回路16によって生成された電圧が印加される。特にNPN型バイポーラトランジスタ18とバイパススイッチ14は並列に接続されることに注意する。

40

【0019】

クランプ電圧設定回路16は、第3抵抗R3と、PNP型バイポーラトランジスタ20と、バッファ22と、を有する。第3抵抗R3の一端は入力端子102に接続される。第3抵抗R3の他端とPNP型バイポーラトランジスタ20のエミッタとが接続され、その

50

第3接続ノード26にはNPN型バイポーラトランジスタ18のベースが接続される。PNP型バイポーラトランジスタ20のベースには、第2基準電圧 V_{ref2} がバッファ22を介して入力される。PNP型バイポーラトランジスタ20のコレクタは接地される。

【0020】

以上のように構成された保護回路100の動作について説明する。

図2は、電源電圧 V_{cc} および出力電圧 V_{out} の電源電圧 V_{cc} に対する変化を示すグラフである。図2のグラフでは、x軸に電源電圧 V_{cc} とり、y軸に出力電圧 V_{out} および電源電圧 V_{cc} をとる。当然ながら電源電圧 V_{cc} は傾き1の直線である。図2では電源電圧 V_{cc} を破線で示す。また出力電圧 V_{out} を実線で示す。

【0021】

以下説明を簡単にするため、制御部10の抵抗および基準電圧は上述の値をとる場合を考える。つまり制御部10の閾値 V_t は2.75(V)である。またNPN型バイポーラトランジスタ18およびPNP型バイポーラトランジスタ20はペアリングして形成される場合を考える。つまりNPN型バイポーラトランジスタ18の順方向電圧 V_{f1} とPNP型バイポーラトランジスタ20の順方向電圧 V_{f2} とは略同一であり、その温度特性も略同一であり、電流増幅率 h_{fe} もほぼ同一である。また、第2基準電圧 V_{ref2} は2(V)に設定される場合を考える。

以下では電源電圧 V_{cc} と閾値 V_t との大小関係によって場合に分けて説明する。

【0022】

$V_{cc} < V_t$:

制御部10から出力される制御信号 S_g はローレベルである接地電圧である。したがってバイパススイッチ14であるPチャンネルMOSFETのゲートには接地電圧が印加される。この場合PチャンネルMOSFETはオン状態となり、出力電圧 V_{out} と電源電圧 V_{cc} とは等しくなる。このため図2では $V_{cc} < V_t$ において出力電圧 V_{out} が電源電圧 V_{cc} に沿って描かれている。

【0023】

$V_{cc} \geq V_t$:

電源電圧 V_{cc} が上昇して閾値 V_t を超えたとき、制御部10から出力される制御信号 S_g はそのレベルが反転し、ハイレベルである電源電圧 V_{cc} となる。するとバイパススイッチ14であるPチャンネルMOSFETのゲートには電源電圧 V_{cc} が印加される。この場合PチャンネルMOSFETはオフ状態となる。したがってNPN型バイポーラトランジスタ18のエミッタ電圧 V_{E1} と出力電圧 V_{out} とが等しくなる。

【0024】

電圧クランプ回路12の回路構成から、PNP型バイポーラトランジスタ20のエミッタ電圧 V_{E2} を用いて、 $V_{E1} = V_{E2} - V_{f1}$ が成立する。また $V_{E2} = V_{ref2} + V_{f2}$ である。したがって、 $V_{E1} = V_{ref2} + V_{f2} - V_{f1}$ となる。ここで V_{f1}
 V_{f2} なので $V_{E1} = V_{ref2}$ である。つまり出力電圧 V_{out} は第2基準電圧 V_{ref2} と近似的に等しい。第2基準電圧 V_{ref2} は電源電圧 V_{cc} が十分高い場合電源電圧 V_{cc} によらず2(V)であるから、出力電圧 V_{out} もおおよそ2(V)にクランプされる。したがって図2では $V_{cc} \geq V_t$ において出力電圧 V_{out} はx軸に平行な直線として描かれている。

【0025】

ただし電源電圧 V_{cc} が第2基準電圧 V_{ref2} に近い場合、PNP型バイポーラトランジスタ20のベースエミッタ間に十分な電位差が生じないためにPNP型バイポーラトランジスタ20がオン状態とならず、 $V_{E2} < V_{ref2} + V_{f2}$ となる。したがって $V_{E1} < V_{ref2}$ となり出力電圧 V_{out} は第2基準電圧 V_{ref2} よりも低い。図2のグラフではこの状態をディップDIPで示す。

【0026】

このように本実施の形態に係る保護回路100によれば、電源電圧 V_{cc} が閾値 V_t より高い範囲では出力電圧 V_{out} は電源電圧 V_{cc} によらない値をとる。したがって保護

10

20

30

40

50

対象の回路 106 に過電圧が印加されることを防ぎ、動作電圧の範囲を広げることを可能とする。

また、電源電圧 V_{cc} が変動しても出力電圧 V_{out} はほとんど変動しないので、保護対象の回路への安定した電源の供給を実現する。

【0027】

また本実施の形態に係る保護回路 100 によれば、電源電圧 V_{cc} が閾値 V_t より低い範囲では出力電圧 V_{out} と電源電圧 V_{cc} は等しくなる。ここで電源電圧 V_{cc} を 0 (V) から上げていって保護対象の回路が起動したときの電源電圧 V_{cc} を起動電圧と呼ぶこととし、この起動電圧について検討する。閾値 V_t より低い電圧で起動する保護対象の回路に対して、既知のレギュレータ回路を通して電源電圧を供給する場合を考える。この場合、一般にレギュレータ回路の出力インピーダンスは無視できないので、負荷が重いときは出力される電圧は電源電圧よりも低くなる。つまり保護対象の回路に入力される電圧は電源電圧よりも低いことがある。それに対して保護回路 100 を通して電源電圧を供給する場合、入力端子 102 と出力端子 104 が直結されているので上述の出力インピーダンスの問題が緩和される。したがって前者の場合よりも後者の場合の方が起動電圧が低い。つまり本実施の形態に係る保護回路 100 によれば、より低い電源電圧 V_{cc} を用いて保護対象の回路を起動させることができ、動作電圧の範囲を低電圧側に広げることを可能とする。

10

【0028】

また、本実施の形態に係る保護回路 100 によれば、その出力を切り替えるための閾値 V_t はひとつだけであり、高電圧側では電源電圧 V_{cc} をクランプする。これに対し、比較技術として直列に接続された複数のダイオードを通して電源電圧が保護対象の回路に入力される場合を考える。この比較技術では電源電流が通過するダイオードの個数は、制御信号により切り替え可能に構成されているものとする。この場合、電源電圧の上昇に伴い電源電流が通過するダイオードの数を増していくのであるが、そのダイオードの数が増えるごとに保護対象の回路に入力される電源電圧はダイオードの順方向電圧分低くなる方向へジャンプする。結果として電源電圧 V_{cc} が高い領域では、電源電圧 V_{cc} に対して保護対象の回路に入力される電圧はのこぎり歯状の変化を示すこととなる。それに対して本実施の形態に係る保護回路 100 では、高電圧側でその出力はクランプされる。したがって比較技術と比べてより安定した出力電圧を供給でき、切り替えによるノイズを低減することができる。

20

30

【0029】

また、実施の形態に係る保護回路 100 によれば、一般的なレギュレータを用いる場合よりも回路面積を削減できる。

一般的なレギュレータは、NPN型バイポーラトランジスタ 18 に対応する出力トランジスタと、出力トランジスタの制御端子の電位をフィードバックにより制御する演算増幅器を含んで構成される。したがって一般的なレギュレータにおいては演算増幅器には、出力トランジスタのサイズに見合った電流能力が必要となるため、その回路面積は大きくなる傾向にある。

これに対して、本実施の形態に係る保護回路 100 によれば、バッファ 22 は PNP 型バイポーラトランジスタ 20 のベースに基準電圧を出力する。また、PNP 型バイポーラトランジスタ 20 のエミッタは NPN 型バイポーラトランジスタ 18 のベースに接続される。この構成では、電源電圧 V_{cc} が閾値 V_t 以下のときに、保護対象の回路へ電源電流 I_{out} (不図示) を供給するためには、バッファ 22 はおよそ電源電流 I_{out} の $(1/hfe)^2$ 倍の電流を供給すればよい。したがって電圧クランプ回路 12 は、レギュレータと比べて小さく簡易な回路で構成でき、さらには消費電力を低減することができる。

40

【0030】

また、本実施の形態に係る保護回路 100 によれば、NPN 型バイポーラトランジスタ 18 における順方向電圧 V_{f1} を PNP 型バイポーラトランジスタ 20 における順方向電圧 V_{f2} で補償する構成となっている。さらに両方の順方向電圧の温度変化は略同一であ

50

る。したがって電源電圧 V_{cc} が閾値 V_t よりも高い範囲において、順方向電圧の値のばらつきによる出力電圧 V_{out} のオフセットのばらつきを低減することができるとともに、温度変化による出力電圧 V_{out} のドリフトを抑えることができる。

【0031】

本発明の実施の形態は特に反転型チャージポンプと正負電源を使用する回路とを一体集積化したLSI (Large Scale Integration) 等に好適に用いられる。正負電源を使用する回路としては例えばビデオアンプ回路やオーディオアンプ回路がある。そのようなLSIでは反転型チャージポンプを含めて一体集積化することにより、外部からは正の電源電圧のみを供給すればよい。負電源電圧を別途他のチップ等で生成し供給する手間が省け便宜である。

10

【0032】

そこでつぎに実施の形態に係る保護回路100のアプリケーションについて説明する。

図3は、図1の保護回路100を搭載した反転型チャージポンプ160を示すブロック図である。反転型チャージポンプ160は、第1電源入力端子206と、第1接地端子208と、第2電源入力端子212と、第1キャパシタ接続端子214と、第2接地端子216と、第2キャパシタ接続端子218と、負電圧出力端子220と、制御回路150と、第1スイッチトランジスタTr1と、第2スイッチトランジスタTr2と、第3スイッチトランジスタTr3と、第4スイッチトランジスタTr4とを含む。例えば第1スイッチトランジスタTr1はPチャンネルMOSFETであり、第2スイッチトランジスタTr2、第3スイッチトランジスタTr3および第4スイッチトランジスタTr4はNチャンネルMOSFETであってもよい。MOSFETのゲートソース間耐圧はドレインソース間耐圧よりは一般的に低い。以下ではNチャンネルMOSFETのゲートソース間耐圧が5.5(V)である場合を考える。

20

【0033】

第1スイッチトランジスタTr1は、第2電源入力端子212と第1キャパシタ接続端子214との間に設けられる。第2スイッチトランジスタTr2は、第1キャパシタ接続端子214と第2接地端子216との間に設けられる。第3スイッチトランジスタTr3は、第2接地端子216と第2キャパシタ接続端子218との間に設けられる。第4スイッチトランジスタTr4は、第2キャパシタ接続端子218と負電圧出力端子220の間に設けられる。

30

【0034】

第1電源入力端子206は電源ラインに接続され、反転型チャージポンプ160に電源電圧 V_{cc} を供給する。第1接地端子208は接地され、反転型チャージポンプ160に接地電圧を供給する。第2電源入力端子212は電源ラインに接続され電源電圧 V_{cc} が印加される。第2接地端子216は接地される。第1キャパシタ接続端子214と第2キャパシタ接続端子218との間にはフライングキャパシタCfが接続される。第2接地端子216と負電圧出力端子220との間には出力キャパシタCoが接続される。

【0035】

制御回路150は、実施の形態に係る保護回路100と、基準電圧生成回路110と、基準クロック生成回路120と、ゲートクロック生成回路130と、レベルシフト回路140と、を有する。保護回路100、基準電圧生成回路110および基準クロック生成回路120にはそれぞれ電源電圧 V_{cc} および接地電圧が入力される。基準電圧生成回路110は一または複数の基準電圧を生成し保護回路100に供給する。基準電圧生成回路110は例えばバンドギャップ基準電圧を生成する。

40

【0036】

基準クロック生成回路120は基準クロックCLKを生成し、ゲートクロック生成回路130へ出力する。ゲートクロック生成回路130は、プログラマブル分周器34と、遅延回路36と、NANDゲート38と、第1NORゲート40と、ANDゲート42と、第2NORゲート44とを有する。プログラマブル分周器34は基準クロックCLKを外から設定可能な比率で分周し、基準ゲートクロックGCを出力する。

50

【0037】

遅延回路36は、抵抗とキャパシタによって構成され、キャパシタへの充電時間を抵抗によって制御することにより基準クロックCLKに遅延を与える。この遅延によって、反転型チャージポンプ160の動作フェーズにデッドタイム、つまり全てのスイッチトランジスタがオフ状態となる期間が設定される。

【0038】

NANDゲート38、第1NORゲート40、ANDゲート42および第2NORゲート44のそれぞれの一方の入力端子には基準ゲートクロックGCが入力され、他方の入力端子には遅延回路36を経由した遅延ゲートクロックGC'が入力される。

NANDゲート38はレベルシフト回路140を通して第1ゲートクロックV1を第1スイッチトランジスタTr1のゲートへ出力する。第1NORゲート40はレベルシフト回路140を通して第2ゲートクロックV2を第2スイッチトランジスタTr2のゲートへ出力する。ANDゲート42はレベルシフト回路140を通して第3ゲートクロックV3を第3スイッチトランジスタTr3のゲートへ出力する。第2NORゲート44はレベルシフト回路140を通して第4ゲートクロックV4を第4スイッチトランジスタTr4のゲートへ出力する。

【0039】

レベルシフト回路140にはハイレベルとして電源電圧Vccおよび出力電圧Voutが、ローレベルとして接地電圧および負電源電圧Veeが入力される。レベルシフト回路140は、第1ゲートクロックV1および第2ゲートクロックV2のハイレベルを電源電圧Vcc、ローレベルを接地電圧へシフトさせる。また、第3ゲートクロックV3および第4ゲートクロックV4のハイレベルを出力電圧Vout、ローレベルを負電源電圧Veeへシフトさせる。

【0040】

レベルシフト回路140は、第1インバータ46と、第2インバータ48と、第3インバータ50と、第4インバータ52と、第5インバータ54と、第6インバータ56と、第7インバータ58と、第8インバータ60と、を有する。第1インバータ46および第2インバータ48は、NANDゲート38の出力端子から第1スイッチトランジスタTr1のゲートへの信号線路上に直列に設けられる。第3インバータ50および第4インバータ52は、第1NORゲート40から第2スイッチトランジスタTr2のゲートへの信号線路上に直列に設けられる。この4つのインバータのハイレベル側入力端子には電源電圧Vccが入力され、ローレベル側入力端子には接地電圧が入力される。

【0041】

第5インバータ54には、ANDゲート42の出力が入力される。第7インバータ58には、第2NORゲート44の出力が入力される。この2つのインバータのハイレベル側入力端子には出力電圧Voutが入力され、ローレベル側入力端子には接地電圧が入力される。

第6インバータ56には、第5インバータ54の出力が入力される。第6インバータ56は第3スイッチトランジスタTr3のゲートへ出力する。第8インバータ60には、第7インバータ58の出力が入力される。第8インバータ60は第4スイッチトランジスタTr4のゲートへ出力する。この2つのインバータのハイレベル側入力端子には出力電圧Voutが入力され、ローレベル側入力端子には負電源電圧Veeが入力される。

【0042】

ここで第3スイッチトランジスタTr3および第4スイッチトランジスタTr4に着目すると、反転型チャージポンプ160の通常動作時そのソースの電圧は負電源電圧Veeである。また上記レベルシフト回路140の構成から、そのゲートには最大で出力電圧Voutの電圧が印加される。

したがって第3スイッチトランジスタTr3および第4スイッチトランジスタTr4のゲートソース間電圧は最大でVout-Veeとなる。ここで負電源電圧Veeは負の値であることに注意する。

10

20

30

40

50

【0043】

以上のように構成された反転型チャージポンプ160の動作について説明する。

図4は、反転型チャージポンプ160における基準クロックに対する各ゲートのクロック波形を示すタイムチャートである。基準ゲートクロックGCのエッジから遅延時間 τ の間を除いて、ゲートクロック生成回路130に含まれる論理ゲートの2つの入力端子には同一レベルが印加される。また、基準ゲートクロックGCのエッジから遅延時間 τ の間は、その2つの入力端子には異なるレベルが入力される。

【0044】

第1充電期間 $\phi 1$ では、第1スイッチトランジスタ $T r 1$ および第3スイッチトランジスタ $T r 3$ がオン状態となり、第2スイッチトランジスタ $T r 2$ および第4スイッチトランジスタ $T r 4$ がオフ状態となる。これによりフライングキャパシタ $C f$ に電荷が蓄えられる。

全閉期間 $\phi 2$ は、上述のデッドタイムである。図4では基準ゲートクロックGCの両エッジから遅延時間 τ の間の期間として表される。この期間中全てのスイッチトランジスタがオフ状態となる。

第2充電期間 $\phi 3$ では、第1スイッチトランジスタ $T r 1$ および第3スイッチトランジスタ $T r 3$ がオフ状態となり、第2スイッチトランジスタ $T r 2$ および第4スイッチトランジスタ $T r 4$ がオン状態となる。これによりフライングキャパシタ $C f$ から負電荷が出力キャパシタ $C o$ へ移動し、出力キャパシタ $C o$ に負電圧が生じる。

反転型チャージポンプ160の動作中は、 $\{\phi 1、\phi 2、\phi 3、\phi 2\}$ を一周期としてそれが繰り返されることにより負電源電圧 $V e e$ が生成される。

【0045】

このように、図1の保護回路100のアプリケーションに係る反転型チャージポンプ160によれば、レベルシフト回路140は、第3スイッチトランジスタ $T r 3$ および第4スイッチトランジスタ $T r 4$ のゲートに対するゲートクロックのハイレベルを、保護回路100によって制御された出力電圧 $V o u t$ にシフトさせるように構成されている。これにより電源電圧 $V c c$ の上昇に伴う第3スイッチトランジスタ $T r 3$ および第4スイッチトランジスタ $T r 4$ のゲートソース間電圧の上昇を抑えることができ、より広い動作電圧範囲を実現する。

【0046】

次に、反転型チャージポンプ160を利用するLSI200の一例について説明する。

図5は、LSI200の構成を示すブロック図である。LSI200は、第3電源入力端子202と、第3接地端子204と、負電圧入力端子210と、反転型チャージポンプ160と、メイン回路170と、を備え、ひとつの半導体基板上に一体集積化されている。負電圧出力端子220と負電圧入力端子210は接続される。

【0047】

メイン回路170は正負電源を使用する回路であり、例えばビデオアンプ回路である。このビデオアンプ回路は、LPF (Low Pass Filter) と、ドライバとを含んでもよい。入力されたビデオ信号は、LPFを通過することで所定の周波数以上の成分が除去された後、ドライバによって例えば6dB分増幅され、映像機器へ出力される。LPFおよびドライバのそれぞれは電源電圧 $V c c$ と共に負電源電圧 $V e e$ を使用してもよい。

【0048】

メイン回路170には第3電源入力端子202を介して電源電圧 $V c c$ が供給され、負電圧入力端子210を介して負電源電圧 $V e e$ が供給される。また、メイン回路170は第3接地端子204を介して接地される。以下ではメイン回路170の動作電圧が $2.85(V) \leq V c c \leq 3.45(V)$ である場合を考える。

【0049】

このように構成されたLSI200の動作について説明する。

図6は、電源電圧 $V c c$ 、出力電圧 $V o u t$ および負電源電圧 $V e e$ の電源電圧 $V c c$

10

20

30

40

50

に対する変化を示すグラフである。図6のグラフでは、x軸に電源電圧 V_{cc} とり、y軸に出力電圧 V_{out} 、負電源電圧 V_{ee} および電源電圧 V_{cc} をとる。当然ながら電源電圧 V_{cc} は傾き1の直線である。図6では電源電圧 V_{cc} を破線で示す。負電源電圧 V_{ee} は反転型チャージポンプ160によって生成され、 $V_{ee} = -V_{cc}$ の関係がある。したがって図6で負電源電圧 V_{ee} は傾き-1の直線である。図6では負電源電圧 V_{ee} を実線で示す。出力電圧 V_{out} は図6のグラフの第1象限に実線で示される。

【0050】

メイン回路170の動作電圧範囲 ΔV である $2.85(V) \leq V_{cc} \leq 3.45(V)$ においては、電源電圧 V_{cc} が $V_{cc} = 3.45(V)$ のとき第3スイッチトランジスタ $Tr3$ および第4スイッチトランジスタ $Tr4$ のゲートソース間電圧($V_{out} - V_{ee}$)は最大となり、その値は $V_c = 2 - (-3.45) = 5.45(V)$ である。これはゲートソース間耐圧である $5.5(V)$ よりも低い。これと比較して保護回路100が無い場合は、第3スイッチトランジスタ $Tr3$ および第4スイッチトランジスタ $Tr4$ のゲートソース間には $V_{cc} - V_{ee}$ の電圧が印加される。上記動作電圧範囲 ΔV 内においてはこれは $V_a = 2.85 - (-2.85) = 5.7(V)$ から $V_b = 3.45 - (-3.45) = 6.9(V)$ の範囲の電圧であり、ゲートソース間耐圧である $5.5(V)$ を超えてしまう。

【0051】

このようにアプリケーションに係る反転型チャージポンプ160を搭載したLSI200によれば、電源電圧 V_{cc} がメイン回路170の動作電圧の範囲にあるときに、第3ス

10

20

【0052】

以上、実施の形態に係る保護回路100について説明した。この実施の形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

【0053】

図7は、変形例に係る保護回路100aの構成を示す回路図である。

電圧クランプ回路70は、PNP型バイポーラトランジスタ64と、NPN型バイポーラトランジスタ62と、第4抵抗 $R4$ と、第2定電流源68と、バッファ22と、を含む。PNP型バイポーラトランジスタ64のエミッタは出力端子104と接続される。そのコレクタは接地され、そのベースはNPN型バイポーラトランジスタ62のエミッタおよび第4抵抗 $R4$ の一端と共通に接続される。第4抵抗 $R4$ の他端は接地される。NPN型バイポーラトランジスタ62のコレクタには電源電圧 V_{cc} が印加され、そのベースにはバッファ22の出力が印加される。第2定電流源68の一端は、PNP型バイポーラトランジスタ64のエミッタと出力端子104との第4接続ノード66に接続され、他端には電源電圧 V_{cc} が印加される。

30

本変形例によると、図1の回路と同様の効果を得ることができる。

【0054】

実施の形態においては $V_{cc} > 0$ の場合について説明したが、本発明はこれには限定されない。入力される電源電圧が負電圧である場合、例えばバイパススイッチ14をNチャネルMOSFETとし、バイポーラトランジスタの型を入れ替え、その他適宜端子の正負を入れ替えてもよい。

40

【0055】


以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

【図面の簡単な説明】


【0056】

50


【図 3】



【図 4】



【図 5】



【図 6】

