

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5000742号
(P5000742)

(45) 発行日 平成24年8月15日(2012.8.15)

(24) 登録日 平成24年5月25日(2012.5.25)

(51) Int.Cl.	F I
H05K 3/46 (2006.01)	H05K 3/46 L
	H05K 3/46 G
	H05K 3/46 N
	H05K 3/46 X

請求項の数 2 (全 20 頁)

(21) 出願番号	特願2010-93234 (P2010-93234)	(73) 特許権者	000230249
(22) 出願日	平成22年4月14日(2010.4.14)		日本メクトロン株式会社
(62) 分割の表示	特願2005-318532 (P2005-318532)		東京都港区芝大門1丁目12番15号
の分割		(74) 代理人	100117787
原出願日	平成17年11月1日(2005.11.1)		弁理士 勝沼 宏仁
(65) 公開番号	特開2010-183102 (P2010-183102A)	(74) 代理人	100082991
(43) 公開日	平成22年8月19日(2010.8.19)		弁理士 佐藤 泰和
審査請求日	平成22年4月23日(2010.4.23)	(74) 代理人	100103263
			弁理士 川崎 康
		(74) 代理人	100107582
			弁理士 関根 毅
		(74) 代理人	100118843
			弁理士 赤岡 明
		(74) 代理人	100077609
			弁理士 玉真 正美

最終頁に続く

(54) 【発明の名称】 ケーブル部を有する多層配線基板の製造方法

(57) 【特許請求の範囲】

【請求項1】

内層から外層までの複数の導電層における少なくとも一方の準外層を含んだケーブル部を有し、CSP実装ランドに貫通孔がない多層フレキシブル配線基板の製造方法において、

- 内層コア基板を製造する工程、
- 可撓性を有する片面型銅張積層板の銅箔層に導通用孔形成部位の開口を含む回路パターンを形成する工程、
- 前記回路パターン上にカバーレイを形成して外層ビルドアップ層とする工程、
- 前記カバーレイを形成した側を前記内層コア基板の側へ向けて、前記外層ビルドアップ層を前記内層コア基板に接着材を介して積層し、積層回路基材を形成する工程、
- 前記積層回路基材に対し、前記外層側導電層および前記回路パターンにおける前記導通用孔形成部位の開口をレーザ遮光用のマスクとしてレーザ加工を行い、導通用孔を形成する工程、

f) 前記導通用孔に対し導電化処理を行い、電解めっきを施してビアホールを形成する工程、

をそなえたことを特徴とする、少なくとも一方の準外層を含んだケーブル部を有する多層フレキシブル配線基板の製造方法。

【請求項2】

請求項1記載の少なくとも一方の準外層を含んだケーブル部を有する多層フレキシブル配線基板の製造方法において、

10

20

前記内層コア基板は、フィルドビア構造による層間接続を有する両面配線基板であることを特徴とする、少なくとも一方の準外層を含んだケーブル部を有する多層フレキシブル配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ビルドアップ型多層配線基板の製造方法に関し、特に可撓性ケーブル部を有するビルドアップ型多層フレキシブル配線基板の製造方法に関する。

【背景技術】

【0002】

10

近年、電子機器の小型化および高機能化は益々促進されてきており、そのために配線基板に対する高密度化の要求が高まっている。そこで、配線基板を片面から両面や三層以上の多層配線基板とすることにより、配線基板の高密度化を図っている。

【0003】

この一環として、携帯電話などの小型電子機器を中心に、各種電子部品を実装する多層配線基板や硬質配線基板間を、コネクタ等を介して接続する別体のフレキシブル配線基板やフレキシブルフラットケーブルを一体化した可撓性ケーブル部を有する多層フレキシブル配線基板が広く普及している（特許文献1、第5図参照）。

【0004】

中でも携帯電話の高機能化はめざましく、それに伴い多層フレキシブル配線基板に実装される部品もCSP（チップサイズパッケージ）に置き換わり、高機能かつ高密度にパッケージングし、基板サイズを大きくすることなく、高機能を付加しようという流れがある。このCSPのパッドピッチも、当初は0.8mmであったものが、最近では0.5mm以下の狭ピッチなものの搭載の要求も出始めている。

20

【0005】

多層フレキシブル配線基板に狭ピッチCSPを搭載するうえでの必須要件は、以下のようなものがある。

(a) CSP実装ランドに貫通孔がないこと。

実装に必要な半田が流れないようにするためである。

(b) 導通部の高密度配置が可能なこと。

30

狭ピッチCSP実装ランドから直接、下の配線層に接続するため、要求される最小ピッチとしては搭載するCSPのパッドピッチと同じピッチが必要となる。

(c) 微細配線の形成

外層、内層を問わず、100パッド以上の多くのパッドからの配線引き回しが必要なためである。また、CSP実装ランド間に引き回せる配線の本数が、搭載可能なCSPの仕様を決める重要なファクターである。特にCSP搭載に際しては、CSP実装ランドの存在する外層の配線より下の内層の配線の微細化が有効である。

(d) CSP実装ランドの平坦性

CSPを多層フレキシブル配線基板上にフェースダウンでフリップチップ実装する際に、CSP側のパッド上の半田ボールの高さで、CSP実装ランドの凹凸を吸収する必要があるためである。多層フレキシブル配線基板においては、各層の導体層の厚みによる段差を接着材等で充填し、平坦性を確保する必要がある。

40

【0006】

多層フレキシブル配線基板の代表的な構造は、両面又は片面のフレキシブル配線基板を内層とし、それに外層となるフレキシブル又は硬質ベースの配線基板を積層し、めっきなどによるスルーホール接続を施して4～8層程度の多層フレキシブル配線基板とする構造である（特許文献1、図5参照）。

【0007】

ただし、スルーホール接続では全層を貫通してしまうため、高密度化が困難なことや部品実装ランドをスルーホール上に設けると半田が流れてしまうため、ランドをスルーホー

50

ル上には配置できないという問題がある。このため、上述の狭ピッチC S P搭載の要件を満たしておらず、狭ピッチC S Pを搭載することはできない。

【0008】

中でも、10パッド×10パッド以上のC S Pのパッドがフルグリッドで配置されている狭ピッチC S Pを搭載することは、従来の多層フレキシブル配線基板では非常に困難である。

【0009】

そこで、高密度実装を実現するため、多層フレキシブル配線基板をコア基板として、1～2層程度のビルドアップ層を両面または片面に有するビルドアップ型多層フレキシブル配線基板も実用化されている。

10

【0010】

しかしながら、多層フレキシブルコア基板にビルドアップを行う場合、ケーブル部等の柔らかい構成材料がコア基板の平坦性を損なうことから、ビルドアップが困難である。また、コア基板にスルーホールめっきを行っているので、導体層厚が厚くなり、微細回路の形成は困難である。

【0011】

さらにビルドアップ用の接着材で、上述の厚い導体層を充填し、平坦性を確保する必要があるため、必要な接着材厚が厚くなり、接続信頼性を確保するために必要なビルドアップ層のビアホールめっき厚も厚くする必要がある。この結果、やはり微細回路の形成は困難であって、上述の狭ピッチC S P搭載の要件を満たしておらず、狭ピッチC S Pを搭載することはできない。

20

【0012】

そこで、微細回路形成能力の不足を層数の増加で補うべく、さらに2段目のビルドアップを行う手法が提案されている。しかしながら、この手法を用いて、2段ビルドアップ型多層フレキシブル配線基板を作製するには、逐次積層を繰り返すため、層数が増すにつれて工程が煩雑になり、歩留まりが低下する問題がある。

【0013】

また、導電性突起による1段目のビルドアップ層をコア基板に積層し、平坦性を確保した上で、さらに2段目のビルドアップを行う手法も考えられる（特許文献2、[0020]～[0030]参照）。しかし、ケーブル部等の柔らかい構成材料からなる多層フレキシブルコア基板に導電性突起を突き当てると、コア基板が変形したりコア基板のスルーホールへのダメージがあったりすることや、やはり逐次積層を繰り返すため、層数が増すにつれて工程が煩雑になり、歩留まりが低下するため問題の解決には至らない。

30

【0014】

これらのことから、集積度が高く、狭ピッチC S Pを搭載可能なケーブル部を有する多層配線基板を安価かつ安定的に製造する方法が望まれている。

【0015】

図10ないし図15は、従来のケーブル部を有する多層配線基板の製造方法（特許文献4、図3）を示す断面工程図であって、先ず、図10(1)に示すように、ポリイミド等の可撓性絶縁ベース材131の両面に、銅箔等の導電層132、133を有する、所謂、両面銅張積層板134を用意する。

40

【0016】

次いで、図10(2)に示すように、この両面型銅張積層板134の銅箔層132、133に対し、通常の写真ファブリケーション手法によるエッチング手法を用いて、ケーブル等の回路パターン135を形成し、内層回路136とする。

【0017】

次に、図10(3)に示すように、ケーブル等の回路パターン135にポリイミドフィルム137を、接着材138を介して張り合わせることでカバー139を形成し、ケーブル部140を形成する。

【0018】

50

続いて、図10(4)に示すように、絶縁ベース材141の片面に銅箔等の導電層142を有する、所謂、片面銅張積層板143およびこれを金型等により所望の形状に打ち抜き加工した図10(3)のケーブル部140に張り合わせるための接着材144を用意する。このときの導電層142の厚みとしては50 μm 以下、できれば35 μm 以下が好ましい。この後、図10(5)に示すように、片面銅張積層板143と接着材144とを張り合わせ、これを金型等により所望の形状に打ち抜き加工する。

【0019】

次に、図11(6)に示すように、図10(3)のケーブル部140に接着材144を介して図10(5)の打ち抜き加工した片面銅張積層板145を積層する。次いで、図11(7)に示すように、NCドリル等で導通用孔146を形成する。このとき、内層のカバー139のポリイミドフィルム137および接着剤138がドリル加工時に熱ダレを起こし、内層回路136の銅箔層132、133へのスルーホールめっき付き周りが悪化するため、デスマリア処理を行う。導通用孔146の径としては、150～500 μm 程度が好ましい。

10

【0020】

ただし、導通用孔の径と接続信頼性との間には相関関係があり（特許文献5、[0005]～[0008]参照）、集積度を向上させる目的で、導通用孔の径を小さく設計すると、信頼性を確保するのに必要なめっき厚が厚くなることが知られている。

【0021】

続いて、図12(8)に示すように、導通用孔146に無電解めっきまたは導電化処理等を施した後、電気めっきでスルーホール147を形成する。このときのスルーホール147のめっき厚みは、30～50 μm 程度が信頼性を確保する上では好ましいとされる。

20

【0022】

この後、図12(9)に示すように、上記スルーホール面に対し、通常の写真ファブリケーション手法によるエッチング手法を用いて回路パターン148を形成し、ビルドアップ型多層フレキシブル配線基板のケーブル部を有する内層コア基板149を得る。

【0023】

次に、図13(10)に示すように、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ない接着性絶縁樹脂150の片面に銅箔等の導電層151を有する、所謂、片面銅張積層板152を用意する。接着性絶縁樹脂150の厚みとしては、図2(8)の厚付けしたスルーホールめっきを含む導体層を充填し、平坦性を確保する必要があることから、少なくとも50 μm 以上の厚みが必要で、ここでは厚さ100 μm のものを用了。

30

【0024】

次に、図13(11)に示すように、片面銅張積層板152を金型等で打ち抜き加工する。次いで、図13(12)に示すように、図12(9)で得た、内層コア基板149に打ち抜き加工した片面銅張積層板153を積層する。

【0025】

この後、図14(13)に示すように、レーザ等で導通用孔154を形成する。導通用孔154の径としては、0.5mmピッチ以下の狭ピッチCSPを搭載するためには、100～300 μm 程度が好ましい。ただし、上述のように、導通用孔の径を小さく設計すると、信頼性を確保するのに必要なめっき厚が厚くなる。一方、穴径を大きく設計すると、集積度が低下するだけでなく、レーザ加工に要する加工時間が増加し、生産性が悪化する。

40

【0026】

続いて、図14(14)に示すように、導通用孔154に無電解めっきまたは導電化処理等を施した後、電気めっきでビアホール155を形成する。接着性絶縁樹脂150の厚みを考慮すると、このときのビアホール155のめっき厚みは、ビアホール155の径にも依るが、信頼性を確保する上では30 μm 以上が好ましいとされる。

【0027】

この後、図15(15)に示すように、上記めっき金属層面を含む最外導電層に対し、通常の写真ファブリケーション手法によるエッチング手法を用いて回路パターン156を形

50

成する。この後、必要に応じて基板表面にフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで、ケーブル部を有する多層配線基板157を得る。

【0028】

このように、スルーホールめっきとビアホールめっきの厚付けが必要となるため、6層のうち、外側から1層目、2層目の導体層の厚みが厚くなり、この結果、これらの層の微細配線形成を困難なものとし、集積度の低下や歩留まりの低下を招いている。そのため、グリッド数の多いフルグリッドの狭ピッチCSPは搭載できず、自由度が低い基板仕様になってしまうという問題がある。

【0029】

また、図示していないが、図13(10)からの工程を繰り返すことで、2段ビルドアップが可能であり、これにより得られた多層フレキシブル基板の搭載可能な狭ピッチCSPの仕様の自由度が高くなるものの、やはり外側から1層目、2層目の導体層の厚みが厚くなるため、これらの層の微細配線形成を困難なものとしている。これに加え、上述したように逐次積層を繰り返すため、層数が増すにつれて工程が煩雑になり、歩留まりが低下するという問題が発生する。

【特許文献1】特許第2631287号公報

【特許文献2】特開2003-129259号公報

【特許文献3】特許第3348004号公報

【特許文献4】特開2004-200260号公報

【特許文献5】特開2002-84069号公報

【発明の開示】

【発明が解決しようとする課題】

【0030】

上述のように、従来の製造方法を用いて集積度が高く狭ピッチCSPを搭載可能なケーブル部を有する多層配線基板を製造する際の問題としては、煩雑な穴あけ加工めっきを複数回行う必要があり、生産性や歩留まりに問題があること、めっきの厚付けを行う配線層が多く、微細回路形成が困難なため、多段のビルドアップを行うか、または配線密度の低下を余儀なくされる。

【0031】

本発明は、上述の点を考慮してなされたもので、集積度が高く狭ピッチCSPを搭載可能なケーブル部を有する多層配線基板を安価かつ安定的に製造する方法を提供することを目的とする。

【課題を解決するための手段】

【0032】

上記目的達成のため、本願では、下記発明を提供する。

【0033】

本発明によれば、

内層から外層までの複数の導電層における少なくとも一方の準外層を含んだケーブル部を有し、CSP実装ランドに貫通孔がない多層フレキシブル配線基板の製造方法において

- a) 内層コア基板を製造する工程、
- b) 可撓性を有する片面型銅張積層板の銅箔層に導通用孔形成部位の開口を含む回路パターンを形成する工程、
- c) 前記回路パターン上にカバーレイを形成して外層ビルドアップ層とする工程、
- d) 前記カバーレイを形成した側を前記内層コア基板の側へ向けて、前記外層ビルドアップ層を前記内層コア基板に接着材を介して積層し、積層回路基材を形成する工程、
- e) 前記積層回路基材に対し、前記外層側導電層および前記回路パターンにおける前記導通用孔形成部位の開口をレーザ遮光用のマスクとしてレーザ加工を行い、導通用孔を形成する工程、

f) 前記導通用孔に対し導電化処理を行い、電解めっきを施してビアホールを形成する工程、

をそなえたことを特徴とする。

【発明の効果】

【0034】

これらの特徴により、本発明は次のような効果を奏する。

【0035】

本発明によれば、片面銅張積層板を用いた多層回路基板の層間接続を導電性突起により行うため、配線密度の低下を招くめっきの厚付けによる層間接続が不要となり、外層の回路パターンを微細に形成でき、よりグリッド数の多い、狭ピッチCSP搭載が可能である。

10

【0036】

加えて、外層ビルドアップ層の内外層のレーザ遮光用マスクおよび内層回路パターンを同時加工し、内層コア基板へ積層後、1回のレーザ加工によって6層基板の全ての層間導通孔を形成可能であり、めっき工程も1回であることから、生産性がよく歩留まりも高い。しかも、配線密度の低下に繋がるめっきの厚付けが必要な層は最外層のみで、その他の全ての層では微細配線形成が可能である。また、コア基板およびビルドアップ層を別途製造可能であるため、さらに生産性が高くなる。

【0037】

この結果、本発明によれば、従来の製造方法よりも集積度が高く、狭ピッチCSPを搭載可能なケーブル部を有する多層配線基板を安価かつ安定的に製造する方法を提供できる。

20

【発明を実施するための最良の形態】

【0038】

以下、図1ないし図5を参照して参考例を、次いで図6ないし図9を参照して本発明の実施形態を説明する。

【参考例】

【0039】

図1ないし図5は、本発明の参考例を示す断面工程図であって、先ず、同図(1)に示すように、両面可撓性配線基板の製造の際に、銅箔1（例えば厚さ100 μ m）／ニッケル箔2（例えば厚さ2 μ m）／銅箔3（例えば厚さ12 μ m）の3層構造を有する金属基材4を用意する。

30

【0040】

次に、図1(2)に示すように、導電性突起5を、銅箔3上に、選択的なエッチング手法で形成する。このときのエッチング液には、通常の銅のエッチング工程で用いられるエッチング液、たとえば塩化第二銅を含むエッチング液を用いて銅箔1の全体厚みの80～90％程度をエッチングし、次にニッケルに対する腐食性が低く、銅を選択的にエッチングするエッチング液、たとえばアンモニアを含むアルカリ性のエッチング液を用い、銅箔1の残存部をエッチング除去してニッケル箔を露出し、続いて、銅に対する腐食性が低く、ニッケルを選択的にエッチングするエッチング液、たとえば過酸化水素や硝酸を含むエッチング液を用いて、露出しているニッケル箔2をエッチング除去する。これにより、図1(2)に示す構造が得られる。

40

【0041】

次いで、図1(3)に示すように、Bステージ状態のプリプレグ6を、導電性突起が立設された面にプレス、ラミネーター等で貼り付ける。プリプレグ6の代わりに、両面に熱可塑性ポリイミドを有するポリイミドフィルム等の接着性を有する絶縁性の樹脂を適用することも可能である。そして、図1(4)に示すように、導電性突起の頂部7をプリプレグ6から露出させるために、ロール研磨等の機械研磨、CMP等の化学研磨等を行う。ここまでの工程で、導電性突起5がプリプレグ6を貫通した回路基材8を得る。

【0042】

50

続いて、図 1 (5) に示すように、金属箔 9 に、導電性突起 5 がプリプレグ 6 を貫通した回路基材 8 を積層する。ここで、プリプレグ 6 が完全に熱硬化し、C ステージ状態となる。この後、図 1 (6) に示すように、積層した基材の銅箔に回路パターン 10 を形成し、ここまでの工程で、多層配線基板のコア基板となるフィルドビア構造を有する両面コア基板 11 を得る。

【0043】

この参考例のように、導電性突起による層間導通を有する両面コア基板の場合には、めっきを厚付けする必要がなく、コア基板の配線層厚みを薄くすることができるため、配線の微細化が可能である。さらに、この後のビルドアップ層との接着に用いる接着材については、厚みが薄いもので充填可能であるため、流れ出し量が少なくなる。そして、ビルドアップ層との層間接続距離が短くなるため、同じめっき厚の場合には、相対的に接続信頼性が向上する。

10

【0044】

フィルドビア構造は、種々のものに適用可能で、エッチング加工により形成した金属製の導電性突起のみならず、めっき法による金属製の導電性突起、導電性ペースト・インキ等を印刷して形成した導電性突起、さらにはビアホールめっきの際に内壁へのめっき析出を多くしたビアフィルめっきにより製造された両面コア基板、これらを組み合わせたものも含めて適用できる。

【0045】

加えて、コア基板がフィルドビア構造を有することで、後の工程でビルドアップした際に、フィルドビア上にスタックする構造をとることが可能で、高密度化に有利である。また、高速信号伝送時の接続部の反射を低減させる効果も期待できる。

20

【0046】

この後、図 2 (7) に示すように、可撓性絶縁ベース材 12 (ここでは、厚さ $25\ \mu\text{m}$ のポリイミド) の両面に厚さ $12\ \mu\text{m}$ の銅箔 13 および 14 を有する、所謂、両面銅張積層板 15 を用意する。可撓性絶縁ベース材 12 の材質や厚みは $25\ \mu\text{m}$ のポリイミドに限定されるわけではなく、用途に応じて使い分けることができる。例えば、高速信号伝送時の誘電体損失を低減させる必要があるような適用例では、低誘電正接の液晶ポリマー等をベースとした両面銅張積層板を用いることができ、高屈曲の要求に対してはポリイミドの膜厚を $12.5\ \mu\text{m}$ 等の薄いものを選択することができる。

30

【0047】

続いて、図 2 (8) に示すように、両面銅張積層板 15 の銅箔 13 のレーザ加工の際のコンフォーマルマスクおよび銅箔 14 に、導通用孔形成部位の開口を含む内層回路パターンをフォトリソグラフィケーション手法により形成するためのレジスト層 16 を両面銅張積層板 15 の両面に形成する。この時の両面の位置合わせは、ベタの材料に対して行うため、材料の伸縮等に影響されず、容易に位置精度を確保できる。必要に応じて、高精度な位置合わせが可能な露光機を用いることも可能である。

【0048】

また、銅箔 13 および 14 の厚みは $5\sim 12\ \mu\text{m}$ 程度が好ましく、この厚み範囲内であれば、狭ピッチ CSP の搭載に必要な内層ピッチ $100\ \mu\text{m}$ 以下の微細配線形成が可能であり、後のレーザ加工の際のレーザ遮光用マスクとしても機能する。さらに、この後のカバレイの接着材については、厚みが薄いもので平坦性を確保した上で充填可能であるため、ビルドアップ層との層間接続距離が短くなり、同じめっき厚の場合には、相対的に接続信頼性が向上する。

40

【0049】

次いで、図 2 (9) に示すように、レジスト層 16 を用い、フォトリソグラフィケーション手法により、レーザ加工の際のコンフォーマルマスク 17 および導通用孔形成部位の開口を含む内層回路パターン 18 を形成し、さらにレジスト層を剥離する。必要に応じて、ビルドアップ接着材との密着を向上させるための粗化処理を行う。

【0050】

50

なお、導電性突起上にブラインドビアホールを形成すると、ビルドアップ後にレーザ等により形成される導通用孔の検査を容易にしたり、レーザの熱による影響を緩和したりするために、黒化処理や黒化還元処理よりは酸を用いたエッチングによる粗化が好ましい。ここまでの工程で、多層配線基板のビルドアップ層 19 を得る。

【0051】

この後、図 2 (10) に示すように、例えば 12 μm 厚のポリイミドフィルム 20 上に厚さ 15 μm のアクリル・エポキシ等の接着材 21 を有する、所謂、カバーレイ 22 を用意する。

【0052】

次に図 2 (11) に示すように、多層配線基板のビルドアップ層 19 の内層側にカバーレイ 22 を、真空プレス、ラミネーター等で貼り付ける。ここまでの工程で、カバーレイ付きのビルドアップ層 23 を得る。なお、図 2 (7)～(11) までの工程はロールトゥロール工法が可能であり、更なる生産性の向上が見込める。

10

【0053】

この後、図 3 (12) に示すように、次にカバーレイ付きのビルドアップ層 23 を両面コア基板 11 にビルドアップするための接着材 24 を予め型抜きし、位置合わせを行う。接着材 24 としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。接着材 24 の厚さは、充填性および平坦性を考慮しても、15～20 μm の薄いものが選択できる。

【0054】

20

次いで、図 3 (13) に示すように、接着材 24 を介し、カバーレイ付きのビルドアップ層 23 と両面コア基板 11 とを真空プレス等で積層する。ここまでの工程で、多層回路基材 25 を得る。

【0055】

続いて、図 4 (14) に示すように、予め作製したレーザ加工の際のコンフォーマルマスク 17 を用いてレーザ加工を行い、3種類の導通用孔 26, 27, 28 を形成する。導通用孔 27 を形成する際には、予め作製した回路パターン 18 の導通用孔形成部位の開口をレーザ加工の際のレーザ遮光用マスクとして用い、レーザ加工を行う。レーザ加工には、UV-YAG レーザ、炭酸レーザ、エキシマレーザ等を選択して使用する。

【0056】

30

各導通用孔の径は、以下のように設定した。まず導通用孔 26 は、可撓性絶縁ベース材 12 に 25 μm 厚のポリイミドを用いた場合、直径 50 μm でも製造可能で、信頼性を確保するための必要めっき厚が 10 μm 程度であることから、ここでは直径 50 μm とした。

【0057】

導通用孔 27, 28 は、集積度および層間接続信頼性の問題があるが、この参考例では導体層 6 層のうち、2 層目（準外層）から 5 層目までは導体層厚みの増加に繋がる、めっきを行う必要がなく、導体層が薄くできる。このため、充填に必要な接着材 21 や接着材 24 の厚みを薄くでき、比較的薄いめっき厚でも信頼性を確保できる。めっき厚 15～20 μm 程度で信頼性が確保できる穴径としては、導通用孔 27 では下穴径 150 μm 、上穴径は下穴との位置合わせを考慮して下穴径に 50 μm を加えた 200 μm とし、導通用孔 28 では穴径 150 μm とした。このことから、微細配線形成を可能としながら、集積度も向上し、各導通用孔とも狭ピッチに形成できる。

40

【0058】

さらに、電解めっきによって層間接続をとるためのデスミア処理、導電化処理を行う。なお、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、予めレーザのビーム径よりも大きく、銅マスクをオフセットさせ、レーザ加工を行うラージウインドウ法も適用可能である。無論、銅箔および樹脂を、直接レーザ光で貫通させるダイレクトレーザ法も適用可能である。

【0059】

50

また、上記コンフォーマルマスクを用いた加工は、ラージウインドウ法、ダイレクトレーザ法と組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、銅箔の厚さは20 μm 以下であることが好ましい。

【0060】

続いて、図4(15)に示すように、導通用孔26、27、28を有する多層回路基材25に15～20 μm 程度の電解めっきを行い、層間導通をとる。ここまでの工程、すなわち1回のレーザ加工およびめっき工程で、導通用孔26により得られたビア29、導通用孔27により得られたステップビア30、導通用孔26により得られたスキップビア31を一挙に形成し、外層から内層までの全ての層間導通をとることが可能である。

【0061】

ここまでの工程で、層間導通の完了した多層回路基材32を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔形成の際にNCドリル等で貫通孔を形成し、上記ビアホールめっきの際にスルーホールを同時に形成することも可能である。

【0062】

次に、図5(16)に示すように、外層のパターン33を通常の写真法により形成する。この際、ビルドアップ層23の内層側に位置するカバーフィルム20上に析出しためっき層があれば、これも除去される。この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトリソレジスト層の形成、ケーブルの外層側へのシールド層を銀ペースト、フィルム等を用いて形成し、外形加工を行うことで外層にケーブル部34を有する多層配線基板35を得る。

【0063】

この参考例によるケーブル部を有する多層配線基板は、ケーブルがめっき層のない準外層である2層目に配置されているため、径が50 μm のビア29をピッチ0.3mm以下で配置でき、ピッチ100 μm 以下の微細配線形成が可能である。このため、狭ピッチCSPを搭載可能なケーブル部を有する多層配線基板を安価かつ安定的に製造する方法を提供することができる。また、CSP実装ランドに貫通孔がなく、CSP実装可能な平坦性も十分確保している。

【0064】

さらに、上述のようにCSPからケーブルへの配線の引き回しの大部分は第1層と第2層（準外層）とで賄うことができるため、第3層、第4層は電源、グラウンド層となる。本発明では導電性突起により第3層、第4層を接続するが、この導電性突起の径を任意に変更することが容易で、例えば電源に対する電流容量の確保、特性インピーダンスの整合、接続部での信号の反射抑制のための最適な径、その他の設計要素を考慮した上で選択すればよい。

【実施例】

【0065】

図6ないし図9は、本発明の一実施例を示す断面工程図であって、まず、図6(1)に示すように、両面可撓性配線基板の製造の際に、銅箔51（例えば厚さ100 μm ）／ニッケル箔52（例えば厚さ2 μm ）／銅箔53（例えば厚さ12 μm ）の3層構造を有する金属基材54を用意する。

【0066】

次いで図6(2)に示すように、導電性突起55を、銅箔53上に、選択的なエッチング手法で形成する。このときのエッチング液には、通常のエッチング工程で用いられるエッチング液、たとえば塩化第二銅を含むエッチング液を用いて銅箔1の全体厚みの80～90%程度をエッチングし、次にニッケルに対する腐食性が低く、銅を選択的にエッチングするエッチング液、たとえばアンモニアを含むアルカリ性のエッチング液を用い、銅箔1の残存部をエッチング除去してニッケル箔を露出し、続いて、銅に対する腐食性が低く、ニッケルを選択的にエッチングするエッチング液、たとえば過酸化水素や硝酸を含むエッチング液を用いて、露出しているニッケル箔2をエッチング除去することにより、図6(2)に示す構造とする。

【0067】

続いて、図6(3)に示すように、Bステージ状態のプリプレグ56を、導電性突起が立設された面にプレス、ラミネーター等で貼り付ける。プリプレグ56の代わりに、両面に熱可塑性ポリイミドを有するポリイミドフィルム等の接着性を持った絶縁性の樹脂を適用することも可能である。

【0068】

次に、図6(4)に示すように、導電性突起の頂部57をプリプレグ56から露出させるために、ロール研磨等の機械研磨・CMP等の化学研磨等を行う。

【0069】

ここまでの工程で、導電性突起55がプリプレグ56を貫通した回路基材58を得る。

10

【0070】

次いで、図6(5)に示すように、金属箔59に、導電性突起55がプリプレグ56を貫通した回路基材58を積層する。ここで、プリプレグ56が完全に熱硬化し、Cステージ状態となる。

【0071】

この後、図6(6)に示すように、積層した基材の銅箔に回路パターン60を形成し、ここまでの工程で多層配線基板のコア基板となるフィルドビア構造を有する両面コア基板61を得る。

【0072】

この実施例のように、導電性突起による層間導通を有する両面コア基板の場合には、めっきを厚付けする必要がなく、コア基板の配線層厚みを薄くすることができるため、配線の微細化が可能である。さらに、この後のビルドアップ層との接着に用いる接着材については、厚みが薄いもので充填可能であるため、流れ出し量が少なくなることや、ビルドアップ層との層間接続距離が短くなるため、同じめっき厚の場合には、相対的に接続信頼性が向上する。

20

【0073】

フィルドビア構造は、エッチング加工により形成した金属製の導電性突起のみならず、めっき法による金属製の導電性突起、導電性ペースト・インキ等を印刷して形成した導電性突起、さらにはビアホールめっきの際に内壁へのめっき析出を多くしたビアフィルめっきにより製造された両面コア基板、これらを組み合わせたものも含めて適用可能である。加えて、コア基板がフィルドビア構造を有することで、後の工程でビルドアップした際に、フィルドビア上にスタックする構造をとることが可能で、高密度化に有利である。また、高速信号伝送時の接続部の反射を低減させる効果も期待できる。

30

【0074】

次いで、図7(7)に示すように、可撓性絶縁ベース材62（ここでは厚さ25 μm のポリイミド）の片面に厚さ12 μm の銅箔63を有する、所謂、片面銅張積層板64を用意する。可撓性絶縁ベース材62の材質や厚みは25 μm のポリイミドに限定されるわけではなく、用途に応じ、使い分けることができる。

【0075】

例えば、高速信号伝送時の誘電体損失を低減させる必要があるような適用例では、低誘電正接の液晶ポリマー等をベースとした両面銅張積層板を用いることができ、高屈曲の要求に対してはポリイミドの膜厚を12.5 μm 等の薄いものを選択することができる。

40

【0076】

次に、図7(8)に示すように、片面銅張積層板64の銅箔63に内層回路パターンをフォトリソグラフィ手法により形成するためのレジスト層65を、片面銅張積層板64の片面に形成する。銅箔63の厚みは5～12 μm 程度が好ましく、この厚みの範囲であれば、狭ピッチCSP搭載に必要な内層ピッチ100 μm 以下の微細配線形成が可能であり、後のレーザ加工の際のレーザ遮光用マスクとしても機能する。

【0077】

さらに、この後のカバーレイの接着材については、厚みが薄いもので平坦性を確保した

50

上で充填可能であるため、ビルドアップ層との層間接続距離が短くなり、同じめっき厚の場合には、相対的に接続信頼性が向上する。

【0078】

続いて、図7(9)に示すように、レジスト層65を用い、フォトファブ리케이션手法により、導通用孔形成部位の開口を含む回路パターン66を形成し、さらにレジスト層を剥離する。必要に応じて、ビルドアップ接着材との密着を向上させるための粗化処理を行う。

【0079】

なお、導電性突起上にブラインドビアホールを形成すると、ビルドアップ後にレーザ等により形成される導通用孔の検査を容易にしたり、レーザの熱による影響を緩和したりするために、黒化処理や黒化還元処理よりは酸を用いたエッチングによる粗化が好ましい。ここまでの工程で、多層配線基板のビルドアップ層67を得る。

【0080】

この後、図7(10)に示すように、例えば12 μ m厚のポリイミドフィルム68上に厚さ15 μ mのアクリル・エポキシ等の接着材69を有する、所謂、カバーレイ70を用意する。

【0081】

続いて、同図(11)に示すように、多層配線基板のビルドアップ層67の内層側にカバーレイ70を、真空プレス、ラミネーター等で貼り付ける。ここまでの工程で、カバーレイ付きのビルドアップ層71を得る。なお、図7(7)～(11)までの工程はロールトゥロール工法での実施が可能であり、それにより更なる生産性の向上が見込める。

【0082】

次いで、図8(12)に示すように、次にカバーレイ付きのビルドアップ層71を両面コア基板61にビルドアップするための接着材72を予め型抜きし、位置合わせを行う。接着材72としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。接着材72の厚さは、充填性および平坦性を考慮しても、15～20 μ mの薄いものが選択できる。

【0083】

次に、図8(13)に示すように、接着材72を介し、カバーレイ付きのビルドアップ層71および両面コア基板61を真空プレス等で積層する。ここまでの工程で、多層回路基材73を得る。

【0084】

この後、図9(14)に示すように、導通用孔となる位置に対してレーザ加工を行い、3種類の導通用孔74、75、76を形成する。導通用孔75を形成する際には、予め作製した回路パターン66の導通用孔形成部位の開口をレーザ加工の際のレーザ遮光用マスクとしてレーザ加工を行う。レーザ加工法は、UV-YAGレーザ、炭酸レーザ、エキシマレーザ等を選択可能である。各導通用孔の径は、以下のように設定した。まず導通用孔74は、可撓性絶縁ベース材62に25 μ m厚のポリイミドを用いた場合、直径50 μ mでも製造可能で、信頼性を確保するための必要めっき厚が10 μ m程度であることから、ここでは直径50 μ mとした。

【0085】

導通用孔75、76は、集積度および層間接続信頼性の問題があるが、この実施例では、導体層6層のうち、2層目から5層目までは導体層厚みの増加に繋がる、めっきを行う必要がなく、導体層が薄くできるため、充填に必要な接着材69や接着材72の厚みを薄くでき、比較的薄いめっき厚でも信頼性を確保できる。

【0086】

めっき厚15～20 μ m程度で信頼性が確保できる穴径としては、導通用孔75では下穴径150 μ m、上穴径は下穴との位置合わせを考慮して下穴径に50 μ mを加えた200 μ mとし、導通用孔76では穴径150 μ mとした。このため、微細配線形成を可能としながら、集積度も向上し、各導通用孔とも狭ピッチに形成できる。

10

20

30

40

50

【0087】

さらに、電解めっきによって層間接続をとるためのデスミア処理、導電化処理を行う。なお、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、銅箔および樹脂を直接レーザ光で貫通させるダイレクトレーザ法も適用可能である。さらに、上記コンフォーマルマスクを用いた加工とダイレクトレーザ法とを組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、銅箔の厚さは20 μm 以下であることが好ましい。

【0088】

続いて、図9(15)に示すように、導通用孔74、75、76を有する多層回路基材73に15~20 μm 程度の電解めっきを行い、層間導通をとる。ここまでの工程、すなわち1回のレーザ加工およびめっき工程で導通用孔74により得られたビア77、導通用孔75により得られたステップビア78、導通用孔76により得られたスキップビア79を形成可能で、外層から内層までの全ての層間導通をとることが可能である。

10

【0089】

また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔形成の際にNCドリル等で貫通孔を形成し、上記ビアホールめっきの際にスルーホールを同時に形成することも可能である。

【0090】

導電化処理後に、ドライフィルムレジスト等のめっきレジスト層を通常のフォトリソレーション手法により形成し、ビアホールおよび外層パターンをめっきにより形成し、導電化処理皮膜を除去する、所謂、セミアディティブ手法により層間導通を得るとともに、回路パターン80が微細に形成できるため、参考例に比べ、よりグリッド数の多い、狭ピッチCSP搭載が可能である。

20

【0091】

なお、外層パターンを形成する手法としては、前述のビアホールめっきをパネルめっきで行い、その後、通常のフォトリソレーション手法により形成することも可能である。この際、ビルドアップ層71の内層側に位置するカバーフィルム68上に析出しためっき層があれば、これも除去される。

【0092】

この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成、ケーブルの外層側へのシールド層を銀ペースト、フィルム等を用いて形成し、外形加工を行うことにより外層側にケーブル部81を有する多層配線基板82を得る。

30

【0093】

この実施例によるケーブル部を有する多層配線基板は、ケーブルがめっき層のない準外層(第2層)に配置されているため、ビアを狭ピッチで配置でき、微細配線形成が可能であることから、狭ピッチCSPを搭載可能なケーブル部を有する多層配線基板を安価かつ安定的に製造することができる。また、CSP実装ランドに貫通孔がなく、CSP実装可能な平坦性も十分確保している。

【0094】

さらに、上述のようにCSPからケーブルへの配線の引き回しの大部分は第1層と準外層(第2層)で賄うことが可能であるため、第3層、第4層は電源、グラウンド層となる。本発明では導電性突起により第3層、第4層を接続するが、この導電性突起の径を任意に変更することが容易で、例えば電源に対しては電流容量を確保するため、および特性インピーダンスの整合、接続部での信号の反射抑制に最適な径をその他の設計要素を考慮した上で選択可能である。

40

【図面の簡単な説明】

【0095】

【図1】本発明の参考例を示す概念的断面構成図。

【図2】本発明の参考例を示す概念的断面構成図。

50

【図 3】本発明の参考例を示す概念的断面構成図。

【図 4】本発明の参考例を示す概念的断面構成図。

【図 5】本発明の参考例を示す概念的断面構成図。

【図 6】本発明の一実施例を示す概念的断面構成図。

【図 7】本発明の一実施例を示す概念的断面構成図。

【図 8】本発明の一実施例を示す概念的断面構成図。

【図 9】本発明の一実施例を示す概念的断面構成図。

【図 10】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図。

【図 11】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図。 10

【図 12】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図。

【図 13】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図。

【図 14】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図

【図 15】従来方法によるケーブル部を有する多層配線基板の製造方法の概念的断面構成図。

【符号の説明】 20

【0096】


- | | | |
|----|----------------------|----|
| 1 | 銅箔 | |
| 2 | ニッケル箔 | |
| 3 | 銅箔 | |
| 4 | 金属基材 | |
| 5 | 導電性突起 | |
| 6 | プリプレグ | |
| 7 | 導電性突起の頂部 | |
| 8 | 導電性突起がプリプレグを貫通した回路基材 | |
| 9 | 金属箔 | 30 |
| 10 | 回路パターン | |
| 11 | 両面コア基板 | |
| 12 | 可撓性絶縁ベース材 | |
| 13 | 銅箔 | |
| 14 | 銅箔 | |
| 15 | 両面銅張積層板 | |
| 16 | レジスト層 | |
| 17 | コンフォーマルマスク | |
| 18 | 導通用孔形成部位の開口を含む内層回路 | |
| 19 | ビルドアップ層 | 40 |
| 20 | ポリイミドフィルム | |
| 21 | 接着材 | |
| 22 | カバーレイ | |
| 23 | カバーレイ付きビルドアップ層 | |
| 24 | 接着材 | |
| 25 | 積層回路基材 | |
| 26 | 導通用孔 1 | |
| 27 | 導通用孔 2 | |
| 28 | 導通用孔 3 | |
| 29 | ヴィアホール | 50 |

3 0	ステップヴィアホール	
3 1	スキップヴィアホール	
3 2	積層回路基材	
3 3	外層回路パターン	
3 4	準外層ケーブル	
3 5	本発明によるケーブル部を有する多層配線基板	
5 1	銅箔	
5 2	ニッケル箔	
5 3	銅箔	
5 4	金属基材	10
5 5	導電性突起	
5 6	プリプレグ	
5 7	導電性突起の頂部	
5 8	導電性突起がプリプレグを貫通した回路基材	
5 9	金属箔	
6 0	回路パターン	
6 1	両面コア基板	
6 2	可撓性絶縁ベース材	
6 3	銅箔	
6 4	片面銅張積層板	20
6 5	レジスト層	
6 6	導通用孔形成部位の開口を含む内層回路	
6 7	ビルドアップ層	
6 8	ポリイミドフィルム	
6 9	接着材	
7 0	カバーレイ	
7 1	カバーレイ付きビルドアップ層	
7 2	接着材	
7 3	積層回路基材	
7 4	導通用孔 1	30
7 5	導通用孔 2	
7 6	導通用孔 3	
7 7	ヴィアホール	
7 8	ステップヴィアホール	
7 9	スキップヴィアホール	
8 0	外層回路パターン	
8 1	準外層ケーブル	
8 2	本発明によるケーブル部を有する多層配線基板	
1 3 1	可撓性絶縁ベース材	
1 3 2	銅箔層	40
1 3 3	銅箔層	
1 3 4	両面銅張積層板	
1 3 5	回路パターン	
1 3 6	内層回路	
1 3 7	ポリイミドフィルム	
1 3 8	接着剤	
1 3 9	カバー	
1 4 0	ケーブル部	
1 4 1	可撓性絶縁ベース材	
1 4 2	銅箔層	50


- 1 4 3 片面銅張積層板
- 1 4 4 接着剤
- 1 4 5 型抜きされた片面銅張積層板
- 1 4 6 導通用孔
- 1 4 7 スルーホール
- 1 4 8 回路パターン
- 1 4 9 内層コア基板
- 1 5 0 接着性絶縁樹脂
- 1 5 1 導電層
- 1 5 2 片面銅張り積層板
- 1 5 3 打ち抜き加工された片面銅張り積層板
- 1 5 4 導通用孔
- 1 5 5 ビアホール
- 1 5 6 回路パターン
- 1 5 7 従来工法によるケーブル部を有する多層配線基板

10


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】






【図 10】






【図 1 1】





【図 1 2】




【図 1 3】



【図 1 4】



【图 15】



フロントページの続き

(72)発明者 松 田 文 彦

東京都港区芝大門一丁目12番15号 日本メクトロン株式会社内

審査官 吉澤 秀明

(56)参考文献 特開平06-334284 (JP, A)

特開平09-172261 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H05K 3/46