



(19)



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA

(11) Número de publicación: **2 290 251**

(51) Int. Cl.:

G11B 7/006 (2006.01)

G11B 7/125 (2006.01)

G11B 7/0045 (2006.01)

(12)

TRADUCCIÓN DE PATENTE EUROPEA

T3

(86) Número de solicitud europea: **02257244 .0**

(86) Fecha de presentación : **18.10.2002**

(87) Número de publicación de la solicitud: **1304686**

(87) Fecha de publicación de la solicitud: **23.04.2003**

(54) Título: **Unidad de mando de fuente de luz y aparato de almacenamiento óptico.**

(30) Prioridad: **22.10.2001 JP 2001-323544**
22.10.2001 JP 2001-323582
31.10.2001 JP 2001-334257
31.10.2001 JP 2001-334282
31.10.2001 JP 2001-334303
26.04.2002 JP 2002-126941

(45) Fecha de publicación de la mención BOPI:
16.02.2008

(45) Fecha de la publicación del folleto de la patente:
16.02.2008

(73) Titular/es: **Ricoh Company, Ltd.**
3-6, Nakamagome 1-chome
Ohta-ku, Tokyo 143-8555, JP

(72) Inventor/es: **Naruhiro, Masui y**
Hidetoshi, Ema

(74) Agente: **Sugrañes Moliné, Pedro**

ES 2 290 251 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre concesión de Patentes Europeas).

DESCRIPCIÓN

Unidad de mando de fuente de luz y aparato de almacenamiento óptico.

5 **Antecedentes de la invención**

Esta solicitud reivindica el beneficio de las solicitudes de patente japonesa No. 2001-323544, presentada el 22 de octubre de 2001; la No. 2001-323582, presentada el 22 de octubre de 2001; la No. 2001-334257, presentada el 31 de octubre de 2001; la No. 2001-334282, presentada el 31 de octubre de 2001; la No. 2001-334303, presentada el 31 de octubre de 2001; y la No. 2002-126941, presentada el 26 de abril de 2002, en la Oficina Japonesa de Patentes, cuyas descripciones se incorporan a este documento por referencia.

1. **Campo de la invención**

La presente invención se refiere en general a unidades de excitación de fuentes de luz y aparatos de almacenamiento óptico, y más particularmente a una unidad de excitación de fuentes de luz, como una unidad de excitación (o controladora) de láser, que excita (o controla) una fuente de luz mediante una forma de onda moduladora de luz que tiene múltiples valores o múltiples niveles, y a un aparato de almacenamiento óptico que usa tal unidad de excitación de fuentes de luz.

La unidad de excitación de fuentes de luz según la presente invención puede usarse en aparatos de formación de imágenes y aparatos de grabación y/o reproducción de información. El aparato de almacenamiento óptico según la presente invención incluye aparatos de grabación y/o reproducción de información como unidades MD, unidades MO, unidades CD-R, unidades CD-RW, unidades DVD-R, unidades DVD-RW, unidades DVD+RW y unidades DVD-RAM.

2. **Descripción de la técnica relacionada**

En una unidad de disco óptico que lleva a cabo una grabación modulando luz, son esenciales técnicas para controlar una forma de onda moduladora de luz que excita una fuente de luz para tener múltiples valores o múltiples niveles, para realizar una sobreescritura de 1 haz o para controlar una forma de una marca de grabación para aumentar la densidad de grabación sobre un disco óptico. Por lo tanto, en una unidad de excitación de fuentes de luz (también denominada en lo sucesivo un excitador para diodos láser o simplemente excitador de LD), es necesario conmutar una pluralidad de corrientes de excitación de diodos láser, y el número de líneas de señales de entrada aumenta dependiendo del número de corrientes de excitación de diodos láser.

Como las demandas para mejorar más la grabación a alta velocidad y la grabación a alta densidad respecto al medio de grabación de información están aumentando, y posterior aumento en la velocidad de transferencia de datos, en el futuro es inevitable un mayor estrechamiento de la anchura de división de los impulsos, y un mayor aumento del número de niveles de potencia.

Un captador óptico que irradia un haz de láser sobre el disco óptico es móvil en una dirección radial del disco óptico para llevar a cabo una operación denominada de búsqueda. Por lo tanto, en general, el captador óptico y una placa de circuito que está montada con un procesador de señal y similares están conectados por medio de un circuito impreso flexible (FPC). Un excitador de LD está dispuesto en un entorno de una fuente de luz (diodo láser: LD) que está provista en el captador óptico. El procesador de señal y similares en la placa de circuito y el excitador de LD en el captador óptico están conectados así por medio del FPC.

Sin embargo, es inevitable que el FPC deba tener una cierta longitud para permitir el movimiento del captador óptico. Por lo tanto, las señales de control de modulación de luz que se suministran al excitador de LD por medio del FPC están sometidas a distorsiones y retardos de la forma de onda causados por líneas de señales del FPC. Como resultado, se introduce un error al conmutar los momentos de las corrientes de excitación del LD debido a las distorsiones y retardos de la forma de onda de las señales de control de modulación de luz, y se genera una distorsión de la forma de onda en la corriente de excitación del LD en un momento cuando los conmutadores para conmutar las corrientes de excitación del LD se conmutan simultáneamente. Esta distorsión de la forma de onda de la corriente de excitación del LD hace difícil emitir el haz de láser con una forma de onda de luz deseada. De los retardos de las señales de control de modulación de luz, una diferencia en los retardos de la pluralidad de señales de control de modulación de luz se denomina a menudo un desfase.

La Fig. 1 es un diagrama de bloques de sistema que muestra un ejemplo de un excitador de LD convencional, y la Fig. 2 es un gráfico de tiempos para explicar el funcionamiento del excitador de LD convencional.

En la Fig. 1, una sección de fuente de corriente 300 suministra corrientes Ib, Ie e Iw que corresponden respectivamente a niveles de irradiación de luz de un diodo láser (LD) 303 que se usa como fuente de luz. Una sección de conmutación 301 incluye conmutadores SW1 y SW2 que son conmutados respectivamente en respuesta a señales de control S1 y S2. Un circuito sumador 302 suma las corrientes Ib, Ie e Iw que son producidas selectivamente por medio de la sección de conmutación 301, y produce una corriente de excitación del LD para excitar el diodo láser 303. Cuando la señal de control S1 tiene un nivel alto y la señal de control S2 tiene un nivel bajo, se suministra una

ES 2 290 251 T3

corriente I_{b+Ie} al diodo láser 303 para emitir luz con una potencia de borrado P_e . Cuando la señal de control S1 tiene un nivel bajo y la señal de control S2 tiene un nivel alto, se suministra una corriente I_{b+Iw} al diodo láser 303 para emitir luz con una potencia de escritura P_w .

5 Sin embargo, si se genera un retardo en la señal de control S1 como se indica por m en la Fig. 2 y se genera un desfase entre las señales de control S1 y S2, se genera una distorsión de la forma de onda en la forma de onda de luz cuando la potencia de la luz emitida desde el diodo láser 303 cambia de la potencia de borrado P_e a la potencia de escritura P_w , como se indica por una parte rodeada por líneas de trazos en la Fig. 2.

10 Cuando el diodo láser 303 no puede emitir la luz (haz de láser) con la forma de onda de luz deseada, la exactitud de la forma de la marca y la posición de la marca sobre el disco óptico se deteriora, para causar así error de datos. Los efectos de la distorsión de la forma de onda en la forma de onda de luz son particularmente notables cuando se lleva a cabo una grabación a alta velocidad respecto al desfase característica de la unidad de disco óptico.

15 Por ejemplo, si se genera un desfase de aproximadamente 1 ns en la unidad de disco óptico, el periodo de reloj T del canal 1 es aproximadamente 230 ns al llevar a cabo una grabación de CD a 1 vez la velocidad. Por lo tanto una anchura de impulso debe establecerse normalmente con un poder de resolución de aproximadamente $T/32$ (aproximadamente 7 ns) respecto al periodo de reloj T del canal. En este caso, el desfase de aproximadamente 1 ns no genera problemas graves y es tolerable. Por supuesto, puede requerirse un poder de resolución de aproximadamente $T/40$ dependiendo
20 del disco óptico usado.

Pero si debe llevarse a cabo una grabación de CD a 48x de velocidad, el periodo de reloj T del canal es aproximadamente 4,8 ns, y la anchura de impulso debe establecerse con un poder de resolución de aproximadamente 150 ps. En este caso, el desfase de 1 ns no es tolerable, y si se genera tal desfase, el diodo láser 303 no puede emitir la luz (haz
25 de láser) con la forma de onda de luz deseada, la exactitud de la forma de la marca y la posición de la marca sobre el disco óptico se deterioran, para causar así el error de datos.

Además, la radiación procedente del FPC hace que se genere ruido en las señales.

30 Por ejemplo, en la solicitud de patente japonesa abierta a consulta por el público No. 11-283249 se propuso una unidad de excitación de fuentes de luz para resolver este problema. La unidad de excitación de fuentes de luz propuesta incluye un medio de excitación de diodo láser para suministrar corrientes desde una pluralidad de fuentes de corriente a un diodo láser por medio de un medio de conmutación, y un medio de restauración de forma de onda de excitación para restaurar una forma de onda de excitación (forma de onda moduladora de luz) que excita el diodo
35 láser en correspondencia con una señal de grabación binarizada que ha de ser grabada sobre el medio de grabación de información y controla el medio de conmutación. El medio de excitación de diodo láser y el medio de restauración de forma de onda de excitación están provistos en un único circuito integrado de excitación de láser, para impedir la generación de desfase reduciendo la longitud de los cableados entre el medio de excitación de diodo láser y el medio de restauración de la forma de onda de excitación.

40 Sin embargo, incluso cuando el medio de excitación de diodo láser y el medio de restauración de forma de onda de excitación están provistos en el mismo circuito integrado, es sumamente difícil hacer los retardos de los conmutadores, los retardos de los circuitos que generan señales de control de conmutación, las longitudes de las líneas de señales de control, las condiciones de carga y similares idénticos respecto a todas las señales de control moduladoras de luz, y el
45 desfase se genera inevitablemente. Por lo tanto, cuando se hacen más mejoras en la grabación a alta velocidad, no se tolerará ni un leve desfase, y la simple reducción del desfase no resolverá los problemas descritos anteriormente para la grabación a velocidad super alta.

50 Cuando la grabación a alta velocidad y la grabación a alta densidad respecto al medio de grabación de información se mejoran más, un generador de señal de control moduladora de luz (medio de restauración de forma de onda de excitación) tendrá que funcionar a una velocidad de funcionamiento más alta y se requerirá una densidad de integración más alta. Un procedimiento CMOS sumamente preciso es adecuado para el propósito al realizar tal operación a alta velocidad y alta densidad de integración del generador de señal de control moduladora de luz. Pero, por otra parte, el excitador de diodo láser está conectado al diodo láser que tiene un voltaje de funcionamiento de
55 aproximadamente 1 V a varios V, y se requiere un procedimiento de alto voltaje no disruptivo (por ejemplo, 5 V o 3,3 V).

Sin embargo, normalmente es difícil desarrollar un alto voltaje no disruptivo en el caso del procedimiento CMOS sumamente preciso, porque el voltaje no disruptivo es sólo aproximadamente 1,8 V en el caso de un procedimiento
60 CMOS de 0,18 μm . Como resultado, existen problemas ya que es difícil desarrollar la operación a alta de velocidad del generador de señal de control moduladora de luz, el coste del excitador de LD aumenta considerablemente, el consumo de potencia del excitador de LD aumenta, y el tamaño del circuito integrado aumenta en conjunto.

Además, se requieren formas de onda moduladoras de luz complejas dependiendo del medio de grabación de información. Por ejemplo, al llevar a cabo una grabación a alta velocidad, el tiempo de paso del haz de luz irradiado sobre el medio de grabación de información se acorta, y la cantidad de energía irradiada sobre el medio de grabación de información disminuye, y la cantidad de calor generado puede hacerse menor que la que se requiere para formar las marcas de grabación sobre el medio de grabación de información. Por lo tanto, para llevar a cabo la grabación

con exactitud, la grabación debe hacerse usando un tren de impulsos que tenga una anchura de impulso sumamente estrecha, pero tal anchura de impulso estrecha requeriría una alta potencia del láser de la fuente de luz. Por consiguiente, existe un procedimiento propuesto que lleva a cabo la grabación a una potencia del láser relativamente baja disminuyendo la frecuencia del tren (o secuencia) de impulsos múltiples.

Por otra parte, cuando la grabación se lleva a cabo a una baja velocidad respecto al medio de grabación de información que tiene una sensibilidad de grabación mejorada para uso en la grabación a alta velocidad, el calor generado puede aumentar excesivamente como para hacer imposible formar con exactitud las marcas de grabación sobre el medio de grabación de información. Por lo tanto, existe un procedimiento propuesto que lleva a cabo la grabación aumentando la frecuencia del tren de impulsos múltiples.

El documento EP 0 957 475 desvela un grabador óptico que tiene una unidad generadora de impulsos básicos que incluye un circuito generador de impulsos de entrada, un circuito generador de ráfagas y un circuito generador de impulsos de salida. La información se graba sobre el medio de grabación como longitudes de marcas y espacios a alta densidad irradiando haces ópticos sobre una película delgada formada sobre un sustrato.

Por lo tanto, se han propuesto diversos procedimientos de grabación para las diversas clases de medios de grabación de información, pero ninguno de los procedimientos propuestos puede hacer frente a las diversas clases de medios de grabación de información usando el mismo circuito. Para hacer frente a las diversas clases de medios de grabación de información, se requieren diversas formas de onda moduladoras de luz cambiando la frecuencia del tren de impulsos múltiples y proporcionando múltiples niveles.

Resumen de la invención

Por consiguiente, un objeto general de la presente invención es proveer una unidad de excitación de fuentes de luz y un aparato de almacenamiento óptico novedosos y útiles, en los que se eliminan los problemas descritos anteriormente.

Otro objeto más específico de la presente invención es proveer una unidad de excitación de fuentes de luz que pueda suprimir un error de una forma de onda moduladora de luz de un valor deseado, que es causado por desfase o distorsión de la forma de onda de una señal de control moduladora de luz, al llevar a cabo una grabación a alta velocidad y una grabación a alta densidad respecto a un medio de grabación de información, y proveer un aparato de almacenamiento óptico que usa tal unidad de excitación de fuentes de luz.

Según un primer aspecto de la presente invención está provista una unidad de excitación de fuentes de luz como la expuesta en la Reivindicación 1.

Las características preferidas de la invención se exponen en las Reivindicaciones 2 a 12.

Por lo tanto, según la presente invención, es posible desarrollar una unidad de excitación de fuentes de luz que puede suprimir un error de una forma de onda moduladora de luz de un valor deseado, que es causado por desfase o distorsión de la forma de onda de una señal de control moduladora de luz, al llevar a cabo una grabación a alta velocidad y una grabación a alta densidad respecto a un medio de grabación de información, y desarrollar un aparato de almacenamiento óptico que usa tal unidad ventajosa de excitación de fuentes de luz.

Otros objetos y más características de la presente invención resultarán evidentes a partir de la siguiente descripción detallada cuando se lea conjuntamente con los dibujos adjuntos.

Breve descripción de los dibujos

La Fig. 1 es un diagrama de bloques de sistema que muestra un ejemplo de un excitador de LD convencional;

la Fig. 2 es un gráfico de tiempos para explicar el funcionamiento del excitador de LD convencional;

la Fig. 3 es un diagrama de bloques de sistema que muestra la estructura de una primera forma de forma de realización de un aparato de almacenamiento óptico según la presente invención;

la Fig. 4 es un diagrama de bloques de sistema que muestra la estructura de un procesador de señales mostrado en la Fig. 3;

la Fig. 5 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de las fuentes de luz;

la Fig. 6 es un diagrama de bloques de sistema que muestra una primera forma de forma de realización de una unidad de excitación de fuentes de luz según la presente invención;

la Fig. 7 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 6;

la Fig. 8 es un diagrama de bloques de sistema que muestra una estructura interna más detallada de una sección de PLL mostrada en la Fig. 6;

la Fig. 9 es un diagrama de bloques de sistema que muestra la estructura interna de un detector de longitud de recorrido mostrado en la Fig. 6;

la Fig. 10 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del detector de longitud de recorrido mostrado en la Fig. 9;

la Fig. 11 es un gráfico de tiempos para explicar una relación de información generadora de formas de onda de excitación y una forma de onda óptica;

la Fig. 12 es un diagrama de bloques de sistema que muestra la estructura interna de un generador de señales moduladoras mostrado en la Fig. 6;

la Fig. 13 es un diagrama de transición de estado de un secuenciador para generar señales de control del generador de señales moduladoras mediante un controlador de temporización mostrado en la Fig. 12;

la Fig. 14 es un gráfico de tiempos que muestra formas de onda de señales para explicar la operación de generación de las señales moduladoras a partir de la información generadora de formas de onda de excitación;

la Fig. 15 es un diagrama de bloques de sistema que muestra la estructura interna de un ajustador de retardo de mostrado en la Fig. 6;

la Fig. 16 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de la fuente de luz y la relación de corrientes en diversas partes de una sección moduladora;

la Fig. 17 es un diagrama de bloques de sistema que muestra la estructura de una segunda forma de forma de realización de la unidad de excitación de fuentes de luz según la presente invención;

la Fig. 18 es un gráfico de tiempos para explicar la relación de la información generadora de formas de onda de excitación y la forma de onda óptica en la segunda forma de forma de realización de la unidad de excitación de fuentes de luz;

la Fig. 19 es un diagrama de bloques de sistema que muestra la estructura de una tercera forma de forma de realización de la unidad de excitación de fuentes de luz según la presente invención;

la Fig. 20 es un gráfico de tiempos para explicar la relación de la información generadora de formas de onda de excitación y la forma de onda óptica en la tercera forma de forma de realización de la unidad de excitación de fuentes de luz;

la Fig. 21 es un diagrama de transición de estado de un secuenciador para generar señales de control de un generador de señales moduladoras mostrado en la Fig. 19;

la Fig. 22 es un gráfico de tiempos que muestra formas de onda de señales para explicar la relación de una señal moduladora Mod, una señal de estado de secuenciador Seq, y señales de selección de potencia PSEL0 y PSEL1;

la Fig. 23 es un diagrama de bloques de sistema que muestra la estructura de una cuarta forma de forma de realización de la unidad de excitación de fuentes de luz según la presente invención;

la Fig. 24 es un diagrama de bloques de sistema que muestra la estructura de una quinta forma de forma de realización de la unidad de excitación de fuentes de luz según la presente invención;

la Fig. 25 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 24;

la Fig. 26 es un diagrama de bloques de sistema que muestra la estructura de una sexta forma de forma de realización de la unidad de excitación de fuentes de luz según la presente invención;

la Fig. 27 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 26;

la Fig. 28 es un diagrama de bloques de sistema que muestra la estructura interna de un generador de corriente de compensación mostrado en la Fig. 26;

la Fig. 29 es un diagrama de bloques de sistema que muestra la estructura de un circuito integrado de excitación de LD mostrado en la Fig. 4;

ES 2 290 251 T3

la Fig. 30 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del circuito integrado de excitación de LD mostrado en la Fig. 29;

la Fig. 31 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de la fuente de luz;

la Fig. 32 es un diagrama de transición de estado de un secuenciador mostrado en la Fig. 29;

la Fig. 33 es un diagrama de bloques de sistema que muestra otra forma de realización de la estructura de un modulador de datos mostrado en la Fig. 29;

la Fig. 34 es un diagrama de bloques de sistema que muestra otra forma de realización más de la estructura del modulador de datos mostrado en la Fig. 29;

la Fig. 35 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del modulador de datos mostrado en la Fig. 34;

la Fig. 36 es un gráfico de tiempos que muestra formas de onda de señales para explicar el funcionamiento de un controlador de corriente de polarización mostrado en la Fig. 29;

la Fig. 37 es un diagrama de bloques de sistema que muestra otra estructura del controlador de corriente de polarización mostrado en la Fig. 29;

la Fig. 38 es un diagrama que muestra la forma de onda modulada óptica en el momento de multiplexación de alta frecuencia;

la Fig. 39 es un gráfico de tiempos que muestra diferentes formas de onda de señales en las diversas partes del circuito integrado de excitación de LD mostrado en la Fig. 4;

la Fig. 40 es un diagrama de bloques de sistema que muestra la estructura de un generador de señales moduladoras de LD mostrado en la Fig. 4;

la Fig. 41 es un diagrama de bloques de sistema que muestra la estructura interna de un detector de longitud de recorrido mostrado en la Fig. 40;

la Fig. 42 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del detector de longitud de recorrido mostrado en la Fig. 41;

la Fig. 43 es un gráfico de tiempos para explicar una relación de la información generadora de formas de onda de excitación y la forma de onda óptica;

la Fig. 44 es un diagrama que muestra una tabla de combinaciones de la información generadora de formas de onda de excitación para cada una de una pluralidad de informaciones de temporización;

la Fig. 45 es un diagrama de bloques de sistema que muestra la estructura interna de una unidad de retención de información generadora de formas de onda de excitación mostrada en la Fig. 40;

la Fig. 46 es un diagrama de bloques de sistema que muestra la estructura interna de un generador de señales de temporización y un generador de señales moduladoras mostrados en la Fig. 40;

la Fig. 47 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del generador de señales de temporización y el generador de señales moduladoras mostrados en la Fig. 46;

la Fig. 48 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del generador de señales de temporización y el generador de señales moduladoras mostrados en la Fig. 46;

las Figs. 49A y 49B son diagramas para explicar el funcionamiento de dos secuenciadores dentro de un controlador de temporización mostrado en la Fig. 46;

la Fig. 50 es un gráfico de tiempos que muestra formas de onda de señales para explicar un procedimiento de supresión de señales de un controlador de señales de impulsos de temporización mostrado en la Fig. 46;

la Fig. 51 es un gráfico de tiempos que muestra formas de onda de señales para explicar la generación de una señal de impulsos de temporización de STEN y una señal de impulsos de temporización de APC;

la Fig. 52 es un diagrama de bloques de sistema que muestra la estructura del generador de señales moduladoras de LD que está provisto además de un detector de errores y un procesador de errores;

la Fig. 53 es un diagrama de bloques de sistema que muestra otra forma de realización de la estructura de un generador de comandos de estado y un decodificador de comandos; y

la Fig. 54 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del generador de comandos de estado y el decodificador de comandos mostrados en la Fig. 53.

Descripción de las formas de realización preferidas

Se ofrecerá una descripción de diversas formas de realización de una unidad de excitación de fuentes de luz y un aparato de almacenamiento óptico según la presente invención, haciendo referencia a la Fig. 3 y los dibujos subsiguientes.

En primer lugar se ofrecerá una descripción de la estructura general y el funcionamiento general de una primera forma de realización del aparato de almacenamiento óptico según la presente invención, que emplea una primera forma de realización de la unidad de excitación de fuentes de luz según la presente invención. En esta primera forma de realización, la presente invención se aplica a un aparato de grabación y reproducción de información óptica.

La Fig. 3 es un diagrama de bloques de sistema que muestra la estructura de la primera forma de realización del aparato de almacenamiento óptico.

En esta forma de realización, un medio de grabación de información 100 está formado por un disco óptico que está pregrabado con información que ha de ser reproducida o un disco óptico sobre el que ha de ser grabada la información. El disco óptico puede ser un disco CD-ROM, un disco DVD-ROM, un disco CD-R, un disco CD-RW, un disco DVD-R, un disco DVD-RAM, un disco MD o un disco MO.

Un captador óptico 101 incluye una fuente de luz 102 como un láser de semiconductor (LD), una unidad de excitación de fuentes de luz (no mostrada), y una unidad receptora de luz 103. La fuente de luz 102 emite luz que es irradiada sobre el medio de grabación de información 100 para grabar información. La unidad de excitación de fuentes de luz excita la fuente de luz 102. La unidad receptora de luz 103 recibe la luz reflejada desde el medio de grabación de información 100 y lleva a cabo una conversión fotoeléctrica para reproducir información grabada desde el medio de grabación de información 100. El captador óptico 101 incluye además una unidad receptora de luz de monitorización (no mostrada) que monitoriza una parte de la luz emitida desde la fuente de luz 102, y una desviación en la cantidad de luz emitida desde la fuente de luz 102 es controlada basándose en una salida de señal de monitorización de la unidad receptora de luz de monitorización. El captador óptico 101 también puede incluir una unidad receptora de luz de detección de inclinación (no mostrada) para detectar una inclinación del medio de grabación de información 100 respecto a la luz irradiada sobre el mismo. En caso de que el aparato de grabación y reproducción de información que está diseñado para funcionar con una pluralidad de clases de medios de grabación de información (por ejemplo, DVDs y CDs) tenga diferentes formatos de medios, puede proveerse una pluralidad de fuentes de luz para emitir luces que tengan longitudes de onda adecuadas para las diferentes clases de medios de grabación de información y, en este caso, pueden proveerse respectivamente por separado respecto a cada fuente de luz una unidad receptora de luz para recibir la luz reflejada desde el medio de grabación de información y una unidad receptora de luz de monitorización.

Una unidad procesadora de señales 104 recibe señales de detección de luz procedentes de las diversas unidades receptoras de luz provistas en el captador óptico 101, y lleva a cabo diversos procesamientos de señales. Por ejemplo, la unidad procesadora de señales 104 reproduce información grabada del medio de grabación de información 100 y genera señales de error de servo, basándose en las señales de detección de luz. Las señales de error de servo se usan para controlar el captador óptico 101 de manera que la luz sea irradiada constantemente sobre el medio de grabación de información 100 dentro de un intervalo tolerable predeterminado, respecto a desviaciones tales como fluctuación superficial del medio de grabación de información 100 tras la rotación y oscilación de las pistas en la dirección radial del medio de grabación de información 100. El servo de enfoque y el servo de seguimiento están incluidos en tal control. La unidad procesadora de señales 104 también modula la información que ha de ser grabada sobre el medio de grabación de información 100 según una regla o esquema de modulación predeterminado, y genera una señal de grabación respecto a la fuente de luz 102 o la unidad de excitación de fuentes de luz, para controlar la cantidad de luz emitida desde la fuente de luz 102.

Una unidad de accionamiento rotatorio 105 gira el medio de grabación de información 100 a una velocidad de rotación predeterminada durante la grabación y reproducción de datos, bajo el control (control del servo del eje de giro) de la unidad procesadora de señales 104. Por ejemplo, en el caso del control de velocidad lineal constante (CLV), una señal de control de rotación que está incluida en el medio de grabación de información 100 para los propósitos de llevar a cabo un control de rotación más exacto es detectada por medio del captador óptico 101, y el control de rotación se lleva a cabo basado en la señal de control de rotación detectada. Por ejemplo, en el caso de un medio de grabación de información exclusivamente para reproducción (es decir, sólo lectura), puede usarse una señal de sincronización que está dispuesta a intervalos predeterminados respecto a la información grabada, como la señal de control de rotación. Además, en el caso de un medio grabable de grabación de información, puede usarse como la señal de control de rotación una oscilación que se forma por la pista de grabación que oscila a una frecuencia predeterminada.

ES 2 290 251 T3

Un controlador 106 intercambia información de grabación, información reproducida y comandos con un ordenador principal (no mostrado), y también controla el funcionamiento general del aparato de grabación y reproducción de información.

El captador óptico 101 y la placa de circuito impreso (no mostrada) que está montada con la unidad procesadora de señales 104 y similares están conectados por medio de un circuito impreso flexible (FPC) o cable para permitir al captador óptico 101 hacer una operación de búsqueda en la dirección radial del medio de grabación de información 100. Las partes que están montadas en el captador 101, como la fuente de luz y la unidad receptora de luz 103, pueden estar montadas en el FPC.

A continuación, se ofrecerá una descripción de la estructura y funcionamiento general de la unidad procesadora de señales 104 del aparato de grabación y reproducción de información, haciendo referencia a la Fig. 4. La Fig. 4 es un diagrama de bloques de sistema que muestra la estructura de la unidad procesadora de señales 104 mostrada en la Fig. 3.

En esta forma de realización, están provistas dos fuentes de luz LD1 y LD2 para hacer frente a medios de grabación de información que tienen diferentes formatos de medios. Las fuentes de luz LD1 y LD2 corresponden a la fuente de luz 102 mostrada en la Fig. 3. Además, están provistas las unidades receptoras de luz PD2 y PD5 para monitorizar una parte de las luces correspondientes emitidas desde las fuentes de luz LD1 y LD2 e irradiadas sobre el medio de grabación de información 100. Las unidades receptoras de luz PD2 y PD5 corresponden a la unidad receptora de luz 103 mostrada en la Fig. 3.

Una unidad receptora de luz PD1 recibe la luz reflejada desde el medio de grabación de información 100 cuando la fuente de luz LD1 irradia la luz sobre el medio de grabación de información 100. Una unidad receptora de luz PD4 recibe la luz reflejada desde el medio de grabación de información 100 cuando la fuente de luz LD2 irradia la luz sobre el medio de grabación de información 100.

Una unidad receptora de luz PD3 detecta una cantidad de inclinación del medio de grabación de información 100 respecto a la luz irradiada sobre el medio de grabación de información 100. Las unidades receptoras de luz PD1, PD3 y PD4, que corresponden a la unidad receptora de luz 103 mostrada en la Fig. 3, están formadas respectivamente por un fotodetector de múltiples partes que está hecho de múltiples partes fotodetectoras.

El captador óptico 101 puede estar diseñado para monitorizar una porción de las luces emitidas desde las fuentes de luz LD1 y LD2 por la misma unidad receptora de luz. Igualmente, puede usarse la misma unidad receptora de luz para recibir la luz reflejada desde el medio de grabación de información 100 independientemente de la fuente de luz que irradie la luz sobre el medio de grabación de información 100.

Un procesador de señales de detección 4 recibe las señales de detección generadas desde las unidades receptoras de luz PD1, PD3 y PD4, y lleva a cabo procesos como ajuste de compensación y ajuste de ganancia respecto a las señales de detección.

Un procesador de cálculo de señales de servo 13 genera señales de error de servo a partir de las señales de detección generadas desde el procesador de señales de detección 4. Al mismo tiempo, el procesador de cálculo de señales de servo 13 lleva a cabo un ajuste de compensación y un ajuste de ganancia respecto a las señales de error de servo, y suministra las señales de error de servo ajustadas a un procesador de servo 14.

Un selector de RF 5 recibe las señales de detección generadas desde las unidades receptoras de luz PD1 y PD4, y selecciona las señales que han de ser suministradas a los circuitos en etapas subsiguientes o lleva a cabo una operación de suma-resta o similar respecto a las señales que han de ser suministradas a los circuitos en las etapas subsiguientes.

Un generador de señales de oscilación 6 detecta una oscilación que es preformateada sobre el medio grabable de grabación de información, basada en la señal de salida del selector de RF, y genera una señal de oscilación.

Un procesador de señales de oscilación 15 extrae una señal de oscilación binarizada a partir de la señal de oscilación que es generada por el generador de señales de oscilación 6, y suministra la señal de oscilación binarizada a un generador WCK 17 y a un controlador de rotación 18. El procesador de señales de oscilación 15 también desmodula información de dirección que es modulada en la oscilación según una regla predeterminada dependiendo de cada medio de grabación de información, y suministra la información de dirección a un controlador 19. El controlador 19 corresponde al controlador 106 mostrado en la Fig. 3.

Una sección de procesamiento de señales de RF y PLL 16 genera una señal de RF binarizada procedente de la señal de RF reproducida que es recibida desde el selector de RF 5, y lleva a cabo una desmodulación dependiendo de la regla (esquema) de modulación del medio de grabación de información 100 del cual estás siendo reproducida la información. Además, la sección de procesamiento de señales de RF y PLL 16 extrae un reloj de reproducción a partir de la señal de RF binarizada. Los datos desmodulados se suministran al controlador 19. Además, la sección de procesamiento de señales de RF y PLL 16 extrae la señal de control de rotación a partir de la señal de sincronización que se inserta a intervalos predeterminados respecto a la señal de RF binarizada, y suministra la señal de control de rotación al controlador de rotación 18.

ES 2 290 251 T3

El controlador de rotación 18 genera una señal de error de eje para controlar la rotación, basada en la señal generada desde el procesador de señales de oscilación 15 o la unidad de procesamiento de señales de RF y PLL 16, y suministra la señal de error de eje al procesador de servo 14. Al llevar a cabo el control de velocidad angular constante (CAV) para girar el medio de grabación de información a una velocidad angular constante, la señal de error de eje puede generarse a partir de una señal de rotación de disco que indica la rotación del medio de grabación de información y se genera desde una unidad de control de rotación y excitación (no mostrada).

El procesador de servo 14 genera una señal de control de servo a partir de las diversas señales de error de servo, basada en una instrucción procedente del controlador 19. La señal de control de servo es suministrada a un excitador de servo 7.

El excitador de servo 7 genera una señal de excitación de servo basada en la señal de control de servo procedente del procesador de servo 14. Cada unidad de excitación lleva a cabo una operación de control de servo dependiendo de una señal de excitación de servo correspondiente suministrada a la misma. Las operaciones de control de servo en esta forma de realización incluyen un control de enfoque, un control de seguimiento, un control de búsqueda, un control de eje y un control de inclinación.

El generador de WCK 17 genera una señal de reloj de grabación WCK basada en la señal de oscilación binarizada que es recibida desde el procesador de señales de oscilación 15. La señal de reloj de grabación WCK es suministrada a un generador de señales moduladoras de LD 10 de un circuito integrado generador de señales moduladoras de LD (segundo circuito integrado) 2, y el controlador 19. En el momento de la grabación, la generación de los datos de grabación y similares se llevan a cabo con referencia a la señal de reloj de grabación WCK.

En el momento de la grabación, se suministra una señal de datos de grabación Wdata desde el controlador 19 al generador de señales moduladoras de LD 10 en sincronismo con la señal de reloj de grabación WCK. La señal de datos de grabación Wdata se obtiene modulando los datos de grabación que han de ser grabados sobre el medio de grabación de información 100 según una regla predeterminada.

El generador de señales moduladoras de LD 10 genera una señal moduladora de LD para modular la fuente de luz LD1 o LD2, basada en la señal de reloj de grabación WCK procedente del generador de WCK 17 y la señal de datos de grabación Wdata procedente del controlador 19. La señal moduladora de LD es suministrada a una unidad de excitación de LD 12 de un circuito integrado de excitación de LD (primer circuito integrado) 3.

Un controlador de LD 9 del circuito integrado de excitación de LD 3 recibe la señal de detección procedente de la unidad receptora de luz PD2 o PD5, y suministra una señal de control de LD para controlar la unidad de excitación de LD 12 basada en la señal de detección recibida, de manera que la cantidad de luz emitida desde la fuente de luz LD1 o LD2 se convierte en un valor deseado. En otras palabras, se lleva a cabo un denominado control automático de potencia (APC) para controlar automáticamente la potencia de grabación.

La unidad de excitación de LD 12 suministra una corriente de excitación a la fuente de luz LD1 o LD2 para emitir luz desde la misma, basada en la señal de control de LD procedente del controlador de LD 9 y la señal moduladora de LD procedente del generador de señales moduladoras de LD 10.

El controlador 19 también produce señales de control que son suministradas a diversas partes del aparato de grabación y reproducción de información.

A continuación, se ofrecerá una descripción de las fuentes de luz LD1 y LD2 que son el objetivo de la excitación y el control.

Normalmente, puede realizarse una aproximación de una salida óptica P_o de un diodo láser (LD) respecto a una corriente de excitación de LD I_{LD} mediante un procedimiento de cálculo basado en la siguiente fórmula (1), donde η indica una eficiencia cuántica diferencial e I_{th} indica una corriente umbral.

$$P_o = \eta \cdot (I_{LD} - I_{th}) \quad \text{--- (1)}$$

La Fig. 5 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de las fuentes de luz LD1 y LD2. En la Fig. 5, (a) muestra la característica de la salida óptica P_o respecto a la corriente de excitación de LD I_{LD} aplicada a la fuente de luz (LD), donde (i) y (ii) muestran casos en los que la eficiencia cuántica diferencial (η , η') y la corriente umbral (I_{th} , I_{th}') se desvían respectivamente. En la Fig. 5, (c) muestra la cantidad de corriente de excitación de LD I_{LD} , que adopta un valor que corresponde a una suma de una corriente de polarización constante I_b y una corriente moduladora I_m , y muestra la forma de onda respecto al tiempo t . En un caso en el que la fuente de luz (LD) tiene la característica (i) y se aplica la corriente de excitación de LD I_{LD} mostrada en la Fig. 5(c), se obtiene una forma de onda modulada óptica P mostrada en la Fig. 5(b). Igualmente, en un caso en el que la fuente de luz (LD) tiene la característica (ii) y la corriente que corresponde a la suma de la corriente de polarización I_b' y la corriente moduladora I_m' como se muestra en la Fig. 5(d), se obtiene la forma de onda modulada óptica P mostrada en la Fig. 5(b).

ES 2 290 251 T3

En otras palabras, como se muestra en la Fig. 5(a), cuando se establece la corriente de excitación de LD ILD como la suma ($I_b + I_m$) de la corriente de polarización I_b y la corriente moduladora I_m para obtener la forma de onda modulada óptica deseada P , la corriente de polarización I_b debe establecerse aproximadamente igual a la corriente umbral I_{th} , y la corriente moduladora I_m debe establecerse de manera que la forma de onda modulada óptica P se haga $P = \eta \cdot I_m$ como se muestra en la Fig. 5(b).

Pero en general, la corriente umbral I_{th} y la eficiencia cuántica diferencial η no sólo varían dependiendo de la fuente de luz (LD) individual, sino también varían dependiendo de un cambio de temperatura. Por esta razón, es deseable controlar la corriente de polarización I_b y la corriente moduladora I_m dependiendo de la variación de la corriente umbral I_{th} y la eficiencia cuántica diferencial η , para obtener constantemente la forma de onda modulada óptica deseada P .

Por ejemplo, si la corriente umbral I_{th} y la eficiencia cuántica diferencial η mostradas en (i) de la Fig. 5(a) cambian a la corriente umbral I_{th}' y la eficiencia cuántica diferencial η' como las mostradas en (ii), la corriente de polarización I_b' debe controlarse para que sea aproximadamente igual a la corriente umbral I_{th}' , y la corriente moduladora I_m' debe controlarse de manera que la forma de onda modulada óptica P se haga $P = \eta' \cdot I_m'$.

El controlador de LD 9 mostrado en la Fig. 2 tiene las funciones de llevar a cabo tales controles.

A continuación, se ofrecerá una descripción de la primera forma de realización de la unidad de excitación de fuentes de luz, haciendo referencia a la Fig. 6. La Fig. 6 es un diagrama de bloques de sistema que muestra la estructura de la primera forma de realización de la unidad de excitación de fuentes de luz.

La unidad de excitación de fuentes de luz tiene el circuito integrado generador de señales moduladoras de LD 2 que incluye el generador de señales moduladoras de LD 10, y el circuito integrado de excitación de LD 3 que incluye el controlador de LD 9 y la unidad de excitación de LD 12. Los circuitos integrados 2 y 3 son producidos mediante diferentes procedimientos de producción. El circuito integrado de excitación de LD 3 está dispuesto en un entorno del diodo láser (LD) 102 que ha de ser excitado, y está montado en el captador óptico 101 mostrado en la Fig. 3.

Una sección de bucle enganche de fase (PLL) 20, un detector de longitud de recorrido 21, una unidad de retención de información generadora de formas de onda de excitación 22 y un generador de señales moduladoras 23 del circuito integrado generador de señales moduladoras de LD 2 funcionan como medio generador de señales moduladoras para generar una pluralidad de señales moduladoras basadas en información generadora de formas de onda de excitación para la fuente de luz. Además, una unidad de fuente de corriente 28 y una unidad de conmutación 29 de una sección moduladora 27 dentro del circuito integrado de excitación de LD 3 funcionan como medio (o sección) de selección de fuentes de corriente para seleccionar una o una pluralidad de corrientes producidas desde una pluralidad de fuentes de corriente basadas en las señales moduladoras generadas por el medio (o sección) generador de señales moduladoras. Por otra parte, los sumadores 30 y 31 y un excitador de corriente 32 del circuito integrado de excitación de LD 3 funcionan como medio (o sección) de excitación de fuentes de luz para excitar la fuente de luz para generar luz de múltiples niveles generando y suministrando a la fuente de luz una corriente que tiene una cantidad de múltiples niveles basada en la corriente o la pluralidad de corrientes seleccionadas por el medio (o sección) de selección de fuentes de corriente. Además, un ajustador de retardo 24 del circuito integrado generador de señales moduladoras de LD 2 funciona como un medio (o sección) de anulación para sumar una cantidad de error de señal que elimina diferencias en las cantidades de retardos de señal generados entre el medio (o sección) generador de señales moduladoras y el medio (o sección) de excitación de fuentes de luz en una etapa anterior al medio (o sección) de selección de fuentes de corriente.

En el circuito integrado generador de señales moduladoras de LD 2, el generador de señales moduladoras de LD 10 incluye la sección de PLL 20 y el detector de longitud de recorrido 21. La sección de PLL 20 genera una señal de reloj PCK multiplicando n por la frecuencia de la señal de reloj de grabación WCK, y una pluralidad de señales de reloj CK0 a CK7 que tienen diferencias de fase predeterminadas respecto a la señal de reloj PCK. El detector de longitud de recorrido 21 detecta la longitud de recorrido de la señal de datos de grabación Wdata que es recibida desde el controlador 19 mostrado en la Fig. 4 que corresponde al controlador 106 mostrado en la Fig. 6, y suministra una señal de longitud de recorrido Len a la unidad de retención de información generadora de formas de onda de excitación 22. El detector de longitud de recorrido 21 también produce una señal retardada de datos de grabación dWdata retardando la señal de datos de grabación Wdata una cantidad predeterminada.

La unidad de retención de información generadora de formas de onda de excitación 22 funciona como un medio (o sección) de retención de información generadora de formas de onda de excitación para almacenar información generadora de formas de onda de excitación basada en la forma de onda de excitación de la fuente de luz LD, y produciendo información generadora de formas de onda de excitación que corresponde a la señal de longitud de recorrido Len dependiendo de la señal retardada de datos de grabación dWdata. El generador de señales moduladoras 23 funciona como un medio (o sección) generador de señales moduladoras para generar señales $M0$ a $M2$ a partir de la información generadora de formas de onda de excitación producida desde la unidad de retención de información generadora de formas de onda de excitación 22. El ajustador de retardo 24 funciona como un medio (o sección) de ajuste de retardo para retardar cada una de las señales moduladoras $M0$ a $M2$ una cantidad predeterminada para suministrar señales moduladoras $Mod0$ a $Mod2$. Un generador de señales de temporización de control de LD 26 del circuito integrado generador de señales moduladoras de LD 2 genera una señal de temporización de control de LD

a partir de la señal retardada de datos de grabación dWdata o la señal de datos de grabación Wdata. Un controlador 25 del circuito integrado generador de señales moduladoras de LD 2 suministra una señal de control a diversas partes del aparato de grabación y reproducción de información en respuesta a un comando de control recibido desde el controlador 19 mostrado en la Fig. 4.

Por otra parte, en el circuito integrado de excitación de LD 3, la sección moduladora 27 genera una corriente moduladora de LD Imod basada en los datos de nivel de irradiación P0Data, P1D0ata y P2Data que corresponden respectivamente a niveles de irradiación P0, P1 y P2 de la fuente de luz LD (que corresponden a las fuentes de luz LD1 y LD2 mostradas en la Fig. 4) y las señales moduladoras Mod0, Mod1 y Mod2. El controlador de LD 33 genera una corriente de polarización Ibias y una señal de escala Iscl que ordena la escala de la corriente moduladora, basada en la señal de detección de la unidad receptora de luz de monitorización PD (que corresponde a las unidades receptoras de luz PD2 y PD5 mostradas en la Fig. 4), de manera que la cantidad de luz emitida desde la fuente de luz LD se convierte en un valor deseado. El sumador 31 suma la corriente moduladora de LD Imod y la corriente de polarización Ibias. El excitador de corriente 32 amplifica la corriente procedente del sumador 31 y produce una corriente de excitación de LD ILD para la fuente de luz LD. El controlador 34 suministra señales de control a diversas partes del aparato de grabación y reproducción de información en respuesta a un comando de control que es recibido desde el controlador 19 o es recibido desde el controlador 19 a través del controlador 25. Por lo tanto, la sección moduladora 27, el sumador 31, el excitador de corriente 32, el controlador de LD 33 y el controlador 34 funcionan como el medio (o sección) de excitación de fuentes de luz.

La sección moduladora 27 incluye la unidad de fuente de corriente 28, la unidad de conmutación (SW) 29, y el sumador 30. La unidad de fuente de corriente 28 incluye tres fuentes de corriente (convertidores digitales a analógicos; DACs) 28a, 28b y 28c para suministrar respectivamente corrientes I0, I1 e I2 basadas en los datos de nivel de irradiación P0data, P1data y P2Data. La unidad de conmutación 29 incluye tres conmutadores 29a, 29b y 29c para controlar respectivamente los estados de encendido/apagado de las corrientes I0, I1 e I2 dependiendo de las señales moduladoras Mod0, Mod1 y Mod2. El sumador 30 suma las corrientes producidas desde la unidad de conmutación 29 y produce la corriente moduladora de LD Imod.

El controlador de LD 33 mostrado en la Fig. 6 corresponde al controlador de LD 9 mostrado en la Fig. 4. Además, la sección moduladora 27 (que incluye la unidad de fuente de corriente 28, la unidad de conmutación 29 y el sumador 30), el sumador 31, el excitador de corriente 32 y el controlador 34 mostrados en la Fig. 6 corresponden a la estructura interna de la unidad de excitación de LD 12 mostrada en la Fig. 4.

En esta primera forma de realización, las combinaciones de la unidad de fuente de corriente 28, la unidad de conmutación 29 y las señales moduladoras Mod pueden incrementarse si es necesario.

Para simplificar la descripción, se supone por conveniencia que la grabación se lleva a cabo en tres niveles como se muestra en la Fig. 7.

La Fig. 7 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 6. En este caso, se supone por conveniencia que el medio de grabación de información 100 usado es un medio de grabación de información de tipo de cambio de fase como el disco CD-RW, el disco DVD-RW y el disco DVD+RW. Además, se supone que la fuente de luz LD se controla para emitir luz con la forma de onda modulada óptica P mostrada en la Fig. 7(d) y se forman marcas de grabación mostradas en la Fig. 7(e) sobre una superficie de grabación del medio de grabación de información 100, basadas en la señal de datos de grabación Wdata mostrada en la Fig. 7(c) y la señal de reloj de grabación WCK mostrada en la Fig. 7(b).

En el gráfico de tiempo de la Fig. 7 y los otros gráficos de tiempo que se describirán más adelante, se usan las mismas designaciones para las señales correspondientes. Además, en los gráficos de tiempo, un símbolo “↑” indica un flanco ascendente, y un símbolo “↓” indica un flanco descendente.

Una señal de validación de escritura WG mostrada en la Fig. 7(a) ordena la conmutación entre la grabación y la reproducción. la fuente de luz LD emite la luz a una potencia de reproducción Pr durante un periodo de nivel bajo de la señal de validación de escritura WG. La fuente de luz LD emite la luz basada en la señal de datos de grabación Wdata y la señal de reloj de grabación WCK durante un periodo de nivel alto de la señal de validación de escritura WG.

Las Figs. 7(f-1), 7(f-2) y 7(f-3) muestran las señales moduladoras Mod0, Mod1 y Mod2 que controlan la conmutación de la unidad de conmutación 29, y un estado donde no existe desfase o, en un estado donde el desfase es corregido por el ajustador de retardo 24.

Las Figs. 7(g-1), 7(g-2) y 7(g-3) muestran señales moduladoras M0', M1' y M2' que se obtienen cuando se lleva a cabo la conmutación sin el uso del ajustador de retardo 24, igual que en el caso del aparato convencional de grabación y reproducción de información. En este caso, se genera un desfase $\Delta 1$ entre las señales moduladoras M0' y M1', y se genera un desfase $\Delta 2$ entre las señales moduladoras M1' y M2'.

La primera invención corrige los desfases $\Delta 1$ y $\Delta 2$ de la siguiente manera, de modo que se obtienen las señales moduladoras Mod0 a Mod2 mostradas en las Figs. 7(f-1) a 7(f-3).

El desfase puede generarse cuando el generador de señales moduladoras 23 genera las salidas, durante la transferencia a la unidad de conmutación 29, y al llevar a cabo la conmutación en la unidad de conmutación 29. El desfase puede estar causado por una diferencia en las longitudes de cableado, una diferencia en las impedancias de línea, características de carga, e inconsistencias de los dispositivos. El desfase al que se hace referencia en la presente invención incluye el desfase generado por tales causas.

Generalmente, las marcas de grabación se forman en el medio de grabación de información de tipo de cambio de fase usando impulsos múltiples de 3 niveles que tienen una potencia de escritura P_w , una potencia de borrado P_e y una potencia inferior P_b de la forma de onda modulada óptica P . Puede hacerse una grabación exacta controlando con exactitud el nivel de potencia de grabación y la anchura de impulso y los intervalos de impulsos de cada uno de los impulsos.

Cuando se forman las marcas de grabación sobre el medio de grabación de información, los efectos térmicos pueden hacer que los flancos de las marcas de grabación varíen según las longitudes de los espacios adyacentes, dependiendo del medio de grabación de información o la velocidad lineal de grabación usada.

Para evitar que los flancos de las marcas de grabación varíen, cada anchura de impulso de la forma de onda modulada óptica se varía convencionalmente tomando en consideración la longitud del espacio adyacente.

A continuación se ofrecerá una explicación más detallada de la estructura y funcionamiento de la unidad óptica de excitación de fuentes de luz mostrada en la Fig. 6.

Sección de PLL

La Fig. 8 es un diagrama de bloques de sistema que muestra una estructura interna más detallada de la sección de PLL 20 mostrada en la Fig. 6.

La sección de PLL 20 incluye un divisor de frecuencia de $1/M$ 201, un comparador de fase (PC) 202, un filtro de bucle 203, un oscilador de voltaje controlado (VCO) 204, un divisor de frecuencia de $1/N$ 205, y un divisor de frecuencia de M/N 206. Los divisores de frecuencia de $1/M$, $1/N$ y M/N 201, 205 y 206 dividen respectivamente la frecuencia de una señal de entrada a los mismos por M , N y N/M . El funcionamiento de cada parte de la sección de PLL 20 es similar a la de un circuito PLL generalmente conocido, y se omitirá una descripción detallada de la misma.

La sección de PLL 20 genera la señal de reloj PCK multiplicando n a la frecuencia de la señal de reloj de grabación WCK . Después, la sección de PLL 20 genera una pluralidad de señales de reloj que tienen diferencias de fase predeterminadas a partir de la señal de reloj PCK . La sección de PLL 20 también genera una señal de reloj de canal CLK . En esta primera forma de realización, la sección de PLL 20 genera 8 señales de reloj $CK0$ a $CK7$ que tienen las diferencias de fase predeterminadas de la señal de reloj PCK .

El divisor de frecuencia de $1/M$ 201 divide por M la frecuencia de la señal de reloj de grabación WCK . La relación de división de frecuencia $1/M$ puede establecerse variablemente como $M = 2$ ó 4 , por ejemplo, y corresponde a un caso en el que la señal de reloj de grabación WCK se suministra dividiendo la frecuencia de la señal de reloj de canal de grabación CLK . La generación de ruido se reduce transfiriendo la señal de reloj de grabación WCK a una frecuencia reducida.

El oscilador 204 genera m señales de reloj que tienen diferencias de fase predeterminadas a partir de la señal de reloj PCK , y suministra las m señales de reloj al generador de señales moduladoras 23. En esta primera forma de realización, $m = 8$ y se generan las 8 señales de reloj $CK0$ a $CK7$. El oscilador 201 puede estar formado por un oscilador en anillo, por ejemplo.

El divisor de frecuencia de $1/N$ 205 divide por N la frecuencia de una de las señales de reloj producidas desde el oscilador 204, es decir, la señal de reloj $CK0$, por ejemplo. La relación de división de frecuencia $1/N$ del divisor de frecuencia de $1/N$ 205 puede establecerse variablemente, y N/M se convierte en el coeficiente de multiplicación n de la señal de reloj PCK respecto a la señal de reloj de grabación WCK .

El divisor de frecuencia de M/N 206 divide por N/M la frecuencia de la señal de reloj PCK para generar la señal de reloj de canal de grabación CLK , y suministra esta señal de reloj de canal de grabación CLK al detector de longitud de recorrido 21 mostrado en la Fig. 6.

Según se describirá más adelante, las señales moduladoras de LD Mod0 a Mod2 son generadas usando como referencias las señales de reloj $CK0$ a $CK7$.

En otras palabras, la potencia de resolución de ajuste de anchura de impulso de la señal moduladora de LD Mod puede establecerse ajustando las relaciones de división de frecuencia $1/N$ y $1/M$. Por ejemplo, si se supone que la señal de reloj de grabación WCK suministrada se transfiere a la misma frecuencia que la señal de reloj de canal de grabación CLK y $M = 4$ y $N = 16$, la frecuencia de la señal de reloj PCK se hace 4 veces la frecuencia de la señal de reloj del canal de grabación CLK , y la señal moduladora de LD Mod puede generarse a una potencia de resolución de ajuste de anchura de impulso que es $1/32 (= m \cdot M/N)$ respecto a la señal de reloj del canal de grabación CLK . Esto

se denominará en lo sucesivo etapa de ajuste de anchura de impulso o simplemente etapa. En este caso particular, 32 etapas corresponden a 1 periodo de reloj de canal.

Detector de longitud de recorrido

El detector de longitud de recorrido 21 detecta la longitud de recorrido de la señal de datos de grabación Wdata que es suministrada desde el controlador 19, y suministra la señal de longitud de recorrido Len a la unidad de retención de información generadora de formas de onda de excitación 22. La señal de datos de grabación Wdata es una señal binaria de no retorno a cero invertido (NRZI) que indica la marca de grabación mediante un periodo de nivel alto y que indica un espacio mediante un periodo de nivel bajo. En otras palabras, el detector de longitud de recorrido 21 detecta la longitud de la marca y la longitud del espacio de los datos de grabación. En este caso se supone que una señal de longitud de recorrido Len1 indica una longitud de marca, una señal de longitud de recorrido Len0 indica una longitud del espacio inmediatamente precedente, y una señal de longitud de recorrido Len2 indica una longitud del espacio inmediatamente posterior.

El detector de longitud de recorrido 21 se construye dependiendo de las longitudes de recorrido mínima y máxima de la señal de datos de grabación Wdata. En esta primera forma de realización, se supone que el aparato de grabación y reproducción de información óptica graba la señal de datos de grabación Wdata sobre el medio de grabación de información en formato DVD (disco DVD+RW, disco DVD-R, disco DVD-RAM o similares), y la señal de datos de grabación Wdata es sometida a modulación EFM+. En otras palabras, se supone que la longitud de recorrido es de 3T a 11T y 14T, donde T indica el periodo de reloj de canal.

El detector de longitud de recorrido 21 tiene en consideración un tiempo predeterminado necesario para detectar la longitud de recorrido, los tiempos de retardo de los diversos circuitos y similares, y retarda la señal de datos de grabación Wdata una cantidad predeterminada para suministrar la señal retardada de datos de grabación dWdata al generador de señales moduladoras 23 y al generador de señales de control de LD 26 mostrados en la Fig. 6.

La Fig. 9 es un diagrama de bloques de sistema que muestra la estructura interna del detector de longitud de recorrido 21 mostrado en la Fig. 6. Además, la Fig. 10 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del detector de longitud de recorrido mostrado en la Fig. 9.

Como se muestra en la Fig. 9, el detector de longitud de recorrido 21 incluye un circuito de retardo 211, un controlador de tipo primero en entrar- primero en salir (FIFO) 212, un contador 213, un FIFO 214 y un registro 215.

El contador 213 cuenta una longitud de recorrido, es decir, el periodo de nivel alto y el periodo de nivel bajo de la señal de datos de grabación Wdata mostrada en la Fig. 10(b), en respuesta a la señal de reloj de canal de grabación CLK mostrada en la Fig. 10(a), y produce una señal de recuento (recuento) mostrada en la Fig. 10(c).

Los datos de longitud de recorrido contados por el contador 213 son almacenados temporal y sucesivamente por el FIFO 214.

El circuito de retardo 211 está formado por un registro de desplazamiento y similares, y retarda la señal de datos de grabación Wdata un tiempo de retardo predeterminado dly, para producir la señal retardada de datos de grabación dWdata mostrada en la Fig. 10(d). Además, el circuito de retardo 211 también genera señales que tienen diferentes tiempos de retardo para generar las diversas señales de control, y suministra estas señales al controlador FIFO 212.

El controlador FIFO 212 genera señales de control para controlar la escritura y lectura del FIFO 214 y para controlar las diversas partes del detector de longitud de recorrido 21. El registro 215 retiene y produce los datos de longitud de recorrido (Len0, Len1 y Len2) leídos del FIFO 214.

El controlador FIFO 212 suministra las señales de control de manera que el momento de lectura del FIFO 214 (momento de retención del registro 215) coincida con la de la señal retardada de datos de grabación dWdata.

En otras palabras, como se muestra en las Figs. 10(e-1), 10(e-2) y 10(e-3), la longitud de la marca Len1, la longitud del espacio inmediatamente precedente Len0 y la longitud del espacio inmediatamente posterior Len2 son ajustadas de manera que coincidan con la señal retardada de datos de grabación dWdata. Alternativamente, la información generadora de formas de onda de excitación que es convertida por los datos de longitud de recorrido Len0 a Len2 es ajustada para que coincida con la señal retardada de datos de grabación dWdata, como se muestra en la Fig. 10 (f).

El tiempo de retardo dly y el tamaño del FIFO 214 pueden determinarse teniendo en consideración las longitudes de recorrido mínima y máxima de la señal de datos de grabación Wdata y los tiempos de retardo de los diversos circuitos, de manera que no se produzca un estado vacío o lleno del FIFO 214.

Unidad de retención de información generadora de formas de onda de excitación

La unidad de retención de información generadora de formas de onda de excitación 22 está formada por una memoria que almacena la información generadora de formas de onda de excitación. La unidad de retención de información generadora de formas de onda de excitación 22 produce información generadora de formas de onda de excitación

que corresponde a los datos de longitud de recorrido Len0 a Len2 que son recibidos desde el detector de longitud de recorrido 21, dependiendo de la señal retardada de datos de grabación dWdata.

La Fig. 11 es un gráfico de tiempos para explicar una relación de la información generadora de formas de onda de excitación y la forma de onda óptica.

La información generadora de formas de onda de excitación incluye información de temporización que indica momentos de cambio de nivel de irradiación de la forma de onda óptica. Esta información de temporización se describe por el número de etapas de ajuste de anchura de impulsos y, como se muestra en la Fig. 11, los momentos de cambio se determinan acumulando cada información de temporización (TSS, TSP, TMS, TMP, TLS, TLP) a partir de un tiempo de referencia. Por ejemplo, el tiempo de referencia puede ser un flanco ascendente de la señal retardada de datos de grabación dWdata. En la Fig. 11, NMP indica un número de repeticiones de la información de temporización TMS y TMP, y $NMP = 2$ en este caso particular mostrado.

En otras palabras, los momentos de ascenso y descenso, es decir, los momentos de transición de la señal moduladora Mod1 están determinados por la información de temporización TSS y TEMP que indica el periodo de nivel alto de la señal de datos de grabación Wdata. Además, los momentos de transición de la señal moduladora Mod2 están determinados por cada una de las informaciones de temporización TSS, TSP, TMS, TMP, TLS, TLP.

Por consiguiente, es posible establecer arbitrariamente el periodo de impulsos múltiples y el ciclo de utilización (o tasa de utilización) de la manera descrita anteriormente.

En esta primera forma de realización, la forma de onda de excitación se varía dependiendo de la longitud de la marca y las longitudes de los espacios adyacentes de la señal de datos de grabación Wdata, para controlar con una gran exactitud las posiciones de los flancos de las marcas de grabación que han de formarse.

Cuando se forma la marca de grabación sobre el medio de grabación de información, los efectos térmicos pueden hacer que los flancos de la marca de grabación varíen según la longitud de los espacios adyacentes. Por lo tanto, esta forma de realización varía la forma de onda de excitación teniendo en consideración las longitudes de los espacios adyacentes, para evitar que varíen los flancos de la marca de grabación.

En otras palabras, la información generadora de formas de onda de excitación que corresponde a combinaciones de la longitud de la marca y las longitudes de los espacios inmediatamente precedente e inmediatamente posterior se almacena en la unidad de retención de información generadora de formas de onda de excitación 22, y la información generadora de formas de onda de excitación que corresponde a los datos de longitud de recorrido Len0 a Len2 detectados por el detector de longitud de recorrido 21 se produce desde la unidad de retención de información generadora de formas de onda de excitación 22.

En un caso en el que las longitudes de las marcas y las longitudes de los espacios adyacentes son mayores que un valor predeterminado, los efectos térmicos y las variaciones de los flancos de las marcas de grabación causadas por los mismos son pequeños. Por esta razón, es innecesario preparar la información generadora de formas de onda de excitación para todas las combinaciones de la longitud de la marca y las longitudes de los espacios inmediatamente precedente e inmediatamente posterior, y la capacidad de memoria requerida de la unidad de retención de información generadora de formas de onda de excitación 22 puede reducirse preparando y almacenando sólo la información generadora de formas de onda de excitación respecto a las combinaciones que tienen grandes efectos sobre los flancos de las marcas de grabación. Además, esta primera forma de realización también cambia las combinaciones que se preparan dependiendo de parámetros, para reducir simultáneamente la capacidad de memoria requerida y controlar con exactitud la forma de las marcas de grabación.

50 *Generador de señales moduladoras*

El generador de señales moduladoras 23 genera las señales moduladoras M0 a M2 basadas en la información generadora de formas de onda de excitación (información de temporización) procedente de la unidad de retención de información generadora de formas de onda de temporización 22, y suministra las señales moduladoras M0 a M2 al ajustador de retardo 24. Las señales moduladoras M0 a M2 son generadas con referencias a las señales de reloj CK0 a CK7, y los tiempos que corresponden a las diferencias de fase de las señales de reloj CK0 a CK7 determinan la potencia de resolución de ajuste de anchura de impulso de las señales M0 a M2.

La Fig. 12 es un diagrama de bloques de sistema que muestra la estructura interna del generador de señales moduladoras 23 mostrado en la Fig. 6. La Fig. 13 es un diagrama de transición de estado de un secuenciador para generar señales de control del generador de señales moduladoras 23 mediante un controlador de temporización 221 mostrado en la Fig. 12. La Fig. 14 es un gráfico de tiempos que muestra formas de onda de señales para explicar la operación de generar las señales moduladoras a partir de la información generadora de formas de onda de excitación. Las Figs. 14(h-0) a 14(o) muestran las formas de onda de señales con una base de tiempo que está ampliada comparada con la de las Figs. 14(a) a 14(g). Por conveniencia, se ofrecerá una descripción de la estructura y la operación para generar la señal moduladora M2. Las otras señales moduladoras M0 y M1 pueden generarse igual que la señal moduladora M2. Las señales moduladoras M0 a M2 son suministradas al circuito integrado de excitación de LD 3 mostrado en la Fig. 6, para obtener la forma de onda óptica mostrada en la Fig. 14(b).

Como se muestra en la Fig. 12, el generador de señales moduladoras 23 incluye el controlador de temporización 221, una unidad de cálculo de temporización 222, una unidad de cálculo de temporización 223, un contador 224, una unidad de retención de señales de selección de fase (registro) 225, un contador 226, una unidad de retención de señales de selección de fase (registro) 227, una unidad de retardo de señales de impulsos de temporización 228, biestables 229a a 229h, un multiplexor (MUX) 239, una unidad de retardo de señales de impulsos de temporización 231, y una unidad de salida de señales moduladoras 232.

El controlador de temporización 221 genera las señales de control que se describirán más adelante y han de ser suministradas a diversas partes del generador de señales moduladoras 23, basadas en la secuencia que funciona según el diagrama de transición de estado mostrado en la Fig. 13. El controlador de temporización 221 también genera un tiempo de referencia del tren de impulsos de señales moduladoras que está retardado un tiempo predefinido Δ (unidades de PCK) respecto a la señal retardada de datos de grabación dWdata como se muestra en la Fig. 12(a).

La unidad de cálculo de temporización 222 y la unidad de cálculo de temporización 223 calculan el número de etapas de ajuste de anchura de impulsos hasta el siguiente momento de modulación a partir de la información de temporización suministrada desde la unidad de retención de información generadora de formas de onda de excitación 22, basándose en una señal de instrucción de cálculo que es recibida desde el controlador de temporización 221. En esta primera forma de realización, el momento de ascenso y el momento de descenso son procesados independientemente para realizar una operación de circuito de alta velocidad. Por lo tanto, se calculan un momento de ascenso siguiente NextTiming1 (NT1) y un momento de descenso siguiente NextTiming2 (NT2). Del número de etapas de ajuste de anchura de impulso hasta el siguiente momento de modulación de ascenso que se calcula, se suministran los 5 bits superiores al contador 224, y los 3 bits inferiores se suministran a la unidad de retención de señales de selección de fase 225 como una señal de selección de fase. En este caso particular, se supone que el número de etapas de ajuste de anchura de impulso está indicado por 8 bits.

Igualmente, del número de etapas de ajuste de anchura de impulso hasta el siguiente momento de modulación de descenso, los 5 bits superiores se suministran al contador 226, y los 3 bits inferiores se suministran a la unidad de retención de señales de selección de fase 227 como una señal de selección de fase.

El contador 224 y el contador 226 cuentan el tiempo hasta el siguiente momento de modulación, en respuesta a la señal de reloj PCK mostrada en la Fig. 14(h-0). Más concretamente, los contadores 224 y 226 introducen el número de etapas de ajuste de anchuras de impulsos hasta el siguiente momento de modulación calculado por las unidades de cálculo de temporización 222 y 223 según una señal de carga load1 mostrada en la Fig. 14(f) que es suministrada desde el controlador de temporización 221, y cuentan hacia atrás en respuesta a la señal de reloj PCK.

Cuando el valor contado se hace cero, los contadores 224 y 226 producen respectivamente un impulso de activación SetP en momentos mostrados en las Figs. 14(d) y 14(j) y un impulso de puesta a cero RstP en momentos mostrados en las Figs. 14(e) y 14(m). El impulso de activación SetP y el impulso de puesta a cero RstP se denominarán en lo sucesivo señales de impulsos de temporización.

La unidad de retención de señales de selección de fase 225 y la unidad de retención de señales de selección de fase 227 guardan respectivamente y suministran a la siguiente etapa una señal de selección de fase phSel1 mostrada en la Fig. 14(k) y una señal de selección de fase phSel2 mostrada en la Fig. 14(n). Los momentos de retención de las unidades de retención de señales de selección de fase 225 y 227 están determinados por las señales de control suministradas desde el controlador de temporización 221.

La unidad de retardo de señales de impulsos de temporización 228 y la unidad de retardo de señales de impulsos de temporización 231 retardan respectivamente el impulso de activación SetP dependiendo de la señal de selección de fase phSel1 y el impulso de puesta a cero RstP dependiendo de la señal de selección de fase psSel2, usando las señales de reloj CK0 a CK7 como referencia. Por lo tanto, las unidades de retardo de señales de impulsos de temporización 228 y 231 producen respectivamente señales retardadas de impulsos de temporización dSP y dRP mostradas en las Figs. 14(l) y 14(o).

Como la estructura interna de la unidad de retardo de señales de impulsos de temporización 231 es la misma que la de la unidad de retardo de señales de impulsos de temporización 228, en la Fig. 12 sólo se muestra la estructura interna de la unidad de retardo de señales de impulsos de temporización 228.

A continuación, se ofrecerá una descripción más detallada de la unidad de retardo de señales de impulsos de temporización 228 mostrada en la Fig. 12. Se omitirá una descripción más detallada de la unidad de retardo de señales de impulsos de temporización 231 porque la descripción detallada de la unidad de retardo de señales de impulsos de temporización 228 se aplica igualmente a la unidad de retardo de señales de impulsos de temporización 231.

Los biestables 229a a 229h de la unidad de retardo de señales de impulsos de temporización 228 sincronizan el impulso de activación SetP con las señales de reloj CK0 a CK7. Las salidas de los biestables 229a a 229h son seleccionadas por el multiplexor 230 dependiendo de la señal de selección de fase phSel1, para producir una señal retardada de impulsos de temporización dSP.

ES 2 290 251 T3

Por ejemplo, como se muestra en la escala aumentada, la señal de selección de fase phSel1 está establecida como "010", como se muestra en la Fig. 14(k), y el impulso retardado de activación dSP mostrado en la Fig. 14(l) es producido selectivamente en sincronismo con la señal de reloj CK2 mostrada en la Fig. 14(h-2). Igualmente, el impulso retardado de puesta a cero dRP mostrado en la Fig. 14(o) es producido también selectivamente.

La unidad de salida de señales moduladoras 232 mostrada en la Fig. 12 genera la señal moduladora M2 basada en las señales retardadas de impulsos de temporización dSP y dRP. Por ejemplo, la unidad de salida de señales moduladoras 232 puede estar formada por un biestable de puesta a cero-activación (SR).

En otras palabras, la señal moduladora M2 (Mod2) sube a un nivel alto sensible a un flanco ascendente del impulso retardado de activación dSP, y desciende a un nivel bajo sensible a un flanco ascendente del impulso retardado de puesta a cero dRP.

El secuenciador provisto dentro del controlador de temporización 221 mostrado en la Fig. 12 funciona según el diagrama de transición de estado mostrado en la Fig. 13. El controlador de temporización 221 genera las señales de control que controlan diversas partes del generador de señales moduladoras 23, basándose en el secuenciador que funciona según el diagrama de transición de estado mostrado en la Fig. 13.

Se ofrecerá una descripción de las condiciones de transición del secuenciador. La Fig. 14(g) muestra un ejemplo particular de la transición de estado.

Como se muestra en la Fig. 13, el secuenciador está inicialmente en un estado inactivo Idle, y realiza una transición a un estado TP en respuesta al flanco ascendente de la señal retardada de datos de grabación dWdata.

Se realiza una transición desde el estado TP hasta un siguiente estado en respuesta a la señal de carga load1 que es emitida en un tiempo de referencia. El siguiente estado al que se realiza la transición difiere dependiendo de la información generadora de formas de onda de excitación (TMS, TLS). El siguiente estado es un estado MP si $TMS \neq 0$, un estado LP si $TMS = 0$ y $TLS \neq 0$, y si no un estado de espera Wait (es decir, si $TMS = 0$ y $TLS = 0$).

Se realiza una transición desde el estado MP hasta el estado LP en respuesta a la señal de carga load1 que es emitida al mismo tiempo que el impulso de puesta a cero RstP, pero el número de repetición NMP del estado MP se mantiene en el estado MP. La Fig. 13 muestra un caso en el que $NMP = 2$.

Se realiza una transición desde el estado LP hasta el estado de espera Wait en respuesta al impulso de puesta a cero RstP. El estado de espera Wait continúa hasta el fin de los impulsos múltiples, y se produce una transición al estado inactivo Idle en respuesta al impulso de puesta a cero RstP.

Las siguientes fórmulas (2) y (3) se usan para calcular los momentos para cada estado del secuenciador en las unidades de cálculo de temporización 222 y 223.

$$\begin{array}{ll} \text{NextTiming1} = TSS & @\text{Idle o TP} \\ TMS + \text{phSel2} & @\text{MP} \\ TLS + \text{phSel2} & @\text{LP} \end{array} \quad \text{--- (2)}$$

$$\begin{array}{ll} \text{NextTiming2} = TSS + TSP & @\text{Idle o TP} \\ TMS + TMP + \text{phSel2} & @\text{MP} \\ TLS + TLP + \text{psSel2} & @\text{LP} \end{array} \quad \text{--- (3)}$$

En otras palabras, las fórmulas de cálculo cambian dependiendo del estado Seq del secuenciador mostrado en la Fig. 14(g). En las fórmulas (2) y (3), los términos que van detrás del símbolo "@" indican el estado Seq del secuenciador. Por ejemplo, cuando $Seq = TP$, $\text{NextTiming1} = TSS$ y $\text{NextTiming2} = TSS + TSP$, y estos valores se cargan en los contadores 224 y 226 en respuesta a la señal de carga load1 mostrada en la Fig. 14(f).

Ajustador de retardo

El ajustador de retardo 24 retarda las señales moduladoras M0 a M2 de manera que las diferencias de retardo de las señales moduladoras retardadas Mod0 a Mod2 entran dentro de un valor predeterminado.

La Fig. 15 es un diagrama de bloques de sistema que muestra la estructura interna del ajustador de retardo 24 mostrado en la Fig. 6.

Las Figs. 7(g-1), 7(g-2) y 7(g-3) muestran las señales moduladoras M0', M1' y M2' que se obtienen cuando se lleva a cabo la conmutación sin el uso del ajustador de retardo 24, igual que en el caso del aparato convencional de grabación y reproducción de información. En este caso, la pluralidad de señales moduladoras no cambia simultáneamente, y la corriente moduladora, es decir, la forma de onda óptica, no tiene la forma de onda deseada.

Como se muestra en la Fig. 15, el ajustador de retardo 24 incluye partes 243a a 243c. La parte de retardo 243a incluye elementos de retardo 241a a 241n que retardan respectivamente una señal un tiempo de retardo predeterminado y están conectados en serie, y un selector 242 que produce selectivamente una de las salidas de los elementos de retardo 241a a 241n. Las partes de retardo 243by 243c tienen la misma estructura que la parte de retardo 243a, y en la Fig. 15 se omitirá una ilustración de las mismas.

El ajustador de retardo 24 ajusta los tiempos de retardo seleccionando la salida de uno de los elementos de retardo en cada una de las partes de retardo 243a a 243c. Los tiempos de retardo se ajustan de manera que el error (desfase) de los momentos de conmutación de las señales moduladoras Mod0 a mod2 se haga esencialmente cero, teniendo en consideración las diferencias en los tiempos de retardo de las señales moduladoras M0 a M2 y las diferencias en los retardos de transmisión de las señales moduladoras Mod0 a Mod2. En otras palabras, la salida de cada señal moduladora es retardada un tiempo predeterminado de manera que no se introduce ningún retardo en los momentos en los que se selecciona la pluralidad de corrientes. El desfase no cambia prácticamente si se determina la línea de transmisión, es decir, si se determina esta primera forma de realización de la unidad de excitación de fuentes de luz. Por lo tanto, la selección del tiempo de retardo puede determinarse al producir la unidad de excitación de fuentes de luz, y el tiempo de retardo puede seleccionarse mediante regulación del láser, por ejemplo.

Por ejemplo, en el caso mostrado en la Fig. 7, cuando el tiempo de retardo de la señal moduladora M1 se establece como Δ , el tiempo de retardo de la señal moduladora M0 se establece como $\Delta + \Delta_1$, y el tiempo de retardo de la señal moduladora M2 se establece como $\Delta + \Delta_2$.

Cada una de las partes de retardo 243a a 243c puede estar formada por una memoria intermedia de retardo que tiene un tiempo de retardo que varía dependiendo de una corriente (o voltaje) suministrada al mismo, y en este caso, los tiempos de retardo del ajustador de retardo 24 pueden ajustarse variando las corrientes (o voltajes) suministradas a cada una de las partes de retardo 243a a 243c.

Generador de señales de control de LD

El generador de señales de control de LD 26 genera la señal de temporización de control de LD, como una señal de muestreo para APC según el sistema de muestreo y retención, a partir de la señal de datos de grabación Wdata. La señal de muestreo es generada dependiendo de la forma de onda óptica (forma de onda de emisión de luz) de la fuente de luz, porque la forma de onda óptica está retardada respecto a la señal de datos de grabación Wdata una cantidad que corresponde al retardo en el detector de longitud de recorrido 21.

Sección de modulación

La sección de modulación 27 incluye la unidad de fuente de corriente 28 que tiene las fuentes de corriente 28a, 28b y 28c para suministrar respectivamente las corrientes I0, I1 e I2 basadas en los datos de nivel de irradiación P0Data, P1data y P2Data, la unidad de conmutación 29 que tiene los conmutadores 29a, 29b y 29c para controlar respectivamente los estados de encendido/apagado de las corrientes I0, I1 e I2 dependiendo de las señales moduladoras Mod0, Mod1 y Mod2, y el sumador 30 que suma las corrientes producidas desde la unidad de conmutación 29 y produce la corriente moduladora de LD Imod.

La Fig. 16 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de la fuente de luz LD y la relación de corrientes en diversas partes de la sección moduladora 27.

La fuente de corriente 28a está formada por la DAC que produce la corriente I0 basada en los datos de nivel de irradiación P0Data. Igualmente, la fuente de corriente 28b está formada por la DAC que produce la corriente I1 basada en los datos de nivel de irradiación P1Data, y la fuente de corriente 28c está formada por la DAC que produce la corriente I2 basada en los datos de nivel de irradiación P2Data. Una Isc1 (señal de escala) de escala global de los DACs que forman las fuentes de corriente 28a a 28c es suministrada desde el controlador de LD 33, y se controla dependiendo de una variación en la eficiencia cuántica diferencial η . Por lo tanto, las corrientes de salida I0, I1 e I2 de las fuentes de corriente 28a a 28c pueden obtenerse llevando a cabo procedimientos de cálculo basados en las siguientes fórmulas (4) a (6). Se supone por conveniencia que se usan DACs de 8 bits para las fuentes de corriente 28a a 28c.

$$I0 = (P0data/255)*Isc1 \quad \text{--- (4)}$$

$$I1 = (P1data/255)*Isc1 \quad \text{--- (5)}$$

$$I2 = (P2data/255)*Isc1 \quad \text{--- (6)}$$

La Fig. 16 muestra valores de corriente $I0'$, $I1'$ e $I2'$ que se obtienen multiplicando por un factor de amplificación Ai las corrientes $I0$, $I1$ e $I2$ en el excitador de corriente 32.

Los conmutadores 29a a 29c controlan respectivamente los estados de encendido/apagado de las corrientes $I0$ a $I2$, dependiendo de las señales moduladoras $Mod0$ a $Mod2$. En la Fig. 7, se supone que los conmutadores 29a a 29c están encendidos cuando las señales moduladoras correspondientes $Mod0$ a $Mod2$ tienen un nivel alto. Cada una de las corrientes $I0$ a $I2$ que se controla para el estado encendido se suma en el sumador 30, para obtener la corriente moduladora I_{mod} . En otras palabras, la corriente moduladora I_{mod} puede obtenerse llevando a cabo un procedimiento de cálculo basado en la siguiente fórmula (7), donde "x $Mod(n)$ " indica "x 1" cuando $Mod(n)$ tiene un nivel alto, e indica "x 0" cuando $Mod(n)$ tiene un nivel bajo, donde (n) es 0, 1 y 2.

$$I_{mod} = I0 \times Mod0 + I1 \times Mod1 + I2 \times Mod2 \quad \text{--- (7)}$$

En la Fig. 16, la corriente Ib tiene un valor de corriente obtenido multiplicando por el factor de amplificación Ai la corriente de polarización I_{bias} que se controla mediante el controlador de LD 33. La emisión de luz de la fuente de luz de LD se controla para que se produzca a un nivel inferior Pb respecto a la corriente Ib .

Al emitir la luz desde la fuente de luz PD al nivel de reproducción Pr , la señales moduladoras $Mod0$ a $Mod2$ se establecen como $Mod0 = 1$, $Mod1 = 0$ y $Mod2 = 0$, y se genera la señal moduladora I_{mod} de manera que $I_{mod} = I0$, para suministrar una corriente de excitación $Ib + I0'$ a la fuente de luz LD. En este estado, se establece un valor que corresponde a $P0 (= Pr - Pb)$ para los datos de nivel de irradiación $P0Data$.

La emisión de luz desde la fuente de luz LD al nivel de borrado Pe y al nivel de escritura Pw puede realizarse de igual modo. En un caso en el que la corriente umbral I_{th} de la fuente de luz LD y la eficiencia cuántica diferencial η varían desde un estado mostrado en la Fig. 16(i) hasta un estado mostrado en la Fig. 16(ii) debido a un cambio de temperatura y similares, el controlador de LD 33 controla la corriente de polarización Ib y la señal de escala I_{sc1} para obtener la cantidad deseada de emisión de luz. En otras palabras, son generadas las corrientes Ib e $I0'$ a $I2'$ mostradas en la Fig. 16(ii), para obtener la forma de onda óptica deseada mostrada en la Fig. 16(a).

También es posible sumar constantemente la corriente Ib' que corresponde al nivel inferior Pb a la corriente de excitación de LD, de manera que la corriente de polarización Ib corresponda a la corriente umbral I_{th} . En otras palabras, es posible realizar la emisión de luz al nivel inferior Pb mediante la corriente $Ib + Ib'$ como se muestra en la Fig. 16 (A). La corriente Ib' puede ser controlada mediante la señal de escala I_{sc1} , de igual modo que las otras fuentes de corriente.

Controlador de LD

El controlador de LD 33 genera la corriente de polarización I_{bias} y la señal de escala I_{sc1} que ordena la escala de la corriente moduladora, basada en la señal de detección de la unidad receptora de luz de monitorización de PD (que corresponde a las unidades receptoras de luz PD2 y PD5 mostradas en la Fig. 4), de manera que la cantidad de luz emitida desde la fuente de luz LD se convierta en el valor deseado.

En otras palabras, cuando la corriente umbral I_{th} de la fuente de luz LD y la eficiencia cuántica diferencial η varían debido al cambio de temperatura y similares, la corriente de polarización I_{bias} se controla respecto a la variación de la corriente umbral I_{th} , y la señal de escala I_{sc1} se controla respecto a la variación de la eficiencia cuántica diferencial η .

Además, al controlar la señal de detección de la unidad receptora de luz de monitorización PD muestreando y reteniendo cuando la cantidad de emisión de luz es el valor deseado, este control puede llevarse a cabo según la señal de control de LD que es suministrada desde el generador de señales de control de LD 26.

El propio control de LD no está relacionado directamente con la materia de la presente invención, y pueden emplearse técnicas conocidas. Por lo tanto, se omitirá la ilustración y la descripción relacionadas con la estructura detallada para realizar el propio control de LD.

Por supuesto, el controlador de LD 33 puede estar equipado dentro del circuito integrado de excitación de LD 3 como se muestra en la Fig. 6, o fuera del circuito integrado de excitación de LD 3. Al proveer el controlador de LD 33 por separado del circuito integrado de excitación de LD 3, la corriente de polarización I_{bias} y la señal de escala I_{sc1} pueden ser suministradas directamente desde el controlador de LD 33 o por medio del controlador 34.

Excitador de corriente

El excitador de corriente 32 amplifica la corriente suministrada desde el sumador 31 por el factor de amplificación Ai , y suministra la corriente de excitación de LD ILD a la fuente de luz LD. La corriente de excitación de LD ILD puede obtenerse llevando a cabo un procedimiento de cálculo basado en la siguiente fórmula (8).

$$ILD = Ai \cdot (I_{bias} + I_{mod}) \quad \text{--- (8)}$$

Por lo tanto, según la primera forma de realización de la unidad de excitación de fuentes de luz, un desfase es corregido aunque el desfase se genere entre las señales moduladoras. Por lo tanto, es posible formar con exactitud las marcas de grabación sobre el medio de grabación de información sin afectar a la forma de onda óptica. Por lo tanto, el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 pueden estar formados por circuitos integrados separados, y cada uno de los circuitos integrados 2 y 3 puede producirse mediante un procedimiento de semiconductor adecuado para obtener las características deseadas del circuito. Por consiguiente, es posible producir una unidad de excitación de fuentes de luz que tiene un alto rendimiento a bajo coste.

En otras palabras, se requieren funcionamiento a alta velocidad y densidad de alta integración del generador de señales moduladoras de LD 10, y el procedimiento CMOS de precisión es adecuado para producir el generador de señales moduladoras. Por otra parte, la unidad de excitación de LD 12 está conectada a la fuente de luz LD que funciona a un voltaje de 1 V a varios V, y se requiere un procedimiento de voltaje no disruptivo elevado (por ejemplo, 5 V o 3,3 V). Normalmente, es difícil desarrollar un voltaje no disruptivo elevado en el caso del procedimiento CMOS sumamente preciso, porque el voltaje no disruptivo es sólo aproximadamente 1,8 V en el caso de un procedimiento CMOS de 0,18 μm . Pero según esta primera forma de realización, el generador de señales moduladoras de LD y la unidad de excitación de LD 12 pueden producirse mediante diferentes procedimientos que son adecuados para obtener las características deseadas.

Además, cuando el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 están montados dentro de un único paquete, las líneas de transmisión de las señales moduladoras se vuelven constantes independientemente de la estructura y disposición del aparato de grabación y reproducción de información (particularmente el captador óptico), facilitando así el ajuste de retardo. Incluso cuando el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 estén montados dentro del único paquete, los dos circuitos integrados 2 y 3 están conectados por líneas de transmisión como cables, y es inevitable que se genere algo de desfase. Por lo tanto, los efectos de la presente invención son particularmente notables cuando se lleva a cabo una operación a alta velocidad.

El circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 pueden estar montados en el captador óptico, y puede ajustarse el desfase causado por las líneas de transmisión entre los dos circuitos integrados 2 y 3. En este caso, la distancia de las líneas de transmisión entre los dos circuitos integrados 2 y 3 se hace relativamente corta, y la cantidad de desfase generado por ello es pequeña. Por otra parte, no se realiza transmisión a través de una parte curvada del FPC, la cual causaría, si no, un cambio en la característica de la línea de transmisión debido al curvado y extensión de las líneas de transmisión. Por lo tanto, la cantidad de desfase no varía, y el desfase puede corregirse mediante un ajuste de retardo predeterminado.

A continuación, se ofrecerá una descripción de una segunda forma de realización de la unidad de excitación de fuentes de luz según la presente invención. La Fig. 17 es un diagrama de bloques de sistema que muestra la estructura de esta segunda forma de realización de la unidad de excitación de fuentes de luz. En la Fig. 15, aquellas partes que son las mismas que las partes correspondientes en la Fig. 6 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas.

En la Fig. 17, la sección de PLL 20, el detector de longitud de recorrido 21, una unidad de retención de información generadora de formas de onda de excitación 41 y un generador de señales moduladoras 42 del circuito integrado generador de señales moduladoras de LD 2 funcionan como medio (o sección) generador de señales moduladoras para generar una pluralidad de señales moduladoras basadas en información generadora de formas de onda de excitación para la fuente de luz. Además, la unidad de fuente de corriente 28 y la unidad de conmutación 29 de la sección moduladora 27 dentro del circuito integrado de excitación de LD 3 funcionan como medio (o sección) de selección de fuentes de corriente para seleccionar una o una pluralidad de corrientes producidas desde una pluralidad de fuentes de corriente, basándose en las señales moduladoras generadas por el medio (o sección) generador de señales moduladoras. Por otra parte, los sumadores 30 y 31 y el excitador de corriente 32 del circuito integrado de excitación de LD 3 funcionan como medio (o sección) de excitación de fuentes de luz para excitar la fuente de luz para generar luz de múltiples niveles generando y suministrando a la fuente de luz una corriente que tiene una cantidad de múltiples niveles basada en la corriente o la pluralidad de corrientes seleccionadas por el medio (o sección) de selección de fuentes de corriente. Además, la unidad de retención de información generadora de formas de onda de excitación 41 y un generador de señales moduladoras 42 del circuito integrado generador de señales moduladoras de LD 2 funcionan como medio (o sección) de anulación para sumar una cantidad de error de señal que elimina diferencias en las cantidades de retardos de señal generados entre el medio (o sección) generador de señales moduladoras y el medio (o sección) de excitación de fuentes de luz en una etapa anterior al medio (o sección) de selección de fuentes de corriente.

La unidad de retención de información generadora de formas de onda de excitación 41 funciona como un medio (o sección) de retención de información generadora de formas de onda de excitación y un medio (o sección) de ajuste de retardo, y almacena la información generadora de formas de onda de excitación que corresponde a cada señal moduladora que es generada por el generador de señales moduladoras 42, y produce la información generadora de formas de onda de excitación (información de temporización Tdata) e información de desfase que corresponde a los datos de longitud de recorrido Len0 a Len2 dependiendo de la señal retardada de datos de grabación dWdata. El generador de señales moduladoras 42 funciona como un medio (o sección) generador de señales moduladoras,

y genera las señales moduladoras Mod0, Mod1 y Mod 2 basadas en la información de desfase y la información de temporización Tdata.

El controlador 19 funciona como un medio (o sección) de modificación de información generadora de formas de onda de excitación para modificar la información generadora de formas de onda de excitación que es retenida en el medio (o sección) de retención de información generadora de formas de onda de excitación.

Además, en la Fig. 17, la unidad de retención de información generadora de formas de onda de excitación 41 almacena la información generadora de formas de onda de excitación que corresponde a cada una de las señales moduladoras Mod0 a Mod2, y puede estar construida para producir la información generadora de formas de onda de excitación (información de temporización Tdata0, Tdata1 y Tdata2) que corresponde a los datos de longitud de recorrido Len0, Len1 y Len2 basada en de la señal retardada de datos de grabación dWdata.

El generador de señales moduladoras 42 genera la señal moduladora Mod0 basada en la información de temporización Tdata0, las señal moduladora Mod1 basada en la información de temporización Tdata1, y la señal moduladora Mod2 basada en la información de temporización Tdata2. El generador de señales moduladoras 42 genera las señales moduladoras Mod0 a mod2 usando las señales de reloj CK0 a CK7 como momentos de referencia, y el tiempo que corresponde a las diferencias de fase de las señales de reloj CK0 a CK7 se convierte en la potencia de resolución de ajuste de anchura de impulso de las señales moduladoras Mod0 a Mod2. El generador de señales moduladoras 42 puede estar construido de manera similar al generador de señales moduladoras 23 mostrado en la Fig. 12, y se omitirá una ilustración y descripción de la estructura interna del mismo.

La Fig. 18 es un gráfico de tiempos para explicar la relación de la información generadora de formas de onda de excitación y la forma de onda óptica en esta segunda forma de realización.

La información generadora de formas de onda de excitación incluye la información de temporización que indica momentos cuando cambia el nivel de irradiación de la forma de onda óptica. En la Fig. 18 se muestran la información de temporización Tdata1 y Tdata2 para generar las señales moduladoras Mod1 y Mod2.

Como se muestra en la Fig. 18, la información de temporización Tdata 1 incluye TSS1 y TEMP1. La información de temporización Tdata2 incluye TSS2, TSP2TMS2, TMP2, TLS2, TLP2 y NMP. En otras palabras, las señales moduladoras Mod1 y Mod2 son generadas a partir de información de temporización independiente Tdata 1 y Tdata2.

Cuando se establece cada información de temporización teniendo en consideración el desfase de las señales moduladoras mod0 a Mod2, es posible controlar los momentos de conmutación de los conmutadores 29a a 29c mediante las señales moduladoras Mod0a Mod2 sin error.

Por ejemplo, si existe un desfase Δ en las señales moduladoras Mod1 y Mod2, la información de temporización Tdata1 y Tdata2 puede establecerse teniendo en consideración este desfase Δ (TSS1 y TSS2 en la Fig. 18). Además, normalmente, al obtener la información de temporización dependiendo del medio de grabación de información, se lleva a cabo realmente una grabación para obtener valores que tienen como resultado las mejores características, y al mismo tiempo puede obtenerse la información óptima de temporización.

Por otra parte, puede suministrarse una clase de información de temporización (por ejemplo, la información de temporización Tdata 2 o la información de temporización Tdata de la primera forma de realización) e información de desfase que indica el desfase entre las señales moduladoras, de manera que el generador de señales moduladoras 42 genera las señales moduladoras Mod0 a Mod2 a partir de información que se obtiene sumando la información de desfase a esta información de temporización. En este caso, las señales moduladoras Mod0 a Mod2 pueden generarse en un estado donde se corrige el desfase entre las señales moduladoras Mod0 a Mod2.

Por lo tanto, según esta segunda forma de realización de la unidad de excitación de fuentes de luz, el desfase de las señales moduladoras puede ajustarse en etapas de ajuste de anchura de impulso, y pueden formarse marcas de grabación exactas sobre el medio de grabación de información.

Además, como la etapa de ajuste anchura de impulso puede hacerse pequeña en el caso de la grabación de alta velocidad, el desfase puede ajustarse con precisión, y puede suprimirse el desfase hasta un nivel insignificante independientemente de la velocidad de grabación. Además, la unidad de excitación de fuentes de luz puede realizarse con facilidad porque pueden emplearse procedimientos CMOS de precisión para producir la unidad de excitación de fuentes de luz respecto a las demandas de forma de realización de la operación a alta velocidad.

Según la primera y la segunda formas de realización de la unidad de excitación de fuentes de luz, es posible corregir un desfase aunque exista el desfase entre las señales moduladoras, sin afectar a la forma de onda óptica, de manera que se obtenga una forma de onda óptica deseada. Además, las partes del circuito, como el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3, pueden estar formadas por circuitos integrados separados y producirse mediante procedimientos de semiconductor adecuados para obtener las características de circuito deseadas para las partes del circuito. Como resultado, es posible desarrollar una unidad de excitación de fuentes de luz que tenga un alto rendimiento a bajo coste.

A continuación, se ofrecerá una descripción de una tercera forma de realización de la unidad de excitación de fuentes de luz según la presente invención. La Fig. 19 es un diagrama de bloques de sistema que muestra la estructura de esta tercera forma de realización de la unidad de excitación de fuentes de luz. En la Fig. 19, aquellas partes que son las mismas que las partes correspondientes en las Figs. 6 y 17 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas. La Fig. 20 es un gráfico de tiempos para explicar la relación de la información generadora de formas de onda de excitación y la forma de onda óptica en esta tercera forma de realización. Además, la Fig. 21 es un diagrama de transición de estado de un secuenciador para generar señales de control de un generador de señales moduladoras 51 mostrado en la Fig. 19.

En la Fig. 19, la unidad de retención de información generadora de formas de onda de excitación 22 almacena la información de temporización (TSS, TSP, TMS, TMP, TLS, TLP, TES, TEP) mostrada en la Fig. 20.

El generador de señales moduladoras 51 mostrado en la Fig. 19 funciona como un medio (o sección) generador de señales moduladoras y un medio (o sección) de control, y genera una señal moduladora Mod basada en la información de temporización que es suministrada desde la unidad de retención de información generadora de formas de onda de excitación 22 que funciona como un medio (o sección) de retención de información generadora de formas de onda de excitación. Como se describirá más adelante, un momento de transición de la señal moduladora Mod determina un momento de transición del nivel de irradiación de la fuente de luz LD. En otras palabras, la información de temporización TSS, TSP, TMS, ... es contada sucesivamente desde un tiempo de referencia para variar la señal moduladora Mod. Además, la información de temporización que ha de ser contada se selecciona basada en un estado Seq del secuenciador mostrado en la Fig. 21. El generador de señales moduladoras 51 puede estar construido de forma similar al generador de señales moduladoras 23 mostrado en la Fig. 12, y se omitirá una ilustración y una descripción de la estructura interna del mismo.

Sin embargo, cada parte del generador de señales moduladoras 51 se controla según el secuenciador mostrado en la Fig. 21. El secuenciador mostrado en la Fig. 21 incluye además un estado EP anterior al estado de espera Wait mostrado en la Fig. 13. Un momento de transición a la potencia de borrado Pe, indicado por líneas de puntos (A) en la Fig. 20, es controlado por este estado EP. Además, el generador de señales moduladoras 51 genera una señal de estado del secuenciador Seq que indica el estado del secuenciador. Alternativamente, el generador de señales moduladoras 51 puede generar señales (por ejemplo, Sep, Swait, etc.) que indican cada estado cuando está activo.

Un generador de señales de selección de potencia 52 genera señales de selección de potencia PSel0 y PSel1 que ordenan el nivel de irradiación de la fuente de luz LD dependiendo de la señal moduladora Mod y la señal de estado del secuenciador Seq. El generador de señales de selección de potencia 52 y el selector de P0data 56a y un selector de P1Data 56b que se describirán más adelante funcionan como un medio (o sección) generador de señales de selección de corriente.

La señal de selección de potencia PSel0 ordena el nivel de irradiación para cuando la señal moduladora Mod tiene un nivel bajo. La señal de selección de potencia PSel1 ordena el nivel de irradiación para cuando la señal moduladora Mod tiene un nivel alto. En otras palabras, la fuente de luz LD irradia la luz a la potencia de reproducción (lectura) Pr cuando la señal de selección de potencia PSel0 = Pr (que ordena la potencia de lectura) y la señal moduladora es Mod = 0 (nivel bajo).

La Fig. 22 es un gráfico de tiempos que muestra formas de onda de señales para explicar la relación de la señal moduladora Mod, la señal de estado del secuenciador Seq, y las señales de selección de potencia PSel0 y PSel1.

A continuación se ofrecerá una descripción de la generación de las señales de selección de potencia PSel0 y PSel1, haciendo referencia a la Fig. 22.

Las señales de selección de potencia PSel0 y PSel1 varían dependiendo de una señal de validación de escritura WG mostrada en la Fig. 22(a), la señal de estado del secuenciador Seq mostrada en la Fig. 22(h) y la señal moduladora Mod mostrada en la Fig. 22(f). Además, la señal moduladora se genera según la señal de estado del secuenciador Seq como se describió anteriormente.

Como se muestra en la Fig. 22(g-1), la señal de selección de potencia PSel0 tiene el nivel de potencia de lectura Pr en el estado inicial, y realiza una transición al nivel de potencia de borrado Pe en respuesta a un flanco ascendente de la señal de validación de escritura WG. Normalmente, no se requiere gran exactitud del momento de transición desde la potencia de lectura Pr hasta la potencia de borrado Pe y, por tanto, este momento de transición de la señal de selección de potencia PSel0, que no depende de la señal moduladora Mod, es suficiente para el propósito.

Cuando PSel0 = Pe, la señal de selección de potencia PSel0 realiza una transición al nivel de potencia inferior Pb en respuesta a un flanco ascendente de la señal moduladora Mod.

Cuando PSel0 = Pb, la señal de selección de potencia PSel0 realiza una transición al nivel de potencia de borrado Pe en respuesta a un flanco ascendente de la señal moduladora Mod si Seq = Wait. En otras palabras, la señal moduladora Mod actúa como una señal de reloj.

ES 2 290 251 T3

A partir de entonces, la señal de selección de potencia PSe10 realiza una transición al nivel de potencia de lectura Pr en respuesta a un flanco descendente de la señal de validación de escritura WG.

5 Como se muestra en la Fig. 22(g-2), la señal de selección de potencia PSe11 tiene el nivel de potencia de borrado Pe en el estado inicial, realiza una transición al nivel de potencia de escritura Pw en respuesta a un flanco ascendente de la señal de validación de escritura WG, y realiza una transición al nivel de potencia de borrado Pe en respuesta a un flanco descendente de la señal de validación de escritura WG.

10 Cuando PSe11 = Pw, la señal de selección de potencia PSe11 realiza una transición al nivel de potencia de borrado Pe en respuesta a un flanco descendente de la señal moduladora Mod si Seq = EP.

Cuando PSe11 = Pe, la señal de selección de potencia PSe11 realiza una transición al nivel de potencia de escritura Pw en respuesta a un flanco descendente de la señal moduladora Mod.

15 Por consiguiente, los momentos de transición de la señal de selección de potencia PSe10 están basados en el flanco ascendente de la señal moduladora Mod, y no se produce transición durante el periodo de nivel bajo de la señal moduladora Mod. Igualmente, no se produce transición de la señal de selección de potencia PSe11 durante el periodo de nivel alto de la señal moduladora Mod.

20 Una sección moduladora 53 incluye una unidad de fuente de corriente 54 y una unidad de conmutación 55, y genera la corriente moduladora de LD Imod basada en las señales de selección de potencia PSe10 y PSe11 y la señal moduladora Mod. La unidad de fuente de corriente 54 incluye el selector de P0Data 56a, el selector de P1Data 56b, una fuente de corriente (DAC) 57a y una fuente de corriente (DAC) 57b. El selector de P0Data 56a produce selectivamente unos datos de nivel de irradiación P0Data que corresponden al nivel de irradiación ordenado por la señal de selección de potencia PSe10, y el selector de P1Data 56b produce selectivamente unos datos de nivel de irradiación P1Data que corresponden al nivel de irradiación ordenado por la señal de selección de potencia PSe11.

30 La fuente de corriente 57a suministra la corriente I0 basada en los datos de nivel de irradiación P0Data, y la fuente de corriente 57b suministra la corriente I1 basada en los datos de nivel de irradiación P1Data. Las fuentes de corriente 57a y 57b, el sumador 31, el excitador de corriente 32, el controlador de LD 33, el controlador 34 y la unidad de conmutación 55 funcionan como un medio (o sección) de excitación de fuentes de luz.

35 Igual que en el caso de la unidad de fuente de corriente 28 mostrada en las Figs. 6 y 17, la señal de escala Iscl es suministrada a las fuentes de corriente 57a y 57b de la unidad de fuente de corriente 54, y la unidad de fuente de corriente 54 se controla dependiendo de la variación en la eficiencia cuántica diferencial η .

40 La unidad de conmutación 55 produce la corriente moduladora de LD Imod produciendo selectivamente la corriente de salida de la fuente de corriente 56a o la fuente de corriente 56b. La unidad de conmutación 55 produce selectivamente la corriente I1 procedente de la fuente de corriente 56b si la señal moduladora Mod tiene el nivel alto, y produce selectivamente la corriente I0 procedente de la fuente de corriente 56a si la señal moduladora Mod tiene el nivel bajo.

45 Como se describió anteriormente, la señal de selección de potencia PSe10 no cambia durante el periodo de nivel bajo de la señal moduladora Mod, y la señal de selección de potencia PSe11 no cambia durante el periodo de nivel alto de la señal moduladora Mod. Por lo tanto, si las velocidades de respuesta de las fuentes de corriente 56a y 56b son suficientemente altas, los cambios en las corrientes de salida I0 e I1 ocurrirán aunque las corrientes de salida I0 e I1 no sean seleccionadas por la unidad de conmutación 55, y el cambio en la corriente moduladora de LD Imod estará determinado únicamente por el momento de transmisión de la señal moduladora Mod.

50 En el caso mostrado en la Fig. 22, la corriente de salida I0 cambia a valores de corriente que corresponden a los niveles de potencia de irradiación Pr, Pe, Pb, Pe, ..., y la corriente de salida I1 cambia a valores de corriente que corresponden a los niveles de potencia de irradiación Pe, Pw, Pe, ... Por lo tanto, la corriente moduladora de LD Imod que se produce seleccionando la corriente de salida I0 o I1 mediante la señal moduladora Mod cambia a valores de corriente que corresponden a los niveles de potencia de irradiación Pr(I0), Pe(I0), Pw(I1), Pb(I0), Pw(I1), Pb(I0), Pe(I1), Pe(I0), ..., donde I0 e I1 dentro de los paréntesis indican la corriente seleccionada por la unidad de conmutación 55.

55 Por consiguiente, aunque exista un desfase en las señales (señales de selección de potencia PSe10 y PSe11 y la señal moduladora Mod) que se transfieren entre el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3, la forma de onda óptica no está afectada por el mismo, y es posible formar con exactitud las marcas de grabación sobre el medio de grabación de información.

60 En otras palabras, el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 pueden estar formados por circuitos integrados separados, de manera que pueden emplearse los procedimientos de semiconductor adecuados para obtener las características de circuito deseadas para producir los circuitos integrados. Como resultado, es posible desarrollar una unidad de excitación de fuentes de luz que tenga un alto rendimiento a bajo coste.

65 A continuación, se ofrecerá una descripción de una cuarta forma de realización de la unidad de excitación de fuentes de luz según la presente invención. La Fig. 23 es un diagrama de bloques de sistema que muestra la estructura

de esta cuarta forma de realización de la unidad de excitación de fuentes de luz. En la Fig. 23, aquellas partes que son las mismas que las partes correspondientes en las Figs. 6 y 19 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas.

En la unidad de excitación de fuentes de luz mostrada en la Fig. 23, el selector de P0Data 56a y el selector de P1Data 56b mostrados en la Fig. 19 están provistos dentro del circuito integrado generador de señales moduladoras de LD 2, para transferir los datos de nivel de irradiación P0Data y P1Data desde el circuito integrado generador de señales moduladoras de LD 2 hasta el circuito integrado de excitación de LD 3. Esta cuarta forma de realización puede obtener el mismo efecto que la tercera forma de realización descrita anteriormente.

A continuación, se ofrecerá una descripción de una quinta forma de realización de la unidad de excitación de fuentes de luz según la presente invención. La Fig. 24 es un diagrama de bloques de sistema que muestra la estructura de esta quinta forma de realización de la unidad de excitación de fuentes de luz. En la Fig. 24, aquellas partes que son las mismas que las partes correspondientes en la Fig. 6 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas. La Fig. 25 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 24.

La señal moduladora Mod se genera basada en la información generadora de formas de onda de excitación (TSS, TSP, ...), igual que como se describió anteriormente.

Un generador de señales de ajuste de potencia 62 funciona como un medio (o sección) generador de señales de selección de corriente para generar datos de nivel de irradiación PData que indican el nivel de irradiación de la fuente de luz LD dependiendo de la señal moduladora Mod y la señal de estado del secuenciador Seq.

Por ejemplo, el generador de señales de ajuste de potencia 62 puede estar formado por el generador de señales de selección de potencia 52 mostrado en la Fig. 19 o la Fig. 22, el selector de P0data 56a, el selector de P1Data 56b, y un selector (o unidad de conmutación) que produce selectivamente los datos de nivel de irradiación P0Data o P1Data dependiendo de la señal moduladora Mod.

Una fuente de corriente (DAC) 63 suministra una corriente Idac basada en los datos de nivel de irradiación PData. La salida de la fuente de corriente 63 se vuelve indefinida (no se vuelve un valor deseado) durante un tiempo predeterminado a partir de un flanco de la señal moduladora, debido a un periodo indefinido de los datos de nivel de irradiación PData, un desfase entre bits de los datos de nivel de irradiación PData, una velocidad de respuesta de la DAC que forma la fuente de corriente 63, y similares. En la Fig. 25, el periodo indefinido de la corriente Idac está indicado por un sombreado.

Una unidad de muestreo y retención 64 genera la corriente moduladora Imod muestreando y reteniendo la corriente Idac mediante una señal de muestreo Smp. En este caso particular mostrado en la Fig. 25, la corriente Idac es muestreada durante un periodo de nivel alto de la señal de muestreo Smp, y es retenida durante un periodo de nivel bajo de la señal de muestreo Smp. En otras palabras, la corriente Idac es retenida durante el periodo indefinido, y es muestreada durante otros periodos.

Un generador de señales de muestreo 65 genera la señal de muestreo Smp que tiene un nivel bajo (periodo de retención) sólo durante un tiempo predeterminado Δm desde ambos flancos ascendente y descendente de la señal moduladora Mod. El generador de señales de muestreo 65 puede estar formado por un circuito de retardo 66 que retarda la señal moduladora Mod un tiempo predeterminado Δm , y un circuito de O exclusivo (EXOR) 67 que obtiene una operación lógica de O exclusivo de la señal moduladora Mod y una salida del circuito de retardo 66. En otras palabras, la unidad de muestreo y retención 64 y el generador de señales de muestreo 65 funcionan como un medio (o sección) de control.

Por consiguiente, aunque exista el desfase entre los bits de los datos de nivel de irradiación PData, esto no se refleja en la corriente moduladora Imod hasta que la salida de la fuente de corriente 63 se vuelve definida. Por esta razón, la forma de onda óptica no se ve afectada por el desfase, y es posible formar con exactitud las marcas de grabación sobre el medio de grabación de información.

Por consiguiente, según las formas de realización tercera a quinta de la unidad de excitación de fuentes de luz, el desfase entre las señales no afectará a la forma de onda óptica tomando medidas de manera que la corriente moduladora no varíe debido a la señal (datos) que determina la corriente moduladora en los momentos en el entorno de donde ocurre la transición de la señal (datos).

Por lo tanto, el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 pueden estar formados por circuitos integrados separados, y cada uno de los circuitos integrados 2 y 3 puede producirse mediante un procedimiento de semiconductor adecuado para obtener las características de circuito deseadas. En consecuencia, es posible desarrollar una unidad de excitación de fuentes de luz que tenga un alto rendimiento a bajo coste.

A continuación, se ofrecerá una descripción de una sexta forma de realización de la unidad de excitación de fuentes de luz según la presente invención. La Fig. 26 es un diagrama de bloques de sistema que muestra la estructura de esta

sexta forma de realización de la unidad de excitación de fuentes de luz. En la Fig. 26, aquellas partes que son las mismas que las partes correspondientes en la Fig. 6 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas.

5 La Fig. 27 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes de la unidad de excitación de fuentes de luz mostrada en la Fig. 26.

Las Figs. 27(a) a 27(c) muestran formas de onda de la corriente moduladora I_{mod} para explicar un caso en el que existe un desfase entre las señales moduladoras Mod1 y Mod2. Más particularmente, la Fig. 27(a) muestra la corriente moduladora I_{mod} cuando no existe desfase entre las señales moduladoras Mod1 y Mod2. La Fig. 27(b) muestra la corriente moduladora I_{mod} cuando la señal moduladora Mod1 está adelantada comparada con la señal moduladora Mod2, y la Fig. 27(c) muestra la corriente moduladora I_{mod} cuando la señal moduladora Mod1 está retrasada respecto a la señal moduladora Mod2.

15 En la Fig. 26, un generador de corriente de compensación 71 funciona como un medio (o sección) compensador para generar una corriente de compensación I_{comp} que compensa una distorsión en la corriente moduladora I_{mod} causada por el desfase, basada en las señales moduladoras Mod0 a Mod2.

La Fig. 28 es un diagrama de bloques de sistema que muestra la estructura interna del generador de corriente de compensación 71 mostrado en la Fig. 26. La Fig. 28 muestra la estructura interna del generador de corriente de compensación 71 para un caso en el que ha de compensarse el desfase entre las señales moduladoras Mod1 y Mod2.

Un controlador de compensación 72 mostrado en la Fig. 28 controla la generación de señales de compensación S_{comp1} y S_{comp2} , basadas en una relación de fases de las señales moduladoras Mod1 y Mod2. El controlador de compensación 72 también controla el valor de la corriente de compensación I_{comp} . En otras palabras, cuando la señal moduladora Mod1 está adelantada comparada con la señal moduladora Mod2 como se muestra en la Fig. 27 (b), se genera la señal de compensación S_{comp1} dependiendo de la cantidad de desfase, usando la señal moduladora Mod1 como referencia (el flanco ascendente de la señal moduladora Mod1 en este caso particular), y la corriente de compensación I_{comp} (b) mostrada en la Fig. 27 se genera dependiendo de la señal de compensación S_{comp1} . Por otra parte, cuando la señal moduladora Mod1 está retrasada respecto a la señal moduladora Mod2 como se muestra en la Fig. 27(c), se genera la señal de compensación S_{comp2} dependiendo de la cantidad de desfase, usando la señal moduladora Mod2 como referencia (el flanco ascendente de la señal moduladora Mod2 en este caso particular), y la corriente de compensación I_{comp} (c) mostrada en la Fig. 27 se genera dependiendo de la señal de compensación S_{comp2} . En este caso, la compensación se realiza para restar la corriente de compensación I_{comp} de la corriente moduladora I_{mod} .

El valor de la corriente de compensación I_{comp} se establece mediante una fuente de corriente de compensación 75 basado en unos datos de ajuste corriente de compensación D_{comp} . Una salida de la fuente de corriente de compensación 75 es suministrada a un terminal de sustracción o un terminal de adición de una unidad de sustracción 76 por medio de conmutadores 76 y 77 que son controlados respectivamente por las señales de compensación S_{comp1} y S_{comp2} procedentes de los generadores de señales de compensación 73 y 74. Cuando el valor de la corriente de compensación I_{comp} se varía dependiendo de la diferencia entre las corrientes I_1 e I_2 , puede realizarse una compensación de desfase apropiada incluso cuando se varía el nivel de potencia de irradiación. Además, también es posible establecer la cantidad de la corriente de compensación I_{comp} dependiendo de la cantidad de desfase, en lugar de establecer el tiempo de aplicación de la corriente de compensación I_{comp} .

Por consiguiente, según la sexta forma de realización de la unidad de excitación de fuentes de luz, puede aplicarse la corriente a la fuente de luz para compensar la distorsión en la corriente moduladora causada por el desfase de la señal moduladora. Por lo tanto, pueden formarse con exactitud las marcas de grabación sobre el medio de grabación de información sin afectar a la forma de onda óptica.

Además, el circuito integrado generador de señales moduladoras 2 y el circuito integrado de excitación de LD 3 pueden estar formados por circuitos integrados separados, de manera que pueden emplearse los procedimientos de semiconductor adecuados para obtener las características de circuito deseadas para producir los circuitos integrados. Como resultado, es posible desarrollar una unidad de excitación de fuentes de luz que tenga un alto rendimiento a bajo coste.

En cada una de las formas de realización descritas anteriormente, el primer circuito integrado que funciona como el medio (o sección) de excitación de fuentes de luz y el segundo circuito integrado que funciona como el medio (o sección) para generar las señales moduladoras y la señal de instrucción de nivel de irradiación están montados dentro de un único paquete. Por lo tanto, las líneas de transmisión de las señales moduladoras y la señal de instrucción de nivel de irradiación se vuelven constantes independientemente de la estructura y disposición del aparato de grabación y reproducción de información (particularmente el captador óptico), facilitando así el ajuste y compensación del desfase. Por otra parte, el tamaño del captador óptico puede reducirse fácilmente porque es posible reducir el número de líneas de señales que han de transmitirse por el FPC.

Además, cuando el primer circuito integrado que funciona como el medio (o sección) de excitación de fuentes de luz y el segundo circuito integrado que funciona como el medio (o sección) para generar la señal de instrucción de

nivel de irradiación y la señal moduladora según la señal binaria que ha de ser grabada sobre el medio de grabación de información están montados en el captador óptico, y el desfase causado por las líneas de transmisión entre el primer y el segundo circuitos integrados puede suprimirse porque las líneas de transmisión entre el primer y el segundo circuitos integrados se hacen relativamente cortas. Por otra parte, no se realiza transmisión a través de una parte curvada del FPC, la cual causaría, si no, un cambio en la característica de la línea de transmisión debido al curvado y extensión de las líneas de transmisión. Por lo tanto, la cantidad de desfase no varía, y el desfase puede ajustarse y compensarse fácilmente.

Además, aunque exista el desfase entre las señales moduladoras, la forma de onda óptica no resulta afectada por ello, y es posible obtener una forma de onda óptica deseada. Por lo tanto, pueden formarse con exactitud las marcas de grabación sobre el medio de grabación de información. Además, como el primer y el segundo circuitos integrados pueden producirse mediante procedimientos de semiconductor adecuados para obtener las características de circuito deseadas, es posible desarrollar una unidad de excitación de fuentes de luz y un aparato de grabación y reproducción de información óptica que tengan un alto rendimiento a bajo coste.

Por lo tanto, según las formas de realización primera a sexta descritas anteriormente, es posible desarrollar una unidad de excitación de fuentes de luz que pueda suprimir un error de una forma de onda moduladora de luz de un valor deseado, el cual está causado por desfase o distorsión de forma de onda de una señal de control moduladora de luz, al llevar a cabo una grabación a alta velocidad y una grabación a alta densidad respecto a un medio de grabación de información, y desarrollar un aparato de almacenamiento óptico que usa tal unidad de excitación de fuentes de luz.

A continuación, se ofrecerá una descripción de la estructura detallada del controlador de LD 9 y la unidad de excitación de LD 12 mostrados en la Fig. 4, haciendo referencia a las Figs. 29 y 30. La Fig. 29 es un diagrama de bloques de sistema que muestra la estructura del circuito integrado de excitación de LD 3 que comprende integralmente el controlador de LD 9 y la unidad de excitación de LD 12. La Fig. 30 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del circuito integrado de excitación de LD 3 mostrado en la Fig. 29.

El circuito integrado de excitación de LD 3 mostrado en la Fig. 29 está dispuesto en un entorno de las fuentes de luz LD1 y LD2 que han de ser excitadas, y está montado sobre el captador óptico 101 mostrado en la Fig. 3.

Por otra parte, el generador de señales moduladoras de LD 10 (circuito integrado generador de señales moduladoras de LD 2), que suministra la señal moduladora de LD WSP al circuito integrado de excitación de LD 3, está montado sobre una placa de circuito impreso junto con otras secciones procesadoras de señales. Las líneas de señales que conectan los dos circuitos integrados 2 y 3 están provistas en el FPC, como se describió anteriormente.

El generador de señales moduladoras de LD 10 genera la señal moduladora de LD WSP mostrada en la Fig. 30(f) y una señal de estado STEN mostrada en la Fig. 30(e-1) basadas en la señal de datos de grabación Wdata mostrada en la Fig. 30(b), usando como referencia la señal de reloj de grabación WCK mostrada en la Fig. 30(a). Por conveniencia, la Fig. 30 omite y no muestra los retardos de la señal moduladora de LD WSP y la señal de estado STEN respecto a la señal de datos de grabación Wdata pero, normalmente, las señales WSP y STEN están retardadas un número predeterminado de impulsos de reloj respecto a la señal de datos de grabación Wdata debido al sistema de circuitos generadores. También se supone por conveniencia que la señal moduladora de LD WSP ha sido sometida a un control de anchura óptima de impulso respecto al medio de grabación de información usado. El generador de señales moduladoras de LD 10 también genera una señal de comando STCMD.

El circuito integrado de excitación de LD 3 incluye un decodificador de comandos 122 que convierte la señal de estado STEN y la señal de comando STCMD suministradas desde el generador de señales moduladoras de LD 10 en señales de control de modo SeqMode que indican el nivel de irradiación y el modo de irradiación, un secuenciador 121 que controla el nivel de irradiación basado en las señales de control de modo SeqMode y la señal moduladora de LD WSP y la señal de estado STEN suministradas desde el generador de señales moduladoras de LD 10, y un modulador de datos (modulación de datos) 123 que genera la corriente moduladora de LD I_{mod} basada en la señal moduladora MOD y los datos de modulación D_{modL} y D_{modH} suministrados desde el secuenciador 121.

El secuenciador 121 funciona como un medio (o sección) de control de estado. Además, las señales de control de modo SeqMode funcionan como señales modificadoras de reglas de transición. Aunque no se muestran en la Fig. 29, las señales de control de modo SeqMode pueden ser generadas por el controlador 133. El decodificador de comandos 122 funciona como un medio (o sección) de desmodulación de comandos.

El circuito integrado de excitación de LD 3 también incluye un amplificador de PD (PD-AMP) 126 que lleva a cabo un ajuste de compensación y un ajuste de ganancia respecto a la señal de detección que es recibida desde la unidad receptora de luz de monitorización que monitoriza una parte de la luz emitida desde la fuente de luz 102, un controlador de corriente de polarización (control de polarización) 127 que controla una corriente de polarización I_{apc} de manera que una señal de monitorización I_{mon} suministrada desde el amplificador de PD 126 coincida con una señal de referencia I_{target} que es generada a partir de una señal de nivel objetivo D_{target} suministrada desde el secuenciador 121, un selector de corriente de polarización (MUX) 129 que produce la corriente de polarización I_{bias} seleccionando la corriente de polarización I_{bias} producida desde el controlador de corriente de polarización 127 o una corriente de polarización externa I_{ext}, y un controlador de eficiencia cuántica diferencial (control - η) 128 que detecta la eficiencia cuántica diferencial η de la fuente de luz LD (fuente de luz LD1 o LD2) que es excitada por la señal de monitorización

Imon y controla una señal de escala Scale para cambiar la escala de la corriente de excitación de LD dependiendo del resultado detectado.

Además, el circuito integrado de excitación de LD 3 incluye un modulador de alta frecuencia (modulación HF) 130 que genera una corriente de compensación Ihfmofs que se aplica a la corriente de polarización Ibias al multiplexar con alta frecuencia con una señal de multiplexación de alta frecuencia, un sumador de corriente 124 que suma la corriente de polarización Ibias y la corriente moduladora Imod y resta la corriente de compensación de multiplexación de alta frecuencia Ihfmofs, un excitador de corriente 125 que amplifica una corriente suministrada desde el sumador de corriente 124 y suministra la corriente de excitación de LD ILD para excitar la fuente de luz LD1 o LD2, y un controlador 133 que suministra señales de control a diversas partes dentro del circuito integrado de excitación de LD 3 en respuesta a comandos de control suministrados directamente desde el controlador 19 mostrado en la Fig. 4 o por medio del generador de señales moduladoras de LD 10.

El sumador de corriente 124 y el excitador de corriente 125 funcionan como un medio (o sección) de excitación de corriente. El controlador de corriente de polarización 127 y el controlador de eficiencia cuántica diferencial 128 pueden funcionar como un medio (o sección) de control de emisión de luz para controlar la cantidad de luz emitida desde la fuente de luz LD.

En la Fig. 30, se supone por conveniencia que el medio de grabación de información 100 usado en un medio de grabación de información de tipo de cambio de fase como el disco CD-RW y el disco DVD-RW. Además, se supone que la fuente de luz LD es controlada para emitir luz con la forma de onda modulada óptica P mostrada en la Fig. 30(c) y se forman marcas de grabación mostradas en la Fig. 30(d) sobre una superficie de grabación del medio de grabación de información 100, basadas en la señal de datos de grabación Wdata mostrada en la Fig. 30(b) y la señal de reloj de grabación WCK mostrada en la Fig. 30(a).

Generalmente, las marcas de grabación se forman sobre el medio de grabación de información de tipo de cambio de fase usando los impulsos múltiples de 3 niveles que tienen la potencia de escritura Pw, la potencia de borrado Pe y la potencia inferior Pb de la forma de onda modulada óptica P. Puede realizarse una grabación exacta controlando con exactitud el nivel de potencia de grabación y la anchura de los impulsos y los intervalos de los impulsos de cada uno de los impulsos.

En esta forma de realización, es posible establecer la potencia del primer impulso, el impulso final (último) o el impulso final inferior (también denominado impulso de enfriamiento), como se indica por las líneas de puntos (i), (ii) y (iii) en la Fig. 30(c).

Cuando se forman las marcas de grabación sobre el medio de grabación de información, los efectos térmicos pueden hacer que los flancos de las marcas de grabación varíen según las longitudes de los espacios adyacentes, dependiendo del medio de grabación de información o la velocidad lineal de grabación usada. Para evitar que varíen los flancos de las marcas de grabación, cada anchura de impulso de la forma de onda modulada óptica se varía convencionalmente teniendo en consideración la longitud del espacio adyacente.

En esta forma de realización, la potencia de los impulsos se hace variable adicionalmente teniendo en consideración la longitud del espacio adyacente. Como resultado, la cantidad de calor aplicado sobre el medio de grabación de información se hace equivalente al caso en que la anchura de impulso se corrige dependiendo de la longitud del espacio adyacente, que es esencialmente lo mismo que mejorar la potencia de resolución de ajuste (control) de anchura de impulso. Por lo tanto, esta forma de realización es particularmente adecuada para aplicación a la grabación a alta velocidad.

A continuación, se ofrecerá una descripción de la fuente de luz LD que es excitada y controlada.

La Fig. 31 es un diagrama que muestra una corriente de excitación frente a la salida óptica característica de la fuente de luz LD.

Normalmente, la salida óptica Po de un diodo láser LD respecto a la corriente de excitación de LD ILD puede aproximarse mediante el procedimiento de cálculo basado en la fórmula (1) descrita anteriormente ($P_o = \eta \cdot (ILD - I_{th})$).

Cuando la corriente de excitación de LD ILD se establece como la suma ($I_b + I_m$) de la corriente de polarización Ib y la corriente moduladora Im para obtener la forma de onda modulada óptica deseada P mostrada en la Fig. 31 (b), es deseable que la corriente de polarización Ib sea aproximadamente igual a la corriente umbral Ith, y la corriente moduladora Im satisfaga $P = \eta \cdot I_m$ como se muestra en la Fig. 31(c).

Pero, en general, la corriente umbral Ith y la eficiencia cuántica diferencial η no sólo varían dependiendo de la fuente de luz individual LD sino que también varían dependiendo de un cambio de temperatura. Por esta razón, es deseable controlar la corriente de polarización Ib y la corriente moduladora Im dependiendo de la variación de la corriente umbral Ith y la eficiencia cuántica diferencial η , para obtener constantemente la forma de onda modulada óptica P deseada.

Por ejemplo, si la corriente umbral I_{th} y la eficiencia cuántica diferencial η mostradas en (i) de la Fig. 31(a) cambian a la corriente umbral I_{th}' y la eficiencia cuántica diferencial η' como se muestra en (ii), la corriente de polarización I_b' debe controlarse para que sea aproximadamente igual a la corriente umbral I_{th}' , y la corriente moduladora I_m' debe controlarse de manera que la forma de onda modulada óptica P se haga $P = \eta' \cdot I_m'$ como se muestra en la Fig. 31(d).

En el circuito integrado de excitación de LD 3 mostrado en la Fig. 29, el controlador de corriente de polarización 127 lleva a cabo principalmente la función de control de corriente de polarización, y el controlador de eficiencia cuántica diferencial 128 lleva a cabo principalmente la función de control de corriente moduladora.

A continuación, se ofrecerá una descripción más detallada del funcionamiento y la estructura del circuito integrado de excitación de LD 3 mostrado en la Fig. 29.

Secuenciador

El secuenciador 121 controla el nivel de irradiación de la fuente de luz LD basado en la señal moduladora de LD WSP y la señal de estado STEN.

La Fig. 32 es un diagrama de transición de estado del secuenciador 121 mostrado en la Fig. 29. En la Fig. 32, cada estado que corresponde a un nivel de irradiación de la fuente de luz LD, y cada una de las máquinas de estado SMA y SMB funcionan independientemente. Los datos de modulación DmodL y DmodH son producidos dependiendo de los estados actuales state0 y state1 de las máquinas de estado SMA y SMB. Las máquinas de estado SMA y SMB funcionan respectivamente como un primer medio (o sección) de control de estado y un segundo medio (o sección) de control de estado. Además, el estado actual de las máquinas de estado SMA y SMB puede ser leído por un medio (o sección) de lectura de estado provisto dentro del controlador 133, y el estado actual puede ser leído por medio del controlador 133, por ejemplo.

En otras palabras, los datos de modulación que corresponden a cada estado se establecen de antemano, y los datos de modulación que corresponden al estado actual de la máquina de estado se producen selectivamente desde la máquina de estado.

Además, la señal moduladora de LD WSP se produce como la señal moduladora MOD en el momento de la grabación, y se produce una señal de nivel bajo como la señal moduladora MOD en el momento de la reproducción.

En la Fig. 29, la señal moduladora MOD es suministrada al modulador de datos 123 por medio de un multiplexor (MUX) 165, pero en este caso se supone que el multiplexor 165 produce selectivamente la señal moduladora MOD.

En el modulador de datos 123 en la siguiente etapa, se seleccionan los datos de modulación DmodL durante el periodo de nivel bajo de la señal moduladora MOD, y se seleccionan los datos de modulación DmodH durante el periodo de nivel alto de la señal moduladora MOD. Por lo tanto, cada estado dentro de la máquina de estado SMA corresponde al nivel de irradiación cuando la señal moduladora de LD WSP tiene el nivel bajo, y cada estado dentro de la máquina de estado SMB corresponde al nivel de irradiación cuando la señal moduladora de LD WSP tiene el nivel alto.

Por ejemplo, cuando state0 = SPb y la señal moduladora MOD tiene el nivel bajo, el nivel de irradiación de la fuente de luz LD se convierte en la potencia inferior Pb. Cuando state1 = SPmp y la señal moduladora MOD tiene el nivel alto, el nivel de irradiación de la fuente de luz LD se convierte en la potencia de escritura Pw.

La máquina de estado SMA realiza una transición de estado en respuesta al flanco ascendente de la señal moduladora de LD WSP, y la máquina de estado SMB realiza una transición de estado en respuesta al flanco descendente de la señal moduladora de LD WSP.

En otras palabras, las máquinas de estado SMA y SMB realizan la transición de estado (variar los datos de modulación) cuando no se seleccionan los datos de modulación producidos a partir de las mismas. Como resultado, el nivel de irradiación de la fuente de luz LD no variará aun cuando varíen los datos de modulación.

Además, cada uno de los datos de modulación que corresponden a las potencias de un primer impulso Ptp, un impulso final Plp y un impulso final inferior Pcl es dinámicamente variable dependiendo del patrón de datos de grabación o similar.

En otras palabras, se selecciona una pluralidad de datos de modulación (Ptp en 4 niveles Ptp0 a Ptp3) que se establecen de antemano dependiendo de una señal de selección de potencia PwrSel suministrada desde el decodificador de comandos 122. El nivel de potencia que ha de seleccionarse es ordenado por la señal de comando STCMD, y es convertida en la señal de selección de potencia PwrSel mediante el decodificador de comandos 122. La señal de selección de potencia PwrSel funciona como información de selección de nivel de irradiación. Dentro del secuenciador 121 puede estar provisto un medio (o sección) de selección de nivel de irradiación para seleccionar un nivel de irradiación basado en la información de selección de nivel de irradiación.

ES 2 290 251 T3

A continuación, se ofrecerá una descripción de las condiciones de transición de cada una de las máquinas de estado SMA y SMB.

Las Figs. 30(g-1) y 30(g-2) muestran ejemplos de las transiciones de estado, donde los tiempos de transición de la señal moduladora de LD WSP mostrada en la Fig. 30(f) están indicados por t_0 a t_{27} . Además, se obtiene una señal de estado STEN2 mostrada en la Fig. 30(e-2) volviendo a calcular el tiempo de la señal de estado STEN mostrada en la Fig. 30(e-1) en respuesta al flanco descendente de la señal moduladora de LD WSP. La máquina de estado SMA realiza las transiciones de estado basadas en la señal de estado STEN2.

Por consiguiente, es posible asegurar un tiempo de definición (estabilización) de datos suficientemente largo de la señal de estado STEN2 respecto al flanco ascendente de la señal moduladora de LD WSP que se usa como referencia para las transiciones de estado de la máquina de estado SMA, posibilitando así una operación estable.

Máquina de estado SMA:

A menos que se indique de otro modo, se supone por conveniencia que la máquina de estado SMA realiza las transiciones de estado en sincronismo con el flanco ascendente de la señal moduladora de LD WSP.

Estado SPr

La máquina de estado SMA está en el estado SPr en un estado inicial y en el momento de la reproducción cuando una señal de escritura R/W es $R/W = 0$ para indicar una lectura. Cuando la señal de escritura R/W sube a un nivel alto y comienza la grabación, se realiza una transición al estado SPe. Esta transición al estado SPe no tiene que estar sincronizada necesariamente con la señal moduladora de LD WSP.

Estado SPe

Se realiza una transición desde el estado SPe hasta el siguiente estado cuando la señal de estado STEN2 tiene el nivel alto. Normalmente, la transición se realiza hasta el estado SPb en el momento t_3 , por ejemplo. Sin embargo, la transición puede realizarse hasta el estado SPc1 en el momento t_{25} , por ejemplo, bajo condiciones especiales de transición (A) que se describirán más adelante. Además, se realiza una transición hasta el estado SPr cuando la señal de escritura R/W desciende hasta el nivel bajo y finaliza la grabación.

Estado SPb

Se realiza una transición desde el estado SPb hasta el siguiente estado cuando la señal de estado STEN2 tiene el nivel bajo. En el caso mostrado en la Fig. 30, la transición se realiza hasta el estado SPc1 en el momento t_7 , por ejemplo. Además, la transición se realiza hasta el estado SPe dependiendo de las señales de control de modo SeqMode.

Estado SPc1

Se realiza una transición desde el estado SPc1 hasta el estado Pe en el momento t_9 , por ejemplo.

Además, el retorno al estado SPr (modo de reproducción) puede realizarse después de que la señal de escritura R/W se haga $R/W = 0$ para indicar la lectura, cuando el estado retorna en primer lugar al estado SPe, o forzosamente cuando la señal de escritura R/W se hace $R/W = 0$ para indicar la lectura.

Máquina de estado SMB:

A menos que se indique de otro modo, se supone por conveniencia que la máquina de estado SMB realiza las transiciones de estado en sincronismo con el flanco descendente de la señal moduladora de LD WSP.

Estado SPe

La máquina de estado SMB está en el estado SPe en un estado inicial. Se realiza una transición desde el estado SPe hasta el estado SPtp en el momento t_2 , por ejemplo, cuando la señal de estado STEN tiene el nivel alto.

Estado SPtp

Se realiza una transición de estado hasta el estado SPmp en el momento t_4 , por ejemplo, cuando la señal de estado STEN tiene el nivel alto. Además, se realiza una transición hasta el estado SPlp en el momento t_{18} , por ejemplo, cuando la señal de estado STEN tiene el nivel bajo. Puede realizarse una transición hasta el estado SPe bajo condiciones especiales de transición (A) que se describirán más adelante.

ES 2 290 251 T3

Estado SPmp

Se realiza una transición hasta el estado SPp en el momento t6, por ejemplo, cuando la señal de estado STEN tiene el nivel bajo. La máquina de estado SMb permanece en el estado SPmp cuando la señal de estado STEN tiene el nivel

Estado SPp

Se realiza una transición hasta el estado SPe en el momento t8, por ejemplo.

En esta forma de realización, el modo de transición de las máquinas de estado SMA y SMb puede variarse dinámicamente por medio del decodificador de comandos 122.

Por ejemplo, para generar una forma de onda (Ptp -> Pcl) rodeada por una línea de puntos y rayas (A) en la Fig. 30(c), el modo se especifica en el momento t(A), y se hace que las máquinas de estado SMA y SMb realicen una transición de estado bajo las condiciones especiales de transición (A).

Cada una de las máquinas de estado SMA y SMb puede ser inicializada por medio del controlador 133 emitiendo un comando. Esto es eficaz cuando es deseable retornar forzosamente la máquina de estado SMA y/o SMb al estado inicial.

Decodificador de comandos

El decodificador de comandos 122 convierte la señal de estado y la señal de comando STCMD en las señales de control de modo SeqMode que especifican el nivel de irradiación y el modo de irradiación de la fuente de luz LD. Las señales de control de modo SeqMode incluyen la señal de selección de potencia PwrSel y una señal de modo de transición de la máquina de estado.

El decodificador de comandos 122 introduce la señal de comando STCMD como los datos en respuesta tanto al flanco ascendente como al flanco descendente de la señal de estado STEN, usando la señal de estado STEB como una señal de reloj.

En esta forma de realización, se supone que la señal de comando STCMD es una señal de 3 bits. Por lo tanto, el decodificador de comandos 122 introduce una señal de selección de potencia de impulso final de 2 bits PEP y una señal de modo de transición de impulso de CL de 1 bit CLMode en respuesta al flanco ascendente de la señal de estado STEN, e introduce una señal de selección de potencia de primer impulso de 2 bits PTP en respuesta al flanco descendente de la señal de estado STEN. Las señales introducidas en el decodificador de comandos 122 son suministradas al secuenciador 121.

La señal de selección de potencia del impulso final PEP selecciona la potencia del impulso final Plp y la potencia del impulso de enfriamiento Pcl, y la señal de modo de transición de impulso de CL CLMode especifica el modo de las condiciones especiales de transición (A). Además, la señal de selección de potencia del primer impulso PTP selecciona la potencia del primer impulso Ptp.

Las señales de control de modo SeqMode no están limitadas a lo anterior, y pueden ser determinadas apropiadamente para que se ajusten a la forma de onda óptica deseada.

Modulador de datos

El modulador de datos 123 genera la corriente moduladora de LD Imod basada en la señal moduladora MOD y los datos de modulación DmodL y DmodH suministrados desde el secuenciador 121.

Una DAC Pb 140 suministra una corriente basada en los datos de modulación DmodL, y una DAC Ptp 141 suministra una corriente basada en los datos de modulación DmodH. La DAC Pb 140 funciona como una primera fuente de corriente, y la DAC Ptp 141 funciona como una segunda fuente de corriente.

Un conmutador 142 produce selectivamente la corriente a partir de la DAC de Pb 140 o la DAC de Ptp 141 como la corriente moduladora de LD Imod, basada en la señal de selección que es suministrada desde el multiplexor 165. En el momento de la grabación, la señal moduladora MOD, es decir, la señal moduladora de LD WSP, es suministrada como la señal de selección desde el multiplexor 165. La corriente procedente de la DAC de Ptp 141 se selecciona durante el periodo de nivel alto de la señal de selección, es decir, la señal moduladora MOD, y la corriente procedente de la DAC de Pb 140 se selecciona durante el periodo de nivel bajo de la señal moduladora MOD.

La Iscl de escala global de la DAC de Pb 140 y la DAC de Ptp 141 es suministrada desde una DAC de escala 143. La Iscl de escala global se establece según la señal de escala Scale suministrada desde el controlador de eficiencia cuántica diferencial 128. La DAC de escala 143 funciona como un medio (o sección) de ajuste de escala.

ES 2 290 251 T3

Además, una Ifull de escala global de la DAC de escala 143 es suministrada desde un terminal η_{REF} , y esta Ifull de escala global puede establecerse dependiendo de la eficiencia cuántica diferencial η de la fuente de luz LD usada. El procedimiento de cálculo y ajuste de la Iscl de escala global se describirá más adelante.

- 5 Por consiguiente, las corrientes de salida I0 e I1 de la DAC de Pb 140 y la DAC de Ptp 141 pueden calcularse basadas en las siguientes fórmulas (9) y (10). En esta forma de realización, se usan DACs de 8 bits para la DAC de Pb 140, la DAC de Ptp 141 y la DAC de escala 143.

$$I0 = (DmodL/255)*(Scale/255)*Ifull \quad \text{--- (9)}$$

$$I1 = (DmodH/255)*(Scale/255)*Ifull \quad \text{--- (10)}$$

10 Como se describió anteriormente, los datos de modulación DmodL y DmodH cambian a momentos cuando no se seleccionan mediante el conmutador 142. Por esta razón, si las velocidades de respuesta de la DAC de Pb 140 y la DAC de Ptp 141 son suficientemente altas, los cambios en las corrientes de salida I0 e I1 de la DAC de Pb 140 y la DAC de Ptp 141 también se producen aunque no se seleccionen mediante el conmutador 142. Como resultado, el cambio en la corriente moduladora Imod está determinado únicamente por el momento de cambio de la señal moduladora MOD.

20 la Fig. 33 es un diagrama de bloques de sistema que muestra otra forma de realización de la estructura del modulador de datos 123 mostrado en la Fig. 29.

25 Los datos de modulación Prdata a Plpdata que corresponden a cada uno de los estados de las máquinas de estado SMA y SMB son suministrados al modulador de datos 123 mostrado en la Fig. 33 desde el secuenciador 121 mostrado en la Fig. 29. Basándose en estos datos de modulación Prdata a Plpdata, una DAC de Pr 80a, una DAC de Pe 80b, una DAC de Pb 80c, una DAC de Pcl 80d, una DAC de Pe 81a, una DAC de Ptp 81b, una DAC de Pmp 81c y una DAC de Plp 81d producen las corrientes I0a a I0d e I1a a I1d. Las DACs 80a a 80d y las DACs 81a a 81d funcionan como una pluralidad de fuentes de corriente. Además, las DACs 80a a 80d y el conmutador 82 funcionan como un primer medio (o sección) de fuente de corriente, y las DACs 81a a 81d y el conmutador 83 funcionan como un segundo medio (o sección) de fuente de corriente.

30 Un conmutador 82 produce selectivamente una de las corrientes I0a a I0d dependiendo de la señal state0 que indica el estado actual de la máquina de estado SMA. de modo similar, un conmutador 83 produce selectivamente una de las corrientes I1a a I1d dependiendo de la señal state1 que indica el estado actual de la máquina de estado SMB.

40 Un conmutador 84 produce selectivamente una de las corrientes I0 e I1 suministradas desde los conmutadores 82 y 83, como la corriente moduladora de LD Imod, basada en la señal de selección que es suministrada desde el multiplexor 165, al igual que el conmutador 142 mostrado en la Fig. 29.

Al igual que en la Fig. 29, la DAC de escala 143 determina la escala global de cada una de las DAC de Pr 80a, la DAC de Pe 80b, la DAC de Pb 80c, la DAC de Pcl 80d, la DAC de Pe 81a, la DAC de Ptp 81b, la DAC de Pmp 81c y la DAC de Plp 81d.

45 Según esta forma de realización, la conmutación se lleva a cabo mediante el conmutador 82 ó 83 aunque la corriente I0 o I1 producida desde los mismos no sea seleccionada por el conmutador 84. Por lo tanto, las corrientes I0 e I1 cambian aunque no sean seleccionadas por el conmutador 84. Por consiguiente, al igual que la forma de realización mostrada en la Fig. 29, el cambio en la corriente moduladora Imod está determinado únicamente por el momento de cambio de la señal moduladora MOD.

50 Por otra parte, las velocidades de cambio de las corrientes I0 e I1 están determinadas por las velocidades de conmutación de los conmutadores 82 y 83, y las velocidades de respuesta de la DAC de Pr 80a, la DAC de Pe 80b, la DAC de Pb 80c, la DAC de Pcl 80d, la DAC de Pe 81a, la DAC de Ptp 81b, la DAC de Pmp 81c y la DAC de Plp 81d no tienen que ser altas. De este modo, esta forma de realización es eficaz cuando es difícil desarrollar DACs de alta velocidad.

Como las corrientes I0b e I1a son las mismas, puede usarse una sola DAC en común como la DAC de Pe 81a y la DAC de Pe 80b.

60 La DAC de Pr 80a se usa en el momento de la reproducción, y la DAC de Pe 80b, la DAC de Pb 80c y la DAC de Pcl 80d se usan en el momento de la grabación. Por lo tanto, puede usarse una sola DAC en común como la DAC de Pr 80a y una de la DAC de Pe 80b, la DAC de Pb 80c y la DAC de Pcl 80d.

65 La Fig. 34 es un diagrama de bloques de sistema que muestra otra forma de realización más de la estructura del modulador de datos 23 mostrado en la Fig. 29. La Fig. 35 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del modulador de datos 23 mostrado en la Fig. 34.

Además de los datos de modulación DmodL y DmodH mostrados en la Fig. 35, el modulador de datos 23 mostrado

ES 2 290 251 T3

en la Fig. 34 recibe datos de adición exDataL y exDataH mostrados en la Fig. 35 procedentes del secuenciador 121 mostrado en la Fig. 29. Los datos de adición exDataL y exDataH también son producidos dependiendo de las máquinas de estado SMA y SMB.

5 Una DAC de Pb+ 90, una DAC de Pb 91, una DAC de Pt+ 92 y una DAC de Pt 93 producen corrientes basadas en los datos suministrados a las mismas. Las DACs 91, 93, 90 y 92 funcionan respectivamente como una primera, segunda, tercera y cuarta fuentes de corriente.

Un sumador 94 suma las corrientes de salida de la DAC de Pb+ 90 y la DAC de Pb 91, y produce la corriente I0.
10 Un sumador 95 suma las corrientes de salida de la DAC de Pt+ 92 y la DAC de Pt 93, y produce la corriente I1.

Un conmutador 96 selecciona la corriente I0 o la I1 basada en la señal moduladora MOD mostrada en la Fig. 35, y produce la corriente moduladora de LD Imod. Al igual que en la Fig. 29, la DAC de escala 43 determina la escala global de la DAC de Pb+ 90, la DAC de Pb 91, la DAC de Pt+ 92 y la DAC de Pt 93.

15 La DAC de Pb+ 90 y la DAC de Pt+ 92 simplemente producen las cantidades de adición, y no necesitan tener una gran gama dinámica. Por lo tanto, la escala global de la DAC de Pb+ 90 y la DAC de Pt+ 92 pueden establecerse menores que las escalas completas de la DAC de Pb 91 y la DAC de Pt 93, para reducir el número de datos de los datos de adición. En este caso, es posible reducir el número de bits del registro que guarda los datos.

20 *Excitador de corriente*

El excitador de corriente 125 mostrado en la Fig. 29 amplifica la corriente suministrada desde el sumador de corriente 124, y produce la corriente de excitación de LD ILD de la fuente de luz LD1 o LD2.

25 Un conmutador 144 suministra la corriente de salida del sumador de corriente 124 a un amplificador de corriente 145 ó 146, dependiendo de una señal de selección IoutSel. Los amplificadores de corriente 145 y 146 amplifican la corriente suministrada desde el conmutador 144 en un factor de amplificación predeterminado Ai, y suministran la corriente de excitación de LD ILD a la fuente de luz LD1 o LD2.

30 La corriente de excitación de LD ILD puede calcularse basada en la siguiente fórmula (11), donde una corriente de compensación Ihfmofs es cero cuando no se lleva a cabo multiplexación de alta frecuencia. Por supuesto, es posible desconectar la corriente de compensación Ihfmofs durante la multiplexación de alta frecuencia, y sumar la corriente de compensación Ihfmofs cuando no se lleva a cabo la multiplexación de alta frecuencia.

$$35 \quad \text{ILD} = A_i \cdot (I_{bias} + I_{mod} - I_{hfmofs}) \quad \text{--- (11)}$$

40 Cuando $I_b = A_i \cdot (I_{bias} - I_{hfmofs})$ e $I_m = A_i \cdot I_{mod}$ y la corriente Ib se controla para que se haga igual a la corriente umbral Ith como se muestra en la Fig. 31, la forma de onda de la corriente Im, es decir, la corriente moduladora Imod, se hace proporcional a la forma de onda óptica.

En esta forma de realización no se considera un caso en el que las fuentes de luz LD1 y LD2 son excitadas simultáneamente.

45 Por consiguiente, como puede entenderse fácilmente a partir de la descripción ofrecida hasta ahora, la anchura de impulso de la forma de onda modulada óptica de la fuente de luz LD está determinada únicamente por la señal moduladora WSP. Por lo tanto, la forma de onda óptica no se ve afectada aun cuando exista un desfase entre las dos señales (WSP y STEN) producidas desde el generador de señales moduladoras de LD 10, y pueden formarse con exactitud las marcas de grabación sobre el medio de grabación de información.

50 En consecuencia, el generador de señales moduladoras de LD 10 puede estar formado por un circuito integrado diferente del de la unidad de excitación de LD 12. En otras palabras, el circuito integrado generador de señales moduladoras de LD 2 y el circuito integrado de excitación de LD 3 pueden estar formados por circuitos integrados separados, y cada uno de los circuitos integrados 2 y 3 puede ser producido mediante un procedimiento de semiconductor adecuado para obtener las características deseadas del circuito. Por consiguiente, es posible desarrollar una unidad de excitación de fuentes de luz que tenga un alto rendimiento a bajo coste.

55 En otras palabras, se requieren funcionamiento a alta velocidad y densidad de alta integración del generador de señales moduladoras de LD 10, y el procedimiento CMOS de precisión es adecuado para producir el generador de señales moduladoras. Por otra parte, la unidad de excitación de LD 12 está conectada a la fuente de luz LD que funciona a un voltaje de 1 V a varios V, y se requiere un procedimiento de voltaje no disruptivo elevado (por ejemplo, 5 V o 3,3 V). Normalmente, es difícil desarrollar un voltaje no disruptivo elevado en el caso del procedimiento CMOS sumamente preciso, porque el voltaje no disruptivo es sólo aproximadamente 1,8 V en el caso de un procedimiento CMOS de 0,18 μm . Pero según esta forma de realización, el generador de señales moduladoras de LD y la unidad de excitación de LD 12 pueden producirse mediante diferentes procedimientos que son adecuados para obtener las características deseadas.

Amplificador de PD

El amplificador de PD 126 mostrado en la Fig. 29 lleva a cabo un ajuste de compensación y un ajuste de ganancia respecto a la señal de detección que es recibida desde la unidad receptora de luz de monitorización que monitoriza una parte de la luz emitida desde la fuente de luz 102.

La unidad receptora de luz de monitorización puede estar formada por un primer tipo que produce una corriente como la señal de detección monitorizando la parte de luz mediante un fotodetector o similar, y un segundo tipo que produce un voltaje como la señal de detección monitorizando la parte de luz mediante un fotodetector o similar y convierte la corriente de salida del fotodetector mediante un convertidor de corriente a voltaje (I/V) incorporado.

Esta forma de realización puede hacer frente a ambos tipos de unidad receptora de luz de monitorización, seleccionando la entrada mediante un multiplexor (MUX) 148. En otras palabras, el multiplexor 148 produce la salida de la unidad receptora de luz de monitorización del primer tipo recibido por medio de un convertidor de corriente a voltaje (I/V) 147, y produce directamente la salida de la unidad receptora de luz de monitorización del segundo tipo recibido.

Un sumador 150 suma o resta un voltaje de compensación que es suministrado desde una DAC de compensación 149 respecto a la salida del multiplexor 148. Un amplificador de conmutación de ganancia 151 ajusta la ganancia de la salida del sumador 150 del cual se ajusta la compensación, conmutando la ganancia a 1, 4, 8 ó 16 veces dependiendo de una señal de conmutación de ganancia PDGain. Generalmente, la cantidad de luz usada para la reproducción y la cantidad de luz usada para la reproducción difieren en gran medida, así que el amplificador de conmutación de ganancia 151 puede conmutar la ganancia entre la grabación y la reproducción.

Puede calcularse una corriente I_{pd} producida desde un fotodetector PD en respuesta a la luz detectada basada en la siguiente fórmula (12), donde α indica una eficiencia de utilización de luz respecto a una luz (cantidad de luz) P_o emitida desde la fuente de luz LD, y S indica una sensibilidad de recepción de luz del fotodetector PD.

$$I_{pd} = \alpha \cdot S \cdot P_o \quad \text{--- (12)}$$

Además, puede calcularse una señal de monitorización I_{mon} producida desde el amplificador de conmutación de ganancia 151 basada en la siguiente fórmula (13), donde G_{iv} indica una ganancia de conversión del convertidor de corriente a voltaje 147 o el convertidor de corriente a voltaje incorporado de la unidad receptora de luz de monitorización, G_{pd} indica la ganancia del amplificador de conmutación de ganancia 151, y $K_{pd} = G_{iv} \cdot \alpha \cdot S$. En este caso, el voltaje de compensación suministrado desde la DAC de compensación 149 se omite por conveniencia.

$$I_{mon} = G_{pd} \cdot G_{iv} \cdot I_{pd} = G_{pd} \cdot K_{pd} \cdot P_o \quad \text{--- (13)}$$

Cuando la unidad receptora de luz de monitorización para monitorizar la luz emitida desde la fuente de luz LD1 y la unidad receptora de luz de monitorización para monitorizar la luz emitida desde la fuente de luz LD2 están provistas por separado, en el amplificador de PD 126 están provistas dos entradas. Las señales de detección procedentes de las dos unidades receptoras de luz de monitorización son suministradas a las dos entradas del amplificador de PD 126, y el amplificador de PD 126 selecciona la señal de detección procedente de la unidad receptora de luz de monitorización que monitoriza la luz emitida desde la fuente de luz LD que está emitiendo luz.

Controlador de corriente de polarización

El controlador de corriente de polarización 127 mostrado en la Fig. 29 controla una corriente de polarización I_{apc} que es producida, de manera que la señal de monitorización I_{mon} suministrada desde el amplificador de PD 127 coincida con la señal de referencia I_{target} que es generada a partir de la señal de nivel objetivo D_{target} suministrada desde el secuenciador 121. En esta forma de realización, la corriente de polarización I_{apc} puede ser controlada mediante uno de los tres procedimientos de control (1) a (3) siguientes.

(1) Procedimiento de control de valor medio

Según este procedimiento de control, los datos de modulación D_{modL} y D_{modH} son suministrados como las dos señales de nivel objetivo D_{target} , y la señal de referencia I_{target} proporcional a la cantidad de luz emitida desde la fuente de luz LD es generada por una DAC de P-B 152, una DAC de P-P 153 y un conmutador 154.

La DAC de P-B 152, la DAC de P-P 153 y el conmutador 154 funcionan de igual modo que la DAC de Pb 140, la DAC de Ptp 141 y el conmutador 142 descritos anteriormente.

La siguiente fórmula (14) es válida entre la luz P_o emitida desde la fuente de luz LD y la señal de referencia I_{target} , donde K indica una constante de proporcionalidad.

$$I_{target} = K \cdot P_o \quad \text{--- (14)}$$

ES 2 290 251 T3

La constante de proporcionalidad K se determina estableciendo la escala de la DAC de P-B 152 y la DAC de P-P 153 mediante una DAC de escala de polarización 170, y la escala se preajusta de manera que es válida una relación $K = K_{pd}$. Como un coeficiente K_{pd} varía dependiendo de la eficiencia de utilización de luz α de la unidad receptora de luz PD usada respecto a la luz P_o emitida desde la fuente de luz LD, y la inconsistencia de la sensibilidad receptora de luz S, es deseable establecer la escala en el momento del ajuste inicial. Además, se varía un valor de ajuste de escala de polarización BiasScale dependiendo de la ganancia G_{pd} del amplificador de conmutación de ganancia 151.

Como la señal de referencia I_{target} indica la cantidad objetivo de la luz que ha de emitirse desde la fuente de luz LD, la fuente de luz LD puede controlarse para que emita a esta cantidad objetivo controlando la señal de monitorización I_{mon} para que coincida con la señal de referencia I_{target} .

Un amplificador de error 155 amplifica un error (o diferencia) entre la señal de referencia I_{target} y la señal de monitorización I_{mon} , y suministra una señal de error a un integrador de muestreo y retención (S/H) 156 provisto en la siguiente etapa.

El integrador de S/H 156 integra la señal de error procedente del amplificador de error 155, y produce la corriente de polarización I_{apc} . Según este procedimiento de control, el integrador de S/H 156 siempre lleva a cabo una operación de integración.

Puede variarse una velocidad de control mediante una señal $SRSel$ suministrada al amplificador de error 155. Más particularmente, la velocidad de control se varía variando la corriente de carga y descarga (por ejemplo, la corriente de salida del amplificador de error 155) suministrada al integrador de S/H 156. En este caso, es posible establecer la velocidad de control como un valor óptimo en el momento de la grabación y en el momento de la reproducción. Un intervalo en el que puede establecerse la corriente de carga y descarga puede ser establecido por una señal $R-Cont$ suministrada al amplificador de error 155.

La Fig. 36 es un gráfico de tiempos que muestra formas de onda de señales para explicar el funcionamiento del controlador de corriente de polarización 127 mostrado en la Fig. 29. En la Fig. 36, (a) muestra la forma de onda óptica P, es decir, la forma de onda de la luz emitida desde la fuente de luz LD, y (b) muestra la señal de monitorización I_{mon} . Se supone por conveniencia que la banda está limitada por la unidad receptora de luz PD usada. En la Fig. 36(b), una línea de puntos indica un nivel medio.

Como se muestra en la Fig. 36, cuando se cambia la potencia de irradiación o el ciclo de utilización, el nivel medio cambia. En este caso, el procedimiento convencional de controlar un error relativo a un valor medio predeterminado que se calcula de antemano no podrá llevar a cabo un control de polarización exacto.

En la Fig. 36, (c) muestra la señal de referencia I_{target} que tiene una forma de onda proporcional a la forma de onda de irradiación como se describió anteriormente. En la Fig. 36(c), una línea de puntos indica una señal en una banda de control de polarización.

Cuando se genera la señal de referencia proporcional a la forma de onda de irradiación y se usa esta señal de referencia para el control de error, es posible llevar a cabo un control de polarización exacto aun cuando cambie el nivel medio debido al cambio en la potencia de irradiación o el ciclo de utilización.

(2) Procedimiento de control de muestreo y retención

Según este procedimiento de control, el integrador de S/H 156 lleva a cabo la operación de integración para realizar el control de corriente de polarización durante el muestreo en respuesta a una señal $ApcSmp$ durante un periodo de nivel alto de la señal $ApcSmp$, por ejemplo. El integrador de S/H 156 retiene la corriente de polarización I_{apc} , es decir, un valor de control, durante la retención.

Por consiguiente, el integrador de S/H 156 no integra la salida del amplificador de error 155 durante la retención, y puede reducirse una desviación o similar del valor de control causada por una compensación de circuito del amplificador de error 155.

Además, la señal de referencia I_{target} puede generarse de igual modo que el procedimiento de control anterior (1), pero también es posible usar una señal de referencia constante I_{target} que corresponde a la potencia de irradiación objetivo durante el muestreo.

En esta forma de realización, la señal $ApcSmp$ es generada por el secuenciador 121, basada en la señal moduladora de LD y la señal de estado, bajo el control de las máquinas de estado.

La señal $ApcSmp$ se muestra en la Fig. 30(i). El periodo de nivel alto de la señal $ApcSmp$ indica el periodo (tiempo) de muestreo, y el periodo de nivel bajo de la señal $ApcSmp$ indica el periodo (tiempo) de retención. La señal $ApcSmp$ sube al nivel alto cuando la señal de estado $state0$ es $state0 = S_{pe}$ y la señal de estado $STEN2$ tiene el nivel bajo, en sincronismo con el flanco ascendente de la señal moduladora de LD WSK. Además, la señal $SpcSmp$ desciende al nivel bajo cuando la señal de estado $state0$ es $state0 = S_{pe}$ y la señal de estado $STEN2$ tiene el nivel alto, en sincronismo con el siguiente flanco ascendente de la señal moduladora de LD WSK. En este caso, es innecesario

ES 2 290 251 T3

añadir nuevamente líneas de señal. Si no, la operación cuando se lleva a cabo este procedimiento de control (2) es la misma que la del procedimiento de control (1) descrito anteriormente.

(3) Procedimiento de control del control automático de corriente (ACC)

En esta forma de realización, puede llevarse a cabo el ACC en lugar de llevar a cabo el APC.

Según este procedimiento de control, se elude el amplificador de error 155, y la salida de la DAC de P-B 152 que depende de un dato de ACC se produce como la corriente de polarización I_{apc} . En este estado, cuando la salida de la DAC de P-B 152 es retenida en el integrador de S/H 156, el valor inicial del integrador de S/H 156 se convierte en el dato de ACC retenido cuando el modo de control conmuta a otro modo de control (modo de control de APC según el procedimiento de control (1) o (2) descrito anteriormente), y la corriente de polarización I_{apc} no se hará discontinua. Como resultado, es posible impedir que la fuente de luz LD emita una cantidad excesiva de luz o que se apague cuando se conmuta el modo de control.

Por otra parte, al conmutar del modo de control de APC al modo de control de ACC, la corriente de polarización I_{apc} es monitorizada y se establece como el dato de ACC. La conmutación del modo de control puede ser ordenada por una señal ACCSel.

En esta forma de realización, es posible aplicar la corriente de polarización externa I_{ext} a un multiplexor (MUX) 175 mostrado en la Fig. 29, en lugar de suministrar la corriente de polarización I_{apc} desde el integrador de S/H 156. Aunque en la Fig. 29 se omite la ilustración de ello, es posible en este caso retener la corriente de polarización externa I_{ext} en el integrador de S/H 156, al igual que se describió anteriormente, de manera que es posible conmutar rápida y positivamente al controlador de corriente de polarización 127.

La Fig. 37 es un diagrama de bloques de sistema que muestra otra estructura del controlador de corriente de polarización 127 mostrado en la Fig. 29.

Se genera una señal de nivel objetivo $D_{target2}$ conmutando los datos de modulación D_{modL} y D_{modH} mediante la señal moduladora MOD, y es suministrada a una DAC de polarización 171 mostrada en la Fig. 37. La DAC de polarización 171 genera una señal de referencia I_{target} que es un valor medio de la cantidad de luz que ha de ser emitida desde la fuente de luz LD.

La DAC de polarización 171 se provee para generar el valor medio de la cantidad de luz que ha de ser emitida desde la fuente de luz LD, y no tiene que funcionar a una alta velocidad como en el caso de la DAC de Pb 140 y la DAC de Ptp 141 del modulador de datos 123.

Según esta forma de realización, se simplifica la estructura para generar la señal de referencia I_{target} , y puede reducirse la velocidad de respuesta de la DAC. Como resultado, es posible reducir el tamaño del chip y el consumo de corriente de la unidad de excitación de fuentes de luz.

Los otros elementos del controlador de corriente de polarización 127 mostrado en la Fig. 37 funcionan del mismo modo que los elementos correspondientes mostrados en la Fig. 29, y puede aplicarse cualquiera de los procedimientos de control (1) a (3) de una manera similar a la anterior.

Controlador de eficiencia cuántica diferencial

El controlador de eficiencia cuántica diferencial 128 mostrado en la Fig. 29 detecta la eficiencia cuántica diferencial η de la fuente de luz LD (fuente de luz LD1 o LD2) que es excitada, y controla la escala Scale de la corriente moduladora de LD dependiendo del resultado detectado. Este control se lleva a cabo detectando una diferencia entre las cantidades de luz irradiada en dos puntos predeterminados, comparando la diferencia y un valor de referencia η objetivo, y aumentando o disminuyendo el valor de la escala Scale basado en el resultado comparado.

Un circuito de muestreo y retención (S/H) 157 muestrea y retiene la señal de monitorización I_{mon} dependiendo de una señal de muestreo E_{tsmp} al irradiar la luz a un nivel de referencia P1. Una unidad de diferencia 158 genera una señal de diferencia que indica una diferencia entre una salida del circuito de S/H 157 y la señal de monitorización I_{mon} . Una DAC de e_{taref} 159 produce el valor de referencia η objetivo.

Un comparador 161 compara la señal de diferencia producida de la unidad de diferencia 158 y el valor de referencia η objetivo, y suministra a un contador 162 una señal de Arriba cuando la señal de diferencia es menor que el valor de referencia η objetivo y una señal de Abajo cuando la señal de diferencia es mayor que el valor de referencia η objetivo.

Un momento de comparación del comparador 161 es controlado según una señal CompCK, y la comparación se inicia en un flanco ascendente de la señal CompCK.

El contador 162 cuenta hacia adelante en respuesta a la señal de Arriba, y cuenta hacia atrás en respuesta a la señal de Abajo. Un valor contado del contador 162 es actualizado en respuesta a un flanco descendente de la señal CompCK. El valor contado del contador 162 es suministrado al modulador de datos 123 como la señal Scale, y la cantidad de luz

emitida desde la fuente de luz LD se aumenta o disminuye dependiendo de la señal Scale. Se establece un valor inicial de grabación PScale o un valor inicial de reproducción RScale como un valor contado inicial del contador 162.

Aunque en la Fig. 29 se omite la ilustración del mismo, puede estar provisto de un medio (o sección) de determinación de promedio para promediar el valor contado, y puede usarse como la señal Scale un valor medio variable del valor contado. En este caso, es posible impedir la oscilación del valor de control (Scale) mediante la determinación del promedio. Además, puede estar provista de una banda de insensibilidad en el comparador 161, para no producir ambas señales de Arriba y de Abajo cuando las dos señales comparadas coinciden aproximadamente, y en este caso también pueden obtenerse efectos similares a los anteriores.

Por otra parte, la escala global de la DAC de etaref 159 puede establecerse mediante la DAC de escala de polarización 170. La relación de la luz Po emitida desde la fuente de luz LD y la señal de monitorización Imon es como la descrita por la fórmula (13) descrita anteriormente, y el coeficiente Kpd varía dependiendo de la eficiencia de utilización de luz α de la unidad receptora de luz PD usada respecto a la luz Po emitida desde la fuente de luz LD, y la inconsistencia de la sensibilidad de recepción de luz S.

En otras palabras, el valor de referencia η objetivo varía para cada unidad de excitación de fuentes de luz individual, pero es posible amortiguar las inconsistencias en el valor de referencia η objetivo ajustando la escala global de la DAC de ataref 159 basada en la salida de la DAC de escala de polarización 170. Por lo tanto, desde luego es posible calcular y establecer el valor de referencia η objetivo dependiendo del coeficiente Kpd.

Como se describió anteriormente, la DAC de escala de polarización 170 también ajusta la señal de referencia Itarget en el controlador de corriente de polarización 127. De este modo, los ajustes de la escala global y la señal de referencia Itarget pueden realizarse al mismo tiempo, para simplificar el procedimiento de ajuste.

A continuación, se ofrecerá una descripción de un procedimiento de control para controlar la eficiencia cuántica diferencial η .

Se ofrecerá una descripción del procedimiento de control durante la operación de grabación respecto al medio de grabación de información de tipo de cambio de fase, haciendo referencia a las formas de onda de señales mostradas en la Fig. 30.

Como se muestra en la Fig. 30(c), este procedimiento de control excita la fuente de luz LD a una potencia de detección de η P2 durante un tiempo predeterminado dentro del espacio largo de la forma de onda óptica, como se indica por una línea de puntos (B). El circuito de S/H 157 lleva a cabo el muestreo durante este tiempo predeterminado. La señal de muestreo EtaSmp se muestra en la Fig. 30(j).

Además, después, durante la irradiación a la potencia de borrado P1, el comparador 161 compara la señal de diferencia de salida de la unidad de diferencia 158 y el valor de referencia η objetivo en respuesta a la señal CompCK mostrada en la Fig. 30(k). En otras palabras, se detecta la eficiencia cuántica diferencial η basada en la diferencia entre las potencias P1 y P2.

Normalmente, en el caso del medio de grabación de información de tipo de cambio de fase como el disco CD-RW, prácticamente no existe deterioro en la característica de grabación respecto a una leve variación de la potencia de borrado.

Como la variación de la eficiencia cuántica diferencial η está causada principalmente por un cambio de temperatura, la banda de control de la misma puede ser lenta, y la emisión de luz a la potencia especial P2 no ocurre frecuentemente. Por lo tanto, el rendimiento de grabación no resulta afectado por este procedimiento de control.

Además, es posible aumentar la frecuencia de muestreo para aumentar la velocidad de control, sólo en un caso en el que exista una posibilidad de que se desvíe el valor inicial PScale de la escala Scale, como inmediatamente después del inicio de la grabación. En este caso, es posible controlar automáticamente la variación de la eficiencia cuántica diferencial η sin afectar al rendimiento de grabación, se manera que la fuente de luz LD emitirá la cantidad deseada de luz.

Las señales de control como las señales EtaSmp y CompCK pueden ser generadas por el secuenciador 121 a partir de la señal moduladora de LD y la señal de estado de la siguiente manera, por ejemplo.

En primer lugar, la señal moduladora de LD WSP y la señal de estado STEN mostradas en las Figs. 30(f) y 30(e-1) se generan en momentos indicados por líneas de puntos, como se muestra por una zona rodeada por una línea de puntos y rayas (C) en la Fig. 30, en sincronismo con el momento de emisión de luz a la potencia deseada de detección de η P2. La señal de estado STEN2 mostrada en la Fig. 30(e-2) se genera a partir la señal moduladora de LD WSP y la señal de estado STEN, y se vuelve como se indica por las líneas de puntos dentro de la zona rodeada por la línea de puntos y rayas (C). En este estado, las máquinas de estado SMA y SMB del secuenciador 121 realizan las siguientes transiciones de estado.

ES 2 290 251 T3

Máquina de estado SMA

En el estado SPe, cuando la señal de estado STEN2 tiene el nivel bajo y la señal moduladora de LD WSP sube hasta el nivel alto en el momento t13, se realiza una transición hasta el estado SPe1. En este estado, la potencia de detección de η P2 (= Peta) es producida durante un tiempo predeterminado como los datos de modulación que corresponden a la potencia de impulso final inferior Pc1.

En otras palabras, la emisión de luz se realiza a la potencia de detección η P2 durante el tiempo predeterminado cuando la señal moduladora de LD WSP tiene el nivel bajo en este estado (Peta).

Además, la señal EtaSmp se establece al nivel alto para indicar el muestreo. Se realiza una transición para retornar al estado SPe en el momento t15 cuando la señal moduladora de LD WSP sube a continuación al nivel alto. Por otra parte, la señal CompCK se establece al nivel alto en sincronismo con esta transición de estado, y la señal CompCK se establece al nivel bajo cuando se realiza a continuación una transición al estado SPb. La operación de la máquina de estado SMA llevada a cabo después de esto es la misma que en el caso normal.

Máquina de estado SMb

El estado permanece en el estado SPe porque en el momento t12 en que la señal moduladora de LD WSP desciende hasta el nivel bajo, porque la señal de estado STEN tiene el nivel bajo. Lo mismo sigue siendo válido en el momento t14. Cuando la señal moduladora de LD WSP desciende hasta el nivel bajo en el momento t16, se realiza una transición hasta el estado Ptp porque la señal de estado STEN tiene el nivel alto. La operación de la máquina de estado SMb llevada a cabo después de esto es la misma que el en caso normal.

Modulador de alta frecuencia

Generalmente, en unidades de discos ópticos, se lleva a cabo la denominada multiplexación de alta frecuencia para realizar la modulación usando una señal de alta frecuencia en el momento de la reproducción, para suprimir el ruido de la fuente de luz en la luz reflejada desde el medio de grabación de información.

El modulador de alta frecuencia 130 mostrado en la Fig. 29 genera la corriente de compensación Ihfmofs que se aplica a la corriente de polarización al multiplexar en alta frecuencia con una señal de multiplexación de alta frecuencia HFMOD. El modulador de alta frecuencia 130 funciona como un medio (o sección) generador de señales de alta frecuencia.

En esta forma de realización, la propia modulación de alta frecuencia se lleva a cabo usando el modulador de datos 123. Por consiguiente, más adelante también se describirá el funcionamiento del modulador de datos 123 en el momento de la multiplexación de alta frecuencia.

Un VCO 164 mostrado en la Fig. 29 genera la señal de multiplexación de alta frecuencia HFMOD que tiene una frecuencia que depende de una señal de ajuste de frecuencia producida desde una DAC de Freq 163.

Un multiplexor (MUX) 165 produce selectivamente la señal moduladora de alta frecuencia HFMOD o la señal moduladora de salida MOD del secuenciador 121, dependiendo de una señal HF-ON. La señal producida desde el multiplexor 165 es suministrada al modulador de datos 123.

Se supone por conveniencia que la señal de multiplexación de alta frecuencia HFMOD se produce selectivamente desde el multiplexor 165, porque la descripción se está ofreciendo sobre el funcionamiento en el momento de la multiplexación de alta frecuencia.

La corriente de compensación Ihfmofs que ha de sumarse es generada por una DAC de HFB 166 y un amplificador de memoria intermedia 167, y un conmutador 168 es conmutado por la señal HF-ON que determina si aplicar o no la corriente de compensación Ihfmofs al sumador de corriente 124. La DAC de HFB 166, el amplificador de memoria intermedia 167, el conmutador 168 y el sumador de corriente 124 funcionan como un medio (o sección) para sumar la corriente de compensación a la corriente de polarización. Aunque no se muestra en la Fig. 29, cuando no se lleva a cabo la multiplexación de alta frecuencia, puede ordenarse al VCO 164 que detenga la oscilación usando la señal HF-ON, para suprimir el consumo innecesario de potencia.

En el momento de la multiplexación de alta frecuencia, el modulador de datos 123 funciona de la siguiente manera.

En este caso, los datos que corresponden al nivel inferior y al nivel superior son suministrados como los datos de modulación DmodL y DmodH, y la DAC de Pb 140 y la DAC de Ptp 141 producen respectivamente corrientes Ibtm e Itop. Es posible cambiar el grado de modulación cambiando los datos de modulación.

El conmutador 124 genera la corriente moduladora Imod según la señal de multiplexación de alta frecuencia HFMOD.

La corriente de excitación de LD ILD se calcula basada en la fórmula (11) descrita anteriormente, y la forma de onda modulada óptica se vuelve como se muestra en la Fig. 38. La Fig. 38 es un diagrama que muestra la forma de onda modulada óptica en el momento de la multiplexación de alta frecuencia. En la Fig. 38, el factor de amplificación A_i del excitador de corriente 125 se omite por conveniencia. Además, en la Fig. 38, se usan las mismas designaciones que en la Fig. 31. Se controla la corriente de polarización I_{bias} de manera que P_{avg} , la cantidad media de luz, se haga igual a P_{target} , la cantidad de luz objetivo.

Además, si se supone que la escala global de la DAC de Pb 140 y la DAC de Ptp 141 se establece mediante la señal Scale, al igual que como se describió anteriormente, y el controlador de eficiencia cuántica diferencial 128 no lleva a cabo una operación de control durante la reproducción, el valor inicial RScale de la señal Scale en el momento de la reproducción se establece como un valor constante.

Convertidor de CC/CC

Un convertidor de CC/CC 132 mostrado en la Fig. 29 convierte el voltaje de alimentación suministrado al circuito integrado de excitación de LD 3 en un voltaje de alimentación interna que ha de ser suministrado a diversas partes dentro del circuito integrado de excitación de LD 3. El valor del voltaje de alimentación interna se establece mediante una señal PwrReg. El convertidor de CC/CC 132 funciona como un medio (o sección) de conversión de voltaje.

Para hacer funcionar el circuito integrado de excitación de LD 3 a alta velocidad, es deseable desarrollar el circuito integrado de excitación de LD 3 mediante un procedimiento CMOS de precisión, y hacer funcionar el circuito integrado de excitación de LD 3 en un entorno de un voltaje tolerable del procedimiento CMOS usado.

Además, la fuente de luz LD que es excitada tiene normalmente un voltaje de funcionamiento de aproximadamente 2 V a 3V, y un voltaje de alimentación óptimo de la unidad de excitación de LD 12 es aproximadamente de 3 V a 4 V, porque un voltaje de alimentación elevado aumentaría el consumo de energía de y también aumentaría el calor que se genera.

Por lo tanto, para satisfacer estas condiciones, es deseable desarrollar el circuito integrado de excitación de LD 3 mediante un procedimiento CMOS de 0,35 μm , y hacer funcionar el circuito integrado de excitación de LD 3 mediante un voltaje de alimentación de aproximadamente 3 V a 4 V.

Sin embargo, el aparato de grabación y reproducción de información óptica no puede ser alimentado con tal voltaje óptimo de alimentación. Por ejemplo, sólo puede suministrarse un voltaje de alimentación de 5 V y/o 12 V al aparato de grabación y reproducción de información óptica. Por esta razón, es necesario generar el voltaje óptimo de alimentación convirtiendo el voltaje de alimentación, pero el número de líneas de alimentación para suministrar energía a través del FPC aumentaría en este caso. Por otra parte, es difícil proveer un convertidor de voltaje (o transformador) en el captador óptico debido al espacio limitado disponible en el captador óptico, el cual tiene deseablemente un tamaño pequeño.

Aunque la velocidad de funcionamiento de un transistor que tenga un voltaje no disruptivo de 5 V es relativamente lenta, el convertidor de voltaje puede formarse fácilmente mediante el uso de tal transistor a bajo coste. Por lo tanto, los inconvenientes descritos anteriormente pueden eliminarse formando el convertidor de CC/CC (convertidor de voltaje) 132 mediante tal transistor y proveyendo el convertidor de CC/CC 132 en el circuito integrado de excitación de LD 3.

Usando el convertidor de CC/CC (o el denominado regulador de conmutación) como el convertidor de voltaje, es posible reducir la pérdida por conversión, y reducir tanto el consumo de energía como la cantidad de calor generado por el mismo.

Además, como el convertidor de CC/CC 132 puede establecer el valor del voltaje de alimentación interna en respuesta a la señal PwrReg, es posible establecer fácilmente el voltaje óptimo de alimentación.

Un convertidor de CC/CC (convertidor de voltaje) 131 mostrado en la Fig. 29 está provisto como una interfaz de entrada/salida respecto a partes externas al circuito integrado de excitación de LD 3. Por lo tanto, es posible hacer frente a diversos voltajes de interfaz sin tener que aumentar el número de líneas de alimentación del FCP.

En la descripción ofrecida hasta ahora, se supone que la forma de onda óptica es como se muestra en la Fig. 30(c). Sin embargo, pueden obtenerse otras formas de onda ópticas modificando apropiadamente la señal de estado STEN y los valores establecidos.

La Fig. 39 es un gráfico de tiempos que muestra otras formas de onda de señales en diversas partes del circuito integrador de excitación de LD 3 mostrado en la Fig. 4. En la Fig. 39, se usan las mismas designaciones que en la Fig. 30.

En el caso mostrado en la Fig. 39, al llevar a cabo el control de posición de flanco después de la marca de grabación, el control de una primera potencia P_{ep} del borrado indicado por una línea de puntos (iv) en la Fig. 39 se añade al control de anchura de impulso, en lugar de añadir el control de la potencia del impulso final P_{lp} y la potencia del impulso de enfriamiento P_{cl} .

ES 2 290 251 T3

La señal moduladora de LD WSP y la señal de estado STEN pueden generarse como se muestra en las Figs. 39(f) y 39(e-1).

Básicamente, la Fig. 39 difiere de la Fig. 30 en que los momentos de los bordes descendentes de la señal de estado STEN son diferentes de los de la Fig. 30.

Sólo tienen que modificarse parcialmente las condiciones de transición de las máquinas de estado SMa y SMb. Por consiguiente, es suficiente añadir las condiciones del ajuste de modo de la forma de onda óptica a las condiciones de transición. En otras palabras, en la máquina de estado SMa mostrada en la Fig. 32, la transición de estado mostrada en (a) o (b) debe realizarse dependiendo del modo de la forma de onda óptica. En este caso, la potencia de irradiación Pep corresponde al estado SPLp.

Por lo tanto, es posible generar diversas formas de onda ópticas variando la potencia de irradiación que corresponde a cada estado de las máquinas de estado SMa y SMb y las condiciones de transición de las máquinas de estado SMa y SMb.

A continuación, se ofrecerá una descripción más detallada del generador de señales moduladoras de LD 10 dentro del circuito integrado generador de señales moduladoras de LD 2, haciendo referencia a la Fig. 40. La Fig. 40 es un diagrama de bloques de sistema que muestra la estructura del generador de señales moduladoras de LD 10 mostrado en la Fig. 4.

El generador de señales moduladoras de LD 10 mostrado en la Fig. 40 incluye una sección de PLL 410 para generar a partir de la señal de reloj de grabación WCK la señal de reloj PCK cuya frecuencia se multiplica por n y la pluralidad de señales de reloj que tienen diferencias de fase predeterminadas respecto a la señal de reloj PCK, un detector de longitud de recorrido 411 para detectar la longitud de recorrido de la señal de datos de grabación Wdata suministrada desde el controlador 19 mostrado en la Fig. 4 y producir los datos (señales) de longitud de recorrido Len0 a Len2 y la señal retardada de datos de grabación dWdata que se obtiene retardando una cantidad predeterminada la señal de datos de grabación Wdata, y una unidad de retención (memoria estratégica) de información generadora de formas de onda de excitación 412 para almacenar la información generadora de formas de onda de excitación y producir la información generadora de formas de onda de excitación que corresponde a los datos de longitud de recorrido Len0 a Len2 dependiendo de la señal retardada de datos de grabación dWdata.

La unidad de retención de información generadora de formas de onda de excitación 412 funciona como un medio (o sección) de retención de información generadora de formas de onda de excitación. La unidad de retención de información generadora de formas de onda de excitación 412 puede funcionar como un medio (o sección) de selección de información de temporización, como se describirá más adelante.

El generador de señales moduladoras de LD 10 incluye además un generador de señales de temporización 413 para generar una señal de temporización de modulación a partir de la información generadora de formas de onda de excitación producida desde la unidad de retención de información generadora de formas de onda de temporización 412, un generador de señales moduladoras 414 para generar la señal moduladora de LD WSP a partir de la señal de temporización de modulación producida desde el generador de señales de temporización 413, un generador de señales de estado 415 para generar la señal de estado STEN a partir de la señal de temporización de modulación producida desde el generador de señales de temporización 413, un generador de comandos de estado 416 para generar la señal de comando STCMD a partir de la información generadora de formas de onda de excitación producida desde la unidad de retención de información generadora de formas de onda de excitación 412, un generador de señales de muestreo (o generador de temporización de muestreo) 417 para generar la señal de muestreo para el control de APC según el sistema de muestreo y retención basada en la señal de datos de grabación Wdata, y un controlador 418 para suministrar señales de control a diversas partes del generador de señales moduladoras de LD 10 en respuesta a un comando de control recibido desde el controlador 19 mostrado en la Fig. 4.

El generador de señales de temporización 413 y el generador de señales moduladoras 413 funcionan como un medio (o sección) generador de señales moduladoras. Además, el generador de señales de estado 415 funciona como un medio (o sección) generador de señales de transición de estado. El secuenciador 121 funciona como un medio (o sección) de control de estado, y el modulador de datos 123 y la unidad de excitación de corriente 125 funcionan como un medio (o sección) de excitación de fuentes de luz. El secuenciador 121 también puede funcionar como un medio (o sección) de selección de nivel de irradiación para seleccionar el nivel de irradiación de la fuente de luz LD. El generador de señales de mando 416 funciona como un medio (o sección) generador de señales de mando.

A continuación, se ofrecerá una descripción de la estructura interna y el funcionamiento de las diversas partes del generador de señales moduladoras de LD 10 mostrado en la Fig. 40.

Sección de PLL

La sección de PLL 410 genera la señal de reloj PCK multiplicando por n la frecuencia de la señal de reloj de grabación WCK, y también genera la pluralidad de señales de reloj que tienen diferencias de fase predeterminadas a partir de la señal de reloj PCK. En esta forma de realización, son generadas 8 señales de reloj CK0 a CK7, y la señal de reloj CK0 se considera como la señal de reloj PCK. La sección de PLL 410 también genera una señal de reloj de

ES 2 290 251 T3

canal de grabación CKch que corresponde a la señal de reloj de canal de grabación CLK de las formas de realización descritas anteriormente.

5 Un divisor de frecuencia de $1/M$ 420, un comparador de fase (PC) 421, un filtro de bucle 422, un VCO 423 y un divisor de frecuencia de $1/N$ 424 forman un circuito de PLL. El funcionamiento de cada parte del circuito de PLL es similar al de un circuito de PLL generalmente conocido, y se omitirá una descripción detallada del mismo.

10 El divisor de frecuencia de $1/M$ 420 divide por M la frecuencia de la señal de reloj de grabación WCK. La relación de división de frecuencia $1/M$ puede establecerse de manera variable como $M = 2$ ó 4 , por ejemplo, y corresponde a un caso en el que la señal de reloj de grabación WCK es suministrada dividiendo la frecuencia de la señal de reloj de canal de grabación CKch. La generación de ruido se reduce transfiriendo la señal de reloj de grabación WCK a una frecuencia reducida.

15 El VCO 423 genera m señales de reloj que tienen diferencias de fase predeterminadas a partir de la señal de reloj PCK. En esta primera forma de realización, $M = 8$ y se generan las 8 señales de reloj CK0 a CK7. El VCO 423 puede estar formado por un oscilador en anillo, por ejemplo.

20 El divisor de frecuencia de $1/N$ 424 divide por N la frecuencia de una de las señales de reloj producidas desde el oscilador 204, es decir, la señal de reloj CK0, por ejemplo. La relación de división de frecuencia $1/N$ del divisor de frecuencia de $1/N$ 424 puede establecerse de manera variable, y N/M se convierte en el coeficiente multiplicador n de la señal de reloj PCK respecto a la señal de reloj de grabación WCK.

25 El divisor de frecuencia de N/M 425 divide por N/M la frecuencia de la señal de reloj PCK para generar la señal de reloj de canal de grabación CKch, y suministra esta señal de reloj del canal de grabación CKch a diversas partes del generador de señales moduladoras de LD 10.

30 Como se describirá más adelante, la señal moduladora de LD WSP se genera usando como referencias las señales de reloj CK0 a CK7. En otras palabras, la potencia de resolución de ajuste de anchura de impulso de la señal moduladora de LD WSP puede establecerse ajustando las relaciones de división de frecuencia $1/N$ y $1/M$.

35 Por ejemplo, si se supone que la señal de reloj de grabación WCK suministrada se transfiere a la misma frecuencia que la señal de reloj de canal de grabación CKch y $M = 4$ y $N = 16$, la frecuencia de la señal de reloj PCK se hace 4 veces la frecuencia de la señal de reloj de canal de grabación CLK, y la señal moduladora de LD WSP puede generarse a una potencia de resolución de ajuste de anchura de impulso que es $1/32 (= m M/N)$ respecto a la señal de reloj de canal de grabación CKch. Esto se denominará la etapa de ajuste de anchura de impulso o simplemente etapa. En este caso particular, 32 etapas corresponden a 1 periodo de reloj de canal.

Detector de longitud de recorrido

40 El detector de longitud de recorrido 411 detecta la longitud de recorrido de la señal de datos de grabación Wdata que es suministrada desde el controlador 19 mostrado en la Fig. 4, y suministra los datos de longitud de recorrido Len0 a Len2 a la unidad de retención de información generadora de formas de onda de excitación 412. La señal de datos de grabación Wdata es una señal binaria de no retorno a cero invertido (NRZI) que indica la marca de grabación mediante un periodo de nivel alto y que indica un espacio mediante un periodo de nivel bajo. En otras palabras, el detector de longitud de recorrido 411 detecta la longitud de la marca y la longitud del espacio de los datos de grabación. En este caso se supone que una señal de longitud de recorrido Len1 indica una longitud de marca, una señal de longitud de recorrido Len0 indica una longitud del espacio inmediatamente precedente, y una señal de longitud de recorrido Len2 indica una longitud del espacio inmediatamente posterior.

50 El detector de longitud de recorrido 411 se construye dependiendo de las longitudes de recorrido mínima y máxima de la señal de datos de grabación Wdata. En esta forma de realización, se supone que el aparato de grabación y reproducción de información óptica graba la señal de datos de grabación Wdata sobre el medio de grabación de información de formato DVD (disco DVD+RW, disco DVD-R, disco DVD-RAM o similares), y la señal de datos de grabación Wdata es sometida a modulación EFM+. En otras palabras, se supone que la longitud de recorrido es de $3T$ a $11T$ y $14T$, donde T indica el periodo de reloj de canal. El detector de longitud de recorrido 411 tiene en consideración un tiempo predeterminado necesario para detectar la longitud de recorrido, los tiempos de retardo de los diversos circuitos y similares, y retarda la señal de datos de grabación Wdata una cantidad predeterminada para producir la señal retardada de datos de grabación dWdata.

60 La Fig. 41 es un diagrama de bloques de sistema que muestra la estructura interna del detector de longitud de recorrido 411 mostrado en la Fig. 40. Además, la Fig. 42 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del detector de longitud de recorrido 411 mostrado en la Fig. 41.

65 Como se muestra en la Fig. 41, el detector de longitud de recorrido 411 incluye un circuito de retardo 441, un controlador de tipo primero en entrar- primero en salir (FIFO) 442, un contador 440, un FIFO 443 y un registro 444.

El contador 440 cuenta una longitud de recorrido, es decir, el periodo de nivel alto y el periodo de nivel bajo de la señal de datos de grabación Wdata mostrada en la Fig. 42(b), en respuesta a la señal de reloj de canal de grabación CLK mostrada en la Fig. 42(a), y produce una señal de recuento (recuento) mostrada en la Fig. 42(c).

Los datos de longitud de recorrido contados por el contador 440 son retenidos temporal y sucesivamente por el FIFO 443.

El circuito de retardo 441 está formado por un registro de desplazamiento y similares, y retarda la señal de datos de grabación Wdata un tiempo de retardo predeterminado dly, para producir la señal retardada de datos de grabación dWdata mostrada en la Fig. 42(d). Además, el circuito de retardo 441 también genera señales que tienen diferentes tiempos de retardo para generar las diversas señales de control, y suministra estas señales al controlador FIFO 442.

El controlador FIFO 442 genera señales de control para controlar la escritura y lectura del FIFO 443 y para controlar diversas partes del detector de longitud de recorrido 411. El registro 444 retiene y produce los datos de longitud de recorrido (Len0, Len1 y Len2) leídos del FIFO 443.

El controlador FIFO 442 suministra las señales de control de manera que el momento de lectura del FIFO 443 (momento de retención del registro 444) coincida con la de la señal retardada de datos de grabación dWdata.

En otras palabras, como se muestra en las Figs. 42(e-1), 42(e-2) y 42(e-3), la longitud de la marca Len1, la longitud del espacio inmediatamente precedente Len0 y la longitud del espacio inmediatamente posterior Len2 son ajustadas de manera que coincidan con la señal retardada de datos de grabación dWdata. Alternativamente, la información generadora de formas de onda de excitación que es convertida por los datos de longitud de recorrido Len0 a Len2 es ajustada para que coincida con la señal retardada de datos de grabación dWdata, como se muestra en la Fig. 42 (f).

El tiempo de retardo dly y el tamaño del FIFO 443 pueden determinarse teniendo en consideración las longitudes de recorrido mínima y máxima de la señal de datos de grabación Wdata y los tiempos de retardo de los diversos circuitos, de manera que no se produzca un estado vacío o lleno del FIFO 443.

Unidad de retención de información generadora de formas de onda de excitación

La unidad de retención de información generadora de formas de onda de excitación 412 está formada por una memoria que almacena la información generadora de formas de onda de excitación. La unidad de retención de información generadora de formas de onda de excitación 412 produce información generadora de formas de onda de excitación que corresponde a los datos de longitud de recorrido Len0 a Len2 que son recibidos desde el detector de longitud de recorrido 411, dependiendo de la señal retardada de datos de grabación dWdata.

La Fig. 43 es un gráfico de tiempos para explicar una relación de la información generadora de formas de onda de excitación y la forma de onda óptica. Además, la Fig. 44 es un diagrama que muestra una tabla de combinaciones de la información generadora de formas de onda de excitación para cada una de una pluralidad de informaciones de temporización.

La información generadora de formas de onda de excitación incluye información de temporización e información de mando. La información de temporización indica momentos de cambio de nivel de irradiación de la forma de onda óptica, es decir, los momentos de cambio de la señal moduladora de LD WSP. La información de mando transfiere la señal de comando STCMD relacionada con el nivel de irradiación y similares.

La información de temporización se describe por el número de etapas de ajuste de anchura de impulsos y, como se muestra en la Fig. 43, los momentos de cambio se determinan acumulando cada información de temporización (TSS, TSP, ...) a partir de un tiempo de referencia. Por ejemplo, el tiempo de referencia puede ser un flanco ascendente de la señal retardada de datos de grabación dWdata. En la Fig. 43, NMP indica el número de repeticiones de la información de temporización TMS y TMP.

Por consiguiente, es posible establecer arbitrariamente el periodo de impulsos múltiples y el ciclo de utilización (o tasa de utilización) de la manera descrita anteriormente.

Se requieren formas de onda (formas de onda ópticas) moduladoras de luz complejas dependiendo de la clase y velocidad lineal de grabación del medio de grabación de información. Por ejemplo, al llevar a cabo una grabación a alta velocidad, el tiempo de paso del haz de luz irradiado sobre el medio de grabación de información se acorta, y la cantidad de energía irradiada sobre el medio de grabación de información disminuye, y la cantidad de calor generado puede hacerse menor que la requerida para formar las marcas de grabación sobre el medio de grabación de información. Por lo tanto, para llevar a cabo la grabación con exactitud, la grabación debe hacerse usando un tren de impulsos que tenga una anchura de impulso sumamente estrecha, pero tal anchura de impulso estrecha requeriría una alta potencia del láser de la fuente de luz. Por consiguiente, en tal caso la grabación puede llevarse a cabo a una potencia del láser relativamente baja disminuyendo la frecuencia del tren (o secuencia) de impulsos múltiples.

Por otra parte, cuando la grabación se lleva a cabo a una baja velocidad respecto al medio de grabación de información que tiene una sensibilidad de grabación mejorada para uso en la grabación a alta velocidad, el calor generado

ES 2 290 251 T3

puede aumentar excesivamente como para hacer imposible formar con exactitud las marcas de grabación sobre el medio de grabación de información. Por lo tanto, en tal caso la grabación puede llevarse a cabo aumentando la frecuencia del tren de impulsos múltiples.

5 Por lo tanto, es posible generar la forma de onda óptica óptima para la clase y la velocidad lineal de grabación del medio de grabación de información, cambiando la información de temporización, el número de repeticiones de impulsos, y la frecuencia y el ciclo (tasa) de utilización de los impulsos múltiples dependiendo de la clase y la velocidad lineal de grabación del medio de grabación de información.

10 En esta forma de realización, el flanco ascendente (a) y el flanco descendente (b) del último impulso de la forma de onda de excitación mostrada en la Fig. 43 se establece independientemente y no a partir de una acumulación desde el tiempo de referencia. Los momentos (c) y (d) de la forma de onda de excitación se establecen a partir de una acumulación desde el momento (b) mostrado en la Fig. 43. En diversas clases de medios de grabación de información, estos momentos (a) y (b) de la forma de onda de excitación afectan en gran medida al control de posición del flanco
15 posterior de la marca de grabación formada por ella.

Por otra parte, la información de temporización como la TSS y la TSP son importantes para el control de posición del flanco frontal de la marca de grabación. Estableciendo independientemente los parámetros principales para el control de posición de flancos anteriores y posteriores a esta posición del flanco frontal, el momento del último impulso
20 no se ve afectado por los valores establecidos de los parámetros, limitando de ese modo los efectos sobre la posición de los flancos de la marca de grabación.

En otras palabras, al cambiar los valores establecidos de los parámetros durante la operación de grabación, los efectos sobre la forma de la marca de grabación son pequeños aun cuando los valores establecidos de los parámetros
25 se cambien sucesivamente.

Por ejemplo, es necesario cambiar los parámetros dependiendo de la velocidad lineal de grabación para controlar la forma de la marca de grabación con una gran exactitud, y al realizar una grabación de CAV, los valores establecidos de los parámetros se cambian dependiendo de la velocidad lineal de grabación durante la grabación. Por lo tanto, el
30 control descrito anteriormente es particularmente adecuado para este caso.

Para simplificar el circuito, los momentos (a) y (b) mostrados en la Fig. 43 pueden determinarse acumulando la información de temporización TLS y TLM como se indica mediante las líneas de puntos en la Fig. 43.

35 En esta forma de realización, la forma de onda de excitación se varía dependiendo de la longitud de la marca y las longitudes de los espacios adyacentes de la señal de datos de grabación Wdata, para controlar con una gran exactitud las posiciones de los flancos de las marcas de grabación que han de formarse.

40 Cuando se forma la marca de grabación sobre el medio de grabación de información, los efectos térmicos pueden hacer que los flancos de la marca de grabación varíen según la longitud de los espacios adyacentes. Por lo tanto, esta forma de realización varía la forma de onda de excitación teniendo en consideración las longitudes de los espacios adyacentes, para evitar que varíen los flancos de la marca de grabación.

En otras palabras, la información generadora de formas de onda de excitación que corresponde a combinaciones de la longitud de la marca y las longitudes de los espacios inmediatamente precedente e inmediatamente posterior se
45 almacena en la unidad de retención de información generadora de formas de onda de excitación 412, y la información generadora de formas de onda de excitación que corresponde a los datos de longitud de recorrido Len0 a Len2 detectados por el detector de longitud de recorrido 411 se produce desde la unidad de retención de información generadora de formas de onda de excitación 412.

50 En un caso en el que las longitudes de las marcas y las longitudes de los espacios adyacentes son mayores que un valor predeterminado, los efectos térmicos y las variaciones de los flancos de las marcas de grabación causadas por los mismos son pequeños. Por esta razón, es innecesario preparar la información generadora de formas de onda de excitación para todas las combinaciones de la longitud de la marca y las longitudes de los espacios inmediatamente
55 precedente e inmediatamente posterior, y la capacidad de memoria requerida de la unidad de retención de información generadora de formas de onda de excitación 412 puede reducirse preparando y almacenando (o registrando) en forma de una tabla como la mostrada en la Fig. 44 sólo la información generadora de formas de onda de excitación respecto a las combinaciones que tienen grandes efectos sobre los flancos de las marcas de grabación. Además, esta forma de realización también cambia las combinaciones que se preparan dependiendo de los parámetros, para reducir simultáneamente la capacidad de memoria requerida de la unidad de retención de información generadora de formas de onda
60 de excitación 412 y controlar con exactitud la forma de las marcas de grabación.

La Fig. 45 es un diagrama de bloques de sistema que muestra la estructura interna de la unidad de retención de información generadora de formas de onda de excitación 412 mostrada en la Fig. 40.

65 En la Fig. 45, las memorias 452a a 452n para almacenar parámetros funcionan independientemente. Los convertidores de direcciones 450a a 450n convierten los datos de longitud de recorrido Len0 a Len2, y las señales de dirección de las memorias 452a a 452n son producidas por medio de selectores 451a a 451n.

ES 2 290 251 T3

Las memorias intermedias de salida 453a a 453n controlan la salida de unos datos de lectura que corresponden a una de las memorias 452a a 452n que recibe una solicitud de lectura procedente del controlador 418 mostrado en la Fig. 40. Un controlador de acceso a registro 454 genera señales de autorización de salida que son suministradas a las memorias intermedias de salida 453a a 453n.

El controlador de acceso a registro 454 controla el acceso a cada una de las memorias 452a a 452n respecto a una solicitud de escritura/lectura procedente del controlador 418 mostrado en la Fig. 40. Cuando se realiza el acceso desde el controlador de acceso a registro 454 a una de las memorias 452a a 452n, los selectores 451a a 451n conmutan entre la señal de dirección suministrada desde uno de los convertidores de dirección correspondiente 450a a 450n y una señal de dirección suministrada desde el controlador de acceso a registro 454. Además, el controlador de acceso a registro 454 realiza el acceso a una de las memorias 452a a 452n en respuesta a la solicitud de acceso a memoria durante la operación de grabación.

Generador de señales de temporización y generador de señales moduladoras

El generador de señales de temporización 413 genera la señal de temporización de modulación a partir de la información generadora de formas de onda de excitación (información de temporización). La señal de temporización de modulación está formada por una señal de impulso de temporización que se sincroniza a la señal de reloj PCK que tiene n veces la frecuencia de la señal de reloj de grabación WCK, y una señal de selección de fase.

El generador de señales moduladoras 414 genera la señal moduladora de LD WSP a partir de la señal de temporización de modulación que es suministrada desde el generador de señales de temporización 413. La señal moduladora de LD WSP se genera con referencia a las señales de reloj CK0 a CK7, y los tiempos que corresponden a las diferencias de fase de las señales de reloj CK0 a CK7 determinan la potencia de resolución de ajuste de anchura de impulso.

La Fig. 46 es un diagrama de bloques de sistema que muestra la estructura interna del generador de señales de temporización 413 y el generador de señales moduladoras 414 mostrados en la Fig. 40. Las Figs. 47 y 48 son gráficos de temporización que muestran formas de onda de señales en diversas partes del generador de señales de temporización 413 y el generador de señales moduladoras 414 mostrados en la Fig. 46. Además, las Figs. 49A y 49B son diagramas para explicar el funcionamiento de dos secuenciadores que hay dentro de un controlador de temporización 460 mostrado en la Fig. 46.

Se ofrecerá una descripción de la operación de generación de la señal moduladora de LD WSP generando la señal de impulso de temporización y la señal de selección de fase a partir de la información generadora de formas de onda de excitación, haciendo referencia a las Figs. 46 a 48, 49A y 49B.

El controlador de temporización 460 mostrado en la Fig. 46 genera las señales de control que son suministradas a diversas partes del generador de señales moduladoras de LD 10 mostrado en la Fig. 40 como se describirá más adelante, basadas en el funcionamiento de los dos secuenciadores mostrados en las Figs. 49A y 49B. Además, el controlador de temporización 460 genera el tiempo de referencia del tren de impulsos de la señal moduladora de LD WSP que se obtiene retardando la señal retardada de datos de grabación dWdata un tiempo predeterminado Δ (unidades de PCK).

Una unidad de cálculo de temporización 461 calcula el número de etapas de ajuste de anchura de impulsos hasta el siguiente momento de modulación, a partir de la información de temporización suministrada desde la unidad de retención de información generadora de formas de onda de excitación 412, basado en una señal de instrucción de cálculo suministrada desde el controlador de temporización 460. En esta forma de realización, el momento de modulación ascendente y el momento de modulación descendente son procesados independientemente para realizar una operación de circuito de alta velocidad. Por lo tanto, la unidad de cálculo de temporización 461 calcula una siguiente señal de temporización de modulación ascendente NextTiming1 y una siguiente señal de temporización de modulación descendente NextTiming2.

Del número de etapas hasta la siguiente señal de temporización de modulación ascendente NextTiming1 calculada, los 5 bits superiores son suministrados a un contador 463a, y los 3 bits inferiores son suministrados a una unidad (registro) de retención de señales de selección de fase 464a como una señal de selección de fase. En este caso, se supone por conveniencia que el número de etapas de ajuste de anchura de impulso está descrito por 8 bits. Igualmente, del número de etapas hasta la siguiente señal de modulación descendente NextTiming2, los 5 bits superiores se suministran a un contador 463a, y los 3 bits inferiores se suministran a una unidad (registro) de retención de señales de selección de fase 464b como una señal de selección de fase.

Además, la unidad de cálculo de temporización 462 calcula los momentos de modulación ascendente y descendente de impulsos (i) y (ii) de la señal moduladora de LD WSP mostrada en la Fig. 47, y suministra una señal de temporización de modulación ascendente NextTiming3 y una señal de temporización de modulación descendente NextTiming4 a contadores 463c y 463d y unidades (registros) de retención de señales de selección de fase 464c y 464d.

El controlador de temporización 460 también genera un segundo tiempo de referencia que está retardado ($n - 3$) relojes de canal y el tiempo predeterminado Δ respecto a la señal retardada de datos de grabación dWdata, donde n indica la longitud de la marca de la señal retardada de datos de grabación dWdata. Las señales de temporización de modulación NextTiming3 y NextTiming4 se generan con referencia a este segundo tiempo de referencia.

ES 2 290 251 T3

Los contadores 463a a 463d cuentan el tiempo hasta el siguiente momento de modulación, basado en la señal de reloj PCK. Los contadores 463a a 463d introducen el número de etapas hasta los siguientes momentos de modulación calculados por las unidades de cálculo de temporización 461 y 462, en respuesta a una señal de carga load1 o load2 mostrada en la Fig. 47 que es suministrado desde el controlador de temporización 460, y cuenta hacia atrás en respuesta a la señal de reloj PCK. Los contadores 463a, 463c, 463b y 463d producen respectivamente señales de impulsos de activación Fset y Rset y señales de impulsos de puesta a cero Frst y Rrst mostradas en la Fig. 47 cuando el valor contado se hace cero. Las señales de impulsos de activación Fset y Rset y las señales de impulsos de puesta a cero Frst y Rrst se denominarán señales de impulsos de temporización.

Las unidades de retención de señales de selección de fase 464a a 464d retienen respectivamente y producen para la siguiente etapa señales de selección de fase ckph1 a ckph4. Los momentos de retención de las unidades de retención de señales de selección de fase 464a a 464d se determinan basados en las señales suministradas desde el controlador de temporización 460.

Un controlador de señales de impulsos de temporización 465 genera señales de activación/puesta a cero respecto a biestables 467a a 467d a partir de las señales de impulsos de temporización Fset, Rset, Frst y Rrst suministradas desde los contadores 463a a 463d. Además, el controlador de señales de impulsos de temporización 465 suministra las señales de selección de fase ckph1 a ckph4 suministradas desde las unidades de retención de señales de selección de fase 464a a 464d a selectores de reloj 466a a 466d.

El biestable 467a establece una señal de salida q_A mostrada en la Fig. 48 como un nivel alto en respuesta a la señal de impulso de activación Fset (o Rset). En este estado, la señal de temporización de modulación ascendente se determina mediante una de las señales de reloj CK0 a CK7 que es seleccionada por el selector de reloj 466a dependiendo de la señal de selección de fase ckphA mostrada en la Fig. 48.

Por ejemplo, la Fig. 48 muestra una parte (P) de la Fig. 47 sobre una base de tiempo ampliada, y en la Fig. 48 se selecciona el reloj CK2.

Por otra parte, el biestable 467b establece una señal de salida q_B mostrada en la Fig. 48 como un nivel bajo en respuesta a la señal de impulso de puesta a cero Frst (o Rrst). En este estado, la señal de temporización de modulación descendente se determina mediante una de las señales de reloj CK0 a CK7 que es seleccionada por el selector de reloj 466b dependiendo de la señal de selección de fase ckphB mostrada en la Fig. 48. La señal moduladora de LD WSP se genera obteniendo un producto lógico de las señales de salida q_A y q_B.

La señal de impulso de puesta a cero Rst_A del biestable 467a y la señal de impulso de activación Set_B del biestable 467b se generan dependiendo de la señal de impulso de activación Fset (o Rset) y la señal de impulso de puesta a cero Rrst (o Rrst).

Igualmente, la señal moduladora de LD se genera mediante los biestables 467c y 467d y los selectores de reloj 466c y 466d. Para realizar una operación de circuito de alta velocidad, las partes (I) y (II) rodeadas por las líneas de puntos y rayas en la Fig. 46 funcionan alternativamente, y finalmente se obtiene una suma lógica para generar la señal moduladora de LD WSP.

El controlador de señales de impulsos de temporización 465 también tiene una función de distribuir las señales de temporización Fset, Rset, Frst y Rrst y las señales de selección de fase ckph1 a ckph4.

Un circuito lógico 468 obtiene el producto lógico de las señales de salida q_A y q_B, obtiene un producto lógico de las señales de salida q_C y q_D, y obtiene la suma lógica de los dos productos lógicos para generar la señal moduladora de LD WSP.

Las Figs. 49A y 49B son respectivamente diagramas de transición de estado de dos secuenciadores Seq.1 y Seq.2 provistos dentro del controlador de temporización 460 mostrado en la Fig. 46. Diversas partes del generador de señales moduladoras de LD 10 mostrado en la Fig. 40 son controladas por los dos secuenciadores Seq.1 y Seq.2.

A continuación, se ofrecerá una descripción de las condiciones de transición de los dos secuenciadores Seq.1 y Seq.2 mostrados en las Figs. 49A y 49B, haciendo referencia a las Figs. 47 y 48 que muestran un ejemplo de las transiciones de estado.

(a) Secuenciador Seq.1

Estado Inactivo: Este estado Inactivo es un estado inicial. Se realiza una transición a un estado SP en respuesta a un flanco ascendente de la señal retardada de datos de grabación dWdata.

Estado SP: Se realiza una transición hasta un siguiente estado en respuesta a la señal de carga load1 emitida en el tiempo de referencia. Si no, el estado permanece en el estado SP. En este estado, el siguiente estado al que se realiza la transición difiere dependiendo de la información generadora de formas de onda de excitación (TSMS y TMS). En otras palabras, se realiza la transición a un estado SMP si $TSMS \neq 0$, a un estado MP si $TSMS = 0$ y $TMS \neq 0$, y a una etapa LP si es de otro modo (es decir, $TSMS = 0$ y $TMS = 0$).

ES 2 290 251 T3

Estado SMP: Se realiza una transición a un siguiente estado en respuesta a la señal de carga load1 que es emitida simultáneamente como la señal de impulso de puesta a cero Frst. Si no, el estado permanece en el estado SMP. En este estado, el siguiente estado al que se realiza la transición difiere dependiendo de la información generadora de formas de onda de excitación (TMS). En otras palabras, se realiza la transición al estado MP si $TMS \neq 0$, y al estado LP si $TMS = 0$.

Estado MP: Se realiza una transición al estado LP en respuesta a la señal de carga load1 que es emitida simultáneamente como la señal de impulso de puesta a cero Frst. Sin embargo, en este estado se mantiene el número de repeticiones de MP especificado por NMP. La Fig. 47 muestra un caso en el que $NMP=2$.

Estado LP: Se realiza una transición a un estado Espera en respuesta a la señal de impulso de puesta a cero Frst.

Estado Espera: Este estado Espera es un estado de espera cuando diversas partes son controladas por el secuenciador Seq.2. Se realiza una transición al estado Inactivo después de que el secuenciador Seq.2 realiza una transición al estado inicial.

(b) Secuenciador Seq.2

Estado Inactivo: Este estado Inactivo es un estado inicial. Se realiza una transición a un siguiente estado en respuesta a un flanco ascendente de la señal retardada de datos de grabación dWdata. Se produce una señal de espera durante un tiempo $(n - 3)T$ desde el flanco ascendente de la señal retardada de datos de grabación dWdata, donde n indica la longitud de la marca y T indica el periodo de reloj de canal, y en esta caso se realiza una transición al estado Espera. Por otra parte, cuando $N = 3$ y no se produce señal de espera, se realiza la transición al estado LMP.

Estado Espera: Este estado Espera se mantiene mientras se produce la señal de espera. Se realiza una transición al estado LMP en respuesta a una cancelación de la señal de espera.

Estado LMP: Se realiza una transición a un estado EP en respuesta a una señal de carga load2 que es emitida después del tiempo predeterminado Δ desde la cancelación de la señal de espera.

Estado EP: Se realiza una transición a un estado Fin en respuesta a la señal de carga load2 que es emitida simultáneamente como la señal de impulso de puesta a cero Rrst.

A continuación, se ofrecerá una descripción de las siguientes fórmulas (15) a (18) que se usan para calcular los momentos para cada estado de los secuenciadores Seq.1 y Seq.2 en las unidades de cálculo de temporización 461 y 462.

Unidad de cálculo de temporización 461

$$\begin{array}{ll}
 \text{NextTiming1} = \text{TSS} & \text{@Inactivo o SP} \\
 \text{TSMs} + \text{ckph2} & \text{@SMP} \\
 \text{TMS} + \text{ckph2} & \text{@MP} \\
 & \text{--- (15)} \\
 \text{NextTiming2} = \text{TSS} + \text{TSP} & \text{@Inactivo o SP} \\
 \text{TSMs} + \text{TSMP} + \text{ckph2} & \text{@SMP} \\
 \text{TMS} + \text{TMP} + \text{ckph2} & \text{@MP} \\
 & \text{--- (16)}
 \end{array}$$

Unidad de cálculo de temporización 462

$$\begin{array}{ll}
 \text{NextTiming3} = \text{TLMP} & \text{@Inactivo o Espera o LMP} \\
 \text{TES} + \text{ckph4} & \text{@EP} \\
 & \text{--- (17)} \\
 \text{NextTiming4} = \text{TEMP} & \text{@Inactivo o Espera o LMP} \\
 \text{TES} + \text{TEP} + \text{ckph4} & \text{@EP} \\
 \text{TMS} + \text{TMP} + \text{ckph2} & \text{@MP} \\
 & \text{--- (18)}
 \end{array}$$

La Fig. 50 es un gráfico de tiempos que muestra formas de onda de señales para explicar un procedimiento de borrado de señales del controlador de señales de impulsos de temporización 465 mostrado en la Fig. 46.

La generación de la señal de impulso de activación Fset y la señal de impulso de puesta a cero Frst y la generación de la señal de impulso de activación Rset y la señal de impulso de puesta a cero Rrst se llevan a cabo independientemente. Por lo tanto, una señal de impulso WSP_P generada a partir de la señal de impulso de activación Fset y la señal de impulso de puesta a cero Frst y una señal de impulso WSP_R generada a partir de la señal de impulso de activación Rset y la señal de impulso de Rrst pueden superponerse como se muestra en la Fig. 50.

En tal caso, el controlador de señales de impulsos de temporización 465 borra la señal de impulso de puesta a cero Frst y la señal de impulso de activación Rset como se indica por BORRAR en la Fig. 50, y las señales son suministradas a la siguiente etapa de manera que la señal moduladora de LD WSP se genera usando la señal de impulso de activación Fset y la señal de impulso de puesta a cero Rrst.

Por conveniencia, se omite el retardo de cada circuito en la descripción ofrecida anteriormente, para simplificar la descripción. Sin embargo, en los circuitos reales, se inserta un circuito de retención sensible a la señal de reloj PCK respecto a cada línea de señal, causando así un retardo que asciende a varios ciclos de reloj (impulsos) de la señal de reloj PCK.

Por consiguiente, la señal moduladora de LD WSP que se produce, es decir, la forma de onda óptica, es retardada varios relojes (Δ') de la señal de reloj PCK, y retardada un total de $\Delta + \Delta'$ respecto a la señal retardada de datos de grabación dWdata que está sincronizada a la señal de reloj de canal de grabación CKch.

Como se describió anteriormente, es posible establecer el coeficiente multiplicador de frecuencia de la señal de reloj PCK respecto a la señal de reloj de grabación CKch. Por esta razón, cuando se varía el coeficiente multiplicador de frecuencia en el momento de escritura o reescritura adicional, las marcas de grabación se desplazan respecto a la señal de reloj de canal de grabación CKch. Por lo tanto, en tal caso, el tiempo de retardo Δ usada para generar el tiempo de referencia puede establecerse dependiendo del coeficiente multiplicador de frecuencia respecto a la señal de reloj PCK.

Por ejemplo, si $\Delta' = 3\text{PCK}$ y $\Delta + \Delta' = 2\text{CKch}$, el tiempo de retardo Δ se establece como $\Delta = 1\text{PCK}$ cuando el coeficiente multiplicador de frecuencia es 2 ($1\text{CKch} = 2\text{PCK}$), y se establece como $\Delta = 5\text{PCK}$ cuando el coeficiente multiplicador de frecuencia es 4.

Además, el generador de señales de temporización 413 también incluye un generador de impulsos de temporización de STEN 470 mostrado en la Fig. 46 para generar una señal de temporización de modulación para generar la señal de estado STEN.

Además, para controlar el nivel de irradiación de la fuente de luz LD que es excitada por el controlador de corriente de polarización 127 y el controlador de eficiencia cuántica diferencial 128 mostrados en la Fig. 29, se insertan impulsos que indican la temporización de muestreo dentro de la señal moduladora de LD WSP para generar las diversas señales de muestreo como las señales de muestreo ApcSmp, EtaSmp. Por ejemplo, en las formas de onda de señales mostradas en las Figs. 30 y 39, tales impulsos son insertados desde el momento t11 hasta el momento t12, desde el momento t13 hasta el momento t14, y desde el momento t15 hasta el momento t16.

Un generador de impulsos de temporización de APC 471 mostrado en la Fig. 47 genera la señal de temporización de modulación para este propósito. La señal de temporización de modulación procedente del generador de impulsos de temporización de APC 471 es suministrada al controlador de señales de impulsos de temporización 465, para generar la señal moduladora de LD WSP de igual modo que como se describió anteriormente. La señal de temporización de modulación puede ser generada por el generador de impulsos de temporización de APC 471 basada en la señal de control procedente del controlador de temporización 460.

Insertando los impulsos que indican la temporización de muestreo dentro de la señal moduladora de LD WSP de esta manera, es posible ordenar la temporización de muestreo sin tener que proveer además líneas de señales para el mismo, y puede reducirse el número de líneas de señales para transmitir señales en el FPC.

La Fig. 51 es un gráfico de tiempos que muestra formas de onda de señales para explicar la generación de una señal de impulso de temporización de STEN mediante el generador de impulsos de temporización de STEN 470 y la generación de una señal de impulso de temporización de APC mediante el generador de impulsos de temporización de APC 471.

Generador de impulsos de temporización de APC

El controlador de temporización 460 produce simultáneamente una señal de comienzo de recuento de APC como una segunda señal de impulso de puesta a cero Rrst. Un contador interno del generador de impulsos de temporización de APC 471 cuenta un valor predeterminado APCS (unidades de PCK) en respuesta a la señal de comienzo de recuento de APC, y produce una señal de impulso APCSet mostrada en la Fig. 51 después de que se cuente el valor predeterminado APCS. Además, se produce una señal de impulso APCRst mostrada en la Fig. 51 un tiempo predeterminado (por ejemplo, 1 PCK) después de la señal de impulso APCSet.

En el momento de la detección de η , una señal EtaDetOn adquiere un nivel alto, y esta señal de nivel alto EtaDetOn es suministrada al generador de impulsos de temporización de APC 471. El contador interno del generador de impulsos de temporización de APC 471 cuenta continuamente valores predeterminados EtaS y EtaC, y produce la señal de impulso APCSet cuando se cuentan los valores predeterminados EtaS y EtaC. La señal de impulso APCRst se produce un tiempo predeterminado (por ejemplo, 1 PCK) después de la señal de impulso APCSet, de igual modo que como se describió anteriormente.

La señal EtaDetOn adquiere el nivel alto cuando existe una instrucción de detección de η que se produce desde el controlador 19, mostrado en la Fig. 4, a intervalos predeterminados y la longitud del espacio es mayor o igual que un valor predeterminado EtaLen. Esta señal EtaDetOn borra automáticamente la instrucción de detección de η después del procedimiento de generación de señales de impulsos de temporización.

Por otra parte, cuando la señal EtaDetOn tiene un nivel bajo, la señal de impulso APCSet y la señal de impulso APCRst dentro de una parte rodeada por una línea continua (D) en la Fig. 51 no son generadas, y los impulsos indicados por (B) y (C) en la Fig. 51 no aparecen en la señal moduladora de LD WSP.

Generador de impulsos de temporización de STEN

Como se describió anteriormente, esta forma de realización varía la forma de onda óptica variando el momento de modulación ascendente de la señal de estado STEN.

Las formas de onda de señales mostradas en la Fig. 30 corresponden a un modo de LP (LPMode), y las formas de onda de señales mostradas en la Fig. 39 corresponden a un modo EP (EPMode). A continuación se ofrecerá una descripción de la generación de la señal de impulso de temporización de STEN en cada uno de los modos de LP y EP.

Como se muestra en la Fig. 51, una señal de impulso STENRst se produce simultáneamente como la señal de impulso de activación Rset como se indica por (X1) en la Fig. 51 cuando Seq.2 = EP, durante el modo de EP. La señal de impulso STENRst se produce simultáneamente como la señal de impulso de activación Fset como se indica por (X2) en la Fig. 51 cuando Seq.1 = LP, durante el modo de LP.

El momento de salida de la señal de impulso STENSet varía dependiendo de la señal EtaDetOn, como se muestra en la Fig. 51.

Además, de igual modo que la temporización de muestreo, es posible transferir los comandos y similares sin proveer adicionalmente líneas de señales para los mismos.

Generador de señales de estado

El generador de señales de estado 415 mostrado en la Fig. 40 genera la señal de estado STEN a partir de la señal de temporización de STEN que es la señal de temporización de modulación generada a partir de la información generadora de formas de onda de excitación (información de temporización) en el generador de señales de temporización 413.

La estructura interna del generador de señales de estado 415 puede ser similar a la que hay dentro de la parte indicada por la línea de puntos y rayas (I) en la Fig. 46. La generación de la señal de estado STEN no requiere una operación de alta velocidad como en el caso de la señal moduladora de LD WSP y, por tanto, es innecesario utilizar la operación alternativa de las partes indicadas por las líneas de puntos y rayas (I) y (II) en la Fig. 46.

Además, la exactitud requerida de las posiciones de los flancos de la señal de estado STEN no es tan alta comparada con la requerida para la señal moduladora de LD. Por esta razón, es innecesario usar los 3 bits de la señal de selección de fase, y es posible usar de manera fija una de las señales de reloj CK0 a CK7 o reducir el número de bits de la señal de selección de fase usada.

Generador de comandos de estado

El generador de comandos de estado 416 genera la señal de comando STCMD a partir de la información generadora de formas de onda de excitación (información de comando).

Como se describió anteriormente, la señal de comando STCMD es introducida por el decodificador de comandos 122 mostrado en la Fig. 29 en respuesta tanto a los flancos ascendentes como descendentes de la señal de estado STEN. Por consiguiente, la temporización de cambio de datos de la señal de comando STCMD sólo tiene que asegurar un tiempo de entrada suficientemente largo antes y después de los flancos de la señal de estado STEN.

En este caso particular, el tiempo de referencia y el tiempo de comienzo de recuento de APC se usan como los momentos de conmutación, y la información de comando suministrada es suministrada sucesivamente al circuito integrado de excitación de LD 3.

Generador de señales de muestreo

El generador de señales de muestreo 417 genera la señal de muestreo para el control de APC según el sistema de muestreo y retención, basada en la señal de datos de grabación Wdata. Como la forma de onda de emisión de luz de la fuente de luz LD está retardada respecto a la señal de datos de grabación Wdata una cantidad que corresponde al retardo en el detector de longitud de recorrido 411, la señal de muestreo se genera dependiendo de la forma de onda de emisión de luz.

Pero como se describió anteriormente, la señal de muestreo no se usa si el control de APC se lleva a cabo en la disposición mostrada en la Fig. 29.

Detector de errores y procesador de errores

Cuando se almacenan datos incorrectos como la información generadora de formas de onda de excitación debido a un accidente, o la combinación de la información generadora de formas de onda de excitación es incorrecta, la señal moduladora de LD WSP y la señal de estado STEN ya no pueden usarse para generar las señales de impulsos en los momentos deseados. Como resultado, no puede obtenerse una forma de onda óptica deseada en el circuito integrado de excitación de LD 3, y existe una posibilidad de que se grabe una información errónea sobre el medio de grabación de información.

Por otra parte, el error puede propagarse a la siguiente marca de grabación y a las posteriores. Además, la fuente de luz LD puede resultar dañada o destruida debido a la emisión continua de luz a una alta potencia.

La Fig. 52 es un diagrama de bloques de sistema que muestra la estructura del generador de señales moduladoras de LD 10 que está provisto adicionalmente de un medio (o sección) detector de errores y un medio (o sección) procesador de errores. En la Fig. 52, aquellas partes que son las mismas que las partes correspondientes en la Fig. 40 se designan por los mismos números de referencia, y se omitirá una descripción de las mismas.

En la Fig. 52, un detector de errores 480 detecta la generación de un error basado en los estados de los secuenciadores Seq.1 y Seq.2 en el controlador de temporización 460 dentro del generador de señales de temporización 413 y la señal retardada de datos de grabación dWdata. Por ejemplo, el detector de errores 480 produce una señal de generación de error que indica la generación del error cuando la señal retardada de datos de grabación dWdata se convierte en un espacio y los secuenciadores Seq.1 y Seq.2 no retornan al estado Inactivo. Además, también es posible evaluar el error mediante cálculo basado en la información generadora de formas de onda de excitación (información de temporización). El detector de errores 480 funciona como un medio (o sección) detector de errores.

Un procesador de errores 481 ordena el retorno del secuenciador 121 al estado inicial y la detención del suministro de la señal de temporización de modulación al generador de señales de temporización 413, en respuesta a la señal de generación de error. Para generar la señal moduladora de LD WSP y la señal de estado STEN para poner a cero el secuenciador 121 dentro del circuito integrado de excitación de LD 3, el procesador de errores 481 también suministra un impulso de proceso de error (o impulso de corrección de estado) al generador de señales moduladoras 414 y al generador de señales de estado 415, para insertar el impulso de corrección de estado en la señal moduladora y la señal de transición de estado y realizar una transición de estado a un estado predeterminado. El procesador de errores 481 funciona como un medio (o sección) procesador de errores.

La corrección de la información generadora de formas de onda de excitación (información de temporización) puede ser ordenada suministrando nuevamente la señal de generación de error al controlador 19 mostrado en la Fig. 4 directamente o por medio del controlador 418. En este caso, es posible impedir la propagación del error, e impedir la grabación continua de los datos erróneos.

Un segundo detector de errores 482 indicado por líneas mostradas como transparencia en la Fig. 52 muestra otra forma de realización de la detección de errores. En este caso, está provisto un secuenciador similar al secuenciador 121 e introducido con la señal moduladora de LD WSP y la señal de estado STEN para desarrollar una pseudo-monitorización del estado de nivel de irradiación en el circuito integrado de excitación de LD 3. Como resultado, es posible detectar la generación del error y lleva a cabo el procesamiento del error de igual modo que el caso descrito anteriormente. En este caso, el segundo detector de errores 482 funciona como un medio (o sección) detector de errores.

Nueva forma de realización de la señal de comando y el decodificador de comandos

La Fig. 53 es un diagrama de bloques de sistema que muestra otra forma de realización de la estructura del generador de comandos de estado y el decodificador de comandos para sustituir al generador de comandos de estado 416 y al decodificador de comandos 122. La Fig. 54 es un gráfico de tiempos que muestra formas de onda de señales en diversas partes del generador de comandos de estado y el decodificador de comandos mostrados en la Fig. 53.

Como se muestra en la Fig. 53, un generador de comandos de estado 490 produce la señal de comando STCMD en sincronismo con la señal moduladora de LD WSP, basada en la señal de temporización de modulación. Un deco-

ES 2 290 251 T3

dificador de comandos 491 convierte la señal moduladora de LD WSP y la señal de comando STCMD en la señal de control de modo SeqMode que especifica el nivel de irradiación y el modo de irradiación de la fuente de luz LD.

5 Según esta otra forma de realización de la estructura, es posible reducir el número de líneas de señales de la señal de comando STCMD.

Además, la presente invención no está limitada a estas formas de realización, sino que puede realizarse diversas variaciones y modificaciones sin apartarse del ámbito de la presente invención.

10

15

20

25

30

35

40

45

50

55

60

65

REIVINDICACIONES

1. Una unidad de excitación de fuente de luz que comprende:

una sección generadora de señales moduladoras (23, 42) adaptada para generar una pluralidad de señales moduladoras basadas en información generadora de formas de onda de excitación de una fuente de luz;

una sección de selección de fuentes de corriente (28, 29) adaptada para seleccionar una o una pluralidad de corrientes producidas desde una pluralidad de fuentes de corriente basadas en la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23);

una sección de excitación de fuentes de luz (30, 31, 32) adaptada para generar una corriente que tiene múltiples niveles basada en la corriente o la pluralidad de corrientes seleccionadas por dicha sección de selección de fuentes de corriente (28, 29), y para suministrar la corriente generada a la fuente de luz para excitar la fuente de luz de manera que se genera luz en múltiples niveles desde la fuente de luz; estando **caracterizada** la unidad de excitación de fuentes de luz porque además comprende

una sección de anulación (24, 41, 42) adaptada para sumar una cantidad de error de señal que elimina diferencias en las cantidades de retardos de señal generados entre dicha sección generadora de señales moduladoras y dicha sección de excitación de fuentes de luz (30, 31, 32) en una etapa anterior a dicha sección de selección de fuentes de corriente (28, 29).

2. Una unidad de excitación de fuentes de luz según la Reivindicación 1 que además comprende:

una sección de retención de información generadora de formas de onda de excitación (22) adaptada para retener información generadora de formas de onda de excitación basada en una forma de onda de excitación de una fuente de luz;

y en la que la sección generadora de señales moduladoras (23) está adaptada para generar la pluralidad de señales moduladoras para seleccionar la corriente o la pluralidad de corrientes producidas desde la pluralidad de fuentes de corriente basadas en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (22); y

la sección de anulación (24) está adaptada para retardar, en una cantidad predeterminada, cada una de la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23), para no retardar un momento de selección de la corriente o la pluralidad de corrientes por la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23).

3. Una unidad de excitación de fuentes de luz según la Reivindicación 1 que además comprende:

una sección de retención de información generadora de formas de onda de excitación (41) adaptada para retener información generadora de formas de onda de excitación basada en una forma de onda de excitación de una fuente de luz; y en la que

la sección generadora de señales moduladoras (42) está adaptada para generar la pluralidad de señales moduladoras para seleccionar la corriente o una pluralidad de corrientes producidas desde la pluralidad de fuentes de corriente basadas en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (41); y

la sección de anulación (41, 42) está adaptada para retardar, en una cantidad predeterminada, el momento de generación de cada una de la pluralidad de señales moduladoras en dicha sección generadora de señales moduladoras, para no retardar el momento de selección de la corriente o la pluralidad de corrientes por la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23).

4. Una unidad de excitación de fuentes de luz según la Reivindicación 3, que además comprende:

una sección de modificación de información generadora de formas de onda de excitación (19) adaptada para modificar la información generadora de formas de onda de excitación que es retenida en dicha sección de retención de información generadora de formas de onda de excitación (22).

5. Una unidad de excitación de fuentes de luz según la Reivindicación 2 ó 3 que comprende:

una sección generadora de señales de selección de corriente (52) adaptada para generar una pluralidad de señales de selección para seleccionar corrientes de múltiples niveles que han de ser producidas desde la pluralidad de fuentes de corriente basadas en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (22); y

una sección de control (51) adaptada para llevar a cabo un control de manera que, durante un tiempo predeterminado en el que cambia una señal arbitraria de la pluralidad de señales de selección generadas por dicha sección generadora de señales de selección de corriente (52), una componente de corriente que corresponde a la señal de selección arbitraria y suministrada a la fuente de luz permanece sin cambiar.

6. Una unidad de excitación de fuentes de luz según la Reivindicación 2 ó 3 en la que:

la sección generadora de señales moduladoras (23) está adaptada para generar una señal moduladora para seleccionar una de las corrientes producidas desde la primera y segunda fuentes de corriente basada en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (22); comprendiendo la unidad de excitación de fuentes de luz:

una sección generadora de señales de selección de corriente (52) adaptada para generar una primera señal de selección para seleccionar una corriente de múltiples niveles que ha de ser producida desde una primera fuente de corriente en sincronismo con uno de los flancos ascendente y descendente de la señal moduladora generada por dicha sección generadora de señales moduladoras (23), y una segunda señal de selección para seleccionar una corriente de múltiples niveles que ha de ser producida desde la segunda fuente de corriente en sincronismo con otro de los flancos ascendente y descendente de la señal moduladora generada por dicha sección generadora de señales moduladoras (23), basadas en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (22);

una sección de control (51) adaptada para llevar a cabo un control de manera que la corriente producida desde la primera fuente de corriente sensible a la primera señal de selección es suministrada a la fuente de luz cuando la señal moduladora generada por dicha sección generadora de señales moduladoras (23) tiene un primer nivel lógico, y la corriente producida desde la segunda fuente de corriente sensible a la segunda señal de selección es suministrada a la fuente de luz cuando la señal moduladora generada por dicha sección generadora de señales moduladoras (23) tiene un segundo nivel lógico diferente del primer nivel lógico.

7. Una unidad de excitación de fuentes de luz según la Reivindicación 2 ó 3, en la que:

la sección generadora de señales moduladoras (23) está adaptada para generar una señal moduladora para seleccionar una corriente de múltiples niveles que ha de ser producida desde una fuente de corriente basada en la información generadora de formas de onda de excitación retenida en dicha sección de retención de información generadora de formas de onda de excitación (22);

la sección de excitación de fuentes de luz (30, 31, 32) está adaptada para suministrar la corriente de múltiples niveles seleccionada por la señal moduladora generada por dicha sección generadora de señales moduladoras (23) para excitar la fuente de luz de manera que se genera luz en múltiples niveles desde la fuente de luz; comprendiendo la unidad de excitación de fuentes de luz:

una sección de control (51) está adaptada para llevar a cabo un control para retener la corriente suministrada a la fuente de luz durante un tiempo predeterminado desde un flanco de la señal moduladora generada por dicha sección generadora de señales moduladoras (23) basado en la información generadora de formas de onda de excitación.

8. Una unidad de excitación de fuentes de luz según la Reivindicación 2 ó 3, en la que:

la unidad de excitación de fuentes de luz comprende:

una sección de compensación (71) adaptada para llevar a cabo una compensación restando una cantidad excesiva o sumando una cantidad que falta de la corriente de múltiples niveles generada por dicha sección de excitación de fuentes de luz (30, 31, 32) basada en diferencias entre tiempos de retardo de la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23).

9. Una unidad de excitación de fuentes de luz según la Reivindicación 2 ó 3, en la que:

la unidad de excitación de fuentes de luz comprende:

una sección de compensación (71) adaptada para llevar a cabo una compensación restando una cantidad excesiva o sumando una cantidad que falta de la corriente de múltiples niveles generada por dicha sección de excitación de fuentes de luz (30, 31, 32), basada en diferencias entre tiempos de retardo de la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23) y la corriente o la pluralidad de corrientes seleccionadas por la pluralidad de señales moduladoras generadas por dicha sección generadora de señales moduladoras (23).

10. Una unidad de excitación de fuentes de luz según la Reivindicación 8 ó 9, que además comprende:

una sección adaptada para establecer la cantidad excesiva o la cantidad que falta para dicha sección de compensación (71) dependiendo de una combinación de cambios en la pluralidad de señales moduladoras.

ES 2 290 251 T3

11. Una unidad de excitación de fuentes de luz según una cualquiera de las Reivindicaciones 2, 3, 5, 6, 8 y 9, en la que:

dicha sección de excitación de fuentes de luz (30, 31, 32) está provista de un primer circuito integrado;

dicha sección de retención de información generadora de formas de onda de excitación (22) y dicha sección generadora de señales moduladoras (23) están provistas en un segundo circuito integrado; y

dichos primer y segundo circuitos integrados están montados dentro de un único paquete.

12. Un aparato de almacenamiento óptico que comprende:

una fuente de luz que irradia luz sobre un medio de grabación de información para grabar información en y/o reproducir información del medio de grabación de información; y

una unidad de excitación de fuentes de luz según una cualquiera de las Reivindicaciones 1 a 11 que puede funcionar para excitar la fuente de luz.

FIG.1




FIG.2




FIG.3




FIG.4




FIG.5





FIG.6






FIG.8






FIG.9








FIG.12




FIG.13




FIG.14





FIG.15







FIG.17







FIG. 18

FIG.19







FIG.21






FIG.23





FIG.24






FIG.26




FIG.27




FIG.28





FIG. 29






FIG.31





FIG.32



Máquina de estado

FIG.33






FIG.34








FIG.37





FIG.38






FIG. 40






FIG.41








FIG.44

TSS:	(3/4/5/6+ Espacio)		(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)	20
TSP:	(3/4/5/6+ Espacio)		(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)	20
TSMS:				1
TSMP:				1
TMS:			(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)	5
TMP:			(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)	5
NMP:			(3/4/5/6/7/8/9/10/11/14 Marca)	10
TLMP:	(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)		(3/4/5/6 + Espacio)	20
TEMP:	(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)		(3/4/5/6 + Espacio)	20
TES:	(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)		(3/4/5/6 + Espacio)	20
TEP:	(3/4/[5, 7, 9, 11]/[6, 8, 10, 14] Marca)		(3/4 + Espacio)	8
PSP:	(3/4/5/6+ Espacio)		(3/4/5/[6, 8, 10, 14]/[7, 9, 11] Marca)	20
PEP:	(3/4/[5, 7, 9, 11]/[6, 8, 10, 14] Marca)		(3/4+ Espacio)	8

FIG.45






FIG.46








FIG.49A






FIG.49B



Sec. 2






FIG.52




FIG.53

