

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4057585号
(P4057585)

(45) 発行日 平成20年3月5日(2008.3.5)

(24) 登録日 平成19年12月21日(2007.12.21)

(51) Int.Cl.

H03M 7/32 (2006.01)

F I

H03M 7/32

請求項の数 15 (全 18 頁)

(21) 出願番号 特願2004-519530 (P2004-519530)
 (86) (22) 出願日 平成15年4月16日(2003.4.16)
 (65) 公表番号 特表2005-532732 (P2005-532732A)
 (43) 公表日 平成17年10月27日(2005.10.27)
 (86) 国際出願番号 PCT/US2003/011777
 (87) 国際公開番号 W02004/006440
 (87) 国際公開日 平成16年1月15日(2004.1.15)
 審査請求日 平成17年6月1日(2005.6.1)
 (31) 優先権主張番号 10/191,016
 (32) 優先日 平成14年7月8日(2002.7.8)
 (33) 優先権主張国 米国 (US)

(73) 特許権者 595158337
 シーラス ロジック, インコーポレイテッド
 Cirrus Logic, Inc.
 アメリカ合衆国 テキサス 78746,
 オースティン, ビアフォーチュナ 2
 901
 (74) 代理人 100078282
 弁理士 山本 秀策
 (74) 代理人 100062409
 弁理士 安村 高明
 (74) 代理人 100113413
 弁理士 森下 夏樹

最終頁に続く

(54) 【発明の名称】 デルタ・シグマ変調回路、およびデルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法

(57) 【特許請求の範囲】

【請求項 1】

ノイズ伝達関数を有するデルタ・シグマ変調器(102)であって、前記ノイズ伝達関数は、変換器出力信号ベースバンドにおけるノイズを減衰させるための第1のノイズ減衰帯域と、少なくとも1つの第2のノイズ減衰帯域とを含む複数のノイズ減衰帯域とを有する、デルタ・シグマ変調器(102)を備え、

前記変調器からの出力信号を複数の中間信号に分割する回路(103)と、

複数のインタリーブされたデジタル・アナログ変換エレメント(106、107)であって、前記複数のインタリーブされたデジタル・アナログ変換エレメント(106、107)のそれぞれは、前記複数の中間信号のうちの対応する1つをデジタル形式からアナログ形式に変換する、複数のインタリーブされたデジタル・アナログ変換エレメント(106、107)と、

前記複数のインタリーブされたデジタル・アナログ変換エレメントからのアナログ出力信号を合計して、変換器出力信号にする加算器(110、112)と、

前記変調器内の回路であって、前記変調器から出力され、かつ、前記複数のインタリーブされたデジタル・アナログ変換エレメントからの複数の出力信号の間のミスマッチによって復調されるノイズを減衰させるように前記変調器の前記第2のノイズ減衰帯域を設定する回路と

を特徴とする、デジタル・アナログ変換器(100)。

【請求項 2】

10

20

前記分割する回路(103)は、n個のインタリーブされた変換エレメントにより、前記出力信号を変換用のn個の中間信号に分割し、前記少なくとも1つの第2のノイズ減衰帯域は、前記変調器の前記ノイズ伝達関数においてn個の減衰帯域を含む、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項3】

前記複数のインタリーブされたデジタル・アナログ変換エレメント(106、107)は、複数のインタリーブされたオペレーティング相において動作する複数のスイッチドキャパシタエレメント(602、603、604、610、611、612)を含む、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項4】

前記複数のインタリーブされたデジタル・アナログ変換エレメント(106、107)は、複数のインタリーブされたオペレーティング相において動作する複数の電流ステアリングエレメント(705)を含む、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項5】

前記第1のノイズ減衰帯域と、前記少なくとも1つの第2のノイズ減衰帯域との間でのノイズ減衰レベルの差分が、前記複数のインタリーブされたデジタル・アナログ変換エレメントからの複数の出力信号の間のミスマッチの度合いの関数として選択される、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項6】

前記デルタ・シグマ変調器(102)は、少なくとも2つのセットの極ゼロ点ペアを生成し、前記少なくとも2つのセットの極ゼロ点ペアのそれぞれは、z平面上において、前記極ゼロ点ペアの数および位置が異なる、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項7】

前記デルタ・シグマ変調器(102)は、フィードフォワードデルタ・シグマ変調器(300)を含み、前記フィードフォワードデルタ・シグマ変調器(300)は、

前記第1の減衰帯域を特徴づける第1の伝達関数を有するフィルタ(302)であって、変調器入力信号を受信し、変調器加算器(305)と、前記加算器の出力部の変調器量子化器(306)とに重み付き入力用の第1の信号を出力するフィルタ(302)と、

前記第2の減衰帯域を特徴づける第2の伝達関数を有するフィルタ(303)であって、前記量子化器(306)の出力部から入力信号を受信し、前記変調器加算器(305)と量子化器(306)とに重み付き入力用の第2の信号を出力するフィルタ(303)とを含む、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項8】

前記デルタ・シグマ変調器(102)は、フィードバックデルタ・シグマ変調器(400)を含み、前記フィードバックデルタ・シグマ変調器(400)は、

前記第1の減衰帯域を特徴づける第1の伝達関数を有するフィルタ(401)であって、前記変調器への入力信号と、変調器量子化器(408)からのフィードバックとを受信し、前記量子化器への入力部の変調器加算器(407)に信号を出力するフィルタ(401)と、

前記第2の減衰帯域を特徴づける第2の伝達関数を有するフィルタ(404)であって、前記量子化器(408)からフィードバックを受信し、前記加算器(407)に信号を出力するフィルタ(404)と

を含む、請求項1に記載のデジタル・アナログ変換器(100)。

【請求項9】

ノイズ伝達関数を有するデルタ・シグマ変調器(102)を含むシステム(100)においてデジタル・アナログ変換を実行する方法であって、前記ノイズ伝達関数は、変換器出力信号ベースバンドにおけるノイズを減衰させるための第1のノイズ減衰帯域と、少なくとも1つの第2のノイズ減衰帯域とを含む複数のノイズ減衰帯域とを有し、

10

20

30

40

50

前記変調器からの出力信号を複数の中間信号に分割することと、
複数のインタリーブされたデジタル・アナログ変換エレメント（１０６、１０７）のうちの対応する１つにおいて、前記複数の中間信号のそれぞれをデジタル形式からアナログ形式に変換することと、

前記複数のインタリーブされたデジタル・アナログ変換エレメントからのアナログ出力信号を合計して、変換器出力信号にすることと

を特徴とし、

前記変調器の前記第２のノイズ減衰帯域は、前記変調器から出力され、かつ、前記複数のインタリーブされたデジタル・アナログ変換エレメントからの複数の出力信号の間のミスマッチによって復調されるノイズを減衰させることを特徴とする、方法。

10

【請求項１０】

前記変調器からの出力信号を分割することは、前記変調器からの前記出力信号をｎ個の中間信号に分割することを包含し、

前記複数の中間信号を変換することは、ｎ個のインタリーブされた変換エレメントを用いてｎ個の中間信号を変換することを包含し、

前記変調器の前記少なくとも１つの第２のノイズ減衰帯域は、前記変調器の前記ノイズ伝達関数においてｎ個の減衰帯域を含む、請求項９に記載の方法。

【請求項１１】

前記複数のインタリーブされたデジタル・アナログ変換エレメントは、複数のインタリーブされたオペレーティング相において動作する複数のスイッチドキャパシタエレメント（６０２、６０３、６０４、６１０、６１１、６１２）を含む、請求項９に記載の方法。

20

【請求項１２】

前記複数のインタリーブされたデジタル・アナログ変換エレメントは、複数のインタリーブされたオペレーティング相において動作する複数の電流ステアリングエレメント（７０５）を含む、請求項９に記載の方法。

【請求項１３】

前記変調器の前記第１のノイズ減衰帯域と、前記少なくとも１つの第２のノイズ減衰帯域との間でのノイズ減衰レベルの差分を前記複数のインタリーブされたデジタル・アナログ変換エレメントからの複数の出力信号の間のミスマッチの度合いの関数として設定することをさらに包含する、請求項９に記載の方法。

30

【請求項１４】

前記デルタ・シグマ変調器は、フィードフォワードトポロジを有する、請求項９に記載の方法。

【請求項１５】

前記デルタ・シグマ変調器は、フィードバックトポロジを有する、請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【０００１】

（発明の背景）

40

（発明の分野）

本発明は一般にデルタ・シグマ変調器に関し、特に、デルタ・シグマ変調回路と、デルタ・シグマ変調回路を用いるマルチノイズ減衰帯域とデータコンバータとを利用する方法とに関する。

【背景技術】

【０００２】

（発明の背景）

デルタ・シグマ変調器は、特に、デジタル・アナログ変換器およびアナログ・デジタル変換器（ＤＡＣおよびＡＤＣ）において有用である。オーバーサンプリングを利用して、デルタ・シグマ変調器は、一般に入力信号帯域幅よりもずっと広いオーバーサンプリング周波

50

数帯域の両端にわたって量子化ノイズパワーの拡散を行う。さらに、デルタ・シグマ変調器は、入力信号用ローパスフィルタとして機能し、ノイズに対してハイパスフィルタとして機能することによりノイズ整形を行う。これによって量子化ノイズパワーのほとんどが信号帯域の中からシフトされる。

【0003】

典型的デルタ・シグマ変調器は、負帰還を用いて入力信号を加算する加算器と、線形フィルタと、量子化器と、量子化器の出力と加算器の反転入力とを結合するフィードバックループとを備える。線形フィルタが単一の積分器または別のフィルタ段を1次変調器内に備えているのに対して、より高次の変調器内のループフィルタは対応する数のカスケード形のフィルタ段を備える。高次の変調器は、低次の量子化ノイズ伝達特性よりも向上した量子化ノイズ伝達特性を有するが、次数が上がるにつれて安定性がより重要な設計要因となる。量子化器は1ビット量子化器またはマルチビット量子化器のいずれであってもよい。

10

【0004】

デルタ・シグマ変調器内に積分段を備えた複数のアプリケーションにおいて、スイッチドキャパシタフィルタ/積分器は有用である。一般に、基本差動スイッチドキャパシタフィルタ積分器は、サンプリング(チャージング)相の最中に、サンプリングキャパシタ上へ入力信号のサンプリングを行う。ADCのフィードバックループでDAC機能を実行するために上記サンプリング相の最中に基準サンプリングキャパシタ上へ基準電圧のサンプリングを行ってもよい。以下のダンプ相の最中に、サンプリングキャパシタ上の電荷は、増幅器フィードバックループ内の演算増幅器と積分器キャパシタの加算ノードへ転送される。演算増幅器は積分器出力を駆動する。

20

【0005】

スイッチドキャパシタフィルタ、および、多相時に動作する電流ステアリングDACなどの同様の回路に関する1つの欠点として非効率であることが挙げられる。スイッチドキャパシタフィルタ積分器の場合、演算増幅器の電流駆動能力は二相設計用のおよそ1/2の時間しか利用されない。すなわち、演算増幅器がダンプ相の最中に電流駆動を行っている間、演算増幅器の電流駆動能力はサンプリング相の最中には一般に利用されない。

【発明の開示】

【発明が解決しようとする課題】

30

【0006】

回路の非効率問題の処理は、特にデルタ・シグマ変調器アプリケーションでは主たる努力事項となる。中でも、回路効率の改善は、ノイズ減衰などの別のパフォーマンスパラメータの妥協を結果としてもたらず場合がある。このため、ノイズパフォーマンスやその他の動作特性を犠牲にしない効率のよい多相フィルタ並びに関連するデルタ・シグマ変調器の設計および構築を行うためのいくつかの改善された技法が求められている。

【課題を解決するための手段】

【0007】

(発明の概要)

本発明の原理は、ノイズ伝達関数内に複数の減衰帯域を持つデルタ・シグマ変調を実行する回路並びに方法で具現化される。1つの特定の実施形態によれば、ノイズ伝達関数における信号ベースバンドでのノイズの減衰を特徴とする第1のセットの極とゼロ点、並びに、ノイズ伝達関数の信号ベースバンドにおけるノイズの減衰を特徴とする少なくとも1つの追加セットの少なくとも1つの極とゼロ点を生成するフィルタシステムを備えたノイズシェーパが開示される。

40

【0008】

デルタ・シグマ変調器のノイズ伝達関数におけるマルチ減衰帯域は著しい利点を実現する。例えば、 z 平面内の単位円周上に画定される n 個の減衰帯域を持つデルタ・シグマ変調器は、出力信号をインタリーブして、 n 個の変換エレメントの中へ入れることを可能にする。マルチ減衰帯域でのノイズの減衰は、この減衰が行われなければ、インタリーブさ

50

れた変換エレメント間のミスマッチにより復調されることになるノイズの最小化を保証するものである。スイッチドキャパシタフィルタDACや加算器の場合、インタリーブされた変換エレメントによって、 n 個の非オーバーラップ相における出力演算増幅器の電流能力の十分な利用が可能となる。電流ステアリングDACなどの電流ステアリング回路では、インタリーブ済みの電流ステアリングエレメントによってさらに平滑な出力信号の生成が行われる。

【0009】

本発明および本発明の利点をさらに完全に理解するために、添付図面と関連して以下説明を行う。

【0010】

10

(発明の詳細な説明)

図面の図1～図8に描かれている実施形態を参照することにより、本発明の原理およびこの原理の利点をもっとも良く理解することができる。図では、同じ参照番号は同じ部品を示すものとする。

【0011】

図1は本発明の原理を説明するのに適したデジタル・アナログ変換器システム100の高レベルの機能ブロック図である。説明の便宜上、コンパクトディスク(CD)やデジタル多用途ディスク(DVD)プレイヤなどのソース101から得られるデジタルオーディオを処理するオーディオ・アプリケーションについて説明する。しかしながら、以下に説明するコンセプトは、広範囲のデジタル・アナログアプリケーション、並びに、アナログ・デジタルアプリケーションで利用することが可能である。

20

【0012】

システム100は、ノイズ伝達関数(NTF)にマルチ減衰帯域を備えたマルチビットノイズシェーパ102に基づくものである。ノイズシェーパ102についてはさらに以下で詳細に論じることにするが、一般的に言えば、NTFには、信号通過帯域でノイズを減衰するための1つの減衰帯域と、ノイズシェーパの出力ストリームを後で分割して奇数および偶数のパリティサンプルに変えることにより、復調されたエレメントのミスマッチノイズを減衰するための別の減衰帯域とが含まれる。

【0013】

奇数および偶数パリティサンプルへの分割はブロック103で行われ、このブロック103によって偶数パリティサンプルは第1のダイナミックエレメントマッチングブロック(DEM0)104へ、また、奇数パリティサンプルは第2のダイナミックエレメントマッチングブロック(DEM1)105へ切り替えられる。DEMブロック104と105から出された出力信号は、DAC108の偶数パリティエレメント106と奇数パリティエレメント107とへそれぞれ渡される。DEMブロック104と105とは、一般に、偶数および奇数のパリティエレメントブロック106と107の個々のエレメント間のノイズシェーパ102から、分割された出力ストリームを分散することにより、ミスマッチノイズを減らすものである。DAC108用の2つの例示構造について以下説明する。一般に、DAC108は、スイッチドキャパシタ設計または電流ステアリング設計のうちのいずれであってもよい。スイッチドキャパシタ設計の場合、偶数および奇数のパリティエレメント106と107は一般にスイッチとサンプリングキャパシタとを備える。電流ステアリング設計の場合、偶数および奇数のパリティエレメント106と107は、一般に、複数のセットの重み付き電流源を備えることになる。

30

40

【0014】

概念的には、相 ϕ 1の間、図1の112で全体が示されているスイッチング回路は、シングルエンド型積分器によって図1に表されている偶数パリティエレメント106から出力段109の加算ノードへ電荷すなわち電流を切り替える。同時に、奇数パリティエレメント107への入力信号はDEM105からの出力信号のサンプリングを行っている。相 ϕ 2の間、上記処理は逆に行われ、偶数パリティエレメント106がDEM104からの出力信号のサンプリングを行い、奇数パリティエレメント107が出力段109の入力部

50

で電荷すなわち電流の加算ノードへのダンピングを行うことになる。

【 0 0 1 5 】

スイッチドキャパシタフィルタ回路などの、多相時に動作している回路が、回路の最大能力まで利用されていないことがしばしば生じる。従来型の差動スイッチドキャパシタフィルタDACの場合について考えることにする。サンプリング相の間、DAC入力部における差分信号は1セットのサンプリングキャパシタ上へサンプルされる。次いで、サンプリングキャパシタ上の電荷は、積分（ダンプ）相の間、演算増幅積分器の差動加算ノードへ転送される。演算増幅器はシステム内の次の回路ブロックへ電流駆動を行う。次のサンプリング相の開始時に、加算ノードはサンプリングキャパシタから減結合される。上記処理が次のサンプルに対して繰り返される。したがって、50%の時間、すなわち積分相時に、演算増幅器はこの増幅器がアクティブになっている間だけ効果的に電流駆動を行っていることになる。

10

【 0 0 1 6 】

複数のセットのDAC素子や別の何らかの技法を交互に利用して、すべての動作相の間、DACオペアンプの電流駆動能力を十分に利用し、それによってシステム全体の効率を上げるようにすることが望ましい。例えば、回路利用の効率を上げる1つの可能な技法として、奇数および偶数のパリティサンプル値のサンプリングを独立に行い、これらのパリティサンプル値を交番位相で積分する技法がある。この場合、DAC演算増幅器の電流駆動はほとんどすべての時間中利用されることになる。しかし、交番形DAC素子の利用によって、一般に別のセットの問題が提示されることになる。

20

【 0 0 1 7 】

1つのアプローチでは、単一のデルタ・シグマ変調器で着信デジタルデータストリームを変調して、変調データを奇数および偶数のパリティサンプルに分割することが可能である。次いで、これらの奇数および偶数のパリティサンプルは、対応する奇数および偶数のセットのDAC素子を介してそれぞれ渡され、その結果生じる奇数および偶数のアナログ信号はDACオペアンプ内の交番位相合計されることになる。単一のデルタ・シグマ変調器を利用することによって、グローバルなノイズ整形を行うことができるという利点があるが、交互の半平面ストリームを処理する2つの別個のセットのDAC素子間での何らかのミスマッチによって、変調器出力ノイズがナイキスト周波数($F_s/2$)で復調されることになる。このミスマッチ・復調ノイズを折り畳んで元の信号ベースバンドにすることが可能である。

30

【 0 0 1 8 】

第2のアプローチとして、奇数および偶数のデータストリームに対して2つの独立したデルタ・シグマ変調器と、個々の変調器の出力部の独立したDAC素子とを利用するアプローチがある。この技法は、DAC素子間の、潜在的ミスマッチにより復調されるノイズ問題を少なくするものである。しかし、個々のデルタ・シグマ変調器が $1/2$ のサンプリングレートでデータ処理を行うため、個々のNTFのグローバルなノイズ整形関数が逆に悪影響を受けることになる。（一般に、個々の変調器を介してサンプルレートを $1/2$ にすることにより、対応する信号帯域での潜在的ノイズ減衰はほぼ $1/2$ になる。）

40

図1のシステムでは、選択されたノイズシェーパー102のNTFは図2Aに図示のように少なくとも2つのノイズ減衰帯域を有する。この構成によって、上述の2つのアプローチのバランスをとるという効果が得られる。低周波数減衰帯域は信号帯域でノイズの減衰を行い、第2の帯域は、非ゼロミスマッチ（不完全なマッチング）を用いて、（交番する）データストリームを別個のセットのDAC素子106と107とに分割することにより、ナイキスト・レート $F_s/2$ で復調できるノイズの減衰を行う。特に、信号帯域での減衰の平均レベル間の差分と、ナイキストでの平均レベル減衰とは、ダイナミックエレメントマッチング後の偶数および奇数のパリティエレメント106と107間のミスマッチの関数となる。さらに多くのミスマッチが出れば、ナイキストでさらに多くの変調器ノイズが復調されることになり、したがって、ナイキストでNTFにおけるより多くの減衰が必要となる。ナイキストで減衰が大きくなる結果、信号帯域の減衰の減少が得られる。（一

50

般に、図 2 A の X 軸より下の面積は X 軸より上の面積に等しくなければならない。) したがって、N T F のグローバルなノイズ整形と、ローカルな減衰レベルとの間でバランスをとる必要がある。1 % のミスマッチの場合、信号帯域とナイキストとにおいてほぼ - 4 0 d B の減衰レベルの差が最適である。

【 0 0 1 9 】

信号帯域での平均減衰レベルと、ナイキストでの平均減衰との間に所定の差分を設けてノイズシェーパ 1 0 2 に N T F を生成するために、 z 平面の左半分と右半分の 2 つの等しくないセットの極を備えた構成を選択することが望ましい。このような 1 つのノイズシェーパを特徴づける極とゼロ点の z 平面でのプロットが図 2 B に示されている。本例では、N T F の低周波数 (信号帯域) ノイズ減衰の形状を画定する第 1 のセットの極ゼロ点ペア 2 0 1 を含む 6 次のノイズシェーパが特徴づけられる。第 2 のセットの極 2 0 2 によってナイキストにおけるノイズ減衰帯域の形状が画定される。極とゼロ点の数は、ナイキスト周波数 ($R e = - 1$, $I m = 0$) の周辺の極ゼロ点ペアの数が D C 点 ($R e = 1$, $I m = 0$) 周辺の極ゼロ点ペアの数より少なければ、実施形態の間で変動するものであってもよい。すなわち、2 つのセットの極ゼロ点ペア 2 0 1 と 2 0 2 とは鏡像ではない。さらに、所望のグローバルで、ローカルなノイズ整形関数に対応して、複数の異なる極ゼロ点の配置が可能である。例えば、交番する非対称極ゼロ点配置は、 $z = - 1$ における単一のゼロ点とユニット回路内の負の実軸上の対応する極、および、単位円内の D C 点と対応する極の辺りのユニット回路上の 2 または 3 以上のゼロ点となる。

【 0 0 2 0 】

図 3 A は、図 2 B の極ゼロ点配置と、図 2 A の対応する N T F とを生成することになる 6 次の重み付きフィードフォワードデルタ・シグマ変調器 3 0 0 の例図である。変調器 3 0 0 は、一般に、入力加算器 3 0 1 と、 $1 / (1 - Z^{-1})$ のレスポンスを持つ 4 つの (4) フィルタ段 3 0 2 a ~ 3 0 2 d、並びに、 $1 / (1 + Z^{-1})$ のレスポンスを持つ各々 2 つの (2) フィルタ段 3 0 3 a と 3 0 3 b を備えたループフィルタを備える。フィードフォワード係数 C_x は、フィードフォワード段 3 0 4 a ~ 3 0 4 d により実装され、フィルタ段 3 0 2 a ~ 3 0 2 d と 3 0 3 a ~ 3 0 3 b の出力部から出力加算器 3 0 5 を駆動する。上記フィードフォワード段は、デジタル実施形態では減衰器、増幅器 (ゲイン段) あるいは乗算器となることができる。変調器 3 0 0 から出る出力信号は、マルチビット量子化器 3 0 6 と遅延エレメント 3 0 9 とにより生成され、入力加算器 3 0 1 の反転入力へフィードバックされる。例示の実施形態は、3 つのフィードバックループ 3 0 7 a ~ 3 0 7 c およびこれらフィードバックループのそれぞれの加算器 3 0 8 a ~ 3 0 8 c を備える。フィードフォワード設計を含むデルタ・シグマ変調トポロジについての一般的解説については、N o r s w o r t h y らの「デルタ・シグマデータコンバータ、理論、設計並びにシミュレーション」(I E E E プレス、1 9 9 6 年) などの文献で知ることができる。(A / D コンバータなどのアナログのアプリケーションの場合、後述するデジタルフィルタ段並びに関連する回路は、上記文献に記載されているこれら回路のアナログ等価物によってほぼ置き換えられる。)

フィルタ段 3 0 2 a ~ 3 0 2 d は、それぞれ、 $1 / (1 - Z^{-1})$ の伝達関数を有し、図 2 B の正の実軸により画定される z 平面の右半分に極とゼロ点 2 0 1 とを生成する。極の実際の所在位置はフィードフォワード係数 $C_1 \sim C_4$ によりセットされる。フィードバックループ 3 0 7 a と 3 0 7 b は、D C 点 ($R e = 1$, $I m = 0$) から単位円 ($z = 1$) に沿って対応するゼロ点を移動させる。同様に、フィルタ段 3 0 3 a と 3 0 3 b は、それぞれ、 $1 / (1 + Z^{-1})$ の伝達関数を有し、フィードフォワード係数 C_5 と C_6 とは、負の実軸により画定される図 2 B の z 平面の左半分に極 2 0 2 を配置する。フィードバックループ 3 0 7 c は、単位円に沿ってナイキストポイント ($R e = - 1$, $I m = 0$) から対応するゼロ点を移動させる。

【 0 0 2 1 】

表 1 は、図 3 A のトポロジを用いて、4 8 k H z の共通入力サンプリングレートでの一般的なオーディオ・アプリケーションデータの 1 セットの係数例を示すものである。これ

らのデータは128倍にアップサンプルされ、その結果ナイキスト周波数 $F_s/2$ はほぼ3.07MHzになる。この結果得られるノイズ伝達関数が図3Bに示されている。図3CはNTFの信号帯域内のノイズ減衰の拡大図であり、図3Dはナイキストでのノイズ減衰の拡大図である。図3B～3Cに示すように、所望の2つの減衰帯域が生成され、この生成によって、量子化器300からのデータは奇数および偶数のストリームに分割されて出力部DAC108への入力が可能となる。

【0022】

【表1】

表 1

係数	48 kHz, 128x オーバーサンプルされたオーディオ信号値
C_1	0.472636
C_2	0.213727
C_3	0.0451561
C_4	0.00529628
C_5	0.249534
C_6	0.0537832

10

z平面の右半分と左半分に非対称の極ゼロ点セットを生成する8次のフィードバックデルタ・シグマ変調器400の例が図4Aに示されている。この場合、各々が伝達関数 $1/(1-Z^{-1})$ を持つ6つのフィルタ段401a～401fと、それぞれのフィードバック係数 $C_1 \sim C_6$ を持つフィードバック加算器402a～402fとによって、正の実軸により画定される右半分-平面に6個の極ゼロ点ペアが生成される。2つのフィードバックループ403aと403bによって、ゼロ点のうちの4つのゼロ点が単位円に沿ってDC($Re=1, Im=0$)点から移される。2つの極ゼロ点ペアが、伝達関数 $1/(1+Z^{-1})$ およびフィードバック加算器405a～405bを個々に備え、それぞれのフィードバック係数 C_7 と C_8 とを持つフィルタ段404aと404bとによってz平面の左半分に画定される。フィードバックループ406はナイキスト点($Re=-1, Im=0$)から2つのゼロ点をシフトする。

20

【0023】

フィルタ段401a～401fと404a～404bとによりそれぞれ形成されるフィルタチェーンからの出力信号は出力加算器407により合計される。量子化器408は本実施形態ではマルチビット変調器出力を生成する。128倍にアップサンプルされた例示の48kHzオーディオ半平面ストリームの係数並びに図4Aのフィードバックトポロジを表2に示す。

【0024】

30

【表 2】

表 2

係数	48 kHz, 128x アップサンプルされたオーディオ信号値
C ₁	1.79268×10^{-6}
C ₂	0.0000567507
C ₃	0.000912029
C ₄	0.00898768
C ₅	0.0646919
C ₆	0.262072
C ₇	0.187477
C ₈	0.46439

10

図 4 B ~ 4 C は、それぞれ、結果として生じる N T F および信号帯域とナイキスト帯域におけるノイズ減衰の拡大図を図示する。

【 0 0 2 5 】

マルチ減衰帯域を持つ N T F を生成する第 3 の代替例として、インタリーブ済みループフィルタ段を備えたデルタ・シグマ変調器がある。1 例として図 5 A に図示の重み付きフィードフォワード変調器 5 0 0 がある。この場合、ナイキストでのローカルなノイズ整形は、スイッチ (“ S W ”) または同様の回路 5 0 2 により時間的にインタリーブされた一対のセットの独立したループフィルタ段 5 0 1 a と 5 0 1 b とにより特徴づけられる。個々のセットの独立したフィルタ段 5 0 1 a と 5 0 1 b が、一対のフィルタ段 5 0 3 a と 5 0 3 b と、ローカルな極をセットするための係数 C₁ と C₂ を持つ対応するフィードフォワード段 5 0 4 a と 5 0 4 b と、(1 つの遅延 Z^{-1} とゲイン g₁ を持つ) フィードバックループ 5 0 5 と、ローカルなゼロ点をセットする加算器 5 0 6 とによって図 5 A に表されている。(個々のセットの 5 0 1 a と 5 0 1 b の構造は単一のフィルタ段 5 0 3 から 3 またはそれ以上のフィルタ段 5 0 3 へ変更してもよく、また、所望の数と位置のローカルな極とゼロ点に応じて 2 以上のフィードバックループを含むようにしてもよい。) 独立したループフィルタ段のセット 5 0 1 a と 5 0 1 b のゲイン段 5 0 4 からの出力信号は対応するセットのスイッチ 5 0 7 a と 5 0 7 b によりインタリーブされて変調器出力部の加算器 5 0 8 の中へ入れられる。

20

30

【 0 0 2 6 】

グローバルな (ベースバンド) ノイズ整形は、1 セットの共有されるループフィルタ段 (本ケースでは、それぞれの係数 C₃ ~ C₅ が出力加算器 5 0 8 に入力される 3 つの積分段 5 0 9 a ~ 5 0 9 c、および、対応するフィードフォワード段 5 1 0 a ~ 5 1 0 c) を特徴とする。段 5 0 1 a と 5 0 1 b の出力信号はスイッチ (“ S W ”) 5 0 2 の中へ送出される。S W 5 0 2 の出力信号は、次いで、第 1 の積分段 5 0 9 a の中へ送出される。グローバルなフィルタ段の数は、N T F 内の所望の数と位置のグローバルな極ゼロ点ペアに応じて実施形態毎に変更してもよい。D C 点 (R e = - 1 , I m = 0) からユニット回路上のグローバルなノイズ整形用ゼロ点を移動させるフィードバックループ 5 1 1 (g₁ のゲインおよび遅延 Z^{-1} の間の) と、加算器 5 1 2 とが図示されている。

40

【 0 0 2 7 】

マルチビット量子化器 5 1 3 と遅延エレメント 5 1 4 とは好適に変調器 5 0 0 の出力信号を生成する。この結果生じる出力信号は変調器の入力加算器 5 1 4 の反転入力へフィードバックされる。

【 0 0 2 8 】

独立したセットのフィルタ段 5 0 1 の間でインタリーブを行うことにより、個々のセット 5 0 1 a または 5 0 1 b は 1 / 2 のサンプリングレートで加算器 5 0 8 の入力に貢

50

献する。この結果、図 5 B に 5 2 0 で一般的に示すように、フィルタセット 5 0 1 a と 5 0 1 b とによりセットされた極とゼロ点はナイキスト ($F_s / 2$) 点 ($Re = -1, Im = 0$) 周辺の左側半平面の中へ移されることになる。すでに説明した実施形態例の場合と同様、好適には右側半平面内の極とゼロ点の数は、右側半平面内の極とゼロ点の数より大きいことが望ましい。本例では、フィルタセット 5 0 1 a と 5 0 1 b はナイキスト周辺に 2 つの極ゼロ点ペアを生みだし、グローバルな (共有される) フィルタ段 5 0 9 a ~ 5 0 9 c は、DC 点の辺りに 3 つの極ゼロ点ペア 5 2 1 を生みだす。

【 0 0 2 9 】

図 6 は DAC 1 0 8 の 1 つの実施形態の電気接続図である。この場合、十分に差動的な設計が示されている。図を明瞭にするために、DEM から得られる 4 ビットの量子化サンプルを処理する 4 ビットの DAC を例として示す。但し、量子化サンプルの幅は、使用する量子化器に応じてアプリケーション毎に変動するものとする。一般に、偶数パリティエレメント 1 0 6 a と 1 0 6 b とが電荷のサンプリングを行っている間、奇数パリティエレメント 1 0 7 a と 1 0 7 b とはオペアンプ 1 0 9 に対して電荷のダンピングを行っている。この逆もまた同様である。したがって、オペアンプ 1 0 9 の電流駆動能力は最大化されることになる。

【 0 0 3 0 】

本実施形態では、偶数パリティサンプルおよびこれらサンプルの (差動の場合の) 相補形は、演算増幅器 1 0 9 の反転ノードと非反転加算ノードでそれぞれの偶数パリティエレメント 1 0 6 a と 1 0 6 b へそれぞれ送信される。反転加算ノード用偶数パリティエレメント 1 0 6 a をさらに詳細に示す。但し、相補エレメント 1 0 6 b は好適には同じ構造を有することが望ましい。ブロック 1 0 6 a と 1 0 6 b の偶数パリティエレメントは相 1 (ϕ_1) の間、電荷のサンプリングを行い、相 2 (ϕ_2) の間、電荷のダンプを行う。詳細には、相 1 の開始時にスイッチ 6 0 5 は閉じていて、或る遅延 (相 1 遅延 - ϕ_{1D}) 後、入力スイッチ 6 0 2 a ~ 6 0 2 d が閉じられ、偶数の DEM 1 0 4 から偶数のサンプリングキャパシタ 6 0 4 a ~ 6 0 4 d のそれぞれの入力プレート上への対応する入力ビット (ビット A ~ ビット D) のサンプリングを行う。スイッチ 6 0 3 a ~ 6 0 3 d および 6 0 6 は相 1 の間開いている。相 2 (ϕ_2) の間、スイッチ 6 0 6 は最初閉じるが、遅延 (相 2 遅延 - ϕ_{2D}) 後、スイッチ 6 0 3 a ~ 6 0 3 d が、サンプリングキャパシタ 6 0 4 a ~ 6 0 4 d のそれぞれの入力プレート上の電荷をオペアンプ 1 0 9 の対応する加算ノードに対して付勢する。相 2 の間、スイッチ 6 0 2 a ~ 6 0 2 d および 6 0 5 は開く。

【 0 0 3 1 】

同様に、奇数パリティサンプルおよびこれら奇数パリティサンプルの相補形が、演算増幅器 1 0 8 の反転加算ノードと非反転加算ノードでそれぞれの奇数パリティエレメント 1 0 7 a と 1 0 7 b とへ送信される。反転加算ノード用の奇数パリティエレメント 1 0 7 a をさらに詳細に示す。但し、1 0 7 b は好適には同じ構造を有することが望ましい。ブロック 1 0 7 a と 1 0 7 b の奇数パリティエレメントは、相 2 (ϕ_2) の間、電荷のサンプリングを行い、相 1 (ϕ_1) の間、電荷のダンプを行う。詳細には、スイッチ 6 1 3 は、最初相 2 の間閉じていて、遅延 (相 2 遅延 - ϕ_{2D}) 後、入力スイッチ 6 1 0 a ~ 6 1 0 d は、奇数の DEM 1 0 5 から奇数のサンプリングキャパシタ 6 1 2 a ~ 6 1 2 d のそれぞれの入力プレート上へ対応する入力ビット (ビット A ~ ビット D) のサンプリングを行うために閉じられる。相 2 の間、スイッチ 6 1 1 a ~ 6 1 1 d および 6 1 4 は開いている。相 1 (ϕ_1) の間、スイッチ 6 1 4 は最初は閉じているが、遅延 (相 1 遅延 (ϕ_{1D})) 後、サンプリングキャパシタ 6 1 2 a ~ 6 1 2 d のそれぞれの入力プレートに対して電荷を付勢するためにスイッチ 6 1 1 a ~ 6 1 1 d は閉じられる。相 1 の間、スイッチ 6 1 0 a ~ 6 1 0 d および 6 1 3 は開かれている。

【 0 0 3 2 】

上述の原理は、デルタ・シグマ変調器の NTF で 3 以上の減衰帯域を必要とする例に対して拡張することができる。例えば、図 7 は、N 個の DAC 素子を用いて N 個の段を処理する一般化されたデジタル・アナログシステム 7 0 0 を例示する図である。システム 7 0

10

20

30

40

50

0 は、デジタルデータソース 701、および、システム 700 の NTF に N 個の減衰帯域を生成するノイズシェーパ 702 を備える。以下さらにノイズシェーパ 702 について論じることにする。

【0033】

スプリッタ 703 は、ノイズシェーパ 702 から量子化済みデジタルデータストリームを分割して、N 個の半平面ストリームにする。次いで、DEM 704 は、N 個のスイッチまたは N 個のオーバーラップ段 (Φ_N) で作動する同様の回路 704 への半平面ストリームの経路選定を行う。本実施形態では、N 個の電流ステアリング DAC 705 が半平面ストリームを変換して、アナログ電流に変え、次いで、これらのアナログ電流は加算器 706 により合計されて、最終のアナログ出力信号が生みされる。

10

【0034】

システム 700 で多相を利用する 1 つの利点として、アナログ出力信号での平滑化を高めるという結果が挙げられる。一般に、より多くの段と電流ステアリング DAC とが存在する場合、アナログ出力信号はさらに平滑化されることになる。入力信号ストリームが N 回分割されると、ミスマッチにより、ノイズシェーパ 702 からノイズが復調されて N 個の別々の帯域の中へ入ることになる。このため、ノイズシェーパ 702 は N 個の対応するノイズ減衰帯域を生みだすように好適に設計される。

【0035】

例えば、 $N = 4$ でかつノイズシェーパ 702 からの出力が個々に $F_s / 4$ で 4 つの (4) 半平面ストリームに分割される場合、DAC 素子 705 間のいずれのミスマッチも復調して、帯域 $F_s / 4$ と、 $F_s / 2$ と、 $3 F_s / 4$ とに変えられる。したがって、ノイズシェーパ 702 は図 8A に図示のように 4 つの対応する減衰帯域を有することが望ましい。これらの減衰帯域に対応する 1 つの生じ得る極ゼロ点プロットを図 8B に示す。図 8B の極ゼロ点の配置は、1 つの実施形態では、図 5A の変調トポロジを用いて達成され、この変調トポロジは、4 回インタリーブされて共有フィルタ段 503a ~ 503d の中へ入力される出力を有する 4 つの (4) 独立フィルタ段 501a ~ 501d を使用することにより変調される。上記とは別に、 $1 / (1 - Z^{-4})$ の伝達関数を持つ一対のフィルタ段と、 $z = 1$ 、 -1 、 j 、 $-j$ の周りに極とゼロ点を配置する対応するフィードバックループとを有するフィードフォワードまたはフィードバックトポロジが利用される。

20

【0036】

要約すると、NTF にマルチノイズ減衰帯域を設けた変調器によって、多相時に動作する DAC、加算器または同様の回路の入力部のビットストリームを少なくとも 2 つの別々のストリームに分割することが可能となる。詳細には、有限のミスマッチを持つエレメント間の切り替え用ビットストリームを用いて潜在的に復調される変調器ノイズ、並びに、信号帯域内のノイズは、対応する減衰帯域内の変調器 NTF の中で減衰される。次いで、この結果生じるマルチビットストリームは別個の処理段で変換されて、変換回路素子の利用を最大化することになる。

30

【0037】

具体的実施形態を参照しながら本発明について説明したが、本発明を限定する意味で上記説明を解釈しようとするものではない。本発明の説明を参照するとき、開示の実施形態の種々の変更、並びに、本発明の代替実施形態が当業者に明らかになる。本発明の同じ目的を実現するための別の構造に対する変更や設計の基礎として、上記開示の概念並びに具体的実施形態が容易に利用できるものであると当業者は理解すべきである。また、このような等価の構成は、添付の請求項に記載の本発明の精神と範囲から逸脱するものではないことを当業者は理解すべきである。

40

【0038】

したがって、本発明の真の範囲内に属する上記のような変更や実施形態のいずれも請求項によってこれをカバーしようとするものである。

【図面の簡単な説明】

【0039】

50

【図 1】図 1 は、本発明の原理に基づくマルチ減衰帯域と、インタリーブされた変換エレメントとを備えたデルタ・シグマ変調器を利用する例示のデジタル・アナログ変換器の高レベルの機能ブロック図である。

【図 2 A】図 2 A は、2つのノイズ減衰帯域を持つ例示のデルタ・シグマ変調器のノイズ伝達関数 (NTF) を示すゲイン対周波数グラフである。

【図 2 B】図 2 B は、図 2 A に図示のものと同様のマルチ NTF ノイズ減衰帯域を持つデルタ・シグマ変調器の極とゼロ点の z 平面におけるプロットである。

【図 3 A】図 3 A は、図 2 B に図示の極ゼロ点位置の生成に適したフィードフォワードデルタ・シグマ変調器の機能ブロック図である。

【図 3 B】図 3 B ~ 図 3 D は、例示のセットのフィードフォワード係数に関連する図 3 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

10

【図 3 C】図 3 B ~ 図 3 D は、例示のセットのフィードフォワード係数に関連する図 3 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

【図 3 D】図 3 B ~ 図 3 D は、例示のセットのフィードフォワード係数に関連する図 3 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

【図 4 A】図 4 A は、 z 平面の左半分と右半分に非対称のセットの極ゼロ点ペアを生成するフィードバックデルタ・シグマ変調器の機能ブロック図である。

【図 4 B】図 4 B ~ 図 4 D は、例示のセットの係数に関連する図 4 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

【図 4 C】図 4 B ~ 図 4 D は、例示のセットの係数に関連する図 4 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

20

【図 4 D】図 4 B ~ 図 4 D は、例示のセットの係数に関連する図 4 A の変調器のノイズ伝達関数のゲイン対周波数グラフである。

【図 5 A】図 5 A は、マルチノイズ減衰帯域を持つ NTF の生成に適したインタリーブフィルタ段を備えたデルタ・シグマ変調器の機能ブロック図である。

【図 5 B】図 5 B は、図 5 A の変調器の動作を示す、 z 平面における極ゼロ点のプロットである。

【図 6】図 6 は、図 1 のシステムで使用するのに適したインタリーブされた変換エレメントを備えた例示の DAC の電気接続図である。

【図 7】図 7 は、N 個のセットのインタリーブされた変換エレメントでの N 個の相で動作する一般化した DAC の機能ブロック図である。

30

【図 8 A】図 8 A は、4 つの (4) ノイズ減衰帯域を備えた例示のデルタ・シグマ変調器の NTF のゲイン対周波数グラフである。

【図 8 B】図 8 B は、図 8 A の NTF を達成するのに適した可能な 1 セットの極とゼロ点を特徴づける z 平面における極ゼロ点プロットである。

【図 1】




FIG. 1

【図 2 B】




FIG. 2B

【図 2 A】




FIG. 2A

【図 3 A】





FIG. 3A


【図 3 B】

FIG. 3B




【図 3 C】

FIG. 3C




【図 3 F】

FIG. 3F




【図 3 D】

FIG. 3D




【図 3 E】

FIG. 3E




【図 4 A】




【図 4 B】

FIG. 4B




【図 4 C】

FIG. 4C




【図 4 F】

FIG. 4F




【図 4 D】

FIG. 4D




【図 4 E】


FIG. 4E




【図 5 A】




【 図 5 B 】




【 図 6 】



【圖 7】



【 図 8 A 】



【図 8 B】




FIG. 8B

フロントページの続き

(72)発明者 メランソン, ジョン ローレンス
アメリカ合衆国 テキサス 78703, オースティン, ウェスト 9ティーエイチ ストリ
ート 901, ナンバー201

審査官 矢頭 尚之

(56)参考文献 特開平04-160822(JP, A)
国際公開第00/041311(WO, A1)

(58)調査した分野(Int.Cl., DB名)
H03M 7/32