382073

公告本

申請日期	86 年 4 月 10 日
案號	86104601
類別	G02F 1/1

（以上各欄由本局填註）

A4
C4
382073

發明 新型 專利說明書

一、發明 新型 名稱	中文	液晶顯示裝置及其製法
	英文	Liquid crystal display device and method for fabricating thereof
二、發明 創作 人	姓名	(1) 張宏勇 (2) 福永健司
	國籍	(1) 日本　(2) 日本
	住、居所	(1) 日本國神奈川縣厚木市長谷三九八 半導體能源研究所股份有限公司內 (2) 日本國神奈川縣厚木市長谷三九八 半導體能源研究所股份有限公司內
三、申請人	姓名（名稱）	(1) 半導體能源研究所股份有限公司 株式会社半導体エネルギー研究所
	國籍	(1) 日本
	住、居所（事務所）	(1) 日本國神奈川縣厚木市長谷三九八
	代表人 姓名	(1) 山崎舜平

裝 訂 線

經濟部中央標準局員工消費合作社印製

（由本局填寫）

承辦人代碼：	
大　　類：	
ＩＰＣ分類：	

A6
B6

本案已向：

國（地區）	申請專利，申請日期：	案號：	，□有　□無主張優先權
日本	1996 年 4 月 12 日	8-115673	☑有主張優先權

有關微生物已寄存於：　　，寄存日期：　　，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

五、發明說明（7）

一間層絕緣膜蓋住汲電極，及圖素電極經形成於間層絕緣膜中接觸孔接至各汲電極，形成一相對基底並包含一相對電極於其表面上，並提供液晶材料於主動矩陣基底與相對基底間，其中汲電極之膜厚度爲0．3μm或以下。

圖式簡要說明

圖1（A）及1（B）顯示一液晶顯示裝置之結構；

圖2（A），2（B），2（C），2（D）及2（E）顯示主動矩陣基底之製造步驟；

圖3（A），3（B），3（C）及3（D）顯示胞集積步驟；及

圖4（A）及4（B）顯示一液晶顯示裝置之結構。

符號說明

101 基底

102 TFT之主動層

103 閘電極

104 資料線

105 汲極電極

106 中間層絕緣膜

107 黑矩陣

108 圖素電極

109 對齊膜

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部中央標準局員工消費合作社印製

五、發明說明（1）

發明背景

發明領域

本發明有關一種液晶顯示裝置，具圖素區安排爲矩陣形式於相同基底上，尤係主動矩陣式液晶顯示裝置，具使用半導體薄膜之半導體裝置。矽膜可代表作爲半導體薄膜。

相關技術說明

近來，又快速發展使用如薄膜電晶體（ＴＦＴ）之半導體薄膜製造半導體裝置於低廉玻璃基底上之技術。原因在於對主動矩陣式液晶顯示裝置之需求提高。

根據主動矩陣式液晶顯示裝置，安排ＴＦＴ至數十至數百萬矩陣式圖素區各者，而藉ＴＦＴ之切換功能控制分別圖素電極輸入及輸出之電荷。

此處，說明與薄膜電晶體安排之主動矩陣式液晶顯示裝置之基本結構，參考圖１（Ａ）及１（Ｂ），首先，圖１（Ａ）顯示切割液晶顯示裝置之截面，沿圖１（Ｂ）所示液晶顯示裝置於正交基底之方向。此截面對應以圖１（Ｂ）線Ａ－Ａ’所示虛線切割之截面。

數字１０１代表一透明基底其上形成一絕緣膜（未例示）。數字１０２代表ＴＦＴ之主動層，數字１０３爲一閘電極，數字１０４爲一資料線，數字１０５爲一級電極，數字１０６爲一間層絕緣膜，數字１０７爲一黑矩陣，數字１０８爲具一透明導通膜之圖素電極，數字１０９爲

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

修正補充
A7 88年1月4日
B7

五、發明說明（7-1）

110　基底

111　相對電極

112　對齊膜

113　液晶材料

114　閘極線

115　間隔件

201　玻璃基底

202　下疊膜

203　TFT電路主動層

204　TFT圖素主動層

205　氧化矽膜

206　鋁膜

207及208　多孔陽極氧化鋁膜

209及210　陽極氧化膜

211及212　閘電極

213及214　TFT電路之源極／汲極區域

215及216　TFT圖素之源極／汲極區域

217及218　TFT電路之低濃度雜質區域

221　TFT電路之通道形成區域

219及220　TFT圖素之低濃度雜質區域

222　TFT圖素之通道形成區域

223　第一中間層絕緣膜

224　源極線

225　閘極線

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（2 ）

一對齊膜。

具上述ＴＦＴ之整個基底之後稱爲主動矩陣基底。雖僅注意圖１（Ａ）之圖素區，主動矩陣基底實際結構含數十至數百萬之圖素區及驅動圖素區之驅動電路。

同時，數字１１０代爲透明之基底，數字１１１代表由一透明導通膜構成之相對電極，１１２代表對齊膜。如上述之整個基底與主動矩陣基底相對，乃稱爲相對基底。

稍後步驟進行摩擦處理以調節液晶材料對齊後，主動矩陣基底與相對基底由一未例示密封件黏在一起而彼此相對。

例中，未例示之間隔件以均勻密度間置於二基底間而得均勻之基底間隙（稱爲胞間隙）。嚴格而言，就圖１（Ａ）所示結構，主動矩陣基底側上對齊膜１０９與相對基底上對齊膜１１２間距離爲胞間隙。

密封件非僅作爲黏劑以黏住二基底一起，亦爲密封件供密封二基底間於包含多數圖素區之影像顯示區之液晶材料。

因此，液晶材料１１３密封於圖１（Ａ）所示影像顯示區中（多數圖素區各者）。如此，主動矩陣式液晶顯示裝置如圖１（Ａ）結構乃形成。

根據圖１（Ａ）所示圖素區，以薄膜電晶體控制之影像訊號存於圖素電極１０８與相對電極１１１間形成之電容器，以液晶材料１１３爲絕緣層。

此時，對應影像訊號電壓位準之電場形成於圖素電極

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

88年1月4日 修正補充
A7
B7

五、發明說明（7-2）

226　汲極線

227　源極線

228　汲極電極

229　第二中間層絕緣膜

230　黑矩陣

231　第三中間層絕緣膜

232　圖素電極

306　密封構件

307　間隔器

401　接觸部份

402　接觸孔

較佳實施例詳細說明

以下實施例說明如上述本發明之詳細結構。

實施例1

關於實施例1，說明本發明之液晶顯示裝置之製造步驟細節。參考圖2（A），2（B），2（C），2（D）及2（E）說明一電路TFT（薄膜電晶體）及一圖素TFT位於主動矩陣基底上之製造步驟，參考圖3（A），3（B），3（C）及3（D）說明液晶顯示裝置之製造步驟（胞集積步驟）。

順帶地，注意圖素間距與胞間隙間關聯說明實施例1

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（3 ）

108與相對電極111間，此爲類比灰階系統。此外，可使用液晶材料之性質，即光反應根據所加電壓變化而變化，進行各式影像顯示之灰階。

一向列群液晶材料（如扭曲向列TN式或超扭曲向列STN式液晶材料）通常作爲液晶材料。根據圖1（A）所示液晶顯示裝置，向列群液晶材料所具性質中當施加一電場則液晶之長軸向實質平行於基底（然而可提供一預傾角度），當電場形成則長軸向指向電場方向。

因此，長軸向根據施加至液晶材料之電場有無而變化。因此以長軸向變化量控制透光量而實施影像品質。

然而，此液晶材料之行爲現象僅適用當圖素電極108與相對電極111間形成之電場方向垂直於基底。

例如，形成之水平電場實質平行基底之區中，液晶材料對齊受擾，產生對齊缺陷，未具所欲影像。

正常時，當提供適含圖素電極108上所加電壓之胞晶隙時，主要爲垂直電場（正交於基底之電場）。然而，隨胞間隙增加，垂直電場影響減弱，而水平電場之影響增加。

圖1（B）顯示由頂面圖素區之視圖，因水平方向之電場影響引起液晶材料之對齊缺陷。順帶地，除影像顯示區外之區由黑矩陣107遮蓋。因此，以虛線顯示黑矩陣下方之接線等。

圖（B）中，形成於影像顯示區（未由黑矩陣107遮蓋之區，中白線顯示因液晶材料之對齊缺陷引起之影像

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（4 ）

品質干擾，此稱爲外轉。此區處於異常發生之狀態，不同於液晶分子之固有對齊狀態。

就發生外轉之一原因，首先指出薄膜電晶體間或接線間串音引起水平電場之影響。

例如，如圖１（Ｂ）之圖素區上階段所示，許多外轉由發明人實驗時觀察到。可知閘電極１０３前端與閘線１１４與資料線１０４彼此交叉之部分間之電位差形成水平電場。

隨圖素區寬度（圖素間距）更窄可證實此現象，即接線間距離根據極細影像顯示變窄。順帶地，以圖素區之短側界定圖素間距。

此外，窄縮圖素間距代表胞間隙相對擴大，預期水平電場之影響更強，除非胞間隙根據圖素間距適當改變。

除上述例外，亦有因安排固定胞間隙之間隔件１１５附近液晶材料之對齊干擾，看見圖１（Ｂ）下階段所示之外轉。

亦有其他原因於薄膜電晶體接線周圍引起圖素電極１０８之階差。問題在於因階差出現，或階差側面引起水平電場引起摩擦操作中對齊處理不完全，故外轉發生於階差周圍。

幾乎所有階差周圍引起之外轉由黑矩陣遮蓋隱藏。然而，僅一接觸部供主動層１０２與圖素電極１０８彼此接觸，可能未由黑矩陣１０７遮蓋，可能可看見外轉。

形成於液晶顯示裝置之圖素區之外轉產生極不佳視感

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（5 ）

，如模糊顯示影像整體等。

發明概述

本發明一目的提供之液晶顯示裝置，可提供高品質影像，不發生如上述缺陷之外轉。

如上述，外轉現象證實於參數如圖素間距，胞間隙，產生於薄膜電晶體周圍之階差高度等。

因此，申請人認知圖素間距與胞間隙間有一些關聯，而胞間隙對應圖素間距有允差值。此外，已認知造成摩擦操作中對齊缺陷之階差亦有允許限制。

申請人實際製造液晶顯示裝置進行許多研究結果，得到以下知識。

根據本發明一特性，提供之液晶顯示裝置包含一主動矩陣基底含矩陣式閘線及資料線，乃形成於同一基底上，一薄膜電晶體安排於由相鄰二閘線及相鄰二資料線包圍之圖素區處，及一圖素電極接至薄膜電晶體，一相對基底於其表面上包含相對電極，多數間隔件及液晶材料間置於主動矩陣基底與相對基底間，其中主動矩陣基底與相對基底間之間隔爲圖素區之圖素間距十分之一或以下。

例如，即使改變圖素間距值，胞間隙之允許範圍亦據以改變，總尺度保持不變。即當控制液晶顯示裝置之驅動電壓，驅動液晶層時未引起不良影響。

因此，本發明應用不受圖素間距值影響。然而，因目前技術限制，圖素間距或胞間隙之可用值有限制。參考實

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（6 ）

施例 1 予以說明。

主動矩陣基底與相對基底間之間隔決定於其間間置之間隔件。因此，散佈於主動矩陣基底上之多數間隔件直徑（垂直於基底方向之直徑）必須爲圖素間距之十分之一或以下。

此外，因主動矩陣基底結構，薄膜電晶體周圍有階差，因此必須以胞間隙最長距離（圖素區之平坦部胞間隙）滿足上述間隔條件。

此外，發明人發明圖素間距與階差高度亦有關聯。根據發明人研究，若階差高度爲０．３μｍ以下進行摩擦操作無問題，所製造之液晶顯示裝置無水平電場明顯影響，且未發生外轉。

根據本發明另一特性，提供液晶顯示裝置之製法包含步驟形成主動矩陣基底而含閘線及資料線成矩陣形式於同一基底上，一薄膜電晶體位於由相鄰二閘線及相鄰二資料線包圍之圖素區，及一圖素間距各連接至薄膜電晶體，形成一相對基底包含一相對電極於其表面上，並提供多數間隔件及液晶材料於主動矩陣基底與相對基底間，其中主動矩陣基底與相對基底間之間隔爲圖素區之圖素間距之十分之一。

根據本發明另一特性，提供液晶顯示裝置之製法包含步驟形成一主動矩陣基底具安排爲矩陣式之閘線及資料線於同一基底上，一薄膜電晶體安排於由相鄰二閘線及相鄰二資料線所包圍之圖素區，一汲電極接至薄膜電晶體，一

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（7）

一間層絕緣膜蓋住汲電極，及圖素電極經形成於間層絕緣膜中接觸孔接至各汲電極，形成一相對基底並包含一相對電極於其表面上，並提供液晶材料於主動矩陣基底與相對基底間，其中汲電極之膜厚度爲0．3μm或以下。

圖式簡要說明

圖1（A）及1（B）顯示一液晶顯示裝置之結構；

圖2（A），2（B），2（C），2（D）及2（E）顯示主動矩陣基底之製造步驟；

圖3（A），3（B），3（C）及3（D）顯示胞集積步驟；及

圖4（A）及4（B）顯示一液晶顯示裝置之結構。

符號說明

101 基底

102 TFT之主動層

103 閘電極

104 資料線

105 汲極電極

106 中間層絕緣膜

107 黑矩陣

108 圖素電極

109 對齊膜

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部中央標準局員工消費合作社印製

修正補充
A7 88年1月4日
B7

五、發明說明（7-1）

110　基底

111　相對電極

112　對齊膜

113　液晶材料

114　閘極線

115　間隔件

201　玻璃基底

202　下疊膜

203　TFT電路主動層

204　TFT圖素主動層

205　氧化矽膜

206　鋁膜

207及208　多孔陽極氧化鋁膜

209及210　陽極氧化膜

211及212　閘電極

213及214　TFT電路之源極／汲極區域

215及216　TFT圖素之源極／汲極區域

217及218　TFT電路之低濃度雜質區域

221　TFT電路之通道形成區域

219及220　TFT圖素之低濃度雜質區域

222　TFT圖素之通道形成區域

223　第一中間層絕緣膜

224　源極線

225　閘極線

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

88年1月4日 修正補充
A7
B7

五、發明說明（7-2）

226　汲極線

227　源極線

228　汲極電極

229　第二中間層絕緣膜

230　黑矩陣

231　第三中間層絕緣膜

232　圖素電極

306　密封構件

307　間隔器

401　接觸部份

402　接觸孔

較佳實施例詳細說明

以下實施例說明如上述本發明之詳細結構。

實施例1

關於實施例1，說明本發明之液晶顯示裝置之製造步驟細節。參考圖2（A），2（B），2（C），2（D）及2（E）說明一電路TFT（薄膜電晶體）及一圖素TFT位於主動矩陣基底上之製造步驟，參考圖3（A），3（B），3（C）及3（D）說明液晶顯示裝置之製造步驟（胞集積步驟）。

順帶地，注意圖素間距與胞間隙間關聯說明實施例1

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（8）

。因此實施例1中，一階差停留於0．3μm或以下之無問題位準，不說明之。

首先，備妥具絕緣性能之基底，如 Corning 7059或 Corning 1737等所代表之玻璃基底。一氧化矽膜形成於玻璃基底201上達2000Å厚而成下疊膜202。

接著，形成厚500Å之未例示非晶矽膜。可使用電漿CVD（化學氣相沈積）法或低壓熱CVD法爲膜形成法。

當已形成未例示之非晶矽膜，以適當結晶過程進行結晶，藉以形成未例示之結晶矽膜。例如，一般使用以準分子雷射等於600℃左右之回火熱處理。

此外，可採用機構形成非晶矽膜，並包含至少一金屬元素有助結晶步驟中使非晶矽膜結晶。此機構細部揭示於日本未審查專利公告6－232059號及7－321399號。根據此機構，可於短期間內以極低溫熱處理而得極佳結晶性之矽膜。

當以上述機構熱處理而提供結晶矽膜，可使用雷射或能量相當之強光對結晶矽膜有效實施回火。因此可明顯改進矽膜之結晶性。

接著，對所提供之結晶矽膜定圖案，藉以形成島狀半導體層203以構成電路TFT之主動層及島狀半導體層204以構成圖素TFT之主動層。（見圖2（A））。

形成主動層後，以電漿CVD形成厚1200Å之氧

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（9）

化矽膜２０５，藉以蓋住主動層。氧化矽膜２０５稍後作爲閘絕緣膜。此外，可用氮氧化矽膜（如SiO_xN_y之化合物）或氮化矽膜取代之。

接著，經由濺射形成厚２５００Å之鋁膜２０６，加入０．２重量％之鈦。加入鈦可有效限制鋁膜表面上發生玻紋。鋁膜２０６稍後作爲閘電極。

順帶地，可使用其他金屬材料膜，如Ｍｏ，Ｔｉ，Ｔａ或Ｃｒ等取代鋁膜，並可使用具電導通如多矽或矽化物群材料之膜。

接著，於電解液中以鋁膜２０６爲陽極進行陽極氧化。關於電解液，使用含３％酒石酸之乙二醇溶液，以液態胺中和，酸度調至ｐＨ＝６．９２。

此外，於化學處理電流５ｍＡ及電壓１０Ｖ條件下以鉑爲陰極進行反應。

以此法形成之未例示密陽極氧化鋁膜於稍後步驟可有效促成關於光阻之依附。可控制電壓施加期間而控制膜厚（圖２（Ａ））。

當如此提供圖２（Ａ）狀態，鋁膜２０６被定圖案而形成未例示之閘電極原型及資料線，用於稍後步驟。此外，進行第二次陽極氧化，形成多孔陽極氧化鋁膜２０７，２０８。電解液爲草酸３０％之水溶液，並於２至３ｍＡ及電壓８Ｖ化學處理電流之條件下以鉑爲陽極進行反應。（圖２（Ｂ））

此時，第二次陽極氧化進行於平行基底之方向。可控

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（10）

制電壓施加期間而控制多孔陽極氧化膜２０７及２０８之長度。

此外，以專用去除劑除去光阻，之後進行第三陽極氧化。此例中，使用之電解液中爲含３％酒石酸之乙二醇溶液並以液態胺中和，酸性調爲ｐＨ＝６．９２。以鉑爲陰極於５至６ｍＡ電流及１００Ｖ電壓之化學處理條件下進行反應。

如此形成之陽極氧化膜２０９及２１０極密而強。因此，其可有效保護閘電極２１１及２１２，抗拒稍後如摻雜步驟等引起之損害。

強固之陽極氧化膜２０９及２１０不易蝕刻，因此，可延長形成接觸孔之蝕刻期間。因此，其厚度較佳爲１０００Å或以下。

接著，於圖２（Ｂ）所示狀態下以離子摻雜法將雜質注入主動層２０３及２０４。例如，當製造Ｎ通道型ＴＦＴ，可用磷爲雜質，當製造Ｐ通道型ＴＦＴ，可用硼爲雜質。

雖然實施例１僅說明製造Ｎ通道型ＴＦＴ，可用公知方法形成Ｎ通道式ＴＦＴ及Ｐ通道型ＴＦＴ於同一基底上。

以離子植入而自行調整地形成電路ＴＦＴ之源／汲區２１３及２１４及圖素ＴＦＴ之源／汲區２１５及２１６。

除去多孔陽極氧化鋁膜２０７及２０８，再次進行離

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（11）

子植入。此次劑量低於前次離子植入者。

藉第二次離子植入自行調整地形成電路ＴＦＴ之低濃度雜質區２１７及２１８及通道形成區２２１與圖素ＴＦＴ之低濃度雜質區２１９及２２０及通道形成區２２２。

當提供圖２（Ｃ）所示狀態，連續進行照射雷射光及熱回火。根據實施例１，雷射光之能量密度爲１６０至１７０ｍＪ／ｃ㎡，並於３００至４５０℃進行熱回火１小時。

藉此步驟可改進離子摻雜步驟所破壞之主動層２０３及２０４結晶性，並活化植入離子之雜質離子。

接著，經由電漿ＣＶＤ法形成氮化矽膜（可爲氧化矽膜）爲３０００Å厚之第一間層絕緣膜２２３，間層絕緣膜２２３可爲多層結構。

當第一間層絕緣膜２２３已形成，接觸孔形成於欲形成電極及接線之區。以鋁爲主成分及鈦製成之夾層形成電路ＴＦＴ之源接線（可指爲資料線），閘接線２２７及汲接線２２６及圖素ＴＦＴ之源接線２２７及汲電極２２８。

此例中，圖素ＴＦＴ之閘電極２１２與一未例示而拉至圖素區外部之資料線整合，因此，不須形成接觸孔。此外，汲電極２２８作爲一引線以連接圖素電極及主動層。

接著，經由電漿ＣＶＤ法形成厚０．５至５μｍ之第二間層絕緣膜２２９。可使用單層或夾層，包含氧化矽膜

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（12）

，氮化矽膜，有機樹脂等爲間層絕緣膜２２９。

若使用如聚醯亞胺等有機樹脂材料於第二間層絕緣膜，可輕易提供較大之膜厚，因此第二間層絕緣膜２２９可具有如滿意膜之功能。亦即，主動矩陣基底上階差可儘量小。

當形成第二間層絕緣膜２２９，形成一黑矩陣２３０。金屬薄膜如鉻膜，鈦膜等，或散布有黑色素之樹脂材料可作爲黑矩陣２３０。

當黑矩陣２３０形成於主動矩陣基底之側上，因遮蓋區可用佔據必須最小面積蓋住使口徑比未劣化，故此形成有效。

形成第三間層絕緣膜２３１後，於圖素ＴＦＴ之汲電極２２８上蝕刻第二間層絕緣膜２２９部分而形成一接觸孔，並形成一圖素電極２３２供電氣連接至汲電極２２８。

具圖２（Ｅ）所示電路ＴＦＴ及圖素ＴＦＴ之主動矩陣基底如此而形成。實際上，數十萬電路ＴＦＴ安排於驅動電路區中，藉以構成ＣＭＯＳ（互補金屬氧化半導體）電路等，且數十至數百萬圖素ＴＦＴ安排於圖素區中。

順帶地，設計圖素區形成５０μｍ間隔之圖素間距於實施例１所製造主動矩陣基底之影像顯示區中。以使用液晶顯示裝置而圖素間距大致有差異。例如，用於筆記型電腦之液晶顯示板以約１１０μｍ之圖素間距構成。此外，若圖素間距大於所需，顯示影像變粗。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（13）

接著，參考圖3（A），3（B），3（C）及3（D）說明胞集積步驟之細節。集積胞時，備妥含一相對電極及一對齊膜之相對透明基片，而非以上述步驟形成之主動矩陣基底。

順帶地，若須顯示彩色影像，可提供一濾色器於相對基底之側上，但未特別顯示。濾色器必須平坦，厚度均勻，且耐熱性及化學抗性極佳。

分別形成主動矩陣基底及相對基底後，對二基底連續進行摩擦操作，藉以提供所欲對齊於基底之對齊層中。以此步驟決定液晶材料於基底附近之對齊。

完成摩擦操作後，藉網印形成一密封件306於相對基底上而分別包圍驅動電路區及圖素區。環氧基樹脂及酚乾劑溶於 Ethylcellsolve 溶劑中以作爲密封件306。此外，於密封件306之部分稍後形成供注入液晶材料之開口部（液晶注入部）。

密封件306非僅可有效黏著基底一起，亦可防止注入之液晶材料由影像顯示區附近漏出。

連續地，間隔件307散布於相對基底上。使用球形細粒爲間隔件307，由聚合物組，玻璃組或矽石組材料構成，將其由一噴嘴注入而散布於整個相對基底上（圖3（B））。

由隔件307直徑必須爲圖素間距之十分之一或以下。即基底間胞間隙必須爲圖素間距之十分之一或以下。實施例1中圖素間距爲50μm，因此間隔件307直徑考

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（14）

慮小餘度定爲４μｍ。

當胞間隙太窄，玻璃基底之表面波紋或間隔件直徑之誤差可能會影響。因此，目前胞間隙最低限度約爲１μｍ。因此，本發明可應用於液晶顯示裝置之極限爲圖素間距約１０μｍ。

爲防止ＴＦＴ污染及靜電破壞，於相對基底側上進行印製密封件及散布間隔件之步驟。散布間隔件之步驟尤應進行於相對基底之側上，因此步驟伴隨靜電產生。

接著，主動矩陣基底與相對基底黏合一起，黏合時間隔件３０７間置於二基底間，以間隔件３０７直徑決定胞間隙（圖３（Ｃ））。

如所述，間隔件３０７直徑爲４μｍ，因此，基底間胞間隙爲４μｍ。

本發明中必須均勻散布間隔件３０７並正確黏合基底，因必須提供正確胞間隙。

黏合主動矩陣基底與相對基底完成後，由事先已形成於密封件３０６之開口部注入液晶材料，藉以保持液晶於圖素區中。最後，密封開口部，完成圖３（Ｄ）所示之液晶顯示裝置。

於上述步驟後而形成之液晶顯示裝置具有高影像品質，不會發生如外轉之影像失誤，因根據本發明圖素間距（實施例１爲５０μｍ）之十分之一或以下爲胞間隙（實施例１爲４μｍ）。

就實施例１中圖素間距爲５μｍ之情況說明。然而，

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（15）

如上述，圖素間距因液晶面板之大小或使用而有差異。例如，根據一目前直視式液晶顯示裝置，製造之液晶面板具約數百μm之圖素間距。

然而，即使爲數百μm之圖素間距而極度增加胞間隙，圖素電極與相對電極間形成之電場減弱。考慮液晶面板之驅動電壓等，影像訊號之電壓位準及因此形成於液晶層中電場強度實質有限，因此胞間隙較佳爲１０μm以下。

此外，雖然約５至６μm之胞間隙似乎可固定於液晶面板中，面板製造一般未論圖素間距，故預期須有極精細結構之液晶面板，而圖素間距更精細。

例如，投射式液晶顯示裝置所需結構應可顯示儘可能細之影像，因而板尺寸小且須投射影像於螢幕上。因此，之後必須製造圖素間距爲４０μm以下，甚至３０μm以下之液晶顯示裝置。

其時，可了解若胞間隙保持爲５至６μm，因受到水平電場影響可能發生外轉。因此，胞間隙須對應窄圖素間距而減少。

根據以上說明，當圖素間距爲４０μm以下可達成本發明之功效。

實施例２

注意根據本發明之階差說明實施例２。實施例２中，說明一主動矩陣式液晶顯示裝置例，使用一薄膜電晶體，其結構中一圖素電極連接至與主動層連接之汲電極。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（16）

如上述，階差形成於薄膜電晶體及個別接線周圍，並可能引起摩擦失誤或產生水平電場於階差之側面而引起液晶材料對齊階陷。

通常，即使因一接線交叉部或薄膜電晶體上之階差引起外轉發生，因可由黑矩陣隱藏故外轉未引起問題。此外，若黑矩陣裝於相對基底之側上，可隱藏引起階差之區而解決問題。

然而，若黑矩陣裝於如實施例1中主動矩陣基底之側上，於接觸部不易遮蓋以電氣連接圖素電極及薄膜電晶體，因此外轉引起問題。

因此，說明實施例2中接觸部附近引起之階差高度。順帶地，參考圖4（A）及4（B）說明，而仍沿用圖2（A），2（B），2（C），2（D）及2（E）所用標記。

圖4（A）爲一圖素區之頂視圖，以401圈以虛線之區指出供連接圖素電極232及圖素TFT之主動層204（精確而言爲汲區216）。此外，數字402代表一接觸孔。

圖4（B）放大截面圖顯示實施例2中一接觸部401。數字204代表主動層，205爲閘絕緣膜，223爲第一間層絕緣膜，229爲第二間層絕緣膜。

實施例2特徵在於主動層204及圖素電極232經汲電極228電氣連接。

根據發明人之經驗，發現產生於圖素電極（如使用

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（17）

ＩＴＯ（銦錫氧化物）膜）與主動層（通常使用矽膜）２０４間接觸電阻爲非線性，因此不易產生歐姆接觸。

因此，可有效產生一結構，其中如以鈦膜與鋁膜之夾層之導通膜產生歐姆接觸，故輕易提供歐姆接觸。順帶地，發明人研究發現當鋁膜與ＩＴＯ膜彼此接觸，鋁膜溶解，因此根據實施例２，導通膜所具結構中鋁膜間置於鈦膜間。

如此結構下，即使接觸孔４０２內部引起摩擦失誤，汲電極２２８達到類似黑矩陣之功效。因此，即使發生外轉，未能目視及。

根據本發明，圖４（Ｂ）所示階差（對應圖４（Ｂ）中汲電極２２８之膜厚）高度限於０．３μｍ或以下，即當形成具圖４（Ｂ）所示結構之接觸部。

因此，當形成汲電極２２８，可使膜厚爲０．３μｍ或以下較佳爲０．２５μｍ，而限制階差高度爲０．３μｍ以下。

根據實施例２，以夾層膜形成汲電極２２８，夾層膜材料之主要成分爲鋁及鈦，膜厚爲０．２５μｍ。順帶地，若汲電極２２８向下漸縮，本身之階差具漸縮形狀，故摩擦失誤不易發生。

如上述，根據實施例２結構，接觸部附近引起之階差高度爲０．３μｍ或以下。因此，於接觸部周圍可防止因摩擦失誤或水平電場引起外轉發生。

根據本發明，根據形成液晶顯示裝置中之圖素間距而

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（18）

定胞間隙。尤其，胞間隙定爲圖素間距之十分之一或以下。

此外，薄膜電晶體與圖素電極之接觸部，結構原因引起之階差爲0．3μm或以下。

根據上述本發明結構完成之高精細液晶顯示裝置，不會發生如外轉之影像失誤。

例如，於ＥＷＳ（工程師工作站）規格下製造液晶顯示裝置，對角尺寸爲2吋，當影像顯示區之比例爲5：4（１２８０×１０２４圖素），圖素間距約爲３０μｍ。如此根據本發明，胞間隙爲3μm以下，而階差高度爲0．3μm以下，故可防止外轉發生。

此外，本發明非僅可應用於透射式液晶顯示裝置，亦可用於反射式液晶顯示裝置。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

四、中文發明摘要（發明之名稱：　　）

液晶顯示裝置及其製法

提供製造高影像品質液晶顯示裝置之製造技術，根據一圖素間距之距離限制供容納一液晶層之胞間隙之設定範圍，其中尤其胞晶間隙設定之距離爲圖素間距之十分之一，藉以實現高影像品質之液晶顯示裝置，未受如外轉電場干擾引起影像顯示失誤。

英文發明摘要（發明之名稱：LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF　　）

To provide a technology for fabricating a high image quality liquid crystal display device, a set range of a cell gap for holding a liquid crystal layer is limited in accordance with a distance of a pixel pitch in which specifically, the cell gap is set to be a distance of one tenth of the pixel pitch, whereby the high image quality liquid crystal display device with no occurrence of image display failure caused by disturbances of an electric field such as disclination, can be realized.

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

附件1：公告本 A8 B8 C8 D8

修正補充 年月日 88.11.9

六、申請專利範圍

第86104601號專利申請案

中文申請專利範圍修正本

民國88年11月修正

1．一種液晶顯示裝置，包含：

多數之閘極線和多數之資料線以矩陣型式安排在一基底上；

在該基底上之多數薄膜電晶體，每個電晶體安排在以相鄰二閘極線與相鄰二資料線包圍之圖素區；

多數之圖素電極，每個圖素電極連接至相關的薄膜電晶體；

一相對基底，包含至少一相對電極於其表面上；

一液晶材料安插於該基底與相對基底間；

其中該圖素區之圖素間距爲40μm或更小，和

其中該基底與相對基底間之間隔爲圖素區之圖素間距之十分之一或以下。

2．如申請專利範圍第1項之液晶顯示裝置，其中該基底具有至少一黑矩陣位在薄膜電晶體上和在圖素電極下

3．如申請專利範圍第1項之液晶顯示裝置，其中圖素間距爲30μm或更小。

4．一種液晶顯示裝置，包含：

多數之閘極線和多數之資料線以矩陣型式安排在基底上；

在該基底上之多數薄膜電晶體，每個薄膜電晶體安排

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

附件1：公告本 A8 B8 C8 D8

修正補充 年月日 88.11.9

六、申請專利範圍

第86104601號專利申請案

中文申請專利範圍修正本

民國88年11月修正

1．一種液晶顯示裝置，包含：

多數之閘極線和多數之資料線以矩陣型式安排在一基底上；

在該基底上之多數薄膜電晶體，每個電晶體安排在以相鄰二閘極線與相鄰二資料線包圍之圖素區；

多數之圖素電極，每個圖素電極連接至相關的薄膜電晶體；

一相對基底，包含至少一相對電極於其表面上；

一液晶材料安插於該基底與相對基底間；

其中該圖素區之圖素間距爲40μm或更小，和

其中該基底與相對基底間之間隔爲圖素區之圖素間距之十分之一或以下。

2．如申請專利範圍第1項之液晶顯示裝置，其中該基底具有至少一黑矩陣位在薄膜電晶體上和在圖素電極下

3．如申請專利範圍第1項之液晶顯示裝置，其中圖素間距爲30μm或更小。

4．一種液晶顯示裝置，包含：

多數之閘極線和多數之資料線以矩陣型式安排在基底上；

在該基底上之多數薄膜電晶體，每個薄膜電晶體安排

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準(CNS)A4規格(210×297公釐)

六、申請專利範圍

在以相鄰二閘極線與相鄰二資料線包圍之圖素區；

多數之圖素電極，每個圖素電極連接至相關的薄膜電晶體；

一相對基底，包含至少一相對電極於其表面上；和

至少一間隔件及液晶材料間置於基底與相對基底間；

其中該圖素區之圖素間距爲４０μｍ或更小，和

其中間隔件於垂直基底與相對基底方向之厚度爲圖素區之圖素間距之十分之一或以下。

５．如申請專利範圍第４項之液晶顯示裝置，其中該基底至少具有一黑矩陣設置在該薄膜電晶體上方在該圖素電極下方。

６．如申請專利範圍第４項之液晶顯示裝置，其中圖素間距爲３０μｍ或更小。

７．一種液晶顯示裝置，包含：

一主動矩陣基底，包含：

閘線及資料線，安排成矩陣形式於同一基底上；

一薄膜電晶體，安排於以相鄰二閘線與相鄰二資料線包圍之圖素區；

一汲電極連接至薄膜電晶體；

一間層絕緣膜蓋住至少汲電極；

一圖素電極，經由間層絕緣膜中形成之接觸孔連接至汲電極；

一相對基底，包含一相對電極於其表面上；及

多數間隔件及液晶材料間置於主動矩陣基底與相對基

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

底間；

其中汲電極之膜厚爲０．３μｍ或以下。

８．一種液晶顯示裝置之製法，包含步驟爲：

形成多數閘極線和多數資料線以矩陣形式安排於一基底上；

形成多數之薄膜電晶體，在該基底上，每個薄膜電晶體安排在以相鄰二閘極線及相鄰二資料線包圍之圖素區；

形成多數之圖素電極，每個圖素電極連接至相關的薄膜電晶體；

形成一相對基底，相對基底於其表面上包含一相對電極；及

提供至少一間隔件及液晶材料於基底與相對基底間，

其中該圖素區之圖素間距爲４０μｍ或更小，和

其中基底與相對基底間之間隔爲圖素區之圖素間距之十分之一。

９．如申請專利範圍第８項之製法，其中該基底具有至少一黑矩陣位於該薄膜電晶體上方和該圖素電極下方。

１０．如申請專利範圍第８項之製法，其中圖素間距爲３０μｍ或更小。

１１．如申請專利範圍第８項之製法，其中該間隔件於垂直基底與相對基底之方向之厚度爲圖素區之圖素間距之十分之一。

１２．如申請專利範圍第８項之製法，其中該間隔件爲球形。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

13. 如申請專利範圍第8項之製法，其中該間隔件包含選自由聚合物群，玻璃群和矽石群材料所組成之群之材料。

14. 一種液晶顯示裝置之製法，包含步驟爲：

形成一主動矩陣基底，主動矩陣基底包含：

閘線及資料線以矩陣形式安排於同一基底上；

一薄膜電晶體，安排於以相鄰二閘線及相鄰二資料線包圍之圖素區；

一汲電極，連接至薄膜電晶體；

一間層絕緣膜，蓋住至少汲電極；及

一圖素電極，經間層絕緣膜中形成之接觸孔連接至汲電極；

形成一相對基底，相對基底包含一相對電極於其表面上；及

提供一液晶材料於主動矩陣基底與相對基底之間，

其中汲電極之膜厚爲0.3μm或以下。

15. 如申請專利範圍第14項之製法，其中圖素區之間距介於10至100μm。

16. 如申請專利範圍第14項之製法，其中圖素區之間距介於10至40μm。

17. 如申請專利範圍第8項之製法，其中該液晶材料選自由扭曲向列型和超扭曲向列型液晶材料所組成之群。

18. 如申請專利範圍第8項之製法，其中該顯示裝

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

置爲包括至少一液晶板之投影型顯示裝置。

19. 如申請專利範圍第1項之裝置，其中該間隔件爲球形。

20. 如申請專利範圍第1項之裝置，其中該間隔件包含選自由聚合物群，玻璃群，和矽石群材料組成之材料。

21. 如申請專利範圍第1項之裝置，其中該液晶材料選自由扭曲向列型和超扭曲向列型液晶材料所組成之群。

22. 如申請專利範圍第1項之裝置，其中該顯示裝置爲包括至少一液晶板之投影型顯示裝置。

23. 如申請專利範圍第4項之裝置，其中該間隔件爲球形。

24. 如申請專利範圍第4項之裝置，其中該間隔件包含選自由聚合物群，玻璃群，和矽石群材料組成之群之材料。

25. 如申請專利範圍第4項之裝置，其中該液晶材料選自由扭曲向列型和超扭曲向列型液晶材料所組成之群。


26. 如申請專利範圍第4項之裝置，其中該顯示裝置爲包括至少一液晶板之投影型顯示裝置。

（請先閱讀背面之注意事項再填寫本頁）


裝 訂 線

經濟部智慧財產局員工消費合作社印製

第 1 圖A



104
103
110
111
112
109
CELL GAP
107
102
105
113
106
108
101


第 1 圖B


103
105
114
108
A
A'
圖素間距
104
107
115
外轉


382073


第 2 圖A






第 2 圖B







第 2 圖C




第 2 圖D




第 2 圖E







第 3 圖A




第 3 圖B




第 3 圖C



第 3 圖D



第 4 圖A



第 4 圖B