



(12) 发明专利

(10) 授权公告号 CN 101355047 B

(45) 授权公告日 2010.05.19

(21) 申请号 200710044345.7

CN 1799138 A, 2006.07.05, 说明书第2页19

(22) 申请日 2007.07.27

至20行.

(73) 专利权人 中芯国际集成电路制造(上海)有限公司

审查员 王晓峰

地址 201203 上海市浦东新区张江路18号

(72) 发明人 赵林林 马擎天

(74) 专利代理机构 北京集佳知识产权代理有限公司 11227

代理人 逯长明

(51) Int. Cl.

H01L 21/768 (2006.01)

H01L 21/311 (2006.01)

(56) 对比文件

CN 1835206 A, 2006.09.20, 说明书第4至第5页, 附图1至4.


权利要求书1页 说明书5页 附图4页

(54) 发明名称

在低介电常数介质层中形成通孔的方法

(57) 摘要

公开了一种在低介电常数介质层中形成通孔的方法, 包括: 提供一半导体衬底, 所述衬底包括金属连接线; 依次在所述金属连接线表面形成第一覆盖层、低介电常数介质层、第二覆盖层; 在所述第二覆盖层表面形成光刻胶掩膜层; 以所述光刻胶掩膜层为掩膜刻蚀所述第二覆盖层、低介电常数介质层直至暴露所述第一覆盖层, 从而在低介电常数介质层中形成通孔; 采用在反应室中原位沉积的方式形成一保护层覆盖所述通孔内壁介质层表面; 移除所述光刻胶掩膜层; 移除所述保护层和暴露的第一覆盖层, 以露出所述金属连接线。本发明的在低介电常数介质层中形成通孔的方法能够防止去除光刻胶过程中对低介电常数材料造成损伤。



1. 一种在低介电常数介质层中形成通孔的方法,包括 :  
提供一半导体衬底,所述衬底包括金属连接线 ;  
在所述金属连接线表面依次形成第一覆盖层、低介电常数介质层、第二覆盖层 ;  
在所述第二覆盖层表面形成光刻胶掩膜层 ;  
以所述光刻胶掩膜层为掩膜刻蚀所述第二覆盖层、低介电常数介质层直至暴露所述第一覆盖层,从而在低介电常数介质层中形成通孔 ;  
沉积一用于保护所述低介电常数介质层的保护层覆盖所述通孔内壁表面 ;  
移除所述光刻胶掩膜层 ;  
移除所述保护层和暴露的第一覆盖层,以露出所述金属连接线。
2. 根据权利要求 1 所述的方法,其特征在于 :所述保护层采用在反应室中原位 (in situ) 沉积的方式形成。
3. 根据权利要求 2 所述的方法,其特征在于 :所述保护层的材料为氯氧硅化物 (SiOCl)。
4. 根据权利要求 3 所述的方法,其特征在于 :所述保护层的厚度为 100~200Å。
5. 根据权利要求 1 所述的方法,其特征在于,形成光刻胶掩膜层的步骤包括 :  
在所述第二覆盖层表面形成有机抗反射层 ;  
在所述有机抗反射层表面涂布光刻胶层 ;  
图案化所述光刻胶层。
6. 根据权利要求 2 或 3 所述的方法,其特征在于,形成所述保护层的反应物包括氧气,流量为 700 ~ 1200sccm ;硅烷,流量为 30 ~ 80sccm ;反应室内的压力为 8 ~ 12Torr,射频功率为 850 ~ 1300W。
7. 根据权利要求 1 所述的方法,其特征在于 :所述第一覆盖层的材料为氮化硅、氮氧化硅或氮碳氧化硅。
8. 根据权利要求 1 所述的方法,其特征在于 :所述第二覆盖层的材料为氧化硅或氮氧化硅。

## 在低介电常数介质层中形成通孔的方法

### 技术领域

[0001] 本发明涉及半导体制造技术领域，特别涉及一种在低介电常数 (low k) 介质层中形成通孔的方法。

### 背景技术

[0002] 当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在半导体器件制造过程中，当晶片上的元件尺寸不断变小时，衬底中器件的密集程度越来越高，元件之间的高性能、高密度的连接不仅要在单个互连层中互连，而且要在多层之间进行互连，互连线的密度也趋增加。对集成电路的性能，尤其是射频条件下的高速处理信号的性能提出了更高的要求。为了互连线之间的寄生电容，降低信号的RC延迟和金属互连线之间的干扰，目前普遍采用低介电常数 (low k) 材料作为层间介质层，以降低电路中的RC延迟。

[0003] 然而，由于 low k 材料的密度较低，低介电常数材料的大量使用也对在其中形成通孔，进而形成镶嵌结构带来一些负面问题。图 1 至图 5 为说明现有在低介电常数材料层中形成通孔的过程剖面示意图。如图 1 至图 5 所示，图 1 中，在具有金属连接线 11 的衬底材料 10 表面形成由氮化硅、氮氧化硅或氮碳化硅组成的刻蚀阻挡层 12。在刻蚀阻挡层 12 表面沉积低介电常数材料层 13，例如掺氟的氧化硅 (FSG) 或黑钻石 (Black Diamond<sup>TM</sup>) 等。随后在低介电常数材料层 13 表面沉积一覆盖层 14，以保护该低介电常数材料层 13。然后，在覆盖层 14 表面涂布有机抗反射层 (BARC) 15，在有机抗反射层 15 表面涂布光刻胶并通过曝光、显影等工艺形成图案化的光刻胶图形 16。

[0004] 在接下来的工艺步骤中，以光刻胶图形 16 为掩膜刻蚀形成通孔，如图 2 所示。然后利用等离子灰化 (ashing) 工艺去除光刻胶图形 16 和 BARC 层 15，如图 3 所示；并随后去除刻蚀阻挡层 12 在通孔底部连接线 11 表面的部分以便露出连接线 11。在上述利用等离子灰化 (ashing) 工艺去除光刻胶图形 16 和 BARC 层 15 之后，需要利用氢氟酸 (HF) 进行湿法清洗去除光刻胶残留物。在这个过程中氢氟酸会接触到低介电常数材料层 13，并对其进行腐蚀，从而使通孔侧壁表面的低介电常数材料表面被破坏形成向内侧的凹陷并形成难溶的聚合物 17，导致低介电常数材料层的介电常数发生变化。对后续形成的金属互连线的性能产生不利影响。

[0005] 申请号为 02141023.2 的中国专利申请公开了一种方法解决上述问题的方法，该方法是利用金属掩膜取代光刻胶掩膜对低介电常数材料层进行刻蚀。然而形成金属掩膜无疑增加了工艺复杂程度和制造成本。

### 发明内容

[0006] 本发明的目的在于提供一种在低介电常数介质层中形成通孔的方法，能够防止去除光刻胶过程中对低介电常数材料造成损伤。

[0007] 一方面提供了一种在低介电常数介质层中形成通孔的方法，包括：

- [0008] 提供一半导体衬底，所述衬底包括金属连接线；
- [0009] 在所述金属连接线表面依次形成第一覆盖层、低介电常数介质层、第二覆盖层；
- [0010] 在所述第二覆盖层表面形成光刻胶掩膜层；
- [0011] 以所述光刻胶掩膜层为掩膜刻蚀所述第二覆盖层、低介电常数介质层直至暴露所述第一覆盖层，从而在低介电常数介质层中形成通孔；
- [0012] 沉积一保护层覆盖所述通孔内壁介质层表面；
- [0013] 移除所述光刻胶掩膜层；
- [0014] 移除所述保护层和暴露的第一覆盖层，以露出所述金属连接线。
- [0015] 优选地，所述保护层采用在反应室中原位 (in situ) 沉积的方式形成。
- [0016] 优选地，所述保护层的材料为氯氧硅化物 (SiOCl)。
- [0017] 优选地，所述保护层的厚度为100~200Å。
- [0018] 优选地，形成光刻胶掩膜层的步骤包括：
- [0019] 在所述第二覆盖层表面形成有机抗反射层；
- [0020] 在所述有机抗反射层表面涂布光刻胶层；
- [0021] 图案化所述光刻胶层。
- [0022] 优选地，形成所述保护层的反应物包括：
- [0023] 氧气，流量为 700 ~ 1200sccm；
- [0024] 硅烷，流量为 30 ~ 80sccm；
- [0025] 反应室内的压力为 8 ~ 12Torr，射频功率为 850 ~ 1300W。
- [0026] 优选地，所述第一覆盖层的材料为氮化硅、氮氧化硅或氮碳化硅。
- [0027] 优选地，所述第二覆盖层的材料为氧化硅或氮氧化硅。
- [0028] 另一方面提供了一种在低介电常数介质层中形成通孔的方法，包括：
- [0029] 提供一半导体衬底，所述衬底包括金属连接线；
- [0030] 在所述金属连接线表面依次形成第一覆盖层、低介电常数介质层、第二覆盖层；
- [0031] 在所述第二覆盖层表面形成光刻胶掩膜层；
- [0032] 以所述光刻胶掩膜层为掩膜刻蚀所述第二覆盖层、低介电常数介质层直至暴露所述第一覆盖层，从而在低介电常数介质层中形成通孔；
- [0033] 采用在反应室中原位沉积的方式形成一保护层覆盖所述通孔内壁介质层表面；
- [0034] 移除所述光刻胶掩膜层；
- [0035] 移除所述保护层和暴露的第一覆盖层，以露出所述金属连接线。
- [0036] 优选地，所述保护层的材料为氯氧硅化物 (SiOCl)。
- [0037] 优选地，所述保护层的厚度为100~200Å。
- [0038] 优选地，形成所述保护层的反应物包括：
- [0039] 氧气，流量为 700 ~ 1200sccm；
- [0040] 硅烷，流量为 30 ~ 80sccm；
- [0041] 反应室内的压力为 8 ~ 12Torr，射频功率为 850 ~ 1300W。
- [0042] 优选地，形成光刻胶掩膜层的步骤包括：
- [0043] 在所述第二覆盖层表面形成有机抗反射层；
- [0044] 在所述有机抗反射层表面涂布光刻胶层；

[0045] 图案化所述光刻胶层。

[0046] 优选地，所述第一覆盖层的材料为氮化硅、氮氧化硅或氮碳化硅。

[0047] 优选地，所述第二覆盖层的材料为氧化硅或氮氧化硅。

[0048] 与现有技术相比，上述技术方案具有以下优点：

[0049] 本发明的形成通孔的方法，利用光刻胶掩膜图形在低介电常数介质层中刻蚀形成通孔之后，先于去除光刻胶图形之前在衬底表面生长保护薄膜，该薄膜覆盖通孔内部低介电常数材料表面，对低介电常数材料起到保护作用。因此，在灰化去除光刻胶和用氢氟酸清洗光刻胶残留物的过程中，等离子体和氢氟酸清洗剂均不会接触到低介电常数材料，从而保护了低介电常数材料的介电常数不受去胶工艺的影响。而且，本发明的形成通孔的方法采取原位(*in situ*)的方式，即无须更换反应室，形成在低介电常数介质层中刻蚀形成通孔之后直接生长硅氧化物保护薄膜，进一步简化了制造工艺。

## 附图说明

[0050] 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

[0051] 图1至图5为说明现有在低介电常数材料层中形成通孔的过程剖面示意图；

[0052] 图6至图10为根据本发明实施例的在低介电常数材料层中形成通孔的方法剖面示意图。

## 具体实施方式

[0053] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0054] 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

[0055] 图6至图10为根据本发明第一实施例的双镶嵌结构形成方法的剖面示意图。所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图6所示，在半导体衬底上通常具有多层包括介电层的互连结构，为简便起见图中仅示出了一层介电层100，该层也被称为金属间介电层，其材料可为氧化硅。在介电层100中通过光刻、刻蚀和淀积工艺形成铜导线110。利用化学机械研磨(CMP)工艺将介电层100和铜导电连线110表面磨平。然后，利用CVD工艺在上述介电层100和铜导电连线110表面淀积阻挡层120，阻挡层120的材料为氮化硅(Si<sub>3</sub>N<sub>4</sub>)或氮氧化硅(SiON)，或氮碳氧化硅(SiOCN)，厚度为200Å-1200Å。上述阻挡层120一方面作为导电连线110中铜的扩散阻挡层，另一方面在后续刻蚀连接孔的过程中被当作蚀刻停止层。

[0056] 接着，在上述阻挡层120表面淀积厚度为5000Å-20000Å的介质层130，该层也被称为层间介电层(IMD)。介质层130是由化学气相淀积工艺沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如应用材料(Applied Materials)公司商标为

黑钻石 (black diamond) 的氧化硅 ( $\text{SiO}_2$ )、含碳氧化硅 ( $\text{SiCO}$ ) 或氟化硅玻璃 (FSG)。随后，在介质层 130 表面利用 PECVD 工艺再沉积一层材料为氧化硅或氮氧化硅的覆盖层 140，厚度为  $200\text{\AA} \sim 500\text{\AA}$ ，用来保护低介电常数材料电介质层 130 的介电常数不受后续工艺的影响。

[0057] 在接下来的工艺步骤中，在覆盖层 140 表面利用旋涂 (spin on) 工艺涂布抗反射层 150，本实施例中，抗反射层 150 的材料可选择普通的有机抗反射材料 (Organic Barc)，厚度为  $300\text{\AA} \sim 1000\text{\AA}$ 。然后，在抗反射层 150 表面涂布光刻胶，并利用光刻工艺，例如曝光、显影等形成具有通孔开口图案的光刻胶图形 160。上述抗反射层 150 的作用能够使形成的光刻胶图形 160 更加清晰。

[0058] 接下来如图 7 所示，以光刻胶图形 160 为掩膜，刻蚀抗反射层 150、覆盖层 140 和低介电常数材料电介质层 130，直至露出阻挡层 120。在刻蚀过程中，按照常规等离子体刻蚀工艺，在一个实施例中，刻蚀气体可包括氯气  $\text{Cl}_2$ 、氮气  $\text{N}_2$ 、氦气  $\text{He}$  和氧气  $\text{O}_2$  的混合气体，以及惰性气体（比如氩气 Ar、氖气 Ne 等等）或其混合气体。气体流量为 40–80sccm，等离子源输出功率 200–2000W，衬底温度控制在 20°C 和 80°C 之间，腔体压力为 5–50mTorr。

[0059] 在接下来的工艺步骤中，在通孔内壁表面和衬底表面沉积一层保护层 200，如图 8 所示。可以采用常用的化学气相沉积工艺形成这层保护层 200。在本发明的优选实施例中，采用在反应室中原位 (in suit) 沉积的方式形成该保护层 200。在上述刻蚀通孔的工艺中，本发明优选实施例采用拉姆研究公司 (LAM research coropration) 生产的刻蚀设备，这种设备具有一种叫做“先进反应室清洁控制”(advanced chamber cleancontrol, AC3) 的反应室自动清洁功能。该 AC3 功能可以在反应室的内壁沉积一层硅化物薄膜，这种薄膜可以减少刻蚀过程产生的微粒 (particles) 对反应室内壁造成的污染。本发明优选实施例利用该 AC3 功能，在低介电常数介质层 130 中刻蚀形成通孔之后，去除光刻胶图形 160 之前，原位，即直接在刻蚀反应室中，利用这种设备提供的沉积薄膜的 AC3 功能在通孔内壁表面形成保护层 200，而不必将衬底移至专门的沉积反应室中。在沉积保护层 200 的过程中，向反应室中通入的反应气体包括氧气，流量为 700 ~ 1200sccm；和硅烷，流量为 30 ~ 80sccm；反应室内的压力保持在 8 ~ 12Torr，射频功率设置为 850 ~ 1300W，时间持续 5 分钟。形成的材料为氯氧硅化物 ( $\text{SiOCl}$ ) 保护层 200 的厚度为  $100\text{\AA} \sim 200\text{\AA}$ ，优选为  $180\text{\AA}$ 。

[0060] 由于保护层 200 对低介电常数材料层 130 起到了保护作用，因此，在后续等离子体灰化去除光刻胶图形 160 以及 BARC 层 150，和用氢氟酸 HF 清洗光刻胶残留物的过程中，等离子体和氢氟酸清洗剂均不会直接接触到通孔内的低介电常数材料层 130 表面，从而保护了低介电常数材料层 130 的介电常数不受去胶工艺的影响。而且，本发明实施例的形成通孔的方法采取上述原位 (in suit) 沉积的方式，即无须更换反应室，而是在低介电常数介质层中刻蚀形成通孔之后直接生长氯氧硅化物 ( $\text{SiOCl}$ ) 保护层 200，因而简化了制造工艺。

[0061] 随后，如图 9 所示，利用等离子体灰化工艺去除光刻胶掩膜图形 160。由于 BARC 层 150 和光刻胶掩膜图形 160 的材料类似，都是有机聚合物，因此灰化工艺也能够将 BARC 层 150 一并去除。再利用刻蚀工艺刻蚀去除保护层 200，如图 10 所示。并刻蚀阻挡层 120 的位于通孔底部的部分，以便露出金属连接线 110。

[0062] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明

技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10