

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-220463

(P2014-220463A)

(43) 公開日 平成26年11月20日(2014.11.20)

(51) Int.Cl. F I テーマコード (参考)  
**H O 1 L 21/338 (2006.01)** H O 1 L 29/80 H 5 F 1 O 2  
**H O 1 L 29/778 (2006.01)**  
**H O 1 L 29/812 (2006.01)**

審査請求 未請求 請求項の数 9 O L (全 12 頁)

(21) 出願番号	特願2013-100364 (P2013-100364)	(71) 出願人	000154325
(22) 出願日	平成25年5月10日 (2013. 5. 10)		
		(74) 代理人	100087480
			弁理士 片山 修平
		(72) 発明者	生松 均
			神奈川県横浜市栄区金井町 1 番地 住友電
			工デバイス・イノベーション株式会社内
		F ターム (参考)	5F102 GB01 GC01 GD01 GJ02 GK04
			GL04 GM04 GM08 GQ01 GR12
			GS01 GS09 GT01 GV03 GV06
			GV08


(54) 【発明の名称】 半導体装置

(57) 【要約】 (修正有)

【課題】耐湿性の高い半導体装置を提供する。

【解決手段】基板 10 の上に設けられた半導体層 12 ~ 18 と、半導体層 12 ~ 18 の上に設けられたドレインパッド 30 a と、ドレインパッド 30 a と接し、ドレインパッド 30 a の上面が露出する開口部 21 を有する S i N 膜 22 と、S i N 膜 22 の上に設けられたポリイミド膜 24 と、ポリイミド膜 24 に設けられ、ドレインパッド 30 a の上面が露出する開口部 24 a と、ポリイミド膜 24 に設けられ、開口部 24 a と基板の端部側に位置するポリイミド膜 24 との間に位置し、その底面が半導体層 12 ~ 18 を覆うポリイミド膜 24 または S i N 膜 22 で構成されてなる開口部 24 b と、を具備する半導体装置。

【選択図】 図 2



## 【特許請求の範囲】

## 【請求項 1】

基板の上に設けられた半導体層と、  
前記半導体層の上に設けられた電極パッドと、  
前記電極パッドと接し、前記電極パッドの上面が露出する第 1 開口部を有する無機絶縁膜と、  
前記無機絶縁膜の上に設けられた樹脂膜と、  
前記樹脂膜に設けられ、前記電極パッドの上面が露出する第 2 開口部と、  
前記樹脂膜に設けられ、前記第 2 開口部と前記基板の端部側に位置する前記樹脂膜との間に位置し、その底面が前記半導体層を覆う前記樹脂膜または前記無機絶縁膜で構成されてなる第 3 開口部と、を具備することを特徴とする半導体装置。

10

## 【請求項 2】

前記第 1 開口部の端部は、前記第 2 開口部の内側に位置することを特徴とする請求項 1 記載の半導体装置。

## 【請求項 3】

基板の上に設けられた半導体層と、  
前記半導体層の上に設けられた電極パッドと、  
前記電極パッドと接し、かつ前記電極パッドの上面が露出する第 1 開口部を有する無機絶縁膜と、  
前記無機絶縁膜の上に設けられた樹脂膜と、  
前記樹脂膜に設けられ、前記電極パッドの上面及び側面の全てがその内側に位置する第 2 開口部と、を具備することを特徴とする半導体装置。

20

## 【請求項 4】

前記樹脂膜は、前記第 2 開口部の外側に位置する第 3 開口部を有することを特徴とする請求項 3 記載の半導体装置。

## 【請求項 5】

前記第 3 開口部は、前記無機絶縁膜の上面が露出されてなることを特徴とする請求項 1、2 及び 4 いずれか一項記載の半導体装置。

## 【請求項 6】

前記樹脂膜はポリイミド、又はベンゾシクロブテンにより形成されていることを特徴とする請求項 1 から 5 いずれか一項記載の半導体装置。

30

## 【請求項 7】

前記無機絶縁膜は窒化シリコンまたは窒化酸化シリコンにより形成されていることを特徴とする請求項 1 から 6 いずれか一項記載の半導体装置。

## 【請求項 8】

前記半導体層は F E T を形成し、  
前記電極パッドは、前記 F E T のドレインパッドまたはソースパッドであることを特徴とする請求項 1 から 7 いずれか一項記載の半導体装置。

## 【請求項 9】

前記電極パッドの上面は金により形成されていることを特徴とする請求項 1 から 8 いずれか一項記載の半導体装置。

40

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は半導体装置に関する。

## 【背景技術】

## 【0002】

半導体装置を水分、異物、及び外部からの衝撃などから保護するために絶縁膜が設けられる。例えば窒化シリコン ( S i N ) 膜などの無機絶縁膜、及びポリイミド膜などの樹脂膜を積層する。S i N 膜は透水性が低いため、半導体装置の耐湿性が高くなる。またポリ

50

イミド膜により異物及び衝撃からの保護が可能となる。特許文献 1 には、無機絶縁膜と電極パッドとの界面に金属層を設けた半導体装置が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2010 - 153707 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

吸湿及び温度変化により樹脂膜の体積が変化すると、樹脂膜の下に形成されている SiN 膜にストレスが加わる。このストレスは、SiN 膜が電極パッドから剥離する原因になる。電極パッドから SiN 膜が剥離すると、剥離した箇所から水分が浸入しやすくなる。この水分が電極パッド、半導体層に接続された電極などに浸入すると、電極材料が水分に溶解し、電極を構成する金属イオンのマイグレーションが発生する。このマイグレーションにより、電極パッド間で短絡が発生する。特に高電圧を印加する電界効果トランジスタ (Field Effect Transistor: FET) ではマイグレーションが発生しやすい。本願発明は、上記課題に鑑み、耐湿性の高い半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明は、基板の上に設けられた半導体層と、前記半導体層の上に設けられた電極パッドと、前記電極パッドと接し、前記電極パッドの上面が露出する第 1 開口部を有する無機絶縁膜と、前記無機絶縁膜の上に設けられた樹脂膜と、前記樹脂膜に設けられ、前記電極パッドの上面が露出する第 2 開口部と、前記樹脂膜に設けられ、前記第 2 開口部と前記基板の端部側に位置する前記樹脂膜との間に位置し、その底面が前記半導体層を覆う前記樹脂膜または絶縁膜で構成されてなる第 3 開口部と、を具備する半導体装置である。

【0006】

上記構成において、前記第 1 開口部の端部は、前記第 2 開口部の内側に位置する構成とすることができる。

【0007】

本願発明は、基板の上に設けられた半導体層と、前記半導体層の上に設けられた電極パッドと、前記電極パッドと接し、かつ前記電極パッドの上面が露出する第 1 開口部を有する無機絶縁膜と、前記無機絶縁膜の上に設けられた樹脂膜と、前記樹脂膜に設けられ、前記電極パッドの上面及び側面の全てがその内側に位置する第 2 開口部と、を具備する半導体装置である。

【0008】

上記構成において、前記樹脂膜は、前記第 2 開口部の外側に位置する第 3 開口部を有する構成とすることができる。

【0009】

上記構成において、前記第 3 開口部は、前記無機絶縁膜の上面が露出されてなる構成とすることができる。

【0010】

上記構成において、前記樹脂膜はポリイミド、又はベンゾシクロブテンにより形成されている構成とすることができる。

【0011】

上記構成において、前記無機絶縁膜は窒化シリコンまたは窒化酸化シリコンにより形成されている構成とすることができる。

【0012】

上記構成において、前記半導体層は FET を形成し、前記電極パッドは、前記 FET のドレインパッドまたはソースパッドである構成とすることができる。

【0013】

10

20

30

40

50

上記構成において、前記 F E T の上に設けられた複数のソースフィンガー、複数のドレインフィンガー及び複数のゲートフィンガーを具備し、前記ドレインパッドは前記複数のドレインフィンガーに接続されている構成とすることができる。

【 0 0 1 4 】

上記構成において、前記電極パッドの上面は金により形成されている構成とすることができる。

【 発明の効果 】

【 0 0 1 5 】

本発明によれば、耐湿性の高い半導体装置を提供することが可能となる。

【 図面の簡単な説明 】

10

【 0 0 1 6 】

【 図 1 】 図 1 は実施例 1 に係る半導体装置を例示する平面図である。

【 図 2 】 図 2 ( a ) は図 1 の線 A - A に沿った断面図である。図 2 ( b ) は図 1 の線 B - B に沿った断面図である。

【 図 3 】 図 3 は実施例 1 の変形例に係る半導体装置を例示する断面図である。

【 図 4 】 図 4 ( a ) は比較例に係る半導体装置を例示する平面図である。図 4 ( b ) は図 4 ( a ) の線 A - A に沿った断面図である。

【 図 5 】 図 5 ( a ) から図 5 ( d ) は半導体装置の製造方法を示す断面図である。

【 図 6 】 図 6 ( a ) 及び図 6 ( b ) は半導体装置の製造方法を示す断面図である。図 6 ( c ) は半導体装置の製造方法の別の例を示す断面図である。

20

【 図 7 】 図 7 ( a ) から図 7 ( c ) は半導体装置の製造方法を示す断面図である。

【 図 8 】 図 8 ( a ) 及び図 8 ( b ) は半導体装置の製造方法を示す断面図である。

【 図 9 】 図 9 ( a ) はウェハ状態の基板を例示する平面図である。図 9 ( b ) はウェハ状態の基板を例示する断面図である。

【 図 1 0 】 図 1 0 ( a ) は実施例 2 に係る半導体装置を例示する断面図である。図 1 0 ( b ) は実施例 2 の変形例に係る半導体装置を例示する断面図である。

【 発明を実施するための形態 】

【 0 0 1 7 】

図面を用いて本発明の実施例について説明する。

【 実施例 1 】

30

【 0 0 1 8 】

実施例 1 はポリイミド膜 2 4 に開口部 2 4 b を設けた例である。図 1 は実施例 1 に係る半導体装置 1 0 0 を例示する平面図である。S i N 膜 2 0 及び 2 2 並びにポリイミド膜 2 4 は透視している。開口部 2 1 は破線で示した。図 1 に点線で示した領域は活性領域 1 1 である。半導体装置 1 0 0 はフィンガー構造を有する F E T である。

【 0 0 1 9 】

図 2 ( a ) は図 1 の線 A - A に沿った断面図である。図 2 ( b ) は図 1 の線 B - B に沿った断面図である。図 2 ( a ) 及び図 2 ( b ) に示すように、半導体装置 1 0 0 は、下から順に積層された基板 1 0、バッファ層 1 2、チャネル層 1 4、電子供給層 1 6、キャップ層 1 8、S i N 膜 2 0 及び 2 2、並びにポリイミド膜 2 4 ( 樹脂膜 ) を備える。ポリイミド膜 2 4 は、半導体装置 1 0 0 が実装される際にかかるストレスから S i N 膜 2 0 及び 2 2 を保護するために設けられている。

40

【 0 0 2 0 】

基板 1 0 は炭化シリコン ( S i C ) などにより形成されている。バッファ層 1 2、チャネル層 1 4、電子供給層 1 6、キャップ層 1 8 はエピタキシャル成長された窒化物半導体層である。バッファ層 1 2 は例えば厚さ 3 0 0 n m の窒化アルミニウム ( A l N ) により形成され、基板 1 0 の上面に接触している。チャネル層 1 4 は例えば厚さ 1 0 0 0 n m の窒化ガリウム ( G a N ) により形成され、バッファ層 1 2 の上面に接触している。電子供給層 1 6 は例えば厚さ 2 0 n m の窒化アルミニウムガリウム ( A l G a N ) により形成され、チャネル層 1 4 の上面に接触している。キャップ層 1 8 は例えば厚さ 5 n m の G a N

50

により形成され、電子供給層 16 の上面に接触している。

【0021】

図 1 及び図 2 (b) に示すように、キャップ層 18 の上面にゲート電極 26、ソース電極 28 及びドレイン電極 30 が設けられている。ゲート電極 26 は、ゲートパッド 26a 及びゲートフィンガー 26b を含む。ゲートパッド 26a は複数のゲートフィンガー 26b と接続されている。ゲートフィンガー 26b はキャップ層 18 の上面に接触している。ソース電極 28 は、ソースパッド 28a 及びソースフィンガー 28b を含む。ソースパッド 28a は複数のソースフィンガー 28b と接続されている。ドレイン電極 30 は、ドレインパッド 30a 及びドレインフィンガー 30b を含む。ドレインパッド 30a は複数の複数のドレインフィンガー 30b と接続されている。ソースフィンガー 28b はドレインフィンガー 30b と対向している。ゲートフィンガー 26b はソースフィンガー 28b とドレインフィンガー 30b との間に設けられている。図 2 (b) に示すように、ソースフィンガー 28b はオーミック電極 28c 及び配線層 28d を含む。ドレインフィンガー 30b はオーミック電極 30c 及び配線層 30d を含む。オーミック電極 28c 及び 30c はキャップ層 18 の上面に接触している。配線層 28d はソースパッド 28a と一体の部材であり、オーミック電極 28c の上面に接触している。配線層 30d はドレインパッド 30a と一体の部材であり、オーミック電極 30c の上面に接触している。ゲートフィンガー 26b はキャップ層 18 の上面に接触している。なお、図 3 は実施例 1 の変形例に係る半導体装置 110 を例示する断面図である。図 3 に示すように、電子供給層 16 の上面にソース電極 28 及びドレイン電極 30 が設けられ、オーミック電極 28c 及び 30c が電子供給層 16 に接触してもよい。

10

20

【0022】

図 2 (a) 及び図 2 (b) に示すように、SiN 膜 20 はキャップ層 18 の上面に接触しており、ゲートフィンガー 26b、オーミック電極 28c 及び 30c の外周部を覆う。配線層 28d 及び 30d、並びに電極パッド (ゲートパッド 26a、ソースパッド 28a 及びドレインパッド 30a) は、SiN 膜 20 の上に設けられている。SiN 膜 22 は SiN 膜 20 の上面に接触し、かつフィンガー (ゲートフィンガー 26b、ソースフィンガー 28b 及びドレインフィンガー 30b) を覆う。SiN 膜 20 及び 22 は、半導体装置 100 を水分から保護する耐湿膜 (無機絶縁膜) を形成する。SiN 膜 22 は開口部 21 (第 1 開口部) を有する。図 2 (a) に示すように、開口部 21 は SiN 膜 22 を貫通している。SiN 膜 22 はドレインパッド 30a の外周部を覆い、ドレインパッド 30a の側面、及び上面の外周部に接触する。ドレインパッド 30a の中央側の領域は開口部 21 から露出する。すなわち、ドレインパッド 30a のうち、図 1 の破線より外側は SiN 膜 22 に覆われ、破線より内側は露出している。図 1 に示すように、ドレインパッド 30a と同様、ゲートパッド 26a 及びソースパッド 28a の外周部は SiN 膜 22 に覆われ、かつゲートパッド 26a 及びソースパッド 28a は開口部 21 から露出する。

30

【0023】

ポリイミド膜 24 は SiN 膜 22 の上面に接触しており、ポリイミド膜 24 を貫通する開口部 24a 及び 24b を有する。開口部 24a (第 2 開口部) は開口部 21 と重なっている。電極パッドは開口部 21 及び 24a から露出する。なお、開口部 24a は、開口部 21 の内側に形成されていてもよく、あるいは開口部 24a の内側面と開口部 21 の内側面が重なっていてもよい。

40

【0024】

図 1 に示すように、開口部 24b (第 3 開口部) はドレインパッド 30a の端部と基板 10 の端部 (半導体装置 100 の端部) との間の領域 R1、及びソースパッド 28a の端部と基板 10 の端部との間の領域 R3 に設けられている。図 2 (a) に示すように、開口部 24b はポリイミド膜 24 を貫通しており、SiN 膜 22 が開口部 24b から露出する。なお、開口部 24b は、領域 R1 および領域 R3 以外の領域に設けられてもよい。例えば、ドレインパッド 30a の長手方向におけるドレインパッド 30a の端部と基板 10 の端部との間の領域に設けることもできる (図示なし)。ソースパッド 28a 付近の構成は

50

、図 2 ( a ) に示すドレインパッド 3 0 a の付近と同じとすることができる。

【 0 0 2 5 】

図 2 ( a ) に示す開口部 2 1 の端部と開口部 2 4 a の端部との距離 D 1 は例えば 3  $\mu$  m である。ポリイミド膜 2 4 の体積変化により S i N 膜 2 2 にかかるストレスを考慮すると、距離 D 1 は 3  $\mu$  m 程度が好ましい。開口部 2 4 b の端部とドレインパッド 3 0 a の端部との距離 D 2 は例えば 7  $\mu$  m である。なお、距離 D 2 は 7  $\mu$  m 以下でもよい。開口部 2 4 b が、少なくとも開口部 2 4 a の外側に形成されていればよい。開口部 2 4 b の端部と開口部 2 4 a の端部との間の距離 D 3 は例えば 1 0  $\mu$  m である。ゲートパッド 2 6 a 及びソースパッド 2 8 a 上の開口部 2 1 及び 2 4 a においても、寸法は上記と同じである。図 1 及び図 2 ( a ) に示す開口部 2 4 b の幅 W は例えば 1 0  $\mu$  m であり、図 1 に示す開口部 2 4 b の長さ L は例えば 1 2 0  $\mu$  m である。

10

【 0 0 2 6 】

オーミック電極 2 8 c 及び 3 0 c は例えばキャップ層 1 8 に近い方から厚さ 1 0 n m のチタン ( T i ) 層と厚さ 3 0 0 n m のアルミニウム ( A l ) 層とを積層して形成されている。ゲートフィンガー 2 6 b は例えばキャップ層 1 8 に近い方から厚さ 5 0 n m のニッケル ( N i ) 層と厚さ 3 0 0 n m の A u 層とを積層して形成されている。配線層 2 8 d 及び 3 0 d、並びに電極パッドは例えば厚さ 2 ~ 4  $\mu$  m の金 ( A u ) により形成されている。図 2 ( a ) に示す S i N 膜 2 0 の厚さ T 1 及び S i N 膜 2 2 の厚さ T 2 はそれぞれ例えば 5 0 0 n m である。ポリイミド膜 2 4 の厚さ T 3 は例えば 5  $\mu$  m である。ポリイミド膜 2 4 は例えば感光性ポリイミドにより形成されている。

20

【 0 0 2 7 】

次に比較例を説明する。図 4 ( a ) は比較例に係る半導体装置 1 0 0 R を例示する平面図である。図 4 ( b ) は図 4 ( a ) の線 A - A に沿った断面図である。図 4 ( a ) 及び図 4 ( b ) に示すように、ポリイミド膜 2 4 は開口部 2 4 b を有さない。ポリイミド膜 2 4 は、開口部 2 4 a 以外において、S i N 膜 2 2 を覆う。

【 0 0 2 8 】

ポリイミド膜 2 4 の水分の吸収、及び温度変化などにより、ポリイミド膜 2 4 の体積が変化する。比較例においては、体積変化により、S i N 膜 2 0 及び 2 2 に大きなストレスが加わる。ストレスにより、電極パッド周辺において S i N 膜 2 2 の剥離が発生する。剥離により半導体装置 1 0 0 R の耐湿性が低下する。すなわち剥離した箇所から浸入した水分に、ゲートフィンガー 2 6 b、オーミック電極 2 8 c 及び 3 0 c などが溶解する。この結果、マイグレーションが発生する。

30

【 0 0 2 9 】

実施例 1 によれば、図 1 及び図 2 ( a ) に示すように開口部 2 4 b が設けられているため、ポリイミド膜 2 4 の変形に伴うストレスが低減される。ストレスの低減により、S i N 膜 2 2 の剥離が抑制される。従って、S i N 膜 2 2 が水分の浸入を抑制する耐湿膜として機能する。マイグレーションが抑制され、半導体装置 1 0 0 の耐湿性が高くなる。

【 0 0 3 0 】

図 1 に示した領域 R 1 は、ドレインパッド 3 0 a から図 1 における基板 1 0 の左端及び右端までの領域である。領域 R 2 は、ドレインパッド 3 0 a から基板 1 0 の上端までの領域である。領域 R 1 側におけるドレインパッド 3 0 a の端部から基板 1 0 の端部までの距離は、領域 R 2 側における距離より大きい。ドレインパッド 3 0 a は、領域 R 1 側において広い面積を有するポリイミド膜 2 4 と接触する。ポリイミド膜 2 4 の面積が大きいため、領域 R 1 側でストレスが大きくなる。領域 R 3 はソースパッド 2 8 a から図 1 における基板 1 0 の上端までの領域である。領域 R 3 は、ソースパッド 2 8 a から基板 1 0 の下端までの領域 R 4 より広い。領域 R 3 側でストレスは大きくなる。領域 R 1 及び R 3 に開口部 2 4 b を設けることで、ストレスを効果的に緩和することができる。

40

【 0 0 3 1 】

図 2 ( a ) に示したように、開口部 2 1 の端部は、開口部 2 4 a の端部と比較して、ドレインパッド 3 0 a の中央側に位置する。開口部 2 1 の端部と開口部 2 4 a の端部とが厚

50

さ方向に重なる場合と比べ、実施例 1 では S i N 膜 2 2 とポリイミド膜 2 4 との接触面積が小さくなる。接触面積の縮小により、ストレスが小さくなる。この結果、S i N 膜 2 2 が剥がれ難くなり、耐湿性が高くなる。

#### 【 0 0 3 2 】

実施例 1 と比較例とで、耐湿性試験を行った。8 個の半導体装置を高温・高湿下におき、電圧を印加した。8 個のサンプル中、故障が発生する個数を比較した。試験の条件を表 1 に示す。

【表 1】

	サイズ [mm <sup>2</sup> ]	温度 [°C]	湿度 [%]	時間 [h]	Vds [V]	Vgs [V]
実施例1	0.7×2	130	85	96	50	-3
比較例						

10

表 1 は左から半導体装置のサイズ、温度、湿度、時間、ソース・ドレイン間電圧 V d s、及びゲート・ソース間電圧 V g s を示す。表 1 に示すように、実施例 1 と比較例とで同じ条件を用いた。

#### 【 0 0 3 3 】

表 2 は試験の結果を示す表である。

【表 2】

	故障数/サンプル数
実施例1	0/8
比較例	6/8

20

表 2 に示すように、比較例では 8 個中 6 個に故障が発生したのに対し、実施例 1 では故障は発生しなかった。このように実施例 1 によれば耐湿性が高くなる。

#### 【 0 0 3 4 】

製造方法を説明する。図 5 ( a ) から図 6 ( b ) は半導体装置 1 0 0 の製造方法を示す断面図であり、ドレインパッド 3 0 a 付近を図示している。図 6 ( c ) は半導体装置 1 0 0 の製造方法の別の例を示す断面図である。図 7 ( a ) から図 8 ( b ) は製造方法を示す断面図であり、図 1 の線 B - B に対応する断面を図示している。ゲートパッド 2 6 a 及びソースパッド 2 8 a 付近においても、図 5 ( a ) から図 6 ( b ) と同様の工程が実施される。例えば有機金属気相成長法 ( Metal Organic Chemical Vapor Deposition : M O C V D ) を用いて、ウェハ状態の基板 1 0 の上に窒化物半導体層 ( バッファ層 1 2、チャネル層 1 4、電子供給層 1 6 及びキャップ層 1 8 ) をエピタキシャル成長させる。図 5 ( a ) から図 8 ( b ) では、基板 1 0、バッファ層 1 2、チャネル層 1 4、及び電子供給層 1 6 の図示を省略するが、キャップ層 1 8 の下にこれらの層が設けられている。図 1 に示した活性領域 1 1 以外の領域は不活性化する。

30

#### 【 0 0 3 5 】

図 7 ( a ) に示すように、例えば蒸着・リフトオフ法などにより、ゲートフィンガー 2 6 b、オーミック電極 2 8 c 及び 3 0 c を設ける。なお、図 3 のように電子供給層 1 6 の上面にオーミック電極 2 8 c 及び 3 0 c を形成する場合、オーミック電極の形成前にドライエッチングなどでキャップ層 1 8 を除去する。図 5 ( a ) 及び図 7 ( b ) に示すように、S i N 膜 2 0 を設ける。図 5 ( b ) に示すように、S i N 膜 2 0 に開口部を形成する。露出したキャップ層 1 8 の上にドレインパッド 3 0 a を設ける。図 7 ( b ) に示すように、S i N 膜 2 0 に開口部を形成する。露出したオーミック電極 2 8 c の上に配線層 2 8 d、オーミック電極 3 0 c の上に配線層 3 0 d を設ける。すなわち、電極パッド及び配線層 3 0 d は、例えばメッキ法により、同じ工程で形成される。

40

#### 【 0 0 3 6 】

図 5 ( c ) 及び図 8 ( a ) に示すように、ドレインパッド 3 0 a、配線層 2 8 d 及び 3

50

0 dを覆うS i N膜22を設ける。図5(d)に示すように、例えばドライエッチングによりS i N膜22に開口部21を形成する。開口部21からドレインパッド30 a、及び不図示のゲートパッド26 a及びソースパッド28 aそれぞれの上面が露出する。

【0037】

図6(a)及び図8(b)に示すように、例えば感光性ポリイミド樹脂を塗布することで、ポリイミド膜24を設ける。ポリイミド膜24は、図6(a)のドレインパッド30 a、不図示のゲートパッド26 a及びソースパッド28 a、並びに図6(a)及び図8(b)のS i N膜22を覆う。図6(b)に示すように、例えば露光・エッチング処理により、ポリイミド膜24に開口部24 a及び24 bを形成する。さらに熱処理によりポリイミド膜24を硬化させる。なお図6(c)に示すように、開口部24 bはポリイミド膜24を貫通しなくてもよい。

10

【0038】

図9(a)はウェハ状態の基板10を例示する平面図である。図9(a)に示すようにウェハ状態の基板10に複数のスクライブライン25が形成されている。図9(b)はウェハ状態の基板10を例示する断面図である。図9(b)に示すように、開口部24 a及び24 bを形成する工程において、スクライブライン25上のポリイミド膜24も露光・エッチング処理により除去され、スクライブライン25上のキャップ層18が露出する。ダイシング処理によりウェハ状態の基板10を個片化することで、半導体装置100が形成される。

【0039】

20

S i N膜20及び22は、水分の浸入を抑制するための十分な厚さを有することが好ましい。厚さT1及びT2は200 nm以上1200 nm以下とすることが好ましい。ポリイミド膜24は外部からの衝撃などから半導体装置100を保護する。保護のためにポリイミド膜24は厚いことが好ましい。ポリイミド膜24が厚くなるほどS i N膜20及び22に加わるストレスが大きくなる。保護及びストレス緩和のため、厚さT3は例えば2 µm以上、6 µm以下などが好ましい。開口部24 bはポリイミド膜24を貫通しなくてもよい。つまり開口部24 bはポリイミド膜24に設けられた凹状の領域とすることができ、また開口部24 bはポリイミド膜24を貫通し、S i N膜20及び22に形成されてもよい。耐湿性を高めるためには、開口部24 bはS i N膜20を貫通せず、開口部24 bの底面の全てがS i N膜22またはポリイミド膜24で構成されていることが好ましい。開口部24 bの数、幅W及び長さLは、半導体装置100のサイズ、ポリイミド膜24の厚さT3などに応じて変更可能である。図1では2つの領域R1に1つずつ開口部24 bを設けている。例えば、1つの領域R1に2つ以上の開口部24 bを設けてもよいし、2つの領域R1の一方に開口部24 bを設け、他方に開口部24 bを設けなくてもよい。領域R2及びR4に開口部24 bを設けてもよい。このように、開口部24 aと、基板10の端部側に位置するポリイミド膜24との間に開口部24 bを設けることが有効である。

30

【0040】

電極(ゲート電極26、ソース電極28及びドレイン電極30)の上面はAuにより形成されている。AuはS i Nとの密着性が低い。これに対し、ポリイミドはS i Nとの密着性が高い。電極の上にS i N膜20及び22、S i N膜22の上にポリイミド膜24を設け、かつ開口部24 bを設けることで、S i N膜20及び22が剥がれ難くなり、耐湿性が高くなる。電極パッド、配線層28 d及び30 dはAu以外の金属により形成されてもよい。S i N膜20及び22以外に、例えば窒化酸化シリコン膜(S i O N膜)などの無機絶縁膜を設けてもよい。ポリイミド膜24以外に、例えばベンゾシクロブテンなどの樹脂からなる膜を設けてもよい。無機絶縁膜の透水性は低いが、電極パッドとの密着性が低い。樹脂膜は無機絶縁膜との密着性が高いが、吸水及び温度変化により体積が変化する。実施例1によれば、剥離を抑制することができ、無機絶縁膜と樹脂膜との積層構造で、高い耐湿性と保護とを得ることができる。

40

【実施例2】

50



## 【 0 0 4 1 】

図 1 0 ( a ) は実施例 2 に係る半導体装置 2 0 0 を例示する断面図である。半導体装置 1 0 0 と同じ構成については説明を省略する。

## 【 0 0 4 2 】

図 1 0 ( a ) に示すように、開口部 2 4 a の端部は、ドレインパッド 3 0 a の上面が広がる方向 ( 図中の左右方向 ) において、ドレインパッド 3 0 a の端部、及び S i N 膜 2 2 のドレインパッド 3 0 a の端部に接触する部分 2 2 a から離間している。ドレインパッド 3 0 a の上面及び側面の全てが開口部 2 4 a の内側に位置する。これにより、ポリイミド膜 2 4 の体積が変化しても、S i N 膜 2 2 へのストレスが緩和されるため、S i N 膜 2 2 がドレインパッド 3 0 a から剥離することを抑制することができる。実施例 1 で設けられた開口部 2 4 b は、実施例 2 では設けられていない。なお、ゲートパッド 2 6 a 及びソースパッド 2 8 a の周辺においても、ポリイミド膜 2 4 は図 1 0 ( a ) と同様の構成を有する。

10

## 【 0 0 4 3 】

実施例 2 によれば、ドレインパッド 3 0 a の周辺において、S i N 膜 2 2 とポリイミド膜 2 4 との接触面積が小さくなる。ストレスが低減されるため、S i N 膜 2 2 が剥がれ難くなる。この結果、半導体装置 2 0 0 の耐湿性が高くなる。

## 【 0 0 4 4 】

図 1 0 ( b ) は実施例 2 の変形例に係る半導体装置 2 1 0 を例示する断面図である。図 1 0 ( b ) に示すように、ポリイミド膜 2 4 には開口部 2 4 a 及び 2 4 b が設けられている。開口部 2 4 a の端部は、ドレインパッド 3 0 a の端部から離間している。変形例によれば、より効果的に耐湿性を高めることができる。

20

## 【 0 0 4 5 】

実施例 1 及び 2 は窒化物半導体を用いる F E T の例である。窒化物半導体を用いた F E T では高電圧が印加される。特にドレインパッド 3 0 a には高電圧が印加されるため、ドレインパッド 3 0 a においてマイグレーションが発生しやすい。実施例 1 及び 2 によれば、マイグレーションの効果的な抑制が可能である。窒化物半導体とは、窒素を含む半導体であり、例えば I n N ( 窒化インジウム ) 、 I n G a N ( 窒化インジウムガリウム ) 、 I n A l N ( 窒化インジウムアルミニウム ) 、及び A l I n G a N ( 窒化アルミニウムインジウムガリウム ) などがある。例えばガリウム砒素 ( G a A s ) など砒素系半導体で F E T を形成してもよい。F E T 以外のトランジスタなどに実施例 1 及び 2 を適用してもよい。

30

## 【 0 0 4 6 】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

## 【 符号の説明 】

## 【 0 0 4 7 】

1 0	基板
1 2	バッファ層
1 4	チャネル層
1 6	電子供給層
1 8	キャップ層
2 0、2 2	S i N 膜
2 4	ポリイミド膜
2 1、2 4 a、2 4 b	開口部
2 6	ゲート電極
2 6 a	ゲートパッド
2 6 b	ゲートフィンガー
2 8	ソース電極


40

50


28 a  
 28 b  
 30  
 30 a  
 30 b  
 100、200、210

ソースパッド  
 ソースフィンガー  
 ドレイン電極  
 ドレインパッド  
 ドレインフィンガー  
 半導体装置


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



【 図 10 】

