



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2007-0106151
(43) 공개일자 2007년11월01일

(51) Int. Cl.

H05B 33/26(2006.01)

(21) 출원번호 10-2006-0038685

(22) 출원일자 2006년04월28일

심사청구일자 2006년04월28일

(71) 출원인

엘지전자 주식회사

서울특별시 영등포구 여의도동 20번지

(72) 발명자

이일호

경상북도 구미시 구평동 대우아파트 103동 601호

(74) 대리인

특허법인로얄


전체 청구항 수 : 총 12 항

(54) 디스플레이 장치

(57) 요약

본 발명은 기관의 좁은 영역 상에 소자 구동부 실장 영역이 마련된 조건에서도 각 배선이 효과적으로 배치되고, 배선의 종단을 연결하는 연결부가 필요없는 구조를 갖는 디스플레이 장치를 개시한다. 본 발명에 따른 디스플레이 장치는 기관에 형성된 픽셀 회로부; 픽셀 회로부의 제 1 전극의 제 1 종단과 전기적으로 연결된 적어도 하나의 제 1 배선; 픽셀 회로부의 제 2 전극과 전기적으로 연결된 적어도 하나의 제 2 배선 및 소자 구동을 위한 소자 구동부를 포함하되, 제 1 배선과 제 2 배선의 일부에는 제 1 배선 및 제 2 배선보다 큰 규격의 접속 영역이 형성되어 있어 제 1 배선과 제 2 배선은 접속 영역을 통하여 소자 구동부에 전기적으로 연결된다. 소자 구동부와 정확한 접촉을 위하여 접속 영역은 배선의 폭보다 넓은 면적을 갖는다. 또한, 배선을 포함한 소자 구동부 실장 영역의 적어도 일부에는 절연막이 형성되며, 이 절연막에는 접속 영역과 대응하는 영역에 개구가 형성되어 있다. 접속 영역과 소자 구동부와 정확한 접촉을 위하여 접속 영역은 그 표면이 절연막의 표면과 수평을 이루거나, 절연막 상으로 돌출된 구조를 갖는다.

대표도 - 도6



특허청구의 범위

청구항 1

기관 상의 제 1 전극과 제 2 전극의 교차부에 형성된 발광 영역을 포함하는 픽셀 회로부;

픽셀 회로부의 제 1 전극의 제 1 종단과 전기적으로 연결된 적어도 하나의 제 1 배선;

픽셀 회로부의 제 2 전극과 전기적으로 연결된 적어도 하나의 제 2 배선; 및

소자 구동을 위한 소장 구동부를 포함하되,

제 1 배선과 제 2 배선의 일부에는 제 1 배선 및 제 2 배선보다 큰 규격의 접속 영역이 형성되어 있어 제 1 배선과 제 2 배선은 접속 영역을 통하여 소자 구동부와 전기적으로 연결된 디스플레이 장치.

청구항 2

제 1 항에 있어서, 접속 영역은 배선의 폭 및 높이보다 큰 폭과 높이(두께)를 갖는 디스플레이 장치.

청구항 3

제 1 항에 있어서, 접속 영역은 인접하는 배선의 접속 영역과 접촉되지 않도록 엇갈리게 배치되어 있는 디스플레이 장치.

청구항 4

제 1 항에 있어서, 배선을 포함한 소자 구동부 실장 영역의 적어도 일부분에 형성되며 접속 영역과 대응하는 영역에 개구가 형성된 절연막을 더 포함하는 디스플레이 장치.

청구항 5

제 4 항에 있어서, 접속 영역은 그 표면이 절연막의 표면과 수평을 이루는 디스플레이 장치.

청구항 6

제 4 항에 있어서, 접속 영역은 그 표면이 절연막 상으로 돌출된 구조를 갖는 디스플레이 장치.

청구항 7

제 1 항에 있어서, 접속 영역은 배선과 일체로 형성된 디스플레이 장치.

청구항 8

제 1 항에 있어서, 접속 영역은 배선 상에 형성된 다층 구조의 도전층인 디스플레이 장치.

청구항 9

제 8 항에 있어서, 접속 영역은 배선의 저항보다 작은 저항을 갖는 재료로 형성된 디스플레이 장치.

청구항 10

제 1 항에 있어서, 제 2 배선은 제 1 배선과 대응하는 소자 구동부의 영역 이외의 영역을 통하여 그 하부로 연장된 디스플레이 장치.

청구항 11

제 10 항에 있어서, 제 2 배선은 소자 구동부의 상기 영역의 전체에 걸쳐 균일하게 배열되는 디스플레이 장치.

청구항 12

제 1 항에 있어서, 픽셀 회로부는 기관 상에 형성된 애노드 전극, 애노드 전극 상에 형성된 유기 전계 발광층 및 유기 전계 발광층 상에 형성된 캐소드 전극을 포함하며, 제 1 전극은 애노드 전극이고, 제 2 전극은 캐소드 전극인 디스플레이 장치.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <7> 본 발명은 디스플레이 장치에 관한 것으로서, 특히 기관 상에 소자 구동부를 실장하기 위하여 금속 배선을 효율적으로 배치한 디스플레이 장치에 관한 것이다.
- <8> 도 1은 픽셀 회로부를 포함하는 유기 전계 발광 소자의 평면도로서, 편의상 캡을 제거한 상태를 도시하였다.
- <9> 한편, 도 1에는 모기관에 형성된 다수의 픽셀 회로부 중 어느 하나의 픽셀 회로부(AA)만을 블록 형태로 도시하였으며, 픽셀 회로부는 기관 상에 형성된 애노드 전극, 애노드 전극 상에 형성된 유기 전계 발광층 및 유기 전계 발광층 상에 형성된 캐소드 전극을 포함한다.
- <10> 모기관(1) 상에 형성된 데이터 라인(2A) 및 스캔 라인(4A)은 픽셀 회로부(AA) 내에 형성된 다수의 애노드 전극 및 캐소드 전극(도시되지 않음)과 각각 연결되며, 데이터 라인(2A)과 스캔 라인(4A)의 각 단부는 모기관(1)의 한 부분으로 집중되어 패드(P)를 형성하게 된다.
- <11> 한편, 미설명 도면 부호 "4A-1" 및 "2A-1"는 스캔 라인(4A) 및 데이터 라인(2A)의 종단에 형성된 연결부(일명, 쇼트 바아(short bar)로 칭함)로서, 다수의 스캔 라인(4A) 및 다수의 데이터 라인(2A)을 연결하는 기능을 수행한다. 또한, 미설명 부호 "S"는 캡이 부착되는 영역을 나타낸다.
- <12> 도 1에 도시된 유기 전계 발광 소자(이하, "패널"이라 칭함)와 소자 구동부(IC 칩)를 연결하기 위하여 소자 구동부가 실장된 필름(chip on film)을 사용하지 않고 픽셀 회로부가 형성된 기관에 소자 구동부를 실장하는, 소위 "COG(chip on glass)" 형태의 디스플레이 장치가 사용되고 있다.
- <13> 도 2는 COG형 유기 전계 발광 디스플레이 장치의 평면도로서, 기관 (10) 상에 소자 구동부(11)가 실장되어 있음을 도시하고 있다.
- <14> 픽셀 회로부(도 2에서는 캡에 의하여 도시되지 않으나, 이하에서는 편의상 도면 부호 "13"을 "픽셀 회로부"라 칭함)에 전기적으로 연결된 데이터 라인(12)은 소자 구동부(11)에 곧바로 전기적으로 연결될 수 있으나, 데이터 라인(12) 양측에 배치된 스캔 라인(14)은 소자 구동부(11)의 주변 공간에 여유가 없기 때문에 소자 구동부(11)의 측면을 경유하여 픽셀 회로부(13)과 대응하는 부분과 반대쪽 부분에 연결된다.
- <15> 도 3 및 도 4는 도 2의 "A"부의 상세도로서, COG형 유기 전계 발광 디스플레이 장치에서의 스캔 라인(14)과 소자 구동부(11)의 접촉 관계를 도시하고 있다.
- <16> 한편, 도 3 및 도 4는 소자 구동부(11) 및 스캔 라인(14)의 일부만을 도시하였으며, 스캔 라인(14)의 배치 상태를 도시하기 위하여 소자 구동부(11)를 투명한 상태로 도시하였다.
- <17> 위에서 설명한 바와 같이, 소자 구동부(11)의 측면을 경유하여 픽셀 회로부(도 2의 13)와 대응하는 부분과 반대쪽 부분에 연결된 스캔 라인(14)에는 연결부가 형성되지 않으며, 이러한 상태에서 스캔 라인(14)의 각 종단이 소자 구동부(11)에 형성된 접속 단자(11-1; 이하, 범프(bump)라 칭함)와 각각 연결된다(도 3의 상태).
- <18> 이와 다른 구조로서는, 종단이 연결부(14A-1)에 연결된 각 스캔 라인(14-1)은 그 일부가 소자 구동부(11)의 범프(11-1)에 각각 연결된다(도 4의 상태).
- <19> 도 3에 도시된 바와 같이 스캔 라인(14)에 연결부가 형성되지 않은 조건에서는, 패널에 대한 점등 검사 및 에이징 과정을 수행하기 어렵다.
- <20> 즉, 소자 구동부(11)가 기관(10)에 실장되지 않은 상태에서 서로 분리된 상태로 배치된 모든 스캔 라인(14)에 검사용 핀 또는 지그를 일일이 접촉시키기 어렵다. 특히, 핀 또는 지그의 사용시, 좁은 간격을 갖고 배치된 인접 스캔 라인과의 접촉에 의하여 쇼트(short)가 발생할 수 있다.
- <21> 이와 함께, 두께가 얇은 도전층 형태의 스캔 라인(14)은 접촉하는 지그 또는 핀에 의하여 그 표면에 스크래치가 발생하거나 또는 스캔 라인(14)이 벗겨지는, 소위 필링(peeling) 현상이 발생할 우려가 있다.

- <22> 따라서, 이러한 문제점을 방지하기 위하여 소자 구동부(11)를 실장한 후에 점등 검사 및 에이징 과정을 실시하는 것이 효과적이거나, 이러한 경우 검사 결과가 따라 패널 불량으로 판정될 경우, 고가의 소자 구동부(11)를 함께 폐기해야 하는 문제점이 발생한다.
- <23> 도 4에 도시된 바와 같이, 다수의 스캔 라인(14-1)이 연결부(14A-1)에 연결된 구조에서는, 어느 한 스캔 라인(14-1)에 검사용 핀 또는 지그가 접촉할 경우, 연결부(14A-1)를 통하여 모든 스캔 라인(14-1)에 신호가 인가되며, 따라서 소자 구동부(11)를 실장하지 않은 상태에서도 점등 검사 및 에이징 과정을 진행할 수 있다.
- <24> 그러나, 이러한 구조에서는 점등 검사 및 에이징 과정 후, 소자 구동부(11)를 실장하기에 앞서 기판(10) 상에 형성된 연결부(14A-1)와 각 스캔 라인(14-1)을 서로 분리시켜야 한다. 이를 위해서 스크라이브 라인(L1)을 따라 스캔 라인(14-1)을 절단하는 레이저 스크라이빙(laser scribing) 공정을 추가로 실시해야만 한다.
- <25> 여기서, 도 3 및 도 4는 스캔 라인(14 또는 14-1)의 구조 및 배열에 대해서 설명하였지만, 소자 구동부(11)에 연결된 데이터 라인(12)도 동일한 구조 및 기능을 갖는다. 따라서, 이하에서는 이에 대한 설명을 생략한다.

발명이 이루고자 하는 기술적 과제

- <26> 본 발명은 기판에 소자 구동부를 실장하는 형태의 디스플레이 장치에서 발생하는 위와 같은 문제점을 해결하기 위한 것으로서, 기판의 좁은 영역 상에 소자 구동부 실장 영역이 마련됨에도 불구하고 데이터 라인과 스캔 라인이 효과적으로 배치되고, 데이터 라인과 스캔 라인의 종단을 연결하는 연결부가 필요없는 구조를 갖는 디스플레이 장치를 제공하는데 그 목적이 있다.
- <27> 한편, 디스플레이 장치의 소형화에 따라 패널의 크기 역시 작아지며, 이에 따라 데이터 라인 및 스캔 라인이 형성되는 영역 및 소자 구동부(즉, 소자 구동부 실장 영역의 면적)도 감소하게 된다. 이에 반하여, 고해상도를 구현하기 위하여 데이터 라인 및 스캔 라인의 수는 증가한다.
- <28> 디스플레이 장치의 소형화에 따라 수반되는 위와 같은 조건을 만족시키기 위하여 좁은 기판 영역에 실장된 소형의 소자 구동부에 다량의 데이터 라인 및 스캔 라인을 전기적으로 연결시키는 효과적인 방안이 고려되어야 한다.
- <29> 위의 목적을 실현하기 위한 본 발명에 따른 디스플레이 장치는 기판 상의 제 1 전극과 제 2 전극의 교차부에 형성된 발광 영역을 포함하는 픽셀 회로부; 픽셀 회로부의 제 1 전극의 제 1 종단과 전기적으로 연결된 적어도 하나의 제 1 배선; 픽셀 회로부의 제 2 전극과 전기적으로 연결된 적어도 하나의 제 2 배선을 포함하되, 제 1 배선과 제 2 배선의 일부에는 제 1 배선 및 제 2 배선보다 큰 규격의 접속 영역이 형성되어 있다.
- <30> 여기서, 제 1 배선과 제 2 배선은 접속 영역을 통하여 소자 구동부에 전기적으로 연결되며, 소자 구동부와와의 정확한 접촉을 위하여 접속 영역은 배선의 폭 및 높이보다 큰 폭 및 높이(두께)를 갖는 것이 바람직하다.
- <31> 한편, 배선을 포함한 소자 구동부 실장 영역의 적어도 일부분에는 절연막이 형성되며, 이 절연막에는 접속 영역과 대응하는 영역에 개구가 형성되어 있다. 접속 영역과 소자 구동부의 접속 영역과의 정확한 접촉을 위하여 접속 영역은 그 표면이 절연막의 표면과 수평을 이루거나, 절연막 상으로 돌출된 구조를 갖는다.

발명의 구성 및 작용

- <32> 이하, 본 발명에 따른 디스플레이 장치를 첨부된 도면을 통하여 상세히 설명한다. 한편, 이하의 설명에서는 디스플레이 소자의 한 종류인 유기 전계 발광 소자를 예를 들어 설명하며, 본 발명은 유기 발광 소자에 한정되는 것은 아니다.
- <33> 유기 전계 발광 소자(이하, "패널"이라 칭함)는 기판 상에 배열된 애노드 전극, 애노드 전극 상에 형성된 유기 전계 발광층 및 유기 전계 발광층 상에 형성된 캐소드 전극을 포함하나, 캐소드 전극과 애노드 전극의 적층 순서는 역으로 될 수 있다.
- <34> 한편, 본 발명과 같이 유기 전계 발광 소자 또는 패널 내부에 구동부를 실장하는데 있어 사용되는 기판은 플라스틱 필름, 실리콘, 글라스 등과 같은 도체에서 부도체까지 다양한 재료로 구성될 수 있다. 상기 도체는 액티브형 유기 발광 디스플레이 구현시 하부에 위치하는 트랜지스터(transistor)가 될 수 있다.
- <35> 도 5는 본 발명에 따른 COG형 유기 전계 발광 디스플레이 장치의 평면도로서, 캐소드 전극, 유기 전계 발광층 및 애노드 전극을 포함하는 픽셀 회로부 및 데이터 라인(102)과 스캔 라인(104)을 도시하고 있다.

- <36> 한편, 도 5에서는 픽셀 회로부가 캡에 의하여 도시되지 않으며, 이하에서는 설명의 편의상 도면 부호 "120"을 "픽셀 회로부"라 칭한다.
- <37> 또한, 도 5에서의 도면 부호 "110"은 소자 구동부가 실장되지 않은 "패널"을 나타내며, 부호 "L1"은 개별 소자 화를 위한 가상 스크라이브 라인이다.
- <38> 도 5에 도시된 바와 같이, 픽셀 회로부(120)에 인접한 영역에는 데이터 라인(102) 및 스캔 라인(104)과 전기적으로 연결될 소자 구동부가 실장될 영역(106)이 형성되며, 소자 구동부 실장 영역(106)에 인접한 위치에 소자 구동부에 전기적인 신호를 공급하기 위한 연성 회로 기관(flexible printed circuit)이 장착될 영역(105)이 형성된다.
- <39> 픽셀 회로부(120)의 애노드 전극과 전기적으로 연결된 데이터 라인(12)은 소자 구동부 실장 영역(106)에 곧바로 전기적으로 연결될 수 있으나, 캐소드 전극과 전기적으로 연결된 스캔 라인(104)은 소자 구동부 실장 영역(106)의 양 측부로 연장되며, 이후, 소자 구동부 실장 영역(106) 상에 형성된 스캔 라인(104)은 이후에 실장될 소자 구동부와 전기적으로 연결된다.
- <40> 도 6은 기관(100) 상의 소자 구동부 실장 영역(106)에서의 스캔 라인(104)의 배치 상태를 도시한 도면이다. 한편, 도 6에서의 도면 부호 "106"은 소자 구동부가 실장되는 영역을 가리키나, 이 영역에 실장된 소자 구동부로 간주될 수도 있다.
- <41> 위에서 언급한 바와 같이, 본 발명에서는 스캔 라인(104)을 소자 구동부 실장 영역(106)의 양 측부를 통하여 연장시킨 구조를 갖는다.
- <42> 도 6에 도시된 바와 같이, 픽셀 회로부(120)의 일측에서 연장된 스캔 라인(104)은 소자 구동부 실장 영역(106)의 일측부를 통하여 소자 구동부 실장 영역(106) 내로 연장된다. 한편, 각 스캔 라인(104) 중에서 소자 구동부 실장 영역(106) 내에 배열된 부분에는 소자 구동부(구동 IC 칩)에 형성된 접속 영역(범프(bump))과 전기적으로 연결되는 접속 영역(104-1)이 형성되어 있다.
- <43> 소자 구동부의 범프와의 정확한 접촉을 위하여 각 스캔 라인(104)에 형성된 접속 영역(104-1)은 스캔 라인(104)의 폭보다 넓은 폭을 갖는다.
- <44> 특히, 인접 스캔 라인에 형성된 접속 영역과의 단락을 방지하기 위하여 각 스캔 라인(104)의 접속 영역(104-1)은 인접 스캔 라인의 접속 영역과 엇갈린 위치에 형성된다. 이때, 각 스캔 라인(104)의 접속 영역(104-1)의 위치는 소자 구동부의 접속 영역의 위치에 따라 결정되며, 따라서 소자 구동부의 설계시 이러한 점을 고려하여 접속 영역의 위치를 결정한다.
- <45> 도 6에서는, 스캔 라인(104)이 소자 구동부 실장 영역(106) 측부에서 일부에 편중된 상태로 배치되어 있음을 도시하고 있으나, 이에 한정되지는 않는다. 즉, 스캔 라인(104)은 소자 구동부 실장 영역(106)의 측부의 전 영역에 걸쳐 균일하게 배열될 수 있음은 물론이다.
- <46> 또한, 각 스캔 라인(104)의 접속 영역(104-1) 역시 소자 구동부 실장 영역(106) 내에 위치한다면, 어느 위치에 형성되어도 그 기능을 수행할 수 있다.
- <47> 도 7은 기관의 소자 구동부 실장 영역에서의 데이터 라인의 배치 상태를 도시한 도면이다.
- <48> 도 7에 도시된 바와 같이, 픽셀 회로부(120)의 애노드 전극과 전기적으로 연결된 데이터 라인(102)은 소자 구동부 실장 영역(106)의 일측부를 통하여 소자 구동부 실장 영역(106) 내로 연장되며, 각 데이터 라인(102) 중에서 소자 구동부 실장 영역(106) 내에 배열된 부분에는 소자 구동부(구동 IC 칩)의 접속 영역(이하, "범프(bump)"라 칭함)과 접촉하는 접속 영역(102-1)이 형성되어 있다.
- <49> 소자 구동부의 접속 영역과의 정확한 접촉을 위하여 각 데이터 라인(102)에 형성된 접속 영역(102-1)은 데이터 라인(102)의 폭보다 넓은 폭을 갖는다.
- <50> 또한, 인접 데이터 라인에 형성된 접속 영역과의 단락을 방지하기 위하여 각 데이터 라인(102)의 접속 영역(102-1)은 인접 데이터 라인의 접속 영역과 엇갈린 위치에 형성된다.
- <51> 한편, 도 6 및 도 7에 도시된 구조에서, 소자 구동부 실장 영역(106)으로 연장된 데이터 라인(102) 및 스캔 라인(104)의 상부에는 절연막이 형성된다. 이 절연막은 데이터 라인(102) 및 스캔 라인(104)에 형성된 접속 영역(102-1 및 104-1)과 대응하는 영역에 형성된 개구를 가지며, 따라서 각 접속 영역(102-1 및 104-1)은 이 개구를

통하여 외부로 노출된다.

- <52> 이와 같은 구조에 의하여 소자 구동부 실장 영역(106)에 실장된 소자 구동부의 범프는 데이터 라인(102) 및 스캔 라인(104) 중에서 접속 영역(102-1 및 104-1)이 아닌 영역과는 접촉되지 않는다.
- <53> 한편, 절연막의 개구 내에 위치한 접속 영역(102-1 및 104-1)의 표면이 절연막의 표면 아래에 위치할 경우, 소자 구동부의 범프와 데이터 라인(102) 및 스캔 라인(104)의 접속 영역(102-1 및 104-1)은 절연막에 의하여 서로 접촉하지 않게 된다.
- <54> 이와 같이 소자 구동부의 범프와 접속 영역(102-1 및 104-1)이 접촉하지 못하는 현상을 방지하기 위를 위하여 데이터 라인(102) 및 스캔 라인(104)의 접속 영역(102-1 및 104-1)은 그 표면이 적어도 절연막의 표면과 수평을 이루어야하며, 따라서 접속 영역(102-1 및 104-1)의 높이(두께)는 절연막의 높이(두께)와 동일하거나 커야만 한다.
- <55> 한편, 소자의 집적도가 커지도록 그 크기가 감소함에 따라 구동부 역시 그 크기가 줄어들게 된다. 이에 따라 구동부와 배선(데이터 라인 및 스캔 라인)이 접촉하는 공간이 부족하게 되며, 그 결과 접속 영역의 폭을 넓히는 것이 어렵게 된다. 이러한 조건에서, 접속 영역의 높이를 크게 함으로써 전기적인 특성도 향상되며, 또한 각종 검사를 용이하게 수행할 수 있다.
- <56> 본 발명에서의 접속 영역(102-1 및 104-1)은 데이터 라인(102) 및 스캔 라인(104)과 일체로 형성될 수 있으나, 데이터 라인(102) 및 스캔 라인(104)을 형성한 후 데이터 라인(102) 및 스캔 라인(104)의 저항보다 낮은 저항을 갖는(즉, 전기 전도도가 높은) 재료를 이용하여 별도의 공정을 통하여 다층 구조로 형성된 도전층일 수 있다.
- <57> 이와 같은 구성을 갖는 본 발명에 따른 유기 전계 발광 소자의 기능상 특징을 각 도면을 통하여 설명한다.
- <58> 기관(100) 상에 도 5에 도시된 패널(110)을 구성한 후, 각 패널(100)의 정상적인 동작 여부를 확인하기 위한 점등 테스트 및 극한 조건을 부여하는 에이징 과정이 진행된다. .
- <59> 점등 검사 및 에이징 과정에서, 테스트 장비의 신호 인가용 지그 또는 핀이 픽셀 회로부(120)에 연결된 데이터 라인(102) 및 스캔 라인(104), 특히 소자 구동부 실장 영역(106)에 형성된 접속 영역(102-1 및 104-1)에 접촉하며, 이 상태에서 신호가 인가된다.
- <60> 여기서, 각 접속 영역(102-1 및 104-1)은 데이터 라인(102) 및 스캔 라인(104)의 면적보다 넓은 면적을 갖고 있기 때문에 신호 인가용 핀 또는 지그가 각 접속 영역(102-1 및 104-1)에 용이하게 접촉될 수 있다. 또한, 비교적 폭이 넓은 신호 인가용 핀 또는 지그를 사용할 경우, 모든 접속 영역(102-1 또는 104-1)에 동시에 접촉할 수 있어 모든 데이터 라인(102) 또는 스캔 라인(104)에 전기적인 신호를 인가할 수 있다.
- <61> 인가된 데이터 신호는 데이터 라인(102) 및 스캔 라인(104)을 통하여 애노드 전극 및 캐소드 전극으로 전달된다.

발명의 효과

- <62> 이상과 같은 본 발명에 따른 디스플레이 장치에서는, 스캔 라인을 소자 구동부의 양 측부를 통하여 연장시켜 소자 구동부에 전기적으로 연결하기 때문에 소자 구동부에 대한 스캔 라인의 배치에 여유를 가질 수 있다. 따라서 소자 구동부의 크기를 줄일 수 있음은 물론 이에 따라 디스플레이 장치의 소형화가 가능하다.
- <63> 또한, 스캔 라인과 데이터 라인의 종단에 연결부가 형성되지 않은 구조를 갖기 때문에 소자 개별화를 위한 스크라이빙 공정시 연결부를 제거하기 위한 레이저 스크라이빙 공정을 진행할 필요가 없다.
- <64> 특히, 스캔 라인과 데이터 라인의 종단에 연결부가 형성되어 있지 않음에도 불구하고, 각 종단에 넓은 면적의 접속 영역이 각각 구성되어 있어 검사용 핀 또는 지그와의 용이한 접촉이 가능하며, 또한 이 넓은 면적의 접속 영역을 통하여 소자 구동부와 전기적인 연결이 이루어져 저항을 최소화할 수 있다.
- <65> 이와 함께 스캔 라인과 데이터 라인에 형성된 접속 영역의 높이(두께)가 절연막의 높이(두께)와 적어도 동일하기 때문에 검사용 핀 또는 지그와의 접촉에도 불구하고 기관으로부터 스캔 라인과 데이터 라인이 분리되는 필링(peeling) 현상이 일어나지 않으며, 또한 스캔 라인과 데이터 라인에 스크래치가 발생하지 않는다.
- <66> 위에서 설명한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변


경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도면의 간단한 설명


- <1> 도 1은 캡이 부착되지 않은 일반적인 유기 전계 발광 소자의 평면도.
- <2> 도 2는 COG형 유기 전계 발광 디스플레이 장치의 평면도.
- <3> 도 3 및 도 4는 도 2의 "A"부의 상세도로서, COG형 유기 전계 발광 디스플레이 장치에서의 스캔 라인의 배치 상태를 도시한 도면.
- <4> 도 5는 본 발명에 따른 COG형 유기 전계 발광 디스플레이 장치의 평면도.
- <5> 도 6은 기판의 소자 구동부 실장 영역에서의 스캔 라인의 배치 상태를 도시한 도면.
- <6> 도 7은 기판의 소자 구동부 실장 영역에서의 데이터 라인의 배치 상태를 도시한 도면.

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

