

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-148746

(P2005-148746A)

(43) 公開日 平成17年6月9日(2005.6.9)

(51) Int. Cl.⁷

G09G 3/28

G09G 3/20

H04N 5/66

F I

G09G 3/28

H

G09G 3/20

612U

G09G 3/20

622C

G09G 3/20

641E

G09G 3/20

642E

テーマコード (参考)

5C058

5C080

審査請求 未請求 請求項の数 22 O L (全 24 頁) 最終頁に続く

(21) 出願番号 特願2004-329451 (P2004-329451)

(22) 出願日 平成16年11月12日 (2004.11.12)

(31) 優先権主張番号 2003-079783

(32) 優先日 平成15年11月12日 (2003.11.12)

(33) 優先権主張国 韓国 (KR)

(71) 出願人 590001669

エルジー電子株式会社

大韓民国, ソウル特別市永登浦区汝矣島洞
20

(74) 代理人 110000165

グローバル・アイピー東京特許業務法人

(72) 発明者 カン ソンホ

大韓民国、ダエグ、ブクーク、タエジョン
ードン 442 ベオンジ、ウバン 3チ
ャ 105-903

(72) 発明者 ユン サンジン

大韓民国、ギョンサンプクード、チルゴク
ーグン、セオクジェオクーミョン、ナムユ
ルーリ 710、ウバン シンチョンジ
タウン 103-1802

最終頁に続く


(54) 【発明の名称】 プラズマディスプレイパネルの初期化を制御するための方法および装置

(57) 【要約】

【課題】コントラストを改善し、リセット期間を減らすようにしたPDPの初期化制御方法及び装置を提供する。

【解決手段】本発明に係るプラズマディスプレイパネルの初期化制御方法及び装置は、1フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割し、前記入力映像の平均明るさが以前映像の平均明るさより低い時、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる。本発明に係るPDPの初期化制御方法及び装置は、APLが基準値より低い時及び/または高い時、上昇ランプ信号を省略するか、そのセットアップ電圧を低下させる。

【選択図】図5



【特許請求の範囲】**【請求項 1】**

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが以前映像の平均明るさより低い時、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる段階と、を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 2】

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが所定の基準値であれば、前記サブフィールドのそれぞれで前記初期化信号として第 1 信号を用いてセルの初期化を行う段階と、

前記入力映像の平均明るさが前記基準値より低ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号として前記第 1 信号の電圧より低い第 2 信号を用いるサブフィールドの数を増加させる段階と、

前記入力映像の平均明るさが前記基準値より高ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号として前記第 1 信号の電圧より低い第 2 信号を用いるサブフィールドの数を増加させる段階と、を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 3】

前記初期化信号は、電圧が徐々に上昇して弱放電で書き込み放電を起こすためのランプ信号であることを特徴とする請求項 1 または 2 記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 4】

入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割駆動されるプラズマディスプレイパネルを初期化する初期化制御装置であって、

前記入力映像の平均明るさを算出する A P L 算出部と、

前記 A P L 算出部によって算出された前記入力映像の平均明るさが以前映像の平均明るさより低い時、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる初期化制御部と、を備えることを特徴とするプラズマディスプレイパネルの初期化制御装置。

【請求項 5】

入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割駆動されるプラズマディスプレイパネルを初期化する初期化制御装置であって、

前記入力映像の平均明るさを算出する A P L 算出部と、

前記 A P L 算出部によって算出された前記入力映像の平均明るさが所定の基準値であれば、前記サブフィールドのそれぞれで前記初期化信号として第 1 信号を前記プラズマディスプレイパネルに供給する第 1 初期化制御部と、

前記入力映像の平均明るさが前記基準値より低ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号として前記第 1 信号の電圧より低い第 2 信号を用いるサブフィールドの数を増加させる第 2 初期化制御部と、

前記入力映像の平均明るさが前記基準値より高ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号として前記第 1 信号の電圧より低い第 2 信号を用いるサブフィールドの数を増加させる第 3 初期化制御部と、を備えることを特徴とするプラズマディスプレイパネルの初期化制御装置。

【請求項 6】

前記初期化信号は、電圧が徐々に上昇して弱放電で書き込み放電を起こすためのランプ信号であることを特徴とする請求項 4 または 5 記載のプラズマディスプレイパネルの初期化制御装置。

【請求項 7】

前記初期化制御部は、

前記初期化信号を発生させる初期化信号発生部と、

前記 A P L によって算出された平均明るさ信号に応答して前記初期化信号発生部を制御するための制御部と、を備えることを特徴とする請求項 4 または 5 記載のプラズマディスプレイパネルの初期化制御装置。

10

【請求項 8】

(表 1)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが低下するほど、前記初期化信号を省略するサブフレーム数を増加する段階と、

を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 9】

前記初期化信号を省略するサブフレーム数は、最上位ビット側から増加することを特徴とする、請求項 8 に記載のプラズマディスプレイパネルの初期化制御方法。

20

【請求項 10】

(表 2)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが所定の基準値範囲であれば 1 フレームの全サブフィールドで初期化信号を印加する段階と、

前記入力映像の平均明るさが所定の基準値範囲から低くなるほど、初期化信号を省略するサブフレーム数を増加させる段階と、

前記入力信号の平均の明るさが所定の基準値範囲から高くなるほど、初期化信号を省略するサブフレーム数を増加させる段階と、

30

を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 11】

前記入力映像の平均明るさが所定の基準値範囲から低くなるほど、初期化信号を省略するサブフレーム数を最上位ビット側から増加させ、前記入力映像の平均明るさが所定の基準値範囲から高くなるほど、初期化信号を省略するサブフレーム数を最下位ビット側から増加させることを特徴とする、請求項 10 に記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 12】

(表 3)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

40

前記入力映像の平均明るさが低下するほど前記初期化信号を低下させる段階と、

を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 13】

1 フレームの最初のサブフィールドで第 1 信号の初期化信号を印加する段階をさらに含み、

前記初期化信号を低下させる段階では、前記最初のサブフィールド以外のサブフィールドにおいて、前記第 1 信号の電圧よりも低い電圧の第 2 信号の初期化信号が印加され、前記入力映像の平均明るさが低下するほど前記第 2 信号が低下されることを特徴とする、請求項 12 に記載のプラズマディスプレイパネルの初期化制御方法。

50

【請求項 14】

(表 4)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが所定値より低下するほど前記初期化信号を低下させ、前記入力映像の平均明るさが所定値より増加するほど前記初期化信号を低下させる段階と、を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 15】

1 フレームの最初のサブフィールドで第 1 信号の初期化信号を印加する段階をさらに含み、

前記初期化信号を低下させる段階では、前記最初のサブフィールド以外のサブフィールドにおいて、前記第 1 信号の電圧よりも低い電圧の第 2 信号の初期化信号が印加され、前記入力映像の平均明るさが所定値より低下するほど前記第 2 信号の電圧を低下させ前記入力映像の平均明るさが所定値より増加するほど前記第 2 信号の電圧を低下させることを特徴とする、請求項 14 に記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 16】

(表 5、表 6)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

前記入力信号の平均の明るさが低くなるほど、前記初期化信号を省略又は低下するサブフィールド数を増加させるか、或いは、前記初期化信号を低下させる段階と、を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 17】

(表 5)

前記初期化信号を省略又は低下するサブフィールド数を増加させるか、或いは、前記初期化信号を低下させる段階は、

前記入力映像の平均明るさが所定値未満である場合には、前記入力信号の平均の明るさが低下するほど、前記初期化信号を低下させ、前記入力映像の平均明るさが所定値以上である場合には、前記入力信号の平均の明るさが増加するほど、前記初期化信号を省略又は低下するサブフィールド数を減少させることを特徴とする、請求項 16 に記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 18】

(表 6)

前記初期化信号を省略するサブフィールド数を増加させるか、又は、前記初期化信号を低下させる段階は、

前記入力映像の平均明るさが所定値未満である場合には、前記入力信号の平均の明るさが低下するほど、前記初期化信号を省略又は低下するサブフィールド数を増加させる段階と、

前記入力映像の平均明るさが所定値以上である場合には、前記入力信号の平均の明るさが増加するほど、前記初期化信号を高くする段階と、を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 19】

1 フレームの最初のフレームにおいて第 1 信号の初期化信号を印加する段階をさらに含み、

前記初期化信号を省略又は低下するサブフィールド数を増加させるか、或いは、前記初期化信号を低下させる段階は、前記最初のフレーム以外のフレームで実行され、前記第 1 信号の電圧よりも低い第 2 信号が初期化信号として印加されることを特徴とする、請求項 16 乃至 18 の何れかに記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 20】

10

20

30

40

50

(表 7)

1 フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、

前記入力映像の平均明るさが前記第 1 所定値から前記第 1 所定値未満の第 2 所定値まで低くなるほど、前記初期化信号を省略又は低下するサブフィールド数を増加する段階と、

前記入力映像の平均明るさが前記第 2 所定値より低くなるほど、前記初期化信号を低下させる段階と、

前記入力映像の平均明るさが前記第 1 所定値から前記第 1 所定値より大きい第 3 所定値まで高くなるほど、前記初期化信号を省略又は低下するサブフィールド数を増加する段階と、

前記入力映像の平均明るさが前記第 3 所定値より高くなるほど、前記初期化信号を低下させる段階と、

を含むことを特徴とするプラズマディスプレイパネルの初期化制御方法。

【請求項 2 1】

前記入力映像の平均明るさが前記第 1 所定値から前記第 1 所定値未満の第 2 所定値まで低くなるほど、前記初期化信号を省略又は低下するサブフィールド数を増加する段階、及び、前記入力映像の平均明るさが前記第 1 所定値から前記第 1 所定値より大きい第 3 所定値まで高くなるほど、前記初期化信号を省略又は低下するサブフィールド数を増加する段階は、最上位ビット側から前記初期化信号を省略又は低下するサブフィールド数を増加することを特徴とする、請求項 2 0 に記載のプラズマディスプレイパネルの初期化制御方法。

【請求項 2 2】

1 フレームの最初のフレームにおいて第 1 信号の初期化信号を印加する段階をさらに含み、

前記各段階は、前記最初のフレーム以外のフレームで実行されることを特徴とする、請求項 2 0 に記載のプラズマディスプレイパネルの初期化制御方法。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は、プラズマディスプレイパネルに係り、特に、プラズマディスプレイパネルの初期化を制御するための方法及び装置に関する。

【背景技術】

【0 0 0 2】

プラズマディスプレイパネル (Plasma Display Panel: 以下、「PDP」という) は、ガス放電によって発生する紫外線が蛍光体を励起させるときに蛍光体から発生する可視光線を用いて画像を表示する。かかる PDP は、今まで表示手段の主軸を成してきた陰極線管 (Cathode Ray Tube: CRT) に比べて厚さが薄くて軽く、かつ高鮮明 / 大画面の具現が可能であるという長所がある。

【0 0 0 3】

図 1 は、従来のプラズマディスプレイパネルを概略的に示す平面図であり、図 2 は、図 1 に示したセルの構造を詳しく示す斜視図である。図 1 及び図 2 を参照すれば、3 電極交流面放電型 PDP は、上部基板 10 上に形成されたスキャン電極 Y1 ~ Yn およびサステイン電極 Z と、下部基板 18 上に形成されたアドレス電極 X1 ~ Xm と、を備える。

【0 0 0 4】

この PDP の放電セル 1 は、スキャン電極 Y1 ~ Yn、サステイン電極 Z およびアドレス電極 X1 ~ Xm の交差部に形成される。スキャン電極 Y1 ~ Yn とサステイン電極 Z のそれぞれは、透明電極 12 と、透明電極 12 の線幅より小さい線幅を有し、透明電極の一端に形成される金属バス電極 11 と、を含む。

【0 0 0 5】

10

20

30

40

50

透明電極 12 は、通常インジウムスズ酸化物 (Indium-Tin-Oxide: ITO) で上部基板 10 上に形成される。金属バス電極 11 は、通常金属で透明電極 12 上に形成され、高抵抗の透明電極 12 による電圧降下を減らす役割を果たす。スキャン電極 Y1 ~ Yn とサステイン電極 Z が形成された上部基板 10 には、上部誘電体層 13 と保護膜 14 が積層される。上部誘電体層 13 上にはプラズマ放電時に発生した壁電荷が蓄積される。保護膜 14 は、プラズマ放電時に発生したスパッタリングによる電極 Y1 ~ Yn、Z と上部誘電体層 13 の損傷を防止すると共に 2 次電子の放出効率を高める。この保護膜 14 としては通常酸化マグネシウム MgO が利用される。

【0006】

アドレス電極 X1 ~ Xm は、スキャン電極 Y1 ~ Yn 及びサステイン電極 Z と交差する方向に下部基板 18 上に形成される。下部基板 18 上には下部誘電体層 17 と隔壁 15 が形成される。下部誘電体層 17 と隔壁 15 の表面には蛍光体層 16 が形成される。隔壁 15 は、アドレス電極 X1 ~ Xm に並んで形成され、放電セルを物理的に区分し、隣接した放電セル 1 間の電氣的、光学的干渉を遮断する。蛍光体層 16 は、プラズマ放電時に発生した紫外線によって励起・発光して赤色、緑色または青色のいずれか一つの可視光線を発生させる。

【0007】

上 / 下部基板 10、18 と隔壁 15 との間に設けられた放電セル 1 の放電空間には、放電のための He + Xe、Ne + Xe、He + Ne + Xe などの不活性混合ガスが注入される。

【0008】

このような PDP は、画像の階調 (Gray Level) を具現するために、一つのフレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動している。各サブフィールドは、放電を一樣に起こすためのリセット期間と、放電セルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間と、に分けられる。

【0009】

図 3 は、1 フレーム期間を複数のサブフィールドに時分割したサブフィールドパターンを示す図である。256 階調で画像を表示しようとする場合、1/60 秒に該当するフレーム期間 (16.67 ms) は、図 3 のように 8 個のサブフィールド SF1 ~ SF8 に分けられる。また、8 個のサブフィールド SF1 ~ SF8 のそれぞれは、リセット期間、アドレス期間及びサステイン期間にさらに分けられる。

【0010】

ここで、各サブフィールド SF1 ~ SF8 のリセット期間及びアドレス期間は各サブフィールド毎に同一である反面、サステイン期間及びその放電回数はサステインパルスの数に比例して各サブフィールド SF1 ~ SF8 において 2^n (但し、 $n = 0, 1, 2, 3, 4, 5, 6, 7$) の割合で増加する。このように各サブフィールド SF1 ~ SF8 におけるサステイン期間が変わることにより、画像の階調を具現できるようになる。

【0011】

図 4 は、図 1 のようなプラズマディスプレイパネルを駆動するための従来の駆動信号を示す波形図であり、各サブフィールド SF1 ~ SF8 で PDP の電極に供給される駆動信号を示す。

【0012】

図 4 を参照すれば、リセット期間の初期にはすべてのスキャン電極 Y に上昇ランプ信号 Ramp-up が同時に供給される。これと同時に、サステイン電極 Z とアドレス電極 X には 0 [V] が供給される。上昇ランプ信号 Ramp-up によって全画面のセル内において、スキャン電極 Y とアドレス電極 X との間と、スキャン電極 Y とサステイン電極 Z との間とには、弱放電で書き込み放電が起こる。この書き込み放電によってアドレス電極 X およびサステイン電極 Z 上には正極性 (+) の壁電荷が蓄積され、スキャン電極 Y 上には負極性 (-) の壁電荷が蓄積される。

【0013】

10

20

30

40

50

このような上昇ランプ信号 $Ramp - up$ が供給された後、その上昇ランプ信号 $Ramp - up$ のピーク電圧より低いサステイン電圧 V_s から落ち始めて負極性のスキャンバイアス電圧 $-V_y$ まで落ちる降下ランプ信号 $Ramp - dn$ が、スキャン電極 Y に同時に供給される。これと同時に、サステイン電極 Z にはサステイン電圧 V_s のバイアス電圧 $V_z - bias$ が供給され、アドレス電極 X には $0 [V]$ が供給される。このように降下ランプ信号 $Ramp - dn$ が供給されるとき、スキャン電極 Y とサステイン電極 Z との間と、スキャン電極 Y とアドレス電極 Z との間とに、弱放電で消去放電が起こる。このような消去放電により、書き込み放電によって形成された壁電荷の中から、アドレス放電に不要な過剰壁電荷が消去される。

【0014】

10

アドレス期間では、負極性スキャンパルス s_{scan} がスキャン電極 Y に順次供給されると同時に、スキャンパルス s_{scan} に同期される正極性のデータパルス d_{ata} がアドレス電極 X に供給される。スキャンパルス s_{scan} とデータパルス d_{ata} との電圧差とリセット期間に生成された壁電圧とが加えられることにより、データパルス d_{ata} が供給されるセル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、サステイン電圧 V_s が供給されるときに放電が起こりうるようにする程度の壁電荷が形成される。このアドレス期間中にサステイン電極 Z には正極性直流電圧 Z_{dc} が供給される。

【0015】

サステイン期間では、スキャン電極 Y とサステイン電極 Z に交互にサステインパルス s_{us} が供給される。そうすると、アドレス放電によって選択された放電セル 1 は放電セル 1 内の壁電圧とサステインパルス s_{us} とが加えられることにより、各サステインパルス $s_{us1} \sim s_{us6}$ が供給される度にスキャン電極 Y とサステイン電極 Z との間でサステイン放電、すなわち表示放電が発生する。サステインパルス $s_{us1} \sim s_{us6}$ の個数は、各サブフィールド $SF1 \sim SF8$ に付与された輝度加重値によってサブフィールド毎に異なるように設定される。

20

【0016】

サステイン放電が終了した後は、図示しない消去ランプ信号がスキャン電極 Y やサステイン電極 Z に供給される。消去ランプ信号はセル内で弱放電で消去放電を起こすことにより、サステイン放電によって生成された壁電荷を消去させる。

30

【0017】

ところが、従来の PDP は、非表示期間に発生する光のためにコントラスト比 (contrast ratio) が低いという短所がある。例えば、各サブフィールド毎に割り当てられるリセット期間中に全放電セル 1 内で数回発生する放電、特に上昇ランプ信号 $Ramp - up$ によって発生する書き込み放電またはセットアップ放電に伴って光が発生し、その光によってブラック輝度が高くなる。

【0018】

また、従来の PDP は、リセット期間が各サブフィールド毎に割り当てられるので、リセット期間の分だけのアドレス期間やサステイン期間が限定されるという問題点がある。例えば、各サブフィールド毎に割り当てられるリセット期間が原因で発生する擬似輪郭ノイズ (Contour noise) などの画質不良要因を減らすために、サブフィールドの追加や輝度の増加を必要とするが、このためのサステインパルスの追加が困難である。

40

【発明の開示】

【発明が解決しようとする課題】

【0019】

本発明は、かかる従来の問題点を解決するためのもので、その目的は、コントラストを改善し、リセット期間を減らすようにした PDP の初期化制御方法及び装置を提供する。

【課題を解決するための手段】

【0020】

本発明の実施形態に係る PDP の初期化制御方法は、1 フレーム期間を、入力映像の平

50

均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、前記入力映像の平均明るさが以前映像の平均明るさより低い時、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる段階と、を含む。

【0021】

本発明の他の実施形態に係るPDPの初期化制御方法は、1フレーム期間を、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割する段階と、前記入力映像の平均明るさが所定の基準値であれば、前記サブフィールドのそれぞれで前記初期化信号を用いてセルの初期化を行う段階と、前記入力映像の平均明るさが前記基準値より低ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる段階と、前記入力映像の平均明るさが前記基準値より高ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる段階と、を含む。

10

【0022】

前記初期化信号は、電圧が徐々に上昇して弱放電で書き込み放電を起こすためのランプ信号であることを特徴とする。

【0023】

本発明の実施形態に係るPDPの初期化制御装置は、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割駆動されるPDPと、前記入力映像の平均明るさを算出するAPL算出部と、前記APL算出部によって算出された前記入力映像の平均明るさが以前映像の平均明るさより低い時、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる初期化制御部と、を備える。

20

【0024】

本発明の他の実施形態に係るPDPの初期化制御装置は、入力映像の平均明るさによって初期化放電を起こすための初期化信号が省略可能であるか、前記初期化信号の電圧が調節可能である複数のサブフィールドに時分割駆動されるPDPと、前記入力映像の平均明るさを算出するAPL算出部と、前記APL算出部によって算出された前記入力映像の平均明るさが所定の基準値であれば、前記サブフィールドのそれぞれで前記初期化信号を前記PDPに供給する第1初期化制御部と、前記入力映像の平均明るさが前記基準値より低ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる第2初期化制御部と、前記入力映像の平均明るさが前記基準値より高ければ、前記初期化信号が省略されるサブフィールドの数を増加させるか、前記初期化信号の電圧が低いサブフィールドの数を増加させる第3初期化制御部と、を備える。

30

【0025】

前記初期化信号は、電圧が徐々に上昇して弱放電で書き込み放電を起こすためのランプ信号である。

40

【0026】

前記初期化制御部は、前記初期化信号を発生させる初期化信号発生部と、前記APLによって算出された平均明るさ信号に応答して前記初期化信号発生部を制御するための制御部と、を備える。

【発明の効果】

【0027】

本発明に係るPDPの初期化制御方法及び装置は、APLが基準値より低い時及び／または高い時、上昇ランプ信号を省略するか、そのセットアップ電圧を低下させる。その結果、本発明は、初期化放電数を減らすか初期化放電を弱くして、放電時に伴う光放出量を

50

減らすことにより、ブラック輝度を低めてコントラスト比を向上させ且つリセット期間を減らすことができる。

【発明を実施するための最良の形態】

【0028】

以下、本発明の実施形態を添付図を参照して詳しく説明する。

【0029】

(1) 第1実施形態

図5は、本発明の第1実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【0030】

本発明の第1実施形態に係るPDPの初期化制御方法は、1画面の平均輝度レベル(Average Picture Level: 以下、「APL」という)を算出し、そのAPLが低いほど高い加重値のサブフィールドにおいて上昇ランプ信号Ramp-upをより多く省略する。

【0031】

次の表1と図5は、サブフィールド8個で最大1024階調まで表現できるサブフィールドパターンを仮定し、本発明の第1実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upの省略可否を示す。

【0032】

【表1】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	あり	なし	なし	なし	なし	なし	なし	なし
APL2	あり	あり	なし	なし	なし	なし	なし	なし
APL3	あり	あり	あり	なし	なし	なし	なし	なし
APL4	あり	あり	あり	あり	なし	なし	なし	なし
APL5	あり	あり	あり	あり	あり	なし	なし	なし
APL6	あり	あり	あり	あり	あり	あり	なし	なし
APL7	あり	あり	あり	あり	あり	あり	あり	なし
APL8	あり	あり	あり	あり	あり	あり	あり	あり

【0033】

表1において、かっこの中の数字は各サブフィールドに付与される輝度加重値であり、'k'はAPLによって輝度加重値を最大4倍に乗算させる値である。例えば、APLが低いほど第8サブフィールドSF8の加重値'128'は'256'、'384'、'512'に調整される。

【0034】

APLは最大1024の階調に対応して0~1023まで総1024段階に細分化され、総1024段階のAPLは表1のようにさらに8個のAPL群に分けられる。第1APL群APL1は最も低い範囲のAPLであって0~100段階のAPLを含み、第2APL群APL2は101~200段階のAPLを含む。第3APL群APL3は201~300段階のAPL、第4APL群APL4は301~400段階のAPL、第5APL群APL5は401~500段階のAPL、第6APL群APL6は501~600段階のAPL、第7APL群APL7は601~700段階のAPLをそれぞれ含む。また、第8APL群APL8は最も高い範囲のAPLであって701~1023段階のAPLを含む。

【0035】

表1及び図5に示すように、APLが第1APL群APL1に算出されると、輝度加重値が最も低い第1サブフィールドSF1にのみ上昇ランプ信号Ramp-upが割り当てられ、その以外のサブフィールドSF2~SF8には上昇ランプ信号Ramp-upが割

り当てられない。

【0036】

また、APLが101～200間の値、すなわち第2APL群APL2に算出されると、第1及び第2サブフィールドSF1、SF2にのみ上昇ランプ信号Ramp-upが印加される。

【0037】

画面が明るくなるとともにAPLが601～700間の値、すなわち第7APL群APL7に算出されると、第8サブフィールドSF8を除いた第1～第7サブフィールドSF1～SF7に上昇ランプ信号Ramp-upが印加され、画面がピークホワイトに近づく明るさにさらに明るくなるとともにAPLが701～1023間の値、すなわち第8APL群APL8に算出されると、すべてのサブフィールドSF1～SF8に上昇ランプ信号Ramp-upが印加される。

10

【0038】

APL値が低ければ、すなわち画面が比較的暗い場合にはデータが最下位ビット(Least Significant Bits: LSB)に対応する低輝度加重値のサブフィールド、例えば第1～第3サブフィールドSF1～SF3に主に存在する一方、最上位ビット(Most Significant Bits: MSB)に対応する高輝度加重値のサブフィールドにはほとんど存在しない。

【0039】

よって、本発明の第1実施形態に係るPDPの初期化制御方法は、暗い画面でデータが存在するサブフィールドの初期化を安定化させる一方、データの無い、すなわち点灯するセルがほとんどない高輝度加重値のサブフィールドでリセット期間を減らすか省略することにより、暗い画面でブラック輝度を低めてコントラスト比を高める。また、本発明の第1実施形態に係るPDPの初期化制御方法は、明るい画面でリセット期間が含まれるサブフィールドの個数を増加させ、データが存在可能なほぼすべてのサブフィールドの初期化を安定化させることで、各サブフィールド毎の駆動マージンを十分に確保することができる。

20

【0040】

一方、降下ランプ信号Ramp-dnは各サブフィールド毎に割り当てることもでき、APLによって上昇ランプ信号Ramp-upと同様に省略することもできる。

【0041】

本発明の第2実施形態に係るPDPの初期化制御方法は、1画面のAPLを算出し、そのAPLが低いほど高い加重値のサブフィールドにおいて上昇ランプ信号Ramp-upをより多く省略するとともに、APLが高いほど低い加重値のサブフィールドにおいて上昇ランプ信号Ramp-upをより多く省略する。

30

【0042】

(2) 第2実施形態

図6は、本発明の第2実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。次の表2と図6は、サブフィールド8個で最大1024階調まで表現できるサブフィールドパターンを仮定し、本発明の第2実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upの省略可否を示す。

40

【0043】

【表 2】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	あり	あり	なし	なし	なし	なし	なし	なし
APL2	あり	あり	あり	あり	なし	なし	なし	なし
APL3	あり	あり	あり	あり	あり	あり	なし	なし
APL4	あり	あり	あり	あり	あり	あり	あり	あり
APL5	あり	あり	あり	あり	あり	あり	あり	あり
APL6	なし	なし	あり	あり	あり	あり	あり	あり
APL7	なし	なし	なし	なし	あり	あり	あり	あり
APL8	なし	なし	なし	なし	なし	なし	あり	あり

10

【0044】

表 2 及び図 6 に示すように、APL が第 1 APL 群 APL 1 に算出されると、輝度加重値が最も低い第 1 及び第 2 サブフィールド SF 1、SF 2 にのみ上昇ランプ信号 Ramp-up が割り当てられ、その以外のサブフィールド SF 3 ~ SF 8 には上昇ランプ信号 Ramp-up が割り当てられない。また、APL が 101 ~ 200 間の値、すなわち第 2 APL 群 APL 2 に算出されると、第 1 ~ 第 4 サブフィールド SF 1 ~ SF 4 に上昇ランプ信号 Ramp-up が印加され、APL が第 3 APL 群 APL 3 に算出されると、第 1 ~ 第 6 サブフィールド SF 1 ~ SF 6 に上昇ランプ信号 Ramp-up が印加される。

20

【0045】

画面が中間の明るさになるとともに APL が第 4 及び第 5 APL 群 APL 4、APL 5 中に算出されると、上昇ランプ信号 Ramp-up はすべてのサブフィールド SF 1 ~ SF 8 に印加される。

【0046】

画面がさらに明るくなるとともに APL が第 6 APL 群 APL 6 に算出されると、第 3 ~ 第 8 サブフィールド SF 3 ~ SF 8 に上昇ランプ信号 Ramp-up が印加され、第 7 APL 群 APL 7 に算出されると、第 5 ~ 第 8 サブフィールド SF 5 ~ SF 8 に上昇ランプ信号 Ramp-up が印加される。画面がピークホワイトに近づきさらに明るくなるとともに APL が第 8 APL 群 APL 8 に算出されると、第 7 及び第 8 サブフィールド SF 7、SF 8 にのみ上昇ランプ信号 Ramp-up が印加される。

30

【0047】

APL 値が低ければ、すなわち画面が比較的暗い場合には最下位ビット (Least Significant Bits: LSB) 側に対応する低輝度加重値のサブフィールド、例えば第 1 ~ 第 3 サブフィールド SF 1 ~ SF 3 にデータが主に存在する一方、最上位ビット (Most Significant Bits: MSB) 側に対応する高輝度加重値のサブフィールドにデータがほとんど存在しない。そして、放電回数が多いほど放電セル内に荷電粒子が多くなり、安定化したブライミング効果が強まり、放電セルの放電特性が安定化される。

【0048】

よって、本発明の第 2 実施形態に係る PDP の初期化制御方法は、暗い画面でデータが存在するサブフィールドの初期化を安定化させる一方、データがない、すなわち点灯するセルがほとんどない高輝度加重値のサブフィールドでリセット期間を省略することにより、暗い画面でブラック輝度を低めてコントラスト比を高める。

40

【0049】

本発明の第 2 実施形態に係る PDP の初期化制御方法は、放電回数が多くなるため、比較的各サブフィールドで駆動マージンが高くなる明るい画面において、明るさが明るくなるほど上昇ランプ信号 Ramp-up が省略されるサブフィールドの個数を増加させる。明るい画面で上昇ランプ信号 Ramp-up が省略されるサブフィールドは、明るい画面で最上位ビット MSB 側にデータの存在する確率が高いために、最下位ビット LSB に側に対応する低輝度加重値のサブフィールドでリセット期間が省略される。

50

【 0 0 5 0 】

図 7 は、本発明の第 1 及び第 2 実施形態に係る P D P の初期化制御方法において上昇ランプ信号 R a m p - u p が省略されるサブフィールドの駆動信号を示す。図 7 に示すように、本発明の第 1 及び第 2 実施形態に係る P D P の初期化制御方法は、確率的にデータがほとんどないサブフィールドで上昇ランプ信号 R a m p - u p が省略されるので、その分リセット期間が短くなり、リセット期間で書き込み放電が発生しないので、ブラック輝度が低くなる。

【 0 0 5 1 】

(3) 第 3 実施形態

本発明の第 3 実施形態に係る P D P の初期化制御方法は、A P L が低いほど、第 1 サブフィールド S F 1 を除いた残りのサブフィールド S F 2 ~ S F 8 で上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p を低下させる。 10

【 0 0 5 2 】

図 8 は、本発明の第 3 実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。次の表 3 と図 8 は、サブフィールド 8 個で最大 1 0 2 4 階調まで表現できるサブフィールドパターンを仮定し、本発明の第 3 実施形態に係る P D P の初期化制御方法において上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p を示す。

【 0 0 5 3 】

【 表 3 】

20

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	210V	100V	100V	100V	100V	100V	100V	100V
APL2	210V	110V	110V	110V	110V	110V	110V	110V
APL3	210V	120V	120V	120V	120V	120V	120V	120V
APL4	210V	130V	130V	130V	130V	130V	130V	130V
APL5	210V	140V	140V	140V	140V	140V	140V	140V
APL6	210V	150V	150V	150V	150V	150V	150V	150V
APL7	210V	160V	160V	160V	160V	160V	160V	160V
APL8	210V	170V	170V	170V	170V	170V	170V	170V

30

【 0 0 5 4 】

第 1 サブフィールド S F 1 はフレームがスタートするサブフィールドであって初期化を最も安定化させる必要がある。このために第 1 サブフィールド S F 1 では、A P L にかかわらず 1 8 0 V ~ 2 4 0 V 間の電圧、好ましくは 2 1 0 V セットアップ電圧の上昇ランプ信号 R a m p - u p で初期化のための書き込み放電を発生させる。この第 1 サブフィールド S F 1 を除いた他のサブフィールド S F 2 ~ S F 8 では、A P L によって上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p が変わる。A P L が低い時、すなわち暗い画面でブラック輝度が低くなるほど A P L が低い値に算出され、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 におけるセットアップ電圧 V s e t u p は低くなる。 40

【 0 0 5 5 】

表 3 と図 8 に示すように、A P L が第 1 A P L 群 A P L 1 に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 におけるセットアップ電圧 V s e t u p は、1 0 0 V というふうに最も低く設定される。A P L が第 2 A P L 群 A P L 2 に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 におけるセットアップ電圧 V s e t u p は 1 1 0 V に設定される。

【 0 0 5 6 】

このように A P L が高いほどセットアップ電圧 V s e t u p は高く設定され、画面が明るくなるとともに A P L が第 7 A P L 群 A P L 7 に算出されると、第 2 ~ 第 8 サブフィー 50

ルドSF2～SF8におけるセットアップ電圧Vsetupは160Vに設定され、第8APL群APL8に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは170Vに設定される。

【0057】

(4) 第4実施形態

本発明の第4実施形態に係るPDPの初期化制御方法は、APLが低いほど又はAPLが高いほど、第1サブフィールドSF1を除いた残りのサブフィールドSF2～SF8における上昇ランプ信号Ramp-upのセットアップ電圧Vsetupが低くなる。

【0058】

図9は、本発明の第4実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。次の表4と図9は、サブフィールド8個で最大1024階調まで表現できるサブフィールドパターンを仮定し、本発明の第4実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upのセットアップ電圧Vsetupを示す。

【0059】

【表4】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	210V	100V	100V	100V	100V	100V	100V	100V
APL2	210V	110V	110V	110V	110V	110V	110V	110V
APL3	210V	120V	120V	120V	120V	120V	120V	120V
APL4	210V	130V	130V	130V	130V	130V	130V	130V
APL5	210V	140V	140V	140V	140V	140V	140V	140V
APL6	210V	130V	130V	130V	130V	130V	130V	130V
APL7	210V	120V	120V	120V	120V	120V	120V	120V
APL8	210V	110V	110V	110V	110V	110V	110V	110V

【0060】

第1サブフィールドSF1はフレームがスタートするサブフィールドであって初期化を最も安定化させる必要がある。このために第1サブフィールドSF1では、APLにかかわらず180V～240V間の電圧、好ましくは210Vセットアップ電圧の上昇ランプ信号Ramp-upで初期化のための書き込み放電を発生させる。この第1サブフィールドSF1を除いた他のサブフィールドSF2～SF8では、APLによって上昇ランプ信号Ramp-upのセットアップ電圧Vsetupが変わる。

【0061】

APLが低い時、すなわち暗い画面でブラック輝度の低くなるほどAPLが低い値に算出され、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは低くなる。APLが高い時、すなわち明るい画面では放電回数が多いためプライミング効果が強い。このために、明るい画面ではセットアップ電圧Vsetupが低い場合にも初期化のための書き込み放電を全放電セルで安定して起こすことができるので、APLが高い値に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは低くなる。

【0062】

表4と図9に示すように、APLが第1APL群APL1に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは、100Vに最も低く設定される。APLが第2APL群APL2に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは110Vに設定される。このようにAPLが高いほどセットアップ電圧Vsetupは高く設定されるが、画面が明るくなるとともにAPLが第6APL群APL6に算出されると、第2～第8サブフィ

フィールドSF2～SF8におけるセットアップ電圧V setupは130Vとまた低く設定される。また、さらに画面が明るくなるとどセットアップ電圧V setupは徐々に低く設定される。すなわち、APLが第7APL群APL7に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧V setupは120Vに設定され、第8APL群APL8に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧V setupは110Vに設定される。

【0063】

図10は、本発明の第3及び第4実施形態に係るプラズマディスプレイパネルの初期化制御方法において上昇ランプ波形Ramp-upのセットアップ電圧V setupが平均明るさによって変わることを示す波形図である。図10は、本発明の第3及び第4実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upのセットアップ電圧V setupを示す。

10

【0064】

図10に示すように、本発明の第3及び第4実施形態に係るPDPの初期化制御方法は、APLによって少なくとも一部サブフィールドで上昇ランプ信号Ramp-upのセットアップ電圧V setupが点線で示すように100V～200V間で可変的に設定される。セットアップ電圧V setupが点線のように低く設定されると、その分上昇ランプ信号Ramp-upによる書き込み放電が弱く発生してブラック輝度を低めることができる。

【0065】

20

(5) 第5実施形態

本発明の第5実施形態に係るPDPの初期化制御方法は、APLが低いほど、上昇ランプ信号Ramp-upが省略されるサブフィールドの個数を多くするか、少なくとも一部サブフィールドで上昇ランプ信号Ramp-upのセットアップ電圧V setupを低く設定する。また、本発明の第5実施形態に係るPDPの初期化制御方法は、APLが高いほど、上昇ランプ信号Ramp-upが省略されるサブフィールドの個数を少なくするか、少なくとも一部サブフィールドで上昇ランプ信号Ramp-upのセットアップ電圧V setupを高く設定する。

【0066】

次の表5と図11は、サブフィールド8個で最大1024階調まで表現できるサブフィールドパターンを仮定し、本発明の第5実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upの省略可否とセットアップ電圧V setupを示す。

30

【0067】

【表5】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	あり	100V	100V	100V	100V	100V	100V	100V
APL2	あり	120V	120V	120V	120V	120V	120V	120V
APL3	あり	なし	なし	なし	なし	なし	なし	なし
APL4	あり	あり	なし	なし	なし	なし	なし	なし
APL5	あり	あり	あり	なし	なし	なし	なし	なし
APL6	あり	あり	あり	あり	なし	なし	なし	なし
APL7	あり	あり	あり	あり	あり	なし	なし	なし
APL8	あり	あり	あり	あり	あり	あり	なし	なし

40

【0068】

表5において、‘あり’は上昇ランプ信号Ramp-upが省略されないサブフィールド、即ち上昇ランプ信号Ramp-upありを意味する。このサブフィールドでは正常な210Vセットアップ電圧V setupの上昇ランプ信号Ramp-upが印加される。

50

‘なし’は上昇ランプ信号 R a m p - u p が省略されるか、セットアップ電圧 V s e t u p が 1 4 0 V に低く設定される上昇ランプ信号 R a m p - u p が印加されるサブフィールドを意味する。

【 0 0 6 9 】

第 1 サブフィールド S F 1 では 2 1 0 V セットアップ電圧の上昇ランプ信号 R a m p - u p で初期化のための書き込み放電が発生する。この第 1 サブフィールド S F 1 を除いた他のサブフィールド S F 2 ~ S F 8 では、A P L によって上昇ランプ信号 R a m p - u p が省略されるか、上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p が変わる。A P L が低い時、すなわち暗い画面でブラック輝度の低くなるように A P L が低い値に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 の少なくとも一部には上昇ランプ信号 R a m p - u p が省略されるか、低いセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

10

【 0 0 7 0 】

表 5 と図 1 1 に示すように、A P L が第 1 A P L 群 A P L 1 に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 には 1 0 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。A P L が第 2 A P L 群 A P L 2 に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 には 1 2 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。A P L が第 3 A P L 群 A P L 3 に算出されると、第 2 ~ 第 8 サブフィールド S F 2 ~ S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、1 4 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。A P L が第 4 A P L 群 A P L 4 に算出されると、第 1 及び第 2 サブフィールド S F 1、S F 2 には 2 1 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第 3 ~ 第 8 サブフィールド S F 3 ~ S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、1 4 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。A P L が第 5 A P L 群 A P L 5 に算出されると、第 1 ~ 第 3 サブフィールド S F 1 ~ S F 3 には 2 1 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第 4 ~ 第 8 サブフィールド S F 4 ~ S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、1 4 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

20

【 0 0 7 1 】

このように、A P L が高いほど、上昇ランプ信号 R a m p - u p が省略されるサブフィールドの個数が減るか、低いセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加されるサブフィールドの個数が減る。すなわち、画面が明るくなるとともに A P L が第 7 A P L 群 A P L 7 に算出されると、第 1 ~ 第 5 サブフィールド S F 1 ~ S F 5 には 2 1 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第 6 ~ 第 8 サブフィールド S F 6 ~ S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、1 4 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。また、A P L が第 8 A P L 群 A P L 8 に算出されると、第 1 ~ 第 6 サブフィールド S F 1 ~ S F 6 には 2 1 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第 7 及び第 8 サブフィールド S F 7、S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、1 4 0 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

30

40

【 0 0 7 2 】

本発明の第 5 実施形態に係る P D P の初期化制御方法の他の例は、表 6 のように A P L が低いほど、上昇ランプ信号 R a m p - u p が省略されるサブフィールドの個数を多くし、A P L が高い時、少なくとも一部サブフィールドで上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p が低く設定される。

【 0 0 7 3 】

【表 6】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	あり	なし	なし	なし	なし	なし	なし	なし
APL2	あり	あり	なし	なし	なし	なし	なし	なし
APL3	あり	あり	あり	なし	なし	なし	なし	なし
APL4	あり	あり	あり	あり	なし	なし	なし	なし
APL5	あり	140V	140V	140V	140V	140V	140V	140V
APL6	あり	150V	150V	150V	150V	150V	150V	150V
APL7	あり	160V	160V	160V	160V	160V	160V	160V
APL8	あり	170V	170V	170V	170V	170V	170V	170V

10

【0074】

(6) 第6実施形態

本発明の第6実施形態に係るPDPの初期化制御方法は、APLが低いほど又はAPLが高いほど、上昇ランプ信号Ramp-upが省略されるか、上昇ランプ信号Ramp-upのセットアップ電圧Vsetupが低く設定される。

【0075】

20

次の表7と図12は、サブフィールド8個で最大1024階調まで表現できるサブフィールドパターンを仮定し、本発明の第6実施形態に係るPDPの初期化制御方法において上昇ランプ信号Ramp-upの省略可否とセットアップ電圧Vsetupを示す。

【0076】

【表 7】

	SF1 (1 k)	SF2 (2 k)	SF3 (4 k)	SF4 (8 k)	SF5 (16 k)	SF6 (32 k)	SF7 (64 k)	SF8 (128 k)
APL1	あり	100V	100V	100V	100V	100V	100V	100V
APL2	あり	120V	120V	120V	120V	120V	120V	120V
APL3	あり	なし	なし	なし	なし	なし	なし	なし
APL4	あり	あり	なし	なし	なし	なし	なし	なし
APL5	あり	あり	あり	なし	なし	なし	なし	なし
APL6	あり	あり	なし	なし	なし	なし	なし	なし
APL7	あり	120V	120V	120V	120V	120V	120V	120V
APL8	あり	100V	100V	100V	100V	100V	100V	100V

30

【0077】

第1サブフィールドSF1はフレームがスタートするサブフィールドであって初期化を最も安定化させる必要がある。このために第1サブフィールドSF1では、APLにかかわらず180V～240V間の電圧、好ましくは210Vセットアップ電圧の上昇ランプ信号Ramp-upで初期化のための書き込み放電を発生させる。この第1サブフィールドSF1を除いた他のサブフィールドSF2～SF8では、APLが低い時とAPLが高い時、上昇ランプ信号Ramp-upが省略されるサブフィールドの個数が増加するか、セットアップ電圧Vsetupが低く設定される。

40

【0078】

表7と図12に示すように、APLが第1APL群APL1に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは100Vに低く設定される。APLが第2APL群APL2に算出されると、第2～第8サブフィールドSF2～SF8におけるセットアップ電圧Vsetupは120Vに設定される。AP

50

Lが第3 A P L 群 A P L 3 に算出されると、第2～第8サブフィールド S F 2～S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、140 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

【0079】

A P L が第4 A P L 群 A P L 4 に算出されると、第1及び第2サブフィールド S F 1、S F 2 には210 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第3～第8サブフィールド S F 3～S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、140 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。A P L が第5 A P L 群 A P L 5 に算出されると、第1～第3サブフィールド S F 1～S F 3 には210 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第4～第8サブフィールド S F 4～S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、140 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

10

【0080】

A P L が第6 A P L 群 A P L 6 以上に高くなると、上昇ランプ信号 R a m p - u p が省略されるサブフィールドの個数が増えるか、セットアップ電圧が低くなる。すなわち、画面が明るくなるとともに A P L が第6 A P L 群 A P L 6 に算出されると、第1及び第2サブフィールド S F 1、S F 2 には210 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第3～第8サブフィールド S F 3～S F 8 には上昇ランプ信号 R a m p - u p が省略されるか、140 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

20

【0081】

A P L が第7 A P L 群 A P L 7 に算出されると、第1サブフィールド S F 1 には210 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第2～第8サブフィールド S F 2～S F 8 には120 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。また、A P L が第8 A P L 群 A P L 8 に算出されると、第1サブフィールド S F 1 には210 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加され、第2～第8サブフィールド S F 2～S F 8 には100 V のセットアップ電圧 V s e t u p の上昇ランプ信号 R a m p - u p が印加される。

【0082】

30

図13及び図14は、本発明の P D P の初期化制御装置を示す図である。

【0083】

図13及び図14を参照すれば、本発明の実施形態に係る P D P の初期化制御装置は、第1逆ガンマ補正部1 A とデータ整列部5 との間に接続されたゲイン調整部2、誤差拡散部3 及びサブフィールドマッピング部4 と、第2逆ガンマ補正部1 B と波形発生部7 との間に接続された A P L 算出部6 と、を備える。

【0084】

第1及び第2逆ガンマ補正部1 A、1 B は、入力ライン10からのデジタルビデオデータ R G B を逆ガンマ補正して映像信号の階調値に対する輝度を線形的に変換させる。

【0085】

40

ゲイン調整部2は、赤色、緑色及び青色の各データ別に有効利得を調整して色温度を補償する。

【0086】

誤差拡散部3は、ゲイン調整部2から入力されるデジタルビデオデータの量子化誤差を隣接したセルに拡散させることにより、輝度値を微細に調整する。このために、誤差拡散部3はデータを整数部と小数部に分けて小数部にフロイド・シュタインベルグ (Floyd-Steinberg) 係数をかける。

【0087】

サブフィールドマッピング部4は、誤差拡散部3から入力されたデータを各ビット別に予め保存されたサブフィールドパターンにマッピングし、そのマッピングデータをデータ

50

整列部 5 に供給する。

【 0 0 8 8 】

データ整列部 5 は、サブフィールドマッピング部 4 から入力されるデジタルビデオデータを P D P 8 のデータ駆動部 1 0 2 に供給する。データ駆動部 1 0 2 は、P D P 8 のアドレス電極 X 1 ~ X m に接続され、データ整列部 5 から入力されるデータを 1 水平ライン分ずつラッチした後、ラッチされたデータを 1 水平期間単位でアドレス電極 X 1 ~ X m に供給する。

【 0 0 8 9 】

A P L 算出部 6 は、第 2 逆ガンマ補正部 1 B から入力されるデジタルビデオデータに対して 1 画面単位で A P L を算出し、算出された A P L に対応するサステインパルス数データ N s u s を出力する。また、A P L 算出部 6 は、算出された A P L が含まれる A P L 群の識別データ A P L # を出力する。このために、A P L 算出部 6 は、図 1 5 のように A P L に対応するサステインパルス数データ N s u s が搭載されたルックアップテーブルを検索し、サステインパルス数データ N s u s と A P L 群の識別データ A P L # を読み出す。

10

【 0 0 9 0 】

波形発生部 7 は、図 1 4 のようにタイミングコントローラ 1 0 1、駆動電圧発生部 1 0 5、スキャン駆動部 1 0 3 及びサステイン駆動部 1 0 4 を備える。

【 0 0 9 1 】

タイミングコントローラ 1 0 1 は、垂直 / 水平同期信号 H、V とクロック信号 C L K を利用して各駆動部 1 0 2、1 0 3、1 0 4 に必要なタイミング制御信号 C x、C y、C z を発生させ、そのタイミング制御信号 C x、C y、C z を当該駆動部 1 0 2、1 0 3、1 0 4 に供給することにより、各駆動部 1 0 2、1 0 3、1 0 4 を制御する。

20

【 0 0 9 2 】

データ制御信号 C x には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン / オフタイムを制御するためのスイッチ制御信号が含まれる。スキャン制御信号 C y には、スキャン駆動部 1 0 3 内のエネルギー回収回路と駆動スイッチ素子のオン / オフタイムを制御するためのスイッチ制御信号が含まれる。サステイン制御信号 C z には、サステイン駆動部 1 0 4 内のエネルギー回収回路と駆動スイッチ素子のオン / オフタイムを制御するためのスイッチ制御信号が含まれる

30

タイミングコントローラ 1 0 1 は、サステインパルス数データ N s u s によってスキャン制御信号 C y とサステイン制御信号 C z を調整することにより、A P L によってサステインパルス数を制御し、A P L 群識別データ A P L # に応答して、前述した実施形態のように上昇ランプ信号 R a m p - u p を省略するか、そのセットアップ電圧 V s e t u p を調整する。

【 0 0 9 3 】

スキャン駆動部 1 0 3 は、タイミングコントローラ 1 0 1 の制御下でスキャン電極 Y 1 ~ Y m に対し、リセット期間中に上昇ランプ信号 R a m p - u p と降下ランプ信号 R a m p - d n を供給し、アドレス期間中にスキャンパルス s c a n を順次供給する。また、スキャン駆動部 1 0 3 は、タイミングコントローラ 1 0 1 の制御下でスキャン電極 Y 1 ~ Y n にサステイン期間中にサステインパルス s u s 1、s u s 3、s u s 5 を供給する。特に、スキャン駆動部 1 0 3 は、タイミングコントローラ 1 0 1 の制御下で前述した実施形態のように A P L によって選択的に少なくとも一部サブフィールドで上昇ランプ信号 R a m p - u p を省略するか、上昇ランプ信号 R a m p - u p のセットアップ電圧 V s e t u p 1 ~ V s e t u p n を調整する。

40

【 0 0 9 4 】

サステイン駆動部 1 0 4 は、タイミングコントローラ 1 0 1 の制御下でアドレス期間中に直流バイアス電圧 V z - b i a s を供給した後、サステイン期間中にスキャン駆動部 1 0 3 と交互に動作してサステインパルス s u s 2、s u s 4、s u s 6 を供給する。

【 0 0 9 5 】

50

駆動電圧発生部 105 は、上昇ランプ信号 R_{uy} 、 R_{uz} のセットアップ電圧 $V_{setup1} \sim V_{setupn}$ 、スキャン電圧で設定される負極性のスキャンバイアス電圧 $-V_y$ 、直流バイアス電圧 ($V_y - bias$ 、 $V_z - bias$)、サステイン電圧 V_s 、データ電圧 V_d などを発生させる。このような駆動電圧は放電ガスの組成や放電セル構造によって変わることができる。

【0096】

上述したように、本発明に係る PDP の初期化制御方法及び装置は、APL が基準値より低い時及び/または高い時、上昇ランプ信号を省略するか、そのセットアップ電圧を低下させる。その結果、本発明は、初期化放電数を減らすか、初期化放電を弱くして放電時に伴う光放出量を減らすことにより、ブラック輝度を低めてコントラスト比を向上させ且つリセット期間を減らすことができる。

10

【0097】

一方、本発明は、APL によって上昇ランプ波形の数やそのセットアップ電圧を調節することを中心として実施形態を説明したが、上昇ランプ波形の勾配を APL によって制御するか、降下ランプ波形の数や電圧を APL によって制御することもできる。

【図面の簡単な説明】

【0098】

【図1】従来のプラズマディスプレイパネルを概略的に示す平面図である。

【図2】図1に示したセルの構造を詳しく示す斜視図である。

【図3】1フレーム期間を複数のサブフィールドに時分割したサブフィールドパターンを示す図である。

20

【図4】図1のようなプラズマディスプレイパネルを駆動するための従来の駆動信号を示す波形図である。

【図5】本発明の第1実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【図6】本発明の第2実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【図7】本発明の第1及び第2実施形態に係るプラズマディスプレイパネルの初期化制御方法において上昇ランプ波形が省略されるサブフィールドの駆動信号を示す波形図である。

30

【図8】本発明の第3実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【図9】本発明の第4実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【図10】本発明の第3及び第4実施形態に係るプラズマディスプレイパネルの初期化制御方法において上昇ランプ波形のセットアップ電圧が平均明るさによって変わること示す波形図である。

【図11】本発明の第5実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。

【図12】本発明の第6実施形態に係るプラズマディスプレイパネルの初期化制御方法の制御手順を段階的に示す流れ図である。


40

【図13】本発明の実施形態に係るプラズマディスプレイパネルの初期化制御装置を示すブロック図である。


【図14】図13の波形発生部を詳しく示すブロック図である。

【図15】図13に示したAPL算出部で算出されるAPLとそれによるサステインパルス数とを示すグラフである。


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】



【図 14】



【 図 15 】



フロントページの続き(51)Int.Cl.⁷

F I

テーマコード(参考)

H 0 4 N 5/66 1 0 1 B

G 0 9 G 3/28 K

F ターム(参考) 5C058 AA11 AB02 BA04 BA07 BA08 BA13

5C080 AA05 BB05 DD03 EE29 FF12 HH02 HH04 JJ02 JJ04 JJ05

JJ06 JJ07