

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-103988

(P2007-103988A)

(43) 公開日 平成19年4月19日(2007.4.19)

(51) Int. Cl.

H04L 27/18 (2006.01)

F I

H04L 27/18

Z

テーマコード(参考)

5K004

審査請求 未請求 請求項の数 7 O L (全 13 頁)

(21) 出願番号

特願2005-287213 (P2005-287213)

(22) 出願日

平成17年9月30日(2005.9.30)

(71) 出願人

000006507

横河電機株式会社

東京都武蔵野市中町2丁目9番32号

(74) 代理人

100090033

弁理士 荒船 博司

(74) 代理人

100093045

弁理士 荒船 良男

(72) 発明者

内田 賢治

東京都武蔵野市中町2丁目9番32号 横

河電機株式会社内

Fターム(参考) 5K004 AA05 FF02


(54) 【発明の名称】 コーディング回路及びコーディング装置

(57) 【要約】

【課題】 光のDPSK等の変調において、高いビットレートの信号のプリコーディングを安定に行うことである。

【解決手段】 信号S10を保持し、コーディング用のデータが並列且つ交互に分割されたデータをそれぞれ有する信号S6, S7の入力に同期して、保持した信号S10を信号S9として出力するDFF回路41と、信号S6(S13)及びS9を排他的論理和演算して信号S14として出力するXOR回路45と、信号S13及びS7(S15)を排他的論理和演算して信号S16として出力するXOR回路46と、信号S9及びS16を排他的論理和演算してDFF回路41へ入力する信号S10として出力するXOR回路44と、を備える。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

第 1 の信号を保持し、コーディング用のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 2 及び第 3 の信号の入力に同期して、前記保持した第 1 の信号を第 4 の信号として出力する保持手段と、

前記第 2 及び第 4 の信号を排他的論理和演算して第 5 の信号として出力する第 1 の排他的論理和手段と、

前記第 2 及び第 3 の信号を排他的論理和演算して演算結果信号として出力する第 2 の排他的論理和手段と、

前記第 4 の信号及び前記演算結果信号を排他的論理和演算して前記保持手段に入力する前記第 1 の信号として出力する第 3 の排他的論理和手段と、

を備えることを特徴とするコーディング回路。

10

【請求項 2】

第 1 の信号を保持し、コーディング用のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 2 及び第 3 の信号の入力に同期して、前記保持した第 1 の信号を第 4 の信号として出力する保持手段と、

前記第 2 及び第 4 の信号を排他的論理和演算して第 5 の信号として出力する第 1 の排他的論理和手段と、

前記第 3 及び第 5 の信号を排他的論理和演算して前記保持手段に入力する前記第 1 の信号として出力する第 2 の排他的論理和手段と、を備えることを特徴とするコーディング回路。

20

【請求項 3】

前記第 5 の信号に同期させる遅延量を前記第 4 の信号に与える第 1 の遅延手段を備えることを特徴とする請求項 1 又は 2 に記載のコーディング回路。

【請求項 4】

前記第 2 及び第 3 の信号のビットレートと同じ周波数のクロック信号の入力に同期して当該第 2 及び第 3 の信号を同期させる第 1 の同期手段を備え、

前記保持手段は、前記クロック信号の入力に同期して前記第 1 の信号を前記第 4 の信号として出力することを特徴とする請求項 1 から 3 のいずれか一項に記載のコーディング回路。

30

【請求項 5】

前記クロック信号の入力に同期して前記第 4 及び第 5 の信号を同期させる第 2 の同期手段を備えることを特徴とする請求項 4 に記載のコーディング回路。

【請求項 6】

所定量の遅延を前記クロック信号に与える第 2 の遅延手段を備え、

前記第 2 の同期手段は、前記第 2 の遅延手段により遅延されたクロック信号の入力に同期して前記第 4 及び第 5 の信号を同期させることを特徴とする請求項 5 に記載のコーディング回路。

【請求項 7】

請求項 1 から 6 のいずれか一項に記載のコーディング回路と、

40

前記第 2 の信号のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 6 及び第 7 の信号を切り替えて当該第 6 及び第 7 の信号のデータを有し且つ当該第 6 及び第 7 の信号の 2 倍のビットレートを有する前記第 2 の信号として出力する第 1 の切り替え手段と、

前記第 3 の信号のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 8 及び第 9 の信号を切り替えて当該第 8 及び第 9 の信号のデータを有し且つ当該第 8 及び第 9 の信号の 2 倍のビットレートを有する前記第 3 の信号として出力する第 2 の切り替え手段と、

前記第 4 及び第 5 の信号を切り替えて当該第 4 及び第 5 の信号のデータを有し且つ当該第 4 及び第 5 の信号の 2 倍のビットレートを有する第 10 の信号を出力する第 3 の切り替

50

え手段と、を備えることを特徴とするコーディング装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光通信におけるコーディング回路及びコーディング装置に関する。

【背景技術】

【0002】

従来、光通信の高速通信網の送信機において、光源から出力されたレーザ光に、送信すべきデジタルデータに対応して変調をかけて光信号として出力する光変調器が設けられ、その変調がかけられた光信号が増幅されて、光ファイバ等を介して受信先に送信される。光変調器の変調方式の一つとして、レーザ光の位相を位相変調する位相変調方式が実施されている。光は、次式(1)で表わされる。

$$y = A \sin(\omega t + \phi) \quad \dots (1)$$

但し、 y ：光の振幅、 A ：振幅の最大値、 ω ：角周波数、 t ：時間、 ϕ ：位相である。

位相変調方式では、位相変調により、位相 $\phi = 0$, π [rad] をとるものとする。

【0003】

位相変調方式としては、送信すべきデータを有する信号の0と1の信号に対し、それぞれ0 , π の位相を割り当てるPSK (Phase Shift Keying) 方式があるが、位相変調後の光信号のみからでは0 , 1のどちらであるかを特定できないという特徴がある。この特徴を改善するため、位相変調方式としてDPSK (Differential PSK) 方式が考えられている。

【0004】

図5に、光位相空間におけるDPSK方式による位相変換の状態遷移を示す。図5において、縦軸に虚数部 (Imaginary Part) が示され、横軸に実数部 (Real Part) が示される。図5に示すように、DPSK方式では、送信すべきデータを有する信号が0の場合に位相をそのまま保持し、送信すべきデータを有する信号が1の場合に位相を π [rad] 変化する。DPSK方式によれば、位相変調後の光信号のみからデータの値 (0または1) が分かる。DPSK方式の位相変調は、光変調器としてのLN (LiNbO₃) 変調器に、プリコーディングした制御電圧を与えることで容易に実現できる。この制御電圧の生成を一つの排他的論理和素子 (XOR) により実現する構成が考えられている (例えば、特許文献1参照)。

【0005】

図6に、従来のコーディング回路80の構成を示す。図6に示すように、コーディング回路80は、XOR回路81と、遅延素子82と、を備える。コーディング回路80において、送信すべきデータを有する信号としての信号S31がXOR回路81に入力され、XOR回路81から出力される信号S1が遅延素子82により1ビット遅延されて信号S32としてXOR回路81に入力される。XOR回路81において、信号S31及びS32が排他的論理和されて制御電圧としての信号S1として出力される。排他的論理和の真理値表を次表1に示す。つまり、前述のDPSK方式の変調規則を満たしている。

【表1】

信号S31	信号S32	信号S1
0	0	0 (0[rad])
0	1	1 (π [rad])
1	0	1 (π [rad])
1	1	0 (0[rad])

但し、表1中の0 , π [rad] は、LN変調器で入力光に与える位相である。

【0006】

数学的には、(+) を排他的論理和の記号とすると、信号S1が次式(2)で表わされる

10

20

30

40

50

。

$$(S1)_i = (S31)_i (+) (S1)_{i-1} = (S31)_i (+) (S31)_{i-1} (+) (S1)_{i-2} \\ = \dots = (S31)_i (+) (S31)_{i-1} (+) \dots (+) (S31)_1 (+) (S1)_0 \dots (2)$$

【特許文献1】特開2002-64574号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

光通信技術は、年々高速化を求められており、近年では、43 [Gb/s]程度のビットレートの実現が求められている。43 [Gb/s]では、1ビットの伝送に要する時間が約23 [ps]であり、コーディング回路80において、XOR回路81の応答速度を15 [ps]程度とすると、遅延素子82の遅延時間Tは、約8 [ps]と計算される。この8 [ps]の遅延は短すぎて、FF (FlipFlop)のようなクロック信号と同期する回路は使用できない。従って、8 [ps]は伝送線路やインバータのような簡単な回路で実現するしかなかった。

10

【0008】

しかし、クロック信号に同期しないと、送信すべきデータを有する信号に1が続いていた場合にエラーを起こしていた。即ち、1が連続すると、XOR回路81及び遅延素子82の合計で定まる時間に従って、信号S1が発振する。もし、この発振周期が1ビット伝送に要する時間(23 [ps])に対して1 [ps]ずれたとすると、1が11個ほど連続した場合には、論理が反転するといった結果を生じる。実システムでは、遅延の誤差を1 [ps]以内に押さえ込むことは困難であった。つまり、43 [Gb/s]の送信すべきデータを有する信号をコーディング回路80により直接プリコーディングすることは、電氣的な回路動作がネックとなり実現が難しかった。

20

【0009】

また、高いビットレートで送信すべき一連のデータの信号列は一般にビットレートの小さい信号を多重化(Multiplexing)して得られる。

【0010】

図7に、従来 of コーディング装置200の構成を示す。図7に示すように、コーディング装置200は、2:1マルチプレクサ(MUX)20, 30, 70と、コーディング回路80と、を備える。送信すべきデータを分割したコーディング用の信号S2, S3は、マルチプレクサ20により合成された信号S2, S3のデータを有し2倍のビットレート(半周期)の信号S6として出力される。同じくコーディング用の信号S4, S5は、2:1マルチプレクサ30により合成された信号S4, S5のデータを有し2倍のビットレートの信号S7として出力される。信号S6, S7は、2:1マルチプレクサ70により、合成された半周期の信号S31として出力される。信号S2, S3, S4, S5は、信号S31の1/4倍のビットレートとなるが、コーディング回路80に入力される信号S31は(相変わらず)上記高いのビットレートのものが要求されるため、コーディングの実現が困難であった。

30

【0011】

本発明の課題は、光のDPSK等の変調において、高いビットレートの信号のプリコーディングを安定に行うことである。

40

【課題を解決するための手段】

【0012】

上記課題を解決するため、請求項1に記載の発明のコーディング回路は、

第1の信号を保持し、コーディング用のデータが並列且つ交互に2分割されたデータをそれぞれ有する第2及び第3の信号の入力に同期して、前記保持した第1の信号を第4の信号として出力する保持手段と、

前記第2及び第4の信号を排他的論理和演算して第5の信号として出力する第1の排他的論理和手段と、

前記第2及び第3の信号を排他的論理和演算して演算結果信号として出力する第2の排

50

他の論理和手段と、

前記第 4 の信号及び前記演算結果信号を排他的論理和演算して前記保持手段に入力する前記第 1 の信号として出力する第 3 の排他的論理和手段と、
を備えることを特徴とする。

【0013】

請求項 2 に記載の発明のコーディング回路は、

第 1 の信号を保持し、コーディング用のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 2 及び第 3 の信号の入力に同期して、前記保持した第 1 の信号を第 4 の信号として出力する保持手段と、

前記第 1 及び第 2 の信号を排他的論理和演算して第 5 の信号として出力する第 1 の排他的論理和手段と、

前記第 3 及び第 5 の信号を排他的論理和演算して前記保持手段に入力する前記第 1 の信号として出力する第 2 の排他的論理和手段と、を備えることを特徴とする。

【0014】

請求項 3 に記載の発明は、請求項 1 又は 2 に記載のコーディング回路において、

前記第 5 の信号に同期させる遅延量を前記第 4 の信号に与える第 1 の遅延手段を備えることを特徴とする。

【0015】

請求項 4 に記載の発明は、請求項 1 から 3 のいずれか一項に記載のコーディング回路において、

前記第 2 及び第 3 の信号のビットレートと同じ周波数のクロック信号の入力に同期して当該第 2 及び第 3 の信号を同期させる第 1 の同期手段を備え、

前記保持手段は、前記クロック信号の入力に同期して前記第 1 の信号を前記第 4 の信号として出力することを特徴とする。

【0016】

請求項 5 に記載の発明は、請求項 4 に記載のコーディング回路において、

前記クロック信号の入力に同期して前記第 4 及び第 5 の信号を同期させる第 2 の同期手段を備えることを特徴とする。

【0017】

請求項 6 に記載の発明は、請求項 5 に記載のコーディング回路において、

所定量の遅延を前記クロック信号に与える第 2 の遅延手段を備え、

前記第 2 の同期手段は、前記第 2 の遅延手段により遅延されたクロック信号の入力に同期して前記第 4 及び第 5 の信号を同期させることを特徴とする。

【0018】

請求項 7 に記載の発明のコーディング装置は、

請求項 1 から 6 のいずれか一項に記載のコーディング回路と、

前記第 2 の信号のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 6 及び第 7 の信号を切り替えて当該第 6 及び第 7 の信号のデータを有し且つ当該第 6 及び第 7 の信号の 2 倍のビットレートを有する前記第 2 の信号として出力する第 1 の切り替え手段と、

前記第 3 の信号のデータが並列且つ交互に 2 分割されたデータをそれぞれ有する第 8 及び第 9 の信号を切り替えて当該第 8 及び第 9 の信号のデータを有し且つ当該第 8 及び第 9 の信号の 2 倍のビットレートを有する前記第 3 の信号として出力する第 2 の切り替え手段と、

前記第 4 及び第 5 の信号を切り替えて当該第 4 及び第 5 の信号のデータを有し且つ当該第 4 及び第 5 の信号の 2 倍のビットレートを有する第 10 の信号を出力する第 3 の切り替え手段と、を備えることを特徴とする。

【発明の効果】

【0019】

請求項 1 に記載の発明によれば、DPSK 方式等の光の位相変調において、第 2 及び第

10

20

30

40

50

3の信号をコーディングして第4及び第5の信号として出力でき、第4及び第5の信号のビットレートを2倍にして合成することで、高いビットレートの信号のプリコーディングを安定に行うことができるとともに、保持手段を含むフィードバックのループが第1の排他的論理和手段のみを介することができる、保持手段の動作時間を十分にとることができる。

【0020】

請求項2に記載の発明によれば、DPSK方式等の光の位相変調において、第2及び第3の信号をコーディングして第4及び第5の信号として出力でき、第4及び第5の信号のビットレートを2倍にして合成することで、高いビットレートの信号のプリコーディングを安定に行うことができるとともに、保持手段からの出力数を第4の信号の出力及び第1の排他的論理和手段の2つにでき、保持手段の信号出力負担を低減できる。

10

【0021】

請求項3に記載の発明によれば、第4及び第5の信号の同期をとることができる。

【0022】

請求項4に記載の発明によれば、クロック信号に基づいて第2及び第3の信号の同期をとることができ、第2又は第3の信号に同じ値のビット列が任意の長さ続いても論理エラーの発生を防ぐことができる。

【0023】

請求項5に記載の発明によれば、クロック信号に基づいて第4及び第5の信号の同期をとることができる。

20

【0024】

請求項6に記載の発明によれば、第2の同期手段の動作マージンを広げることができる。

【0025】

請求項7に記載の発明によれば、第6、第7、第8、第9の信号をプレコーディングしてビットレートが4倍の第10の信号として出力でき、高いビットレートの信号のプリコーディングを安定に行うことができる。

【発明を実施するための最良の形態】

【0026】

以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。

30

【0027】

先ず、図1～図3を参照して、本実施の形態の装置構成を説明する。但し、従来の技術で述べた構成要素と同じものには、同じ符号を付与し、その説明を省略する。図1に、LN変調器10の構成を示す。図2に、本実施の形態のコーディング装置100の構成を示す。図3に、本実施の形態のコーディング回路40の構成を示す。

【0028】

図1に示すように、図示しない光の送信機にLN変調器10が設けられる。LN変調器10において、レーザ光の光信号01が入力され、後述するコーディング装置100から出力される送信すべきデータに対応するコーディング用の制御電圧としての信号S1に基づいて、光信号01が位相変調されて送信すべきデータを含む光信号02として出力される。光信号01は、図示しない光源から出力され位相が常に0[rad]に調整された搬送波としてのレーザ光である。光信号02は、図示しない光増幅器等で増幅され、光ファイバ等による媒体内を伝送され、受信機等の受信先に送信される。具体的には、LN変調器10は、信号S1が0の場合に光信号01を0[rad]とし、信号S1が1の場合に光信号01を [rad]として、光信号02として出力する。

40

【0029】

図2に示すように、DPSK方式による位相変換を行うコーディング装置100は、第1の切り替え手段としての2:1マルチプレクサ20と、第2の切り替え手段としての2:1マルチプレクサ30と、第3の切り替え手段としての2:1マルチプレクサ60と、

50

コーディング回路 40 と、を備える。

【0030】

コーディング装置 100 は、DPSK 方式による位相変換のコーディング用であり送信すべきデータを有する信号（信号 S0 とする）をコーディングして LN 変調器 10 用の制御電圧としての信号 S1 を出力する。コーディング回路 40 の論理演算は、図 6 に示したコーディング回路 80 と同様である。具体的には、例えば、信号 S0 の信号列と、コーディング回路 40 によるコーディング後の信号列とが、次表 2 の関係にあるものである。表 2 中、信号（列）は時間が左から右に進むものとし、他の表でも同様とする。また、コーディング後の信号列の初期値は、たまたま 0 であったものとする。

【表 2】

信号S0の信号列	1 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 ...
コーディング後の信号列	0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 ...

10

【0031】

2 : 1 マルチプレクサ 20 , 30 , 60 は、2 つの入力信号を切り替えて（選択して）出力することにより、2 つの入力信号のデータを時間的に直列に交互に有し且つビットレートが 2 倍の出力信号を出力する。2 : 1 マルチプレクサ 20 は、第 6 , 第 7 の信号としての信号 S2 , S3 が入力されて、信号 S2 , S3 のデータを有しビットレートが 2 倍の第 2 の信号としての信号 S6 を出力する。2 : 1 マルチプレクサ 30 は、第 8 , 第 9 の信号としての信号 S4 , S5 が入力されて、信号 S4 , S5 のデータを有しビットレートが 2 倍の第 3 の信号としての信号 S7 を出力する。

20

【0032】

信号 S2 , S3 , S4 , S5 は、マルチプレクシングされることにより送信すべき信号 S0 となる。具体的には、例えば、上記表 2 の信号 S0 の信号列に対応して、次表 3 に示す信号 S2 , S3 , S4 , S5 の信号列に分割される。

【表 3】

信号S2	1 1 1 1 ...
信号S3	0 0 0 1 ...
信号S4	0 0 1 1 ...
信号S5	0 1 0 1 ...

30

【0033】

また、上記表 3 の信号 S2 , S3 , S4 , S5 の信号列に対応して、次表 4 に示す信号 S6 (= 後述する信号 S13) , S7 (= 後述する信号 S15) の信号列が出力される。

【表 4】

信号S6(S13)	1 0 1 0 1 1 1 1 ...
信号S7(S15)	0 0 0 1 0 0 1 1 ...

40

【0034】

コーディング回路 40 は、信号 S6 , S7 , S8 が入力されて、クロック信号としての信号 S8 に基づいて、信号 S6 , S7 をプリコーディングして第 4 , 第 5 の信号としての信号 S21 , S22 として出力する。信号 S8 は、図示しないクロック信号生成部により生成される。

【0035】

50

2 : 1 マルチプレクサ 6 0 は、信号 S 2 1 , S 2 2 が入力されて、それらデジタルデータを有しビットレートが 2 倍の第 1 0 の信号としての信号 S 1 を出力する。信号 S 1 は、信号 S 6 , S 7 , S 2 1 , S 2 2 のビットレートの 2 倍のビットレートを有し、信号 S 2 , S 3 , S 4 , S 5 のビットレートの 4 倍のビットレートとなる。例えば、信号 S 1 を 4 0 [G b / s] とし、S 6 , S 7 , S 2 1 , S 2 2 を 2 0 [G b / s] とし、信号 S 2 , S 3 , S 4 , S 5 を 1 0 [G b / s] とする。この場合、信号 S 8 は、2 0 [G b / s] に対応する周波数となる。

【 0 0 3 6 】

図 3 に示すように、コーディング回路 4 0 は、保持手段としての D F F (Delay FlipFlop) 回路 4 1 と、第 1 の同期手段としての D F F 回路 4 2 , 4 3 と、第 1 の排他的論理和手段としての X O R 回路 4 4 と、第 2 の排他的論理和手段としての X O R 回路 4 5 と、第 3 の排他的論理和手段としての X O R 回路 4 6 と、信号源 4 7 と、第 1 の遅延手段としての X O R 回路 4 8 と、第 2 の遅延手段としての遅延素子 4 9 と、第 2 の同期手段としての D F F 5 0 , 5 1 と、を備えて構成される。

10

【 0 0 3 7 】

D F F 回路は、入力されるクロック信号の立ち上がりに対応して入力信号を保持し、次のクロック信号の立ち上がりまで保持している入力信号を出力信号として出力する。D F F 回路 4 1 は、信号 S 8 がクロック端子に入力されるとともに、第 1 の信号としての信号 S 1 0 がデータ端子に入力されて、信号 S 1 0 を保持し、信号 S 8 に基づいて、保持する信号 S 1 0 を第 4 の信号としての信号 S 9 として出力端子から出力する。D F F 回路 4 2 は、信号 S 8 がクロック端子に入力されるとともに、信号 S 6 がデータ端子に入力されて、信号 S 6 を保持し、信号 S 8 に基づいて、保持する信号 S 6 を信号 S 1 3 として出力端子から出力する。D F F 回路 4 3 は、信号 S 8 がクロック端子に入力されるとともに、信号 S 7 がデータ端子に入力されて、信号 S 7 を保持し、信号 S 8 に基づいて、保持する信号 S 7 を信号 S 1 5 として出力端子から出力する。D F F 回路 4 1 , 4 2 , 4 3 により、信号 S 6 , S 7 , S 1 0 の同期 (信号 S 9 , S 1 3 , S 1 5 の同期) をとることができる。

20

【 0 0 3 8 】

X O R 回路 4 4 は、信号 S 9 , 演算結果信号としての S 1 6 が入力され、信号 S 9 , S 1 6 を排他的論理和演算して信号 S 1 0 として出力する。X O R 回路 4 5 は、信号 S 9 , S 1 3 が入力され、信号 S 9 , S 1 3 を排他的論理和演算して第 5 の信号としての信号 S 1 4 として出力する。X O R 回路 4 6 は、信号 S 1 3 , S 1 5 が入力され、信号 S 1 3 , S 1 5 を排他的論理和演算して信号 S 1 6 として出力する。

30

【 0 0 3 9 】

信号源 4 7 は、常に値が 0 の信号を出力する。X O R 回路 4 8 は、信号源 4 7 からの 0 の信号及び信号 S 9 が入力され、0 の信号及び信号 S 9 を排他的論理和演算して信号 S 1 1 として出力する。つまり、信号 S 9 は、信号 S 1 1 として値を変化することなく出力される。信号源 4 7 及び X O R 回路 4 8 は、入力信号に遅延を与えて出力させるために設けるが、この構成に限定されるものではなく、信号源 4 7 及び X O R 回路 4 8 に代えて、遅延線、能動素子のゲート遅延を利用する構成としてもよい。

40

【 0 0 4 0 】

遅延素子 4 9 は、信号 S 8 に遅延を与えて信号 S 1 2 として出力する。遅延素子 4 9 の遅延時間は、X O R 回路一段分とする。遅延素子 4 9 は、遅延線として構成するものとするが、これに限定されるものではなく、能動素子のゲート遅延、0 の信号が入力される X O R 回路による遅延を利用する構成としてもよい。

【 0 0 4 1 】

D F F 回路 5 0 は、信号 S 1 2 がクロック端子に入力されるとともに、信号 S 1 1 がデータ端子に入力されて、信号 S 1 1 を保持し、信号 S 1 2 に基づいて、保持する信号 S 1 1 を信号 S 2 1 として出力端子から出力する。D F F 回路 5 1 は、信号 S 1 2 がクロック端子に入力されるとともに、信号 S 1 4 がデータ端子に入力されて、信号 S 1 4 を保持し

50

、信号 S 1 2 に基づいて、保持する信号 S 1 4 を信号 S 2 2 として出力端子から出力する。D F F 回路 5 0 , 5 1 により、信号 S 1 1 , S 1 4 の同期 (信号 S 2 1 , S 2 2 の同期) をとることができる。

【 0 0 4 2 】

信号 S 2 1 , S 2 2 は、同時に出力することが望ましいため、信号 S 1 1 , S 1 4 も同時に用意されることが望ましい。信号 S 1 4 は、信号 S 9 が変化してから X O R 回路 4 5 一段分だけ遅れて出力される。このため、信号 S 9 と信号 S 1 4 との間に、X O R 回路 4 8 を設けて、遅延時間調整をしている。

【 0 0 4 3 】

なお、信号 S 9 を出力する D F F 回路 4 1 の入力の信号 S 1 0 は、信号 S 9 から少なくとも一つ以上の X O R 回路を通して生成される。また、信号 S 1 0 が落ち着くまでは、次の信号 S 8 を入力することができない。さらに、信号 S 1 1 , S 1 4 は、D F F 回路 4 1 からただ一つの X O R 回路 4 5 又は 4 8 を通った信号である。このため、信号 S 8 , S 1 2 の間の遅延素子 4 9 は、設けなくてもコーディング回路 4 0 は動作する。ただし、遅延素子 4 9 を入れておいたほうが、信号 S 2 1 , S 2 2 を出力する D F F 回路 5 0 , 5 1 の動作マージンが広がるため、実用的には好ましい。

【 0 0 4 4 】

次いで、コーディング回路 4 0 の動作を説明する。コーディング回路 4 0 において、3 つの動作を繰り返す。第 1 の動作は、D F F 回路 4 1 において現在 (位相状態を) 保持している値を信号 S 9 として、X O R 回路 4 8 及び D F F 5 0 を介して信号 S 2 1 として出力する。

【 0 0 4 5 】

第 2 の動作は、X O R 回路 4 5 において、次の信号 S 1 3 の値が 0 の場合に、信号 S 9 をそのまま信号 S 1 4 とし、D F F 5 1 を介して信号 S 2 2 として出力し、信号 S 1 3 の値が 1 の場合に、信号 S 9 を反転して信号 S 1 4 とし、D F F 5 1 を介して信号 S 2 2 として出力する。つまり、図 6 のコーディング回路 8 0 と同様に、一つ前の信号 S 2 1 (S 1 1) と、次の信号 S 1 3 とを排他的論理和して信号 S 2 2 とする。

【 0 0 4 6 】

第 3 の動作は、X O R 回路 4 6 において、次の信号 S 1 3 , S 1 5 を排他的論理和して信号 S 1 6 とし、X O R 回路 4 4 において、D F F 回路 4 1 において現在保持している信号 S 9 と、次の信号 S 1 6 とを排他的論理和して信号 S 1 0 として出力し、D F F 回路 4 1 に入力させる。この動作では、図 6 のコーディング回路 8 0 と同様に、一つ前の信号 S 1 4 (S 2 2) と、次の信号 S 1 5 とを排他的論理和して信号 S 1 0 として D F F 回路 4 1 に入力して保持させたいのであるが、次式 (3) により、信号 S 1 0 が計算される。なお、排他的論理和の記号を (+) とする。

$$S 1 0 = S 1 4 (+) S 1 5 = (S 9 (+) S 1 3) (+) S 1 5 = S 9 (+) (S 1 3 (+) S 1 5) = S 9 (+) S 1 6 \quad \dots (3)$$

よって、信号 S 9 , S 1 6 の排他的論理和により、信号 S 1 0 が得られる。

【 0 0 4 7 】

コーディング回路 4 0 において、上記第 1 ~ 第 3 の動作を繰り返すことにより、信号 S 2 1 , S 2 2 の信号列が得られる。例えば、上記表 4 の信号 S 6 , S 7 の信号列に対応して、コーディング回路 4 0 における上記第 1 ~ 第 3 の動作により、次表 5 に示す信号 S 2 1 (= S 9 , S 1 1) , S 2 2 (= S 1 4) の信号列が出力される。

【表 5】

信号 S21(S9, S11)	0 1 1 0 1 0 1 1 ...
信号 S22(S14)	1 1 0 0 0 1 0 0 ...

【 0 0 4 8 】

また、上記表 5 の信号 S 2 1 , S 2 2 の信号列の入力により、2 : 1 マルチプレクサ 6 0 において、次表 6 に示す信号 S 1 の信号列が出力される。表 6 に示す信号 S 1 の信号列

10

20

30

40

50

は、上記表 2 に示す信号 S 0 のコーディング後の信号列と同じであることが分かる。

【表 6】

信号S1の信号列	0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 …
----------	-------------------------------------

【0049】

以上、本実施の形態によれば、DPSK方式の光の位相変調において、コーディング回路 40 により、信号 S 6 , S 7 をコーディングして信号 S 2 1 , S 2 2 として出力でき、信号 S 2 1 , S 2 2 のビットレートを 2 倍にして合成することで、高いビットレートの信号のプリコーディングを安定に行うことができる。

【0050】

また、DFF回路 41 を含むフィードバックのループが、(信号 S 9、) XOR回路 44 (、信号 S 10) のみを介するものとして、DFF回路 41 に十分動作可能な時間を確保できる。

【0051】

具体的には、高速性のネックとなるのは、フィードバックが構成される場所、即ち、信号 S 9、XOR回路 44、信号 S 10 に対応する部分である。43 [Gb/s] の半分のビットレート 27 [Gb/s] を信号 S 6 , S 7 が有するものとする、1 ビットの伝搬に要する時間が 46 [ps] である。DFF回路 41 で信号 S 9 が出力されてから XOR回路 44 で信号 S 10 が出力される時間 (XOR回路 44 の応答時間) を 15 [ps] 程度とすると、DFF回路 41 のセットアップ時間及びホールド時間に約 31 [ps] を割り当てることができる、DFF回路 41 に十分動作可能な時間を確保できる。

【0052】

また、XOR回路 48 により、信号 S 2 1 , S 2 2 の同期をとることができる。

【0053】

また、DFF回路 42 , 43 により、クロック信号に基づいて信号 S 6 , S 7 の同期をとることができる、信号 S 6 , S 7 に同じ値のビット列が任意の長さ続いても論理エラーの発生を防ぐことができる。

【0054】

また、DFF回路 50 , 51 により、クロック信号に基づいて信号 S 2 1 , S 2 2 の同期をとることができる。また、遅延素子 49 により、DFF回路 50 , 51 の動作マージンを広げることができる。

【0055】

また、コーディング装置 100 により、信号 S 2 , S 3 , S 4 , S 5 をプレコーディングしてビットレートが 4 倍の信号 S 1 として出力でき、高いビットレートの信号のプリコーディングを行うことができる。

【0056】

(変形例)

図 4 を参照して、上記実施の形態の変形例を説明する。図 4 に、本変形例のコーディング回路 40 A の構成を示す。本変形例では、上記実施の形態と異なる部分を主として説明する。

【0057】

本変形例では、上記実施の形態のコーディング装置 100 において、コーディング回路 40 に代えて、コーディング回路 40 A を設けるものとする。図 4 に示すように、コーディング回路 40 A は、DFF回路 41 , 42 , 43 と、XOR回路 45 と、信号源 47 と、XOR回路 48 と、遅延素子 49 と、DFF回路 50 , 51 と、第 2 の排他的論理和手段としての XOR回路 52 と、を備えて構成される。

【0058】

XOR回路 52 は、信号 S 14 , S 15 が入力され、信号 S 14 , S 15 を排他的論理和演算して信号 S 10 として出力する。また、コーディング回路 40 と同様に、遅延素子 49 を設けないものとしてもよい。

10

20

30

40

50

【0059】

コーディング回路40Aの動作としては、上記実施の形態のコーディング回路40の第1及び第2の動作を同様に行う。第3の動作は、上記実施の形態では、コーディング回路40において信号S9、S16の排他的論理和により信号S10を得ていたが、本変形例では、XOR回路52において、信号S14、S15を直接排他的論理加算することにより信号S10が得られ、その信号S10がDFF回路41に入力される。

【0060】

本変形例によれば、上記実施形態と同様に、DPSK方式の光の位相変調において、コーディング回路40Aにより、信号S6、S7をコーディングして信号S21、S22として出力でき、信号S21、S22のビットレートを2倍にして合成することで、高いビットレートの信号のプリコーディングを安定に行うことができる。

10

【0061】

また、上記実施の形態では、DFF回路41のfan out(出力先)数がXOR回路44、45、48の3つであったが、本変形例では、DFF回路41のfan out数をXOR回路48、52の2つにでき、DFF回路41の信号の出力負担を低減できる。

【0062】

ただし、上記実施の形態では、DFF回路41を含むフィードバックのループが、(信号S9、)XOR回路44(、信号S10)のみを順に介する構成であったが、本変形例では、DFF回路41を含むフィードバックのループが、(信号S9、)XOR回路45(、信号S14)、XOR回路52(、信号S10)を順に介する構成となる。このため、例えば、上記実施の形態の具体例で述べたように、1ビットの伝搬に要する時間を46[ps]とし、XOR回路の応答時間を15[ps]とすると、DFF回路41で使える時間(セットアップ時間及びホールド時間)が、 $46 - 2 \times 15 = 16$ [ps]しかなくなり、DFF回路41の動作が厳しくなる。しかし、DFF回路41で動作不可能な値の時間ではない。

20

【0063】

なお、上記実施の形態及び変形例における記述は、本発明に係るコーディング回路及びコーディング装置の一例であり、これに限定されるものではない。

【0064】

例えば、上記実施の形態及び変形例では、コーディング回路40、40A及び2:1マルチプレクサ20、30、60を別々に設けたコーディング装置100を説明したが、これに限定されるものではなく、コーディング回路40又は40Aと、2:1マルチプレクサ20、30、60と、を一体的に設けたIC(Integrated Circuit)チップ等として構成してもよい。

30

【0065】

また、上記実施の形態及び変形例では、DPSK方式の位相変調におけるプリコーディングを行うコーディング回路40、40A及びコーディング装置100を説明したが、これに限定されるものではなく、上記構成をデュオバイナリの変調方式のプリコーディングを行うコーディング回路の一部に適用する構成としてもよい。

【0066】

その他、上記実施の形態におけるコーディング回路及びコーディング装置の細部構成及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

40

【図面の簡単な説明】

【0067】

【図1】LN変調器10の構成を示すブロック図である。

【図2】本発明に係る実施の形態のコーディング装置100の構成を示すブロック図である。

【図3】本発明に係る実施の形態のコーディング回路40の構成を示す図である。

【図4】本発明に係る実施の形態の変形例のコーディング回路40Aの構成を示す図である。

50

【図5】光位相空間におけるDPSK方式による位相変換の状態遷移図である。

【図6】従来のコーディング回路80の構成を示す図である。


【図7】従来のコーディング装置200の構成を示すブロック図である。

【符号の説明】


【0068】

- 100, 200 コーディング装置
- 10 LN変調器
- 20, 30, 60, 70 2:1マルチプレクサ
- 40, 40A, 80 コーディング回路
- 41, 42, 43, 50, 51 DFF回路
- 44, 45, 46, 48, 52, 81 XOR回路
- 47 信号源
- 49, 82 遅延素子


【図1】




【図2】




【図3】




【 図 4 】



【 図 5 】



【 図 6 】



【 図 7 】

