



[12] 发明专利申请公开说明书

[21] 申请号 01818994.6

[43] 公开日 2004 年 10 月 6 日

[11] 公开号 CN 1535475A

[22] 申请日 2001.9.4 [21] 申请号 01818994.6

[30] 优先权

[32] 2000.9.18 [33] US [31] 60/233,343

[32] 2000.12.22 [33] US [31] 09/747,497

[86] 国际申请 PCT/US2001/027488 2001.9.4

[87] 国际公布 WO2002/025724 英 2002.3.28

[85] 进入国家阶段日期 2003.5.16

[71] 申请人 HPL 技术公司

地址 美国加利福尼亚州

[72] 发明人 D·穆拉迪安 A·萨加特利安

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 吴立明 张志醒

权利要求书 2 页 说明书 8 页 附图 8 页

[54] 发明名称 集成电路中检查层之间的覆盖偏移 的最大偏移和代替确定层内缺陷的最小间距。
的修正

[57] 摘要

用于确定坐标系统的原点之间的偏移的第一方法，用于对其上排列集成电路的晶片检查至少两个不同的缺陷检查，包括：建立包含集成电路晶片的至少两个检查层上排列的缺陷的位置数据的数据；确定层间缺陷的最大偏移；确定层内缺陷的最小间距；对间距大于最小间距的全部缺陷，从数据库搜索包含偏移小于最大偏移的层间缺陷对；计算每个层间缺陷对的实际偏移；确定实际偏移是否是随机分布；如果它们不是随机分布，识别实际偏移的密集区；并得到至少两层的原点之间的偏移估计和对所述实际偏移的估计的置信值。第二种方法包括：从数据库识别至少一个有缺陷数 nd 的芯片，其中 $0 \leq nd \leq k$ ，此处 k 是小于或等于 5 的整数；在至少一个芯片上识别全部层间缺陷对；计算每个层间缺陷对的实际偏移，以代替确定层间缺陷



1. 一种用于确定坐标系统的原点之间的偏移的方法，用于其上排列集成电路的晶片的至少两次不同的缺陷检查的检查，方法包括：

5 建立数据库，它包含集成电路晶片的至少两个检查层上排列的缺陷的位置数据；

确定层间缺陷的最大偏移；

确定层内缺陷的最小间距；

对间距大于所述最小间距的全部缺陷，从所述数据库搜索具有偏移小于所述最大偏移的层间缺陷对；

10 计算每个层间缺陷对的实际偏移；

确定所述实际偏移是否随机分布；

如果所述实际偏移不是随机分布，识别所述实际偏移的密集区；和

得到对所述至少两层的原点之间的偏移的估计，以及对所述实际偏移的所述估计的置信值。

15 2. 权利要求 1 的方法，其中得到估计包含所述实际偏移的平均值。

3. 权利要求 1 的方法，其中得到估计包含所述实际偏移的中间值。

4. 权利要求 1 的方法，其中：

20 确定层间缺陷的最大偏移包含确定层间缺陷在 x 和 y 坐标的最大偏移；

确定层间缺陷的最小间距包含确定层内缺陷在 x 和 y 坐标的最小间距；

25 计算每一缺陷对的实际偏移包含计算每一缺陷对在 x 和 y 方向实际偏移；和

得到对所述至少两层 x 和 y 坐标的原点之间的偏移的估计。

5. 权利要求 4 的方法，其中所述 x 方向实际偏移这样计算，由第二次检查后报告的缺陷的 x 坐标减去一次检查报告的缺陷的 x 坐标。

30 6. 权利要求 4 的方法，其中所述 y 方向实际偏移这样计算，由第二次检查后报告的缺陷的 y 坐标减去一次检查报告的缺陷的 y 坐标。

7. 权利要求 4 的方法，其中所述密集区这样确定，把每个坐标偏移的范围划分成大量相等区间，选择有最多偏移计数的区间作为密集

区。

8. 一种用于确定坐标系统的原点之间的偏移的方法，用于对其上排列集成电路的晶片的至少两次不同的缺陷检查的检查，方法包括：

建立数据库，它包含集成电路晶片的至少两个检查层上排列的缺陷
5 的位置数据；

从所述数据库识别至少一个有缺陷数 nd 的芯片，其中 $0 < nd \leq k$ ，
此处 k 是小于或等于 5 的整数；

识别在所述至少一个芯片上的全部层间缺陷对；

计算每个层间缺陷对的实际偏移；

10 确定所述实际偏移是否是随机分布；

如果所述实际偏移不是随机分布，识别所述实际偏移的密集区；和

得到对所述至少两层的原点之间的偏移的估计，以及对所述实际偏移的所述估计的置信值。

9. 权利要求 8 的方法，其中 k 是小于或等于 3 的整数。

15 10. 权利要求 8 的方法，其中得到估计包含所述实际偏移的平均
值。

11. 权利要求 8 的方法，其中得到估计包含所述实际偏移的中间
值。

12. 权利要求 8 的方法，其中

20 计算每个缺陷对的实际偏移包含计算每个缺陷对在 x 和 y 方向的
实际偏移；以及

得到对所述至少两层 x 和 y 坐标的原点之间的偏移的估计。

13. 权利要求 12 的方法，其中所述 x 方向实际偏移这样计算，由第
二次检查后报告的缺陷的 x 坐标减去一次检查报告的缺陷的 x 坐标。

25 14. 权利要求 12 的方法，其中所述 y 方向实际偏移这样计算，由
第二次检查后报告的缺陷的 y 坐标减去一次检查报告的缺陷的 y 坐
标。

15. 权利要求 12 的方法，其中所述密集区这样确定，把每个坐标
偏移的范围划分成大量相等区间，选择有最多偏移计数的区间作为密
集区。
30

集成电路中检查层之间的覆盖偏移的修正

优先权要求

5 本申请要求标题为“集成电路中检查层间的覆盖偏移的修正”的、分别在2000年9月18日提交的编号为No. 60/233,343的美国临时申请和在2000年12月22日提交的编号为No. 09/747,497的美国实用新型申请的优先权。

发明领域

10 本发明涉及集成电路的制作。更特别地，本发明涉及识别在晶片上正在制作的集成电路中的缺陷。

现有技术

15 集成电路通常在晶片上批量制作。在制作工艺中，多种集成电路制作在单个硅晶片上。现在参照图1，该图示出一个硅晶片，它包含排列在其上的用数字12, 14, 16和18标记的多个集成电路。

20 在制作工艺中，在半导体晶片上执行多种掩模工艺。每一掩模工艺确定组成集成电路的各种不同层上的特征将定位在哪里。例如，一层多晶硅可以被沉积在晶片上。然后，将光敏抗蚀剂涂在晶片上，并进行选择性曝光，以便在显影抗蚀剂后，留下的抗蚀剂形成图案。然后，在腐蚀工序里，这个图案转移到多晶硅，以便在去掉留下的抗蚀剂后，多晶硅形成了由选择性曝光确定的图案。

这一掩模工艺和腐蚀工艺顺序在每个晶片上重复执行，以产生建立想要的集成电路(IC)所需的半导体、绝缘体和金属的复杂互连图案。

25 如图1所示，执行上述工艺以在晶片上产生多个IC。例如，单个硅晶片可以是成千上万IC的基础。在单个硅晶片上制作多个IC的能力减小了生产总成本，从而将这种成本节省以廉价IC形式转移给客户。

30 随着技术的进步，IC已经变得非常小和非常复杂。由于上述制作工艺的进步，随着每一代，IC特征尺寸变得愈来愈小。然而，随着这些进步，检测缺陷也变得更加困难。

作为制作工艺的一部分，为努力减少有缺陷的IC管芯(dice)的数量，通常根据正在生产的晶片抽样，检查全部管芯，或管芯的样品。

这种检查可以是用非常灵敏的光学仪器进行的光学检查，该仪器能够检测 IC 最小特征尺寸大小的缺陷；或者也可以是电学测试，对存储器来说，能够确定在一个小单元区域里的电学缺陷的位置。人为缺陷的检测用于指导工程师，哪里出现可能导致成品率降低的缺陷。

5 参照图 1，给出具有标记为 12, 14, 16 和 18 的四个管芯的晶片。加上标记的管芯说明了如何在制作中检查晶片。例如，这些管芯中的每一个，不论是随机挑选，还是按照一些原因挑选，都将要被检查缺陷。

10 参照图 2，该图示为在检查图 1 中示出的管芯而产生的检查报告中可观察到假定的缺陷集。在图 2 中的芯片 12 上，指明的是一个线缺陷。线缺陷可以由晶片上的擦伤引起。同样图 2 中的管芯 12, 14 和 16 上示出，多个“点”缺陷 22, 26, 28, 34, 36 和 38。同样在图 2 中芯片 11 上指明的，30 是一个连续的大缺陷，32 是一个点缺陷簇。

15 参照现有技术图 3，指出缺陷 42 到 68，它们可以在制作工艺后部的同一个管芯的另一检查报告中观察到。芯片的草图仅为说明的目的指出在图 2 和 3 中，而在标准的缺陷检查报告中，通常不会得到。

在制作和检查工艺中，在一个层上出现的缺陷可能传播穿透，并出现在后续平面上。例如，在多晶硅层清洗后留下的一个大的沾污粒子，可能穿透通过居中的电介质层，并可在金属接触层上被观察到。重要的是识别这些传播缺陷，使得可以正确确定缺陷的成因。

20 在定位这些缺陷后可以产生一个重叠报告，抱着识别在检查连续几层上时被报告处在同一位置的那些缺陷为目的，所产生的重叠报告中一起显示来自检查连续几层的缺陷。然而，经验已经指出，在各层之间的检查的被报告的原点中存在偏移。

25 参照图 4，指出示例性的重叠报告，它可能是执行了至少两步检查之后产生的。如图 4 所示，用于报告缺陷位置的坐标系统的原点的偏移可以引起来自一层的缺陷相对于第二层的那些缺陷不正确地定位。这种偏移在集成电路制作中已经成为一个反复出现问题，随着集成电路的特征尺寸减小和晶片上的管芯数增加，修正这个问题的需求正在增加。

30 因此，在图 4 指出的重叠检查报告产生时，传播缺陷可能没有被识别出来。如图 4 所示，从缺陷簇 32 和缺陷簇 62 将只选择个别点缺陷。对识别为那些互相处在某一临界距离内的相关缺陷的尝试，将会错误

地选择缺陷对 48，两个缺陷均来自第二次检查。基于由连续检查而得到的处于临界距离内的缺陷的更为复杂的相关性算法，会错误识别缺陷 45 和 26 为相关的，但实际上它们不相关。

因此，需要一种程序来自动检测各次检查之间的原点偏移，并在重叠报告中修正这个偏移，使得在层间传播的相关缺陷可被正确识别。
5 本发明提供一种修正这些偏移的方法和仪器。

本发明的一个目的是提供用于修正这种偏移的方法，使得在制作工艺中正确识别相关缺陷。本发明的另一个目的是提供一种在制作工艺中能够实现的方法使有缺陷的管芯可以被适当处理。

10 发明概述

本发明提供一种方法，用于检测集成电路制造过程中的相关缺陷。在一个实施例中，本发明的方法搜索不同层互相处于给定距离内的缺陷对。计算对与对之间的偏移，执行统计算法，以确定缺陷对的偏移是否是随机分布。如果存在偏移不是随机分布的缺陷对子集，则缺陷
15 对子集被孤立并用于计算层之间的偏移。

在第二个实施例中，本发明的方法自动搜索等于被检查芯片大小的距离上的层之间的缺陷对，该芯片利用 k 限制取样方法检查，此处 k 限于小的整数，典型地是 k 在 0 到 3 的范围里。利用 k 限制取样方法，保证避免成簇的缺陷引起的问题。一旦由上述任何一种方法选定缺陷对，测试该缺陷对，以确定该缺陷对的成员之间的偏移是否是随机分布。如果分布不是随机的，缺陷对的非随机子集就是孤立的，那么缺陷对的孤立子集被用于计算两层之间的偏移。
20

本发明还涉及其上存储本发明的实施例的机器可读的介质。可以预期，适于检索指令的任何介质都在本发明的范围之内。作为例子，这样的介质可以取磁学、光或半导体介质形式。本发明也涉及包含本发明实施例的数据结构，并涉及包含本发明实施例的数据结构的传输。
25

附图简述

图 1 是指出划分成管芯阵列的现有技术晶片的图解。

图 2 是举例说明在一次检查工艺中可能被检测到的缺陷的图
30 解。

图 3 是在一个晶片上已加工第二层后可能检测到的缺陷的图解。

图 4 是在至少两步检查后建立的、指出不同层上识别的缺陷的重叠报告的图解。

图 5 是在两层上观察的缺陷对之间观察的在 x 方向上的分布偏移的图解。

5 图 6 是在两层上观察的缺陷对之间观察的在 y 方向上的分布偏移的图解。

图 7 是说明实现本发明的一个方法的功能流程图。

图 8 是说明本发明的第二自动方法的功能流程图。

发明详述

10 本领域的普通技术人员将认识到本发明的下述描述只是说明性的，没有任何的限制。本发明的其它实施例将容易地呈现在技术人员面前。

15 在描述本发明时，假设已经选择一晶片，对这个晶片，数据的在线检查在两层或更多层操作后是可行的。在这些描述中，描述了寻找多层中的两层上的检查数据之间原点的偏移问题。很明显，这个操作可以容易和重复地应用在有两层或多层的晶片上。另外，本发明的方法也可以应用到有两组以上检查数据的晶片上。

20 另外，缺陷坐标和相关缺陷之间的距离，用笛卡尔坐标系描述。然而，对本领域的普通技术人员是很明显的，相关缺陷之间的距离也可以用极坐标或其它坐标系统描述。用于执行检查工艺的机器一般使用笛卡尔坐标系统。因此，本发明将用笛卡尔坐标系描述，因为它是最方便使用的系统。

本发明的两个独立的实施例分别描述如下。参照图 7，给出了描述本发明的第一方法的功能流程图。

25 在方框 710，本发明的方法以置 X 和 Y 的最大值 (X_{max} 和 Y_{max}) 开始，例如，它们是在制作工艺中在几层之间传播的缺陷之间的最大允许偏移。用户选择的 X_{max} 和 Y_{max} 值可以依照检查工艺中使用的设备而变动。具有设备知识的操作员为 X_{max} 和 Y_{max} 选择合适值。例如，操作员可以从经验知道偏移通常小于 $60 \mu m$ 。

30 在方框 720，建立层内 (intralayer) 缺陷 X_{int} 和 Y_{int} 允许的最小间距。缺陷 X_{int} 和 Y_{int} 的值与制作过程中使用的技术尺度有关。在最小特征尺寸为 $0.5 \mu m$ 技术的情况下，间距小于 $10 \mu m$ 的同一检查

层上的缺陷可以考虑是缺陷簇产生的。

在使用中，在同一检查层上排列小于预置的 Xint 和 Yint 值的缺陷被排除在原点偏移计算之外。用户可选择最小值，或者使用下列公式自动选择最小值，

$$\begin{aligned} 5 \quad & X_{int} > 2 * X_{max} \\ & Y_{int} > 2 * Y_{max} \end{aligned}$$

确定 Xint 和 Yint 的限值以避免当在一层上存在两个或多个可能被重叠将在后续层观察到的另一个缺陷上的缺陷时可能出现的混淆。

10 在方框 730，对符合前面在方框 710 和方框 720 选择的限制的所有层间缺陷对搜索数据库。对晶片已经执行至少两次检查之后，方框 730 的工艺可以执行。在定位满足前面选择的限制 (X_{max} , Y_{max} , X_{min} , Y_{min}) 的所有缺陷对之后，对这些缺陷对的坐标中的偏移 ΔX 和 ΔY 进行计算，并保存为以后所用。

15 在菱形框 740 中，确定方框 730 中计算的偏移是否是以某一选定的几率随机分布。例如，可以测试分布，以确定作为随机过程结果出现的观察到的分布几率是否小于 1%。本领域的技术人员已知有许多方法执行统计计算，可以应用以达到希望的结果。例如查看，Maurice G. Kendall 和 Alan Stuart，“高级统计理论”，第二卷，推理和关联，Hafner 出版公司，纽约，1967 (“The Advanced Theory of Statistics”, Vol. 2, Inference and Relationship, Hafner Publishing Co., New York (1967)).

如果确定分布可能为随机出现的，那么过程进行到方框 790，并在那里停止。或者，如果确定分布可能不是随机出现的，那么过程进行到方框 750。

25 在方框 750，作为方框 730 过程的结果，确定坐标差的“密集区”。“密集区”意指一个区域，在那里每个坐标偏移轴上有相对高的发现的偏移的密度。在图 5 可以见到，在 $-8 \mu m$ 到 $+8 \mu m$ 的范围里，有相对高的偏移密度。在图 6，在 $-42 \mu m$ 和 $-28 \mu m$ 之间，观察到类似的偏移簇。

30 图 5 和图 6 分别给出晶片上在 x 坐标和 y 坐标上见到的缺陷对之间的距离的直方图。参照图 5，指出在晶片 10 上进行的检查过程中可产生的直方图示例。如图 5 所示，在 0 和 $+2 \mu m$ 之间的区域里，差值的分

布有峰值 510。

参照图 6, 指出在晶片 100 上进行的检查过程中可产生的直方图示例。如图 6 所示, 在 $-36 \mu\text{m}$ 和 $-34 \mu\text{m}$ 之间的区域里, 差值的分布有峰值 610。

5 图 5 和图 6 中的每个密集区粗略地呈高斯分布, 因为中心极限定理保证, 几种原因引起的大量观察的分散在观察数量增大时倾向于接近高斯分布。

10 参照图 7, 特别是方框 750, 有许多可能的启发式算法用于确定“密集区”。例如, 坐标差的范围 X_{\max} 和 Y_{\max} , 可以分别划分成大量相等的段, 例如 10 段。对落入每段的点数进行计数, 包含落入该段的点数量最多的段选择 x 坐标差和 y 坐标差为密集区的最可能位置。

或者, 程序使用下列公式能够搜索观察的计数是最大的区间集

$$(\Delta X_{\text{upper}} - \Delta X_{\text{lower}}) < X_{\max}/10; \text{ 和}$$

$$(\Delta Y_{\text{upper}} - \Delta Y_{\text{lower}}) < Y_{\max}/10.$$

15 在上述方程中, ΔX_{upper} 和 ΔX_{lower} 分别是 ΔX 值的有序阵列中一段的上限值和下限值。 ΔY_{upper} 和 ΔY_{lower} 分别是 ΔY 值的有序阵列中一段的上限值和下限值。上面描述的两个例子本质上只是举例, 不应考虑为限制。本领域的技术人员知道, 有许多方法可以用于确定“密集区”, 其中每个方法可以和在此描述的本发明一起使用。

20 在方框 760, 在识别密集区后, 计算标准的描述性统计, 即平均、标准偏差, 置信界限上限和下限值, 和置信区间的区间大小。平均值是两层之间原点偏移的最好估计, 而置信界限指出“真正的”偏移所期望位于的范围。在这个实施例里, 因为直觉要求和计算的简单性, 平均值用作为“真正的”偏移的估计。对本领域的普通技术人员也许是显而易见的, 其它量度也可以用于定义“真正的”的偏移。例如, 中间值而不是平均值也可以用作为对偏移的估计。同样地, 从密集区观察, 对“真正的”偏移可以使用最大似然近似方法来估计。

在方框 770, 计算的偏移和置信界限报告给用户, 以致它们可被用来确定晶片 100 上的传播的管芯和其它缺陷。

30 在方框 780, 过程结束和复位, 复位为正在加工的下一个晶片使用。

参照图 8, 指出描述根据本发明的第二个自动方法的功能流程图。

参照图 8，描述确定偏移的自动化过程。这个过程这里称为 k -限制取样。 k -限制取样用来避免当在可能被重叠在一 层上的任何两个不同缺陷上的另一层上观察到缺陷时出现的混淆。本发明的 k -限制取样应该不与 R. A. Fisher 的 k -统计混淆。

5 例如，图 4 中见到的簇 32 的成员和簇 62 的成员有可能混淆偏移的计算。在上述方法中，对同一层上缺陷之间的最小间距限制被用来从偏移计算中去掉簇 32 和簇 62。参照图 7 公开的实施例，对同一层上缺陷之间的最小间距的限制，被用来从计算中去掉簇缺陷 32 和 62。在本发明的自动实施例中，操作员不必介入选取 X_{max} 和 Y_{max} 。

10 参照图 8，在方框 810，取 X_{max} 和 Y_{max} 值作为正在研究的芯片的维度。这些值是从数据库提取的。避免多个缺陷混淆的问题的办法是，限制其上执行计算的管芯为缺陷数 nd 满足 $0 \leq nd \leq k$ 的管芯，此处 k 是小整数。一般 k 小于或等于 3。如果 k 等于 1，则混淆的机会为零。如果，例如， k 等于 2，那么假定对一个芯片 $nd=2$ ，没有缺陷传播，
15 根据两层上、或两层中的仅仅一层上是否存在两个缺陷， ΔX 和 ΔY 的 2 个或 4 个随机对被引入对差值的列表中。如果缺陷之一是传播，则将有一个匹配的对和 1 个或 3 个随机对引入到不同对的列表中。如果有两个传播对，则有两个匹配的对且没有随机的对进入不同对的列表中。

20 这个推理可以根据 $k=n$ 实现，但是很清楚，随机对的可能性数比匹配对可能性增加得快，以致“噪声”可以淹没“信号”。由此， k 的值选为 ≤ 3 ，并在确定偏移的第一次试验时，一般是选为 1。

在方框 820，位于晶片上不同两层上的被选定管芯上的所有缺陷对被识别。

25 在方框 830，根据上面描述的过程，确定缺陷对的 ΔX 和 ΔY 。

在菱形框 840 中，测试新确定的 ΔX 和 ΔY 对以确定它们是否是随机分布。如果缺陷对是随机分布，那么过程前进到方框 890，过程终止。或者，如果确定缺陷对不是随机分布，存在观察到的缺陷传播，过程前进到方框 850。

30 在方框 850 中，如上面描述，计算 X 值和 Y 值的密集区。

在方框 860 中，在确定密集区的位置后，如上述过程所描述，过程前进到计算对偏移原点的估计值和它的统计不确定性。

在方框 870 中，对用户显示偏移和统计不确定性。

在方框 880 中，过程结束和复位，复位为正在加工的下一个晶片使用。

当采用上面描述和图 8 说明的自动方法时，在只有少数带有少量缺陷的管芯的情况下，
5 用于计算差别的缺陷对的数量的样本大小会小。这可以造成在估计偏移时有更大的不确定性。

这里描述的每个方法可以独立使用，或者作为选择也可以同时使用。例如，同样的数据可以用于两个过程。用户可以选择给出最好的结果的计算偏移，或可以采用自动方法的结果作为半自动方法的输入
10 值。

虽然本发明的实施例和应用已经给出和描述，本领域的技术人员应清楚，可以有许多除上述之外的修改、而不偏离此处的发明概念。例如，尽管本发明已经详细描述了关于具体的数学方程的使用，本领域的技术人员应理解还有多个方程可以用来代替此处描述的那些方程。

15 因此，除所附权利要求的精神外，本发明不受限制。




图 1


20

图 2


40

图 3

70





图 4






图 6




图 7




图 8