(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-155818
(P2012-155818A)

(43) 公開日 平成24年8月16日(2012.8.16)

(51) Int.Cl.			F I			テーマコード (参考)		
G 1 1 C	16/02	(2006.01)	G 1 1 C	17/00	6 0 1 E	5 B 0 1 8		
G 1 1 C	16/06	(2006.01)	G 1 1 C	17/00	6 3 9 C	5 B 1 2 5		
G 0 6 F	12/16	(2006.01)	G 0 6 F	12/16	3 1 0 A			

審査請求 未請求 請求項の数 5 O L (全 14 頁)

(21) 出願番号 特願2011-16261 (P2011-16261)
(22) 出願日 平成23年1月28日 (2011.1.28)

(71) 出願人 000003078
株式会社東芝
東京都港区芝浦一丁目1番1号
(74) 代理人 100108855
弁理士 蔵田 昌俊
(74) 代理人 100091351
弁理士 河野 哲
(74) 代理人 100088683
弁理士 中村 誠
(74) 代理人 100109830
弁理士 福原 淑弘
(74) 代理人 100075672
弁理士 峰 隆司
(74) 代理人 100095441
弁理士 白根 俊郎

最終頁に続く

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【課題】リードディスタープの抑制とレイテンシの改善を図る。

【解決手段】実施形態に係わる半導体集積回路は、メモリセルアレイから読み出された第1の単位のデータを第2の単位で保持する入力レジスタ21と、入力レジスタ21に保持されたデータのビット状態をカウントするビット状態カウンタ22と、第1の単位を保持するフレームサイズ設定レジスタ26と、入力レジスタ21に入力されるデータの総数が第1の単位に達したか否かを判定する入力データカウンタ28と、ビット状態カウンタ22によりカウントされた値を累積する累積回路33と、メモリセルアレイの消去領域をアクセスしたか否かを判定する閾値を保持する閾値レジスタ27と、累積回路33の累積値と閾値レジスタ27の閾値とを比較し、消去領域をアクセスしたか否かを判定する比較回路29と、比較回路29の結果を保持する結果格納レジスタとを備える。

【選択図】 図4

【特許請求の範囲】**【請求項 1】**

メモリセルアレイから読み出された第 1 の単位のデータを第 2 の単位で保持する入力レジスタと、前記入力レジスタに保持された前記データのビット状態をカウントするビット状態カウンタと、前記第 1 の単位を保持するフレームサイズ設定レジスタと、前記入力レジスタに入力される前記データの総数が前記第 1 の単位に達したか否かを判定する入力データカウンタと、前記ビット状態カウンタによりカウントされた値を累積する累積回路と、前記メモリセルアレイの消去領域をアクセスしたか否かを判定する閾値を保持する閾値レジスタと、前記累積回路の累積値と前記閾値とを比較し、前記消去領域をアクセスしたか否かを判定する比較回路と、前記比較回路の結果を保持する結果格納レジスタとを具備することを特徴とする半導体集積回路。

10

【請求項 2】

前記比較回路は、前記入力レジスタに入力される前記データの総数が前記第 1 の単位に達したとき、前記累積回路の累積値と前記閾値とを比較し、前記消去領域をアクセスしたか否かを判定することを特徴とする請求項 1 に記載の半導体集積回路。

【請求項 3】

前記第 1 の単位は、可変値であることを特徴とする請求項 1 又は 2 に記載の半導体集積回路。

【請求項 4】

前記第 1 の単位でエラー訂正処理を行う ECC と、前記 ECC でのリードエラーの発生を前記第 1 の単位ごとに保持するエラーフレームレジスタとをさらに具備し、前記結果格納レジスタは、前記消去領域をアクセスしたか否かを示す前記結果を前記第 1 の単位ごとに保持することを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の半導体集積回路。

20

【請求項 5】

前記エラーフレームレジスタにより前記第 1 の単位において前記リードエラーの発生が確認されたとき、前記結果格納レジスタにより前記第 1 の単位における前記リードエラーが前記消去領域をアクセスしたことによるものであるか否かを判定することを特徴とする請求項 4 に記載の半導体集積回路。

【発明の詳細な説明】**【技術分野】**

30

【0001】

実施形態は、半導体集積回路に関する。

【背景技術】**【0002】**

NANDフラッシュメモリなどの不揮発性半導体メモリでは、読み出し動作の繰り返しによるリードディスタ urb を防ぐため、読み出し回数はできるだけ少なくするようなシステムを構成するのが望ましい。しかし、従来のシステムでは、リードエラーが発生したときに、消去領域をアクセスしたのか否かをチェックする処理が存在する。この処理では、再度の読み出し動作（リトライ）を行うため、リードディスタ urb の発生を助長すると共にレイテンシを悪化させる。

40

【先行技術文献】**【特許文献】****【0003】**

【特許文献 1】特開 2008 - 181380 号公報

【発明の概要】**【発明が解決しようとする課題】****【0004】**

実施形態は、リードディスタ urb の抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現する技術を提案する。

【課題を解決するための手段】

50

【 0 0 0 5 】

実施形態によれば、半導体集積回路は、メモリセルアレイから読み出された第1の単位のデータを第2の単位で保持する入力レジスタと、前記入力レジスタに保持された前記データのビット状態をカウントするビット状態カウンタと、前記第1の単位を保持するフレームサイズ設定レジスタと、前記入力レジスタに入力される前記データの総数が前記第1の単位に達したか否かを判定する入力データカウンタと、前記ビット状態カウンタによりカウントされた値を累積する累積回路と、前記メモリセルアレイの消去領域をアクセスしたか否かを判定する閾値を保持する閾値レジスタと、前記累積回路の累積値と前記閾値とを比較し、前記消去領域をアクセスしたか否かを判定する比較回路と、前記比較回路の結果を保持する結果格納レジスタとを備える。

10

【 図面の簡単な説明 】

【 0 0 0 6 】

【 図 1 】 メモリシステムを示す図。

【 図 2 】 リードエラー発生時の割り込み処理を示すフローチャート。

【 図 3 】 メモリシステムを示す図。

【 図 4 】 消去領域判定回路を示す図。

【 図 5 】 リードエラー発生時の割り込み処理を示すフローチャート。

【 図 6 】 閾値レジスタを示す図。

【 図 7 】 エラーフレームレジスタを示す図。

【 図 8 】 結果格納レジスタを示す図。

20

【 図 9 】 結果格納レジスタを示す図。

【 図 1 0 】 適用例としてのメモリシステムを示す図。

【 発明を実施するための形態 】

【 0 0 0 7 】

以下、図面を参照しながら実施形態を説明する。

まず、前提となるメモリシステムについて説明する。

【 0 0 0 8 】

図 1 は、メモリシステムを示している。

【 0 0 0 9 】

メモリコントローラ 1 1 は、不揮発性半導体メモリ 1 2 の読み出し動作を制御する。メモリコントローラ 1 1 は、コマンド信号 C M D により、不揮発性半導体メモリ 1 2 に読み出し動作を指示すると、不揮発性半導体メモリ 1 2 からデータ D A T が読み出される。メモリコントローラ 1 1 は、E C C (error correct circuit) 1 3 を有する。

30

【 0 0 1 0 】

次に、このメモリシステムによるリードエラー発生時の処理を説明する。

【 0 0 1 1 】

図 2 は、読み出し動作のフローチャートを示している。

【 0 0 1 2 】

読み出し動作は、不揮発性半導体メモリからのデータ読み出しに必要な所定のレジスタ設定を行った後に実行される (ステップ S T 1 ~ S T 2) 。

40

【 0 0 1 3 】

E C C でのエラー訂正 (例えば、B C H デコーディング) において、エラー訂正がパスしたときは、読み出し対象となったページが使用ページ (used page) であると判定される。これに対し、E C C でのエラー訂正がフェイルしたとき (リードエラーが発生したとき) は、読み出し対象となったページが消去ページであるか否かをチェックする処理が行われる (ステップ S T 3) 。

【 0 0 1 4 】

この処理では、リードエラーが発生したページに対して再度の読み出し動作 (リトライ) を行う。再度の読み出し動作も、不揮発性半導体メモリからのデータ読み出しに必要な所定のレジスタ設定を行った後に実行される (ステップ S T 4 ~ S T 5) 。

50

【 0 0 1 5 】

再度の読み出し動作で読み出されたデータの内容をECCにおいて確認し、読み出し対象となったページが消去ページであるか否かを判断する。読み出されたデータのビット状態が消去レベルを示していれば消去ページ(erased page)と判断し、そうでなければ真性のリードエラー、即ち、チップ不良(chip fail)として次の処理に移る(ステップS T 6)。

【 0 0 1 6 】

以上の読み出し動作において問題となるのは、リードエラーが発生したときに、消去領域をアクセスしたのか否かをチェックするために、再度の読み出し動作(リトライ)を行うことにある。この再度の読み出しは、リードディスタブの発生を助長して信頼性を低下させると共に、レイテンシを悪化させてアクセス性能を劣化させる。

10

【 0 0 1 7 】

以上から分かるように、リードエラーが発生したときの処理として、読み出し回数を減らし、リードディスタブの抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現するためには、最初の読み出し動作において、消去領域をアクセスしたことを判定可能な機能が不可欠となる。

【 0 0 1 8 】

図3は、実施形態に係わるメモリシステムを示している。

【 0 0 1 9 】

このメモリシステムの特徴は、1回の読み出し動作により、不揮発性半導体メモリ12から読み出したデータが消去領域に存在するか否かを判定可能な消去領域判定回路16を有する点にある。消去領域判定回路16は、不揮発性半導体メモリ12から読み出したデータのビット状態をECCでのエラー訂正単位であるフレームサイズ単位で認識し、リードエラーが発生したときに、再度の読み出し動作(リトライ)を行うことなく、リードエラー処理に移ることを可能にする機能を有する。これにより、リードディスタブの抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現する。

20

【 0 0 2 0 】

尚、ECC13については、図1のメモリシステムと同じである。また、実施形態では、ECC13及び消去領域判定回路16は、メモリコントローラ11内に配置されているが、メモリコントローラ11以外の領域、例えば、不揮発性半導体メモリ12内に配置してもよい。

30

【 0 0 2 1 】

図4は、消去領域判定回路を示している。

【 0 0 2 2 】

本例では、消去領域判定回路16がメモリコントローラ11内に配置される例を説明する。

【 0 0 2 3 】

不揮発性半導体メモリからは、第1の単位(ビット数)で読み出しデータが読み出される。第1の単位は、例えば、フレームサイズ単位のことであり、不揮発性半導体メモリの種類(例えば、多値セル(MLC: multi-level cell)、2値セル(SLC: single-level cell) など)によって異なる。

40

【 0 0 2 4 】

入力レジスタ21は、不揮発性半導体メモリ(例えば、NANDフラッシュメモリ)から読み出された第1の単位のデータを第2の単位で保持する。

【 0 0 2 5 】

例えば、不揮発性半導体メモリから読み出された第1の単位のデータは、第2の単位ごと、不揮発性半導体メモリからメモリコントローラ内の消去領域判定回路に転送される。入力レジスタ21は、この第2の単位のデータを順次保持する。この場合、1サイクルで第2の単位のデータの転送が行われるとすると、複数サイクル(第1の単位/第2の単位)により、第1の単位のデータの全てが入力レジスタ21に入力される。

50

【 0 0 2 6 】

ビット状態カウンタ 2 2 は、入力レジスタ 2 1 に保持されたデータのビット状態をカウントする。ここで、ビット状態とは、各ビットの値 “ 0 ” / “ 1 ” のことである。例えば、ビット状態カウンタ 2 2 は、入力レジスタ 2 1 に保持された複数ビットのうち “ 0 ” 又は “ 1 ” の数をカウントする。

【 0 0 2 7 】

累積回路 3 3 は、入力レジスタ 2 1 に入力されるデータの総数が第 1 の単位に達するまで、ビット状態カウンタ 2 2 によりカウントされた値を累積する。

【 0 0 2 8 】

例えば、加算器 2 4 は、ビット状態カウンタ 2 2 によりカウントされた値を n 回 (n は自然数、 $n >$ 第 1 の単位 / 第 2 の単位である) 加算する。累積レジスタ 2 3 は、加算器 2 4 の出力を保持する。結果として、累積レジスタ 2 3、加算器 2 4 及びセクタ 2 5 のループが n 回繰り返され、累積レジスタ 2 3 にビット状態カウンタ 2 2 のカウント値が累積される。

10

【 0 0 2 9 】

フレームサイズ設定レジスタ 2 6 は、不揮発性半導体メモリから読み出されるデータの単位である第 1 の単位 (フレームサイズ単位) を保持する。これは、コントローラ 1 1 が不揮発性半導体メモリに読み出し動作を指示する前に行う。例えば、アクセスするデータが 2 値領域に存在するか、又は、多値領域に存在するか否か、により、フレームサイズ単位を認識可能であるため、これを予めフレームサイズ設定レジスタ 2 6 に保持する。

20

【 0 0 3 0 】

閾値レジスタ 2 7 は、消去領域をアクセスしたか否かを判定する閾値を保持する。例えば、消去状態を “ 1 ” と仮定すると、消去領域をアクセスしたときは、不揮発性半導体メモリから読み出されるデータのほとんどは “ 1 ” となっているはずである。

【 0 0 3 1 】

そこで、例えば、第 1 の単位のうち “ 0 ” の数が x 個 (x は自然数) 未満のときに消去領域をアクセスしたと判断するとき、閾値設定レジスタ 2 7 には x が保持され、ビット状態カウンタ 2 2 は、“ 0 ” の数をカウントする (例 1)。

【 0 0 3 2 】

また、第 1 の単位のうち “ 1 ” の数が y 個 (y は自然数) を超えるときに消去領域をアクセスしたと判断するとき、閾値設定レジスタ 2 7 には y が保持され、ビット状態カウンタ 2 2 は、“ 1 ” の数をカウントする (例 2)。

30

【 0 0 3 3 】

入力データカウンタ 2 8 は、不揮発性半導体メモリから入力レジスタ 2 1 に入力される読み出しデータ (入力データ) をカウントし、これが第 1 の単位に達したとき、ビット状態カウンタ 2 2 によりカウントされた値の累積値と閾値設定レジスタ 2 7 の閾値とを比較するように比較回路 2 9 に指示する。

【 0 0 3 4 】

比較回路 2 9 は、上記例 1 のとき、累積値 (“ 0 ” の数) が x 個未満であれば、消去領域をアクセスしたと判断し、累積値 (“ 0 ” の数) が x 個以上であれば、使用領域をアクセスしたと判断する。この結果は、第 1 の単位ごとに結果格納レジスタ 3 0 に保持される。

40

【 0 0 3 5 】

また、比較回路 2 9 は、上記例 2 のとき、累積値 (“ 1 ” の数) が y 個を超えていれば、消去領域をアクセスしたと判断し、累積値 (“ 1 ” の数) が y 個以下であれば、使用領域をアクセスしたと判断する。この結果は、第 1 の単位ごとに結果格納レジスタ 3 0 に保持される。

【 0 0 3 6 】

また、入力データカウンタ 2 8 は、不揮発性半導体メモリから入力レジスタ 2 1 に入力される読み出しデータ (入力データ) が第 1 の単位に達したとき、セクタ 2 5 を一時的

50

に切り替え、累積レジスタ23をリセットする。

【0037】

尚、本例では、不揮発性半導体メモリから入力レジスタ21に入力される読み出しデータ（入力データ）が第1の単位に達したとき、ビット状態カウンタ22によりカウントされた値の累積値と閾値設定レジスタ27の閾値とを比較する。

【0038】

但し、上記例1では、累積値（“0”の数）がx個以上となった時点で、直ちに使用領域をアクセスしたと判断し、その結果を結果格納レジスタ23に格納してもよい（例3）。

【0039】

同様に、上記例2のときは、累積値（“1”の数）がy個を超えた時点で、直ちに消去領域をアクセスしたと判断し、その結果を結果格納レジスタ30に格納してもよい（例4）。

【0040】

これら例3及び例4では、入力レジスタ21に入力される読み出しデータ（入力データ）が第1の単位に達する前に、消去領域をアクセスしたか否かを判定できるため、レイテンシの改善によるさらなるアクセス性能の向上を図ることができる。

【0041】

例えば、例4では、不揮発性半導体メモリからのデータ読み出しが完了する前に消去領域をアクセスしたと判断することができ、消去領域からのデータ読み出しを中断することができる。具体的には、第1の単位の読み出しデータを不揮発性半導体メモリから読み出している途中で累積値（“1”の数）がy個を超えれば、その時点で消去領域をアクセスしたと判断することができ、不揮発性半導体メモリからの残りの第1の単位の読み出しデータの読み出しを省略することができる。

【0042】

また、読み出しデータをデータ反転回路により反転させた後に、上記例1～例4と同様の処理を行うことも可能である。

【0043】

一方、ECC13でのエラー訂正処理と消去領域判定回路16での処理とは、互いに連携していることが必要である。

【0044】

ECC13では、フレームサイズ単位である第1の単位でエラー訂正処理を実行する。例えば、メモリシステムが2値データ及び多値データの双方を利用する場合などのように、フレームサイズ単位が変化するときは、メモリコントローラ11は、複数のECC、又は、エラー訂正処理のサイズが可変であるECCを備える。

【0045】

このECC13での処理単位（第1の単位）に合わせてフレームサイズ設定レジスタ26の値を設定する。また、リードエラーが発生したとき、リードエラーが発生したフレーム（第1の単位）の位置をエラーフレームレジスタ31に保持する。

【0046】

コントローラ11は、読み出し動作において、制御バス32を介して、エラーフレームレジスタ31の情報を確認することにより、所定フレームについてリードエラーが発生したか否かを確認できる。また、コントローラ11は、リードエラーが発生したとき、結果格納レジスタ30の値を参照することにより、直ちに、その所定フレームにおけるリードエラーが、消去領域をアクセスしたことによるものか、又は、真性のリードエラー（チップ不良）かを判定でき、次の処理に移ることができる。

【0047】

このように、ECC13と消去領域判定回路16との間で互いに十分な連携がとれているため、リードディスタブの抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現することができる。

10

20

30

40

50

【 0 0 4 8 】

次に、このメモリシステムによるリードエラー発生時の処理を説明する。

【 0 0 4 9 】

図 5 は、読み出し動作のフローチャートを示している。

【 0 0 5 0 】

読み出し動作は、不揮発性半導体メモリからのデータ読み出しに必要な所定のレジスタ設定を行った後に実行される。また、リードエラーが発生したときに、消去領域をアクセスしたか否かを判定する処理（消去領域判定処理）を実行するか否かのレジスタ設定を行う（ステップ S T 1 ~ S T 2 ）。

【 0 0 5 1 】

消去領域判定処理を行うときは、メモリセルアレイ（例えば、不揮発性半導体メモリ）から読み出される読み出しデータ（入力データ）の単位（第 1 の単位）をフレームサイズ設定レジスタに設定する。また、消去領域をアクセスしたか否かを判定するための閾値を閾値レジスタに設定する。

10

【 0 0 5 2 】

ここでは、消去領域判定をオンとする。また、本例では、不揮発性半導体メモリからの読み出しデータを反転した後に消去領域判定回路による判定を行う例を説明する。即ち、データ反転前の消去状態を“ 1 ”とすると、データ反転後の第 1 の単位内の“ 0 ”の数を累積し、その累積値が y 個を超えたか否かを判定する例（上記例 2 の“ 1 ”を“ 0 ”に置き換えた例に相当）を説明する。

20

【 0 0 5 3 】

例えば、図 6 に閾値レジスタの例を示す。

【 0 0 5 4 】

消去領域をアクセスしたか否かを判定するための閾値は、第 1 の単位内に存在する“ 0 ”の数により設定される。例えば、第 1 の単位が $1024 (2^{10})$ ビット + 冗長ビット（ECCのためのパリティビットを含む）から構成されていると仮定すると、閾値レジスタは、32 ビット bit0 ~ bit31 のうちの下位の 11 ビット bit0 ~ bit10 により閾値を設定することができる。

【 0 0 5 5 】

閾値は、不揮発半導体メモリの種類、特性などに応じて決定される。

30

【 0 0 5 6 】

また、第 1 の単位が可変値であるときは、第 1 の単位の最大値について閾値を設定するのに十分なビット数を有していることが必要である。例えば、第 1 の単位が、 $1024 (2^{10})$ ビット + 冗長ビット、及び、 $512 (2^9)$ ビット + 冗長ビットのうちの一つを選択的に有するときは、閾値レジスタは、第 1 の単位の最大値を設定できる 11 ビット bit0 ~ bit10 を有していることが必要である。

【 0 0 5 7 】

本例では、消去領域をアクセスしたか否かを判定するための閾値のビットシンボルは、ERTHOV[10:0] であり、閾値の読み出しは、Read (R)、閾値の書き込みは、Write (W) で表現している。また、閾値レジスタの最上位ビット bit31 を消去領域判定のオン / オフを示す領域としている。消去領域判定のビットシンボルは、ERCNTE N であり、消去領域判定の読み出しは、Read (R)、消去領域判定の書き込みは、Write (W) で表現している。

40

【 0 0 5 8 】

また、本例では、閾値 ERTHOV[10:0] 及び消去領域判定 ERCNTE N は、共に、書き込み前のリセット状態“ 0 ”を示している。

【 0 0 5 9 】

次に、ECCでのエラー訂正（例えば、BCHデコーディング）において、第 1 の単位のエラー訂正がパスしたときは、その第 1 の単位が使用ページ (used page) 内にあると判定される。これに対し、ECCでの第 1 の単位のエラー訂正がフェイルしたとき（リードエラーが発生したとき）は、その第 1 の単位が消去ページ内にあるか否かをチェックする

50

。

【0060】

このチェックは、消去領域判定回路内の結果格納レジスタの値を参酌すれば、直ちに終了する。

【0061】

そして、結果格納レジスタの値が消去ページ内にあることを示していれば消去ページ(erasured page)と判断し、そうでなければ真性のリードエラー、即ち、チップ不良(chip fail)として次の処理に移る(ステップST3)。

【0062】

例えば、図7にエラーフレームレジスタの例を示す。

10

【0063】

エラーフレームレジスタは、例えば、メモリセルアレイから第1の単位で読み出される読み出しデータの数(例えば、1ページ内のフレーム数に相当)を規定するために十分なビット数を有していることが必要である。例えば、1ページが64キロビットにより構成され、1フレーム(第1の単位)が1キロビットにより構成されるとき、メモリセルアレイから第1の単位で読み出される読み出しデータの数(フレーム数)は、64個である。

【0064】

従って、この場合、図7に示すように、エラーフレームレジスタは、32ビットbit0~bit31のうちの下位の6ビットbit0~bit5により、メモリセルアレイから読み出されるフレーム(第1の単位)の位置を特定する。

20

【0065】

本例では、エラーフレームレジスタのビットシンボルは、ERRFRAME[5:0]であり、エラーフレームレジスタの読み出しは、Read (R)、エラーフレームレジスタの書き込みは、Write (W)で表現している。また、本例では、エラーフレームレジスタERRFRAME[5:0]は、書き込み前のリセット状態“0”を示している。

【0066】

また、図8及び図9に結果格納レジスタの例を示す。

【0067】

この結果格納レジスタは、図7のエラーフレームレジスタに対応している。即ち、図7の例では、メモリセルアレイから第1の単位で読み出される読み出しデータの数(フレーム数)は、64個である。

30

【0068】

従って、図8及び図9に示すように、結果格納レジスタは、64ビットbit0~bit31×2だけ有する。

【0069】

本例では、結果格納レジスタのビットシンボルは、ERF[63:0]であり、結果格納レジスタの読み出しは、Read (R)、結果格納レジスタの書き込みは、Write (W)で表現している。また、本例では、結果格納レジスタERF[63:0]は、書き込み前のリセット状態“0”を示している。

【0070】

40

このように、ECCでの第1の単位のエラー訂正がフェイルしたとき(リードエラーが発生したとき)は、その第1の単位が消去ページ内にあるか否かを、消去領域判定回路内の結果格納レジスタの値を参酌することにより、直ちにチェックできる。

【0071】

尚、消去ページをアクセスしたときは、必ずリードエラーとなる。

【0072】

なぜなら、ECCでのエラー訂正の単位となる第1の単位(フレームサイズ単位)のデータ構成は、ユーザデータの他に必ずパリティビットを含んでいる。このため、第1の単位が消去状態のとき、パリティビットも消去状態になるので、ECCでのエラー訂正は、パリティビットが適切でないために必ずリードエラーとなるからである。

50

【 0 0 7 3 】

以上、ECCにおいて第1の単位のリードエラーが発生したときに、消去領域判定回路内の結果格納レジスタの値を参照するだけで、直ちにその第1の単位が消去ページ内にあるか否かをチェックできるため、再度の読み出し動作（リトライ）が不要であり、結果として、リードエラー処理の高速化により、リードディスタブの抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現できる。

【 0 0 7 4 】

ところで、結果格納レジスタの値を決める消去領域判定処理は、読み出し動作（ステップST2～ST3）に並行して行われる。

【 0 0 7 5 】

例えば、各レジスタの設定が終わり、読み出し動作を開始すると、第1の単位（例えば、1024ビット+冗長ビット）の読み出しデータは、データ反転後に、第2の単位（例えば、8ビット）ごとに、順次、入力レジスタに入力される。

【 0 0 7 6 】

そして、入力レジスタに最初に保持された第2の単位から“0”の数を計算し、これを累積レジスタに保持する。同様に、入力レジスタに次に保持された第2の単位から“0”の数を計算し、これを累積レジスタの値に加算し、その結果を再び累積レジスタに保持する。このような動作を、例えば、入力レジスタに入力される読み出しデータの総数が第1の単位に達するまで繰り返す。

【 0 0 7 7 】

また、入力データカウンタによるカウント値が、フレームサイズ設定レジスタに設定された値（例えば、第1の単位）に達すると、比較回路により、累積回路の累積値と閾値レジスタの閾値とが比較される。

【 0 0 7 8 】

例えば、第1の単位の番号（フレーム番号）No.3においてリードエラーが発生したときは、図7のエラーフレームレジスタERRFRAME[5:0]の値は、第1の単位の番号（フレーム番号）No.3を示す値ERRFRAME[5:0] = 000010になる。

【 0 0 7 9 】

これに並行して、第1の単位の番号（フレーム番号）No.3において、累積値 > 閾値（y個）のときは、消去領域をアクセスしたと判断されるため、図8及び図9の結果格納レジスタERF3の値が“1”にセットされる。また、第1の単位の番号（フレーム番号）No.3において、累積値 < 閾値（y個）のときは、消去領域をアクセスしたと判断されないため、図8及び図9の結果格納レジスタERF3の値が“0”にセットされる。

【 0 0 8 0 】

そして、メモリコントローラは、ERRFRAME[5:0] = 000010により、第1の単位の番号（フレーム番号）No.3においてリードエラーが発生したことを確認すると、結果格納レジスタのERF3の値を参照し、第1の単位の番号（フレーム番号）No.3のリードエラーが、消去領域をアクセスしたことによるものか、又は、真性のリードエラーかを判断する。

【 0 0 8 1 】

ところで、読み出しデータは、逐次、ECCに復号データとして入力される。そして、ECCに第1の単位（フレームサイズ）のデータが入力された時点で、復号処理を開始する。また、これに並行して、読み出しデータは、逐次、消去領域判定回路に入力される。そして、消去領域判定回路に第1の単位（フレームサイズ）のデータが入力された時点で、消去領域をアクセスしたか否かの判定を開始する。

【 0 0 8 2 】

ECCにおいて復号処理が正常に終了すると、リードエラーとならないため、引き続き、次の第1の単位についてECCにおける復号処理を行う。これに対し、何らかの原因によりリードエラーが発生すると、一時的にECCにおける復号処理を停止し、割り込み処理によりその原因を確認する。

【 0 0 8 3 】

10

20

30

40

50

リードエラーが消去領域をアクセスしたものが否かについては、実施形態の消去領域判定回路を使用すれば、容易に判定することができる。

【0084】

図10は、実施形態の適用例としてのメモリシステムを示している。

【0085】

本例では、メモリカードを用いたシステムについて説明するが、実施形態は、他のメモリシステム（例えば、SSD: solid state drive、USBメモリなど）に適用することも可能である。また、図10において、CMDは、コマンドであり、DAT[7:0]は、読み出し/書き込みデータであり、CLKは、クロックである。

【0086】

メモリカード41は、メモリコントローラAと不揮発性半導体メモリBを備えるメモリシステムを構成する。また、メモリカード41を装着可能な電子機器（例えば、デジタルビデオカメラなど）は、メモリカード41及びホストコントローラ42を備えるメモリシステムを構成する。

【0087】

ホストコントローラ42からメモリカード41に対して読み出し命令があると、不揮発性半導体メモリBからのデータ読み出しが実行される。そして、例えば、メモリコントローラAが実施形態の消去領域判定回路を有するとき、リードエラーが発生すると、エラーフレームレジスタの情報が割り込み要求又は別の方法（レジスタのポーリング動作）により、メモリコントローラAはこれを認識する。

【0088】

メモリコントローラAは、リードエラーが発生したフレームを確認すると共に、消去領域判定回路内の結果格納レジスタのチェックを行う。そして、リードエラーが発生したフレームに対応する結果格納レジスタの値がセット状態（“1”状態）のとき、リードエラーが消去領域をアクセスしたことによるものと判断し、次の処理へ進む。

【0089】

以上、実施形態によれば、消去領域判定回路は、メモリセルアレイから読み出したデータのビット状態をECCでのエラー訂正単位であるフレームサイズ単位で認識し、リードエラーが発生したときに、再度の読み出し動作（リトライ）を行うことなく、リードエラー処理に移ることを可能にする機能を有する。これにより、リードディスタ urbの抑制による信頼性の向上とレイテンシの改善によるアクセス性能の向上とを実現する。

【0090】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0091】

11: メモリコントローラ、 12: 不揮発性半導体メモリ、 13: ECC、
16: 消去領域判定回路、 21: 入力レジスタ、 22: ビット状態カウンタ、
23: 累積レジスタ、 24: 加算器、 25: セレクタ、 26: フレームサイズ設定レジスタ、
27: 閾値レジスタ、 28: 入力データカウンタ、 29: 比較回路、
30: 結果格納レジスタ、 31: エラーフレームレジスタ、
32: 制御バス（CPUバス）、 33: 累積回路。

10

20

30

40

【 図 1 】

【 図 3 】

【 図 2 】

【 図 4 】

【 図 5 】

【 6 】

	bit 31	bit 30	bit 29	bit 28	bit 27	bit 26	bit 25	bit 24
ビットンポル	ERCNTEN							
読み出し/書き込み	R/W							
リセット	0							
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル							ERTHOV[10:8]	bit 8
読み出し/書き込み							R/W	
リセット							0	0
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								

関連レジスタ

【 7 】

	bit 31	bit 30	bit 29	bit 28	bit 27	bit 26	bit 25	bit 24
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								

エラーフレームレジスタ

【 8 】

	bit 31	bit 30	bit 29	bit 28	bit 27	bit 26	bit 25	bit 24
ビットンポル	ERF31	ERF30	ERF29	ERF28	ERF27	FRF26	ERF25	ERF24
読み出し/書き込み	R/W							
リセット	0	0	0	0	0	0	0	0
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								

結果格納レジスタ(No.1)

【 9 】

	bit 31	bit 30	bit 29	bit 28	bit 27	bit 26	bit 25	bit 24
ビットンポル	ERF63	ERF62	ERF61	ERF60	ERF59	FRF58	ERF57	ERF56
読み出し/書き込み	R/W							
リセット	0	0	0	0	0	0	0	0
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								
ビットンポル								
読み出し/書き込み								
リセット								

結果格納レジスタ(No.2)

【 図 10 】

図 10

フロントページの続き

- (74)代理人 100084618
弁理士 村松 貞男
- (74)代理人 100103034
弁理士 野河 信久
- (74)代理人 100119976
弁理士 幸長 保次郎
- (74)代理人 100153051
弁理士 河野 直樹
- (74)代理人 100140176
弁理士 砂川 克
- (74)代理人 100101812
弁理士 勝村 紘
- (74)代理人 100124394
弁理士 佐藤 立志
- (74)代理人 100112807
弁理士 岡田 貴志
- (74)代理人 100111073
弁理士 堀内 美保子
- (74)代理人 100134290
弁理士 竹内 将訓
- (74)代理人 100127144
弁理士 市原 卓三
- (74)代理人 100141933
弁理士 山下 元

(72)発明者 西山 隆英

神奈川県横浜市栄区笠間2 - 5 - 1 S T E ビル内 東芝メモリシステムズ株式会社内

Fターム(参考) 5B018 HA23 NA06

5B125 BA01 CA19 DA03 DC03 DE08 FA01