

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5389566号
(P5389566)

(45) 発行日 平成26年1月15日(2014. 1. 15)

(24) 登録日 平成25年10月18日(2013. 10. 18)

(51) Int.Cl.

F I

H02M 7/48 (2007.01)

H02M 7/48 R

H02M 7/497 (2007.01)

H02M 7/497

請求項の数 4 (全 27 頁)

(21) 出願番号 特願2009-180457 (P2009-180457)
 (22) 出願日 平成21年8月3日(2009. 8. 3)
 (65) 公開番号 特開2011-36045 (P2011-36045A)
 (43) 公開日 平成23年2月17日(2011. 2. 17)
 審査請求日 平成24年6月15日(2012. 6. 15)

(73) 特許権者 000000262
 株式会社ダイヘン
 大阪府大阪市淀川区田川2丁目1番11号
 (74) 代理人 100086380
 弁理士 吉田 稔
 (74) 代理人 100103078
 弁理士 田中 達也
 (74) 代理人 100115369
 弁理士 仙波 司
 (74) 代理人 100117178
 弁理士 古澤 寛
 (74) 代理人 100130650
 弁理士 鈴木 泰光
 (74) 代理人 100135389
 弁理士 白井 尚

最終頁に続く

(54) 【発明の名称】 系統連系インバータシステム

(57) 【特許請求の範囲】

【請求項 1】

互いに並列に接続され、直流電源からの直流電力を交流電力に変換し、この交流電力を変圧器を介さずに出力する複数のインバータ装置と、

前記複数のインバータ装置の出力側の接続点と、電力系統との間に設けられている変圧器と、

を備えており、

前記直流電源の一对の出力端の一方は接地されており、

前記複数のインバータ装置は、それぞれ、PWM制御インバータ回路と、前記PWM制御インバータ回路を制御するためのPWM信号を生成する制御回路と、前記PWM制御インバータ回路の出力電流から零相電流を検出する零相電流検出回路とを備えており、

前記各インバータ装置のいずれかの制御回路は、

前記零相電流検出回路によって検出された零相電流信号から直流成分を抽出する直流成分抽出手段と、

前記直流成分抽出手段によって抽出された直流成分をゼロにするように制御するための指令値信号を生成する指令値信号生成手段と、を備え、

前記指令値信号生成手段により生成された指令値信号をキャリア信号と比較して前記PWM信号を生成する、

ことを特徴とする系統連系インバータシステム。

【請求項 2】

10

20

前記指令値信号生成手段は、

前記直流成分抽出手段によって抽出された直流成分を入力され、P I制御を行なって補正値を出力する第1のP I制御手段と、

予め設定された目標値に前記第1のP I制御手段から出力される補正値を加算補正した補正目標値と、前記PWM制御インバータ回路の入力電圧との偏差を入力され、P I制御を行なって補正値を出力する第2のP I制御手段と、

前記第2のP I制御手段が出力する補正値に基づいて、前記指令値信号を生成する生成回路と、

を備えている、請求項1に記載の系統連系インバータシステム。

【請求項3】

互いに並列に接続され、直流電源からの直流電力を交流電力に変換し、この交流電力を変圧器を介さずに出力する複数のインバータ装置と、

前記複数のインバータ装置の出力側の接続点と、電力系統との間に設けられている変圧器と、

を備えており、

前記直流電源の一对の出力端の一方は接地されており、

前記複数のインバータ装置は、それぞれ、PWM制御インバータ回路と、前記PWM制御インバータ回路を制御するためのPWM信号を生成する制御回路と、前記PWM制御インバータ回路の出力電流から零相電流を検出する零相電流検出回路とを備えており、

前記各インバータ装置のいずれかの制御回路は、

前記零相電流検出回路によって検出された零相電流信号から3次成分を抽出する3次成分抽出手段と、

前記3次成分抽出手段によって抽出された3次成分をゼロにするように制御するための指令値信号を生成する指令値信号生成手段と、を備え、

前記指令値信号生成手段により生成された指令値信号をキャリア信号と比較して前記PWM信号を生成する、

ことを特徴とする系統連系インバータシステム。

【請求項4】

前記3次成分抽出手段は、

前記零相電流検出回路より入力される零相電流信号に前記電力系統の電圧の周波数の3倍の周波数に対応する回転角の回転座標変換を行って、変換零相電流信号を算出する回転変換手段と、

前記変換零相電流信号の直流成分を、前記零相電流信号の3次成分として、抽出するフィルタ手段と、を備え、

前記指令値信号生成手段は、

前記3次成分抽出手段によって抽出された3次成分を入力され、P I制御を行なって補正値を出力するP I制御手段と、

前記補正値に前記回転角の逆回転座標変換を行って、変換補正値を算出する逆回転変換手段と、を備え、

前記逆回転変換手段により算出される変換補正値に基づいて指令値信号を生成する、
請求項3に記載の系統連系インバータシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、系統連系インバータシステムに関する。

【背景技術】

【0002】

従来、太陽電池などによって生成される直流電力を交流電力に変換して、商用電力系統に供給する系統連系インバータシステムが開発されている。

【0003】

10

20

30

40

50

近年普及傾向にある薄膜系太陽電池は、負極を接地しないと劣化するので、薄膜系太陽電池を用いた系統連系インバータシステム A 1 0 0 では、通常、図 2 1 に示すように、直流電源（太陽電池）1 0 0 の出力ラインの負極がグラウンドに接地される。また、例えばアメリカなどの国では、太陽電池の一方の極を接地することが義務付けられている。図 2 1 において、直流電源（太陽電池）1 0 0 の負極が接地線 L_{G1} によって接地されている場合、当該接地線 L_{G1} と大地と商用電力系統 4 0 0 の接地線 L_{G2} とによって電流経路が形成され、この電流経路を通じて直流電流が商用電力系統 4 0 0 に流出するという不都合がある。この不都合を防ぐために、系統連系規定では、インバータ装置 2 0 0 内の出力端部に変圧器 2 0 7 を設け、この変圧器 2 0 7 によってインバータ装置 2 0 0 と商用電力系統 4 0 0 とを電氣的に絶縁することが定められている。

10

【0004】

なお、図 2 1 のインバータ装置 2 0 0 内のインバータ回路 2 0 2 は、直流電源 1 0 0 から入力される直流電圧をスイッチング素子（図示しない）のスイッチングにより交流電圧に変換する回路である。また、フィルタ回路 2 0 3 は、インバータ回路 2 0 2 から出力される交流電圧に含まれるスイッチングノイズを除去する回路であり、制御回路 2 0 4 は、インバータ回路 2 0 2 に入力される直流電流および直流電圧、インバータ回路 2 0 2 から出力される交流電流、フィルタ回路 2 0 3 から出力される交流電流、変圧器 2 0 7 から出力される交流電圧に基づいて、インバータ回路 2 0 2 内のスイッチング素子のスイッチングを制御するための P W M 信号を生成する回路である。

【0005】

20

近年の世界情勢の変化（洞爺湖サミットでの福田ビジョンやオバマ政権のグリーンニューディール政策等）により、太陽電池等に代表される分散型電源の大容量化が必要となっている。したがって、系統連系インバータシステムをメガワットレベルにまで大容量化するために、図 2 2 に示すように、商用電力系統 4 0 0 に並列接続される複数台（図 2 2 では 3 台）の系統連系インバータシステム A 1 0 0 を一つの系統連系インバータシステム A 2 0 0 として製作されるものがある。

【0006】

なお、図 2 2 は、図 2 1 に示す系統連系インバータシステム A 1 0 0 と同一構成の 3 台の系統連系インバータシステムを並列に接続したものであり、直流電源 1 0 0 a , 1 0 0 b , 1 0 0 c は図 2 1 の直流電源 1 0 0 に対応し、インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c は図 2 1 のインバータ装置 2 0 0 に対応するものである。そして、直流電源 1 0 0 a , 1 0 0 b , 1 0 0 c の各出力ラインの負極はそれぞれ接地ライン L_{G1a} , L_{G1b} , L_{G1c} によって接地されている。なお、図示していないが、各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c には、例えば系統停電時の単独運転検出の能動的な方式である無効電力変動方式の変動タイミングを同期化するための信号が入力される構成を備えている。

30

【0007】

図 2 2 に示す系統連系インバータシステム A 2 0 0 では、インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c にそれぞれ変圧器 2 0 7 が内蔵され、各変圧器 2 0 7 によってインバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c がそれぞれ商用電力系統 4 0 0 に対して電氣的に絶縁されるので、各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c から直流電流が商用電力系統 4 0 0 に流出することはない。また、インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c 同士も相互に回路的に切り離されているので、インバータ装置 2 0 0 a とインバータ装置 2 0 0 b との間で電流が循環することもない。インバータ装置 2 0 0 b とインバータ装置 2 0 0 c との間、インバータ装置 2 0 0 c とインバータ装置 2 0 0 a との間についても同様である。

40

【先行技術文献】

【特許文献】

【0008】

【特許文献 1】特開 2 0 0 8 - 1 8 2 8 3 6 号公報

【発明の概要】

50

【発明が解決しようとする課題】

【0009】

図22に示す系統連系インバータシステムA200では、各インバータ装置200a, 200b, 200cからの大地への直流電流の流出やインバータ装置200a, 200b, 200c間の循環電流を防止することができる利点はあるが、各インバータ装置200a, 200b, 200cにそれぞれ変圧器207が設けられるので、3台の変圧器207が必要となる。変圧器207は、商用周波数(50Hzまたは60Hz)で使用されるものであるため、一般的に、サイズが大きく、重量が重く、単価が高い。したがって、この変圧器207を3台必要とする系統連系インバータシステムA200は、全体のサイズが大きくなる、重量が重くなる、製造コストが高くなるなどの不都合がある。この不都合は、並列接続されるインバータ装置の数が増加するほど、さらに顕著となる。

10

【0010】

また、変圧器207では、巻線抵抗や鉄芯の渦電流による電力ロスが発生する。各インバータ装置200a, 200b, 200cの変圧器207でそれぞれ電力ロスが発生するので、系統連系インバータシステムA200全体での電力変換効率が低下するという不都合もある。

【0011】

本発明は上記した事情のもとで考え出されたものであって、複数のインバータ装置を並列接続した場合でも、必要な変圧器の数を抑制することができる系統連系インバータシステムを提供することをその目的としている。

20

【課題を解決するための手段】

【0012】

上記課題を解決するため、本発明では、次の技術的手段を講じている。

【0022】

本発明の第1の側面によって提供される系統連系インバータシステムは、互いに並列に接続され、直流電源からの直流電力を交流電力に変換し、この交流電力を変圧器を介さずに出力する複数のインバータ装置と、前記複数のインバータ装置の出力側の接続点と電力系統との間に設けられている変圧器とを備えており、前記直流電源の一对の出力端の一方は接地されており、前記複数のインバータ装置は、それぞれ、PWM制御インバータ回路と、前記PWM制御インバータ回路を制御するためのPWM信号を生成する制御回路と、前記PWM制御インバータ回路の出力電流から零相電流を検出する零相電流検出回路とを備えており、前記各インバータ装置のいずれかの制御回路は、前記零相電流検出回路によって検出された零相電流信号から直流成分を抽出する直流成分抽出手段と、前記直流成分抽出手段によって抽出された直流成分をゼロにするように制御するための指令値信号を生成する指令値信号生成手段とを備え、前記指令値信号生成手段により生成された指令値信号をキャリア信号と比較して前記PWM信号を生成する。

30

【0023】

この構成によると、前記各インバータ装置の制御回路が前記零相電流の直流成分をゼロにするように制御するので、前記各インバータ装置の間で電流経路が形成されても、直流成分の循環電流を抑制することができる。

40

【0024】

本発明の好ましい実施の形態においては、前記指令値信号生成手段は、前記直流成分抽出手段によって抽出された直流成分を入力され、PI制御を行なって補正值を出力する第1のPI制御手段と、予め設定された目標値に前記第1のPI制御手段から出力される補正值を加算補正した補正目標値と、前記PWM制御インバータ回路の入力電圧との偏差を入力され、PI制御を行なって補正值を出力する第2のPI制御手段と、前記第2のPI制御手段が出力する補正值に基づいて、前記指令値信号を生成する生成回路とを備えている。

【0025】

本発明の第2の側面によって提供される系統連系インバータシステムは、互いに並列に接

50

続され、直流電源からの直流電力を交流電力に変換し、この交流電力を変圧器を介さずに出力する複数のインバータ装置と、前記複数のインバータ装置の出力側の接続点と電力系統との間に設けられている変圧器とを備えており、前記直流電源の一对の出力端の一方は接地されており、前記複数のインバータ装置は、それぞれ、PWM制御インバータ回路と、前記PWM制御インバータ回路を制御するためのPWM信号を生成する制御回路と、前記PWM制御インバータ回路の出力電流から零相電流を検出する零相電流検出回路とを備えており、前記各インバータ装置のいずれかの制御回路は、前記零相電流検出回路によって検出された零相電流信号から3次成分を抽出する3次成分抽出手段と、前記3次成分抽出手段によって抽出された3次成分をゼロにするように制御するための指令値信号を生成する指令値信号生成手段とを備え、前記指令値信号生成手段により生成された指令値信号をキャリア信号と比較して前記PWM信号を生成する。

10

【0026】

この構成によると、前記各インバータ装置の制御回路が前記零相電流の3次成分をゼロにするように制御するので、前記各インバータ装置の間で電流経路が形成されても、3次成分の循環電流を抑制することができる。

【0027】

本発明の好ましい実施の形態においては、前記3次成分抽出手段は、前記零相電流検出回路より入力される零相電流信号に前記電力系統の電圧の周波数の3倍の周波数に対応する回転角の回転座標変換を行って、変換零相電流信号を算出する回転変換手段と、前記変換零相電流信号の直流成分を、前記零相電流信号の3次成分として、抽出するフィルタ手段と、を備え、前記指令値信号生成手段は、前記3次成分抽出手段によって抽出された3次成分を入力され、PI制御を行なって補正值を出力するPI制御手段と、前記補正值に前記回転角の逆回転座標変換を行って、変換補正值を算出する逆回転変換手段と、を備え、前記逆回転変換手段により算出される変換補正值に基づいて指令値信号を生成する。

20

【0028】

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0029】

【図1】本発明に係る系統連系インバータシステムの第1実施形態を説明するための図である。

30

【図2】本発明に係る系統連系インバータシステムの第2実施形態を説明するための図である。

【図3】形成される電流経路を説明するための図である。

【図4】循環電流が発生する要因について詳細に説明するための図である。

【図5】インバータ装置から出力される零相電流の波形を説明するための図である。

【図6】高周波成分の循環電流の循環経路について説明するための図である。

【図7】PWM信号に位相差が発生している場合の、出力電圧の電圧波形を示す図である。

。

【図8】図6に示す回路図を簡略化した等価回路図である。

40

【図9】本発明に係る系統連系インバータシステムの第3実施形態を説明するための図である。

【図10】クロックパルス信号の位相補正を説明するための図である。

【図11】第3実施形態の第2実施例を説明するための図である。

【図12】第3実施形態の第3実施例を説明するための図である。

【図13】第3実施形態の第4実施例を説明するための図である。

【図14】直流成分の循環電流の循環経路について説明するための図である。

【図15】図14に示す回路図を簡略化した等価回路図である。

【図16】本発明に係る系統連系インバータシステムの第4実施形態を説明するための図である。

50

【図 17】第 4 実施形態の別の実施例を示す図である。

【図 18】本発明に係る系統連系インバータシステムの第 5 実施形態を説明するための図である。

【図 19】インバータ装置の制御回路に、直流成分、3 次成分及び高周波成分をそれぞれ抑制する回路を追加したブロック構成図である。

【図 20】循環電流抑制対策後の零相電流の波形を説明するための図である。

【図 21】従来の変圧器を備えた系統連系インバータシステムを説明するための図である。

【図 22】図 21 に示す系統連系インバータシステムを 3 台並列に接続した構成の系統連系インバータシステムを説明するための図である。

10

【発明を実施するための形態】

【0030】

以下、本発明の実施の形態を、図面を参照して具体的に説明する。

【0031】

図 1 は、本発明に係る系統連系インバータシステムの第 1 実施形態を説明するための図である。

【0032】

同図に示すように、系統連系インバータシステム A は、3 台の直流電源 10a, 10b, 10c、3 台のインバータ装置 20a, 20b, 20c、および 1 台の変圧器 30 を備えている。直流電源 10a, 10b, 10c は、それぞれインバータ装置 20a, 20b, 20c に接続されている。インバータ装置 20a, 20b, 20c の出力端は、それぞれ互いに並列に接続されている。変圧器 30 は、インバータ装置 20a, 20b, 20c の接続点と商用電力系統 40 との間に接続されている。したがって、系統連系インバータシステム A は、直流電源及びインバータ装置からなる 3 台の分散型電源が 1 台の変圧器 30 を介して商用電力系統 40 に並列に接続される構成を備え、直流電源 10a, 10b, 10c が出力する直流電力を交流電力に変換して、商用電力系統 40 に供給する。なお、商用電力系統 40 は三相 3 線式の電力系統で、いずれか一相（例えば、V 相）が接地線 L_{G2} によって接地されている。

20

【0033】

なお、第 1 実施形態では、分散型電源の台数を 3 台としているが、これは一例であって、並列接続する台数は 2 台でも、4 台以上でもよく、任意に設定することができる。

30

【0034】

直流電源 10a, 10b, 10c は、系統連系インバータシステム A に直流電力を供給するものであり、太陽電池を備えている。太陽電池は薄膜系太陽電池であり、各出力ラインの一方（図 1 では、負極の出力ライン）が接地線 L_{G1a} , L_{G1b} , L_{G1c} によって接地されている。なお、太陽電池は、薄膜系太陽電池に限定されるものではない。太陽電池は薄膜系以外の他の種類の太陽電池であってもよく、太陽電池の出力端を接地していなくてもよい。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源 10a, 10b, 10c が出力する直流電圧は、それぞれインバータ装置 20a, 20b, 20c に入力される。

40

【0035】

インバータ装置 20a, 20b, 20c は、それぞれ直流電源 10a, 10b, 10c から入力される直流電圧を交流電圧に変換して、変圧器 30 に出力するものである。なお、図示していないが、各インバータ装置 20a, 20b, 20c には、例えば系統停電時の単独運転検出の能動的な方式である無効電力変動方式の変動タイミングを同期化するための信号が入力される。

【0036】

同図に示すように、インバータ装置 20a は、DC/DC コンバータ回路 21、インバータ回路 22、フィルタ回路 23、および、制御回路 24 を備えている。同図において、制御回路 24 はインバータ回路 22 を制御するものであり、DC/DC コンバータ回路 2

50

1を制御する制御回路は、本願発明に関係しないので、省略されている。

【0037】

DC/DCコンバータ回路21は、昇圧形コンバータであり、直流電源10aから入力される直流電圧を昇圧してインバータ回路22に出力する。DC/DCコンバータ回路21は、制御回路24から入力されるPWM信号に基づいてスイッチング素子(図示しない)のオンとオフとを切り替えることで、直流電源10aから入力される直流電圧を所定の電圧レベルに昇圧して出力する。なお、DC/DCコンバータ回路21の構成はこれに限定されず、周知の昇圧形コンバータであればよい。

【0038】

インバータ回路22は、DC/DCコンバータ回路21から入力される直流電圧を交流電圧に変換して出力するものである。第1実施形態では、商用電力系統40が三相3線式の電力系統であるので、インバータ回路22は、三相フルブリッジインバータとしている。したがって、インバータ回路22からフィルタ回路23および変圧器30を介して商用電力系統40までは、U相、V相、W相の出力電圧の3本の出力ラインによって接続されている。なお、インバータ回路22の構成は、三相フルブリッジインバータに限られず、接続される商用電力系統40やその他の条件に合わせて、適宜決定すればよい。すなわち、インバータ回路22は、三相インバータでなく、単相インバータであってもよいし、フルブリッジインバータでなく、ハーフブリッジインバータであってもよい。

【0039】

インバータ回路22は、2個のスイッチング素子が直列に接続されたアームを3個含む三相ブリッジ回路(図示しない)を有しており、制御回路24から入力されるPWM信号に基づいて各スイッチング素子のオンとオフとを切り替えることで、DC/DCコンバータ回路21から入力される直流電圧を交流電圧に変換する。インバータ回路22から出力される交流電圧はフィルタ回路23にされる。

【0040】

フィルタ回路23は、インバータ回路22から入力される交流電圧から、スイッチング周波数成分を除去するものである。フィルタ回路23は、図示しないリアクトルとキャパシタからなるローパスフィルタを備えている。フィルタ回路23でスイッチング周波数成分を除去された交流電圧は、変圧器30に出力される。なお、フィルタ回路23の構成はこれに限定されず、スイッチング周波数成分を除去するための周知のフィルタ回路であればよい。

【0041】

制御回路24は、指令値信号を三角波のキャリア信号と比較する三角波比較法によりPWM信号を生成してインバータ回路22に出力する。指令値信号は、系統の周波数(50Hz又は60Hz)に近い周波数を有する正弦波信号である。指令値信号は、DC/DCコンバータ回路21にされる直流電流および直流電圧、DC/DCコンバータ回路21から出力される(インバータ回路22にされる)直流電圧(以下、「バス電圧」とする。)、インバータ回路22から出力される交流電流、フィルタ回路23から出力される交流電流および交流電圧、およびこれらの目標値を用いて生成される。なお、同図においては、上記のDC/DCコンバータ回路21への電流及び電圧、バス電圧、インバータ回路22の出力電流、フィルタ回路23の電流及び電圧を検出するための検出回路の記載を省略している。

【0042】

キャリア信号は、指令値信号に対して数倍若しくは数十倍の周波数(例えば、4kHz)を有する三角波である。制御回路24は、PWM信号でインバータ回路22の動作(各スイッチング素子のオンとオフの切り替え)を制御することにより、インバータ回路22の出力電圧を調整する。

【0043】

同図においては省略して記載されているが、インバータ装置20b、20cの内部構成は、インバータ装置20aと同様である。

【 0 0 4 4 】

変圧器 3 0 は、インバータ装置 2 0 a , 2 0 b , 2 0 c から出力される交流電圧を商用電力系統 4 0 に供給するための電圧に昇圧するものである。また、変圧器 3 0 は、相互に接続された 3 台のインバータ装置 2 0 a , 2 0 b , 2 0 c の出力側の接続点と商用電力系統 4 0 との間に接続されており、インバータ装置 2 0 a , 2 0 b , 2 0 c を商用電力系統 4 0 から電氣的に絶縁している。

【 0 0 4 5 】

上記のように、第 1 実施形態においては、変圧器 3 0 を相互に接続された 3 台のインバータ装置 2 0 a , 2 0 b , 2 0 c の出力側の接続点と商用電力系統 4 0 との間に接続することにより、各インバータ装置 2 0 a , 2 0 b , 2 0 c 内には変圧器を設けないようにしている。したがって、従来の系統連系インバータシステム A 2 0 0 (図 2 2 参照) のように各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c にそれぞれ変圧器 2 0 7 を設ける場合と比較して、系統連系インバータシステム A は、変圧器の数を 1 台に抑制することができる。これにより、従来の系統連系インバータシステム A 2 0 0 と比較して、全体のサイズを小さくし、重量を軽減し、製造コストを抑制することができる。

10

【 0 0 4 6 】

また、従来の系統連系インバータシステム A 2 0 0 では、各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c にそれぞれ変圧器 2 0 7 が設けられるので、各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c で変圧器 2 0 7 による電力ロスが生じるが、系統連系インバータシステム A では、1 台の変圧器 3 0 による電力ロスのみとなる。したがって、変圧器 3 0 が従来の各インバータ装置 2 0 0 a , 2 0 0 b , 2 0 0 c に設けられる変圧器 2 0 7 よりも構造的に多少大型化するとしても、変圧器 3 0 での電力ロスを 3 台の変圧器 2 0 7 での電力ロスの合計よりも小さくすることができ、従来の系統連系インバータシステム A 2 0 0 と比較して、全体での電力変換効率を向上することができる。

20

【 0 0 4 7 】

なお、上記第 1 実施形態では、各インバータ装置 2 0 a , 2 0 b , 2 0 c にそれぞれ別の直流電源 1 0 a , 1 0 b , 1 0 c が接続されている場合について説明しているが、これに限られない。図 2 に示すように、1 つの直流電源 1 0 の出力を分配して、インバータ装置 2 0 a , 2 0 b , 2 0 c に入力する構成であってもよい。

【 0 0 4 8 】

図 2 は、本発明に係る系統連系インバータシステムの第 2 実施形態を説明するための図である。なお、同図において、図 1 に示す系統連系インバータシステム A と同一または類似の要素には、同一の符号を付している。

30

【 0 0 4 9 】

図 2 に示す系統連系インバータシステム A ' は、1 つの直流電源 1 0 (負極が接地線 L_{G1} によって接地されている) に 3 個のインバータ装置 2 0 a , 2 0 b , 2 0 c が並列に接続されている点で、系統連系インバータシステム A と異なる。なお、同図において、インバータ装置 2 0 a , 2 0 b , 2 0 c の内部構成の記載は省略している (図 3 も同様) 。

【 0 0 5 0 】

第 2 実施形態においては、上述した第 1 実施形態の作用効果に加えて、インバータ装置 2 0 a , 2 0 b , 2 0 c のいずれかの故障時にも、直流電源 1 0 の出力電力を他のインバータ装置で分担して電力変換することができる。また、直流電源 1 0 の出力電力に応じて、インバータ装置の動作台数を調整することもできる。さらに、複数の直流電源をそれぞれ別のインバータ装置に接続する場合と比べて、直流電源からインバータ装置への配線数を低減することが可能である。したがって、直流電源とインバータ装置とが離れて設置される場合、特に、システム設置工数を低減することができる。

40

【 0 0 5 1 】

ところで、図 1 及び図 2 に示す本発明に係る系統連系インバータシステム A , A ' では、各インバータ装置 2 0 a , 2 0 b , 2 0 c に変圧器が設けられておらず、各インバータ装置 2 0 a , 2 0 b , 2 0 c の出力端が相互に接続されている一方、各インバータ装置 2

50

0 a , 2 0 b , 2 0 c の入力端は負極が相互に接続されているので、例えば、インバータ装置 2 0 a とインバータ装置 2 0 b の間で電流が循環する電流経路が形成される。インバータ装置 2 0 b とインバータ装置 2 0 c の間、インバータ装置 2 0 c とインバータ装置 2 0 a の間についても同様に電流が循環する電流経路が形成される。

【 0 0 5 2 】

図 3 は、インバータ装置 2 0 a とインバータ装置 2 0 b の間に形成される電流経路を説明するための図である。

【 0 0 5 3 】

直流電源 1 0 a の負極 a はグランド G に接地されており、直流電源 1 0 b の負極 b もグランド G に接地されているので、負極 a と負極 b とは電氣的に接続されている。インバータ装置 2 0 a の一方の入力端は直流電源 1 0 a の負極 a に接続されており、インバータ装置 2 0 b の一方の入力端は直流電源 1 0 b の負極 b に接続されているので、インバータ装置 2 0 a とインバータ装置 2 0 b とは入力側で電氣的に接続されている。また、例えば、インバータ装置 2 0 a の U 相の出力ラインとインバータ装置 2 0 b の U 相の出力ラインとは、接続点 c で接続されているので、インバータ装置 2 0 a とインバータ装置 2 0 b とは出力側でも電氣的に接続されている。したがって、負極 a、インバータ装置 2 0 a、接続点 c、インバータ装置 2 0 b、負極 b という電流経路（同図に示す太線の経路）が形成される。

【 0 0 5 4 】

例えば、直流電源 1 0 a の出力電力が直流電源 1 0 b の出力電力より大きい場合、インバータ装置 2 0 a の出力電圧がインバータ装置 2 0 b の出力電圧より高くなり、図 3 の太線で示す電流経路で循環電流 I が流れる。これによりインバータ装置 2 0 b の出力電力が低下してしまう。そして、上記の現象はインバータ装置 2 0 b とインバータ装置 2 0 c の間やインバータ装置 2 0 c とインバータ装置 2 0 a の間でも同様に生じる。

【 0 0 5 5 】

図 4 は、循環電流が発生する要因について詳細に説明するための図である。同図においては、図 1 におけるインバータ装置 2 0 a , 2 0 b の DC / DC コンバータ回路 2 1、インバータ回路 2 2、及びフィルタ回路 2 3 が、それぞれ、昇圧チョッパ部、三相フルブリッジインバータ部、及び L C L フィルタ部である場合のインバータ装置 a , b の回路図を示している。また、説明を簡略化するため、昇圧チョッパ部の特性は同一とし、インバータ装置 a のスイッチング素子 Q 1 ~ Q 6、及びインバータ装置 b のスイッチング素子 Q 1 ~ Q 6 のスイッチングパターンは同一とした上で、スイッチング素子 Q 1、Q 2 の状態にのみ着目する。なお、ここでの説明は、循環電流のほんの一例であり、実際には昇圧チョッパ部、及び三相フルブリッジインバータ部のスイッチングパターンの組み合わせにより、多種多様な経路で循環電流が発生する。

【 0 0 5 6 】

インバータ装置 a、b 間において、インバータ装置 a、b とともにスイッチング素子 Q 1 がオン、Q 2 がオフの状態を考えると、直流電源側から昇圧チョッパ部を通じてエネルギーがフィルタ L C L 1 に蓄積されるモードとなっている（図 4（a）参照）。ここで、直流電源からの入力電力 P in1、P in2 に差が発生している場合、各インバータ装置 a、b 内のフィルタ L C L 1 に蓄積されるエネルギーに差が発生することになる。

【 0 0 5 7 】

次に、スイッチング素子 Q 1 がオフ、Q 2 がオン状態に切り変わった場合を考える（図 4（b）参照）。この場合、同図に示す循環電流経路が形成される（同図に示す太線の経路）。直流電源からの入力電力 P in1、P in2 に電力差がない場合は、各インバータ装置 a、b 内のフィルタ L C L 1 の両端電圧に蓄積エネルギー差による電位差（ $= V_{L1} - V_{L2}$ [V]）が発生しない。したがって、循環電流経路が形成されたとしても、循環電流は発生せず、各フィルタ L C L 1 の蓄積エネルギーが全て系統側へ出力される。変換損失を考慮しない場合、出力電力 P out [W] = P in1 + P in2 [W] となる。しかし、直流電源からの入力電力 P in1、P in2 に電力差が発生していると、各インバータ装置 a、b 内のフィル

10

20

30

40

50

タ L C L 1 の両端電圧に蓄積エネルギー差による電位差 ($= V_{L1} - V_{L2} [V]$) が発生する。この電位差により、図に示す循環電流経路を経由して、インバータ装置 a、b 間で循環電流が発生してしまう。よって、循環電流分の電力を P_{loop} とすると、 $P_{out} [W] = P_{in1} + P_{in2} - P_{loop} [W]$ となり、循環電流の大きさによっては変換効率を著しく低下させることになる。

【 0 0 5 8 】

図 5 は、インバータ装置 2 0 a から出力される零相電流 I_z の波形を説明するための図である。

【 0 0 5 9 】

図 5 の上段に示す正弦波状の波形は、インバータ装置 2 0 a の U 相の出力ラインから出力される U 相電流 I_u の波形の一例を示している。U 相電流 I_u には循環電流 I が重畳されているので、理想的な正弦波になっていない。V 相および W 相の出力ラインから出力される V 相電流および W 相電流の波形も同様の波形となる。一方、図 5 の下段に示す正弦波状の波形は、循環電流 I が流れているときのインバータ装置 2 0 a から出力される零相電流 I_z の波形の一例を示している。零相電流 I_z は、U 相電流 I_u 、V 相電流 I_v 、および W 相電流 I_w を加算したものであり、直流電源 1 0 a、1 0 b、1 0 c とインバータ装置 2 0 a、2 0 b、2 0 c の対地間の静電容量等が無視できるレベルであれば、零相電流 I_z は循環電流 I とみなせる。なお、循環電流 I が流れていないときの零相電流 $I_{z'}$ は、図 5 の点線で示すようにゼロになる。

【 0 0 6 0 】

循環電流として流れる電流には、直流成分、U 相電流 I_u の 3 次高調波成分、およびスイッチング周波数 (キャリア信号の周波数であり、例えば、4 k H z) を有する高周波成分の 3 種類があるので、零相電流 I_z はこれらの混合した交流電流となる。したがって、図 5 に示すように、循環電流 I が流れているときの零相電流 I_z は、U 相電流 I_u の 3 次高調波成分にキャリア信号の周波数を有する高周波成分が重畳した、直流成分 I_{ave} のレベルを中心に振幅が変動する交流信号となる。

【 0 0 6 1 】

本発明においては、零相電流 I_z に重畳されているこれらの循環電流を抑制するための構成を、各インバータ装置 2 0 a、2 0 b、2 0 c に取り入れている。具体的には、各インバータ装置 2 0 a、2 0 b、2 0 c から出力される出力電流の零相電流 I_z に含まれる上記の 3 次成分、高周波成分をそれぞれゼロに抑制するフィードバック制御系を各インバータ装置 2 0 a、2 0 b、2 0 c の制御回路 2 4 にそれぞれ設け、各制御回路 2 4 が出力する PWM 信号の位相を一致させて直流成分を抑制するようにしている。

【 0 0 6 2 】

次に、高周波成分を抑制するための構成が取り入れられた制御回路を備えた第 3 実施形態について説明する。まず、高周波成分の零相電流 I_z が流れる原因について説明する。

【 0 0 6 3 】

図 6 は、高周波成分の循環電流の循環経路について説明するための図である。同図は、図 4 に示す回路図に、直流電源 1 0 a、1 0 b を追加した回路図である。説明を簡略化するため、直流電源からの入力電圧は同一 ($V_{in1} = V_{in2}$) とし、昇圧チョッパ部は停止状態として、インバータ装置 a、b のスイッチング素子 Q 1、Q 2 の状態にのみ着目する。インバータ装置 a のスイッチング素子 Q 1 とインバータ装置 b のスイッチング素子 Q 1 とが同じタイミングでオンとオフの切り替えを行っている場合 (インバータ装置 a のスイッチング素子 Q 2 とインバータ装置 b のスイッチング素子 Q 2 と同じタイミングでオンとオフの切り替えを行っている)、各インバータ装置 a、b の V_a 、 V_b のポイントでの電圧 (以下、「出力電圧 V_a 、 V_b 」とする) は、 V_{in1} ($= V_{in2}$) 又は接地電位に固定されるので、循環電流は発生しない。ここで、各インバータ装置 a、b のスイッチング素子 Q 1、Q 2 のオンとオフの切り替えタイミングが一致しない場合、すなわち、インバータ装置 a、b に入力される PWM 信号に位相差が発生している場合を考える。

【 0 0 6 4 】

図7は、インバータ装置a、bに入力されるPWM信号に位相差が発生している場合の、出力電圧Va、Vbの電圧波形を示している。同図に示すように、入力されるPWM信号の位相差により、期間P1および期間P3において出力電圧Va、Vbに電圧差が生じている。

【0065】

ここで、同図に示すP1の期間にのみ着目して説明を行う。Va及びVbがゼロ（すなわちインバータ装置bのスイッチング素子Q1がオフ、スイッチング素子Q2がオンの状態）継続中に、Vaが上昇（すなわちインバータ装置aのスイッチング素子Q1がオン、スイッチング素子Q2がオフ）した状態を、簡略化した等価回路図で説明する。

【0066】

図8は、図6におけるVbがゼロの状態の簡略化した等価回路図である。同図において、フィルタLC L1については、L成分のみを記載しており、インバータ装置aのフィルタLC L1のインダクタンス値をLa、インバータ装置bのフィルタLC L1のインダクタンス値をLbとしている。

【0067】

同図(a)は、Va、Vbともにゼロの状態を示している。初期条件としてLa、Lbにはエネルギー蓄積はないもの（初期電流はゼロ）とする。この状態からP1の期間に遷移（すなわちQ1がオン、Q2がオフ）した場合、Va、Vb間に直流電源電圧Vin1が印加されることにより、La、Lbを経由して循環電流I_{loop}が発生する（同図(b)参照）。この時の循環電流I_{loop}は、インダクタの特性を示す公知の下記(1)式に基づいて、下記(2)式で算出される。

【0068】

【数1】

$$i(t) = \frac{1}{L} \int_0^t E dt \quad \cdots (1)$$

$$I_{loop}(t) = \frac{1}{(La + Lb)} \int_0^t Vin1 dt \quad \cdots (2)$$

【0069】

上記(2)式より明らかであるが、tが大きいほど（PWM信号の位相差が大きく、同図(b)の状態が長く続くほど）、高周波の循環電流のピーク値は増大する。

【0070】

よって、期間P1においては、インバータ装置aの出力電圧Vaの方がインバータ装置bの出力電圧Vbより高いので、インバータ装置aからインバータ装置bに循環電流が流れる。一方、これとは逆に、期間P3においては、出力電圧Vbの方が出力電圧Vaより高いので、インバータ装置bからインバータ装置aに循環電流が流れる。なお、期間P2およびP4においては、出力電圧Vaと出力電圧Vbとが同電位となるので、インバータ装置aとインバータ装置bとの間で循環電流は流れない。PWM信号の周波数（スイッチング周波数）が例えば4kHzの場合、期間P1からP4までの時間は（1/4000）秒なので、インバータ装置20aからインバータ装置20bに流れる循環電流は4kHzの高周波電流となる。したがって、PWM信号の位相が一致しない場合には、当該PWM信号の周波数を有する高周波の循環電流が出力電流に重畳される。これにより、零相電流I_zは、高周波成分の循環電流が重畳されたものとなる（図5参照）。

【0071】

第3実施形態では、各インバータ装置20a、20b、20cの制御部24から出力されるPWM信号の位相を一致させることにより、スイッチング周波数の高周波成分の循環電流を抑制する。第3実施形態では、インバータ装置20aがインバータ装置20b、20cを統括的に制御しており、インバータ装置20aが本発明の「マスタインバータ装置

10

20

30

40

50

」に対応し、インバータ装置 20b, 20c が本発明の「スレーブインバータ装置」に対応する。

【0072】

図9は、本発明に係る系統連系インバータシステムの第3実施形態を説明するための図である。同図においては、制御回路24の内部構成の一部のみを記載している。なお、制御回路24以外の構成は、図1に示す系統連系インバータシステムAと同様であるので、記載を省略している。また、同図において、インバータ装置20a, 20b, 20cの制御回路24を、それぞれ制御回路24a, 24b, 24cとしている。

【0073】

制御回路24aは、内部発振部1a、キャリア信号生成部2a、およびPWM信号生成部3a、位相補正部4aを備えている。内部発振部1aは、所定の周波数（例えば4kHz）のクロックパルス信号CLKを生成するものである。内部発振部1aは、生成したクロックパルス信号CLKをキャリア信号生成部2aおよび位相補正部4aに出力する。キャリア信号生成部2aは、内部発振部1aから入力されるクロックパルス信号CLKに基づいて、キャリア信号CRを生成するものである。キャリア信号生成部2aは、生成したキャリア信号CRをPWM信号生成部3aに出力する。

10

【0074】

PWM信号生成部3aは、キャリア信号生成部2aから入力されるキャリア信号CRと、図示しない指令値信号生成部から入力される指令値信号とから、三角波比較法によりPWM信号PWM1を生成するものである。PWM信号生成部3aは、生成したPWM信号PWM1をインバータ回路22に出力する。なお、指令値信号生成部は、指令値信号を各相（U相、V相、W相）ごとに生成して、PWM信号生成部3aに出力する。PWM信号生成部3aは、各相に対する指令値信号とキャリア信号CRとの比較により、各相に対する3つのPWM信号を生成する。また、PWM信号生成部3aは、生成された3つのPWM信号をそれぞれ反転させたPWM信号も生成する。PWM信号PWM1は、これらの6つのPWM信号を含む信号として表している。

20

【0075】

位相補正部4aは、内部発振部1aから入力されるクロックパルス信号CLKの位相を進めたクロックパルス信号CLK'を生成するものである。位相補正部4aは、クロックパルス信号CLK'を、制御回路24b, 24cに出力する。第3実施形態においては、各制御回路24a, 24b, 24c間の信号の入出力を、I/Oポートを介して行っている。この場合、フォトカプラ等の素子によって信号の位相が遅延する。位相補正部4aは、この位相の遅延分を補正するために、クロックパルス信号CLKから位相を進めたクロックパルス信号CLK'を生成している。

30

【0076】

図10は、クロックパルス信号CLKの位相補正を説明するための図である。同図(a)は、内部発振部1aから出力されるクロックパルス信号CLKを示している。同図(b)は、位相補正部4aから出力されるクロックパルス信号CLK'を示している。クロックパルス信号CLK'は、クロックパルス信号CLKより所定値だけ位相が進められている。所定値は、I/Oポートを介する信号の位相の遅延に応じて、あらかじめ実験により適切な値に設定される。同図(c)は、制御回路24b, 24cのキャリア信号生成部2b, 2c（後述）にそれぞれ入力されるクロックパルス信号CLK''を示している。制御回路24aから出力される信号は制御回路24b, 24cに入力されるまでに位相がだけ遅延するので、クロックパルス信号CLK''は、クロックパルス信号CLK'より所定値だけ位相が遅れている。これにより、キャリア信号生成部2aに入力されるクロックパルス信号CLKと位相が一致するクロックパルス信号CLK''が、キャリア信号生成部2b, 2cに入力される。

40

【0077】

図9に戻って、制御回路24bは、キャリア信号生成部2bおよびPWM信号生成部3bを備えている。キャリア信号生成部2bおよびPWM信号生成部3bは、制御回路24

50

aのキャリア信号生成部2aおよびPWM信号生成部3aと同様の機能を果たす。キャリア信号生成部2bには、位相補正部4aより出力されるクロックパルス信号CLK'から位相が遅延したクロックパルス信号CLK"が入力される。上述したように、クロックパルス信号CLK'は、内部発振部1aから出力されるクロックパルス信号CLKを、各制御回路24a, 24b, 24c間での入出力時に遅延する位相だけ予め進めた信号である。したがって、クロックパルス信号CLK"は、クロックパルス信号CLKと位相が一致した信号となる。これにより、PWM信号生成部3bで生成されるPWM信号PWM2の位相は、PWM信号生成部3aで生成されるPWM信号PWM1の位相と一致する。

【0078】

制御回路24cは、キャリア信号生成部2cおよびPWM信号生成部3cを備えている。キャリア信号生成部2cおよびPWM信号生成部3cは、制御回路24aのキャリア信号生成部2aおよびPWM信号生成部3aと同様の機能を果たす。キャリア信号生成部2cに入力されるクロックパルス信号CLK"もクロックパルス信号CLKと位相が一致した信号となっているので、PWM信号生成部3cで生成されるPWM信号PWM3の位相は、PWM信号生成部3aで生成されるPWM信号PWM1の位相と一致する。

【0079】

第3実施形態においても、システムに用いる変圧器の数を抑制することができるので、上記第1および第2実施形態と同様の作用効果を奏することができる。さらに、第3実施形態においては、制御回路24a, 24b, 24cからそれぞれ出力されるPWM信号PWM1, PWM2, PWM3の位相が一致している。したがって、各インバータ装置20a, 20b, 20cの間で循環電流の電流経路が形成されても、スイッチング周波数の高周波成分の循環電流を抑制することができる。その結果、零相電流Izに重畳される高周波成分の循環電流が抑制される。

【0080】

なお、第3実施形態では、制御回路24aから制御回路24bに出力される信号の位相の遅延と、制御回路24aから制御回路24cに出力される信号の位相の遅延とが同じ場合について説明しているが、両者の遅延位相が異なる場合は、それぞれの遅延位相に応じて位相を補正するようにすればよい。すなわち、制御回路24aから制御回路24bに出力される信号の位相の遅延を補正する位相補正部と、制御回路24aから制御回路24cに出力される信号の位相の遅延を補正する位相補正部とを設ければよい。

【0081】

図11は、第3実施形態における別の実施例（以下では、上記に説明した図9に示す実施例を第1実施例とし、本実施例を第2実施例とする。）を説明するための図である。なお、同図において、図9に示す第1実施例と同一または類似の要素には、同一の符号を付している。

【0082】

図11に示す第2実施例では、位相補正部が2個設けられている点で、第1実施例と異なる。位相補正部41aは、内部発振部1aから入力されるクロックパルス信号CLKの位相を、制御回路24aから制御回路24bに出力される信号の遅延位相'だけ進めたクロックパルス信号CLK1'を生成して出力するものである。位相補正部41aから出力されたクロックパルス信号CLK1'は、位相'だけ遅れたクロックパルス信号CLK1"として、キャリア信号生成部2bに入力される。クロックパルス信号CLK1"は、クロックパルス信号CLKと位相が一致した信号となるので、PWM信号生成部3bで生成されるPWM信号PWM2の位相は、PWM信号生成部3aで生成されるPWM信号PWM1の位相と一致する。

【0083】

位相補正部42aは、内部発振部1aから入力されるクロックパルス信号CLKの位相を、制御回路24aから制御回路24cに出力される信号の遅延位相"だけ進めたクロックパルス信号CLK2'を生成して出力するものである。位相補正部42aから出力されたクロックパルス信号CLK2'は、位相"だけ遅れたクロックパルス信号CLK2

”として、キャリア信号生成部2cに入力される。クロックパルス信号CLK2”は、クロックパルス信号CLKと位相が一致した信号となるので、PWM信号生成部3cで生成されるPWM信号PWM3の位相は、PWM信号生成部3aで生成されるPWM信号PWM1の位相と一致する。

【0084】

第2実施例においては、制御回路24aから制御回路24bに出力される信号の遅延位相’と、制御回路24aから制御回路24cに出力される信号の遅延位相”とが異なる場合でも、制御回路24a、24b、24cからそれぞれ出力されるPWM信号PWM1、PWM2、PWM3の位相を一致させることができ、スイッチング周波数の高周波成分の循環電流を抑制することができる。その結果、零相電流I_zに重畳される高周波成分の循環電流が抑制される。

10

【0085】

なお、上記第1および第2実施例では、クロックパルス信号を出力する側の制御回路24aに位相補正部を設けた場合について説明しているが、クロックパルス信号を入力される側の制御回路24b、24cに位相補正部を設けるようにしてもよい。

【0086】

図12は、第3実施形態における第3実施例を説明するための図である。なお、同図において、図11に示す第2実施例と同一または類似の要素には、同一の符号を付している。

【0087】

20

図12に示す第3実施例では、制御回路24aに位相補正部41a、42aが設けられる代わりに、制御回路24b、24cにそれぞれ位相補正部4b、4cが設けられている点で、第2実施例と異なる。

【0088】

第3実施例においても、制御回路24aから制御回路24bに出力される信号の遅延位相’と、制御回路24aから制御回路24cに出力される信号の遅延位相”とが異なる場合でも、制御回路24a、24b、24cからそれぞれ出力されるPWM信号PWM1、PWM2、PWM3の位相を一致させることができ、スイッチング周波数の高周波成分の循環電流を抑制することができる。その結果、零相電流I_zに重畳される高周波成分の循環電流が抑制される。

30

【0089】

なお、上記第1ないし第3実施例では、制御回路24aから制御回路24b、24cにクロックパルス信号を出力する場合について説明しているが、キャリア信号を出力するようにしてもよい。

【0090】

図13は、第3実施形態における第4実施例を説明するための図である。なお、同図において、図9に示す第1実施例と同一または類似の要素には、同一の符号を付している。

【0091】

図13に示す第4実施例では、位相補正部4aがクロックパルス信号CLKの位相を進めて出力する代わりに、キャリア位相補正部4a’がキャリア信号CRの位相を進めて出力する点と、制御回路24b、24cにキャリア信号生成部2b、2cを設けていない点で、第1実施例と異なる。

40

【0092】

キャリア位相補正部4a’は、キャリア信号生成部2aから入力されるキャリア信号CRの位相を所定値だけ進めたキャリア信号CR’を生成するものである。キャリア位相補正部4a’は、キャリア信号CR’を、制御回路24b、24cに出力する。PWM信号生成部3b、3cには、キャリア位相補正部4a’より出力されるキャリア信号CR’から位相だけ遅延したキャリア信号CR”が入力される。キャリア信号CR”は、キャリア信号CRと位相が一致した信号となる。これにより、PWM信号生成部3b、3cで生成されるPWM信号PWM2、PWM3の位相は、PWM信号生成部3aで生成される

50

PWM信号PWM1の位相と一致する。

【0093】

第4実施例においても、制御回路24a, 24b, 24cからそれぞれ出力されるPWM信号PWM1, PWM2, PWM3の位相を一致させることができ、スイッチング周波数の高周波成分の循環電流を抑制することができる。その結果、零相電流 I_z に重畳される高周波成分の循環電流が抑制される。なお、第4実施例においても、図11と同様に、制御回路24a内にキャリア位相補正部を2個設けて、キャリア信号CRをそれぞれ対応する位相 θ , $\theta + 120^\circ$ だけ進めて制御回路24b, 24cに出力するようにしてもよい。また、キャリア位相補正部を制御回路24aに設ける代わりに、図12と同様に、制御回路24b, 24cにそれぞれ設けるようにしてもよい。

10

【0094】

なお、制御回路24aの内部発振部1aからキャリア信号生成部2aに入力されるクロックパルス信号CLKと、制御回路24b, 24c内のキャリア信号生成部2b, 2cにそれぞれ入力されるクロックパルス信号との位相のずれが小さく、それに起因する、PWM信号生成部3a, 3b, 3cでそれぞれ生成されるPWM信号相互の位相差が特に問題とならない場合は、位相補正部を省略することができる。キャリア信号の位相のずれに起因する場合も同様に、PWM信号生成部3a, 3b, 3cでそれぞれ生成されるPWM信号相互の位相差が特に問題とならない場合は、キャリア位相補正部を省略することができる。

【0095】

20

なお、第3実施形態では、インバータ装置が3台並列接続されている場合について説明しているが、接続されるインバータ装置が2台の場合や4台以上の場合でも、本発明を適用することができる。また、各インバータ装置にそれぞれ別の直流電源が接続されている場合(図1参照)でも、1つの直流電源の出力を分配して各インバータ装置に入力する場合(図2参照)でも、本発明を適用することができる。

【0096】

次に、本発明に係る系統連系インバータシステムの第4実施形態について説明する。

【0097】

図14は、直流成分の循環電流の循環経路について説明するための図である。同図は、太線で示す循環電流の循環経路のみが、図6に示す回路図と異なる。説明の簡略化のため、直流電源側の特性は同一とし(出力電力が同じ)、インバータ装置a, bの三相フルブリッジインバータ部のスイッチングパターンも同一として考える。インバータ装置a, b間の違いはバス電圧差のみとする。バス電圧は、図14に示すインバータ装置a, b内のコンデンサC1の両端電圧 V_{bus1} , V_{bus2} となる。このバス電圧を一定にするため、昇圧チョッパ部、及び三相フルブリッジインバータ部のスイッチングが制御されている。

30

【0098】

この時、バス電圧検出回路のバラツキによる制御誤差等により、インバータ装置a, bのバス電圧に差が発生すると、例えばインバータ装置aのバス電圧 V_{bus1} がインバータ装置bのバス電圧 V_{bus2} よりも高い場合($V_{bus1} > V_{bus2}$)、同図に示す太線の循環経路を流れる循環電流 I_{loop} が発生する。なお、図14に示す循環経路は、スイッチング素子Q1, Q2の状態のみに着目した場合のものである。このように、スイッチング素子の状態を限定すると、図14に示す回路図は図15に示す等価回路図に変換して考えることができる。同図においては、インバータ装置a, bのコンデンサC1を含めた昇圧チョッパ部を理想的な直流電源と内部抵抗で置き換え、フィルタLC1についてはL成分のみで置換し、インバータ装置aのフィルタLC1のインダクタンス値を L_a 、インバータ装置bのフィルタLC1のインダクタンス値を L_b としている。

40

【0099】

$V_{bus1} = V_{bus2}$ の場合を考えると、インバータ装置a, bのスイッチング素子Q1, Q2のスイッチングパターンが同一であるので、インバータ装置a, b間に循環電流は発生しない。しかし、 $V_{bus1} > V_{bus2}$ の場合、同図(a)に示すように、スイッチング素子の

50

Q 1 がオン、Q 2 がオフの状態インバータ装置 a から b への循環電流が発生する。このとき、インバータ装置 a、b のスイッチング素子の Q 1 がオフに、Q 2 がオンに同時に切り替わると、同図 (b) に示すように、L a、L b のインダクタンス作用により、インバータ装置 a から b に継続して循環電流が同方向に流れる。すなわち、同図 (a) と同図 (b) の状態が交互に切り替わることで、同方向に流れる直流成分の循環電流が継続して発生する。

【 0 1 0 0 】

よって、零相電流 I_z (図 5 参照) に重畳される直流成分の循環電流は、各インバータ装置 2 0 a、2 0 b、2 0 c のバス電圧の間に差が生じた場合に発生する。第 4 実施形態では、各インバータ装置 2 0 a、2 0 b、2 0 c において、出力電流の零相電流 I_z から直流成分を抽出して、これをゼロにフィードバック制御するための補正値をバス電圧の目標値に加算することで、直流成分の循環電流を抑制する。

10

【 0 1 0 1 】

図 1 6 は、本発明に係る系統連系インバータシステムの第 4 実施形態を説明するための図である。同図においては、インバータ装置 2 0 a の内部構成のみを記載している。なお、インバータ装置 2 0 b、2 0 c の内部構成はインバータ装置 2 0 a と同様であり、その他の構成は図 1 に示す系統連系インバータシステム A と同様であるので、記載を省略している。また、制御回路 2 4 の内部構成のうち第 4 実施形態の上記の要点に特に関係しない構成 (内部発振部 1 a、キャリア信号生成部 2 a など) についても、記載を省略している。

20

【 0 1 0 2 】

同図に示すインバータ装置 2 0 a には、フィルタ回路 2 3 の出力側に零相電流検出回路 2 6 が設けられている。零相電流検出回路 2 6 は、フィルタ回路 2 3 から出力される各相 (U 相、V 相、W 相) の交流電流を検出し、検出された各相の交流電流信号を加算することで零相電流信号を生成して制御回路 2 4 に出力する。バス電圧検出回路 2 5 は、D C / D C コンバータ回路 2 1 から出力されるバス電圧を検出し、検出されたバス電圧信号を制御回路 2 4 に出力するものであり、図 1 において記載を省略していた検出回路である。

【 0 1 0 3 】

制御回路 2 4 は、直流成分抽出部 5、指令値信号生成部 6、および P W M 信号生成部 3 を備えている。直流成分抽出部 5 は、零相電流検出回路 2 6 より入力される零相電流信号から交流成分を除去して直流成分を抽出するものであり、ローパスフィルタを備えている。直流成分抽出部 5 は、抽出された零相電流信号の直流成分を指令値信号生成部 6 に出力する。

30

【 0 1 0 4 】

指令値信号生成部 6 は、バス電圧検出回路 2 5 から入力されるバス電圧信号と、その目標値であるバス電圧目標値と、直流成分抽出部 5 から入力される零相電流信号の直流成分とから、指令値信号を生成して、P W M 信号生成部 3 に出力するものである。

【 0 1 0 5 】

指令値信号生成部 6 は、P I 制御部 6 1、6 2、および電流制御部 6 3 を備えている。P I 制御部 6 1 は、零相電流信号の直流成分をゼロにフィードバック制御するためのものである。P I 制御部 6 1 は、直流成分抽出部 5 から零相電流信号の直流成分を入力され、P I 制御を行って、補正値を出力する。当該補正値は、バス電圧目標値に加算される (以下では、当該補正値が加算されたバス電圧目標値を、「補正目標値」とする。)。P I 制御部 6 2 は、インバータ装置 2 0 a のバス電圧を補正目標値にフィードバック制御するためのものである。P I 制御部 6 2 は、バス電圧検出回路 2 5 より入力されるバス電圧信号と補正目標値との偏差を入力され、P I 制御を行って、補正値を電流制御部 6 3 に出力する。電流制御部 6 3 は、フィルタ回路 2 3 から出力される各相の交流電流を目標電流にフィードバック制御するためのものである。電流制御部 6 3 は、P I 制御部 6 2 から入力される補正値に基づいて各相の指令値信号を生成して、P W M 信号生成部 3 に出力する。具体的には、フィルタ回路 2 3 から出力される各相の交流電流を検出した各交流電流信号と

40

50

、P I制御部62から入力される補正値を加算された目標電流値との偏差をゼロにするための補正値を指令値信号として出力する。

【0106】

PWM信号生成部3は、先述したように、図示しないキャリア信号生成部から入力されるキャリア信号CRと、指令値信号生成部6から入力される指令値信号とから、PWM信号PWM1を生成するものである。PWM信号生成部3は、生成したPWM信号PWM1をインバータ回路22に出力する。

【0107】

第4実施形態においても、用いる変圧器の数を抑制することができるので、上記第1および第2実施形態と同様の作用効果を奏することができる。さらに、第4実施形態においては、零相電流信号の直流成分がゼロにフィードバック制御されるので、各インバータ装置20a, 20b, 20cの間で電流経路が形成されても、直流成分の循環電流を抑制することができる。

10

【0108】

なお、第4実施形態では、零相電流検出回路26を、フィルタ回路23から出力される各相の交流電流を検出し、検出された各相の交流電流信号を加算することで零相電流信号を生成する構成としているが、これに限られない。例えば、零相電流検出回路26を、零相変流器としてもよい。また、図17に示すように、直流電源側の接地ライン上を流れる電流を検出する循環電流検出回路を設け、直流成分抽出部5へ入力することにより、同様の効果を得ることができる。また、指令値信号生成部6の内部構成は上記に限定されず、直流成分抽出部5から入力される零相電流信号の直流成分をゼロにフィードバック制御するための指令値信号を生成する構成であればよい。

20

【0109】

なお、第4実施形態では、直流成分の循環電流の抑制制御を、すべてのインバータ装置20a, 20b, 20cで行っているが、これに限られない。インバータ装置20a, 20b, 20cのうちのいずれか1つ（例えば、インバータ装置20a）のみで抑制制御を行うようにしてもよい。この場合でも、1つのインバータ装置の零相電流信号の直流成分が抑制されるので、各インバータ装置20a, 20b, 20cの間で電流経路が形成されても、直流成分の循環電流を抑制することができる。

【0110】

30

また、インバータ装置20a, 20b, 20cのうちのいずれか1つ（例えば、インバータ装置20a）のみで抑制制御を行わないようにしても構わない。この場合でも、残り2つのインバータ装置の零相電流信号の直流成分が抑制されるので、各インバータ装置20a, 20b, 20cの間で電流経路が形成されても、直流成分の循環電流を抑制することができる。また、全てのインバータ装置20a, 20b, 20cが同時に循環電流抑制を行うことにより制御が安定しなくなる（制御が干渉しあって制御の収束ポイントが定まらない）という不都合を回避することができる。

【0111】

次に、本発明に係る系統連系インバータシステムの第5実施形態について説明する。

【0112】

40

一般的に、太陽光発電用の系統連系インバータシステムにおいては、太陽電池の出力電力を有効に取り出すために最大電力点追従制御（以下、「Pmax制御」とする。）が標準装備されることが多い。Pmax制御は太陽電池アレイ毎に行えば高効率化が実現できるため、本発明のシステムを太陽電池に適用した場合、図1の構成により各インバータ装置20a, 20b, 20cがそれぞれ独立してPmax制御を行った方がよい。よって、このような場合においては、各インバータ装置20a, 20b, 20cの制御回路24が出力するPWM信号のパターンが異なることになる。

【0113】

例えば、インバータ装置20aに接続された太陽電池アレイ（図1において、直流電源10aに対応する）の出力電力に対して、インバータ装置20bに接続された太陽電池ア

50

レイ（図 1 において、直流電源 10b に対応する）の出力電力の方が大きい場合、インバータ装置 20a と比較してインバータ装置 20b の PWM 信号のデューティ幅（パルスのオン状態の時間の長さ）が大きくなるよう制御される。すなわち、各インバータ装置 20a, 20b, 20c 間で PWM 信号のオンとオフの切替タイミングのずれが発生し、結果、循環電流が発生することになる。この点においては、第 3 実施形態で説明した高周波成分の循環電流の発生要因と同じである（図 6～8 参照）。但し、このデューティ幅の差に起因する循環電流は、図 7 に示す PWM 信号の位相差による場合と違って、インバータ出力電流の瞬時値の大小に連動して変化する。その結果、インバータ回路 22（図 1 参照）が三相フルブリッジインバータの場合においては、フィルタ回路 23 等のインピーダンス成分により高周波成分が 3 次成分に変換されて発生する。

10

【0114】

よって、零相電流 I_z （図 5 参照）に重畳される 3 次成分の循環電流は、各インバータ装置 20a, 20b, 20c の出力電力に差が生じて PWM 信号のデューティ幅が異なってしまうために発生する。第 5 実施形態では、各インバータ装置 20a, 20b, 20c において、出力電流の零相電流 I_z から 3 次成分を抽出して、これをゼロにフィードバック制御するための補正值を指令値信号に加算することにより、3 次成分の循環電流を抑制する。

【0115】

出力電流の零相電流 I_z から 3 次成分を抽出する方法について以下に示す。

【0116】

20

零相電流検出回路 26 から入力される零相電流信号を回転角 $3\omega t$ （なお、 ω は、系統電圧の周波数 f の角周波数（ $\omega = 2\pi f$ ）である。）で回転する回転座標系に変換すると、同じ回転角 $3\omega t$ の成分である 3 次成分が直流成分（以下では、回転座標変換後の直流成分を「直流量」とする。）に変換される。3 次成分以外の成分は交流成分（以下では、回転座標変換後の交流成分を「交流量」とする。）に変換されているので、交流量を除去して直流量を抽出することで、3 次成分のみを抽出することができる。

【0117】

零相電流信号を $I_z(t) = A \sin(3\omega t + \theta)$ とし、回転行列 $[\sin 3\omega t \ \cos 3\omega t]^T$ を左側から乗じる。そうすると、下記(3)式により、回転変換後の sin 成分と cos 成分とが算出される。なお、零相電流信号には、高周波成分および直流成分も含まれるが、sin 成分と cos 成分から直流量を抽出したときに除去されるので、説明の簡略化のために省略している。

30

【0118】

【数 2】

$$\begin{aligned} \begin{bmatrix} \alpha \\ \beta \end{bmatrix} &= \begin{bmatrix} \sin 3\omega t \\ \cos 3\omega t \end{bmatrix} \cdot A \sin(3\omega t + \theta) \\ &= A \cdot \begin{bmatrix} \sin 3\omega t \cdot \sin(3\omega t + \theta) \\ \cos 3\omega t \cdot \sin(3\omega t + \theta) \end{bmatrix} \\ &= A \cdot \begin{bmatrix} -\frac{1}{2} \cdot \{\cos(6\omega t + \theta) - \cos(-\theta)\} \\ \frac{1}{2} \cdot \{\sin(6\omega t + \theta) - \sin(-\theta)\} \end{bmatrix} \\ &= \frac{A}{2} \cdot \begin{bmatrix} \cos \theta - \cos(6\omega t + \theta) \\ \sin \theta + \sin(6\omega t + \theta) \end{bmatrix} \quad \dots \quad (3) \end{aligned}$$

40

【0119】

ここで、 $[\]^T$ に対して、直流量を抽出すると、下記(4)式が算出される。[

50

\mathbf{I}^T はそれぞれ定数値となり、零相電流信号 $I_z(t) = A \sin(3\omega t + \theta)$ の振幅 A 、位相差を算出することが可能となる。

【 0 1 2 0 】

【数 3】

$$\begin{bmatrix} \alpha \\ \beta \end{bmatrix} = \frac{A}{2} \cdot \begin{bmatrix} \cos \theta \\ \sin \theta \end{bmatrix} \quad \dots (4)$$

【 0 1 2 1 】

また、 \mathbf{I}^T から零相電流信号 $I_z(t)$ を復元する場合は、逆変換行列 $(2 \cdot [\sin 3\omega t \quad \cos 3\omega t])$ を左側から乗ずることにより、下記(5)式で算出することができる。

10

【 0 1 2 2 】

【数 4】

$$\begin{aligned} I_z(t) &= 2 \cdot [\sin 3\omega t \quad \cos 3\omega t] \cdot \begin{bmatrix} \alpha \\ \beta \end{bmatrix} \\ &= 2 \cdot \frac{A}{2} \cdot [\sin 3\omega t \quad \cos 3\omega t] \cdot \begin{bmatrix} \cos \theta \\ \sin \theta \end{bmatrix} \\ &= A \cdot (\sin 3\omega t \cdot \cos \theta + \cos 3\omega t \cdot \sin \theta) \\ &= A \cdot \left[\frac{1}{2} \{ \sin(3\omega t + \theta) + \sin(3\omega t - \theta) + \sin(3\omega t + \theta) - \sin(3\omega t - \theta) \} \right] \\ &= A \cdot \sin(3\omega t + \theta) \quad \dots (5) \end{aligned}$$

20

【 0 1 2 3 】

図18は、本発明に係る系統連系インバータシステムの第5実施形態を説明するための図である。同図においては、制御回路24の内部構成の一部と零相電流検出回路26を記載している。なお、制御回路24および零相電流検出回路26以外の構成は、図1に示す系統連系インバータシステムAと同様であるので、記載を省略している。また、制御回路24の内部構成のうち第5実施形態の説明において必要ない構成(内部発振部1a、キャリア信号生成部2aなど)についても、記載を省略している。

30

【 0 1 2 4 】

制御回路24は、PWM信号生成部3および指令値信号生成部6を備えている。PWM信号生成部3は、先述したように、図示しないキャリア信号生成部から入力されるキャリア信号CRと、指令値信号生成部6から入力される指令値信号とから、PWM信号PWM1を生成するものであり、生成したPWM信号PWM1をインバータ回路22(図1参照)に出力する。

【 0 1 2 5 】

指令値信号生成部6は、零相電流検出回路26から入力される零相電流信号に基づいて指令値信号を生成して、PWM信号生成部3に出力する。指令値信号生成部6は、電流制御部63および零相3次成分制御部64を備えている。電流制御部63は、先述したように、フィルタ回路23(図1参照)から出力される各相の交流電流を目標電流にフィードバック制御するための指令値信号を生成して、PWM信号生成部3に出力する。

40

【 0 1 2 6 】

零相3次成分制御部64は、零相電流検出回路26より入力される零相電流信号から3次成分を抽出して、これをゼロにフィードバック制御するための補正值を出力するものである。電流制御部63が出力する指令値信号は、零相3次成分制御部64が出力する補正值を加算されて、PWM信号生成部3に入力される。

【 0 1 2 7 】

零相3次成分制御部64は、回転変換部641、フィルタ部642、643、PI制御部644、645、補正值生成部646を備えている。

50

【 0 1 2 8 】

回転変換部 6 4 1 は、零相電流検出回路 2 6 より入力される零相電流信号 $I_z(t)$ を、下記 (6) 式および (7) 式に基づいて、sin成分 $I_{zs}(t)$ とcos成分 $I_{zc}(t)$ に変換するものであり、前述の (3) 式に対応する。sin成分 $I_{zs}(t)$ はフィルタ部 6 4 2 に出力され、cos成分 $I_{zc}(t)$ はフィルタ部 6 4 2 に出力される。

【 0 1 2 9 】

$$I_{zs}(t) = I_z(t) \cdot \sin 3 \quad t \quad \cdots (6)$$

$$I_{zc}(t) = I_z(t) \cdot \cos 3 \quad t \quad \cdots (7)$$

ここで、 $\omega = 2 \pi f$ [rad/s]であり、周波数 f [Hz]の値は、PLL等によって、系統電圧の周波数に一致しているものとする。

10

【 0 1 3 0 】

フィルタ部 6 4 2 は、回転変換部 6 4 1 より入力されるsin成分 $I_{zs}(t)$ から交流量を除去して直流量 Y_s を抽出して出力するものである。フィルタ部 6 4 3 は、回転変換部 6 4 1 より入力されるcos成分 $I_{zc}(t)$ から交流量を除去して直流量 X_c を抽出して出力するものであり、前述の (4) 式に対応する。回転変換部 6 4 1 およびフィルタ部 6 4 2 , 6 4 3 により、零相電流信号の 3 次成分が直流量に変換されて抽出される。

【 0 1 3 1 】

PI制御部 6 4 4 , 6 4 5 は、零相電流信号の 3 次成分をゼロにフィードバック制御するためのものである。PI制御部 6 4 4 は、フィルタ部 6 4 2 から出力される直流量 Y_s とその目標値である「0」との偏差を入力され、PI制御を行って、直流量補正值 Y_{spi} を出力する。PI制御部 6 4 5 は、フィルタ部 6 4 3 から出力される直流量 X_c とその目標値である「0」との偏差を入力され、PI制御を行って、直流量補正值 X_{cpi} を出力する。

20

【 0 1 3 2 】

補正值生成部 6 4 6 は、PI制御部 6 4 4 , 6 4 5 よりそれぞれ入力される直流量補正值 Y_{spi} および直流量補正值 X_{cpi} を、下記 (8) 式および (9) 式に基づいて、それぞれsin成分補正值 $I_{zsr}(t)$ とcos成分補正值 $I_{zcr}(t)$ に変換し、これらを加算した補正值 $I_zr(t)$ を出力するものであり、前述の (5) 式に対応する。

【 0 1 3 3 】

$$I_{zsr}(t) = 2 \cdot Y_{spi} \cdot \sin(3 \quad t + \quad) \quad \cdots (8)$$

$$I_{zcr}(t) = 2 \cdot X_{cpi} \cdot \cos(3 \quad t + \quad) \quad \cdots (9)$$

30

ここで、 θ は、零相電流検出回路 2 6 の遅れ要素や、インバータ回路 2 2 の循環電流経路上の遅れ要素(インダクタンス成分)を補償するための値であり、各種インバータ装置に応じて適切な値に設定される。

【 0 1 3 4 】

第5実施形態では、3次成分の抑制制御を容易化するため、零相電流信号 $I_z(t)$ に回転行列を乗じてから直流量を抽出することで、零相電流信号の 3 次成分をsin成分とcos成分とに分けて抽出しているが、これに限られない。零相電流信号 $I_z(t)$ から直接3次成分を抽出するようにしてもよいし、直流量を抽出せずにそのまま制御するようにしてもよい。

【 0 1 3 5 】

40

第5実施形態においても、用いる変圧器の数を抑制することができるので、上記第1および第2実施形態と同様の作用効果を奏することができる。さらに、第5実施形態においては、零相電流信号の 3 次成分がゼロにフィードバック制御されるので、各インバータ装置 2 0 a , 2 0 b , 2 0 c の間で電流経路が形成されても、3次成分の循環電流を抑制することができる。

【 0 1 3 6 】

なお、指令値信号生成部 6 の内部構成は上記に限定されず、零相電流検出回路 2 6 より入力される零相電流信号の 3 次成分をゼロにフィードバック制御するための指令値信号を生成する構成であればよい。

【 0 1 3 7 】

50

なお、第5実施形態では、3次成分の循環電流の抑制制御を、すべてのインバータ装置20a, 20b, 20cで行っているが、これに限られない。インバータ装置20a, 20b, 20cのうちのいずれか1つ(例えば、インバータ装置20a)のみで抑制制御を行うようにしてもよい。この場合でも、1つのインバータ装置の零相電流信号の3次成分が抑制されるので、各インバータ装置20a, 20b, 20cの間で電流経路が形成されても、3次成分の循環電流を抑制することができる。

【0138】

また、インバータ装置20a, 20b, 20cのうちのいずれか1つ(例えば、インバータ装置20a)のみで抑制制御を行わないようにしても構わない。この場合でも、残り2つのインバータ装置の零相電流信号の3次成分が抑制されるので、各インバータ装置20a, 20b, 20cの間で電流経路が形成されても、3次成分の循環電流を抑制することができる。また、全てのインバータ装置20a, 20b, 20cが同時に循環電流抑制を行うことにより制御が安定しなくなる(制御が干渉しあって制御の収束ポイントが定まらない)という不都合を回避することができる。

【0139】

なお、上述した第3ないし第5実施形態の3種類の循環電流抑制対策用の回路は、それぞれ抑制対象の循環電流の種類が異なるので、いずれか1つを設ければ、零相電流 I_z を抑制する効果があるが、いずれか2つを組み合わせた構成もしくは全てを組み合わせた構成にすれば、零相電流 I_z を可及的にゼロに抑制することができる効果を奏する。

【0140】

図19は、インバータ装置20aの制御回路24aに高周波成分、直流成分及び3次成分をそれぞれ抑制する回路を追加したブロック構成図である。なお、インバータ装置20bの制御回路24bおよびインバータ装置20cの制御回路24cにおけるブロックAの構成は、図19とは異なり、キャリア信号生成部2b, 2cのみとなる。

【0141】

同図の一点差線で囲むブロックAが高周波成分を抑制するための回路であり、ブロックBが直流成分を抑制するための回路であり、ブロックCが3次成分を抑制するための回路である。ブロックAでは、各制御回路24a, 24b, 24cが出力するPWM信号の位相を一致させるために、内部発振部1aが生成するクロックパルス信号CLKの位相を補正して各制御回路24b, 24cに出力する動作が行われる。また、ブロックBでは、零相電流 I_z の直流成分をゼロにフィードバック制御する動作が行われ、ブロックCでは、零相電流 I_z の3次成分をゼロにフィードバック制御する動作が行われる。

【0142】

したがって、PWM信号生成部3は、制御回路24b, 24cのキャリア信号と位相を共通にするキャリア信号と、零相電流 I_z の直流成分および3次成分をゼロにフィードバック制御するための指令値信号とが入力されて、PWM信号PWM1を生成し、インバータ回路22に出力する。このPWM信号PWM1によってスイッチング素子のオン・オフ動作が制御されることにより、インバータ回路22から出力される三相電流と零相電流は、例えば、図20のようになる。

【0143】

図20は、図5に対応する波形図であり、上段に示す波形はU相電流 I_u の波形であり、下段に示す波形は、零相電流 I_z の波形である。

【0144】

同図と図5を比較すれば明らかなように、零相電流 I_z は、直流成分、3次成分及び高周波成分が十分に抑制され、理想的な零相電流 $I_{z'}$ (レベル0の電流)の近傍を微小変化する波形となっている。また、U相電流 I_u も、直流成分、3次成分及び高周波成分が十分に抑制されて、殆ど歪みのないほぼ理想的な正弦波形となっている。したがって、循環電流によるインバータ装置20aの出力電力低下を抑制することができる。

【0145】

本発明に係る系統連系インバータシステムは、上述した実施形態に限定されるものでは

10

20

30

40

50

ない。本発明に係る系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。

【符号の説明】


【 0 1 4 6 】

A , A ' 系統連系インバータシステム
 1 0 , 1 0 a , 1 0 b , 1 0 c 直流電源
 2 0 a , 2 0 b , 2 0 c インバータ装置
 2 1 D C / D C コンバータ回路
 2 2 インバータ回路
 2 3 フィルタ回路
 2 4 , 2 4 a , 2 4 b , 2 4 c 制御回路
 1 a 内部発振部
 2 a , 2 b , 2 c キャリア信号生成部
 3 , 3 a , 3 b , 3 c P W M 信号生成部
 4 a , 4 1 a , 4 2 a , 4 b , 4 c 位相補正部
 4 a ' キャリア位相補正部
 5 直流成分抽出部
 6 指令値信号生成部
 6 1 , 6 2 P I 制御部
 6 3 電流制御部
 6 4 零相 3 次成分制御部
 6 4 1 回転変換部
 6 4 2 , 6 4 3 フィルタ部
 6 4 4 , 6 4 5 P I 制御部
 6 4 6 補正值生成部
 2 5 バス電圧検出回路
 2 6 零相電流検出回路
 3 0 変圧器
 4 0 商用電力系統


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 12】




【図 11】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図 19】




【図 20】



【図 21】



【図 22】



フロントページの続き

(72)発明者 諸富 徳行
大阪市淀川区田川2丁目1番11号 株式会社ダイヘン内

審査官 尾家 英樹

(56)参考文献 特開2003-102131(JP,A)
特開2007-259578(JP,A)
特開2007-295647(JP,A)

(58)調査した分野(Int.Cl., DB名)
H02M 7/42 - 7/98