

(12) 发明专利

(10) 授权公告号 CN 101516038 B

(45) 授权公告日 2012. 11. 28

(21) 申请号 200910131977. 6

H04N 7/26(2006. 01)

(22) 申请日 2006. 12. 04

G11B 20/10(2006. 01)

(30) 优先权数据

358771/05 2005. 12. 13 JP

G06F 1/32(2006. 01)

(62) 分案原申请数据

200680006487. 8 2006. 12. 04

(56) 对比文件

CN 1213934 A, 1999. 04. 14,

CN 1420488 A, 2003. 05. 28,

CN 1309487 A, 2001. 08. 22,

US 2003016292 A1, 2003. 01. 23,

(73) 专利权人 松下电器产业株式会社

地址 日本大阪府

审查员 胡翟

(72) 发明人 西田要一 江岛孝幸 宫崎秋弘

佐藤泰教

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 邸万奎

(51) Int. Cl.

H04N 9/877(2006. 01)


权利要求书 2 页 说明书 15 页 附图 11 页

(54) 发明名称

数据处理装置

(57) 摘要

提供数据处理装置,能够以低消耗功率进行AV再现或视听广播那样的连续的压缩数据的再现和视听。该数据处理装置包括:解码单元(11),输出将从第1数据存储单元(21)读出的压缩数据解码的解码数据;第2数据存储单元(22),存储解码数据;DA变换单元(41),从第2数据存储单元(22)以实时读和解码数据并将其变换为模拟信号;第1控制单元(52),对解码单元(11)进行控制,以通过使它以比实时快的速度进行从读出解码数据至存储解码数据为止的处理而间歇动作;时钟/电源控制单元(54),在间歇动作的停止期间限制比第2数据存储单元(22)更上流侧的消耗功率;第2控制单元(53),输出与第2数据存储单元(22)中的解码数据的存储状态对应的控制信号;以及起动控制单元(55),接受控制信号,使时钟/电源控制单元(54)解除消耗功率的限制。



1. 一种数据处理装置,包括:

第 1 数据存储单元,存储输入的压缩数据;

第 2 数据存储单元;

数据传送单元,将所述第 1 数据存储单元中存储的压缩数据传送到所述第 2 数据存储单元;

解码单元,从所述第 2 数据存储单元读出所述压缩数据,并将读出的压缩数据进行解码;

第 3 数据存储单元,存储所述解码了的数据;

数字/模拟转换单元,从所述第 3 数据存储单元实时读出所述解码了的数据并将其转换成模拟信号;

第 1 控制单元,至少控制解码单元,通过使所述解码单元比实时更快的速度进行从所述第 1 数据存储单元读出所述压缩数据至存储所述解码了的数据为止的处理而使所述解码单元间歇动作;

功率控制单元,对所述解码单元控制时钟或电源的至少其中之一的供给,在所述间歇动作的停止期间,通过对所述解码单元限制时钟或电源的至少其中之一的供给,限制所述解码单元的消耗功率;

第 2 控制单元,管理所述第 3 数据存储单元中的数据的存储状态,并输出与所述存储状态对应的控制信号;以及

起动控制单元,接收来自所述第 2 控制单元的所述控制信号,控制所述功率控制单元,使其解除对所述解码单元的消耗功率的限制,

所述第 2 数据存储单元,在所述间歇动作停止期间,在解除了消耗功率的限制后保持所述消耗功率受到了限制的所述解码单元要处理的数据。

2. 如权利要求 1 所述的数据处理装置,所述功率控制单元在限制所述解码单元的消耗功率时,不停止所述起动控制单元,并对所述起动控制单元限制时钟或电源的至少其中之一的供给。

3. 如权利要求 1 所述的数据处理装置,所述第 1 控制单元通过提高对各帧处理的处理能力,或者通过集中多个帧进行处理,进行控制而使所述解码单元的处理速度比所述解码了的数据的读出速度快。

4. 如权利要求 1 所述的数据处理装置,所述起动控制单元当所述控制信号表示所述第 3 数据存储单元中数据的存储量为规定存储量以下时、或者当所述控制信号表示所述解码单元的消耗功率受限制后经过了规定的时间时,控制所述功率控制单元,解除对所述解码单元的消耗功率的限制。

5. 如权利要求 1 所述的数据处理装置,所述第 1 控制单元当从所述解码单元接收到已完成规定量以上的数据处理的通知时,控制所述功率控制单元,以使其限制所述解码单元的消耗功率。

6. 如权利要求 1 所述的数据处理装置,所述第 1 控制单元即使是在所述间歇动作的停止期间,也基于所述数据处理装置的动作状况,判断是否适合限制对所述解码单元的消耗功率,当判断不适合限制对所述解码单元的消耗功率时,使其不限制对所述解码单元的消耗功率。

7. 如权利要求 1 所述的数据处理装置,所述功率控制单元当所述控制信号表示所述第 3 数据存储单元中存储了规定量以上的数据时,限制所述解码单元的消耗功率。

8. 如权利要求 1 所述的数据处理装置,所述功率控制单元通过降低供给到所述解码单元的时钟的频率、或者通过停止对所述解码单元的时钟的供给、或者通过降低施加到所述解码单元的电压、或者停止对所述解码单元施加电压,限制所述解码单元的消耗功率。

9. 如权利要求 1 所述的数据处理装置,所述数据为音频数据或者视频数据。

## 数据处理装置

[0001] 本申请是以下专利申请的分案申请：

[0002] 申请号：200680006487.8

[0003] 申请日：2006年12月4日

[0004] 发明名称：数据处理装置

### 技术领域

[0005] 本发明涉及音频和视频等的 AV 再现中的数据处理装置，特别涉及以降低再现中的消耗功率为目的的面向移动设备的数据处理装置。

### 背景技术

[0006] 近年来的移动电话和移动信息终端及无绳监视器，可进行音频再现、视频再现、进行无线和电视的视听的 AV 再现及视听广播的终端已为数不少。而且，还期望将它们的内容超压缩后进行存储和传输，复杂并且解码的处理负荷重的压缩方式也多了起来。另一方面，还期望可进行长时间再现视听。因此，在电池驱动的这些移动终端中，寻求削减消耗功率，以便可被长时间驱动。作为解决这样的问题的现有技术，有以下技术。

[0007] 在数据广播的接收中间歇地进行数据广播波的接收和解码，将解码的结果存储在存储器中（例如，参照专利文献 1）。

[0008] 图 11 是表示专利文献 1 中公开的以往的数据处理装置的概略图。

[0009] 在图 11 中，以往的数据处理装置包括：广播接收单元 1，接收广播波；解码单元 2，对从该广播接收单元 1 所接收的广播波获得的数据进行解码；数据存储单元 3，存储作为该解码单元 2 解码的结果的解码数据；DA 变换单元 4，将该数据存储单元 3 的数据进行模拟变换；系统控制单元 5，对装置各单元的动作进行控制；电源供给单元 6，控制对装置各单元电源供给；以及定时器单元 7，通知解码单元 2 的起动定时。

[0010] 这种结构的以往的数据处理装置使广播接收单元 1 和解码单元 2 间歇动作而接收和解码每天被数次更新的数据广播。更具体地说，以往的数据处理装置，一到接收数据广播的时间，通过由定时器单元 7 对控制单元 5 的中断，从而开始对广播接收单元 1 和解码单元 2 的电源供给。然后，以往的数据处理装置将广播波用广播接收单元 1 接收，并将解码单元 2 解码的结果存储在数据存储单元 3 中。然后，系统控制单元 5 将广播接收单元 1、解码单元 2、数据存储单元 3 中的各处理停止，并且，切断通过电源供给单元 6 对广播接收单元 1 和解码单元 2 的电源供给。

[0011] 这样，以往的数据处理装置通过在间歇动作的停止期间切断电源的供给，从而削减待机状态时的消耗功率。

[0012] 专利文献 1：特开平 11-122586 号公报

### 发明内容

[0013] 发明要解决的课题

[0014] 但是,近年来,随着半导体制造技术的进步,尤其是微细化的进步,一个芯片上可装载的晶体管数增大,各种各样的功能被集成在一个芯片上,甚至可以用一个芯片构成系统。

[0015] 另一方面,这样高性能并且大规模的系统 LSI,因提高处理性能而提高时钟的频率、因大规模化造成的布线等的负荷容量增大产生的时钟树 (clocktree) 的高负荷,从而时钟树中的消耗功率增大。

[0016] 此外,因工序的微细化和工作频率提高,以亚阈值漏电流和栅极漏电流为首的晶体管的漏电流增大,因使用许多这样的晶体管,所以系统整体的漏电流增大。

[0017] 因以上原因,在系统 LSI 中因供给电源和时钟所消耗的消耗电流(以下,称为偏置电流)增大。

[0018] 专利文献 1 公开的以往的数据处理装置,由于它通过定时器进行电源的供给和切断的控制,所以在数据的更新频度每天数次程度的数据广播的用途中,削减消耗功率是可能的。

[0019] 但是,以往的数据处理装置无法适用于将 AV 再现和视听广播那样的连续的压缩数据进行解码,并以实时处理方式进行再现和视听的用途。

[0020] 本发明用于解决这样的以往的课题,其目的在于,提供能够以低消耗功率进行 AV 再现和视听广播那样的连续的压缩数据的再现及视听的数据处理装置。

[0021] 用于解决课题的方案

[0022] 本发明的数据处理装置具有以下结构,它包括:第 1 数据存储单元,存储输入的压缩数据;第 2 数据存储单元;数据传送单元,将所述第 1 数据存储单元中存储的压缩数据传送到所述第 2 数据存储单元;解码单元,从所述第 2 数据存储单元读出所述压缩数据,并将读出的压缩数据进行解码;第 3 数据存储单元,存储所述解码了的数据;数字/模拟转换单元,从所述第 3 数据存储单元实时读出所述解码了的数据并将其转换成模拟信号;第 1 控制单元,至少控制解码单元,通过使所述解码单元比实时更快的速度进行从所述第 1 数据存储单元读出所述压缩数据至存储所述解码了的数据为止的处理而使所述解码单元间歇动作;功率控制单元,对所述解码单元控制时钟或电源的至少其中之一的供给,在所述间歇动作的停止期间,通过对所述解码单元限制时钟或电源的至少其中之一的供给,限制所述解码单元的消耗功率;第 2 控制单元,管理所述第 3 数据存储单元中的数据的存储状态,并输出与所述存储状态对应的控制信号;以及起动控制单元,接收来自所述第 2 控制单元的所述控制信号,控制所述功率控制单元,使其解除对所述解码单元的消耗功率的限制,所述第 2 数据存储单元,在所述间歇动作停止期间,在解除了消耗功率的限制后保持所述消耗功率受到了限制的所述解码单元要处理的数据。

[0023] 根据这种结构,本发明的数据处理装置通过以比实时更快的速度进行从读出压缩数据至存储解码数据为止的处理,从而在从第 2 数据存储单元起由上流侧产生的间歇动作的停止期间限制从第 2 数据存储单元起上流侧中的消耗功率,所以能够以低消耗功率进行 AV 再现和视听广播那样的连续的压缩数据的再现及视听。

[0024] 根据另一个方面,提供了数据再生装置,包括:第 1 数据存储单元,存储输入的压缩数据;第 2 数据存储单元;数据传送单元,将所述第 1 数据存储单元中存储的压缩数据传送到所述第 2 数据存储单元;解码单元,从所述第 2 数据存储单元读出所述压缩数据,并将

读出的压缩数据进行解码；第 3 数据存储单元，存储所述解码了的数据；数字 / 模拟转换单元，从所述第 3 数据存储单元读出所述解码了的数据并将其转换成模拟信号；第 1 控制单元，至少控制解码单元，通过使从读出所述压缩数据到存储所述解码了的数据为止的处理速度比提取所述压缩数据的速度快，以使所述处理进行间歇动作；功率控制单元，对所述解码单元控制时钟或电源的至少其中之一的供给，在所述间歇动作的停止期间，通过对所述解码单元限制时钟或电源的至少其中之一的供给，限制所述解码单元的消耗功率；第 2 控制单元，管理所述第 3 数据存储单元中的数据的存储状态，并输出与所述存储状态对应的控制信号；以及起动控制单元，接收来自所述第 2 数据存储单元的所述控制信号，控制所述功率控制单元，使其解除对所述解码单元的消耗功率的限制，所述第 2 数据存储单元，在所述间歇动作停止期间，在解除了消耗功率后保持所述消耗功率受到了限制的所述解码单元要处理的数据。

[0025] 根据另一个方面，该数据为音频数据或者视频数据。

[0026] 发明的效果

[0027] 根据本发明的数据处理装置，可以削减将 AV 再现和视听广播那样的连续的压缩数据进行再现及视听时的消耗功率。特别是在电池驱动的移动电话和移动设备中，可以提高再现时间和视听时间。

[0028] 附图说明

[0029] 图 1 是本发明的实施方式 1 的数据处理装置的概略图。

[0030] 图 2 是用于本发明的实施方式 1 的数据处理装置的动作说明的流程图。

[0031] 图 3 是本发明的实施方式 2 的数据处理装置的概略图。

[0032] 图 4 是本发明的实施方式 2 的数据处理装置的定时图。

[0033] 图 5 是本发明的实施方式 2 的数据处理装置的间歇动作的局部的第 1 控制流程图。

[0034] 图 6 是本发明的实施方式 2 的数据处理装置的间歇动作的局部的第 2 控制流程图。

[0035] 图 7 是本发明的实施方式 3 的数据处理装置的概略图。

[0036] 图 8 是本发明的实施方式 3 的数据处理装置的定时图。

[0037] 图 9 是本发明的实施方式 4 的数据处理装置的概略图。

[0038] 图 10 是本发明的实施方式 4 的数据处理装置的定时图。

[0039] 图 11 是专利文献 1 所公开的以往的数据处理装置的概略图。

[0040] 标号说明

[0041] 11 解码单元

[0042] 21 第 1 数据存储单元

[0043] 22 第 2 数据存储单元

[0044] 23 第 3 数据存储单元

[0045] 24 第 4 数据存储单元

[0046] 31 第 1 数据传送单元

[0047] 32 第 2 数据传送单元

[0048] 41 DA 变换单元

[0049] 51 系统控制单元

[0050] 52 第 1 控制单元

[0051] 53 第 2 控制单元

[0052] 54 时钟 / 电源控制单元

[0053] 55 起动控制单元

[0054] 61 时钟供给单元

[0055] 71 电源供给单元

[0056] 81 存储量管理单元

[0057] 82 定时器单元

[0058] 91 广播接收单元

[0059] 具体实施方式

[0060] 以下,参照附图说明本发明的实施方式。

[0061] (实施方式 1)

[0062] 图 1 是表示本发明的实施方式 1 的数据处理装置的概略图。在图 1 中,本发明的实施方式 1 的数据处理装置包括:第 1 数据存储单元 21,存储压缩数据;解码单元 11,从第 1 数据存储单元 21 读出压缩数据,并生成对所读出的压缩数据进行解码的解码数据;第 2 数据存储单元 22,存储由解码单元 11 输出的解码数据;DA 变换单元 41,将解码数据从第 2 数据存储单元 22 以实时读出并变换为模拟信号;第 1 控制单元 52,对数据处理装置的各单元进行控制;第 2 控制单元 53,管理第 2 数据存储单元 22 中的解码数据的存储状态,并生成与该存储状态对应的控制信号;时钟/电源控制单元 54,从包含解码单元 11 和第 1 控制单元 52 的、第 2 数据存储单元 22 上流侧的消耗功率进行控制;以及起动控制单元 55,接受由第 2 控制单元 53 所生成的控制信号,对时钟/电源控制单元 54 进行控制,以使其解除第 2 数据存储单元 22 上流侧的消耗功率的限制。

[0063] 第 1 数据存储单元 21 由缓冲器等存储介质构成,其存储在硬盘等磁盘、CD 或 DVD 等光盘、或闪速存储器或存储卡的半导体存储装置等的存储器件中所存储的压缩数据、或者从未图示的广播接收单元接收的广播波抽出的压缩数据、或从经由未图示的网络连接单元等等发送而来的数据抽出的压缩数据。

[0064] 再有,第 1 数据存储单元 21 也可以是如磁带、磁盘、半导体存储器或硬盘等那样,由已经存储了压缩数据、并在数据处理装置中可自由装卸的存储介质构成。

[0065] 这里,压缩数据可以是按照 AAC(Advanced Audio Code) 或 MP3(Moving Picture Experts Group 1 Audio Layer3) 所压缩的音频数据,也可以是按照 MPEG-2 或 MPEG-4 或 Motion JPEG(Joint Photographic Experts Group) 等所压缩的视频数据,但在本实施方式中,假设为按照 ACC 所压缩的音频数据。

[0066] 此外,压缩数据也可以用 DES(Data Encryption Standard) 或 AES(Advanced Encryption Standard) 等进行加密。这种情况下,解码单元 11 构成为在解除了对压缩数据实施的加密后,对压缩数据进行解码。

[0067] 解码单元 11 由可编程的 DSP(Digital Signal Processor) 构成,从第 1 数据存储单元 21 读出由第 1 控制单元 52 所指定部分的压缩数据,生成将所读出的压缩数据进行了解码的解码数据。再有,在本实施方式中,假设解码单元 11 生成 PCM(Pulse Code

Modulation) 数据作为解码数据。

[0068] 再有, 解码单元 11 也可以由 CPU (Central Processing Unit) 等的其他处理器构成。此外, 解码单元 11 可以由硬件电路而构成, 也可以由处理器和硬件电路构成。

[0069] 第 2 数据存储单元 22 由 SRAM (Static Random Access Memory) 等的存储介质构成。此外, 第 1 控制单元 52 由可编程的 CPU 等的处理器构成, 以对数据处理装置的各单元进行控制。

[0070] 第 1 控制单元 52 进行 DA 变换单元 41 的起动、停止及动作的各条件的控制, 时钟 / 电源控制单元 54 的时钟频率和电源电压的变更设定控制, 以及第 2 控制单元 53 的起动、停止及动作的各条件的控制等。

[0071] 此外, 第 1 控制单元 52 至少对解码单元 11 进行控制, 以通过使它比实时更快的速度进行从读出压缩数据至存储解码数据为止的处理而间歇动作。

[0072] 例如, 在间歇动作的运行期间, 第 1 控制单元 52 通过对时钟 / 电源控制单元 54 进行控制, 以提高对解码单元 11 所供给的时钟频率, 同时对解码单元 11 进行控制, 以使用未图示的加速器那样的专用电路进行处理, 从而以比实时更快的速度进行从读出压缩数据至存储解码数据为止的处理。

[0073] 另一方面, 在间歇动作的待机期间, 第 1 控制单元 52 对时钟 / 电源控制单元 54 进行控制, 以停止对解码单元 11 所供给的时钟, 或降低对解码单元 11 所供给的时钟频率。

[0074] 再有, 第 1 控制单元 52 在即使不进行高速化也能够以比实时更快的速度进行从读出压缩数据至存储解码数据为止的处理的情况下, 对解码单元 11 指示其开始解码, 并进行控制, 以在从解码单元 11 接受了解码完成通知时, 解码单元 11 为可停止的状态。

[0075] 此外, 第 1 控制单元 52 在如后述的图 4 那样将多个帧集中, 例如对解码单元 11 指示进行相当于 5 帧的压缩数据的解码, 并从解码单元 11 接受了所指示的解码的完成通知的情况下, 在进行了控制, 以使解码单元 11 为可停止的状态, 之后, 对时钟 / 电源控制单元 54 进行控制, 以限制第 2 数据存储单元 22 上流侧的消耗功率。

[0076] 再有, 通过从第 1 控制单元 52 对解码单元 11 所指示进行解码的压缩数据量在 1 帧以上, 第 2 数据存储单元 22 中的解码数据的存储量只要在不超过第 2 数据存储单元 22 的容量范围内就可以, 但由于为控制使解码单元 11 处于可停止和可动作的状态所需的处理能够得到削减, 所以优选压缩数据量多一些。

[0077] 第 2 控制单元 53 在第 2 数据存储单元 22 中的解码数据的存储量为规定量以下时, 生成控制信号。在此, 规定量定为使第 2 数据存储单元 22 中的解码数据的存储量不为 0。

[0078] 起动控制单元 55 在接受了由第 2 控制单元 53 所生成的控制信号时, 对时钟 / 电源控制单元 54 进行控制, 以解除第 2 数据存储单元 22 上流侧的消耗功率的限制。

[0079] 时钟 / 电源控制单元 54 在为限制第 2 数据存储单元 22 上流侧的消耗功率而受第 1 控制单元 52 控制的情况下, 停止供给对解码单元 11 和第 1 控制单元 52 的时钟, 在为解除第 2 数据存储单元 22 上流侧的消耗功率的限制而受起动控制单元 55 控制的情况下, 开始对解码单元 11 和第 1 控制单元 52 的时钟供给。

[0080] 再有, 时钟 / 电源控制单元 54 在为解除第 2 数据存储单元 22 上流侧的消耗功率的限制而受起动控制单元 55 控制的情况下, 开始对第 1 控制单元 52 的时钟供给, 同时也可以根据已开始供给时钟的第 1 控制单元 52 的指示而开始对解码单元 11 的时钟供给。

[0081] 已经开始供给时钟的第 1 控制单元 52 在控制使以解码单元 11 为可动作的状态后,再次对解码单元 11 指示其进行相当于 5 帧的量压缩数据的解码。

[0082] 对于以上那样构成的数据处理装置,用图 2 说明其动作。

[0083] 首先,通过第 1 控制单元 52 对解码单元 11 指示进行相当于规定的再现时间、例如相当于 5 帧的压缩数据的解码 (S1)。接着,由接受了该指示的解码单元 11 将第 1 数据存储单元 21 中所存储的压缩数据中所指示的量 (S2) 进行解码,并存储在第 2 数据存储单元 22 中,同时从解码单元 11 对第 1 控制单元 52 发送解码的完成通知 (S3)。

[0084] 接着,通过接受了该完成通知的第 1 控制单元 52 进行控制使解码单元 11 为可停止的状态 (S4),时钟 / 电源控制单元 54 受到控制,以限制第 2 数据存储单元 22 上流侧的消耗功率 (S5)。

[0085] 接着,通过第 1 控制单元 52 所控制的时钟 / 电源控制单元 54,停止对解码单元 11 和第 1 控制单元 52 的时钟供给 (S6)。

[0086] 在停止对第 2 数据存储单元 22 存储解码数据的期间,由于解码数据也从第 2 数据存储单元 22 通过 DA 变换单元 41 被实时读出,所以第 2 数据存储单元 22 中的解码数据的存储量随着时间而减少。

[0087] 这里,在第 2 数据存储单元 22 中的解码数据的存储量为规定量以下时 (S7),由第 2 控制单元 53 生成控制信号 (S8),由接受了该控制信号的起动控制单元 55,控制时钟 / 电源控制单元 54,以使其解除对第 2 数据存储单元 22 上流侧的消耗功率的限制 (S9)。

[0088] 接着,由受起动控制单元 55 控制的时钟 / 电源控制单元 54,开始对解码单元 11 和第 1 控制单元 52 的时钟供给 (S10)。接着,由开始了时钟供给的第 1 控制单元 52,进行控制以使解码单元 11 为可动作的状态 (S11),由第 1 控制单元 52 对解码单元 11 指示进行相当于规定的再现时间的量的压缩数据的解码 (S1)。

[0089] 这样的本发明的实施方式 1 的数据处理装置,通过以比实时快的速度进行从读出压缩数据至存储解码数据为止的处理,在第 2 数据存储单元 22 的上流侧产生的间歇动作的停止期间,限制第 2 数据存储单元 22 上流侧的消耗功率,所以可以用低消耗功率进行 AV 再现和视听广播那样的连续的压缩数据的再现和视听。

[0090] 此外,第 1 控制单元 52 通过以比实时处理方式快的速度实施从读出来自第 1 数据存储单元 21 的数据至解码数据被存储到第 2 数据存储单元 22 为止的处理,可以控制明确地分离实施处理的期间和未实施处理的期间,使解码单元 11 进行间歇动作。

[0091] 再有,在本实施方式中,说明了以下的情况。即,时钟 / 电源控制单元 54 在对第 2 数据存储单元 22 上流侧的消耗功率进行限制时,停止对解码单元 11 和第 1 控制单元 52 的时钟供给,而在解除对第 2 数据存储单元 22 上流侧的消耗功率的限制时,开始对解码单元 11 和第 1 控制单元 52 的时钟供给的情况。

[0092] 对此,时钟 / 电源控制单元 54 也可以在对第 2 数据存储单元 22 上流侧的消耗功率进行限制时,降低对解码单元 11 和第 1 控制单元 52 所供给的时钟频率,在解除对第 2 数据存储单元 22 上流侧的消耗功率的限制时,提高对解码单元 11 和第 1 控制单元 52 所供给的时钟频率。

[0093] 如上所述,在时钟 / 电源控制单元 54 构成为控制对解码单元 11 和第 1 控制单元 52 的时钟供给的情况下,时钟 / 电源控制单元 54 可以对在内部生成的时钟的供给进行控

制,也可以对由外部的时钟发生器所产生的时钟的供给进行控制。

[0094] 此外,时钟/电源控制单元 54 也可以在对第 2 数据存储单元 22 上流侧的消耗功率进行限制的情况下,降低对解码单元 11 和第 1 控制单元 52 所施加的电压,在解除对第 2 数据存储单元 22 上流侧的消耗功率的限制的情况下,提高对解码单元 11 和第 1 控制单元 52 所施加的电压。

[0095] 此外,时钟/电源控制单元 54 也可以在对第 2 数据存储单元 22 上流侧的消耗功率进行限制的情况下,停止施加对解码单元 11 和第 1 控制单元 52 的电压,在解除对第 2 数据存储单元 22 上流侧的消耗功率的限制的情况下,开始施加对解码单元 11 和第 1 控制单元 52 的电压。

[0096] 如上所述,在时钟/电源控制单元 54 构成为控制对解码单元 11 和第 1 控制单元 52 施加的电压的情况下,时钟/电源控制单元 54 可以对由内部生成的电压的施加进行控制,也可以对由外部的电源所生成的电压的施加进行控制。

[0097] 此外,时钟/电源控制单元 54 也可以在对解码单元 11 和第 1 控制单元 52 的消耗功率进行限制时,在不停止起动控制单元 55 的范围内对起动控制单元 55 的消耗功率进行限制。

[0098] 此外,第 2 控制单元 53 作为生成与第 2 数据存储单元 22 中的解码数据的存储量对应的控制信号进行了说明,但第 2 控制单元 53 也可以由定时器构成,并生成与定时器所检测的时间对应的控制信号。

[0099] 这种情况下,第 2 控制单元 53 构成为在第 2 数据存储单元 22 上流侧的消耗功率受限制后经过了规定时间时,生成控制信号。这里,第 2 规定时间定为第 2 数据存储单元 22 中的解码数据的存储量不为 0。

[0100] 此外,在本实施方式中,将第 1 控制单元 52 作为在从解码单元 11 接受了解码的完成通知时,在将解码单元 11 控制为可停止的状态后,对时钟/电源控制单元 54 进行控制,以限制第 2 数据存储单元 22 上流侧的消耗功率的情形进行了说明。

[0101] 对此,也可以在数据处理装置中,设置用于存储由解码单元 11 所生成的解码数据的第 3 数据存储单元,以及将第 3 数据存储单元所存储的解码数据传送到第 2 数据存储单元 22 的数据传送单元;第 1 控制单元 52 在接受了从该数据传送单元传送的、完成了对解码单元所指示部分的解码数据的传送的通知时,在将解码单元 11 和数据传送单元控制为可停止的状态后,对时钟/电源控制单元 54 进行控制,限制第 2 数据存储单元 22 上流侧的消耗功率。

[0102] 这样,时钟/电源控制单元 54 在间歇动作的停止期间至少使解码单元 11 停止即可,但对于其他的块,因系统结构而各种各样,只要是在停止期间不需要进行动作的块,就可以限制时钟或电源的供给,没有特别限定。

[0103] 此外,第 2 控制单元 53 在第 2 数据存储单元 22 中的解码数据的存储量为规定量以上时,生成用于表示解码数据的存储量已达规定量以上的控制信号,第 1 控制单元 52 在接受了该控制信号时,在将解码单元 11 和数据传送单元控制为可停止的状态后,可以对时钟/电源控制单元 54 进行控制,以限制第 2 数据存储单元 22 上流侧的消耗功率。这种情况下,规定量定为第 2 数据存储单元 22 的解码数据的存储量不为 0。

[0104] (实施方式 2)

[0105] 图 3 是表示本发明的实施方式 2 的数据处理装置的概略图。如图 3 所示,该数据处理装置包括:第 1 数据存储单元 21,存储压缩数据;解码单元 11,读出该压缩数据并对压缩数据进行解码;第 2 数据存储单元 22,存储由该解码单元 11 解码的解码数据;DA 变换单元 41,将该解码数据进行模拟变换;时钟供给单元 61,生成并供给时钟;电源供给单元 71,对装置各单元供给电源;存储量管理单元 81,管理第 2 数据存储单元 22 的数据存储量;定时器单元 82,通知装置各单元的起动定时;以及系统控制单元 51,对装置各单元的动作进行控制。

[0106] 再有,在本实施方式中,系统控制单元 51 构成本发明的第 1 控制单元和起动控制单元,存储量管理单元 81 或定时器单元 82 构成本发明的第 2 控制单元,时钟供给单元 61 和电源供给单元 71 的至少其中之一构成本发明的时钟/电源控制单元。

[0107] 以下具体地说明代表性的动作。

[0108] 压缩数据被存储在第 1 数据存储单元 21 中。该第 1 数据存储单元 21 例如是存储器卡,压缩数据例如是声音数据的 AAC 的压缩数据。

[0109] 解码单元 11 从第 1 数据存储单元 21 读出该压缩数据,进行解码并生成解码数据。该解码单元 11 例如是 DSP,通过 DSP 的软件处理而进行解码。

[0110] 通过该解码单元 11 所解码出的解码数据被存储在第 2 数据存储单元 22 中。该第 2 数据存储单元 22 例如是 SRAM 等的半导体存储器,解码数据例如是 PCM 数据。

[0111] 该第 2 数据存储单元 22 中所存储的解码数据被 DA 变换单元 41 变换为模拟信号,作为模拟的声音数据被输出。

[0112] 时钟供给单元 61 在实施各处理的基础上生成并供给必要的时钟。

[0113] 存储量管理单元 81 管理第 2 数据存储单元 22 的数据存储量,并根据需要而通知系统控制单元 51。

[0114] 系统控制单元 51 通过以比实时处理方式快的速度实施从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 为止的处理,进行控制,从而将实施处理的期间和不实施处理的期间明确地分离,使解码单元 11 进行间歇动作。此外,系统控制单元 51 进行控制,以实时处理方式实施将来自第 2 数据存储单元 22 的解码数据读出的以后的处理,同时在间歇动作的停止期间,进行控制,以对时钟供给单元 61 指示并使对因间歇动作而停止的第 1 数据存储单元 21、解码单元 11 停止时钟供给。

[0115] 图 4 是本发明的实施方式 2 的数据处理装置的定时图。进行了 AAC 等的数字信号压缩的压缩数据以帧为单位被处理,直至它被实施解码处理。0~9 表示各帧的处理所执行的期间。

[0116] 在实时处理中,如以往技术等那样,各帧根据帧周期而被解码处理。如果采样频率为 48kHz,则各帧以大约 20msec 间隔被处理。

[0117] 其次,帧处理的高速化,通过提高各帧处理的处理能力,使其在处理时间上具有余量而得到实现。要使帧处理的高速化,有提高时钟频率、提高硬件加速器的处理能力、提高总线的数据传送能力等各种各样的方法。例如,在帧的处理能力为 2 倍时,帧的处理期间大约为 10msec,可以形成 50%为处理期间,而 50%为不处理期间。

[0118] 最后,实施通过将处理集中的间歇处理,例如,将 0~4、5~9 为止的处理集中,并且将 1~4 和 6~9 的处理提前进行,将运行期间和停止期间明确地分离。如果采样频

率为 48kHz,则解码单元 11 以大约 100msec 间隔进行间歇动作。此外,解码单元 11 在大约 50msec 的期间中实施处理,在大约 50msec 的期间中不实施处理。

[0119] 图 5 是本发明的实施方式 2 的数据处理装置的进行间歇动作的局部的第 1 控制流程图。如图 5 所示,间歇动作迁移到停止期间的条件是,必要量的解码数据得到处理并存储在第 2 数据存储单元 22 中。系统控制单元 51 以该条件作为起点而将时钟停止,间歇动作迁移到停止期间。在图 4 的例子中,由于解码单元 11 集中处理相当于 5 帧的量的数据,所以相当于 5 帧的解码数据得到存储,就成为迁移到停止期间的起点。另一方面,停止期间向运行期间的迁移,以在第 2 数据存储单元 22 中所存储的解码数据中未被 DA 变换单元 41 处理所残留的数据残量低于预定的残量阈值时,存储量管理单元 81 将对系统控制单元 51 用中断等进行通知作为起点来进行。残量阈值可以根据以直至存储量管理单元 81 进行起中断通知后下一帧的解码数据被存储在第 2 数据存储单元 22 中为止,对进行实时处理的 DA 变换单元 41 供给解码数据不产生停滞的程度 (level) 而决定即可。

[0120] 接受了起中断通知的系统控制单元 51 对时钟供给单元 61 发出指示,开始时钟供给,然后,进行控制,以使从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 中为止的处理重新开始。

[0121] 这样,系统控制单元 51 通过以比实时处理方式快的速度实施从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 中为止的处理,使解码单元 11 间歇动作,通过使该间歇动作的停止期间停止供给时钟,从而使偏置电流得到削减。

[0122] 此外,数据处理装置通过第 2 数据存储单元 22 中存储的解码数据的数据量而管理向间歇动作的停止期间的迁移,从而与通过轮询 (polling) 处理的控制相比,能够减轻系统控制单元 51 的负荷,即使在数据传送量不一定等等的情况下,也可以正确地控制间歇动作。

[0123] 此外,数据处理装置通过第 2 数据存储单元 22 内所存储的解码数据中未被进行 DA 变换的解码数据的残量而管理向间歇动作的运行期间的迁移,从而与通过轮询 (polling) 处理的控制相比,能够减轻系统控制单元 51 的负荷,即使在数据传送量不一定等等的情况下,也可以正确地控制间歇动作。

[0124] 图 6 是本发明的实施方式 2 的数据处理装置的间歇动作的局部的第 2 控制流程图。如图 6 所示,间歇动作迁移到停止期间的条件是,必要量的解码数据得到处理并被存储在第 2 数据存储单元 22 中。系统控制单元 51 以该条件为起点而将时钟停止,间歇动作迁移到停止期间。在图 4 的例子中,由于解码单元 11 集中处理相当于 5 帧的分量的数据,所以相当于 5 帧的量的解码数据得到存储,就成为迁移到停止期间的起点。然后,系统控制单元 51 判断间歇动作是否可以迁移到停止期间。例如,在不是低消耗功率模式的情况下,则对其进行控制以使其不迁移到停止期间。此外,在该数据处理装置中负荷重的图形处理等其他处理竞合的情况下,则对其进行控制以使其不迁移到停止期间。

[0125] 另一方面,迁移到停止期间的情况下的向运行期间的迁移和处理的重新开始、以及在不向停止期间迁移的情况下的处理的重新开始,在第 2 数据存储单元 22 内所存储的解码数据中未被 DA 变换单元 41 处理所残留的数据残量低于预定的残量阈值时,以存储量管理单元 81 对系统控制单元 51 用中断等进行通知作为起点。残量阈值可以根据以直至存储量管理单元 81 进行起中断通知后下一帧的解码数据被存储在第 2 数据存储单元 22 中为

止,对进行实时处理的 DA 变换单元 41 供给解码数据不产生停滞的程度而决定即可。

[0126] 接受了起动中断通知的系统控制单元 51 对时钟供给单元 61 发出指示,从而开始供给时钟,然后,进行控制,以使其重新开始从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 中为止的处理。

[0127] 由这样的结构,可以通过根据装置的动作状况而进行控制,以使不停止 供给时钟和电源,从而可以削减时钟控制处理和电源控制处理等状态的迁移上所需的处理(以下,称为开销处理)。由此,可以提高数据处理装置的处理能力停止期间中的中断响应性。

[0128] 再有,在本实施方式,将第 1 数据存储单元 21 作为存储器卡进行了说明,但只要是磁带、磁盘、半导体存储器、硬盘等能够存储压缩数据的装置,就不限于此,并可以获得同样的效果。

[0129] 此外,压缩数据作为 AAC 进行了说明,但只要是将 MP3 等的数字化的声音数据进行压缩的数据,就不限于此,并可以获得同样的效果。

[0130] 此外,压缩数据作为声音数据进行了说明,但例如即使是 MPEG-2 或 MPEG-4 或 Motion JPEG 等的被压缩了的图像数据,也可实施并能够获得同样的效果。

[0131] 此外,压缩数据也可以是用 DES 或 AES 等加密过的密码。包含密码的解码和压缩数据的解码,只要它可以由解码单元 11 进行解码即可,则可以获得同样的效果。

[0132] 此外,将解码单元 11 作为 DSP 进行了说明,但不限于此。例如,即使是 CPU 等其他处理器、通过硬件支持该解码单元的一部分处理的结构、通过硬件实施全部的解码处理的结构也可以实施,并可以获得同样的效果。

[0133] 此外,对系统控制单元 51 作为在间歇动作的停止期间中停止供给时钟进行了说明,但通过降低通常的工作频率也可以获得同样的效果,所以不限于此。

[0134] 而且,对系统控制单元 51 在间歇动作的停止期间中停止供给时钟进行了说明,但通过使从电源供给单元 71 供给的电压比通常时低,或停止供给(供给 0V),可以进一步抑制漏电流,可以获得同样的效果。此外,通过进行 LSI 的基板控制,也可以对控制晶体管的阈值电压进行控制,并抑制漏电流。

[0135] 此外,解码处理中的帧的集中方法不限于以 5 帧为单位。在间歇动作的运行期间和停止期间的迁移中,有因迁移所需的时钟控制处理或电源控制处理等的开销处理。迁移次数越多,开销处理次数就增加,开销处理负荷增大,所以优选集中的粒度大(间歇动作的周期长)。

[0136] 此外,实施帧处理的高速化,使处理时间具有余量,但在即使不高速进行帧处理,处理时间上也具有余量的情况下,不必使帧处理高速化。通过实施由处理的集中产生的间歇动作,可以获得同样的效果。

[0137] 此外,将来自间歇动作的停止期间的向运行期间的迁移因素作为来自存储量管理单元 81 的中断进行了说明,但也可以通过来自定时器单元 82 的中断进行控制。例如,可以根据以对进行实时处理的 DA 变换单元 41 不停滞地供给解码数据的程度(level),决定停止期间并通过定时器将其起动即可,能够获得同样的效果。

[0138] 此外,对系统控制单元 51 进行控制,以使对第 1 数据存储单元 21、解码单元 11 时钟和电源的供给停止进行了说明,但也可以进行控制,以使至少将实施解码处理的解码单元 11 停止。对于其他的块,因系统结构而各种各样,但只要是在停止期间不需要动作的块,

就可以限制时钟或电源的供给,并没有特别限定。

[0139] (实施方式 3)

[0140] 图 7 是表示本发明的实施方式 3 的数据处理装置的概略图。在图 7 中,对与图 3 相同的结构元素使用相同标号,省略说明。

[0141] 在图 7 中,该数据处理装置包括:第 1 数据存储单元 21,存储压缩数据;第 2 数据传送单元 32,读出并传送该压缩数据;第 4 数据存储单元 24,存储由第 2 数据传送单元 32 所传送的压缩数据;解码单元 11,读出该压缩数据并对压缩数据进行解码;第 3 数据存储单元 23,存储由该解码单元 11 所解码的解码数据;第 1 数据传送单元 31,读出并传送该解码数据;第 2 数据存储单元 22,存储由第 1 数据传送单元 31 所传送的解码数据;DA 变换单元 41,将该解码数据进行模拟变换;时钟供给单元 61,生成并供给时钟;电源供给单元 71,对装置各单元供给电源;存储量管理单元 81,管理第 2 数据存储单元 22 的数据存储量;定时器单元 82,通知装置各单元的起动定时;以及系统控制单元 51,对装置各单元的动作进行控制。

[0142] 再有,在本实施方式中,系统控制单元 51 构成本发明的第 1 控制单元和起动控制单元,存储量管理单元 81 或定时器单元 82 构成本发明的第 2 控制单元,时钟供给单元 61 和电源供给单元 71 的至少其中之一构成本发明的时钟/电源控制单元。

[0143] 以下具体地说明代表性的动作。

[0144] 压缩数据被存储在第 1 数据存储单元 21 中。该第 1 数据存储单元 21 例如是存储器卡,压缩数据例如是声音数据的 AAC 的压缩数据。

[0145] 该压缩数据通过第 2 数据传送单元 32 被传送到第 4 数据存储单元 24。该第 4 数据存储单元 24 例如是 SRAM 等的半导体存储器。

[0146] 解码单元 11 从该第 4 数据存储单元 24 读出压缩数据,进行解码并生成解码数据。该解码单元 11 例如是 DSP,通过 DSP 的软件处理而进行解码。

[0147] 通过该解码单元 11 所解码出的解码数据被存储在第 3 数据存储单元 23 中。该第 3 数据存储单元 23 例如是 SRAM 等的半导体存储器,解码数据例如是 PCM 数据。

[0148] 该解码数据通过第 1 数据传送单元 31 被传送到第 2 数据存储单元 22。该第 2 数据存储单元 22 例如是 SRAM 等的半导体存储器。

[0149] 该第 2 数据存储单元 22 中所存储的解码数据在 DA 变换单元 41 被变换为模拟信号,作为模拟的声音数据被输出。

[0150] 时钟供给单元 61 生成并供给在实施各处理所必需的时钟。

[0151] 存储量管理单元 81 管理第 2 数据存储单元 22 的数据存储量,并根据需要而通知系统控制单元 51。

[0152] 系统控制单元 51 通过以比实时处理方式快的速度实施从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 为止的处理,从而进行控制,以将实施处理的期间和不实施处理的期间明确地分离,解码单元 11 进行间歇动作。此外,系统控制单元 51 进行控制,以实时处理方式实施将来自第 2 数据存储单元 22 的解码数据读出的以后的处理,同时在间歇动作的停止期间,进行控制,以对时钟供给单元 61 指示并停止对因间歇动作而停止的第 1 数据存储单元 21、第 2 数据传送单元 32、第 4 数据存储单元 24、解码单元 11、第 3 数据存储单元 23、第 1 数据传送单元 31 供给时钟。而且,系统控制单元 51

进行控制,以使对于第 3 数据存储单元 23 和第 4 数据存储单元 24,不是在迁移到停止期间传送全部数据,而是保持相当 1 帧的数据的状态迁移到停止期间。

[0153] 有关实现间歇动作的步骤、控制流程,与实施方式 2 同样,所以省略。

[0154] 图 8 是本发明的实施方式 3 的定时图。

[0155] 0 ~ 9 表示 AAC 等的各帧的处理所执行的期间,在 3 号帧为止的处理实施完成后,迁移到间歇动作的停止期间。此外,上段表示传送了全部数据后迁移到停止期间的例子,下段表示保持相当 1 帧的数据的状态迁移到停止期间的例子。

[0156] 在传送了全部数据后迁移到停止期间的例子中,在 4 号帧进行 DA 变换 之前,若未完成第 4 帧的解码数据的传送,则声音数据会被中断,所以在由 DA 变换单元 41 实施 2 号帧的 DA 变换的时刻需要重新开始压缩数据的传送的处理。

[0157] 在保持相当于 1 帧的数据的状态迁移到停止期间的例子中,由于各处理单元能够处理的数据被预先保存在数据存储单元中,所以在复位到运行期间后就立即开始处理。具体地说,5 号帧的压缩数据被存储在第 4 数据存储单元 24 中,4 号帧的解码数据被存储在第 3 数据存储单元 23 中。

[0158] 根据这样的结构,通过以比实时处理方式快的速度实施从读出来自第 1 数据存储单元 21 的数据至解码数据存储到第 2 数据存储单元 22 中为止的处理而使其间歇动作,该停止期间停止供给时钟,从而可以削减偏置电流。

[0159] 而且,只要在实施 3 号帧的 DA 变换时刻复位到运行期间即可,所以与在传送了全部数据后再迁移到停止期间的例子相比,可将停止期间设定得长,可以削减偏置电流。

[0160] 再有,在本实施方式,对第 1 数据传送单元 31 和第 2 数据传送单元 32 双方进行了说明,当然即使其中任何一方也可以实施,可以获得同样的效果。

[0161] 将第 1 数据存储单元 21 作为存储器卡进行了说明,但只要是磁带、磁盘、半导体存储器、硬盘等能够存储压缩数据的装置,就不限于此,并可以获得同样的效果。

[0162] 此外,压缩数据作为 AAC 进行了说明,但只要是将 MP3 等的数字化的声音数据进行了压缩的数据,就不限于此,并可以获得同样的效果。

[0163] 此外,压缩数据作为声音数据进行了说明,但例如即使是 MPEG-2 或 MPEG-4 或 Motion JPEG 等的被压缩的图像数据,也可实施并能够获得同样的效果。

[0164] 此外,压缩数据也可以是用 DES 或 AES 等进行了加密的密码。只要也包含密码的解码和压缩数据的解码,并由解码单元 11 进行解码即可,则可以获得同样的效果。

[0165] 此外,将解码单元 11 作为 DSP 进行了说明,但不限于此。例如,即使是 CPU 等其他处理器、通过硬件支持该解码单元的一部分处理的结构、通过硬件实施全部的解码处理的结构,也可以实施,而不限于此,并可以获得同样的效果。

[0166] 此外,说明了系统控制单元 51 在间歇动作的停止期间中停止供给时钟,但通过降低通常的工作频率也可以获得同样的效果,所以不限于此。

[0167] 而且,说明了系统控制单元 51 在间歇动作的停止期间中停止供给时钟,但通过比通常时降低从电源供给单元 71 供给的电压,或停止供给(供给 0V)电压,可以进一步抑制漏电流,可以获得同样的效果。此外,通过进行 LSI 的基板控制,也可以对控制晶体管的阈值电压进行控制,并还可以抑制漏电流。

[0168] 此外,解码处理中的帧的集中不限于以 5 帧为单位。在间歇动作的运行期间和停

止期间的迁移中,有为迁移时钟控制处理或电源控制处理等所需的开销处理。迁移次数越多,开销处理次数就增加,开销处理负荷增大,所以优选集中的粒度大(间歇动作的周期长)。

[0169] 此外,实施帧处理的高速化,使处理时间具有余量,但在即使不进行帧处理的高速化,在处理时间上具有余量的情况下,不必进行帧处理高速化。通过实施由处理的集中产生的间歇动作,可以获得同样的效果。

[0170] 此外,说明了在各数据存储单元中,保持相当于 1 帧的数据的状态迁移到停止期间的例子,但也可以保持相当数的帧的数据迁移到停止期间,不限于此,并可以获得同样的效果。

[0171] 此外,将来自间歇动作的停止期间的向运行期间的迁移因素作为来自存储量管理单元 81 的中断进行了说明,但也可以通过来自定时器单元 82 的中断进行控制。例如,以对进行实时处理的 DA 变换单元 41 在不停滞地供给解码数据的程度(level),决定停止期间并通过定时器起动即可,能够获得同样的效果。

[0172] 此外,说明了系统控制单元 51 进行控制,以停止对第 1 数据存储单元 21、第 2 数据传送单元 32、第 4 数据存储单元 24、解码单元 11、第 3 数据存储单元 23、第 1 数据传送单元 31 供给时钟和电源,但也可以进行控制,以至少使实施解码处理的解码单元 11 停止。对于其他的块,因系统结构而各种各样,但只要是在停止期间不需要动作的块,就可以限制对其的时钟或电源的供给,并没有特别限定。

[0173] (实施方式 4)

[0174] 图 9 是表示本发明的实施方式 4 的数据处理装置的概略图。在图 9 中,对与图 3、图 7 相同的结构元素使用相同标号,省略说明。

[0175] 在图 9 中,该数据处理装置包括:广播接收单元 91,接收广播波并提取压缩数据;第 4 数据存储单元 24,存储该压缩数据;解码单元 11,读出该压缩数据并对压缩数据进行解码;第 3 数据存储单元 23,存储由该解码单元 11 所解码的解码数据;第 1 数据传送单元 31,读出并传送该解码数据;第 2 数据存储单元 22,存储由第 1 数据传送单元 31 所传送的解码数据;DA 变换单元 41,将该解码数据进行模拟变换;时钟供给单元 61,生成并供给时钟;电源供给单元 71,对装置各单元供给电源;存储量管理单元 81,管理第 2 数据存储单元 22 的数据存储量;定时器单元 82,通知装置各单元的起动定时;以及系统控制单元 51,对装置各单元的动作进行控制。

[0176] 再有,在本实施方式中,系统控制单元 51 构成本发明的第 1 控制单元和起动控制单元,存储量管理单元 81 或定时器单元 82 构成本发明的第 2 控制单元,时钟供给单元 61 和电源供给单元 71 的至少其中之一构成本发明的时钟/电源控制单元。

[0177] 以下具体地说明代表性的动作。

[0178] 广播接收单元 91 接收地面数字广播等的广播波,并提取声音等的压缩数据。压缩数据例如是声音数据的 AAC 的压缩数据。

[0179] 该压缩数据被存储在第 4 数据存储单元 24 中。该第 4 数据存储单元 24 例如是 SRAM 等的半导体存储器。

[0180] 解码单元 11 从该第 4 数据存储单元 24 读出压缩数据,进行解码并生成解码数据。该解码单元 11 例如是 DSP,通过 DSP 的软件处理而进行解码。

[0181] 通过该解码单元 11 所解码出的解码数据被存储在第 3 数据存储单元 23 中。该第 3 数据存储单元 23 例如是 SRAM 等的半导体存储器,解码数据例如是 PCM 数据。

[0182] 该解码数据通过第 1 数据传送单元 31 被传送到第 2 数据存储单元 22。该第 2 数据存储单元 22 例如是 SRAM 等的半导体存储器。

[0183] 该第 2 数据存储单元 22 中所存储的解码数据被 DA 变换单元 41 变换为模拟信号,作为模拟的声音数据被输出。

[0184] 时钟供给单元 61 生成并供给在实施各处理所需的时钟。

[0185] 存储量管理单元 81 管理第 2 数据存储单元 22 的数据存储量,并根据需要通知系统控制单元 51。

[0186] 系统控制单元 51 通过以比实时处理方式更快的速度实施从读出来自第 4 数据存储单元 24 的数据至解码数据存储到第 2 数据存储单元 22 为止的处理,从而进行控制,以将实施处理的期间和不实施处理的期间明确地分离,使解码单元 11 进行间歇动作。此外,系统控制单元 51 进行控制,以实时处理方式实施将来自广播接收单元 91 的压缩数据存储到第 4 数据存储单元 24 中、从第 2 数据存储单元 22 读出解码数据的以后的处理,同时在间歇动作的停止期间进行控制,以对时钟供给单元 61 指示并使对因间歇动作而停止的解码单元 11、第 3 数据存储单元 23、第 1 数据传送单元 31 停止时钟供给。而且,系统控制单元 51 进行控制,以在迁移到停止期间前对第 3 数据存储单元 23 和第 4 数据存储单元 24,不是传送全部数据而是保持相当 1 帧的数据的状态迁移到停止期间。

[0187] 有关实现间歇动作的步骤、控制流程,与实施方式 3 同样,所以省略。

[0188] 图 10 是本发明的实施方式 4 的数据处理装置的定时图。

[0189] 0 ~ 9 表示 AAC 等的各帧的处理所执行的期间。广播接收单元 91 进行实时处理。在解码单元 11 实施完成了 4 号帧为止的处理,第 1 数据传送单元 31 实施完成了 3 号帧为止的处理后,迁移到间歇动作的停止期间。DA 变换单元 41 进行实时处理。

[0190] 由于各处理单元能够处理的数据被预先保存在数据存储单元中,所以在复位到运行期间后就立即开始处理。具体地说,8 号帧为止的压缩数据被存储在第 4 数据存储单元 24 中,4 号帧的解码数据被存储在第 3 数据存储单元 23 中。

[0191] 根据这样的结构,即使在处理的输入部分(广播的接收)和输出部分(DA 变换)双方都需要实时处理的数据处理装置中,也可以削减包含了解码单元 11 的进行间歇动作部分的偏置电流。而且,由于只要在实施 3 号帧的 DA 变换时刻复位到运行期间即可,所以与在传送了全部数据后再迁移到停止期间的例子相比,可将停止期间设定得长,可以削减偏置电流。

[0192] 此外,也可以取代广播接收单元 91,而设置与有线或无线网络连接,接收 AV 内容,并提取压缩数据的网络连接单元。这种情况下,从以因特网为首的网络根据网络的通信速度接收数据,并存储在第 4 数据存储单元 24 中。其后的处理,进行与图 9 所示的实施方式同样的动作。

[0193] 根据这样的结构,即使在处理的输入部分(来自网络的接收)和输出部分(DA 变换)双方都需要实时处理的数据处理装置中,也可以削减包含了解码单元 11 的进行间歇动作部分的偏置电流。而且,只要在实施 3 号帧的 DA 变换时刻复位到运行期间即可。因此,与在传送了全部数据后再迁移到停止期间的例子相比,可将停止期间设定得长,可以削减

偏置电流。

[0194] 再有,在本实施方式,压缩数据作为 AAC 进行了说明,但只要是将 MP3 等的数字化的声音数据进行了压缩的数据,就不限于此,并可以获得同样的效果。

[0195] 此外,压缩数据作为声音数据进行了说明,但例如即使是 MPEG-2 或 MPEG-4 或 Motion JPEG 等的被压缩的图像数据,也可实施并能够获得同样的效果。

[0196] 此外,压缩数据也可以是用 DES 或 AES 等被加密的密码。只要还包含密码的解码和压缩数据的解码,由解码单元 11 进行解码即可,则可以获得同样的效果。

[0197] 此外,将解码单元 11 作为 DSP 进行了说明,但即使是 CPU 等其他处理器、通过硬件支持该解码单元的一部分处理的结构、通过硬件实施全部的解码处理的结构,也可以实施,而不限于此,并可以获得同样的效果。

[0198] 此外,说明了系统控制单元 51 在间歇动作的停止期间中停止供给时钟,但通过降低通常的工作频率也可以获得同样的效果,所以不限于此。

[0199] 而且,说明了系统控制单元 51 在间歇动作的停止期间中停止时钟供给,但通过比通常时降低从电源供给单元 71 供给的电压,或停止供给(供给 0V)电压,可以进一步抑制漏电流,可以获得同样的效果。此外,通过进行 LSI 的基板控制,也可以对控制晶体管的阈值电压进行控制,并抑制漏电流。

[0200] 此外,解码处理中的帧的集中不限于以 5 帧为单位。在间歇动作的运行期间和停止期间的迁移中,有为迁移时钟控制处理或电源控制处理等所需的开销处理。迁移次数越多,开销处理次数增加,开销处理负荷增大,所以优选是集中的粒度大(间歇动作的周期长)。

[0201] 此外,实施帧处理的高速化,使处理时间具有余量,但在即使不进行帧处理的高速化,处理时间上也具有余量的情况下,不必使帧处理高速化。通过实施由处理的集中产生的间歇动作,可以获得同样的效果。

[0202] 此外,说明了在各数据存储单元中,保持相当于 1 帧的数据的状态迁移到停止期间的例子,但也可以保持相当于数帧的数据的状态迁移到停止期间,不限于此,并可以获得同样的效果。

[0203] 此外,将来自间歇动作的停止期间的向运行期间的迁移因素作为来自存储量管理单元 81 的中断进行了说明,但也可以通过来自定时器单元 82 的中断进行控制。例如,以对进行实时处理的 DA 变换单元 41 不停滞地供给解码数据的程度,决定停止期间并通过定时器起动的即可,能够获得同样的效果。

[0204] 此外,说明了系统控制单元 51 进行控制,以使其对解码单元 11、第 3 数据存储单元 23、第 1 数据传送单元 31 停止供给时钟和电源,但也可以进行控制,以至少使实施解码处理的解码单元 11 停止。对于其他的块,因系统结构而各种各样,但只要是在停止期间不需要动作的块,就可以时钟或电源供给进行限制,并没有特别限定。

[0205] 工业上的可利用性

[0206] 本发明的数据处理装置在电池驱动的面向移动设备的音频、视频播放器和可实施 AV 处理的移动电话等用途方面特别有用。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11