

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5632658号
(P5632658)

(45) 発行日 平成26年11月26日 (2014.11.26)

(24) 登録日 平成26年10月17日 (2014.10.17)

(51) Int.Cl.

F I

G 0 9 G 3/20 (2006.01)

G 0 9 G 3/36 (2006.01)

G 0 2 F 1/133 (2006.01)

G 0 9 G 3/20 6 2 2 M

G 0 9 G 3/20 6 1 1 J

G 0 9 G 3/20 6 2 1 M

G 0 9 G 3/20 6 2 2 B

G 0 9 G 3/20 6 2 2 E

請求項の数 5 (全 30 頁) 最終頁に続く

(21) 出願番号 特願2010-136754 (P2010-136754)

(22) 出願日 平成22年6月16日 (2010.6.16)

(65) 公開番号 特開2011-28237 (P2011-28237A)

(43) 公開日 平成23年2月10日 (2011.2.10)

審査請求日 平成25年6月14日 (2013.6.14)

(31) 優先権主張番号 特願2009-150617 (P2009-150617)

(32) 優先日 平成21年6月25日 (2009.6.25)

(33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 梅崎 敦司

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

審査官 武田 悟

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

第1の端子が第1の配線と電氣的に接続された第1のトランジスタと、

第1の端子が前記第1のトランジスタの第2の端子と電氣的に接続された第2のトランジスタと、

第1の端子が第2の配線と電氣的に接続され、第2の端子が第3の配線と電氣的に接続され、且つゲートが前記第1のトランジスタの第2の端子と電氣的に接続された第3のトランジスタと、

第1の端子が前記第3の配線と電氣的に接続された第4のトランジスタと、

第1の端子が前記第3の配線と電氣的に接続された第5のトランジスタと、

第1の端子が前記第5のトランジスタの第2の端子と電氣的に接続された第6のトランジスタと、

第1の端子が第4の配線と電氣的に接続され、第2の端子が前記第2のトランジスタのゲートと電氣的に接続され、且つゲートが前記第5のトランジスタの第2の端子と電氣的に接続された第7のトランジスタと、

第1の端子が前記第7のトランジスタの第2の端子と電氣的に接続された第8のトランジスタと、

第1の端子が前記第7のトランジスタの第2の端子と電氣的に接続された第9のトランジスタと、

第1の端子が前記第9のトランジスタの第2の端子と電氣的に接続された第10のトラン

10

20

ンジスタと、

第 1 の端子が前記第 2 の配線と電氣的に接続され、第 2 の端子が第 5 の配線と電氣的に接続され、且つゲートが前記第 9 のトランジスタの第 2 の端子と電氣的に接続された第 1 のトランジスタと、

第 1 の端子が前記第 5 の配線と電氣的に接続された第 1 2 のトランジスタと、を有し、

前記第 1 の配線は、スタートパルスを供給する機能を有し、

前記第 2 の配線は、第 1 のクロック信号を供給する機能を有し、

前記第 3 の配線は、第 1 の画素と電氣的に接続され、

前記第 4 の配線は、第 2 のクロック信号を供給する機能を有し、

前記第 5 の配線は、第 2 の画素と電氣的に接続され、

前記第 3 のトランジスタの第 2 の端子又は前記第 4 のトランジスタの第 1 の端子の負荷は、前記第 7 のトランジスタの第 2 の端子又は前記第 8 のトランジスタの第 1 の端子の負荷よりも大きく、

前記第 1 のトランジスタのチャンネル幅は、前記第 5 のトランジスタのチャンネル幅よりも大きいことを特徴とする表示装置。

【請求項 2】

請求項 1 において、

前記第 2 のトランジスタのチャンネル幅は、前記第 6 のトランジスタのチャンネル幅よりも大きいことを特徴とする表示装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記第 3 のトランジスタのチャンネル幅は、前記第 7 のトランジスタのチャンネル幅よりも大きいことを特徴とする表示装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一項において、

前記第 4 のトランジスタのチャンネル幅は、前記第 8 のトランジスタのチャンネル幅よりも大きいことを特徴とする表示装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか一項において、

前記第 1 乃至第 8 のトランジスタのいずれか一は、酸化物半導体を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、アクティブマトリクス方式で駆動される表示装置に関する。また、当該表示装置を備えた電子機器に関する。

【背景技術】

【0002】

アクティブマトリクス方式で駆動される表示装置は、各画素にトランジスタ等のスイッチとして機能する素子と、該スイッチがオン時に画素に電氣的に接続され、当該画素へ映像信号を出力する駆動回路（ソースドライバ）と、当該スイッチのスイッチングを制御する駆動回路（ゲートドライバ）とを有する。

【0003】

また、各画素のスイッチのみならずゲートドライバをトランジスタで構成することも可能である。そのため、絶縁基板上に設けられた非単結晶半導体を用いて形成されたトランジスタを用いて、各画素のスイッチ及びゲートドライバを構成した表示装置も開発されている。

【0004】

上述したゲートドライバは、表示装置の画素部に近接して設けられる。しかしながら、画素部の一辺に近接してゲートドライバが設けられる場合、表示部が表示装置の片側に偏

10

20

30

40

50

ることになる。そのため、ゲートドライバを画素部の左右に分割した構成の表示装置が開発されている（例えば、特許文献１参照）。

【０００５】

特許文献１で開示される表示装置の構成を図１０に示す。図１０に示した表示装置は、画素部１００１を挟んで、第１のゲートドライバ１００２Ａと第２のゲートドライバ１００２Ｂが対向するように設けられている。第１のゲートドライバ１００２Ａは、奇数行目のゲート線に出力端子が電氣的に接続され、第２のゲートドライバ１００２Ｂは、偶数行目のゲート線に出力端子が電氣的に接続される。つまり、第１のゲートドライバ１００２Ａによって、画素部１００１の奇数行に配列された画素とソースドライバの電氣的な接続が制御され、第２のゲートドライバ１００２Ｂによって、画素部の偶数行に配列された画素とソースドライバの電氣的な接続が制御される。

10

【０００６】

さらに、第１のゲートドライバ１００２Ａ及び第２のゲートドライバ１００２Ｂは、それぞれ複数のシフトレジスタを有する。第１のシフトレジスタ（ SRC_1 ）の出力端子は、第１のゲート線１００３_１を介して第２のシフトレジスタ（ SRC_2 ）の入力端子の一つに電氣的に接続され、第２のシフトレジスタ（ SRC_2 ）の出力端子は、第２のゲート線１００３_２を介して第３のシフトレジスタ（ SRC_3 ）の入力端子の一つに電氣的に接続される。以下、同様に第 k のシフトレジスタ（ SRC_k ）の出力端子は、第 k のゲート線１００３ _{k} を介して第 $k+1$ のシフトレジスタ（ SRC_{k+1} ）の入力端子の一つに電氣的に接続される。つまり、ある行に配置された画素のそれぞれとソースドライバとを電氣的に接続させる信号が、出力端子が次の行に配列された画素のそれぞれと電氣的に接続されたシフトレジスタのスタートパルス信号として用いられている。

20

【先行技術文献】

【特許文献】

【０００７】

【特許文献１】特許第４１６３４１６号公報

【発明の概要】

【発明が解決しようとする課題】

【０００８】

画素部内に延在するゲート線には様々な寄生容量及び寄生抵抗が生じる。特に、画素部の高精細化によって、ゲート線に生じる寄生容量及び寄生抵抗の影響が大きくなる。上述したように、図１０に示した表示装置は、ゲート線を介してシフトレジスタのスタートパルス信号が入力される。そのため、図１０に示した表示装置は、高精細化又は大型化によって、信号が遅延又は鈍ってしまう可能性が高い表示装置であると言える。

30

【０００９】

上述した問題に鑑み、本発明の一態様は、良好な映像表示が可能な表示装置を提供することを課題の一とする。

【００１０】

また、本発明の一態様は、単極性のトランジスタを用いてゲートドライバが構成された表示装置を提供することを課題の一とする。

40

【００１１】

また、本発明の一態様は、回路面積が低減されたゲートドライバを有する表示装置を提供することを課題の一とする。

【課題を解決するための手段】

【００１２】

本発明の一態様は、各々が平行又は略平行に配列された複数のゲート線と、ゲート線の奇数行目の各々に電氣的に接続された第１のゲートドライバと、ゲート線の偶数行目の各々に電氣的に接続された第２のゲートドライバと、を有し、第１のゲートドライバは、出力端子が第 k （ k は３以上の奇数）のゲート線に電氣的に接続され、第１の入力端子が第 $k-2$ の転送信号生成回路の出力端子に電氣的に接続され、第２の入力端子がクロック信

50

号線に電氣的に接続され、第 3 の入力端子が第 k のフリップフロップ回路用ストップパルス信号線に電氣的に接続された、第 k のフリップフロップ回路と、出力端子が第 $k + 2$ のフリップフロップ回路の第 1 の入力端子に電氣的に接続され、第 1 の入力端子が第 k のフリップフロップ回路の出力端子に電氣的に接続され、第 2 の入力端子が反転クロック信号線に電氣的に接続され、第 3 の入力端子が第 k の転送信号生成回路用ストップパルス信号線に電氣的に接続された、第 k の転送信号生成回路と、を有し、第 2 のゲートドライバは、出力端子が第 $k + 1$ のゲート線に電氣的に接続され、第 1 の入力端子が第 $k - 1$ の転送信号生成回路の出力端子に電氣的に接続され、第 2 の入力端子が前記反転クロック信号線に電氣的に接続され、第 3 の入力端子が第 $k + 1$ のフリップフロップ回路用ストップパルス信号線に電氣的に接続された、第 $k + 1$ のフリップフロップ回路と、出力端子が第 $k + 3$ のフリップフロップ回路の第 1 の入力端子に電氣的に接続され、第 1 の入力端子が前記第 $k + 1$ のフリップフロップ回路の出力端子に電氣的に接続され、第 2 の入力端子が前記クロック信号線に電氣的に接続され、第 3 の入力端子が第 k の転送信号生成回路用ストップパルス信号線に電氣的に接続された、第 $k + 1$ の転送信号生成回路と、を有する表示装置である。

10

【 0 0 1 3 】

また、上記第 k のフリップフロップ回路と上記第 k の転送信号生成回路の回路構成が同一である表示装置も本発明の一態様である。

【 0 0 1 4 】

なお、上述のストップパルス信号線とは、各回路にストップパルス信号を入力する配線である。

20

【 0 0 1 5 】

具体的には、第 k のフリップフロップ回路用ストップパルス信号として、第 k の転送信号生成回路の出力信号を適用することができる。

【 0 0 1 6 】

また、第 k のフリップフロップ回路用ストップパルス信号として、第 $k + 1$ のフリップフロップ回路の出力信号を適用することもできる。

【 0 0 1 7 】

同様に、第 k の転送信号生成回路用ストップパルス信号として、第 $k + 2$ のフリップフロップ回路の出力信号を適用することができる。

30

【 0 0 1 8 】

また、第 k の転送信号生成回路用ストップパルス信号として、第 $k + 1$ の転送信号生成回路の出力信号を適用することもできる。

【 0 0 1 9 】

さらに、上記構成を有する表示装置を備えた電子機器も本発明の一態様である。

【発明の効果】**【 0 0 2 0 】**

本発明の一態様の表示装置が有する第 1 のゲートドライバ及び第 2 のゲートドライバは、入力された信号を半クロック周期遅らせて出力する転送信号生成回路を有する。そのため、信号の遅延又は鈍りが生じることがなく、良好な表示を行うことが可能な表示装置を提供することができる。

40

【図面の簡単な説明】**【 0 0 2 1 】**

【図 1】実施の形態 1 で説明する表示装置を示す図

【図 2】実施の形態 1 で説明するゲートドライバの構成を示す図

【図 3】実施の形態 1 で説明するゲートドライバのタイミングチャートを示す図

【図 4】実施の形態 2 で説明する回路構成の具体例を示す図。

【図 5】実施の形態 2 で説明する回路のタイミングチャートを示す図。

【図 6】実施の形態 3 で説明する回路構成の具体例を示す図。

【図 7】実施の形態 3 で説明するインバータ回路の具体例を示す図。

50

【図 8】実施の形態 4 で説明する回路構成の具体例を示す図。

【図 9】実施の形態 4 で説明する制御回路の具体例を示す図。

【図 10】特許文献 1 のゲートドライバの構成を説明する図。

【図 11】実施の形態 6 で説明する電子機器の具体例を示す図。

【図 12】実施の形態 6 で説明する電子機器の具体例を示す図。

【図 13】実施の形態 6 で説明する電子機器の具体例を示す図。

【図 14】実施例 1 で説明する (A) 従来の回路構成を示す図 (B) 本明細書の回路構成を示す図。

【図 15】実施例 1 で説明する従来のゲートドライバのフリップフロップ回路の出力信号と本明細書で開示されるゲートドライバのフリップフロップ回路の出力信号を示す図。

10

【発明を実施するための形態】

【0022】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

【0023】

(実施の形態 1)

本実施の形態では、本発明の一態様である表示装置の一例を示す。具体的には、第 1 及び第 2 のゲートドライバを有するアクティブマトリクス型の表示装置について図 1 乃至図 3 を用いて説明する。

20

【0024】

<表示装置の構成例>

図 1 は、アクティブマトリクス型の表示装置 100 を示す図である。表示装置 100 は、画素部 101 と、ソースドライバ 102 と、第 1 のゲートドライバ 103 A と、第 2 のゲートドライバ 103 B と、各々が平行又は略平行に配列された m (m は正の整数) 本のソース線 104₁ ~ 104_m と、各々が平行又は略平行に配列された n (n は正の整数) 本のゲート線 105₁ ~ 105_n とを有する。なお、画素部 101 は、表示装置 100 の中央部に設けられ、ソースドライバ 102 は、画素部 101 の一辺に近接して設けられ、第 1 のゲートドライバ 103 A と第 2 のゲートドライバ 103 B は、ソースドライバ 102 が設けられた辺とは異なる辺に近接し、且つ画素部 101 を間に挟んで対向するように設けられる。また、ソースドライバ 102 は、 m 本のソース線 104₁ ~ 104_m を介して画素部 101 に電氣的に接続され、第 1 のゲートドライバ 103 A は、 n 本のゲート線 105₁ ~ 105_n の奇数番目を介して、画素部 101 に電氣的に接続され、第 2 のゲートドライバ 103 B は、 n 本のゲート線 105₁ ~ 105_n の偶数番目を介して、画素部 101 に電氣的に接続される。

30

【0025】

また、ソースドライバ 102、第 1 のゲートドライバ 103 A、及び第 2 のゲートドライバ 103 B には、フレキシブルプリント基板 106 A、106 B を介して外部から信号 (クロック信号、スタートパルス信号など) が入力される。

40

【0026】

さらに、画素部 101 は、 $n \times m$ 個の画素 107₁₁ ~ 107_{nm} を有する。なお、画素 107₁₁ ~ 107_{nm} は、 n 行 m 列に配列している。また、 m 本のソース線 104₁ ~ 104_m の各々は、各列に配列した n 個の画素に電氣的に接続され、 n 本のゲート線 105₁ ~ 105_n の各々は、各行に配列した m 個の画素に電氣的に接続される。別言すると、 i 行 j 列 (i, j は正の整数、ただし $1 \leq i \leq n, 1 \leq j \leq m$) に配置された画素 107_{ij} は、ソース線 104_j 及びゲート線 105_i に電氣的に接続される。

【0027】

つまり、ソースドライバ 102 は、 m 本のソース線 104₁ ~ 104_m を介して、画素部 101 が有する各画素に電氣的に接続され、第 1 のゲートドライバ 103 A は、 n 本の

50

ゲート線 $105_1 \sim 105_n$ の奇数番目を介して、画素部 101 が有する奇数行に配列された各画素に電氣的に接続され、第2のゲートドライバ $103B$ は、 n 本のゲート線 $105_1 \sim 105_n$ の偶数番目を介して、画素部 101 が有する偶数行に配列された各画素に電氣的に接続される。

【0028】

<表示装置の動作例>

表示装置 100 において、ソースドライバ 102 は、画素部 101 が有する各画素 $107_{11} \sim 107_{nm}$ へ映像信号を出力する回路であり、第1のゲートドライバ $103A$ 及び第2のゲートドライバ $103B$ は、ソースドライバ 102 と画素 $107_{11} \sim 107_{nm}$ の電氣的な接続を制御する回路である。

10

【0029】

表示装置 100 は、 $n \times m$ 個の画素 $107_{11} \sim 107_{nm}$ の各々に映像信号を入力することで、画素部 101 に映像の表示をさせる。表示装置 100 の具体的な動作について以下に述べる。

【0030】

まず、第1のゲートドライバ $103A$ が1行目に配列した m 個の画素を選択し（ソースドライバ 102 と1行目に配列された m 個の画素が電氣的に接続され）、ソース線 $104_1 \sim 104_m$ を介して、1行目に配列された m 個の画素 $107_{11} \sim 107_{1m}$ に映像信号が入力される。次いで、第2のゲートドライバ $103B$ が2行目に配列された m 個の画素を選択し、ソース線 $104_1 \sim 104_m$ を介して、2行目に配列された m 個の画素 $107_{21} \sim 107_{2m}$ に映像信号が入力される。以下、同様にして第1のゲートドライバ $103A$ 及び第2のゲートドライバ $103B$ が交互に各行の m 個の画素を選択し、各画素に映像信号が入力される。表示装置 100 は、以上の動作を連続的に行うことによって、映像を表示している。

20

【0031】

<ゲートドライバの構成例>

図2は、アクティブマトリクス型の表示装置 100 が有する第1のゲートドライバ $103A$ 及び第2のゲートドライバ $103B$ の詳細な構成例を示すブロック図である。

【0032】

第1のゲートドライバ $103A$ 及び第2のゲートドライバ $103B$ は、少なくとも3つの入力端子と1つの出力端子を有するフリップフロップ回路及び転送信号生成回路をそれぞれ複数有する。

30

【0033】

第1のゲートドライバ $103A$ が有する第1のフリップフロップ回路 (F_1) は、出力端子が第1のゲート線 105_1 に電氣的に接続され、第1の入力端子が第1のスタートパルス信号 (SP_1) 線に電氣的に接続され、第2の入力端子がクロック信号 (CK) 線に電氣的に接続され、第3の入力端子が第1のフリップフロップ回路用ストップパルス信号 ($STP(F_1)$) 線に電氣的に接続される。

【0034】

また、第1のゲートドライバ $103A$ が有する第1の転送信号生成回路 (T_1) は、出力端子が第3のフリップフロップ回路 (F_3) の第1の入力端子に電氣的に接続され、第1の入力端子が第1のフリップフロップ回路 (F_1) の出力端子に電氣的に接続され、第2の入力端子が反転クロック信号 (CKB) 線に電氣的に接続され、第3の入力端子が第1の転送信号生成回路用ストップパルス信号 ($STP(T_1)$) 線に電氣的に接続される。

40

【0035】

第2のゲートドライバ $103B$ が有する第2のフリップフロップ回路 (F_2) は、出力端子が第2のゲート線 105_2 に電氣的に接続され、第1の入力端子が第2のスタートパルス信号 (SP_2) 線に電氣的に接続され、第2の入力端子が反転クロック信号 (CKB) 線に電氣的に接続され、第3の入力端子が第2のフリップフロップ回路用ストップパルス信号 ($STP(F_2)$) 線に電氣的に接続される。

50

ス信号 (STP(F_2)) 線に電氣的に接続される。

【0036】

また、第2のゲートドライバ103Bが有する第2の転送信号生成回路(T_2)は、出力端子が第4のフリップフロップ回路(図示しない)の第1の入力端子に電氣的に接続され、第1の入力端子が第2のフリップフロップ回路(F_2)の出力端子に電氣的に接続され、第2の入力端子がクロック信号(CK)線に電氣的に接続され、第3の入力端子が第2の転送信号用ストップパルス信号(STP(T_2))線に電氣的に接続される。

【0037】

第1のゲートドライバ103Aが有する第 k (k は3以上の奇数)のフリップフロップ回路(F_k)は、出力端子が第 k のゲート線105 $_k$ に電氣的に接続され、第1の入力端子が第 $k-2$ の転送信号生成回路(T_{k-2})の出力端子に電氣的に接続され、第2の入力端子がクロック信号(CK)線に電氣的に接続され、第3の入力端子が第 k のフリップフロップ回路用ストップパルス信号(STP(F_k))線に電氣的に接続される。

【0038】

また、第1のゲートドライバ103Aが有する第 k の転送信号生成回路(T_k)は、出力端子が第 $k+2$ のフリップフロップ回路(F_{k+2})に電氣的に接続され、第1の入力端子が第 k のフリップフロップ回路(F_k)の出力端子に電氣的に接続され、第2の入力端子が反転クロック信号(CKB)線に電氣的に接続され、第3の入力端子が第 k の転送信号生成回路用ストップパルス信号(STP(T_k))線に電氣的に接続される。

【0039】

第2のゲートドライバ103Bが有する第 $k+1$ のフリップフロップ回路(F_{k+1})は、出力端子が第 $k+1$ のゲート線105 $_{k+1}$ に電氣的に接続され、第1の入力端子が第 $k-1$ の転送信号生成回路(T_{k-1})の出力端子に電氣的に接続され、第2の入力端子が反転クロック信号(CKB)線に電氣的に接続され、第3の入力端子が第 $k+1$ のフリップフロップ回路用ストップパルス信号(STP(F_{k+1}))線に電氣的に接続される。

【0040】

また、第2のゲートドライバ103Bが有する第 $k+1$ の転送信号生成回路(T_{k+1})は、出力端子が第 $k+3$ のフリップフロップ回路(F_{k+3})の第1の入力端子に電氣的に接続され、第1の入力端子が第 $k+1$ のフリップフロップ回路(F_{k+1})の出力端子に電氣的に接続され、第2の入力端子がクロック信号(CK)線に電氣的に接続され、第3の入力端子が第 $k+1$ の転送信号用ストップパルス信号(STP(T_{k+1}))線に電氣的に接続される。

【0041】

上述した第1のゲートドライバ103A及び第2のゲートドライバ103Bが有する複数のフリップフロップ回路と複数の転送信号生成回路は、それぞれの電氣的な接続関係が共通する点と相違する点を有する。具体的な相違点について以下に列挙する。

【0042】

まず、第1のゲートドライバが有するフリップフロップ回路及び転送信号生成回路と、第2のゲートドライバが有するフリップフロップ回路及び転送信号生成回路とにおいて、電氣的な接続関係が相違する点について述べる。

【0043】

第1のゲートドライバ103Aが有するフリップフロップ回路の第2の入力端子はクロック信号(CK)線に電氣的に接続され、転送信号生成回路の第2の入力端子は反転クロック信号(CKB)線に電氣的に接続されるのに対し、第2のゲートドライバ103Bが有するフリップフロップ回路の第2の入力端子は反転クロック信号(CKB)線に電氣的に接続され、転送信号生成回路の第2の入力端子はクロック信号(CK)線に電氣的に接続される。

【0044】

次いで、全てのフリップフロップ回路と転送信号生成回路において、電氣的な接続関係

10

20

30

40

50

が相違する点について述べる。

【 0 0 4 5 】

第 1 のフリップフロップ (F_1) 回路の出力端子が第 1 のゲート線 1 0 5₁ に電氣的に接続されるのをはじめ、各フリップフロップ回路の出力端子は、同じ行に設けられたゲート線に電氣的に接続される。一方、第 1 の転送信号生成回路 (T_1) の出力端子が第 3 のフリップフロップ回路 (F_3) の第 1 の入力端子に電氣的に接続されるのをはじめ、各転送信号生成回路の出力端子は、下段に設けられたフリップフロップ回路の第 1 の入力端子に電氣的に接続される。なお、上段に転送信号生成回路が設けられていない第 1 のフリップフロップ回路 (F_1) 及び第 2 のフリップフロップ回路 (F_2) の第 1 の入力端子は、それぞれ第 1 のスタートパルス信号 ($SP1$) 線及び第 2 のスタートパルス信号 ($SP2$) 線に電氣的に接続される。

10

【 0 0 4 6 】

また、全てのフリップフロップ回路の第 3 の入力端子及び転送信号生成回路の第 3 の入力端子は、それぞれ異なるストップパルス信号 (STP) 線に電氣的に接続される。

【 0 0 4 7 】

< ゲートドライバの動作例 >

図 3 は、タイミングチャートを示す図である。なお、図 3 には、クロック信号 (CK)、反転クロック信号 (CKB)、第 1 のスタートパルス信号 ($SP1$)、第 2 のスタートパルス信号 ($SP2$)、第 1 のフリップフロップ回路の出力信号 (F_1OUT) 乃至第 4 のフリップフロップ回路の出力信号 (F_4OUT)、及び第 1 の転送信号生成回路の出力信号 (T_1OUT) 乃至第 4 の転送信号生成回路の出力信号 (T_4OUT) を示している。なお、クロック信号 (CK) は、一定周期でハイ (以下、 H と示す) レベルの信号とロウ (以下、 L と示す) レベルの信号を繰り返す信号であり、反転クロック信号 (CKB) は、クロック信号の H レベルと L レベルが反転した信号である。

20

【 0 0 4 8 】

期間 T_1 において、第 1 のスタートパルス信号 ($SP1$) が H レベルに上昇し、 H レベルの信号が第 1 のフリップフロップ回路 (F_1) の第 1 の入力端子に入力される。

【 0 0 4 9 】

期間 T_2 において、第 2 のスタートパルス信号 ($SP2$) が H レベルに上昇し、 H レベルの信号が第 2 のフリップフロップ回路 (F_2) の第 1 の入力端子に入力される。また、第 1 のフリップフロップ回路 (F_1) から H レベルの信号が出力される。なお、第 1 のフリップフロップ回路 (F_1) から出力された H レベルの信号は、第 1 のゲート線 1 0 5₁ を介して、画素部 1 0 1 に配列された 1 行目の各画素 1 0 7₁₁ ~ 1 0 7_{1m} に入力される。これにより、1 行目の各画素 1 0 7₁₁ ~ 1 0 7_{1m} とソースドライバ 1 0 2 が電氣的に接続し、ソースドライバ 1 0 2 から 1 行目に配列された各画素 1 0 7₁₁ ~ 1 0 7_{1m} へ映像信号が入力される。また、第 1 の転送信号生成回路 (T_1) の第 1 の入力端子にも第 1 のフリップフロップ回路 (F_1) から出力された H レベルの信号が入力される。

30

【 0 0 5 0 】

期間 T_3 において、第 2 のフリップフロップ回路 (F_2) から H レベルの信号が出力される。前述の第 1 のフリップフロップ回路 (F_1) の出力信号が H レベルの時と同様に、第 2 のフリップフロップ回路 (F_2) から出力された H レベルの信号は、第 2 のゲート線 1 0 5₂ を介して、画素部 1 0 1 に配列された 2 行目の各画素 1 0 7₂₁ ~ 1 0 7_{2m} に入力される。これにより、2 行目の各画素 1 0 7₂₁ ~ 1 0 7_{2m} とソースドライバ 1 0 2 が電氣的に接続し、ソースドライバ 1 0 2 から 2 行目に配列された各画素 1 0 7₂₁ ~ 1 0 7_{2m} へ映像信号が入力される。また、第 1 の転送信号生成回路 (T_1) から H レベルの信号が出力され、第 3 のフリップフロップ回路 (F_3) の第 1 の入力端子に入力される。

40

【 0 0 5 1 】

期間 T_4 以降においては前述の説明の動作の繰り返しである。つまり、第 3 のフリップフロップ回路 (F_3) 以降のフリップフロップ回路から順次 H レベルの信号が出力され、

50

それに伴い、配列された複数の画素への映像信号の入力が行毎に行われる。

【 0 0 5 2 】

本実施の形態で述べた表示装置は、第 1 及び第 2 のゲートドライバを有するアクティブマトリクス型の表示装置である。また、第 1 及び第 2 のゲートドライバは、それぞれ複数のフリップフロップ回路と、複数の転送信号生成回路とを有する。フリップフロップ回路と転送信号生成回路は共に、第 1 の入力端子に入力された信号をクロック信号の $1/2$ 周期遅らせて出力する回路である。また、転送信号生成回路の出力端子は、後段のフリップフロップ回路の第 1 の入力端子に直結される。そのため、転送信号生成回路からフリップフロップ回路へ入力される信号の遅延若しくは鈍りを低減することができる。

【 0 0 5 3 】

なお、本実施の形態では、1つのソースドライバと、2つのゲートドライバとを有する表示装置の例について示したが、本発明の実施の形態はこの構成に限定されない。例えば、表示装置が2つのゲートドライバのみを有し、外部から映像信号が入力される構成、2つのソースドライバと2つのゲートドライバを有し、映像信号が2つのソースドライバから入力される構成、又は各画素が2本のゲート線を介してゲートドライバと電氣的に接続された構成なども本発明の一態様である。

【 0 0 5 4 】

(実施の形態 2)

本実施の形態では、実施の形態 1 に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の具体例について図 4 及び図 5 を用いて説明する。具体的には、トランジスタを用いてフリップフロップ回路及び転送信号生成回路を構成する例について示す。なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件等によって替わるため、いずれがソース端子又はドレイン端子であるかを特定することが困難である。そこで、以下においては、ソース端子及びドレイン端子の一方を第 1 端子、ソース端子及びドレイン端子の他方を第 2 端子と表記し、区別することとする。

【 0 0 5 5 】

< 回路構成例 >

図 4 は、実施の形態 1 に示した第 1 のゲートドライバ 103A が有する第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) に適用可能な回路の一例を示す図である。なお、本実施の形態で示す第 k のフリップフロップ回路 (F_k) は、第 1 のトランジスタ 401 乃至第 4 のトランジスタ 404 を有し、第 k の転送信号生成回路 (T_k) は、第 5 のトランジスタ 405 乃至第 8 のトランジスタ 408 を有する。また、本実施の形態では、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) として第 k の転送信号生成回路の出力信号 ($T_k OUT$) を用い、第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) として第 $k+2$ のフリップフロップ回路の出力信号 ($F_{k+2} OUT$) を用いる。

【 0 0 5 6 】

第 1 のトランジスタ 401 は、ゲート端子及び第 1 端子が第 $k-2$ の転送信号生成回路 (図示しない) の出力端子に電氣的に接続される。

【 0 0 5 7 】

第 2 のトランジスタ 402 は、ゲート端子が第 k の転送信号生成回路 (T_k) の出力端子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が第 1 のトランジスタ 401 の第 2 端子に電氣的に接続される。

【 0 0 5 8 】

第 3 のトランジスタ 403 は、ゲート端子が第 1 のトランジスタ 401 の第 2 端子及び第 2 のトランジスタ 402 の第 2 端子に電氣的に接続され、第 1 端子がクロック信号 (CK) 線に電氣的に接続され、第 2 端子が第 k の転送信号生成回路 (T_k) の第 1 の入力端子に電氣的に接続される。

【 0 0 5 9 】

第 4 のトランジスタ 404 は、ゲート端子が第 k の転送信号生成回路 (T_k) の出力端

10

20

30

40

50

子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が第 k の転送信号生成回路 (T_k) の第 1 の入力端子及び第 3 のトランジスタ 403 の第 2 端子に電氣的に接続される。

【0060】

第 5 のトランジスタ 405 は、ゲート端子及び第 1 端子が第 k のフリップフロップ回路 (F_k) の出力端子に電氣的に接続される。

【0061】

第 6 のトランジスタ 406 は、ゲート端子が第 k + 2 のフリップフロップ回路 (図示しない) の出力端子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が第 5 のトランジスタ 405 の第 2 端子に電氣的に接続される。

10

【0062】

第 7 のトランジスタ 407 は、ゲート端子が第 5 のトランジスタ 405 の第 2 端子及び第 6 のトランジスタ 406 の第 2 端子に電氣的に接続され、第 1 端子が反転クロック信号 (CKB) 線に電氣的に接続され、第 2 端子が第 k のフリップフロップ回路 (F_k) の第 3 の入力端子及び第 k + 2 のフリップフロップ回路 (図示しない) の第 1 の入力端子に電氣的に接続される。

【0063】

第 8 のトランジスタ 408 は、ゲート端子が第 k + 2 のフリップフロップ回路 (図示しない) の出力端子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が、第 k のフリップフロップ回路 (F_k) の第 3 の入力端子、第 k + 2 のフリップフロップ回路 (図示しない) の第 1 の入力端子、及び第 7 のトランジスタ 407 の第 2 端子に電氣的に接続される。

20

【0064】

図 4 に示したように第 k のフリップフロップ回路 (F_k) と第 k の転送信号生成回路 (T_k) は、同一構成の回路を適用する事ができる。ただし、回路を設計する際には以下の点に留意することが好ましい。

【0065】

第 k のフリップフロップ回路 (F_k) は、第 k のゲート線を駆動する回路であり、第 k の転送信号生成回路 (T_k) は、第 k + 2 のフリップフロップ回路を駆動する回路である。第 k のゲート線には、上述したように様々な寄生抵抗及び寄生容量が存在する。そのため、第 k のフリップフロップ回路 (F_k) の負荷は、第 k の転送信号生成回路 (T_k) の負荷よりも大きくなる。つまり、上述の回路を設計する際には、第 1 のトランジスタ 401 の電流駆動能力が、第 5 のトランジスタ 405 の電流駆動能力よりも高いことが好ましい。例えば、第 1 のトランジスタ 401 のチャネル幅を第 5 のトランジスタ 405 のチャネル幅よりも大きくすればよい。同じ理由により、第 2 のトランジスタ 402 の電流駆動能力が第 6 のトランジスタ 406 の電流駆動能力よりも高いこと、第 3 のトランジスタ 403 の電流駆動能力が第 7 のトランジスタ 407 の電流駆動能力よりも高いこと、第 4 のトランジスタ 404 の電流駆動能力が第 8 のトランジスタ 408 の電流駆動能力よりも高いことが好ましい。例えば、電流駆動能力は、チャネル長に対するチャネル幅の比 (チャネル幅 / チャネル長 (W / L)) を大きくするなどによって、向上させることが可能である。

30

40

【0066】

また、第 k のフリップフロップ回路 (F_k) が有する第 1 のトランジスタ 401 ~ 第 4 のトランジスタ 404 の中でも、直接的に第 k のゲート線の駆動に関与する第 3 のトランジスタ 403 の電流駆動能力が最も高いことが好ましい。同様に、第 k の転送信号生成回路 (T_k) が有する第 5 のトランジスタ 405 ~ 第 8 のトランジスタ 408 の中でも、直接的に第 k + 2 のフリップフロップ回路の駆動に関与する第 7 のトランジスタ 407 の電流駆動能力が最も高いことが好ましい。

【0067】

また、第 1 のゲートドライバ 103A が有する第 1 のフリップフロップ回路 (F₁) 及

50

び第1の転送信号生成回路(T_1)として図4に示した回路構成を適用することができる。ただし、第1のフリップフロップ回路(F_1)においては、第1のトランジスタ401のゲート端子及び第1端子が第1のスタートパルス信号($SP1$)線に電氣的に接続される点が図4の構成とは異なる。

【0068】

また、第2のゲートドライバ103Bが有する第 $k+1$ のフリップフロップ回路(F_{k+1})及び第 $k+1$ の転送信号生成回路(T_{k+1})も、図4に示した回路構成を適用することができる。ただし、第 $k+1$ のフリップフロップ回路(F_{k+1})及び第 $k+1$ の転送信号生成回路(T_{k+1})においては、第3のトランジスタ403の第1端子が反転クロック信号(CKB)線に電氣的に接続され、第7のトランジスタ407の第1端子がクロック信号(CK)線に電氣的に接続される点が図4の構成とは異なる。

10

【0069】

また、第2のゲートドライバ103Bが有する第2のフリップフロップ回路(F_2)及び第2の転送信号生成回路(T_2)も、図4に示した回路構成を適用することができる。ただし、第2のフリップフロップ回路(F_2)及び第2の転送信号生成回路(T_2)においては、第1のトランジスタ401のゲート端子及び第1端子が第2のスタートパルス信号($SP2$)線に電氣的に接続される点、並びに第3のトランジスタ403の第1端子が反転クロック信号(CKB)線に電氣的に接続され、第7のトランジスタ407の第1端子がクロック信号(CK)線に電氣的に接続される点が図4の構成とは異なる。

【0070】

20

なお、本実施の形態では、第 k の転送信号生成回路用ストップパルス信号($STP(T_k)$)として第 $k+2$ のフリップフロップ回路の出力信号($F_{k+2}OUT$)を用いている。そのため、 n 行に配列された複数の画素に対し、第1のゲートドライバ103Aには、第 $n+1$ のフリップフロップ回路がダミー回路として設けられ、第2のゲートドライバ103Bには、第 $n+2$ のフリップフロップ回路がダミー回路として設けられる必要がある。なお、当該ダミー回路として、転送信号生成回路用ストップパルス信号の供給のみを担い且つゲート線の駆動を担わないフリップフロップ回路を適用することができる。また、当該ダミー回路と供に表示に関与しない配線(ダミーのゲート線)を設けることで、当該ダミー回路として、転送信号生成回路用ストップパルス信号の供給及び当該配線の駆動を担うフリップフロップ回路を適用することもできる。

30

【0071】

<回路動作例>

図5は、図4に示した第 k のフリップフロップ回路(F_k)及び第 k の転送信号生成回路(T_k)の入力信号及び出力信号のタイミングチャートを示す図である。以下に、第 k のフリップフロップ回路(F_k)及び第 k の転送信号生成回路(T_k)の動作について説明する。

【0072】

期間 t_1 において、第 $k-2$ の転送信号生成回路の出力信号($T_{k-2}OUT$)がHレベルに上昇する。これにより、ダイオード接続された第1のトランジスタ401がオンし、第3のトランジスタ403のゲート端子の電位がHレベルまで上昇する。そのため、期間 t_1 におけるクロック信号(CK)であるLレベルの信号が第 k のフリップフロップ回路の出力信号(F_kOUT)として出力される。

40

【0073】

期間 t_2 において、第 $k-2$ の転送信号生成回路の出力信号($T_{k-2}OUT$)がLレベルに低下すると共にクロック信号(CK)がHレベルに上昇する。これにより、ダイオード接続された第1のトランジスタ401がオフし、浮遊状態となった第3のトランジスタ403のゲート端子の電位が、第3のトランジスタ403の第1端子に入力されたHレベルの信号によって持ち上げられ(ブートストラップ動作)、さらに上昇する。また、第3のトランジスタ403はオン状態を維持し、Hレベルの信号が第 k のフリップフロップ回路(F_k)の出力信号(F_kOUT)として出力される。このHレベルの信号は、第5

50

のトランジスタ 405 のゲート端子及び第 1 端子へ入力される。これにより、ダイオード接続された第 5 のトランジスタ 405 がオンし、第 7 のトランジスタ 407 のゲート端子の電位が H レベルまで上昇する。そのため、期間 t_2 における反転クロック信号 (CKB) である L レベルの信号が第 k の転送信号生成回路の出力信号 ($T_k \text{ OUT}$) として出力される。

【0074】

期間 t_3 において、クロック信号 (CK) が L レベルに低下すると共に反転クロック信号 (CKB) が H レベルに上昇する。これにより、ダイオード接続された第 5 のトランジスタ 405 がオフし、浮遊状態となった第 7 のトランジスタ 407 のゲート端子の電位が、第 7 のトランジスタ 407 の第 1 端子に入力された H レベルの信号によって持ち上げられ (ブートストラップ動作)、さらに上昇する。また、第 7 のトランジスタ 407 はオン状態を維持し、H レベルの信号が第 k の転送信号生成回路 (T_k) の出力信号 ($T_k \text{ OUT}$) として出力される。この H レベルの信号は、第 2 のトランジスタ 402 及び第 4 のトランジスタ 404 のゲート端子へ入力される。これにより、第 2 のトランジスタ 402 がオンし、第 3 のトランジスタ 403 のゲート端子の電位が L レベルに低下する。そのため、第 3 のトランジスタ 403 がオフする。また、第 4 のトランジスタ 404 もオンするため、L レベルの信号が第 k のフリップフロップ回路 (F_k) の出力信号 ($F_k \text{ OUT}$) として出力される。

【0075】

期間 t_4 において、第 $k+2$ のフリップフロップ回路の出力信号 ($F_{k+2} \text{ OUT}$) が H レベルに上昇する。これにより、第 6 のトランジスタ 406 がオンし、第 7 のトランジスタ 407 のゲート端子の電位が L レベルに低下する。そのため、第 7 のトランジスタ 407 がオフする。また、第 8 のトランジスタ 408 もオンするため、L レベルの信号が第 k の転送信号生成回路 (T_k) の出力信号 ($T_k \text{ OUT}$) として出力される。

【0076】

なお、第 1 のフリップフロップ回路及び第 1 の転送信号生成回路、第 $k+1$ のフリップフロップ回路及び第 $k+1$ の転送信号生成回路、並びに第 2 のフリップフロップ回路及び第 2 の転送信号生成回路の回路動作は、上述した第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) と同じである。

【0077】

<変形例>

本実施の形態では、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) 及び第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) として、それぞれ第 k の転送信号生成回路 (T_k) の出力信号及び第 $k+2$ のフリップフロップ回路 (F_{k+2}) の出力信号を適用したが、本実施の形態の構成は、当該構成に限定されない。

【0078】

例えば、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) 及び第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) として、それぞれ第 $k+1$ のフリップフロップ回路 (F_{k+1}) の出力信号及び第 $k+1$ の転送信号生成回路 (T_{k+1}) の出力信号を適用することが可能である。この場合、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) 及び第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) が上述した構成と比較して遅延又は鈍った信号となるが、当該期間における第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) の出力信号は L レベルとなるため、ストップパルス信号 (STP) の遅延及び鈍りが問題になることはない。

【0079】

(実施の形態 3)

本実施の形態では、実施の形態 1 に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の実施の形態 2 とは異なる具体例について図 6 及び図 7 を用いて説明する。

【 0 0 8 0 】

< 回路構成例 >

図 6 は、実施の形態 1 に示した第 1 のゲートドライバ 1 0 3 A が有する第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) に適用可能な回路の一例を示す図である。本実施の形態で示す第 k のフリップフロップ回路 (F_k) は、第 1 のトランジスタ 6 0 1 乃至第 5 のトランジスタ 6 0 5 と、インバータ回路 6 0 0 とを有し、第 k の転送信号生成回路 (T_k) は、第 6 のトランジスタ 6 0 6 乃至第 8 のトランジスタ 6 0 8 を有する。なお、図 6 に示す回路は、図 4 に示した第 k のフリップフロップ回路 (F_k) にインバータ回路 6 0 0 と、第 5 のトランジスタ 6 0 5 とを付与し、且つ第 k の転送信号生成回路 (T_k) における第 8 のトランジスタ 4 0 8 を削除した回路であると言い換えることができる。

10

【 0 0 8 1 】

第 1 のトランジスタ 6 0 1、第 2 のトランジスタ 6 0 2、及び第 3 のトランジスタ 6 0 3 の電氣的な接続関係は、図 4 に示した回路と同一であるため、実施の形態 2 の説明を援用することとする。

【 0 0 8 2 】

インバータ回路 6 0 0 は、入力端子が第 1 のトランジスタ 6 0 1 の第 2 端子、第 2 のトランジスタ 6 0 2 の第 2 端子、及び第 3 のトランジスタ 6 0 3 のゲート端子に電氣的に接続される。

【 0 0 8 3 】

第 4 のトランジスタ 6 0 4 は、ゲート端子がインバータ回路 6 0 0 の出力端子に電氣的に接続され、第 1 端子が接地電位 (V_{SS}) 線に電氣的に接続され、第 2 端子が第 3 のトランジスタ 6 0 3 の第 2 端子及び第 k の転送信号生成回路 (T_k) の第 1 の入力端子に電氣的に接続される。

20

【 0 0 8 4 】

第 5 のトランジスタ 6 0 5 は、ゲート端子がインバータ回路 6 0 0 の出力端子に電氣的に接続され、第 1 端子が接地電位 (V_{SS}) 線に電氣的に接続され、第 2 端子が第 1 のトランジスタ 6 0 1 の第 2 端子、第 2 のトランジスタ 6 0 2 の第 2 端子、第 3 のトランジスタ 6 0 3 のゲート端子、及びインバータ回路 6 0 0 の入力端子に電氣的に接続される。

【 0 0 8 5 】

図 6 に示した第 k の転送信号生成回路 (T_k) は、図 4 に示した第 k の転送信号生成回路 (T_k) から第 8 のトランジスタ 4 0 8 を削除した回路であり、その他のトランジスタの電氣的な接続関係は、図 4 に示した回路と同一であるため、実施の形態 2 の説明を援用することとする。

30

【 0 0 8 6 】

ただし、図 6 に示した回路を設計する際には以下のように設計する必要がある。

【 0 0 8 7 】

第 k のフリップフロップ回路 (F_k) 内 (ダイオード接続された第 1 のトランジスタ 6 0 1) に H レベルの信号が入力された際に、インバータ回路 6 0 0 の入力端子に H レベルの信号が確実に入力されるよう設計される必要がある。より具体的には、第 5 のトランジスタ 6 0 5 の電流駆動能力よりも第 1 のトランジスタ 6 0 1 の電流駆動能力を高くする必要がある。例えば、第 1 のトランジスタ 6 0 1 のチャネル幅を第 5 のトランジスタ 6 0 5 のチャネル幅よりも大きくする必要がある。

40

【 0 0 8 8 】

また、図 5 に示した期間 t_4 において、第 k の転送信号生成回路の出力信号 ($T_k O U T$) が L レベルとなるように設計する必要がある。より具体的には、第 7 のトランジスタ 6 0 7 の電流駆動能力よりも第 8 のトランジスタ 6 0 8 の電流駆動能力を高くする必要がある。これにより、第 7 のトランジスタ 6 0 7 のゲート端子に H レベルの信号が入力されることにより、第 7 のトランジスタ 6 0 7 がオンし、接地電位 (V_{SS}) が第 8 のトランジスタ 6 0 8 のゲート端子に入力され、第 8 のトランジスタ 6 0 8 がオフするという動作

50

が行われる前に、期間 t_4 における反転クロック信号 (CKB) である L レベルにまで第 k の転送信号生成回路の出力信号 ($T_k \text{ OUT}$) を低下させることができる。

【0089】

また、図 6 に示した回路を設計する際にも実施の形態 2 で述べた点について留意することが好ましい。

【0090】

すなわち、第 1 のトランジスタ 601 の電流駆動能力が、第 6 のトランジスタ 606 の電流駆動能力よりも高いこと、第 2 のトランジスタ 602 の電流駆動能力が第 7 のトランジスタ 607 の電流駆動能力よりも高いこと、第 3 のトランジスタ 603 の電流駆動能力が第 8 のトランジスタ 608 の電流駆動能力よりも高いことが好ましい。

10

【0091】

また、第 k のフリップフロップ回路 (F_k) が有する第 1 のトランジスタ 601 ~ 第 5 のトランジスタ 605 の中でも第 3 のトランジスタ 603 の電流駆動能力が最も高いこと、第 k の転送信号生成回路 (T_k) が有する第 6 のトランジスタ 606 ~ 第 8 のトランジスタ 608 の中でも、第 8 のトランジスタ 608 の電流駆動能力が最も高いことが好ましい。

【0092】

なお、図 6 には第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) についてのみ示すが、第 $k+1$ のフリップフロップ回路及び第 $k+1$ の転送信号生成回路などにも図 6 の回路は適用可能である。ただし、実施の形態 2 で述べたように一部の端子の電氣的な接続関係は異なる。具体的な接続関係の相違は、実施の形態 2 の説明を援用することとする。

20

【0093】

図 7 (A)、(B) は、図 6 に示したインバータ回路 600 に適用可能な回路の具体例を示す図である。なお、図 7 (A)、(B) において、「IN」と付記された配線が入力配線であり、「OUT」と付記された配線が出力配線である。

【0094】

図 7 (A) に示したインバータ回路 600 A は、ダイオード接続されたトランジスタ 701 A と、トランジスタ 702 A とによって構成される。

【0095】

トランジスタ 701 A のゲート端子及び第 1 端子は電源電位 (VDD) 線に電氣的に接続され、第 2 端子はインバータ回路 600 A の出力端子に電氣的に接続される。

30

【0096】

トランジスタ 702 A のゲート端子はインバータ回路 600 A の入力端子に電氣的に接続され、第 1 端子は接地電位 (VSS) 線に電氣的に接続され、第 2 端子はインバータ回路 600 A の出力端子及びトランジスタ 701 A の第 2 端子に電氣的に接続される。

【0097】

図 7 (A) に示したインバータ回路 600 A は、2 つのトランジスタ 701 A、702 A によって構成されるため、回路面積の増大を最小限に留めることができる。

【0098】

ただし、図 6 におけるインバータ回路 600 として図 7 (A) に示したインバータ回路 600 A を適用する場合、トランジスタ 702 A がオン時において、出力信号が L レベルとなるよう設計する必要がある。より具体的には、トランジスタ 702 A の電流駆動能力をトランジスタ 701 A の電流駆動能力よりも高くすることが必要である。例えば、トランジスタ 702 A のチャネル長をトランジスタ 701 A のチャネル長よりも小さくする、又はトランジスタ 702 A のチャネル幅をトランジスタ 701 A のチャネル幅よりも大きくする必要がある。

40

【0099】

図 7 (B) に示したインバータ回路 600 B は、ダイオード接続されたトランジスタ 701 B と、トランジスタ 702 B、703 B、704 B とによって構成される。

50

【 0 1 0 0 】

トランジスタ 7 0 1 B のゲート端子及び第 1 端子は電源電位 (V D D) 線に電氣的に接続される。

【 0 1 0 1 】

トランジスタ 7 0 2 B のゲート端子はインバータ回路 6 0 0 B の入力端子に電氣的に接続され、第 1 端子は接地電位 (V S S) 線に電氣的に接続され、第 2 端子はトランジスタ 7 0 1 B の第 2 端子に電氣的に接続される。

【 0 1 0 2 】

トランジスタ 7 0 3 B のゲート端子はトランジスタ 7 0 1 B の第 2 端子及びトランジスタ 7 0 2 B の第 2 端子に電氣的に接続され、第 1 端子は電源電位 (V D D) 線に電氣的に接続され、第 2 端子はインバータ回路 6 0 0 B の出力端子に電氣的に接続される。

10

【 0 1 0 3 】

トランジスタ 7 0 4 B のゲート端子はインバータ回路 6 0 0 B の入力端子に電氣的に接続され、第 1 端子は接地電位 (V S S) 線に電氣的に接続され、第 2 端子はインバータ回路 6 0 0 B の出力端子及びトランジスタ 7 0 3 B の第 2 端子に電氣的に接続される。

【 0 1 0 4 】

図 7 (B) に示したインバータ回路 6 0 0 B は、ダイオード接続されたトランジスタ 7 0 1 B がインバータ回路 6 0 0 B の出力端子と直結しない。そのため、出力信号が、電源電位 (V D D) から低下、又は接地電位 (V S S) から増加することを抑制することができる。

20

【 0 1 0 5 】

ただし、図 6 におけるインバータ回路 6 0 0 として図 7 (B) に示したインバータ回路 6 0 0 B を適用する場合、トランジスタ 7 0 2 B がオン時において、トランジスタ 7 0 3 B がオフするよう設計する必要がある。より具体的には、トランジスタ 7 0 2 B の電流駆動能力をトランジスタ 7 0 1 B の電流駆動能力よりも高くすることが必要である。例えば、トランジスタ 7 0 2 B のチャネル長をトランジスタ 7 0 1 B のチャネル長よりも小さくする、又はトランジスタ 7 0 2 B のチャネル幅をトランジスタ 7 0 1 B のチャネル幅よりも大きくする必要がある。

【 0 1 0 6 】

< 実施の形態 2 に示した回路との相違 >

30

図 6 に示した第 k のフリップフロップ回路 (F_k) は、インバータ回路 6 0 0 と、ゲート端子がインバータ回路 6 0 0 の出力端子に電氣的に接続され、第 1 端子が接地電位 (V S S) 線に電氣的に接続され、第 2 端子がインバータ回路 6 0 0 の入力端子に電氣的に接続された第 5 のトランジスタ 6 0 5 とを有する。このように、インバータ回路 6 0 0 と電氣的に接続された第 5 のトランジスタ 6 0 5 は、一度オンすると常にオンし続けることになる。第 5 のトランジスタ 6 0 5 がオン状態にあると、第 3 のトランジスタ 6 0 3 のゲート端子の電位が接地電位 (V S S) に保たれることになる。そのため、第 3 のトランジスタ 6 0 3 のゲート端子にノイズが侵入した場合であっても、第 3 のトランジスタ 6 0 3 がオンすることがない。つまり、表示装置の画像若しくは映像に不良をきたすことなく、表示装置の性能を向上させることができる。

40

【 0 1 0 7 】

図 6 に示した第 k の転送信号生成回路 (T_k) は、3 つのトランジスタ 6 0 6 ~ 6 0 8 によって構成されるため、回路面積を低減させることが可能である。

【 0 1 0 8 】

< 変形例 >

本実施の形態では、フリップフロップ回路が 5 つのトランジスタ 6 0 1 ~ 6 0 5 及びインバータ回路 6 0 0 で構成され、転送信号生成回路が 3 つのトランジスタ 6 0 6 ~ 6 0 8 で構成される例について示したが、実施の形態は、当該構成に限定されない。例えば、第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) が共に、図 6 に示した第 k のフリップフロップ回路 (F_k) 又は第 k の転送信号生成回路 (T_k) と同一

50

の構成であってもよい。また、実施の形態 2 (図 4) に示した回路と、本実施の形態 (図 6) に示した回路とを組み合わせるフリップフロップ回路及び転送信号生成回路を構成してもよい。

【0109】

また、本実施の形態では、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) 及び第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) として、それぞれ第 k の転送信号生成回路 (T_k) の出力信号及び第 $k+2$ のフリップフロップ回路 (F_{k+2}) の出力信号を適用したが本実施の形態の構成は、当該構成に限定されない。

【0110】

(実施の形態 4)

本実施の形態では、実施の形態 1 に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の実施の形態 2 及び 3 とは異なる具体例について図 8 及び図 9 を用いて説明する。

【0111】

<回路構成例>

図 8 は、実施の形態 1 に示した第 1 のゲートドライバ 103A が有する第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) に適用可能な回路の一例を示す図である。本実施の形態で示す第 k のフリップフロップ回路 (F_k) は、第 1 のトランジスタ 801 乃至第 5 のトランジスタ 805 と、制御回路 800 とを有し、第 k の転送信号生成回路 (T_k) は、第 6 のトランジスタ 806 乃至第 9 のトランジスタ 809 を有する。なお、図 8 に示す回路は、図 4 に示した回路に制御回路 800 及び第 5 のトランジスタ 805 を付与し、且つ第 6 のトランジスタ 806 (図 4 における第 5 のトランジスタ 405 に相当) の第 1 端子がゲート端子ではなく、電源電位 (VDD) 線に電氣的に接続された回路であると言い換えることができる。

【0112】

第 1 のトランジスタ 801、第 2 のトランジスタ 802、及び第 3 のトランジスタ 803 の電氣的な接続関係は、図 4 及び図 6 に示した回路と同一であるため、実施の形態 2 の説明を援用することとする。

【0113】

制御回路 800 は、第 1 の入力端子が第 1 のトランジスタ 801 の第 2 端子、第 2 のトランジスタ 802 の第 2 端子、及び第 3 のトランジスタ 803 のゲート端子に電氣的に接続され、第 2 の入力端子がクロック信号 (CK) 線に電氣的に接続される。

【0114】

第 4 のトランジスタ 804 は、ゲート端子が制御回路 800 の出力端子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が第 3 のトランジスタ 803 の第 2 端子及び第 k の転送信号生成回路 (T_k) の第 1 の入力端子に電氣的に接続される。

【0115】

第 5 のトランジスタ 805 は、ゲート端子が制御回路 800 の出力端子に電氣的に接続され、第 1 端子が接地電位 (VSS) 線に電氣的に接続され、第 2 端子が第 1 のトランジスタ 801 の第 2 端子、第 2 のトランジスタ 802 の第 2 端子、第 3 のトランジスタ 803 のゲート端子、及び制御回路 800 の第 1 の入力端子に電氣的に接続される。

【0116】

第 6 のトランジスタ 806 は、ゲート端子が第 k のフリップフロップ回路 (F_k) の出力端子に電氣的に接続され、第 1 端子が電源電位 (VDD) 線に電氣的に接続される。

【0117】

第 7 のトランジスタ 807、第 8 のトランジスタ 808、及び第 9 のトランジスタ 809 の電氣的な接続関係は、図 6 に示した第 6 のトランジスタ 606、第 7 のトランジスタ 607、及び第 8 のトランジスタ 608 と同一であるため、実施の形態 2 の説明を援用す

10

20

30

40

50

ることとする。

【 0 1 1 8 】

ただし、図 8 に示した回路を設計する際には以下のように設計する必要がある。

【 0 1 1 9 】

第 k のフリップフロップ回路 (F_k) 内 (ダイオード接続された第 1 のトランジスタ 801) に H レベルの信号が入力された際に、制御回路 800 の入力端子に H レベルの信号が確実に入力されるよう設計される必要がある。より具体的には、第 5 のトランジスタ 805 の電流駆動能力よりも第 1 のトランジスタ 801 の電流駆動能力を高くする必要がある。例えば、第 1 のトランジスタ 801 のチャネル幅を第 5 のトランジスタ 805 のチャネル幅よりも大きくする必要がある。

10

【 0 1 2 0 】

また、図 8 に示した回路を設計する際にも実施の形態 2 で述べた点について留意することが好ましい。

【 0 1 2 1 】

すなわち、第 1 のトランジスタ 801 の電流駆動能力が、第 6 のトランジスタ 806 の電流駆動能力よりも高いこと、第 2 のトランジスタ 802 の電流駆動能力が第 7 のトランジスタ 807 の電流駆動能力よりも高いこと、第 3 のトランジスタ 803 の電流駆動能力が第 8 のトランジスタ 808 の電流駆動能力よりも高いこと、第 4 のトランジスタ 804 の電流駆動能力が第 9 のトランジスタ 809 の電流駆動能力よりも高いことが好ましい。

【 0 1 2 2 】

20

また、第 k のフリップフロップ回路 (F_k) が有する第 1 のトランジスタ 801 ~ 第 5 のトランジスタ 805 の中でも第 3 のトランジスタ 803 の電流駆動能力が最も高いこと、第 k の転送信号生成回路 (T_k) が有する第 6 のトランジスタ 806 ~ 第 9 のトランジスタ 809 の中でも、第 8 のトランジスタ 808 の電流駆動能力が最も高いことが好ましい。

【 0 1 2 3 】

なお、図 8 には第 k のフリップフロップ回路 (F_k) 及び第 k の転送信号生成回路 (T_k) についてのみ示すが、第 $k+1$ のフリップフロップ回路 (F_{k+1}) 及び第 $k+1$ の転送信号生成回路 (T_{k+1}) などにも図 8 の回路は適用可能である。ただし、実施の形態 2 で述べたように一部の端子の電氣的な接続関係は異なる。具体的な接続関係の相違は

30

【 0 1 2 4 】

図 9 (A)、(B) は、図 8 に示した制御回路 800 に適用可能な回路の具体例を示す図である。図 9 (A)、(B) において、「IN」と付記された配線が第 1 の入力配線であり、「CK」と付記された配線がクロック信号 (CK) 線に電氣的に接続された第 2 の入力配線であり、「OUT」と付記された配線が出力配線である。

【 0 1 2 5 】

図 9 (A) に示した制御回路 800 A は、容量素子 901 A と、トランジスタ 902 A とによって構成される。

【 0 1 2 6 】

40

容量素子 901 A の一方の端子はクロック信号 (CK) 線に電氣的に接続され、他方の端子は制御回路 800 A の出力端子に電氣的に接続される。

【 0 1 2 7 】

トランジスタ 902 A のゲート端子は制御回路 800 A の第 1 の入力端子に電氣的に接続され、第 1 端子は接地電位 (VSS) 線に電氣的に接続され、第 2 端子は制御回路 800 A の出力端子及び容量素子 901 A の他方の端子に電氣的に接続される。

【 0 1 2 8 】

図 5 に示した期間 t_3 以降において、制御回路 800 A の第 1 の入力端子には、L レベルの信号が入力され、トランジスタ 902 A がオフする。これにより、制御回路 800 A の出力信号が浮遊状態になる。そのため、制御回路 800 A の出力信号として、クロック

50

信号（ＣＫ）と同調した信号が出力される。

【０１２９】

ただし、図８における制御回路８００として図９（Ａ）に示した制御回路８００Ａを適用する場合、期間 t_2 から期間 t_3 へ変化する際に、容量素子９０１Ａの一方の端子の電位がＬレベルに低下した後に制御回路８００Ａの出力端子が浮遊状態になるように設計する必要がある。

【０１３０】

図９（Ｂ）に示した制御回路８００Ｂは、ダイオード接続されたトランジスタ９０１Ｂと、トランジスタ９０２Ｂと、トランジスタ９０３Ｂと、トランジスタ９０４Ｂとによって構成される。

10

【０１３１】

トランジスタ９０１Ｂのゲート端子及び第１端子はクロック信号（ＣＫ）線に電氣的に接続される。

【０１３２】

トランジスタ９０２Ｂのゲート端子は制御回路８００Ｂの第１の入力端子に電氣的に接続され、第１端子は接地電位（ＶＳＳ）線に電氣的に接続され、第２端子はトランジスタ９０１Ｂの第２端子に電氣的に接続される。

【０１３３】

トランジスタ９０３Ｂのゲート端子はトランジスタ９０１Ｂの第２端子及びトランジスタ９０２Ｂの第２端子に電氣的に接続され、第１端子はクロック信号（ＣＫ）線に電氣的に接続され、第２端子は制御回路８００Ｂの出力端子に電氣的に接続される。

20

【０１３４】

トランジスタ９０４Ｂのゲート端子は制御回路８００Ｂの入力端子に電氣的に接続され、第１端子は接地電位（ＶＳＳ）線に電氣的に接続され、第２端子は制御回路８００Ｂの出力端子及びトランジスタ９０３Ｂの第２端子に電氣的に接続される。

【０１３５】

ただし、図８における制御回路８００として図９（Ｂ）に示した制御回路８００Ｂを適用する場合、トランジスタ９０２Ｂがオン時において、トランジスタ９０３Ｂがオフするよう設計する必要がある。より具体的には、トランジスタ９０２Ｂの電流駆動能力をトランジスタ９０１Ｂの電流駆動能力よりも高くすることが必要である。例えば、トランジスタ９０２Ｂのチャネル長をトランジスタ９０１Ｂのチャネル長よりも小さくする、又はトランジスタ９０２Ｂのチャネル幅をトランジスタ９０１Ｂのチャネル幅よりも大きくする必要がある。

30

【０１３６】

<実施の形態２及び３に示した回路との相違>

図９（Ａ）、（Ｂ）に示した制御回路８００Ａ、８００Ｂは、クロック信号（ＣＫ）又はクロック信号（ＣＫ）に同調した信号を出力する。そのため、第３のトランジスタ８０３のゲート端子にノイズが侵入した場合であっても、第４のトランジスタ８０４及び第５のトランジスタ８０５がオンすることによって、ノイズを除去することができる。また、第４のトランジスタ８０４及び第５のトランジスタ８０５が常にオンすることがなく、第４のトランジスタ８０４及び第５のトランジスタ８０５の劣化を抑制することができる。つまり、表示装置の映像に不良をきたすことがなく、表示装置の性能及び信頼性を向上させることができる。

40

【０１３７】

<変形例>

本実施の形態では、フリップフロップ回路が５つのトランジスタ８０１～８０５及び制御回路８００で構成され、転送信号生成回路が４つのトランジスタ８０６～８０９で構成される例について示したが、実施の形態は、当該構成に限定されない。例えば、第 k のフリップフロップ回路（ F_k ）及び第 k の転送信号生成回路（ T_k ）が共に、図８に示した第 k のフリップフロップ回路（ F_k ）又は第 k の転送信号生成回路（ T_k ）と同一の構成

50

であってもよい。また、実施の形態 2 (図 4) 又は実施の形態 3 (図 6) に示した回路と、本実施の形態 (図 8) に示した回路とを組み合わせ、フリップフロップ回路及び転送信号生成回路を構成してもよい。

【0138】

また、本実施の形態では、第 k のフリップフロップ回路用ストップパルス信号 ($STP(F_k)$) 及び第 k の転送信号生成回路用ストップパルス信号 ($STP(T_k)$) として、それぞれ第 k の転送信号生成回路 (T_k) の出力信号及び第 $k+2$ のフリップフロップ回路 (F_{k+2}) の出力信号を適用したが本実施の形態の構成は、当該構成に限定されない。

【0139】

(実施の形態 5)

本実施の形態では、実施の形態 2 乃至 4 に示したフリップフロップ回路及び転送信号生成回路が有するトランジスタの具体例について説明する。

【0140】

当該トランジスタとして、様々な材料、構造のトランジスタを適用することができる。つまり、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶 (マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う) シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ (TFET) などを用いることができる。

【0141】

薄膜トランジスタを用いて表示装置を製造する場合、様々なメリットがある。まず、薄膜トランジスタは、単結晶シリコンを利用したトランジスタよりも低温で製造できるため、表示装置の製造コストの削減、又は製造装置の大型化を図ることができる。また、薄膜トランジスタは、製造温度が低いため、耐熱性の低い基板上に製造することができる。そのため、耐熱性の低い透光性を有する基板上にトランジスタを製造できる。また、薄膜トランジスタは、膜厚が薄いため、トランジスタを形成する膜の一部に光を透過させることができる。そのため、開口率を向上させることができる。

【0142】

また、当該トランジスタとして、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることも出来る。なお、当該トランジスタとして MOS型トランジスタを用いることにより、トランジスタのサイズを小さくすることができる。また、当該トランジスタとしてバイポーラトランジスタを用いることにより、大きな電流を流すことができる。そのため、回路を高速動作させることができる。なお、MOS型トランジスタとバイポーラトランジスタとを 1 つの基板上に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などが実現できる。

【0143】

なお、多結晶シリコンを製造するときに、触媒 (ニッケルなど) を用いることにより、結晶性をさらに向上させ、電気特性のよい薄膜トランジスタを製造することができる。その結果、ゲートドライバ、ソースドライバ、及び信号処理回路 (信号生成回路、ガンマ補正回路、DA変換回路など) を基板上に一体形成することができる。

【0144】

また、微結晶シリコンを製造するときに、触媒 (ニッケルなど) を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも可能である。その結果、ソースドライバの一部 (アナログスイッチなど) 及びゲートドライバを基板上に一体形成することができる。なお、レーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することができる。

【0145】

ただし、触媒 (ニッケルなど) を用いずに、多結晶シリコン又は微結晶シリコンを製造

10

20

30

40

50

することもできる。

【0146】

また、シリコンの結晶性の向上は、シリコン全体に対して行うことが望ましいが、それに限定されない。一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、ゲートドライバ及びソースドライバなどの領域にのみレーザー光を照射してもよい。その結果、回路の高速動作が必要である領域のみのシリコンの結晶性を向上させることができる。画素部は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることができる。これにより、結晶性を向上させる領域が少なく済むため、製造工程も短くすることができる。そのため、スループットが向上し、表示装置の製造コストを低減できる。

10

【0147】

また、当該トランジスタは、シリコンを用いたトランジスタに限定されない。当該トランジスタとして、シリコンゲルマニウム、ガリウムヒ素などの化合物半導体、又は酸化亜鉛、インジウム及びガリウムを含む酸化亜鉛などの酸化物半導体を用いたトランジスタを適用することもできる。また、これらの化合物半導体又は酸化物半導体の薄膜を有する薄膜トランジスタを適用することもできる。これらは、低温において製造可能であるので、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えば、プラスチック基板又はフィルム基板などに直接トランジスタを形成することができる。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャンネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体又は酸化物半導体を配線、抵抗素子、画素電極、又は透光性を有する電極などとして用いることもできる。それらは、トランジスタと同時に成膜又は形成することが可能なため、表示装置の製造コストが低減できる。

20

【0148】

また、当該トランジスタとして、有機半導体やカーボンナノチューブを有するトランジスタを用いることもできる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。このような基板を用いた表示装置は、衝撃耐性が高い。

【0149】

また、当該トランジスタの製造方法は限定されない。当該製造方法として、フォトリソグラフィ法、インクジェット法、又は印刷法等を適用することができる。なお、インクジェット法及び印刷法では、製造時にマスク（レチクル）を用いないため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いずに製造することが可能なため、材料費が安くなり、工程数を削減できる。また、必要な部分にのみ膜を付けることが可能であるため、材料が無駄にならず、表示装置の製造コストを低減できる。

30

【0150】

また、当該トランジスタとして、ゲート端子が2個以上のマルチゲート構造のトランジスタを用いることもできる。マルチゲート構造にすると、チャンネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、トランジスタのオフ電流の低減及び耐圧向上（信頼性の向上）を図ることができる。

40

【0151】

また、当該トランジスタとして、チャンネル領域の上下にゲート端子が配置されている構造のトランジスタを適用することもできる。チャンネル領域の上下にゲート端子が配置される構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。つまり、チャンネル領域が増えることになる。そのため、電流値の増加を図ることができる。さらに、チャンネル領域の上下にゲート端子を配置することにより、空乏層ができやすくなるため、S値の改善を図ることができる。

【0152】

また、当該トランジスタとして、チャンネル領域の上にゲート端子が配置されている構造

50

、チャネル領域の下にゲート端子が配置されている構造、順スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチャネル領域が直列に接続する構造などのトランジスタを適用することもできる。

【0153】

また、当該トランジスタとして、チャネル領域（もしくはその一部）にソース端子やドレイン端子が重なっている構造のトランジスタを用いることもできる。チャネル領域（もしくはその一部）にソース端子やドレイン端子が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより、動作が不安定化することを防ぐことができる。

【0154】

また、当該トランジスタとして、LDD領域を設けた構造を適用することもできる。LDD領域を設けることにより、オフ電流の低減又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。また、LDD領域を設けることにより、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。

【0155】

なお、当該トランジスタは、様々な基板を用いて形成することができる。つまり、基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、SOI基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（PET）、ポリエチレンナフタレート（PEN）、ポリエーテルサルホン（PES）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

【0156】

また、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュブラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

【0157】

（実施の形態6）

本実施の形態では、実施の形態1に示した表示装置を備えた電子機器の一例について、図11乃至図13を用いて説明する。

【0158】

図11（A）～（F）、図12（A）～（D）は、実施の形態1に示した表示装置を有する電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005（電源スイッチ、又は操作スイッチを含む）、接続端子5006、センサ5007（力、変位、位置、速度、加速度、

角速度、回転数、距離、可視光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。これらの電子機器は、表示部5001に実施の形態1に示した表示装置が組み込まれている。

【0159】

図11(A)はモバイルコンピュータを示した図であり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図11(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)を示した図であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図11(C)はプロジェクタを示した図であり、上述したものの他に、光源5033、投射レンズ5034、等を有することができる。図11(D)は携帯型遊技機を示した図であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図11(E)はテレビ受像器を示した図であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図11(F)は持ち運び型テレビ受像器を示した図であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図12(A)はディスプレイを示した図であり、上述したものの他に、支持台5018、等を有することができる。図12(B)はカメラを示した図であり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016、等を有することができる。図12(C)はコンピュータを示した図であり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。図12(D)は携帯電話機を示した図であり、上述したものの他に、アンテナ、携帯電話・移動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。

【0160】

図11(A)~(F)、図12(A)~(D)に示した電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト、画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図11(A)~(F)、図12(A)~(D)に示した電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

【0161】

次に、建造物と一体にして設けられた電子機器の一例を、図13(A)、(B)を用いて説明する。

【0162】

図13(A)は、建造物と一体にして設けられた電子機器の一例を示した図である。当該電子機器は、筐体5022、表示部5023、スピーカ5025等を備える。また、当該電子機器は、リモコン装置5024によって操作することができる。当該電子機器は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

【0163】

図13(B)は、建造物と一体にして設けられた電子機器の一例を示した図である。当

該電子機器は、表示部 5 0 2 6 を備え、浴槽 5 0 2 7 の近傍に取り付けられている。入浴者は、表示部 5 0 2 6 の視聴が可能になる。

【 0 1 6 4 】

なお、本実施の形態において、建造物として壁、浴室を例としたが、本実施の形態はこれに限定されず、様々な建造物に表示パネルを設置することができる。

【 0 1 6 5 】

次に、移動体と一体として電子機器が設けられた例を、図 1 3 (C)、(D)を用いて説明する。

【 0 1 6 6 】

図 1 3 (C)は、自動車に設けられた電子機器の一例を示した図である。当該電子機器は、表示部 5 0 2 8 を備え、自動車の車体 5 0 2 9 に取り付けられている。当該電子機器は、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、当該電子機器は、ナビゲーション機能を有していてもよい。

【 0 1 6 7 】

図 1 3 (D)は、旅客用飛行機に設けられた電子機器の一例を示した図である。より具体的には、図 1 3 (D)は、旅客用飛行機の座席上部の天井 5 0 3 0 に設けられた当該電子機器の使用時の形状について示した図である。当該電子機器は、天井 5 0 3 0 とヒンジ部 5 0 3 2 を介して一体に取り付けられており、ヒンジ部 5 0 3 2 の伸縮により乗客は表示部 5 0 3 1 の視聴が可能になる。当該電子機器は乗客が操作することで情報を表示する機能を有する。

【 0 1 6 8 】

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。

【 0 1 6 9 】

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し、当該表示部に実施の形態 1 に示した表示装置が組み込まれていることを特徴とする。

【実施例 1】

【 0 1 7 0 】

本実施例では、転送信号生成回路を備えたゲートドライバにおける信号の鈍り及び遅延の抑制効果を回路シミュレーションにより従来例と比較することで検証する。

【 0 1 7 1 】

図 1 4 に従来のゲートドライバと本明細書のゲートドライバの回路シミュレーション用のモデルを示す。図 1 4 (A)は従来のゲートドライバの構成を表す図であり、各フリップフロップ回路の出力信号を次段のフリップフロップ回路のスタートパルス信号として用いている。図 1 4 (B)は本明細書のゲートドライバの構成を表す図であり、フリップフロップ回路の間に転送信号生成回路が設けられている。

【 0 1 7 2 】

本実施例では、フリップフロップ回路及び転送信号生成回路が図 4 に示した回路によって構成される場合のフリップフロップ回路の出力信号を回路シミュレーションによって計算した。なお、計算ソフトには、P S p i c eを用いた。また、フリップフロップ回路及び転送信号生成回路を構成するトランジスタのしきい値電圧を 8 (V)、電界効果移動度を $0.5 (cm^2 / Vs)$ と仮定した。また、各ゲート線には、それぞれ 1 0 0 (p F) の寄生容量が形成されていると仮定した。さらに、クロック信号の電圧振幅を 3 0 (V) (H レベルの電位を 3 0 V、L レベルの電位を 0 V)、接地電位を 0 (V)、クロック周波数を 4 1 . 7 (k H z) (周期 : 2 4 (μs)) と仮定した。

【 0 1 7 3 】

図 1 5 に回路シミュレーションによって求めたフリップフロップ回路の出力信号を示す。図 1 5 に示すように本明細書のゲートドライバは信号の遅延及び鈍りが低減されていることが確認できた。


【符号の説明】

【 0 1 7 4 】


1 0 0	表示装置	
1 0 1	画素部	
1 0 2	ソースドライバ	
1 0 3 A	第 1 のゲートドライバ	
1 0 3 B	第 2 のゲートドライバ	
1 0 4 ₁	ソース線	
1 0 4 _n	ソース線	
1 0 5 ₁	ゲート線	10
1 0 5 ₂	ゲート線	
1 0 5 ₃	ゲート線	
1 0 5 _m	ゲート線	
1 0 6 A	フレキシブルプリント基板	
1 0 6 B	フレキシブルプリント基板	
1 0 7 _{1 1}	画素	
1 0 7 _{n m}	画素	
4 0 1	トランジスタ	
4 0 2	トランジスタ	
4 0 3	トランジスタ	20
4 0 4	トランジスタ	
4 0 5	トランジスタ	
4 0 6	トランジスタ	
4 0 7	トランジスタ	
4 0 8	トランジスタ	
6 0 0	インバータ回路	
6 0 0 A	インバータ回路	
6 0 0 B	インバータ回路	
6 0 1	トランジスタ	
6 0 2	トランジスタ	30
6 0 3	トランジスタ	
6 0 4	トランジスタ	
6 0 5	トランジスタ	
6 0 6	トランジスタ	
6 0 7	トランジスタ	
6 0 8	トランジスタ	
7 0 1 A	トランジスタ	
7 0 1 B	トランジスタ	
7 0 2 A	トランジスタ	
7 0 2 B	トランジスタ	40
7 0 3 B	トランジスタ	
7 0 4 B	トランジスタ	
8 0 0	制御回路	
8 0 0 A	制御回路	
8 0 0 B	制御回路	
8 0 1	トランジスタ	
8 0 2	トランジスタ	
8 0 3	トランジスタ	
8 0 4	トランジスタ	
8 0 5	トランジスタ	50

8 0 6	トランジスタ	
8 0 7	トランジスタ	
8 0 8	トランジスタ	
8 0 9	トランジスタ	
9 0 1 A	容量素子	
9 0 1 B	トランジスタ	
9 0 2 A	トランジスタ	
9 0 2 B	トランジスタ	
9 0 3 B	トランジスタ	
9 0 4 B	トランジスタ	10
1 0 0 1	画素部	
1 0 0 2 A	第 1 のゲートドライバ	
1 0 0 2 B	第 2 のゲートドライバ	
1 0 0 3 ₁	ゲート線	
1 0 0 3 ₂	ゲート線	
1 0 0 3 _k	ゲート線	
5 0 0 0	筐体	
5 0 0 1	表示部	
5 0 0 2	第 2 表示部	
5 0 0 3	スピーカ	20
5 0 0 4	L E D ランプ	
5 0 0 5	操作キー	
5 0 0 6	接続端子	
5 0 0 7	センサ	
5 0 0 8	マイクロフォン	
5 0 0 9	スイッチ	
5 0 1 0	赤外線ポート	
5 0 1 1	記録媒体読込部	
5 0 1 5	シャッターボタン	
5 0 1 6	受像部	30
5 0 1 8	支持台	
5 0 1 9	外部接続ポート	
5 0 2 0	ポインティングデバイス	
5 0 2 1	リーダ/ライタ	
5 0 2 2	筐体	
5 0 2 3	表示部	
5 0 2 4	リモコン装置	
5 0 2 5	スピーカ	
5 0 2 6	表示部	
5 0 2 7	浴槽	40
5 0 2 8	表示部	
5 0 2 9	車体	
5 0 3 0	天井	
5 0 3 1	表示部	
5 0 3 2	ヒンジ部	
5 0 3 3	光源	
5 0 3 4	投射レンズ	


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】




【図 6】




【図 7】


(A)




(B)




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】



【図 14】



【図 15】



フロントページの続き

(51)Int.Cl.	F I		
	G 0 9 G	3/20	6 2 2 G
	G 0 9 G	3/36	
	G 0 2 F	1/133	5 5 0

(56)参考文献 特開 2 0 0 6 - 2 4 3 5 0 (J P , A)
特開 2 0 0 6 - 3 5 1 1 6 5 (J P , A)
特開 2 0 0 8 - 1 1 2 5 5 0 (J P , A)
特開 2 0 0 0 - 3 4 7 6 2 8 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 0 0 - 3 / 3 8
G 0 2 F 1 / 1 3 3