

公告本

申請日期：89.6.16.

案號：89111849

類別：

H01L23/60

(以上各欄由本局填註)

發明專利說明書

465070

| | | |
|------------|---------------------|------------------------------|
| 一、 發明名稱 | 中 文 | 可紀錄靜電放電事件之靜電放電保護元件 |
| | 英 文 | |
| 二、 發明人 | 姓 名 (中文) | 1. 陳偉梵 |
| | 姓 名 (英文) | 1. |
| | 國 籍 | 1. 中華民國 |
| | 住、居所 | 1. 台中市北區三民路三段89巷6號 |
| 三、 申請人 | 姓 名 (名稱) (中文) | 1. 華邦電子股份有限公司 |
| | 姓 名 (名稱) (英文) | 1. Winbond Electronics Corp. |
| | 國 籍 | 1. 中華民國 |
| | 住、居所 (事務所) | 1. 新竹科學工業園區研新三路四號 |
| | 代表人 姓 名 (中文) | 1. 焦佑鈞 |
| | 代表人 姓 名 (英文) | 1. |



五、發明說明 (1)

本發明係有關於一種半導體積體電路之技術，特別是有關於一種靜電放電保護元件，其可避免內部電路遭致靜電破壞，同時記錄在積體電路之量測、安裝、及使用過程中所發生的任何靜電放電事件。

靜電放電(Electrostatic Discharge)幾乎存在於積體電路之量測、組裝、安裝、及使用過程中，而造成積體電路的損壞，間接影響到電路甚或元件的性能。因此，請參考第1圖，在半導體積體電路技術領域中，一般會在近積體電路接合墊(pad)10處設置一靜電放電保護電路(electrostatic discharge protection circuit)14，以保護內部電路(internal circuit)12，避免其遭受靜電放電破壞。

承上所述，習知之靜電放電保護電路可為二極體、側向矽控整流器(LSCR)、或低電壓觸發之矽控整流器(LVSCR)等…所組成；其操作之原理係利用靜電放電保護電路之擊發電壓低於內部電路之崩潰電壓，因此在靜電放電事件發生時，開啟導通另一放電路徑，使大量的靜電放電電流經由靜電放電保護電路釋放，而避免靜電放電應力破壞內部電路。

但是，除非靜電放電應力已對習知之靜電放電保護電路造成永久性的破壞，否則並無從知曉積體電路在量測、組裝、安裝、及使用過程中靜電放電事件發生與否。換言之，在不損壞靜電放電保護電路的前提下，習知者並無法記錄是否發生了靜電放電事件。



五、發明說明 (2)



因此，本發明之主要目的在於提供一種靜電放電保護元件，其可在保護內部電路使其免受靜電破壞之前提下，同時紀錄在量測、組裝、或使用過程間是否有靜電放電效應產生。

為了達到本發明之目的，係提供一種靜電放電保護元件，係設置於一接合墊與一電位點間，用以保護與該接合墊耦接之一內部電路；包括：一第一可抹除可編程唯讀記憶單元，以其控制閘極連接至該接合墊處，而以其源/汲極連接至一控制單元；一第二可抹除可編程唯讀記憶單元，設置於該內部電路中；以及一金氧半電晶體，以一源/汲極連接至該接合墊處，而以另一源/汲極與其閘極連接至該電位點。

其中，該金氧半電晶體係為一NMOS電晶體，並用以作為一靜電放電保護元件，其具有較內部電路之崩潰電壓為低的擊發電壓，因此當靜電放電事件發生時，能開啟導通另一放電路徑，使大量的靜電放電電流經由該金氧半電晶體釋放，而避免靜電放電應力破壞其內部電路。

同時，藉由靜電放電帶來的高電壓會對該第一可抹除可編程唯讀記憶單元之臨界電壓(threshold voltage) (或汲極電流)造成改變，因此在與一設於內部電路之第二可抹除可編程唯讀記憶單元之標準電壓(或電流)值相較之下可測得一偏移值，因而能將靜電放電事件之發生與否記錄下來。

為讓本發明之上述目的、特徵、和優點能更明顯易



五、發明說明（3）

懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

圖式之簡單說明：

第1圖係顯示習知之靜電放電保護電路設置圖示；

第2圖係顯示依據本發明之可紀錄靜電放電事件之靜電放電保護元件設置圖示；


第3圖係顯示依據本發明之可紀錄靜電放電事件之靜電放電保護元件與其他動作元件間之關係圖示；

第4A圖係顯示依據本發明之可紀錄靜電放電事件之靜電放電保護元件設置於一半導體基板上之細部構造圖示；以及

第4B圖係顯示依據本發明之另一種可紀錄靜電放電事件之靜電放電保護元件設置於一半導體基板上之細部構造圖示。

符號說明

10、20、30~接合墊；12、22~內部電路；14~靜電放電保護電路V_{ss}接地點；24、32~可紀錄靜電放電事件之靜電放電保護元件；241~靜電放電保護電路；242~靜電放電事件偵測元件；321~保護電路；322~偵測元件；33、35~類比/數位轉換單元；34~比較單元；36~標準單元；37~控制單元；38~輸入/輸出緩衝；40~矽基板；41~源/汲極；42~閘極；421~閘氧化層；422~閘電極；43~P型離子濃摻雜區；44~源/汲極；451、551~閘氧化層；452、552~浮動閘；453、553~隧穿氧化層；454、554~控制閘；A、



五、發明說明 (4)

B~路徑A、路徑B。

實施例

請參考第2圖，所示係為一可紀錄靜電放電事件之靜電放電保護元件24，設置於一接合墊20與一內部電路22間；其中，該可紀錄靜電放電事件之靜電放電保護元件24包括一靜電放電保護電路241與一靜電放電偵測元件242，其以並聯的形式共同連接至接合墊20與內部電路22間。此外，該靜電放電保護電路241之另一端更與接地點V_{ss}相連，用以排除靜電放電事件發生時所產生大量的靜電放電電流。

接下來，請參考第3圖，所示係為依據本發明之可紀錄靜電放電事件之靜電放電保護元件與其他動作元件間之關係圖示；如圖所示，該可紀錄靜電放電事件之靜電放電保護元件32係與一接合墊30相連，且該靜電放電保護元件32包括一保護電路321與一偵測元件322。當靜電放電事件發生於該接合墊30處，大量的靜電放電電流開啟導通一放電路徑，使大量的靜電放電電流經由該保護電路321釋放至該接地點V_{ss}處，以防止靜電放電電流對輸入/輸出緩衝38造成破壞。

另一方面，控制單元37係用來控制偵測元件322與用以比較偵測元件322偏移值之標準單元36之臨界電壓，使其在一穩定狀態。當靜電放電事件發生之時，大量的靜電放電電流會對偵測元件322之臨界電壓(或汲極電流)產生





五、發明說明 (5)

改變，這種改變的訊號傳至類比/數位轉換單元33，再與標準單元36的標準訊號經類比/數位轉換單元35轉換後的訊號在比較單元34中比較，由此便可測出該偵測元件322之臨界電壓(或汲極電流)改變與否，因而知悉靜電放電事件是否發生。

承接上述，請參看第4A圖與第4B圖，其為依據本發明之實施例所適用之可紀錄靜電放電事件之靜電放電保護元件32之細部構造圖示，其中，標號相同者代表相同的構造；如上所述，該保護電路321可為一NMOS電晶體，其包括一對源/汲極41，互為相隔設置於一矽基板40上，其間之矽基板40表面則為一閘極42，包括一閘氧化層421與一閘電極422。並且，該源/汲極41之一係連接至接合墊，而另一源/汲極41與閘極42則與一接地點V_{ss}相連。於該NMOS電晶體之一側則摻雜一P型離子濃摻雜區43，其並與接地點V_{ss}連接。

此外，與該接合墊相連的更包括一可抹除可編程唯讀記憶單元，包括一對源/汲極44，互為相隔設置於矽基板40中，且與控制單元連接；而其間之閘極結構可為二：如第4A圖所示者為分離式閘極(split gate)，其包括一閘氧化層451、一浮動閘452、一隧穿氧化層453、以及一控制閘454。而第4B圖中所示者則為堆疊式閘極(stack gate)，包括一閘氧化層551、一浮動閘552、一隧穿氧化層553、以及一控制閘554。

當靜電放電事件發生於接合墊時，大量的靜電放電電




五、發明說明 (6)

流遂延路徑A流至NMOS電晶體之源/汲極41處，由於另一源/汲極41與閘極接地，因而開啟導通一放電路徑，而將靜電放電電流排除。並且，靜電放電電流亦經路徑B而流至可抹除可編程唯讀記憶單元之控制閘極454、554，因此在該控制閘極454、554處產生高電壓，更由於電容耦合與電子穿隧效應的影響，使得電子由源/汲極44穿過閘氧化層451、551而注入浮動閘極452、552，因此改變了可抹除可編程唯讀記憶單元之臨界電壓(或汲極電流)。

綜上所述，本發明之可紀錄靜電放電事件之靜電放電保護元件係利用一NMOS電晶體做為一靜電放電保護元件，當靜電事件發生之時開啟導通一路徑，以排除大量的靜電放電電流，並釋放靜電放電應力而達到保護內部電路的目的；於其側並設置一崩潰電壓較該NMOS電晶體之擊發電壓要高之可抹除可編程唯讀記憶單元，以利用靜電放電發生於接合墊處之瞬間高電壓，對該可抹除可編程唯讀記憶單元進行程式化並改變其臨界電壓，於是，藉由量測其偏移量便可得知靜電事件之發生與否，因而記錄在積體電路之量測、安裝、及使用過程中所發生的任何靜電放電事件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



四、中文發明摘要 (發明之名稱：可紀錄靜電放電事件之靜電放電保護元件)

本發明係揭露了一種可紀錄靜電放電事件之靜電放電保護元件，其利用一NMOS電晶體做為一靜電放電保護元件，當靜電事件發生之時開啟導通一路徑，以排除大量的靜電放電電流，並釋放靜電放電應力而達到保護內部電路的目的；於其側並設置一崩潰電壓較該NMOS電晶體之擊發電壓要高之可抹除可編程唯讀記憶單元，以利用靜電放電發生於接合墊處之瞬間高電壓，對該可抹除可編程唯讀記憶單元進行程式化而改變其臨界電壓，於是，藉由量測其偏移量便可得知靜電事件之發生與否，因而記錄在積體電路之量測、安裝、及使用過程中所發生的任何靜電放電事件。

英文發明摘要 (發明之名稱：)



六、申請專利範圍

1. 一種可記錄靜電放電事件之靜電放電保護元件，適用於一半導體基板上，且設置於一接合墊與一電位點間，包括：

一第一對離子摻雜區，係互為相隔地設置於該半導體基板中；

一浮動閘極，係絕緣地設置於該第一對離子摻雜區間之該半導體基板表面；

一隧穿氧化層，係位於該浮動閘極表面；

一控制閘極，係位於該浮動閘極之表面，且連接於該接合墊處；

一第二對離子摻雜區，係互為相隔地設置於該半導體基板中，且以該離子摻雜區其中之一連接至該接合墊，而以該另一離子摻雜區連接至該電位點；以及

一閘極，係絕緣地設置於該第二對離子摻雜區間之表面，且與該電位點相連接。

2. 如申請專利範圍第1項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該第一對與該第二對離子摻雜區之電性係為N型或P型其中之一。

3. 如申請專利範圍第2項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該浮動閘極係透過一閘氧化層而設置於該半導體基板之表面。

4. 如申請專利範圍第3項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該閘極係透過一閘氧化層而設置於該半導體基板之表面。



六、申請專利範圍

5. 如申請專利範圍第4項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該電位點係為一接地點。

6. 如申請專利範圍第5項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該半導體基板係為一矽基板。

7. 一種可記錄靜電放電事件之靜電放電保護元件，設置於一接合墊與一電位點間，用以保護與該接合墊耦接之一內部電路；包括：

一第一可抹除可編程唯讀記憶單元，以其控制閘極連接至該接合墊處，而以其源/汲極連接至一控制單元；

一第二可抹除可編程唯讀記憶單元，設置於該內部電路中；以及

一金氧半電晶體，以一源/汲極連接至該接合墊處，而以另一源/汲極與其閘極連接至該電位點。

8. 如申請專利範圍第7項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該第一與第二可抹除可編程唯讀記憶單元係為N型通道元件。

9. 如申請專利範圍第7項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該第一與第二可抹除可編程唯讀記憶單元係為P型通道元件。

10. 如申請專利範圍第8項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該金氧半電晶體係



六、申請專利範圍


為N型。

11. 如申請專利範圍第9項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該金氧半電晶體係為P型。


12. 如申請專利範圍第10項所述之該可記錄靜電放電事件之靜電放電保護元件，其中，該金氧半電晶體之擊發電壓係較該第一可抹除可編程唯讀記憶單元之崩潰電壓為低。



465070
89111849




第 1 圖



第 2 圖

第3圖



465070

