




【特許請求の範囲】**【請求項 1】**

所定のメモリ領域から所定のデバイスへのデータのダイレクトメモリアクセス転送の制御を行うDMA制御装置であって、

外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出部と、

前記データ転送検出部により前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示部と、

を備えることを特徴とするDMA制御装置。

【請求項 2】

前記データ転送検出部は、前記外部デバイスが前記データ転送を行う前記メモリ領域の指定を受け付け、指定されたメモリ領域に対する前記データ転送を検出することを特徴とする請求項 1 に記載のDMA制御装置。

【請求項 3】

前記データ転送検出部により前記データ転送が一定期間検出されない場合に、前記DMA実行指示部は、前記データ転送が無いことを示す信号を出力することを特徴とする請求項 1 または 2 に記載のDMA制御装置。

【請求項 4】

前記データ転送検出部は、前記データ転送により転送されるデータの転送量が所定の値を超えたか否かを検出し、前記DMA実行指示部は、前記データ転送検出部により前記転送量が前記所定の値を超えたことが検出された場合に、前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載のDMA制御装置。

【請求項 5】

前記所定の値は、前記データ転送により転送されるデータを構成する各データブロックのデータサイズの値であり、前記データ転送検出部は、前記転送量が前記データサイズの値を超えたか否かを各データブロックについて検出し、前記DMA実行指示部は、各データブロックについて前記転送量が前記データサイズの値を超える度に、各データブロックに対する前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする請求項 4 に記載のDMA制御装置。

【請求項 6】

請求項 1 ~ 5 のいずれか 1 項に記載のDMA制御装置を備える画像形成装置。

【請求項 7】

所定のメモリ領域から所定のデバイスへのダイレクトメモリアクセス転送の制御を行うDMA制御方法であって、

外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出ステップと、

前記データ転送検出ステップにおいて前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示ステップと、

を含むことを特徴とするDMA制御方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、所定のメモリ領域から所定のデバイスへのダイレクトメモリアクセスの制御を行うDMA制御装置、そのDMA制御装置を備える画像形成装置、および、DMA制御方法に関する。

【背景技術】**【0002】**

従来、プリンタや複合機などの画像形成装置において、外部デバイスから入力されるデ

10

20

30

40

50

ータをメモリに一旦記憶し、該メモリに記憶したデータを、画像処理を行う処理部にDMA (Direct Memory Access) により転送することが行われている。そして、近年では、画像形成装置が取り扱うデータの量が増加し、画像処理装置における画像処理の処理速度も向上していることから、データの転送に一層の効率化が求められている。

【0003】

例えば、特許文献1には、複数のDMAコントローラのDMA転送速度をそれぞれ測定し、DMA転送速度が所定の設定値未満のDMAコントローラのDMA転送を優先させ、それ以外のDMAコントローラのDMA転送を抑制することにより、DMAのデータ転送効率を向上させるDMA転送制御装置が開示されている。

【0004】

また、特許文献2には、DMAコントローラにより管理されているアドレスカウンタを用いて、アドレスを監視しながら、前段のデータ信号処理を後段のデータ信号処理が追い越さないように追い越し禁止制御処理を行いつつ、複数のデータ信号処理を並行に行うデータ処理システムが開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2005-4563号公報

【特許文献2】特開2001-312457号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、外部デバイスから入力されるデータを、外部デバイスのホストコントローラが一旦メモリに記憶し、DMAコントローラが、画像処理を行う処理部に、メモリに記憶されたデータをDMAにより転送する場合、メモリに対するデータの記憶処理にDMAコントローラは関与しないため、DMAコントローラは、どの時点で上記転送を開始すべきかを判定することが困難である。

【0007】

DMAコントローラに上記転送を開始させるためには、ホストコントローラは、メモリに対するデータの記憶を完了した後、画像形成装置のCPU (Central Processing Unit) にデータの記憶を完了したことを通知し、その通知を受けたCPUがDMAコントローラにデータ転送を開始するように指示する処理などが必要となる。

【0008】

そのため、たとえDMAによる転送に特許文献1、あるいは、特許文献2に開示された技術を適用することとしても、ホストコントローラとCPUとの間の通信処理が必要となり、大きなオーバーヘッドが生じるので、データの転送を効率的に行うことができない。

【0009】

本発明は、上記課題に鑑み、大きなオーバーヘッドを生じさせることなく、データのDMA転送を効率的に行うことができるDMA制御装置、そのDMA制御装置を備える画像形成装置、および、DMA制御方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記課題を解決する為に、本発明の第1の技術手段は、所定のメモリ領域から所定のデバイスへのデータのダイレクトメモリアクセス転送の制御を行うDMA制御装置であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出部と、前記データ転送検出部により前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示部と、を備えることを特徴とする。

【0011】

本発明の第2の技術手段は、第1の技術手段において、前記データ転送検出部は、前記

10

20

30

40

50

外部デバイスが前記データ転送を行う前記メモリ領域の指定を受け付け、指定されたメモリ領域に対する前記データ転送を検出することを特徴とする。

【0012】

本発明の第3の技術手段は、第1または第2の技術手段において、前記データ転送検出部により前記データ転送が一定期間検出されない場合に、前記DMA実行指示部は、前記データ転送が無いことを示す信号を出力することを特徴とする。

【0013】

本発明の第4の技術手段は、第1～第3のいずれか1つの技術手段において、前記データ転送検出部は、前記データ転送により転送されるデータの転送量が所定の値を超えたか否かを検出し、前記DMA実行指示部は、前記データ転送検出部により前記転送量が前記所定の値を超えたことが検出された場合に、前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする。

10

【0014】

本発明の第5の技術手段は、第4の技術手段において、前記所定の値は、前記データ転送により転送されるデータを構成する各データブロックのデータサイズの値であり、前記データ転送検出部は、前記転送量が前記データサイズの値を超えたか否かを各データブロックについて検出し、前記DMA実行指示部は、各データブロックについて前記転送量が前記データサイズの値を超える度に、各データブロックに対する前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする。

【0015】

20

本発明の第6の技術手段は、第1～第5のいずれか1つに記載のDMA制御装置を画像形成装置が備えることを特徴とする。

【0016】

本発明の第7の技術手段は、所定のメモリ領域から所定のデバイスへのダイレクトメモリアクセス転送の制御を行うDMA制御方法であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出ステップと、前記データ転送検出ステップにおいて前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示ステップと、を含むことを特徴とする。

【発明の効果】

30

【0017】

本発明によれば、外部デバイスからメモリの所定のメモリ領域へのデータ転送を検出した場合に、ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示することとしたので、大きなオーバーヘッドを生じさせることなく、データのDMA転送を効率的に行うことができる。

【図面の簡単な説明】

【0018】

【図1】DMA制御装置を備える画像処理システムの構成の一例を示す図である。

【図2】本実施形態に係るDMA制御処理における画像データのやり取りについて説明する図である。

40

【図3】本発明に係るDMA制御処理の処理手順の一例を示すフローチャートである。

【図4】本発明に係るDMA制御処理の処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0019】

以下、本発明の実施形態について図面を参照して詳細に説明する。まず、本発明に係るDMA制御装置の構成の一例について説明する。図1は、DMA制御装置27を備える画像処理システム10の構成の一例を示す図である。この画像処理システム10は、例えば、プリンタやコピー機、FAX装置、MFP (Multi Function Peripheral) などの画像形成装置に搭載されるシステムである。

【0020】

50

図 1 に示すように、画像処理システム 10 は、コントローラボード 20、メモリ 30、外部デバイス 40 を備える。コントローラボード 20 は、画像処理を制御する制御ボードである。メモリ 30 は、複数のブロックに分割された画像データなどを記憶する D R A M (Dynamic Random Access Memory) などのメモリである。外部デバイス 40 は、画像データを複数のブロックに分割し、ブロックごとに画像データをメモリ 30 に記憶するデバイスである。

【0021】

コントローラボード 20 は、C P U (Central Processing Unit) 21、汎用 D M A (Direct Memory Access) コントローラ 22、画像処理部 23、圧縮伸長処理部 24、入出力インターフェース部 25、メモリコントローラ 26、D M A 制御装置 27 を備える。

10

【0022】

C P U 21 は、コントローラボード 20 上の各機能部を制御する制御部である。この C P U 21 は、メモリ 30 にデバイス (例えば、外部デバイス 40 など) がアクセスするために必要なパラメータをそのデバイスから取得し、そのパラメータを後に説明する D M A 制御装置 27 のレジスタ (図示せず) に設定する処理を行う。

【0023】

ここで、メモリ 30 にデバイスがアクセスするために必要なパラメータとは、メモリ 30 にデータを転送するデバイス、そのデバイスが画像データを書き込むメモリ 30 のメモリ領域、そのデバイスが送信する画像データのブロックサイズ、そのデバイスが送信する画像データのブロック数、D M A 制御装置 27 がダイレクトメモリアクセスの実行開始を指示する画像処理 D M A コントローラ 23 a の情報である。

20

【0024】

汎用 D M A コントローラ 22 は、C P U 21 を介さずに、コントローラボード 20 上に搭載されたメモリ (図示せず) 間、あるいは、メモリ 30 とコントローラボード 20 上に搭載されたメモリとの間で D M A 転送を行う処理部である。

【0025】

画像処理部 23 は、メモリ 30 に記憶された画像データに対して、画像処理を行う処理部である。この画像処理部 23 は、画像処理 D M A コントローラ 23 a、画像処理専用メモリ 23 b を備える。画像処理 D M A コントローラ 23 a は、C P U 21 を介さずに、メモリ 30 から画像処理専用メモリ 23 b に画像データの D M A 転送を行う処理部である。

30

【0026】

圧縮伸長処理部 24 は、画像処理部 23 により画像処理がなされた画像の符号化、および、復号化を行う処理部である。この圧縮伸長処理部 24 は、圧縮伸長処理 D M A コントローラ 24 a、圧縮伸長処理専用メモリ 24 b を備える。圧縮伸長処理 D M A コントローラ 24 a は、C P U 21 を介さずに、メモリ 30 から画像処理専用メモリ 24 b に、画像処理部 23 により画像処理がなされた画像データの D M A 転送を行う処理部である。

【0027】

入出力インターフェース部 25 は、外部デバイス 40 と通信を行うインターフェースである。この入出力インターフェース部 25 は、例えば、P C I E x p r e s s により通信を行う。メモリコントローラ 26 は、メモリ 30 に対する外部デバイス 40 からのアクセスを制御する処理部である。

40

【0028】

D M A 制御装置 27 は、D M A コントローラの D M A 転送を制御する装置である。この D M A 制御装置 27 は、データ転送検出部 27 a、および、D M A 実行指示部 27 b を備える。

【0029】

データ転送検出部 27 a は、画像データを転送するデバイスとして C P U 21 により設定された外部デバイス 40 からメモリ 30 への画像データの転送を検出する処理部である。このデータ転送検出部 27 a は、上述した D M A 制御装置 27 内のレジスタ (図示せず) を介して、外部デバイス 40 が画像データを書き込むメモリ 30 のメモリ領域の指定を

50

受け付ける。そして、データ転送検出部 27a は、指定されたメモリ領域に対する画像データの転送を検出する。

【0030】

これにより、たとえ複数の処理すべき画像データが外部デバイス 40 から転送された場合でも、各画像データの転送を区別して、処理対象とする画像データの転送のみを検出することができる。

【0031】

DMA 実行指示部 27b は、データ転送検出部 27a により外部デバイス 40 からメモリ 30 への画像データの転送が検出された場合に、メモリ 30 に記憶された画像データの画像処理専用メモリ 23b への DMA 転送の実行開始を、DMA 転送の実行開始を指示する対象として CPU 21 により設定された画像処理 DMA コントローラ 23a に指示する処理部である。

10

【0032】

また、DMA 実行指示部 27b は、外部デバイス 40 による画像データの転送にエラーが発生し、データ転送検出部 27a により画像データの転送が一定期間検出されない場合に、画像データの転送が無いことを示す信号を CPU 21 に出力する処理を行う。この通知を受けた CPU 21 は、例えば、外部デバイス 40 に対して画像データを再送するよう要求する処理などを行う。

【0033】

なお、本実施形態のように、画像データが複数のデータブロックに分割されて転送される場合、データ転送検出部 27a は、データの転送量がデータブロックのサイズを超えたか否かを検出する。このデータブロックは、画像処理部 23 および圧縮伸長処理部 24 が、画像処理および圧縮伸長処理を実行することが可能な最小サイズのデータのブロックである。

20

【0034】

そして、DMA 実行指示部 27b は、各データブロックについて、データの転送量がデータブロックのサイズの値を超える度に、画像処理 DMA コントローラ 23a に対して DMA 転送の実行開始を指示する。

【0035】

このように、DMA 実行指示部 27b が、外部デバイス 40 による画像データの転送にエラーが発生し、画像データの転送が一定期間ない場合に、画像データの転送がないことを示す信号を出力することにより、CPU 21 などにシステムの停止を防ぐために適切な処理を実行させることが可能となる。

30

【0036】

また、DMA 実行指示部 27b が、各データブロックについて、データの転送量がデータブロックのサイズの値を超える度に、画像処理 DMA コントローラ 23a に対して DMA 転送の実行開始を指示することにより、画像処理が実行可能なデータ量がメモリ 30 に記憶される度に、画像処理部 23 の画像処理専用メモリ 23b へのデータの DMA 転送が実行されるので、画像処理部 23 がアイドル状態となることなく、画像処理部 23 に画像処理を効率的に実行させることができる。

40

【0037】

ここで、本実施形態に係る DMA 制御処理においては、画像データのやり取りは、メモリ 30、外部デバイス 40、画像処理部 23、圧縮伸長処理部 24 との間で以下のようにして行われる。図 2 は、本実施形態に係る DMA 制御処理における画像データのやり取りについて説明する図である。

【0038】

図 2 に示すように、まず、画像データは、外部デバイス 40 からメモリ 30 に転送され、メモリ 30 に記憶される(図 2 の a)。データ転送検出部 27a は、この画像データの転送を検出した場合に、画像処理部 23 に備わる画像処理 DMA コントローラ 23a に対して、メモリ 30 から画像処理専用メモリ 23b に画像データを転送するように指示を

50

する。その指示に従い、画像処理DMAコントローラ23aは、メモリ30から画像処理部23に画像データを転送する(図2のb)。

【0039】

そして、画像処理部23により画像データの画像処理が行われると、画像処理がなされた画像データはメモリ30に記憶される(図2のc)。そして、画像処理部23は、圧縮伸長処理部24の圧縮伸長処理DMAコントローラ24aに対して、画像処理実行後の画像データをメモリ30に格納したことを通知する。

【0040】

その通知を受け取った圧縮伸長処理DMAコントローラ24aは、メモリ30に格納された画像処理実行後の画像データをDMA転送により圧縮伸長処理専用メモリ24bに転送する(図2のd)。その後、圧縮伸長処理部24は、画像処理実行後の画像データの符号化処理を行い、符号化処理がなされた画像データをメモリ30に記憶する(図2のe)。

10

【0041】

つぎに、本発明に係るDMA制御処理の処理手順の一例について説明する。図3、図4は、本発明に係るDMA制御処理の処理手順の一例を示すフローチャートである。図3に示すように、まず、CPU21は、外部デバイス40がメモリ30にアクセスするために必要なパラメータをDMA制御装置27のレジスタに設定する(ステップS101)。

【0042】

ここで、外部デバイス40がメモリ30に対するアクセスに必要なパラメータとは、メモリ30にデータを転送する外部デバイス40、外部デバイス40が画像データを書き込むメモリ30のメモリ領域、外部デバイス40が送信する画像データのブロックサイズ、外部デバイス40が送信する画像データのブロック数、DMA制御装置27がダイレクトメモリアクセスの実行開始を指示する画像処理DMAコントローラ23aの情報である。

20

【0043】

その後、データ転送検出部27aは、転送サイズカウンタ、転送ブロック数カウンタの値を0に設定する(ステップS102)。そして、データ転送検出部27aは、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送の監視を開始する(ステップS103)。

【0044】

30

そして、データ転送検出部27aは、ステップS101で設定されたメモリ領域に対して、外部デバイス40からのデータ転送が所定時間内にあったか否かを判定する(ステップS104)。

【0045】

ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送が所定時間内になかった場合(ステップS104においてNOの場合)、DMA実行指示部27bは、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送がないことをCPU21に通知する(ステップS106)。

【0046】

この通知を受けたCPU21は、例えば、外部デバイス40に対して画像データを再送するよう要求する処理などを行う。そして、図4に示すように、データ転送検出部27aは、データ転送の監視を終了し(ステップS111)、このDMA制御処理は終了する。

40

【0047】

図3のステップS104において、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送が所定時間内にあった場合(ステップS104においてYESの場合)、データ転送検出部27aは、転送された画像データのサイズの分だけ転送サイズカウンタの値を増加させる(ステップS105)。

【0048】

その後、図4に示すように、データ転送検出部27aは、転送サイズカウンタの値が、図3のステップS101で設定されたブロックサイズ未満であるか否かを判定する(ステ

50

ップ S 1 0 7)。

【 0 0 4 9 】

転送サイズカウンタの値が、図 3 のステップ S 1 0 1 で設定されたブロックサイズ未満である場合 (ステップ S 1 0 7 において Y E S の場合)、図 3 のステップ S 1 0 4 に移行して、それ以後の処理が実行される。

【 0 0 5 0 】

転送サイズカウンタの値が、図 3 のステップ S 1 0 1 で設定されたブロックサイズ未満でない場合 (ステップ S 1 0 7 において N O の場合)、D M A 実行指示部 2 7 b は、メモリ 3 0 に記憶された画像データのデータブロックに対する D M A 転送の実行開始を、画像処理 D M A コントローラ 2 3 a に指示することにより、画像処理 D M A コントローラ 2 3 a を起動する (ステップ S 1 0 8)。

10

【 0 0 5 1 】

これにより、メモリ 3 0 に記憶された画像データの 1 つのデータブロックが画像処理専用メモリ 2 3 b に D M A 転送により転送され、そのデータブロックに対する画像処理が画像処理部 2 3 によりなされる。

【 0 0 5 2 】

ステップ S 1 0 8 の処理の後、データ転送検出部 2 7 a は、転送ブロック数カウンタの値を 1 増加させる (ステップ S 1 0 9)。そして、データ転送検出部 2 7 a は、転送ブロック数カウンタの値が、図 3 のステップ S 1 0 1 で設定された画像データのブロック数以下であるか否かを判定する (ステップ S 1 1 0)。

20

【 0 0 5 3 】

転送ブロック数カウンタの値が、ステップ S 1 0 1 で設定された画像データのブロック数以下である場合 (ステップ S 1 1 0 において Y E S の場合)、データ転送検出部 2 7 a は、転送サイズカウンタの値を 0 に設定する (ステップ S 1 1 2)。そして、図 3 のステップ S 1 0 4 に移行して、それ以後の処理が実行される。

【 0 0 5 4 】

転送ブロック数カウンタの値が、ステップ S 1 0 1 で設定された画像データのブロック数以下でない場合 (ステップ S 1 1 0 において N O の場合)、データ転送検出部 2 7 a は、データ転送の監視を終了し (ステップ S 1 1 1)、この D M A 制御処理は終了する。

【 0 0 5 5 】

30

以上本発明の実施形態について説明したが、本発明は上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲内で各種の変形、修正が可能である。例えば、上記実施形態では、画像処理部 2 3 が画像処理 D M A コントローラ 2 3 a を備えることとしたが、画像処理 D M A コントローラ 2 3 a は、画像処理部 2 3 とは独立に設けられることとしてもよい。また、圧縮伸長処理部 2 4 が圧縮伸長処理 D M A コントローラ 2 4 a を備えることとしたが、圧縮伸長処理 D M A コントローラ 2 4 a は、圧縮伸長処理部 2 4 とは独立に設けられることとしてもよい。


【 符号の説明 】

【 0 0 5 6 】


1 0 ... 画像処理システム、2 0 ... コントローラボード、2 1 ... C P U (Central Processing Unit)、2 2 ... 汎用 D M A (Direct Memory Access) コントローラ、2 3 ... 画像処理部、2 3 a ... 画像処理 D M A コントローラ、2 3 b ... 画像処理専用メモリ、2 4 ... 圧縮伸長処理部、2 4 a ... 圧縮伸長処理 D M A コントローラ、2 4 b ... 圧縮伸長処理専用メモリ、2 5 ... 入出力インターフェース部、2 6 ... メモリコントローラ、2 7 ... D M A 制御装置、2 7 a ... データ転送検出部、2 7 b ... D M A 実行指示部、3 0 ... メモリ、4 0 ... 外部デバイス。

40


【図 1】



【図 2】



【図 3】



【図 4】

