

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2018年2月15日(15.02.2018)



(10) 国際公開番号


WO 2018/030197 A1

- (51) 国際特許分類:
G01R 31/26 (2014.01) *H01R 33/76* (2006.01)
- (21) 国際出願番号: PCT/JP2017/027711
- (22) 国際出願日: 2017年7月31日(31.07.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-156950 2016年8月9日(09.08.2016) JP
- (71) 出願人: 株式会社エンプラス (ENPLAS CORPORATION) [JP/JP]; 〒3320034 埼玉県川口市並木2丁目30番1号 Saitama (JP).
- (72) 発明者: 外山 亮太(TOYAMA, Ryota); 〒3330844 埼玉県川口市上青木1丁目19番57号 株式会社エンプラス半導体機器内 Saitama (JP).
- (74) 代理人: 佐野 弘(SANO, Hiroshi); 〒1040042 東京都中央区入船1丁目2番9号 八丁堀MFビル9階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,

(54) Title: ELECTRICAL COMPONENT SOCKET

(54) 発明の名称: 電気部品用ソケット

[図5]



(57) Abstract: [Problem] To reduce the temperature difference between two electrical components in an electrical component socket for performing tests, and the like, in a state in which the two electrical components are disposed in a vertical stack. [Solution] This electrical component socket is provided with an upper housing part for housing a first electrical component and a lower housing part for housing a second electrical component. The upper housing part is provided with a main housing body having an opening portion, and a heat conducting member provided to the opening portion and having

[続葉有]

NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))

higher heat conductivity than the main housing body. The heat conducting member is disposed so as to be in contact with both the first electrical component housed in the upper housing part and the second electrical component housed in the lower housing part.

(57) 要約: 【課題】 2個の電気部品が上下に配置された状態で試験等を行う電気部品用ソケットにおいて、これら2個の電気部品の温度差を低減する。【解決手段】 本発明の電気部品用ソケットは、第1の電気部品を収容する上側収容部と、第2の電気部品を収容する下側収容部とを有する。上側収容部は、開口部を有する収容本体と、該開口部に配設されて収容本体よりも熱伝導率の高い熱伝導性部材とを有する。この熱伝導性部材は、上側収容部に収容された第1の電気部品と下側収容部に収容された第2の電気部品の双方に接触するように配置される。

明 細 書

発明の名称：電気部品用ソケット

技術分野

[0001] 本発明は、配線基板上に配設されて、半導体装置（以下「ＩＣパッケージ」という）等の電気部品の試験等を行うためにこの電気部品を収容する、電気部品用ソケットに関するものである。

背景技術

[0002] 従来、ＩＣパッケージを着脱自在に収容して、そのＩＣパッケージの動作試験を行うためのＩＣソケットがある。

[0003] また、そのような動作試験用のＩＣソケットとして、複数個のＩＣパッケージを同時に収容して動作試験を行うものが知られている（特許文献１参照）。

[0004] 更に、これら複数個のＩＣパッケージをヒータでそれぞれ加熱して、高温下での動作試験を行うＩＣソケットが、知られている。

先行技術文献

特許文献

[0005] 特許文献１：特開２０１３－８４９９号公報

発明の概要

発明が解決しようとする課題

[0006] しかしながら、従来のＩＣソケットでは、複数個のＩＣパッケージに対して同時に高温下で動作試験を行う際に、これら複数個のＩＣパッケージに温度差が生じる虞があり、このため、これら複数のＩＣパッケージに対して、意図した温度で信頼性の高い動作試験を行うことが難しかった。

[0007] そこで、本発明は、複数の電気部品を同時に収容して動作試験を行う際に、それら電気部品間の温度差を十分に小さい状態にできる電気部品用ソケットを提供することを課題としている。

課題を解決するための手段

[0008] かかる課題を達成するために、本発明に係る電気部品用ソケットは、第1の電気部品と第2の電気部品が收容されて配線基板上に配設される電気部品用ソケットであって、前記配線基板上に配設され、前記第1の電気部品と前記第2の電気部品を收容するソケット本体を有し、該ソケット本体は、前記第1の電気部品を收容する上側收容部と、前記第2の電気部品を收容する下側收容部とを有しており、前記上側收容部は、開口部を有する收容本体と、該開口部に配設されて前記收容本体よりも熱伝導率の高い熱伝導性部材とを有しており、該熱伝導性部材が、前記上側收容部に收容された前記第1の電気部品と前記下側收容部に收容された前記第2の電気部品の双方に接触するように構成されていることを特徴とする。

[0009] 本発明の電気部品用ソケットにおいて、前記開口部は、前記上側收容部の略中央部に設けられることが望ましい。

[0010] 本発明の電気部品用ソケットにおいて、前記熱伝導性部材は、絶縁性を有していることが望ましい。

[0011] 本発明の電気部品用ソケットにおいて、前記熱伝導性部材は、前記第1の電気部品の本体下面と接すると共に、前記第2の電気部品の本体上面と接するように配置されることが望ましい。

[0012] 本発明の電気部品用ソケットにおいては、前記第1の電気部品の本体上面を加熱する加熱機構を更に有することが望ましい。

[0013] 本発明の電気部品用ソケットにおいて、前記加熱機構は、前記第1の電気部品の前記本体上面を押圧するヒートシンクと、該ヒートシンクを加熱するヒータとを有することが望ましい。

[0014] 本発明の電気部品用ソケットにおいて、前記第1の電気部品及び前記第2の電気部品は、上下に積み重ねられた状態で回路基板に実装される2個のICパッケージであることが望ましい。

発明の効果

[0015] 本発明によれば、上側收容部に收容された第1の電気部品と下側收容部に收容された第2の電気部品の双方に接触するように、上側收容部にその收容

本体よりも熱伝導率の高い熱伝導性部材を配設したため、簡単な構造で、上下の電気部品同士で熱を伝わり易くすることができ、これにより、上下の電気部品の温度差を小さくできる。その結果、上下の電気部品を、予め設定した温度に近い状態にして試験を行うことができる。

[0016] 本発明において、上側収容部の略中央部に開口部を設けてその開口部に熱伝導性部材を配置することにより、この熱伝導性部材を、第1の電気部品及び第2の電気部品の双方に、十分に広い面積で接触させることができる。そのため、上下の電気部品の温度差を、十分に小さくすることができる。

[0017] 本発明において、絶縁性の熱伝導性部材を使用することにより、第1及び第2の電気部品の、端子間での短絡を防止できる。

[0018] 本発明において、熱伝導性部材を、第1の電気部品の本体下面と接すると共に第2の電気部品の本体上面と接するように配置することにより、この熱伝導性部材を、第1の電気部品及び第2の電気部品の双方に、十分に広い面積で接触させることができる。そのため、上下の電気部品の温度差を、十分に小さくすることができる。

[0019] 本発明によれば、熱伝導部材を設けたので、第1の電気部品の本体上面を加熱する加熱機構を設けた場合に、この加熱機構で発生した熱を第1及び第2の電気部品へ略均等に伝導させることができる。

本発明において、ヒータを有するヒートシンクで第1の電気部品の本体上面を押圧しながら加熱することにより、第1の電気部品の固定と加熱とを有効に行うことができる。

[0020] 本発明によれば、上下に積み重ねられた状態で回路基板に実装される2個のICパッケージの試験を、実装状態に近い条件下で行うことができる。

図面の簡単な説明

[0021] [図1]本発明の実施形態に係るICソケットを示す斜視図である。

[図2]同実施形態に係るICソケットを示す分解斜視図である。

[図3]同実施形態に係るICソケットを示す平面図である。

[図4]同実施形態に係るICソケットにおける図3のA-A線に沿う断面図で

あって、右側はロック前の状態図、左側はロック時の状態図である。

[図5]同実施形態に係る I C ソケットにおける図 3 の B - B 線に沿う断面図である。

[図6]同実施形態に係る I C ソケットのカバーを取り除いた状態を示す平面図である。

[図7]同実施形態に係る I C ソケットのアップパーモジュールにおけるコンタクトピン配設部分の断面図であって、(a) はロック前の状態図、(b) はロック時の状態図である。

[図8]同実施形態に係る I C ソケットにおける図 6 の C - C 線に沿う断面図である。

[図9]同実施形態に係る I C ソケットにおける図 6 の D - D 線に沿う断面図である。

[図10]同実施形態に係る I C ソケットのカバーとアップパーモジュールを取り除いた状態を示す平面図である。

[図11]同実施形態に係る I C ソケットのボトムモジュールにおけるコンタクトピン配設部分の断面図であって、(a) はロック前の状態図、(b) はロック時の状態図である。

[図12]同実施形態に係る I C ソケットのアップパーモジュールとボトムモジュールのコンタクトピン配設部分を示す断面図である。

[図13A]同実施形態に係るメモリパッケージの外観を示す正面図である。

[図13B]同実施形態に係るメモリパッケージの外観を示す平面図である。

[図14A]同実施形態に係るプロセッサパッケージの外観を示す正面図である。

[図14B]同実施形態に係るメモリパッケージの外観を示す平面図である。

[図15A]同実施形態に係る I C ソケットの加熱時の温度分布を示す等温線図である。

[図15B]比較例に係る I C ソケットの加熱時の温度分布を示す等温線図である。

発明を実施するための形態

- [0022] 以下、本発明の実施形態について説明する。
- [0023] 図1～図15Aには、本発明の実施形態を示す。
- [0024] まず構成を説明する。
- [0025] 本実施形態に係るICソケット10は、本発明の「電気部品用ソケット」に相当し、図1及び図2に示すように、本発明の「上側収容部」としてのアップパーモジュール20と「下側収容部」としてのボトムモジュール30を有するソケット本体10aを有している。
- [0026] アップパーモジュール20には、本発明の「第1の電気部品」としてのメモリパッケージ11が収容される。また、ボトムモジュール30には、本発明の「第2の電気部品」としてのプロセッサパッケージ12が収容される。
- [0027] 平面視略四角形のカバー40は、本発明の「押圧部材」に相当する。このカバー40の下側には、アップパーモジュール20を挟んで、ボトムモジュール30が組み付けられる。
- [0028] そして、図4に示すように、配線基板19上にボトムモジュール30を配設することにより、2種類の電気部品（すなわち、メモリパッケージ11及びプロセッサパッケージ12）を、同時に試験することができる。
- [0029] このように、本実施形態のICソケット10では、メモリパッケージ11とプロセッサパッケージ12とが、プロセッサパッケージ12の上側にメモリパッケージ11が積層された状態で収容される。すなわち、本実施形態のICソケット10は、メモリパッケージ11及びプロセッサパッケージ12の動作試験を、所謂パッケージオンパッケージ（POP）構造を成すように実装された状態に近い環境下で、実行することができる。
- [0030] 本実施形態のメモリパッケージ11は、図13A及び図13Bに示すように、所謂BGA（Ball Grid Array）である。すなわち、このメモリパッケージ11は、平面視略正方形の本体部11aを有し、また、この本体部11aの下面には、四角枠形状の周縁部から下向きに突出する、複数の半球状の端子11bが設けられている。
- [0031] また、本実施形態のプロセッサパッケージ12も、図14A及び図14B

に示すように、所謂BGAである。このプロセッサパッケージ12は、平面視で略正方形の、メモリパッケージ11の本体部11aと同様の大きさの本体部12aを有する。そして、この本体部12aの下面には、配線基板19に接触させるための複数の半球状の下側端子12bが、下向きに突出して形成されている。また、本体部12aの上面には、四角枠形状の周縁部に、メモリパッケージ11の端子11bを接触させて導通させるための、半球状の上側端子12cが形成されている（図12参照）。なお、上記した各端子の形状は、半球状に限るものではなく、略平板状等の他の形状であっても良い。

[0032] 一方、ICソケット10のボトムモジュール30は、図2や図10に示すように、モジュール本体30aを有している。このモジュール本体30aは、枠状部31を有しており、その中央部には、平面視が略正方形で板状のコンタクトユニット32が嵌合されている。このコンタクトユニット32は、図11、12に示すように、下板部材33と上板部材34とフローティング部材35を有している。フローティング部材35は、スプリング（図示省略）によって、下板部材33及び上板部材34から離れる方向へ付勢されている。下板部材33は、上側の第1下板部材33aと下側の第2下板部材33bとで構成されている。これら第1、第2下板部材33a、33bが図示しない保持部材によって保持されている。フローティング部材35は、その上面に設けられた下側配置部38にプロセッサパッケージ12を配置した状態で、上述のスプリングの付勢力に逆らって押し下げることによって、上板部材34と下板部材33に近づけることができるように、上下動自在に支持されている。

[0033] また、このコンタクトユニット32には、図10～12に示すように、多数のコンタクトピン70が、上下方向を向いた状態で配設されている。

[0034] これらのコンタクトピン70は、プロセッサパッケージ12の下側端子12bに当接させる第1プランジャ71と、配線基板19に当接させる第2プランジャ72と、第1プランジャ71と第2プランジャ72の間に設けられ

て双方を離間する方向に付勢する、コイルスプリング等の付勢部材 7 3 とを有している。

[0035] これらのコンタクトピン 7 0 は、ボトムモジュール 3 0 及びアップーモジュール 2 0 がカバー 4 0 に組み付けられて配線基板 1 9 上に設置された状態（図 4 参照）では、図 1 1 （b）に示すように、第 1 プランジャ 7 1 の上端部がボトムモジュール 3 0 の下側配置部 3 8 に載置されたプロセッサパッケージ 1 2 の下側端子 1 2 b に接触するとともに、第 2 プランジャ 7 2 の下端部が配線基板 1 9 の電極（図示省略）に接触する。

[0036] さらに、モジュール本体 3 0 a の外側には、図 4 に示すように、後述するカバー 4 0 の一对のラッチ 5 1 と係合させるための、一对の被係合片 3 0 b が設けられている。各被係合片 3 0 b は、それぞれ、上側被係合部 3 0 c および下側被係合部 3 0 d を有している。これらの上側被係合部 3 0 c、下側被係合部 3 0 d は、いずれも、カバー 4 0 の各ラッチ 5 1 に設けられた爪部 5 1 a に対向するように、外向きに形成されている。

[0037] ここで、上側被係合部 3 0 c と下側被係合部 3 0 d との、上下方向の位置の差（上側被係合部 3 0 c の高さから下側被係合部 3 0 d の高さを減じたもの）は、図 4 に示すように、アップーモジュール 2 0 の組付高さ（すなわち、カバー 4 0 とボトムモジュール 3 0 との間にアップーモジュール 2 0 を介在させたときのボトムモジュール 3 0 の位置と、カバー 4 0 ボトムモジュール 3 0 との間にアップーモジュール 2 0 を介在させなかったときのボトムモジュール 3 0 の位置との差）にほぼ等しくなっている。

[0038] そのため、IC ソケット 1 0 では、図 4 に示すように、カバー 4 0 のラッチ 5 1 に設けた爪部 5 1 a をボトムモジュール 3 0 の被係合片 3 0 b に設けた上側被係合部 3 0 c に係合させることにより、アップーモジュール 2 0 を介在させた状態でボトムモジュール 3 0 をカバー 4 0 に組み付けることができる。その一方で、カバー 4 0 のラッチ 5 1 に設けた爪部 5 1 a をボトムモジュール 3 0 の被係合片 3 0 b に設けた下側被係合部 3 0 d に係合させることにより、アップーモジュール 2 0 を介在させていない状態でボトムモジュ

ール30をカバー40に組み付けることもできる。

[0039] アップーモジュール20は、図2及び図4～6に示すように、本発明の「収容本体」としてのモジュール本体20aを有している。このモジュール本体20aは、枠状部21を有しており、その中央部には、平面視が略正方形で板状のコンタクトユニット22が嵌合されている。このコンタクトユニット22は、図8、9、12に示すように、下板部材23と上板部材24とフローティング部材25を有している。図8に示したように、フローティング部材25は、スプリング26によって、下板部材23と上板部材24から離れる方向へ付勢されている。

[0040] また、アップーモジュール20は、下板部材23と上板部材24とフローティング部材25とを貫通する、ストッパ部材27を有している。このストッパ部材27は、下方のネジ部27aと、その上側に設けられた、そのネジ部27aより幅広の小フランジ部27bとによって、下板部材23と上板部材24とを固定する。さらに、小フランジ部27bの上側に設けられた、その小フランジ部27bより幅広の大フランジ部27cによって、フローティング部材25の最上昇位置を規制している。

[0041] そして、このフローティング部材25の上面には、メモリパッケージ11を配置するための、上側配置部28が設けられている。このフローティング部材25は、上板部材24とストッパ部材27の大フランジ部27cの間で上昇／下降できるので、この上側配置部28も、最上昇位置と最下降位置との間で上下動可能である。また、この上側配置部28の四隅には、メモリパッケージ11の配置位置を規定するガイド28aが設けられている。

[0042] また、この上側配置部28の周縁部の下方には、図6、7、12に示すように、多数のコンタクトピン60が上下方向を向いた状態で配設されている。これらのコンタクトピン60は、メモリパッケージ11の端子11bに当接されるプランジャ61と、当該プランジャ61の下部に挿入されてプロセッサパッケージ12の上側端子12cに当接される、コイルスプリング等の付勢部材62とを有している。

- [0043] そして、ボトムモジュール30及びアップパームジュール20がカバー40に組み付けられた状態（図1参照）では、図7（b）に示すように、プランジャ61の上端部がアップパームジュール20の上側配置部28上に配置されたメモリパッケージ11の端子11bに接触するとともに、付勢部材62の下端部がボトムモジュール30の下側配置部38上に配置されたプロセッサパッケージ12の上側端子12cに所定の接圧で接触する。
- [0044] 上述のように、アップパームジュール20のコンタクトユニット22は、下板部材23、上板部材24及びフローティング部材25を備えている（図8、8、12等参照）。部材23、24、25の略中央部には、平面視で略正方形の開口部23b、24b、25bが設けられている。そして、これら開口部23b、24b、25bによって、コンタクトユニット22の開口部20bが構成されている。
- [0045] この開口部20bには、図6に示すように、平面視で略正方形の熱伝導性部材29が配設されている。この熱伝導性部材29は、熱を伝導しやすく、かつ、絶縁性を有するように形成される。本実施形態では、アルミニウム部材の表面にアルマイト加工処理で絶縁膜を形成したものを、この熱伝導性部材29として使用する。
- [0046] また、この熱伝導性部材29は、その上面とメモリパッケージ11との接触面積や、その下面とプロセッサパッケージ12との接触面積が、十分に大きくなるように、その上面及び下面が略平面状に形成されている。
- [0047] 図5に示したように、この熱伝導性部材29は、その側面に、その全周に渡って外側に突出するように形成された、フランジ状の突出部29aを有している。一方、上板部材24には、上板開口部24bの内周面の下部から下面にかけて、切欠部24aが設けられている。この切欠部24aに熱伝導性部材29の突出部29aを挿入した状態で、上板部材24の下面に下板部材23の上面を当接させることにより、この突出部29aが下板部材23と上板部材24とで挟み込まれた状態になる。そして、これら下板部材23と上板部材24とをストッパ部材27で固定することにより、アップパームモジュール

ル 20 の開口部 20 b に熱伝導性部材 29 を收容して保持することができる。

[0048] また、ICソケット 10 のカバー 40 は、図 2 ～図 5 に示すように、略直方体枠形状のカバー本体 41 を有している。このカバー本体 41 の内側には、ヒートシンク 42 が、スプリング（図示省略）によって上方へ付勢された状態で、位置決めピン 43 に沿って上下動自在に取り付けられている。

[0049] さらに、図 1、図 2 及び図 4 に示すように、カバー本体 41 には、略コ字形のベール（操作レバー）45 が、シャフト 46 を中心として矢印 M、N 方向に約 180° 回動自在に、取り付けられている。これにより、このベール 45 が、待機位置 P1（図 4 の右側）と試験位置 P2（図 4 の左側）との間で、回転移動する。

[0050] このベール 45 の両端部には、カム 47 が 1 個ずつ取り付けられている。これらのカム 47 は、ベール 45 を回転させることにより、シャフト 46 を中心として回転する。

[0051] ベール 45 が待機位置 P1 に位置するとき（図 4 の左側）、図 5 に示すように、カム 47 の押下部 47 a は最上昇位置にあり、ヒートシンク 42 の突出部 42 a を押圧しない。このため、図示しないスプリングの付勢力によって、ヒートシンク 42 が押し上げられた状態にある。一方、ベール 45 を試験位置 P2 まで回転移動させたとき（図 4 の右側）、カム 47 の押下部 47 a が加工してヒートシンク 42 の突出部 42 a の上面に接触し、スプリングの付勢力に抗してヒートシンク 42 を押し下げる。

[0052] また、カバー本体 41 の外周面には、図 4 に示すように、対向する 2 辺にそれぞれ、ラッチ 51 が取り付けられている。これらのラッチ 51 は、それぞれ、シャフト 52 を中心として、矢印 K、L 方向に回転することによって開閉するように構成されている。各ラッチ 51 には、それぞれ、上端部に操作部 51 b が形成されているとともに、下端部にテーパー状の爪部 51 a が内向きに形成されている。

[0053] 図 3 に示したように、各ラッチ 51 の上端部の操作部 51 b とカバー本体

４１との間には、それぞれ、２個ずつのコイルスプリング５３が設けられている。ラッチ５１の操作部５１ｂは、これらのコイルスプリング５３によって、常に、カバー本体４１の外側に付勢されている。これにより、ラッチ５１には、常に、矢印Ｌ方向（図４参照）に回転する付勢力、すなわち閉じる方向の付勢力が与えられる。

[0054] さらに、カバー本体４１には、図４に示すように、一对の略円柱状のロックピン４９が、水平方向外向き（すなわち、対応するラッチ５１に対向する方向）に突出した状態で、埋設されている。これらのロックピン４９により、ヒートシンク４２が押し下げられた状態で、各ラッチ５１を閉じた状態にロックすることができる。

[0055] 上述のヒートシンク４２の内部には、図３に示すように、ヒータ４４が配設されている。試験時には、ヒートシンク４２をメモリパッケージ１１に押し当てた状態で、このヒータ４４で、このヒートシンク４２を加熱する。その結果、このヒートシンク４２の熱で、アップーモジュール２０に収容されたメモリパッケージ１１が加熱される。さらに、ヒートシンク４２で発生した熱は、このメモリパッケージ１１から熱伝導性部材２９を介して、ボトムモジュール３０に収容されたプロセッサパッケージ１２へ伝導する。

[0056] ヒートシンク４２には、ヒータ４４の温度を管理するための、熱電対４４ａが設けられている。

[0057] なお、通常のバーンイン装置では、装置内部の温度を所定の試験温度（例えば１２０℃）まで上昇させることは容易ではない。このため、本実施形態では、バーンイン装置内の温度を所定の高温（例えば８０℃）まで上昇させると共に、ヒータ４４でヒートシンクの温度を試験温度（例えば１２０℃）まで上昇させる。

[0058] 次に、かかるＩＣソケット１０を用いて、２種類の電気部品（本実施形態ではメモリパッケージ１１及びプロセッサパッケージ１２）の試験（本実施形態ではバーンイン試験）を行う手順を、説明する。

[0059] まず、図２に示すように、ボトムモジュール３０の下側配置部３８上にプ

ロセッサパッケージ１２を収容するとともに、アップーモジュール２０の上側配置部２８上にメモリパッケージ１１を収容する。これにより、プロセッサパッケージ１２が本体部１２ａの上面で熱伝導性部材２９の下面と対向すると共に、メモリパッケージ１１が本体部１１ａの下面でこの熱伝導性部材２９の上面と対向する状態になる。

[0060] 次に、図４の右側に示すように、カバー４０のベール４５が待機位置Ｐ１に位置している状態で、ラッチ５１の爪部５１ａをボトムモジュール３０の被係合片３０ｂに係合させることにより、カバー４０の下側にアップーモジュール２０及びボトムモジュール３０を取り付ける。これにより、ボトムモジュール３０はアップーモジュール２０を介してカバー４０に組み付けられた状態となる。

[0061] 次に、図４に示すように、このＩＣソケット１０を配線基板１９上に配設し、その後、図４の左側に示すように、カバー４０のベール４５を矢印Ｎ方向に回転して試験位置Ｐ２まで回転させる。この回転に伴って、カム４７の押下部４７ｂ（図５参照）がヒートシンク４２の突出部４２ａの上面を押圧して、このヒートシンク４２を下降させる。

[0062] その結果、ヒートシンク４２が、アップーモジュール２０の上側配置部２８に載置されたメモリパッケージ１１をモジュール本体２０ａ内で下降させる。これにより、コンタクトピン６０が、プロセッサパッケージ１２の上側端子１２ｃと、メモリパッケージ１１の端子１１ｂとに、所定の接圧で接触して、これら上側端子１２ｃと端子１１ｂとが電氣的に接続される（図７参照）。

[0063] それとともに、ボトムモジュール３０の下側配置部３８に載置されたプロセッサパッケージ１２が、モジュール本体３０ａ内で、アップーモジュール２０に押し下げられる。これにより、コンタクトピン７０が、配線基板１９の電極（図示省略）と、プロセッサパッケージ１２の下側端子１２ｂとに、所定の接圧でそれぞれ接触する。これにより、下側端子１２ｂと配線基板１９の電極とが、電氣的に接続される。

- [0064] また、ヒートシンク４２の下降に伴い、図４の左側に示すように、一對のロックピン４９が下降して一對のラッチ５１の段差部５１ｃに嵌合される。その結果、これらのラッチ５１が閉じた状態にロックされる。
- [0065] 加えて、ヒートシンク４２の下降に伴って、プロセッサパッケージ１２が本体部１２ａの上面で熱伝導性部材２９の下面に接触すると共に、メモリパッケージ１１が本体部１１ａの下面でこの熱伝導性部材２９の上面に接触した状態になる。
- [0066] その後、バーンイン装置（図示省略）内の温度を、設定温度（例えば８０℃）まで上昇させる。更に、ＩＣソケット１０のカバー４０に設けられたヒータ４４をオンにして、ヒートシンク４２を加熱する。その結果、このヒートシンク４２の熱がメモリパッケージ１１に伝導して、このメモリパッケージ１１の温度が上昇する。そして、メモリパッケージ１１の本体部１１ａの下面から熱伝導性部材２９の上面へ熱が伝導して、この熱伝導性部材２９の温度が上昇する。更に、この熱伝導性部材２９の下面からプロセッサパッケージ１２の本体部１２ａの上面へ熱が伝導して、このプロセッサパッケージ１２の温度が上昇する。このようにして、本実施形態では、メモリパッケージ１１及びプロセッサパッケージ１２の表面温度を、所定温度（例えば１２０℃）に設定する。
- [0067] 上述のように、本実施形態では、メモリパッケージ１１とアップパーモジュール２０との間に熱伝導性部材２９を配置して、メモリパッケージ１１の下面と熱伝導性部材２９の上面とが接すると共に、この熱伝導性部材２９の下面とプロセッサパッケージ１２の上面とが接するようにした。
- [0068] その結果、メモリパッケージ１１とプロセッサパッケージ１２との間で、熱を伝わり易くでき、従って、これらパッケージ１１、１２の温度差を小さくできる。
- [0069] この状態で、２種類の電気部品（メモリパッケージ１１とプロセッサパッケージ１２）に電流を流して試験を行う。
- [0070] 以上説明したように、本実施形態によれば、プロセッサパッケージ１２及

びメモリパッケージ 11 のバーンイン試験を、略等しい温度条件で、同時に行うことができる。

[0071] 次に、熱伝導性部材 29 を備えた IC ソケット（本実施形態の IC ソケット 10）と、熱伝導性部材 29 を有していない IC ソケットとの比較実験について、図 15 A 及び図 15 B を参照して説明する。図 15 において、枠内の曲線は、等温線である。

[0072] この実験では、まず、本実施形態に係る IC ソケット 10 を作製して、メモリパッケージ 11 及びプロセッサパッケージ 12 を収容した。また、同時に、比較用の IC ソケットに、メモリパッケージ 11 及びプロセッサパッケージ 12 を収容した。比較用の IC ソケットは、熱伝導性部材 29 を備えていない点のみが、本実施形態の IC ソケットと異なる。

[0073] 続いて、これら 2 種類の IC ソケットを、ヒータ 150 deg C（固定）、風無し、環境温度 25 deg C（室温）にて加熱した。そして、温度が上昇して安定した状態で、メモリパッケージ 11 及びプロセッサパッケージ 12 の温度を測定した。また、本実施形態に係る IC ソケット 10 については、熱伝導性部材 29 の温度も測定した。

[0074] その結果、本実施形態に係る IC ソケット 10 は、図 15 A に示すようにパッケージ 11、12 の温度差が小さい状態となった。具体的には、メモリパッケージ 11 が 145.75 deg C、熱伝導性部材 29 が 142.04 deg C、プロセッサパッケージ 12 が 141.23 deg C となり、メモリパッケージ 11 とプロセッサパッケージ 12 との温度差は 4.52 deg C となった。

[0075] これに対し、熱伝導性部材 29 が設けられていない IC ソケットでは、図 15 B に示すように、パッケージ 11、12 の温度差が、本実施形態の IC ソケット 10 の場合よりも大きい状態となった。具体的には、メモリパッケージ 11 が 149.14 deg C、プロセッサパッケージ 12 が 128.23 deg C となり、メモリパッケージ 11 とプロセッサパッケージ 12 との温度差は 20.91 deg C となった。

- [0076] このように、熱伝導性部材 29 を有している本実施形態に係る IC ソケット 10 は、熱伝導性部材 29 を有していない状態と比べて、パッケージ 11, 12 の温度差を小さくすることができた。
- [0077] 以上説明したように、本実施形態では、メモリパッケージ 11 とプロセッサパッケージ 12 が上下に配置された状態で試験等を行う IC ソケット 10 に、熱伝導性部材 29 を設けて、メモリパッケージ 11 及びプロセッサパッケージ 12 の双方に接触するようにした。
- [0078] ここで、熱伝導性部材 29 の熱伝導率は、アップーモジュール 20 に設けられたモジュール本体 20a の熱伝導率よりも高くすることが望ましい。本実施形態によれば、簡単な構造で、上側のメモリパッケージ 11 から下側のプロセッサパッケージ 12 へ熱を伝わり易くでき、これにより、上側のメモリパッケージ 11 と下側のプロセッサパッケージ 12 との温度差を小さくできる。その結果、メモリパッケージ 11 とプロセッサパッケージ 12 を、設定した温度状態に近い状態にして試験を行うことができる。
- [0079] また、本実施形態の IC ソケット 10 では、熱伝導性部材 29 が、アップーモジュール 20 の略中央部に設けられた開口部 20b に配設されているため、メモリパッケージ 11 とプロセッサパッケージ 12 の双方により広い面積で当接させることができる。この点でも、メモリパッケージ 11 とプロセッサパッケージ 12 の温度差を小さくすることができる。
- [0080] また、本実施形態の IC ソケット 10 によれば、熱伝導性部材 29 の表面が絶縁性を有しているため、これらパッケージ 11 の複数の端子 11b やパッケージ 12 の複数の上側端子 12c が電氣的に短絡することを防止できる。
- [0081] また、本実施形態の IC ソケット 10 は、アップーモジュール 20 の上方にヒートシンク 42 を設けると共に、このヒートシンク 42 にヒータ 44 を設けることにより、IC ソケット 10 を配置するバーンイン装置で設定可能な温度よりも、メモリパッケージ 11 及びプロセッサパッケージ 12 をさらに高温にすることができる。加えて、上述のように、メモリパッケージ 11

とプロセッサパッケージ１２の間に熱伝導性部材２９を配置したので、メモリパッケージ１１の上面をヒートシンク４２で加熱するにも拘わらず、このメモリパッケージ１１とプロセッサパッケージ１２との温度差を非常に小さくできる。

[0082] 本実施形態のＩＣソケット１０は、いわゆるパッケージオンパッケージ構造の実装回路に搭載するＩＣパッケージの試験に使用して好適である。周知のように、パッケージオンパッケージ構造とは、回路基板上に、二個のＩＣパッケージを直接接するように積み重ねる実装方法である。本実施形態のＩＣソケット１０は、二個のＩＣパッケージ（すなわちメモリパッケージ１１及びプロセッサパッケージ１２）の間に熱伝導性部材２９を配置したので、パッケージオンパッケージ構造の実装回路に非常に近い温度条件で、これら二個のＩＣパッケージの試験を行うことができる。

[0083] 上述のように、本実施形態では、ヒートシンク４２を用いてメモリパッケージ１１を上面から加熱することとした。しかし、本発明は、ヒートシンク４２等による加熱を行わないＩＣソケットにも適用することができ、その場合にも、上下に積み重ねた２個のＩＣパッケージの温度差を減らせるという効果を得ることができる。

[0084] なお、本実施形態では、「電気部品用ソケット」としてＩＣソケット１０を採用した場合を説明したが、これに限らず、他の種類の電気部品を収容するソケットにも適用できることは勿論である。

[0085] 上述のように、本実施形態のＩＣソケットは、パッケージオンパッケージ構造の実装回路に適用するＩＣパッケージの試験に適しているが、パッケージオンパッケージ構造以外の実装回路の試験にも使用できることは、勿論である。

符号の説明


- [0086] １０ ＩＣソケット（電気部品用ソケット）
 １０ａ ソケット本体
 １１ メモリパッケージ（第１の電気部品）

- 1 2 プロセッサパッケージ（第 2 の電気部品）
- 1 9 配線基板
- 2 0 アップーモジュール（上側収容部）
- 2 0 a モジュール本体（収容本体）
- 2 0 b 開口部
- 2 9 熱伝導性部材
- 3 0 ボトムモジュール（下側収容部）
- 4 0 カバー（押圧部材）
- 4 4 ヒータ


請求の範囲

- [請求項1] 第1の電気部品と第2の電気部品が収容されて配線基板上に配設される電気部品用ソケットであって、
- 前記配線基板上に配設され、前記第1の電気部品と前記第2の電気部品を収容するソケット本体を有し、
- 該ソケット本体は、前記第1の電気部品を収容する上側収容部と、前記第2の電気部品を収容する下側収容部とを有しており、
- 前記上側収容部は、開口部を有する収容本体と、該開口部に配設されて前記収容本体よりも熱伝導率の高い熱伝導性部材とを有しており、
- 該熱伝導性部材が、前記上側収容部に収容された前記第1の電気部品と前記下側収容部に収容された前記第2の電気部品の双方に接触するように構成されていることを特徴とする電気部品用ソケット。
- [請求項2] 前記開口部は、前記上側収容部の略中央部に設けられていることを特徴とする請求項1に記載の電気部品用ソケット。
- [請求項3] 前記熱伝導性部材は、絶縁性を有していることを特徴とする請求項1に記載の電気部品用ソケット。
- [請求項4] 前記熱伝導性部材は、前記第1の電気部品の本体下面と接すると共に、前記第2の電気部品の本体上面と接するように配置されたことを特徴とする請求項1に記載の電気部品用ソケット。
- [請求項5] 前記第1の電気部品の本体上面を加熱する加熱機構を更に有することを特徴とする請求項4に記載の電気部品用ソケット。
- [請求項6] 前記加熱機構は、前記第1の電気部品の前記本体上面を押圧するヒートシンクと、該ヒートシンクを加熱するヒータとを有することを特徴とする請求項5に記載の電気部品用ソケット。
- [請求項7] 前記第1の電気部品及び前記第2の電気部品は、上下に積み重ねられた状態で回路基板に実装される2個のICパッケージであることを特徴とする請求項1に記載の電気部品用ソケット。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図10]




[図11]




[図12]




[図13A]




[図13B]




[図14A]




[図14B]



[図15A]



[図15B]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/027711

A. CLASSIFICATION OF SUBJECT MATTER

G01R31/26(2014.01) i, H01R33/76(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01R31/26, H01R33/76

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2015-158493 A (Sensata Technologies Massachusetts, Inc.), 03 September 2015 (03.09.2015), entire text; all drawings & US 2015/0241478 A1 & CN 104865414 A & KR 10-2015-0099468 A & TW 201543638 A	1-7
A	JP 5-87873 A (Hewlett-Packard Co.), 06 April 1993 (06.04.1993), entire text; all drawings & US 5086269 A & EP 503835 A2	1-7
A	JP 2000-304804 A (Denken Engineering Co., Ltd.), 02 November 2000 (02.11.2000), entire text; all drawings (Family: none)	1-7

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
16 October 2017 (16.10.17)

Date of mailing of the international search report
31 October 2017 (31.10.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/027711

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
E, A	WO 2017/138522 A1 (Enplas Corp.), 17 August 2017 (17.08.2017), entire text; all drawings (Family: none)	1-7

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. G01R31/26(2014.01)i, H01R33/76(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. G01R31/26, H01R33/76

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2015-158493 A (センサータ テクノロジーズ マサチューセツ ツ インコーポレーテッド) 2015.09.03, 全文, 全図 & US 2015/0241478 A1 & CN 104865414 A & KR 10-2015-0099468 A & TW 201543638 A	1-7
A	JP 5-87873 A (ヒューレット・パッカー・カンパニー) 1993.04.06, 全文, 全図 & US 5086269 A & EP 503835 A2	1-7

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの	「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」 口頭による開示、使用、展示等に言及する文献	「&」 同一パテントファミリー文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日

16.10.2017

国際調査報告の発送日

31.10.2017

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

山崎 仁之

2 S

3015

電話番号 03-3581-1101 内線 3216

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2000-304804 A (デンケンエンジニアリング株式会社) 2000.11.02, 全文, 全図 (ファミリーなし)	1-7
E, A	WO 2017/138522 A1 (株式会社エンプラス) 2017.08.17, 全文, 全図 (ファミリーなし)	1-7