

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014年1月30日(30.01.2014)




(10) 国際公開番号
WO 2014/017005 A1

- (51) 国際特許分類:
F21V 29/00 (2006.01) H01L 33/48 (2010.01)
F21S 2/00 (2006.01) H05B 37/02 (2006.01)
F21V 19/00 (2006.01) F21Y 101/02 (2006.01)
 - (21) 国際出願番号: PCT/JP2013/003280
 - (22) 国際出願日: 2013年5月23日(23.05.2013)
 - (25) 国際出願の言語: 日本語
 - (26) 国際公開の言語: 日本語
 - (30) 優先権データ:
特願 2012-164898 2012年7月25日(25.07.2012) JP
 - (71) 出願人: パナソニック株式会社 (PANASONIC CORPORATION) [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka (JP).
 - (72) 発明者: 阿部 益巳 (ABE, Masumi). 和田 恭典 (WADA, Yasufumi). 緒方 俊文 (OGATA, Toshifumi). 杉浦 健二 (SUGIURA, Kenji).
 - (74) 代理人: 中島 司朗, 外 (NAKAJIMA, Shiro et al.); 〒5310072 大阪府大阪市北区豊崎三丁目2番1号淀川5番館6F Osaka (JP).
 - (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
 - (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第21条(3))

(54) Title: LIGHT EMISSION MODULE

(54) 発明の名称: 発光モジュール



(57) Abstract: According to the present invention, a plurality of light-emitting elements (12) is mounted two-dimensionally in a mounting region (20), and the light-emitting elements (12) are serially connected to each other in light-emitting element blocks (21-32). The light-emitting element blocks (21-32) are connected in parallel to each other by wirings (16, 17). In the light-emitting element blocks (26, 27) positioned at the center portion, all of the light-emitting elements (12) are blue. In contrast, amongst the light-emitting element blocks (21-25) positioned above the light-emitting element blocks (26, 27) and the light-emitting element blocks (28-32) positioned below the light-emitting element blocks (26, 27), there are light-emitting element blocks including not only the blue light-emitting elements (12B) but also red light-emitting elements (12R).

(57) 要約: 実装領域(20)内に2次元状に複数の発光素子(12)が実装され、発光素子ブロック(21~32)内で発光素子(12)同士が直列接続されている。発光素子ブロック(21~32)同士は、配線(16, 17)によって並列に接続されている。中央部に位置する発光素子ブロック(26, 27)では、発光素子(12)はすべて青色の発光素子である。一方、発光素子ブロック(26, 27)の上側に位置する発光素子ブロック(21~25)及び下側に位置する発光素子ブロック(28~32)の中には、青色の発光素子(12B)だけでなく赤色の発光素子(12R)が混ざった発光素子ブロックが存在している。

WO 2014/017005 A1

明 細 書

発明の名称：発光モジュール

技術分野

[0001] 本発明は、LED等の発光素子が基板上に2次元状に実装された発光モジュールに関する。

背景技術

[0002] LEDを用いた発光モジュールは、長寿命であり小型で発光効率が良く、鮮やかな発光色を有するといった利点を持ち、照明装置や表示装置のバックライト等に広く利用されている。また、ダウンライトなど大容量の照明装置に用いる発光モジュールとして、一つの基板上に、多数のLEDチップを2次元状に実装し、その上を封止材で覆って封止して発光モジュールも開発されている。

[0003] このように多数のLEDチップを2次元状に実装した発光モジュールにおいて、例えば特許文献1に開示された発光装置は、各素子列において並列接続されるLEDチップの数を同数にして、全体の回路構成のバランスを良くしている。

[0004] 上記のように基板上に多数のLEDチップを実装した発光モジュールにおいて、高輝度に発光させるため、通常、基板上的実装領域にLEDチップが高密度に実装されている。

先行技術文献

特許文献

[0005] 特許文献1：特開2012-9622号公報

発明の概要

発明が解決しようとする課題

[0006] しかし、LEDチップを高密度で実装した発光モジュールにおいては、LEDチップで発光に伴って発生する熱が実装領域に蓄積されて、特に発光領域の中央部付近で高温になりやすい。

[0007] LEDチップが高温になると、LED自身の劣化が生じたり、発光効率が低下したり、色調の変化が生じたりする。

[0008] 本発明は、上記課題を鑑み、基板上に、複数の発光素子が直列接続されている発光素子ブロックが、複数ブロック並べて配置され、発光素子ブロック同士が並列に接続されてなる発光モジュールにおいて、中央部の温度上昇を低減することを目的とする。

課題を解決するための手段

[0009] 上記目的を達成するため、本発明の一態様にかかる発光モジュールは、基板上に、複数の発光素子が直列接続されている発光素子ブロックが複数ブロック並べられて半導体素子が2次元状に配置され、発光素子ブロック同士が並列に接続されてなる発光モジュールにおいて、基板上に配置された複数の発光素子ブロックには、中央部に位置する第1ブロック群に属する発光素子ブロックと、第1ブロック群の両側に位置する第2ブロック群に属する発光素子ブロックとがあり、第2ブロック群には、第1ブロック群に属する発光素子ブロックの消費電力よりも消費電力の大きい発光素子ブロックが含まれるようにした。

発明の効果

[0010] 上記態様によれば、中央部に位置する第1ブロック群に属する発光素子ブロックの消費電力が、その両側に位置する第2ブロック群に属する発光素子ブロックの消費電力より小さいので、中央部とその両側とで温度分布が均一化され、中央部の温度上昇が低減される。

図面の簡単な説明

[0011] [図1]実施の形態に係る発光モジュール10を用いた照明装置1を示す断面図である。

[図2]照明装置1におけるランプユニット6の斜視図である。

[図3]ランプユニット6の分解斜視図である。

[図4]発光モジュール10の一例を示す平面図である。

[図5]発光モジュール10の発光素子ブロック21～32を示す平面図である

。

[図6] (a) は、赤色の発光素子 1 2 R と青色の発光素子 1 2 B の電流 V I - 電圧 V F 特性を示す図、(b) は、大サイズの発光素子 1 2 と小サイズの発光素子 1 2 の電流 V I - 電圧 V F 特性を示す図である。

[図7] (a) は、発光素子列ごとの消費電力を示すグラフ、(b) は、各発光素子列の温度分布を示すグラフである。

[図8] 実装領域の形状が四角状である発光モジュール 1 0 0 を示す図である。

[図9] (a) は実施の形態 2 にかかる発光モジュール 1 1 0 を示す図、(b) は実施の形態 3 にかかる発光モジュール 1 2 0 を示す図、(c) は実施の形態 4 にかかる発光モジュール 1 3 0 を示す図である。

[図10] (a) ~ (d) は実施の形態 1 ~ 4 にかかる発光モジュールを駆動するときの発光素子ブロックごとの電力などを示す表である。

発明を実施するための形態

[0012] <本発明に到る経緯>

本発明者は、基板上に、複数の発光素子が直列接続されてなる発光素子ブロックが、複数ブロック並べられて発光素子が 2 次元状に実装され、発光素子ブロック同士が並列に接続されてなる発光モジュールにおいて、温度上昇を低減する方法を検討した。

[0013] ここで、中央部に存在する発光素子ブロックに対して、その両側に存在する発光素子ブロックの消費電力を相対的に大きくすることによって、中央部とその両側との間で温度分布を均一化して、温度上昇を低減できることに着眼した。

[0014] そして、中央部とその両側の発光素子ブロックにおける消費電力を調整する具体的な形態を検討した。

[0015] その結果、各発光素子ブロックにおいて、発光素子の電流 - 電圧特性が異なるものを組み合わせて用いる形態、直列接続する複数の発光素子の一部に、発光素子を並列接続して付加する形態、直列接続する発光素子の数を変える形態などを見出し、本発明に到った。

[0016] <発明の態様>

本発明の一態様にかかる発光モジュールは、基板上に、複数の発光素子が直列接続されている発光素子ブロックが複数ブロック並べられて発光素子が2次元状に配置され、発光素子ブロック同士が並列に接続されてなる発光モジュールにおいて、基板上に配置された複数の発光素子ブロックには、中央部に位置する第1ブロック群に属する発光素子ブロックと、第1ブロック群の両側に位置する第2ブロック群に属する発光素子ブロックとがあり、第2ブロック群には、第1ブロック群に属する発光素子ブロックの消費電力よりも消費電力の大きい発光素子ブロックが含まれるようにした。

[0017] 「中央部」は、発光素子が2次元状に配置されて形成される実装領域の中央部を指す。すなわち、実装領域には、発光素子ブロックが3ブロック以上並んでいて、その中で両端の発光素子ブロックを除く発光素子ブロックが存在する領域を指す。

[0018] ここで「第1ブロック群」及び「第2ブロック群」は、例えば以下のように分けられる。

[0019] 基板上に発光素子ブロックが3ブロック存在するときは、中央部の1ブロックが第1ブロック群となり、残りの2ブロックが第2ブロック群となる。

[0020] 基板上に発光素子ブロックが4ブロック存在するときは、中央部の2ブロックが第1ブロック群となり、残りの2ブロックが第2ブロック群となる。

[0021] あるいは、中央部の2ブロックのいずれかを第1ブロック群とし、残りの3ブロックを第2ブロック群とすることもできる。

[0022] 基板上に発光素子ブロックが5ブロック以上存在するときは、中央部近傍の1ブロック～3ブロックを第1ブロック群とし、残りを第2ブロック群とする。

[0023] あるいは中央部の1ブロックとその両隣のいずれか一方のブロックを第1ブロック群とし、残りの3ブロックを第2ブロック群とすることもできる。

[0024] すなわち、対称に配置されていなくてもよく、中央部付近に第1ブロックがあればよい。

- [0025] この態様によれば、中央部に位置する第1ブロック群に属する発光素子ブロックの消費電力が、相対的に小さく設定されているので、中央部とその両側とで温度分布が均一化され、温度上昇が低減される。
- [0026] 上記態様において、第1ブロック群に属する各発光素子ブロックの消費電力は、発光モジュール全体における発光素子ブロックあたりの平均の消費電力に対して85%以上97%以下の範囲内とすれば、温度上昇低減する効果がよく得られ、且つ輝度むらも生じにくい。
- [0027] 上記温度上昇の低減効果を得る上で、第1ブロック群に属する発光素子ブロックの消費電力は、発光素子ブロックあたりの平均消費電力に対して95%以下とすることが好ましい。
- [0028] 上記のように、第2ブロック群に属する発光素子ブロックと比べて、第1ブロック群に属する発光素子ブロックで、発光素子ブロックあたりの消費電力を小さくするための具体的な形態として、以下の形態を挙げることができる。
- [0029] 1. 基板上に実装されている発光素子には、第1半導体発光素子と、当該第1半導体発光素子と比べて、低い動作電圧で同等の動作電流が流れる電流-電圧特性を有する第2半導体発光素子が含まれている。第2ブロック群に属する発光素子ブロックにおいては、第1ブロック群に属する発光素子ブロックよりも、第2半導体発光素子が多く含まれるようにする。
- [0030] 発光素子ブロックを並列接続すると各発光素子ブロックの両端に印加される電圧は等しくなる。発光素子ブロックにおける発光素子の直列数は基本的に同じとする。その場合、各発光素子ブロックへの印加電圧は等しいので、第1半導体発光素子よりも動作電圧が低くなる第2半導体発光素子が含まれる第2ブロック群では、動作電流が第1ブロック群よりも増加する。すなわち第2ブロック群の第2半導体発光素子が多く含まれるほど、第2ブロック群の動作電流が増える。一般に発光素子の動作電圧が高くなると動作電流が増える、あるいは動作電流が増えると動作電圧が高くなるからである。従って、第1ブロック群と第2ブロック群に印加される電圧は等しいので、第2ブ

ロック群に比べて動作電流の少ない第1ブロック群の消費電力が相対的に小さくなる。

[0031] ここで、第1半導体発光素子として、発光波長が、第2半導体発光素子の発光波長よりも短波長であるものを選択してもよい。例えば、第1半導体発光素子として青色を発光する素子、第2半導体発光素子として赤色を発光する素子を用いることができる。

[0032] 第2半導体発光素子として、第1半導体発光素子よりも素子サイズが大きい発光素子を用いてもよい。

[0033] 2. 第2ブロック群に属する発光素子ブロックにおいて、直列接続されている複数の発光素子の中の一部に発光素子を並列接続して付加する。

[0034] この場合も、発光素子ブロックにおける発光素子の直列数は基本的に同じとする。その場合、半導体発光素子を並列接続して付加する箇所を設けると、残りの半導体発光素子の動作電圧が高くなる。従って、第2ブロック群において付加的に発光素子を並列接続した発光素子ブロックでは、流れる電流が増え消費電力が大きくなる。第1ブロック群の発光素子ブロックでは相対的に消費電力が小さくなる。

[0035] 3. 第2ブロック群に属する発光素子ブロックにおいては、第1ブロック群に属する発光素子ブロックよりも、発光素子の直列接続数を少なく設定する。

[0036] この場合、発光素子の直列数が少ない発光素子ブロックにおいては、各発光素子の動作電圧が高くなる。従って、第2ブロック群における発光素子の直列数が少ない発光素子ブロックでは、動作電流が増えて消費電力が大きくなる。第1ブロック群の発光素子ブロックでは相対的に消費電力が小さくなる。

[0037] なお、第1ブロック群に属する発光素子ブロックに抵抗を接続することによっても、第1ブロック群に属する発光素子ブロックでの発光素子ブロックあたりの消費電力を小さくできる。ただし、抵抗を接続すると、その分、電力損失が生じる。

- [0038] 一般に、発光素子が実装された領域に、発光素子 1 個あたりが占める面積の平均が 3.3 mm^2 以下である発光モジュールにおいては、温度が高くなりやすいので、上記態様を適用することによって得られる効果も大きい。
- [0039] 発光素子が実装された領域における縦横の長さは共に 20 mm 以上 50 mm 以下である発光モジュール、あるいは、実装されている発光素子の総数が 40 以上 520 以下である発光モジュールにおいては、特に、上記態様を適用することが有効である。
- [0040] 基板にセラミック材料からなる層が含まれている発光モジュールにおいては、一般的に熱が蓄積しやすいが、上記態様を適用することによって温度を低減できるので、得られる効果が大きい。
- [0041] 上記態様の発光モジュールにおいて、各発光素子ブロックに含まれる半導体発光素子同士は、導電ランドを介さずに直接ワイヤボンディングによって電気接続することもできる。
- [0042] <実施の形態>
[実施の形態 1]
実施の形態 1 に係る発光モジュール、ランプユニットおよび照明装置について、図面を参照しながら説明する。
- [0043] <照明装置 1>
図 1 は、実施の形態に係る発光モジュール 10 が組み込まれた照明装置 1 を示す断面図である。
- [0044] この照明装置 1 は、天井 2 に埋め込むように取り付けられるダウンライトであって、器具 3、回路ユニット 4、調光ユニット 5、およびランプユニット 6 を備える。
- [0045] 器具 3 は、金属製であって、ランプ収容部 3 a、回路収容部 3 b および外鏝部 3 c を有する。ランプ収容部 3 a は、有底円筒状であって、内部にランプユニット 6 が着脱自在に取り付けられる。回路収容部 3 b は、ランプ収容部 3 a の底側に延設されており、内部に回路ユニット 4 が収容されている。外鏝部 3 c は、円環状であって、ランプ収容部 3 a の開口部から外方へ向け

て延設されている。

[0046] 器具 3 は、ランプ収容部 3 a および回路収容部 3 b が天井 2 に貫設された埋込穴 2 a に埋め込まれて、外鍔部 3 c が天井 2 の下面 2 b における埋込穴 2 a の周部に当接された状態で天井 2 に取り付けられる。

[0047] 回路ユニット 4 は、ランプユニット 6 を点灯させる回路が組み込まれている。また、ランプユニット 6 と電氣的に接続される電源線 4 a を有している。電源線 4 a の先端にはランプユニット 6 のリード線 7 1 のコネクタ 7 2 と着脱自在に接続されるコネクタ 4 b が取り付けられている。

[0048] なお、照明装置 1 では、ランプユニット 6 と回路ユニット 4 とが別々にユニット化されているが、回路ユニット 4 に相当する回路がランプユニットに内蔵された構成であっても良い。

[0049] <ランプユニット 6>

図 2 は、ランプユニット 6 の斜視図であり、図 3 は、ランプユニット 6 の分解斜視図である。

[0050] ランプユニット 6 は、光源として発光モジュール 1 0 を内蔵し、ベース 8 0、ホルダ 3 0、化粧カバー 4 0、カバー 5 0、カバー押え部材 6 0 および配線部材 7 0 等を備える。

[0051] ベース 8 0 は、アルミダイキャスト製の円板状であって、上面側の中央に搭載部 8 1 を有する。この搭載部 8 1 に発光モジュール 1 0 が搭載されている。ベース 8 0 の上面側には、搭載部 8 1 を挟んだ両側に、ホルダ 3 0 固定用の組立ねじ 3 5 を螺合するためのねじ孔 8 2 が設けられている。ベース 8 0 の周部には、挿通孔 8 3、ボス孔 8 4 および切欠部 8 5 が設けられている。

[0052] ホルダ 3 0 は、有底円筒状であって、円板状の押え板部 3 1 と、当該押え板部 3 1 の周縁からベース 8 0 側に延設された円筒状の周壁部 3 2 とを有する。発光モジュール 1 0 は押え板部 3 1 で搭載部 8 1 に押えつけられてベース 8 0 に固定されている。

[0053] 押え板部 3 1 の中央には、発光モジュール 1 0 からの光を通過させる窓孔

33が形成されている。また、窓孔33と連通して開口部34が形成され、発光モジュール10に接続されたリード線71がホルダ30に干渉するのを防止している。さらに、ホルダ30の押え板部31の周部には、ベース80のねじ孔82に対応する位置に、組立ねじ35を挿通する挿通孔36が貫設されている。

[0054] ホルダ30をベース80に取り付ける際には、まず、ホルダ30の窓孔33から発光モジュール10の封止部材13等が露出する状態で、ベース80とホルダ30とで発光モジュール10を挟持する。次に、組立ねじ35を、ホルダ30の押え板部31の上方からねじ挿通孔36に挿通し、ベース80のねじ孔82に螺合させることによって、ホルダ30がベース80に取り付けられる。

[0055] 化粧カバー40は、白色不透明の樹脂等の非透光性材料からなる円環状であって、ホルダ30とカバー50との間に配置されており、開口部34から露出したリード線71や組立ねじ35等を覆い隠している。化粧カバー40の中央にも窓孔41が形成されている。

[0056] カバー50は、シリコン樹脂、アクリル樹脂、ガラス等の透光性材料により形成され、封止部材13から出射された光はカバー50を透過してランプユニット6の外部へ取り出される。このカバー50はドーム状であって、レンズ機能を有する本体部51と、当該本体部51の周縁部から外方へ延設された外鍔部52とを有し、外鍔部52がベース80に固定されている。

[0057] カバー押え部材60は、アルミニウム等の金属や白色不透明の樹脂のような非透光性材料からなり、カバー50の本体部51から出射される光を妨げないように円環板状になっている。カバー50の外鍔部52は、カバー押え部材60とベース80とで挟持され固定されている。

[0058] カバー押え部材60の下面側には、ベース80側へ突出する円柱状のボス部61が設けられ、カバー50の外鍔部52には、ボス部61に対応する位置に半円状の切欠部53が形成されている。さらに、ベース80の周縁部には、ボス部61に対応する位置にボス部61を挿通させるボス孔84が形成

されている。

[0059] カバー押え部材60をベース80に固定する際は、カバー押え部材60のボス部61をベース80のボス孔84に挿通させ、ベース80の下側からボス部61の先端部にレーザ光を照射して、先端部をボス孔84から抜けない形状に塑性変形させる。それによって、カバー押え部材60はベース80に固定される。

[0060] カバー50の外鍔部52及びカバー押え部材60の周縁部には、ベース80の挿通孔83に対応する各位置に半円状の切欠部54, 62が形成され、挿通孔83に挿通させる取付ねじ（不図示）がカバー押え部材60やカバー50に当たらないようになっている。

[0061] 配線部材70は、発光モジュール10と電氣的に接続された一組のリード線71を有している。リード線71は、ベース80の切欠部85を介してランプユニット6の外部へ導出され、その端部にコネクタ72が取り付けられている。

[0062] <発光モジュール10>

図4は、発光モジュール10の一例を示す平面図である。当図における紙面縦方向を縦方向、紙面横方向を横方向とする。

[0063] 図4に示すように、発光モジュール10は、基板11、基板11上に配列された複数の発光素子12、列ごとに発光素子12を覆う封止部材13、端子部14, 15、配線16, 17などを備える。

[0064] 図4に示すように、基板11の上面の実装領域20には、複数の発光素子12が2次元状に実装されている。すなわち、実装領域20には、複数の発光素子12が横方向に一行に並んで発光素子列が形成され、その発光素子列が複数列、縦方向に平行に並べられている。実装領域が発光領域となる。

[0065] 図4に示す発光モジュール10では、第1列～第16列までの発光素子列が、縦方向に等間隔で16列並んでいる。そして、中央部から上下に離れた位置（上下端部に近い位置）の発光素子列ほど、各発光素子列を構成する発光素子12の数が少なくなり、列の長さも短くなっている。実装領域20は

破線の円で囲んだ領域であって円形状である。

- [0066] 実装領域20には、総数216個の発光素子12が配されている。
- [0067] 上半分の8列では、上端側の第1列から中央部の第8列にかけて、2, 9, 12, 15, 16, 18, 18, 18個に設定されている。下半分の8列でも、下端側の第16列から中央部側の第9列にかけて、上半分と同様の素子数に設定され、点对称(180°回転対称)に実装されている。
- [0068] 実装領域20の径は20mm~50mmの範囲内にある。
- [0069] 基板11：
基板11は、セラミックあるいは熱伝導樹脂などの絶縁性材料からなる絶縁層を有している。基板11は、全体が絶縁層であってもよいし、絶縁層と、アルミ板からなる金属層の多層構造を有していてもよい。
- [0070] 基板11の形状は特に限定されないが、ここでは方形状の板である。
- [0071] 発光素子12：
発光素子12は、例えば、約430nm~470nmに主波長を有する青色光を出射するGaN系のLEDチップである。発光素子12は、基板11の上面にCOB(Chip on Board)技術を用いて実装されている。
- [0072] 発光素子12のサイズは、例えば、390μm×520μm、346μm角などである。
- [0073] なお、ここでは発光素子12はLEDであって、発光モジュール10はLEDモジュールであるが、発光素子12は、LD(レーザダイオード)であっても良く、EL素子(エレクトリックルミネッセンス素子)であっても良い。
- [0074] 封止部材13：
各発光素子列ごとに、複数の発光素子12を覆うように、横方向に伸びるライン状の封止部材13が設けられている。この封止部材13は、波長変換材料が混入された透光性材料で形成され、発光素子12から出射される光の一部を、別の波長の光に変換する。また、各発光素子12は、封止部材13

によって封止される。

[0075] 波長変換材料としては、蛍光体粒子を用いることができる。透光性材料としては、例えばシリコン樹脂、フッソ樹脂、シリコン・エポキシのハイブリッド樹脂、ユリア樹脂等を用いることができる。

[0076] 発光素子12から出射された約430nm～470nmに主波長を有する青色光の一部は、封止部材13中の波長変換材料によって、例えば約540nm～640nmに主波長を有する光に変換される。その結果、変換後の波長帯の光と未変換の青色光との混色によって、白色光が出射される。

[0077] なお、封止部材13に用いる蛍光体の発光色は、発光素子列ごとに緑色や黄色に変えてもよい。それによって、全体の白色光の色温度を例えば2700～6500℃程度の範囲で調節することができる。

[0078] 上記のように発光素子列ごとにライン状の封止部材13で封止することで、各発光素子12からの光取り出し効率を向上できるが、実装領域20に実装された発光素子12の全体を一括して封止部材で覆ってもよい。

[0079] 端子部、配線、ランド：

端子部14、15および配線16、17は、基板11の絶縁層上に形成された導体パターンである。端子部14、15は、発光素子12への給電用であって、図4に示すように、基板11の上面周縁部に形成されている。この端子部14、15は、図1～3に示すリード線71と電気接続されている。

[0080] また実装領域20内において、基板11上の各発光素子12に隣接する位置に、ボンディング用のランド19が配され、各発光素子12とランド19とはワイヤボンディングによって電氣的に接続されている。各ランド19によって横方向に隣接する発光素子12は直接接続されている。さらに、実装領域20内において、隣接する発光素子列にまたがって、配線18a～18dが配置されている。

[0081] 図5は、発光素子ブロック21～32を示す図である。

[0082] このような配線18a～18d及びランド19によって、実装領域20内に実装された複数の発光素子12は、12個の発光素子ブロック21～3

2に分かれる。図5において、各発光素子ブロック21～32は太線枠で示している。各発光素子ブロック21～32の中で、18個の発光素子12が直列接続されている。

[0083] 配線16は、各発光素子ブロック21～32の一端部と端子部14とを電氣的に接続している。配線17は、各発光素子ブロック21～32の他端部と端子部15とを電氣的に接続している。これらの発光素子ブロック21～32同士は、配線16、17によって互いに並列に接続され、全体の発光素子12は、18直12並で接続されている。

[0084] なお、本実施の形態においては、ランド19を介して発光素子12間をワイヤで電気接続しているが、ランド19を介することなく発光素子12の間をワイヤで直接電気接続することも可能である。その場合、ランド19の位置の制約を受けずに発光素子12を基板上に実装することが可能となる。また、ランド19による光吸収損失が生じない。

[0085] 回路ユニット4：

回路ユニット4は、AC/DCコンバータを備える回路で構成され、外部の商用交流電源（不図示）と電氣的に接続され、商用交流電源から入力される電力を、発光素子12の素子列に適した直流電圧に変換して供給する。それによって、すべての発光素子12は一括して点灯制御される。

[0086] （発光モジュール10における特徴と効果）

上記のように、実装領域20においては、複数（18個）の発光素子12が直列接続されてなる6つの発光素子ブロック21～32が並べて配置されており、発光素子ブロック21～32同士は、配線16、17によって並列に接続されている。

[0087] ここで、中央部に位置する発光素子ブロック26、27に含まれる発光素子12はすべて青色の発光素子12Bである。一方、発光素子ブロック26、27の上側に位置する発光素子ブロック21～25及び下側に位置する28～32の中には、青色の発光素子12Bだけでなく赤色の発光素子12Rが含まれている発光素子ブロックが存在している。上記発光素子ブロック2

6, 27は、第1ブロック群に属し、それ以外の発光素子ブロック21~25, 28~32は、第2ブロック群に属するものである。

[0088] 一般に発光素子の動作電圧は、発光波長が短波長になるほど高くなる。発光波長は発光素子を構成する発光層のエネルギー準位に依存するからである。例えば、青色の発光素子の場合、動作電圧は3V程度、赤色の発光素子の場合、2V程度となる。すなわち、赤色の発光素子12Rは、青色の発光素子12Bと比べて、より低い動作電圧でも同等の動作電流が流れるVF-IF特性を有する。

[0089] 並列接続された発光素子ブロック21~32の両端に印加される電圧は等しくなる。発光素子ブロック21~32における発光素子の直列数が同じである。青色の発光素子12Bよりも動作電圧が低くなる赤色の発光素子12Rが含まれる第2ブロック群である発光素子ブロック21~25, 28~32の動作電流は、第1ブロック群である発光素子ブロック26, 27よりも増加する。すなわち第2ブロック群に赤色の発光素子12Rが多く含まれるほど、第2ブロック群の動作電流が増える。一般に発光素子の動作電圧が高くなると動作電流が増える、あるいは動作電流が増えると動作電圧が高くなるからである。従って、第1ブロック群と第2ブロック群に印加される電圧は等しいので、第2ブロック群に比べて動作電流の少ない第1ブロック群の消費電力が相対的に小さくなる。第1ブロック群、第2ブロック群に印加される電圧は等しいので、第2ブロック群である発光素子ブロック21~25, 28~32に比べて動作電流の少ない第1ブロック群である発光素子ブロック26, 27の消費電力は相対的に小さくなる。

[0090] それによって、温度低減効果が期待できる。一方、赤色の発光素子12Rを多く混在させた発光素子ブロックでは、消費電力が増大して発光輝度が高くなり、発光むらの原因となり得る。

[0091] これらの点を考慮して、発光素子ブロック26, 27の消費電力が、発光素子ブロックあたりの平均の消費電力に対して85~97%の範囲内となるように、発光素子ブロック21~25, 28~32の中に赤色の発光素子1

2 Rを混在させる個数を設定する。

[0092] また、第2ブロック群の中で、赤色の発光素子1 2 Rを分散した位置に実装することが好ましい。

[0093] なお、発光モジュール1 0においては、赤色の発光素子1 2 Rが混在していることによって、青色の発光素子1 2 Bだけで構成されている場合と比べて、演色性も良好となる。

[0094] (実施例、比較試験)

以下、実施例及び比較例に基づいて具体的に説明する。

[0095] 実施例を図5に示す。2 1 6個の発光素子1 2の内、赤色の発光素子1 2 Rが1 2個実装され、それ以外の発光素子1 2はすべて青色の発光素子1 2 Bである。各発光素子1 2の素子サイズ(チップサイズ)は一定である。

[0096] 一方、比較例では、2 1 6個の発光素子のすべてに青色の発光素子1 2 Bを用いた発光モジュールを用いた。すべてが青色の発光素子であること以外は図5に示す実施例と同様である。

[0097] 実施例では、実装領域2 0の第2ブロック群において、複数の赤色の発光素子1 2 Rが、実装領域2 0の中心に対して点対称(1 8 0°回転対称)に分散して実装されている。

[0098] 中央部に位置する発光素子ブロック2 6, 2 7では、青色の発光素子1 2 Bだけが直列接続されて実装されている。一方、その両側に位置する発光素子ブロック2 2~2 5, 2 8~3 1においては、直列接続されている大部分の素子は青色の発光素子1 2 Bであるが、赤色の発光素子1 2 Rも混在されている。具体的には、発光素子ブロック2 2, 2 5, 2 8, 3 1では、1ブロックの中に赤色の発光素子1 2 Rが1個ずつ混在し、発光素子ブロック2 3, 2 4, 2 9, 3 0では、1ブロックの中に赤色の発光素子1 2 Rが2個ずつ混在している。

[0099] 図6(a)に、赤色の発光素子1 2 Rと青色の発光素子1 2 Bの電流V I-電圧V F特性を示す。当図に示すように、赤色の発光素子1 2 Rは、青色の発光素子1 2 Bよりも低い動作電圧で同等の動作電流が流れるV F-I F特

性を有している。

[0100] 比較例は、すべての発光素子 1 2 を青色の発光素子 1 2 Bにしたものである。この場合、各発光素子ブロックにおける消費電力はいずれも同等であり、放熱しにくい中央部では温度が上昇しやすい。

[0101] これに対して、実施例の発光モジュール 1 0 においては、以下に説明するように、中央部の発光モジュールの消費電力が相対的に小さいので、中央部では温度上昇が抑えられる。

[0102] 比較試験：

実施例、比較例とも、総投入電力を 3 7. 2 W で共通にして、温度を計測した。

[0103] 実施例において、各発光素子ブロックに加わる電圧は 6 2 V であり、各ブロックを流れる平均電流は 5 0 m A である。

[0104] 中央部にある発光素子ブロック 2 6, 2 7 では、各発光素子 1 2 B にかかる電圧は 3. 4 5 V である。発光素子ブロック 2 2, 2 5, 2 8, 3 1 では、赤色の発光素子 1 2 R にかかる電圧は 2. 3 5 V、各青色の発光素子 1 2 B にかかる電圧は 3. 5 1 V である。発光素子ブロック 2 3, 2 4, 2 9, 3 0 では、各赤色の発光素子 1 2 R にかかる電圧は 2. 4 0 V、各青色の発光素子 1 2 B にかかる電圧は 3. 5 7 V である。

[0105] 各発光素子ブロックを流れる電流及び消費電力、消費電力比率は、図 1 0 (a) に示すとおりである。

[0106] 消費電力比率は、全体の 1 ブロックあたりの消費電力の平均値を基準にした各ブロックでの消費電力の比率である。例えば、消費電力の平均値が 3. 1 W、発光素子ブロック 2 1 の消費電力が 2. 7 W であるから、規格化したときの比率は 8 7 % となる。

[0107] 図 7 (a) は、発光素子列 (第 1 列 ~ 第 1 6 例) ごとの消費電力を示すグラフである。図 7 (b) は、各発光素子列 (第 1 列 ~ 第 1 6 例) の温度分布を示すグラフであって、各発光素子列の横方向中央の温度を示している。

[0108] 図 7 (b) に示されるように、実施例、比較例ともに、中央部に近いとこ

るで温度が高い傾向はあるが、比較例では特に中央部の温度が高くなっているのに対して、実施例では、中央部における温度上昇が低減されている。すなわち、比較例では、実装領域の中央部と両側の部分とで温度差が大きいのが、実施例では温度分布が平坦化されている。

[0109] 温度分布が平坦化されることにより、基板 11 の反りが抑制される。一般に基板が反ると破損の原因となったり、器具との密着が悪くなり、器具への放熱性が低下する。

[0110] このように実施例では温度分布が平坦化しているのは、比較例では、各発光素子ブロックの消費電力が同等であるのに対して、実施例では、中央部にある第 1 ブロック群の消費電力が、第 2 ブロック群の消費電力より小さいことによると考えられる。

[0111] (考察)

発光モジュール 10 の効果に関して、さらに以下の考察を行った。

[0112] 1. 発光モジュール 10 においては、基板 11 にセラミック材料からなる層が含まれているので、発光素子 12 で発せられる熱は、基板 11 の面に沿った方向に分散されにくい。一般的には、そのような場合、熱が貯まりやすく高温になりやすいが、発光モジュール 10 においては、温度上昇を抑えることができる。

[0113] 従って、発光モジュール 10 のように、基板 11 にセラミック材料からなる層が含まれている場合には、特に有効である。

[0114] 2. 発光モジュールにおける発光素子の実装密度と温度上昇との関係を調べたところ、一般的に実装密度が低い場合（発光素子 1 個あたりが占める面積の平均が 3.3 mm^2 / 素子より小さい場合）には、温度上昇が生じにくい。一方、実装密度が高い場合（発光素子 1 個あたりが占める面積の平均が 3.3 mm^2 / 素子以下の場合）には温度上昇が生じやすいこともわかった。

[0115] 従って、発光素子 1 個あたりが占める面積の平均が 3.3 mm^2 / 素子以下の場合には、発光モジュール 10 によって得られる温度低減効果が大きい。

[0116] 3. 発光モジュール 10 において、実装領域 20 に実装される発光素子 1

2の総数についても、40～520の範囲、実装領域20に実装される発光素子列の本数が3本～25本、総投入電力が10W～100Wであれば、同様に優れた温度低減効果が得られる。

[0117] 4. 発光モジュール10においては、実装領域20において、中央に位置する発光素子列よりも端部に位置する発光素子列の方が、各発光素子列に配列されている発光素子12の個数が少なくなっていて、実装領域20が円形状であった。しかし、実装領域20の形状についても特に限定されることはない。例えば、下記に示すように実装領域20が四角形状である場合も同様に実施でき、同様の効果が得られる。

[0118] (実装領域20が四角形状の例)

図8は、実装領域の形状が四角状である発光モジュール100を示す図である。

[0119] この発光モジュール100は、発光モジュール10と同様の構成であるが、実装領域20が四角形状である。図8において、発光モジュール10の構成要素と同様の構成要素には同じ符号を付している。

[0120] この発光モジュール100では、実装領域20において、略同じ長さの発光素子列が8本並んで実装されている。各発光素子列は発光素子ブロックに相当し、各発光素子ブロックは、直列に接続された複数(例えば36個)の発光素子12からなる。

[0121] すなわち、8つの発光素子ブロック21～28が並列に接続され、36直8並の接続形態となっている。

[0122] 中央部の発光素子ブロック24, 25(第1ブロック群に属する)においては、すべて青色の発光素子12Gを用いる。一方、この第1ブロック群の両側に位置する発光素子ブロック21～23, 26～28(第2ブロック群に属する)には、青色の発光素子12Bに赤色の発光素子12Rを混ぜて直列接続した発光素子ブロックが存在する。ここで、第1ブロック群のブロックあたりの消費電力を、平均消費電力に対して85%～97%の範囲内に設定する点も発光モジュール10で説明したのと同様である。

[0123] 例えば、発光素子ブロック 22, 23 及び発光素子ブロック 26, 27 においては、発光素子 12 を 36 個直列接続する中に、赤色の発光素子 12R を 2 個～4 個分散して実装し、残りを青色の発光素子 12B とする。

[0124] これによって、上の発光モジュール 10 で説明したのと同様に、中央部における発光素子ブロック 24, 25 (第 1 ブロック群) の消費電力が、発光素子ブロック 21～23, 26～28 (第 2 ブロック群) と比べて小さくなるので実装領域の中央部における温度上昇を低減できる。

[0125] (実施の形態 1 の変形例)

実施の形態 1 においては、第 1 ブロック群に属する発光素子ブロックは、青色の発光素子 12B だけで構成したが、第 1 ブロック群に属する発光素子ブロックにも赤色の発光素子 12R を混在させてもよい。その場合、第 2 ブロック群に属する発光素子ブロックには、第 1 ブロック群に属する発光素子ブロックよりも、赤色の発光素子 12R を多く混在させて、その消費電力を大きくする。

[0126] 発光素子の発光色の組み合わせは青色、赤色に限定されるものではない。発光波長の互いに異なる発光素子を組み合わせ用い、第 2 ブロック群に属する発光素子ブロックにおいて発光波長の長い発光素子の数を多くすることによって、同様に温度上昇を抑制することができる。また、紫外線や赤外線を発する発光素子でもよい。発光色も 2 種類に限定されるものではなく、3 色以上の発光素子を組み合わせ用いることも可能である。

[0127] [実施の形態 2]

本実施形態の発光モジュール 110 では、サイズの小さい発光素子とサイズの小さい発光素子とが用いられている。そして、中央部の両側にある第 2 ブロック群においては、中央部の第 1 ブロック群の発光素子ブロックと比べて、サイズの大きい発光素子が多く混在する発光素子ブロックが存在している。

[0128] これによって、上記実施の形態 1 と同様に、中央部にある第 1 ブロック群では、第 2 ブロック群よりも、1 ブロックあたりの消費電力が小さくなって

いる。

[0129] 第1ブロック群における発光素子ブロックあたりの消費電力を、全体における発光素子ブロックあたりの平均消費電力に対して85%~97%の範囲内とする点も上記実施の形態1と同様である。

[0130] この発光モジュール110は、実施の形態1で説明したのと同様の理由で、温度上昇が低減される。

[0131] (実施例)

図9(a)は、発光モジュール110の実施例を示す図であって、発光モジュール110における実装領域を示している。

[0132] この発光モジュール110は、図8に示した発光モジュール100と同様、8つの発光素子ブロック21~28が並列に接続されている。ただし、各発光素子ブロックにおける発光素子12の直列数は15であって、15直8並の接続形態となっている。

[0133] 図9(a)に「大サイズ」と表示した4つの発光素子は大サイズの発光素子であり、それ以外の発光素子12は小サイズの発光素子である。

[0134] 中央部の発光素子ブロック24, 25(第1ブロック群に属する)においては、すべて小サイズの発光素子12を用いている。一方、その両側に位置する発光素子ブロック21~23, 26~28(第2ブロック群に属する)の中で、発光素子ブロック21, 23, 26, 28では、小サイズと大サイズの発光素子12を混ぜて用いている。

[0135] 小サイズの発光素子12のサイズは、 $346\mu\text{m}$ 角であり、大サイズの発光素子12のサイズは、 $390\mu\text{m}\times 520\mu\text{m}$ である。

[0136] 図6(b)に、大サイズの発光素子12と小サイズの発光素子12の電流V I - 電圧V F 特性を示す。当図に示すように、大サイズの発光素子12は、小サイズの発光素子12と比べると、低い動作電圧でも同じ動作電流が流れるV F - I F 特性を有する。

[0137] 発光素子ブロック21~28は並列接続されているので、各発光素子ブロックに印加される電圧は等しくなる。各発光素子ブロックの発光素子の直列

数は同じとする。

- [0138] 各発光素子ブロックへの印加電圧は等しいので、小サイズの発光素子よりも動作電圧が低くなる大サイズの発光素子を多く含むブロックでは動作電流が増加する。すなわち大サイズの発光素子が多く含まれるほど、そのブロックの動作電流が増える。一般に発光素子の動作電圧が高くなると動作電流が増える、あるいは動作電流が増えると動作電圧が高くなるからである。大サイズの発光素子を含む発光素子ブロックの消費電力も大きくなる。
- [0139] 小サイズのみでの発光素子から構成される発光素子ブロック 24, 26 (第1ブロック群に属する)の消費電力は、大サイズの発光素子を含む発光素子ブロック 21~23, 26~28 (第2ブロック群に属する)に比べて相対的に小さくなる。
- [0140] 例えば、実施例にかかる発光モジュール 110 を、例えば電圧 5.2 V で駆動する。
- [0141] その場合、発光素子ブロック 22, 24, 25, 27 では、各発光素子 12 にかかる電圧は 3.49 V である。発光素子ブロック 21, 23, 26, 28 では、大サイズの発光素子 12 にかかる電圧は 2.88 V、小サイズの発光素子 12 にかかる電圧は 3.53 V である。
- [0142] 各発光素子ブロックを流れる電流、消費電力、消費電力比率は、図 10 (b) に示すとおりである。各ブロックを流れる電流の平均は 50 mA である。
- [0143] 中央部に位置する発光素子ブロック 24, 25 の消費電力の、全体の 1 ブロックあたりの消費電力の平均値を基準にした比率 (消費電力比率) は、94% となっている。
- [0144] 従って、発光モジュール 110 は、実施の形態 1 で説明した発光モジュール 100 と同様に、温度上昇が低減される。
- [0145] (実施の形態 2 の変形例)
- 実施の形態 2 においては、第 1 ブロック群に属する発光素子ブロックは、小サイズの発光素子 12 だけで構成したが、第 1 ブロック群に属する発光素

子ブロックにも大サイズの発光素子 1 2 を混在させてもよい。その場合、第 2 ブロック群に属する発光素子ブロックには、第 1 ブロック群に属する発光素子ブロックよりも、大サイズの発光素子 1 2 を多く混在させて、その消費電力を大きくする。

[0146] [実施の形態 3]

本実施形態の発光モジュール 1 2 0 では、第 2 ブロック群に属する発光素子ブロックにおいて、直列接続された複数の発光素子 1 2 の一部に、並列に分岐する発光素子を付加している。並列に分岐する発光素子を付加した箇所では、より低電圧で同等の電流が流れるので、その発光素子ブロックの消費電力が大きくなる。

[0147] それによって、発光モジュール 1 2 0 では、上記実施の形態 1, 2 と同様に、中央部にある第 1 ブロック群では、その両側にある第 2 ブロック群よりも、1 ブロックあたりの消費電力は小さくなっている。

[0148] 発光モジュール 1 2 0 において、第 1 ブロック群における 1 ブロックあたりの消費電力を、1 ブロックあたりの平均の消費電力に対して、85%~97%の範囲内に規定する点も実施の形態 1, 2 と同様である。

[0149] (実施例)

図 9 (b) に、実施例にかかる発光モジュール 1 2 0 の実装領域を示す。この発光モジュール 1 2 0 は、上記発光モジュール 1 0 0 と同様に、実装領域において、略同じ長さの発光素子列（発光素子ブロック 2 1 ~ 2 8）が配設されている。

[0150] 各発光素子ブロック 2 1 ~ 2 8 は、直列に接続された複数（15 個）の発光素子 1 2 を有し、8 つの発光素子ブロック 2 1 ~ 2 8 が並列に接続されて、15 直 8 並の接続形態となっている。

[0151] そして、中央部にある発光素子ブロック 2 4, 2 5（第 1 ブロック群に属する）においては、単純に 15 個の発光素子 1 2 が直列に接続されている。

[0152] 一方、その上下の第 2 ブロック群の中の発光素子ブロック 2 2, 2 3 及び発光素子ブロック 2 6, 2 7 では、15 個の発光素子 1 2 が直列接続されて

いるが、その一部の発光素子 1 2 a に対して並列に発光素子 1 2 b が接続されている。

[0153] 図 9 (b) に示されているように、発光素子ブロック 2 2 においては、15 個の発光素子 1 2 の中、4 個の発光素子 1 2 a に対して発光素子 1 2 b が並列に接続されている。同様に、発光素子ブロック 2 7 においても、4 個の発光素子 1 2 a に発光素子 1 2 b が並列に接続されている。従って、発光素子ブロック 2 2、2 7 では、1 ブロック中の発光素子の総数は 19 個である。

[0154] また、発光素子ブロック 2 3、2 6 においては、15 個の発光素子 1 2 の中、3 個の発光素子 1 2 a に対して発光素子 1 2 b が並列に接続されている。従って、発光素子ブロック 2 3、2 6 では、1 ブロック中の発光素子の総数は 18 個である。

[0155] 並列接続された発光素子ブロック 2 1 ~ 2 8 の両端に印加される電圧は等しくなる。各発光素子ブロックの直列数は同じ 15 である。2 個の発光素子が並列接続されている箇所は電流が分岐されるので、1 個の素子だけで直列接続されている箇所よりも発光素子 1 個当たりの動作電流が減り、並列接続されている発光素子の動作電圧も低くなる。各発光素子ブロックの両端に印加される電圧は等しいので、並列接続されている箇所が多い発光素子ブロックほど、多くの電流が流れることになる。すなわち、並列接続を含まない発光素子ブロック 2 1、2 4、2 5、2 8 は、並列接続を含む発光素子ブロック 2 2、2 3、2 6、2 7 に比べて、消費電力が相対的に小さくなる。

[0156] 例えば、実施例の発光モジュール 1 2 0 に電圧 5 2.1 V を印加して駆動する。

[0157] このとき、発光素子ブロック 2 1、2 4、2 5、2 8 では、各発光素子 1 2 にかかる電圧は 3.48 V である。

[0158] 一方、発光素子ブロック 2 3、2 6 において、発光素子 1 2 a、1 2 b が 3 箇所並列接続されており、並列接続されたところに印加される電圧は 3.26 V、発光素子 1 2 が単独のところに印加される電圧は 3.53 V である

。また、発光素子ブロック 22, 27 において、発光素子 12a, 12b が 4 箇所並列接続されており、並列接続されたところで印加される電圧は 3.27 V、発光素子 12 が単独のところでは印加される電圧は 3.55 V である。

[0159] 各発光素子にブロックに流れる電流、消費電力、消費電力比率は、図 10 (c) に示す値である。各ブロックを流れる電流の平均は 50 mA である。

[0160] 図 10 (c) に示されるように、発光モジュール 120 において、中央部にある発光素子ブロック 24, 25 (第 1 ブロック群) は、発光素子ブロック 22, 23, 26, 27 (第 2 ブロック群) と比べて、発光素子ブロックあたりに流れる電流が少なく、消費電力は小さい。従って、発光モジュール 120 は、中央部における温度上昇が抑えられる。

[0161] (実施の形態 3 の変形例)

実施の形態 3 においては、第 1 ブロック群に属する発光素子ブロックは、直列接続した発光素子 12 だけで構成したが、第 1 ブロック群に属する発光素子ブロックにも発光素子 12a に発光素子 12b を並列接続させた箇所を設けてもよい。

[0162] その場合、第 2 ブロック群に属する発光素子ブロックには、第 1 ブロック群に属する発光素子ブロックよりも、発光素子 12a に発光素子 12b を並列接続させた箇所を多く混在させて、その消費電力を大きくする。

[0163] また、並列接続箇所の発光素子数も 2 個に限定されるものではない。並列接続箇所を含む発光素子ブロックの発光素子数が、並列接続箇所を含まない発光素子ブロックの発光素子数より多くなくても良く、等しく、あるいは少なくすることも可能である。

[0164] [実施の形態 4]

本実施形態の発光モジュール 130 では、第 1 ブロック群に属する発光素子ブロックの直列接続数よりも、直列接続数の多い発光素子ブロックが第 2 ブロック群に含まれている。

[0165] それによって、発光モジュール 130 では、上記実施の形態 1 ~ 3 と同様

に、第1ブロック群の1ブロックあたりの消費電力が、第2ブロック群の1ブロックあたりの消費電力よりも小さくなる。

[0166] 従って、発光モジュール130においても、中央部における温度上昇が抑えられる。

[0167] また、発光モジュール130において、第1ブロック群における1ブロックあたりの消費電力を、1ブロックあたりの平均の消費電力に対して85%～97%の範囲内に設定している点も、上記実施の形態1～3と同様である。

[0168] (実施例)

図9(c)は、実施例にかかる発光モジュール130の実装領域を示す。

[0169] この発光モジュール130は、上記発光モジュール100と同様に、実装領域において、略同じ長さの発光素子列(発光素子ブロック21～28)が配設されている。

[0170] 発光モジュール130において、中央部にある発光素子ブロック24, 25(第1ブロック群)は、36個の発光素子12が直列に接続されている。また、第2ブロック群の中で、発光素子ブロック21, 28も、36個の発光素子12が直列に接続されている。一方、第2ブロック群の中で、発光素子ブロック22, 23, 26, 27においては、図9(c)に示すように、素子が欠けている箇所が1か所ずつあり、35個の発光素子12が直列接続されている。

[0171] 並列接続された発光素子ブロック21～28の両端に印加される電圧は等しくなる。発光素子ブロック22, 23, 26, 27では、発光素子12の直列接続数が少ないので、各発光素子12の動作電圧が高くなる。この発光素子ブロックでは、動作電流が増加し、消費電力も大きくなる。従って、36個の発光素子からなる発光素子ブロック22, 24, 25, 27の消費電力は、35個の発光素子からなる発光素子ブロック21, 23, 26, 28よりも相対的に小さくなる。

[0172] 例えば、実施例にかかる発光モジュール130を、電圧124.5Vで駆

動する。

- [0173] このとき、第1ブロック群の発光素子ブロック24, 25と、第2ブロック群の発光素子ブロック22, 27では、各発光素子12には3.46Vかかり、電流は45mAとなる。
- [0174] 一方、発光素子ブロック21, 23, 26, 28においては、各発光素子12に3.56Vかかり、電流は55mAとなる。
- [0175] 各発光素子ブロックを流れる電流、消費電力、消費電力比率は、図10(d)に示す値である。発光素子ブロックを流れる電流の平均は50mAである。
- [0176] 図10(d)に示されるように、発光モジュール130において、中央部にある発光素子ブロック24, 25(第1ブロック群)は、第2ブロック群の発光素子ブロック21~23, 26~28よりも、発光素子ブロックあたりに流れる電流が少なく、消費電力は小さい。従って、発光モジュール130は、中央部における温度上昇が抑えられる。
- [0177] [実施の形態1~4の変形例など]
1. 実施の形態1~4では、第1ブロック群に含まれる発光素子ブロックの数が2個で、その両者が同じ消費電力であったが、第1ブロック群に含まれる発光素子ブロックの消費電力は同一でなく、異なってもよい。
- [0178] また、第1ブロック群に属する発光素子ブロックの数は1個でもよいし、3個以上であってもよい。
- [0179] 例えば、図4に示すように12個の発光素子ブロック21~32がある場合、発光素子ブロック26だけ、あるいは発光素子ブロック27だけを第1ブロック群とし、残りの発光素子ブロックを第2ブロック群としてもよい。
- [0180] また、発光素子ブロック25~27、あるいは発光素子ブロック24~26の3ブロックを第1ブロック群とし残りの発光素子ブロックを第2ブロック群としてもよい。また発光素子ブロック25~28の4ブロックを第1ブロック群とし残りの発光素子ブロックを第2ブロック群としてもよい。
- [0181] 図8に示す8個の発光素子ブロック21~28を有する場合においても、

発光素子ブロック 24 だけ、あるいは発光素子ブロック 25 だけを第 1 ブロック群とし残りの発光素子ブロックを第 2 ブロック群としてもよい。また、発光素子ブロック 23 ~ 25 または 24 ~ 26 を第 1 ブロック群とし残りの発光素子ブロックを第 2 ブロック群としてもよい。また発光素子ブロック 23 ~ 25 の 4 ブロックを第 1 ブロック群とし残りの発光素子ブロックを第 2 ブロック群としてもよい。

[0182] 2. 実施の形態 1 ~ 4 では、封止材に波長変換材料として蛍光体を混在させて発光素子からの光を蛍光体で波長変換させる形態であったが、蛍光体は必ずしもなくてもよい。

[0183] 例えば、RGB 3 色の LED チップを組み合わせて実装した発光モジュールにおいても、上記実施の形態 1 ~ 4 を適用することができる。そして、第 2 ブロック群に属する発光素子ブロックの消費電力を、第 1 ブロック群に属する発光素子ブロックの消費電力よりも大きくして、中央部の温度上昇を低減することができる。

[0184] 3. 実施の形態 1 ~ 4 では発光素子を基板に直接実装する形態について説明したが、この他に、発光素子がそれぞれ 1 次封止されたもの、いわゆる表面実装デバイス (SMD) を基板上に 2 次実装する場合においても、同様の効果が得られることも確認している。

[0185] 4. 実施の形態 2 ~ 4 では、実装領域が 4 角形状の発光モジュールを実施例として挙げたが、実施の形態 1 で図 4 に示した実装領域が円形状の発光モジュールにも適用できる。

[0186] また、実施の形態 1 で行った発光モジュール 10 の効果についての考察は、実施の形態 2 ~ 4 においても適用できる。

[0187] 5. 実施の形態 1 ~ 4 の中の 2 つ以上の形態を組み合わせることもできる。

符号の説明

[0188] 10 発光モジュール
 11 基板


- 1 2 発光素子
- 1 2 B 青色の発光素子
- 1 2 R 赤色の発光素子
- 1 2 a, 1 2 b 発光素子
- 1 3 封止部材
- 1 4, 1 5 端子部
- 1 6, 1 7 配線
- 2 0 実装領域
- 2 1 ~ 3 2 発光素子ブロック
- 1 0 0 発光モジュール
- 1 1 0 発光モジュール
- 1 2 0 発光モジュール
- 1 3 0 発光モジュール

請求の範囲


- [請求項1] 基板上に、複数の半導体発光素子が直列接続されている発光素子ブロックが複数ブロック並べられて前記半導体素子が2次元状に配置され、前記発光素子ブロック同士が並列に接続されてなる発光モジュールにおいて、
- 前記基板上に配置された複数の発光素子ブロックは、
- 中央部に位置する第1ブロック群と、その両側に位置する第2ブロック群とに分けられ、
- 第2ブロック群には、第1ブロック群に属する発光素子ブロックの消費電力よりも消費電力の大きい発光素子ブロックが含まれる、
- 発光モジュール。
- [請求項2] 前記第1ブロック群に属する各発光素子ブロックの消費電力は、
- 発光モジュール全体における発光素子ブロックあたりの平均の消費電力に対して85%以上97%以下の範囲内である、
- 請求項1記載の発光モジュール。
- [請求項3] 前記基板上に配置されている半導体発光素子には、
- 第1半導体発光素子と、第1半導体発光素子よりも低い電圧で同等の電流が流れる電流-電圧特性を有する第2半導体発光素子とが含まれ、
- 第2ブロック群に属する消費電力の大きい発光素子ブロックは、
- 第1ブロック群に属する各発光素子ブロックと比べて多くの第2半導体発光素子を有する、
- 請求項1又は2記載の発光モジュール。
- [請求項4] 前記第1半導体発光素子の発光波長は前記第2半導体発光素子の発光波長よりも短波長である、
- 請求項3記載の発光モジュール。
- [請求項5] 前記第1半導体発光素子は青色を発光する素子であり、
- 前記第2半導体発光素子は赤色を発光する素子である、

- 請求項4記載の発光モジュール。
- [請求項6] 前記第2半導体発光素子は、第1半導体発光素子よりも素子サイズが大きい、
- 請求項3記載の発光モジュール。
- [請求項7] 前記第2ブロック群に属する消費電力の大きい発光素子ブロックにおいては、
- 直列接続されている複数の半導体発光素子の一部に、半導体発光素子が並列接続されて付加されている、
- 請求項1又は2記載の発光モジュール。
- [請求項8] 前記第2ブロック群に属する消費電力の大きい発光素子ブロックにおいては、
- 前記第1ブロック群に属する発光素子ブロックよりも、半導体発光素子の直列接続数が少ない、
- 請求項1又は2記載の発光モジュール。
- [請求項9] すべての半導体発光素子が配置された領域に、前記半導体発光素子1個あたりが占める面積の平均は 3.3 mm^2 以下である、
- 請求項1～8のいずれかに記載の発光モジュール。
- [請求項10] 前記基板上に配置されている半導体発光素子の総数が40以上520以下である、
- 請求項1～9のいずれかに記載の発光モジュール。
- [請求項11] 前記基板には、
- セラミックス材料からなる層が含まれている、
- 請求項1～10のいずれかに記載の発光モジュール。
- [請求項12] 前記各発光素子ブロックに含まれる半導体発光素子同士は、直接ワイヤボンディングによって電気接続されている、
- 請求項1～11のいずれかに記載の発光モジュール。


[図1]

1


[図2]




[図3]



[圖4]




[図5]




[図6]

(b)




(a)




[図7]


(b)



(a)



[図9]



[図10]

(a) 実施の形態 1

	側部					中央部
発光素子 ブロックの番号	21	22	23	24	25	26
	32	31	30	29	28	27
電流 (mA)	44	50	56	56	50	44
消費電力 (W)	2.7	3.1	3.5	3.5	3.1	2.7
消費電力比率	87%	100%	113%	113%	100%	87%

各発光素子ブロックにかかる電圧 : 62V
 発光モジュールの総消費電力 : 37.2W

(b) 実施の形態 2

	側部			中央部
発光素子 ブロックの番号	21	22	23	24
	28	27	26	25
電流 (mA)	52	48	52	48
消費電力 (W)	2.72	2.51	2.72	2.51
消費電力比率	94%	108%	104%	94%

各発光素子ブロックにかかる電圧 : 52.3V
 発光モジュールの総消費電力 : 20.9W

(c) 実施の形態 3

	側部			中央部
発光素子 ブロックの番号	21	22	23	24
	28	27	26	25
電流 (mA)	47	54	52	47
消費電力 (W)	2.45	2.81	2.71	2.45
消費電力比率	94%	108%	104%	94%

各発光素子ブロックにかかる電圧 : 52.1V
 発光モジュールの総消費電力 : 20.8W

(d) 実施の形態 4

	側部			中央部
発光素子 ブロックの番号	21	22	23	24
	28	27	26	25
電流 (mA)	55	45	55	45
消費電力 (W)	6.85	5.60	6.85	5.60
消費電力比率	94%	108%	114%	94%

各発光素子ブロックにかかる電圧 : 124.5V
 発光モジュールの総消費電力 : 49.8W

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/003280

A. CLASSIFICATION OF SUBJECT MATTER

F21V29/00(2006.01)i, F21S2/00(2006.01)i, F21V19/00(2006.01)i, H01L33/48
(2010.01)i, H05B37/02(2006.01)i, F21Y101/02(2006.01)n

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

F21V29/00, F21S2/00, F21V19/00, H01L33/48, H05B37/02, F21Y101/02

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2013
Kokai Jitsuyo Shinan Koho	1971-2013	Toroku Jitsuyo Shinan Koho	1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2012-9622 A (Citizen Electronics Co., Ltd.), 12 January 2012 (12.01.2012), entire text; all drawings & US 2011/0316009 A1	1-12
A	JP 2009-4129 A (Sharp Corp.), 08 January 2009 (08.01.2009), entire text; all drawings & WO 2008/156020 A1	1-12

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
09 July, 2013 (09.07.13)

Date of mailing of the international search report
23 July, 2013 (23.07.13)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. F21V29/00(2006.01)i, F21S2/00(2006.01)i, F21V19/00(2006.01)i, H01L33/48(2010.01)i, H05B37/02(2006.01)i, F21Y101/02(2006.01)n		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. F21V29/00, F21S2/00, F21V19/00, H01L33/48, H05B37/02, F21Y101/02		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2013年 日本国実用新案登録公報 1996-2013年 日本国登録実用新案公報 1994-2013年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2012-9622 A（シチズン電子株式会社）2012.01.12, 全文, 全図 & US 2011/0316009 A1	1-12
A	JP 2009-4129 A（シャープ株式会社）2009.01.08, 全文, 全図 & WO 2008/156020 A1	1-12
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献		
国際調査を完了した日 09.07.2013	国際調査報告の発送日 23.07.2013	
国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 塚本 英隆 電話番号 03-3581-1101 内線 3372	3 X 3331