

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-195589

(P2012-195589A)

(43) 公開日 平成24年10月11日(2012. 10. 11)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 33/02 (2010.01)	H O 1 L 33/00 1 O O	5 F O 4 1
H O 1 L 33/00 (2010.01)	H O 1 L 33/00 K	

審査請求 未請求 請求項の数 20 O L (全 22 頁)

(21) 出願番号 特願2012-59400 (P2012-59400) (22) 出願日 平成24年3月15日 (2012. 3. 15) (31) 優先権主張番号 10-2011-0023499 (32) 優先日 平成23年3月16日 (2011. 3. 16) (33) 優先権主張国 韓国 (KR)	(71) 出願人 512066842 サムソン エルイーディー カンパニーリ ミテッド. 大韓民国、キョンギード、ヨンインーシ、 キフンーグ、サムソン2ロ 95 (ノンソ ードン) (74) 代理人 110000877 龍華国際特許業務法人 (72) 発明者 ソン、ヨン ヘ 大韓民国、キョンギード、ヨンインーシ、 キフンーグ、サムソン2ロ 95 (ノンソ ードン) サムソン エルイーディー カ ンパニーリミテッド、内
---	--

最終頁に続く


(54) 【発明の名称】 半導体発光ダイオードチップ、その製造方法及び品質管理方法

(57) 【要約】 (修正有)

【課題】 ウエハベース工程の履歴情報を追跡し管理することができる半導体発光ダイオードチップ、その製造方法及びこれを利用した品質管理方法を提供する。

【解決手段】 半導体発光ダイオードチップは、基板11と、当該基板の一領域に形成され、第1及び第2の化合物半導体層12a、12bと当該第1及び第2の化合物半導体層間に形成された活性層12cとを有する発光積層体と、当該第1及び第2の化合物半導体層にそれぞれ電氣的に接続された第1及び第2の電極とを備える発光ダイオードLDと、上記基板の他の領域に上記発光ダイオードから電氣的に絶縁されるように形成され、それぞれのウエハベース工程の履歴情報に対応する固有の電氣的特性値を有する回路部と、当該電氣的特性値を測定できるように当該回路部に連結された複数の電極パッド17とを備える少なくとも一つのヒューズシグネチャ回路S4、S5を含む。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

基板と、

前記基板の一領域に形成され、第 1 及び第 2 の化合物半導体層と当該第 1 及び第 2 の化合物半導体層間に形成された活性層とを有する発光積層体と、当該第 1 及び第 2 の化合物半導体層にそれぞれ電氣的に接続された第 1 及び第 2 の電極とを備える発光ダイオードと

、
前記基板の他の領域に前記発光ダイオードから電氣的に絶縁されるように形成され、それぞれのウエハベース工程の履歴情報に対応する固有の電氣的特性値を有する回路部と、当該電氣的特性値を測定できるように当該回路部に連結された複数の電極パッドとを備える少なくとも一つのヒューズシグネチャ回路と

10

を含み、

前記回路部は、複数の半導体素子と、当該複数の半導体素子に連結された複数のヒューズとを含み、当該回路部の電氣的特性値は、前記複数のヒューズの選択的切断により決められる、半導体発光ダイオードチップ。

【請求項 2】

前記ヒューズシグネチャ回路は、好ましくは複数であり、それぞれ他の領域に形成される、請求項 1 に記載の半導体発光ダイオードチップ。

【請求項 3】

前記複数の半導体素子は、前記発光積層体の少なくとも一つの半導体層と共に成長された半導体層を含む、請求項 1 に記載の半導体発光ダイオードチップ。

20

【請求項 4】

前記ウエハベース工程の履歴情報は、該当チップの属するウエハのロットナンバー、ロットのウエハナンバー、ウエハ上の該当チップの位置及び工程ライン表示からなる群から選択される少なくとも一つを含む、請求項 1 に記載の半導体発光ダイオードチップ。

【請求項 5】

前記該当チップの位置は、レチクル座標と該当レチクル内でのチップの座標とを含む、請求項 4 に記載の半導体発光ダイオードチップ。

【請求項 6】

前記複数のヒューズの少なくとも一つは、切断される、請求項 1 に記載の半導体発光ダイオードチップ。

30

【請求項 7】

前記複数の半導体素子は、前記基板の他の領域において、前記発光積層体の少なくとも一つの層と共に成長された半導体層を含む、請求項 1 に記載の半導体発光ダイオードチップ。

【請求項 8】

前記複数の半導体素子は、半導体ダイオードを含む、請求項 1 に記載の半導体発光ダイオードチップ。

【請求項 9】

前記半導体ダイオードは、前記基板の他の領域において、前記発光積層体の各層と共に成長された半導体積層体を含む、請求項 8 に記載の半導体発光ダイオードチップ。

40

【請求項 10】

前記複数の半導体素子は、互いに直列に連結され、前記複数のヒューズは、それぞれ少なくとも一つの半導体素子に並列に連結されるように形成される、請求項 8 又は 9 に記載の半導体発光ダイオードチップ。

【請求項 11】

前記基板の他の領域は、前記発光積層体の各層と共に成長された半導体積層体を含み、前記ヒューズシグネチャ回路の電極パッドは、前記半導体積層体上に形成される、請求項 8 又は 9 に記載の半導体発光ダイオードチップ。

【請求項 12】

50

前記複数の半導体素子は、トランジスタを含む、請求項 1 に記載の半導体発光ダイオードチップ。

【請求項 1 3】

前記トランジスタは、

アンドープの第 1 の半導体層と、

前記第 1 の半導体層上にチャンネル層として形成され当該第 1 の半導体層との界面で 2 次元電子ガス層を提供するアンドープの第 2 の半導体層と、

前記第 2 の半導体層上に形成されたソース、ドレイン及びゲート電極と

を含む、請求項 1 2 に記載の半導体発光ダイオードチップ。

【請求項 1 4】

前記トランジスタは、前記基板の他の領域において、前記発光積層体の各層と共に成長された半導体積層体上に形成される、請求項 1 3 に記載の半導体発光ダイオードチップ。

【請求項 1 5】

請求項 1 から 1 4 のいずれか一項に記載の半導体発光ダイオードチップと、

前記半導体発光ダイオードチップが実装されたパッケージ本体と、

前記半導体発光ダイオードチップの第 1 及び第 2 の電極にそれぞれ連結された第 1 及び第 2 の外部端子と、

前記ヒューズシグネチャ回路の複数の電極パッドにそれぞれ連結された複数のシグネチャ端子と

を含む、半導体発光ダイオードパッケージ。

【請求項 1 6】

請求項 1 から 1 4 のいずれか一項に記載の半導体発光ダイオードチップが形成されたウエハを用意する段階と、

前記回路部が該当チップのウエハベース工程の履歴情報により決められた電気的特性値を有するように前記複数のヒューズの少なくとも一つを選択的に切断する段階と、

個別のチップが得られるように前記ウエハを切断する段階と

を含む、半導体発光ダイオードチップの製造方法。

【請求項 1 7】

請求項 1 から 1 4 のいずれか一項に記載の半導体発光ダイオードチップを用意する段階と、

前記半導体発光ダイオードチップレベルから前記半導体発光ダイオードチップを有するパッケージ製造工程及び当該工程の完了後までの任意の時点で該当チップ又はパッケージの特性を測定する段階と、

前記測定された特性と、前記測定された特性に関連するチップのヒューズシグネチャ回路の電気的特性値から追跡されたウエハベース工程の履歴情報との相関性に基づいて当該ウエハベース工程の履歴情報が当該測定された特性に及ぶ影響を分析する段階と

を含む、半導体発光ダイオードチップの品質管理方法。

【請求項 1 8】

前記該当チップ又はパッケージの特性を測定する段階は、前記該当チップの駆動電圧、駆動電流、順方向電圧、発光強度、発光波長及び温度による波長変化の少なくとも一つを測定する段階を含む、請求項 1 7 に記載の半導体発光ダイオードチップの品質管理方法。

【請求項 1 9】

前記該当チップ又はパッケージの特性を測定する段階は、前記パッケージの光量、発光強度、放出波長、色座標及び色温度の少なくとも一つを測定する段階を含む、請求項 1 7 に記載の半導体発光ダイオードチップの品質管理方法。

【請求項 2 0】

前記測定された特性に及ぶ影響を分析する段階は、

前記測定された特性のうち所望の範囲を外れた不良チップを仮想ウエハの座標にマッピングする段階と、

前記仮想ウエハの座標にマッピングされた不良チップが特に多く分布された領域の原因

10

20

30

40

50

を分析する段階と

を含む、請求項18又は19に記載の半導体発光ダイオードチップの品質管理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光ダイオードチップに関し、特に、ウエハベース工程の履歴情報を追跡し管理することができる半導体発光ダイオードチップ、その製造方法及びこれを利用した品質管理方法に関する。

【背景技術】

【0002】

10

半導体発光ダイオード (Light Emitting Diode; 以下、「LED」という) は、電気エネルギーを光エネルギーに変換する半導体素子であり、エネルギーバンドギャップによる特定波長の光を放つ化合物半導体からなり、光通信及びモバイルディスプレイ、コンピューターモニター等のディスプレイ、LCD用バックライトユニット (Back Light Unit: BLU) から照明装置に至るまで多様な領域への使用が拡大してきている。

【0003】

一般に、ウエハベース工程としてエピタキシャル成長工程及び電極形成工程が行われ、ウエハを切断して個別のチップに分離した後は、上述した多様なアプリケーションにおける外部回路との容易な連結性及び放熱性の保障のためにパッケージ構造に製造されて用

20

【0004】

しかしながら、このような製造工程の場合、特にパッケージベース工程ではLEDパッケージに電氣的欠陥又は外観不良が発生することがあり、チップ自体の欠陥によって最終LED製品に様々な不良が発生することがある。特に、LED製品の場合は、上述したウエハベース工程、パッケージベース工程、トリミング／分類工程及びモジュールアセンブリー工程等の多様な工程を経るため、最終製品での不良の原因を正確に分析することが非常に困難な状況にある。

【0005】

ここで、上述したウエハベース工程から、チップ工程、パッケージベース工程及びモジュールアセンブリー工程に至るまでの全製造工程の履歴情報の管理は、不良の原因の正確な分析と共に、チップ特性とパッケージ特性との相関性を導き出すことにより所望の製品の収率の向上に大きく寄与する。

30

【0006】

一方、LED製品の場合、パッケージベース工程では、パッケージの外観やリードフレーム上にレーザーマーキング (laser marking) を利用して製品の情報を判読可能に記録し、パッケージの製造のためのリードフレームベース工程中又はパッケージ完成後に製造履歴情報を追跡し管理することができるが、ウエハベース工程の履歴情報に対してはチップのサイズ及び輝度等の問題によって別途の製品履歴情報を管理することができない実情である。

40

【0007】

このように、従来、別々に分離された個別のチップは、プロービングによって発光波長等の発光特性を基準に複数のランク (rank) に区分されて用いられるだけであり、LED製品に不良が発生する時にウエハベース工程の履歴情報がチップ又はパッケージ及びモジュール製品の品質に及ぼす影響まで確認することはできないため、不良の原因を正確に分析するのに限界があった。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上述した従来技術の問題点を解決するためになされたものであって、ウエハ

50

ベース工程の履歴情報を追跡し管理することができるように識別可能な情報を有する半導体発光ダイオードチップを提供することを目的とする。

【0009】

本発明の他の目的は、上記識別可能な情報を有する半導体発光ダイオードチップの製造方法を提供することである。

【0010】

本発明のさらに他の目的は、上記半導体発光ダイオードチップを利用して不良の原因を追跡し管理することでウエハベース工程の問題点を診断することができる半導体発光ダイオードチップの品質管理方法を提供することである。

【課題を解決するための手段】

【0011】

上述した技術的課題を解決するために、本発明の一側面は、基板と；当該基板の一領域に形成され、第1及び第2の化合物半導体層と当該第1及び第2の化合物半導体層間に形成された活性層とを有する発光積層体と、当該第1及び第2の化合物半導体層にそれぞれ電氣的に接続された第1及び第2の電極とを備える発光ダイオードと；上記基板の他の領域に上記発光ダイオードから電氣的に絶縁されるように形成され、それぞれのウエハベース工程の履歴情報に対応する固有の電氣的特性値を有する回路部と、当該電氣的特性値を測定できるように当該回路部に連結された複数の電極パッドとを備える少なくとも一つのヒューズシグネチャ回路と；を含む半導体発光ダイオードチップを提供する。

【0012】

上記回路部は、複数の半導体素子と、当該複数の半導体素子に連結された複数のヒューズとを含み、当該回路部の電氣的特性値は、上記複数のヒューズの選択的切断により決められることができる。

【0013】

上記ヒューズシグネチャ回路は、好ましくは複数であり、それぞれ他の領域に形成されることができる。

【0014】

上記複数の半導体素子は、上記発光積層体の少なくとも一つの半導体層と共に成長された半導体層を含むことができる。

【0015】

上記ウエハベース工程の履歴情報は、該当チップの属するウエハのロットナンバー、ロットのウエハナンバー、ウエハ上の該当チップの位置及び工程ライン表示からなる群から選択される少なくとも一つを含むことができる。

【0016】

この場合、該当チップの位置は、レチクル座標と該当レチクル内でのチップの座標とを含むことができる。

【0017】

特定のウエハベース工程の履歴情報を示すために、上記複数のヒューズの少なくとも一つは、切断された状態であることができる。

【0018】

上記複数の半導体素子は、上記基板の他の領域において、上記発光積層体の少なくとも一つの層と共に成長された半導体層を含むことができる。

【0019】

本発明の一実施形態による上記複数の半導体素子は、半導体ダイオードを含むことができる。この場合、上記半導体ダイオードは、上記基板の他の領域において、上記発光積層体の各層と共に成長された半導体積層体を含むことができる。

【0020】

上記複数の半導体素子は、互いに直列に連結され、上記複数のヒューズは、それぞれ少なくとも一つの半導体素子に並列に連結されるように形成されることができる。

【0021】

10

20

30

40

50

上記基板の他の領域は、上記発光積層体の各層と共に成長された半導体積層体を含み、上記ヒューズシグネチャ回路の電極パッドは、上記半導体積層体上に形成されることができる。

【0022】

本発明の他の実施形態による上記複数の半導体素子は、トランジスタを含むことができる。この場合、上記トランジスタは、アンドープの第1の半導体層と、当該第1の半導体層上にチャンネル層として形成され当該第1の半導体層との界面で2次元電子ガス層を提供するアンドープの第2の半導体層と、当該第2の半導体層上に形成されたソース、ドレイン及びゲート電極とを含むことができる。

【0023】

上記トランジスタは、上記基板の他の領域において、上記発光積層体の各層と共に成長された半導体積層体上に形成されることができる。

【0024】

本発明の他の側面は、上記半導体発光ダイオードチップと、当該半導体発光ダイオードチップが実装されたパッケージ本体と、上記半導体発光ダイオードチップの第1及び第2の電極にそれぞれ連結された第1及び第2の外部端子と、上記ヒューズシグネチャ回路の複数の電極パッドにそれぞれ連結された複数のシグネチャ端子とを含む半導体発光ダイオードパッケージを提供する。

【0025】

本発明のさらに他の側面は、上記半導体発光ダイオードチップが形成されたウエハを用意する段階と、上記回路部が該当チップのウエハベース工程の履歴情報により決められた電気的特性値を有するように上記複数のヒューズの少なくとも一つを選択的に切断する段階と、個別のチップが得られるように上記ウエハを切断する段階とを含む半導体発光ダイオードチップの製造方法を提供する。

【0026】

本発明のさらに他の側面は、上記半導体発光ダイオードチップを用意する段階と、上記半導体発光ダイオードチップレベルから上記半導体発光ダイオードチップを有するパッケージ製造工程及び当該工程の完了後までの任意の時点で該当チップ又はパッケージの特性を測定する段階と、上記測定された特性と当該測定された特性に関連するチップのヒューズシグネチャ回路の電気的特性値から追跡されたウエハベース工程の履歴情報との相関性に基づいて当該ウエハベース工程の履歴情報が当該測定された特性に及ぶ影響を分析する段階とを含む半導体発光ダイオードチップの品質管理方法を提供する。

【0027】

上記該当チップ又はパッケージの特性を測定する段階は、上記該当チップの駆動電圧、駆動電流、順方向電圧、発光強度、発光波長及び温度による波長変化の少なくとも一つを測定する段階を含むことができる。

【0028】

上記該当チップ又はパッケージの特性を測定する段階は、上記パッケージの光量、発光強度、放出波長、色座標及び色温度の少なくとも一つを測定する段階を含むことができる。

【0029】

上記測定された特性に及ぶ影響を分析する段階は、上記測定された特性のうち所望の範囲を外れた不良チップを仮想ウエハの座標にマッピングする段階と、上記仮想ウエハの座標にマッピングされた不良チップが特に多く分布された領域の原因を分析する段階とを含むことができる。

【発明の効果】

【0030】

本発明によると、ウエハベース工程の履歴情報を追跡し管理するために、ヒューズシグネチャ回路に特定の電気的特性値（例えば、電圧、抵抗、電流等）を提供し、後続工程又はパッケージ完成後にその電気的特性値の測定によって該当チップの履歴情報を確認する

10

20

30

40

50

ことで、チップ又はパッケージの特性による問題の原因をウエハベース工程にまで拡張して診断することができる。

【0031】

これにより、より正確に製品の不良の原因を判断することができ、結果的には、LED製品の品質の向上に大きく寄与することができる。

【図面の簡単な説明】

【0032】

【図1】本発明の第1の実施形態による半導体発光ダイオードチップの一例を示す概略斜視図である。

【図2】図1の半導体発光ダイオードチップのI-I'線に沿う断面図である。

10

【図3】図1の半導体発光ダイオードチップのII-II'線に沿う断面図である。

【図4】図1の半導体発光ダイオードチップのIII-III'線に沿う断面図である。

【図5a】図1の半導体発光ダイオードチップのヒューズシグネチャ回路S1～S5を示す概略構成図である。

【図5b】図1の半導体発光ダイオードチップのヒューズシグネチャ回路S1～S5を示す回路図である。

【図6a】本発明の第2の実施形態による半導体発光ダイオードチップの多様な例を示す概略斜視図である。

【図6b】本発明の第2の実施形態による半導体発光ダイオードチップの多様な例を示す概略斜視図である。

20

【図7】本発明の第2の実施形態によるトランジスタ構造の一例を示す断面図である。

【図8】本発明の他の側面による半導体発光ダイオードパッケージを示す概略斜視図である。

【図9】本発明の他の側面による半導体発光ダイオードパッケージが取り付けられた、照明装置の発光モジュールを示す概略斜視図である。

【図10a】本発明による照明装置の一例としてバルブ型ランプを示す図である。

【図10b】本発明による照明装置の一例としてバルブ型ランプを示す図である。

【図11】(a)及び(b)は、仮想ウエハ上に半導体発光ダイオードチップの位置を表示する方法を説明するための仮想ウエハ及びレチクルの概略図である。

【図12】半導体発光ダイオードパッケージの全製造工程においてウエハベース工程の履歴情報を追跡する過程を説明するための工程フローチャートである。

30

【図13】パッケージレベルで測定された色座標を示すグラフである。

【図14】図13の結果による色座標の不良領域に存在するチップの位置を表示した仮想ウエハを示す図である。

【発明を実施するための形態】

【0033】

以下、添付の図面を参照して本発明の実施形態を具体的に説明する。

【0034】

図1は、本発明の第1の実施形態による半導体発光ダイオードチップの一例を示す概略斜視図であり、図2から図4は、それぞれ図1の半導体発光ダイオードチップのI-I'線、II-II'線及びIII-III'線に沿う断面図である。

40

【0035】

図1及び図2を参照すると、本実施形態による半導体発光ダイオードチップ10は、基板11と、当該基板11の一領域に形成された発光ダイオードLDと、当該基板11の他の領域に形成された複数のヒューズシグネチャ回路S1～S5とを含む。図2に示されるように、上記基板11は、エピタキシャル成長面に凹凸を有する構造であるが、これに限定されるものではない。

【0036】

上記発光ダイオードLDは、第1及び第2の化合物半導体層12a、12bと当該第1及び第2の化合物半導体層12a、12b間に形成された活性層12cとを備える発光積

50

層体 1 2 と、上記第 1 及び第 2 の化合物半導体層 1 2 a、1 2 b にそれぞれ電氣的に接続された第 1 及び第 2 の電極 1 3、1 4 とを含む。

【0037】

本実施形態による発光積層体 1 2 は、図 2 に示されるように、メサ構造を有することができる。即ち、発光積層体 1 2 を部分的に除去するメサエッチングによって上記第 1 の化合物半導体層 1 2 a の上面は露出領域として得られることができる。

【0038】

本実施形態による第 1 及び第 2 の電極 1 3、1 4 は、ボンディングパッド 1 3 a、1 4 a と、発光可能な全面積での均一な電流分散のために当該ボンディングパッド 1 3 a、1 4 a から伸びる電極指 1 3 b、1 4 b とを含むことができる。

10

【0039】

本実施形態による半導体発光ダイオードチップ 1 0 は、複数（5 個）のヒューズシグネチャ回路 S 1～S 5 を含む。上記ヒューズシグネチャ回路 S 1～S 5 は、上記基板 1 1 の一領域に形成された発光ダイオード LD から電氣的に絶縁されることができる。

【0040】

図 3 に示されるように、上記発光ダイオード LD と上記ヒューズシグネチャ回路 S 1～S 5 との電氣的絶縁は、上記基板の一部領域まで形成された溝部 G と当該溝部 G に充填された絶縁物質 1 8 とによってなされることができる。

【0041】

本実施形態によるヒューズシグネチャ回路 S 1～S 5 は、複数の半導体素子 1 5 と、当該半導体素子 1 5 を連結する回路部 1 6 と、当該回路部 1 6 に連結された電極パッド 1 7 とを含む。図 5 a を参照すると、上記回路部 1 6 は、選択的切断が可能な複数のヒューズ 1 6 a を含む。このようなヒューズの選択的切断により電極パッドで測定される電氣的特性値を変え、これを利用して識別情報をヒューズシグネチャ回路に記録することができる。より詳細な内容は、図 5 a 及び図 5 b を参照して後述する。

20

【0042】

本実施形態によると、図 1 に示されるように、半導体発光ダイオードチップ 1 0 の左右側に位置するヒューズシグネチャ回路 S 1～S 3 は、それぞれ 5 個の半導体素子 1 5 を含み、同半導体発光ダイオードチップ 1 0 の上下側に位置するヒューズシグネチャ回路 S 4、S 5 は、それぞれ 4 個の半導体素子 1 5 を含むことができる。

30

【0043】

好ましくは、複数の半導体素子 1 5 は、上記発光積層体 1 2 を形成する工程と類似する工程を介して、当該発光積層体 1 2 の少なくとも一つの半導体層と共に成長された半導体層を含むことができる。

【0044】

本実施形態による半導体素子 1 5 は、図 4 に示されるように、固有の抵抗値（又は電圧）を示す半導体ダイオード D 1～D 5 であることができ、上記発光積層体 1 2 の各層と共に成長された半導体積層体 BD を含むことができる。

【0045】

図 4 に示されるように、上記半導体ダイオード D 1～D 5 を構成する半導体積層体 BD は、上記基板 1 1 の一部領域まで形成された溝 G によって分離されることができる。本実施形態によると、素子分離用溝 G には、絶縁物質 1 8 が充填されることができる。

40

【0046】

本実施形態による電極パッド 1 7 は、図 4 に示されるように、上記発光積層体 1 2 の各層と共に成長された半導体積層体 BD 上に形成されることができる。

【0047】

このような構造では、素子分離用溝 G に充填された絶縁物質 1 8 によって、電極パッド 1 7 と半導体ダイオード D 1～D 5 とを連結する回路ライン 1 6 b は、比較的平坦なレベルに形成されることができる。

【0048】

50

図 5 a は、本実施形態によるヒューズシグネチャ回路 S 1 ～ S 5 の概略構成図である。図 5 a に示されるヒューズシグネチャ回路は、複数の半導体素子 1 5 と、当該半導体素子 1 5 間を連結する回路部 1 6 とを含む。

【0049】

上記回路部 1 6 は、複数のヒューズ 1 6 a を含む。上記複数のヒューズ 1 6 a は、レーザー又は過電流印加方式を利用して選択的に切断されることができる。このようなヒューズ 1 6 a の選択的切断により上記回路部 1 6 の構成が変わり、上記電極パッド 1 7 で測定される電気的特性値の変化をもたらすことができる。

【0050】

上記ヒューズ 1 6 a の選択的切断により決められる固有の電気的特性値は、識別情報として取り扱われ、ウエハベース工程の履歴情報を示す値として活用されることができる。

10

【0051】

上記回路部 1 6 によって連結された複数の半導体素子 1 5 は、固有の「電気的特性値」を有することができる。このような電気的特性値は、上記電極パッド 1 7 で測定されることができる。本明細書における「電気的特性値」とは、公知の電気測定装置を利用して定量的に測定される値であって、例えば、電圧、電流及び抵抗等の値をいう。

【0052】

本実施形態による上記半導体素子 1 5 は、特定抵抗値を有する半導体ダイオードであることができる。なお、上記回路部 1 6 は、上記半導体素子 1 5 を直列に連結する回路ライン 1 6 b と、当該回路ライン 1 6 b と並列に連結される複数のヒューズ 1 6 a とを含むことができる。ここで、各ヒューズ 1 6 a は、図 5 a に示されるように、多様な数の半導体素子に並列に連結されることができる。

20

【0053】

図 5 a に示される回路連結では、上記ヒューズ 1 6 a の選択的切断（「C」で表示）によって上記ヒューズシグネチャ回路 S 1 ～ S 5 の電気的特性値を変えることができる。

【0054】

即ち、図 5 a に示されるように、C 部分が切断される前には、相対的に抵抗が低いヒューズラインを介して電流が導通するため、電極パッド 1 7 で 0 V が測定されるのに対し、C 部分が切断された場合には、最右側の半導体ダイオードから電流が流れるようになるため、該当半導体ダイオードの抵抗分だけ増加した電圧が電極パッド 1 7 で測定される。

30

【0055】

このように、上記ヒューズ 1 6 a の選択的切断によりヒューズシグネチャ回路 S 1 ～ S 5 の電気的特性値を選択することができるため、選択された電気的特性値と半導体発光ダイオードチップ 1 0 のウエハベース工程の履歴情報とを対応させることで、所望のウエハベース工程の履歴情報をヒューズシグネチャ回路 S 1 ～ S 5 に記録することができる。

【0056】

以下、図 5 a に示されるヒューズシグネチャ回路 S 1 ～ S 5 におけるヒューズ 1 6 a の選択的切断による電圧の変化を図 5 b の等価回路を参照して下記表 1 に示す。表 1 によると、各半導体ダイオードは、3 V の電圧を有し、X は、切断された状態を示し、○は、切断されない状態を示す。

40

【0057】

【表 1】

区分	F 1	F 2	F 3	F 4	F 5	測定電圧
0	○	○	○	○	○	0 V
1	X	○	○	○	○	～3 V
2	X	X	○	○	○	～6 V
3	X	X	X	○	○	～9 V
4	X	X	X	X	○	～12 V
5	X	X	X	X	X	～15 V

10

【0058】

このように、5個のヒューズ16aの選択的切断により、図5aに示されるヒューズシグネチャ回路に6個識別情報（例えば、0、1、2、3、4、5）を記録することができ、当該記録された識別情報は、電極パッド17で電圧測定によって確認することができる。

【0059】

図5a及び図5bを参照して上述した実施形態は、容易な理解のための例示に過ぎない。各半導体素子及び回路部の構成を多様に変えることで、より多い情報の記録が可能なヒューズシグネチャ回路を構成することができる。

20

【0060】

より詳細には、ヒューズの位置及び切断数に応じて半導体素子の識別情報を二進型（binary）に具現することができる。例えば、各半導体ダイオードの電気的特性値（抵抗、逆方向電圧等）を異なるように設計し、当該異なる電気的特性値を有する半導体ダイオードのそれぞれに対してヒューズを並列に連結して情報を記録することができる。また、マトリックス状に回路を構成し、各単位にヒューズを並列に連結した形態を有することもできる。

【0061】

上記ウエハベース工程の履歴情報は、ウエハベース全般の工程に関連する履歴情報であって、該当チップが属するウエハのロットナンバー、ロットのウエハナンバー、ウエハ上の該当チップの位置及び工程ライン表示からなる群から選択される少なくとも一つを含むことができるが、これに限定されるものではない。

30

【0062】

上述した工程の履歴情報において、ウエハのロットナンバーは、同一ロットでの多数のウエハに対して行われる半導体製造工程の情報と関連し、ロットのウエハナンバーは、ウエハの順番及び位置情報と関連する。

【0063】

上記ウエハ上の該当チップの位置は、同一ウエハ上でのチップの位置（座標）に関する情報を示し、上記該当チップの位置は、レチクル座標と該当レチクル内でのチップの座標で表示されることができる（図9a、図9b及び関連説明参照）。他にも工程ライン、生産時期等の多様な履歴情報が含まれることができる。

40

【0064】

本実施形態では、上記発光ダイオードLDの周囲に5個のヒューズシグネチャ回路S1～S5が形成されたことが示されているが、必要なウエハベース工程の履歴情報量に応じて上記ヒューズシグネチャ回路の個数を決めることができる。

【0065】

例えば、1万個の半導体発光ダイオードチップを有するウエハを毎月3万枚ずつ生産する場合は、1年単位に94.7億個の半導体素子に対するヒューズシグネチャ回路が求められる。このようなヒューズシグネチャ回路が各半導体素子の識別情報を二進型に具現する場合、ウエハナンバーやチップの位置を示すために、34個のヒューズが必要とされる

50

ことがある。また、別の情報を加えるために、適切な数のヒューズが加えられることができる。

【0066】

前述した実施形態では、ヒューズシグネチャ回路を構成する半導体素子が半導体ダイオードの形態であることが示されているが、抵抗又はトランジスタ等の他の素子であることができる。抵抗で具現される半導体素子は、固有の抵抗を有する半導体層パターンを有することができる。

【0067】

図6a及び図6bに示される半導体発光ダイオードチップ60は、他の形態のヒューズシグネチャ回路であってトランジスタを用いるヒューズシグネチャ回路Sを含む。

10

【0068】

図6aに示される半導体発光ダイオードチップ60は、基板61と、当該基板61の一領域に形成された発光ダイオードLDと、当該基板61の他の領域に形成されたヒューズシグネチャ回路Sとを含む。

【0069】

上記発光ダイオードLDは、図2に示される実施形態と類似するように、第1及び第2の化合物半導体層と、当該第1及び第2の化合物半導体層間に形成された活性層とを備える発光積層体62と；上記第1及び第2の化合物半導体層にそれぞれ電氣的に接続された第1及び第2の電極63、64と；を含む。本実施形態による発光積層体62は、メサ構造を有することができる。

20

【0070】

本実施形態による第1及び第2の電極63、64は、ボンディングパッド63a、64aと、発光可能な全面積での均一な電流分散のために当該ボンディングパッド63a、64aから伸びる電極指63b、64bとを含むことができる。

【0071】

本実施形態によるヒューズシグネチャ回路Sは、複数のトランジスタからなるデコーダーDCを含む。上記ヒューズシグネチャ回路Sは、上記基板61の一領域に形成された発光ダイオードLDと電氣的に絶縁されることができる。

【0072】

上記デコーダーDCは、図示されてはいないが、複数の半導体トランジスタを含む回路で形成されることができる。本実施形態による半導体トランジスタは、上記発光積層体と共に成長された少なくとも一つの層を有することができる。

30

【0073】

図7には、本実施形態によるトランジスタの好ましい一例として異種接合電界効果トランジスタ(HFET)が示されている。

【0074】

図7に示される素子は、下部構造として上記発光ダイオードLDを構成する発光積層体62に対応する半導体積層体62'を含む。上記半導体積層体62'上には、トランジスタ65が形成されることができる。

【0075】

40

図7に示されるように、上記トランジスタ65は、アンドープの第1の半導体層65aと、当該第1の半導体層65a上にチャンネル層として形成され当該第1の半導体層65aとの界面で2次元電子ガス層を提供するアンドープの第2の半導体層65bとを有する異種接合電界効果トランジスタ(HFET)であることができる。上記トランジスタ65は、上記第2の半導体層65b上に形成されたソースSとドレインDとゲートGとをさらに含むことができる。

【0076】

上記半導体発光ダイオードチップ60が窒化物系半導体素子で具現される場合、上記第1の半導体層65aは、半絶縁又は高抵抗層としてアンドープのGaN層であり、上記第2の半導体層65bは、AlGaN層であることができる。

50

【0077】

このようなH F E T構造では、相違するバンドギャップを有する第1の半導体層65aと第2の半導体層65bとの異種接合によって2次元電子ガス(2DEG)層が形成される。ここで、上記ゲートGに信号が入力されると、上記2DEGによってチャンネルが形成され、ソースSとドレインDとの間に電流が導通することができる。

【0078】

このような原理を利用して複数のトランジスタを含むデコーダーDCを構成することができる。このようなデコーダーDCの回路ラインは、複数のヒューズと部分的に連結され、当該ヒューズの選択的切断により回路の構成を変えることが可能となる。このような回路の構成の変更によって、各電極パッド67で測定される電気的特性値(即ち、情報関連データ)の変更が可能となる。

10

【0079】

本実施形態によると、デコーダーDCから回路ラインを引き出して構成された複数のヒューズを有するヒューズ部66を基板の他の領域に配置することができる。このようなヒューズ部66の配置によって、選択的切断を容易に実現することができる。

【0080】

図6bに示される半導体発光ダイオードチップ70は、基板71と、当該基板71の一領域に形成された発光ダイオードLDと、当該基板71の他の領域に形成された2個のヒューズシグネチャ回路S1、S2とを含む。

【0081】

上記発光ダイオードLDは、前述した実施形態と類似するように、活性層を有する発光積層体72と、ボンディングパッド73a、74aと当該ボンディングパッド73a、74aから伸びる電極指73b、74bとを有する第1及び第2の電極73、74とを含むことができる。

20

【0082】

本実施形態によるヒューズシグネチャ回路S1、S2は、複数のトランジスタからなるデコーダーDCを含む。上記ヒューズシグネチャ回路S1、S2は、図6aの実施形態と類似するように、複数の半導体トランジスタを含む回路で形成されることができる。本実施形態による半導体トランジスタは、図7の形態として理解することができる。

【0083】

図6bに示されるように、上記ヒューズシグネチャ回路S1、S2において、各デコーダーDCの回路ラインは、当該デコーダーDCから引き出されて構成されたヒューズ76の選択的切断により回路の構成が変わるように形成されることができる。このような回路の構成の変更によって、各電極パッド77で測定される電気的特性値(即ち、情報関連データ)の変更が可能となり、これを利用して所望の情報を記録することができる。

30

【0084】

図6a及び図6bには、トランジスタからなるヒューズシグネチャ回路が示されているが、必要に応じて半導体ダイオード及び／又は抵抗等の他の素子と共に所望の形態のヒューズシグネチャ回路を構成することができる。

【0085】

このように、本発明による半導体発光ダイオードチップは、ウエハベース工程の履歴情報がヒューズの選択的切断によりヒューズシグネチャ回路に記録された後、チップレベルのみならずパッケージレベルでも当該情報が識別可能となるように構成されることができる長所を有する。

40

【0086】

また、本発明は、上述した半導体発光ダイオードチップを有する半導体発光ダイオードパッケージを提供する。図8及び図9に示される半導体発光ダイオードパッケージは、それぞれダイオード及びトランジスタを基にして構成されたヒューズシグネチャ回路を有する形態である。

【0087】

50

図 8 に示される半導体発光ダイオードパッケージ 90 は、パッケージの本体となるパッケージ基板 91 と、当該パッケージ基板 91 に実装された半導体発光ダイオードチップ 80 とを含む。

【0088】

上記半導体発光ダイオードチップ 80 は、基板 81 と、当該基板 81 の一領域に形成された発光ダイオード LD と、当該基板 81 の他の領域に形成されダイオード 85 からなる 2 個のヒューズシグネチャ回路 S1、S2 とを含む。

【0089】

上記発光ダイオード LD は、活性層を有する発光積層体 82 と、ボンディングパッド 83a、84a と当該ボンディングパッド 83a、84a から伸びる電極指 83b、84b とを有する第 1 及び第 2 の電極 83、84 とを含むことができる。本実施形態によるヒューズシグネチャ回路 S1、S2 は、図 5a 及び図 5b の形態と類似する形態として理解することができる。

【0090】

本実施形態によるパッケージレベルでのヒューズシグネチャ回路 S1、S2 は、半導体発光ダイオードチップ 80 のウエハベース工程の履歴情報に応じて必要とされるヒューズ（図示せず）が既に選択的に切断されている状態である。

【0091】

図 8 に示されるように、上記半導体発光ダイオードチップ 80 のボンディングパッド 83a、84a は、ワイヤ W を介して、パッケージ基板 91 に形成された外部端子 92 にそれぞれ連結されることができる。また、上記ヒューズシグネチャ回路 S1、S2 の電極パッド 87 は、ワイヤ W を介して、パッケージ基板 91 に設けられたシグネチャ端子 97 に連結されることができる。

【0092】

このように、上記半導体発光ダイオードパッケージ 90 は、上記半導体発光ダイオードチップ 80 を駆動させるための外部端子 92 のみならず、ヒューズシグネチャ回路 S1、S2 に連結されたシグネチャ端子 97 を含む。

【0093】

これにより、最終パッケージレベルにおいて、上記半導体発光ダイオードパッケージ 90 に用いられた半導体発光ダイオードチップ 80 のウエハベース工程の履歴情報をシグネチャ端子 97 から検出することができる。

【0094】

本実施形態では、半導体発光ダイオードパッケージを簡単にパッケージ基板及び外部端子で示して説明したが、多様な形態の公知のパッケージ本体を有することができ、図 8 で説明したように、半導体発光ダイオードチップを駆動させるための外部端子のみならず、ヒューズシグネチャ回路に連結されたシグネチャ端子を提供することで、当該半導体発光ダイオードチップの情報を提供できるパッケージであればいずれのものでも本発明の範囲に属する。

【0095】

このように、半導体発光ダイオードチップを採用する多様な光源装置で不良が発生するか又は必要な場合には、シグネチャ端子を利用してヒューズシグネチャ回路の情報を判読することで、該当半導体発光ダイオードチップの情報（特に、ウエハレベル関連情報）を確認することができる。

【0096】

図 9、図 10a 及び図 10b には、多様な光源装置の例として、バルブ型照明装置に用いられる発光モジュール及び当該照明装置が示されている。

【0097】

図 9 に示される発光モジュールは、図 10a 及び図 10b の照明装置に採用可能な形態で、円形の印刷回路基板 121 と、当該印刷回路基板 121 に実装された半導体発光ダイオードチップ 110 とを含むことができる。

【0098】

上記半導体発光ダイオードチップ110は、基板111と、当該基板111の一領域に形成された発光ダイオードLDと、当該基板111の他の領域に形成されたヒューズシグネチャ回路Sとを含む。本実施形態によるヒューズシグネチャ回路Sは、図6及び図7のトランジスタを含むデコーダDCを含むことができる。

【0099】

上記発光ダイオードLDは、活性層を有する発光積層体112と、ボンディングパッド113a、114aと当該ボンディングパッド113a、114aから伸びる電極指113b、114bとを有する第1及び第2の電極113、114とを含むことができる。

【0100】

図9に示されるように、上記半導体発光ダイオードチップ110のボンディングパッド113a、114aは、ワイヤWを介して、印刷回路基板121に形成された外部端子122にそれぞれ連結されることができる。

【0101】

一方、上記ヒューズシグネチャ回路Sの電極パッド117は、ワイヤWを介して、上記印刷回路基板121に設けられたシグネチャ端子127に連結されることができる。

【0102】

このように、図9に示される発光モジュールでは、ヒューズシグネチャ回路Sに連結された別途のシグネチャ端子127を利用して最終パッケージレベルでも半導体発光ダイオードチップ110のウエハベース工程の履歴情報を確認することができる。

【0103】

本実施形態によるシグネチャ端子127は、ワイヤWを介して上記ボンディングパッド117と連結されたパッド領域127aと、チップの情報の確認のためにプローブが接触されるプローブ領域127bと、上記パッド領域127aと上記プローブ領域127bとを連結する連結部127cとを含むことができる。

【0104】

このような構造では、上記プローブ領域127bが、上記ボンディングパッド117に連結された上記パッド領域127aと離隔していることから、モジュール又は照明装置のプローブの接触を容易にすることができる。

【0105】

上述した発光モジュールは、図10a及び図10bに示される照明装置に駆動部と共に採用されることができる。図10a及び図10bには、本発明による照明装置の一例としてバルブ型ランプが示されている。

【0106】

図10aは、照明装置の構成への理解のために各構成要素を分解した状態を示す斜視図であり、図10bは、図10aにおける分解された構成要素が組み立てられた状態（但し、凸レンズ状のカバーの結合は除外）を示す斜視図である。

【0107】

図10a及び図10bを参照すると、上記照明装置300は、発光モジュール120と、駆動部330と、外部接続部310とを含む。また、上記照明装置300は、外部ハウジング及び内部ハウジング340、320並びにカバー部360等の外形構造物をさらに含むことができる。

【0108】

図9に示されるように、上記発光モジュール120は、上記半導体発光ダイオードチップ110と、当該半導体発光ダイオードチップ110が搭載された印刷回路基板121とを含むことができる。本実施形態によると、1個の半導体発光ダイオードチップ110が上記印刷回路基板121上に実装された形態であるが、必要に応じて複数の半導体発光ダイオードチップ110が実装されることができる。

【0109】

本実施形態による照明装置300では、上記発光モジュール120は、熱放出部として

10

20

30

40

50

作用する外部ハウジング 340 を含むことができる。上記外部ハウジング 340 は、上記発光モジュール 120 と直接触続して放熱効果を向上させる熱放出板 345 を含むことができるが、これに限定されるものではない。また、本実施形態による照明装置 300 は、上記発光モジュール 120 上に取り付けられる凸レンズ状のカバー部 360 を含むことができる。

【0110】

本実施形態による駆動部 330 は、内部ハウジング 320 に取り付けられてソケット構造の外部接続部 310 に連結されることで外部電源から電力を供給されることができる。また、上記駆動部 330 は、発光モジュール 120 の半導体発光ダイオードチップ 110 を駆動させることができるように、上記外部電源からの電力を適宜な電流源に変換させて提供する役割をする。例えば、このような駆動部 330 は、AC-DC コンバーター又は整流回路部品等からなることができる。

【0111】

図 10a 及び図 10b に示される照明装置 300 レベルでは、半導体発光ダイオードチップの情報を確認しようとする場合、上記カバー部 360 のみを除去した状態で図 9 のシグネチャ端子 127 のプローブ領域 127b にプローブを連結して該当ヒューズシグネチャ回路 S の電気的特性値を測定し、その特性値に基づいて当該半導体発光ダイオードチップの情報（例えば、ウエハベース工程の履歴情報等）を追跡することができる。

【0112】

そして、上記追跡された情報と実際の照明装置から発生する該当半導体発光ダイオードチップ 110 の特性変化との関連性を調査し、その調査情報を基にしてウエハベース工程を改善させることができる。より詳細な内容は、図 11 から図 14 を参照して後述する。

【0113】

このように、ヒューズシグネチャ回路を有する半導体発光ダイオードチップを採用する発光モジュールでは、当該ヒューズシグネチャ回路と連結されたシグネチャ端子を含むことにより、当該発光モジュールのみならず、多様な完成製品（例えば、ランプ等の室内照明装置、街灯、看板、標識灯等の室外照明装置、自動車、航空機及び船舶用ヘッドランプ、後方灯等の交通手段用照明装置）でも該当半導体発光ダイオードチップの正確な情報を容易に且つ迅速に確認することができる。

【0114】

ウエハベース工程の履歴情報のうちウエハ上のチップの位置に関する情報を記録する方法について図 11（a）及び図 11（b）を参照して説明する。

【0115】

図 11（a）及び図 11（b）は、ウエハ上に半導体発光ダイオードチップの位置を表示する方法を説明するためのウエハ及びレチクルの概略図である。

【0116】

ウエハ上の各チップの位置に関する情報を座標化し、その座標とヒューズシグネチャ回路での選択可能な電気的特性値とを対応させるテーブルを用意する。

【0117】

図 11（a）に示されるように、ウエハをレチクル別に区分し、各レチクルの情報（座標）を第 1 のヒューズシグネチャ回路に記録し、図 11（b）に示されるように、各レチクルのチップの情報（座標）を第 2 のヒューズシグネチャ回路に記録する方式を用いることができる。この場合、必要に応じて各座標の x 及び y 成分を別途のヒューズシグネチャ回路にそれぞれ具現することで各シグネチャ回路をより簡単に構成することもできる。

【0118】

このような方式を利用して、該当チップを用いる後続工程や完成製品段階において、該当チップのヒューズシグネチャ回路の電気的特性値を測定することで、ウエハ上のチップの位置を追跡することができる。ウエハ上のチップの位置以外にもウエハベース工程における主な履歴情報に該当するウエハのロットナンバー又は工程ラインをそれぞれ異なるヒューズシグネチャ回路に適宜記録することができる。

10

20

30

40

50

【0119】

ヒューズの選択的切断は、チップの製造のためのエピ工程及び電極形成工程が完了した後にチップ単位に切断する前に行うことが好ましく、レーザー加工又は過電流印加方式等の多様な方法で行われることができる。

【0120】

このように、ウエハレベルにおいて各チップのヒューズシグネチャ回路に所望のウエハベース工程の履歴情報を記録するため、チップ単位に分離された後、後続工程で各チップに記録されたウエハベース工程の履歴情報を追跡することができる。

【0121】

ヒューズシグネチャ回路を利用してウエハベース工程の履歴情報を追跡して品質を改善する方法について図12から図14を参照して説明する。

10

【0122】

図12は、半導体発光ダイオードチップの製造工程から後続工程を経てパッケージ完成工程までのヒューズシグネチャ回路を利用した履歴追跡過程を説明するための概略図である。

【0123】

図12に示されるように、まず、ウエハベース工程、即ち、エピタキシャル成長工程及びその他の製造工程（電極形成等）を行う。個別のチップに切断される前に該当チップのウエハベース工程の履歴情報を該当チップのヒューズシグネチャ回路に記録する（ヒューズの選択的切断）。

20

【0124】

次いで、チッププロービング工程でチップの電氣的及び光学的特性を測定できる。その測定結果に応じて不良チップを除外する選別過程を経たりチップをランク別に分類したりした後、所望の特性のLEDパッケージを得るためのリードフレームベース工程が行われる。

【0125】

以後、パッケージが完成されると、構造体への仕上げ工程であるトリミング／分類工程を経て色感特性に基づいて適宜分類され積載されることができる。

【0126】

ウエハベース工程後、即ち、個別のチップに分離された後に、このような一連の製造工程を経てパッケージレベル又は特定モジュール（例えば、照明用光源等）レベルにおいてLEDチップ又はパッケージの特性を測定する際に、その測定された結果を個別のチップとマッチングさせ、これにより、その測定された特性とウエハベース工程の履歴情報との相関性を導き出すことができる。

30

【0127】

このようなチップ特性とパッケージ特性との相関性に基づいて当該ウエハベース工程の履歴情報が上記測定された特性に及ぶ影響を分析することができる。特に、製品特性の測定結果（又は製品特性の不良判断）は、チッププロービング工程やリードフレームベース工程のみならず、パッケージベース工程でもシグネチャ端子を利用して得られることができる。

40

【0128】

上記測定された特性は、大きくチップに関連する特性（特に、チッププロービング工程で測定されるもの）とパッケージに関連する特性とに分けられる。

【0129】

上記チップに関連する特性は、該当チップの駆動電圧、駆動電流、順方向電圧、発光強度、発光波長及び温度による波長変化の少なくとも一つであり、上記パッケージに関連する特性は、該当パッケージの光量、発光強度、放出波長、色座標及び色温度の少なくとも一つであることができる。

【0130】

本発明による品質管理方法におけるチップ特性とパッケージ特性との相関性を分析した

50

一例として、ウエハベース工程の履歴情報のうちのチップの位置とパッケージの色座標特性との相関性を図 1 3 及び図 1 4 に示す。

【0 1 3 1】

図 1 3 を参照すると、通常のパッケージ製造工程により白色発光のための所定の蛍光体が適用され、最終的にパッケージとして完成された後、各パッケージの色座標を測定した結果が示されている。

【0 1 3 2】

このような色座標の測定結果に応じて、所望の色座標領域 G を外れた不良 L E D パッケージの色座標領域 B 1、B 2 が発生すると、パッケージに用いられたチップのヒューズシグネチャ回路から情報を検出してウエハ上のチップの位置を追跡する。

10

【0 1 3 3】

各パッケージに用いられたチップのウエハ上の位置情報を検出して、図 1 4 に示されるように、仮想ウエハ 1 3 0 に各 L E D パッケージの色座標測定結果を表示することができる。

【0 1 3 4】

確認された不良 L E D パッケージに用いられたチップは、図 1 4 に示されるように、仮想ウエハ 1 3 0 の B C 領域に集中されている。このように、仮想ウエハの特定領域に不良 L E D パッケージのチップが集中されていることは、ウエハベース工程の履歴情報と非常に密接な関連性があるものと見られ、このような不良集中領域に関連するウエハベース工程の原因を分析することで製品の収率を大きく向上させることができる。

20

【0 1 3 5】

これに対し、チップの追跡機能を活用しない従来の品質改善方法では、色座標の特徴の原因の分析をウエハベース工程にまで拡張して行うことができなかったため、パッケージ工程（蛍光体配合及びディスペンシング工程）のみに限定して行われるしかなく、その結果、図 1 4 に示されるウエハベース工程の問題は見過ごされるしかなかった。

【0 1 3 6】


しかしながら、上述したように、本発明によると、ヒューズシグネチャ回路を用いてウエハベース工程まで追跡可能な品質改善方法を導入することで、L E D 製品の特性に及ぼす多様な問題の原因の分析を当該ウエハベース工程にまで拡張して行うことができ、これにより、製品の品質をより効果的に改善し、その結果、L E D パッケージの収率を大きく向上させることができる。

30


【0 1 3 7】

本発明は、上述した実施形態及び添付の図面によって限定されることなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で多様な形態の置換、変形及び変更が可能であることは当技術分野における通常の知識を有する者に自明のことである。


【図 1】




【図 2】




【図 5 b】




【図 6 a】




【図 3】




【図 4】




【図 5 a】




【図 6 b】




【図 7】




【図 8】





【図 9】




【図 10 a】




【 図 1 1 】



【 図 1 3 】



【図 14】



フロントページの続き

(72)発明者 ホン、ソン ジェ

大韓民国、キョンギード、ヨンインーシ、キフンーグ、サムソン２ロ ９５（ノンソードン） サ
ムソン エルイーディー カンパニーリミテッド．内

(72)発明者 ホァン、ソン デク

大韓民国、キョンギード、ヨンインーシ、キフンーグ、サムソン２ロ ９５（ノンソードン） サ
ムソン エルイーディー カンパニーリミテッド．内

Fターム(参考) 5F041 AA45 AA46 CB31 CB36 DC82 FF11