

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4903606号
(P4903606)

(45) 発行日 平成24年3月28日 (2012. 3. 28)

(24) 登録日 平成24年1月13日 (2012. 1. 13)

(51) Int. Cl.

F I

G O 6 F 21/22 (2006. 01)

G O 6 F 21/22 1 1 4 D

G O 6 F 21/24 (2006. 01)

G O 6 F 21/24 1 6 3 C

G O 6 F 11/22 (2006. 01)

G O 6 F 11/22 3 1 O R

請求項の数 6 (全 19 頁)

(21) 出願番号 特願2007-70379 (P2007-70379)
 (22) 出願日 平成19年3月19日 (2007. 3. 19)
 (65) 公開番号 特開2008-234129 (P2008-234129A)
 (43) 公開日 平成20年10月2日 (2008. 10. 2)
 審査請求日 平成22年3月19日 (2010. 3. 19)

(73) 特許権者 399076312
 安川情報システム株式会社
 福岡県北九州市八幡西区東王子町5番15号
 (72) 発明者 田中 直人
 福岡県北九州市八幡西区東王子町5番15号
 安川情報システム株式会社社内
 (72) 発明者 瀬戸 栄三
 福岡県北九州市八幡西区東王子町5番15号
 安川情報システム株式会社社内

審査官 後藤 彰

最終頁に続く

(54) 【発明の名称】 データ保護機能付き集積回路およびデータ保護機能付き集積回路用のデータ保護プログラム

(57) 【特許請求の範囲】

【請求項 1】

記憶回路 2、情報制御回路 3、主演算回路 4 および外部検査装置 9 との検査用インターフェース回路 6 を備え、

前記記憶回路 2 は、

当該集積回路 1 の通常利用時に前記主演算回路 4 とアクセスされ、複数の領域に分割定義された通常記憶領域 2 1 と、

前記複数の領域に対してそれぞれ定義された前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、

前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、

前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 を備えており、

前記情報制御回路 3 は、

前記外部検査装置 9 と前記検査用インターフェース回路 6 との接続を監視して接続が認められたときには前記解除キー入力領域 2 3 の記憶内容を消去し、

前記アクセスレベル記憶領域 2 2 に記憶されたアクセスレベルに応じて前記通常記憶領域 2 1 で分割定義されたそれぞれの領域に対する前記検査用インターフェース回路 6 からのアクセスを開放し、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の内容に基づいて前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 へのアクセスを制御するように

10

20

した、

データ保護機能付き集積回路。

【請求項 2】

前記検査用インターフェース回路 6 は、前記外部検査装置 9 と接続されたときに接続検出信号 6 1 を送信する検出信号送信回路 6 2 を備え、

前記情報制御回路 3 は、

前記接続検出信号 6 1 に基づいて前記解除キー入力領域 2 3 の記憶内容を消去する信号消去回路 3 1 と、

前記アクセスレベル記憶領域 2 2 を参照してそのアクセスレベルに基づいて前記通常記憶領域 2 1 で分割定義されたそれぞれの領域に対する前記検査用インターフェース回路 6 からのアクセスを許可する通常記憶領域アクセス制御回路 3 2 と、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 を参照してその内容が同一のときにのみ前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 への書き込みを許可するアクセスレベル制御回路 3 3 と、

を備える請求項 1 に記載のデータ保護機能付き集積回路。

【請求項 3】

記憶回路 2、情報制御回路 3、主演算回路 4、解除回路 5 および外部検査装置 9 との検査用インターフェース回路 6 を備え、

前記記憶回路 2 は、

当該集積回路 1 の通常利用時に前記情報制御回路 3 を経由して前記主演算回路 4 とアクセスされ、複数の領域に分割定義された通常記憶領域 2 1 と、

前記複数の領域に対してそれぞれ定義された前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、

前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、

前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 を備えており、

前記情報制御回路 3 は、

前記外部検査装置 9 と前記検査用インターフェース回路 6 との接続を監視して接続が認められたときには前記解除キー入力領域 2 3 の記憶内容を消去し、

前記アクセスレベル記憶領域 2 2 に記憶されたアクセスレベルに応じて前記通常記憶領域 2 1 で分割定義されたそれぞれの領域に対する前記検査用インターフェース回路 6 からのアクセスを開放し、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の内容に基づいて前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 へのアクセスを制御するようになり、

前記解除回路 5 は、当該集積回路 1 の起動時に前記解除キー参照領域 2 4 を参照してその内容を前記解除キー入力領域 2 3 へ書き込むようにした、

データ保護機能付き集積回路。

【請求項 4】

前記検査用インターフェース回路 6 は、前記外部検査装置 9 と接続されたときに接続検出信号 6 1 を送信する検出信号送信回路 6 2 を備え、

前記情報制御回路 3 は、

前記接続検出信号 6 1 に基づいて前記解除キー入力領域 2 3 の記憶内容を消去する信号消去回路 3 1 と、

前記アクセスレベル記憶領域 2 2 を参照してそのアクセスレベルに基づいて前記通常記憶領域 2 1 で分割定義されたそれぞれの領域に対する前記検査用インターフェース回路 6 からのアクセスを許可する通常記憶領域アクセス制御回路 3 2 と、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 を参照してその内容が同一のときにのみ前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 への書き込みおよび前記通常記憶領域 2 1 に対する前記検査用インターフェース回路 6 からのアク

10

20

30

40

50

セスを許可するアクセスレベル制御回路 7 3 と、
を備える請求項 3 に記載のデータ保護機能付き集積回路。

【請求項 5】

記憶回路 2、情報制御回路 3、主演算回路 4 および外部検査装置 9 との検査用インターフェース回路 6 を備え、

前記記憶回路 2 はさらに、
当該集積回路 1 の通常利用時に前記主演算回路 4 とアクセスされ、複数の領域に分割定義された通常記憶領域 2 1 と、
前記複数の領域に対してそれぞれ定義された前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、
前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、
前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 と、
を備えた集積回路 1 において用いられ、前記情報制御回路 3 に、

集積回路 1 が起動した後に、前記検査用インターフェース回路 6 に前記外部検査装置 9 が接続されたか否かを検出するステップ S 1 0 1 と、

前記外部検査装置 9 が接続されなかった場合には、前記主演算回路 4 と前記通常記憶領域 2 1 との間で、前記集積回路 1 の通常利用を開始させるステップ S 1 0 2 と、

前記外部検査装置 9 が接続された場合には、直ちに前記解除キー入力領域 2 3 の記憶内容を消去するステップ S 1 0 3 と、

前記外部検査装置 9 からの要求に応じて、解除キーを解除キー入力領域 2 3 に記憶させるステップ S 1 0 4 と、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前記外部検査装置 9 からの要求に応じて、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルの変更を許可するステップ S 1 0 5 と、

前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルに応じて前記外部検査装置 9 から通常記憶領域 2 1 で分割定義されたそれぞれの領域へのアクセスを制御するステップ S 1 0 6 と、

からなる処理を実行させるデータ保護機能付き集積回路用のデータ保護プログラム。

【請求項 6】

記憶回路 2、情報制御回路 3、主演算回路 4、解除回路 5 および外部検査装置 9 との検査用インターフェース回路 6 を備え、

前記記憶回路 2 はさらに、
当該集積回路 1 の通常利用時に前記主演算回路 4 とアクセスされ、複数の領域に分割定義された通常記憶領域 2 1 と、
前記複数の領域に対してそれぞれ定義された前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、
前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、
前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 と、
を備えた集積回路 1 において用いられ、前記情報制御回路 3 に、

集積回路 1 が起動した後に、前記解除回路 5 が前記解除キー参照領域 2 4 の記憶内容を参照してその内容を前記解除キー入力領域 2 3 に記憶させるステップ S 2 0 1 と、

前記検査用インターフェース回路 6 に前記外部検査装置 9 が接続されたか否かを検出するステップ S 2 0 2 と、

前記外部検査装置 9 が接続された場合には、直ちに前記解除キー入力領域 2 3 の記憶内容を消去するステップ S 2 0 3 と、

前記外部検査装置 9 からの要求に応じて、解除キーを解除キー入力領域 2 3 に記憶させるステップ S 2 0 4 と、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前

10

20

30

40

50

記外部検査装置 9 からの要求に応じて、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルの変更を許可するステップ S 2 0 5 と、

前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルに応じて前記外部検査装置 9 から通常記憶領域 2 1 で分割定義されたそれぞれの領域へのアクセスを制御するステップ S 2 0 6 と、

前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前記主演算回路 4 に通常記憶領域 2 1 のアクセスを許可するステップ S 2 0 7 と、

からなる処理を実行させるデータ保護機能付き集積回路用のデータ保護プログラム。

【発明の詳細な説明】

【技術分野】

10

【0001】

本発明は、インサーキットエミュレータから J T A G 回路等に代表されるバウンダリスキャンテスト用回路を経由して L S I (大規模集積回路)等に代表される集積回路にアクセスされるデータ保護機能付き集積回路およびデータ保護機能付き集積回路用のデータ保護プログラムに関するものである。

【背景技術】

【0002】

従来、インサーキットエミュレータから J T A G 回路を経由して L S I にアクセスし、集積回路に組み込まれた機器やソフトウェア等の開発・評価が行われている。しかしながら、第三者が容易に L S I にアクセスすることでソフトウェア等の解読が可能であり、また L S I 内部に記録された機密データの解析や改ざんの恐れがあり、集積回路ベンダーの意に反するプログラム改変や、プログラムの不正コピーが懸念されている。そこで、第三者から L S I 内部の機密データの解析や改ざんを防ぐ技術が必要とされている。たとえば、L S I 内部に記録された機密データを保護する目的で、いくつかの公知技術が存在する。

20

【0003】

特許文献 1 には、図 9 にある通り、インサーキットエミュレータから J T A G 回路を経由してセキュリティ回路 3 に解除キーを入力し、L S I 内部のアクセス禁止領域にあるメモリに保存された情報と解除キーとを比較し、入力された解除キーとメモリに保存された情報（解除キー）が一致すれば、セキュリティ回路 3 が制御回路 9 にセキュリティ信号を送信してインサーキットエミュレータから L S I へのアクセスを許可して、オンチップデバッグ回路からのデバッグ情報が出力できるようにすると共に、入力された解除キーとメモリに保存された解除キーが一致しなければ、制御回路 9 がデバッグ情報出力を制御することで、インサーキットエミュレータから L S I へのアクセスを不可能とする情報処理装置が開示されている。

30

【0004】

また、特許文献 2 には図 1 0 にある通り、L S I (C) の内部の所定のデータについては、インサーキットエミュレータから入力された解除キーと L S I (C) の内部にあるメモリの解除キーを比較し、その結果により、所定データへのアクセスを制限するかを判別する制御部 1 2 を備えた制御 I C 装置が開示されている。

40

【特許文献 1】特開 2 0 0 0 - 3 4 7 9 4 2 号公報（図 1）

【特許文献 2】特開 2 0 0 2 - 3 3 4 0 1 8 号公報（図 1）

【発明の開示】

【発明が解決しようとする課題】

【0005】

ところが、従来の L S I へのアクセス保護は、インサーキットエミュレータから L S I へのアクセスを完全に制限するか、または所定データのみへのアクセスを制限するといった形でなされており、製品の仕様やユーザなどによって保護すべきレベルが異なる集積回路に対しては、データの保護のレベルをカスタマイズしたり、仕様やユーザ毎で異なるアクセス制限を設定したりすることが不可能であった。

50

そこで本発明は、仕様やユーザ毎で異なるアクセス制限を設定することのできるデータ保護機能付き集積回路およびデータ保護機能付き集積回路用のデータ保護プログラムを提供する。

【課題を解決するための手段】

【0006】

本発明の本質は、集積回路1内の記憶回路2に、通常記憶領域21のアクセスレベルが記憶されたアクセスレベル記憶領域22と、アクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域23と、解除キー参照領域24を備えさせ、情報制御回路3は、外部検査装置9と検査用インターフェース回路6との接続を監視して接続が認められたときに解除キー入力領域23の記憶内容を消去し、外部検査装置9が解除キー入力領域23に解除キー参照領域24と同じ内容を書き込んだときにのみアクセスレベル記憶領域22へのアクセスを開放するとともに、アクセスレベル記憶領域22に記憶されたアクセスレベルに応じて通常記憶領域21に対する外部検査装置9からのアクセスを開放するところにある。

10

【0007】

すなわち、第1の発明にかかるデータ保護機能付き集積回路は、記憶回路2、情報制御回路3、主演算回路4および外部検査装置9との検査用インターフェース回路6を備え、

前記記憶回路2は、当該集積回路1の通常利用時に前記主演算回路4とアクセスされる通常記憶領域21と、前記通常記憶領域21のアクセスレベルが記憶されたアクセスレベル記憶領域22と、前記アクセスレベル記憶領域22のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域23と、前記解除キーの一致を判定するために参照される解除キー参照領域24を備えており、前記情報制御回路3は、前記外部検査装置9と前記検査用インターフェース回路6との接続を監視して接続が認められたときには前記解除キー入力領域23の記憶内容を消去し、前記アクセスレベル記憶領域22に記憶されたアクセスレベルに応じて前記通常記憶領域21に対する前記検査用インターフェース回路6からのアクセスを開放し、前記解除キー入力領域23と前記解除キー参照領域24の内容に基づいて前記検査用インターフェース回路6から前記アクセスレベル記憶領域22へのアクセスを制御するようにした。

20

【0008】

また、第2の発明にかかるデータ保護機能付き集積回路は、第1の発明に加えてさらに、前記検査用インターフェース回路6は、前記外部検査装置9と接続されたときに接続検出信号61を送信する検出信号送信回路62を備え、前記情報制御回路3は、前記接続検出信号61に基づいて前記解除キー入力領域23の記憶内容を消去する信号消去回路31と、前記アクセスレベル記憶領域22を参照してそのアクセスレベルに基づいて前記通常記憶領域21に対する前記検査用インターフェース回路6からのアクセスを許可する通常記憶領域アクセス制御回路32と、前記解除キー入力領域23と前記解除キー参照領域24を参照してその内容が同一のときにのみ前記検査用インターフェース回路6から前記アクセスレベル記憶領域22への書き込みを許可するアクセスレベル制御回路33と、を備える。

30

【0009】

また、第3の発明にかかるデータ保護機能付き集積回路は、記憶回路2、情報制御回路3、主演算回路4、解除回路5および外部検査装置9との検査用インターフェース回路6を備え、前記記憶回路2は、当該集積回路1の通常利用時に前記情報制御回路3を経由して前記主演算回路4とアクセスされる通常記憶領域21と、前記通常記憶領域21のアクセスレベルが記憶されたアクセスレベル記憶領域22と、前記アクセスレベル記憶領域22のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域23と、前記解除キーの一致を判定するために参照される解除キー参照領域24を備えており、前記情報制御回路3は、前記外部検査装置9と前記検査用インターフェース回路6との接続を監視して接続が認められたときには前記解除キー入力領域23の記憶内容を消去し、前記アクセスレベル記憶領域22に記憶されたアクセスレベルに応じて前記通常記憶

40

50

領域 2 1 に対する前記検査用インターフェース回路 6 からのアクセスを開放し、前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の内容に基づいて前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 へのアクセスを制御するようになっており、前記解除回路 5 は、当該集積回路 1 の起動時に前記解除キー参照領域 2 4 を参照してその内容を前記解除キー入力領域 2 3 へ書き込むようにした。

【 0 0 1 0 】

また、第 4 の発明にかかるデータ保護機能付き集積回路は、第 3 の発明に加えてさらに、前記検査用インターフェース回路 6 は、前記外部検査装置 9 と接続されたときに接続検出信号 6 1 を送信する検出信号送信回路 6 2 を備え、前記情報制御回路 3 は、前記接続検出信号 6 1 に基づいて前記解除キー入力領域 2 3 の記憶内容を消去する信号消去回路 3 1 と、前記アクセスレベル記憶領域 2 2 を参照してそのアクセスレベルに基づいて前記通常記憶領域 2 1 に対する前記検査用インターフェース回路 6 からのアクセスを許可する通常記憶領域アクセス制御回路 3 2 と、前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 を参照してその内容が同一のときにのみ前記検査用インターフェース回路 6 から前記アクセスレベル記憶領域 2 2 への書き込みおよび前記通常記憶領域 2 1 に対する前記検査用インターフェース回路 6 からのアクセスを許可するアクセスレベル制御回路 7 3 と、を備える。

【 0 0 1 1 】

また、第 5 の発明にかかるデータ保護機能付き集積回路用のデータ保護プログラムは、記憶回路 2、主演算回路 4 および外部検査装置 9 との検査用インターフェース回路 6 を備え、前記記憶回路 2 はさらに、当該集積回路 1 の通常利用時に前記主演算回路 4 とアクセスされる通常記憶領域 2 1 と、前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 と、を備えた集積回路 1 において、集積回路 1 が起動した後に、前記検査用インターフェース回路 6 に前記外部検査装置 9 が接続されたか否かを検出するステップ S 1 0 1 と、前記外部検査装置 9 が接続されなかった場合には、前記主演算回路 4 と前記通常記憶領域 2 1 との間に、前記集積回路 1 の通常利用を開始させるステップ S 1 0 2 と、前記外部検査装置 9 が接続された場合には、直ちに前記解除キー入力領域 2 3 の記憶内容を消去するステップ S 1 0 3 と、前記外部検査装置 9 からの要求に応じて、解除キーを解除キー入力領域 2 3 に記憶させるステップ S 1 0 4 と、前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前記外部検査装置 9 からの要求に応じて、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルの変更を許可するステップ S 1 0 5 と、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルに応じて前記外部検査装置 9 から通常記憶領域 2 1 へのアクセスを制御するステップ S 1 0 6 と、を備える。

【 0 0 1 2 】

また、第 6 の発明にかかるデータ保護機能付き集積回路用のデータ保護プログラムは、記憶回路 2、主演算回路 4、解除回路 5 および外部検査装置 9 との検査用インターフェース回路 6 を備え、前記記憶回路 2 はさらに、当該集積回路 1 の通常利用時に前記主演算回路 4 とアクセスされる通常記憶領域 2 1 と、前記通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、前記アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、前記解除キーの一致を判定するために参照される解除キー参照領域 2 4 と、を備えた集積回路 1 において、集積回路 1 が起動した後に、前記解除回路 5 が前記解除キー参照領域 2 4 の記憶内容を参照してその内容を前記解除キー入力領域 2 3 に記憶させるステップ S 2 0 1 と、前記検査用インターフェース回路 6 に前記外部検査装置 9 が接続されたか否かを検出するステップ S 2 0 2 と、前記外部検査装置 9 が接続された場合には、直ちに前記解除キー入力領域 2 3 の記憶内容を消去するステップ S 2 0 3 と、前記外部検査装置 9 からの要求に応じて、解除キーを解除キー入力領域 2 3 に記憶させるステップ S 2 0 4 と、前記解除キ

10

20

30

40

50

ー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前記外部検査装置 9 からの要求に応じて、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルの変更を許可するステップ S 2 0 5 と、前記アクセスレベル記憶領域 2 2 に記録されたアクセスレベルに応じて前記外部検査装置 9 から通常記憶領域 2 1 へのアクセスを制御するステップ S 2 0 6 と、前記解除キー入力領域 2 3 と前記解除キー参照領域 2 4 の記憶内容が同一の時には、前記主演算回路 4 に通常記憶領域 2 1 のアクセスを許可するステップ S 2 0 7 と、を備える。

【発明の効果】

【0013】

これらの発明によれば、製品の仕様やユーザなどに応じて、保護するデータの領域を任意に変更でき、保護したい領域はユーザに開示しないように制御することが出来る。したがって、仕様やユーザに適したセキュリティが確保される。また、解除キーをユーザに公開する必要が抑えられ、セキュリティ管理が容易となる。

【0014】

また、保護する必要がない記憶領域については、ユーザに対してデバック環境を解放出来るようになるため、デバックのたびにインサーキットエミュレータから J T A G 回路を経由して解除キーを入力するという作業が軽減され、ユーザにとってもデバック時間を短縮できるというメリットがある。

【発明を実施するための最良の形態】

【0015】

以下、本発明の実施形態を説明する。実施例 1 では図 1 から図 5 を用い、実施例 2 では図 6 から図 8 を用いる。

【実施例 1】

【0016】

本発明の実施例 1 について説明する。

図 1 は実施例 1 によるデータ保護機能付き集積回路の構成の一例を示す説明図である。

集積回路 1 は、記憶回路 2、情報制御回路 3、C P U などの主演算回路 4 および外部検査装置 9 との検査用インターフェース回路 6 を有する。この集積回路 1 が通常の利用に供されるときには、集積回路 1 を搭載する装置（図示省略）との間でインターフェース 7、8などを介して接続されるのが一般的である。

【0017】

記憶回路 2（例えばメモリなど）は、少なくとも 4 つの領域があり、集積回路 1 の通常利用時に主演算回路 4 とアクセスされる通常記憶領域 2 1 と、通常記憶領域 2 1 のアクセスレベルが記憶されたアクセスレベル記憶領域 2 2 と、アクセスレベル記憶領域 2 2 のアクセスレベルを変更するために入力された解除キーを記憶する解除キー入力領域 2 3 と、解除キーの一致を判定するために参照される解除キー参照領域 2 4 を備えている。

【0018】

集積回路 1 が通常の利用に供されるときは、外部検査装置 9 との接続は無く、そして、主演算回路 4 は通常記憶領域 2 1 にダイレクトにアクセス可能となっている。外部検査装置 9 には、一例としてインサーキットエミュレータがあげられ、集積回路 1 に外部検査装置 9 が接続された場合は、デバック状態となる。この場合は、検査用インターフェース回路 6 として、いわゆる J T A G 回路が該当する。

【0019】

情報制御回路 3 は、アクセスレベル記憶領域 2 2 に記憶されたアクセスレベルに応じて通常記憶領域 2 1 に対する検査用インターフェース回路 6 からのアクセスを開放し、外部検査装置 9 と検査用インターフェース回路 6 との接続を監視して接続が認められたときには解除キー入力領域 2 3 の記憶内容を消去（クリア）し、解除キー入力領域 2 3 と解除キー参照領域 2 4 の内容に基づいて検査用インターフェース回路 6 からアクセスレベル記憶領域 2 2 へのアクセスを制御するようになっている。

よって、主演算回路 4 から通常記憶領域 2 1 へはフルアクセスが可能である一方で、外

10

20

30

40

50

部検査装置 9 から通常記憶領域 2 1 へは、アクセスレベル記憶領域 2 2 のアクセスレベルに応じてアクセスがコントロールされた状態になっている。

【 0 0 2 0 】

アクセスレベルは、外部検査装置 9 から解除キー入力領域 2 3 に対して解除キー参照領域 2 4 と同一の解除キーが入力されない限り変更できないようになっており、解除キー参照領域 2 4 の内容は、外部からはアクセスできない構造となっている。

具体的には図 1 に示すように、検査用インターフェース回路 6 は、外部検査装置 9 と接続されたときに接続検出信号 6 1 を送信する検出信号送信回路 6 2 を備え、情報制御回路 3 は、接続検出信号 6 1 に基づいて解除キー入力領域 2 3 の記憶内容を消去（クリア）する信号消去回路 3 1 と、アクセスレベル記憶領域 2 2 を参照してそのアクセスレベルに基づいて通常記憶領域 2 1 に対する検査用インターフェース回路 6 からのアクセスを許可する通常記憶領域アクセス制御回路 3 2 と、解除キー入力領域 2 3 と解除キー参照領域 2 4 を参照してその内容が同一のときにのみ検査用インターフェース回路 6 からアクセスレベル記憶領域 2 2 への書き込みを許可するアクセスレベル制御回路 3 3 を備えるようにすると好ましい。

【 0 0 2 1 】

信号消去回路 3 1 および検出信号送信回路 6 2 の処理の一例をより具体的に説明すると、図 2 に示すとおり、検出信号送信回路 6 2 が外部検査装置 9 との接続を検出したときに接続検出信号 6 1 を送信し、信号消去回路 3 1 は接続検出信号 6 1 の受信に応じて解除キー入力領域 2 3 の値をクリアする。

図 2 では、解除キー入力領域 2 3 を 8 ビットのレジスタとしたときの例であり、すべてのビットに 0 を書き込む処理を行っている。

【 0 0 2 2 】

通常記憶領域アクセス制御回路 3 2 は、通常記憶領域 2 1 に対する検査用インターフェース回路 6 からのアクセスをアクセスレベル記憶領域 2 2 に記憶されたアクセスレベルに応じて制御する。

図 3 は、通常記憶領域 2 1 を 8 つの領域に分割し、アクセスレベル記憶領域 2 2 を 8 ビットとして、通常記憶領域 2 1 の 1 領域をアクセスレベル記憶領域 2 2 の 1 ビットとそれぞれ対応させたときの通常記憶領域アクセス制御回路 3 2 の処理例であり、ビット i ($i = 0, 1, \dots, 7$) の値が 0 のときは、検査用インターフェース回路 6 から領域 i へのアクセスを不許可とし、ビット i の値が 1 のときは、検査用インターフェース回路 6 から領域 i へのアクセスを許可するようにしたとき、ビットの値が 1 であるビット 1、ビット 2 およびビット 7 に対応する領域 1、領域 2 および領域 7 のみアクセスが許可されることになる。

【 0 0 2 3 】

このほか、図示は省略するが、アクセスレベル記憶領域 2 2 を 16 ビットとして、通常記憶領域 2 1 の 1 領域を 2 2 の 2 ビットとそれぞれ対応させて、ビット $2i$ ($i = 0, 1, \dots, 7$) の値が 0 のときは、検査用インターフェース回路 6 から領域 i への読み込みを不許可とし、値が 1 のときは、検査用インターフェース回路 6 から領域 i への読み込みを許可し、ビット $2i + 1$ の値が 0 のときは、検査用インターフェース回路 6 から領域 i への書き込みを不許可とし、値が 1 のときは、検査用インターフェース回路 6 から領域 i への書き込みを許可するようにしてもよい。

【 0 0 2 4 】

アクセスレベル制御回路 3 3 は、解除キー入力領域 2 3 と解除キー参照領域 2 4 を参照してその内容に基づいてアクセスレベル記憶領域 2 2 に対する検査用インターフェース回路 6 からのアクセスを制御する。

【 0 0 2 5 】

図 4 は、アクセスレベル記憶領域 2 2、解除キー入力領域 2 3、解除キー参照領域 2 4 をそれぞれ 8 ビットのレジスタとしたときのアクセスレベル制御回路 3 3 の処理例であり、外部検査装置 9 が検査用インターフェース回路 6 に接続された時点では、信号消去回路

31によって解除キー入力領域23の値がクリアされて、すべてのビットに0が書き込まれる。よってこのときは、解除キー入力領域23と解除キー参照領域24は一致せず(FALSE)、検査用インターフェース回路6がアクセスレベル64を送信してもアクセスレベル制御回路33はアクセスレベル64をアクセスレベル記憶領域22に書き込まない(図4(a))。また、誤ったアクセスレベル64が解除キー入力領域23に送信されたとしても同様である。

【0026】

その後、外部検査装置9が検査用インターフェース回路6に解除キー63を送ってきたときは、これが解除キー入力領域23に書き込まれ、解除キー入力領域23と解除キー参照領域24が一致しているとき(TRUE)にのみ、アクセスレベル制御回路33はアクセスレベル記憶領域22への書き込みを解放し、検査用インターフェース回路6から送信されたアクセスレベル64をアクセスレベル記憶領域22に書き込む処理をする(図4(b))。

10

【0027】

続いて、集積回路1が起動してからの処理の流れを図5のフローチャートに基づいて説明する。

集積回路1が起動すると(START)、検査用インターフェース回路6に外部検査装置9(インサーキットエミュレータ)が接続されたか否かを検出する(ステップS101)。

【0028】

20

外部検査装置9の接続が認められない場合には、主演算回路4と通常記憶領域21との間で、集積回路1の通常利用を開始させ、集積回路1は通常利用に供される(ステップS102)。

この場合において、集積回路1は情報制御回路3または検査用インターフェース回路6の機能を停止させることで、外部検査装置9が集積回路1の内部情報をエミュレートできない形にするようにしても良いし、集積回路1が通常利用に供される間も、検査用インターフェース回路6が外部検査装置9の接続を常時監視するようにしておき、接続が認められた場合には、後で説明するステップS103に進めるようにしても良い。

【0029】

一方、ステップS101において、検査用インターフェース回路6が外部検査装置9の接続を認めた場合には、直ちに解除キー入力領域23の記憶内容を消去する(ステップS103)。

30

具体的な処理の一例としては、検出信号送信回路62が信号消去回路31へ接続検出信号61を送信し(ステップS103a)、信号消去回路31が接続検出信号の受信に応じて解除キー入力領域23の記憶内容を消去する(ステップS103b)ようにすればよい。

この時点では、図4(a)に示すように、解除キー入力領域23と解除キー参照領域24の内容が異なることから、アクセスレベル制御回路33は外部検査装置9がアクセスレベル64の変更を要求したとしても、アクセスレベル記憶領域22への書き込みを許可せず、通常記憶領域アクセス制御回路32はアクセスレベル記憶領域22で設定されたアクセスレベルに応じて外部検査装置9からのアクセスを制御するから、ユーザに見せたくない部分を秘匿にできる。

40

【0030】

その後、アクセスレベル記憶領域22のアクセスレベルを変更しようとする場合には、外部記憶装置9は検査用インターフェース回路6を経由して、解除キー入力領域23に対して解除キー63を書き込むことが必要である。

すなわち、外部検査装置9からの要求に応じて、解除キー63を解除キー入力領域23に記憶させたとき(ステップS104)には、解除キー入力領域23と解除キー参照領域24とを比較し、記憶内容が同一の時には、外部検査装置9からの要求に応じて、アクセスレベル記憶領域22に記録されたアクセスレベルの変更を許可する(ステップS105)

50

）ようにする。

具体的には、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容を比較し、同じ内容になったときにのみ（ステップ S 1 0 5 a , 図 4 (b) ）、アクセスレベル制御回路 3 3 がアクセスレベル記憶領域 2 2 へのアクセスを外部検査装置 9 に対して解放する（ステップ S 1 0 5 b ）。なお、解除キー 6 3 を解除キー入力領域 2 3 に書き込む機能は例として信号消去回路 3 1 に持たせるようにすれば良い。

【 0 0 3 1 】

ステップ S 1 0 4 で解除キーの書込みが無い場合や、ステップ S 1 0 5 a で入力された解除キー入力領域 2 3 の内容が解除キー参照領域 2 4 と異なる場合には、アクセスレベル記憶領域 2 2 は変更されることはなく、そのままの（アクセスレベル記憶領域 2 2 に記録された）アクセスレベルに応じて外部検査装置 9 から通常記憶領域 2 1 へのアクセスを制御するし、ステップ S 1 0 5 b でアクセスレベルの変更があった場合には変更された（アクセスレベル記憶領域 2 2 に記録された）アクセスレベルに応じて外部検査装置 9 から通常記憶領域 2 1 へのアクセスを制御する（ステップ S 1 0 6 ）。

【 0 0 3 2 】

なお、解除キー入力領域 2 3 の記憶内容を消去するステップ S 1 0 3 の処理を行ってから一定時間の間は、ステップ S 1 0 4 や S 1 0 5 a の処理を繰り返し行うようにしておくことが好ましい。そうすることで、外部検査装置 9 を検査用インターフェース回路 6 に接続してからデバックを開始するまでの間に余裕を持って、アクセスレベルの制御を行うことが可能である。

【 0 0 3 3 】

実施例 1 によれば、正しい解除キーが外部検査装置 9 から送信されない限り、アクセスレベル記憶領域 2 2 が変更されることは無く、逆に、正しい解除キーが外部検査装置 9 から送信されたときには、アクセスレベル記憶領域 2 2 を変更することが出来るようになる。

つまり、製品の仕様やユーザなどに応じて、保護するデータの領域を任意に変更でき、保護したい領域はユーザに開示しないように制御することが出来る。したがって、仕様やユーザに適したセキュリティが確保される。また、解除キーをユーザに公開する必要が抑えられ、セキュリティ管理が容易となる。

【 0 0 3 4 】

また、保護する必要がない記憶領域については、ユーザに対してデバック環境を解放出来るようになるため、デバックのたびにインサーキットエミュレータから J T A G 回路を経由して解除キーを入力するという作業が軽減され、ユーザにとってもデバック時間を短縮できるというメリットがある。

【 実施例 2 】

【 0 0 3 5 】

本発明の実施例 2 について説明する。なお、実施例 1 の説明と同じ構成・機能を有するものについては、同一の符号を附し、説明は省略する。

図 6 は実施例 2 によるデータ保護機能付き集積回路の構成の一例を示す説明図である。

集積回路 1 は、実施例 1 に示す構成のほか解除回路 5 を備え、主演算回路 4 は、集積回路 1 の起動時にハードウェアリセット信号 4 1 を送信するようになっている。

解除回路 5 は、ハードウェアリセット信号 4 1 に基づいて解除キー参照領域 2 4 を参照してその内容を解除キー入力領域 2 3 へ書き込むようになっている。

【 0 0 3 6 】

実施例 2 では、主演算回路 4 が通常記憶領域 2 1 にダイレクトにアクセスしている実施例 1 の形態とは異なり、主演算回路 4 は情報制御回路 3 を経由して通常記憶領域 2 1 とアクセスする形となっている。

とくに、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容が一致 / 不一致であるという情報を利用して、主制御回路 4 と通常記憶領域 2 1 とのアクセスを制御することで、内部の処理構成を簡素化できる。

【 0 0 3 7 】

具体的には図 6 に示すように、情報制御回路 3 は、信号消去回路 3 1 と、通常記憶領域アクセス制御回路 3 2 と、解除キー入力領域 2 3 と解除キー参照領域 2 4 を参照してその内容が同一のときにのみ検査用インターフェース回路 6 からアクセスレベル記憶領域 2 2 への書き込みおよび通常記憶領域 2 1 に対する検査用インターフェース回路 6 からのアクセスを許可するアクセスレベル制御回路 7 3 を備えるようにすると好ましい。

【 0 0 3 8 】

図 7 は、アクセスレベル記憶領域 2 2、解除キー入力領域 2 3、解除キー参照領域 2 4 をそれぞれ 8 ビットのレジスタとしたときのアクセスレベル制御回路 7 3 の処理例であり、外部検査装置 9 が検査用インターフェース回路 6 に接続されていない状態では、解除回路 5 が解除キー入力領域 2 3 に解除キー参照領域 2 4 と同じ内容を書き込んだ後の状態が維持されている。

よって、集積回路 1 が通常の利用に供されるときは、主演算回路 4 は通常記憶領域 2 1 にフルアクセス可能である。

【 0 0 3 9 】

一方、外部検査装置 9 が検査用インターフェース回路 6 に接続された時点で、信号消去回路 3 1 によって解除キー入力領域 2 3 の値がクリアされて、すべてのビットに 0 が書き込まれる。よってこのときは、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容は一致せず (F A L S E)、検査用インターフェース回路 6 がアクセスレベル 6 4 を送信してもアクセスレベル制御回路 7 3 はアクセスレベル 6 4 をアクセスレベル記憶領域 2 2 に書き込まない。

また、誤ったアクセスレベル 6 4 が解除キー入力領域 2 3 に送信されたとしても同様である。その後、外部検査装置 9 から検査用インターフェース回路 6 に正しい解除キー 6 3 が送られてきたときは、これが解除キー入力領域 2 3 に書き込まれ、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容が一致している (T R U E) ので、アクセスレベル記憶領域 2 2 への書き込みが解放され、外部検査装置 9 から検査用インターフェース回路 6 に送信されたアクセスレベル 6 4 をアクセスレベル記憶領域 2 2 に書き込む処理をする。

【 0 0 4 0 】

続いて、集積回路 1 が起動してからの処理の流れを図 8 のフローチャートに基づいて説明する。

集積回路 1 が起動すると (S T A R T)、解除回路 5 が解除キー参照領域 2 4 の記憶内容を参照してその内容を解除キー入力領域 2 3 に記憶させ (ステップ S 2 0 1)、検査用インターフェース回路 6 に外部検査装置 9 (インサートキットエミュレータ) が接続されたか否かを検出する (ステップ S 2 0 2)。

【 0 0 4 1 】

そして、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容が同一の時には、主演算回路 4 に通常記憶領域 2 1 のアクセスを許可する (ステップ S 2 0 7)。外部検査装置 9 の接続が認められない場合には、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容が同一のままであり、主演算回路 4 と通常記憶領域 2 1 との間で、集積回路 1 の通常利用を開始させ、集積回路 1 は通常利用に供される。

【 0 0 4 2 】

一方、ステップ S 2 0 2 において、検査用インターフェース回路 6 が外部検査装置 9 の接続を認めた場合には、直ちに解除キー入力領域 2 3 の記憶内容を消去する (ステップ S 2 0 3)。そうすると、解除キー入力領域 2 3 と解除キー参照領域 2 4 の記憶内容が異なることになるから、主演算回路 4 から通常記憶領域 2 1 へのアクセスが遮断されることになる (ステップ S 2 0 7)。

【 0 0 4 3 】

その後、アクセスレベル記憶領域 2 2 のアクセスレベルを変更しようとする場合には、外部記憶装置 9 は検査用インターフェース回路 6 を経由して、解除キー入力領域 2 3 に対

して解除キー 63 を書き込むことが必要である。

すなわち、外部検査装置 9 からの要求に応じて、解除キー 63 を解除キー入力領域 23 に記憶させたとき（ステップ S 204）には、解除キー入力領域 23 と解除キー参照領域 24 の記憶内容が比較され、記憶内容が同一の時には、外部検査装置 9 からの要求に応じて、アクセスレベル記憶領域 22 に記録されたアクセスレベルの変更を許可する（ステップ S 205）ようにする。

具体的には、解除キー入力領域 23 と解除キー参照領域 24 の記憶内容を比較し、同じ内容になったときにのみ（ステップ S 205a）、アクセスレベル制御回路 73 がアクセスレベル記憶領域 22 へのアクセスを外部検査装置 9 に対して解放する（ステップ S 205b）。なお、解除キー 63 を解除キー入力領域 23 に書き込む機能は例えば信号消去回路 31 に持たせるようにすれば良い。

10

【0044】

ステップ S 204 で解除キーの書込みが無い場合や、ステップ S 205a で入力された解除キー入力領域 23 の内容が解除キー参照領域 24 と異なる場合には、アクセスレベル記憶領域 22 は変更されることはなく、そのままの（アクセスレベル記憶領域 22 に記録された）アクセスレベルに応じて外部検査装置 9 から通常記憶領域 21 へのアクセスを制御するし、ステップ S 205b でアクセスレベルの変更があった場合には変更された（アクセスレベル記憶領域 22 に記録された）アクセスレベルに応じて外部検査装置 9 から通常記憶領域 21 へのアクセスを制御する（ステップ S 206）。

【0045】

20

なお、解除キー入力領域 23 の記憶内容を消去するステップ S 203 の処理を行ってから一定時間の間は、ステップ S 204 や S 205a の処理を繰り返し行うようにしておくことが好ましい。そうすることで、外部検査装置 9 を検査用インターフェース回路 6 に接続してからデバックを開始するまでの間に余裕を持って、アクセスレベルの制御を行うことが可能である。

【0046】

実施例 2 によれば、正しい解除キーが外部検査装置 9 から送信されない限り、アクセスレベル記憶領域 22 が変更されることは無く、逆に、正しい解除キーが外部検査装置 9 から送信されたときには、アクセスレベル記憶領域 22 を変更することが出来るようになる。

30

つまり、製品の仕様やユーザなどに応じて、保護するデータの領域を任意に変更でき、保護したい領域はユーザに開示しないように制御することが出来る。したがって、仕様やユーザに適したセキュリティが確保される。また、解除キーをユーザに公開する必要が抑えられ、セキュリティ管理が容易となる。

【0047】

また、保護する必要がない記憶領域については、ユーザに対してデバック環境を解放出来るようになるため、デバックのたびにインサーキットエミュレータから JTAG 回路を経由して解除キーを入力するという作業が軽減され、ユーザにとってもデバック時間を短縮できるというメリットがある。

【産業上の利用可能性】

40

【0048】

本発明の利用例としては、ユーザのニーズに応じてプログラムの変更やデバックを行うことの出来る LSI に用いること等が考えられる。

【図面の簡単な説明】

【0049】

【図 1】実施例 1 によるデータ保護機能付き集積回路の構成の一例を示す説明図

【図 2】信号消去回路 31 および検出信号送信回路 62 の処理の一例を示す説明図

【図 3】通常記憶領域アクセス制御回路 32 の処理例を示す説明図

【図 4】アクセスレベル制御回路 33 の処理例を示す説明図

【図 5】集積回路 1 が起動してからの処理の流れを示す実施例 1 におけるフローチャート

50


- 【図 6】実施例 2 によるデータ保護機能付き集積回路の構成の一例を示す説明図
【図 7】アクセスレベル制御回路 7 3 の処理例を示す説明図
【図 8】集積回路 1 が起動してからの処理の流れを示す実施例 2 におけるフローチャート
【図 9】特許文献 1 にて開示されている情報処理装置の要部構成を示す説明図
【図 10】特許文献 2 にて開示されている制御 IC 装置の構成を示す説明図

【符号の説明】


【 0 0 5 0 】

- | | | |
|-----|----------------|----|
| 1 | 集積回路 | |
| 2 | 記憶回路 | |
| 3 | 情報制御回路 | 10 |
| 4 | 主演算回路 | |
| 5 | 解除回路 | |
| 6 | 検査用インターフェース回路 | |
| 9 | 外部検査装置 | |
| 2 1 | 通常記憶領域 | |
| 2 2 | アクセスレベル記憶領域 | |
| 2 3 | 解除キー入力領域 | |
| 2 4 | 解除キー参照領域 | |
| 3 1 | 信号消去回路 | |
| 3 2 | 通常記憶領域アクセス制御回路 | 20 |
| 3 3 | アクセスレベル制御回路 | |
| 4 1 | ハードウェアリセット信号 | |
| 6 1 | 接続検出信号 | |
| 6 2 | 検出信号送信回路 | |
| 6 3 | 解除キー | |
| 6 4 | アクセスレベル | |
| 7 3 | アクセスレベル制御回路 | |


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図7】




【図8】



【図 9】



【図 10】



フロントページの続き

(56)参考文献 特開2008-243190(JP,A)
特開2006-065555(JP,A)
特開2005-157740(JP,A)
特開2003-186693(JP,A)

(58)調査した分野(Int.Cl., DB名)
G06F 21/22
G06F 21/24
G06F 11/22