

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
H02M 3/07 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200510115242.6

[43] 公开日 2006 年 5 月 17 日

[11] 公开号 CN 1773823A

[22] 申请日 2005.11.11

[74] 专利代理机构 北京铭硕知识产权代理有限公司
代理人 李瑞海 邱 玲

[21] 申请号 200510115242.6

[30] 优先权

[32] 2004.11.11 [33] KR [31] 10-2004-0091768

[71] 申请人 三星 SDI 株式会社

地址 韩国京畿道

[72] 发明人 朴镕盛 权五敬


权利要求书 4 页 说明书 8 页 附图 2 页

[54] 发明名称

电荷泵浦电路及使用其的直流转换设备

[57] 摘要

本发明公开了一种对晶体管的阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路的直流转换设备的实施例。所述电荷泵浦电路的一个实施例包括：源晶体管，被构造为根据时钟信号来接收并输出输入电压；驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大来自源晶体管的源晶体管输出电压。所述电荷泵浦电路可以在直流转换电路中使用，从而该直流转换电路对晶体管的阈值电压不敏感。



1、一种电荷泵浦电路，包括：

源晶体管，被构造为根据第一时钟信号输出输入电压；

5 驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和

电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压。

2、如权利要求 1 所述的电荷泵浦电路，其中，所述驱动器还被构造为：根据第一时钟信号将源晶体管的栅极和源极彼此电连接，根据第一时钟信号 10 将通过输入电压和第一时钟信号的电压之和而获得的电压提供给源晶体管的栅极。

3、如权利要求 1 所述的电荷泵浦电路，其中，所述驱动器包括：

切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和

15 源电容器，包括连接到源晶体管的栅极的第一电极和接收第一时钟信号的第二电极。

4、如权利要求 1 所述的电荷泵浦电路，其中，所述电压泵浦单元包括：

多个传输晶体管，串联连接到源晶体管的输出端；和

20 多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，其中，所述多个电容器被构造为根据第一和第二时钟信号来充电和放电。

5、如权利要求 4 所述的电荷泵浦电路，其中，所述多个电容器包括奇数和偶数电容器，

其中，第一时钟信号被提供给所述多个电容器中的偶数电容器，和

其中，第二时钟信号被提供给所述多个电容器中的奇数电容器。

25 6、如权利要求 4 所述的电荷泵浦电路，其中，所述多个传输晶体管被构造为作为二极管操作。

7、如权利要求 1 所述的电荷泵浦电路，其中，所述第一和第二时钟信号具有 180° 的相位差。

30 8、如权利要求 3 所述的电荷泵浦电路，其中，所述源晶体管和所述切换晶体管是不同掺杂类型的晶体管。

9、如权利要求 4 所述的电荷泵浦电路，其中，所述源晶体管和所述多个

传输晶体管是相同掺杂类型的晶体管。

10、一种电荷泵浦电路，包括：

源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电压来输出输入电压；

5 多个传输晶体管，连接到源晶体管的输出端；

切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；

多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号；和

源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号。

11、如权利要求 10 所述的电荷泵浦电路，其中，所述多个传输晶体管被构造为作为二极管操作。

12、如权利要求 10 所述的电荷泵浦电路，其中，所述第一和第二时钟信号具有 180° 的相位差。

13、如权利要求 10 所述的电荷泵浦电路，其中，所述切换晶体管具有与源晶体管的掺杂类型不同的掺杂类型。

14、一种具有电荷泵浦电路的直流转换电路，该直流转换电路包括：

20 电荷泵浦电路，被构造为根据第一和第二时钟信号来分级增大输入电压，该电荷泵浦电路包括：

源晶体管，被构造为根据第一时钟信号输出输入电压，

驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管，和

25 电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压；

比较单元，被构造为将基准电压和电荷泵浦电路的输出电压进行比较，并输出比较信号；和

时钟信号发生器，被构造为使用所述比较信号来产生第一和第二时钟信号。

30 15、如权利要求 14 所述的直流转换电路，还包括：电压分配单元，被构造为分配所述输出电压并将分配的输出电压提供给比较单元。

16、如权利要求 14 所述的直流转换电路，其中，所述时钟信号发生器包括：

基准时钟发生器，被构造为使用所述比较信号和来自其输出端的反馈信号来产生基准时钟信号；和

5 时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，从而提供缓冲的时钟信号。

17、一种使用电荷泵浦电路的直流转换电路，该直流转换电路包括：

电荷泵浦电路，根据第一和第二时钟信号来分级增大输入电压，该电荷泵浦电路包括：

10 源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电压来输出输入电压，

多个传输晶体管，连接到源晶体管的输出端，

切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间，

15 多个电容器，连接到源晶体管和所述多个传输晶体管之间的节点，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号，和

源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号；

20 比较单元，被构造为将基准电压和电荷泵浦电路的输出电压进行比较，并输出比较信号；和

时钟信号发生器，被构造为使用所述比较信号来产生第一和第二时钟信号。

18、如权利要求 17 所述的直流转换电路，还包括：电压分配单元，被构
25 造为分配所述输出电压并将分配的输出电压提供给比较单元。

19、如权利要求 18 所述的直流转换电路，其中，所述时钟信号发生器包括：

基准时钟发生器，被构造为使用所述比较信号和来自其输出端的反馈信号来产生基准时钟信号；和

30 时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，从而提供缓冲的时钟信号。

20、如权利要求 17 所述的直流转换电路，其中，所述切换晶体管具有与源晶体管的掺杂类型不同的掺杂类型。

21、一种电荷泵浦电路，包括：

- 用于根据第一时钟信号输出输入电压的装置；
5 用于使用输入电压和第一时钟信号来驱动所述输出装置的装置； 和
用于根据第一和第二时钟信号来分级增大来自所述输出装置的输入电压的装置。

电荷泵浦电路及使用其的直流转换设备

5 本申请要求于 2004 年 11 月 11 日在韩国知识产权局提交的第
10-2004-91768 号的韩国专利申请的利益，该申请的内容通过引用包含于此。

技术领域

本发明涉及一种电荷泵浦(pumping)电路，更具体地讲，本发明涉及一种
10 对晶体管阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路
的直流转换设备。

背景技术

传统的电荷泵浦电路被构造为输出比从电源提供的电压高的电平的电
15 压。电荷泵浦电路可被用作诸如动态随机存取存储器(DRAM)的半导体装置的
逆向偏压发生器、以及用于产生在可擦除可编程只读存储器(EPROM)、电可
擦除可编程只读存储器(EEPROM)和闪存装置的单元中写入和擦除程序的电
压的电压发生器。

图 1 是示出示例性电荷泵浦电路 10 的电路图。参考图 1，电荷泵浦电路
20 10 包括源晶体管 MS 和电压泵浦单元 12。源晶体管 MS 连接到提供输入电压
Vdd 的输入端 Vin 以作为二极管操作，从而源晶体管 MS 将输入电压 Vdd 提供
给电压泵浦单元 12。

电压泵浦单元 12 包括第一传输晶体管 M1 到第四传输晶体管 M4 以及第
一电容器 C1 到第四电容器 C4。第一传输晶体管 M1 到第四传输晶体管 M4
25 以串联结构连接到源晶体管 MS 的输出端。在示例性电路 10 中，源晶体管
MS 和第一传输晶体管 M1 到第四传输晶体管 M4 是 n 型金属氧化物半导体场
效应晶体管(NMOSFET)。

第一电容器 C1 的第一电极连接到源晶体管 MS 和第一传输晶体管 M1
之间的第一节点 N1。第一电容器 C1 的第二电极连接到第一时钟信号 CLK1
30 被提供给其的第一时钟信号线 CL1。

第二电容器 C2 的第一电极连接到第一传输晶体管 M1 和第二传输晶体管

M₂ 之间的第二节点 N₂。第二电容器 C₂ 的第二电极连接到第二时钟信号 CLK₂ 被提供给其的第二时钟信号线 CL₂。

第三电容器 C₃ 的第一电极连接到第二传输晶体管 M₂ 和第三传输晶体管 M₃ 之间的第三节点 N₃。第三电容器 C₃ 的第二电极连接到第一时钟信号 CLK₁ 被提供给其的第一时钟信号线 CL₁。

第四电容器 C₄ 的第一电极连接到第三传输晶体管 M₃ 和第四传输晶体管 M₄ 之间的第四节点 N₄。第四电容器 C₄ 的第二电极连接到第二时钟信号 CLK₂ 被提供给其的第二时钟信号线 CL₂。

提供给第一时钟信号线 CL₁ 的第一时钟信号 CLK₁ 和提供给第二时钟信号线 CL₂ 的第二时钟信号 CLK₂ 是具有 180° 的相位差的两相时钟信号。

串联连接的第一传输晶体管 M₁ 到第四传输晶体管 M₄ 的栅极连接到它们的源极以作为二极管操作。更具体地讲，第一传输晶体管 M₁ 的栅极连接到第一节点 N₁，第二传输晶体管 M₂ 的栅极连接到第二节点 N₂，第三传输晶体管 M₃ 的栅极连接到第三节点 N₃，第四传输晶体管 M₄ 的栅极连接到第四节点 N₄。

电压泵浦单元 12 被构造为：根据第一时钟信号 CLK₁ 和第二时钟信号 CLK₂，使用第一传输晶体管 M₁ 到第四传输晶体管 M₄ 来分级泵浦从源晶体管 MS 输出的输入电压 V_{dd}，从而将泵浦的电压输出到最终的输出端 V_{out}。

从而，由于泵浦时间的增加，使得提供给电荷泵浦电路 10 的输入电压 V_{dd} 在最终的输出端 V_{out} 具有更高的电平，所述泵浦时间由第一时钟信号 CLK₁ 和第二时钟信号 CLK₂ 产生。

通过与输入端 V_{in} 连接以作为二极管操作的源晶体管 MS，输入电压 V_{dd} 在电荷泵浦电路 10 的第一节点 N₁ 被充电。因此，根据方程 1，第一节点 N₁ 的电压与输入电压 V_{dd} 有关，其中，V_{N1}、V_{th} 和 V_{CLK1} 表示第一节点 N₁ 的电压、源晶体管 MS 的阈值电压和第一时钟信号 CLK₁ 的电压。

$$V_{N1} = V_{dd} - V_{th} + V_{CLK1} \quad (1)$$

因为电荷泵浦电路 10 对源晶体管 MS 的阈值电压 V_{th} 敏感，而与源晶体管 MS 最佳操作的输入电压相比，源晶体管 MS 的阈值电压可能 V_{th} 太高，所以泵浦效率降低。

因此，本发明的一目的在于提供一种对晶体管的阈值电压的变化不敏感的电荷泵浦电路以及一种使用该电荷泵浦电路的直流转换电路。

电荷泵浦电路的一个实施例包括：源晶体管，被构造为根据第一时钟信号输出输入电压；驱动器，被构造为使用输入电压和第一时钟信号来驱动源晶体管；和电压泵浦单元，被构造为根据第一和第二时钟信号来分级增大从源晶体管输出的电压。
5

在特定实施例中，所述驱动器根据第一时钟信号将源晶体管的栅极和源极彼此电连接，根据第一时钟信号将通过输入电压和第一时钟信号的电压之和而获得的电压提供给源晶体管的栅极。在一个实施例中，所述驱动器包括：
10 切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和源电容器，其中，源电容器的第一电极连接到源晶体管的栅极，并且第一时钟信号被提供给源电容器的第二电极。在一些实施例中，所述电压泵浦单元包括：多个传输晶体管，连接到源晶体管的输出端；和多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点，以根据第一和第二时钟信
15 号来充电和放电。

所述电荷泵浦电路的另一实施例包括：源晶体管，被构造为根据该源晶体管的栅极和源极之间所施加的电压来输出输入电压；和多个传输晶体管，连接到源晶体管的输出端。该电荷泵浦电路还包括：切换晶体管，由第一时钟信号控制，并且连接到源晶体管的栅极和源极之间；和多个电容器，电连接到源晶体管和所述多个传输晶体管之间的节点。所述多个电容器包括奇数和偶数电容器，其中，偶数电容器被构造为接收第一时钟信号，奇数电容器被构造为接收不同于第一时钟信号的第二时钟信号。该电荷泵浦电路还包括：
20 源电容器，连接到源晶体管的栅极，并且被构造为接收第一时钟信号。

使用电荷泵浦电路的直流转换设备的一个实施例包括如上所述的电荷泵浦电路，其中，该电荷泵浦电路被构造为根据第一和第二时钟信号来分级增加输入电压。该直流转换设备还包括：比较单元，被构造为将基准电压和电荷泵浦电路输出电压进行比较，并输出比较信号；和时钟信号发生器，被构造为使用来自比较单元的比较信号来产生第一和第二时钟信号。
25

在特定实施例中，所述直流转换设备还包括：电压分配单元，被构造为分配所述输出电压并将分配的输出电压提供给比较单元。在一个实施例中，
30 所述时钟信号发生器包括：基准时钟发生器，被构造为使用所述比较信号和

来自其输出端的反馈信号来产生基准时钟信号；和时钟缓冲器，被构造为基于基准时钟产生并缓冲第一和第二时钟信号，以提供缓冲的时钟信号。

附图说明

5 图 1 是示例性电荷泵浦电路的电路图。

图 2 是根据本发明的电荷泵浦电路的一个实施例的电路图。

图 3 是用于驱动图 2 的电荷泵浦电路的时钟信号波形的图解。

图 4 是采用根据本发明一个实施例的电荷泵浦电路的直流转换电路的一个实施例的方框图。

10

具体实施方式

针对本发明的某些特定实施例进行下面的详细描述。然而，可以以权利要求所限定和覆盖的多种不同的方式来实施本发明。在这些描述中，附图中给出了标注，其中，相同的部件始终用相同的标号指定。

15

图 2 是电荷泵浦电路 110 的一个实施例的电路图。参考图 2，电荷泵浦电路 110 包括源晶体管 MS、电压泵浦单元 112 和驱动器 114。

源晶体管 MS 的源极连接到输入端 Vin，源晶体管 MS 的漏极连接到电压泵浦单元 112。源晶体管 MS 的栅极电连接到驱动器 114。驱动器 114 被构造为：驱动源晶体管 MS 以将输入端 Vin 的输入电压 Vdd 提供给电压泵浦单元 20 112。

驱动器 114 包括切换晶体管 PS 和源电容器 Cs。切换晶体管 PS 的源极连接到输入端 Vin，切换晶体管 PS 的漏极连接到源晶体管 MS 的栅极。切换晶体管 PS 的栅极连接到第一时钟信号线 CL1。在一个实施例中，切换晶体管 PS 是不同于源晶体管 MS 的一种晶体管。例如，切换晶体管 PS 可为 n 型晶体管，源晶体管 MS 可为 p 型晶体管。在示出的实施例中，切换晶体管 PS 是 p 型晶体管，源晶体管 MS 是 n 型晶体管。切换晶体管 PS 被构造为：根据提供给第一时钟信号线 CL1 的第一时钟信号 CLK1，将输入电压 Vdd 提供给源晶体管 MS 的栅极。

源电容器 Cs 的第一电极连接到源晶体管 MS 的栅极，源电容器 Cs 的第二电极连接到第一时钟信号线 CL1。源电容器 Cs 被构造为：根据第一时钟信号 CLK1，对提供给其第一电极的输入电压 Vdd 充电，并将充电的电压提供

给源晶体管 MS 的栅极。

驱动器 114 被构造为根据第一时钟信号 CLK1 来驱动源晶体管 MS。更具体地讲，驱动器 114 响应于第一时钟信号 CLK1 的低电平来导通切换晶体管 PS，从而在源电容器 Cs 中对输入电压 Vdd 充电。然后驱动器响应于第一时钟信号 CLK1 的高电平来截止切换晶体管 PS。因而，驱动器 114 使用第一时钟信号 CLK1 的高电平和源电容器 Cs 的充电电压来导通源晶体管 MS。

电压泵浦单元 112 包括第一传输晶体管 M1 到第四传输晶体管 M4 以及第一电容器 C1 到第四电容器 C4。第一传输晶体管 M1 到第四传输晶体管 M4 以串联结构连接到源晶体管 MS 的输出端。在一个实施例中，源晶体管 MS 以及第一传输晶体管 M1 到第四传输晶体管 M4 是 n 或 p 型金属氧化物半导体场效应晶体管(MOSFET)。在描述的实施例中，源晶体管 MS 以及第一传输晶体管 M1 到第四传输晶体管 M4 是 n 型晶体管。

第一电容器 C1 的第一电极连接到源晶体管 MS 和第一传输晶体管 M1 之间的第一节点 N1。第一电容器 C1 的第二电极连接到第二时钟信号 CLK2 被提供给其的第二时钟信号线 CL2。

第二电容器 C2 的第一电极连接到第一传输晶体管 M1 和第二传输晶体管 M2 之间的第二节点 N2。第二电容器 C2 的第二电极连接到第一时钟信号线 CL1。

第三电容器 C3 的第一电极电连接到第二传输晶体管 M2 和第三传输晶体管 M3 之间的第三节点 N3。第三电容器 C3 的第二电极连接到第二时钟信号线 CL2。

第四电容器 C4 的第一电极连接到第三传输晶体管 M3 和第四传输晶体管 M4 之间的第四节点 N4。第四电容器 C4 的第二电极连接到第一时钟信号线 CL1。

在一个实施例中，第一时钟信号 CLK1 和第二时钟信号 CLK2 是具有 180° 相位差的两相时钟信号。

在一个实施例中，第一传输晶体管 M1 到第四传输晶体管 M4 的栅极电连接到它们的源极，从而晶体管 M1 至 M4 的每个作为二极管操作。具体地讲，第一传输晶体管 M1 的栅极连接到第一节点 N1，第二传输晶体管 M2 的栅极连接到第二节点 N2，第三传输晶体管 M3 的栅极连接到第三节点 N3，第四传输晶体管 M4 的栅极连接到第四节点 N4。

电压泵浦单元 112 被构造为：根据第一时钟信号 CLK1 和第二时钟信号 CLK2，使用第一传输晶体管 M1 到第四传输晶体管 M4 来分级泵浦源晶体管 MS 的输出电压，从而将泵浦的输入电压 Vdd 输出到最终的输出端 Vout。更具体地讲，电压泵浦单元 112 被构造为：根据第一时钟信号 CLK1 和第二时钟信号 CLK2，并使用第一传输晶体管 M1 到第四传输晶体管 M4 来分级泵浦第一电容器 C1 到第四电容器 C4 的充电和放电电压，从而将泵浦的电压输出到最终的输出端 Vout。

因为使用驱动器 114 来驱动电荷泵浦电路 110 中的源晶体管 MS，所以对第一节点 N1 充电而不受源晶体管 MS 的阈值电压 Vth 的影响。因而，电荷泵浦电路 110 根据第一时钟信号 CLK1 和第二时钟信号 CLK2 使用电压泵浦单元 112 与输入电压 Vdd 相比分级提升源晶体管 MS 的输出电压，从而将输入电压 Vdd 传送到最终的输出端 Vout。

结果，由于第一时钟信号 CLK1 和第二时钟信号 CLK2 引起的泵浦时间的增加，使得提供给电荷泵浦电路 110 的输入电压 Vdd 在最终的输出端 Vout 具有更高的电平，其中，输出电压不受源晶体管 MS 的阈值电压 Vth 的影响。

图 3 是用于驱动图 2 的电荷泵浦电路 110 的第一时钟信号 CLK1 和第二时钟信号 CLK2 的示例性波形的图解。参考图 3，在周期 T1 中，第一时钟信号 CLK1 为低电平，第二时钟信号 CLK2 为高电平，从而在周期 T1 中切换晶体管 PS 通过第一时钟信号 CLK1 来导通。此外，在周期 T1 中，输入电压 Vdd 通过切换晶体管 PS 被提供给源晶体管 MS 的栅极。因此，在周期 T1 中，输入电压 Vdd 被提供给源晶体管 MS 的栅极和源极，从而源晶体管 MS 截止。此外，在周期 T1 期间，源电容器 Cs 对输入电压 Vdd 充电。

在周期 T1 期间，第一电容器 C1 和第三电容器 C3 将第二时钟信号 CLK2 充电到高电平，第二电容器 C2 和第四电容器 C4 通过第一时钟信号 CLK1 的低电平对充电的电压放电。

因此，在周期 T1 中，电压泵浦单元 112 根据第一时钟信号 CLK1 和第二时钟信号 CLK2，使用由第一电容器 C1 到第四电容器 C4 的充电和放电所引起的第一传输晶体管 M1 到第四传输晶体管 M4 的驱动来分级泵浦第一节点 N1 的电压，以将泵浦的电压输出到最终的输出端 Vout。

跟随周期 T1 的是周期 T2，在周期 T2 中第一时钟信号为高电平，第二时钟信号为低电平。在周期 T2 期间，切换晶体管 PS 通过第一时钟信号 CLK1

的高电平而截止，源晶体管 MS 通过第一时钟信号 CLK1 的高电平电压和存储在源电容器 Cs 中的电压之和来导通。因此，在周期 T2 中，源晶体管 MS 将输出电压 Vdd 提供给第一节点 N1，而不受源晶体管 MS 的阈值电压 Vth 的影响。

5 此外，在周期 T2 期间，第一电容器 C1 和第三电容器 C3 响应于第二时钟信号 CLK2 的低电平而放电，第二电容器 C2 和第四电容器 C4 通过第一时钟信号 CLK1 的高电平而充电。重复时钟周期 T1 和 T2 以输出泵浦的电压。

因此，在周期 T2 期间，电压泵浦单元 112 根据第一时钟信号 CLK1 和第二时钟信号 CLK2 使用通过第一电容器 C1 到第四电容器 C4 的充电和放电 10 而驱动的第一传输晶体管 M1 到第四传输晶体管 M4 来分级泵浦第一节点 N1 的电压，以将泵浦的电压输出到最终的输出端 Vout。结果，在周期 T2 中，电荷泵浦电路 110 使用驱动器 114 将输入电压 Vdd 提供给第一节点 N1，而不受源晶体管 MS 的阈值电压 Vth 的影响，并根据第一时钟信号 CLK1 和第二时钟信号 CLK2 使用电压泵浦单元 112 来分级泵浦第一节点 N1 的电压，并将 15 泵浦的电压输出到最终的输出端 Vout。

图 4 是示出采用根据本发明实施例的电荷泵浦电路的直流转换设备的一个实施例的方框图。参考图 4，该直流转换设备包括电荷泵浦电路 110、电压分配单元 120、比较单元 130 和时钟信号发生器 140。

如以上参考图 2 所述，电荷泵浦电路 110 根据由时钟信号发生器 140 提供的第一时钟信号 CLK1 和第二时钟信号 CLK2 来分级泵浦输入电压 Vdd，以输出泵浦的电压 Vout。

电压分配单元 120 分配电荷泵浦电路输出电压 Vout，并将分配电压 Vd 提供给比较单元 130。

比较单元 130 接收分配电压 Vd 和来自基准电压源 Vref 的基准电压 Vr。 25 比较单元 130 将基准电压 Vr 与分配电压 Vd 进行比较，并将与比较结果相应的比较信号 Vc 产生到时钟信号发生器 140。

时钟信号发生器 140 包括基准时钟发生器 142 和时钟缓冲器 144。基准时钟发生器 142 被构造为：使用其输出端的反馈信号 FB 和比较单元 130 的比较信号 Vc 来产生基准时钟信号 RS。时钟缓冲器 144 被构造为：基于基准 30 时钟发生器 142 提供的基准时钟信号 RS 来产生第一时钟信号 CLK1 和第二时钟信号 CLK2，缓冲产生的第一时钟信号 CLK1 和第二时钟信号 CLK2，并

将缓冲的第一时钟信号 CLK1 和第二时钟信号 CLK2 提供给电荷泵浦电路 110。在一个实施例中，第一时钟信号 CLK1 和第二时钟信号 CLK2 是具有 180° 相位差的两相时钟信号。

采用根据本发明实施例的电荷泵浦电路的直流转换设备使用电荷泵浦电
5 路 110、第一时钟信号 CLK1 和第二时钟信号 CLK2、输出电压 Vout 的分配
电压 Vd 以及基准电压 Vr 来产生期望的输出电压 Vout。从而，提供了一种对
晶体管的阈值电压的变化不敏感的电荷泵浦电路和一种使用该电荷泵浦电路
的直流转换设备。

根据本发明的电荷泵浦电路的实施例显著地增大了输入电压和提供给源
10 晶体管的栅极的电压，所述源晶体管使用时钟信号将所述输入电压提供给下
一端，从而所述输入电压被提供给下一端而不受源晶体管的阈值电压的影响。
从而，电荷泵浦电路根据第一和第二时钟信号来分级泵浦输入电压，而不受
源晶体管的阈值电压的影响，随后输出泵浦的输入电压。电荷泵浦电路可以在
直流转换器中使用，从而该直流转换器对晶体管的阈值电压不敏感。

15 尽管以上详细的描述已显示、描述并指出了如应用于各种实施例的本发
明的新颖的特征，但是应该理解，在不脱离本发明的精神的情况下，本领域的
技术人员可对示出的装置或处理作形式和细节的各种省略、替换和改变。
本发明的范围由权利要求来指示，而不是由前面的描述来指示。落在权利要
求的等同物的意义和范围的所有改变包含于其范围内。

图 1




图 2




图 3




图 4

