(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년03월17일
(11) 등록번호 10-1374855
(24) 등록일자 2014년03월10일

(51) 국제특허분류(Int. Cl.)
H03F 1/32 (2006.01) *H04B 1/04* (2006.01)
(21) 출원번호 10-2012-0108999
(22) 출원일자 2012년09월28일
심사청구일자 2012년09월28일
(65) 공개번호 10-2013-0061051
(43) 공개일자 2013년06월10일
(30) 우선권주장
13/307,207 2011년11월30일 미국(US)
(56) 선행기술조사문헌
US05847600 A*
US20080036536 A1
KR1020010053413 A
US20120013404 A1
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
레이데온 컴퍼니
미국 02451-1449 매사추세츠주 왈탐 윈터 스트리트 870
(72) 발명자
화이트 미켈 제이
미국 75243 텍사스주 댈러스 엠에스 255 센트럴 익스프레스웨이 13510 엔
(74) 대리인
박상수


전체 청구항 수 : 총 10 항 심사관 : 강현일

(54) 발명의 명칭 **증폭기에서의 고조파 및 혼변조 왜곡제거 장치 및 방법**

(57) 요 약

본 발명은 제 1 레그 및 제 2 레그에 차동 입력 신호를 수신하도록 구성되는 초기 증폭 단; 상기 초기 증폭 단의 출력에 연결되며, 1차 신호 증폭기 및 에러 증폭기를 제 1 레그 및 제 2 레그 각각에 구비하는 최종 증폭 단;을 포함하고, 상기 제 1 레그의 에러 증폭기 출력이 제 2 레그의 1차 신호 증폭기의 출력과 연결되고 제 2 레그의 에러 증폭기 출력은 제 1 레그의 1차 신호 증폭기의 출력과 연결되는 것을 특징으로 하는 증폭기에서 고조파 및 혼변조 왜곡 제거를 통한 광대역 선형화가 가능하도록 하는 장치 및 그 방법에 관한 것이다.

대 표 도



특허청구의 범위

청구항 1

제 1 레그 및 제 2 레그에서 차동 입력 신호를 수신하도록 구성되는 초기 증폭 단; 상기 초기 증폭 단의 출력단에 결합되고, 상기 제 1 및 제 2 레그들에 각각 1차 신호 증폭기 및 에러 증폭기를 구비하면서, 상기 제 1 레그에는 제 1 커플러를 구비하고, 상기 제 2 레그에는 제 2 커플러를 구비하게 되는 최종 증폭 단; 을 포함하고,

상기 제 1,2 레그에 각각 구비되는 상기 1차 신호 증폭기에서 증폭된 신호에 피드 포워드 에러신호를 피드 결합시켜 서로 다른 주파수를 가진 다중 반송파에서 제 1 차 고조파인 홀수 차 고조파 신호들과 혼변조 곱 신호들을 소거하도록, 상기 제 1 레그의 에러 증폭기의 출력단은 상기 제 2 레그의 1차 신호 증폭기의 출력에 위치하는 제 2 커플러에 크로스 스트랩되어 피드 포워드 증폭회로를 구성하고, 상기 제 2 레그의 에러 증폭기의 출력단은 상기 제 1 레그의 1차 신호 증폭기의 출력에 위치하는 제 1 커플러에 크로스 스트랩되어 피드 포워드 증폭회로를 구성하는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 장치.

청구항 2

삭제

청구항 3

삭제

청구항 4

제 1 항에 있어서,

상기 각 최종 증폭 단의 1차 신호 증폭기 및 에러 증폭기는,

상기 에러 증폭기들의 입력에 상기 1차 증폭기들의 입력들에 비해 더 비선형 특성을 갖는 신호들이 인가되도록 바이어스되는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 장치.

청구항 5

제 1 항에 있어서,

상기 에러 증폭기들은,

상기 1차 신호 증폭기들의 신호에서 비선형 신호 성분들이 감소된 형태의 1차 신호를 갖는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 장치.

청구항 6

제 1 항에 있어서,

상기 증폭기에서의 고조파 및 혼변조 왜곡제거 장치는,

상기 최종 증폭 단의 출력측에 결합되는 발룬을 더 포함하는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡 제거장치.

청구항 7

제 6 항에 있어서,

상기 최종 증폭 단의 출력측에 결합되는 발룬은 에러 증폭기가 크로스 스트랩되어 구성되는 피드 포워드 증폭회로를 통해 제 1 차 고조파인 홀수 차 고조파 신호들과 혼변조 곱 신호들이 소거된 서로 다른 주파수를 가진 다중 반송파에서 제 2 차 고조파인 짝수 차의 고조파 신호를 제거하도록 구성되는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 장치.

청구항 8

초기 증폭 단의 제 1 레그 및 제 2 레그에서 차동 입력신호인 서로 다른 주파수를 가진 다중의 반송파를 수신하는 단계;

상기 초기 증폭 단의 출력을 상기 제 1 및 제 2 레그들 각각에 1차 신호 증폭기 및 에러 증폭기를 포함하는 최종 증폭 단에 결합하는 단계; 및

상기 제 1 레그의 에러 증폭기의 출력을 상기 제 2 레그의 1차 신호 증폭기의 출력에 위치하는 제 2 커플러에 크로스 스트랩시켜 피드 포워드 증폭회로를 구성하고, 상기 제 2 레그의 에러 증폭기의 출력을 상기 제 1 레그의 1차 신호 증폭기의 출력에 위치하는 제 1 커플러에 크로스 스트랩시켜 피드 포워드 증폭회로를 구성하여, 상기 제 1,2 레그에 각각 구비되는 상기 1차 신호 증폭기에서 증폭된 신호에 피드 포워드 에러신호를 피드 결합시켜 서로 다른 주파수를 가진 다중 반송파에서 제 1 차 고조파인 홀수 차 고조파 신호들과 혼변조 곱 신호들을 소거하는 단계; 를 포함하는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 방법.

청구항 9

삭제

청구항 10

삭제

청구항 11

제 8 항에 있어서,

상기 각 최종 단의 1차 신호 증폭기 및 에러 증폭기는,

상기 에러 증폭기들의 입력에 상기 1차 신호 증폭기들의 입력들에 비해 더 비선형 신호들이 인가되도록 바이어스되는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 방법.

청구항 12

제 8 항에 있어서,

상기 에러 증폭기들은,

상기 1차 신호 증폭기들의 신호에서 비선형 신호 성분들이 감소된 형태의 1차 신호를 갖는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 방법.

청구항 13

제 8 항에 있어서,

증폭기에서의 고조파 및 혼변조 왜곡제거 방법은,

상기 최종 증폭 단의 출력을 발룬에 결합하는 단계를 더 포함하는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 방법.

청구항 14

제 13 항에 있어서,

상기 최종 증폭 단의 출력에 결합되는 발룬은 에러 증폭기가 크로스 스트랩되어 구성되는 피드 포워드 증폭회로를 통해 제 1 차 고조파인 홀수 차 고조파 신호들과 혼변조 곱 신호들이 소거된 서로 다른 주파수를 가진 다중 반송파에서 제 2 차 고조파인 짝수 차의 고조파 신호를 제거하도록 구성되는 것을 특징으로 하는 증폭기에서의 고조파 및 혼변조 왜곡제거 방법.

명 세 서

기 술 분 야

[0001] 본 발명은 전자통신 시스템에 관한 것으로, 더욱 상세하게는 증폭기에서 고조파 및 혼변조 왜곡 제거를 통한 광

대역 선형화가 가능하도록 하는 장치 및 그 방법에 관한 것이다.

배 경 기 술

[0002] 전자통신 시스템에서는, 종종 복수의 정보신호 그룹들이 동시에 증폭되고 전송되는 경우가 발생한다. 예를 들면, 휴대용 무선 기지국 송신기는 단일 지역 셀 내의 여러 개의 활성화된 수신 단말기들에게 신호를 전송하게 된다. 마찬가지로, 위성통신 중계기는 다양한 관련 원격 기지국에 다수의 정보 신호들을 증폭 및 전송한다. 이와 같은 다중 반송파 신호시스템들에서는 예정된 여러 주파수의 신호가 함께 이용될 수 있다. 또한, 일부 통신 시스템에서는 정보 신호를 할당된 주파수 대역 내의 몇 개의 주파수 채널을 점유하는 단일 반송파 상에서 변조시키는 주파수 분할 다중 접속(FDMA) 등과 같은 암호화 방식을 채택하고 있다. 이러한 여러 주파수 채널을 통해서 여러 개의 상이한 주파수의 신호가 함께 시스템에서 이용되는 경우에는 전송신호를 변형시킬 수 있는 채널간의 간섭이 발생하게 되며 이를 피하기 위한 조치가 필요하다.

[0003] 이러한 교차 채널간 간섭의 원인 중 하나로서, 서로 다른 주파수를 가진 두 개 이상의 신호가 혼합되는 경우 발생할 수 있는 혼변조 왜곡(InterModulation Distortion : IMD)이 알려져 있다. 예를 들면, 두 개의 서로 다른 주파수의 반송파를 비선형 증폭기로 증폭시키는 경우, 원래의 반송파들의 주파수들의 합과 차의 정수 배에 해당하는 주파수에서 불필요한 출력신호들이 발생할 수 있다. 상기 IMD는 다중 반송파 신호를 증폭하고 전송하는 송신기에서 종종 두 반송파 신호의 주파수간 영역에 걸쳐 나타나는 문제를 일으키는 경향이 있다. 게다가, 이러한 IMD는 일반적으로 필터를 통해 걸러내기 어렵다. 필터가 반송파 신호를 걸러내며 상당 부분의 IMD를 제거하여도 근본적으로 상기 신호의 관련 데이터를 구성하는 주파수 부분은 결국 필터를 통과하게 되고 이 주파수 영역 근처의 IMD 성분도 함께 필터를 통과하게 되므로, 상기 반송파가 다시 전력 증폭기에 의하여 증폭될 때 IMD 성분도 함께 증폭되기 때문이다. 증폭기에서 관측되는 이러한 IMD 현상은 환경적 요인과 노화요인뿐 아니라, 출력 전력, 반송파의 수 및 주파수 분리도에 따라 민감하게 변한다.

[0004] 상술한 바와 같이, 두 개의 비교적 강력한 신호들로부터 야기되는 혼변조 곱은(통상적으로 3차 이상), 반송파 상에서 전송되는 상기 혼변조 곱의 주파수와 동일 주파수를 갖는 상대적으로 약한 크기의 신호의 전송을 방해하게 된다. 따라서, 다중 반송파 증폭기에서의 채널간 영향을 감소시키고 선형성을 개선하기 위한 다양한 해결책이 제시되어 왔다. 그중 하나는, 피드 포워드(feed-foward) 증폭기 회로로서, 왜곡을 소거하기 위하여 둘 이상의 피드 포워드 루프들이 이용된다. 상기 피드 포워드 증폭기의 대체설계로서, 왜곡을 더 줄이기 위하여 더 많은 루프들을 구비할 수 있다.

[0005] 상기 복수의 피드 포워드 루프 중 제 1 루프에서는, 상기 증폭기의 입력단에서 신호의 일부분이 피드 포워드 되고, 이후 에러 신호를 발생시키는 상기 증폭기 출력단에서 적절한 진폭 및 위상의 조정에 따라 신호가 감산 된다. 여기서, 상기 에러 신호는 출력의 왜곡 성분에 비례한다. 상기 에러 신호를 생성하는 제 1 루프는 신호 소거 루프로 알려져 있다. 상기 에러 신호가 증폭될 때, 감소된 왜곡 수준을 갖도록 수정된 출력신호를 제공하기 위하여, 상기 증폭기의 출력단에서 위상이 조정되고 감산 된다. 이러한 회로부분은 에러 소거 루프라 알려져 있다.

[0006] 상기 회로의 예시적인 설계에서, '파일럿 톤(Pilot tone)'이 상기 피드 포워드 증폭기의 제 1 루프(즉, 신호 소거 루프)에 도입된다. 그 다음, 원하는 출력을 얻을 때까지 진폭과 위상을 변화시킴으로서 상기 에러 소거 루프에서의 진폭 및 위상의 조정이 이루어진다. 그러나 위와 같은 조정 방법들은 본질적으로 좁은 대역이며, 일반적으로 좁은 주파수 대역 내에서만 최적의 증폭기 성능을 제공한다.

[0007] 왜곡을 감소시키기 위한 또 다른 기술은 피드 포워드 증폭기에서의 IMD 소거를 더욱 개선하기 위한 소거 루프를 더 추가하는 것이다. 그러나, 상기 추가 루프들은 일반적으로 추가적인 위상 및 이득 제어를 위한 장치들을 갖는데 이를 위해 추가적인 비용이 요구될 뿐 아니라 전체 증폭기에 있어서 복잡도를 가중시킨다. 반면에, 상기 추가적인 복수의 피드 포워드 루프들을 구비하기 위해 통상적으로 감수해야 할 추가적인 복잡도와 비용을 감안하면 그로부터 얻을 수 있는 성능상 개선은 상대적으로 미미한 수준이다.

[0008] 한편, 광대역 시스템을 위한 또 다른 기술로써 제 2 차 고조파 신호를 제거하기 위하여 발룬(Baluns: Balance-Unbalance)을 사용하는 것이 있다. 그러나, 이와 같은 장치는 IMD 또는 그 이상의 차수를 갖는 고조파 왜곡 신호에 아무런 효과가 없다. 또한, 더 고도화된 기술은 상보적 금속 산화막 반도체(CMOS) 소자, 멀티게이트 트랜지스터들 및 파생적인 중첩에 의한 전류 미러를 사용하는 차동 증폭기들 및 온 칩 디플렉서(on-chip diplexer)들을 포함하나, 이에 국한되는 것은 아니다.

[0009] 즉, 이러한 혼변조 왜곡 및 고조파의 발생을 억제하기 위한 종래의 방법들은 낮은 전력 효율, 높은 복잡성과 높

은 부품비용, 및/또는 오직 좁은 대역의 시스템에서만 효과가 있다는 문제점이 있었다.

발명의 내용

해결하려는 과제

[0010] 본 발명은 상기의 문제점을 해결하기 위하여, 두 개의 레그를 통해 차동 입력신호를 각각 증폭하고, 크로스 스트랩(Cross-Strap)과 발룬(Baluns: Balance-Unbalance)을 통하여 증폭기에서 고조파 및 혼변조 왜곡 제거가 이루어지도록 함으로써, 광대역 선형화가 가능한 장치 및 그 방법을 제공하는 데 그 목적이 있다.

과제의 해결 수단

[0011] 상기의 목적을 달성하기 위한 본 발명에 의한 일 실시예에 의한 장치는, 제 1 레그(leg) 및 제 2 레그에서 차동 입력 신호를 수신하도록 구성되는 초기 증폭 단, 상기 초기 증폭 단의 출력단에 연결되고, 상기 최종 증폭 단은 상기 제 1 및 제 2 레그에 1차 신호 증폭기 및 에러 증폭기를 포함하는 것을 특징으로 하는 최종 증폭 단을 포함하고, 여기서, 상기 제 1 레그의 상기 에러 증폭기의 출력단이 상기 제 2 레그의 1차 신호 증폭기의 출력단에 연결되고, 상기 제 2 레그의 에러 증폭기의 출력단은 상기 제 1 레그의 1차 신호 증폭기의 출력단에 연결되는 것을 특징으로 한다.

[0012] 또한, 본 발명에 의한 또 다른 실시예에 의한 장치에서의 광대역 선형화 방법은, 초기 증폭 단의 제 1 레그 및 제 2 레그에서 차동 입력 신호를 수신하고, 초기 증폭 단의 출력단을 최종 증폭 단에 연결하고, 상기 최종 증폭 단은 상기 제 1 및 제 2 레그들 각각에 1차 신호 증폭기와 에러 증폭기를 포함하며, 상기 제 1 레그의 상기 에러 증폭기의 출력단을 상기 제 2 레그의 1차 신호 증폭기의 출력과 결합하고, 상기 제 2 레그의 에러 증폭기의 출력단을 상기 제 1 레그의 1차 신호 증폭기의 출력단과 결합하는 과정을 포함한다

발명의 효과

[0013] 따라서, 본 발명은 크로스 스트랩(cross strap) 에러 증폭기를 통해 피드 포워드 증폭회로를 구성하여 효과적으로 홀수 차수의 고조파 및 혼변조 왜곡을 제거하고, 그 출력신호를 발룬 등을 이용하여 나머지 짝수 차수의 고조파 및 혼변조 왜곡을 제거함으로써, 추가적인 회로의 구성 없이 광대역에서도 효과적으로 고조파 및 혼변조 왜곡의 제거가 가능하게 하여 더 경제적이고 단순한 구조의 증폭회로를 통해 다중 반송파에서의 왜곡신호를 제거하고 통신시스템의 신뢰도를 높일 수 있는 효과가 있다.

도면의 간단한 설명

[0014] 도 1은 본 발명의 실시예에 의한 크로스 스트랩(cross strap) 에러 증폭기를 가진 피드 포워드(feed-foward) 차동 증폭회로의 회로도이다.

도 2는 본 발명의 실시예에 의한 증폭기에서의 고조파 및 혼변조 왜곡 제거 방법을 나타낸 흐름도이다.

발명을 실시하기 위한 구체적인 내용

[0015] 여기서 개시되는 발명은 고조파 및 혼변조 왜곡을 제거함으로써 광대역 선형화를 제공하는 증폭기 설계 및 토폴로지(topology)이다. 본 발명에 의한 실시예는 크로스 스트랩(cross-strap) 에러 증폭기가 내장된 피드 포워드 차동 증폭기의 설계가 구비된다. 즉, 상기 차동 신호 쌍의 제 1 레그에서 생성되는 피드 포워드 에러 신호는 제 2 레그의 증폭된 신호에 피드(feed)되고 결합되며, 그 맞은편인 제 2 레그에서도 동일하게 구성된다. 발룬들의 광대역 쌍은 기본신호를 결합하는 동안에 제 2 차 고조파 왜곡을 더 감소시키기 위하여 상기 증폭기의 출력단에서도 이용될 수 있다. 그 결과, 상기 증폭기는 넓은 주파수 범위에 걸쳐 크게 감소된 왜곡 신호를 출력한다.

[0016] 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

[0017] 도 1은 본 발명의 실시예에 따른 크로스 스트랩 에러 증폭기를 갖는 피드 포워드 차동 증폭기 회로를 개략적으로 나타낸 것이다.

[0018] 상기 증폭기 회로는 차동 증폭기이며, 제 1 레그(11) 및 제 2 레그(12)를 포함한다. 상기 제 1 레그(11)에는, 신호가 예컨대 전계 효과 트랜지스터들(FET, Q11, Q21)을 통해 증폭되며 각기 대응되는 출력 회로 장치들(16)에 결합 되는 제 1 초기 증폭 단(14)이 포함된다. 그러나, 다른 트랜지스터 장치들 또는 트랜지스터 장치 타입의 다른 구성도 상기 제 1 초기 증폭 단(14)에서 사용될 수 있음이 이해되어야 한다. 마찬가지로, 제 2

레그(12)는, 신호가 예컨대 트랜지스터들(Q12, Q22)을 통해 증폭되고 각기 대응하는 출력 회로 장치들(16)에 결합 되는 제 2 초기 증폭 단(15)을 포함한다.

[0019] 또한, 상기 제 1 및 제 2 초기 증폭 단들의 종단은 제 1 및 제 2 최종 증폭 단(31, 32)들에 연결된다. 여기서, 각 레그에 결합된 상기 최종 증폭 단(31, 32)은 1차 신호 증폭기 및 상기 1차 신호 증폭기의 입력으로부터 분배된 동일 입력을 갖는 에러 증폭기를 포함한다. 상기 제 1 레그(11)에서 상기 1차 신호 증폭기는 Q311로 표기되고, 상기 에러 증폭기는 Q312로 표기되며, 상기 제 2 레그(12)에서는 상기 에러 증폭기가 Q322로 표기되고 상기 1차 신호 증폭기는 Q321로 표기된다. 특히, 상기 에러 증폭기(Q312, Q322)의 출력단은 서로 상대방 레그에 각각 크로스 스트랩 또는 크로스 커플링 된다. 즉, 제 2 레그(12)의 상기 에러 증폭기(Q322)의 출력단은 제 1 커플러(201)를 통해서 상기 제 1 레그(11)의 1차 신호 증폭기(Q311)의 출력단과 결합되고, 마찬가지로, 제 1레그(11)의 상기 에러 증폭기(Q312)의 출력단은 제 2 커플러(202)를 통해서 상기 제 2 레그(12)의 상기 1차 신호 증폭기(Q321)의 출력단과 연결된다. 상기 제 1 및 제 2 레그(11, 12)로부터 각기 결합된 출력 신호들은 다음으로 각각의 발룬들(18, 19)에 결합된다.

[0020] 상기 증폭기 회로는 차동 증폭기이므로, 그 입력신호는 도 1에서 도시한 바와 같이, 예컨대 안테나 피드 또는 발룬을 이용하여(미도시) 차동적으로 피딩된다. 상기 초기 증폭 단(14, 15)은 장치의 이득이 충분히 높다는 가정하에서 시스템의 잡음지수(NF)를 설정한다. 상기 최종 증폭 단은(즉, 각 레그에 해당하는 1차 신호 증폭기 및 에러 증폭기를 포함하는) 신호와 에러에 관해 각각 상이한 선형 특성을 갖는다. 즉, 상기 최종 단의 두 증폭기인 신호 증폭기와 에러증폭기는 상기 1차 신호 증폭기(Q311, Q321)보다 상기 에러 증폭기(Q312, Q322)에 더 비선형적인 신호들이 인가되도록 서로 다르게 바이어스(bias) 된다.

[0021] 또한, 상기 최종 증폭 단들에 대해, 전력은 상기 1차 신호 증폭기(Q311, Q321) 및 그 각각의 에러 증폭기(Q312, Q322)에 분배된다. 본 발명에 따른 일 실시예에서, 상기 분배는 균등분배 되도록 리액티브 정합(reactive match)을 이용하여 구현될 수 있다. 그렇지 않으면, 상기 커플러(201, 202)의 양 경로를 통한 위상의 변화가 동일하다면 커플러(미도시)가 이용될 수도 있다.

[0022] 어쨌든, 상기 에러 증폭기(Q312, Q322)는 비선형 신호 성분들만큼 감소된 1차 신호를 갖도록 선택된다. 즉, 상기 에러 증폭기들(Q312, Q322)의 비선형 왜곡 신호들은 상기 1차 신호 증폭기(Q311, Q321)의 경우보다 더 낮은 dBc(상기 반송파에 관한 데시벨)레벨을 갖는다.

[0023] 전술한 바와 같이, 상기 에러 증폭기들(Q312, Q322)에서 증폭된 에러 신호들은 상기 커플러(201, 202)에 각각 크로스 스트랩되고, 상기 차동 증폭기의 다른쪽 레그의 1차 신호와 결합된다. 커플러의 비율은 상기 3차 고조파 및 혼변조 곱과 동일하도록 설정되고, 그렇게 함으로서 비선형 신호들의 소거가 이루어진다. 상기 dBc레벨이 감소하는 정도에 따라서 약간의 1차 신호의 손실이 있을 수 있다.

[0024] 마지막으로, 상기 크로스 스트랩 에러 증폭기들의 효과에 의해 감소되거나 제거된 홀수 차수 고조파 및 홀수 차수 혼변조 신호들을 갖는 상기 차동 출력신호들은 짝수 차수의 신호들을 제거하기 위하여 상기 발룬(18, 19)에 결합된다.

[0025] 도 2는 본 발명의 실시예에 의한 증폭기(도 1에 도시한 증폭기)에서 고조파 및 혼변조 왜곡을 제거하는 방법을 도시한 흐름도이다.

[0026] 도 1 및 도 2를 참조하면, 위상이 편이된(phase-shifted) 차동 신호 쌍은, 예컨대, 안테나 피드 또는 발룬의 이용을 통해서 상기 초기 증폭 단(14, 15)에 피드될 수 있다. 제 1 단계에서(401), 위상이 편이된 입력 신호 쌍, 즉 차동 입력 신호가 초기 증폭 단에 수신된다.

[0027] 제 2 단계(402)에서 도시한 것과 같이, 상기 차동 신호 쌍이 상기 초기 증폭 단(14, 15)에서 증폭된 후, 상기 차동 신호 쌍은 각 레그의 최종 신호 증폭기 및 에러 증폭기 사이에 분배된다.

[0028] 상기 최종 신호 증폭기 및 에러 증폭기는 서로 다른 선형 특성을 갖는다.

[0029] 제 3 단계(403)에서와 같이, 종래의 피드 포워드의 경우와 반대로, 상기 각 에러 증폭기(Q312, Q322)의 출력단은 크로스 스트랩되고 상기 차동 쌍의 반대쪽 레그의 신호 증폭기의 출력단과 결합된다. 이로써 홀수 차수의 고조파 및 혼변조 왜곡신호들이 감소 또는 제거된다.

[0030] 마지막으로, 제 4 단계(404)에서 도시한 바와 같이, 짝수 차수의 신호들은 발룬과의 결합을 통해서 상기 출력 차동 신호로부터 감소 또는 제거된다.

[0031] 따라서, 상기 실시예들은 추가적인 직류전원을 필요로 하지 않고 광대역 수신기 시스템의 선형성을 개선한다.

[0032] 종래의 피드 포워드 기술은 고조파의 위상을 180° 이동시키기 위하여 그에 대응하는 신호의 위상 및 진폭 때문에 한정된 대역폭에서만 가능하였으나, 본 발명의 실시예는 상기 초기 증폭 단 또는 단들의 출력에서의 대응하는 회로들과 크로스 스트랩을 이용하여 차동 피드를 통해 상기 고조파 및 혼변조 곱에 따른 왜곡 신호성분들의 180° 의 위상이동을 수행하므로, 대역폭의 제한이 없다는 장점이 있어, 상기 소거회로의 광대역 동작이 보장된다. 또한, 선형 특성을 알맞게 조절하는 과정을 통해서 1차 신호 손실을 줄일 수도 있다.

[0033] 이상에서 본 발명에 따른 고조파 및 혼변조의 제거를 통한 광대역 선형 증폭기 및 그 방법에 대한 기술적 사상을 첨부도면과 함께 서술하였으나, 이는 본 발명의 가장 양호한 실시 예를 예시적으로 설명한 것이며 본 발명을 한정하는 것은 아니다.

[0034] 따라서, 본 발명의 해당 기술분야의 통상의 기술자이면 누구나 본 발명의 기술사상의 범위를 이탈하지 않는 범위 내에서, 상황에 따라 크기 및 모양 그리고 구조 등의 다양한 변형 및 모방이 가능함은 명백한 사실이며, 이러한 변형 및 모방은 본 발명의 기술 사상의 범위 내에 포함된다.


부호의 설명

[0035]


11 : 제 1 레그	12 : 제 2 레그
14, 15 : 초기 증폭 단	Q311, Q321 : 1차신호 증폭기
Q312, Q322 : 에러증폭기	18, 19 : 발룬

도면

도면1


OUTPUT
18
19
31
201
202
32
Q311
Q312
Q321
Q322
16
Q21
Q22
Q11
Q12
14
15
11
12
+
-

도면2


제1 단계: 초기 증폭 단에서
위상 편이된 차동신호 수신
401
제2 단계: 초기 증폭 단의
1차신호 증폭기와
에러증폭기로 신호 분배
402
제3 단계: 홀수 차수 고조파 및
상호변조신호 감소/제거위한
크로스 스트랩 (Cross-strap)
403
제4 단계: 벌룬을 이용한
짝수 차수 고조파 및
상호변조신호 감소/제거
404