



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. H04N 5/335 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년03월09일 10-0690477 2007년02월27일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-1999-0020893 1999년06월07일 2004년05월28일	(65) 공개번호 (43) 공개일자	10-2000-0005962 2000년01월25일
----------------------------------	---	------------------------	--------------------------------

(30) 우선권주장 1998-159050 1998년06월08일 일본(JP)

(73) 특허권자 소니 가부시끼 가이샤
일본국 도쿄도 미나토쿠 코난 1-7-1

(72) 발명자 우에노다카히사
일본도쿄도시나가와꾸기따시나가와6쵸메7-35소니가부시끼가이샤내

요네모또가즈야
일본도쿄도시나가와꾸기따시나가와6쵸메7-35소니가부시끼가이샤내

스즈끼료지
일본도쿄도시나가와꾸기따시나가와6쵸메7-35소니가부시끼가이샤내

시오노고이찌
일본도쿄도시나가와꾸기따시나가와6쵸메7-35소니가부시끼가이샤내

(74) 대리인 장수길
구영창

심사관 : 구대성

전체 청구항 수 : 총 15 항

(54) 고체 촬상 소자, 그 소자의 구동 방법, 및 카메라 시스템

(57) 요약

증폭 기능을 가지는 단위 픽셀을 구성하는 다수의 소자가 픽셀 크기의 감소를 방해하기 때문에, 매트릭스 형태로 배열된 단위 픽셀 n,m은 광 다이오드, 광 다이오드 내에 저장된 전하를 전송하기 위한 전송 스위치, 전송 스위치에 의해 전송된 전하를 저장하기 위한 플로팅 디퓨전, 플로팅 디퓨전을 리셋하기 위한 리셋 스위치, 및 플로팅 디퓨전의 전위에 따른 신호를 수직 신호선에 출력하기 위한 증폭 트랜지스터로 구성되고, 수직 선택 펄스 ψV_n 을 리셋 스위치의 드레인에 공급하여 리셋 전위를 제어함으로써, 행 단위로 픽셀이 선택된다.

대표도

도 1

특허청구의 범위

청구항 1.

고체 촬상 소자에 있어서,

매트릭스 형태로 배열되고, 광전 변환 소자, 상기 광전 변환 소자에 저장된 전하를 전송하기 위한 전송 스위치, 상기 전송 스위치에 의해 전송된 전하를 저장하기 위한 전하 저장부, 상기 전하 저장부를 리셋하기 위한 리셋 스위치, 및 상기 전하 저장부의 전위에 대응하는 신호를 수직 신호선으로 출력하기 위한 증폭 소자를 포함하는 단위 픽셀;

상기 리셋 스위치의 드레인 측에 공급되는 전위를 제어함으로써 행 단위로 픽셀을 선택하기 위한 수직 주사 회로;

상기 수직 신호선에 출력된 신호를 열 단위로 순차적으로 선택하기 위한 수평 주사 회로; 및

상기 수평 주사 회로에 의해 선택된 신호를 수평 신호선을 경유하여 출력하기 위한 출력 회로

를 포함하는 고체 촬상 소자.

청구항 2.

제1항에 있어서, 상기 수직 주사 회로는, 수직 주사 동안 순차적으로 출력된 수직 선택 펄스를 상기 리셋 스위치에 리셋 전위로서 공급하는 고체 촬상 소자.

청구항 3.

제1항에 있어서, 상기 전하 저장부는 플로팅 디퓨전(floating diffusion)인 고체 촬상 소자.

청구항 4.

제1항에 있어서, 상기 리셋 스위치는 디프레션형 트랜지스터(depression type transistor)로 이루어지는 고체 촬상 소자.

청구항 5.

제1항에 있어서, 상기 출력 회로는 상기 수직 신호선으로 판독된 신호를 전압 모드로 출력하는 고체 촬상 소자.

청구항 6.

제1항에 있어서, 상기 출력 회로는 상기 수직 신호선으로 판독된 신호를 전류 모드에서 출력하는 고체 촬상 소자.

청구항 7.

제1항에 있어서, 상기 단위 픽셀은 상기 광전 변환 소자와 픽셀 전원 전압이 공급되는 영역 사이에, 상기 광전 변환 소자의 과잉 전하를 방전하는데 사용되는 오버플로우 경로를 포함하는 고체 촬상 소자.

청구항 8.

제1항에 있어서, 상기 전송 스위치의 제어 전극에 음 전위가 인가되는 고체 촬상 소자.

청구항 9.

제1항에 있어서, 상기 단위 픽셀은 상기 전송 스위치의 전송 동작을 선택하기 위한 전송 선택 스위치를 포함하는 고체 촬상 소자.

청구항 10.

제9항에 있어서, 상기 전송 선택 스위치는 상기 수직 선택 펄스를 제어 입력으로 하는 고체 촬상 소자.

청구항 11.

제9항에 있어서, 상기 출력 회로는 상기 수직 신호선으로 판독된 신호를 전류 모드로 출력하는 고체 촬상 소자.

청구항 12.

매트릭스 형태로 배열되고, 광전 변환 소자, 상기 광전 변환 소자에 저장된 전하를 전송하기 위한 전송 스위치, 상기 전송 스위치에 의해 전송된 전하를 저장하기 위한 전하 저장부, 상기 전하 저장부를 리셋하기 위한 리셋 스위치, 및 상기 전하 저장부의 전위에 대응하는 신호를 수직 신호선으로 출력하기 위한 증폭 소자를 구비한 단위 픽셀을 포함하는 고체 촬상 소자를 구동하는 방법에 있어서,

상기 리셋 스위치의 드레인 측에 공급되는 전위를 제어함으로써 열 단위로 픽셀을 선택하는 단계

를 포함하는 고체 촬상 소자의 구동 방법.

청구항 13.

제12항에 있어서, 상기 수직 신호선으로부터 판독된 신호를 전압 모드로 출력하는 단계를 더 포함하는 고체 촬상 소자의 구동 방법.

청구항 14.

제12항에 있어서, 상기 수직 신호선으로부터 판독된 신호를 전류 모드로 출력하는 단계를 더 포함하는 고체 촬상 소자의 구동 방법.

청구항 15.

고체 촬상 소자를 촬상 장치로 이용하는 카메라 시스템에 있어서, 상기 고체 촬상 소자가,

매트릭스 형태로 배열되고, 광전 변환 소자, 상기 광전 변환 소자에 저장된 전하를 전송하기 위한 전송 스위치, 상기 전송 스위치에 의해 전송된 전하를 저장하기 위한 전하 저장부, 상기 전하 저장부를 리셋하기 위한 리셋 스위치, 및 상기 전하 저장부의 전위에 대응하는 신호를 수직 신호선으로 출력하기 위한 증폭 소자를 포함하는 단위 픽셀;

상기 리셋 스위치의 드레인 측에 공급되는 전위를 제어함으로써 행 단위로 픽셀을 선택하기 위한 수직 주사 회로;

상기 수직 신호선에 출력된 신호를 열 단위로 순차적으로 선택하기 위한 수평 주사 회로; 및

상기 수평 주사 회로에 의해 선택된 신호를 수평 신호선을 경유하여 출력하기 위한 출력 회로

를 포함하는 카메라 시스템.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 고체 촬상 소자, 그 소자의 구동 방법, 및 카메라 시스템에 관한 것으로, 더 상세하게는, 매트릭스 형태로 배치된 각각의 단위 픽셀에 대해 증폭 기능을 가지는 CMOS 이미지 센서와 같은 증폭형 고체 촬상 소자와 그 소자의 구동 방법, 및 촬상 장치로서 증폭형 고체 촬상 소자를 이용하는 카메라 시스템에 관한 것이다.

예를 들어 CMOS 이미지 센서와 같은 증폭형 고체 촬상 소자는, 다양한 픽셀 구조를 가진다. 일례로서, 픽셀 내부에 플로팅 디퓨전(FD, floating diffusion)을 가지는 픽셀 구조가 공지되어 있다. 이러한 픽셀 구조는, 플로팅 디퓨전에서 신호들이 증폭되기 때문에 감도가 커지는 이점을 가진다. 도 18은 이러한 유형의 픽셀 구조를 도시한다.

도 18에서, 매트릭스 형태로 배치된 각각의 단위 픽셀(100)은, 포토게이트(101), 전송 스위치(102), 플로팅 디퓨전(103), 리셋 트랜지스터(104), 증폭 트랜지스터(105) 및 수직 선택 트랜지스터(106)를 포함한다. 수직 선택선(111)을 통해 공급되는 수직 선택 펄스에 응답하여, 수직 선택 트랜지스터(106)가 단위 픽셀을 행 단위로 선택함으로써, 증폭 트랜지스터(105)에서 증폭된 신호가 수직 신호선(112)으로 출력된다.

그런데, 픽셀 크기를 감소시키기 위해서는, 단위 픽셀(100)을 구성하는 소자의 수가 감소되어야 한다. 그러나, 전술한 바와 같은 종래 기술에 따른 CMOS 이미지 센서의 픽셀 구조에서는, 플로팅 디퓨전(103)의 전위를 행 단위로 선택하여 수직 신호선(112)으로 출력하기 위해, 리셋 트랜지스터(104), 증폭 트랜지스터(105) 및 수직 선택 트랜지스터(106)의 3 개의 트랜지스터가 사용되기 때문에, 다수의 소자가 사용되고, 픽셀 크기를 감소시키는 것을 어렵게 한다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기와 같은 문제점을 고려하여 이루어진 것으로, 단위 픽셀을 이루는 소자의 수를 감소시키고, 픽셀 크기의 감소를 가능하게 한 고체 촬상 소자, 그 소자를 구동하기 위한 방법, 및 카메라 시스템을 제공하는 것을 목적으로 한다.

본 발명에 따른 고체 촬상 소자는, 매트릭스 형태로 배열되고, 광전 변환 소자, 광전 변환 소자에 저장된 전하를 전송하기 위한 전송 스위치, 전송 스위치에 의해 전송된 전하를 저장하기 위한 전하 저장부, 전하 저장부를 리셋하기 위한 리셋 스위치, 및 전하 저장부의 전위에 대응하는 신호를 수직 신호선으로 출력하기 위한 증폭 소자를 포함하는 단위 픽셀; 리셋 스위치에 공급되는 리셋 전위를 제어함으로써 행 단위로 픽셀을 선택하기 위한 수직 주사 회로; 수직 신호선에 출력된 신호를 열 단위로 순차적으로 선택하기 위한 수평 주사 회로; 및 수평 주사 회로에 의해 선택된 신호를 수평 신호선을 경유하여 출력하기 위한 출력 회로를 포함한다.

상기 구성의 고체 촬상 소자에 있어서, 단위 픽셀 내의 리셋 스위치에 공급되는 리셋 전위를, 픽셀의 비선택 시에 예를 들어 0V로 설정함으로써, 전하 저장부의 전위는 저레벨이 된다. 예를 들어 픽셀 전원 전압을 리셋 전위로서 리셋 스위치에

공급함으로써 픽셀이 선택되고, 리셋 펄스의 발생 시, 전하 저장부의 전위는 픽셀 전원 전압으로 리셋된다. 즉, 리셋 전위를 제어함으로써, 전하 저장부의 전위가 제어된다. 결과적으로, 광전 변환 소자에 저장된 신호 전하가 전하 저장부로 전송되고, 전송에 따라 변화된 전하 저장부의 전위가 증폭 소자에 의해 수직 신호선으로 판독된다.

본 발명에 따른 고체 촬상 소자의 구동 방법에 있어서, 고체 촬상 소자는 매트릭스 형태로 배열되고, 광전 변환 소자, 광전 변환 소자에 저장된 전하를 전송하기 위한 전송 스위치, 전송 스위치에 의해 전송된 전하를 저장하기 위한 전하 저장부, 전하 저장부를 리셋하기 위한 리셋 스위치, 및 전하 저장부의 전위에 대응하는 신호를 수직 신호선으로 출력하기 위한 증폭 소자를 포함하며, 리셋 스위치에 공급된 리셋 전위를 제어함으로써 행 단위로 픽셀을 선택한다.

각각의 픽셀에 대해 증폭 기능을 가지는 고체 촬상 소자에 있어서, 전하 저장부의 전위는, 전하 저장부를 리셋하기 위해 리셋 스위치에 공급되는 리셋 전위를 제어함으로써 제어된다. 그 결과, 수직(행) 선택을 위한 소자를 제공하지 않고서도 행 단위로 픽셀이 선택된다. 즉, 리셋 스위치도 행 단위로 픽셀을 선택하는 기능을 갖는다. 따라서, 수직 선택을 위한 소자가 단위 픽셀로부터 제거될 수 있다.

발명의 구성

이하에서, 본 발명의 실시예들이 첨부된 도면을 참조로 설명될 것이다.

도 1은 본 발명의 제1 실시예에 따른 CMOS 이미지 센서를 도시하는 개략적 구성도이다. 도 1에서, 단위 픽셀(10)이 2차원적으로 배치되어 픽셀부를 형성한다. 여기에서는 간단히 하기 위해, n 행 m 열의 단위 픽셀 $10n,m$, 및 $(n+1)$ 행 m 열의 단위 픽셀($10n+1,m$)인 2개의 단위 픽셀의 구조만이 도시된다. 단위 픽셀(10)의 구조는 모든 픽셀에 대하여 동일하다. 여기에서, n 행 m 열의 단위 픽셀($10n,m$)의 구조를 예로 들어 설명한다.

단위 픽셀 $10n,m$ 은 광전 변환 소자- 예를 들어 광 다이오드(11)-, 변환 스위치(12), 전하 저장부의 역할을 하는 플로팅 디퓨전(FD)(13), 리셋 스위치(14) 및 증폭 트랜지스터(15)를 포함한다. 광전 변환 소자로는, 포토게이트 또는 매립된 광 다이오드가 광 다이오드(11)를 대체할 수 있다.

본 예시에서는, N-채널 인헨스먼트형 트랜지스터(N-channel enhancement type transistor), N-채널 디프레션형 트랜지스터(N-channel depression type transistor), 및 N-채널 인헨스먼트형 트랜지스터의 각각은, 전송 스위치(12), 리셋 스위치(14) 및 증폭 트랜지스터(15)로서 사용된다. 그러나, 이러한 트랜지스터들 전부 또는 일부를 P-채널 트랜지스터로 대체하여 회로를 구성할 수도 있다.

단위 픽셀 $10n,m$ 에서, 광 다이오드(11)는, 입사광을 그 광량에 대응하는 전하량의 신호 전하로 광전 변환하여 저장하는 p-n 접합 다이오드이다. 광 다이오드(11)와 플로팅 디퓨전(13) 간에 접속된 변환 스위치(12)는 광 다이오드(11) 내에 저장된 신호 전하를 플로팅 디퓨전(13)으로 전송한다. 플로팅 디퓨전(13)은 전송된 신호 전하를 신호 전압으로 변환하여, 그 전압을 증폭 트랜지스터(15)의 게이트에 공급한다.

플로팅 디퓨전(13)과 수직 신호선(21) 사이에 접속된 리셋 스위치(14)는, 플로팅 디퓨전(13)의 전위를 픽셀 전원의 전위로 리셋하는 기능을 가진다. 전원선과 수직 신호선(23) 사이에 접속된 증폭 트랜지스터(15)는 플로팅 디퓨전(13)의 전위를 증폭하여, 그 증폭된 전위를 수직 신호선(23)으로 출력한다. 픽셀 전원 전압은, 본 실시예에서 예로 든 3.3V로 제한되지 않는다.

도 2는, 제1 실시예에 따른 단위 픽셀(10) 및 수직 신호선(23)의 전위 분포를 도시한다. 도면에서, PD, TS, FD, RS, 및 AT는 광 다이오드(11), 전송 스위치(12), 플로팅 디퓨전(13), 리셋 스위치(14) 및 증폭 트랜지스터(15)를 각각 나타낸다. 플로팅 디퓨전(13) 및 증폭 트랜지스터(15)의 전위에 대해서는, 선택 시의 전위 동작 범위와 비선택 시의 전위 동작 범위가 실선과 점선으로 각각 나타나 있다.

단위 픽셀(10)을 행 단위로 선택하기 위해 제공된 수직 주사 회로(24)는, 예를 들어 시프트 레지스터로 구성된다. 수직 주사 회로(24)로부터, 수직 선택 펄스 $\psi V (\dots, \psi V_n, \psi V_{n+1}, \dots)$, 전송 펄스 $\psi T (\dots, \psi T_n, \psi T_{n+1}, \dots)$, 리셋 펄스 $\psi R (\dots, \psi R_n, \psi R_{n+1}, \dots)$ 이 출력된다.

수직 선택 펄스 $\psi V (\dots, \psi V_n, \psi V_{n+1}, \dots)$ 는 수직 선택선(21)을 통해 리셋 스위치(14)의 드레인에 인가되고, 전송 펄스 $\psi T (\dots, \psi T_n, \psi T_{n+1}, \dots)$ 는 전송선(25)을 통해 전송 스위치(12)의 게이트에 인가되며, 리셋 펄스 $\psi R (\dots, \psi R_n, \psi R_{n+1}, \dots)$ 는 리셋선(26)을 통해 리셋 스위치(14)의 게이트에 인가된다.

수직 신호선(23)의 단부에는, 수직 신호 출력 회로(27)가 각 열마다 접속된다. 수직 신호선 출력 회로(27)로서는, 예를 들어 전압 모드형의 출력 회로가 사용된다. 수평 주사 회로(28)로부터의 수평 선택 펄스 $\psi_H(\dots, \psi_{Hm}, \dots)$ 가 수직 신호선 출력 회로(27)에 공급된다. 단위 픽셀(10)을 선택하기 위해 제공된 수평 주사 회로(28)는, 예를 들어 시프트 레지스터로 구성된다.

수직 신호선 출력 회로(27)의 출력단은 수평 신호선(29)에 접속된다. 수평 신호선(29)에는, 단위 픽셀(10)로부터 수직 신호선(23)을 통해 수직 신호선 출력 회로(27)로 판독된 1행 분량의 신호가, 수평 주사 회로(28)의 수평 주사에 의해 수직 신호선 출력 회로(27)로부터 순차적으로 출력된다. 수평 신호선 출력 회로(30)의 입력단은 수평 신호선(29)의 단에 접속된다.

다음으로, 상기 구성의 제1 실시예에 따른 CMOS 이미지 센서 내의 픽셀 동작이, n번째 선(n행)의 픽셀 선택 시를 예로 들어 설명될 것이다. 여기에서, 도 3의 타이밍 차트는 도 4 및 도 5의 전위 도면을 참조하여 이용될 것이다.

시간 t_1 까지의 기간($t < t_1$)은 비선택 상태이다. 이러한 비선택 상태에서, 수직 선택 펄스 ψ_{Vn} 는 저레벨(0V)이고, 리셋 스위치(RS)(14)는 오프 상태에 있기 때문에, 플로팅 디퓨전(FD)(13)의 전위는 0V로 된다.

시간 t_1 에서, 수직 선택 펄스 ψ_{Vn} 가 저레벨에서 고레벨(3.3V)로 변하고, 이와 동시에, 리셋 펄스 ψ_{Rn} 의 발생에 응답하여 리셋 스위치가 온 상태로 되며, n번째 선의 플로팅 디퓨전(13)의 전위는 0V에서 3.3V로 리셋된다. 결과적으로, 증폭 트랜지스터(At)(15)가 턴온되기 때문에, n번째 선의 픽셀은 선택 상태로 된다($t_1 < t < t_2$).

시간 t_2 에서, 리셋 펄스 ψ_{Rn} 이 소멸하면, 리셋된 플로팅 디퓨전(13)이 판독된다. 결과적으로, 각 픽셀마다 상이한 오프레벨(이하, 잡음 레벨로 칭함)이 증폭 트랜지스터(15)에 의해 수직 신호선(23)으로 판독되고, 수직 신호선 출력 회로(27)로 출력된다($t_2 < t < t_3$). 판독된 잡음 레벨은 수직 신호선 출력 회로(27) 내에 보유(샘플 보유)된다.

시간 t_3 에서, 전송 펄스 ψ_{Tn} 가 발생하면, 게이트에 인가된 전송 펄스 ψ_{tn} 에 의해 게이트 이하의 전위가 깊어지기 때문에, 전송 스위치(TS)(12)는 광 다이오드(PD)(11)에 저장된 신호 전하를 플로팅 디퓨전(13)으로 전송한다($t_3 < t < t_4$). 신호 전하의 전송은, 플로팅 디퓨전(13)의 전위가 전하량에 따라 변하게 한다.

시간 t_4 에서, 전송 펄스 ψ_{Tn} 가 소멸하면, 플로팅 디퓨전(13)의 신호 전하에 대응하는 전위가 증폭 트랜지스터(15)에 의해 수직 신호선(23)으로 판독되고 수직 신호선 출력 회로(27)로 출력된다($t_4 < t < t_5$). 판독된 신호 레벨은 수직 신호선 출력 회로(27) 내에 보유(샘플 보유)된다.

수평 유효 주기에 들어가면, 픽셀(10)로부터 각각의 열에 대한 수직 신호선 출력 회로(27)로 판독된 신호는, 수평 신호선(29)을 통해 수평 신호선 출력 회로(30)로 순차적으로 출력된다. 이 때, 이러한 출력 회로(27 및 30)에서는, 단위 픽셀(10)의 신호 레벨로부터 잡음 레벨을 감산함으로써, 단위 픽셀(10)의 특성 분산으로 인한 고정 패턴 잡음이 억제되고, 수직 신호선 출력 회로(27)의 특성 분산으로 인한 고정 패턴 잡음이 억제된다.

시간 t_6 에서, 수직 선택 펄스 ψ_{Vn} 가 고레벨에서 저레벨로 변하고, 따라서 n번째 선 상의 픽셀이 비선택 상태가 되는 동시에, n+1번째 선 상의 픽셀은 선택 상태가 되며, 상기 동작이 n+1번째 선 상에서 반복된다.

여기에서, 비선택 선의 픽셀에 대해 설명한다. 수직 선택 펄스 ψ_V 를 저레벨(0V)로 구동함으로써, 픽셀(10)은 비선택 상태가 될 수 있다. 이는, 리셋 스위치(14)로서 축소형 트랜지스터가 사용되기 때문에, 수직 선택 펄스 ψ_V 가 0V인 경우, 플로팅 디퓨전은 항상 0V가 되고, 따라서 증폭 트랜지스터(15)가 항상 컷 오프 상태가 되기 때문이다.

전술한 바와 같이, 단위 픽셀(10)을 광 다이오드(11), 전송 스위치(12), 플로팅 디퓨전(13), 리셋 스위치(14) 및 증폭 트랜지스터(15)로 구성하고, 리셋 스위치(14)를 통해 플로팅 디퓨전(13)의 전위를 제어함으로써, 종래 픽셀 구조의 경우에서와 같이 수직 선택 스위치를 제공하지 않고서도 수직 선택 기능을 수행할 수 있기 때문에, 하나의 트랜지스터를 제거하는 것이 가능하다.

전하 펌프 회로를 내장하여, 수직 선택 펄스 ψ_V 를 저레벨로 구동하는 경우, 주기 $t_3 < t < t_4$ 이외의 장시간동안 전송 스위치(12)의 게이트를 음 전위로 할 수 있다. 이러한 경우, 광 다이오드(11)에 인접한 전송 스위치의 실리콘 계면에 홀을 주입할 수 있기 때문에 암 전류(dark current)가 장시간동안 억제될 수 있다. 이는, 특히 광 다이오드(11)로서 매립형 센서 구조가 채용될 때 상당한 효과를 나타낸다.

상기 동작에 관한 설명에서는, 간단히 하기 위해, 모든 선의 픽셀의 신호가 독립적으로 판단되는 전 픽셀 독립 판독 모드(all pixel independent reading mode)에 있는 것으로 설명되었지만, 본 발명은 이러한 모드로 제한되지 않는다. 물론, 프레임 판독 모드 및 필드 판독 모드도 가능하다. 프레임 판독 모드에서는, 홀수(짝수)선의 신호가 제1 필드에서 판독되고, 짝수(홀수)선의 신호가 제2 필드에서 판독된다. 필드 판독 모드에서는, 2 개의 인접선의 신호가 동시에 판독되어 전압이 가산되고, 필드마다 가산된 2개의 선 조합을 변경시킨다.

여기에서는 단위 픽셀(10)의 구체적인 구조에 대해 설명한다. 신호 전하가 광 다이오드(11) 내에 저장되면, 도 4a로부터 명백한 바와 같이 플로팅 디퓨전(13)은 0V가 된다. 이로 인해, 전하를 저장하는 동안, 전송 스위치(12)의 표면 전위는 0V 이하가 되어야만 한다. 그러나, 특별한 처리 없이는, 광 다이오드(11)로부터 오버플로우되는 전하를 방전할 경로가 없게 된다.

따라서, 본 발명에 따른 픽셀 구조에서는, 예를 들어 전원에 접속된 확산층, 예를 들어 증폭 트랜지스터(15)의 드레인이 광 다이오드(11)에 인접하여 배치되고, 그들 간의 소자 분리를 불완전하게 함으로써, 오버플로우 경로가 형성되고, 그 경로를 통해 과잉 전하가 방전(오버플로우)되게 한다. 이러한 처리에 의해, 단위 픽셀(10)의 면적을 증가시키지 않고 오버플로우 경로가 형성될 수 있다.

오버플로우 경로 형성의 구체적인 예로서, 아래에 설명된 다양한 구조가 가능하다. 도 6a 내지 도 6e에 도시된 바와 같이, 소자 분리 영역의 폭(거리)을 감소시킴으로써 오버플로우 경로가 형성되는 구조(도 6a), 채널 스톱의 P 영역의 농도를 감소시킴으로써 오버플로우 경로가 형성되는 구조(도 6b), 채널 스톱의 P 영역 아래의 N⁻ 영역을 적극적으로 형성함으로써 오버플로우 경로가 형성되는 구조(도 6c)가 있다.

광 다이오드(11)로서 매립형 센서 구조가 사용되는 경우, 오버플로우 경로의 폭을 횡방향 거리를 제어하여 형성하기 위해 센서용 N⁺(SR N⁺) 영역을 픽셀 전원 측에도 형성하고, 고농도 불순물을 픽셀 전원측 N⁺ 영역에도 주입하여 소스/드레인을 N⁺ 영역을 형성하는 구조(도 6d), 및 도 6d에 도시된 구조 내의 오버플로우 경로를 위한 N⁻ 영역이 형성된 구조(도 6e)가 있다.

도 6a 내지 도 6c의 각각의 구조에 도시된 LOCOS(Local Oxidation of Silicon) 산화막이 반드시 필요한 것은 아니다. 그러나, 이러한 경우에서, 오버플로우 경로의 횡방향 거리를 제어하여 형성하기 위해서는, 도 6d에 도시된 구조의 예에서와 같이, 광 다이오드(11) 측의 N⁺ 영역과 오버플로우 경로에 인접한 픽셀 전원의 N⁺ 영역에 동일한 마스크를 이용하여 이온을 주입하는 것이 바람직하다.

도 6a, 및 도 6c 내지 도 6e의 각각의 구조에서와 마찬가지로, 가상 게이트(virtual gate)를 이용하여 오버플로우 경로를 형성함으로써, 오버플로우 부분의 실리콘 계면이 공핍(depleted)되지 않는다. 따라서, 전송 게이트가 사용되어 실리콘 계면이 공핍되던 종래 기술의 오버플로우 구조와는 달리, 암 전류가 덜 빈번하게 발생된다. 특히 광 다이오드(11)로서 매립형 센서 구조가 사용되는 경우, 실리콘 계면의 공핍 부분이 완벽하게 제거될 수 있기 때문에, 더 큰 효과가 얻어진다.

도 7은 본 발명의 제1 실시예의 변형예를 도시하는 개략적 구성도이다. 제1 실시예에서는, 픽셀로부터의 신호가 전압 모드로 출력되는 구성을 채택하는 반면, 그에 대한 변형에서는 픽셀로부터의 신호가 전류 모드로 출력되는 구성을 채택한다. 따라서, 단위 픽셀의 픽셀 구조는, 신호 출력 시스템의 구성을 제외하고는 제1 실시예와 동일하다.

변형예에 따른 CMOS 이미지 센서는, 수평 선택 스위치(31)가 수직 신호선(23)의 단부와 수평 신호선(29)의 단부 사이에 접속되고, 저항(32)에 의해 피드백되는 연산 증폭기(33)가 수평 신호선(29)의 단부에 배치되는 구성을 채택한다. 즉, 픽셀로부터의 신호를 전류 모드로 출력하기 위해, 수직 신호선(23)과 수평 신호선(29)을, 저항(32)에 의해 피드백되는 연산 증폭기(33)에 의해 일정 전위(V_{bias})로 고정시키고, 예를 들어 전원 회로(34)를 내장하여 픽셀에 공급되는 전원 전압을 감소시킴으로써 단위 픽셀(10n,m) 내의 증폭 트랜지스터(15)를 선형적으로 동작시킬 수 있다.

본 변형예에서는 전원 회로(34)를 내장하고, 픽셀에 공급되는 전원 전압을 감소시키는 방식으로 구성되지만, 본 발명은 이러한 구성으로 제한되지 않는다. 예를 들어, 단위 픽셀(10n, m) 내의 증폭 트랜지스터(15)의 임계 전압 V_{th}을 감소시킴으로써, 증폭 트랜지스터(15)는 선형적으로 동작될 수 있다.

도 8은, 본 실시예에 따른 단위 픽셀(10)과 수직 신호선(23)의 전위 분포를 도시한다. 도 8에서, PD, TS, FD, RS 및 AT는, 각각 광 다이오드(11), 전송 스위치(12), 플로팅 디퓨전(13), 리셋 스위치(14) 및 증폭 트랜지스터를 나타낸다. 플로팅 디퓨전(13)과 증폭 트랜지스터(15)의 전위에 대해서, 선택 시의 전위 동작 범위와 비선택 시의 전위 동작 범위가 각각 실선과 점선으로 도시되어 있다.

도 9는 본 변형예에 따른 CMOS 이미지 센서의 동작을 설명하기 위한 타이밍 차트이다. 단위 픽셀(10n,m)의 동작의 기본적인 부분은 제1 실시예에서와 동일하다. 여기에서는, 설명의 중복을 방지하기 위해, 다른 부분만이 설명될 것이다.

수평 유효 주기동안, 픽셀로부터 신호가 판독된다. 잡음 레벨뿐만 아니라 신호 레벨도 판독된다. 전압 모드와는 달리, 전류 모드에서는 신호 출력 시스템에서 샘플 보유 동작이 수행될 수 없기 때문에, 픽셀의 특성으로 인한 신호 레벨의 고정 패턴 잡음은, 외부 신호 처리 시스템의 프레임 메모리에 의해 억제된다.

도 9는, 모든 선의 픽셀의 신호가 독립적으로 판단되는 전 픽셀 독립 판독 모드의 경우를 도시하고 있지만, 본 발명은 이러한 모드로 제한되지 않는다. 물론, 프레임 판독 모드 및 필드 판독 모드도 가능하다. 프레임 판독 모드에서는, 홀수(짝수)선의 신호가 제1 필드에서 판독되고, 짝수(홀수)선의 신호가 제2 필드에서 사용된다. 필드 판독 모드에서는, 두 개의 인접선의 신호가 동시에 판독되어 전류가 가산되고, 필드마다 가산된 2개의 선의 조합을 변화시킨다.

도 10은 본 발명의 제2 실시예에 따른 CMOS 이미지 센서를 도시하는 개략적 구성도이다. 도 10에서, 단위 픽셀(40)은 2차원적으로 배열되어 픽셀부를 구성한다. 여기에서는 간단히 하기 위해, n행 m열의 단위 픽셀(40n,m), 및 (n+1)행 m열의 단위 픽셀(40n+1,m)인 2개의 단위 픽셀의 구조만이 도시된다. 단위 픽셀(40)의 구조는 모든 픽셀에 대하여 동일하다. 여기에서, n행 m열의 단위 픽셀(40n,m)의 구조를 예로 들어 설명한다.

단위 픽셀(40n,m)은 광전 변환 소자인 광 다이오드(41), 변환 스위치(42), 전하 저장부의 역할을 하는 플로팅 디퓨전(FD)(43), 리셋 스위치(44), 증폭 트랜지스터(45), 및 전송 선택 스위치(46)를 포함한다. 광전 변환 소자로서, 포토게이트 또는 매립된 광 다이오드가 광 다이오드(41)를 대체할 수 있다.

본 예시에서, N-채널 인헨스먼트형 트랜지스터, N-채널 디프레션형 트랜지스터, 및 N-채널 인헨스먼트형 트랜지스터가, 전송 스위치(42), 리셋 스위치(44) 및 증폭 트랜지스터(45)로서 각각 사용된다. 그러나, 이러한 트랜지스터들 전부 또는 일부가 P-채널 트랜지스터로 대체되어 회로를 구성할 수도 있다.

단위 픽셀(40n,m)에서, 광 다이오드(41)는, 예를 들어 매립형 센서 구조의 p-n 접합 다이오드와 같이, 입사광을 광량에 대응하는 전하량의 신호 전하로 광전 변환하여 저장하는 p-n 접합 다이오드이다. 광 다이오드(41)와 플로팅 디퓨전(43) 간에 접속된 전송 스위치(42)는, 광 다이오드(41)에 저장된 신호 전하를 플로팅 디퓨전(43)으로 전송한다. 플로팅 디퓨전(43)은 전송된 신호 전하를 신호 전압으로 변환하여, 그 전압을 증폭 트랜지스터(45)의 게이트에 공급한다.

플로팅 디퓨전(43)과 수직 선택선(51) 사이에 접속된 리셋 스위치(44)는, 플로팅 디퓨전(43)의 전위를 픽셀 전원의 전위로 리셋하는 기능을 가진다. 전원선과 수직 선택선(53) 사이에 접속된 증폭 트랜지스터(45)는 플로팅 디퓨전(43)의 전위를 증폭하여, 그 증폭된 전위를 수직 신호선(53)으로 출력한다.

전원선(52)에는, 전원 회로(54)로부터 예를 들어 3.3V의 전압이 공급된다. 그러나, 전원 전압은 3.3V로 제한되지 않는다. 전송선(55)과 전송 스위치(42)의 게이트 사이에 접속된 전송 선택 스위치(46)는 전송 스위치(42)의 전송 제어를 수행한다.

도 11은 제2 실시예에 따른 단위 픽셀(40)과 수직 신호선(53)의 전위 분포를 나타낸다. 도 11에서, PD, TS, FD, RS, AT, 및 SS는 각각 광 다이오드(41), 전송 스위치(42), 플로팅 디퓨전(43), 리셋 스위치(44) 및 증폭 트랜지스터(45)를 나타낸다. 플로팅 디퓨전(43) 및 증폭 트랜지스터(45)의 전위에 대해, 선택 시의 전위 동작 범위와 비선택 시의 전위 동작 범위가 실선과 점선으로 각각 나타나 있다.

도 11로부터 명백한 바와 같이, 본 예시에서는 광 다이오드(41)로서 매립형 센서 구조의 광 다이오드가 사용된다. 즉, 광 다이오드는, p-n 접합 다이오드의 기관 표면 상에 P^+ 홀 저장층(47)이 제공되어 있는 센서 구조이다. 단위 픽셀(40)의 오버플로우 경로에 대해서는, 제1 실시예에서와 같이 도 6a 내지 도 6e에 도시된 픽셀 구조가 채용된다.

단위 픽셀(40)을 행 단위로 선택하기 위해 제공된 수직 주사 회로(56)는 예를 들어 시프트 레지스터로 구성된다. 수직 주사 회로(56)로부터, 수직 선택 펄스 $\psi V(\dots, \psi V_n, \psi V_{n+1}, \dots)$ 가 출력된다. 수직 선택 펄스 $\psi V_n(\dots, \psi V_n, \psi V_{n+1}, \dots)$ 는 수직 선택선(51)을 통해 리셋 스위치(14)의 드레인에 인가된다.

단위 픽셀(40)을 열 단위로 선택하기 위해 제공된 수직 주사 회로(57)는 예를 들어 시프트 레지스터로 구성된다. 수평 주사 회로(57)로부터, 리셋 펄스 $\psi R(\dots, \psi R_m, \dots)$, 전송 펄스 $\psi T(\dots, \psi T_m, \dots)$, 및 수평 선택 펄스 $\psi H(\dots, \psi H_m, \dots)$ 이 출력된다. 전송 펄스 $\psi T(\dots, \psi T_m, \dots)$ 는 전송선(55)을 통해 전송 선택 스위치(46)의 드레인에 인가되고, 리셋 펄스 $\psi R(\dots, \psi R_m, \dots)$ 는 리셋선(58)을 통해 리셋 스위치(44)의 게이트에 인가된다.

수평 선택 스위치(60)가 수직 신호선(53)과 수평 신호선(59)의 단부 사이에 접속된다. 수평 선택 트랜지스터(60)로서, 예를 들어 N 채널 트랜지스터가 사용된다. 수평 주사 회로(57)로부터 출력된 수평 선택 펄스 $\psi H(\dots, \psi H_m, \dots)$ 가 수평 선택 트랜지스터(60)의 게이트에 공급된다. 저항(61)에 의해 피드백된 연산 증폭기(62)는 수평 신호선(59)의 단부에 배치된다.

상기와 같은 구성의 제2 실시예에 따른 CMOS 이미지 센서는, 픽셀로부터의 신호가 전류 모드로 출력되는 구성을 채택한다. 즉, 수직 신호선(53)과 수평 신호선(59)은, 저항(61)에 의해 피드백되는 연산 증폭기에 의해 일정 전위(V_{bias})로 고정되고, 전원 회로(54)를 내장하여 픽셀에 공급되는 전원 전압을 감소시킴으로써, 단위 픽셀(40n,m) 내의 증폭 트랜지스터(45)가 선형으로 동작된다.

본 실시예에서는, 전원 회로(54)를 내장하고, 픽셀에 공급되는 전원 전압을 하강시키는 방식으로 구성되지만, 본 발명은 이러한 구성으로 제한되지 않는다. 예를 들어, 단위 픽셀(40n, m) 내의 증폭 트랜지스터(45)의 임계 전압 V_{th} 을 감소시킴으로써, 증폭 트랜지스터(45)를 선형적으로 동작시킬 수 있다.

다음으로, 상기 구성의 제2 실시예에 따른 CMOS 이미지 센서 내의 픽셀 동작이, n번째 선의 픽셀 선택을 예로 들어 설명될 것이다. 여기에서, 도 12의 타이밍 차트는 도 13 및 도 14의 전위 도면을 참조하여 이용될 것이다.

시간 t_1 까지의 기간($t < t_1$)는 비선택 상태이다. 이러한 비선택 상태에서, 수직 선택 펄스 ψV_n 은 저레벨(0V)이고, 리셋 스위치(RS)(44)는 오프 상태에 있기 때문에, 플로팅 디퓨전(FD)(43)의 전위는 0V가 된다.

시간 t_1 에서, 수직 선택 펄스 ψV_n 는 저레벨에서 고레벨(3.3V)로 변환한다. 리셋 트랜지스터(44)로서 디프레션형 트랜지스터가 사용되기 때문에, 증폭 트랜지스터(AT)(45)의 게이트 전위는 상승한다($t_1 < t < t_2$).

이 때, 증폭 트랜지스터(45)는 그 전위 설정 또는 수직 신호선(53)의 전위에 따라 증폭 트랜지스터(45)가 온 되는 경우도 있다. 본 예시에서는 증폭 트랜지스터(45)가 컷 오프된 것으로 가정한다. 그러나, 이 때, 수평 선택 스위치(60)가 오프되고 수평 신호선(59) 상에는 아무런 영향을 미치지 않으므로, 증폭 트랜지스터(45)가 어느 상태에 있는지는 문제가 되지 않는다.

시간 t_2 에서 리셋 펄스 ψR_m 의 발생에 응답하여, 리셋 스위치(44)가 온 상태가 되고, n행 m열에 있는 플로팅 디퓨전(43)의 전위는 0V에서 3.3 V로 리셋된다. 이것은 증폭 트랜지스터(AT)(45)를 턴온시키기 때문에, n번째 선의 m열의 단위 픽셀(40n,m)이 선택 상태로 된다($t_2 < t < t_3$).

시간 t_3 에서 리셋 펄스 ψR_m 이 소멸되면, 리셋된 플로팅 디퓨전(43)이 관독된다. 결과적으로, 각 픽셀마다 상이한 오프셋 레벨(이하, 잡음 레벨로 칭함)이 수직 신호선(53)으로 관독된다($t_3 < t < t_4$). 관독된 잡음 레벨은, 시간 t_2 에서 발생된 수평 선택 펄스 ψH_m 에 응답하여, 온 상태가 된 수평 선택 스위치(60)에 의해 수평 신호선(59)으로 출력된다.

시간 t_4 에서 전송 펄스 ψT_m 이 발생하면, 게이트에 인가된 전송 펄스 ψT_n 에 의해 게이트 이하의 전위가 깊어지기 때문에, 전송 스위치(TS)(42)는 광 다이오드(PD)(41)에 저장된 신호 전하를 플로팅 디퓨전(43)으로 전송한다($t_4 < t < t_5$). 신호 전하의 전송은 플로팅 디퓨전(43)의 전위가 전하량에 따라 변하게 한다.

시간 t_5 에서 전송 펄스 ψT_m 이 소멸하면, 플로팅 디퓨전(43)의 신호 전하에 대응하는 전위가 증폭 트랜지스터(45)에 의해 수직 신호선(53)으로 관독된다($t_5 < t < t_6$). 관독된 신호 레벨은 수평 선택 스위치(60)에 의해 수평 신호선(59)으로 출력된다.

시간 t_7 에서, 수직 선택 펄스 ψV_n 는 고레벨에서 저레벨로 변하여 n 번째 선 상의 픽셀이 비선택 상태가 되는 동시에, $n+1$ 번째 선 상의 픽셀은 선택 상태가 되며, 상기 동작이 $n+1$ 번째 선 상에서 반복된다.

전술한 바와 같이, 하나의 픽셀에 대해서, 잡음 레벨과 신호 레벨의 순서로 획득된다(신호 레벨에서 잡음 레벨로의 역 순서도 가능함). 이러한 동작은 픽셀 포인트 순차 리셋 동작으로 칭해진다.

픽셀 포인트 순차 리셋 동작은 다음과 같은 이점을 가진다.

① 잡음 출력과 신호 출력이 수평 선택 스위치(60)를 포함하는 동일한 경로를 가지기 때문에, 경로 간의 분산으로 인한 고정 패턴 잡음은 이론 상으로 발생하지 않는다.

② 잡음 레벨과 신호 레벨이 순차적으로 출력되기 때문에, 잡음 레벨과 신호 레벨 간의 차이가, 외부 신호 처리 시스템의 프레임 메모리 및 선 메모리를 이용하지 않고 상관 듀플렉스 샘플링 회로(CDS 회로)와 같은 차동 회로에 의해 획득될 수 있어서, 시스템이 단순화될 수 있다.

전술한 바와 같은 일련의 픽셀 포인트 순차 리셋 동작은 고속으로 수행되어야 한다. 이로 인해, 픽셀로부터의 신호가, 동작 속도면에서 유리한 전류 모드에서 출력될 수 있다. 그러나, 전류 모드 출력의 형태로 제한되지 않고, 속도 조건이 만족되지만 한다면, 제1 실시예에 따른 CMOS 이미지 센서에서와 마찬가지로 전압 모드 출력의 형태도 채택될 수 있다.

도 15 및 도 16의 전위 도면로부터 명백한 바와 같이, 전송 펄스 ψ_{tm} 과 리셋 펄스 ψ_{Rm} 이 열 방향으로 공유되는 경우에도, 비선택 픽셀의 동작에 있어서는 문제가 되지 않는다.

상기 동작의 설명에서는, 편의상 모든 선의 픽셀의 신호가 독립적으로 판단되는 전 픽셀 독립 판단 모드에 대하여 설명하였지만, 본 발명은 이러한 모드로 제한되지 않는다. 물론, 프레임 판독 모드와 필드 판독 모드도 가능하다. 프레임 판독 모드에서는, 홀수(짝수)선의 신호가 제1 필드에서 판독되고, 짝수(홀수)선의 신호가 제2 필드에서 판독된다. 필드 판독 모드에서는, 두 개의 인접선의 신호가 동시에 판독되어 전압이 가산되고, 필드마다 가산된 두 선의 조합이 변한다.

상기 제2 실시예에 따른 CMOS 이미지 센서에서, 인접 ψ_{Tm-1} 및 리셋 펄스 ψ_{Rm} 은 공유될 수 있고, 따라서 배선이 제거될 수 있다.

전송 선택 스위치(46)의 게이트와 전송 스위치(42)의 게이트 사이에 접속된 노드에 적극적으로 용량을 제공함으로써, $t > t_7$ 에서 수직 선택 펄스 ψV_n 가 고레벨에서 저레벨로 변하면, 전송 스위치(42)의 게이트 전위는 음 전위가 될 수 있다. 이러한 구성에 의해, 광 다이오드(41)에 인접한 전송 스위치(42)의 실리콘 계면에 장시간동안 홀이 주입될 수 있으므로, 암 전류가 억제될 수 있다.

또한, 수직 신호선(53)의 전위(V_{bias}), 증폭 트랜지스터(45)의 전위 및 전체 전원 전압을 시프트함으로써(본 실시예에서는 1.5V 시프트), 전원 회로(54)가 제거될 수 있다.

증폭 트랜지스터(45)의 소스 폴로어 저항 부하로서의 역할을 수평 선택 스위치(60)로 변환함으로써 전류 출력이 수행되도록 제2 실시예를 변형할 수 있다. 즉, 전류 출력 동작은 다음과 같이 수행된다.

수평 선택 스위치(60)가 선형 영역에서 동작하는 것으로 가정하자. 예를 들어, 저항에 의해 피드백되는 연산 증폭기(33)를 이용하여, 수평 신호선(59)의 전위가 일정하게 유지된다. 이렇게 함으로써, 증폭 트랜지스터(46) 및 수평 선택 스위치(60)에 의해 저항으로서의 소스 폴로어가 형성되고, 플로팅 디퓨전(43)의 전위에 대응하는 전류가 수평 신호선(59)을 통해 흐르게 되며, 플로팅 디퓨전(43)의 전위에 대응하는 전압이 연산 증폭기의 출력단에 생성된다.

도 17은 본 발명이 적용되는 카메라 시스템의 일례를 도시하는 개략적 구성도이다. 도 17에서, 피사체(도시되지 않음)로부터의 입사광(화상 광)은, 렌즈(71) 등을 포함하는 광학 시스템에 의해 촬상 소자(72)의 촬상면에 화상을 형성한다. 촬상 소자(72)로서는, 상기 제1 실시예 또는 그 변형예, 및 제2 실시예에 따른 CMOS 이미지 센서가 이용된다.

촬상 소자(72)는, 타이밍 생성기 등을 포함하는 구동 회로(73)로부터 출력된 다양한 타이밍에 기초하여 구동된다. 촬상 소자(72)로부터 출력된 촬상 신호는, 신호 처리 회로(74) 내에서 다양한 신호 처리가 수행된 후 화상 신호로서 출력되기 전에 된다.

발명의 효과

전술한 바와 같이, 본 발명에 따르면, 매트릭스 형태로 배열된 단위 픽셀은 광전 변환 소자, 전송 스위치, 전하 저장부, 리셋 스위치, 및 증폭 소자로 구성되고, 리셋 스위치에 공급된 리셋 전위를 제어함으로써 행 단위로 픽셀이 선택됨으로써, 수직 선택을 위한 소자가 제거되어 픽셀 크기의 감소를 가능하게 한다.

도면의 간단한 설명

도 1은 본 발명의 제1 실시예를 도시하는 개략적 구성도.

도 2는 제1 실시예에 따른 단위 픽셀 및 수직 주사선의 전위 도면.

도 3은 제1 실시예에 따른 픽셀 선택 시의 타이밍 차트.

도 4a 내지 도 4c는, 제1 실시예에 따른 선택선의 픽셀의 전위 도면 1을 도시하는 도면.

도 5a 내지 도 5c는, 제1 실시예에 따른 선택선의 픽셀의 전위 도면 2를 도시하는 도면.

도 6a 내지 도 6e는, 오버플로우 경로의 구체적인 구성예를 도시하는 단면 구조도.

도 7은 본 발명의 제1 실시예의 변형예를 도시하는 개략적 구성도.

도 8은 제1 실시예의 변형예에 따른 단위 픽셀 및 수직 주사선의 전위 도면.

도 9는 제1 실시예의 변형예에 따른 픽셀 선택 시의 타이밍 차트.

도 10은 본 발명의 제2 실시예를 도시하는 개략적 구성도.

도 11은 제2 실시예에 따른 단위 픽셀 및 수직 주사선의 전위 도면.

도 12는 제2 실시예에 따른 픽셀 선택 시의 타이밍 차트.

도 13a 내지 도 13d는, 제2 실시예에 따른 선택선의 픽셀의 전위 도면 1을 도시하는 도면.

도 14a 내지 도 14c는, 제2 실시예에 따른 선택선의 픽셀의 전위 도면 2를 도시하는 도면.

도 15a 내지 도 15e는, 제2 실시예에 따른 비선택선의 픽셀의 전위 도면 1을 도시하는 도면.

도 16a 내지 도 16c는, 제2 실시예에 따른 비선택선의 픽셀의 전위 도면 2를 도시하는 도면.

도 17은 본 발명이 적용된 카메라 시스템의 일례를 도시하는 개략적 구성도.

도 18은 종래 기술에 따른 단위 픽셀의 구성을 도시하는 회로도.

<도면의 주요 부분에 대한 기호의 설명>

10, 40 : 단위 픽셀

11, 41 : 광 다이오드

12, 42 : 전송 스위치

13, 43 : 플로팅 디퓨전

14, 44 : 리셋 스위치

15, 45 : 증폭 트랜지스터

21, 51 : 수직 선택선

23, 53 : 수직 신호선

24, 56 : 수직 주사 회로

27 : 수직 신호선 출력 회로

28, 57 : 수평 주사 회로

29, 59 : 수평 신호선

30 : 수평 신호 출력 회로

31, 60 : 수평 선택 스위치


33, 62 : 연산 증폭기

34, 54 : 전원 회로


46 : 전송 선택 스위치

도면


도면1




도면2




도면3




도면4a



도면4b




도면4c




도면5a

$t_3 < t < t_4$ PD에서 FD로 신호 전하 전송




도면5b

$t_4 < t < t_5$ 신호 레벨 판독




도면5c


t6<t 비선택 상태




도면6a




도면6b




도면6c




도면6d




도면6e




도면7




도면8




도면9




도면10




도면11



도면12




도면13a




도면13b

$t1 < t < t2$ 선택




도면13c

$t2 < t < t3$ FD 리셋




도면13d

$t3 < t < t4$ FD 리셋




도면14a

$t4 < t < t5$ 저장된 전하를 PD에서 FD로 전송




도면14b

$t_5 < t < t_6$ 신호 레벨 판독




도면14c

$t_7 < t$ 비선택




도면15a

$t < t_1$




도면15b


$t_1 < t < t_2$




도면15c




도면15d




도면16a




도면16b



도면 16c



도면17



도면18

