

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年6月10日(10.06.2021)



(10) 国際公開番号

WO 2021/111772 A1

(51) 国際特許分類:

H03K 3/027 (2006.01) *H03K 17/687* (2006.01)

H03K 3/353 (2006.01) *H03K 5/08* (2006.01)

(21) 国際出願番号: PCT/JP2020/040385

(22) 国際出願日: 2020年10月28日(28.10.2020)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願 2019-218974 2019年12月3日(03.12.2019) JP

(71) 出願人: 富士電機株式会社 (FUJI ELECTRIC CO., LTD.) [JP/JP]; 〒2109530 神奈川県川崎市川崎区田辺新田 1 番 1 号 Kanagawa (JP).

(72) 発明者: 赤羽 正志 (AKAHANE, Masashi); 〒2109530 神奈川県川崎市川崎区田辺新田 1 番 1 号 富士電機株式会社内 Kanagawa (JP).


(74) 代理人: 一色国際特許業務法人 (ISSHIKI & CO.); 〒1080073 東京都港区三田三丁目 1 1 番 3 6 号三田日東ダイビル Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,

(54) Title: COMPARATOR CIRCUIT, AND SEMICONDUCTOR DEVICE

(54) 発明の名称: 比較回路、半導体装置



DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,
LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,
SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告（条約第21条(3)）

明 細 書

発明の名称： 比較回路、半導体装置

技術分野

[0001] 本発明は、比較回路及び半導体装置に関する。

背景技術

[0002] 論理信号を検出する回路として、一般にヒステリシス特性を有するシュミットトリガ回路を用いた比較回路が用いられる（例えば、特許文献１）。

[0003] また、以下に示す差動の比較器を用いたヒステリシス比較器があり、これらはヒステリシス特性を調整可能にされている（特許文献２、特許文献３）

先行技術文献

特許文献

[0004] 特許文献１：特開平６－５３７８３号公報

特許文献２：特開平２００２－３０００１１号公報

特許文献３：特開平１０－２０９８２３号公報

発明の概要

発明が解決しようとする課題

[0005] ところで、例えば、比較回路として、特許文献１のようなシュミットトリガ回路を用いる場合、ヒステリシス特性は、シュミットトリガ回路のＭＯＳトランジスタのしきい値電圧によって決められ、ヒステリシス特性を変化させることは難しかった。

[0006] また、特許文献２や３のようなヒステリシス比較器は差動の比較器を用いる必要があるために、比較動作時は常にバイアス電流が流れ続け、消費電力が大きい。さらに比較器自体の面積も大きくなるという欠点があった。

[0007] 本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、ヒステリシス特性を変化可能な比較回路を提供することにある。

課題を解決するための手段

[0008] 前述した課題を解決する本発明の比較回路の態様は、入力電圧が、第１し

きい値電圧を上回ると、第1論理レベルの出力電圧を出力し、前記入力電圧が、前記第1しきい値電圧より低い第2しきい値電圧を下回ると、第2論理レベルの前記出力電圧を出力する、比較回路であって、前記入力電圧を、第1電圧と、前記第1電圧より低い第2電圧と、に変換する変換回路と、前記第1電圧が、第3しきい値電圧を上回ると、前記第1論理レベルの前記出力電圧を出力し、前記第2電圧が、前記第3しきい値電圧より低い第4しきい値電圧を下回ると、前記第2論理レベルの前記出力電圧を出力する論理回路と、を備える。

[0009] また、本発明の半導体装置の態様は、電源電圧から、前記電源電圧より低い低電源電圧を生成する電源回路と、前記低電源電圧で動作し、上側アームのスイッチング素子及び下側アームのスイッチング素子を駆動するための制御信号を検出する検出回路と、前記検出回路の検出結果に基づいて、前記上側アームのスイッチング素子及び前記下側アームのスイッチング素子を駆動する駆動回路と、を備えた半導体装置であって、前記検出回路は、前記制御信号の電圧レベルが第1しきい値電圧を上回ると、第1論理レベルの前記検出結果を出力し、前記制御信号の電圧レベルが前記第1しきい値電圧より低い第2しきい値電圧を下回ると、第2論理レベルの前記検出結果を出力する比較回路を備え、前記比較回路は、前記制御信号の電圧レベルを、第1電圧と、前記第1電圧より低い第2電圧と、に変換する変換回路と、前記第1電圧が第3しきい値電圧を上回ると、前記第1論理レベルの前記検出結果を出力し、前記第2電圧が前記第3しきい値電圧より低い第4しきい値電圧を下回ると、前記第2論理レベルの前記検出結果を出力する論理回路と、を備える。

発明の効果

[0010] 本発明によれば、ヒステリシス特性を変化可能な比較回路を提供することができる。

図面の簡単な説明

[0011] [図1]パワーモジュール10の構成の一例を示す図である。

[図2] H V I C 2 0 の構成の一例を示す図である。

[図3] 比較回路 2 1 の一実施形態である比較回路 2 1 a の構成を示す図である。
。

[図4] 論理回路 5 0 の構成の一例を示す図である。

[図5] 論理回路 5 0 の動作を説明する図である。

[図6] 比較回路 2 1 a を用いた場合のしきい値の変化を示す図である。

[図7] 比較回路 2 1 b の構成の一例を示す図である。

[図8] 比較回路 2 1 c の構成の一例を示す図である。

発明を実施するための形態

[0012] 関連出願の相互参照

この出願は、2019年12月3日に提出された日本特許出願、特願2019-218974に基づく優先権を主張し、その内容を援用する。

[0013] 本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

[0014] =====

<パワーモジュール10>

図1は、本発明の一実施形態であるパワーモジュール10の構成の一例を示す図である。パワーモジュール10は、電力変換用のパワー半導体及び駆動回路を含み、例えば負荷11を駆動する半導体装置である。パワーモジュール10は、ブートストラップ電圧V_bを生成するためのコンデンサ14、H V I C 2 0、ブリッジ回路30、端子PWR、D、P、S、N、COMを含む。

[0015] 端子PWRには、電源電圧V_{CC}が印可され、端子Dには、MCU（不図示）からの制御信号I_Nが入力される。端子Sと、端子Nと、の間には、負荷11が接続される。端子Pには、電源電圧V_{dc}が印可され、端子Pと、端子Nと、の間には、電源電圧V_{dc}を安定化させるためのコンデンサ12が接続される。

[0016] H V I C 2 0 は、MCU（不図示）からの制御信号I_Nを受けて、ブリッ

ジ回路 30 に駆動信号 H O, L O を出力し、ブリッジ回路 30 を駆動する。

[0017] ブリッジ回路 30 は、H V I C 20 からの駆動信号 H O, L O に基づいて負荷 11 (例えば、インダクタ) を駆動する。ブリッジ回路 30 は、N M O S トランジスタ 31, 32 を含んで構成される。なお、N M O S トランジスタ 31, 32 は、「スイッチング素子」に相当する。

[0018] <H V I C 20>

図 2 は、H V I C 20 の構成の一例を示す図である。H V I C (High Voltage Integrated Circuit) 20 は、比較回路 21、インバータ 22、フィルタ回路 23、パルス生成回路 24、ハイサイド駆動回路 25、電源回路 26、ローサイド駆動回路 27、端子 P V C C, D S, V B, H, V S, L, G を含む。

[0019] 比較回路 21 は、入力される制御信号 I N を検出するとともに制御信号 I N を反転して出力する入力検出回路である。なお、制御信号 I N は、例えば、本実施形態では、0 ~ 15 V の範囲で変化する。このため、比較回路 21 は、高耐圧素子で構成される。また、制御信号 I N は、0 ~ 15 V の間で変化する矩形波であり、ハイレベル (以下、“H” レベルとする) の場合、上側アームの N M O S トランジスタ 31 がオンされ、ローレベル (以下、“L” レベルとする) の場合、下側アームの N M O S トランジスタ 32 がオンされる。

[0020] インバータ 22 は、比較回路 21 の出力を反転させ、フィルタ回路 23 に出力する。

[0021] フィルタ回路 23 は、例えば、ローパスフィルタ (不図示) を含み、インバータ 22 から出力された信号のノイズを除去した信号 S を出力する。

[0022] パルス生成回路 24 は、信号 S の、立ち上がりエッジにおいて、セット信号 s e t を生成し、立下りエッジにおいてリセット信号 r e s e t を生成する。

[0023] ハイサイド駆動回路 25 は、パルス生成回路 24 からのセット信号 s e t 及びリセット信号 r e s e t に基づいて、上側アームの N M O S トランジスタ

タ 3 1 を駆動するための駆動信号 H O を、端子 H を介して出力する。

[0024] 電源回路 2 6 は、例えば、降圧型レギュレータであり、端子 P V C C からの電源電圧 V C C（例えば、1 5 V）を降圧して低電源電圧 V D D（例えば、5 V）を生成し、比較回路 2 1 と、インバータ 2 2 と、フィルタ回路 2 3 と、パルス生成回路 2 4 と、に供給する。

[0025] ローサイド駆動回路 2 7 は、フィルタ回路 2 3 からの信号 S に基づいて下側アームの N M O S トランジスタ 3 2 を駆動するための駆動信号 L O を、端子 L を介して出力する。

[0026] <比較回路 2 1 >

== 本実施形態の比較回路 2 1 a ==

図 3 は、比較回路 2 1 の一実施形態である比較回路 2 1 a の構成を示す図である。

[0027] 比較回路 2 1 a は、制御信号 I N の電圧レベルが低い電圧レベル（例えば、0 V）から高い電圧レベル（例えば、V D D）になり、高いしきい値電圧 V_{tH} を上回ると、出力電圧 V o u t の論理レベルを“H”レベルから、“L”レベルへ変化させる。また、比較回路 2 1 a は、制御信号 I N の電圧レベルが高い電圧レベルから低い電圧レベルになり、低いしきい値電圧 V_{tL} を下回ると、出力電圧 V o u t の論理レベルを“L”レベルから、“H”レベルへ変化させる。比較回路 2 1 a は、電圧変換回路 4 0 a と、論理回路 5 0 と、を含んで構成される。

[0028] 電圧変換回路 4 0 a は、制御信号 I N が入力される、ノード N 1 に生じる電圧を、電圧 V N G と、電圧 V N G より低い電圧 V P G と、に変換する。以下、ノード N 1 に生じる電圧を、入力電圧 V i n とする。

[0029] 電圧変換回路 4 0 a は、抵抗 4 1 ~ 4 4 を含んで構成される。抵抗 4 1 ~ 4 4 は、低電源電圧 V D D が印可されるノードと、接地と、の間に直列に接続される。電圧変換回路 4 0 a は、入力電圧 V i n がノード N 1 に印可されると、抵抗 4 1 と、抵抗 4 2 と、の接続点において電圧 V N G を生成し、抵抗 4 3 と、抵抗 4 4 と、の接続点において電圧 V P G を生成する。

5 0 論理回路

5 4 ～ 5 6 , 6 3 a PMOSトランジスタ

6 1 a , 6 1 b ソースフォロア回路

6 2 a , 6 2 b 定電流源

