

(21)申請案號：099146313

(22)申請日：中華民國 99 (2010) 年 12 月 28 日

(51)Int. Cl. : H01L23/60 (2006.01)

H01L27/04 (2006.01)

(30)優先權：2010/01/06 日本

2010-001554

(71)申請人：精工電子有限公司 (日本) SEIKO INSTRUMENTS INC. (JP)

日本

(72)發明人：鷹巢博昭 TAKASU, HIROAKI (JP)

(74)代理人：林志剛


申請實體審查：無 申請專利範圍項數：6 項 圖式數：2 共 18 頁

(54)名稱

半導體裝置

(57)摘要

屬於減少佔有面積增加，且具有擁有充分 ESD 保護功能之 ESD 保護用之 N 型的 MOS 電晶體的半導體裝置，ESD 保護用之 N 型 MOS 電晶體係經藉由與被設置在溝渠分離區域之側面及下面之汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而與藉由與汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接。



(21)申請案號：099146313

(22)申請日：中華民國 99 (2010) 年 12 月 28 日

(51)Int. Cl. : H01L23/60 (2006.01)

H01L27/04 (2006.01)

(30)優先權：2010/01/06 日本

2010-001554

(71)申請人：精工電子有限公司 (日本) SEIKO INSTRUMENTS INC. (JP)

日本

(72)發明人：鷹巢博昭 TAKASU, HIROAKI (JP)

(74)代理人：林志剛


申請實體審查：無 申請專利範圍項數：6 項 圖式數：2 共 18 頁

(54)名稱

半導體裝置

(57)摘要

屬於減少佔有面積增加，且具有擁有充分 ESD 保護功能之 ESD 保護用之 N 型的 MOS 電晶體的半導體裝置，ESD 保護用之 N 型 MOS 電晶體係經藉由與被設置在溝渠分離區域之側面及下面之汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而與藉由與汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接。



六、發明說明：

【發明所屬之技術領域】

本發明係關於具有ESD保護元件之半導體裝置，該ESD保護元件係被形成用以在外部連接端子和內部電路區域之間保護形成在上述內部電路區域之內部元件不會因ESD而受到破壞。

【先前技術】

在具有MOS型電晶體之半導體裝置中，就以用以防止內部電路因來自外部連接用之PAD的靜電而受到破壞之ESD保護元件而言，所知的有將N型MOS電晶體之閘極電位固定於接地（ V_{ss} ）而當作截止狀態設置的所謂截止電晶體。

爲了防止內部電路元件之ESD破壞，盡量不使高比例之靜電脈衝邊引入至截止電晶體邊傳播至內部電路元件，或將快且大的靜電脈衝變化成慢且小的訊號之後與以傳遞則爲重要。

再者，截止電晶體因與構成其他邏輯電路等之內部電路之MOS型電晶體不同，必須流放因暫時拉進之多量靜電而引起的電流，故以數百微米程度之大電晶體寬（ W 寬）來設定之情形爲多。

因此，有截止電晶體之佔面積大，尤其在小的IC晶片時成爲IC全體之成本提高原因之問題點。

再者，截止電晶體以採將多數之汲極區域、源極區域

、閘極電極組合成櫛形之形態為多，但有藉由組合多數電晶體之構造，難以使ESD保護用之N型MOS電晶體全體進行均勻動作，例如在離外部連接端子距離近之部分引起電流集中，無法充分發揮原本之ESD保護機能而造成破壞之情形。

作為該改善對策，為了使截止電晶體全體均勻流通電流，增大汲極區域上之接觸孔和閘極電極之距離則為有效。

也提案有因應離外部連接端子之距離，施予離外部連接端子之距離越小，使電晶體之動作越快之巧思的例（例如，參照專利文獻1）。

〔先行技術文獻〕

〔專利文獻〕

〔專利文獻1〕日本特開平7-458293號公報

【發明內容】

〔發明所欲解決之課題〕

但是，欲縮小截止電晶體之佔有面積，縮小W寬度時，則無法發揮充分之保護功能。再者，在改善例中，藉由調整汲極區域中之從接觸至閘極電極之距離，局部性調整電晶體動作速度，但是隨著汲極區域之寬度之縮小化無法確保從所期待之接觸至閘極電極之距離，另外為了發揮充分保護功能，必須增長從接觸至閘極電極之距離，有截止電晶體所佔之面積變大之問題。

〔用以解決課題之手段〕

爲了解決上述問題點，本發明係將半導體裝置構成下述般。

一種半導體裝置，係在內部電路區域至少具有內部元件之N型MOS電晶體，在外部連接端子和上述內部區域之間具有溝渠分離區域，且該溝渠分離區域具有ESD保護用之N型MOS電晶體，用以保護上述內部元件之N型MOS電晶體或其它內部元件受到ESD破壞，上述ESD保護用之N型MOS電晶體之汲極區域係經藉由與被設置在上述溝渠分離區域之側面及下面之上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而與藉由與上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接。

再者，上述半導體裝置中，上述ESD保護用之N型MOS電晶體之汲極區域係經與藉由被設置在上述多數溝渠分離區域之側面及下面之上述汲極區域相同之導電型之雜質擴散區域而所形成之汲極延伸區域，而與藉由與上述汲極區域相同之導電型之雜質擴散區域而所形成之汲極接觸區域電性連接。

再者，上述半導體裝置中，上述ESD保護用之N型MOS電晶體之汲極區域係經藉由與被設置在上述溝渠分離區域之側面及下面之上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而上述汲極延伸區域係

與藉由與上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接，上述ESD保護用之N型MOS電晶體之源極區域係經與藉由被設置在上述溝渠分離區域之側面及下面之上述源極區域相同之導電型之雜質擴散區域而所形成之源極延伸區域，而與藉由與上述源極區域相同之導電型之雜質擴散區域而所形成之源極接觸區域電性連接。

再者，上述半導體裝置中，上述汲極延伸區域之薄片電阻值係與上述汲極區域之薄片電阻值相同。

〔發明效果〕

藉由上述手段，可以一面極力抑制佔有面積之增加，一面確保從ESD保護用之N型MOS電晶體之汲極區域或源極區域之接觸至閘極電極之距離，並可以防止ESD保護用之N型MOS電晶體之局部性電流集中，並可以取得具有持有充分之ESD保護功能之ESD保護用之N型MOS電晶體之半導體裝置。

【實施方式】

〔實施例1〕

第1圖為表示本發明之半導體裝置之ESD保護用之N型MOS電晶體之第1實施例之模式性剖面圖。

在當作第1導電型半導體基板之P型之矽基板101上，形成由一對N型之高濃度雜質區域所構成之源極區域201和

汲極區域 202，在與其他元件之間，爲了絕緣分離形成有淺溝渠隔離所產生之第一溝渠分離區域 301，在汲極區域 202 和汲極接觸區域 204 之間設置有第二溝渠分離區域 302。

在藉由源極區域 201 和汲極區域 202 之間的 P 型之矽基板 101 的通道區域之上部，經由矽氧化膜等所構成之閘極絕緣膜 401 形成有由多晶矽膜等所構成之閘極電極 402。在此，汲極區域 202 係與沿著藉由與汲極區域 202 相同之導電型之雜質擴散區域所形成之溝渠分離區域 301 之側面及底面而被設置之汲極延伸區域 203 連接。並且，汲極延伸區域 203 係位置在夾著汲極區域 202 和第二溝渠分離區域 302，與藉由與汲極區域 202 相同之導電型之雜質擴散區域而所形成之汲極接觸區域 204 連接，在汲極接觸區域 204 上形成埋入有金屬配線之接觸孔 701。藉由該些構造，形成藉由本發明之 ESD 保護用之 N 型 MOS 電晶體 601。

藉由採用如此之構造，比起以往平面性地配置汲極區域之時，可以以小佔有面積增長從汲極區域 202 之閘極電極 402 端至接觸孔 701 之距離，並且抑制電流之局部性集中，取得以電晶體寬全體均勻動作之 ESD 保護用之 N 型 MOS 電晶體。再者，依此可以縮小 IC 晶片全體之保護電晶體之佔有面積，並可以謀求成本下降。

〔實施例 2〕

第 2 圖爲表示本發明之半導體裝置之 ESD 保護用之 N 型

MOS電晶體之第2實施例之模式性剖面圖。

與第1圖所示之第1實施例之不同點，係汲極延伸區域203經過溝渠分離區域302而連接汲極區域202和汲極接觸區域204之點。

於必須增長從汲極區域202之閘極電極402端至接觸孔701之距離之時，藉由如此經多數溝渠分離區域301之側面及底面的汲極延伸區域203，而連接汲極區域202和汲極接觸區域204則為有效。

在第2圖所示之實施例2中，雖然表示使用兩個溝渠分離區域302之例，但是藉由所期待之特性，可以使用多數溝渠分離區域302邊抑制佔有面積之增大邊增長從汲極區域202之閘極電極402端至接觸孔701之距離。

在實施例1及實施例2中，雖然表示藉由僅在SD保護用之N型MOS電晶體601之汲極區域202側設置汲極延伸區域203，可以更增長從汲極區域202之閘極電極402端至接觸孔701之距離的例，雖然無圖示但亦可因應所需，藉由不僅在汲極區域202側也在源極區域201側與汲極區域202側相同在第三溝渠分離區域之側面及底面形成源極延伸區域，增長從源極區域201之閘極電極402端至源極側之接觸孔701之距離。

再者，汲極延伸區域203當然與汲極區域202為相同之導電型，但是藉由雜質濃度或厚度、寬度等之調整，使汲極區域202之薄片電阻值和汲極延伸區域203之薄片電阻值相同，更可以防止電流之滯留或偏倚、集中，故亦可。

藉由該些手段，於ESD保護用之N型MOS電晶體601之雙極性動作時不會偏倚地可均勻地流通大電流，即使從外部施加大量電流或脈衝之時，亦可以有效地使ESD保護用之N型MOS電晶體601之電晶體通道寬度全體動作，並可以有效地使電流通。

再者，若藉由本發明，可以將ESD保護用之N型MOS電晶體601之有效的汲極區域視為組合汲極區域202、汲極延伸區域203和汲極接觸區域204之區域。當從外部施加順方向之大電流時，雖然使當作藉由ESD保護用之N型MOS電晶體601之汲極區域之N型和基板之P型之接合的二極體之順方向電流而被施加之電流逃逸，但是如前述般本發明之ESD保護用之N型MOS電晶體601之有效的汲極區域為組合汲極區域202、汲極延伸區域203和汲極接觸區域204之區域，因可以藉由小佔有表面積可取得大的P-N接合面積，故可以使大電流快速逃逸。

如此一來，可以取得具有持有充分ESD保護功能之ESD保護用之N型MOS電晶體601之半導體裝置。

並且，在實施例1及實施例2中為了簡便，ESD保護用之N型MOS電晶體601雖然表示習用構造之情形，但是即使為DDD構造或偏置汲極構造亦可。

【圖式簡單說明】

第1圖為表示本發明之半導體裝置之ESD保護用之N型MOS電晶體之第1實施例之模式性剖面圖。

第2圖為表示本發明之半導體裝置之ESD保護用之N型MOS電晶體之第2實施例之模式性剖面圖。

【主要元件符號說明】

101：P型之矽基板

201：源極區域

202：汲極區域

203：汲極延伸區域

204：汲極接觸區域

301：元件分離區域

401：閘極氧化膜

402：閘極電極

601：ESD保護用之N型的MOS電晶體

701：接觸孔

發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：099146313

※申請日：099 年 12 月 28 日

※IPC 分類：

一、發明名稱：(中文／英文)
半導體裝置

H01L 23/60 (2006.01)

H01L 27/08 (2006.01)

二、中文發明摘要：

屬於減少佔有面積增加，且具有擁有充分ESD保護功能之ESD保護用之N型的MOS電晶體的半導體裝置，ESD保護用之N型MOS電晶體係經藉由與被設置在溝渠分離區域之側面及下面之汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而與藉由與汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接。

三、英文發明摘要：

七、申請專利範圍：

1. 一種半導體裝置，具有溝渠分離區域，且該溝渠分離區域具有ESD保護用之N型MOS電晶體，上述ESD保護用之N型MOS電晶體之汲極區域係經藉由與被設置在上述溝渠分離區域之側面及下面之上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極延伸區域，而與藉由與上述汲極區域相同之導電型的雜質擴散區域而所形成之汲極接觸區域電性連接。

2. 如申請專利範圍第1項所記載之半導體裝置，其中上述溝渠分離區域係多數並列配置，上述汲極延伸區域係被構成電性連接與被設置在上述多數並列配置的溝渠分離區域之側面及下面的上述汲極區域相同之導電型之雜質擴散區域。


3. 如申請專利範圍第1項所記載之半導體裝置，其中上述ESD保護用之N型MOS電晶體之源極區域係經藉由與被設置在上述溝渠分離區域之側面及下面之上述源極區域相同之導電型之雜質擴散區域而所形成之源極延伸區域，而與藉由與上述源極區域相同之導電型之雜質擴散區域而所形成之源極接觸區域電性連接。

4. 如申請專利範圍第1項所記載之半導體裝置，其中上述汲極延伸區域之薄片電阻值係與上述汲極區域之薄片電阻值相同。


5. 如申請專利範圍第1項所記載之半導體裝置，其中上述ESD保護用之N型MOS電晶體為DDD構造。

6. 如申請專利範圍第1項所記載之半導體裝置，其中上述ESD保護用之N型MOS電晶體為偏置汲極構造。

第1圖



第2圖



四、指定代表圖：

(一) 本案指定代表圖為：第(1)圖。

(二) 本代表圖之元件符號簡單說明：

101：P型之矽基板

201：源極區域

202：汲極區域

203：汲極延伸區域

204：汲極接觸區域

301：元件分離區域

302：第二溝渠分離區域

401：閘極氧化膜

402：閘極電極

601：ESD保護用之N型的MOS電晶體

701：接觸孔

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無