



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I460862 B

(45)公告日：中華民國 103 (2014) 年 11 月 11 日

(21)申請案號：097150419

(22)申請日：中華民國 97 (2008) 年 12 月 24 日

(51)Int. Cl. : **H01L29/786 (2006.01)**

(30)優先權：2007/12/25 日本 2007-332508

2007/12/28 日本 2007-338918

(71)申請人：出光興產股份有限公司 (日本) IDEMITSU KOSAN CO., LTD. (JP)

日本

(72)發明人：矢野公規 YANO, KOKI (JP)；川嶋浩和 KAWASHIMA, HIROKAZU (JP)；井上一吉 INOUE, KAZUYOSHI (JP)；笹井重和 TOMAI, SHIGEKAZU (JP)；笠見雅司 KASAMI, MASASHI (JP)

(74)代理人：惲軼群；陳文郎

(56)參考文獻：

CN 101057339A

JP 2007-142196A

US 2002/0155319A1

審查人員：趙芝婷

申請專利範圍項數：11 項 圖式數：7 共 0 頁

(54)名稱


氧化物半導體場效型電晶體及其製造方法

(57)摘要

本發明之場效型電晶體具有由複合氧化物構成之半導體層，前述複合氧化物係以下述(1)-(3)之原子比包含有：In 元素、Zn 元素及選自由 Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y 及鏷系元素構成之群中之一種以上的元素 X；

$$\text{In}/(\text{In} + \text{Zn})=0.2-0.8 \quad (1)$$
$$\text{In}/(\text{In} + \text{X})=0.29-0.99 \quad (2)$$
$$\text{Zn}/(\text{X} + \text{Zn})=0.29-0.99 \quad (3)。$$

第 1 圖



- 1 . . . 場效型電晶體
- 10 . . . 矽基板
- 11 . . . 熱氧化膜
- 12 . . . 閘極
- 13 . . . 閘極絕緣膜
- 14 . . . 半導體層
- 15 . . . 源極
- 16 . . . 汲極

發明專利說明書

公告本

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：97150419

※申請日：97.12.24

※IPC 分類：H01L29/786(2006.01)

一、發明名稱：(中文/英文)

氧化物半導體場效型電晶體及其製造方法

二、中文發明摘要：

本發明之場效型電晶體具有由複合氧化物構成之半導體層，前述複合氧化物係以下述(1)-(3)之原子比包含有：In元素、Zn元素及選自由Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及鑷系元素構成之群中之一種以上的元素X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2 - 0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29 - 0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29 - 0.99 \quad (3)。$$

三、英文發明摘要：

四、指定代表圖：

(一)本案指定代表圖為：第（ 1 ）圖。

(二)本代表圖之元件符號簡單說明：

1...場效型電晶體

10...矽基板

11...熱氧化膜

12...閘極

13...閘極絕緣膜

14...半導體層

15...源極

16...汲極

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明係有關於一種將氧化物半導體膜用於通道層之場效型電晶體及其製造方法。

5 【先前技術】

薄膜電晶體(TFT)等之場效型電晶體廣用作為半導體記憶體積體電路之單位電子元件、高頻信號放大元件、液晶驅動用元件等之用，是現在最常實用之電子元件。

其中，隨著近年來的顯示裝置之飛躍的發展，在液晶
10 顯示器(LCD)、發光顯示器(EL)、場致發射型顯示器(FED)
等之各種顯示裝置中，對顯示元件施加驅動電壓以驅動顯示裝置之開關元件而言，亦大多使用TFT。

以場效型電晶體之主要構件之半導體層(通道層)之材料來說，矽半導體化合物最被廣為使用。一般而言，對於
15 需要高速動作之高頻放大元件或積體電路用元件等是使用矽單晶。此外，對於液晶驅動用元件等，由於大面積化之需求，乃使用非晶質矽半導體(非晶質矽)。

例如，以TFT而言，已有在玻璃等之基板上積層閘極、閘極絕緣層、氫化非晶質矽(a-Si:H)等之半導體層、源極
20 及汲極之逆交錯構造者。這種TFT，以影像感應器為首，在大面積元件之領域中，作為主動矩陣型之液晶顯示器代表之平面面板顯示器等之驅動元件所採用。其等用途中，迄今又以使用非晶質矽之裝置，隨著高功能化，亦有動作高速化之需求。

現在，以驅動顯示裝置之開關元件而言，使用矽系半導體膜之元件乃為主流，這是因為除了矽薄膜之穩定性、加工性佳之外，開關速度快速等各種性能良好的緣故。又，如此矽系薄膜一般是藉化學蒸氣析出法(CVD)法製造的。

5 惟，晶體性之矽系薄膜，為了得到晶體化時，例如需要 800°C 以上之高溫，因此很難進行在玻璃基板上或有機物基板上之構成。為此，有只能形成在矽晶圓或石英等之耐熱性高之昂貴的基板上之問題，又，在製造時，有需要龐大之能量及製程數等之問題。

10 又，晶體性之矽系薄膜，通常由於TFT之元件構成限於上閘極結構，因此很難實現減少光罩片數等降低成本者。

此外，非晶質矽之薄膜雖然可以較低溫形成，但與晶體性之物相比，開關速度較慢，因此作為驅動顯示裝置之開關元件使用時，有不能追隨高速動畫之顯示的情況。

15 又，對半導體活性層照射可見光線時，即顯示導電性，產生漏電流，亦有錯誤動作之虞等作為開關元件用之特性劣化之問題。為此，已知有設置遮斷可見光線之遮光層之方法。例如，作為遮光層時，是使用金屬薄膜。

惟，設置由金屬薄膜構成之遮光層時，不只增加製程，
20 還形成具有浮游電位，因此需要將遮光層做到接地位準，此時亦有產生寄生電容之問題衍生。

具體而言，在影像解析度為VGA之液晶電視機中，可使用遷移率為 $0.5\text{-}1\text{cm}^2/\text{Vs}$ 之非晶質矽，但影像解析度為SXGA、UXGA、QXGA或更高時，則需要 $2\text{cm}^2/\text{Vs}$ 以上之遷

移率。又，為了提昇畫質，提高驅動頻率時，需要更高之遷移率。

又，在有機EL顯示器中，形成電流驅動，所以在使用藉DC應力而使特性變化之非晶質矽時，就有因長期的使用，造成有畫質降低之問題存在。

此外，在其等用途中使用矽晶體時，便有無法對應大面積，或有由於需要高溫的熱處理而使製造成本變高之問題存在。

在如此狀況下，在近年來，以穩定性比矽系半導體薄膜為佳之物而言，是以使用有氧化物之氧化物半導體薄膜受到重視。

例如，專利文獻1係揭示有半導體層是使用氧化鋅之TFT。

惟，以這半導體層來說，場效遷移率低，只達 $1\text{cm}^2/\text{V}\cdot\text{sec}$ 程度，on-off比亦小。除此之外，容易產生漏電流，因此工業上的實用化很困難。又，針對含有使用氧化鋅之晶質之氧化物半導體，已有多數檢討，但對於工業上一般進行之濺鍍法成膜時，有如下之問題存在。

即，有遷移率低，on-off比低，漏電流大，夾止(pinch-off)不明，容易形成常開等之TFT之性能降低之疑慮。又，耐藥品性很差，因此很難進行濕式蝕刻，而使製程或使用環境受限。進而，為了提高性能，所以需要以較高壓力成膜，成膜速度慢，又需要 700°C 以上之高溫處理等，對工業化上亦有問題衍生。又，下閘極結構時之電解遷移率等之TFT

性能低，因此為了提昇性能，在上閘極結構上，需要形成膜厚50nm以上等，在TFT元件構成上亦受到限制。

為了解決如此之問題，乃檢討有一種方法，即，製作一由氧化銦、氧化鋅構成之非晶質之氧化物半導體膜，以
5 驅動薄膜電晶體者(專利文獻2)。惟，在這電晶體中，性能並不充分。又，在這個使用氧化物半導體膜之薄膜電晶體中，為了抑制S值使其為小，縮小因應力所造成之極限值偏移，必須施加適合的熱履歷(例如，以300℃以上之高溫進行熱處理1小時以上等)(非專利文獻1)。為此，有遷移率低，
10 且S值大之問題外，作為液晶顯示器或有機EL顯示器等之TFT使用時，必須使用耐熱性高之基板。因此很難做到藉廉價之玻璃基板實施之成本降低，或藉基板的樹脂化所實現之可撓性顯示器之工業化。

又，檢討有一種製作氧化銦、氧化鋅、氧化鉀構成之
15 非晶質之氧化物半導體膜，以驅動薄膜電晶體之方法(專利文獻3、4)。惟，難以降低靶之電阻或提高靶之密度，或靶容易破損，很難使用DC濺鍍法。又，具體的檢討是以含有多量鉀之物實施，但未檢討含鋁之物。在習知含有多量之鉀之半導體層中，有S值大，耐熱性低，且因應力所造成之
20 極限值偏移大之問題存在。

另一方面，已檢討有含有銦及鋅和鋁等之元件之複合氧化物作為透明導電膜(參考專利文獻5、非專利文獻2)。惟，由於載體密度高，所以不是可作為電晶體所利用者。
[專利文獻1]日本發明專利申請號公開公報第2003-86808號

[專利文獻2]美國專利公報US2005/0199959

[專利文獻3]日本發明專利申請案公開公報第2007-73701號

[專利文獻4]日本發明專利申請案公開公報第2007-73312號

[專利文獻5]日本發明專利申請案第公開公報第2000-44236號

- 5 [非專利文獻1] Kim, Chang Jung et al. Highly Stable $\text{Ga}_2\text{O}_3\text{-In}_2\text{O}_3\text{-ZnO}$ TFT for Active-Matrix Organic Light-Emitting Diode Display Application, Electron Devices Meeting, 2006. IEDM '06. International (ISBN:1-4244-0439-8)

- [非專利文獻2] K.Tomonaga et al., J.Vac.Sci.Technol.A23(3),
10 2005, 401

【發明內容】

本發明係有鑑於上述事情而所創建成者，其目的係於提供一種遷移率高且S值低之場效型電晶體。

- 又，其目的係於提供一種即使低溫或短時間的熱履歷
15 亦可得到高特性之場效型電晶體之製造方法。

依本發明，乃提供下述之場效型電晶體等。

- 一種場效型電晶體，具有由複合氧化物構成之半導體層，且前述複合氧化物係以下述(1)-(3)之原子比包含有In元素、Zn元素、及選自由之Zr、Hf、Ge、Si、Ti、Mn、W、
20 Mo、V、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y及鐳系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)構成之群中之一種以上之元素X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2\text{-}0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29\text{-}0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

本發明係藉元素X之種類而分成以下之兩種態樣。

• 本發明之第一態樣

1. 一種場效型電晶體，具有由複合氧化物構成之半導體層，且前述複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素、Zn(鋅)元素、及選自由Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr及Nb構成之群中之一種以上的元素X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

2. 如上述第1項之場效型電晶體，其中前述元素X為Zr。
3. 如上述第1或2項之場效型電晶體，其中前述半導體層為非晶質膜，其電子載體濃度為 $10^{13}-10^{18}/\text{cm}^3$ ，能帶隙為2.0 - 6.0eV。
4. 如上述第1至3項中任一項之場效型電晶體，其中前述半導體層為非退化式半導體。
5. 一種半導體層用靶，係由複合氧化物構成者，該複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素、Zn(鋅)元素、及選自由Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr及Nb構成之群中之一種以上之元素X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

6.一種場效型電晶體之製造方法，包含有：使用上述第5項之靶且藉DC或AC濺鍍進行半導體層之成膜之步驟、及對前述半導體層以70-350℃進行熱處理之步驟。

• 本發明之第二態樣

- 5 1.一種場效型電晶體，具有由複合氧化物構成之半導體層，前述複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素、Zn(鋅)元素、及選自由Al(鋁)、B(硼)、Sc(釷)、Y(鉕)及鑷系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)構成之群之一種以上之元素X；

10
$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

2.如上述第1項之場效型電晶體，其中由複合氧化物構成之半導體層係以下述(2)'之原子比含有前述元素X；

15
$$\text{In}/(\text{In} + \text{X}) = 0.59-0.99 \quad (2)'。$$

3.如前述第1或2項之場效型電晶體，其中前述元素X為Al或B。

4.如前述第1或2項之場效型電晶體，其中前述元素X為Sc或Y。

- 20 5.如前述第1或2項之場效型電晶體，其中前述元素X為鑷系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)。

6.如前述第1至5項中任一項之場效型電晶體，其中前述半導體層為非晶質膜，其電子載體濃度為 10^{13} - $10^{18}/\text{cm}^3$ ，能帶

隙為2.0-6.0eV。

7.如前述第1至6項中任一項之場效型電晶體，其中前述半導體層為非退化型半導體。

8.一種半導體用靶，係由複合氧化物構成者，前述複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素、Zn(鋅)元素、及選自由Al(鋁)、B(硼)、Sc(釷)、Y(鈮)及鑷系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)構成之群中之1種以上之元素X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2 - 0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29 - 0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29 - 0.99 \quad (3)。$$

9.如上述第8項之半導體層用靶，更包含有選自由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鈪)構成之群之1種以上之元素100-10000原子ppm。

10.一種場效型電晶體之製造方法，包含有：使用上述第8或9項之靶且藉DC或AC濺鍍進行半導體層之成膜之步驟、及對前述半導體層以70-350°C進行熱處理之步驟。

依本發明，可得到一種遷移率高，且S值低之場效型電晶體。又，可以低溫或短時間之熱履歷製造場效型電晶體。

[圖式簡單說明]

第1圖係本發明一實施型態之場效型電晶體之概略剖視圖。

第2圖係場效型電晶體1之概略俯視圖。

第3圖係本發明另一實施型態之場效型電晶體之概略

剖視圖。

第4圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

第5圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

第6圖係顯示半導體層之熱處理溫度及遷移率之關係之線圖。

第7圖係顯示半導體層之熱處理溫度及遷移率之關係之線圖。

10 【實施方式】

[本發明之第一態樣]

本發明之場效型電晶體具有由複合氧化物構成之半導體層，且前述複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素、Zn(鋅)元素、及選自下述群中之一種以上之元素X。

群：Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr及Nb

$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

藉使半導體層由上述複合氧化物形成時，可得到遷移率高且S值低之場效型電晶體。又，即使是低溫或短時間之熱履歷(熱處理)，亦可成為得到高特性之場效型電晶體。

在上述(1)中，In之比率低於0.2時，則遷移率變低，S

值變大，耐濕性降低，造成有對酸暨鹼等之耐藥品性降低之疑慮。此外，一方，大於0.8時，則關閉電流或閘極漏電流變大，S值變大，或耐電漿性降低，造成有使極限值變成負的，形成正常開之疑慮。

- 5 $\text{In}/(\text{In} + \text{Zn})$ 係以0.3-0.75為佳，且以0.35-0.7更佳。

在上述(2)中，In的比率比0.29小時，遷移率變低，或S值變大，造成有極限值電壓變高之疑慮。此外，大於0.99時，使關閉電流或閘極漏電流變大，或極限值變成負的，變成常開，或光電流變大，或耐電漿性降低，造成有極限
10 值電壓之偏移變大之疑慮。

$\text{In}/(\text{In} + \text{X})$ 係以0.45-0.98為佳，又以0.65-0.98為佳，且以0.7-0.97尤佳。

在上述(3)中，Zn之比率小於0.29時，則有遷移率變低，或S值變大，或為了安定化而需要高溫或長時間的熱處理，
15 或使濕式蝕刻速率變慢之疑慮。此外，大於0.99時，則有使遷移率變低，或S值變大，或熱安定性或耐熱性降低，或耐濕性降低，或對酸暨鹼等之耐藥品性降低，或極限值電壓之偏移變大之疑慮。

$\text{Zn}/(\text{X} + \text{Zn})$ 係以0.45-0.98為佳，又以0.6-0.98為佳，且
20 以0.7-0.97尤佳。

在本發明中，半導體層更以滿足下述(4)之比率(原子比)為佳。

$$\text{X}/(\text{In} + \text{Zn} + \text{X}) = 0.01-0.2 \quad (4)$$

X之比率大於0.2時，則有S值變大，或遷移率降低，或

極限值電壓變大之疑慮。此外，小於0.01時，則有熱安定性或耐熱性降低，或耐濕性降低，或對酸暨鹼等之耐藥品性降低，或極限值電壓之偏移變大之疑慮。

$X/(In + Zn + X)$ 係以0.02-0.15更佳，又以0.03-0.1尤佳。

- 5 進而，依用途的不同，半導體層係以滿足下述(5)或(6)之比率(原子比)尤佳。

$$In/(In + Zn + X) = 0.3-0.5 \quad (5)$$

$$In/(In + Zn + X) = 0.5-0.7 \text{ (不含0.5)} \quad (6)$$

- 10 以上述(5)之比率，容易減少關閉(OFF)電流，可提高on-off比。又，成膜條件或後處理條件的餘裕也較寬。如果是上述(6)之比率時，則可將遷移率提高，可將極限值電壓變小。

- 15 在本發明中，可提昇熱安定性、耐熱性、耐藥品性、且可減少S值或關閉電流，因此元素X係以Zr或Hf為佳，且為Zr尤佳。

又，欲減少光電流時，元素X係以Zr、Hf、Ge、Si、Ti為佳。又，欲提高電漿耐性，且在後製程中使特性難以變化時，元素X則以Cu、Ni、Co、Fe、Cr、Mn、W、Mo、V及Nb為佳。

- 20 [本發明之第二態樣]

本發明之場效型電晶體具有由複合氧化物構成之半導體層，且前述複合氧化物係以下述(1)-(3)之原子比包含有In(銦)元素及Zn(鋅)元素、及選自下述A群之一種以上之元素X。

A群：Al(鋁)、B(硼)、Sc(釷)、Y(釷)及鑷系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)

$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$5 \quad \text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

藉使半導體層由上述複合氧化物形成時，可得到遷移率高且S值低之場效型電晶體。又，即使是低溫或短時間之熱履歷(熱處理)，亦可成為得到高特性之場效型電晶體。

10 在上述(1)中，In之比率低於0.2時，則遷移率變低，S值變大，耐濕性降低，造成有對酸暨鹼等之耐藥品性降低之疑慮。此外，大於0.8時，則關閉電流或閘極漏電流變大，S值變大，或耐電漿性降低，造成有使極限值變成負的，形成常開之疑慮。

15 $\text{In}/(\text{In} + \text{Zn})$ 係以0.3-0.75為佳，且以0.35-0.7更佳。

在上述(2)中，In的比率比0.29小時，遷移率變低，或S值變大，造成有極限值電壓變高之疑慮。此外，大於0.99時，使關閉電流或閘極漏電流變大，或極限值變成負的，變成常開，或光電流變大，或耐電漿性降低，造成有極限
20 值電壓之偏移變大之疑慮。

$\text{In}/(\text{In} + \text{X})$ 通常為0.29-0.99，以0.59-0.98為佳，又以0.6-0.97為佳，且以0.65-0.96更佳，並以0.7-0.95尤佳。

在上述(3)中，Zn之比率小於0.29時，則有遷移率變低，或S值變大，為了安定化而需要高溫或者是長時間的熱處

理，或濕式蝕刻速率變慢之疑慮。此外，大於0.99時，則有遷移率變低，S值變大，熱安定性或耐熱性降低，耐濕性降低，對酸暨鹼等之耐藥品性降低，極限值電壓之偏移變大之疑慮。

- 5 $Zn/(X+Zn)$ 係以0.45-0.98為佳，且以0.6-0.98更佳，又以0.7-0.97為佳，並以0.75-0.90尤佳。

在本發明中，半導體層，進而，以滿足下述(4)之比率(原子比)為佳。

$$X/(In+Zn+X)=0.02-0.3 \quad (4)$$

- 10 X 的比率大於0.3時，則有S值變大，遷移率降低，極限值電壓變大之疑慮。另一方面，小於0.02時，熱安定性或耐熱性降低，或耐濕性降低，對酸暨鹼等之耐藥品性降低，關閉電流變大，極限值電壓之偏移變大之疑慮。

- 15 $X/(In+Zn+X)$ 係以0.04-0.25更佳，又以0.055-0.2為佳，且以0.06-0.15尤佳。

進而，半導體層係滿足下述(5)或(6)之比率(原子比)，因應用途，而可分別使用，因此尤佳。

$$In/(In+Zn+X)=0.3-0.5 \quad (5)$$

$$In/(In+Zn+X)=0.5-0.7(\text{不含}0.5) \quad (6)$$

- 20 以上述(5)之比率，容易減少關閉(OFF)電流，可提高開關(on-off)比。又，成膜條件或後處理條件的餘裕也較寬。如果是上述(6)之比率時，則可將遷移率提高，可將極限值電壓變小。

在本發明中，元素X係以Al或B為佳。又，為Sc或Y時

亦佳。進而，為鑼系元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)時亦佳。

本發明之場效型電晶體具有以上述第一態樣或第二態樣所示之半導體層時，對於其他構成，便無特別限制。可
5 利用上閘極型或下閘極型等公知之構造。以下參考附圖，說明場效型電晶體之構成例。

第1圖係本發明一實施型態之場效型電晶體之概略剖視圖。

場效型電晶體1係下閘極型，在具有熱氧化膜11之矽基
10 板10上形成有條狀之閘極12。並具有覆蓋該閘極12之閘極絕緣膜13，在該閘極絕緣膜13上且閘極12上形成有半導體層14(活性層)。

在半導體層14的一端14a，於與閘極12正交之方向連接有源極15。又，在與半導體層14之一端14a相對之另一端14b
15 連接有汲極16。

第2圖係顯示閘極12、半導體層14、源極15及汲極16之位置關係之概略俯視圖。為了位置關係的可看性，省略了部分的元件。

在下閘極型之場效型電晶體時，半導體層係以受到保護層保護者為佳。在下閘極型之電晶體中，沒有保護層時，
20 將使半導體層的主要部分裸露，因此保護層之效果極大。

第3圖及第4圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

場效型電晶體2及3，除了形成保護層17之外，其餘具

有與上述之場效型電晶體1同一構成。

第5圖係顯示上閘極型之場效型電晶體例之概略剖視圖。

在場效型電晶體4中，基板30上形成有源極35及汲極36，並設有覆蓋其間隙及其等電極之一部分之半導體層34。又，半導體層34上以閘極絕緣膜33為中介而形成有閘極32。

電晶體3中，基板30具有保護層37之作用。

以下，針對構件說明本發明之場效型電晶體。

10 1.基板

無特別限制，可使用本技術領域公知之物。例如，可使用矽酸鉀系玻璃、無鉀玻璃、石英玻璃等之玻璃基板、矽基板、丙烯酸酯、聚碳酸酯、聚萘乙二醇酯(PEN)等之樹脂基板、聚對苯二甲酸乙二醇酯(PET)、聚烯胺等之高分子薄膜基材。

基板或基材的厚度係0.1-10mm為一般，且以0.3-5mm為佳。玻璃基板時，則以對化學性或對熱強化者為佳。

要求透明性或平滑性時，是以玻璃基板、樹脂基板為佳，且以玻璃基板尤佳。要求重量輕時，則以樹脂基板或高分子基材為佳。

2.半導體層

半導體層乃由滿足上述(1)-(3)之比率，較佳的是以(1)-(4)之比率含有上述第一態樣或第二態樣所示之In(銦)、Zn(鋅)及元素X之複合氧化物構成者。

如此半導體層可使用諸如本發明之複合氧化物靶(半導體用靶)形成薄膜而製作。

本發明之半導體層用靶係由以滿足上述第一態樣或第二態樣所示之比率(1)-(3)或(1)-(4)之複合氧化物之燒結體
5 所構成者。這靶，例如使含有氧化銦、氧化鋅及元素X之氧化物滿足上述元素比例之混合粉體作為原料。利用球磨機等機器將原料粉體微粉體化之後成形為靶狀，並進行燒成而製作者。

此外，原料粉體之一部分亦可從靶之邊材或使用完畢
10 之靶等之含有高純度氧化銦之餘料回收後製作者。特別是，由ITO靶回收之氧化銦，因為適度含有作為雜質之Sn(錫)，所以較佳。氧化銦的回收是可使用日本發明專利申請案公開公報第2002-069544號所載之方法等公知之法。

15 又，以上述第一態樣所示之元素X為Zr、Hf、Ge、Si、Ti、V及Nb時，特別容易製造外觀佳且抗折力高之靶。

各原料粉的純度通常為99.9%(3N)以上，較佳的是99.99%(4N)以上，更佳的是99.995%以上，且99.999%(5N)以上尤佳。各原料粉之純度不足99.9%(3N)時，有因雜質而
20 使半導體特性降低，發生色斑或斑點等之外觀上的不良，使可靠性降低等之疑慮存在。

針對原料粉，宜使氧化銦粉的表面積率為8-10m²/g、氧化鋅粉之表面積率為2-4m²/g、元素X之氧化物之表面積率為5-10m²/g(更佳的是8-10m²/g)。或，宜使氧化銦粉的中值

粒徑為 $0.2-2\mu\text{m}$ ，氧化鋅粉之中值粒徑為 $0.8-1.6\mu\text{m}$ 。

此外，氧化銅粉之表面積率與元素X之氧化物粉之表面積率宜使用大致相同之粉末。藉此，可更有效率地粉碎混合。具體而言，宜使表面積率之差為 $5\text{m}^2/\text{g}$ 以下者。表面積率差太多時，不能進行有效率的粉碎混合，有元素X之氧化物之粒子殘留在燒結體中之情況。

對於混合粉體，例如使用濕式介質攪拌研磨機混合粉碎。此時，宜使粉碎後之表面積率較原料混合粉體之表面積率增加 $1.5-2.5\text{m}^2/\text{g}$ 之程度，或粉碎到使粉碎後之平均中值粒徑達 $0.6-1\mu\text{m}$ 之程度。使用調整如此之原料粉時，完全不需要前燒工程，可得到高密度之氧化物燒結體。又，亦不需要還原步驟。

又，原料混合粉體之表面積率之增加量不足 $1.0\text{m}^2/\text{g}$ 或粉碎後之原料混合粉之平均中值粒徑超過 $1\mu\text{m}$ 時，會有燒結密度不足以變大之情況。另一方面，原料混合粉體之表面積率的增加量超過 $3.0\text{m}^2/\text{g}$ 時或粉碎後之平均中值粒徑不足 $0.6\mu\text{m}$ 時，則有來自粉碎時之粉碎機器等之黏沾料(雜質混入量)增加之情況。

在此，各粉體之表面積率係以BET法測定之值。各粉體之粒度分布之中值粒徑係以粒度分布儀測定之值。其等之值可藉由乾式粉碎法、濕式粉碎法粉碎來調整。

以噴射式乾燥機等，使粉碎步驟後之原料乾燥後進行成形。成形係可採用公知的方法，例如加壓成形、低溫靜水壓加壓等。

其次，將所得到之成形物燒結，得到燒結體。燒結係以1350-1600°C燒結2-20小時為佳。低於1350°C時，密度不能提昇，又超過1600°C時，使鋅蒸散，使得燒結體之組成產生變化，或因蒸散，使於燒結體中產生空洞(空隙)之情況
5 衍生。

又，燒結係藉流通氧氣，在氧氣環境氣體中燒結，或在加壓下燒結即可。藉此，可抑制鋅的蒸散，得到沒有空洞(空隙)之燒結體。

如此製造之燒結體係由於密度高，所以使用時之結塊
10 (nodule)或粒子的產生就少，可製作膜特性優異之氧化物半導體膜。

氧化物燒結體係藉實施研磨等之加工而成為靶。具體而言，對於燒結體，例如以平面平面研削盤研削，使表面粗糙度Ra為5 μ m以下。進而，亦可對靶之濺鍍面施以鏡面
15 加工，使平均表面粗糙度Ra為1000埃以下。這鏡面加工(研磨)乃可使用機械研磨、化學研磨、機械化學研磨(併用機械研磨及化學研磨)等之既已知曉之研磨技術。例如，可藉以固定研磨粒研磨漿(研磨液：水)研磨到#2000以上，或藉游離研磨粒拋光(研磨材：SiC漿等)進行拋光後，將研磨材換
20 成鑽石漿後進行拋光得到者。如此研磨方法並無特別限制。

藉使所得到之靶連結在背板(backing plate)時，便可裝設在各種成膜裝置使用。以成膜法而言，可舉濺鍍法、PLD(脈衝雷射沉積)法、真空蒸鍍法、離子鍍法等為例。

又，對於靶之清淨處理，可使用吹氣或流水洗淨等。

以吹氣除去異物時，以集塵機由噴嘴的對面側進行吸氣時，可更有效地除去。

除了吹氣或流水洗淨外，亦可進行超音波洗淨等。在超音波洗淨上，乃以在頻率25-300KHz之間進行多重振盪之方法有效。例如在頻率25-300KHz之間，以25KHz之刻度將12種之頻率多重振盪，進行超音波洗淨者為佳。

氧化物燒結體中之各化合物之粒徑各宜為 $20\mu\text{m}$ 以下，且為 $10\mu\text{m}$ 以下更佳，又以 $5\mu\text{m}$ 以下尤佳。此外，粒徑是以電子針微析儀(EPMA)測定之平均粒徑。晶體粒徑係可藉調配例如作為原料之氧化銦、X元素之氧化物、氧化鋅之各粉體之調配比或原料粉體之粒徑、純度、昇溫時間、燒結溫度、燒結時間、燒結環境氣體、降溫時間而得到者。化合物之粒徑大於 $20\mu\text{m}$ 時，則在濺鍍時有結塊(nodule)產生之疑慮衍生。

靶之密度係理論密度之95%以上為佳，且為98%以上更佳，又為99%以上尤佳。靶的密度小於95%時，強度則不足，在成膜時有靶破損之疑慮存在。又，在製作電晶體時，有性能不均之疑慮存在。

在此，靶之理論相對密度係由各氧化物之比重(例如， ZnO 為 5.66g/cm^3 、 In_2O_3 為 7.12g/cm^3 、 ZrO_2 為 5.98g/cm^3)及其量比，計算密度，計算與以阿基米德法測定之密度間之比率，作為理論相對密度。

靶之體電阻係宜為 $20\text{m}\Omega$ 以下，且以 $10\text{m}\Omega$ 以下更佳，又為 $5\text{m}\Omega$ 以下更佳，並為 $2\text{m}\Omega\text{cm}$ 以下尤佳。比 $20\text{m}\Omega$ 更大

時，在DC濺鍍時之成膜之時，有靶破損之疑慮。又，有因異常放電產生電花，使靶分裂，或因電花飛出之粒子附著在成膜基板，或使氧化物半導體膜之性能降低之情況衍生。又，在放電時，亦有使靶分裂之疑慮存在。

5 又，體電阻為使用電阻率儀，藉四探針法測定之值。

本發明之靶的抗折力宜為 8kg/mm^2 以上，且為 10kg/mm^2 以上更佳，又為 12kg/mm^2 以上尤佳。由於靶在運送、安裝時外加荷重，有靶破損之疑慮之理由，所以對於靶要求具一定以上之抗折力，在不足 8kg/mm^2 時，有不耐靶之使用之疑慮。靶之抗折力可以JIS R 1601為準進行測定。

又，在有關於本發明第二態樣之靶，更佳的是包含有選自由Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)及Hf(鈹)構成之群中至少一種以上之元素100-10000ppm。含有其等元素時，具有提昇靶的密度、提昇強度、降低電阻、減少色斑、提昇均勻性、減少異常放電或黃薄片等之效果，可期待在作為半導體用靶時提高品質。

上述元素，亦可使用從含有其等元素之燒結體(靶)回收之原料，作為雜質含於其中。又，在原料中，就算是金屬粉體或氧化物亦可添加。

20 在本發明中，半導體層係以非晶質膜為佳。

為非晶質膜時，可使絕緣膜或與保護層間之密著性改善，即使是大面積，亦可易於得到均勻的電晶體特性。

在此，半導體層是不是非晶質膜，可藉X射線晶體構造解析確認。不能觀測到明確的尖峰時，為非晶質。

又，半導體層之電子載體濃度宜為 10^{13} - $10^{18}/\text{cm}^3$ ，且以 10^{14} - $10^{17}/\text{cm}^3$ 尤佳。

電子載體濃度為上述範圍時，容易形成非退化半導體，作為電晶體使用時，容易使遷移率和開關比之間取得
5 良好的平衡。

又，能帶隙宜為2.0-6.0eV，又以2.8-5.0eV為更佳。能帶隙小於2.0eV時，有吸收可見光，使場效型電晶體錯誤動作之疑慮。此外，大於6.0eV時，難供給載體，致使場效型電晶體發生功能之疑慮衍生。

10 半導體層宜為顯示熱活性型之非退化半導體。為退化半導體時，會有造成載體過多，增加關閉電流及閘極漏電流增加，或使極限值變成負的，形成常開之疑慮存在。

半導體層是不是非退化半導體，是可藉測定使用霍爾效應之遷移率及載體密度之溫度變化來判斷。

15 又，要將半導體層形成非退化半導體，可調整成膜時之氧分壓，或進行後處理來控制氧缺陷量，使載體密度最適化達成。

半導體層之表面粗糙度(RMS)宜為1nm以下，且為0.6nm以下更佳，又為0.3nm以下尤佳。大於1nm時，有使
20 遷移率降低之疑慮存在。

半導體層宜為維持至少一部分的氧化銦之紅綠柱石(bixbite)構造之共有稜構造之非晶質膜。含有氧化銦之非晶質膜是不是維持著氧化銦之紅綠柱石構造之共有稜構造，是可藉由利用高亮度之同步加速器放射等之微小角入射X

射線散射(GIXS)求得之動徑分布函數(RDF)，顯示In-X(X為In、Zn)之尖峰位於0.30至0.36nm之間來確認。其詳細內容係參照下述文獻即可。

F.Utsuno, et al.,Thin Solid Films,Volume 496, 2006,
5 Pages 95-98

進而，在原子間距離為0.30至0.36nm之間之RDF的最大值為A，原子間距離為0.36至0.42之間之RDF的最大值為B時，宜符合 $A/B > 0.7$ 之關係， $A/B > 0.85$ 更佳，又 $A/B > 1$ 更佳，且 $A/B > 1.2$ 尤佳。

10 A/B 為0.7以下時，使用半導體層作為電晶體之活性層時，則有遷移率降低，或極限值或S值太大之疑慮存在。 A/B 小之事項，可考慮為反映非晶質膜之近距離秩序性不佳者。

又，In-In之平均鍵結距離宜為0.3-0.322nm，又以0.31-0.32nm尤佳。In-In之平均鍵結距離可藉X射線吸收分光法求得。在X射線吸收分光法之測定中，顯示由上升迄至高達數百eV之能量之處這般寬之X射線吸收廣域微細構造(EXAFS)。EXAFS是藉由所激起之原子周圍的原子之電子的後方散射所引起。引發飛出去之電子波及後方散射之波間之干擾效應。干擾係依存於電子狀態之波長及朝周圍原子來回之光路長度。藉使EXAFS進行傅立葉變換，得到動徑分布函數(RDF)。亦可從RDF之尖峰來預估平均鍵結距離。

20

半導體層之膜厚，通常為0.5-500nm，較佳的是1-150nm，更佳的是3-80nm，尤佳的是10-60nm。比0.5nm

薄時，在工業上很難均勻地成膜。此外，比500nm更厚時，成膜時間變長，工業上不能被採用。又，在3-80nm之範圍內時，遷移率或開關比等之TFT特性特別良好。

在本發明中，較佳的是，半導體層為非晶質膜，且非局部準位之能寬(E_0)為14meV以下。又，半導體層之非局部準位之能寬(E_0)係以10meV以下為佳，且8meV以下更佳，6meV以下尤佳。

非局部準位之能寬(E_0)大於14meV時，將半導體層作為電晶體之活性層使用時，則有遷移率降低，極限值或S值過大之疑慮存在。半導體層之非局部準位之能寬(E_0)大，是可想到是反映著非晶質膜之近距離秩序性差者。

3. 半導體層之保護層

場效型電晶體係以具有半導體之保護層為佳。沒有半導體之保護層時，在真空中或低壓下，半導體之表面層的氧會脫離，關閉電流變高，極限值電壓變負之疑慮存在。又，在大氣下，亦受到濕度等周圍的影響，有極限值電壓之電晶體特性之偏差變大之疑慮存在。

形成半導體之保護層之材料並無特別限制。在不失去本發明之效果的範圍內可任意選擇一般使用之物。例如可使用 SiO_2 、 SiN_x 、 Al_2O_3 、 Ta_2O_5 、 TiO_2 、 MgO 、 ZrO_2 、 CeO_2 、 K_2O 、 Li_2O 、 Na_2O 、 Rb_2O 、 Sc_2O_3 、 Y_2O_3 、 Hf_2O_3 、 CaHfO_3 、 PbTi_3 、 BaTa_2O_6 、 SrTiO_3 、 AlN 等。在其等之中，亦以使用 SiO_2 、 SiN_x 、 Al_2O_3 、 Y_2O_3 、 Hf_2O_3 、 CaHfO_3 為佳，較佳的是 SiO_2 、 SiN_x 、 Y_2O_3 、 Hf_2O_3 、 CaHfO_3 ，尤佳的是 SiO_2 、 Y_2O_3 、

Hf₂O₃、CaHfO₃等之氧化物。其等之氧化物的氧數亦可不一定與化學量論比一致(例如，可為SiO₂，亦可為SiO_x)。又，SiN_x亦可含有氫元素。

如此保護層亦可為積層相異之2層以上之絕緣膜之構造。

又，保護層亦可為晶質、多晶質、非晶質之任一者，但在工業上容易製造之多晶質或非晶質為佳。惟，保護層為非晶質尤佳。不是非晶質膜時，便有界面之平滑性變差，遷移率降低，極限值電壓或S值變大之疑慮存在。

半導體層之保護層係以非晶質氧化物或非晶質氮化物為佳，非晶質氧化物尤佳。又，保護層不是氧化物時，半導體中之氧移動到保護層側，致有關閉電流變高，極限值電壓變成負的，顯示常關之疑慮存在。

又，半導體層之保護層亦可使用聚(4-乙基苯酚)(PVP)、聚對二甲基苯(parylene)等之有機絕緣膜。進而，半導體層之保護層亦可具有無機絕緣膜及有機絕緣膜之2層以上的積層構造。

4. 閘極絕緣膜

形成閘極絕緣膜之材料並無特別限制。在不失去本發明之效果的範圍內可任意選擇一般使用之物。例如可使用SiO₂、SiN_x、Al₂O₃、Ta₂O₅、TiO₂、MgO、ZrO₂、CeO₂、K₂O、Li₂O、Na₂O、Rb₂O、Sc₂O₃、Y₂O₃、Hf₂O₃、CaHfO₃、PbTi₃、BaTa₂O₆、SrTiO₃、AlN等。在其等之中，是以使用SiO₂、SiN_x、Al₂O₃、Y₂O₃、Hf₂O₃、CaHfO₃為佳，且以SiO₂、

SiNx、Y₂O₃、Hf₂O₃、CaHfO₃為更佳。其等之氧化物的氧數亦可不一定要與化學量論比一致(例如，可為SiO₂，亦可為SiO_x)。又，SiNx亦可含有氫元素。

如此閘極絕緣膜亦可為積層相異2層以上之絕緣膜之
5 構造。又，閘極絕緣膜亦可為晶質、多晶質、非晶質之任一者，但在工業上容易製造之多晶質或非晶質為佳。。

又，閘極絕緣膜亦可使用聚(4-乙基苯酚)(PVP)、聚對二甲基苯(parylene)等之有機絕緣膜。進而，閘極絕緣膜亦可具有無機絕緣膜及有機絕緣膜之2層以上的積層構造。

10 5.電極

形成閘極、源極及汲極之各電極之材料並無特別限制，可在不失去本發明效果之範圍內任意選擇一般使用之物。例如可使用銦錫氧化物(ITO)、銦鋅氧化物、ZnO、SnO₂等之透明電極、Al、Ag、Cr、Ni、Mo、Au、Ti、Ta、Cu
15 等之金屬電極、或含有其等之合金之金屬電極。又，積層其等2層以上，來減少接觸電阻，提昇界面強度者為佳。又，為了減少源極、汲極之接觸電阻，亦可對半導體之與電極之界面實施電漿處理、臭氧處理等處理，來調整電阻。

接著，說明本發明之場效型電晶體之製造方法。

20 在本發明之製造方法中，以包含有使用上述本發明之靶，且藉DC或AC濺鍍將半導體層成膜之步驟、及在形成半導體層之後以70-350℃進行熱處理之步驟為特徵所在。

此外，上述之場效型電晶體之各構成構件(層)可在本技術領域上以公知手法形成。

具體上，以成膜方法而言，可使用噴鍍法、浸鍍法、CVD法等之化學性成膜方法或濺鍍法、真空蒸鍍法、離子鍍法、脈衝雷射沉積法等之物理性成膜方法。從為了容易控制載體密度，及容易進行膜質提昇之觀點來看，較佳的是使用物理性成膜方法，更佳的是，從生產性高之觀點來看，使用濺鍍法。

在濺鍍上，可利用使用複合氧化物之燒結靶之方法、使用多數燒結靶且使用共濺射之方法、使用合金靶且使用反應性濺射之方法。但，使用多數燒結靶且使用共濺射之方法或使用合金靶且使用反應性濺射之方法時，有均勻性或再現性變差之情況，或非局部準位之能寬(E_0)變大之情況，致使遷移率降低、極限值電壓變大等電晶體特性降低之疑慮存在。較佳的是使用複合氧化物之燒結靶。

可藉各種蝕刻法將所形成之膜圖案化。

在本發明中，使用本發明之靶且藉DC或AC濺鍍將半導體層成膜。藉使用DC或AC濺鍍時，與RF濺鍍之型態相比，較能減少成膜時所受到之損傷。為此，在場效型電晶體中，可期待降低極限值電壓偏移、提昇遷移率、減少極限值電壓、減少S值等之效果。

又，在本發明中，形成半導體層及半導體之保護層之後，以70-350°C進行熱處理。比70°C低時，有降低所得到之電晶體之熱安定性及耐熱性，遷移率變低，S值變大，或極限值電壓變高之疑慮存在。此外，比350°C高時，有不能使用不具耐熱性之基板之疑慮、或耗費熱處理用之設備費

用之疑慮、使保護層、絕緣膜或半導體層之界面劣化之疑慮、降低水分壓進行成膜時會晶體化，無法得到非晶質膜之疑慮存在。

熱處理溫度係以80-260°C為佳，且為90-180°C較佳，又
5 100-150°C為更佳。特別是熱處理溫度在180°C以下時，以基板而言，因為可利用PEN等之耐熱性低之樹脂基板，所以較佳。

熱處理時間通常是以1秒-24小時為佳，且藉以處理溫度調整為佳。例如在70-180°C下以10分鐘至24小時較佳，
10 20分鐘至6小時更佳，30分鐘-3小時尤佳。在180-260°C時，則以6分鐘到4小時較佳，且15分鐘到2小時更佳。在260-300°C下，則以30秒鐘至4小時較佳，以1分鐘至2小時尤佳。在300-350°C下，則以1秒鐘至1小時較佳，且2秒鐘至30分鐘尤佳。

15 熱處理係於惰性氣體中氧分壓為 10^{-3} Pa以下之環境下進行，或以保護層覆蓋半導體層之後進行者為佳。上述條件下時，可提昇再現性。

惰性氣體係以 N_2 、He、Ne、Ar、Kr、Xe為佳。

在本發明之場效型電晶體中，遷移率係以 $1\text{cm}^2/\text{Vs}$ 以下
20 為佳，且 $3\text{cm}^2/\text{Vs}$ 以上更佳， $8\text{cm}^2/\text{Vs}$ 以上尤佳。比 $1\text{cm}^2/\text{Vs}$ 更小時，開關速度變慢，有不能用於大畫面高精細之顯示器之疑慮存在。

開關比係以 10^6 以上為佳， 10^7 以上為更佳， 10^8 以上尤佳。

開關電流係以2pA以下為佳，1pA以下較佳，0.5pA以下更佳，0.2pA以下尤佳。關閉電流大於2pA時，作為顯示器之TFT使用時，有對比率變差，畫面均勻性變低之疑慮存在。

- 5 閘極漏電流係以1pA以下為佳。大於1pA時，作為顯示器之TFT使用時，有對比率變差之疑慮存在。

極限值電壓通常為0-10V，且為0-4V較佳，為0-3V更佳，為0-2V尤佳。小於0V時，形成常開，在關閉時，有須要施加電壓，耗費功率變大之疑慮存在。大於10V時，有驅動電壓變大，耗費功率變大，需要高遷移率之疑慮存在。

又，S值係以0.8V/dec以下為佳，0.3V/dec以下較佳，0.25V/dec以下更佳，0.2V/dec以下尤佳。大於0.8V/dec時，則有驅動電壓變大，耗費功率變大之疑慮存在。特別是使用在有機EL顯示器時，因為是直流驅動時，S值在0.3V/dec以下時，可大幅地降低耗費功率，因此較佳。

又，S值(Swing Factor)係指在由關閉狀態增加閘極電壓時，由關閉狀態迄至開啟狀態中，汲極電流急遽地上升，顯示這個急遽度之值。如下述式子定義，令汲極電流上升1位數(10倍)時之閘極電壓之增加量為S值。

20
$$S \text{ 值} = dV_g / d\log(I_{ds})$$

S值愈小，形成急遽的上升(日書「薄膜電晶體技術總論」、鵜飼育弘著、2007年刊、日本國工業調查會)。

S值愈大時，由開啟切換到關閉時必須施加高的閘極電壓，有耗費功率變大之疑慮存在。

又，以 $10\mu\text{A}$ 之直流電壓且以 50°C 施加100小時之前後的極限值電壓之偏移量係以 1.0V 以下為佳，且 0.5V 以下較佳。大於 1V 時，作為有機EL顯示器之電晶體利用時，則有使畫質變化之疑慮存在。

- 5 又，在傳遞曲線上使閘極電壓昇降時之磁滯小的時候較佳。

又，通道寬度 W 及通道長度 L 之比 W/L (參考第2圖)通常為 $0.1-100$ ，且 $0.5-20$ 較佳，又以 $1-8$ 尤佳。 W/L 一超過 100 時，會有漏電流增加，on-off比降低之疑慮存在。小於 0.1 時，
10 有使場效遷移率降低，夾止變成不明之疑慮存在。

又，通道長度 L 通常是 $0.1-1000\mu\text{m}$ ，較佳的是 $1-100\mu\text{m}$ ，更佳的是 $2-10\mu\text{m}$ 。 $0.1\mu\text{m}$ 以下時，工業上難以製造，又，有漏電流變大之疑慮存在，在 $1000\mu\text{m}$ 以上時，元件變得過大，不佳。

- 15 本發明之場效型電晶體宜具有將半導體層遮光之構造。不具有將半導體層遮光之構造(例如遮光層)時，使光線射入半導體層時，激發載體電子，有關閉電流變高之疑慮衍生。遮光層宜為在 $300-800\text{nm}$ 具有吸收之薄膜。遮光層在
20 半導體層上部或下部哪一邊都沒關係，但是以位於上部及下部兩邊為佳。又，遮光層兼為閘極絕緣膜或黑色矩陣等也沒關係。遮光層只位於一側時，在構造上必須下功夫，俾使光線從沒有遮光層之側不會照射在半導體層者。

又，在本發明之場效型電晶體中，宜於半導體層與源極或汲極之間設置接觸層。接觸層之形成材料乃可使用與

上述之半導體層同樣之組成之複合氧化物。即，接觸層宜為以In及Zn等、半導體層所含之元素為主要成分之氧化物。不含其等之元素時，在接觸層與半導體層之間發生元素之移動，在進行應力測試等時，有極限值電壓之偏移變大之疑慮存在。

接觸層之製作方法並無特別限制，亦可以改變成膜條件，形成與半導體層同一組成比之接觸層；形成與半導體層之組成比不同之層；藉電漿處理或臭氧處理提高電阻以構成與半導體之電極接觸之接觸部分；或，在半導體層之成膜時藉氧分壓等之成膜條件以構成提高電阻之層。

又，在本發明之場效型電晶體中，半導體層與閘極絕緣膜之間及/或半導體層與保護層之間宜具有電阻高於半導體層之氧化物電阻層。沒有氧化物電阻層時，產生關閉電流，極限值電壓變成負的，有形成常開之疑慮存在。又，在保護成膜或蝕刻等之後處理步驟時，有半導體層變質，使特性劣化之疑慮存在。

對於氧化物電阻層可舉例有以下之物。

- 與以高於半導體膜之成膜時之氧分壓成膜之半導體層同一組成之非晶質氧化物膜
- 與半導體層同一組成但改變組成比之非晶質氧化物膜
- 含有In及Zn，且含有與半導體層相異之元素X之非晶質氧化物膜
- 以氧化銦為主要成分之多晶體氧化物膜
- 以氧化銦為主要成分，且摻雜Zn、Cu、Co、Ni、Mn、

Mg等正二價元素1種以上之多晶體氧化物膜

・在半導體層所含之組成中更加入由Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au選擇之1種以上的元素之非晶質氧化物膜

- 5 與半導體層同一組成但改變組成比之非晶質氧化物膜或含有In及Zn且含有與半導體層相異之元素X之非晶質氧化物膜之時，In組成比少於半導體層者為佳。又，元素X之組成比多於半導體層者為佳。

- 10 氧化物電阻層係以含有In及Zn之各元素之氧化物為佳。不含有其等元素時，在氧化物電阻層與半導體層之間發生元素之移動，在進行應力測試等之時有極限值電壓之偏壓變大之疑慮存在。

- 15 半導體層所含之組成中更加入由Cu、Co、Ni、Mn、Fe、Mg、Ca、Sr、Ba、Ag、Au選擇之1種以上之元素之非晶質氧化物膜之時，In組成比少於半導體層者為佳。又，Ga組成比多於半導體層者為佳。

[實施例]

[第一態樣]

實施例1

- 20 (1)濺鍍鈮之製造

對於原料，將氧化銦、氧化鋅及氧化鋇之粉末混合成原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.48、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.50、原子比 $[\text{Zr}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.02。將此供給於濕式球磨機，混合粉碎72小時，得到原料微粉末。

將所得到之原料微粉末造粒後，加壓成形為直徑10cm、厚度5mm之尺寸，將此放入燒成爐，以1500℃燒成12小時，得到燒結體(靶)。

靶之體電阻為 $3\text{m}\Omega$ ，理論相對密度為0.99。又，可得到沒有色斑，外觀均勻性高之靶。

此外，理論相對密度係計算由各氧化物之比重及其量比計算之密度，和以阿基米德法所測定之密度間之比率而求得。

(2)電晶體之製作

10 基板是使用玻璃基板外，其餘同樣，製作第1圖所示之場效型電晶體同樣之電晶體。

在玻璃基板上，以室溫之RF濺鍍積層鉬金屬200nm後，以濕式蝕刻圖案化，製作閘極。

其次，在製作閘極之基板上，藉電漿化學氣相成長裝置(PECVD)，且在300℃進行 SiN_x 之成膜(厚度200nm)，作為閘極絕緣膜。

接著，將在(1)所製造之靶裝設在利用DC濺射法之一之DC磁控管濺鍍法之成膜裝置，在閘極絕緣膜上成膜，之後進行圖案化，形成半導體層(膜厚50nm)。

20 濺射條件為基板溫度：25℃、到達壓力： $1 \times 10^{-6}\text{Pa}$ 、環境氣體：Ar99.5%及氧0.5%、濺射壓力(全壓)： $2 \times 10^{-1}\text{Pa}$ 、投入功率：100W、成膜時間：6分鐘、S-T距離：110mm。

其次，利用掀除製程(lift-off process)及RF磁控管濺鍍(室溫、Ar100%)，形成由 In_2O_3 —ZnO構成之源極/汲極。

其次，在氮環境下，以 170°C 進行熱處理2小時，製造場效型電晶體(第2圖之W為 $40\mu\text{m}$ 、L為 $4\mu\text{m}$ 之下閘極型場效型電晶體)。

[半導體層之評價]

- 5 在玻璃基板(corning1737)上，使用上述實施例(1)製造之鈹，形成半導體層，且進行評價。

半導體層之形成係於DC磁控管濺鍍法之成膜裝置，與實施例(2)同樣實施。結果在玻璃基板上形成膜厚達 50nm 之氧化物薄膜。

- 10 以ICP(Inductively Coupled Plasma)法分析所得到之半導體膜時，可得到原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.49、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.49、原子比 $[\text{Ga}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.02。

- 15 將上述半導體膜在氮環境下，以 170°C 進行2小時的熱處理。

藉霍爾測定裝置測定業經熱處理後之半導體膜之載體濃度及霍爾遷移率。結果為顯示n型，載體濃度為 $4 \times 10^{17} \text{cm}^{-3}$ 、霍爾遷移率為 $2 \text{cm}^2/\text{Vs}$ 。

此外，霍爾測定裝置及其測定條件如下。

- 20 • 霍爾測定裝置

日商東陽技術公司製：Resi Test 8310

- 測定條件

測定溫度：室溫(25°C)

測定磁場：0.5T

測定電流： 10^{-12} - 10^{-4} A

測定模式：AC磁場霍爾測定

又，已藉X射線晶體結構解析，確認為非晶質者。藉AMF所測定之表面粗糙度為RMS0.2nm。又，光學性地求得
5 之能帶隙為3.8eV。

進而，在77-300K之範圍內使測定溫度變化，測定霍爾效應時，顯示熱活性型，可確認半導體膜為非退化半導體者。

又，由使溫度變化而使用霍爾效應所測定之載體濃度
10 及活性化能量之關係，可知非局部準位之能寬(E_0)係6meV以下。

進而，藉由X射線散射測定求得之動徑分布函數(RDF)，觀測到顯示In-In之尖峰在0.35nm附近，確認到留有氧化銦之紅綠柱石(bixbite)構造之稜共有結構。令原子間距
15 離在0.30至0.36nm之間的RDF之最大值為A、原子間距離為0.36至0.42之間的RDF之最大值為B時之A/B係1.3。藉X射線吸收分光法所求得之In-In之平均鍵結距離為0.318nm。

[電晶體之評價]

針對場效型電晶體進行下述評價。

20 (1)場效遷移率(μ)、開關比、關閉電流、閘極漏電流、S值、極限值電壓(V_{th})

使用半導體參數分析儀(Keithley 4200)，在室溫、大氣中，且遮光環境下測定。

(2)磁滯

使用半導體參數分析儀，測定昇壓時之傳遞曲線(I-V特性)及降壓時之傳遞曲線(I-V特性)，令昇降時之電壓差為 ΔV_g 。將 ΔV_g 之最大值為0.5V以下者為「少」，0.5-3V者為「有」，3V以上者為「大」。

5 (3)應力測試

應力條件為以閘極電壓15V，在50°C下施加10 μ A之直流電壓100小時。比較施加應力前後之 V_{th} ，測定極限值電壓之偏移量(ΔV_{th})。

又，如下進行耐酸性及耐濕性之評價。

10 (1)耐酸性

以與實施例1(2)同一條件，在玻璃基板上形成200nm厚之半導體膜，進行熱處理。將此在草酸系蝕刻液(日商關東化學公司製、ITO-06)進行蝕刻，測定25°C下之蝕刻速度。評價係如下訂定。

- 15 ◎：不足200nm/分鐘
 ○：200-500nm/分鐘
 △：500-1000nm/分鐘
 ×：1000nm/分鐘以上

(2)耐濕性

- 20 對所製作之電晶體在85°C、85%RH，實施2000小時的耐濕測試。測定測試前後之電阻，如下分類。將測試前之電阻值÷測試後之電阻值、測試後之電阻值÷測試前之電阻值之較大者為變化率。

◎：變化率2倍以下

○：變化率2-5倍變化

△：變化率5-100倍變化

×：變化率100倍以上變化

將測定結果示於表1。

5 實施例2-29、比較例1-7

將原料之氧化銦、氧化鋅及X元素之氧化物的混合比調製成表1-4所示之組成外，其餘步驟與實施例1(1)同樣，製造濺鍍靶。

使用上述濺鍍靶，如表1-4所示，變更成膜條件外，其餘與實施例1(2)同樣，製作場效型電晶體，並進行評價。

此外，在製造濺鍍靶時，替代氧化鋇而使用之原料如下所示。

實施例12：HfO₂、日商高純度化學研究所公司製造、HFO01PB

實施例13：GeO₂、日商高純度化學研究所公司製造、GEO06PB

15 實施例14：SiO₂、日商高純度化學研究所公司製造、SIO12PB

實施例15：TiO₂、日商高純度化學研究所公司製造、TIO14PB

實施例16：MnO₂、日商高純度化學研究所公司製造、MNO03PB

實施例17：WO₃、日商高純度化學研究所公司製造、WWO04PB

實施例18：MoO₃、日商高純度化學研究所公司製造、MOO03PB

20 實施例19：V₂O₅、日商高純度化學研究所公司製造、VVO09PB

實施例20：Nb₂O₅、日商高純度化學研究所公司製造、NBO08PB

實施例25：CuO、日商高純度化學研究所公司製造、CUO08PB

實施例26：NiO、日商高純度化學研究所公司製造、NIO11PB

實施例27：CoO、日商高純度化學研究所公司製造、COO03PB

實施例28:FeO、日商高純度化學研究所公司製造、FEO01PB

實施例29:Cr₂O₃、日商高純度化學研究所公司製造、CRO01GB

在實施例21中，形成源極/汲極後，以RF磁控管濺鍍，將SiO₂進行300nm之成膜，形成保護層，製作第4圖所示之

5 電解效應型電晶體。

在實施例22及比較例1-7中，以RF濺鍍進行半導體層之形成。具體而言，將靶裝設於RF磁控管濺鍍成膜裝置，進行成膜。

在此之濺射條件為：25°C、到達壓力： 1×10^{-6} Pa、環境
10 氣體：Ar99.5%及氧0.5%、濺射壓力(全壓)： 2×10^{-1} Pa、投入功率：100W、成膜時間：8分鐘、S-T距離：100mm。

在實施例23中，使用附有SiO₂熱氧化膜之矽基板。SiO₂熱氧化膜之厚度為100nm。在這電晶體中，閘極絕緣膜為SiO₂熱氧化膜，矽基板具有閘極及基板之功能。

15 在附有SiO₂熱氧化膜之矽基板上，與實施例1同樣，形成半導體層、源極及汲極。

[表 1]

		實施例							
		1	2	3	4	5	6	7	8
半導體層之成膜方式及條件	成膜方式	DC	DC	DC	DC	DC	DC	DC	DC
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2
靶之組成(原子比)	環烷氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%
	In/(In+Zn+X)	0.48	0.47	0.45	0.41	0.39	0.20	0.30	0.59
	Zn/(In+Zn+X)	0.50	0.51	0.47	0.43	0.41	0.72	0.62	0.33
	X/(In+Zn+X)	0.02	0.04	0.08	0.16	0.20	0.08	0.08	0.08
	元素X	Zr	Zr	Zr	Zr	Zr	Zr	Zr	Zr
	In/(In+Zn)	0.490	0.480	0.489	0.488	0.488	0.217	0.326	0.641
半導體層之組成(原子比)	In/(In+X)	0.960	0.922	0.849	0.719	0.661	0.714	0.789	0.881
	Zn/(X+Zn)	0.962	0.927	0.855	0.729	0.672	0.900	0.886	0.805
	In/(In+Zn+X)	0.49	0.48	0.46	0.42	0.40	0.22	0.32	0.60
	Zn/(In+Zn+X)	0.49	0.48	0.46	0.42	0.40	0.70	0.60	0.32
	X/(In+Zn+X)	0.02	0.04	0.08	0.16	0.20	0.08	0.08	0.08
	元素X	Zr	Zr	Zr	Zr	Zr	Zr	Zr	Zr
半導體層之狀態 電晶體使用構件	In/(In+Zn)	0.500	0.500	0.500	0.500	0.500	0.239	0.348	0.652
	In/(In+X)	0.961	0.923	0.852	0.724	0.667	0.733	0.800	0.882
	Zn/(X+Zn)	0.961	0.923	0.852	0.724	0.667	0.897	0.882	0.800
	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃
	閉極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x
熱處理	半導體之保護層	無	無	無	無	無	無	無	無
		N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr
	遷移率(cm ² /Vs)	19	17	15	11	9	5	12	18
	開關比	10 ⁸	10 ⁹	10 ¹⁰	10 ⁹	10 ⁸	10 ⁸	10 ¹⁰	10 ⁸
	關閉電流(pA)	0.9	0.1	0.05	0.05	0.05	0.08	0.05	0.5
	閉極漏電流(pA)	0.6	0.09	0.05	0.05	0.05	0.05	0.05	0.3
應力測試 半導體層之特性	S值	0.08	0.1	0.12	0.2	0.26	0.27	0.15	0.9
	Vth(V)	0.3	0.4	0.5	0.9	1.5	0.5	0.6	0.4
	磁滯	少	少	少	少	少	少	少	少
	極限值電壓之偏移ΔVth(V)	0.9	0.8	0.4	0.4	0.4	0.7	0.5	0.5
	耐酸性	△	△	○	○	◎	○	△	◎
	耐濕性	△	△	○	○	◎	○	△	◎

[表 2]

		實施例									
		9	10	11	12	13	14	15	16		
半導體層之成膜方式及條件	成膜方式	DC	DC	DC	DC	DC	DC	DC	DC		
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2		
	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%		
		0.69	0.45	0.19	0.48	0.48	0.48	0.48	0.48		
靶之組成(原子比)	In/(In+Zn+X)										
	Zn/(In+Zn+X)	0.23	0.21	0.41	0.50	0.50	0.50	0.50	0.50		
	X/(In+Zn+X)	0.08	0.34	0.40	0.02	0.02	0.02	0.02	0.02		
	元素X	Zr	Zr	Zr	Hf	Ge	Si	Ti	Mn		
半導體層之組成(原子比)	In/(In+Zn)	0.750	0.682	0.317	0.490	0.490	0.490	0.490	0.490		
	In/(In+X)	0.896	0.570	0.322	0.960	0.960	0.960	0.960	0.960		
	Zn/(X+Zn)	0.742	0.382	0.506	0.962	0.962	0.962	0.962	0.962		
	In/(In+Zn+X)	0.70	0.46	0.20	0.49	0.49	0.49	0.49	0.49		
	Zn/(In+Zn+X)	0.22	0.20	0.40	0.49	0.49	0.49	0.49	0.49		
	X/(In+Zn+X)	0.08	0.34	0.40	0.02	0.02	0.02	0.02	0.02		
	元素X	Zr	Zr	Zr	Hf	Ge	Si	Ti	Mn		
	In/(In+Zn)	0.761	0.697	0.333	0.500	0.500	0.500	0.500	0.500		
	In/(In+X)	0.897	0.575	0.333	0.961	0.961	0.961	0.961	0.961		
	Zn/(X+Zn)	0.733	0.370	0.500	0.961	0.961	0.961	0.961	0.961		
半導體層之狀態	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質		
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃		
	閉極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x		
	半導體之保護層	無	無	無	無	無	無	無	無		
熱處理		N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr		
	遷移率(cm ² /Vs)	26	6	2	18	18	18	18	18		
	開關比	10 ⁸	10 ⁸	10 ⁷	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸		
	關閉電流(pA)	1	0.05	1.8	0.9	0.9	0.9	0.9	0.9		
	開極漏電流(pA)	0.5	0.05	0.5	0.6	0.6	0.6	0.6	0.6		
	S值	0.37	0.47	0.7	0.08	0.09	0.09	0.09	0.09		
	Vth(V)	0.3	3.2	4	0.3	0.3	0.3	0.3	0.3		
	磁滯	少	少	少	少	少	少	少	少		
	極限值電壓之偏移ΔVth(V)	0.7	0.3	0.3	0.9	0.9	0.9	0.9	0.9		
	耐酸性	○	○	○	△	△	△	△	△		
應力測試		○	○	○	△	△	△	△	△		
	耐濕性	○	○	○	△	△	△	△	△		
半導體層之特性											

[表 3]

		實 施 例							
		17	18	19	20	21	22	23	24
半導體層之成膜方式及條件	成膜方式	DC	DC	DC	DC	DC	DC	DC	DC
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2
靶之組成(原子比)	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%
	In/(In+Zn+X)	0.48	0.48	0.48	0.48	0.47	0.47	0.48	0.31
	Zn/(In+Zn+X)	0.50	0.50	0.50	0.50	0.49	0.49	0.5	0.33
	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.04	0.04	0.02	0.36
	元素X	W	Mo	V	Nb	Zr	Zr	Zr	Zr
半導體層之組成(原子比)	In/(In+Zn)	0.490	0.490	0.490	0.490	0.490	0.490	0.500	0.484
	In/(In+X)	0.960	0.960	0.960	0.960	0.922	0.922	0.961	0.463
	Zn/(X+Zn)	0.962	0.962	0.962	0.962	0.925	0.925	0.961	0.478
	In/(In+Zn+X)	0.49	0.49	0.49	0.49	0.48	0.48	0.49	0.32
	Zn/(In+Zn+X)	0.49	0.49	0.49	0.49	0.48	0.48	0.49	0.32
半導體層之狀態 電晶體使用構件	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.04	0.04	0.02	0.36
	元素X	Zr	Mo	V	Nb	Zr	Zr	Zr	Zr
	In/(In+Zn)	0.500	0.500	0.500	0.500	0.500	0.500	0.500	0.500
	In/(In+X)	0.961	0.961	0.961	0.961	0.923	0.923	0.961	0.471
	Zn/(X+Zn)	0.961	0.961	0.961	0.961	0.923	0.923	0.961	0.471
熱處理	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	矽	玻璃
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiO ₂ 熱氧化膜	SiN _x
	半導體之保護層	無	無	無	無	SiO ₂	無	無	無
		N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr
電晶體之特性	遷移率(cm ² /Vs)	18	18	18	18	17	15	18	5
	開關比	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁹	10 ⁸	10 ¹⁰	10 ⁹
	關閉電流(pA)	0.9	0.9	0.9	0.9	0.05	0.1	0.05	0.05
	閘極漏電流(pA)	0.6	0.6	0.6	0.6	0.05	0.12	0.05	0.05
	S值	0.09	0.09	0.09	0.09	0.12	0.15	0.2	0.29
應力測試 半導體層之特性	Vth(V)	0.3	0.3	0.3	0.3	0.3	0.6	0.2	0.9
	磁滯	少	少	少	少	少	少	少	少
	極限值電壓之偏移ΔVth(V)	0.9	0.9	0.9	0.9	0.8	0.9	0.6	0.4
	耐酸性	△	△	△	△	△	△	△	◎
	耐濕性	△	△	△	△	○	△	△	◎

[表 4]

		實施例				
		25	26	27	28	29
半導體層之成膜方式及條件	減壓方式	DC	DC	DC	DC	DC
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2
	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%
靶之組成(原子比)	In/(In+Zn+X)	0.48	0.48	0.48	0.48	0.48
	Zn/(In+Zn+X)	0.50	0.50	0.50	0.50	0.50
	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.02
	元素X	Cu	Ni	Co	Fe	Cr
	In/(In+Zn)	0.050	0.050	0.050	0.050	0.050
半導體層之組成(原子比)	In/(In+X)	0.961	0.961	0.961	0.961	0.961
	Zn/(X+Zn)	0.961	0.961	0.961	0.961	0.961
	In/(In+Zn+X)	0.49	0.49	0.49	0.49	0.49
	Zn/(In+Zn+X)	0.49	0.49	0.49	0.49	0.49
	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.02
	元素X	Cu	Ni	Co	Fe	Cr
	In/(In+Zn)	0.500	0.500	0.500	0.500	0.500
半導體層之狀態 電晶體使用構件	In/(In+X)	0.961	0.961	0.961	0.961	0.961
	Zn/(X+Zn)	0.961	0.961	0.961	0.961	0.961
	XRD	非晶質	非晶質	非晶質	非晶質	非晶質
	基板	玻璃	玻璃	玻璃	玻璃	玻璃
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x
熱處理	半導體之保護層	無	無	無	無	無
		N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr	N ₂ F 170℃ 2Hr
電晶體之特性	遷移率(cm ² /Vs)	18	18	18	18	18
	開關比	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸
	關閉電流(pA)	0.9	0.9	0.9	0.9	0.9
	閘極漏電流(pA)	0.6	0.6	0.6	0.6	0.6
	S值	0.09	0.09	0.09	0.09	0.09
	Vth(V)	0.3	0.3	0.3	0.3	0.3
	磁滯	少	少	少	少	少
應力測試	極限值電壓之偏移ΔVth(V)	0.9	0.9	0.9	0.9	0.9
半導體層之特性	耐酸性	△	△	△	△	△
	耐濕性	△	△	△	△	△

[表 5]

比較例		1	2	3	4	5	6	7
		RF	RF	RF	RF	RF	RF	RF
半導體層之成膜方式及條件	成膜方式							
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2
靶之組成(原子比)	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%
	In/(In+Zn+X)	0.49	0.02	0.49	0.10	1.00		
	Zn/(In+Zn+X)	0.51	0.50	0.02	0.10		1.00	
	X/(In+Zn+X)		0.48	0.49	0.8			1
	元素X	—	Zr	Zr	Zr			Zr
	In/(In+Zn)	0.490	0.038	0.961	0.500	1.000	—	—
	In/(In+X)	1.000	0.040	0.500	0.111	1.000	—	—
	Zn/(X+Zn)	1.000	0.510	0.039	0.111	—	1.00	—
	In/(In+Zn+X)	0.50	0.02	0.49	0.10	1.00		
	Zn/(In+Zn+X)	0.50	0.490	0.02	0.10		1.00	
半導體層之狀態	X/(In+Zn+X)		0.49	0.49	0.80			1.00
	元素X	—	Zr	Zr	Zr			Zr
	In/(In+Zn)	0.500	0.039	0.961	0.500	1.000	—	—
	In/(In+X)	1.000	0.039	0.500	0.111	1.000	—	—
	Zn/(X+Zn)	1.000	0.500	0.039	0.111	—	1.000	—
	XRD	非晶質	非晶質	非晶質	多晶	多晶	多晶	多晶
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x
	半導體之保護層	無	無	無	無	無	無	無
		N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr	N ₂ 下 170℃ 2Hr
熱處理	電晶體之特性							
	遷移率(cm ² /Vs)	21	—	0.5	—	—	0.01	—
	開關比	10 ⁷	—	10 ³	—	—	10 ³	—
	開關電流(pA)	5	—	10	—	1000000	1	—
	閘極漏電流(pA)	2	—	2	—	1000000	1	—
	S值	0.1	—	2	—	—	0.4	—
	Vth(V)	0.3	—	6	—	常開	—0.5	—
	磁滯	少	—	少	—	—	有	—
	極限值電壓之偏移ΔVth(V)	1.5	—	2	—	—	5	—
	耐酸性	×	△	◎	◎	○	×	◎
應力測試	耐濕性	×	△	◎	◎	○	×	◎
	備考		不驅動		不驅動	不驅動		不驅動

[濺鍍靶之例]

實施例30

對於原料，將氧化銦、氧化鋅及氧化鋇之粉末混合成
原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.4、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Zr})]$ 為
5 0.4、原子比 $[\text{Zr}/(\text{In} + \text{Zn} + \text{Zr})]$ 為0.2。將此供給於濕式球磨
機，混合粉碎72小時，得到原料微粉末。

將所得到之原料微粉末造粒後，加壓成形為直徑
20cm、厚度5mm之尺寸，將此放入燒成爐，以1400°C燒成
12小時，得到燒結體(靶)。

10 靶之體電阻為 $5\text{m}\Omega$ ，理論相對密度為0.98。靶之抗折
力為 $12\text{kg}/\text{mm}^2$ 。又，可得到沒有色斑，外觀均勻性高之靶。
比較例8

對於原料，將氧化銦、氧化鋅及氧化鎵之粉末混合成
原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Ga})]$ 為0.4、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Ga})]$
15 為0.4、原子比 $[\text{Zr}/(\text{In} + \text{Zn} + \text{Ga})]$ 為0.2。將此供給於濕式球
磨機，混合粉碎72小時，得到原料微粉末。

將所得到之原料微粉末造粒後，加壓成形為直徑
20cm、厚度5mm之尺寸，將此放入燒成爐，以1400°C燒成
12小時，得到燒結體(靶)。

20 靶之體電阻為 $70\text{m}\Omega$ ，理論相對密度為0.82。靶之抗折
力為 $7\text{kg}/\text{mm}^2$ 。又，可確認靶上有若干色斑。

第6圖係針對與實施例1及5同一組成之半導體層，顯示
熱處理溫度及遷移率之關係。又，處理時間為2小時。

在實施例1之組成中，以150°C之處理時，遷移率為安

定，對此，在實施例5之組成中，為使遷移率安定時需要300℃以上之處理溫度。

[第二態樣]

[濺鍍靶之製作]

5 實施例31(靶I)

對於原料，將5N(純度99.999%)氧化銦(日商高純度化學研究所公司製、INO04PB)、5N之氧化鋅(日商高純度化學研究所公司製、ZNO04PB)及5N之氧化鋁(日商高純度化學研究所公司製)之粉末混合成原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Al})]$ 為
10 0.48、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Al})]$ 為0.50、原子比 $[\text{Al}/(\text{In} + \text{Zn} + \text{Al})]$ 為0.02。將此供給於濕式球磨機，混合粉碎72小時，得到原料微粉末。

將所得到之原料微粉末造粒後，加壓成形為直徑10cm、厚度5mm之尺寸，將此放入燒成爐，以1500℃燒成
15 12小時，得到燒結體(靶)。

將靶粉碎，以ICP分析時可知不含Sn(錫)、Ge(鍺)、Si(矽)、Ti(鈦)、Zr(鋯)、Hf(鈹)等之雜質。又，靶之體電阻為20mΩ，理論相對密度為0.95。

實施例32(靶II)

20 對於原料，由使用完畢之ITO靶等回收之氧化銦、5N之氧化鋅(日商高純度化學研究所公司製、ZNO04PB)及4N之氧化鋁(日商高純度化學研究所公司製、ALO12PB)之粉末混合成原子比 $[\text{In}/(\text{In} + \text{Zn} + \text{Al})]$ 為0.48、原子比 $[\text{Zn}/(\text{In} + \text{Zn} + \text{Al})]$ 為0.50、原子比 $[\text{Al}/(\text{In} + \text{Zn} + \text{Al})]$ 為0.02。將此供

給於濕式球磨機，混合粉碎72小時，得到原料微粉末。

將所得到之原料微粉末造粒後，加壓成形為直徑10cm、厚度5mm之尺寸，將此放入燒成爐，以1500℃燒成12小時，得到燒結體(靶)。

- 5 將靶粉碎，以ICP分析時可知含有Sn(錫)500ppm之雜質。又，靶之體電阻為3mΩ，理論相對密度為0.99。又，得到沒有色斑且外觀均勻性高之靶。

實施例33-37(靶III-VII)

- 相對於原料中之金屬元素整體，添加Ge、Si、Ti、Zr
10 或Hf元素為500原子ppm，作為氧化物之外，其餘以與靶I同一步驟製作。靶是得到與靶II大致同一品質者，但得到外觀更均質且漂亮者。

[濺鍍靶之評價]

• 靶I

- 15 將上述實施例31所製作之靶I裝設於RF濺射法之一之RF磁控管濺鍍法之成膜裝置，在玻璃基板(corning1737)上形成半導體膜。

- 在此之濺射條件為基板溫度：25℃、到達壓力：
1×10⁻⁶Pa、環境氣體：Ar99.5%及氧0.5%、濺射壓力(全壓)：
20 2×10⁻¹Pa、投入功率：100W、成膜時間：8分鐘、S-T距離：
100mm。

結果在玻璃基板上形成膜厚達70nm之半導體膜。

此外，以ICP法分析所得到之膜組成時，可得到原子比
〔In/(In+Zn+Al)〕為0.49、原子比〔Zn/(In+Zn+Al)〕為

0.49、原子比 $[Al/(In + Zn + Al)]$ 為 0.02。

如此，在靶I中，可形成半導體膜。

• 靶II-VII

與上述靶I同樣製作，形成半導體膜。結果，使用靶II-
5 VII時，與靶I之結果大致相同，亦可形成半導體膜。

惟，長期連續放電時，與使用靶I之型態相比，可確認到濺鍍時之異常放電的頻率或黃薄片之量較為減少。

[半導體膜之評價]

將使用靶I所形成之上述半導體膜，在氮環境下，以150
10 °C進行2小時的熱處理。

針對熱處理後之半導體膜，以霍爾測定裝置測定載體濃度及霍爾遷移率。結果半導體膜顯示n型，載體濃度為 $4 \times 10^{17} \text{cm}^{-3}$ 、霍爾遷移率為 $3 \text{cm}^2/\text{Vs}$ 。

又，藉X射線晶體結構解析，可確認到為非晶質。藉原
15 子間力顯微鏡(AMF)所測定之表面粗糙度為RMS0.2nm。
又，光學式地求得之能帶隙為3.9eV。

又，在77-300K之範圍將測定溫度變化，測定霍爾效應時，可確認到其顯示熱活性型，半導體膜為非退化半導體。

又，由將溫度變化且利用霍爾效果所測定之載體濃度
20 及活性化能量之關係可知，非局部準位之能寬(E_0)為6meV。

進而，藉由X射線散射測定所求得之動徑分布函數(RDF)，觀測到表示In-In之尖峰在0.35nm附近，可確認到還留有氧化銦之紅綠柱石(bixbite)構造之稜共有構造。原子間距離為0.30至0.36nm間之RDF之最大值為A、原子間距離為

0.36至0.42之間之RDF之最大值為B時之A/B是1.5。藉X射線吸收分光法求得之In-In之平均鍵結距離為0.317nm。

[電解效應型電晶體之製作]

實施例38

5 除了基板是使用玻璃基板之外，其餘同樣，製作與第1圖所示之場效型電晶體同樣之電晶體。

在玻璃基板上，以室溫之RF濺鍍，將鉬金屬積層200nm後，以濕式蝕刻進行圖案化，製作閘極。

其次，對於製作有閘極之基板，以電漿化學氣相成長
10 裝置(PECVD)，在300℃下形成SiNx(厚度200nm)，作為閘極絕緣膜。

其次，使用在實施例31所製造之靶I，以與上述靶I評價時所製作之半導體膜同一條件成膜，其後進行圖案化，形成半導體層。

15 其次，利用掀除製程(lift-off process)及RF磁控管濺鍍(室溫、Ar100%)，形成由In₂O₃-ZnO構成之源極/汲極。

其後，在氮環境下，在150℃下熱處理2小時，製造場效型電晶體(第2圖之W為50 μm、L為4 μm之下閘極型場效型電晶體)。

20 針對這場效型電晶體，進行與實施例1同樣之評價。將測定結果示於表6。

實施例39-61、比較例11-18

將原料之氧化銦、氧化鋅及X元素之氧化物之混合比調製成表6-9所示之組成，其餘與實施例31同樣，製造濺鍍靶。

使用上述濺鍍靶，如表6-9所示，變更成膜條件外，其餘與實施例38同樣，製造場效型電晶體，並進行評價。

又，在製造濺鍍靶時，替代氧化鋁所使用之原料如下所示。

- 5 實施例49：B₂O₃、日商高純度化學研究所公司製造、BBO06PB
- 實施例50：Y₂O₃、日商高純度化學研究所公司製造、YYO03PB
- 實施例51：Sc₂O₃、日商高純度化學研究所公司製造、SCO01PB
- 實施例52：CeO₂、日商高純度化學研究所公司製造、CEO05PB
- 實施例53：Nd₂O₃、日商高純度化學研究所公司製造、NDO01PB
- 10 實施例54：Sm₂O₃、日商高純度化學研究所公司製造、SMO01PB
- 實施例55：Gd₂O₃、日商高純度化學研究所公司製造、GDO01PB
- 實施例56：Tb₂O₃、日商高純度化學研究所公司製造、TBO02PB
- 實施例57：Yb₂O₃、日商高純度化學研究所公司製造、YBO02PB

- 在實施例58中，形成源極/汲極後，以RF磁控管濺鍍，
- 15 將SiO₂進行300nm之成膜，形成保護層，製作第4圖所示之電解效應型電晶體。

在實施例59中，以DC濺鍍進行半導體層之形成。將靶裝設於DC磁控管濺鍍成膜裝置(日商神港精機(股)公司製造)，在玻璃基板(corning1737)上將半導體層成膜。

- 20 在此之濺射條件為基板溫度：25℃、到達壓力： 1×10^{-6} Pa、環境氣體：Ar99%及氧1.0%、濺射壓力(全壓)： 2×10^{-1} Pa、投入功率：100W、成膜時間：8分鐘、S-T距離：100mm。

在成膜前，先將室充分地烘烤，充分地降低到達壓力，

使用自動載置器(load lock)，投入基板，以減少成膜時之水分壓。以四重極質量分析器(Q-mass)分析濺鍍室中之 H_2O (水)，測定成膜時之水分壓時，測出其為 $1 \times 10^{-6} \text{Pa}$ 以下。

- 在實施例60中，使用附有 SiO_2 熱氧化膜之矽基板。 SiO_2
- 5 熱氧化膜的厚度為100nm。在本電晶體中，閘極絕緣膜為 SiO_2 熱氧化膜，矽基板係具有作為閘極及基板之作用。

在附有 SiO_2 熱氧化膜之矽基板上，與實施例38同樣進行而形成有半導體層、源極及汲極。

[表 6]

		實施例									
		38	39	40	41	42	43	44	45		
半導體層之成膜方式及條件	成膜方式	RF	RF	RF	RF	RF	RF	RF	RF		
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2		
靶之組成(原子比)	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%		
	In/(In+Zn+X)	0.48	0.47	0.46	0.45	0.41	0.39	0.20	0.30		
	Zn/(In+Zn+X)	0.50	0.49	0.48	0.47	0.43	0.41	0.72	0.62		
	X/(In+Zn+X)	0.02	0.04	0.06	0.08	0.16	0.20	0.08	0.08		
	元素X	Al	Al	Al	Al	Al	Al	Al	Al		
	In/(In+Zn)	0.490	0.490	0.489	0.489	0.488	0.488	0.217	0.326		
	In/(In+X)	0.960	0.922	0.885	0.849	0.719	0.661	0.714	0.789		
	Zn/(X+Zn)	0.962	0.925	0.889	0.855	0.729	0.672	0.900	0.886		
	In/(In+Zn+X)	0.49	0.48	0.47	0.46	0.42	0.4	0.22	0.32		
	Zn/(In+Zn+X)	0.49	0.48	0.47	0.46	0.42	0.4	0.7	0.6		
半導體層之組成(原子比)	X/(In+Zn+X)	0.02	0.04	0.06	0.08	0.16	0.2	0.08	0.08		
	元素X	Al	Al	Al	Al	Al	Al	Al	Al		
	In/(In+Zn)	0.500	0.500	0.500	0.500	0.500	0.500	0.239	0.348		
	In/(In+X)	0.961	0.923	0.887	0.852	0.724	0.667	0.733	0.800		
	Zn/(X+Zn)	0.961	0.923	0.887	0.852	0.724	0.667	0.897	0.882		
	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質		
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃		
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x		
	半導體之保護層	無	無	無	無	無	無	無	無		
		N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr		
熱處理	遷移率(cm ² /Vs)	19	17	16	15	11	9	5	12		
	開關比	10 ⁸	10 ⁹	10 ¹⁰	10 ¹⁰	10 ⁹	10 ⁸	10 ⁸	10 ¹⁰		
	關閉電流(pA)	0.9	0.15	0.05	0.05	0.05	0.05	0.1	0.05		
	關閉漏電流(pA)	0.6	0.09	0.05	0.05	0.05	0.05	0.1	0.05		
	S值	0.08	0.1	0.1	0.12	0.2	0.26	0.29	0.15		
	Vth(V)	0.3	0.4	0.5	0.5	0.9	1.5	1.8	0.6		
	磁滯	少	少	少	少	少	少	少	少		
	極限值電壓之偏移ΔVth(V)	0.9	0.8	0.4	0.4	0.4	0.4	0.4	0.5		
應力測試											

[表 7]

		實施例									
		46	47	48	49	50	51	52	53		
半導體層之成膜方式及條件	成膜方式	RF	RF	RF	RF	RF	RF	RF	RF		
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2		
	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%		
靶之組成(原子比)	In/(In+Zn+X)	0.59	0.69	0.45	0.48	0.48	0.48	0.48	0.48		
	Zn/(In+Zn+X)	0.33	0.23	0.21	0.50	0.50	0.50	0.50	0.50		
	X/(In+Zn+X)	0.08	0.08	0.32	0.02	0.02	0.02	0.02	0.02		
	元素X	Al	Al	Al	B	Y	Sc	Ce	Nd		
	In/(In+Zn)	0.641	0.750	0.682	0.490	0.490	0.490	0.490	0.490		
	In/(In+X)	0.881	0.896	0.584	0.960	0.960	0.960	0.960	0.960		
半導體層之組成(原子比)	Zn/(X+Zn)	0.805	0.742	0.396	0.962	0.962	0.962	0.962	0.962		
	In/(In+Zn+X)	0.60	0.70	0.46	0.49	0.49	0.49	0.49	0.49		
	Zn/(In+Zn+X)	0.32	0.22	0.20	0.49	0.49	0.49	0.49	0.49		
	X/(In+Zn+X)	0.08	0.08	0.32	0.02	0.02	0.02	0.02	0.02		
	元素X	Al	Al	Al	B	Y	Sc	Ce	Nd		
	In/(In+Zn)	0.652	0.761	0.697	0.500	0.500	0.500	0.500	0.500		
半導體層之狀態 電晶體使用構件	In/(In+X)	0.882	0.897	0.590	0.961	0.961	0.961	0.961	0.961		
	Zn/(X+Zn)	0.880	0.733	0.385	0.961	0.961	0.961	0.961	0.961		
	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質		
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃		
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x		
	半導體之保護層	無	無	無	無	無	無	無	無		
熱處理		N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr		
		18	27	6	18	18	18	18	18		
電晶體之特性	遷移率(cm ² /Vs)	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁸		
	開關比	0.5	1.3	0.05	0.9	0.9	0.9	0.9	0.9		
	關閉電流(pA)	0.3	0.5	0.05	0.6	0.6	0.6	0.6	0.6		
	開極漏電流(pA)	0.9	0.39	0.49	0.09	0.09	0.09	0.09	0.09		
	S值	0.4	0.18	0.28	0.3	0.3	0.3	0.3	0.3		
	Vth(V)	少	少	少	少	少	少	少	少		
應力測試	極限值電壓之偏移ΔVth(V)	0.5	0.4	0.4	0.9	0.9	0.9	0.9	0.9		

[表 8]

		實施例									
半導體層之成膜方式及條件	成膜方式	54	55	56	57	58	59	60	61		
		RF	RF	RF	RF	RF	DC	RF	RF		
靶之組成(原子比)	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2		
	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%		
	In/(In+Zn+X)	0.48	0.48	0.48	0.48	0.47	0.47	0.48	0.31		
	Zn/(In+Zn+X)	0.50	0.50	0.50	0.50	0.49	0.49	0.50	0.33		
	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.04	0.04	0.02	0.36		
	元素X	Sm	Gd	Tb	Yb	Al	Al	Al	Al		
	In/(In+Zn)	0.490	0.490	0.490	0.490	0.490	0.490	0.500	0.484		
	In/(In+X)	0.960	0.960	0.960	0.960	0.922	0.922	0.961	0.463		
	Zn/(X+Zn)	0.962	0.962	0.962	0.962	0.925	0.925	0.961	0.478		
	In/(In+Zn+X)	0.49	0.49	0.49	0.49	0.48	0.48	0.49	0.32		
半導體層之組成(原子比)	Zn/(In+Zn+X)	0.49	0.49	0.49	0.49	0.48	0.48	0.49	0.32		
	X/(In+Zn+X)	0.02	0.02	0.02	0.02	0.04	0.04	0.02	0.36		
	元素X	Sm	Gd	Tb	Yb	Al	Al	Al	Al		
	In/(In+Zn)	0.500	0.500	0.500	0.500	0.500	0.500	0.500	0.500		
	In/(In+X)	0.961	0.961	0.961	0.961	0.923	0.923	0.961	0.471		
	Zn/(X+Zn)	0.961	0.961	0.961	0.961	0.923	0.923	0.961	0.471		
	XRD	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質	非晶質		
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	矽	玻璃		
	閘極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiO ₂ 熱氧化膜	SiN _x		
	半導體之保護層	無	無	無	無	SiO ₂	無	無	無		
熱處理		N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr	N ₂ F 150℃ 2Hr		
	電晶體之特性	18	18	18	18	17	18	18	1		
電晶體之特性	開關比	10 ⁸	10 ⁸	10 ⁸	10 ⁸	10 ⁹	10 ¹⁰	10 ¹⁰	10 ⁷		
	關閉電流(pA)	0.9	0.9	0.9	0.9	0.05	0.05	0.05	0.05		
	閘極漏電流(pA)	0.6	0.6	0.6	0.6	0.05	0.05	0.05	0.05		
	S值	0.09	0.09	0.09	0.09	0.12	0.09	0.2	0.35		
	Vth(V)	0.3	0.3	0.3	0.3	0.3	0.3	0.2	3		
	磁滯	少	少	少	少	少	少	少	少		
	應力測試	極限值電壓之偏移ΔVth(V)	0.9	0.9	0.9	0.9	0.8	0.4	0.6	0.4	

[表 9]

		比較例									
		11	12	13	14	15	16	17	18		
半導體層之成膜方式及條件	成膜方式	RF	RF	RF	RF	RF	RF	RF	RF		
	全壓(Pa)	0.2	0.2	0.2	0.2	0.2	0.2	0.2	0.2		
靶之組成(原子比)	環境氣體	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%	Ar:99.5% O ₂ :0.5%		
	In/(In+Zn+X)	0.49	0.02	0.49	0.2	0.1	1				
	Zn/(In+Zn+X)	0.51	0.5	0.02	0.2	0.1		1			
	X/(In+Zn+X)		0.48	0.49	0.6	0.8				1	
	元素X	—	Al	Al	Al	Al				Al	
	In/(In+Zn)	0.490	0.038	0.961	0.500	0.500	1.000	—	—		
	In/(In+X)	1.000	0.040	0.500	0.250	0.111	1.000	—	—		
	Zn/(X+Zn)	1.000	0.510	0.039	0.250	0.111	—	1.000	—		
	In/(In+Zn+X)	0.5	0.02	0.49	0.2	0.1	1				
	Zn/(In+Zn+X)	0.5	0.49	0.02	0.2	0.1		1			
半導體層之狀態	X/(In+Zn+X)		0.49	0.49	0.6	0.8				1	
	元素X	—	Al	Al	Al	Al				Al	
	In/(In+Zn)	0.500	0.039	0.961	0.500	0.500	1.000	—	—		
	In/(In+X)	1.000	0.039	0.500	0.250	0.111	1.000	—	—		
	Zn/(X+Zn)	1.000	0.500	0.039	0.250	0.111	—	1.000	—		
	XRD	非晶質	非晶質	非晶質	非晶質	多晶	多晶	多晶	多晶		
	基板	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃	玻璃		
	閉極絕緣膜	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x	SiN _x		
	半導體之保護層	無	無	無	無	無	無	無	無		
		N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr	N ₂ F 150°C 2Hr		
熱處理	遷移率(cm ² /Vs)	21	—	0.5	0.05	—	—	0.01	—		
	開關比	10 ⁷	—	10 ³	10 ²	—	—	10 ³	—		
	開關電流(pA)	5	—	10	5	—	1000000	1	—		
	閉極漏電流(pA)	2	—	2	2	—	1000000	1	—		
	S值	0.1	—	2	5	—	—	0.4	—		
	Vth(V)	0.3	—	6	13	—	常開	—0.5	—		
	磁滯	少	—	少	少	—	—	有	—		
	極限值電壓之偏移ΔVth(V)	1.8	—	2	1.9	—	—	5	—		
			不驅動			不驅動	不驅動		不驅動		
											不驅動
應力測試											
備考											

此外，比較例17之薄膜之藉X線吸收分光法求得之In-In之平均鍵結距離為0.325nm。進而，使用霍爾效應所測定之載體濃度及活化能之關係所求出之非局部準位之能寬(E_0)為22meV。

5 [熱處理溫度及效果]

第7圖係針對與實施例41、61及比較例14同一組成之半導體層，顯示熱處理溫度及遷移率之關係。又，處理時間為2小時。

確認了以實施例41之組成時，在150°C之處理時，遷移率是穩定的，對此，以實施例61之組成時，為使遷移率穩定，必需300°C以上之處理溫度，而比較例14時，即使用400°C以上進行熱處理，亦無效果。

【產業利用性】

本發明之電解效應型電晶體可適用於邏輯電路、記憶體電路、差動放大電路等之積體電路。特別是可作為驅動液晶顯示器或有機EL顯示器之開關元件使用。

【圖式簡單說明】

第1圖係本發明一實施型態之場效型電晶體之概略剖視圖。

第2圖係場效型電晶體1之概略俯視圖。

第3圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

第4圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

第5圖係本發明另一實施型態之場效型電晶體之概略剖視圖。

第6圖係顯示半導體層之熱處理溫度及遷移率之關係之線圖。

5 第7圖係顯示半導體層之熱處理溫度及遷移率之關係之線圖。

【主要元件符號說明】

1,2,3,4...場效型電晶體	17...保護層
10...矽基板	30...基板
11...熱氧化膜	32...閘極
12...閘極	33...閘極絕緣膜
13...閘極絕緣膜	34...半導體層
14...半導體層	35...源極
14a...一端	36...汲極
14b...另一端	37...保護層
15...源極	W...通道寬度
16...汲極	L...通道長度

七、申請專利範圍：

1. 一種場效型電晶體，具有由複合氧化物構成之半導體層，前述複合氧化物係以下述(1)-(3)之原子比包含有：

In 元素；

Zn 元素；及

選自由 Zr、Hf、Ge、Si、Ti、Mn、W、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y 及 鑷系元素 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu) 構成之群中 1 種以上之元素 X；

$$\text{In}/(\text{In} + \text{Zn}) = 0.2 - 0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29 - 0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29 - 0.99 \quad (3)。$$

2. 如申請專利範圍第 1 項之場效型電晶體，其中前述 X 係選自由 Al、B、Sc、Y 及 鑷系元素 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu) 構成之群中 1 種以上之元素，

由複合氧化物構成之半導體層係以下述(2)'之原子比包含有元素 X；

$$\text{In}/(\text{In} + \text{X}) = 0.59 - 0.99 \quad (2)'。$$

3. 如申請專利範圍第 1 或 2 項之場效型電晶體，其中前述元素 X 為 Al 或 B。
4. 如申請專利範圍第 1 或 2 項之場效型電晶體，其中前述元素 X 為 Sc 或 Y。
5. 如申請專利範圍第 1 或 2 項之場效型電晶體，其中前述元

第 97150419 號專利申請案申請專利範圍替換本 修正日期：103 年 1 月 15 日

素 X 為 鐳系元素 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)。

6. 如申請專利範圍第 1 項之場效型電晶體，其中前述元素 X 為 Zr。
7. 如申請專利範圍第 1 或 2 項之場效型電晶體，其中前述半導體層為非晶質膜，其電子載體濃度為 10^{13} - $10^{18}/\text{cm}^3$ ，能帶隙為 2.0-6.0eV。
8. 如申請專利範圍第 1 或 2 項之場效型電晶體，其中前述半導體層為非退化型半導體。
9. 一種半導體層用靶，係由複合氧化物構成者，前述複合氧化物係以下述 (1)-(3) 之原子比包含有：

In 元素；

Zn 元素；及

選自由 Zr、Hf、Ge、Si、Ti、Mn、W、Cu、Ni、Co、Fe、Cr、Nb、Al、B、Sc、Y 及 鐳系元素 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu) 構成之群中 1 種以上之元素 X，

$$\text{In}/(\text{In} + \text{Zn}) = 0.2-0.8 \quad (1)$$

$$\text{In}/(\text{In} + \text{X}) = 0.29-0.99 \quad (2)$$

$$\text{Zn}/(\text{X} + \text{Zn}) = 0.29-0.99 \quad (3)。$$

10. 如申請專利範圍第 9 項之半導體層用靶，其中前述 X 係選自由 Al、B、Sc、Y 及 鐳系元素 (La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu) 構成之群中 1 種以上的元素，

第 97150419 號專利申請案申請專利範圍替換本 修正日期：103 年 1 月 15 日


前述靶更包含有選自由 Sn、Ge、Si、Ti、Zr 及 Hf 構成之群中 1 種以上之元素 100-10000 原子 ppm。

11. 一種場效型電晶體之製造方法，包含有：


使用申請專利範圍第 9 或 10 項之靶，藉 DC 或 AC 濺鍍，進行半導體層之成膜之步驟；及

以 70°C -350°C 對前述半導體層進行熱處理之步驟。


第 1 圖




第 2 圖




第 3 圖




第 4 圖



第 5 圖



第 6 圖



第 7 圖

