



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2025-0070063
(43) 공개일자 2025년05월20일

- (51) 국제특허분류(Int. Cl.)
H10D 84/83 (2025.01) H05B 45/60 (2022.01)
H10D 30/67 (2025.01) H10D 84/01 (2025.01)
H10D 84/03 (2025.01) H10D 86/40 (2025.01)
H10K 50/10 (2023.01)
- (52) CPC특허분류
H10D 84/83 (2025.01)
H05B 45/60 (2023.02)
- (21) 출원번호 10-2025-7011234
- (22) 출원일자(국제) 2023년09월11일
심사청구일자 없음
- (85) 번역문제출일자 2025년04월07일
- (86) 국제출원번호 PCT/IB2023/058972
- (87) 국제공개번호 WO 2024/057168
국제공개일자 2024년03월21일
- (30) 우선권주장
JP-P-2022-147544 2022년09월16일 일본(JP)

- (71) 출원인
가부시키가이샤 한도오파이 에네루기 켄큐쇼
일본국 가나가와켄 아쓰기시 하세 398
- (72) 발명자
이구치 타카히로
일본 243-0036 가나가와켄 아쓰기시 하세 398 가부시키가이샤 한도오파이 에네루기 켄큐쇼 내
사토 라이
일본 243-0036 가나가와켄 아쓰기시 하세 398 가부시키가이샤 한도오파이 에네루기 켄큐쇼 내
(뒷면에 계속)
- (74) 대리인
장훈


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 반도체 장치

(57) 요약

낮은 소비 전력과 높은 성능이 양립한 반도체 장치를 제공한다. 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 제 1 반도체층 위의 제 2 절연층과, 제 2 절연층 위의 제 3 도전층과, 제 1 도전층과 제 2 도전층 사이에 끼워진 제 1 절연층을 포함하고, 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구를 가지고, 제 2 도전층은 제 2 개구를 가지고, 제 1 개구와 제 2 개구는 평면에서 보았을 때 서로 중첩되고, 제 1 반도체층은 제 1 개구에서 제 1 도전층의 상면 및 제 1 절연층의 측면과 접하고, 제 1 반도체층은 제 2 개구에서 제 2 도전층의 측면과 접하고, 제 1 반도체층은 제 2 절연층을 개재(介在)하여 제 3 도전층과 중첩되는 영역을 포함하고, 제 1 개구에서의 제 1 절연층의 측면은 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하는 반도체 장치이다.

대표도



(52) CPC특허분류

H10D 30/67 (2025.01)

H10D 84/0126 (2025.01)

H10D 84/038 (2025.01)

H10D 86/40 (2025.01)

H10K 50/10 (2023.02)

(72) 발명자

진초 마사미

일본 243-0036 가나가와켄 아쓰기시 하세 398 가부
시키가이샤 한도오따이 에네루기 켄큐쇼 내

야마자키 순페이

일본 243-0036 가나가와켄 아쓰기시 하세 398 가부
시키가이샤 한도오따이 에네루기 켄큐쇼 내

명세서

청구범위

청구항 1

반도체 장치로서,

제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 상기 제 1 반도체층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 3 도전층과, 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워진 제 1 절연층을 포함하고,

상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 가지고,

상기 제 2 도전층은 제 2 개구를 가지고,

상기 제 1 개구와 상기 제 2 개구는 평면에서 보았을 때 서로 중첩되고,

상기 제 1 반도체층은 상기 제 1 개구에서 상기 제 1 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,

상기 제 1 반도체층은 상기 제 2 개구에서 상기 제 2 도전층의 측면과 접하고,

상기 제 1 반도체층은 상기 제 2 절연층을 개재(介在)하여 상기 제 3 도전층과 중첩되는 영역을 포함하고,

상기 제 1 개구에서의 상기 제 1 절연층의 측면은 상기 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하는, 반도체 장치.

청구항 2

제 1 항에 있어서,

상기 제 1 절연층의 막 두께는 10nm 이상 3 μ m 미만인, 반도체 장치.

청구항 3

제 1 항에 있어서,

상기 제 1 반도체층은 금속 산화물을 포함하는, 반도체 장치.

청구항 4

반도체 장치로서,

제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 포함하고,

상기 제 1 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 상기 제 1 반도체층 위의 제 2 절연층과, 상기 제 2 절연층 위의 제 3 도전층을 포함하고,

상기 제 2 트랜지스터는 제 4 도전층과, 제 5 도전층과, 제 2 반도체층과, 상기 제 2 반도체층 위의 상기 제 2 절연층과, 상기 제 2 절연층 위의 제 6 도전층을 포함하고,

상기 제 1 절연층은 상기 제 1 도전층과 상기 제 2 도전층 사이에 끼워진 영역과 상기 제 4 도전층과 상기 제 5 도전층 사이에 끼워진 영역을 포함하고,

상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구와 상기 제 4 도전층에 도달하는 제 2 개구를 가지고,

상기 제 1 개구에서의 상기 제 1 절연층의 측면은 상기 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하고,

상기 제 2 개구에서의 상기 제 1 절연층의 측면은 상기 제 4 도전층의 상면과 이루는 각이 55° 이상 90° 이하인 영역을 포함하고,

상기 제 2 도전층은 제 3 개구를 가지고,

상기 제 1 개구와 상기 제 3 개구는 평면에서 보았을 때 서로 중첩되고,
 상기 제 5 도전층은 제 4 개구를 가지고,
 상기 제 2 개구와 상기 제 4 개구는 평면에서 보았을 때 서로 중첩되고,
 상기 제 1 반도체층은 상기 제 1 개구에서 상기 제 1 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,
 상기 제 1 반도체층은 상기 제 3 개구에서 상기 제 2 도전층의 측면과 접하고,
 상기 제 1 반도체층은 상기 제 2 절연층을 개재하여 상기 제 3 도전층과 중첩되고,
 상기 제 2 반도체층은 상기 제 2 개구에서 상기 제 4 도전층의 상면 및 상기 제 1 절연층의 측면과 접하고,
 상기 제 2 반도체층은 상기 제 4 개구에서 상기 제 5 도전층의 측면과 접하고,
 상기 제 2 반도체층은 상기 제 2 절연층을 개재하여 상기 제 6 도전층과 중첩되는, 반도체 장치.

청구항 5

제 4 항에 있어서,
 상기 제 2 절연층은 상기 제 1 반도체층을 개재하여 상기 제 1 개구에서의 상기 제 1 절연층의 측면을 덮는 제 1 영역과, 상기 제 1 반도체층을 개재하여 상기 제 2 도전층의 상면을 덮는 제 2 영역과, 상기 제 2 반도체층을 개재하여 상기 제 2 개구에서의 상기 제 1 절연층의 측면을 덮는 제 3 영역과, 상기 제 2 반도체층을 개재하여 상기 제 5 도전층의 상면을 덮는 제 4 영역을 포함하고,
 상기 제 1 영역의 막 두께는 상기 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,
 상기 제 3 영역의 막 두께는 상기 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.

청구항 6

제 5 항에 있어서,
 상기 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고,
 상기 제 4 영역의 막 두께는 10nm 이상 200nm 이하인, 반도체 장치.

청구항 7

제 4 항에 있어서,
 상기 제 2 절연층은 상기 제 1 반도체층을 개재하여 상기 제 1 개구에서의 상기 제 1 절연층의 측면을 덮는 제 1 영역과, 상기 제 1 반도체층을 개재하여 상기 제 1 도전층의 상면을 덮는 제 2 영역과, 상기 제 2 반도체층을 개재하여 상기 제 2 개구에서의 상기 제 1 절연층의 측면을 덮는 제 3 영역과, 상기 제 2 반도체층을 개재하여 상기 제 4 도전층의 상면을 덮는 제 4 영역을 포함하고,
 상기 제 1 영역의 막 두께는 상기 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,
 상기 제 3 영역의 막 두께는 상기 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.

청구항 8

제 7 항에 있어서,
 상기 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고,
 상기 제 4 영역의 막 두께는 10nm 이상 200nm 이하인, 반도체 장치.

청구항 9

제 4 항에 있어서,
 상기 제 1 반도체층에서 상기 제 1 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 2 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,

상기 제 2 반도체층에서 상기 제 2 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 5 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.

청구항 10

제 9 항에 있어서,

상기 제 1 반도체층에서 상기 제 2 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고,

상기 제 2 반도체층에서 상기 제 5 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인, 반도체 장치.

청구항 11

제 4 항에 있어서,

상기 제 1 반도체층에서 상기 제 1 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 1 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고,

상기 제 2 반도체층에서 상기 제 2 개구에서의 상기 제 1 절연층의 측면과 접하는 영역의 막 두께는 상기 제 4 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인, 반도체 장치.

청구항 12

제 11 항에 있어서,

상기 제 1 반도체층에서 상기 제 1 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고,

상기 제 2 반도체층에서 상기 제 4 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인, 반도체 장치.

발명의 설명

기술 분야

[0001] 본 발명의 일 형태는 반도체 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 트랜지스터 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 반도체 장치를 포함한 표시 장치에 관한 것이다.

[0002] 또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.

[0003] 또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함한 회로, 이 회로를 포함한 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함한 칩, 패키지에 칩을 수납한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기는 이들 자체가 반도체 장치이고, 각각이 반도체 장치를 포함하는 경우가 있다.

배경 기술

[0004] 트랜지스터를 포함한 반도체 장치는 전자 기기에 널리 적용되어 있다. 예를 들어 표시 장치에서 트랜지스터가 차지하는 면적을 축소함으로써 화소 크기를 축소할 수 있기 때문에, 정세도를 높일 수 있다. 그러므로 미세한 트랜지스터가 요구되고 있다.

[0005] 고정세(高精細) 표시 장치가 요구되는 기기로서는, 예를 들어 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality), 대체 현실(SR: Substitutional Reality), 및 혼합 현실(MR: Mixed Reality)용 기기가 활발하게 개발되고 있다.

[0006] 표시 장치로서는 예를 들어 유기 EL(Electro Luminescence) 소자 또는 발광 다이오드(LED: Light Emitting Diode)를 포함한 발광 장치가 개발되고 있다.

[0007] 특허문헌 1에는 유기 EL 소자를 사용한 고정세 표시 장치가 개시(開示)되어 있다.

선행기술문헌

특허문헌

[0008] (특허문헌 0001) 국제공개공보 W02016/038508호

발명의 내용

해결하려는 과제

[0009] 본 발명의 일 형태는 미세한 크기의 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 채널 길이가 짧은 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 온 전류가 큰 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 신뢰성이 높은 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 전기 특성이 양호한 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 채널 길이가 상이한 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 차지하는 면적이 작은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 성능이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 소비 전력이 낮은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 신뢰성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 생산성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.

[0010] 또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 과제 모두를 반드시 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재에서 이들 외의 과제를 추출할 수 있다.

과제의 해결 수단

[0011] 본 발명의 일 형태는 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 제 1 반도체층 위의 제 2 절연층과, 제 2 절연층 위의 제 3 도전층과, 제 1 도전층과 제 2 도전층 사이에 끼워진 제 1 절연층을 포함하고, 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구를 가지고, 제 2 도전층은 제 2 개구를 가지고, 제 1 개구와 제 2 개구는 평면에서 보았을 때 서로 중첩되고, 제 1 반도체층은 제 1 개구에서 제 1 도전층의 상면 및 제 1 절연층의 측면과 접하고, 제 1 반도체층은 제 2 개구에서 제 2 도전층의 측면과 접하고, 제 1 반도체층은 제 2 절연층을 개재(介在)하여 제 3 도전층과 중첩되는 영역을 포함하고, 제 1 개구에서의 제 1 절연층의 측면은 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하는 반도체 장치이다.

[0012] 또한 상기 구성에 있어서, 제 1 절연층의 막 두께는 10nm 이상 3μm 미만인 것이 바람직하다.

[0013] 또한 상기 구성에 있어서, 제 1 반도체층은 금속 산화물을 포함하는 것이 바람직하다.

[0014] 또는 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 포함하고, 제 1 트랜지스터는 제 1 도전층과, 제 2 도전층과, 제 1 반도체층과, 제 1 반도체층 위의 제 2 절연층과, 제 2 절연층 위의 제 3 도전층을 포함하고, 제 2 트랜지스터는 제 4 도전층과, 제 5 도전층과, 제 2 반도체층과, 제 2 반도체층 위의 제 2 절연층과, 제 2 절연층 위의 제 6 도전층을 포함하고, 제 1 절연층은 제 1 도전층과 제 2 도전층 사이에 끼워진 영역과 제 4 도전층과 제 5 도전층 사이에 끼워진 영역을 포함하고, 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구와 제 4 도전층에 도달하는 제 2 개구를 가지고, 제 1 개구에서의 제 1 절연층의 측면은 제 1 도전층의 상면과 이루는 각이 10° 이상 55° 미만인 영역을 포함하고, 제 2 개구에서의 제 1 절연층의 측면은 제 4 도전층의 상면과 이루는 각이 55° 이상 90° 이하인 영역을 포함하고, 제 2 도전층은 제 3 개구를 가지고, 제 1 개구와 제 3 개구는 평면에서 보았을 때 서로 중첩되고, 제 5 도전층은 제 4 개구를 가지고, 제 2 개구와 제 4 개구는 평면에서 보았을 때 서로 중첩되고, 제 1 반도체층은 제 1 개구에서 제 1 도전층의 상면 및 제 1 절연층의 측면과 접하고, 제 1 반도체층은 제 3 개구에서 제 2 도전층의 측면과 접하고, 제 1 반도체층은 제 2 절연층을 개재하여 제 3 도전층과 중첩되고, 제 2 반도체층은 제 2 개구에서 제 4 도전층의 상면 및 제 1 절연층의 측면과 접하고, 제 2 반도체층은 제 4 개구에서 제 5 도전층의 측면과 접하고, 제 2 반도체층은 제 2 절연층을 개재하여 제 6 도전층과 중첩되는 반도체 장치이다.

- [0015] 또한 상기 구성에 있어서, 제 2 절연층은 제 1 반도체층을 개재하여 제 1 개구에서의 제 1 절연층의 측면을 덮는 제 1 영역과, 제 1 반도체층을 개재하여 제 2 도전층의 상면을 덮는 제 2 영역과, 제 2 반도체층을 개재하여 제 2 개구에서의 제 1 절연층의 측면을 덮는 제 3 영역과, 제 2 반도체층을 개재하여 제 5 도전층의 상면을 덮는 제 4 영역을 포함하고, 제 1 영역의 막 두께는 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고, 제 3 영역의 막 두께는 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인 것이 바람직하다.
- [0016] 또한 상기 구성에 있어서, 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고, 제 4 영역의 막 두께는 10nm 이상 200nm 이하인 것이 바람직하다.
- [0017] 또한 상기 구성에 있어서, 제 2 절연층은 제 1 반도체층을 개재하여 제 1 개구에서의 제 1 절연층의 측면을 덮는 제 1 영역과, 제 1 반도체층을 개재하여 제 1 도전층의 상면을 덮는 제 2 영역과, 제 2 반도체층을 개재하여 제 2 개구에서의 제 1 절연층의 측면을 덮는 제 3 영역과, 제 2 반도체층을 개재하여 제 4 도전층의 상면을 덮는 제 4 영역을 포함하고, 제 1 영역의 막 두께는 제 2 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고, 제 3 영역의 막 두께는 제 4 영역의 막 두께의 0.4배 이상 0.85배 이하인 것이 바람직하다.
- [0018] 또한 상기 구성에 있어서, 제 2 영역의 막 두께는 10nm 이상 200nm 이하이고, 제 4 영역의 막 두께는 10nm 이상 200nm 이하인 것이 바람직하다.
- [0019] 또한 상기 구성에 있어서, 제 1 반도체층에서 제 1 개구에서의 제 1 절연층의 측면과 접하는 영역의 막 두께는 제 2 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고, 제 2 반도체층에서 제 2 개구에서의 제 1 절연층의 측면과 접하는 영역의 막 두께는 제 5 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인 것이 바람직하다.
- [0020] 또한 상기 구성에 있어서, 제 1 반도체층에서 제 2 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고, 제 2 반도체층에서 제 5 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인 것이 바람직하다.
- [0021] 또한 상기 구성에 있어서, 제 1 반도체층에서 제 1 개구에서의 제 1 절연층의 측면과 접하는 영역의 막 두께는 제 1 도전층의 상면과 접하는 영역의 막 두께의 0.85배보다 크고 1.2배 미만이고, 제 2 반도체층에서 제 2 개구에서의 제 1 절연층의 측면과 접하는 영역의 막 두께는 제 4 도전층의 상면과 접하는 영역의 막 두께의 0.4배 이상 0.85배 이하인 것이 바람직하다.
- [0022] 또한 상기 구성에 있어서, 제 1 반도체층에서 제 1 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하이고, 제 2 반도체층에서 제 4 도전층의 상면과 접하는 영역의 막 두께는 1nm 이상 200nm 이하인 것이 바람직하다.

발명의 효과

- [0023] 본 발명의 일 형태에 의하여 미세한 크기의 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 채널 길이가 짧은 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 온 전류가 큰 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 신뢰성이 높은 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 전기 특성이 양호한 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 채널 길이가 상이한 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 또는 차지하는 면적이 작은 반도체 장치를 제공할 수 있다. 또는 성능이 높은 반도체 장치를 제공할 수 있다. 또는 소비 전력이 낮은 반도체 장치를 제공할 수 있다. 또는 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또는 생산성이 높은 반도체 장치를 제공할 수 있다. 또는 신규 반도체 장치를 제공할 수 있다.
- [0024] 또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재에서 이들 외의 효과를 추출할 수 있다.

도면의 간단한 설명

- [0025] 도 1의 (A)는 반도체 장치의 일례를 나타낸 상면도이다. 도 1의 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 2의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다. 도 2의 (C) 및 (D)는 반도체 장치의 일례를 나타낸 사시도이다.

- 도 3의 (A)는 반도체 장치의 일례를 나타낸 상면도이다. 도 3의 (B)는 반도체 장치의 구성을 나타낸 단면도이다.
- 도 4의 (A)는 반도체 장치의 일례를 나타낸 상면도이다. 도 4의 (B)는 반도체 장치의 구성을 나타낸 단면도이다.
- 도 5의 (A)는 반도체 장치의 일례를 나타낸 상면도이다. 도 5의 (B) 및 (C)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 6의 (A)는 반도체 장치의 일례를 나타낸 상면도이다. 도 6의 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 7은 반도체 장치의 일례를 나타낸 단면도이다.
- 도 8의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 9의 (A) 내지 (D)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 10의 (A) 내지 (D)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 11의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 12의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 13의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다.
- 도 14의 (A) 및 (B)는 반도체 장치의 일례를 나타낸 단면도이다. 도 14의 (C) 및 (D)는 회로의 일례를 나타낸 도면이다.
- 도 15의 (A) 내지 (D)는 반도체 장치의 제작 방법의 일례를 나타낸 단면도이다.
- 도 16의 (A) 내지 (D)는 반도체 장치의 제작 방법의 일례를 나타낸 단면도이다.
- 도 17의 (A) 내지 (C)는 반도체 장치의 제작 방법의 일례를 나타낸 단면도이다.
- 도 18의 (A)는 표시 장치의 일례를 나타낸 사시도이다. 도 18의 (B)는 표시 장치의 블록도이다.
- 도 19는 표시 장치의 일례를 나타낸 사시도이다.
- 도 20의 (A)는 래치 회로의 회로도이다. 도 20의 (B)는 인버터 회로의 회로도이다.
- 도 21은 순서 회로의 회로도이다.
- 도 22의 (A) 및 (B)는 화소 회로의 회로도이다.
- 도 23의 (A) 내지 (C)는 표시 장치의 일례를 나타낸 단면도이다.
- 도 24의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
- 도 25는 표시 장치의 일례를 나타낸 단면도이다.
- 도 26의 (A) 내지 (C)는 표시 장치의 일례를 나타낸 단면도이다.
- 도 27의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
- 도 28의 (A) 내지 (F)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
- 도 29의 (A) 내지 (D)는 전자 기기의 일례를 나타낸 도면이다.
- 도 30의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
- 도 31의 (A) 내지 (G)는 전자 기기의 일례를 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

[0026] 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정되어 해석되는 것이

아니다.

- [0027] 또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
- [0028] 도면에 나타난 각 구성의 위치, 크기, 및 범위 등은 이해를 쉽게 하기 위하여 실제의 위치, 크기, 및 범위 등을 나타내지 않는 경우가 있다. 그러므로 개시된 발명은 반드시 도면에 개시된 위치, 크기, 및 범위 등에 한정되는 것은 아니다.
- [0029] 또한 본 명세서 등에서 "제 1", "제 2"라는 서수사는 편의상 사용하는 것이며, 구성 요소의 개수 또는 구성 요소의 순서(예를 들어 공정 순서 또는 적층 순서)를 한정하는 것이 아니다. 또한 본 명세서의 어떤 부분에서 구성 요소에 붙이는 서수사와 본 명세서의 다른 부분 또는 청구범위에서 상기 구성 요소에 붙이는 서수사가 일치하지 않는 경우가 있다.
- [0030] 또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
- [0031] 트랜지스터는 반도체 소자의 일종이고, 전류 또는 전압을 증폭하는 기능 및 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor) 및 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
- [0032] 본 명세서 등에서 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 이는, 트랜지스터의 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한 트랜지스터의 소스와 드레인이라는 호칭은 소스(드레인) 단자 또는 소스(드레인) 전극 등, 상황에 따라 적절히 바뀌 말할 수 있다.
- [0033] 본 명세서 등에서 "전극" 또는 "배선"이라는 용어는 이들의 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 이의 반대도 마찬가지이다. 또한 "전극" 또는 "배선"이라는 용어는 복수의 "전극" 또는 "배선"이 일체 형성되어 있는 경우 등도 포함한다.
- [0034] 본 명세서 등에서 "전기적으로 접속"에는 "어떠한 전기적 작용을 가지는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어 "어떠한 전기적 작용을 가지는 것"에는 전극 또는 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
- [0035] 본 명세서 등에서는 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 소스-드레인 간의 누설 전류를 말한다. 특별히 언급이 없는 경우, 오프 상태란 n채널형 트랜지스터에서는 게이트-소스 간의 전압(V_{gs})이 문턱 전압(V_{th})보다 낮은(p채널형 트랜지스터에서는 V_{th} 보다 높은) 상태를 말한다.
- [0036] 본 명세서 등에서 "상면 형상이 실질적으로 일치"란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 "상면 형상이 실질적으로 일치"라고 하는 경우가 있다. 또한 상면 형상이 일치하거나 실질적으로 일치하는 경우, 단부가 정렬되거나 실질적으로 정렬된다고도 할 수 있다.
- [0037] 또한 본 명세서 등에서 테이퍼 형상이란, 구조의 측면의 적어도 일부가 기판면 또는 피형성면에 대하여 경사져 제공된 형상을 가리킨다. 예를 들어 경사진 측면과 기판면 또는 피형성면이 이루는 각(테이퍼각이라고도 함)이 90° 미만인 영역을 포함하는 것이 바람직하다. 또한 구조의 측면, 기판면, 및 피형성면은 반드시 완전히 평탄할 필요는 없고, 미소한 곡률을 가지는 실질적인 평면 형상 또는 미세한 요철을 가지는 실질적인 평면 형상을 가져도 좋다.

- [0038] 본 명세서 등에서 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
- [0039] 본 명세서 등에서는 발광 과장이 상이한 발광 소자(발광 디바이스라고도 함)에서 발광층을 구분 형성하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. SBS 구조는 발광 소자마다 재료 및 구성을 최적화할 수 있기 때문에, 재료 및 구성의 선택의 자유도가 높아져, 휘도 및 신뢰성을 용이하게 향상시킬 수 있다.
- [0040] 본 명세서 등에서 정공 또는 전자를 "캐리어"라고 하는 경우가 있다. 구체적으로는, 정공 주입층 또는 전자 주입층을 "캐리어 주입층"이라고 하고, 정공 수송층 또는 전자 수송층을 "캐리어 수송층"이라고 하고, 정공 차단층 또는 전자 차단층을 "캐리어 차단층"이라고 하는 경우가 있다. 또한 상술한 캐리어 주입층, 캐리어 수송층, 및 캐리어 차단층은 각각 단면 형상 또는 특성 등에 따라 명확하게 구별할 수 없는 경우가 있다. 또한 하나의 층이 캐리어 주입층, 캐리어 수송층, 및 캐리어 차단층 중 2개 또는 3개의 기능을 가지는 경우가 있다.
- [0041] 본 명세서 등에서 발광 소자는 한 쌍의 전극 사이에 EL층을 포함한다. EL층은 적어도 발광층을 포함한다. 여기서 EL층에 포함되는 층(기능층이라고도 함)으로서는 발광층, 캐리어 주입층(정공 주입층 및 전자 주입층), 캐리어 수송층(정공 수송층 및 전자 수송층), 및 캐리어 차단층(정공 차단층 및 전자 차단층) 등을 들 수 있다. 본 명세서 등에서 수광 소자(수광 디바이스라고도 함)는 한 쌍의 전극 사이에 적어도 광전 변환층으로서 기능하는 활성층을 포함한다. 본 명세서 등에서는 한 쌍의 전극 중 한쪽을 화소 전극이라고 기재하고, 다른 쪽을 공통 전극이라고 기재하는 경우가 있다.
- [0042] 본 명세서 등에서 희생층(마스크층이라고 하여도 좋음)은 적어도 발광층(더 구체적으로는, EL층을 구성하는 층 중 섬 형상으로 가공되는 층)의 위쪽에 위치하고, 제조 공정에서 상기 발광층을 보호하는 기능을 가진다.
- [0043] 본 명세서 등에서 단절이란, 층, 막, 또는 전극이 피형성면의 형상(예를 들어 단차 등)에 기인하여 분단되는 현상을 가리킨다.
- [0044] (실시형태 1)
- [0045] 본 실시형태에서는 본 발명의 일 형태의 반도체 장치에 대하여 도 1 내지 도 26을 사용하여 설명한다.
- [0046] <구성예 1>
- [0047] 본 발명의 일 형태인 반도체 장치에 대하여 설명한다. 반도체 장치(10)의 상면도(평면도라고도 함)를 도 1의 (A)에 나타내었다. 도 1의 (A)에서의 일점쇄선 A1-A2를 따르는 절단면의 단면도를 도 1의 (B)에 나타내고, 일점쇄선 B1-B2를 따르는 절단면의 단면도를 도 2의 (A)에 나타내고, 일점쇄선 B3-B4를 따르는 절단면의 단면도를 도 2의 (B)에 나타내었다. 또한 도 1의 (A)에서는 반도체 장치(10)의 구성 요소의 일부(절연층 등)를 생략하였다. 반도체 장치의 상면도에서는, 이후의 도면에서도 도 1의 (A)와 마찬가지로 구성 요소의 일부를 생략하였다.
- [0048] 반도체 장치(10)는 트랜지스터(100)와 트랜지스터(200)를 포함한다. 반도체 장치(10)에 포함되는 트랜지스터(100)의 사시도를 도 2의 (C)에 나타내고, 트랜지스터(200)의 사시도를 도 2의 (D)에 나타내었다. 도 2의 (C) 및 (D)에서는 기판, 절연층 등의 일부의 구성 요소의 기재를 생략하였다.
- [0049] 트랜지스터(100)와 트랜지스터(200)는 반도체층이 매립되는 개구부의 형상 등이 서로 다르다. 상기 개구부의 형상을 서로 다르게 함으로써, 트랜지스터(100)와 트랜지스터(200)의 채널 길이를 다르게 할 수 있다. 또한 트랜지스터(100)와 트랜지스터(200)에서 게이트 절연층의 막 두께를 다르게 할 수 있다. 또한 트랜지스터(100)와 트랜지스터(200)에서 반도체층의 막 두께를 다르게 할 수도 있다. 트랜지스터(100)는 도전층(112a)과, 반도체층(108)과, 도전층(112b)과, 절연층(106)과, 도전층(104)을 포함한다. 트랜지스터(100)를 구성하는 각 층은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다.
- [0050] 도전층(112a)은 기판(102) 위에 제공된다. 도전층(112a)은 트랜지스터(100)의 소스 전극 및 드레인 전극 중 한 쪽으로서 기능한다.
- [0051] 도전층(112a) 위에 절연층(110)이 위치한다. 절연층(110)은 도전층(112a)의 상면 및 측면을 덮도록 제공된다.
- [0052] 절연층(110)은 적층 구조를 가지는 것이 바람직하다. 도 1의 (B) 등에서는 절연층(110)이 절연층(110a)과, 절연층(110a) 위의 절연층(110b)과, 절연층(110b) 위의 절연층(110c)의 적층 구조를 가지는 예를 나타내었다.

- [0053] 절연층(110a)은 도전층(112a) 위에 위치한다. 절연층(110a)은 도전층(112a)의 상면 및 측면을 덮도록 제공된다.
- [0054] 절연층(110a) 위에 절연층(110b)이 제공되고, 절연층(110b) 위에 절연층(110c)이 제공된다. 절연층(110)에는 도전층(112a)에 도달하는 개구(141)가 제공된다.
- [0055] 도전층(112b)은 절연층(110) 위에 위치한다. 도전층(112b)에는 개구(141)와 중첩되는 개구(143)가 제공된다. 도전층(112b)은 트랜지스터(100)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 도전층(112b)은 절연층(110)을 개재하여 도전층(112a)과 중첩되는 영역을 포함한다. 절연층(110)은 도전층(112a)과 도전층(112b) 사이에 끼워진 영역을 포함한다. 또한 후술하는 바와 같이, 절연층(110)은 트랜지스터(200)에 포함되는 2개의 도전층(도전층(212a)과 도전층(212b)) 사이에 끼워진 영역을 포함한다.
- [0056] 반도체층(108)은 도전층(112a)의 상면, 절연층(110)의 측면, 그리고 도전층(112b)의 상면 및 측면과 접한다. 반도체층(108)은 개구(141) 및 개구(143)를 덮도록 제공된다. 반도체층(108)은 절연층(110)의 개구(141) 측의 측면 및 도전층(112b)의 개구(143) 측의 단부(상면의 일부와 개구(143) 측의 측면이라고도 할 수 있음)와 접하여 제공된다. 반도체층(108)은 개구(141) 및 개구(143)를 통하여 도전층(112a)과 접한다.
- [0057] 절연층(106)은 반도체층(108) 및 도전층(112b) 위에 위치한다. 절연층(106)은 반도체층(108)을 개재하여 개구(141) 및 개구(143)를 덮도록 제공된다. 절연층(106)의 일부는 트랜지스터(100)의 게이트 절연층으로서 기능한다. 절연층(106)의 다른 일부는 트랜지스터(200)의 게이트 절연층으로서 기능한다.
- [0058] 도전층(104)은 절연층(106) 위에 위치한다. 도전층(104)은 절연층(106)을 개재하여 반도체층(108)과 중첩된다. 도전층(104)은 트랜지스터의 게이트 전극으로서 기능한다.
- [0059] 도 5의 (A)는 도 1의 (A)에 나타난 트랜지스터(100)의 확대도이고, 도 5의 (B)는 도 1의 (B)에 나타난 트랜지스터(100)의 확대도이고, 도 5의 (A)에서의 일점쇄선 A1-A3을 따르는 절단면의 단면도이다. 또한 도 5의 (C)는 도 5의 (B)에 나타난 영역(41)의 확대도이다. 또한 도 1의 (B) 등에 나타난 단면도에서, 각 구성 요소의 막 두께는 보기 쉽게 하기 위하여 두껍게 기재되는 경우가 있다. 따라서 도 5의 (B) 및 (C) 등에 나타난 확대도에서는, 확대 전의 도면에 비하여 각 구성 요소의 막 두께가 얇게 기재되는 경우가 있다.
- [0060] 각도 th1은 절연층(110)의 개구(141) 측의 측면과 피형성면(여기서는 도전층(112a)의 상면)이 이루는 각이다. 각도 th1은 후술하는 각도 th2(트랜지스터(200)에서 절연층(110)의 개구(241) 측의 측면과 피형성면이 이루는 각)보다 큰 것이 바람직하다.
- [0061] 트랜지스터(200)는 도전층(212a)과, 반도체층(208)과, 도전층(212b)과, 절연층(106)과, 도전층(204)을 포함한다. 트랜지스터(200)를 구성하는 각 층은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다. 도전층(212a), 반도체층(208), 도전층(212b), 및 도전층(204)에는 각각 도전층(112a), 반도체층(108), 도전층(112b), 및 도전층(104)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있다.
- [0062] 도전층(212a)은 기판(102) 위에 제공된다. 도전층(212a)은 트랜지스터(200)의 소스 전극 및 드레인 전극 중 한 쪽으로서 기능한다.
- [0063] 도전층(212a)과 도전층(112a)은 같은 도전막을 가공하여 형성할 수 있다.
- [0064] 도전층(212a) 위에 절연층(110)이 위치한다. 절연층(110)은 도전층(112a)의 상면 및 측면을 덮도록 제공된다.
- [0065] 절연층(110a)은 도전층(212a) 위에 위치한다. 절연층(110a)은 도전층(212a)의 상면 및 측면을 덮도록 제공된다.
- [0066] 절연층(110a) 위에 절연층(110b)이 제공되고, 절연층(110b) 위에 절연층(110c)이 제공된다. 절연층(110)에는 도전층(212a)에 도달하는 개구(241)가 제공된다.
- [0067] 도 6의 (A)는 도 1의 (A)에 나타난 트랜지스터(200)의 확대도이다. 도 6의 (B)는 도 1의 (B)에 나타난 트랜지스터(200)의 확대도이고, 도 6의 (A)에서의 일점쇄선 A4-A2를 따르는 절단면의 단면도이다. 또한 도 7은 도 6의 (B)에 나타난 영역(42)의 확대도이다.
- [0068] 각도 th2는 절연층(110)의 개구(241) 측의 측면과 피형성면(여기서는 도전층(212a)의 상면)이 이루는 각이다.
- [0069] 각도 th2는 각도 th1보다 작은 것이 바람직하다. 트랜지스터(100)의 채널 길이 L1은 단면에서 보았을 때의 절연층(110)의 개구(141)의 측면의 길이에 상당한다. 또한 트랜지스터(200)의 채널 길이 L2는 단면에서 보았을

때의 절연층(110)의 개구(241)의 측면의 길이에 상당한다. 각도 th_2 를 각도 th_1 보다 작게 함으로써, 절연층(110)의 개구(241)의 측면의 길이를 개구(141)의 측면의 길이보다 길게 할 수 있다. 따라서 트랜지스터(200)의 채널 길이 L_2 를 트랜지스터(100)의 채널 길이 L_1 보다 길게 할 수 있다.

- [0070] 도전층(212b)은 절연층(110) 위에 위치한다. 도전층(212b)에는 개구(241)와 중첩되는 개구(243)가 제공된다. 도전층(212b)은 트랜지스터(200)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 도전층(212b)은 절연층(110)을 개재하여 도전층(212a)과 중첩되는 영역을 포함한다.
- [0071] 절연층(110)은 도전층(112a)과 도전층(112b) 사이에 끼워진 영역과, 도전층(212a)과 도전층(212b) 사이에 끼워진 영역을 포함한다.
- [0072] 도전층(212b)과 도전층(112b)은 같은 도전막을 가공하여 형성할 수 있다.
- [0073] 반도체층(208)은 도전층(212a)의 상면, 절연층(110)의 측면, 그리고 도전층(212b)의 상면 및 측면과 접한다. 반도체층(208)은 개구(241) 및 개구(243)를 덮도록 제공된다. 반도체층(208)은 절연층(110)의 개구(241) 측의 측면 및 도전층(212b)의 개구(143) 측의 단부(상면의 일부와 개구(243) 측의 측면이라고도 할 수 있음)와 접하여 제공된다. 반도체층(208)은 개구(241) 및 개구(243)를 통하여 도전층(212a)과 접한다.
- [0074] 반도체층(208)과 반도체층(108)은 같은 반도체막을 가공하여 형성할 수 있다.
- [0075] 개구부의 측벽을 덮도록 성막하는 경우에 있어서, 측벽을 테이퍼 형상으로 하고 측벽과 피형성면의 각도를 작게 함으로써 막의 피복성을 높일 수 있다. 한편, 측벽이 가파르면 피복성이 저하되어 막 두께가 얇아지는 경우가 있다. 따라서 각도 th_1 이 각도 th_2 보다 크고, 개구(241)에 비하여 개구(141)의 측벽이 가파른 경우에는, 반도체층(108)이 반도체층(208)에 비하여 얇아지는 경우가 있다.
- [0076] 절연층(106)은 반도체층(208) 및 도전층(212b) 위에 위치한다. 절연층(106)은 반도체층(208)을 개재하여 개구(241) 및 개구(243)를 덮도록 제공된다. 상술한 바와 같이, 절연층(106)의 일부는 트랜지스터(100)의 게이트 절연층으로서 기능하고, 다른 일부는 트랜지스터(200)의 게이트 절연층으로서 기능한다.
- [0077] 또한 개구(141)의 측벽을 덮는 영역에서의 절연층(106)의 두께와, 개구(241)의 측벽을 덮는 영역에서의 절연층(106)의 두께는 다른 경우가 있다. 구체적으로는, 예를 들어 개구(241)에 비하여 개구(141)의 측벽이 가파르고, 개구의 측벽을 덮는 절연층(106)이 얇아지는 경우가 있다.
- [0078] 도전층(204)은 절연층(106) 위에 위치한다. 도전층(204)은 절연층(106)을 개재하여 반도체층(208)과 중첩된다. 도전층(204)은 트랜지스터의 게이트 전극으로서 기능한다.
- [0079] 도전층(204)과 도전층(104)은 같은 도전막을 가공하여 형성할 수 있다.
- [0080] 도전층(112a), 도전층(112b), 및 도전층(104)은 각각 배선으로서 기능할 수 있고, 트랜지스터(100)는 이들 배선이 중첩되는 영역에 제공할 수 있다. 또한 도전층(212a), 도전층(212b), 및 도전층(204)은 각각 배선으로서 기능할 수 있고, 트랜지스터(200)는 이들 배선이 중첩되는 영역에 제공할 수 있다. 즉 트랜지스터(100), 트랜지스터(200), 및 배선을 포함한 회로에서 트랜지스터(100), 트랜지스터(200), 및 배선이 차지하는 면적을 축소할 수 있다. 따라서 회로가 차지하는 면적을 축소할 수 있어 소형 반도체 장치로 할 수 있다.
- [0081] 예를 들어 본 발명의 일 형태의 반도체 장치를 표시 장치의 화소 회로에 적용하는 경우, 화소 회로가 차지하는 면적을 축소할 수 있고, 고정세 표시 장치로 할 수 있다. 또한 예를 들어 본 발명의 일 형태의 반도체 장치를 표시 장치의 구동 회로(예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽)에 적용하는 경우, 구동 회로가 차지하는 면적을 축소할 수 있어, 슬림 베젤의 표시 장치로 할 수 있다.
- [0082] 개구(141), 개구(143), 개구(241), 및 개구(243)의 상면 형상은 특별히 한정되지 않는다. 개구(141), 개구(143), 개구(241), 및 개구(243)는 각각 예를 들어 원형, 타원형, 삼각형, 사각형(직사각형, 마름모형, 정사각형을 포함함), 오각형 등의 다각형, 또는 이들 다각형의 모서리가 둥근 형상으로 할 수 있다. 또한 다각형은 오목 다각형(적어도 하나의 내각이 180° 를 넘는 다각형) 및 볼록 다각형(모든 내각이 180° 이하인 다각형) 중 어느 쪽이든 좋다. 도 1의 (A) 등에 나타난 바와 같이, 개구(141), 개구(143), 개구(241), 및 개구(243)의 상면 형상은 각각 원형인 것이 바람직하다. 개구의 상면 형상을 원형으로 함으로써, 개구를 형성할 때의 가공 정밀도를 높일 수 있어, 미세한 크기의 개구를 형성할 수 있다. 또한 본 명세서 등에서 원형은 정원(正圓)에 한정되지 않는다.
- [0083] 본 명세서 등에서 상면 형상이란 평면에서 보았을 때의 형상을 가리킨다. 예를 들어 도 1의 (B) 등에 나타난

구성에서, 도전층(112a)과 도전층(112b) 사이에 끼워진 절연층(여기서는 절연층(110))의 개구(141) 측의 상면 단부의 형상을 개구(141)의 상면 형상으로 할 수 있다. 또는 예를 들어 도전층(112a)과 도전층(112b) 사이에 끼워진 절연층의 개구(141) 측의 하면 단부의 형상을 개구(141)의 상면 형상으로 할 수 있다.

- [0084] 도 1의 (A)에는 절연층(110)의 개구(141) 측의 상면 단부의 형상을 형상(141t)으로 나타내었다. 또한 도전층(112b)의 개구(143) 측의 하면 단부의 형상을 형상(143b)으로 나타내었다. 또한 절연층(110)의 개구(241) 측의 상면 단부의 형상을 형상(241t)으로 나타내었다. 또한 도전층(212b)의 개구(243) 측의 하면 단부의 형상을 형상(243b)으로 나타내었다.
- [0085] 도 1의 (A)에 나타낸 바와 같이, 형상(141t)과 형상(143b)을 서로 일치시키거나 실질적으로 일치시킬 수 있다. 이때 도 1의 (B) 등에 나타낸 바와 같이, 도전층(112b)의 개구(143) 측의 하면 단부는 절연층(110)의 개구(141) 측의 상면 단부와 일치하거나 실질적으로 일치하는 것이 바람직하다. 도전층(112b)의 하면이란 절연층(110) 측의 면을 가리킨다. 절연층(110)의 상면이란 도전층(112b) 측의 면을 가리킨다.
- [0086] 또한 형상(141t)과 형상(143b)은 서로 일치하지 않아도 된다. 또한 개구(141)와 개구(143)의 상면 형상이 원형일 때, 개구(141)와 개구(143)는 동심원상으로 제공되어도 좋고, 동심원상으로 제공되지 않아도 된다.
- [0087] 또한 도 1의 (A)에 나타낸 바와 같이, 형상(241t)과 형상(243b)을 서로 일치시키거나 실질적으로 일치시킬 수 있다. 이때 도 1의 (B) 등에 나타낸 바와 같이, 도전층(212b)의 개구(243) 측의 하면 단부는 절연층(110)의 개구(241) 측의 상면 단부와 일치하거나 실질적으로 일치하는 것이 바람직하다. 도전층(212b)의 하면이란 절연층(110) 측의 면을 가리킨다. 절연층(110)의 상면이란 도전층(212b) 측의 면을 가리킨다.
- [0088] 형상(241t)과 형상(243b)은 서로 일치하지 않아도 된다. 또한 개구(241)와 개구(243)의 상면 형상이 원형일 때, 개구(241)와 개구(243)는 동심원상으로 제공되어도 좋고, 동심원상으로 제공되지 않아도 된다.
- [0089] 또한 개구(241)에서는 절연층(110)의 개구(241) 측의 상면 단부의 형상과 하면 단부의 형상은 그 개구의 크기가 크게 다르다. 도 1의 (A)에는 개구(241)에서의 절연층(110)의 개구(241) 측의 하면 단부의 형상을 형상(241b)으로 나타내었다.
- [0090] 트랜지스터(100) 및 트랜지스터(200)는 반도체층보다 위쪽에 게이트 전극을 포함하는, 소위 톱 게이트형 트랜지스터이다. 또한 반도체층의 하면이 소스 전극 및 드레인 전극과 접하기 때문에, TGBC(Top Gate Bottom Contact)형 트랜지스터라고 할 수 있다. 또한 트랜지스터(100) 및 트랜지스터(200)에서는, 피형성면인 기판(102)의 표면에 대하여 소스 전극과 드레인 전극이 서로 다른 높이에 위치하고, 기판(102)의 표면에 대하여 수직인 방향 또는 실질적으로 수직인 방향으로 드레인 전류가 흐른다. 트랜지스터(100) 및 트랜지스터(200)에서 세로 방향 또는 실질적으로 세로 방향으로 드레인 전류가 흐른다고도 할 수 있다. 그러므로 트랜지스터(100)는 수직 채널형 트랜지스터 또는 VFET(Vertical Field Effect Transistor)라고 할 수 있다.
- [0091] 트랜지스터(100)는 절연층(110)의 막 두께와, 절연층(110)에 제공되는 개구(141)의 측벽과 피형성면의 각도로 채널 길이를 제어할 수 있다. 또한 트랜지스터(200)는 절연층(110)의 막 두께와, 절연층(110)에 제공되는 개구(241)의 측벽과 피형성면의 각도로 채널 길이를 제어할 수 있다. 따라서 트랜지스터(100) 및 트랜지스터(200)에 대해서는, 트랜지스터의 제작에 사용하는 노광 장치의 한계 해상도보다 짧은 채널 길이를 가지는 트랜지스터를 높은 정밀도로 제작할 수 있다. 구체적으로는, 종래의 플랫 패널 디스플레이의 양산용 노광 장치(예를 들어 최소 선폭 2 μ m 또는 1.5 μ m 정도)로는 실현하지 못한 채널 길이가 매우 짧은 트랜지스터를 실현할 수 있다. 또한 최선단의 LSI 기술에서 사용되는 매우 비싼 노광 장치를 사용하지 않고, 채널 길이가 10nm 미만인 트랜지스터를 실현할 수도 있다. 또한 복수의 트랜지스터(100) 간 및 복수의 트랜지스터(200) 간의 특성 편차도 저감된다. 따라서 트랜지스터(100) 및 트랜지스터(200)를 포함한 반도체 장치의 동작이 안정되어 신뢰성을 높일 수 있다. 또한 특성 편차가 저감되면 회로 설계의 자유도가 높아지기 때문에, 반도체 장치의 동작 전압을 낮출 수 있다. 따라서 반도체 장치의 소비 전력을 절감할 수 있다.
- [0092] 채널 길이를 짧게 함으로써, 트랜지스터의 온 전류를 크게 할 수 있다. 트랜지스터를 사용함으로써, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 회로가 차지하는 면적을 축소할 수 있다. 그러므로 소형 반도체 장치로 할 수 있다. 예를 들어 본 발명의 일 형태의 반도체 장치를 대형 표시 장치 또는 고정세 표시 장치에 적용할 때 배선수가 증가한 경우에도 각 배선에서의 신호 지연을 저감할 수 있어, 표시 불균일을 억제할 수 있다. 또한 회로가 차지하는 면적을 축소할 수 있기 때문에, 표시 장치의 베젤을 좁힐 수 있다.
- [0093] 트랜지스터(100) 및 트랜지스터(200)에서는 소스 전극, 반도체층, 및 드레인 전극을 중첩하여 제공할 수 있기 때문에, 반도체층을 평면상으로 배치한, 소위 플래이너(planar)형 트랜지스터에 비하여 차지하는 면적을 대폭적

으로 축소할 수 있다.

- [0094] 도 1의 (B) 등에서는 반도체층(108)의 단부가 도전층(112b) 위에 위치하고, 반도체층(108)이 도전층(112b)의 상면과 접하는 영역을 포함하는 예를 나타내었지만, 본 발명은 이에 한정되지 않는다. 반도체층(108)이 도전층(112b)의 단부를 덮고, 반도체층(108)의 단부가 도전층(112b)의 단부보다 외측에 위치하고, 반도체층(108)이 절연층(110)의 상면과 접하는 영역을 포함하여도 좋다. 또한 마찬가지로 도 1의 (B) 등에서는 반도체층(208)의 단부가 도전층(212b) 위에 위치하고, 반도체층(208)이 도전층(212b)의 상면과 접하는 영역을 포함하는 예를 나타내었지만, 반도체층(208)이 도전층(212b)의 단부를 덮고, 반도체층(208)의 단부가 도전층(212b)의 단부보다 외측에 위치하고, 반도체층(208)이 절연층(110)의 상면과 접하여도 좋다.
- [0095] 또한 도 1의 (B) 등에서는 반도체층(108), 절연층(106), 및 도전층(104)이 개구(141) 및 개구(143)를 덮는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 절연층(110) 및 도전층(112b)과 도전층(112a) 사이에 단차가 형성되고, 이 단차를 따라 반도체층(108), 절연층(106), 및 도전층(104)이 제공되어도 좋다. 또한 마찬가지로 절연층(110) 및 도전층(212b)과 도전층(212a) 사이에 단차가 형성되고, 이 단차를 따라 반도체층(208), 절연층(106), 및 도전층(204)이 제공되어도 좋다.
- [0096] 본 발명의 일 형태의 반도체 장치에서는 채널 길이가 짧은 트랜지스터(100)와 채널 길이가 긴 트랜지스터(200)를 따로따로 형성할 수 있다. 예를 들어 큰 온 전류가 요구되는 트랜지스터에 트랜지스터(100)를 적용하고, 높은 포화 특성이 요구되는 트랜지스터에 트랜지스터(200)를 적용함으로써, 성능이 높은 반도체 장치로 할 수 있다.
- [0097] 또한 본 발명의 일 형태의 반도체 장치에서는 트랜지스터(100)의 게이트 절연층의 막 두께를 트랜지스터(200)의 게이트 절연층의 막 두께보다 얇게 할 수 있다. 게이트 절연층의 막 두께를 얇게 함으로써, 트랜지스터의 온 전류를 크게 하고, 동작 속도를 빠르게 할 수 있다. 또한 트랜지스터(100)에서는 게이트 절연층을 얇게 하는 것에 더하여 채널 길이를 더 짧게 할 수 있기 때문에, 온 전류를 더 크게 하고 동작 속도를 더 빠르게 할 수 있다. 또한 트랜지스터(200)의 게이트 절연층의 막 두께를 트랜지스터(100)의 게이트 절연층의 막 두께보다 두껍게 할 수 있기 때문에, 트랜지스터의 게이트 내압을 높일 수 있다. 예를 들어 높은 전압이 인가되는 트랜지스터에 트랜지스터(200)를 적용하고, 고속 동작이 요구되는 트랜지스터에 트랜지스터(100)를 적용함으로써, 동작이 빠르고 신뢰성이 높은 반도체 장치로 할 수 있다.
- [0098] 또한 본 발명의 일 형태의 반도체 장치에서는 반도체층(108)의 막 두께를 반도체층(208)의 막 두께보다 얇게 할 수 있다. 반도체층의 막 두께를 얇게 함으로써, 예를 들어 개구(141)의 직경을 작게 할 수 있어 트랜지스터(100)가 차지하는 면적을 축소할 수 있다.
- [0099] 트랜지스터(100) 및 트랜지스터(200)를 덮도록 절연층(195)이 제공된다. 절연층(195)은 트랜지스터(100) 및 트랜지스터(200)의 보호층으로서 기능한다.
- [0100] 트랜지스터(100) 및 트랜지스터(200)의 자세한 구성에 대하여 설명한다.
- [0101] 먼저, 트랜지스터(100)의 자세한 구성에 대하여 도 5의 (A) 및 (B)를 사용하여 설명한다.
- [0102] 반도체층(108)에서 도전층(112a)과 접하는 영역은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 도전층(112b)과 접하는 영역은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능하고, 소스 영역과 드레인 영역 사이의 영역은 채널 형성 영역으로서 기능한다.
- [0103] 트랜지스터(100)의 채널 길이는 소스 영역과 드레인 영역 사이의 거리이다. 도 5의 (B)에서는 트랜지스터(100)의 채널 길이 L1을 파선의 좌우 화살표로 나타내었다. 채널 길이 L1은 단면에서 보았을 때 반도체층(108)에서 도전층(112a)과 접하는 영역과 도전층(112b)과 접하는 영역 사이의 최단 거리라고 할 수 있다.
- [0104] 트랜지스터(100)의 채널 길이 L1은 단면에서 보았을 때의 도전층(112a)과 도전층(112b) 사이에 끼워진 절연층의 개구(141) 측의 측면의 길이에 상당한다. 즉 채널 길이 L1은 도전층(112a)과 도전층(112b) 사이에 끼워진 절연층의 막 두께 T1(여기서는 절연층(110)의 막 두께), 및 상기 절연층의 개구(141) 측의 측면과 피형성면(여기서는 도전층(112a)의 상면)이 이루는 각의 각도 θ_1 에 따라 결정된다.
- [0105] 도 5의 (A) 및 (B)에서는 개구(143)의 폭으로서 형상(143b)의 폭 D143b를 이점쇄선의 좌우 화살표로 나타내었다. 도 5의 (A)는 개구(141) 및 개구(143)의 상면 형상이 원형인 예를 나타낸 것이고, 폭 D143b는 상기 원의 직경에 상당한다. 또한 트랜지스터(100)의 채널 폭 W1은 상기 원의 원주의 길이이다. 즉 채널 폭 W1은 $\pi \times D143b$ 이다. 이와 같이 개구(141) 및 개구(143)의 상면 형상이 원형이면, 이들이 다른 형상, 예를 들어 다

각형 등의 형상을 가지는 경우에 비하여 채널 폭이 작은 트랜지스터를 실현할 수 있다. 이와 같이 개구의 형상을 원형, 다각형 등 원하는 형상으로 함으로써, 트랜지스터의 직경을 크게 변경하지 않아도 채널 폭을 변경할 수 있다.

- [0106] 또한 개구(141)의 직경과 개구(143)의 직경은 서로 다른 경우가 있다.
- [0107] 다음으로, 트랜지스터(200)의 자세한 구성에 대하여 도 6의 (A), (B), 및 도 7을 사용하여 설명한다.
- [0108] 반도체층(208)에서 도전층(212a)과 접하는 영역은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 도전층(212b)과 접하는 영역은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능하고, 소스 영역과 드레인 영역 사이의 영역은 채널 형성 영역으로서 기능한다.
- [0109] 트랜지스터(200)의 채널 길이는 소스 영역과 드레인 영역 사이의 거리이다. 도 6의 (B)에서는 트랜지스터(200)의 채널 길이 L2를 파선의 좌우 화살표로 나타내었다. 채널 길이 L2는 단면에서 보았을 때 반도체층(208)에서 도전층(212a)과 접하는 영역과 도전층(212b)과 접하는 영역 사이의 최단 거리라고 할 수 있다.
- [0110] 트랜지스터(200)의 채널 길이 L2는 단면에서 보았을 때의 도전층(212a)과 도전층(212b) 사이에 끼워진 절연층의 개구(241) 측의 측면의 길이에 상당한다. 즉 채널 길이 L2는 도전층(212a)과 도전층(212b) 사이에 끼워진 절연층의 막 두께 T1(여기서는 절연층(110)의 막 두께), 및 상기 절연층의 개구(241) 측의 측면과 피형성면(여기서는 도전층(212a)의 상면)이 이루는 각의 각도 θ_2 에 따라 결정된다.
- [0111] 도 6의 (A) 및 (B)에서는 개구(243)의 폭으로서 형상(243b)의 폭 D243b를 이점쇄선의 좌우 화살표로 나타내었다. 도 6의 (A)에는 개구(241) 및 개구(243)의 상면 형상이 원형인 예를 나타내었다.
- [0112] 또한 개구(241)의 직경과 개구(243)의 직경은 서로 다른 경우가 있다.
- [0113] 또한 개구(141)의 직경, 개구(143)의 직경, 개구(241)의 직경, 및 개구(243)의 직경은 각각 깊이 방향에서 변화되는 경우가 있다. 특히, 트랜지스터(200)에서는 각도 θ_2 가 작기 때문에, 개구(241)의 직경 및 개구(243)의 직경의 깊이 방향에서의 변화가 더 현저히 나타나는 경우가 있다. 개구의 직경으로서는 예를 들어 단면에서 보았을 때의 절연층(110)의 가장 높은 위치의 직경, 가장 낮은 위치의 직경, 및 이들의 중간 위치의 직경의 3개의 평균값을 사용할 수 있다. 또는 개구의 직경으로서는, 예를 들어 단면에서 보았을 때의 절연층(110)의 가장 높은 위치의 직경, 가장 낮은 위치의 직경, 및 이들의 중간 위치의 직경 중 어느 것을 사용하여도 좋다. 도 6의 (A)에는 개구(241)의 폭으로서, 단면에서 보았을 때의 절연층(110)의 가장 높은 위치의 폭 D241t와 가장 낮은 위치의 폭 D241b를 나타내었다. 폭 D241b보다 폭 D241t는 크다.
- [0114] 도 6의 (A)에서 개구(243)의 하단의 상면 형상은 원형이고, 폭 D243b는 상기 원의 직경에 상당한다. 상기 원의 원주의 길이를 예를 들어 트랜지스터(200)의 채널 폭(이하, 채널 폭 W2로 함)으로 할 수 있다. 채널 폭 W2는 $\pi \times D243b$ 이다.
- [0115] 또는 개구(241)의 하단의 원주의 길이를 사용하여 트랜지스터(200)의 채널 폭을 산출하여도 좋다. 개구(241)의 하단의 상면 형상은 원형이고, 폭 D241b는 상기 원의 직경에 상당한다. 상기 원의 원주의 길이를 예를 들어 트랜지스터(200)의 채널 폭(이하, 채널 폭 W2b로 함)으로 할 수 있다. 채널 폭 W2b는 $\pi \times D241b$ 이다.
- [0116] 또는 채널 폭 W2와 채널 폭 W2b의 평균값을 트랜지스터(200)의 채널 폭으로 하여도 좋다.
- [0117] 개구(241) 및 개구(243)의 상면 형상이 원형이면, 이들이 다른 형상을 가지는 경우에 비하여 채널 폭이 작은 트랜지스터를 실현할 수 있다.
- [0118] 도 6의 (A) 및 (B)에 나타난 구조에서는 폭 D243b와 폭 D241t는 일치한다.
- [0119] 또한 도 8의 (A)에는 절연층(110)의 반도체층(208) 측의 단부가 도전층(212b)의 반도체층(208) 측의 단부보다 내측에 위치하는 예를 나타내었다. 도 8의 (A)에 나타난 구성에서는 폭 D241t가 폭 D243b보다 좁다. 도 8의 (A)에 나타난 구성에서는 절연층(110)의 개구(241) 측의 상면 단부의 직경이 도전층(212b)의 개구(243) 측의 하면 단부의 직경보다 좁다.
- [0120] 또한 도 8의 (B)에는 도전층(212b)의 반도체층(208) 측의 단부가 절연층(110)의 반도체층(208) 측의 단부보다 내측에 위치하는 예를 나타내었다. 도 8의 (B)에 나타난 구성에서는 폭 D241t가 폭 D243b보다 넓다. 도 8의 (B)에 나타난 구성에서는 절연층(110)의 개구(241) 측의 상면 단부의 직경이 도전층(212b)의 개구(243) 측의 하면 단부의 직경보다 넓다.

- [0121] 또한 도 5의 (B) 등에서는, 단면에서 보았을 때 절연층(110)의 개구(141) 측의 측면이 직선인 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 단면에서 보았을 때 절연층(110)의 개구(141) 측의 측면은 곡선이어도 좋고, 직선인 영역과 곡선인 영역의 양쪽을 가져도 좋다. 또한 마찬가지로 도 6의 (B) 등에서는, 단면에서 보았을 때 절연층(110)의 개구(241) 측의 측면이 직선인 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 단면에서 보았을 때 절연층(110)의 개구(241) 측의 측면은 곡선이어도 좋고, 직선인 영역과 곡선인 영역의 양쪽을 가져도 좋다. 또한 곡선인 영역은 볼록 형상의 곡선, 오목 형상의 곡선 등 다양한 곡선을 가질 수 있다. 또한 측면은 직선인 영역을 2개 이상 포함하여도 좋다. 또한 측면은 곡선인 영역을 2개 이상 포함하여도 좋다.
- [0122] 도 9의 (A) 및 도 10의 (A)에는 각각 트랜지스터(200)를 단면에서 보았을 때, 절연층(110)의 개구(241) 측의 측면이 곡선인 영역을 포함하는 예를 나타내었다. 도 9의 (B)는 도 9의 (A)에 나타난 영역(43)의 확대도이고, 도 10의 (B)는 도 10의 (A)에 나타난 영역(44)의 확대도이다.
- [0123] 도 9의 (A)에는 트랜지스터(200)를 단면에서 보았을 때, 절연층(110)의 개구(241) 측의 측면이 절연층(110)의 외측으로 볼록한 곡선인 영역을 포함하는 예를 나타내었다. 예를 들어 측면의 형상을 따른 선에 대하여 접선을 그어 접선과 피형성면(여기서는 도전층(212a)의 상면)의 각도로서 각도 th_2 를 산출할 수 있다. 도 9의 (C)는 측면이 도전층(212a)의 상면과 접하는 영역에서 접선을 그어 각도 th_2 를 산출한 예를 나타낸 것이다. 도 9의 (D)는 절연층(110)의 깊이의 중간점 근방의 영역에서 접선을 그어 각도 th_2 를 산출한 예를 나타낸 것이고, 도 9의 (C)에서 산출한 각도 th_2 보다 작다.
- [0124] 도 10의 (A)에는 트랜지스터(200)를 단면에서 보았을 때, 절연층(110)의 개구(241) 측의 측면이 절연층(110)의 내측으로 볼록한(절연층의 외측으로 오목한) 곡선인 영역을 포함하는 예를 나타내었다. 도 10의 (C)는 측면이 도전층(212a)의 상면과 접하는 영역에서 접선을 그어 각도 th_2 를 산출한 예이다. 도 10의 (D)는 절연층(110)의 깊이의 중간점 근방의 영역에서 접선을 그어 각도 th_2 를 산출한 예이고, 도 10의 (C)에서 산출한 각도 th_2 보다 크다.
- [0125] 또한 트랜지스터(200)를 단면에서 보았을 때, 절연층(110)의 개구(241)에서의 상면 단부와 하면 단부를 직선으로 연결하여 상기 직선과 도전층(212a)의 상면이 이루는 각도를 각도 th_2 로 하여도 좋다.
- [0126] 채널 길이 L_1 은 예를 들어 5nm 이상, 7nm 이상, 또는 10nm 이상이고 3 μ m 미만, 2.5 μ m 이하, 2 μ m 이하, 1.5 μ m 이하, 1.2 μ m 이하, 1 μ m 이하, 500nm 이하, 300nm 이하, 200nm 이하, 100nm 이하, 50nm 이하, 30nm 이하, 또는 20nm 이하로 할 수 있다. 예를 들어 채널 길이 L_1 을 100nm 이상 1 μ m 이하로 할 수도 있다.
- [0127] 막 두께 T_1 및 각도 th_1 을 조정함으로써 채널 길이 L_1 을 제어할 수 있다. 또한 각도 th_1 과 각도 th_2 의 관계를 조정함으로써, 채널 길이 L_2 와 채널 길이 L_1 의 비를 제어할 수 있다. 또한 도 5의 (B) 및 도 6의 (B)에서는 막 두께 T_1 을 일점쇄선의 좌우 화살표로 나타내었다.
- [0128] 막 두께 T_1 은 예를 들어 10nm 이상, 50nm 이상, 100nm 이상, 150nm 이상, 200nm 이상, 300nm 이상, 400nm 이상, 또는 500nm 이상이고 3.0 μ m 미만, 2.5 μ m 이하, 2.0 μ m 이하, 1.5 μ m 이하, 1.2 μ m 이하, 1.0 μ m 이하로 할 수 있다.
- [0129] 각도 th_1 은 90° 또는 그 근방의 값인 것이 바람직하다. 또는 각도 th_1 은 55° 이상인 것이 바람직하고, 60° 이상인 것이 더 바람직하고, 65° 이상인 것이 더 바람직하고, 70° 이상인 것이 더 바람직하고, 90° 이하인 것이 더 바람직하다. 또는 각도 th_1 은 90° 미만, 85° 이하, 80° 이하, 또는 75° 이하이어도 좋다.
- [0130] 각도 th_2 는 0° 보다 크고 각도 th_1 보다 작은 값인 것이 바람직하다. 각도 th_2 는 55° 미만인 것이 바람직하고, 50° 이하인 것이 더 바람직하고, 45° 이하인 것이 더 바람직하고, 40° 이하인 것이 더 바람직하다. 또한 각도 th_2 는 예를 들어 10° 이상이어도 좋고, 15° 이상이어도 좋고, 20° 이상이어도 좋다.
- [0131] 채널 길이 L_2 는 예를 들어 채널 길이 L_1 의 1.2배보다 크거나, 1.3배보다 크거나, 1.4배보다 크거나, 1.5배보다 크다.
- [0132] 또한 채널 길이 L_2 는 예를 들어 채널 길이 L_1 의 6배 이하이거나, 4배 이하이거나, 3배 이하이다.
- [0133] 포토리소그래피법을 사용하여 개구(143) 및 개구(243)를 형성하는 경우, 개구(143)의 폭 D_{143b} 와 개구(243)의 폭 D_{243b} 는 각각 노광 장치의 한계 해상도 이상이 된다. 폭 D_{143b} 는 예를 들어 20nm 이상, 30nm 이상, 50nm 이상, 100nm 이상, 200nm 이상, 300nm 이상, 400nm 이상, 또는 500nm 이상이며, 5.0 μ m 미만, 4.5 μ m 이하, 4.0 μ m 이하, 3.5 μ m 이하, 3.0 μ m 이하, 2.5 μ m 이하, 2.0 μ m 이하, 1.5 μ m 이하, 또는 1.0 μ m 이하로 할 수 있

다. 폭 D243b는 예를 들어 30nm 이상, 50nm 이상, 100nm 이상, 200nm 이상, 300nm 이상, 400nm 이상, 또는 500nm 이상이며, 5.0 μ m 미만, 4.5 μ m 이하, 4.0 μ m 이하, 3.5 μ m 이하, 3.0 μ m 이하, 2.5 μ m 이하, 2.0 μ m 이하, 1.5 μ m 이하, 또는 1.0 μ m 이하로 할 수 있다.

- [0134] 또한 도 1의 (A), (B) 등에는 폭 D243b가 폭 D143b보다 넓은 예를 나타내었지만, 도 3에 나타낸 바와 같이 폭 D243b가 폭 D143b와 실질적으로 일치하는 구성으로 하여도 좋다. 또한 폭 D243b가 폭 D143b보다 좁은 구성으로 하여도 좋다.
- [0135] 이어서, 트랜지스터(100)의 게이트 절연층의 막 두께에 대하여 도 5의 (B)를 사용하여 설명한다. 게이트 전극으로서 기능하는 도전층(104)과, 반도체층(108) 사이에 끼워진 절연층(106)은 게이트 절연층으로서 기능한다. 상기 게이트 절연층의 막 두께는 단면에서 보았을 때의 도전층(104)과 반도체층(108) 사이의 최단 거리이다.
- [0136] 각도 th1, 각도 th2, 및 절연층(106)의 형성 방법에 따라 게이트 절연층의 막 두께가 달라지는 경우가 있다.
- [0137] 도 11의 (A)는 트랜지스터(100)의 반도체층의 막 두께 및 게이트 절연층의 막 두께에 대하여 설명하는 도면이다.
- [0138] 반도체층(108)의, 도전층(112b)의 상면에서의 두께, 절연층(110)의 개구(141)의 측면에서의 두께, 도전층(112a)의 상면에서의 두께를 각각 두께 B1, 두께 B2, 두께 B3으로 한다. 두께 B2는 두께 B1보다 얇은 경우가 있다. 두께 B2는 예를 들어 두께 B1의 0.4배 이상 0.85배 이하이다. 또한 두께 B2는 두께 B3보다 얇은 경우가 있다. 두께 B2는 예를 들어 두께 B3의 0.4배 이상 0.85배 이하이다.
- [0139] 절연층(106)의, 도전층(112b)의 상면에서의 두께, 절연층(110)의 개구(141)의 측면에서의 두께, 도전층(112a)의 상면에서의 두께를 각각 두께 A1, 두께 A2, 두께 A3으로 한다. 두께 A2는 두께 A1보다 얇은 경우가 있다. 두께 A2는 예를 들어 두께 A1의 0.4배 이상 0.85배 이하이다. 또한 두께 A2는 두께 A3보다 얇은 경우가 있다. 두께 A2는 예를 들어 두께 A3의 0.4배 이상 0.85배 이하이다.
- [0140] 도 11의 (B)는 트랜지스터(200)의 반도체층의 막 두께 및 게이트 절연층의 막 두께에 대하여 설명하는 도면이다.
- [0141] 반도체층(208)의, 도전층(212b)의 상면에서의 두께, 절연층(110)의 개구(241)의 측면에서의 두께, 도전층(212a)의 상면에서의 두께를 각각 두께 B11, 두께 B12, 두께 B13으로 한다. 두께 B12는 예를 들어 두께 B11의 0.85배보다 크고 1.2배 미만이다. 두께 B12는 예를 들어 두께 B13의 0.85배보다 크고 1.2배 미만이다.
- [0142] 절연층(106)의, 도전층(212b)의 상면에서의 두께, 절연층(110)의 개구(241)의 측면에서의 두께, 도전층(212a)의 상면에서의 두께를 각각 두께 A11, 두께 A12, 두께 A13으로 한다. 두께 A12는 예를 들어 두께 A11의 0.85배보다 크고 1.2배 미만이다. 두께 A12는 예를 들어 두께 A13의 0.85배보다 크고 1.2배 미만이다.
- [0143] 이하에서는 본 실시형태의 반도체 장치에 포함되는 구성 요소에 대하여 설명한다.
- [0144] [반도체층(108), 반도체층(208)]
- [0145] 반도체층(108) 및 반도체층(208)에 사용하는 반도체 재료는 특별히 한정되지 않는다. 예를 들어 단일 원소로 이루어지는 반도체 또는 화합물 반도체를 사용할 수 있다. 단일 원소로 이루어지는 반도체로서는 예를 들어 실리콘 및 저마늄이 있다. 화합물 반도체로서는 예를 들어 비소화 갈륨 및 실리콘 저마늄이 있다. 이들 외에, 화합물 반도체로서는 예를 들어 유기 반도체, 질화물 반도체, 및 산화물 반도체가 있다. 또한 이들 반도체 재료에 도펀트로서 불순물이 포함되어도 좋다.
- [0146] 반도체층(108) 및 반도체층(208)에 사용하는 반도체 재료의 결정성은 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 및 단결정 이외의 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 포함하는 반도체) 중 어느 것을 사용하여도 좋다. 단결정 반도체 또는 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있어 바람직하다.
- [0147] 반도체층(108) 및 반도체층(208)은 각각 반도체 특성을 나타내는 금속 산화물(산화물 반도체라고도 함)을 포함하는 것이 바람직하다.
- [0148] 반도체층(108) 및 반도체층(208)에 사용하는 금속 산화물의 밴드 갭은 각각 2.0eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하다.
- [0149] 반도체층(108) 및 반도체층(208)에 사용할 수 있는 금속 산화물로서는 예를 들어 인듐 산화물, 갈륨 산화물, 및

아연 산화물이 있다. 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 또한 금속 산화물은 인듐, 원소 M, 및 아연 중에서 선택된 2개 또는 3개를 포함하는 것이 바람직하다. 또한 원소 M은 산소와의 결합 에너지가 높은 금속 원소 또는 반금속 원소이고, 예를 들어 산소와의 결합 에너지가 인듐보다 높은 금속 원소 또는 반금속 원소이다. 원소 M으로서 구체적으로는 알루미늄, 갈륨, 주석, 이트륨, 타이타늄, 바나듐, 크로뮴, 망가니즈, 철, 코발트, 니켈, 지르코늄, 몰리브덴, hafnium, 탄탈럼, 텅스텐, 란타넘, 세륨, 네오디뮴, 마그네슘, 칼슘, 스트론튬, 바륨, 붕소, 실리콘, 저마늄, 및 안티모니 등을 들 수 있다. 금속 산화물에 포함되는 원소 M은 상기 원소 중 어느 1종류 또는 복수 종류인 것이 바람직하고, 알루미늄, 갈륨, 주석, 및 이트륨 중에서 선택된 1종류 또는 복수 종류인 것이 더 바람직하고, 갈륨인 것이 더 바람직하다. 또한 본 명세서 등에서는 금속 원소와 반금속 원소를 통틀어 "금속 원소"라고 부르는 경우가 있고, 본 명세서 등에 기재되는 "금속 원소"에는 반금속 원소가 포함되는 경우가 있다.

[0150] 반도체층(108) 및 반도체층(208)에는 예를 들어 인듐 아연 산화물(In-Zn 산화물), 인듐 주석 산화물(In-Sn 산화물), 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 갈륨 산화물(In-Ga 산화물), 인듐 갈륨 알루미늄 산화물(In-Ga-Al 산화물), 인듐 갈륨 주석 산화물(In-Ga-Sn 산화물), 갈륨 아연 산화물(Ga-Zn 산화물, GZO라고도 기재함), 알루미늄 아연 산화물(Al-Zn 산화물, AZO라고도 기재함), 인듐 알루미늄 아연 산화물(In-Al-Zn 산화물, IAZO라고도 기재함), 인듐 주석 아연 산화물(In-Sn-Zn 산화물, ITZO(등록 상표)라고도 기재함), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 기재함), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물, IGZTO라고도 기재함), 인듐 갈륨 알루미늄 아연 산화물(In-Ga-Al-Zn 산화물, IGAZO, IGZAO, 또는 IAGZO라고도 기재함) 등을 사용할 수 있다. 또는 실리콘을 포함한 인듐 주석 산화물, 갈륨 주석 산화물(Ga-Sn 산화물), 알루미늄 주석 산화물(Al-Sn 산화물) 등을 사용할 수 있다.

[0151] 금속 산화물에 포함되는 모든 금속 원소의 원자수의 합에 대한 인듐의 원자수의 비율을 높임으로써, 트랜지스터의 전계 효과 이동도를 높일 수 있다. 또한 온 전류가 큰 트랜지스터를 실현할 수 있다.

[0152] 또한 금속 산화물은 인듐 대신 또는 인듐에 더하여 주기율표에서의 주기의 수가 큰 금속 원소 중 1종류 또는 복수 종류를 포함하여도 좋다. 금속 원소의 궤도의 중첩이 클수록 금속 산화물에서의 캐리어 전도도가 높아지는 경향이 있다. 따라서 주기율표에서의 주기의 수가 큰 금속 원소를 포함함으로써, 트랜지스터의 전계 효과 이동도를 높일 수 있는 경우가 있다. 주기율표에서의 주기의 수가 큰 금속 원소로서는 5주기에 속하는 금속 원소 및 6주기에 속하는 금속 원소 등을 들 수 있다. 상기 금속 원소로서 구체적으로는 이트륨, 지르코늄, 은, 카드뮴, 주석, 안티모니, 바륨, 납, 비스무트, 란타넘, 세륨, 프라세오디뮴, 네오디뮴, 프로메튬, 사마륨, 및 유로퓸 등을 들 수 있다. 또한 란타넘, 세륨, 프라세오디뮴, 네오디뮴, 프로메튬, 사마륨, 및 유로퓸은 경희토류 원소라고 불린다.

[0153] 금속 산화물은 비금속 원소의 1종류 또는 복수 종류를 포함하여도 좋다. 금속 산화물이 비금속 원소를 포함함으로써, 캐리어 농도가 증가되거나 밴드 갭이 축소되어, 트랜지스터의 전계 효과 이동도를 높일 수 있는 경우가 있다. 비금속 원소로서는 예를 들어 탄소, 질소, 인, 황, 셀레늄, 플루오린, 염소, 브로민, 및 수소 등이 있다.

[0154] 금속 산화물에 포함되는 모든 금속 원소의 원자수의 합에 대한 아연의 원자수의 비율을 높임으로써, 결정성이 높은 금속 산화물이 되어 금속 산화물 내의 불순물의 확산을 억제할 수 있다. 따라서 트랜지스터의 전기 특성의 변동이 억제되어 신뢰성을 높일 수 있다.

[0155] 금속 산화물에 포함되는 모든 금속 원소의 원자수의 합에 대한 원소 M의 원자수의 비율을 높임으로써, 금속 산화물에 산소 결손이 형성되는 것을 억제할 수 있다. 따라서 산소 결손에 기인한 캐리어 생성이 억제되어, 오프 전류가 작은 트랜지스터로 할 수 있다. 또한 트랜지스터의 전기 특성의 변동이 억제되어 신뢰성을 높일 수 있다.

[0156] 반도체층(108) 및 반도체층(208)에 적용되는 금속 산화물의 조성에 따라 트랜지스터의 전기 특성 및 신뢰성이 달라진다. 따라서 트랜지스터에 요구되는 전기 특성 및 신뢰성에 따라 금속 산화물의 조성을 다르게 함으로써, 전기 특성이 우수하고 신뢰성이 높은 반도체 장치로 할 수 있다.

[0157] 금속 산화물의 조성의 분석에는 예를 들어 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray Spectrometry), X선 광전자 분광법(XPS: X-ray Photoelectron Spectrometry), 유도 결합 플라즈마 질량 분석법(ICP-MS: Inductively Coupled Plasma-Mass Spectrometry), 또는 유도 결합 고주파 플라즈마 발광 분광법(ICP-AES: Inductively Coupled Plasma-Atomic Emission Spectrometry)을 사용할 수 있다. 또는 이들 방법 중 복수

를 조합하여 분석을 수행하여도 좋다. 또한 함유율이 낮은 원소는 분석 정밀도의 영향 때문에, 실제의 함유율과 분석에 의하여 얻어진 함유율이 다른 경우가 있다. 예를 들어 원소 M의 함유율이 낮은 경우, 분석에 의하여 얻어진 원소 M의 함유율이 실제의 함유율보다 낮은 경우가 있다.

- [0158] 금속 산화물이 In-M-Zn 산화물인 경우, 상기 In-M-Zn 산화물에서의 In의 원자수비는 M의 원자수비 이상인 것이 바람직하다. 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서는, 예를 들어 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:1, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:3, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5, 및 이들 근방의 조성이 있다. 또한 근방의 조성이란, 원하는 원자수비의 $\pm 30\%$ 의 범위를 포함한 것이다. 금속 산화물 내의 인듐의 원자수비를 높임으로써, 트랜지스터의 온 전류 또는 전계 효과 이동도 등을 높일 수 있다.
- [0159] In-M-Zn 산화물에서의 In의 원자수비는 M의 원자수비 미만이어도 좋다. 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서는, 예를 들어 In:M:Zn=1:3:2, In:M:Zn=1:3:3, In:M:Zn=1:3:4, 및 이들 근방의 조성이 있다. 금속 산화물 내의 M의 원자수의 비율을 높임으로써, 산소 결손의 생성을 억제할 수 있다.
- [0160] 또한 원소 M으로서 복수의 금속 원소를 포함하는 경우에는, 상기 금속 원소의 원자수의 비율의 합을 원소 M의 원자수의 비율로 할 수 있다.
- [0161] 본 명세서 등에서는, 포함되는 모든 금속 원소의 원자수의 합에 대한 인듐의 원자수의 비율을 인듐의 함유율이라고 기재하는 경우가 있다. 다른 금속 원소에 대해서도 마찬가지이다.
- [0162] 금속 산화물의 형성에는 스퍼터링법 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법을 적합하게 사용할 수 있다. 또한 금속 산화물을 스퍼터링법으로 형성하는 경우, 성막 후의 금속 산화물의 조성은 타깃의 조성과 다른 경우가 있다. 특히 아연은 성막 후의 금속 산화물에서의 함유율이 타깃의 50% 정도까지 감소하는 경우가 있다.
- [0163] 반도체층(108) 및 반도체층(208)은 2개 이상의 금속 산화물층을 포함하는 적층 구조를 가져도 좋다. 반도체층(108) 및 반도체층(208)에 포함되는 2개 이상의 금속 산화물층은 조성이 서로 같거나 실질적으로 같아도 좋다. 조성이 같은 금속 산화물층의 적층 구조를 가짐으로써, 예를 들어 같은 스퍼터링 타깃을 사용하여 형성할 수 있기 때문에, 제조 비용을 절감할 수 있다.
- [0164] 반도체층(108) 및 반도체층(208)에 포함되는 2개 이상의 금속 산화물층은 조성이 서로 달라도 좋다. 예를 들어 In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성을 가지는 제 1 금속 산화물층과, 상기 제 1 금속 산화물층 위에 제공되고 In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성을 가지는 제 2 금속 산화물층의 적층 구조를 적합하게 사용할 수 있다. 또한 원소 M으로서 갈륨, 알루미늄, 또는 주석을 사용하는 것이 특히 바람직하다. 예를 들어 인듐 산화물, 인듐 갈륨 산화물, 및 IGZO 중에서 선택된 어느 하나와, IAZO, IAGZO, 및 ITZO(등록 상표) 중에서 선택된 어느 하나의 적층 구조를 사용하여도 좋다.
- [0165] 또한 반도체층(108) 및 반도체층(208)은 2층 이상의 적층 구조를 가져도 좋다. 상기 적층 구조로서는 예를 들어 금속 원소의 원자수비가 In:Ga:Zn=1:1:1의 반도체층을 첫 번째 층으로 하고, 금속 원소의 원자수비가 In:Zn=4:1의 반도체층을 두 번째 층으로 하고, 금속 원소의 원자수비가 In:Ga:Zn=1:1:1의 반도체층을 세 번째 층으로 하는 3층 적층 구조가 있다. 또한 첫 번째 층 및 세 번째 층의 반도체층의 밴드 갭을 두 번째 층의 밴드 갭보다 크게 하는 구성이 바람직하다. 상기 구성으로 함으로써 주된 전류 경로를 두 번째 층의 반도체층으로 할 수 있고, 소위 매립 채널의 구조를 가질 수 있다.
- [0166] 반도체층(108) 및 반도체층(208)은 결정성을 가지는 금속 산화물층을 포함하는 것이 바람직하다. 결정성을 가지는 금속 산화물의 구조로서는 예를 들어 CAAC(c-axis aligned crystal) 구조, 다결정 구조, 및 미결정(nc: nano-crystal) 구조가 있다. 결정성을 가지는 금속 산화물층을 반도체층(108)으로서 사용함으로써, 반도체층(108) 내의 결함 준위 밀도를 저감할 수 있어, 신뢰성이 높은 반도체 장치를 실현할 수 있다.
- [0167] 반도체층(108) 및 반도체층(208)으로서 사용하는 금속 산화물층의 결정성이 높을수록 반도체층(108) 내의 결함 준위 밀도를 더 저감할 수 있다. 한편, 결정성이 낮은 금속 산화물층을 사용함으로써, 큰 전류를 흘릴 수 있는 트랜지스터를 실현할 수 있다.
- [0168] 금속 산화물층을 스퍼터링법으로 형성하는 경우, 형성 시의 기판 온도(스테이지 온도)가 높을수록 결정성이 높은 금속 산화물층을 형성할 수 있다. 또한 형성 시에 사용하는 성막 가스 전체에 대한 산소 가스의 유량의 비율(이하, 산소 유량비라고도 함)이 높을수록 결정성이 더 높은 금속 산화물층을 형성할 수 있다.

- [0169] 반도체층(108) 및 반도체층(208)은 각각 결정성이 상이한 2개 이상의 금속 산화물층의 적층 구조를 가져도 좋다. 예를 들어 제 1 금속 산화물층과, 상기 제 1 금속 산화물층 위에 제공되는 제 2 금속 산화물층의 적층 구조로 하고, 제 2 금속 산화물층이 제 1 금속 산화물층보다 결정성이 높은 영역을 포함하는 구성으로 할 수 있다. 또는 제 2 금속 산화물층이 제 1 금속 산화물층보다 결정성이 낮은 영역을 포함하는 구성으로 할 수 있다. 이때 제 1 금속 산화물층과 제 2 금속 산화물층은 서로 다른 조성을 가져도 좋고, 같거나 실질적으로 같은 조성을 가져도 좋다.
- [0170] 반도체층(108) 및 반도체층(208)의 막 두께는 각각 1nm 이상 200nm 이하인 것이 바람직하고, 3nm 이상 100nm 이하인 것이 더 바람직하고, 5nm 이상 100nm 이하인 것이 더 바람직하고, 10nm 이상 100nm 이하인 것이 더 바람직하고, 10nm 이상 70nm 이하인 것이 더 바람직하고, 15nm 이상 70nm 이하인 것이 더 바람직하고, 15nm 이상 50nm 이하인 것이 더 바람직하고, 20nm 이상 50nm 이하인 것이 더 바람직하다. 반도체층(108)과 반도체층(208)의 막 두께는 같아도 좋고 달라도 좋다.
- [0171] 또한 반도체층(108) 및 반도체층(208)은 영역에 따라 막 두께의 편차가 생기는 경우가 있다. 예를 들어 영역에 따라 막 두께가 상기 막 두께의 범위의 0.4배 이상 1.2배 미만인 경우가 있다.
- [0172] 반도체층(108) 및 반도체층(208)에 산화물 반도체를 사용하는 경우, 산화물 반도체에 포함되는 수소가 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산화물 반도체 내에 산소 결손(V_O)이 형성되는 경우가 있다. 또한 산소 결손에 수소가 들어간 결합(이하, V_OH 라고 기재함)은 도너로서 기능하고, 캐리어인 전자를 생성하는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 많이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또한 산화물 반도체 내의 수소는 열, 전계 등의 스트레스로 인하여 이동하기 쉽기 때문에, 산화물 반도체에 수소가 많이 포함되면, 트랜지스터의 신뢰성이 악화될 우려도 있다.
- [0173] 반도체층(108) 및 반도체층(208)에 산화물 반도체를 사용하는 경우, 반도체층(108) 및 반도체층(208) 내의 V_OH 를 가능한 한 저감하여, 고순도 진성 또는 실질적으로 고순도 진성으로 하는 것이 바람직하다. 이와 같이, V_OH 가 충분히 저감된 산화물 반도체를 얻기 위해서는, 산화물 반도체 내의 물, 수소 등의 불순물을 제거하는 것(탈수, 탈수소화 처리라고 기재하는 경우가 있음)과, 산화물 반도체에 산소를 공급하여 산소 결손을 수복(修復)하는 것이 중요하다. V_OH 등의 불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다. 또한 산화물 반도체에 산소를 공급하여 산소 결손을 수복하는 것을 가산소화 처리라고 기재하는 경우가 있다.
- [0174] 반도체층(108) 및 반도체층(208)에 산화물 반도체를 사용하는 경우, 채널 형성 영역으로서 기능하는 영역의 산화물 반도체의 캐리어 농도는 $1 \times 10^{18} \text{ cm}^{-3}$ 이하인 것이 바람직하고, $1 \times 10^{17} \text{ cm}^{-3}$ 미만인 것이 더 바람직하고, $1 \times 10^{16} \text{ cm}^{-3}$ 미만인 것이 더 바람직하고, $1 \times 10^{13} \text{ cm}^{-3}$ 미만인 것이 더 바람직하고, $1 \times 10^{12} \text{ cm}^{-3}$ 미만인 것이 더 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역의 산화물 반도체의 캐리어 농도의 하한값은 특별히 한정되지 않지만, 예를 들어 $1 \times 10^{-9} \text{ cm}^{-3}$ 으로 할 수 있다.
- [0175] 산화물 반도체를 사용한 트랜지스터(이하, OS 트랜지스터라고 기재함)는 비정질 실리콘을 사용한 트랜지스터에 비하여 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 전류가 매우 작기 때문에, 상기 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하는 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써, 반도체 장치의 소비 전력을 절감할 수 있다.
- [0176] OS 트랜지스터는 방사선 조사로 인한 전기 특성의 변동이 작고, 즉 방사선에 대한 내성이 높기 때문에, 방사선이 입사할 수 있는 환경에서도 적합하게 사용할 수 있다. OS 트랜지스터는 방사선에 대한 신뢰성이 높다고도 할 수 있다. 예를 들어 X선 플랫폼 패널 디텍터의 화소 회로에 OS 트랜지스터를 적합하게 사용할 수 있다. 또한 OS 트랜지스터는 우주 공간에서 사용되는 반도체 장치에 적합하게 사용할 수 있다. 방사선으로서는 전자기 방사선(예를 들어 X선 및 감마선) 및 입자 방사선(예를 들어 알파선, 베타선, 양자선, 및 중성자선)을 들 수 있다.
- [0177] 반도체층(108) 및 반도체층(208)에 사용할 수 있는 실리콘으로서는, 단결정 실리콘, 다결정 실리콘, 미결정 실리콘, 및 비정질 실리콘을 들 수 있다. 다결정 실리콘으로서는 예를 들어 저온 폴리실리콘(LTPS: Low Temperature Poly Silicon)이 있다.

- [0178] 반도체층(108) 및 반도체층(208)에 비정질 실리콘을 사용한 트랜지스터는 대형 유리 기판 위에 형성할 수 있어 저비용으로 제작할 수 있다. 반도체층(108) 및 반도체층(208)에 다결정 실리콘을 사용한 트랜지스터는 전계 효과 이동도가 높아 고속 동작이 가능하다. 또한 반도체층(108) 및 반도체층(208)에 미결정 실리콘을 사용한 트랜지스터는 비정질 실리콘을 사용한 트랜지스터보다 전계 효과 이동도가 높아 고속 동작이 가능하다.
- [0179] 반도체층(108) 및 반도체층(208)은 반도체로서 기능하는 층상 물질을 포함하여도 좋다. 층상 물질이란 층상의 결정 구조를 가지는 재료군의 총칭이다. 층상의 결정 구조에서는, 공유 결합 또는 이온 결합에 의하여 형성되는 층이 반데르발스 결합과 같은 공유 결합 또는 이온 결합보다 약한 결합에 의하여 적층되어 있다. 층상 물질은 단위 층(monolayer) 내에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고, 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
- [0180] 상기 층상 물질로서는 예를 들어 그래핀, 실리콘, 칼코제나이드 등이 있다. 칼코제나이드는 칼코젠(16족에 속하는 원소)을 포함한 화합물이다. 또한 칼코제나이드로서는 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다. 트랜지스터의 반도체층에 적용할 수 있는 전이 금속 칼코제나이드로서는, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS_2), 셀레늄화 몰리브데넘(대표적으로는 MoSe_2), 몰리브데넘 텔루륨(대표적으로는 MoTe_2), 황화 텅스텐(대표적으로는 WS_2), 셀레늄화 텅스텐(대표적으로는 WSe_2), 텅스텐 텔루륨(대표적으로는 WTe_2), 황화 하프늄(대표적으로는 HfS_2), 셀레늄화 하프늄(대표적으로는 HfSe_2), 황화 지르코늄(대표적으로는 ZrS_2), 셀레늄화 지르코늄(대표적으로는 ZrSe_2) 등을 들 수 있다.
- [0181] 반도체층(108)과 반도체층(208)은 같은 공정으로 형성되는 것이 바람직하다. 따라서 반도체층(108)과 반도체층(208)에는 같은 재료를 사용하는 것이 바람직하다.
- [0182] 또는 반도체층(108)과 반도체층(208)은 상이한 공정으로 형성되어도 좋다. 이 경우에는 반도체층(108)과 반도체층(208)에 사용하는 재료를 다르게 할 수 있다.
- [0183] [절연층(110)]
- [0184] 절연층(110)을 구성하는 각 층으로서의 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서의 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막이 있다. 산화 절연막으로서의 예를 들어 산화 실리콘막, 산화 알루미늄막, 산화 마그네슘막, 산화 갈륨막, 산화 저마늄막, 산화 이트륨막, 산화 지르코늄막, 산화 란타넘막, 산화 네오디뮴막, 산화 하프늄막, 산화 탄탈럼막, 산화 세륨막, 갈륨 아연 산화물막, 및 하프늄 알루미늄에이트막이 있다. 질화 절연막으로서의 예를 들어 질화 실리콘막 및 질화 알루미늄막이 있다. 산화질화 절연막으로서의 예를 들어 산화질화 실리콘막, 산화질화 알루미늄막, 산화질화 갈륨막, 산화질화 이트륨막, 및 산화질화 하프늄막이 있다. 질화산화 절연막으로서의 예를 들어 질화산화 실리콘막 및 질화산화 알루미늄막이 있다.
- [0185] 또한 본 명세서 등에서 산화질화물이란, 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리킨다. 질화산화물이란, 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 예를 들어 산화질화 실리콘이란, 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란, 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
- [0186] 조성의 분석에는 예를 들어 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry), X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy), 오제 전자 분광법(AES: Auger Electron Spectroscopy), 또는 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray Spectroscopy)을 사용할 수 있다. 예를 들어 목적 원소의 함유율이 높은(예를 들어 0.5atomic% 이상 또는 1atomic% 이상) 경우에는 XPS를 적합하게 사용할 수 있다. 한편, 목적 원소의 함유율이 낮은(예를 들어 0.5atomic% 이하 또는 1atomic% 이하) 경우에는 SIMS를 적합하게 사용할 수 있다. 조성의 분석에는 복수의 분석 방법을 사용하는 것이 더 바람직하다. 예를 들어 SIMS와 XPS의 양쪽을 사용한 복합 해석을 수행하는 것이 더 바람직하다.
- [0187] 절연층(110)은 반도체층(108)과 접하는 부분을 포함한다. 반도체층(108)에 산화물 반도체를 사용하는 경우, 반도체층(108)과 절연층(110)의 계면 특성을 향상시키기 위하여, 절연층(110)에서 반도체층(108)과 접하는 부분의 적어도 일부에 산화물을 사용하는 것이 바람직하다. 구체적으로는, 절연층(110)에서 반도체층(108)의 채널 형성 영역과 접하는 부분에 산화물을 사용하는 것이 바람직하다. 채널 형성 영역은 캐리어 농도가 낮은 고저항 영역이다. 채널 형성 영역은 i형(진성) 또는 실질적으로 i형이라고 할 수 있다.

- [0188] 절연층(110b)으로서는 산소를 포함한 층을 사용하는 것이 바람직하다. 절연층(110b)은 절연층(110a) 및 절연층(110c) 중 적어도 어느 하나보다 산소의 함유량이 많은 영역을 포함하는 것이 바람직하다. 특히 절연층(110b)은 절연층(110a) 및 절연층(110c) 각각보다 산소의 함유량이 많은 영역을 포함하는 것이 바람직하다.
- [0189] 절연층(110b)으로서는 상술한 산화 절연막 및 산화질화 절연막 중 어느 하나 또는 복수를 사용하는 것이 바람직하다. 구체적으로는, 절연층(110b)으로서는 산화 실리콘막 및 산화질화 실리콘막 중 한쪽 또는 양쪽을 사용하는 것이 바람직하다. 절연층(110b)에서의 산소의 함유량을 많게 함으로써, 반도체층(108)에서 절연층(110b)과 접하는 영역과 그 근방에 i형의 영역을 형성하기 용이해진다.
- [0190] 절연층(110b)으로서는 가열에 의하여 산소를 방출하는 막을 사용하는 것이 더 바람직하다. 트랜지스터(100)의 제작 공정 중에 가해지는 열에 의하여 절연층(110b)이 산소를 방출함으로써, 반도체층(108)에 산소를 공급할 수 있다. 절연층(110b)으로부터 반도체층(108), 특히 반도체층(108)의 채널 형성 영역에 산소를 공급함으로써, 반도체층(108) 내의 산소 결손(V_O) 및 V_OH 를 저감할 수 있기 때문에, 전기 특성이 양호하고 신뢰성이 높은 트랜지스터로 할 수 있다.
- [0191] 예를 들어 산소를 포함한 분위기하에서의 가열 처리 또는 산소를 포함한 분위기하에서의 플라즈마 처리를 수행함으로써, 절연층(110b)에 산소를 공급할 수 있다. 또한 산소 분위기하에서 절연층(110b)의 상면에 스퍼터링법으로 산화물막을 성막함으로써 산소를 공급하여도 좋다. 그 후, 상기 산화물막을 제거하여도 좋다.
- [0192] 절연층(110b)은 스퍼터링법 또는 플라즈마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법 등의 성막 방법으로 형성하는 것이 바람직하다. 특히 스퍼터링법에서 수소를 포함하지 않는 성막 가스를 사용함으로써, 수소의 함유량이 매우 적은 막을 성막할 수 있다. 그러므로 반도체층(108)에 수소가 공급되는 것을 억제하여, 트랜지스터(100)의 전기 특성을 안정화시킬 수 있다.
- [0193] 상술한 바와 같이, 트랜지스터(100)의 채널 길이 L_1 를 매우 짧게 할 수 있다. 채널 길이 L_1 이 짧은 경우, 채널 형성 영역의 산소 결손(V_O) 및 V_OH 가 전기 특성 및 신뢰성에 미치는 영향이 특히 커진다. 절연층(110b)으로부터 반도체층(108)에 산소를 공급함으로써, 적어도 반도체층(108)에서 절연층(110b)과 접하는 영역에서 산소 결손(V_O) 및 V_OH 가 증가하는 것을 억제할 수 있다. 따라서 전기 특성이 양호하고 신뢰성이 높은 채널 길이가 짧은 트랜지스터를 실현할 수 있다.
- [0194] 절연층(110a) 및 절연층(110c)으로서는 각각 산소가 확산되기 어려운 막을 사용하는 것이 바람직하다. 이에 의하여, 절연층(110b)에 포함되는 산소가 가열에 의하여 절연층(110a)을 통하여 기판(102) 측으로 확산되는 것, 그리고 절연층(110c)을 통하여 절연층(106) 측으로 확산되는 것을 방지할 수 있다. 바꿔 말하면, 산소가 확산되기 어려운 절연층(110a) 및 절연층(110c)을 절연층(110b)의 상하에 제공함으로써, 절연층(110b)에 포함되는 산소를 가둘 수 있다. 이에 의하여, 반도체층(108)에 산소를 효과적으로 공급할 수 있다.
- [0195] 절연층(110a) 및 절연층(110c)으로서는 각각 수소가 확산되기 어려운 막을 사용하는 것이 바람직하다. 이에 의하여, 트랜지스터의 외부로부터 절연층(110a), 절연층(110c)을 통하여 반도체층(108)으로 수소가 확산되는 것을 억제할 수 있다.
- [0196] 절연층(110a) 및 절연층(110c)으로서는 각각 상술한 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 중 어느 하나 또는 복수를 사용하는 것이 바람직하고, 질화 실리콘막, 질화산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 질화 알루미늄막, 산화 하프늄막, 및 하프늄 알루미늄네이트막 중 어느 하나 또는 복수를 사용하는 것이 바람직하다. 특히 질화 실리콘막 및 질화산화 실리콘막은 각각 이들로부터의 불순물(예를 들어 물 및 수소)의 방출이 적고, 산소 및 수소를 투과시키기 어렵다는 특징을 가지기 때문에, 절연층(110a) 및 절연층(110c)으로서 적합하게 사용할 수 있다. 또한 절연층(110a) 및 절연층(110c)에는 같은 재료를 사용하여도 좋고, 서로 다른 재료를 사용하여도 좋다.
- [0197] 여기서, 절연층(110b)에 포함되는 산소에 의하여 도전층(112a) 및 도전층(112b)이 산화되어 저항이 높아지는 경우가 있다. 절연층(110b)과 도전층(112a) 사이에 절연층(110a)을 제공함으로써, 도전층(112a)이 산화되어 저항이 높아지는 것을 억제할 수 있다. 또한 절연층(110b)과 도전층(112b) 사이에 절연층(110c)을 제공함으로써, 도전층(112b)이 산화되어 저항이 높아지는 것을 억제할 수 있다. 또한 절연층(110b)으로부터 반도체층(108)에 공급되는 산소의 양이 증가하므로, 반도체층(108) 내의 산소 결손을 저감할 수 있다.
- [0198] 절연층(110a) 및 절연층(110c)의 막 두께는 각각 5nm 이상 150nm 이하인 것이 바람직하고, 5nm 이상 100nm 이하인 것이 더 바람직하고, 5nm 이상 70nm 이하인 것이 더 바람직하고, 10nm 이상 70nm 이하인 것이 더

바람직하고, 10nm 이상 50nm 이하인 것이 더 바람직하고, 20nm 이상 50nm 이하인 것이 더 바람직하다. 절연층(110a) 및 절연층(110c)의 막 두께가 상술한 범위 내에 있으면, 반도체층(108) 내, 특히 채널 형성 영역의 산소 결손을 저감할 수 있다.

- [0199] 예를 들어 절연층(110a) 및 절연층(110c)으로서 질화 실리콘막을 사용하고, 절연층(110a)으로서 산화질화 실리콘막을 사용하는 것이 바람직하다.
- [0200] 또한 본 실시형태에서는 절연층(110)이 3층의 적층 구조를 가지는 구성에 대하여 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 절연층(110)은 단층 구조를 가져도 좋고, 2층 또는 4층 이상의 적층 구조를 가져도 좋다. 절연층(110)은 적어도 절연층(110b)을 포함하는 것이 바람직하다.
- [0201] 절연층(110c)으로서 가열에 의하여 수소를 방출하는 막을 사용하여도 좋다. 트랜지스터(100)의 제작 공정 시에 가해지는 열에 의하여 절연층(110c)이 수소를 방출함으로써, 반도체층(108) 및 반도체층(208)에 수소를 공급할 수 있다. 이에 의하여, 트랜지스터(100)에서는 반도체층(108)에서 도전층(112b)과 접하는 영역 근방에 저저항 영역을 형성하고, 트랜지스터(200)에서는 반도체층(208)에서 도전층(212b)과 접하는 영역 근방에 저저항 영역을 형성할 수 있다.
- [0202] 마찬가지로 절연층(110a)으로서 가열에 의하여 수소를 방출하는 막을 사용함으로써, 트랜지스터(100)에서는 반도체층(108)에서 도전층(112a)과 접하는 영역 근방에 저저항 영역을 형성하고, 트랜지스터(200)에서는 반도체층(208)에서 도전층(212a)과 접하는 영역 근방에 저저항 영역을 형성할 수 있다.
- [0203] 절연층(110b)으로서 수소의 함유량이 적은 막을 사용하는 것이 바람직하다. 절연층(110b)을 수소의 함유량이 적은 막으로 함으로써, 반도체층(108)에서의 게이트 전계가 충분히 가해지는 영역(i형으로 하고자 하는 영역)으로 수소가 확산되는 것을 억제하여, 채널 형성 영역을 i형으로 할 수 있다.
- [0204] 도 12의 (A)는 도 5의 (B)에 나타낸 영역(41)을 확대한 도면이고, 도 12의 (B)는 도 6의 (B)에 나타낸 영역(42)을 확대한 도면이고, 절연층(110a) 및 절연층(110c)으로서 가열에 의하여 수소를 방출하는 막을 사용한 경우의 일례를 나타내었다.
- [0205] 도 12의 (A)에 나타낸 바와 같이, 트랜지스터(100)의 반도체층(108)에서 절연층(110a) 및 절연층(110c)과 접하는 영역은 저저항화되어 채널 형성 영역이 되지 않는, 채널 형성 영역이 도 5의 (C)에 비하여 짧아진다. 또한 도 12의 (B)에 나타낸 바와 같이, 트랜지스터(200)의 반도체층(208)에서 절연층(110a) 및 절연층(110c)과 접하는 영역은 저저항화되어 채널 형성 영역이 되지 않는, 채널 형성 영역이 도 7에 비하여 짧아진다.
- [0206] 또한 도 12의 (A)에 나타낸 트랜지스터(100)의 구성예에서, 도전층(112a)이 드레인 전극으로서 기능하는 경우, 반도체층(108)은 드레인 전극과 접하는 영역과 채널 형성 영역 사이에 저저항 영역을 포함한다고 할 수 있다. 이에 의하여, 드레인 영역 근방에서 높은 전계가 발생하기 어려워지기 때문에, 핫 캐리어의 발생을 억제하여 트랜지스터의 열화를 억제할 수 있다. 또한 도전층(112b)이 드레인 전극으로서 기능하는 경우, 반도체층(108)은 드레인 전극과 접하는 영역과 채널 형성 영역 사이에 저저항 영역을 포함한다고 할 수 있다. 이에 의하여, 드레인 영역 근방에서 높은 전계가 발생하기 어려워지기 때문에, 핫 캐리어의 발생을 억제하여 트랜지스터의 열화를 억제할 수 있다. 트랜지스터(100)에서는 도전층(112a) 및 도전층(112b) 중 어느 쪽이 드레인 전극이어도 높은 신뢰성을 얻을 수 있다. 따라서 반도체 장치의 설계의 자유도를 높일 수 있다.
- [0207] 또한 도 12의 (B)에 나타낸 트랜지스터(200)의 구성예에서 도전층(212a)이 드레인 전극으로서 기능하는 경우, 반도체층(208)은 드레인 전극과 접하는 영역과 채널 형성 영역 사이에 저저항 영역을 포함한다고 할 수 있다. 이에 의하여, 드레인 영역 근방에서 높은 전계가 발생하기 어려워지기 때문에, 핫 캐리어의 발생을 억제하여 트랜지스터의 열화를 억제할 수 있다. 또한 도전층(212b)이 드레인 전극으로서 기능하는 경우, 반도체층(208)은 드레인 전극과 접하는 영역과 채널 형성 영역 사이에 저저항 영역을 포함한다고 할 수 있다. 이에 의하여, 드레인 영역 근방에서 높은 전계가 발생하기 어려워지기 때문에, 핫 캐리어의 발생을 억제하여 트랜지스터의 열화를 억제할 수 있다. 트랜지스터(200)에서는 도전층(212a) 및 도전층(212b) 중 어느 쪽이 드레인 전극이어도 높은 신뢰성을 얻을 수 있다. 따라서 반도체 장치의 설계의 자유도를 높일 수 있다.
- [0208] 또한 절연층(110c)은 2층 이상의 적층 구조를 가질 수 있다. 예를 들어 절연층(110c)은 절연층(110c1)과, 절연층(110c1) 위의 절연층(110c2)의 2층의 적층 구조를 가질 수 있다.
- [0209] 또한 절연층(110a)은 2층 이상의 적층 구조를 가질 수 있다. 예를 들어 절연층(110a)은 절연층(110a1)과, 절연층(110a1) 위의 절연층(110a2)의 2층의 적층 구조를 가질 수 있다.

- [0210] 도 13의 (A)는 도 5의 (B)에 나타난 영역(41)을 확대한 도면이고, 도 13의 (B)는 도 6의 (B)에 나타난 영역(42)을 확대한 도면이고, 절연층(110a)이 절연층(110a1)과, 절연층(110a1) 위의 절연층(110a2)의 2층의 적층 구조를 가지고, 절연층(110c)이 절연층(110c1)과, 절연층(110c1) 위의 절연층(110c2)의 2층의 적층 구조를 가지는 경우의 일례를 나타내었다.
- [0211] 절연층(110c2)으로서 가열에 의하여 수소를 방출하는 막을 사용하는 것이 바람직하다. 이에 의하여, 트랜지스터(100)에서는 반도체층(108)에서 도전층(112b)과 접하는 근방에 저저항 영역을 형성하고, 트랜지스터(200)에서는 반도체층(208)에서 도전층(212b)과 접하는 영역 근방에 저저항 영역을 형성할 수 있고, 도전층(112b), 도전층(212b)을 각각 트랜지스터(100), 트랜지스터(200)의 드레인 전극으로서 사용하는 경우에는 핫 캐리어의 발생을 억제할 수 있다.
- [0212] 또한 절연층(110c1)은 절연층(110c2)에 비하여 수소의 함유량이 적은 영역을 포함하는 것이 바람직하다. 이에 의하여, 절연층(110c2)으로부터 절연층(110b) 및 트랜지스터의 반도체층(트랜지스터(100)의 반도체층(108) 또는 트랜지스터(200)의 반도체층(208))에서의 게이트 전계가 충분히 가해지는 영역(i형으로 하고자 하는 영역)으로 수소가 확산되는 것을 억제할 수 있다.
- [0213] 절연층(110a1)으로서 가열에 의하여 수소를 방출하는 막을 사용하는 것이 바람직하다. 이에 의하여, 트랜지스터(100)에서는 반도체층(108)에서 도전층(112a)과 접하는 근방에 저저항 영역을 형성하고, 트랜지스터(200)에서는 반도체층(208)에서 도전층(212a)과 접하는 영역 근방에 저저항 영역을 형성할 수 있고, 도전층(112a), 도전층(212a)을 각각 트랜지스터(100), 트랜지스터(200)의 드레인 전극으로서 사용하는 경우에는 핫 캐리어의 발생을 억제할 수 있다.
- [0214] 절연층(110a2)은 절연층(110a1)에 비하여 수소의 함유량이 적은 영역을 포함하는 것이 바람직하다. 이에 의하여, 절연층(110a1)으로부터 절연층(110b) 및 트랜지스터의 반도체층(트랜지스터(100)의 반도체층(108) 또는 트랜지스터(200)의 반도체층(208))에서의 게이트 전계가 충분히 가해지는 영역(i형으로 하고자 하는 영역)으로 수소가 확산되는 것을 억제할 수 있다.
- [0215] 가열에 의하여 수소를 방출하는 막으로서, 상술한 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 중 어느 하나 또는 복수를 사용할 수 있고, 질화 실리콘막, 질화산화 실리콘막, 산화질화 실리콘막, 산화알루미늄막, 산화질화 알루미늄막, 질화 알루미늄막, 산화 하프늄막, 및 하프늄 알루미늄네이트막 중 어느 하나 또는 복수를 사용할 수 있다.
- [0216] 가열에 의하여 수소를 방출하는 막으로서 질화 절연막 및 질화산화 절연막 중 어느 하나 또는 복수를 사용하는 것이 바람직하다. 구체적으로는, 질화 실리콘막 및 질화산화 실리콘막 중 한쪽 또는 양쪽을 사용하는 것이 바람직하다.
- [0217] 또한 질화 실리콘막 및 질화산화 실리콘막은 성막 조건(예를 들어 성막 가스 또는 성막 시의 전력) 등을 변경함으로써 수소의 방출이 많은 막으로 할 수 있다. 또한 성막 조건 등을 변경함으로써, 이들로부터의 불순물(예를 들어 물 및 수소)의 방출이 적고, 산소 및 수소를 투과시키기 어려운 막으로 할 수도 있다.
- [0218] 따라서 질화 실리콘막 및 질화산화 실리콘막을 절연층(110a1) 및 절연층(110c2)에 사용하는 경우에는 수소의 방출이 많은 막으로 하면 좋고, 절연층(110a2) 및 절연층(110c1)에 사용하는 경우에는 그 자체로부터의 불순물(예를 들어 물 및 수소)의 방출이 적고, 산소 및 수소가 투과하기 어려운 막으로 하면 좋다.
- [0219] 절연층을 구성하는 주성분(예를 들어 질화 실리콘층인 경우, 질소와 실리콘)에 비하여 수소는 함유량이 적기 때문에, 절연층(110)을 구성하는 각 층에서의 수소의 함유량은 SIMS 분석을 사용하여 비교하는 것이 바람직하다.
- [0220] 또한 절연층(110)을 구성하는 각 층에서, 주성분이 같은 층(예를 들어 질화 실리콘층)이어도 주사 투과 전자 현미경(STEM: Scanning Transmission Electron Microscopy) 등을 사용한 단면 관찰에 의하여, 명도의 차이 등에 의하여 2개의 층을 구별할 수 있는 경우가 있다. 예를 들어 투과 전자(TE: Transmitted Electron) 이미지에서, 그 자체로부터의 불순물(예를 들어 물 및 수소)의 방출이 적고 산소 및 수소가 투과하기 어려운 질화 실리콘막(또는 질화산화 실리콘막)보다 수소의 방출이 많은 질화 실리콘막(또는 질화산화 실리콘막)이 높은 명도로 관찰되는 경우가 있다.
- [0221] [도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 도전층(212b)]
- [0222] 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b)은 각각 단층 구조를 가져도 좋고, 2층 이상의 적층 구조를 가져도 좋다. 도전층(112a), 도전층(112b), 도전층(104), 도전층(204),

도전층(212a), 및 도전층(212b)에 사용할 수 있는 재료로서는, 각각 예를 들어 크로뮴, 구리, 알루미늄, 금, 은, 아연, 탄탈럼, 타이타늄, 텅스텐, 망가니즈, 니켈, 철, 코발트, 몰리브데넘, 루테튬, 및 나이오븀 중 하나 또는 복수, 그리고 상술한 금속 중 하나 또는 복수를 성분으로 포함한 합금이 있다. 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b)에는 각각 구리, 은, 금, 및 알루미늄 중 하나 또는 복수를 포함한 저저항 도전 재료를 적합하게 사용할 수 있다. 특히 구리 또는 알루미늄은 양산성이 우수하기 때문에 바람직하다.

- [0223] 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b)에는 각각 도전성을 가지는 금속 산화물(산화물 도전체라고도 함)을 사용할 수 있다. 산화물 도전체(OC: Oxide Conductor)로서는 예를 들어 산화 인듐, 산화 아연, In-Sn 산화물(ITO), In-Zn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Ti-Sn 산화물, In-Sn-Si 산화물(실리콘을 포함한 ITO, ITSO라고도 함), 갈륨을 첨가한 산화 아연, 및 In-Ga-Zn 산화물이 있다. 특히 인듐을 포함한 도전성 산화물은 도전성이 높아 바람직하다.
- [0224] 반도체 특성을 가지는 금속 산화물에 산소 결손을 형성하고 상기 산소 결손에 수소를 첨가하면, 전도대 근방에 도너 준위가 형성된다. 이 결과, 금속 산화물은 도전성이 높아져 도전체가 된다. 도전체가 된 금속 산화물을 산화물 도전체라고 할 수 있다.
- [0225] 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b)은 각각 상술한 산화물 도전체(금속 산화물)를 포함한 도전막과, 금속 또는 합금을 포함한 도전막의 적층 구조를 가져도 좋다. 금속 또는 합금을 포함한 도전막을 사용함으로써, 배선 저항을 낮출 수 있다.
- [0226] 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b)에는 각각 Cu-X 합금막(X는 Mn, Ni, Cr, Fe, Co, Mo, Ta, 또는 Ti)을 적용하여도 좋다. Cu-X 합금막을 사용함으로써, 웨트 에칭법을 사용하여 가공을 할 수 있기 때문에, 제조 비용을 억제할 수 있다.
- [0227] 또한 도전층(112a), 도전층(112b), 도전층(104), 도전층(204), 도전층(212a), 및 도전층(212b) 모두에 같은 재료를 사용하여도 좋고, 이들 중 적어도 하나에 다른 재료를 사용하여도 좋다.
- [0228] 또한 본 명세서 등에서 다른 재료란, 구성 원소가 다른 재료 또는 구성 원소가 같고 조성이 다른 재료를 말한다.
- [0229] 도전층(112a) 및 도전층(112b)은 각각 반도체층(108)과 접하는 영역을 포함한다. 또한 도전층(212a) 및 도전층(212b)은 각각 반도체층(208)과 접하는 영역을 포함한다. 반도체층(108)에 산화물 반도체를 사용하고, 도전층(112a) 또는 도전층(112b)에 산화되기 쉬운 금속(예를 들어 알루미늄)을 사용한 경우, 도전층(112a) 또는 도전층(112b)과 반도체층(108) 사이에 절연성 산화물(예를 들어 산화 알루미늄)이 형성되어, 이들 사이의 도통이 저해될 우려가 있다. 그러므로 도전층(112a) 및 도전층(112b)에는 산화되기 어려운 도전 재료 또는 산화되어도 전기 저항이 낮게 유지되는 도전 재료를 사용하는 것이 바람직하다. 또한 반도체층(208)으로서 산화물 반도체를 사용하는 경우, 도전층(212a) 및 도전층(212b)에 대해서도 마찬가지로 말할 수 있고, 도전층(212a) 및 도전층(212b)에는 산화되기 어려운 도전 재료 또는 산화되어도 전기 저항이 낮게 유지되는 도전 재료를 사용하는 것이 바람직하다.
- [0230] 도전층(112a), 도전층(112b), 도전층(212a), 및 도전층(212b)에는 각각 예를 들어 타이타늄, 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 루테튬, 산화 루테튬, 질화 루테튬, 스트론튬과 루테튬을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 중 하나 또는 복수를 사용하는 것이 바람직하다. 이들은 산화되기 어려운 도전 재료 또는 산화되어도 전기 저항이 낮게 유지되는 도전 재료이기 때문에 바람직하다.
- [0231] 도전층(112a), 도전층(112b), 도전층(212a), 및 도전층(212b)에는 각각 상술한 산화물 도전체를 사용할 수 있다. 구체적으로는 산화 인듐, 산화 아연, ITO, In-Zn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Ti-Sn 산화물, 실리콘을 포함한 In-Sn 산화물, 및 갈륨을 첨가한 산화 아연 중 하나 또는 복수를 사용할 수 있다.
- [0232] 도전층(112a), 도전층(112b), 도전층(212a), 및 도전층(212b)에는 각각 질화물 도전체를 사용하여도 좋다. 예를 들어 질화 탄탈럼 및 질화 타이타늄 중 하나 또는 복수를 사용할 수 있다.
- [0233] 도전층(112a) 및 도전층(112b)은 각각 적층 구조를 가져도 좋다. 적층 구조를 가지는 경우, 적어도 반도체층(108)과 접하는 측에는 산화되기 어려운 도전 재료 또는 산화되어도 전기 저항이 낮게 유지되는 도전 재료를 사

용하는 것이 바람직하다. 예를 들어 도전층(112a)은 알루미늄막과, 상기 알루미늄막 위의 타이타늄막의 적층 구조를 가질 수 있다. 상기 타이타늄막은 반도체층(108)과 접하는 영역을 포함한다. 또한 도전층(112a)은 제 1 타이타늄막, 제 1 타이타늄막 위의 알루미늄막, 및 상기 알루미늄막 위의 제 2 타이타늄막의 적층 구조를 가질 수 있다. 제 2 타이타늄막은 반도체층(108)과 접하는 영역을 포함한다.

[0234] 또한 도전층(212a) 및 도전층(212b)은 각각 적층 구조를 가져도 좋다. 적층 구조를 가지는 경우, 적어도 반도체층(208)과 접하는 측에는 산화되기 어려운 도전 재료 또는 산화되어도 전기 저항이 낮게 유지되는 도전 재료를 사용하는 것이 바람직하다. 예를 들어 도전층(212a)은 알루미늄막과, 상기 알루미늄막 위의 타이타늄막의 적층 구조를 가질 수 있다. 상기 타이타늄막은 반도체층(208)과 접하는 영역을 포함한다. 또한 도전층(212a)은 제 1 타이타늄막, 제 1 타이타늄막 위의 알루미늄막, 및 상기 알루미늄막 위의 제 2 타이타늄막의 적층 구조를 가질 수 있다. 제 2 타이타늄막은 반도체층(208)과 접하는 영역을 포함한다.

[0235] [절연층(106)]

[0236] 절연층(106)은 단층 구조를 가져도 좋고, 2층 이상의 적층 구조를 가져도 좋다. 절연층(106)은 1층 이상의 무기 절연막을 포함하는 것이 바람직하다. 무기 절연막으로서 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막이 있다. 절연층(106)에는 절연층(110)에 사용할 수 있는 재료를 사용할 수 있다.

[0237] 절연층(106)은 반도체층(108) 및 반도체층(208)과 접하는 영역을 포함한다. 반도체층(108) 및 반도체층(208)에 산화물 반도체를 사용하는 경우, 절연층(106)을 구성하는 막 중 적어도 반도체층(108) 또는 반도체층(208)과 접하는 막으로서 상술한 산화 절연막 및 산화질화 절연막 중 어느 것을 사용하는 것이 바람직하다. 또한 절연층(106)으로서 가열에 의하여 산소를 방출하는 막을 사용하는 것이 더 바람직하다.

[0238] 구체적으로는 절연층(106)이 단층 구조를 가지는 경우, 절연층(106)에는 산화 실리콘막 또는 산화질화 실리콘막을 사용하는 것이 바람직하다.

[0239] 절연층(106)에는, 반도체층(108)과 접하는 측의 산화 절연막 또는 산화질화 절연막과, 도전층(104) 및 도전층(204)과 접하는 측의 질화 절연막 또는 질화산화 절연막의 적층 구조를 적용할 수 있다. 상기 산화 절연막 또는 산화질화 절연막으로서, 예를 들어 산화 실리콘막 또는 산화질화 실리콘막을 사용하는 것이 바람직하다. 상기 질화 절연막 또는 질화산화 절연막으로서, 질화 실리콘막 또는 질화산화 실리콘막을 사용하는 것이 바람직하다.

[0240] 질화 실리콘막 및 질화산화 실리콘막은 이들로부터의 불순물(예를 들어 물 및 수소)의 방출이 적고, 산소 및 수소를 투과시키기 어렵다는 특징을 가지기 때문에, 절연층(106)으로서 적합하게 사용할 수 있다. 절연층(106)으로부터 반도체층(108) 및 반도체층(208)으로 불순물이 확산되는 것이 억제되기 때문에, 트랜지스터의 전기 특성을 양호하게 하고 신뢰성을 높일 수 있다.

[0241] 또한 미세한 트랜지스터에서 게이트 절연층의 막 두께가 얇아지면 누설 전류가 커지는 경우가 있다. 게이트 절연층에 비유전율이 높은 재료(high-k 재료라고도 함)를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 낮출 수 있다. 절연층(106)에 사용할 수 있는 high-k 재료로서 예를 들어 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 그리고 실리콘 및 하프늄을 포함한 질화물이 있다.

[0242] [절연층(195)]

[0243] 트랜지스터(100) 및 트랜지스터(200)의 보호층으로서 기능하는 절연층(195)에는 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 절연층(195)을 제공함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 표시 장치의 신뢰성을 높일 수 있다. 불순물로서 예를 들어 물 및 수소가 있다.

[0244] 절연층(195)은 무기 재료를 포함한 절연층 또는 유기 재료를 포함한 절연층으로 할 수 있다. 절연층(195)에는 예를 들어 산화물, 산화질화물, 질화산화물, 또는 질화물의 무기 재료를 적합하게 사용할 수 있다. 더 구체적으로는 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화 알루미늄, 산화 하프늄, 및 하프늄 알루미늄에이트 중 하나 또는 복수를 사용할 수 있다. 유기 재료로서 예를 들어 아크릴 수지 및 폴리이미드 수지 중 하나 또는 복수를 사용할 수 있다. 유기 재료로서는 감광성 재료를 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다. 절연층(195)은 무기 재료를 포함한 절연층과 유기 재료를 포함한 절연층의 적층 구조를 가져도 좋다.

- [0245] [기판(102)]
- [0246] 기판(102)의 재질에 큰 제한은 없지만, 적어도 나중에 수행되는 가열 처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어 실리콘 또는 탄소화 실리콘을 재료로서 사용한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 또는 유기 수지 기판을 기판(102)으로서 사용하여도 좋다. 또한 기판(102)에는 반도체 소자가 제공되어 있어도 좋다. 또한 반도체 기판 및 절연성 기판의 형상은 원형이어도 좋고, 각형이어도 좋다.
- [0247] 기판(102)으로서 가요성 기판을 사용하고, 가요성 기판 위에 트랜지스터(100) 및 트랜지스터(200) 등을 직접 형성하여도 좋다. 또는 기판(102)과 트랜지스터(100) 및 트랜지스터(200) 등 사이에 박리층을 제공하여도 좋다. 박리층이 제공되면, 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후, 기판(102)으로부터 분리하고 다른 기판으로 전재할 수 있다. 이 경우, 트랜지스터(100) 및 트랜지스터(200) 등을 내열성이 낮은 기판 또는 가요성 기판으로도 전재할 수 있다.
- [0248] <구성예 2>
- [0249] 본 발명의 일 형태인 반도체 장치(10)의 상면도를 도 4의 (A)에 나타내었다. 도 4의 (A)에서의 일점쇄선 A1-A2를 따르는 절단면의 단면도를 도 4의 (B)에 나타내었다.
- [0250] 도 4의 (A) 및 (B)에 나타낸 반도체 장치(10)는 트랜지스터(100)와 트랜지스터(200)를 포함한다. 반도체 장치(10)는 도전층(103), 도전층(203), 및 절연층(107)을 포함하는 점이 도 1의 (A) 및 (B) 등에 나타낸 반도체 장치(10)와 주로 다르다.
- [0251] 도 4의 (A) 및 (B)에 나타낸 트랜지스터(100)는 도전층(112a)과 절연층(110) 사이에 도전층(103) 및 절연층(107)을 포함한다. 또한 도 4의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(200)는 도전층(212a)과 절연층(110) 사이에 도전층(203) 및 절연층(107)을 포함한다.
- [0252] 절연층(107)은 도전층(112a) 위에 위치하는 영역과, 도전층(212a) 위에 위치하는 영역을 포함한다. 절연층(107)은 도전층(112a)의 상면 및 측면을 덮도록 제공되는 영역과, 도전층(212a)의 상면 및 측면을 덮도록 제공되는 영역을 포함한다.
- [0253] 도전층(103)은 절연층(107) 위에 위치한다. 도전층(112a)과 도전층(103)은 절연층(107)에 의하여 서로 전기적으로 절연된다. 도전층(103)에서는 도전층(112a)과 중첩되는 영역에 절연층(107)에 도달하는 개구(148)가 제공된다.
- [0254] 도전층(203)은 절연층(107) 위에 위치한다. 도전층(212a)과 도전층(203)은 절연층(107)에 의하여 서로 전기적으로 절연된다. 도전층(203)에서는 도전층(212a)과 중첩되는 영역에 절연층(107)에 도달하는 개구(248)가 제공된다.
- [0255] 절연층(110)은 절연층(107), 도전층(103), 및 도전층(203) 위에 제공된다. 절연층(110)은 도전층(103)의 상면 및 측면, 도전층(203)의 상면 및 측면, 그리고 절연층(107)의 상면을 덮도록 제공된다. 절연층(110) 및 절연층(107)에는 도전층(112a)과 중첩되는 영역에 도전층(112a)에 도달하는 개구(141)가 제공된다. 또한 절연층(110) 및 절연층(107)에는 도전층(212a)과 중첩되는 영역에 도전층(212a)에 도달하는 개구(241)가 제공된다.
- [0256] 절연층(110a)은 절연층(107), 도전층(103), 및 도전층(203) 위에 위치한다. 절연층(110a)은 도전층(103)의 상면 및 측면을 덮도록 제공되는 영역과, 도전층(203)의 상면 및 측면을 덮도록 제공되는 영역을 포함한다. 절연층(110a)은 개구(148)의 일부를 덮도록 제공된다. 절연층(110a)은 개구(148)를 통하여 절연층(107)과 접한다. 또한 절연층(110a)은 개구(248)의 일부를 덮도록 제공된다. 절연층(110a)은 개구(248)를 통하여 절연층(107)과 접한다.
- [0257] 개구(148) 및 개구(248)의 상면 형상은 특별히 한정되지 않는다. 개구(148)의 상면 형상으로는 개구(141) 및 개구(143)에 적용할 수 있는 형상을 사용할 수 있다. 도 4의 (A)에 나타낸 바와 같이, 개구(141), 개구(143), 및 개구(148)의 상면 형상은 각각 원형인 것이 바람직하다. 개구의 상면 형상을 원형으로 함으로써, 개구(248)의 상면 형상은 개구(241) 및 개구(243)에 적용할 수 있는 형상으로 할 수 있다. 도 4의 (A)에 나타낸 바와 같이, 개구(241), 개구(243), 및 개구(248)의 상면 형상은 각각 원형인 것이 바람직하다. 개구의 상면 형상을 원형으로 함으로써, 개구를 형성할 때의 가공 정밀도를 높일 수 있어, 미세한 크기의 개구를 형성할 수 있다.
- [0258] 본 명세서 등에서 개구(148)의 상면 형상이란 도전층(103)의 개구(148) 측의 상면 단부의 형상 또는 하면 단부

의 형상을 가리킨다. 도 4의 (A)에는 도전층(103)의 개구(148) 측의 상면 단부의 형상(148t)을 나타내었다. 또한 본 명세서 등에서 개구(248)의 상면 형상이란 도전층(103)의 개구(248) 측의 상면 단부의 형상 또는 하면 단부의 형상을 가리킨다. 도 4의 (A)에는 도전층(203)의 개구(248) 측의 상면 단부의 형상(248t)을 나타내었다.

- [0259] 개구(141)와 개구(148)의 상면 형상이 원형일 때, 개구(141)와 개구(148)는 동심원상으로 제공되는 것이 바람직하다. 이에 의하여, 단면에서 보았을 때의 반도체층(108)과 도전층(103) 사이의 최단 거리를 개구(141)의 좌우에서 동일하게 할 수 있다. 또한 개구(141)와 개구(148)는 동심원상으로 제공되지 않는 경우도 있다. 또한 개구(241)와 개구(248)의 상면 형상이 원형일 때, 개구(241)와 개구(248)는 동심원상으로 제공되는 것이 바람직하다. 이에 의하여, 단면에서 보았을 때의 반도체층(208)과 도전층(203) 사이의 최단 거리를 개구(241)의 좌우에서 동일하게 할 수 있다. 또한 개구(241)와 개구(248)는 동심원상으로 제공되지 않는 경우도 있다.
- [0260] 트랜지스터(100)에서 반도체층(108)에는 절연층(106)을 개재하여 도전층(104)과 중첩되고 절연층(110)의 일부(특히 절연층(110a) 및 절연층(110b))를 개재하여 도전층(103)과 중첩되는 영역이 존재한다. 바꿔 말하면, 반도체층(108)에는 도전층(104)과 도전층(103) 사이에 끼워진 영역이 존재하고, 상기 영역과 도전층(104) 사이에 절연층(106)이 끼워지고, 상기 영역과 도전층(103) 사이에는 절연층(110)의 일부(특히, 절연층(110a) 및 절연층(110b))가 끼워진다.
- [0261] 도전층(103)은 트랜지스터(100)의 백 게이트 전극으로서 기능한다. 또한 절연층(110)의 일부는 트랜지스터(100)의 백 게이트 절연층으로서 기능한다.
- [0262] 트랜지스터(200)에서 반도체층(208)에는 절연층(106)을 개재하여 도전층(204)과 중첩되고 절연층(110)의 일부(특히 절연층(110a) 및 절연층(110b))를 개재하여 도전층(203)과 중첩되는 영역이 존재한다. 바꿔 말하면, 반도체층(208)에는 도전층(204)과 도전층(203) 사이에 끼워진 영역이 존재하고, 상기 영역과 도전층(204) 사이에 절연층(106)이 끼워지고, 상기 영역과 도전층(203) 사이에 절연층(110)의 일부(특히, 절연층(110a) 및 절연층(110b))가 끼워진다.
- [0263] 도전층(203)은 트랜지스터(200)의 백 게이트 전극으로서 기능한다. 또한 절연층(110)의 일부는 트랜지스터(200)의 백 게이트 절연층으로서 기능한다.
- [0264] 도전층(103) 및 도전층(203)에는 도전층(112a), 도전층(112b), 도전층(212a), 도전층(212b), 도전층(104), 도전층(204)에 사용할 수 있는 재료를 사용할 수 있다.
- [0265] 트랜지스터(100)에 백 게이트 전극을 제공함으로써, 반도체층의 백 채널 측의 전위가 고정되어, 트랜지스터(100)의 Id-Vd 특성에서의 포화 특성을 높일 수 있다. 반도체층(108)의 백 채널 측의 전위를 고정함으로써 문턱 전압이 시프트되는 것을 억제할 수 있다. 트랜지스터(100)의 문턱 전압이 시프트되는 것을 억제함으로써 컷 오프 전류가 작은 트랜지스터로 할 수 있다.
- [0266] 또한 본 명세서 등에서는, 트랜지스터의 Id-Vd 특성에서의 포화 영역의 전류의 변화가 작은 것을 "포화 특성이 높다", "높은 포화 특성을 가진다" 등으로 표현하는 경우가 있다.
- [0267] 절연층(107)에는 절연층(110)에 사용할 수 있는 재료를 사용할 수 있다. 절연층(107)으로서는 산소를 포함한 층을 사용하는 것이 바람직하다. 절연층(107)에는 절연층(110a) 및 절연층(110c)에 사용할 수 있는 재료를 적합하게 사용할 수 있다. 절연층(107)에는 예를 들어 질화 실리콘을 적합하게 사용할 수 있다. 또한 본 실시형태에서 절연층(107)은 단층 구조를 가지지만, 본 발명의 일 형태는 이에 한정되지 않는다. 절연층(107)은 2층 이상의 적층 구조를 가져도 좋다.
- [0268] 트랜지스터(100) 및 트랜지스터(200)에서, 백 게이트 전극이 소스 전극 또는 드레인 전극과 전기적으로 접속되는 구성으로 할 수 있다. 백 게이트 전극을 소스 전극과 전기적으로 접속시킴으로써, 트랜지스터의 문턱 전압이 시프트되는 것을 억제할 수 있다. 또한 트랜지스터의 신뢰성을 높일 수 있다.
- [0269] 또한 트랜지스터(100) 및 트랜지스터(200)에서, 백 게이트 전극이 게이트 전극과 전기적으로 접속되는 구성으로 할 수 있다. 백 게이트 전극을 게이트 전극과 전기적으로 접속시킴으로써, 트랜지스터의 온 전류를 크게 할 수 있다.
- [0270] 절연층(107)에서 도전층(112a)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(103)을 제공함으로써 도전층(103)과 도전층(112a)이 접할 수 있다.

- [0271] 절연층(110)에서 도전층(103)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(112b)을 제공함으로써 도전층(103)과 도전층(112b)이 접할 수 있다.
- [0272] 절연층(106) 및 절연층(110)에서 도전층(103)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(104)을 제공함으로써 도전층(103)과 도전층(104)이 접할 수 있다.
- [0273] 절연층(107)에서 도전층(212a)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(203)을 제공함으로써 도전층(203)과 도전층(212a)이 접할 수 있다.
- [0274] 절연층(110)에서 도전층(203)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(212b)을 제공함으로써 도전층(203)과 도전층(212b)이 접할 수 있다.
- [0275] 절연층(106) 및 절연층(110)에서 도전층(203)과 중첩되는 영역에 개구를 제공하고, 상기 개구를 덮도록 도전층(204)을 제공함으로써 도전층(203)과 도전층(204)이 접할 수 있다.
- [0276] 도전층(103)의 막 두께는 채널 길이 L1의 0.5배 이상인 것이 바람직하고, 1.0배 이상인 것이 더 바람직하고, 1.0배를 넘는 것이 더 바람직하고, 2.0배 이하인 것이 바람직하고, 1.5배 이하인 것이 더 바람직하고, 1.2배 이하인 것이 더 바람직하다. 이에 의하여, 반도체층(108)에서 절연층(106)을 개재하여 도전층(104)과 중첩되고, 절연층(110)을 개재하여 도전층(103)과 중첩되는 영역을 충분히 넓게 할 수 있다. 따라서 반도체층(108)의 백 채널 측의 전위를 더 확실하게 제어할 수 있다.
- [0277] 도전층(103)의 막 두께는 절연층(110)의 막 두께보다 커도 좋다. 이 경우, 반도체층(108)에서의 소스 영역과 드레인 영역 사이의 넓은 범위에서 반도체층(108)의 백 채널 측의 전위를 고정시킬 수 있다.
- [0278] 도 4의 (A) 및 (B)에 나타난 트랜지스터(100)는 도전층(103), 절연층(110), 반도체층(108), 절연층(106), 및 도전층(104)이 이들 사이에 다른 층을 포함하지 않고, 한 방향으로 이 순서대로 중첩된 영역을 포함한다. 상기 방향으로는 채널 길이 L1에 대하여 수직인 방향을 들 수 있다. 상기 영역을 넓게 함으로써, 반도체층(108)의 백 채널 측의 전위를 더 확실하게 제어할 수 있다.
- [0279] 도전층(103)의 막 두께는 반도체층(108)의 개구(141)의 내측에서 도전층(112a)과 접하는 부분의 막 두께와, 상기 부분과 접하는 절연층(106)의 막 두께의 합보다 크게 할 수 있다.
- [0280] 도전층(203)의 막 두께는 채널 길이 L2의 0.5배 이상인 것이 바람직하고, 1.0배 이상인 것이 더 바람직하고, 1.0배를 넘는 것이 더 바람직하고, 2.0배 이하인 것이 바람직하고, 1.5배 이하인 것이 더 바람직하고, 1.2배 이하인 것이 더 바람직하다. 이에 의하여, 반도체층(208)에서 절연층(106)을 개재하여 도전층(204)과 중첩되고, 절연층(110)을 개재하여 도전층(203)과 중첩되는 영역을 충분히 넓게 할 수 있다. 따라서 반도체층(208)의 백 채널 측의 전위를 더 확실하게 제어할 수 있다.
- [0281] 도전층(203)의 막 두께는 절연층(110)의 막 두께보다 커도 좋다. 이 경우, 반도체층(208)에서의 소스 영역과 드레인 영역 사이의 넓은 범위에서 반도체층(208)의 백 채널 측의 전위를 고정시킬 수 있다.
- [0282] 도 4의 (A) 및 (B)에 나타난 트랜지스터(200)는 도전층(203), 절연층(110), 반도체층(208), 절연층(106), 및 도전층(204)이 이들 사이에 다른 층을 포함하지 않고, 한 방향으로 이 순서대로 중첩된 영역을 포함한다. 상기 방향으로는 채널 길이 L2에 대하여 수직인 방향을 들 수 있다. 상기 영역을 넓게 함으로써, 반도체층(208)의 백 채널 측의 전위를 더 확실하게 제어할 수 있다.
- [0283] 도전층(203)의 막 두께는 반도체층(208)의 개구(241)의 내측에서 도전층(212a)과 접하는 부분의 막 두께와, 상기 부분과 접하는 절연층(106)의 막 두께의 합보다 크게 할 수 있다.
- [0284] 여기서, 절연층(110b)에 포함되는 산소에 의하여 도전층(103)이 산화되어 저항이 높아지는 경우가 있다. 절연층(110b)과 도전층(103) 사이에 절연층(110a)을 제공함으로써, 도전층(103)이 산화되어 저항이 높아지는 것을 억제할 수 있다. 또한 절연층(110b)과 도전층(112b) 사이에 절연층(110c)을 제공함으로써, 도전층(112b)이 산화되어 저항이 높아지는 것을 억제할 수 있다. 또한 절연층(110b)으로부터 반도체층(108)에 공급되는 산소의 양이 증가하므로, 반도체층(108) 내의 산소 결손을 저감할 수 있다.
- [0285] <구성예 3>
- [0286] 도 14의 (A)에는 트랜지스터(200(1)) 및 트랜지스터(200(2))를 포함한 구성의 단면도를 나타내었다.
- [0287] 트랜지스터(200(1))와 트랜지스터(200(2))에 대해서는 각각 앞에서 설명한 트랜지스터(200)를 참조할 수 있고,

앞에서 설명한 트랜지스터(200)와 다른 점은 각각이 도전층(212b)을 포함하는 것이 아니라 2개의 트랜지스터에 공유되는 도전층(212b_A)이 제공되어 있는 점과, 각각이 도전층(204)을 포함하는 것이 아니라 2개의 트랜지스터에 공유되는 도전층(204_A)이 제공되어 있는 점이다.

- [0288] 도 14의 (A)에서 도전층(212b_A)의 일부는 트랜지스터(200(1))의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 다른 일부는 트랜지스터(200(2))의 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다.
- [0289] 또한 도 14의 (A)에서 도전층(204_A)의 일부는 트랜지스터(200(1))의 게이트 전극으로서 기능하고, 다른 일부는 트랜지스터(200(2))의 게이트 전극으로서 기능한다.
- [0290] 트랜지스터(200(1))와 트랜지스터(200(2))는 게이트 전극을 공유하고, 소스 전극 및 드레인 전극 중 한쪽이 전기적으로 접속되어 있기 때문에, 직렬로 접속되어 있다고 할 수도 있다. 도 14의 (C)에는 직렬로 접속된 트랜지스터(200(1))와 트랜지스터(200(2))에 대응하는 회로도의 일례를 나타내었다. P는 트랜지스터(200(1))에 포함되는 도전층(212a)에 대응하는 배선이고, Q는 트랜지스터(200(2))에 포함되는 도전층(212a)에 대응하는 배선이고, G는 도전층(204_A)에 대응하는 배선이다.
- [0291] 도 14의 (C)에 나타난 바와 같은 직렬로 접속된 2개의 트랜지스터는 도 14의 (D)에 나타난 바와 같이 하나의 트랜지스터(200A)로 간주할 수 있다. 2개의 트랜지스터 각각의 채널 길이가 L이고 채널 폭이 W인 경우, 트랜지스터(200A)는 채널 길이가 $2 \times L$ 이고 채널 폭이 W인 트랜지스터로 간주할 수 있다.
- [0292] 도 14의 (B)에 나타난 구성은 트랜지스터(200(1)) 및 트랜지스터(200(2))를 포함한다. 트랜지스터(200(1))와 트랜지스터(200(2))에 대해서는 각각 앞에서 설명한 트랜지스터(200)를 참조할 수 있고, 앞에서 설명한 트랜지스터(200)와 다른 점은 각각이 도전층(212a)을 포함하는 것이 아니라 2개의 트랜지스터에 공유되는 도전층(212a_A)이 제공되어 있는 점과, 각각이 도전층(204)을 포함하는 것이 아니라 2개의 트랜지스터에 공유되는 도전층(204_A)이 제공되어 있는 점이다.
- [0293] 도 14의 (C)에서 P를 트랜지스터(200(1))에 포함되는 도전층(212b)과 대응하는 배선으로 하고, Q를 트랜지스터(200(2))에 포함되는 도전층(212b)에 대응하는 배선으로 하고, G를 도전층(204_A)에 대응하는 배선으로 함으로써, 도 14의 (B)에 나타난 구성에도 적용할 수 있다.
- [0294] 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서 하나의 실시형태에 복수의 구성에 가 제시되는 경우에는, 구성예를 적절히 조합할 수 있다.
- [0295] (실시형태 2)
- [0296] 본 실시형태에서는 본 발명의 일 형태의 반도체 장치의 제작 방법에 대하여 도 15 내지 도 17을 사용하여 설명한다. 또한 각 요소의 재료 및 형성 방법에 대하여 앞의 실시형태 1에서 설명한 부분과 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
- [0297] 반도체 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, ALD법 등을 사용하여 형성할 수 있다. CVD법으로서는 PECVD법 및 열 CVD법 등이 있다. 또한 열 CVD법의 하나로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
- [0298] 반도체 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 또는 나이프 코팅 등의 습식의 성막 방법으로 형성할 수 있다.
- [0299] 반도체 장치를 구성하는 박막을 가공하는 경우에는, 포토리소그래피법 등을 사용할 수 있다. 또는 나노임프린트법, 샌드블라스트법, 리프트 오프법 등을 사용하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등의 차폐 마스크를 사용하는 성막 방법으로 섬 형상의 박막을 직접 형성하여도 좋다.
- [0300] 포토리소그래피법에는 대표적으로는 다음 두 가지 방법이 있다. 하나는 가공하려고 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
- [0301] 포토리소그래피법에서 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합한 광을 사용할 수 있다. 이들 외에 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등

을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광 또는 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있어 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우는 포토마스크가 불필요하다.

- [0302] 박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
- [0303] <제작 방법에 1>
- [0304] 이하에서는 도 1의 (B) 등에 나타난 반도체 장치(10)를 예로 들어 제작 방법에 대하여 설명한다.
- [0305] 도 15의 (A) 내지 도 17의 (C)의 각 도면은 반도체 장치(10)의 제작 방법에 대하여 설명하는 도면이다. 각 도면에는 일점쇄선 A1-A2를 따르는 절단면의 단면도를 나타내었다.
- [0306] 먼저, 기판(102) 위에 도전층(112a) 및 도전층(212a)을 형성하고, 도전층(112a) 및 도전층(212a) 위에 절연층(110a)이 되는 절연막(110af), 그리고 절연층(110b)이 되는 절연막(110bf)을 형성한다.
- [0307] 도전층(112a) 및 도전층(212a)이 되는 도전막의 형성에는 예를 들어 스퍼터링법을 적합하게 사용할 수 있다. 도전막 위에 포토리소그래피 공정에 의하여 레지스트 마스크를 형성한 후, 상기 도전막을 가공함으로써, 도전층(112a) 및 도전층(212a)을 형성할 수 있다.
- [0308] 절연막(110af) 및 절연막(110bf)의 형성에는 예를 들어 스퍼터링법 또는 PECVD법을 적합하게 사용할 수 있다. 절연막(110af)을 형성한 후, 절연막(110af)의 표면을 대기에 노출시키지 않고, 진공 중에서 연속적으로 절연막(110bf)을 형성하는 것이 바람직하다. 절연막(110af) 및 절연막(110bf)을 연속적으로 형성함으로써, 절연막(110af)의 표면에 대기에서 유래한 불순물이 부착되는 것을 억제할 수 있다. 상기 불순물로서는 예를 들어 물 및 유기물이 있다.
- [0309] 절연막(110af) 및 절연막(110bf) 형성 시의 기판 온도는 각각 180℃ 이상 450℃ 이하인 것이 바람직하고, 200℃ 이상 450℃ 이하인 것이 더 바람직하고, 250℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 400℃ 이하인 것이 더 바람직하고, 350℃ 이상 400℃ 이하인 것이 더 바람직하다. 절연막(110af) 및 절연막(110bf) 형성 시의 기판 온도가 상술한 범위 내에 있으면, 이들로부터 방출되는 불순물(예를 들어 물 및 수소)을 줄일 수 있어, 불순물이 반도체층(108)으로 확산되는 것을 억제할 수 있다. 따라서 전기 특성이 양호하고 신뢰성이 높은 트랜지스터로 할 수 있다.
- [0310] 절연막(110bf)을 형성한 후, 절연막(110bf)에 산소를 공급하여도 좋다. 산소의 공급 방법으로는 예를 들어 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법, 또는 플라즈마 처리를 사용할 수 있다. 플라즈마 처리에서는 산소 가스를 고주파 전력으로 플라즈마화시키는 장치를 적합하게 사용할 수 있다. 가스를 고주파 전력으로 플라즈마화시키는 장치로서는 예를 들어 PECVD 장치, 플라즈마 에칭 장치, 및 플라즈마 애싱 장치가 있다. 플라즈마 처리는 산소를 포함한 분위기에서 수행하는 것이 바람직하다. 예를 들어 산소, 일산화 이질소(N₂O), 이산화 질소(NO₂), 일산화 탄소, 및 이산화 탄소 중 하나 이상을 포함한 분위기에서 플라즈마 처리를 수행하는 것이 바람직하다.
- [0311] 또한 절연막(110bf)의 표면을 대기에 노출시키지 않고, 진공 중에서 연속적으로 상기 플라즈마 처리를 수행하여도 좋다. 예를 들어 절연막(110bf)의 형성에 PECVD 장치를 사용하는 경우, 상기 PECVD 장치를 사용하여 상기 플라즈마 처리를 수행하는 것이 바람직하다. 이에 의하여, 생산성을 높일 수 있다.
- [0312] 절연막(110bf)의 성막 후에 금속 산화물층을 형성하여도 좋다. 금속 산화물층을 형성함으로써 절연막(110bf)에 산소를 공급할 수 있다.
- [0313] 금속 산화물층의 도전성은 불문한다. 금속 산화물층으로서 절연막, 반도체막, 및 도전막 중 적어도 1종류를 사용할 수 있다. 금속 산화물층에는 예를 들어 산화 알루미늄, 산화 하프늄, 하프늄 알루미늄에이트, 인듐 산화물, 인듐 주석 산화물(ITO), 또는 실리콘을 포함한 인듐 주석 산화물(ITSO)을 사용할 수 있다.
- [0314] 금속 산화물층에는 반도체층(108) 및 반도체층(208)과 동일한 원소를 하나 이상 포함한 산화물 재료를 사용하는 것이 바람직하다. 특히 반도체층(108) 및 반도체층(208)에 적용할 수 있는 산화물 반도체 재료를 사용하는 것이 바람직하다.
- [0315] 금속 산화물층 형성 시에는, 성막 장치의 처리실 내에 도입하는 성막 가스의 유량 전체에 대한 산소 유량의 비

율(산소 유량비) 또는 처리실 내의 산소 분압이 높을수록 절연막(110af) 내에 공급되는 산소의 양을 증가시킬 수 있다. 산소 유량비 또는 산소 분압은 예를 들어 50% 이상 100% 이하, 바람직하게는 65% 이상 100% 이하, 더 바람직하게는 80% 이상 100% 이하, 더 바람직하게는 90% 이상 100% 이하로 한다. 특히 산소 유량비를 100%로 하고, 산소 분압을 100%에 가능한 한 가깝게 하는 것이 바람직하다.

[0316] 이러한 식으로, 산소를 포함한 분위기에서 스퍼터링법으로 금속 산화물층을 형성함으로써, 금속 산화물층 형성 시에 절연막(110bf)에 산소를 공급하면서, 절연막(110bf)으로부터 산소가 이탈되는 것을 방지할 수 있다. 이 결과, 절연막(110bf)에 많은 산소를 가둘 수 있다. 그리고 나중에 수행되는 가열 처리에 의하여 반도체층(108)에 많은 산소를 공급할 수 있다. 이 결과, 반도체층(108) 내의 산소 결손 및 V_{th}를 저감할 수 있기 때문에, 전기 특성이 양호하고 신뢰성이 높은 트랜지스터로 할 수 있다.

[0317] 금속 산화물층을 형성한 후, 가열 처리를 수행하여도 좋다. 금속 산화물층을 형성한 후에 가열 처리를 수행함으로써, 금속 산화물층으로부터 절연막(110bf)에 산소를 효과적으로 공급할 수 있다.

[0318] 가열 처리의 온도는 150℃ 이상 기판의 변형점 미만인 것이 바람직하고, 200℃ 이상 450℃ 이하인 것이 더 바람직하고, 250℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 400℃ 이하인 것이 더 바람직하고, 350℃ 이상 400℃ 이하인 것이 더 바람직하다. 가열 처리는 비활성 기체, 질소, 및 산소 중 하나 이상을 포함한 분위기에서 수행할 수 있다. 질소를 포함한 분위기 또는 산소를 포함한 분위기로서 건조 공기(CDA: Clean Dry Air)를 사용하여도 좋다. 또한 상기 분위기에서는 수소, 물 등의 함유량이 가능한 한 적은 것이 바람직하다. 상기 분위기로서는 이슬점이 -60℃ 이하, 바람직하게는 -100℃ 이하인 고순도 가스를 사용하는 것이 바람직하다. 수소, 물 등의 함유량이 가능한 한 적은 분위기를 사용함으로써, 절연막(110bf)에 수소, 물 등이 들어가는 것을 가능한 한 방지할 수 있다. 가열 처리에는 오븐, 급속 가열(RTA: Rapid Thermal Annealing) 장치 등을 사용할 수 있다. RTA 장치를 사용함으로써 가열 처리 시간을 단축할 수 있다.

[0319] 금속 산화물층 형성 후 또는 상술한 가열 처리 후에, 금속 산화물층을 통하여 절연막(110bf)에 산소를 더 공급하여도 좋다. 산소의 공급 방법으로는 예를 들어 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법, 또는 플라즈마 처리를 사용할 수 있다. 플라즈마 처리에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.

[0320] 금속 산화물층은 형성 후, 상술한 가열 처리 후, 또는 상술한 산소의 공급 후에 제거한다. 금속 산화물층의 제거 방법은 특별히 한정되지 않지만, 웨트 에칭법을 적합하게 사용할 수 있다. 웨트 에칭법을 사용함으로써, 금속 산화물층을 제거할 때 절연막(110bf)이 에칭되는 것을 억제할 수 있다. 이에 의하여, 절연막(110bf)의 막 두께가 얇아지는 것을 억제할 수 있어, 절연층(110b)의 막 두께를 균일하게 할 수 있다.

[0321] 절연막(110bf)에 산소를 공급하는 처리는 상술한 방법에 한정되지 않는다. 예를 들어 절연막(110bf)에 대하여 이온 도핑법, 이온 주입법, 플라즈마 처리 등에 의하여 산소 라디칼, 산소 원자, 산소 원자 이온, 산소 분자 이온 등을 공급한다. 또한 절연막(110bf) 위에 산소의 이탈을 억제하는 막을 형성한 후, 상기 막을 통하여 절연막(110bf)에 산소를 공급하여도 좋다. 상기 막은 산소를 공급한 후에 제거되는 것이 바람직하다. 상술한 산소의 이탈을 억제하는 막으로서는, 인듐, 아연, 갈륨, 주석, 알루미늄, 크롬, 탄탈럼, 타이타늄, 몰리브덴, 니켈, 철, 코발트, 및 텅스텐 중 하나 이상을 포함한 도전막 또는 반도체막을 사용할 수 있다.

[0322] 이어서, 절연막(110bf) 위에 절연층(110c)이 되는 절연막(110cf)을 형성한다.

[0323] 절연막(110cf)의 형성에는 예를 들어 스퍼터링법 또는 PECVD법을 적합하게 사용할 수 있다.

[0324] 이어서, 절연막(110cf) 위에 도전층(112b) 및 도전층(212b)이 되는 도전막을 형성한다. 상기 도전막의 형성에는 예를 들어 스퍼터링법을 적합하게 사용할 수 있다.

[0325] 이어서, 상기 도전막을 가공하여 도전층(112b_e) 및 도전층(212b_e)을 형성한다(도 15의 (A)). 도전층(112b_e)은 나중에 도전층(112b)이 되고, 도전층(212b_e)은 나중에 도전층(212b)이 된다. 도전층(112b_e) 및 도전층(212b_e)의 형성에는 예를 들어 웨트 에칭법을 적합하게 사용할 수 있다. 또한 드라이 에칭법을 사용하여도 좋다.

[0326] 이어서, 도전층(112b_e) 위, 도전층(212b_e) 위, 및 절연막(110cf) 위에 레지스트 마스크(190A)를 형성한다(도 15의 (A)).

- [0327] 이어서, 레지스트 마스크(190A)를 사용하여 도전층(112b_e)의 일부를 제거하여 개구(143)를 가지는 도전층(112b)을 형성한다. 도전층(112b)의 형성에는 웨트 에칭법을 적합하게 사용할 수 있다. 또한 드라이 에칭법을 사용하여도 좋다.
- [0328] 이어서, 절연막(110cf), 절연막(110bf), 및 절연막(110af)의 일부를 제거하여 개구(141)를 제공한다(도 15의 (B)). 개구(141)를 제공한 후의 절연막(110cf), 절연막(110bf), 및 절연막(110af)을 각각 절연층(110cg), 절연층(110bg), 및 절연층(110ag)으로 나타내었다. 개구(141)는 개구(143)와 중첩되는 영역에 제공된다. 개구(141)의 형성에 의하여 도전층(112a)이 노출된다. 절연층(110cg), 절연층(110bg), 및 절연층(110ag)의 형성에는 드라이 에칭법을 적합하게 사용할 수 있다.
- [0329] 개구(141)는 예를 들어 레지스트 마스크(190A)를 사용하여 형성할 수 있다. 또한 개구(141)는 레지스트 마스크(190A)와 다른 레지스트 마스크를 사용하여 형성하여도 좋다.
- [0330] 레지스트 마스크(190A)는 예를 들어 개구(141)의 형성 후에 제거할 수 있다. 또는 레지스트 마스크(190A)는 개구(143)를 제공한 후이며 절연층(110cg)을 형성하기 전, 절연층(110bg)을 형성하기 전, 또는 절연층(110ag)을 형성하기 전에 제거하여도 좋다.
- [0331] 또한 개구(141) 형성 시 또는 개구(141) 형성 후에 개구(141)와 중첩되는 영역의 도전층(112a)의 일부를 제거하여도 좋다. 도전층(112a)에서 반도체층(108)의 하면과 접하는 영역의 막 두께가 반도체층(108)과 접하지 않은 영역의 막 두께보다 얇으면, 도전층(112a) 근방의 채널 형성 영역에 가해지는 게이트 전극의 전계를 강하게 할 수 있어, 트랜지스터의 온 전류를 크게 할 수 있다.
- [0332] 이어서, 도전층(112b) 위, 도전층(212b_e) 위, 및 절연층(110cg) 위에 레지스트 마스크(190B)를 형성한다(도 15의 (C)).
- [0333] 이어서, 레지스트 마스크(190B)를 사용하여 도전층(212b_e)의 일부를 제거하여 도전층(212b_e)에 개구를 제공한다. 상기 개구의 형성에는 웨트 에칭법을 적합하게 사용할 수 있다. 또는 상기 개구의 형성에 드라이 에칭법을 사용하여도 좋다. 여기서, 도전층(212b_e)에 제공되는 개구는 예를 들어 개구(243)보다 작은 개구로 하고, 후술하는 절연층(110)의 형성 과정에서 개구의 단부를 후퇴시켜 개구(243)로 할 수 있다.
- [0334] 이어서, 절연층(110cg), 절연층(110bg), 및 절연층(110ag)의 일부를 제거하여 개구(241)를 가지는 절연층(110)을 형성한다(도 15의 (D)). 개구(241)는 도전층(212b_e)에 제공된 개구와 중첩되는 영역에 제공된다. 개구(241)의 형성에 의하여 도전층(212a)이 노출된다. 절연층(110)의 형성에는 드라이 에칭법을 적합하게 사용할 수 있다.
- [0335] 개구(241)는 예를 들어 레지스트 마스크(190B)를 사용하여 형성할 수 있다. 또한 개구(241)는 레지스트 마스크(190B)와 다른 레지스트 마스크를 사용하여 형성하여도 좋다.
- [0336] 레지스트 마스크(190B)는 예를 들어 개구(241)의 형성 후에 제거할 수 있다. 또는 레지스트 마스크(190B)는 개구(243)를 제공한 후이며 절연층(110c)을 형성하기 전, 절연층(110b)을 형성하기 전, 또는 절연층(110a)을 형성하기 전에 제거하여도 좋다.
- [0337] 절연층(110) 형성 시에 개구(241)에서의 절연층(110)의 측면이 테이퍼 형상을 가지도록 가공하는 것이 바람직하다. 또한 개구(241)에서의 절연층(110)의 측면과 피형성면이 이루는 각을 작게 하도록 가공하는 것이 바람직하다. 개구(241)의 형성에 레지스트 마스크를 사용하는 경우에는 레지스트 마스크가 후퇴(축소)하기 쉬운 조건에서 절연층(110)을 가공함으로써, 절연층(110)의 측면과 피형성면이 이루는 각을 작게 할 수 있다.
- [0338] 절연층(110)의 형성에서 레지스트 마스크를 후퇴시킬 때, 도전층(212b_e)에 제공된 개구도 후퇴하도록 에칭을 수행할 수 있다. 여기서, 도전층(212b_e)이 후퇴하지 않거나 후퇴하는 양이 적은 경우에는, 예를 들어 도 8의 (B)에 나타낸 바와 같이, 개구(243)에서의 도전층(212b)의 단부가 개구(241)에서의 절연층(110)의 단부보다 외측에 위치하는 경우가 있다. 한편, 도전층(212b_e)이 후퇴하는 양이 많은 경우에는, 예를 들어 도 8의 (A)에 나타낸 바와 같이, 개구(243)에서의 도전층(212b)의 단부가 개구(241)에서의 절연층(110)의 단부보다 내측에 위치하는 경우가 있다.
- [0339] 또한 도전층(212b)의 제작 방법은 도전층(212b_e)에 제공된 개구의 단부를 절연층(110) 형성 시에 후퇴시키는 방법에는 한정되지 않는다. 예를 들어 절연층(110)을 형성하기 전에 개구(243)를 가지는 도전층(212b)을 미리 제공하여도 좋다. 또는 절연층(110)을 형성한 후에 도전층(212b_e)에 제공된 개구를 후퇴시켜도 좋다.

- [0340] 예를 들어 도 15의 (C) 내지 (D)의 공정 대신 이하에 나타내는 도 16의 (A) 내지 (D)의 공정을 사용하여, 도전층(212b) 및 절연층(110)을 형성하여도 좋다. 도 15의 (C) 내지 (D)의 공정에서는 절연층(110) 형성 시에 레지스트 마스크(190B)의 후퇴에 맞추어 도전층(212b)의 개구를 형성하는 예에 대하여 설명하였지만, 도 16의 (A) 내지 (D)의 공정에서는 도전층(212b)에서 원하는 크기의 개구를 미리 제공한 후, 절연층(110)을 형성하는 예를 나타내었다.
- [0341] 우선, 도전층(112b) 위, 도전층(212b_e) 위, 및 절연층(110cg) 위에 레지스트 마스크(190C)를 형성한다(도 16의 (A)).
- [0342] 다음으로, 레지스트 마스크(190C)를 사용하여 도전층(212b_e)의 일부를 제거하여 개구(243)를 가지는 도전층(212b)을 형성한다(도 16의 (B)).
- [0343] 다음으로, 도전층(112b) 위, 도전층(212b) 위, 및 절연층(110cg) 위에 레지스트 마스크(190D)를 형성한다(도 16의 (C)). 여기서, 레지스트 마스크(190D)의 개구의 단부는 도전층(212b)의 개구(243)의 단부보다 내측에 제공된다.
- [0344] 다음으로, 레지스트 마스크(190D)를 사용하여 절연층(110cg), 절연층(110bg), 및 절연층(110ag)의 일부를 제거하여 개구(241)를 가지는 절연층(110)을 형성한다(도 16의 (D)). 절연층(110)의 형성에서 레지스트 마스크(190D)를 후퇴시키도록 가공하는 것이 바람직하다. 또한 레지스트 마스크(190D)의 개구의 단부는 도전층(212b)의 개구(243)의 단부보다 내측에 제공되기 때문에, 레지스트 마스크(190D)가 후퇴하는 양이 도전층(212b)의 상면 및 측면이 노출되지 않을 정도로 적으면, 도전층(212b)의 상면 및 측면은 레지스트 마스크(190D)로 덮인 상태로 유지할 수 있다.
- [0345] 또한 절연층(110) 형성 시에, 레지스트 마스크(190D)를 후퇴시키는 과정의 도중에서 도전층(212b)의 측면 등이 노출되는 경우가 있다. 이와 같은 경우에는, 도전층(212b)의 개구(243)의 단부가 후퇴되어 개구가 커지는 경우가 있다. 즉 도 16의 (D)에서의 도전층(212b)의 개구의 크기가 도 16의 (B)에서의 도전층(212b)의 개구의 크기보다 크게 되는 경우가 있다.
- [0346] 절연층(110) 형성 시의 에칭 조건이, 도전층(212b)이 후퇴하기 어려운 조건인 경우에는, 도 16의 (A) 내지 (D)에 나타낸 제작 방법을 사용함으로써, 본 발명의 일 형태의 표시 장치를 적합하게 제작할 수 있다.
- [0347] 또한 도 16의 (D)에는 개구(243)에서의 도전층(212b)의 하면의 단부가 개구(241)에서의 절연층(110)의 상면의 단부보다 내측에 위치하는 구성을 일례로서 나타내었지만, 레지스트 마스크(190C)의 패턴, 레지스트 마스크(190D)의 패턴, 도전층(212b_e)의 에칭 조건, 및 절연층(110cg), 절연층(110bg), 절연층(110ag)의 에칭 조건을 각각 조정함으로써, 개구(243)에서의 도전층(212b)의 하면의 단부가 개구(241)에서의 절연층(110)의 상면의 단부보다 외측에 위치하는 구성, 또는 개구(243)에서의 도전층(212b)의 하면의 단부와 개구(241)에서의 절연층(110)의 상면의 단부가 실질적으로 일치하는 구성 등을 적합하게 제작할 수 있다.
- [0348] 상술한 바와 같이, 도 15의 (C) 내지 (D) 또는 도 16의 (A) 내지 (D)에 나타낸 방법을 사용하여, 개구(243)를 가지는 도전층(212b)과, 개구(241)를 가지는 절연층(110)을 형성할 수 있다.
- [0349] 이어서, 개구(141), 개구(143), 개구(241), 및 개구(243)를 덮도록 반도체층(108) 및 반도체층(208)이 되는 금속 산화물막(108f)을 형성한다(도 17의 (A)). 금속 산화물막(108f)은 도전층(112b)의 상면 및 측면, 도전층(212b)의 상면 및 측면, 절연층(110)의 상면 및 측면, 도전층(112a)의 상면, 그리고 도전층(212a)의 상면과 접하여 제공된다.
- [0350] 이어서, 레지스트 마스크 등을 사용하여 금속 산화물막(108f)의 일부를 제거하여 반도체층(108) 및 반도체층(208)을 형성한다. 반도체층(108) 및 반도체층(208)의 형성에는 웨트 에칭법을 적합하게 사용할 수 있다.
- [0351] 금속 산화물막(108f)은 금속 산화물 타깃을 사용한 스퍼터링법으로 형성하는 것이 바람직하다. 또는 금속 산화물막(108f)은 ALD법으로 형성하는 것이 바람직하다.
- [0352] 금속 산화물막(108f)은 가능한 한 결함이 적은 치밀한 막인 것이 바람직하다. 또한 금속 산화물막(108f)은 수소 원소를 포함한 불순물이 가능한 한 감소된, 순도가 높은 막인 것이 바람직하다. 특히 금속 산화물막(108f)으로서의 결정성을 가지는 금속 산화물막을 사용하는 것이 바람직하다.
- [0353] 금속 산화물막(108f)의 형성 시에는 산소 가스를 사용하는 것이 바람직하다. 금속 산화물막(108f)의 형성 시에 산소 가스를 사용함으로써, 절연층(110) 내에 산소를 적합하게 공급할 수 있다. 예를 들어 절연층(110b)에 산

화물을 사용하는 경우, 절연층(110b) 내에 산소를 적합하게 공급할 수 있다.

- [0354] 절연층(110b)에 산소를 공급함으로써, 나중의 공정에서 반도체층(108) 및 반도체층(208)에 산소가 공급되어, 반도체층(108) 내 및 반도체층(208) 내의 산소 결손 및 V_{OH} 를 저감할 수 있다.
- [0355] 금속 산화물막(108f)을 형성할 때, 산소 가스와 불활성 가스(예를 들어 헬륨 가스, 아르곤 가스, 제논 가스 등)를 혼합하여도 좋다. 또한 금속 산화물막을 형성할 때, 성막 가스 전체에서 산소 가스가 차지하는 비율(산소 유량비)이 높을수록 금속 산화물막의 결정성을 높일 수 있어, 신뢰성이 높은 트랜지스터를 실현할 수 있다. 한편, 산소 유량비가 낮을수록 금속 산화물막의 결정성이 저하되므로, 온 전류가 큰 트랜지스터로 할 수 있다. 예를 들어 산소 유량비를 서로 다르게 함으로써, 결정성이 서로 다른 2개 이상의 금속 산화물층의 적층 구조를 형성할 수 있다.
- [0356] 금속 산화물막을 형성할 때에는, 기판 온도가 높을수록 결정성이 높고 치밀한 금속 산화물막으로 할 수 있다. 한편, 기판 온도가 낮을수록 결정성이 낮고 전기 전도성이 높은 금속 산화물막으로 할 수 있다.
- [0357] 금속 산화물막(108f) 형성 시의 기판 온도는 실온 이상 250℃ 이하인 것이 바람직하고, 실온 이상 200℃ 이하인 것이 더 바람직하고, 실온 이상 140℃ 이하인 것이 더 바람직하다. 예를 들어 기판 온도를 실온 이상 140℃ 이하로 하면, 생산성이 높아져 바람직하다. 또한 실온으로 설정한 기판 온도 또는 기판을 가열하지 않는 상태에서 금속 산화물막을 형성함으로써 결정성을 저하시킬 수 있다.
- [0358] 금속 산화물막(108f)의 형성에 ALD법을 사용하는 경우에는, 열 ALD법 또는 PEALD(Plasma Enhanced ALD)법 등의 성막 방법을 사용하는 것이 바람직하다. 열 ALD법은 단차 피복성이 매우 높기 때문에 바람직하다. PEALD법은 단차 피복성이 높을 뿐만 아니라 저온 성막이 가능하기 때문에 바람직하다.
- [0359] 금속 산화물막은 예를 들어 구성 금속 원소를 포함한 전구체와 산화제를 사용하여 ALD법으로 형성할 수 있다.
- [0360] 예를 들어 In-Ga-Zn 산화물을 형성하는 경우에는, 인듐을 포함한 전구체, 갈륨을 포함한 전구체, 및 아연을 포함한 전구체의 3개의 전구체를 사용할 수 있다. 또는 인듐을 포함한 전구체, 그리고 갈륨 및 아연을 포함한 전구체의 2개의 전구체를 사용하여도 좋다.
- [0361] 인듐을 포함한 전구체로서는 예를 들어 트라이에틸인듐, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)인듐, 사이클로헥타다이엔일인듐, 염화 인듐(III), 및 (3-(다이메틸아미노)프로필)다이메틸인듐이 있다.
- [0362] 갈륨을 포함한 전구체로서는 예를 들어 트라이메틸갈륨, 트라이에틸갈륨, 삼염화 갈륨, 갈륨(III)아세틸아세토네이트, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)갈륨, 다이메틸클로로갈륨, 다이에틸클로로갈륨, 및 염화 갈륨(III)이 있다.
- [0363] 아연을 포함한 전구체로서는 예를 들어 다이메틸아연, 다이에틸아연, 비스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)아연, 및 염화 아연이 있다.
- [0364] 산화제로서는 예를 들어 오존, 산소, 및 물이 있다.
- [0365] 얻어지는 막의 조성을 제어하는 방법으로서, 원료 가스의 종류, 원료 가스의 유량비, 원료 가스를 흘리는 시간, 및 원료 가스를 흘리는 순서 중 하나 또는 복수의 조정을 들 수 있다. 이들을 조정함으로써, 조성이 연속적으로 변화되는 막을 형성할 수도 있다. 또한 조성이 서로 다른 막을 연속적으로 성막할 수도 있다.
- [0366] 또한 금속 산화물막(108f)에 적층 구조를 적용하는 경우에는, 먼저 형성하는 금속 산화물막을 성막한 후에, 그 표면을 대기에 노출시키지 않고, 다음 금속 산화물막을 연속적으로 성막하는 것이 바람직하다.
- [0367] 금속 산화물막(108f)을 성막하기 전에, 절연층(110)의 표면에 흡착된 물, 수소, 및 유기물 등을 이탈시키기 위한 처리 및 절연층(110) 내에 산소를 공급하는 처리 중 적어도 한쪽을 수행하는 것이 바람직하다. 예를 들어 감압 분위기에서 70℃ 이상 200℃ 이하의 온도에서 가열 처리를 수행할 수 있다. 또는 산소를 포함한 분위기에서 플라즈마 처리를 수행하여도 좋다. 또는 일산화 이질소(N_2O) 등의 산화성 기체를 포함한 분위기에서 플라즈마 처리를 수행함으로써, 절연층(110)에 산소를 공급하여도 좋다. 일산화 이질소 가스를 포함하는 플라즈마 처리를 수행하면, 절연층(110)의 표면의 유기물을 적합하게 제거하면서 산소를 공급할 수 있다. 이러한 처리 후, 절연층(110)의 표면을 대기에 노출시키지 않고, 금속 산화물막(108f)을 연속적으로 성막하는 것이 바람직하다.
- [0368] 금속 산화물막(108f)을 성막한 후 또는 금속 산화물막(108f)을 반도체층(108) 및 반도체층(208)으로 가공한 후에 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 금속 산화물막(108f) 또는 반도체층(108) 및

반도체층(208)에 포함되거나 표면에 흡착된 수소 또는 물을 제거할 수 있다. 또한 가열 처리에 의하여, 금속 산화물막(108f) 또는 반도체층(108) 및 반도체층(208)의 막질이 향상되는(예를 들어 결합이 저감되거나 결정성이 향상되는) 경우가 있다.

- [0369] 가열 처리에 의하여, 절연층(110b)으로부터 금속 산화물막(108f) 또는 반도체층(108) 및 반도체층(208)에 산소를 공급할 수도 있다. 이때 금속 산화물막(108f)을 형성하고, 반도체층(108) 및 반도체층(208)으로 가공하기 전에 가열 처리를 수행하는 것이 더 바람직하다. 가열 처리에 대해서는 앞의 기재를 참조할 수 있다.
- [0370] 또한 상기 가열 처리는 수행하지 않아도 된다. 또한 여기서는 가열 처리를 수행하지 않고, 나중의 공정에서 수행되는 가열 처리로 상기 가열 처리를 겸하여도 좋다. 또한 나중의 공정에서의 고온하에서의 처리(예를 들어 성막 공정)가 상기 가열 처리를 겸할 수 있는 경우도 있다.
- [0371] 이어서, 반도체층(108), 반도체층(208), 도전층(112b), 도전층(212b), 및 절연층(110)을 덮어 절연층(106)을 형성한다(도 17의 (B)). 절연층(106)의 형성에는 예를 들어 PECVD법 또는 ALD법을 적합하게 사용할 수 있다.
- [0372] 반도체층(108) 및 반도체층(208)에 산화물 반도체를 사용하는 경우, 절연층(106)은 산소가 확산되는 것을 억제하는 배리어막으로서 기능하는 것이 바람직하다. 절연층(106)이 산소의 확산을 억제하는 기능을 가지면, 산소가 절연층(106)보다 위쪽으로부터 도전층(104) 및 도전층(204)으로 확산되는 것이 억제되어, 도전층(104) 및 도전층(204)이 산화되는 것을 억제할 수 있다. 이 결과, 전기 특성이 양호하고 신뢰성이 높은 트랜지스터로 할 수 있다.
- [0373] 또한 본 명세서 등에서 배리어막이란, 배리어성을 가지는 막을 가리킨다. 예를 들어 배리어성을 가지는 절연층을 배리어 절연층이라고 할 수 있다. 본 명세서 등에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함) 및 대응하는 물질을 포획 또는 고착하는(게터링이라고도 함) 기능 중 한쪽 또는 양쪽을 가리키는 것으로 한다.
- [0374] 게이트 절연층으로서 기능하는 절연층(106)이 되는 절연층(106) 형성 시의 온도를 높임으로써 결합이 적은 절연층으로 할 수 있다. 그러나 절연층(106) 형성 시의 온도가 높으면, 반도체층(108) 및 반도체층(208)으로부터 산소가 이탈되어 반도체층(108) 내 및 반도체층(208) 내의 산소 결손 및 V_{0H} 가 증가하는 경우가 있다. 절연층(106) 형성 시의 기판 온도는 180℃ 이상 450℃ 이하인 것이 바람직하고, 200℃ 이상 450℃ 이하인 것이 더 바람직하고, 250℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 450℃ 이하인 것이 더 바람직하고, 300℃ 이상 400℃ 이하인 것이 더 바람직하다. 절연층(106) 형성 시의 기판 온도가 상술한 범위 내에 있으면, 절연층(106)의 결합을 줄이면서, 반도체층(108) 및 반도체층(208)으로부터 산소가 이탈되는 것을 억제할 수 있다. 따라서 전기 특성이 양호하고 신뢰성이 높은 트랜지스터로 할 수 있다.
- [0375] 절연층(106)을 형성하기 전에, 반도체층(108) 및 반도체층(208)의 측면 및 표면에 대하여 플라즈마 처리를 수행하여도 좋다. 상기 플라즈마 처리에 의하여, 반도체층(108), 반도체층(208)의 측면 및 표면에 흡착된 물 등의 불순물을 저감할 수 있다. 그러므로 반도체층(108)과 절연층(106)의 계면, 반도체층(208)과 절연층(106)의 계면에서의 불순물을 저감할 수 있기 때문에, 신뢰성이 높은 트랜지스터를 실현할 수 있다. 플라즈마 처리는 예를 들어 산소, 오존, 질소, 일산화 이질소, 아르곤 등의 분위기에서 수행할 수 있다. 또한 플라즈마 처리와 절연층(106)의 성막은 대기에 노출시키지 않고 연속적으로 수행되는 것이 바람직하다.
- [0376] 이어서, 절연층(106) 위에 도전층(104) 및 도전층(204)이 되는 도전막을 형성하고, 상기 도전막을 가공함으로써 도전층(104) 및 도전층(204)을 형성한다.
- [0377] 이어서, 도전층(104), 도전층(204), 및 절연층(106)을 덮어 절연층(195)을 형성한다(도 17의 (C)). 절연층(195)의 형성에는 PECVD법을 적합하게 사용할 수 있다.
- [0378] 상술한 공정을 통하여 반도체 장치(10)를 제작할 수 있다.
- [0379] 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
- [0380] (실시형태 3)
- [0381] 본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 사용할 수 있는 표시 장치에 대하여 도 18 내지 도 28을 사용하여 설명한다.
- [0382] 본 실시형태의 표시 장치는 고해상도 표시 장치 또는 대형 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털

사이니지, 및 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치의 표시부에 사용할 수 있다.

- [0383] 본 실시형태의 표시 장치는 고정세 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형 및 팔찌형 등의 정보 단말기(웨어러블 기기)의 표시부, 그리고 헤드 마운트 디스플레이(HMD) 등의 VR 용 기기 및 안경형 AR용 기기 등 머리에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
- [0384] 본 발명의 일 형태의 반도체 장치는 표시 장치 또는 상기 표시 장치를 포함한 모듈에 사용할 수 있다. 상기 표시 장치를 포함한 모듈로서는, 상기 표시 장치에 가요성 인쇄 회로 기판(Flexible printed circuit, 이하 FPC라고 기재함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 모듈, COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등으로 집적 회로(IC)가 실장된 모듈 등을 들 수 있다.
- [0385] 도 18의 (A)는 표시 장치(50A)의 사시도이다.
- [0386] 표시 장치(50A)는 기판(152)과 기판(151)이 접합된 구성을 가진다. 도 18의 (A)에서는 기판(152)을 파선으로 나타내었다.
- [0387] 표시 장치(50A)는 표시부(162), 접속부(140), 주변 회로부(164), 배선(165) 등을 포함한다. 도 18의 (A)에는 표시 장치(50A)에 FPC(172)가 실장된 예를 나타내었다.
- [0388] 접속부(140)는 표시부(162)의 외측에 제공된다. 접속부(140)는 표시부(162)의 하나의 변 또는 복수의 변을 따라 제공될 수 있다. 접속부(140)는 하나이더라도 좋고 복수이더라도 좋다. 도 18의 (A)에는 표시부의 4개의 변을 둘러싸도록 접속부(140)가 제공된 예를 나타내었다. 접속부(140)에서는 표시 소자의 공통 전극과 도전층이 전기적으로 접속되어 있어, 공통 전극에 전위를 공급할 수 있다.
- [0389] 주변 회로부(164)는 예를 들어 주사선 구동 회로(게이트 드라이버라고도 함)를 포함한다. 또한 주변 회로부(164)는 주사선 구동 회로 및 신호선 구동 회로(소스 드라이버라고도 함)의 양쪽을 포함하여도 좋다.
- [0390] 배선(165)은 표시부(162) 및 주변 회로부(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(172)를 통하여 외부로부터 배선(165)에 입력된다.
- [0391] 또한 도 19에 나타낸 바와 같이, FPC(172)에 더하여 IC(173)가 표시 장치(50A)에 실장되어 있어도 좋다.
- [0392] 도 19에 나타낸 구성에서는 표시부(162) 및 주변 회로부(164)에 공급되는 신호 및 전력은 IC(173)를 통하여 배선(165)에 입력된다. 도 18의 (A) 및 (B)에 나타낸 구성은 표시 장치와 FPC 등을 포함한 표시 모듈이라고도 할 수 있다.
- [0393] 도 18의 (A)에는 COG 방식 또는 COF 방식 등에 의하여 기판(151)에 IC(173)가 제공된 예를 나타내었다. IC(173)에는 예를 들어 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 포함한 IC를 적용할 수 있다. 또한 IC를 COF 방식 등에 의하여 FPC에 실장하여도 좋다.
- [0394] 본 발명의 일 형태의 반도체 장치는 예를 들어 표시 장치(50A)의 표시부(162) 및 주변 회로부(164) 중 한쪽 또는 양쪽에 적용할 수 있다.
- [0395] 표시부(162)는 표시 장치(50A)에서 화상이 표시되는 영역이고, 주기적으로 배열된 복수의 화소(210)를 포함한다. 도 18의 (A)에는 하나의 화소(210)의 확대도를 나타내었다.
- [0396] 본 실시형태의 표시 장치에서의 화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 화소의 배열로서는 예를 들어 스트라이프 배열, S 스트라이프 배열, 매트릭스 배열, 델타 배열, 베이어 배열, 및 펜타일 배열이 있다.
- [0397] 도 18의 (A)에 나타낸 화소(210)는 적색의 광을 나타내는 화소(230R), 녹색의 광을 나타내는 화소(230G), 및 청색의 광을 나타내는 화소(230B)를 포함한다. 화소(230R), 화소(230G), 및 화소(230B)는 각각 부화소로서 기능한다.
- [0398] 화소(230R), 화소(230G), 및 화소(230B)는 각각 표시 소자와, 상기 표시 소자의 구동을 제어하는 회로를 포함한다.
- [0399] 표시 소자로서는 다양한 소자를 사용할 수 있고, 예를 들어 액정 소자 및 발광 소자를 사용할 수 있다. 이들 외에 셔터 방식 또는 광 간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자, 마이크로캡슐 방식, 전기

영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식을 적용한 표시 소자 등을 사용할 수도 있다. 또한 광원과, 퀀텀닷(quantum dot) 재료를 사용한 색 변환 기술을 적용한 QLED(Quantum-dot LED)를 사용하여도 좋다.

- [0400] 액정 소자를 사용한 표시 장치로서는 예를 들어 투과형 액정 표시 장치, 반사형 액정 표시 장치, 및 반투과형 액정 표시 장치가 있다.
- [0401] 발광 소자로서는 예를 들어 LED(Light Emitting Diode), OLED(Organic LED), 반도체 레이저 등의 자발광형 발광 소자가 있다. LED로서는 예를 들어 미니 LED, 마이크로 LED 등을 사용할 수 있다.
- [0402] 발광 소자에 포함되는 발광 물질로서는 예를 들어 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(TADF: Thermally activated delayed fluorescence) 재료), 및 무기 화합물(퀀텀닷 재료 등)이 있다.
- [0403] 발광 소자의 발광색은 적외, 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 소자에 마이크로캐비티 구조를 부여함으로써 색 순도를 높일 수 있다.
- [0404] 발광 소자에 포함되는 한 쌍의 전극 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다.
- [0405] 본 실시형태에서는 주로 표시 소자로서 발광 소자를 사용하는 경우를 예로 들어 설명한다.
- [0406] 본 발명의 일 형태의 표시 장치에 포함되는 회로로서 다양한 논리 회로를 사용할 수 있다. 논리 회로의 예로서 OR 회로, AND 회로, NAND 회로, 및 NOR 회로 등의 조합 회로, 플립플롭 회로, 래치 회로, 카운터 회로, 레지스터 회로, 및 시프트 레지스터 회로 등의 순서 회로, 그리고 버퍼 회로 등을 들 수 있다.
- [0407] 도 18의 (B)는 표시 장치(50A)를 설명하는 블록도이다. 표시 장치(50A)는 표시부(162) 및 주변 회로부(164)를 포함한다. 표시부(162)는 주기적으로 배열된 복수의 화소(230)(화소(230[1,1]) 내지 화소(230[m,n]), m 및 n은 각각 독립된 2 이상의 정수(整數))를 포함한다. 도 18의 (B)에는 첫 번째 행 n번째 열의 화소(230)를 화소(230[1,n])라고 나타내고, m번째 행 첫 번째 열의 화소(230)를 화소(230[m,1])라고 나타내고, m번째 행 n번째 열의 화소(230)를 화소(230[m,n])라고 나타내었다. 주변 회로부는 제 1 구동 회로부(231) 및 제 2 구동 회로부(232)를 포함한다.
- [0408] 제 1 구동 회로부(231)에 포함되는 회로는 예를 들어 주사선 구동 회로로서 기능한다. 제 2 구동 회로부(232)에 포함되는 회로는 예를 들어 신호선 구동 회로로서 기능한다. 또한 표시부(162)를 끼우고 제 1 구동 회로부(231)와 대향하는 위치에 어떤 회로를 제공하여도 좋다. 표시부(162)를 끼우고 제 2 구동 회로부(232)와 대향하는 위치에 어떤 회로를 제공하여도 좋다.
- [0409] 주변 회로부(164)로서는 시프트 레지스터 회로, 레벨 시프터 회로, 인버터 회로, 래치 회로, 아날로그 스위치 회로, 디멀티플렉서 회로 등의 다양한 회로를 사용할 수 있다. 주변 회로부(164)에는 트랜지스터 및 용량 소자 등을 사용할 수 있다. 본 발명의 일 형태의 트랜지스터는 주변 회로부(164) 및 화소(230)에 사용할 수 있다.
- [0410] 주사선 구동 회로는 예를 들어 적어도 시프트 레지스터를 포함한 구성을 가지면 좋다. 또한 신호선 구동 회로는 시프트 레지스터, 디지털 아날로그 변환 회로, 래치 회로 등을 사용하여 구성할 수 있다.
- [0411] 표시 장치(50A)는 각각이 실질적으로 평행하게 배치되고 제 1 구동 회로부(231)에 포함되는 회로에 의하여 전위가 제어되는 배선(236)과, 각각이 실질적으로 평행하게 배치되고 제 2 구동 회로부(232)에 포함되는 회로에 의하여 전위가 제어되는 배선(238)을 포함한다. 또한 도 18의 (B)에는 화소(230)에 배선(236)과 배선(238)이 접속되는 예를 나타내었다. 다만 배선(236)과 배선(238)은 일례이고, 화소(230)에 접속되는 배선은 배선(236)과 배선(238)에 한정되지 않는다.
- [0412] <주변 구동 회로의 구성예>
- [0413] 이하에서 주변 구동 회로로서 사용할 수 있는 회로의 구성예에 대하여 설명한다.
- [0414] 도 20의 (A)는 래치 회로(LAT)의 구성예를 나타낸 회로도이다. 도 20의 (A)에 나타낸 래치 회로(LAT)는 트랜지스터(Tr31), 트랜지스터(Tr33), 트랜지스터(Tr35), 트랜지스터(Tr36), 용량 소자(C31), 및 인버터 회로(INV)를 포함한다. 도 20의 (A)에서 트랜지스터(Tr33)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr35)의 게이트, 및 용량 소자(C31)의 한쪽 전극이 전기적으로 접속되는 노드를 노드(N)라고 한다.
- [0415] 도 20의 (A)에 나타낸 래치 회로(LAT)에서 단자(SMP)에 고전위 신호를 입력하면, 트랜지스터(Tr33)가 온 상태가

된다. 이에 의하여, 노드(N)의 전위가 단자(ROUT)의 전위에 대응하는 전위가 되고, 단자(ROUT)로부터 래치 회로(LAT)에 입력되는 신호에 대응하는 데이터가 래치 회로(LAT)에 기록된다. 래치 회로(LAT)에 데이터를 기록한 후, 단자(SMP)의 전위를 저전위로 하면, 트랜지스터(Tr33)가 오프 상태가 된다. 이에 의하여, 노드(N)의 전위가 유지되고, 래치 회로(LAT)에 기록된 데이터가 유지된다. 구체적으로는, 예를 들어 노드(N)의 전위가 저전위인 경우에는 래치 회로(LAT)에 값이 "0"인 데이터가 유지되어 있는 것으로 하고, 노드(N)의 전위가 고전위인 경우에는 래치 회로(LAT)에 값이 "1"인 데이터가 유지되어 있는 것으로 할 수 있다.

[0416] 트랜지스터(Tr33)로서는 오프 전류가 작은 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터(Tr33)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. 이에 의하여, 래치 회로(LAT)는 데이터를 장기간 유지할 수 있다. 그러므로 래치 회로(LAT)에서의 데이터 재기록의 빈도를 낮출 수 있다.

[0417] 본 명세서 등에서는, 단자(SP2)로부터 입력되는 신호를 단자(LLIN)에 출력시키는 데이터가 래치 회로(LAT)에 기록되는 것을 단순히 "래치 회로(LAT)에 데이터를 기록한다"라고 하는 경우가 있다. 즉 예를 들어 값이 "1"인 데이터를 래치 회로(LAT)에 기록하는 것을 단순히 "래치 회로(LAT)에 데이터를 기록한다"라고 하는 경우가 있다.

[0418] 래치 회로(LAT)에는 본 발명의 일 형태에 따른 반도체 장치를 적합하게 사용할 수 있다. 예를 들어 트랜지스터(Tr31), 트랜지스터(Tr33), 트랜지스터(Tr35), 및 트랜지스터(Tr36)에 도 1의 (B) 등에 나타낸 트랜지스터(100) 또는 트랜지스터(200)를 적용할 수 있다.

[0419] 인버터 회로(INV)의 구성예를 도 20의 (B)에 나타내었다. 인버터 회로(INV)는 트랜지스터(Tr41), 트랜지스터(Tr43), 트랜지스터(Tr45), 트랜지스터(Tr47), 및 용량 소자(C41)를 포함한다.

[0420] 래치 회로(LAT)에 도 20의 (A)에 나타낸 구성을 적용하고, 인버터 회로(INV)에 도 20의 (B)에 나타낸 구성으로 함으로써, 래치 회로(LAT)에 포함되는 모든 트랜지스터를 동일한 극성을 가지는 트랜지스터로 할 수 있고, 예를 들어 n채널형 트랜지스터로 할 수 있다. 이에 의하여, 예를 들어 트랜지스터(Tr33) 외에 트랜지스터(Tr31), 트랜지스터(Tr35), 트랜지스터(Tr36), 트랜지스터(Tr41), 트랜지스터(Tr43), 트랜지스터(Tr45), 및 트랜지스터(Tr47)를 OS 트랜지스터로 할 수 있다. 따라서 래치 회로(LAT)에 포함되는 모든 트랜지스터를 같은 공정으로 제작할 수 있다.

[0421] 인버터 회로(INV)에는 본 발명의 일 형태에 따른 반도체 장치를 적합하게 사용할 수 있다. 예를 들어 트랜지스터(Tr41), 트랜지스터(Tr43), 트랜지스터(Tr45), 및 트랜지스터(Tr47) 중 하나 또는 복수에 도 1의 (B) 등에 나타낸 트랜지스터(100) 또는 트랜지스터(200)를 적용할 수 있다.

[0422] 도 21에는 순서 회로(20)의 구성예를 나타내었다. 순서 회로(20)는 회로(11)와 회로(12)를 포함한다. 회로(11)와 회로(12)는 배선(15a) 및 배선(15b)을 통하여 전기적으로 접속되어 있다. 도 21에 나타낸 구성을 복수 단 접속함으로써, 시프트 레지스터 등의 회로를 구성할 수 있는 경우가 있다.

[0423] 회로(12)는 신호(LIN)의 전위 및 신호(RIN)의 전위에 따라 배선(15a)에 제 1 신호를 출력하고, 배선(15b)에 제 2 신호를 출력하는 기능을 가진다. 여기서 제 2 신호는 제 1 신호를 반전한 신호이다. 즉 제 1 신호와 제 2 신호가 각각 고전위와 저전위의 2종류의 전위를 가지는 신호인 경우, 회로(12)로부터 배선(15a)에 고전위가 출력될 때 배선(15b)에 저전위가 출력되고, 배선(15a)에 저전위가 출력될 때 배선(15b)에 고전위가 출력된다.

[0424] 회로(11)는 트랜지스터(21), 트랜지스터(22), 및 용량 소자(C1)를 포함한다. 트랜지스터(21) 및 트랜지스터(22)는 n채널형 트랜지스터이다. 트랜지스터(21) 및 트랜지스터(22)로서는 채널이 형성되는 반도체로서 반도체 특성을 나타내는 금속 산화물(이하 산화물 반도체라고도 함)을 적합하게 사용할 수 있다. 또한 산화물 반도체에 한정되지 않고 실리콘(단결정 실리콘, 다결정 실리콘, 또는 비정질 실리콘), 저마늄 등으로 이루어지는 반도체를 사용하여도 좋고, 화합물 반도체를 사용하여도 좋다.

[0425] 트랜지스터(21) 및 트랜지스터(22)로서 본 발명의 일 형태의 트랜지스터를 적합하게 사용할 수 있다. 예를 들어 트랜지스터(21)로서 도 1의 (B) 등에 나타낸 트랜지스터(100) 또는 트랜지스터(200)를 적합하게 사용할 수 있다. 또한 트랜지스터(21)는 백 게이트를 포함하는 것이 바람직하다. 따라서 예를 들어 트랜지스터(21)로서 도 4의 (B) 등에 나타낸 트랜지스터(100) 또는 트랜지스터(200)를 적합하게 사용할 수 있다.

[0426] 트랜지스터(21)는 한 쌍의 게이트(이하 제 1 게이트, 제 2 게이트라고 부름)를 포함한다. 트랜지스터(21)는 제 1 게이트가 배선(15b)에 전기적으로 접속되고, 제 2 게이트가 그 자체의 소스 및 드레인 중 한쪽 및 전위(VSS)(제 1 전위라고도 함)가 인가되는 배선에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 트랜지스터(22)의

소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(22)는 게이트가 배선(15a)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 신호(CLK)가 인가되는 배선에 전기적으로 접속된다. 용량 소자(C1)는 한 쌍의 전극을 포함하고, 한쪽이 트랜지스터(22)의 소스 및 드레인 중 한쪽 및 트랜지스터(21)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 다른 쪽이 트랜지스터(22)의 게이트 및 배선(15a)에 전기적으로 접속된다. 또한 트랜지스터(21)의 소스 및 드레인 중 다른 쪽, 트랜지스터(22)의 소스 및 드레인 중 한쪽, 및 용량 소자(C1)의 한쪽 전극은 출력 단자(OUT)에 전기적으로 접속된다. 또한 출력 단자(OUT)는 회로(11)로부터의 출력 전위가 인가되는 부분이고, 배선의 일부 또는 전극의 일부이어도 좋다.

- [0427] 트랜지스터(22)의 소스 및 드레인 중 다른 쪽에는 신호(CLK)로서 제 2 전위와 제 3 전위가 번갈아 인가된다. 제 2 전위는 전위(VSS)보다 고전위(예를 들어 전위(VDD))로 할 수 있다. 제 3 전위는 제 2 전위보다 낮은 전위로 할 수 있다. 제 3 전위로서 전위(VSS)를 적합하게 사용할 수 있다. 또한 신호(CLK) 대신 전위(VDD)를 트랜지스터(22)의 소스 및 드레인 중 다른 쪽에 인가하는 구성으로 하여도 좋다.
- [0428] 배선(15a)에 고전위가 공급되고 배선(15b)에 저전위가 공급되면, 트랜지스터(22)가 도통 상태가 되고, 트랜지스터(21)가 비도통 상태가 된다. 이때 출력 단자(OUT)와 신호(CLK)가 공급되는 배선이 도통 상태가 된다.
- [0429] 회로(11)에서 출력 단자(OUT)와 트랜지스터(22)의 게이트는 용량 소자(C1)를 통하여 전기적으로 접속되기 때문에 부트스트랩 효과에 의하여 출력 단자(OUT)의 전위가 상승함에 따라 트랜지스터(22)의 게이트의 전위가 상승한다. 여기서 용량 소자(C1)를 포함하지 않는 경우에는 신호(CLK)의 제 2 전위와 배선(15a)에 인가되는 고전위에 같은 전위(전위(VDD)로 함)를 사용하면, 출력 단자(OUT)의 전위는 전위(VDD)로부터 트랜지스터(22)의 문턱 전압만큼 저하한다. 그러나 용량 소자(C1)를 포함함으로써 트랜지스터(22)의 게이트의 전위는 전위(VDD)의 2배에 가까운 전위(구체적으로는 전위(VDD)와 전위(VSS)의 차의 2배에 가까운 전위 또는 전위(VDD)와 제 3 전위의 차의 2배에 가까운 전위)까지 상승하기 때문에, 트랜지스터(22)의 문턱 전압의 영향을 받지 않고, 출력 단자(OUT)에는 전위(VDD)를 출력할 수 있다. 이에 의하여, 전원 전위의 종류를 늘리지 않고, 출력 성능이 높은 순서 회로(20)를 실현할 수 있다.
- [0430] 한편, 배선(15a)에 저전위가 공급되고 배선(15b)에 고전위가 공급되면, 트랜지스터(22)가 비도통 상태가 되고, 트랜지스터(21)가 도통 상태가 된다. 이때 출력 단자(OUT)와 전위(VSS)가 공급되는 배선이 도통 상태가 되어, 출력 단자(OUT)에는 전위(VSS)가 출력된다.
- [0431] 여기서 순서 회로(20)는 표시 장치의 구동 회로로서 사용할 수 있다. 특히 주사선 구동 회로로서 적합하게 사용할 수 있다. 이때 출력 단자(OUT)에 표시 장치의 복수의 화소에 접속되는 주사선을 접속하는 경우, 순서 회로(20)로부터 출력 단자(OUT)에 출력되는 출력 신호의 듀티비는 신호(CLK) 등에 비하여 현저히 작다. 이 경우, 트랜지스터(21)는 비도통 상태인 기간보다 도통 상태인 기간이 현저히 길다. 즉 트랜지스터(21)는 제 1 게이트에 고전위가 인가되는 기간이 저전위가 인가되는 기간보다 현저히 길다. 본 발명의 일 형태의 트랜지스터를 트랜지스터(21)에 사용함으로써, 제 1 게이트에 고전위가 인가된 상태에서의 트랜지스터 특성의 열화를 억제할 수 있다.
- [0432] 또한 본 발명의 일 형태의 트랜지스터를 트랜지스터(21)로서 사용함으로써, 문턱 전압이 마이너스의 값이 되는 것을 적합하게 방지하고, 트랜지스터(21)를 노멀리 오프 특성으로 하는 것이 용이해진다. 트랜지스터(21)가 노멀리 온 특성을 가지는 경우, 트랜지스터(21)의 다른 쪽 게이트와 소스의 전압이 0V일 때 소스-드레인 간의 누설 전류가 생겨 출력 단자(OUT)의 전위를 유지할 수 없게 된다. 그러므로 트랜지스터(21)를 오프 상태로 하기 위해서는 트랜지스터(21)의 다른 쪽 게이트에 전위(VSS)보다 낮은 전위를 인가할 필요가 있고, 복수의 전원이 필요하다. 본 발명의 일 형태의 트랜지스터를 트랜지스터(21)에 사용함으로써, 전원 전위의 종류를 늘리지 않고, 출력 성능이 높은 순서 회로(20)를 실현할 수 있다.
- [0433] 또한 본 발명의 일 형태의 트랜지스터를 트랜지스터(21)에 사용함으로써 트랜지스터(21)의 포화 특성을 높일 수 있다. 따라서 회로(11)의 설계가 용이해지고 회로(11)를 안정적으로 동작이 가능한 회로로 할 수 있다.
- [0434] 트랜지스터(100)를 사용함으로써, 차지하는 면적을 축소할 수 있어, 슬림 베젤의 표시 장치로 할 수 있다. 또한 큰 온 전류가 요구되는 트랜지스터로서 트랜지스터(100)를 적합하게 사용할 수 있다. 또한 높은 포화 특성이 요구되는 트랜지스터로서 트랜지스터(200)를 적합하게 사용할 수 있다. 이에 의하여, 성능이 높은 표시 장치로 할 수 있다.
- [0435] <화소 회로의 구성예>
- [0436] 화소(230)의 구성예를 도 22의 (A)에 나타내었다. 화소(230)는 화소 회로(51) 및 발광 디바이스(61)를 포함한

다.

- [0437] 도 22의 (A)에 나타난 화소 회로(51)는 트랜지스터(52A), 트랜지스터(52B), 및 용량 소자(53)를 포함한 2Tr1C형 화소 회로이다.
- [0438] 트랜지스터(52A)의 소스 및 드레인 중 한쪽은 트랜지스터(52B)의 게이트 및 용량 소자(53)의 한쪽 단자에 전기적으로 접속되고, 소스 전극 및 드레인 전극 중 다른 쪽은 배선(SL)에 전기적으로 접속된다. 트랜지스터(52A)의 게이트는 배선(GL)에 전기적으로 접속된다. 트랜지스터(52B)의 소스 전극 및 드레인 전극 중 한쪽, 그리고 용량 소자(53)의 다른 쪽 단자는 발광 디바이스(61)의 애노드에 전기적으로 접속된다. 트랜지스터(52B)의 소스 전극 및 드레인 전극 중 다른 쪽은 배선(ANO)에 전기적으로 접속된다. 발광 디바이스(61)의 캐소드는 배선(VCOM)에 전기적으로 접속된다.
- [0439] 배선(GL)은 배선(236)에 상당하고, 배선(SL)은 배선(238)에 상당한다. 배선(VCOM)은 발광 디바이스(61)에 전류를 공급하기 위한 전위를 공급하는 배선이다. 트랜지스터(52A)는 배선(GL)의 전위에 따라 배선(SL)과 트랜지스터(52B)의 게이트 사이의 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다. 예를 들어 배선(ANO)에는 VDD가 공급되고, 배선(VCOM)에는 VSS가 공급된다.
- [0440] 트랜지스터(52B)는 발광 디바이스(61)에 흐르는 전류의 양을 제어하는 기능을 가진다. 용량 소자(53)는 트랜지스터(52B)의 게이트 전위를 유지하는 기능을 가진다. 발광 디바이스(61)로부터 방출되는 광의 강도는 트랜지스터(52B)의 게이트에 공급되는 화상 신호에 따라 제어된다.
- [0441] 화소 회로(51)에 포함되는 트랜지스터의 일부 또는 모두에 백 게이트 전극을 제공하여도 좋다. 도 22의 (A)에 나타난 화소 회로(51)에서는 트랜지스터(52B)가 백 게이트 전극을 포함하고, 상기 백 게이트 전극이 트랜지스터(52B)의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되어 있다. 또한 트랜지스터(52B)의 백 게이트 전극이 트랜지스터(52B)의 게이트 전극에 전기적으로 접속되는 구성으로 하여도 좋다.
- [0442] 화소 회로(51)에 상술한 반도체 장치를 적합하게 사용할 수 있다. 예를 들어 트랜지스터(52A)로서 도 1의 (B) 등에 나타난 트랜지스터(100)를 사용하고, 트랜지스터(52B)로서 트랜지스터(200)를 사용할 수 있다.
- [0443] 도 22의 (A)에 나타난 화소(230)와 다른 구성예를 도 22의 (B)에 나타내었다. 화소(230)는 화소 회로(51A) 및 발광 디바이스(61)를 포함한다.
- [0444] 도 22의 (B)에 나타난 화소 회로(51A)는 트랜지스터(52C)를 포함하는 점이 도 22의 (A)에 나타난 화소 회로(51)와 주로 다르다. 화소 회로(51A)는 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C), 및 용량 소자(53)를 포함한 3Tr1C형 화소 회로이다.
- [0445] 트랜지스터(52C)의 소스 전극 및 드레인 전극 중 한쪽은 트랜지스터(52B)의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속된다. 트랜지스터(52C)의 소스 전극 및 드레인 전극 중 다른 쪽은 배선(V0)에 전기적으로 접속된다. 예를 들어 배선(V0)에는 기준 전위가 공급된다.
- [0446] 트랜지스터(52C)는 배선(GL)의 전위에 기초하여 트랜지스터(52B)의 소스 전극 및 드레인 전극 중 한쪽과 배선(V0) 사이의 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다. 트랜지스터(52C)를 통하여 공급되는 배선(V0)의 기준 전위에 의하여 트랜지스터(52B)의 게이트-소스 간 전위의 편차를 억제할 수 있다.
- [0447] 배선(V0)을 사용함으로써, 화소 파라미터의 설정에 사용할 수 있는 전류값을 취득할 수 있다. 구체적으로는, 배선(V0)은 트랜지스터(52B)에 흐르는 전류 또는 발광 디바이스(61)에 흐르는 전류를 외부에 출력하기 위한 모니터선으로서 기능할 수 있다. 배선(V0)에 출력된 전류는 소스 폴로어 회로에 의하여 전압으로 변환되고 외부에 출력될 수 있다. 또는 AD 컨버터에 의하여 디지털 신호로 변환되고 외부에 출력될 수 있다.
- [0448] 발광 디바이스(61)에 흐르는 전류를 제어하는 구동 트랜지스터로서 기능하는 트랜지스터(52B)는 화소(230)의 선택 상태를 제어하기 위한 선택 트랜지스터로서 기능하는 트랜지스터(52A)보다 포화 특성이 높은 것이 바람직하다. 트랜지스터(52B)에 채널 길이가 긴 트랜지스터(200)를 적용함으로써, 신뢰성이 높은 표시 장치로 할 수 있다. 또한 트랜지스터(52A) 및 트랜지스터(52C)에 트랜지스터(100)를 적용함으로써, 화소 회로(51A)가 차지하는 면적을 축소할 수 있기 때문에, 고정세 표시 장치로 할 수 있다.
- [0449] 또한 트랜지스터(52B)에도 트랜지스터(100)를 적용하여도 좋다. 트랜지스터(52B)에 채널 길이가 짧은 트랜지스터(100)를 적용함으로써, 휘도가 높은 표시 장치로 할 수 있다. 또한 화소 회로(51A)가 차지하는 면적을 축소할 수 있기 때문에, 고정세 표시 장치로 할 수 있다.

- [0450] 화소 회로(51A)에 상술한 반도체 장치를 적합하게 사용할 수 있다. 예를 들어 트랜지스터(52A) 및 트랜지스터(52C)로서 도 1의 (B) 등에 나타낸 트랜지스터(100)를 사용하고, 트랜지스터(52B)로서 도 4의 (B) 등에 나타낸 트랜지스터(200)를 사용할 수 있다.
- [0451] 또한 본 발명의 일 형태의 표시 장치에 적용할 수 있는 화소 회로는 특별히 한정되지 않는다.
- [0452] 본 발명의 일 형태의 표시 장치의 구성예를 도 23의 (A)에 나타내었다. 도 23의 (A)는 주변 회로부(164) 및 표시부(162)의 단면도이다.
- [0453] 표시부(162)에서 기관(102) 위에 트랜지스터(100) 및 트랜지스터(200)가 제공되어 있다. 표시부에 제공되는 트랜지스터(100) 및 트랜지스터(200)는 각각 화소 회로에 포함되는 트랜지스터에 적용할 수 있다. 또한 표시부는 트랜지스터(100)만을 포함한 구성을 가질 수도 있고, 트랜지스터(200)만을 포함한 구성을 가질 수도 있다. 표시부가 포화 특성이 높은 트랜지스터(200)를 포함함으로써, 예를 들어 다계조이고 표시 품질이 높고, 신뢰성이 높은 표시 장치를 실현할 수 있다.
- [0454] 도 23의 (A)에는 주변 회로부(164)에 포함되는 트랜지스터(100)를 하나 나타내었다. 또한 주변 회로부(164)는 트랜지스터(100)를 하나 이상 포함하는 것이 바람직하다. 또한 도 23의 (A) 등에는 나타내지 않았지만, 주변 회로부(164)는 트랜지스터(200)를 포함하여도 좋다.
- [0455] 또한 도 23의 (A)에는 표시부(162)의 화소 회로에 포함되는 트랜지스터(100) 및 트랜지스터(200)를 하나씩 나타내고, 트랜지스터(100)를 화소 회로(51)의 트랜지스터(52A)에 적용하고, 트랜지스터(200)를 화소 회로(51)의 트랜지스터(52B)에 적용하는 예를 나타내었다. 또한 도 23의 (A)에서는 트랜지스터(100)와 트랜지스터(200) 간의 전기적인 접속을 생략하였다. 예를 들어 절연층(195)에 도전층(112b)에 도달하는 제 1 개구와 도전층(204)에 도달하는 제 2 개구를 제공한다. 절연층(195) 위에 제 1 개구 및 제 2 개구를 덮도록 제 1 배선을 제공함으로써, 제 1 배선을 통하여 도전층(112b)과 도전층(204)을 전기적으로 접속시킬 수 있다.
- [0456] 도 23의 (A)에서는 화소 회로에 포함되는 용량 소자를 생략하였다.
- [0457] 트랜지스터(100) 및 트랜지스터(200)를 덮도록 절연층(195)이 제공되고, 절연층(195)을 덮도록 절연층(235)이 제공된다. 절연층(235) 위에는 발광 디바이스(61)를 제공할 수 있다. 도 23의 (A)에는 발광 디바이스(61)의 한쪽 전극으로서 기능하는 화소 전극(111)을 나타내었다. 화소 전극(111)은 절연층(110), 절연층(106), 절연층(195), 및 절연층(235)에 제공된 개구(135)를 통하여 도전층(212a)에 전기적으로 접속된다. 절연층(235)은 트랜지스터에 기인한 요철을 저감하여 발광 디바이스(61)의 피형성면을 더 평탄하게 하는 기능을 가진다. 또한 본 명세서 등에서는 절연층(235)을 평탄화층이라고 기재하는 경우가 있다.
- [0458] 절연층(235)으로서는 유기 절연막이 적합하다. 유기 절연막에 사용할 수 있는 재료로서는, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로부텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다. 또한 절연층(235)은 유기 절연막과 무기 절연막의 적층 구조를 가져도 좋다. 절연층(235)의 가장 바깥쪽 층은 에칭 보호층으로서의 기능을 가지는 것이 바람직하다. 이에 의하여, 화소 전극(111)의 형성 시에 절연층(235)에 오목부가 형성되는 것을 억제할 수 있다. 또는 절연층(235)에는 화소 전극(111)의 형성 시에 오목부가 제공되어도 좋다.
- [0459] 절연층(235)은 유기 절연층과 무기 절연층의 적층 구조를 가져도 좋다. 예를 들어 절연층(235)은 유기 절연층과, 상기 유기 절연층 위의 무기 절연층의 적층 구조를 가질 수 있다. 절연층(235)의 가장 바깥쪽 면에 무기 절연층을 제공함으로써, 에칭 보호층으로서 기능시킬 수 있다. 이에 의하여, 화소 전극(111)을 형성할 때 절연층(235)의 일부가 에칭되어 절연층(235)의 평탄성이 낮아지는 것을 억제할 수 있다.
- [0460] 또한 도 23의 (B)에 나타낸 바와 같이, 트랜지스터(52A) 및 트랜지스터(52B)에 각각 트랜지스터(200)를 적용할 수도 있다.
- [0461] 또한 트랜지스터(52B)로서 적용하는 트랜지스터(200)에서 도 23의 (C)에 나타낸 바와 같이, 도전층(212a) 대신에 도전층(212b)이 화소 전극(111)과 접속되는 구성으로 하여도 좋다. 도 23의 (C)에 나타낸 화소 전극(111)은 절연층(106), 절연층(195), 및 절연층(235)에 제공된 개구(136)를 통하여 도전층(212b)에 전기적으로 접속된다.
- [0462] 본 발명의 일 형태의 표시 장치는 발광 디바이스가 형성된 기관과는 반대 방향으로 광이 방출되는 상면 방출형 구조(톱 이미션형(top-emission) 구조), 발광 디바이스가 형성된 기관 측에 광이 방출되는 하면 방출형 구조(보텀 이미션형(bottom-emission) 구조), 양면에 광이 방출되는 양면 방출형 구조(듀얼 이미션형(dual-emission))

구조) 중 어느 것을 가져도 좋다.

- [0463] <표시 장치의 구성에 1>
- [0464] 도 24의 (A)는 표시 장치(50A) 중 FPC(172)를 포함한 영역의 일부, 주변 회로부(164)의 일부, 표시부(162)의 일부, 접속부(140)의 일부, 및 단부를 포함한 영역의 일부를 각각 절단한 경우의 단면의 일례를 나타낸 것이다.
- [0465] 도 24의 (A)에 나타난 표시 장치(50A)는 기관(151)과 기관(152) 사이에 트랜지스터(205D, 205R, 205G, 205B), 발광 소자(130R), 발광 소자(130G), 발광 소자(130B) 등을 포함한다. 발광 소자(130R)는 적색의 광을 나타내는 화소(230R)에 포함되는 표시 소자이고, 발광 소자(130G)는 녹색의 광을 나타내는 화소(230G)에 포함되는 표시 소자이고, 발광 소자(130B)는 청색의 광을 나타내는 화소(230B)에 포함되는 표시 소자이다.
- [0466] 표시 장치(50A)에는 SBS 구조가 적용되어 있다. SBS 구조는 발광 소자마다 재료 및 구성을 최적화할 수 있기 때문에, 재료 및 구성의 선택의 자유도가 높아져, 휘도 및 신뢰성을 용이하게 향상시킬 수 있다.
- [0467] 표시 장치(50A)는 틱 이미션형 구조를 가진다. 틱 이미션형 구조에서는 트랜지스터 등을 발광 소자의 발광 영역과 중첩하여 배치할 수 있기 때문에, 보텀 이미션형 구조보다 화소의 개구율을 높일 수 있다.
- [0468] 트랜지스터(205D), 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)는 모두 기관(151) 위에 형성되어 있다. 이들 트랜지스터는 동일한 재료를 사용하여 동일한 공정으로 제작할 수 있다.
- [0469] 트랜지스터(205D), 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B) 중 어느 하나 이상에 상술한 트랜지스터(100) 및 트랜지스터(200) 중 하나 또는 복수를 적용할 수 있다. 예를 들어 표시부(162)에서 발광 소자(130R), 발광 소자(130G), 및 발광 소자(130B)의 구동 회로로서 기능하는 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)로서, 포화 특성이 높은 트랜지스터(200)를 적합하게 사용할 수 있다. 이에 의하여, 신뢰성이 높은 표시 장치로 할 수 있다. 주변 회로부(164)에 상술한 트랜지스터(100) 내지 트랜지스터(100)를 사용함으로써, 고속으로 동작하는 표시 장치로 할 수 있다. 또한 주변 회로부(164)가 차지하는 면적을 축소할 수 있기 때문에, 베젤을 좁힐 수 있다.
- [0470] 주변 회로부(164)에 제공되는 트랜지스터는 표시부(162)에 제공되는 트랜지스터보다 큰 온 전류가 요구되는 경우가 있다. 주변 회로부(164)에는 채널 길이가 짧은 트랜지스터를 사용하는 것이 바람직하다. 예를 들어 주변 회로부(164)에는 상술한 트랜지스터(100)를 적합하게 사용할 수 있다. 주변 회로부(164)에 트랜지스터(100)를 사용함으로써, 차지하는 면적을 축소할 수 있어, 슬림 베젤의 표시 장치로 할 수 있다. 또한 표시부(162)에 제공되는 트랜지스터로서는 상술한 트랜지스터(200)를 적합하게 사용할 수 있다. 도 24의 (A)에는 트랜지스터(205D)에 상술한 트랜지스터(100)를 적용하고, 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)에 트랜지스터(200)를 적용한 구성을 나타내었다. 또한 표시부(162)에 트랜지스터(100)를 사용하여도 좋고, 주변 회로부(164)에 트랜지스터(200)를 사용하여도 좋다.
- [0471] 또한 본 실시형태의 표시 장치에 포함되는 트랜지스터는 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터에 한정되지 않는다. 예를 들어 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터와, 다른 구조를 가지는 트랜지스터를 조합하여도 좋다. 본 실시형태의 표시 장치는 예를 들어 플레이어형 트랜지스터, 스테거형 트랜지스터, 및 역스태거형 트랜지스터 중 어느 하나 이상을 포함하여도 좋다. 본 실시형태의 표시 장치에 포함되는 트랜지스터는 틱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
- [0472] 트랜지스터(205D), 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)로서는 OS 트랜지스터를 적합하게 사용할 수 있다.
- [0473] 본 실시형태의 표시 장치는 실리콘을 채널 형성 영역에 사용한 트랜지스터(Si 트랜지스터)를 포함하여도 좋다. 실리콘으로서 단결정 실리콘, 다결정 실리콘, 및 비정질 실리콘을 들 수 있다. 특히 반도체층에 LTPS를 포함한 트랜지스터(이하, LTPS 트랜지스터라고도 함)를 사용할 수 있다. LTPS 트랜지스터는 전계 효과 이동도가 높고, 주파수 특성이 양호하다.
- [0474] 화소 회로에 포함되는 발광 소자의 발광 휘도를 높이는 경우, 발광 소자에 흘리는 전류의 양을 크게 할 필요가 있다. 이를 위해서는, 화소 회로에 포함되어 있는 구동 트랜지스터의 소스-드레인 간의 전압을 높일 필요가 있다. OS 트랜지스터는 Si 트랜지스터보다 소스-드레인 간에서의 내압이 높기 때문에, OS 트랜지스터의 소스-드레인 간에는 높은 전압을 인가할 수 있다. 따라서 화소 회로에 포함되는 구동 트랜지스터를 OS 트랜지스터로

함으로써, 발광 소자에 흐르는 전류의 양을 크게 하여 발광 소자의 발광 휘도를 높일 수 있다.

- [0475] 트랜지스터가 포화 영역에서 동작하는 경우, OS 트랜지스터에서는 Si 트랜지스터에서보다 게이트-소스 간의 전압의 변화에 대한 소스-드레인 간의 전류의 변화를 작게 할 수 있다. 그러므로 화소 회로에 포함되는 구동 트랜지스터로서 OS 트랜지스터를 적용함으로써, 게이트-소스 간의 전압의 변화에 의하여 소스-드레인 간에 흐르는 전류를 정밀하게 결정할 수 있기 때문에, 발광 소자에 흐르는 전류의 양을 제어할 수 있다. 따라서 화소 회로에서의 계조 수를 늘릴 수 있다.
- [0476] 트랜지스터가 포화 영역에서 동작하는 경우에 흐르는 전류의 포화 특성에 관하여, OS 트랜지스터는 소스-드레인 간의 전압이 서서히 높아진 경우에도 Si 트랜지스터보다 안정적인 전류(포화 전류)를 흘릴 수 있다. 그러므로 OS 트랜지스터를 구동 트랜지스터로서 사용함으로써, 예를 들어 EL 소자의 전류-전압 특성에 편차가 생긴 경우에도 발광 소자에 안정적인 전류를 흘릴 수 있다. 즉 OS 트랜지스터가 포화 영역에서 동작하는 경우, 소스-드레인 간의 전압을 변화시켜도 소스-드레인 간의 전류는 거의 변화되지 않기 때문에, 발광 소자의 발광 휘도를 안정화시킬 수 있다.
- [0477] 주변 회로부(164)에 포함되는 트랜지스터와 표시부(162)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고, 다른 구조를 가져도 좋다. 주변 회로부(164)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 2종류 이상의 구조를 채용하여도 좋다. 마찬가지로, 표시부(162)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 2종류 이상의 구조를 채용하여도 좋다.
- [0478] 표시부(162)에 포함되는 모든 트랜지스터를 OS 트랜지스터로 하여도 좋고, 표시부(162)에 포함되는 모든 트랜지스터를 Si 트랜지스터로 하여도 좋고, 표시부(162)에 포함되는 트랜지스터의 일부를 OS 트랜지스터로 하고 나머지를 Si 트랜지스터로 하여도 좋다.
- [0479] 예를 들어 표시부(162)에 LTPS 트랜지스터와 OS 트랜지스터의 양쪽을 사용함으로써, 소비 전력이 낮고 구동 능력이 높은 표시 장치를 실현할 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합한 구성을 LTPO라고 부르는 경우가 있다. 주변 회로부(164)에서도 마찬가지로, 주변 회로부(164)에 포함되는 모든 트랜지스터를 OS 트랜지스터로 하여도 좋고, 주변 회로부(164)에 포함되는 모든 트랜지스터를 Si 트랜지스터로 하여도 좋고, 주변 회로부(164)에 포함되는 트랜지스터의 일부를 OS 트랜지스터로 하고 나머지를 Si 트랜지스터로 하여도 좋다.
- [0480] 트랜지스터(205D), 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)를 덮도록 절연층(195)이 제공되고, 절연층(195) 위에 절연층(235)이 제공된다.
- [0481] 절연층(235) 위에 발광 소자(130R), 발광 소자(130G), 및 발광 소자(130B)가 제공된다.
- [0482] 발광 소자(130R)는 절연층(235) 위의 화소 전극(111R)과, 화소 전극(111R) 위의 EL층(113R)과, EL층(113R) 위의 공통 전극(115)을 포함한다. 도 24의 (A)에 나타난 발광 소자(130R)는 적색의 광(R)을 방출한다. EL층(113R)은 적색의 광을 방출하는 발광층을 포함한다.
- [0483] 발광 소자(130G)는 절연층(235) 위의 화소 전극(111G)과, 화소 전극(111G) 위의 EL층(113G)과, EL층(113G) 위의 공통 전극(115)을 포함한다. 도 24의 (A)에 나타난 발광 소자(130G)는 녹색의 광(G)을 방출한다. EL층(113G)은 녹색의 광을 방출하는 발광층을 포함한다.
- [0484] 발광 소자(130B)는 절연층(235) 위의 화소 전극(111B)과, 화소 전극(111B) 위의 EL층(113B)과, EL층(113B) 위의 공통 전극(115)을 포함한다. 도 24의 (A)에 나타난 발광 소자(130B)는 청색의 광(B)을 방출한다. EL층(113B)은 청색의 광을 방출하는 발광층을 포함한다.
- [0485] 또한 도 24의 (A)에서 EL층(113R, 113G, 113B)은 모두 같은 막 두께를 가지지만, 이에 한정되지 않는다. EL층(113R, 113G, 113B)은 막 두께가 서로 달라도 좋다. 예를 들어 EL층(113R, 113G, 113B) 각각으로부터 방출되는 광을 강하게 하는 광로 길이가 되도록 이들의 막 두께를 설정하는 것이 바람직하다. 이에 의하여, 마이크로 캐비티 구조를 실현하고, 각 발광 소자로부터 방출되는 광의 색 순도를 높일 수 있다.
- [0486] 화소 전극(111R)은 절연층(195) 및 절연층(235)에 제공된 개구를 통하여 트랜지스터(205R)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다. 마찬가지로, 화소 전극(111G)은 트랜지스터(205G)에 포함되는 도전층(112b)에 전기적으로 접속되고, 화소 전극(111B)은 트랜지스터(205B)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다.
- [0487] 화소 전극(111R, 111G, 111B)의 각 단부는 절연층(237)에 의하여 덮여 있다. 절연층(237)은 격벽(제방, 뱅크,

스페이서라고도 함)으로서 기능한다. 절연층(237)은 무기 절연 재료 및 유기 절연 재료 중 한쪽 또는 양쪽을 사용하여 단층 구조 또는 적층 구조로 제공될 수 있다. 절연층(237)에는 예를 들어 절연층(235)에 사용할 수 있는 재료를 적용할 수 있다. 절연층(237)에 의하여 화소 전극과 공통 전극을 전기적으로 절연할 수 있다. 또한 절연층(237)에 의하여 인접한 발광 소자들을 전기적으로 절연할 수 있다.

[0488] 공통 전극(115)은 발광 소자(130R, 130G, 130B)에서 공유되는 하나의 연속적인 막이다. 복수의 발광 소자에서 공유되는 공통 전극(115)은 접속부(140)에 제공된 도전층(123)에 전기적으로 접속된다. 도전층(123)으로서는 화소 전극(111R, 111G, 111B)과 같은 재료를 사용하여 같은 공정으로 형성된 도전층을 사용하는 것이 바람직하다.

[0489] 본 발명의 일 형태의 표시 장치에서, 화소 전극 및 공통 전극 중 광을 추출하는 측의 전극으로서는 가시광을 투과시키는 도전막을 사용한다. 또한 광을 추출하지 않는 측의 전극으로서는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.

[0490] 광을 추출하지 않는 측의 전극으로서는 가시광을 투과시키는 도전막을 사용하여도 좋다. 이 경우, 반사층과 EL층 사이에 상기 전극을 배치하는 것이 바람직하다. 즉 EL층으로부터 방출되는 광은 상기 반사층에 의하여 반사되어 표시 장치로부터 추출되어도 좋다.

[0491] 발광 소자의 한 쌍의 전극을 형성하는 재료로서는 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 적절히 사용할 수 있다. 상기 재료로서 구체적으로는, 알루미늄, 마그네슘, 타이타늄, 크로뮴, 망가니즈, 철, 코발트, 니켈, 구리, 갈륨, 아연, 인듐, 주석, 몰리브덴, 탄탈럼, 텅스텐, 팔라듐, 금, 백금, 은, 이트륨, 네오디뮴 등의 금속, 및 이들을 적절히 조합하여 포함한 합금을 들 수 있다. 또한 상기 재료로서는 인듐 주석 산화물(In-Sn 산화물, ITO라고도 함), In-Si-Sn 산화물(ITSO라고도 함), 인듐 아연 산화물(In-Zn 산화물), 및 In-W-Zn 산화물 등을 들 수 있다. 또한 상기 재료로서는 알루미늄, 니켈, 및 란타넘의 합금(Al-Ni-La) 등의 알루미늄을 포함한 합금(알루미늄 합금), 그리고 은과 마그네슘의 합금 및 은과 팔라듐과 구리의 합금(Ag-Pd-Cu, APC라고도 기재함) 등의 은을 포함한 합금을 들 수 있다. 이들 외에, 상기 재료로서는 위에서 예시하지 않은 주기율표의 1족 또는 2족에 속하는 원소(예를 들어 리튬, 세슘, 칼슘, 스트론튬), 유토포, 이터븀 등의 희토류 금속, 및 이들을 적절히 조합하여 포함한 합금, 그래핀 등을 들 수 있다.

[0492] 발광 소자에는 미소 광공진기(마이크로캐비티) 구조가 적용되어 있는 것이 바람직하다. 따라서 발광 소자의 한 쌍의 전극 중 한쪽은 가시광 투과성 및 가시광 반사성을 가지는 전극(반투과·반반사 전극)을 포함하는 것이 바람직하고, 다른 쪽은 가시광 반사성을 가지는 전극(반사 전극)을 포함하는 것이 바람직하다. 발광 소자가 마이크로캐비티 구조를 가지는 경우, 발광층으로부터 얻어지는 발광을 양쪽 전극 사이에서 공진시켜, 발광 소자로부터 방출되는 광을 강하게 할 수 있다.

[0493] 투명 전극의 광 투과율은 40% 이상으로 한다. 예를 들어 발광 소자의 투명 전극에는 가시광(파장 400nm 이상 750nm 미만의 광) 투과율이 40% 이상인 전극을 사용하는 것이 바람직하다. 반투과·반반사 전극의 가시광 반사율은 10% 이상 95% 이하, 바람직하게는 30% 이상 80% 이하로 한다. 반사 전극의 가시광 반사율은 40% 이상 100% 이하, 바람직하게는 70% 이상 100% 이하로 한다. 또한 이들 전극의 저항률은 $1 \times 10^{-2} \Omega \text{cm}$ 이하인 것이 바람직하다.

[0494] EL층(113R, 113G, 113B)은 각각 섬 형상으로 제공된다. 도 24의 (A)에서는, 인접한 EL층(113R)의 단부와 EL층(113G)의 단부가 중첩되고, 인접한 EL층(113G)의 단부와 EL층(113B)의 단부가 중첩되고, 인접한 EL층(113R)의 단부와 EL층(113B)의 단부가 중첩되어 있다. 파인 메탈 마스크를 사용하여 섬 형상의 EL층을 성막하는 경우, 도 24의 (A)에 나타낸 바와 같이 인접한 EL층의 단부가 중첩되는 경우가 있지만, 이에 한정되지 않는다. 즉 인접한 EL층들은 서로 중첩되지 않고 서로 떨어져 있어도 좋다. 또한 표시 장치에는, 인접한 EL층들이 서로 중첩되는 부분과, 인접한 EL층들이 서로 중첩되지 않고 서로 떨어져 있는 부분의 양쪽이 존재하여도 좋다.

[0495] EL층(113R, 113G, 113B)은 각각 적어도 발광층을 포함한다. 발광층은 1종류 또는 복수 종류의 발광 물질을 포함한다. 발광 물질로서는 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 또는 적색 등의 발광색을 나타내는 물질을 적절히 사용한다. 또한 발광 물질로서 근적외광을 방출하는 물질을 사용할 수도 있다.

[0496] 발광 물질로서는 형광 재료, 인광 재료, TADF 재료, 및 퀴텀닷 재료 등을 들 수 있다.

[0497] 발광층은 발광 물질(게스트 재료)에 더하여 1종류 또는 복수 종류의 유기 화합물(호스트 재료, 어시스트 재료 등)을 포함하여도 좋다. 1종류 또는 복수 종류의 유기 화합물로서는, 정공 수송성이 높은 물질(정공 수송성 재

료) 및 전자 수송성이 높은 물질(전자 수송성 재료) 중 한쪽 또는 양쪽을 사용할 수 있다. 또한 1종류 또는 복수 종류의 유기 화합물로서 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 또는 TADF 재료를 사용하여도 좋다.

[0498] 발광층은 예를 들어 인광 재료와, 들뜬 복합체를 형성하기 쉬운 정공 수송성 재료와 전자 수송성 재료의 조합을 포함하는 것이 바람직하다. 이러한 구성으로 함으로써, 들뜬 복합체로부터 발광 물질(인광 재료)로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)를 사용한 발광을 효율적으로 얻을 수 있다. 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 들뜬 복합체를 형성하는 조합을 선택함으로써, 에너지 이동이 원활해져 발광을 효율적으로 얻을 수 있다. 이 구성에 의하여, 발광 소자의 고효율, 저전압 구동, 장수명을 동시에 실현할 수 있다.

[0499] EL층은 발광층 외에, 정공 주입성이 높은 물질을 포함한 층(정공 주입층), 정공 수송성 재료를 포함한 층(정공 수송층), 전자 차단성이 높은 물질을 포함한 층(전자 차단층), 전자 주입성이 높은 물질을 포함한 층(전자 주입층), 전자 수송성 재료를 포함한 층(전자 수송층), 및 정공 차단성이 높은 물질을 포함한 층(정공 차단층) 중 하나 또는 복수를 포함할 수 있다. 이들 외에 EL층은 양극성 재료 및 TADF 재료 중 한쪽 또는 양쪽을 포함하여도 좋다.

[0500] 발광 소자에는 저분자 화합물 및 고분자 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 발광 소자를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.

[0501] 발광 소자에는 싱글 구조(발광 유닛을 하나만 포함한 구조)를 적용하여도 좋고, 탠덤 구조(발광 유닛을 복수로 포함한 구조)를 적용하여도 좋다. 발광 유닛은 적어도 하나의 발광층을 포함한다. 탠덤 구조는 복수의 발광 유닛이 전하 발생층을 개재하여 직렬로 접속된 구조이다. 전하 발생층은 한 쌍의 전극 사이에 전압을 인가한 경우에, 2개의 발광 유닛 중 한쪽에 전자를 주입하고, 다른 쪽에 정공을 주입하는 기능을 가진다. 탠덤 구조를 적용함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다. 또한 탠덤 구조는 싱글 구조를 적용하는 경우에 비하여 같은 휘도를 얻는 데 필요한 전류를 저감할 수 있기 때문에, 신뢰성을 높일 수 있다. 또한 탠덤 구조를 스택 구조라고 불러도 좋다.

[0502] 도 24의 (A)에서, 탠덤 구조를 가지는 발광 소자를 사용하는 경우, EL층(113R)은 적색의 광을 방출하는 발광 유닛을 복수로 포함하고, EL층(113G)은 녹색의 광을 방출하는 발광 유닛을 복수로 포함하고, EL층(113B)은 청색의 광을 방출하는 발광 유닛을 복수로 포함하는 것이 바람직하다.

[0503] 발광 소자(130R, 130G, 130B) 위에는 보호층(131)이 제공된다. 보호층(131)과 기판(152)은 접착층(142)에 의하여 접착되어 있다. 기판(152)에는 차광층(117)이 제공된다. 발광 소자의 밀봉에는 예를 들어 고체 밀봉 구조 또는 중공 밀봉 구조를 적용할 수 있다. 도 24의 (A)에서는 기판(152)과 기판(151) 사이의 공간이 접착층(142)으로 충전되는, 고체 밀봉 구조가 적용되어 있다. 또는 상기 공간이 불활성 가스(질소 또는 아르곤 등)로 충전되는, 중공 밀봉 구조를 적용하여도 좋다. 이때 접착층(142)은 발광 소자와 중첩되지 않도록 제공되어도 좋다. 또한 상기 공간은 테두리 형상으로 제공된 접착층(142)과는 다른 수지로 충전되어도 좋다.

[0504] 보호층(131)은 적어도 표시부(162)에 제공되어 있고, 표시부(162) 전체를 덮도록 제공되는 것이 바람직하다. 보호층(131)은 표시부(162)뿐만 아니라 접속부(140) 및 주변 회로부(164)를 덮도록 제공되는 것이 바람직하다. 또한 보호층(131)은 표시 장치(50A)의 단부까지 연장되어 제공되는 것이 바람직하다. 한편, 접속부(168)는 FPC(172)와 도전층(166)을 전기적으로 접속하기 위하여 보호층(131)이 제공되지 않은 부분을 포함한다.

[0505] 발광 소자(130R), 발광 소자(130G), 및 발광 소자(130B) 위에 보호층(131)을 제공함으로써, 발광 소자의 신뢰성을 높일 수 있다.

[0506] 보호층(131)은 단층 구조를 가져도 좋고, 2층 이상의 적층 구조를 가져도 좋다. 또한 보호층(131)의 도전성은 불문한다. 보호층(131)으로서는 절연막, 반도체막, 및 도전막 중 적어도 1종류를 사용할 수 있다.

[0507] 보호층(131)이 무기막을 포함함으로써, 예를 들어 공통 전극(115)의 산화가 방지되거나 발광 소자에 불순물(수분 및 산소 등)이 들어가는 것이 억제되어, 발광 소자의 열화를 억제할 수 있기 때문에, 표시 장치의 신뢰성을 높일 수 있다.

[0508] 보호층(131)으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 이들 무기 절연막의 구체적인 예는 상술한 바와 같다. 특히 보호층(131)은 질화 절연

막 또는 질화산화 절연막을 포함하는 것이 바람직하고, 질화 절연막을 포함하는 것이 더 바람직하다.

- [0509] 보호층(131)으로서는 ITO, In-Zn 산화물, Ga-Zn 산화물, Al-Zn 산화물, 또는 IGZO 등을 포함한 무기막을 사용할 수도 있다. 상기 무기막은 저항이 높은 것이 바람직하고, 구체적으로는 공통 전극(115)보다 저항이 높은 것이 바람직하다. 상기 무기막은 질소를 더 포함하여도 좋다.
- [0510] 발광 소자로부터 방출되는 광을 보호층(131)을 통하여 추출하는 경우, 보호층(131)은 가시광 투과성이 높은 것이 바람직하다. 예를 들어 ITO, IGZO, 및 산화 알루미늄은 각각 가시광 투과성이 높은 무기 재료이기 때문에 바람직하다.
- [0511] 보호층(131)은 예를 들어 산화 알루미늄막과 산화 알루미늄막 위의 질화 실리콘막의 적층 구조, 또는 산화 알루미늄막과 산화 알루미늄막 위의 IGZO막의 적층 구조를 가질 수 있다. 상기 적층 구조를 사용함으로써, 불순물(물 및 산소 등)이 Et층 측에 들어가는 것을 억제할 수 있다.
- [0512] 또한 보호층(131)은 유기막을 포함하여도 좋다. 예를 들어 보호층(131)은 유기막과 무기막의 양쪽을 포함하여도 좋다. 보호층(131)으로서 사용할 수 있는 유기막으로서는 예를 들어 절연층(235)으로서 사용할 수 있는 유기 절연막 등이 있다.
- [0513] 기관(151)에서 기관(152)이 중첩되지 않은 영역에는 접속부(168)가 제공된다. 접속부(168)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)에 전기적으로 접속되어 있다. 도전층(166)이 화소 전극(111R), 화소 전극(111G), 및 화소 전극(111B)과 동일한 도전막을 가공하여 얻어진 도전층의 단층 구조를 가지는 예를 나타내었다. 접속부(168)의 상면에서는 도전층(166)이 노출되어 있다. 이에 의하여, 접속부(168)와 FPC(172)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
- [0514] 배선(165)은 주변 회로부(164)에 포함되는 트랜지스터에 전기적으로 접속된다. 도 24의 (A)에서는 트랜지스터(205D)에 포함되는 도전층(112b)이 연장되어 배선(165)으로서 기능하는 구성을 나타내었다. 또한 배선(165)의 구성은 이에 한정되지 않는다.
- [0515] 표시 장치(50A)는 탑 이미션형 구조를 가진다. 발광 소자로부터 방출되는 광은 기관(152) 측에 방출된다. 기관(152)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 화소 전극(111R), 화소 전극(111G), 및 화소 전극(111B)은 가시광을 반사하는 재료를 포함하고, 대향 전극(공통 전극(115))은 가시광을 투과시키는 재료를 포함한다.
- [0516] 기관(152) 중 기관(151) 측의 면에는 차광층(117)을 제공하는 것이 바람직하다. 차광층(117)은 인접한 발광 소자 사이, 접속부(140), 및 주변 회로부(164) 등과 중첩되는 위치에 제공될 수 있다.
- [0517] 기관(152) 중 기관(151) 측의 면 또는 보호층(131) 위에 컬러 필터 등의 착색층을 제공하여도 좋다. 컬러 필터를 발광 소자와 중첩하여 제공하면, 화소로부터 방출되는 광의 색 순도를 높일 수 있다.
- [0518] 기관(152)의 외측(기관(151)과 반대쪽 면)에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 예를 들어 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름이 있다. 또한 기관(152)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수막, 사용에 따른 손상의 발생을 억제하는 하드 코트막, 충격 흡수층 등의 표면 보호층을 배치하여도 좋다. 예를 들어 표면 보호층으로서 유리층 또는 실리콘산화물층(SiO₂층)을 제공함으로써, 표면의 오염 및 손상의 발생을 억제할 수 있어 바람직하다. 또한 표면 보호층에는 DLC(diamond like carbon), 산화 알루미늄(AlO_x), 폴리에스테르계 재료, 또는 폴리카보네이트계 재료 등을 사용하여도 좋다. 또한 표면 보호층에는 가시광 투과율이 높은 재료를 사용하는 것이 바람직하다. 또한 표면 보호층에는 경도가 높은 재료를 사용하는 것이 바람직하다.
- [0519] 기관(151) 및 기관(152)에는 각각 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 반도체 등을 사용할 수 있다. 발광 소자로부터의 광이 추출되는 측의 기관에는 상기 광을 투과시키는 재료를 사용한다. 기관(151) 및 기관(152)에 가요성을 가지는 재료를 사용하면, 표시 장치의 가요성을 높이고, 플렉시블 디스플레이를 실현할 수 있다. 또한 기관(151) 및 기관(152) 중 적어도 한쪽으로서 편광판을 사용하여도 좋다.
- [0520] 기관(151) 및 기관(152)에는 각각 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로니트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에테르설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화 바이닐 수지, 폴리

염화 바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다. 기관(151) 및 기관(152) 중 적어도 한쪽으로서 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.

- [0521] 또한 표시 장치에 원편광판을 중첩시키는 경우, 표시 장치에 포함되는 기관으로서는 광학적 등방성이 높은 기관을 사용하는 것이 바람직하다. 광학적 등방성이 높은 기관은 복굴절이 작다(복굴절량이 적다)고도 할 수 있음). 광학적 등방성이 높은 필름으로서는, 트리아세틸셀룰로스(TAC, 셀룰로스트리아아세테이트라고도 함) 필름, 사이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름 등을 들 수 있다.
- [0522] 접착층(142)에는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐부티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
- [0523] 접속층(242)으로서는 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
- [0524] <표시 장치의 구성에 2>
- [0525] 도 24의 (B)에 나타난 표시 장치(50B)는 각 색의 부화소가 각각의 착색층(컬러 필터 등)과, 발광 소자에서 공유되는 EL층(113)을 포함하는 점이 표시 장치(50A)와 주로 다르다. 또한 표시 장치에 대한 이하의 설명에서는, 앞에서 설명한 표시 장치와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
- [0526] 도 24의 (B)에 나타난 표시 장치(50B)에서는, 기관(151)과 기관(152) 사이에 트랜지스터(205D, 205R, 205G, 205B), 발광 소자(130R, 130G, 130B), 적색의 광을 투과시키는 착색층(132R), 녹색의 광을 투과시키는 착색층(132G), 및 청색의 광을 투과시키는 착색층(132B) 등을 포함하는 점이 도 24의 (A)와 다르다. 또한 도 24의 (B)에는 도 24의 (A)와 다른 점을 발췌하여 나타내었다. 도 24의 (B)에 나타난 구성은 도 24의 (A)에 나타난 FPC(172)를 포함한 영역, 주변 회로부(164), 표시부(162)의 기관(151)에서 절연층(235)까지의 적층 구조, 접속부(140), 및 단부의 구성과 조합할 수 있다.
- [0527] 발광 소자(130R)는 화소 전극(111R), 화소 전극(111R) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130R)로부터 방출되는 광은 착색층(132R)을 통하여 표시 장치(50B)의 외부에 적색의 광으로서 추출된다.
- [0528] 발광 소자(130G)는 화소 전극(111G), 화소 전극(111G) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130G)로부터 방출되는 광은 착색층(132G)을 통하여 표시 장치(50B)의 외부에 녹색의 광으로서 추출된다.
- [0529] 발광 소자(130B)는 화소 전극(111B), 화소 전극(111B) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130B)로부터 방출되는 광은 착색층(132B)을 통하여 표시 장치(50B)의 외부에 청색의 광으로서 추출된다.
- [0530] 발광 소자(130R, 130G, 130B)에서는 EL층(113)과 공통 전극(115)이 각각 공유된다. 각 색의 부화소에서 EL층(113)이 공유되는 구성은 각 색의 부화소에서 각각의 EL층을 제공하는 구성에 비하여 제작 공정 수를 줄일 수 있다.
- [0531] 예를 들어 도 24의 (B)에 나타난 발광 소자(130R, 130G, 130B)는 백색의 광을 방출한다. 발광 소자(130R, 130G, 130B)로부터 방출되는 백색의 광이 착색층(132R, 132G, 132B)을 투과함으로써, 원하는 색의 광을 얻을 수 있다.
- [0532] 백색의 광을 방출하는 발광 소자에서는 2개 이상의 발광층이 포함되는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 보색의 광을 방출하는 2개의 발광층을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색으로 함으로써, 발광 소자 전체로서 백색의 광을 방출하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우에는, 3개 이상의 발광층의 발광색이 혼합됨으로써, 발광 소자 전체로서 백색의 광을 방출하는 구성으로 하면 좋다.
- [0533] EL층(113)은 예를 들어 청색의 광을 방출하는 발광 물질을 포함한 발광층 및 청색보다 파장이 긴 가시광을 방출

하는 발광 물질을 포함한 발광층을 포함하는 것이 바람직하다. EL층(113)은 예를 들어 황색의 광을 방출하는 발광층 및 청색의 광을 방출하는 발광층을 포함하는 것이 바람직하다. 또는 EL층(113)은 예를 들어 적색의 광을 방출하는 발광층, 녹색의 광을 방출하는 발광층, 및 청색의 광을 방출하는 발광층을 포함하는 것이 바람직하다.

[0534] 백색의 광을 방출하는 발광 소자는 탠덤 구조를 가지는 것이 바람직하다. 구체적으로는, 황색의 광을 방출하는 발광 유닛과 청색의 광을 방출하는 발광 유닛을 포함한 2단 탠덤 구조, 적색과 녹색의 광을 방출하는 발광 유닛과 청색의 광을 방출하는 발광 유닛을 포함한 2단 탠덤 구조, 청색의 광을 방출하는 발광 유닛과, 황색, 황록색, 또는 녹색의 광을 방출하는 발광 유닛과, 청색의 광을 방출하는 발광 유닛을 이 순서대로 포함한 3단 탠덤 구조, 또는 청색의 광을 방출하는 발광 유닛과, 황색, 황록색, 또는 녹색의 광과 적색의 광을 방출하는 발광 유닛과, 청색의 광을 방출하는 발광 유닛을 이 순서대로 포함한 3단 탠덤 구조 등을 적용할 수 있다. 예를 들어 발광 유닛의 적층 수와 색의 순서로서는, 양극 측으로부터 B, Y의 2단 구조, B, 발광 유닛 X의 2단 구조, B, Y, B의 3단 구조, B, X, B의 3단 구조가 있고, 발광 유닛 X에서의 발광층의 적층 수와 색의 순서로서는, 양극 측으로부터 R, Y의 2층 구조, R, G의 2층 구조, G, R의 2층 구조, G, R, G의 3층 구조, 또는 R, G, R의 3층 구조 등이 있다. 또한 2개의 발광층 사이에 다른 층이 제공되어도 좋다.

[0535] 또는 예를 들어 도 24의 (B)에 나타낸 발광 소자(130R, 130G, 130B)는 청색의 광을 방출한다. 이때 EL층(113)은 청색의 광을 방출하는 발광층을 하나 이상 포함한다. 청색의 광을 나타내는 화소(230B)에서는 발광 소자(130B)로부터 방출되는 청색의 광을 추출할 수 있다. 또한 적색의 광을 나타내는 화소(230R) 및 녹색의 광을 나타내는 화소(230G)에서는, 발광 소자(130R) 또는 발광 소자(130G)와 기관(152) 사이에 색 변환층을 제공함으로써, 발광 소자(130R) 또는 발광 소자(130G)로부터 방출되는 청색의 광을 더 긴 파장의 광으로 변환하여 적색 또는 녹색의 광을 추출할 수 있다. 또한 발광 소자(130R) 위에서는, 색 변환층과 기관(152) 사이에 착색층(132R)을 제공하고, 발광 소자(130G) 위에서는, 색 변환층과 기관(152) 사이에 착색층(132G)을 제공하는 것이 바람직하다. 발광 소자로부터 방출된 광의 일부는 변환되지 않고 색 변환층을 투과하는 경우가 있다. 색 변환층을 투과한 광이 착색층을 통하여 추출됨으로써, 원하는 색의 광 이외의 광이 착색층에 의하여 흡수되고, 부화소가 나타내는 광의 색 순도를 높일 수 있다.

[0536] <표시 장치의 구성예 3>

[0537] 도 25에 나타낸 표시 장치(50C)는 보텀 이미션형 구조를 가지는 점이 표시 장치(50B)와 주로 다르다.

[0538] 발광 소자로부터 방출되는 광은 기관(151) 측에 방출된다. 기관(151)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 한편, 기관(152)에 사용하는 재료의 광 투과성은 불문한다.

[0539] 기관(151)과 트랜지스터 사이에는 차광층(117)을 형성하는 것이 바람직하다. 도 25에는 기관(151) 위에 차광층(117)이 제공되고, 차광층(117) 위에 절연층(153)이 제공되고, 절연층(153) 위에 트랜지스터(205D), 트랜지스터(205R)(도시하지 않았음), 트랜지스터(205G), 및 트랜지스터(205B) 등이 제공된 예를 나타내었다. 또한 절연층(195) 위에 착색층(132R), 착색층(132G), 및 착색층(132B)이 제공되고, 착색층(132R), 착색층(132G), 및 착색층(132B) 위에 절연층(235)이 제공된다.

[0540] 착색층(132G)과 중첩되는 발광 소자(130G)는 화소 전극(111G), EL층(113), 및 공통 전극(115)을 포함한다.

[0541] 착색층(132B)과 중첩되는 발광 소자(130B)는 화소 전극(111B), EL층(113), 및 공통 전극(115)을 포함한다.

[0542] 화소 전극(111G, 111B)에는 각각 가시광 투과성이 높은 재료를 사용한다. 공통 전극(115)에는 가시광을 반사하는 재료를 사용하는 것이 바람직하다. 보텀 이미션형 구조를 가지는 표시 장치에서는 공통 전극(115)에 저항률이 낮은 금속 등을 사용할 수 있기 때문에, 공통 전극(115)의 저항에 기인한 전압 감소를 억제할 수 있어, 높은 표시 품질을 실현할 수 있다.

[0543] <표시 장치의 구성예 4>

[0544] 도 26의 (A)에 나타낸 표시 장치(50D)는 수광 소자(130S)를 포함하는 점이 표시 장치(50A)와 주로 다르다.

[0545] 표시 장치(50D)는 화소에 발광 소자와 수광 소자를 포함한다. 표시 장치(50D)에서는 발광 소자로서 유기 EL 소자를 사용하고, 수광 소자로서 유기 포토다이오드를 사용하는 것이 바람직하다. 유기 EL 소자 및 유기 포토다이오드는 동일 기관 위에 형성될 수 있다. 따라서 유기 EL 소자를 사용한 표시 장치에 유기 포토다이오드를 내장시킬 수 있다.

- [0546] 발광 소자 및 수광 소자를 화소에 포함한 표시 장치(50D)에서는, 화소가 수광 기능을 가지기 때문에, 화상을 표시하면서 대상물의 접촉 또는 근접을 검출할 수 있다. 따라서 표시부(162)는 화상 표시 기능에 더하여 촬상 기능 및 센싱 기능 중 한쪽 또는 양쪽을 가진다. 예를 들어 표시 장치(50D)에 포함되는 모든 부화소를 사용하여 화상을 표시할 뿐만 아니라, 일부의 부화소가 광원으로서의 광을 나타내고, 다른 일부의 부화소가 광 검출을 수행하고, 나머지 부화소가 화상을 표시할 수도 있다.
- [0547] 따라서 표시 장치(50D)와 별도로 수광부 및 광원을 제공하지 않아도 되므로, 전자 기기의 부품 점수를 줄일 수 있다. 예를 들어 전자 기기에 제공되는 생체 인증 장치 또는 스크롤 등을 수행하기 위한 정전 용량 방식의 터치 패널 등을 별도로 제공할 필요가 없다. 따라서 표시 장치(50D)를 사용함으로써, 제조 비용이 절감된 전자 기기를 제공할 수 있다.
- [0548] 수광 소자를 이미지 센서로서 사용하는 경우, 표시 장치(50D)는 수광 소자를 사용하여 화상을 촬상할 수 있다. 예를 들어 이미지 센서를 사용하여 지문, 장문, 홍채, 맥 형상(정맥 형상, 동맥 형상을 포함함), 또는 얼굴 등을 사용한 개인 인증을 위한 촬상을 수행할 수 있다.
- [0549] 수광 소자는 터치 센서(디렉트 터치 센서라고도 함) 또는 비접촉 센서(호버 센서, 호버 터치 센서, 터치리스 센서라고도 함) 등에 사용할 수 있다. 터치 센서는 표시 장치와 대상물(손가락, 손, 또는 펜 등)이 직접 접촉한 경우에 대상물을 검출할 수 있다. 또한 비접촉 센서는 대상물이 표시 장치에 접촉하지 않아도 상기 대상물을 검출할 수 있다.
- [0550] 수광 소자(130S)는 절연층(235) 위의 화소 전극(111S)과, 화소 전극(111S) 위의 기능층(113S)과, 기능층(113S) 위의 공통 전극(115)을 포함한다. 기능층(113S)에는 표시 장치(50D)의 외부로부터 광(Ln)이 입사한다.
- [0551] 화소 전극(111S)은 절연층(195) 및 절연층(235)에 제공된 개구를 통하여 트랜지스터(205S)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다.
- [0552] 화소 전극(111S)의 단부는 절연층(237)으로 덮여 있다.
- [0553] 공통 전극(115)은 수광 소자(130S), 발광 소자(130R)(도시하지 않았음), 발광 소자(130G), 및 발광 소자(130B)에서 공유되는 하나의 연속적인 막이다. 발광 소자와 수광 소자에서 공유되는 공통 전극(115)은 접속부(140)에 제공된 도전층(123)에 전기적으로 접속된다.
- [0554] 기능층(113S)은 적어도 활성층(광전 변환층이라고도 함)을 포함한다. 활성층은 반도체를 포함한다. 상기 반도체로서는 실리콘 등의 무기 반도체 및 유기 화합물을 포함한 유기 반도체를 들 수 있다. 본 실시형태에서는 활성층에 포함되는 반도체로서 유기 반도체를 사용하는 예를 제시한다. 유기 반도체를 사용함으로써, 발광층과 활성층을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에, 제조 장치를 공통화할 수 있어 바람직하다.
- [0555] 기능층(113S)은 활성층 외에도, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 더 포함하여도 좋다. 또한 상기에 한정되지 않고, 정공 주입성이 높은 물질, 정공 차단 재료, 전자 주입성이 높은 물질, 또는 전자 차단 재료 등을 포함한 층을 더 포함하여도 좋다. 수광 소자에 포함되는 활성층 외의 층에는 예를 들어 상술한 발광 소자에 사용할 수 있는 재료를 사용할 수 있다.
- [0556] 수광 소자에는 저분자 화합물 및 고분자 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 수광 소자를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
- [0557] 수광 소자의 기능층(113S)의 주변 영역의 일부를 차광층(117)으로 덮음으로써, 수광 소자가 광을 검출하는 범위를 제어할 수 있다. 차광층(117)은 발광 소자의 EL층과 중첩되는 영역과, 기능층(113S)과 중첩되는 영역에 개구를 가진다. 도 26의 (A)에는 기능층(113S)과 중첩되는 개구의 폭 W_s 가 EL층과 중첩되는 개구의 폭 W_e 보다 좁은 예를 나타내었다. 폭 W_s 를 좁힘으로써 예를 들어 수광 소자의 해상도가 높아지는 경우가 있다.
- [0558] 도 26의 (B) 및 (C)에 나타난 표시 장치(50D)에서는, 수광 소자를 포함한 층(353), 회로층(355), 및 발광 소자를 포함한 층(357)이 기판(151)과 기판(152) 사이에 제공된다.
- [0559] 층(353)은 예를 들어 수광 소자(130S)를 포함한다. 층(357)은 예를 들어 발광 소자(130R, 130G, 130B)를 포함한다.

- [0560] 회로층(355)은 수광 소자를 구동하는 회로 및 발광 소자를 구동하는 회로를 포함한다. 회로층(355)은 예를 들어 트랜지스터(205R, 205G, 205B)를 포함한다. 이들 외에 회로층(355)에는 스위치, 용량 소자, 저항 소자, 배선, 및 단자 등 중 하나 또는 복수를 제공할 수 있다.
- [0561] 도 26의 (B)에는 수광 소자(130S)를 터치 센서로서 사용하는 예를 나타내었다. 도 26의 (B)에 나타낸 바와 같이, 층(357)에서 발광 소자로부터 방출된 광이 표시 장치(50D)에 접촉된 손가락(352)에서 반사됨으로써, 층(353)에서의 수광 소자가 그 반사광을 검출한다. 이에 의하여, 표시 장치(50D)에 손가락(352)이 접촉된 것을 검출할 수 있다.
- [0562] 도 26의 (C)에는 수광 소자(130S)를 비접촉 센서로서 사용하는 예를 나타내었다. 도 26의 (C)에 나타낸 바와 같이, 층(357)에서 발광 소자로부터 방출된 광이 표시 장치(50D)에 근접하는(즉 접촉되지 않은) 손가락(352)에서 반사됨으로써, 층(353)에서의 수광 소자가 그 반사광을 검출한다.
- [0563] <표시 장치의 구성예 5>
- [0564] 도 27의 (A)에 나타낸 표시 장치(50E)는 MML(메탈 마스크리스) 구조의 디바이스가 적용된 표시 장치의 일례이다. 즉 표시 장치(50E)는 파인 메탈 마스크를 사용하지 않고 제작된 발광 소자를 포함한다. 또한 기판(151)에서 절연층(235)까지의 적층 구조 및 보호층(131)에서 기판(152)까지의 적층 구조는 표시 장치(50A)와 같기 때문에 설명을 생략한다.
- [0565] 도 27의 (A)에서 절연층(235) 위에 발광 소자(130R, 130G, 130B)가 제공된다.
- [0566] 발광 소자(130R)는 절연층(235) 위의 도전층(124R)과, 도전층(124R) 위의 도전층(126R)과, 도전층(126R) 위의 층(133R)과, 층(133R) 위의 공통층(114)과, 공통층(114) 위의 공통 전극(115)을 포함한다. 도 27의 (A)에 나타낸 발광 소자(130R)는 적색의 광(R)을 방출한다. 층(133R)은 적색의 광을 방출하는 발광층을 포함한다. 발광 소자(130R)에서 층(133R) 및 공통층(114)을 통틀어 EL층이라고 부를 수 있다. 또한 도전층(124R) 및 도전층(126R) 중 한쪽 또는 양쪽을 화소 전극이라고 부를 수 있다.
- [0567] 발광 소자(130G)는 절연층(235) 위의 도전층(124G), 도전층(124G) 위의 도전층(126G), 도전층(126G) 위의 층(133G), 층(133G) 위의 공통층(114), 및 공통층(114) 위의 공통 전극(115)을 포함한다. 도 27의 (A)에 나타낸 발광 소자(130G)는 녹색의 광(G)을 방출한다. 층(133G)은 녹색의 광을 방출하는 발광층을 포함한다. 발광 소자(130G)에서 층(133G) 및 공통층(114)을 통틀어 EL층이라고 부를 수 있다. 또한 도전층(124G) 및 도전층(126G) 중 한쪽 또는 양쪽을 화소 전극이라고 부를 수 있다.
- [0568] 발광 소자(130B)는 절연층(235) 위의 도전층(124B)과, 도전층(124B) 위의 도전층(126B)과, 도전층(126B) 위의 층(133B)과, 층(133B) 위의 공통층(114)과, 공통층(114) 위의 공통 전극(115)을 포함한다. 도 27의 (A)에 나타낸 발광 소자(130B)는 청색의 광(B)을 방출한다. 층(133B)은 청색의 광을 방출하는 발광층을 포함한다. 발광 소자(130B)에서 층(133B) 및 공통층(114)을 통틀어 EL층이라고 부를 수 있다. 또한 도전층(124B) 및 도전층(126B) 중 한쪽 또는 양쪽을 화소 전극이라고 부를 수 있다.
- [0569] 본 명세서 등에서는, 발광 소자에 포함되는 EL층 중 각 발광 소자에 제공된 섬 형상의 층을 층(133B), 층(133G), 또는 층(133R)이라고 하고, 복수의 발광 소자에서 공유되는 층을 공통층(114)이라고 한다. 또한 본 명세서 등에서는 공통층(114)을 포함시키지 않고, 층(133R), 층(133G), 및 층(133B)만을 가리켜 섬 형상의 EL층, 섬 형상으로 형성된 EL층 등이라고 하는 경우도 있다.
- [0570] 층(133R), 층(133G), 및 층(133B)은 서로 떨어져 있다. EL층을 각 발광 소자에 섬 형상으로 제공함으로써, 인접한 발광 소자 간의 누설 전류를 억제할 수 있다. 이에 의하여, 크로스토크에 기인한 의도하지 않은 발광을 방지할 수 있어, 콘트라스트가 매우 높은 표시 장치를 실현할 수 있다.
- [0571] 또한 도 27의 (A)에서 층(133R, 133G, 133B)은 모두 같은 두께를 가지지만, 이에 한정되지 않는다. 층(133R, 133G, 133B)은 막 두께가 서로 달라도 좋다.
- [0572] 도전층(124R)은 절연층(195) 및 절연층(235)에 제공된 개구를 통하여 트랜지스터(205R)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다. 마찬가지로, 도전층(124G)은 트랜지스터(205G)에 포함되는 도전층(112b)에 전기적으로 접속되고, 도전층(124B)은 트랜지스터(205B)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다.
- [0573] 도전층(124R, 124G, 124B)은 절연층(235)에 제공된 개구를 덮도록 형성된다. 도전층(124R, 124G, 124B)의 오

목부에는 각각 층(128)이 매립되어 있다.

- [0574] 층(128)은 도전층(124R, 124G, 124B)의 오목부를 평탄화하는 기능을 가진다. 도전층(124R, 124G, 124B) 및 층(128) 위에는 도전층(124R, 124G, 124B)에 전기적으로 접속되는 도전층(126R, 126G, 126B)이 제공된다. 따라서 도전층(124R, 124G, 124B)의 오목부와 중첩되는 영역도 발광 영역으로서 사용할 수 있어, 화소의 개구율을 높일 수 있다. 도전층(124R) 및 도전층(126R)으로서 반사 전극으로서 기능하는 도전층을 사용하는 것이 바람직하다.
- [0575] 층(128)은 절연층이어도 좋고, 도전층이어도 좋다. 층(128)에는 각종 무기 절연 재료, 유기 절연 재료, 및 도전 재료를 적절히 사용할 수 있다. 특히 층(128)은 절연 재료를 사용하여 형성되는 것이 바람직하고, 유기 절연 재료를 사용하여 형성되는 것이 특히 바람직하다. 층(128)에는 예를 들어 상술한 절연층(237)에 사용할 수 있는 유기 절연 재료를 적용할 수 있다.
- [0576] 도 27의 (A)에는 층(128)의 상면이 평탄부를 가지는 예를 나타내었지만, 층(128)의 형상은 특별히 한정되지 않는다. 층(128)의 상면은 볼록한 곡면, 오목한 곡면, 및 평면 중 적어도 하나를 가질 수 있다.
- [0577] 층(128)의 상면의 높이와 도전층(124R)의 상면의 높이는 일치하거나 실질적으로 일치하여도 좋고, 서로 달라도 좋다. 예를 들어 층(128)의 상면의 높이는 도전층(124R)의 상면의 높이보다 낮아도 좋고 높아도 좋다.
- [0578] 도전층(126R)의 단부는 도전층(124R)의 단부와 정렬되어도 좋고, 도전층(124R)의 단부의 측면을 덮어도 좋다. 도전층(124R) 및 도전층(126R) 각각의 단부는 테이퍼 형상을 가지는 것이 바람직하다. 구체적으로는, 도전층(124R) 및 도전층(126R) 각각의 단부는 테이퍼각이 90° 미만인 테이퍼 형상을 가지는 것이 바람직하다. 화소 전극의 단부가 테이퍼 형상을 가지는 경우, 화소 전극의 측면을 따라 제공되는 층(133R)은 경사부를 포함한다. 화소 전극의 측면을 테이퍼 형상으로 함으로써, 화소 전극의 측면을 따라 제공되는 EL층의 피복성을 양호하게 할 수 있다.
- [0579] 도전층(124G, 126G) 및 도전층(124B, 126B)은 도전층(124R, 126R)과 같기 때문에 자세한 설명은 생략한다.
- [0580] 도전층(126R)의 상면 및 측면은 층(133R)으로 덮여 있다. 마찬가지로, 도전층(126G)의 상면 및 측면은 층(133G)으로 덮여 있고, 도전층(126B)의 상면 및 측면은 층(133B)으로 덮여 있다. 따라서 도전층(126R, 126G, 126B)이 제공된 영역 전체를 발광 소자(130R, 130G, 130B)의 발광 영역으로서 사용할 수 있기 때문에, 화소의 개구율을 높일 수 있다.
- [0581] 층(133R), 층(133G), 및 층(133B) 각각의 상면의 일부 및 측면은 절연층(125, 127)으로 덮여 있다. 층(133R), 층(133G), 층(133B), 및 절연층(125, 127) 위에 공통층(114)이 제공되고, 공통층(114) 위에 공통 전극(115)이 제공된다. 공통층(114) 및 공통 전극(115)은 각각 복수의 발광 소자에서 공유되는 하나의 연속적인 막이다.
- [0582] 도 27의 (A)에서, 도전층(126R)과 층(133R) 사이에는 도 24의 (A) 등에 나타낸 절연층(237)이 제공되지 않았다. 즉 표시 장치(50E)에는 화소 전극과 접하고, 화소 전극의 상면 단부를 덮는 절연층(격벽, 뱅크, 스페이서 등이 라고도 함)이 제공되지 않았다. 그러므로 인접한 발광 소자 사이의 간격을 매우 좁게 할 수 있다. 따라서 정 세도 또는 해상도가 높은 표시 장치로 할 수 있다. 또한 상기 절연층을 형성하기 위한 마스크도 불필요하므로, 표시 장치의 제조 비용을 절감할 수 있다.
- [0583] 상술한 바와 같이, 층(133R), 층(133G), 및 층(133B)은 각각 발광층을 포함한다. 층(133R), 층(133G), 및 층(133B)은 각각 발광층과, 발광층 위의 캐리어 수송층(전자 수송층 또는 정공 수송층)을 포함하는 것이 바람직하다. 또는 층(133R), 층(133G), 및 층(133B)은 각각 발광층과, 발광층 위의 캐리어 차단층(정공 차단층 또는 전자 차단층)을 포함하는 것이 바람직하다. 또는 층(133R), 층(133G), 및 층(133B)은 각각 발광층과, 발광층 위의 캐리어 차단층과, 캐리어 차단층 위의 캐리어 수송층을 포함하는 것이 바람직하다. 층(133R), 층(133G), 및 층(133B)의 표면은 표시 장치의 제작 공정 중에 노출되기 때문에, 캐리어 수송층 및 캐리어 차단층 중 한쪽 또는 양쪽을 발광층 위에 제공함으로써, 발광층이 가장 바깥쪽으로 노출되는 것이 억제되어, 발광층이 받는 대미 지를 줄일 수 있다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다.
- [0584] 공통층(114)은 예를 들어 전자 주입층 또는 정공 주입층을 포함한다. 또는 공통층(114)은 전자 수송층과 전자 주입층의 적층이어도 좋고, 정공 수송층과 정공 주입층의 적층이어도 좋다. 공통층(114)은 발광 소자(130R, 130G, 130B)에서 공유되어 있다.
- [0585] 층(133R), 층(133G), 및 층(133B) 각각의 측면은 절연층(125)으로 덮여 있다. 절연층(127)은 절연층(125)을

개재하여 층(133R), 층(133G), 및 층(133B) 각각의 측면을 덮는다.

- [0586] 층(133R), 층(133G), 및 층(133B)의 측면(또한 상면의 일부)이 절연층(125) 및 절연층(127) 중 적어도 한쪽으로 덮여 있으면, 공통층(114)(또는 공통 전극(115))이 화소 전극 및 층(133R, 133G, 133B)의 측면과 접하는 것이 억제되어, 발광 소자의 단락을 억제할 수 있다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다.
- [0587] 절연층(125)은 층(133R), 층(133G), 및 층(133B) 각각의 측면과 접하는 것이 바람직하다. 절연층(125)이 층(133R), 층(133G), 및 층(133B)과 접하는 구성으로 함으로써, 층(133R), 층(133G), 및 층(133B)의 박리를 방지할 수 있어, 발광 소자의 신뢰성을 높일 수 있다.
- [0588] 절연층(127)은 절연층(125)의 오목부를 충전하도록 절연층(125) 위에 제공된다. 절연층(127)은 절연층(125)의 측면의 적어도 일부를 덮는 것이 바람직하다.
- [0589] 절연층(125) 및 절연층(127)을 제공함으로써, 인접한 섬 형상의 층 사이를 충전할 수 있기 때문에, 섬 형상의 층 위에 제공되는 층(예를 들어 캐리어 주입층 및 공통 전극 등)의 피형성면을 큰 요철이 저감되고 더 평탄한 것으로 할 수 있다. 따라서 캐리어 주입층 및 공통 전극 등의 피복성을 높일 수 있다.
- [0590] 공통층(114) 및 공통 전극(115)은 층(133R), 층(133G), 층(133B), 절연층(125), 및 절연층(127) 위에 제공된다. 절연층(125) 및 절연층(127)을 제공하기 전의 단계에서는, 화소 전극 및 섬 형상의 EL층이 제공되는 영역과, 화소 전극 및 섬 형상의 EL층이 제공되지 않는 영역(발광 소자 사이의 영역)의 차이에 기인한 단차가 발생한다. 본 발명의 일 형태의 표시 장치에서는, 절연층(125) 및 절연층(127)을 포함함으로써 상기 단차를 평탄화할 수 있어, 공통층(114) 및 공통 전극(115)의 피복성을 향상시킬 수 있다. 따라서 단절로 인한 접촉 불량을 억제할 수 있다. 또한 단차로 인하여 공통 전극(115)이 국소적으로 얇아져 전기 저항이 상승하는 것을 억제할 수 있다.
- [0591] 절연층(127)의 상면은 평탄성이 더 높은 형상을 가지는 것이 바람직하다. 절연층(127)의 상면은 평면, 볼록한 곡면, 및 오목한 곡면 중 적어도 하나를 가져도 좋다. 예를 들어 절연층(127)의 상면은 평탄성이 높은 볼록 곡면 형상을 가지는 것이 바람직하다.
- [0592] 절연층(125)은 무기 재료를 포함한 절연층으로 할 수 있다. 절연층(125)으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 이들 무기 절연막의 구체적인 예는 상술한 바와 같다. 절연층(125)은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다. 특히 산화 알루미늄은 에칭 시에 EL층에 대한 선택비가 높고, 후술하는 절연층(127)의 형성 시에 EL층을 보호하는 기능을 가지기 때문에 바람직하다. 특히 ALD법으로 형성한 산화 알루미늄막, 산화 하프늄막, 또는 산화 실리콘막 등의 무기 절연막을 절연층(125)에 적용함으로써, 핀홀이 적고, EL층을 보호하는 기능이 우수한 절연층(125)을 형성할 수 있다. 또한 절연층(125)은 ALD법으로 형성된 막과 스퍼터링법으로 형성된 막의 적층 구조를 가져도 좋다. 절연층(125)은 예를 들어 ALD법으로 형성된 산화 알루미늄막과 스퍼터링법으로 형성된 질화 실리콘막의 적층 구조를 가져도 좋다.
- [0593] 절연층(125)은 물 및 산소 중 적어도 한쪽에 대한 배리어 절연층으로서의 기능을 가지는 것이 바람직하다. 또한 절연층(125)은 물 및 산소 중 적어도 한쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연층(125)은 물 및 산소 중 적어도 한쪽을 포획 또는 고착하는(게터링이라고도 함) 기능을 가지는 것이 바람직하다.
- [0594] 절연층(125)이 배리어 절연층으로서의 기능 또는 게터링 기능을 가지면, 외부로부터 각 발광 소자로 확산될 수 있는 불순물(대표적으로는, 물 및 산소 중 적어도 한쪽)의 침입이 억제될 수 있다. 상기 구성으로 함으로써, 신뢰성이 높은 발광 소자 및 신뢰성이 높은 표시 장치를 제공할 수 있다.
- [0595] 절연층(125)은 불순물 농도가 낮은 것이 바람직하다. 이 경우, 절연층(125)으로부터 EL층에 불순물이 혼입되어 EL층이 열화되는 것을 억제할 수 있다. 또한 절연층(125)에서 불순물 농도를 낮게 함으로써, 물 및 산소 중 적어도 한쪽에 대한 배리어성을 높일 수 있다. 예를 들어 절연층(125)은 수소 농도 및 탄소 농도 중 한쪽, 바람직하게는 양쪽이 충분히 낮은 것이 바람직하다.
- [0596] 절연층(125) 위에 제공되는 절연층(127)은 인접한 발광 소자 사이에 형성된 절연층(125)의 큰 요철을 평탄화하는 기능을 가진다. 바꿔 말하면, 절연층(127)은 공통 전극(115)이 형성되는 면의 평탄성을 향상시키는 효과를 가진다.
- [0597] 절연층(127)으로서는 유기 재료를 포함한 절연층을 적합하게 사용할 수 있다. 유기 재료로서는 감광성 유기 수지를 사용하는 것이 바람직하고, 예를 들어 아크릴 수지를 포함한 감광성 수지 조성물을 사용하는 것이 바람직

하다. 또한 본 명세서 등에서 아크릴 수지란, 폴리메타크릴산 에스터 또는 메타크릴 수지만을 가리키는 것이 아니고, 넓은 의미의 아크릴계 폴리머 전체를 가리키는 경우가 있다.

- [0598] 절연층(127)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘 수지, 실록세인 수지, 벤조사이클로부텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 사용하여도 좋다. 또한 절연층(127)에는 폴리바이닐알코올(PVA), 폴리바이닐부티랄, 폴리바이닐피롤리돈, 폴리 에틸렌글라이콜, 폴리글리세린, 폴루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다. 또한 감광성 수지로서는 포토레지스트를 사용하여도 좋다. 감광성 유기 수지로서는 포토티브형 재료 및 네거티브형 재료 중 어느 쪽을 사용하여도 좋다.
- [0599] 절연층(127)에는 가시광을 흡수하는 재료를 사용하여도 좋다. 절연층(127)이 발광 소자로부터 방출되는 광을 흡수함으로써, 발광 소자로부터 절연층(127)을 통하여 인접한 발광 소자에 광이 누설되는 것(미광)을 억제할 수 있다. 이에 의하여, 표시 장치의 표시 품질을 높일 수 있다. 또한 표시 장치에 편광판을 사용하지 않아도 표시 품질을 높일 수 있기 때문에, 경량이며 박형인 표시 장치를 실현할 수 있다.
- [0600] 가시광을 흡수하는 재료로서는, 흑색 등의 안료를 포함한 재료, 염료를 포함한 재료, 광 흡수성을 가지는 수지 재료(예를 들어 폴리이미드 등), 및 컬러 필터에 사용할 수 있는 수지 재료(컬러 필터 재료)를 들 수 있다. 특히 2색 또는 3색 이상의 컬러 필터 재료를 적층 또는 혼합한 수지 재료를 사용하면, 가시광의 차폐 효과를 높일 수 있어 바람직하다. 특히 3색 이상의 컬러 필터 재료를 혼합함으로써, 흑색 또는 흑색에 가까운 수지층으로 할 수 있다.
- [0601] <표시 장치의 구성예 6>
- [0602] 도 27의 (B)에 나타난 표시 장치(50F)는 각 색의 부화소가 각각의 착색층(컬러 필터 등)과, 발광 소자에서 공유되는 층(133)을 포함하는 점이 표시 장치(50E)와 주로 다르다.
- [0603] 도 27의 (B)에 나타난 구성은 도 27의 (A)에 나타난 FPC(172)를 포함한 영역, 주변 회로부(164), 표시부(162)의 기관(151)에서 절연층(235)까지의 적층 구조, 접속부(140), 및 단부의 구성과 조합할 수 있다.
- [0604] 도 27의 (B)에 나타난 표시 장치(50F)에서는 발광 소자(130R, 130G, 130B), 적색의 광을 투과시키는 착색층(132R), 녹색의 광을 투과시키는 착색층(132G), 및 청색의 광을 투과시키는 착색층(132B) 등이 제공된다.
- [0605] 발광 소자(130R)로부터 방출되는 광은 착색층(132R)을 통하여 표시 장치(50F)의 외부에 적색의 광으로서 추출된다. 마찬가지로, 발광 소자(130G)로부터 방출되는 광은 착색층(132G)을 통하여 표시 장치(50F)의 외부에 녹색의 광으로서 추출된다. 발광 소자(130B)로부터 방출되는 광은 착색층(132B)을 통하여 표시 장치(50F)의 외부에 청색의 광으로서 추출된다.
- [0606] 발광 소자(130R, 130G, 130B)는 각각 층(133)을 포함한다. 이들 3개의 층(133)은 동일한 재료를 사용하여 동일한 공정으로 형성된다. 또한 이들 3개의 층(133)은 서로 떨어져 있다. EL층을 각 발광 소자에 섬 형상으로 제공함으로써, 인접한 발광 소자 간의 누설 전류를 억제할 수 있다. 이에 의하여, 크로스토크에 기인한 의도하지 않은 발광을 방지할 수 있어, 콘트라스트가 매우 높은 표시 장치를 실현할 수 있다.
- [0607] 예를 들어 도 27의 (B)에 나타난 발광 소자(130R, 130G, 130B)는 백색의 광을 방출한다. 발광 소자(130R, 130G, 130B)로부터 방출되는 백색의 광이 착색층(132R, 132G, 132B)을 투과함으로써, 원하는 색의 광을 얻을 수 있다.
- [0608] 또는 예를 들어 도 27의 (B)에 나타난 발광 소자(130R, 130G, 130B)는 청색의 광을 방출한다. 이때 층(133)은 청색의 광을 방출하는 발광층을 하나 이상 포함한다. 청색의 광을 나타내는 부화소에서는, 발광 소자(130B)로부터 방출되는 청색의 광을 추출할 수 있다. 또한 적색의 광을 나타내는 부화소 및 녹색의 광을 나타내는 부화소에서는, 발광 소자(130R) 또는 발광 소자(130G)와 기관(152) 사이에 색 변환층을 제공함으로써, 발광 소자(130R) 또는 발광 소자(130G)로부터 방출되는 청색의 광을 더 긴 파장의 광으로 변환하여 적색 또는 녹색의 광을 추출할 수 있다. 또한 발광 소자(130R) 위에서는, 색 변환층과 기관(152) 사이에 착색층(132R)을 제공하고, 발광 소자(130G) 위에서는, 색 변환층과 기관(152) 사이에 착색층(132G)을 제공하는 것이 바람직하다. 색 변환층을 투과한 광이 착색층을 통하여 추출됨으로써, 원하는 색의 광 이외의 광이 착색층에 의하여 흡수되고, 부화소가 나타내는 광의 색 순도를 높일 수 있다.
- [0609] 또한 표시 장치(50C)로서 나타난 보텀 이미션형 표시 장치에 표시 장치(50E) 및 표시 장치(50F)로서 나타난 발광 소자(130)의 구성을 적용할 수도 있다. 이 경우에는 발광 소자(130)의 화소 전극(111)에는 각각 가시광에

대한 투과성이 높은 재료를 사용하고, 공통 전극(115)에는 가시광을 반사하는 재료를 사용하면 좋다.

- [0610] <표시 장치의 제작 방법에>
- [0611] 이하에서는 MML(메탈 마스크리스) 구조의 디바이스가 적용된 표시 장치의 제작 방법에 대하여 도 28을 사용하여 설명한다. 여기서는, 파인 메탈 마스크를 사용하지 않고 발광 소자를 제작하는 공정에 대하여 자세히 설명한다. 도 28은 각 공정에서의 표시부(162)에 포함되는 3개의 발광 소자와 접속부(140)의 단면도이다.
- [0612] 발광 소자의 제작에는 증착법 등의 진공 프로세스 및 스핀 코팅법, 잉크젯법 등의 용액 프로세스를 사용할 수 있다. 증착법으로서는 스퍼터링법, 이온 플레이팅법, 이온 빔 증착법, 분자선 증착법, 진공 증착법 등의 물리 기상 증착법(PVD법), 및 화학 기상 증착법(CVD법) 등을 들 수 있다. 특히 EL층에 포함되는 기능층(정공 주입층, 정공 수송층, 정공 차단층, 발광층, 전자 차단층, 전자 수송층, 전자 주입층, 전하 발생층 등)은 증착법(진공 증착법 등), 도포법(딥 코팅법, 다이 코팅법, 바 코팅법, 스핀 코팅법, 스프레이 코팅법 등), 인쇄법(잉크젯법, 스크린(공판 인쇄)법, 오프셋(평판 인쇄)법, 플렉소 인쇄(볼록판 인쇄)법, 그라비아법, 또는 마이크로 콘택트법 등) 등의 방법으로 형성될 수 있다.
- [0613] 이하에서 설명하는 표시 장치의 제작 방법에서는, 섬 형상의 층(발광층을 포함한 층)은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, 발광층을 먼 전체에 성막한 후에 포토리소그래피법을 사용하여 가공함으로써 형성된다. 따라서 여태까지 실현이 어려웠던 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다. 또한 발광층을 색마다 구분 형성할 수 있기 때문에, 매우 선명하고, 콘트라스트가 높고, 표시 품질이 높은 표시 장치를 실현할 수 있다. 또한 발광층 위에 희생층을 제공함으로써, 표시 장치의 제작 공정 중에 발광층이 받는 대미지를 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.
- [0614] 예를 들어 표시 장치가 청색의 광을 방출하는 발광 소자, 녹색의 광을 방출하는 발광 소자, 및 적색의 광을 방출하는 발광 소자의 3종류의 발광 소자로 구성되는 경우, 발광층을 성막과 포토리소그래피에 의한 가공을 3번 수행함으로써, 3종류의 섬 형상의 발광층을 형성할 수 있다.
- [0615] 먼저, 트랜지스터(205R, 205G, 205B) 등(도시하지 않았음)이 제공된 기판(151) 위에 화소 전극(111R, 111G, 111B) 및 도전층(123)을 형성한다(도 28의 (A)).
- [0616] 화소 전극이 되는 도전막은 예를 들어 스퍼터링법 또는 진공 증착법을 사용하여 형성될 수 있다. 포토리소그래피 공정에 의하여 상기 도전막 위에 레지스트 마스크를 형성한 후, 상기 도전막을 가공함으로써, 화소 전극(111R, 111G, 111B) 및 도전층(123)을 형성할 수 있다. 상기 도전막의 가공에는 웨트 에칭법 및 드라이 에칭법 중 한쪽 또는 양쪽을 사용할 수 있다.
- [0617] 이어서, 나중층(133B)이 되는 막(133Bf)을 화소 전극(111R, 111G, 111B) 위에 형성한다(도 28의 (A)). 막(133Bf)(나중층(133B)이 됨)은 청색의 광을 방출하는 발광층을 포함한다.
- [0618] 또한 본 실시형태에서는 청색의 광을 방출하는 발광 소자에 포함되는 섬 형상의 EL층을 먼저 형성한 후, 다른 색의 광을 방출하는 발광 소자에 포함되는 섬 형상의 EL층을 형성하는 예에 대하여 설명한다.
- [0619] 섬 형상의 EL층을 형성하는 공정에서, 2번째 이후에 형성되는 색의 발광 소자의 화소 전극은 앞의 공정에서 대미지를 받는 경우가 있다. 이 경우, 2번째 이후에 형성된 색의 발광 소자의 구동 전압은 높아지는 경우가 있다.
- [0620] 그러므로 본 발명의 일 형태의 표시 장치를 제작하는 경우에는, 가장 파장이 짧은 광을 방출하는 발광 소자(예를 들어 청색의 발광 소자)의 섬 형상의 EL층부터 형성하는 것이 바람직하다. 예를 들어 섬 형상의 EL층은 청색, 녹색, 적색의 발광 소자의 순서 또는 청색, 적색, 녹색의 발광 소자의 순서로 형성하는 것이 바람직하다.
- [0621] 이에 의하여, 청색의 발광 소자에서 화소 전극과 EL층의 계면의 상태를 양호하게 유지하고, 청색의 발광 소자의 구동 전압이 높아지는 것을 억제할 수 있다. 또한 청색의 발광 소자의 수명을 길게 하고, 신뢰성을 높일 수 있다. 또한 적색 및 녹색의 발광 소자는 청색의 발광 소자에 비하여 구동 전압의 상승 등의 영향이 적기 때문에, 표시 장치 전체로서 구동 전압을 낮출 수 있고, 신뢰성을 높일 수 있다.
- [0622] 또한 섬 형상의 EL층의 형성 순서는 상기에 한정되지 않고, 예를 들어 적색, 녹색, 청색의 발광 소자의 순서로 하여도 좋다.
- [0623] 도 28의 (A)에 나타난 바와 같이, 도전층(123) 위에는 막(133Bf)이 형성되지 않았다. 예를 들어 에어리어 마스크를 사용함으로써, 막(133Bf)을 원하는 영역에만 성막할 수 있다. 에어리어 마스크를 사용한 성막 공정과 레

지스트 마스크를 사용한 가공 공정을 채용함으로써, 비교적 간단한 공정으로 발광 소자를 제작할 수 있다.

- [0624] 막(133Bf)에 포함되는 화합물의 내열 온도는 각각 100℃ 이상 180℃ 이하인 것이 바람직하고, 120℃ 이상 180℃ 이하인 것이 더 바람직하고, 140℃ 이상 180℃ 이하인 것이 더 바람직하다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다. 또한 표시 장치의 제작 공정에서 가해지는 온도의 상한을 높일 수 있다. 따라서 표시 장치에 사용되는 재료 및 형성 방법의 선택의 폭을 넓힐 수 있어, 수율 및 신뢰성을 향상시킬 수 있다.
- [0625] 내열 온도는 예를 들어 유리 전이점, 연화점, 용점, 열분해 온도, 및 5% 중량 감소 온도 중 어느 하나, 바람직하게는 이들 중 가장 온도가 낮은 것으로 할 수 있다.
- [0626] 막(133Bf)은 예를 들어 증착법, 구체적으로는 진공 증착법으로 형성할 수 있다. 또한 막(133Bf)은 전사법, 인쇄법, 잉크젯법, 또는 도포법 등의 방법으로 형성하여도 좋다.
- [0627] 이어서, 막(133Bf) 위 및 도전층(123) 위에 희생층(118B)을 형성한다(도 28의 (A)). 희생층(118B)이 되는 막 위에 포토리소그래피 공정에 의하여 레지스트 마스크를 형성한 후, 상기 막을 가공함으로써, 희생층(118B)을 형성할 수 있다.
- [0628] 막(133Bf) 위에 희생층(118B)을 제공함으로써, 표시 장치의 제작 공정 중에 막(133Bf)이 받는 대미지를 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.
- [0629] 희생층(118B)은 화소 전극(111R, 111G, 111B)의 각 단부를 덮도록 제공되는 것이 바람직하다. 이에 의하여, 추후의 공정에서 형성되는 층(133B)의 단부가 화소 전극(111B)의 단부보다 외측에 위치한다. 화소 전극(111B)의 상면 전체를 발광 영역으로서 사용할 수 있기 때문에, 화소의 개구율을 높일 수 있다. 또한 층(133B)의 단부는 층(133B) 형성 후의 공정에서 대미지를 받을 가능성이 있기 때문에, 화소 전극(111B)의 단부보다 외측에 위치하는 것, 즉 발광 영역으로서 사용되지 않는 것이 바람직하다. 이에 의하여, 발광 소자의 특성의 편차를 억제할 수 있고, 신뢰성을 높일 수 있다.
- [0630] 층(133B)이 화소 전극(111B)의 상면 및 측면을 덮음으로써, 층(133B) 형성 후의 각 공정을 화소 전극(111B)이 노출되지 않은 상태에서 수행할 수 있다. 화소 전극(111B)의 단부가 노출되어 있으면, 에칭 공정 등에서 부식이 생기는 경우가 있다. 화소 전극(111B)의 부식을 억제함으로써, 발광 소자의 수율 및 특성을 향상시킬 수 있다.
- [0631] 희생층(118B)을 도전층(123)과 중첩되는 위치에도 제공하는 것이 바람직하다. 이에 의하여, 도전층(123)이 표시 장치의 제작 공정 중에 대미지를 받는 것을 억제할 수 있다.
- [0632] 희생층(118B)으로서는, 막(133Bf)의 가공 조건에 대한 내성이 높은 막, 구체적으로는 막(133Bf)에 대한 에칭 선택비가 높은 막을 사용한다.
- [0633] 희생층(118B)은 막(133Bf)에 포함되는 각 화합물의 내열 온도보다 낮은 온도에서 형성한다. 희생층(118B) 형성 시의 기판 온도는 대표적으로는 200℃ 이하, 바람직하게는 150℃ 이하, 더 바람직하게는 120℃ 이하, 더 바람직하게는 100℃ 이하, 더 바람직하게는 80℃ 이하이다.
- [0634] 막(133Bf)에 포함되는 화합물의 내열 온도가 높으면, 희생층(118B)의 성막 온도를 높일 수 있어 바람직하다. 예를 들어 희생층(118B) 형성 시의 기판 온도를 100℃ 이상, 120℃ 이상, 또는 140℃ 이상으로 할 수도 있다. 무기 절연막은 성막 온도가 높을수록 더 치밀하고 배리어성이 더 높은 막이 될 수 있다. 따라서 이러한 온도에서 희생층을 성막함으로써, 막(133Bf)이 받는 대미지를 더 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.
- [0635] 또한 막(133Bf) 위에 형성되는 다른 각 층(예를 들어 절연막(125f))의 성막 온도에 대해서도 상기를 적용할 수 있다.
- [0636] 희생층(118B)은 예를 들어 스퍼터링법, ALD법(열 ALD법, PEALD법을 포함함), CVD법, 진공 증착법을 사용하여 형성할 수 있다. 또한 상술한 습식의 성막 방법을 사용하여 형성하여도 좋다.
- [0637] 희생층(118B)(희생층(118B)이 적층 구조를 가지는 경우에는 막(133Bf)과 접하여 제공되는 층)은 막(133Bf)에 대한 대미지가 적은 형성 방법을 사용하여 형성되는 것이 바람직하다. 예를 들어 스퍼터링법보다 ALD법 또는 진공 증착법을 사용하는 것이 바람직하다.
- [0638] 희생층(118B)은 웨트 에칭법 또는 드라이 에칭법으로 가공할 수 있다. 희생층(118B)은 이방성 에칭에 의하여

가공하는 것이 바람직하다.

- [0639] 웨트 에칭법을 사용하는 경우에는, 드라이 에칭법을 사용하는 경우에 비하여, 희생층(118B) 가공 시에 막(133Bf)에 가해지는 대미지를 저감할 수 있다. 웨트 에칭법을 사용하는 경우, 예를 들어 현상액, 수산화 테트라메틸암모늄(TMAH) 수용액, 희석된 플루오린화 수소산, 옥살산, 인산, 아세트산, 질산, 또는 이들 중 2개 이상을 포함한 혼합 용액 등을 사용하는 것이 바람직하다. 또한 웨트 에칭법을 사용하는 경우에는, 물, 인산, 희석된 플루오린화 수소산, 및 질산을 포함한 혼산계 약액을 사용하여도 좋다. 또한 웨트 에칭 처리에 사용하는 약액은 알칼리성이어도 좋고, 산성이어도 좋다.
- [0640] 희생층(118B)으로서는 예를 들어 금속막, 합금막, 금속 산화물막, 반도체막, 무기 절연막, 및 유기 절연막 중 1종류 또는 복수 종류를 사용할 수 있다.
- [0641] 희생층(118B)에는 예를 들어 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 또는 상기 금속 재료를 포함한 합금 재료를 사용할 수 있다.
- [0642] 희생층(118B)에는 In-Ga-Zn 산화물, 산화 인듐, In-Zn 산화물, In-Sn 산화물, 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물), 실리콘을 포함한 인듐 주석 산화물 등의 금속 산화물을 사용할 수 있다.
- [0643] 또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)을 사용하여도 좋다.
- [0644] 예를 들어 반도체 제조 공정과의 친화성이 높은 재료로서, 실리콘 또는 저마늄 등의 반도체 재료 사용할 수 있다. 또는 상기 반도체 재료의 산화물 또는 질화물을 사용할 수 있다. 또는 탄소 등의 비금속 재료 또는 그 화합물을 사용할 수 있다. 또는 타이타늄, 탄탈럼, 텅스텐, 크로뮴, 알루미늄 등의 금속 또는 이들 중 하나 이상을 포함한 합금을 들 수 있다. 또는 산화 타이타늄 또는 산화 크로뮴 등 상기 금속을 포함한 산화물, 혹은 질화 타이타늄, 질화 크로뮴, 또는 질화 탄탈럼 등의 질화물을 사용할 수 있다.
- [0645] 희생층(118B)으로서는 보호층(131)으로서 사용할 수 있는 각종 무기 절연막을 사용할 수 있다. 특히 산화 절연막은 질화 절연막보다 막(133Bf)과의 밀착성이 높기 때문에 바람직하다. 예를 들어 희생층(118B)에는 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 사용할 수 있다. 희생층(118B)으로서는 예를 들어 ALD법을 사용하여 산화 알루미늄막을 형성할 수 있다. ALD법을 사용함으로써, 하지(특히 막(133Bf))에 대한 대미지를 저감할 수 있어 바람직하다.
- [0646] 예를 들어 희생층(118B)에는 ALD법을 사용하여 형성된 무기 절연막(예를 들어 산화 알루미늄막)과 스퍼터링법을 사용하여 형성된 무기막(예를 들어 In-Ga-Zn 산화물막, 실리콘막, 또는 텅스텐막)의 적층 구조를 사용할 수 있다.
- [0647] 또한 희생층(118B)과, 나중에 형성되는 절연층(125)의 양쪽에 같은 무기 절연막을 사용할 수 있다. 예를 들어 희생층(118B)과 절연층(125)의 양쪽에 ALD법을 사용하여 형성된 산화 알루미늄막을 사용할 수 있다. 여기서, 희생층(118B)과 절연층(125)에는 같은 성막 조건을 적용하여도 좋고, 서로 다른 성막 조건을 적용하여도 좋다. 예를 들어 희생층(118B)을 절연층(125)과 같은 조건으로 성막함으로써, 희생층(118B)을 물 및 산소 중 적어도 한쪽에 대한 배리어성이 높은 절연층으로 할 수 있다. 한편, 희생층(118B)은 추후의 공정에서 대부분 또는 전부가 제거되기 때문에, 가공이 용이한 층인 것이 바람직하다. 그러므로 희생층(118B)은 절연층(125)보다 성막 시의 기판 온도가 낮은 조건으로 성막되는 것이 바람직하다.
- [0648] 희생층(118B)에 유기 재료를 사용하여도 좋다. 예를 들어 유기 재료로서, 적어도 막(133Bf)의 최상부에 위치하는 막에 대하여 화학적으로 안정된 용매에 용해될 수 있는 재료를 사용하여도 좋다. 특히 물 또는 알코올에 용해되는 재료를 적합하게 사용할 수 있다. 이러한 재료의 성막 시에는, 물 또는 알코올 등의 용매에 용해된 재료를 습식의 성막 방법으로 도포한 후에, 용매를 증발시키기 위한 가열 처리를 수행하는 것이 바람직하다. 이 때 감압 분위기하에서 가열 처리를 수행하면, 저온에서 용매를 단시간에 제거할 수 있기 때문에, 막(133Bf)에 대한 열적 대미지를 저감할 수 있어 바람직하다.
- [0649] 희생층(118B)에는 폴리비닐알코올(PVA), 폴리비닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 플루란, 수용성 셀룰로스, 알코올 가용성 폴리아마이드 수지, 또는 퍼플루오로폴리머 등의 플루오린 수

지 등의 유기 수지를 사용하여도 좋다.

- [0650] 예를 들어 희생층(118B)에는 증착법 또는 상기 습식의 성막 방법 중 어느 것을 사용하여 형성된 유기막(예를 들어 PVA막)과 스퍼터링법을 사용하여 형성된 무기막(예를 들어 질화 실리콘막)의 적층 구조를 사용할 수 있다.
- [0651] 또한 본 발명의 일 형태의 표시 장치에서는 희생막의 일부가 희생층으로서 잔존하는 경우가 있다.
- [0652] 이어서, 희생층(118B)을 하드 마스크로서 사용하여 막(133Bf)을 가공함으로써 층(133B)을 형성한다(도 28의 (B)).
- [0653] 이에 의하여, 도 28의 (B)에 나타난 바와 같이, 화소 전극(111B) 위에 층(133B) 및 희생층(118B)의 적층 구조가 잔존한다. 또한 화소 전극(111R) 및 화소 전극(111G)이 노출된다. 또한 접속부(140)에 상당하는 영역에서는 도전층(123) 위에 희생층(118B)이 잔존한다.
- [0654] 막(133Bf)은 이방성 에칭에 의하여 가공하는 것이 바람직하다. 특히 이방성 드라이 에칭이 바람직하다. 또는 웨트 에칭을 사용하여도 좋다.
- [0655] 그 후, 막(133Bf)의 형성 공정, 희생층(118B)의 형성 공정, 및 층(133B)의 형성 공정과 같은 공정을 적어도 발광 재료를 변경하여 2번 반복함으로써, 화소 전극(111R) 위에 층(133R)과 희생층(118R)의 적층 구조가 형성되고, 화소 전극(111G) 위에 층(133G)과 희생층(118G)의 적층 구조가 형성된다(도 28의 (C)). 구체적으로는, 층(133R)은 적색의 광을 방출하는 발광층을 포함하도록 형성되고, 층(133G)은 녹색의 광을 방출하는 발광층을 포함하도록 형성된다. 희생층(118R, 118G)에는 희생층(118B)에 사용할 수 있는 재료를 적용할 수 있고, 동일한 재료를 사용하여도 좋고, 서로 다른 재료를 사용하여도 좋다.
- [0656] 또한 층(133B), 층(133G), 층(133R)의 측면은 각각 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 피형성면과 이들 측면이 이루는 각도를 60° 이상 90° 이하로 하는 것이 바람직하다.
- [0657] 상술한 바와 같이, 포토리소그래피법을 사용하여 형성된 층(133B), 층(133G), 및 층(133R) 중 인접한 2개 사이의 거리는 8μm 이하, 5μm 이하, 3μm 이하, 2μm 이하, 또는 1μm 이하까지 좁힐 수 있다. 여기서 상기 거리는 예를 들어 층(133B), 층(133G), 및 층(133R) 중 인접한 2개의 대향하는 단부 사이의 거리에 의하여 규정할 수 있다. 이와 같이 섬 형상의 EL층 사이의 거리를 좁힘으로써, 정세도가 높고 개구율이 높은 표시 장치를 제공할 수 있다.
- [0658] 이어서, 화소 전극, 층(133B), 층(133G), 층(133R), 희생층(118B), 희생층(118G), 및 희생층(118R)을 덮도록 나중에 절연층(125)이 되는 절연막(125f)을 형성하고, 절연막(125f) 위에 절연층(127)을 형성한다(도 28의 (D)).
- [0659] 절연막(125f)으로서는 두께가 3nm 이상, 5nm 이상, 또는 10nm 이상이고 200nm 이하, 150nm 이하, 100nm 이하, 또는 50nm 이하인 절연막을 형성하는 것이 바람직하다.
- [0660] 절연막(125f)은 예를 들어 ALD법을 사용하여 형성되는 것이 바람직하다. ALD법을 사용하면, 성막 대미지를 저감할 수 있고 피복성이 높은 막을 성막할 수 있어 바람직하다. 절연막(125f)으로서는 예를 들어 ALD법을 사용하여 산화 알루미늄막을 형성하는 것이 바람직하다.
- [0661] 이 외에, 절연막(125f)은 ALD법보다 성막 속도가 빠른 스퍼터링법, CVD법, 또는 PECVD법을 사용하여 형성되어도 좋다. 이에 의하여, 신뢰성이 높은 표시 장치를 높은 생산성으로 제작할 수 있다.
- [0662] 절연층(127)이 되는 절연막은 예를 들어 아크릴 수지를 포함한 감광성 수지 조성물을 사용하여, 상술한 습식의 성막 방법(예를 들어 스핀 코팅)으로 형성되는 것이 바람직하다. 성막 후에는 가열 처리(프리 베이킹(pre-baking)이라고도 함)를 수행하여 상기 절연막 내에 포함되는 용매를 제거하는 것이 바람직하다. 이어서, 가시광선 또는 자외선을 상기 절연막의 일부에 조사하여 절연막의 일부를 감광시킨다. 그리고 현상을 수행하여 절연막에서 노광된 영역을 제거한다. 다음으로, 가열 처리(포스트 베이킹(post-baking)이라고도 함)를 수행한다. 이에 의하여, 도 28의 (D)에 나타난 절연층(127)을 형성할 수 있다. 또한 절연층(127)의 형상은 도 28의 (D)에 나타난 형상에 한정되지 않는다. 예를 들어 절연층(127)의 상면은 볼록한 곡면, 오목한 곡면, 및 평면 중 하나 또는 복수를 가질 수 있다. 또한 절연층(127)은 절연층(125), 희생층(118B), 희생층(118G), 및 희생층(118R) 중 적어도 하나의 단부의 측면을 덮어도 좋다.
- [0663] 다음으로, 도 28의 (E)에 나타난 바와 같이, 절연층(127)을 마스크로서 사용하여 에칭 처리를 수행함으로써, 절연막(125f), 희생층(118B), 희생층(118G), 및 희생층(118R)의 일부를 제거한다. 이에 의하여, 희생층(118B,

118G, 118R) 각각에 개구가 형성되고, 층(133B), 층(133G), 층(133R), 및 도전층(123)의 상면이 노출된다. 또한 절연층(127) 및 절연층(125)과 중첩되는 위치에 희생층(118B, 118G, 118R)의 일부가 잔존하는 경우가 있다(희생층(119B), 희생층(119G), 희생층(119R) 참조).

- [0664] 에칭 처리는 드라이 에칭 또는 웨트 에칭에 의하여 수행할 수 있다. 또한 절연막(125f)을 희생층(118B), 희생층(118G), 및 희생층(118R)과 같은 재료를 사용하여 성막한 경우에는, 에칭 처리를 일괄적으로 수행할 수 있어 바람직하다.
- [0665] 상술한 바와 같이, 절연층(127), 절연층(125), 희생층(118B), 희생층(118G), 및 희생층(118R)을 제공함으로써, 각 발광 소자 사이의 공통층(114) 및 공통 전극(115)에서, 분단된 부분에 기인한 접촉 불량 및 국소적으로 막 두께가 얇은 부분에 기인한 전기 저항의 상승이 발생하는 것을 억제할 수 있다. 이에 의하여, 본 발명의 일 형태의 표시 장치는 표시 품질이 향상될 수 있다.
- [0666] 이어서, 절연층(127), 층(133B), 층(133G), 및 층(133R) 위에 공통층(114), 공통 전극(115)을 이 순서대로 형성한다(도 28의 (F)).
- [0667] 공통층(114)은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
- [0668] 공통 전극(115)은 예를 들어 스퍼터링법 또는 진공 증착법을 사용하여 형성될 수 있다. 또는 증착법으로 형성된 막과 스퍼터링법으로 형성된 막을 적층하여도 좋다.
- [0669] 상술한 바와 같이, 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 섬 형상의 층(133B), 섬 형상의 층(133G), 및 섬 형상의 층(133R)은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, 막을 먼 전체에 성막한 후에 가공함으로써 형성되기 때문에, 섬 형상의 층을 균일한 두께로 형성할 수 있다. 그리고 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다. 또한 정세도 또는 개구율이 높고, 부화소 간의 거리가 매우 짧은 경우에도, 인접한 부화소에서 층(133B), 층(133G), 및 층(133R)이 서로 접하는 것을 억제할 수 있다. 따라서 부화소 간의 누설 전류의 발생을 억제할 수 있다. 이에 의하여, 크로스토크에 기인한 의도하지 않은 발광을 방지할 수 있어, 콘트라스트가 매우 높은 표시 장치를 실현할 수 있다.
- [0670] 인접한 섬 형상의 EL층 사이에, 단부에 테이퍼 형상을 가지는 절연층(127)을 제공함으로써, 공통 전극(115) 형성 시에 단절이 발생하는 것을 억제하고, 공통 전극(115)에 국소적으로 막 두께가 얇은 부분이 형성되는 것을 방지할 수 있다. 이에 의하여, 공통층(114) 및 공통 전극(115)에서, 분단된 부분에 기인한 접촉 불량 및 국소적으로 막 두께가 얇은 부분에 기인한 전기 저항의 상승이 발생하는 것을 억제할 수 있다. 따라서 본 발명의 일 형태의 표시 장치는 높은 정세도와 높은 표시 품질을 둘 다 실현할 수 있다.
- [0671] 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
- [0672] (실시형태 4)
- [0673] 본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 도 29 내지 도 31을 사용하여 설명한다.
- [0674] 본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 포함한다. 본 발명의 일 형태의 표시 장치는 고정세화 및 고해상도화가 용이하다. 따라서 다양한 전자 기기의 표시부에 사용할 수 있다.
- [0675] 전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
- [0676] 특히 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 이러한 전자 기기로서는 예를 들어 손목시계형 및 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기, 및 MR용 기기 등 머리에 장착할 수 있는 웨어러블 기기 등이 있다.
- [0677] 본 발명의 일 형태의 표시 장치는 HD(화소수 1280×720), FHD(화소수 1920×1080), WQHD(화소수 2560×1440), WQXGA(화소수 2560×1600), 4K(화소수 3840×2160), 8K(화소수 7680×4320) 등으로 해상도가 매우 높은 것이 바람직하다. 특히 4K, 8K, 또는 이들 이상의 해상도로 하는 것이 바람직하다. 또한 본 발명의 일 형태의 표시 장치에서의 화소 밀도(정세도)는 100ppi 이상인 것이 바람직하고, 300ppi 이상인 것이 더 바람직하고, 500ppi 이상인 것이 더 바람직하고, 1000ppi 이상인 것이 더 바람직하고, 2000ppi 이상인 것이 더 바람직하고, 3000ppi

이상인 것이 더 바람직하고, 5000ppi 이상인 것이 더 바람직하고, 7000ppi 이상인 것이 더 바람직하다. 이와 같이 높은 해상도 및 높은 정세도 중 한쪽 또는 양쪽을 가지는 표시 장치를 사용함으로써, 임장감 및 깊이감 등을 더 높일 수 있다. 또한 본 발명의 일 형태의 표시 장치의 화면 비율(종횡비)은 특별히 한정되지 않는다. 예를 들어 표시 장치는 1:1(정사각형), 4:3, 16:9, 16:10 등 다양한 화면 비율에 대응할 수 있다.

- [0678] 본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 감지, 검출, 또는 측정하는 기능을 가지는 것)를 포함하여도 좋다.
- [0679] 본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
- [0680] 도 29의 (A) 내지 (D)를 사용하여, 머리에 장착할 수 있는 웨어러블 기기의 일례에 대하여 설명한다. 이들 웨어러블 기기는 AR의 콘텐츠를 표시하는 기능, VR의 콘텐츠를 표시하는 기능, SR의 콘텐츠를 표시하는 기능, 및 MR의 콘텐츠를 표시하는 기능 중 적어도 하나를 가진다. 전자 기기가 AR, VR, SR, 및 MR 등 중 적어도 하나의 콘텐츠를 표시하는 기능을 가짐으로써, 사용자의 몰입감을 높일 수 있다.
- [0681] 도 29의 (A)에 나타낸 전자 기기(700A) 및 도 29의 (B)에 나타낸 전자 기기(700B)는 각각 한 쌍의 표시 패널(751)과, 한 쌍의 하우징(721)과, 통신부(도시하지 않았음)와, 한 쌍의 장착부(723)와, 제어부(도시하지 않았음)와, 촬상부(도시하지 않았음)와, 한 쌍의 광학 부재(753)와, 프레임(757)과, 한 쌍의 코 받침(758)을 포함한다.
- [0682] 표시 패널(751)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다.
- [0683] 전자 기기(700A) 및 전자 기기(700B)는 각각 광학 부재(753)의 표시 영역(756)에, 표시 패널(751)에 표시한 화상을 투영할 수 있다. 광학 부재(753)는 투광성을 가지기 때문에, 사용자는 광학 부재(753)를 통하여 눈으로 확인되는 투과 이미지에 겹쳐, 표시 영역에 표시된 화상을 볼 수 있다. 따라서 전자 기기(700A) 및 전자 기기(700B)는 각각 AR 표시가 가능한 전자 기기이다.
- [0684] 전자 기기(700A) 및 전자 기기(700B)에는 촬상부로서 앞쪽 방향을 촬상할 수 있는 카메라가 제공되어 있어도 좋다. 또한 전자 기기(700A) 및 전자 기기(700B)는 각각 자이로 센서 등의 가속도 센서를 포함함으로써, 사용자의 머리의 방향을 감지하고, 그 방향에 따른 화상을 표시 영역(756)에 표시할 수도 있다.
- [0685] 통신부는 무선 통신기를 포함하고, 상기 무선 통신기에 의하여 영상 신호 등을 공급할 수 있다. 또한 무선 통신기 대신에, 또는 무선 통신기에 더하여 영상 신호 및 전원 전위가 공급되는 케이블을 접속 가능한 커넥터를 포함하여도 좋다.
- [0686] 전자 기기(700A) 및 전자 기기(700B)에는 배터리가 제공되어 있기 때문에, 무선 및 유선 중 한쪽 또는 양쪽으로 충전할 수 있다.
- [0687] 하우징(721)에는 터치 센서 모듈이 제공되어도 좋다. 터치 센서 모듈은 하우징(721)의 외측 면이 터치되는 것을 검출하는 기능을 가진다. 터치 센서 모듈에 의하여 사용자의 탭 조작 또는 슬라이드 조작 등을 검출하여 다양한 처리를 실행할 수 있다. 예를 들어 탭 조작에 의하여 동영상의 일시 정지 또는 재개 등의 처리를 실행할 수 있고, 슬라이드 조작에 의하여 빨리 감기 또는 빨리 되감기의 처리를 실행할 수 있다. 또한 2개의 하우징(721) 각각에 터치 센서 모듈을 제공함으로써, 조작의 폭을 넓힐 수 있다.
- [0688] 터치 센서 모듈에는 다양한 터치 센서를 적용할 수 있다. 예를 들어 정전 용량 방식, 저항막 방식, 적외선 방식, 전자기 유도 방식, 표면 탄성과 방식, 광학 방식 등 다양한 방식을 채용할 수 있다. 특히 정전 용량 방식 또는 광학 방식의 센서를 터치 센서 모듈에 적용하는 것이 바람직하다.
- [0689] 광학 방식의 터치 센서를 사용하는 경우에는, 수광 소자로서 광전 변환 소자를 사용할 수 있다. 광전 변환 소자의 활성층에는 무기 반도체 및 유기 반도체 중 한쪽 또는 양쪽을 사용할 수 있다.
- [0690] 도 29의 (C)에 나타낸 전자 기기(800A) 및 도 29의 (D)에 나타낸 전자 기기(800B)는 각각 한 쌍의 표시부(820)와, 하우징(821)과, 통신부(822)와, 한 쌍의 장착부(823)와, 제어부(824)와, 한 쌍의 촬상부(825)와, 한 쌍의

렌즈(832)를 포함한다.

- [0691] 표시부(820)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다. 이에 의하여, 사용자는 높은 몰입감을 느낄 수 있다.
- [0692] 표시부(820)는 하우징(821)의 내부에서 렌즈(832)를 통하여 눈으로 확인할 수 있는 위치에 제공된다. 또한 한 쌍의 표시부(820)에 서로 다른 화상을 표시함으로써, 시차를 사용한 3차원 표시를 할 수도 있다.
- [0693] 전자 기기(800A) 및 전자 기기(800B)는 각각 VR용 전자 기기라고 할 수 있다. 전자 기기(800A) 또는 전자 기기(800B)를 장착한 사용자는 렌즈(832)를 통하여 표시부(820)에 표시되는 화상을 눈으로 확인할 수 있다.
- [0694] 전자 기기(800A) 및 전자 기기(800B)는 각각 렌즈(832) 및 표시부(820)가 사용자의 눈의 위치에 따라 최적의 위치가 되도록 이들의 좌우의 위치를 조정할 수 있는 기구를 포함하는 것이 바람직하다. 또한 렌즈(832)와 표시부(820) 사이의 거리를 변경함으로써, 초점을 조정하는 기구를 포함하는 것이 바람직하다.
- [0695] 장착부(823)에 의하여 사용자는 전자 기기(800A) 또는 전자 기기(800B)를 머리에 장착할 수 있다. 또한 도 29의 (C) 등에서는 안경다리(템플이라고도 함)와 같은 형상을 가지는 예를 나타내었지만, 이에 한정되지 않는다. 장착부(823)는 사용자가 장착할 수 있으면 좋고, 예를 들어 헬멧형 또는 밴드형이어도 좋다.
- [0696] 촬상부(825)는 외부의 정보를 취득하는 기능을 가진다. 촬상부(825)가 취득한 데이터는 표시부(820)에 출력할 수 있다. 촬상부(825)에는 이미지 센서를 사용할 수 있다. 또한 망원, 광각 등 복수의 화각에 대응할 수 있도록 복수의 카메라를 제공하여도 좋다.
- [0697] 또한 여기서는 촬상부(825)가 제공되는 예를 나타내었지만, 대상물과의 거리를 측정할 수 있는 측거 센서(이하, 검지부라고도 함)가 제공되면 좋다. 즉 촬상부(825)는 검지부의 일 형태이다. 검지부로서는 예를 들어 이미지 센서 또는 LIDAR(Light Detection and Ranging) 등의 거리 화상 센서를 사용할 수 있다. 카메라에 의하여 얻어진 화상과, 거리 화상 센서에 의하여 얻어진 화상을 사용함으로써, 더 많은 정보를 취득할 수 있어, 더 정밀도가 높은 제스처 조작이 가능해진다.
- [0698] 전자 기기(800A)는 골전도 이어폰으로서 기능하는 진동 기구를 포함하여도 좋다. 예를 들어 표시부(820), 하우징(821), 및 장착부(823) 중 어느 하나 또는 복수에 상기 진동 기구를 포함하는 구성을 적용할 수 있다. 이에 의하여, 헤드폰, 이어폰, 또는 스피커 등의 음향 기기가 별도로 필요하지 않아, 전자 기기(800A)를 장착하기만 하면 영상과 음성을 즐길 수 있다.
- [0699] 전자 기기(800A) 및 전자 기기(800B)는 각각 입력 단자를 포함하여도 좋다. 입력 단자에는 영상 출력 기기 등으로부터의 영상 신호 및 전자 기기 내에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다.
- [0700] 본 발명의 일 형태의 전자 기기는 이어폰(750)과 무선 통신을 하는 기능을 가져도 좋다. 이어폰(750)은 통신부(도시하지 않았음)를 포함하고, 무선 통신 기능을 가진다. 이어폰(750)은 무선 통신 기능에 의하여 전자 기기로부터 정보(예를 들어 음성 데이터)를 수신할 수 있다. 예를 들어 도 29의 (A)에 나타난 전자 기기(700A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다. 또한 예를 들어 도 29의 (C)에 나타난 전자 기기(800A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다.
- [0701] 전자 기기가 이어폰부를 포함하여도 좋다. 도 29의 (B)에 나타난 전자 기기(700B)는 이어폰부(727)를 포함한다. 예를 들어 이어폰부(727)와 제어부는 서로 유선으로 접속되는 구성으로 할 수 있다. 이어폰부(727)와 제어부를 접속하는 배선의 일부는 하우징(721) 또는 장착부(723)의 내부에 배치되어 있어도 좋다.
- [0702] 마찬가지로, 도 29의 (D)에 나타난 전자 기기(800B)는 이어폰부(827)를 포함한다. 예를 들어 이어폰부(827)와 제어부(824)는 서로 유선으로 접속되는 구성으로 할 수 있다. 이어폰부(827)와 제어부(824)를 접속하는 배선의 일부는 하우징(821) 또는 장착부(823)의 내부에 배치되어 있어도 좋다. 또한 이어폰부(827)와 장착부(823)가 자석을 포함하여도 좋다. 이에 의하여, 이어폰부(827)를 장착부(823)에 자기력으로 고정할 수 있어 수납이 용이해지기 때문에 바람직하다.
- [0703] 또한 전자 기기는 이어폰 또는 헤드폰 등을 접속할 수 있는 음성 출력 단자를 포함하여도 좋다. 또한 전자 기기는 음성 입력 단자 및 음성 입력 기구 중 한쪽 또는 양쪽을 포함하여도 좋다. 음성 입력 기구로서는 예를 들어 마이크로폰 등의 집음 장치를 사용할 수 있다. 전자 기기가 음성 입력 기구를 포함함으로써, 전자 기기에 소위 헤드셋으로서의 기능을 부여하여도 좋다.

- [0704] 이와 같이, 본 발명의 일 형태의 전자 기기로서는, 안경형(전자 기기(700A) 및 전자 기기(700B) 등) 및 고글형(전자 기기(800A) 및 전자 기기(800B) 등) 모두 적합하다.
- [0705] 본 발명의 일 형태의 전자 기기는 유선 또는 무선으로 이어폰에 정보를 송신할 수 있다.
- [0706] 도 30의 (A)에 나타난 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
- [0707] 전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 포함한다. 표시부(6502)는 터치 패널 기능을 가진다.
- [0708] 표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0709] 도 30의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
- [0710] 하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기관(6517), 배터리(6518) 등이 배치되어 있다.
- [0711] 보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접촉층(도시하지 않았음)에 의하여 고정되어 있다.
- [0712] 표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 기관(6517)에 제공된 단자에 접속되어 있다.
- [0713] 표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 늘리지 않고 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
- [0714] 도 30의 (C)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7000)가 제공되어 있다. 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
- [0715] 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0716] 도 30의 (C)에 나타난 텔레비전 장치(7100)의 조작은 하우징(7101)에 포함되는 조작 스위치 및 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7000)에 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 포함하여도 좋다. 리모트 컨트롤러(7111)에 포함되는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
- [0717] 또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 포함하는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
- [0718] 도 30의 (D)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에 표시부(7000)가 제공되어 있다.
- [0719] 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0720] 도 30의 (E) 및 (F)에 디지털 사이니지의 일례를 나타내었다.
- [0721] 도 30의 (E)에 나타난 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 포함할 수 있다.
- [0722] 도 30의 (F)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.

- [0723] 도 30의 (E) 및 (F)에서는 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0724] 표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높일 수 있다.
- [0725] 표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수도 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
- [0726] 도 30의 (E) 및 (F)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시할 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써 표시부(7000)의 표시를 전환할 수 있다.
- [0727] 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
- [0728] 도 31의 (A) 내지 (G)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 검지, 검출, 또는 측정하는 기능을 가지는 것), 마이크로폰(9008) 등을 포함한다.
- [0729] 도 31의 (A) 내지 (G)에서는 표시부(9001)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0730] 도 31의 (A) 내지 (G)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 관독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 포함하여도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
- [0731] 도 31의 (A) 내지 (G)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
- [0732] 도 31의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 도 31의 (A)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 일례로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 전파 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
- [0733] 도 31의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
- [0734] 도 31의 (C)는 태블릿 단말기(9103)를 나타낸 사시도이다. 태블릿 단말기(9103)는 일례로서 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 각종 애플리케이션을 실행할 수 있다. 태블릿 단말기(9103)는 하우징(9000)의 전면(前面)에 표시부(9001), 카메라(9002), 마이크로폰(9008), 스피커(9003)를 포함하고, 하우징(9000)의 왼쪽 측면에는 조작용 버튼으로서 조작 키(9005)를 포함하고, 바닥면에는 접속 단자(9006)를 포함한다.

[0735] 도 31의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트워치(등록 상표)로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만족되어 제공되고, 만족된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가, 예를 들어 무선 통신이 가능한 헤드셋과 상호 통신함으로써 핸드프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전을 할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.

[0736] 도 31의 (E) 내지 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 31의 (E)는 휴대 정보 단말기(9201)를 펼친 상태, 도 31의 (G)는 접은 상태, 도 31의 (F)는 도 31의 (E) 및 (G) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 가반성이 뛰어나고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역을 가지므로 표시의 일람성(一覽性)이 뛰어나다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.

[0737] 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.


부호의 설명

[0738] A11: 두께, A12: 두께, A13: 두께, ANO: 배선, B11: 두께, B12: 두께, B13: 두께, C31: 용량 소자, C41: 용량 소자, CLK: 신호, D143b: 폭, D241b: 폭, D241t: 폭, D243b: 폭, GL: 배선, INV: 인버터 회로, LAT: 래치 회로, LIN: 신호, LLIN: 단자, Ln: 광, OUT: 출력 단자, RIN: 신호, ROUT: 단자, SL: 배선, SMP: 단자, Tr31: 트랜지스터, Tr33: 트랜지스터, Tr35: 트랜지스터, Tr36: 트랜지스터, Tr41: 트랜지스터, Tr43: 트랜지스터, Tr45: 트랜지스터, Tr47: 트랜지스터, VCOM: 배선, VDD: 전위, VSS: 전위, We: 폭, Ws: 폭, 10: 반도체 장치, 11: 회로, 12: 회로, 15a: 배선, 15b: 배선, 20: 순서 회로, 21: 트랜지스터, 22: 트랜지스터, 41: 영역, 42: 영역, 43: 영역, 44: 영역, 50A: 표시 장치, 50B: 표시 장치, 50C: 표시 장치, 50D: 표시 장치, 50E: 표시 장치, 50F: 표시 장치, 51A: 화소 회로, 51: 화소 회로, 52A: 트랜지스터, 52B: 트랜지스터, 52C: 트랜지스터, 53: 용량 소자, 61: 발광 디바이스, 100: 트랜지스터, 102: 기관, 103: 도전층, 104: 도전층, 106: 절연층, 107: 절연층, 108f: 금속 산화물막, 108: 반도체층, 110a: 절연층, 110af: 절연막, 110ag: 절연층, 110b: 절연층, 110bf: 절연막, 110bg: 절연층, 110c: 절연층, 110cf: 절연막, 110cg: 절연층, 110: 절연층, 111B: 화소 전극, 111G: 화소 전극, 111R: 화소 전극, 111S: 화소 전극, 111: 화소 전극, 112a: 도전층, 112b: 도전층, 112b_e: 도전층, 113B: EL층, 113G: EL층, 113R: EL층, 113S: 기능층, 113: EL층, 114: 공통층, 115: 공통 전극, 117: 차광층, 118B: 희생층, 118G: 희생층, 118R: 희생층, 119B: 희생층, 119G: 희생층, 119R: 희생층, 123: 도전층, 124B: 도전층, 124G: 도전층, 124R: 도전층, 125f: 절연막, 125: 절연층, 126B: 도전층, 126G: 도전층, 126R: 도전층, 127: 절연층, 128: 층, 130B: 발광 소자, 130G: 발광 소자, 130R: 발광 소자, 130S: 수광 소자, 130: 발광 소자, 131: 보호층, 132B: 착색층, 132G: 착색층, 132R: 착색층, 133B: 층, 133Bf: 막, 133G: 층, 133R: 층, 133: 층, 135: 개구, 136: 개구, 140: 접속부, 141t: 형상, 141: 개구, 142: 접촉층, 143b: 형상, 143: 개구, 148t: 형상, 148: 개구, 151: 기관, 152: 기관, 153: 절연층, 162: 표시부, 164: 주변 회로부, 165: 배선, 166: 도전층, 168: 접속부, 172: FPC, 173: IC, 190A: 레지스트 마스크, 190B: 레지스트 마스크, 190C: 레지스트 마스크, 190D: 레지스트 마스크, 195: 절연층, 200: 트랜지스터, 200A: 트랜지스터, 203: 도전층, 204_A: 도전층, 204: 도전층, 205B: 트랜지스터, 205D: 트랜지스터, 205G: 트랜지스터, 205R: 트랜지스터, 205S: 트랜지스터, 208: 반도체층, 210: 화소, 212a: 도전층, 212a_A: 도전층, 212b: 도전층, 212b_A: 도전층, 212b_e: 도전층, 230B: 화소, 230G: 화소, 230R: 화소, 230: 화소, 231: 제 1 구동 회로부, 232: 제 2 구동 회로부, 235: 절연층, 236: 배선, 237: 절연층, 238: 배선, 241b: 형상, 241t: 형상, 241: 개구, 242: 접속층, 243b: 형상, 243: 개구, 248t: 형상, 248: 개구, 352: 指, 353: 층, 355: 회로층, 357: 층, 700A: 전자 기기, 700B: 전자 기기, 721: 하우징, 723: 장착부, 727: 이어폰부, 750: 이어폰, 751: 표시 패널, 753: 광학 부재, 756: 표시 영역, 757: 프레임, 758: 코 받침, 800A: 전자 기기, 800B: 전자 기기, 820: 표시부, 821: 하우징, 822: 통신부, 823: 장착부, 824: 제어부, 825: 촬상부, 827: 이어폰부, 832: 렌즈, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기관, 6518: 배터리, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 9000: 하우징, 9001: 표시부, 9002: 카메라, 9003: 스피커,


9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9103: 태블릿 단말, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

도면


도면1




도면2




도면3




도면4



도면5




도면6




도면7

42




도면8

(A)




(B)




도면9


(A)




(B)



(C)




(D)




도면10


(A)




(B)



(C)




(D)



도면11


(A)

41



(B)


42



도면12


(A)

41



(B)


42



도면13


(A)

41







(B)


42




도면14




도면15





도면16




도면17



도면18




도면19




도면20


(A)





(B)



도면21




도면22




도면23


(A)




(B)




(C)




도면24




도면25




도면26








도면28



도면29



도면30



도면31

