

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5268197号

(P5268197)

(45) 発行日 平成25年8月21日(2013.8.21)

(24) 登録日 平成25年5月17日(2013.5.17)

(51) Int.Cl.		F I		
H O 1 L	27/28	(2006.01)	H O 1 L	27/10 4 4 9
H O 1 L	51/05	(2006.01)	H O 1 L	27/10 4 3 1
H O 1 L	27/10	(2006.01)	H O 1 L	29/28 1 0 0 B

請求項の数 8 (全 33 頁)

(21) 出願番号	特願2010-259096 (P2010-259096)	(73) 特許権者	000153878
(22) 出願日	平成22年11月19日(2010.11.19)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2005-304375 (P2005-304375)		神奈川県厚木市長谷398番地
原出願日	平成17年10月19日(2005.10.19)	(72) 発明者	安部 寛子
(65) 公開番号	特開2011-77535 (P2011-77535A)		神奈川県厚木市長谷398番地 株式会社
(43) 公開日	平成23年4月14日(2011.4.14)		半導体エネルギー研究所内
審査請求日	平成22年12月15日(2010.12.15)	(72) 発明者	岩城 裕司
(31) 優先権主張番号	特願2004-308838 (P2004-308838)		神奈川県厚木市長谷398番地 株式会社
(32) 優先日	平成16年10月22日(2004.10.22)		半導体エネルギー研究所内
(33) 優先権主張国	日本国(JP)	(72) 発明者	湯川 幹央
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	山崎 舜平
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

単結晶半導体基板を用いて形成された、第1のトランジスタ及び第2のトランジスタと

、

前記第1のトランジスタ上方の、第1の導電層と、

前記第1の導電層の端部を覆う領域を有する絶縁層と、

前記第1の導電層上方の、有機化合物を含む層と、

前記有機化合物を含む層上方の、第2の導電層と、

アンテナとしての機能を有する第3の導電層と、を有し、

前記第3の導電層は、前記第1の導電層、前記有機化合物を含む層、及び前記第2の導電層と重なる領域を有し、

10

前記第1のトランジスタは、前記第1の導電層と電氣的に接続され、

前記第2のトランジスタは、導電性粒子を介して、前記第3の導電層と電氣的に接続されていることを特徴とする半導体装置。

【請求項 2】

請求項 1 において、

前記有機化合物を含む層は、前記第1の導電層と前記第2の導電層の間に電圧が印加されることにより電気抵抗が変化することを特徴とする半導体装置。

【請求項 3】

請求項 1 又は 2 において、

20

前記有機化合物を含む層は、酸を発生する化合物がドーピングされた共役高分子材料を含むことを特徴とする半導体装置。

【請求項 4】

請求項 1 乃至 3 のいずれかーにおいて、

前記有機化合物を含む層は、光の照射により電気抵抗が変化することを特徴とする半導体装置。

【請求項 5】

単結晶半導体基板を用いて形成された、第 1 のトランジスタ、第 2 のトランジスタ、及び第 3 のトランジスタと、

前記第 1 のトランジスタ上方の、第 1 の導電層と、

前記第 2 のトランジスタ上方の、第 2 の導電層と、

前記第 1 の導電層の端部を覆う領域と、前記第 2 の導電層の端部を覆う領域と、を有する絶縁層と、

前記第 1 の導電層上方の、第 1 の有機化合物を含む層と、

前記第 2 の導電層上方の、第 2 の有機化合物を含む層と、

前記第 1 の有機化合物を含む層及び前記第 2 の有機化合物を含む層上方の、第 3 の導電層と、

アンテナとしての機能を有する第 4 の導電層と、を有し、

前記第 4 の導電層は、前記第 1 の導電層、前記第 1 の有機化合物を含む層、及び前記第 3 の導電層と重なる領域を有し、

前記第 4 の導電層は、前記第 2 の導電層、前記第 2 の有機化合物を含む層、及び前記第 3 の導電層と重なる領域を有し、

前記第 1 のトランジスタは、前記第 1 の導電層と電氣的に接続され、

前記第 2 のトランジスタは、前記第 2 の導電層と電氣的に接続され、

前記第 3 のトランジスタは、導電性粒子を介して、前記第 4 の導電層と電氣的に接続されていることを特徴とする半導体装置。

【請求項 6】

請求項 5 において、

前記第 1 の有機化合物を含む層は、前記第 1 の導電層と前記第 3 の導電層の間に電圧が印加されることにより電気抵抗が変化し、

前記第 2 の有機化合物を含む層は、前記第 2 の導電層と前記第 3 の導電層の間に電圧が印加されることにより電気抵抗が変化することを特徴とする半導体装置。

【請求項 7】

請求項 5 又は 6 において、

前記第 1 の有機化合物を含む層及び前記第 2 の有機化合物を有する層は、酸を発生する化合物がドーピングされた共役高分子材料を含むことを特徴とする半導体装置。

【請求項 8】

請求項 5 乃至 7 のいずれかーにおいて、

前記第 1 の有機化合物を含む層及び前記第 2 の有機化合物を有する層は、光の照射により電気抵抗が変化することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は記憶素子を有する半導体装置に関し、特に当該記憶素子として有機化合物層を含む半導体装置に関する。

【背景技術】

【0002】

近年、有機材料を用いた電子デバイスの開発が広く行われており、発光素子である有機 EL や有機 TFT 等の開発が行われている。また、有機材料を用いた記憶素子の研究も行われており、例えば、有機ダイオードを利用したマスク ROM 等がある（例えば、特許文

10

20

30

40

50

献１）。この記憶素子においては、製造時以外ではデータの書き込み（追記）を行うことができず使い勝手が良くなかった。

【先行技術文献】

【特許文献】

【０００３】

【特許文献１】特表２００１－５１６９６４

【発明の概要】

【発明が解決しようとする課題】

【０００４】

本発明では、チップ製造時以外にデータの書き込みが可能であり、偽造の防止可能な半導体装置を提供することを目的とする。さらに、本発明は、単純な構造の記憶素子から構成される安価な半導体装置の提供を課題とする。

10

【課題を解決するための手段】

【０００５】

上記課題を解決するために、本発明では以下の手段を講ずる。

【０００６】

本発明の半導体装置は、単結晶半導体基板上に形成された電界効果トランジスタと、電界効果トランジスタの上方に設けられた記憶回路とを有し、電界効果トランジスタは単結晶半導体基板をチャネル領域として形成されており、記憶回路は、第１の導電層と、有機化合物層と、第２の導電層とが順に積層された有機メモリ素子を有することを特徴としている。なお、ここでいう有機メモリ素子とは、少なくとも一対の導電層間に有機化合物層が挟まれた構造を有している素子を指す。

20

【０００７】

また、本発明の半導体装置の他の構成は、単結晶半導体基板をチャネル領域として形成された電界効果トランジスタと、電界効果トランジスタの上方に設けられた記憶回路と、アンテナとして機能する導電層とを有し、記憶回路は、第１の導電層と、有機化合物層と、第２の導電層とが順に積層された有機メモリ素子を有し、アンテナとして機能する導電層と第１の導電層とが同じ層に設けられていることを特徴としている。

【０００８】

また、本発明の半導体装置の他の構成は、単結晶半導体基板をチャネル領域として形成された電界効果トランジスタと、電界効果トランジスタの上方に設けられた記憶回路と、記憶回路の上方に設けられたアンテナとして機能する導電層とを有し、記憶回路は、第１の導電層と、有機化合物層と、第２の導電層とが順に積層された有機メモリ素子を有し、アンテナとして機能する導電層は、電界効果トランジスタと電氣的に接続するように貼り合わされて設けられていることを特徴としている。

30

【０００９】

また、本発明の半導体装置の他の構成は、上記構成において、記憶回路が、電界効果トランジスタと電氣的に接続された第１の導電層と、第１の導電層の端部を覆うように設けられた絶縁層と、第１の導電層および絶縁層上に設けられた有機化合物層と、有機化合物層上に設けられた第２の導電層とを有する有機メモリ素子を有していることを特徴としている。

40

【００１０】

また、本発明の半導体装置の他の構成は、上記構成において、記憶回路が、前記電界効果トランジスタと電氣的に接続された第１の導電層と、前記第１の導電層の端部を覆うように設けられた絶縁層と、前記絶縁層に覆われていない前記第１の導電層および前記絶縁層の端部を覆うように設けられた有機化合物層と、前記有機化合物層および前記前記有機化合物層に覆われていない前記絶縁層を覆うように設けられた第２の導電層とを有する有機メモリ素子を有していることを特徴としている。

【００１１】

また、本発明の半導体装置の他の構成は、上記構成において、第１の導電層と第２の導

50

電層の一方または両方が透光性を有することを特徴としている。この構成は、光学的作用を加えることによって記憶回路にデータを書き込む（追記）場合に必要となる。

【0012】

また、本発明の半導体装置の他の構成は、上記構成において、有機メモリ素子が電圧を印加する書き込み処理により不可逆的に抵抗が変化することを特徴としている。

【0013】

また、本発明の半導体装置の他の構成は、上記構成において、記憶回路にデータを書き込んだ場合に、有機メモリ素子の第1の導電層と第2の導電層間の距離が変化することを特徴としている。データの書き込みによる第1の導電層と第2の導電層間の距離の変化は、有機メモリ素子の場所によって異なり、広くなる部分や狭くなる部分が生じる。

10

【0014】

また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層が電子輸送材料またはホール輸送材料であることを特徴としている。また、より具体的には、有機化合物層の導電率が  $10^{-15} \text{ S/cm}$  以上  $10^{-3} \text{ S/cm}$  以下であることを特徴としている。

【0015】

また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層の膜厚が  $5 \sim 60 \text{ nm}$  であることを特徴としている。

【0016】

また、本発明の半導体装置の他の構成は、上記構成において、記憶回路として有機メモリ素子の他に、DRAM (Dynamic Random Access Memory)、SRAM (Static Random Access Memory)、FeRAM (Ferroelectric Random Access Memory)、マスクROM (Read Only Memory)、PROM (Programmable Read Only Memory)、EPROM (Electrically Programmable Read Only Memory)、EEPROM (Electrically Erasable Read Only Memory) 及びフラッシュメモリから選択された1つまたは複数を有することを特徴としている。

20

【0017】

また、本発明の半導体装置の他の構成は、上記構成において、電源回路、クロック発生回路、データ復調/変調回路及びインターフェイス回路から選択された1つ又は複数を有することを特徴としている。

30

【0018】

また、本発明において、有機化合物層は、蒸着法、液滴吐出法、スクリーン印刷法、スピンコート法等を用いて形成することができる。なお、液滴吐出法とは、導電物や絶縁物等の材料を含んだ組成物の液滴（ドットともいう）を選択的に吐出（噴射）して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。

【発明の効果】

【0019】

本発明を用いることによって、記憶素子の製造時以外にデータの書き込み（追記）が可能であり、書き換えによる偽造を防止可能な半導体装置を得ることができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル部としたトランジスタを有するため、高速動作が可能である。また、本発明では、単純な構成の記憶素子を形成することが可能であるため、安価で高集積化された記憶素子を有する半導体装置を提供することができる。

40

【図面の簡単な説明】

【0020】

【図1】本発明の半導体装置の構成の一例を説明する図。

【図2】本発明の半導体装置の構成の一例を説明する図。

【図3】本発明の半導体装置の構成の一例を説明する図。

50

- 【図４】本発明の半導体装置の構成の一例を説明する図。  
【図５】本発明の半導体装置の構成の一例を説明する図。  
【図６】本発明の半導体装置の構成の一例を説明する図。  
【図７】本発明の半導体装置の構成の一例を説明する図。  
【図８】本発明の半導体装置の構成の一例を説明する図。  
【図９】本発明の半導体装置およびその駆動方法を説明する図。  
【図１０】本発明の半導体装置およびその駆動方法を説明する図。  
【図１１】本発明の半導体装置およびその駆動方法を説明する図。  
【図１２】本発明のレーザ照射装置の一例を示す図。  
【図１３】本発明の半導体装置およびその駆動方法を説明する図。 10  
【図１４】本発明の半導体装置の構成の一例を説明する図。  
【図１５】本発明の半導体装置の使用形態の一例を説明する図。  
【図１６】本発明の半導体装置における有機メモリ素子の電流電圧特性を示す図。  
【図１７】本発明の半導体装置における有機メモリ素子の電流電圧特性を示す図。  
【図１８】本発明の半導体装置の使用形態の一例を説明する図。  
【図１９】本発明の半導体装置の使用形態の一例を説明する図。  
【図２０】本発明の半導体装置の使用形態の一例を説明する図。  
【図２１】本発明の半導体装置における有機メモリ素子の電流電圧特性を示す図。  
【図２２】本発明の半導体装置における有機メモリ素子の電流電圧特性を示す図。  
【図２３】本発明の半導体装置における有機メモリ素子の電流電圧特性を示す図。 20  
【図２４】本発明の半導体装置における有機メモリ素子の素子構造を示す図。  
【発明を実施するための形態】  
【００２１】

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用い、繰り返しの説明を省略する場合がある。

- 【００２２】 30  
(実施の形態１)

本実施の形態では、本発明の半導体装置の構成の一例について、図１～３を用いて以下に説明する。

【００２３】

本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタ(FET)を含む層３５１と、複数の記憶素子を含む層３５２が順に積層された構成を有する(図１)。複数の電界効果トランジスタを含む層３５１は様々な回路を構成し、複数の記憶素子を含む層３５２はデータを記憶する記憶回路を有している。

【００２４】

次に、上記構成を有する半導体装置の断面構造について説明する。まず、複数の電界効果トランジスタを含む層３５１の断面構造について説明する(図２(A))。 40

【００２５】

電界効果トランジスタは、単結晶半導体基板３０２上に形成される。単結晶半導体基板３０２は、 $n$ ウェル３０３、３０４と $p$ ウェル３０５、３０６が形成され、フィールド酸化膜３０７によってそれぞれ分離されている。また、上記構成に限られず、 $n$ 型の単結晶半導体基板を用いるときには $p$ ウェルを、 $p$ 型の単結晶半導体基板を用いるときには $n$ ウェルのみをそれぞれ設けた構成としてもよい。

【００２６】

ゲート絶縁膜３０８～３１１は、熱酸化法により形成された薄膜である。ゲート３１２～３１５は、 $CVD$ 法により１００～３００nmの厚さで形成した多結晶シリコン層３１ 50

2 a ~ 3 1 5 a と、5 0 ~ 3 0 0 n m の厚さで形成したシリサイド層 3 1 2 b ~ 3 1 5 b からなる。また、サイドウォール 3 2 4 ~ 3 2 7 は、全面に絶縁層を形成後、異方性エッチングにより、ゲート 3 1 2 ~ 3 1 5 の側壁に絶縁層を残存させることにより形成することができる。

【 0 0 2 7 】

p チャネル型 F E T 3 1 6 のソース・ドレイン領域 3 2 8 と、p チャネル型 F E T 3 1 8 のソース・ドレイン領域 3 3 0 には、p 型の導電性を付与する不純物元素が添加されている。一方、n チャネル型 F E T 3 1 7 のソース・ドレイン領域 3 2 9 と、n チャネル型 F E T 3 1 9 のソース・ドレイン領域 3 3 1 には、n 型の導電性を付与する不純物元素が添加されている。

10

【 0 0 2 8 】

また、p チャネル型 F E T 3 1 6 の低濃度不純物領域 ( L D D 領域 ) 3 2 0 と、p チャネル型 F E T 3 1 8 の低濃度不純物領域 ( L D D 領域 ) 3 2 2 には、p 型の導電性を付与する不純物元素が添加されている。n チャネル型 F E T 3 1 7 の低濃度不純物領域 ( L D D 領域 ) 3 2 1 と、n チャネル型 F E T 3 1 9 の低濃度不純物領域 ( L D D 領域 ) 3 2 3 には、n 型の導電性を付与する不純物元素が添加されている。これらの低濃度不純物領域は、イオン注入法やイオンドープ法で自己整合的に形成された領域である。なお、本実施の形態の半導体装置は上記構成に限られず、サイドウォールや L D D 領域を設けなくともよいし、サリサイド構造としてもよい。

【 0 0 2 9 】

20

また、p チャネル型 F E T 3 1 6、3 1 8 と、n チャネル型 F E T 3 1 7、3 1 9 を覆うように、絶縁層 3 3 2、3 3 3 が設けられており、これらの絶縁層 3 3 2、3 3 3 は、表面を平坦化するために設けられた薄膜である。

【 0 0 3 0 】

ソース配線またはドレイン配線 3 3 4 ~ 3 4 1 は、ソース配線またはドレイン領域 3 2 8 ~ 3 3 1 に接する配線であり、絶縁層 3 3 2、3 3 3 にそれぞれ設けられたコンタクトホールを充填する配線である。そして、ソース配線とドレイン配線 3 3 4 ~ 3 4 1 を覆うように、絶縁層 3 4 2、3 4 3 が設けられており、これらの絶縁層 3 4 2、3 4 3 も、表面を平坦化するために設けられた薄膜である。

【 0 0 3 1 】

30

次に、複数の電界効果トランジスタを含む層 3 5 1 上に、複数の記憶素子を含む層 3 5 2 が積層された半導体装置の断面構造について説明する ( 図 2 ( B ) 参照 )。

【 0 0 3 2 】

絶縁層 3 4 3 上に、第 1 の導電層 3 4 5、有機化合物層 3 4 6、第 2 の導電層 3 4 7 が順に積層されており、この積層体が記憶素子 3 5 0 に相当する。有機化合物層 3 4 6 同士の間には、絶縁層 3 4 8 が設けられている。複数の記憶素子 3 5 0 上には、絶縁層 3 4 9 が設けられている。図 2 ( B ) に示すように電界効果トランジスタ上に複数の記憶素子を単純な構成 ( パッシブマトリクス型 ) で設けることによって、より微細な構造を容易に集積化することが可能となり、低コストで大容量の記憶素子を有する半導体装置を提供することが可能となる。

40

【 0 0 3 3 】

次に、上記図 2 ( B ) とは異なる半導体装置の断面構造について図 3 を用いて説明する。

【 0 0 3 4 】

絶縁層 3 4 3 上に、電界効果トランジスタに接続されたソース・ドレイン配線に接続するように、第 1 の導電層 3 6 1 ~ 3 6 4 が設けられ、第 1 の導電層 3 6 1 ~ 3 6 4 に接するように有機化合物層 3 6 5 ~ 3 6 8 が設けられる。さらに、有機化合物層 3 6 5 ~ 3 6 8 に接するように第 2 の導電層 3 6 9 が設けられる。第 1 の導電層 3 6 1 ~ 3 6 4 または第 2 の導電層 3 6 9 は、アルミニウム ( A l )、銅 ( C u )、銀 ( A g ) または透光性を有するインジウム錫酸化物 ( I T O ) 等の公知の導電性材料を用いて形成することができ

50

る。また、有機化合物層 365 ~ 368 は、蒸着法や液滴吐出法を用いて形成することができる。液滴吐出法を用いて形成すると、有機化合物層を所望の場所に選択的に形成することができるためマスクが不要となる。また、必要最低限の材料で済むため、材料の利用効率が向上するといった利点を有している。

#### 【0035】

第1の導電層 361 ~ 364 のいずれか1つと、第2の導電層 369 の積層体が記憶素子 371 ~ 374 のいずれか1つに相当する。有機化合物層 365 ~ 368 の間には、絶縁層 370 が設けられている。また、複数の記憶素子 371 ~ 374 上には、絶縁層 375 が設けられている。なお、図3に示した半導体装置の構成において、電界効果トランジスタを含む層 351 に設けられた電界効果トランジスタは、記憶素子 371 ~ 374 への書き込みまたは読み込みの際にスイッチング素子として働くため、pチャネル型FETまたはnチャネル型FETのどちらか一方の構成を用いて設けることが好ましい。上記構成とすることによって、移動度や応答速度が良好な単結晶半導体層をチャネル部としたトランジスタを有するため高速な動作が可能であり、動作周波数を向上させた半導体装置を提供することが可能となる。

10

#### 【0036】

次に、非接触でデータを送受信する機能を有する半導体装置の構成について、図4、図5を用いて以下に説明する。

#### 【0037】

図4に示す半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層 401 と、複数の記憶素子を含む層 402 が順に積層されており、複数の記憶素子を含む層 402 の周囲に、アンテナとして機能する導電層 403 が設けられた構成を有する(図4(A)、(B))。なお、図4(A)は上面図、図4(B)は斜視図を示している。

20

#### 【0038】

上記構成を有する半導体装置の断面構造について図5(A)を用いて説明する。

#### 【0039】

図5(A)において、複数の電界効果トランジスタを含む層 401 は、pチャネル型FET 316、nチャネル型FET 317、pチャネル型FET 318、nチャネル型FET 319を有している。なお、これらのFETの構造は上記図2(B)で示した通りであるので、ここでは、その説明を省略する。

30

#### 【0040】

pチャネル型FET 316、nチャネル型FET 317、pチャネル型FET 318、nチャネル型FET 319を覆うように絶縁層 342、343 が設けられ、絶縁層 343 上に複数の記憶素子を含む層 402 が設けられている。また、複数の記憶素子を含む層 402 の周囲には、アンテナとして機能する導電層 403 が設けられている。

#### 【0041】

複数の記憶素子を含む層 402 は、絶縁層 343 上に、第1の導電層 445、有機化合物層 446、第2の導電層 447 が順に積層されており、この積層体が記憶素子 450 に相当する。有機化合物層 446 の間には、絶縁層 448 が設けられている。

40

#### 【0042】

また、アンテナとして機能する導電層 403 は、第1の導電層 445 と同じ層に設けられている。導電層 403 上には、絶縁層 448、449 が設けられている。アンテナとして機能する導電層 403 は、波形整形回路や整流回路を構成するトランジスタに接続されている。非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり(データの書き込みや読み込み)が行われる。ここでは、導電層 403 は、pチャネル型FET 316 のソースまたはドレイン配線 334 と、nチャネル型FET 319 のソースまたはドレイン配線 341 に接続されている。導電層 403 としては、銅(Cu)、アルミニウム(Al)、銀(Ag)、金(Au)等の材料を用いて形成することができる。また、第1の導

50

電層 4 4 5 と同じ工程で作製しても良い。

【 0 0 4 3 】

次に、上記図 5 ( A ) とは異なる半導体装置の断面構造について図 5 ( B ) を用いて説明する。より詳しくは、図 5 ( A ) における複数の記憶素子を含む層 4 0 2 の構造が異なる半導体装置の断面構造について説明する。

【 0 0 4 4 】

図 5 ( B ) において、複数の電界効果トランジスタを含む層 4 0 1 は、上記図 3 で示した構成と同様に設けることができる。複数の記憶素子を含む層 4 0 2 は、ソース・ドレイン配線 3 3 6、3 3 8 に接続するように、第 1 の導電層 4 6 2、4 6 3 が設けられ、第 1 の導電層 4 6 2、4 6 3 に接するように有機化合物層 4 6 6、4 6 7 が設けられている。さらに、有機化合物層 4 6 6、4 6 7 に接するように第 2 の導電層 4 6 9 が設けられている。

10

【 0 0 4 5 】

第 1 の導電層 4 6 2、4 6 3 のどちらかと、有機化合物層 4 6 6、4 6 7 のどちらかと、第 2 の導電層 4 6 9 の積層体が記憶素子 4 7 2、4 7 3 のどちらかに相当する。有機化合物層 4 6 6、4 6 7 の間には、絶縁層 4 7 0 が設けられている。また、複数の記憶素子 4 7 2、4 7 3 上には、絶縁層 4 7 5 が設けられている。

【 0 0 4 6 】

図 5 ( B ) の半導体装置の構成において、第 1 の導電層 4 6 2、4 6 3 と接続する電界効果トランジスタは、記憶素子 4 7 2、4 7 3 への書き込みまたは読み込みの際にスイッチング素子として働くため、p チャネル型 F E T または n チャネル型 F E T のどちらか一方の構成を用いて設けることが好ましい。また、その他の電界効果トランジスタは、p チャネル型 F E T または n チャネル型 F E T のどちらか一方の構成で設けてもよいし、p チャネル型 F E T または n チャネル型 F E T の両方を設けてもよいし、p チャネル型 F E T または n チャネル型 F E T をあわせて C M O S 回路として設けてもよい。

20

【 0 0 4 7 】

このように図 4、図 5 に示すように、アンテナとして機能する導電層を形成することによって、非接触でデータを送受信する機能を有する半導体装置を提供することができる。このような半導体装置は、非接触でデータの送受信を行う無線チップ等に利用することができる。また、無線チップ等は微細な構造を要求される場合が多いが、図 5 に示す構造を用いることによって安価で高集積化された記憶素子を有する半導体装置を提供することができる。

30

【 0 0 4 8 】

次に、非接触でデータを送受信する場合において、上記図 4、図 5 と異なる半導体装置の構成について、図 6 ~ 図 8 を用いて以下に説明する。

【 0 0 4 9 】

本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層 5 0 1 と、複数の記憶素子を含む層 5 0 2 が順に積層して設けられた基板と、アンテナとして機能する導電層 5 0 3 が設けられた基板とが貼り合わされた構成を有する ( 図 6 ( A )、( B ) )。なお、図 6 ( A ) は上面図、図 6 ( B ) は斜視図を示している。

40

【 0 0 5 0 】

次に、上記構成を有する本発明の半導体装置の断面構造について図 7 を用いて以下に説明する。

【 0 0 5 1 】

複数の電界効果トランジスタを含む層 5 0 1 は、p チャネル型 F E T 3 1 6、n チャネル型 F E T 3 1 7、p チャネル型 F E T 3 1 8、n チャネル型 F E T 3 1 9 を有している。これらの F E T の構造は上記図 2 ( B ) で示した通りであるので、ここでは、その説明を省略する。

【 0 0 5 2 】

50



また、複数の記憶素子を含む層 5 0 2 は、図 5 ( A ) を用いて説明した複数の記憶素子を含む層 4 0 2 と同様に設けることができる。

【 0 0 5 3 】

複数の電界効果トランジスタを含む層 5 0 1 と複数の記憶素子を含む層 5 0 2 とを含む基板と、導電層 5 0 3 が設けられた基板 5 0 4 は、導電性粒子 5 0 6 を含む樹脂 5 0 5 により貼りあわされている。なお、貼り合わせて素子を形成する方法としては、例えば、円形の半導体基板と複数の導電層が設けられた基板 5 0 4 とを貼り合わせた後に、貼り合わされた円形の半導体基板と基板 5 0 4 とを分断して個々の素子に分離して設けることができる。また、複数の導電層が設けられた基板 5 0 4 上にあらかじめ分断された Si 基板を貼り合わせた後に、基板 5 0 4 を分断して個々の素子を形成してもよいし、半導体基板と基板 5 0 4 をそれぞれ分断した後に貼り合わせることによって個々の素子を形成してもよい。

10

【 0 0 5 4 】

そして、p チャンネル型 F E T 3 1 6 のソース・ドレイン配線 3 3 4 及び n チャンネル型 F E T 3 1 9 のソース・ドレイン配線 3 4 1 と、導電層 5 0 3 とは、導電性粒子 5 0 6 を介して電氣的に接続する。なお、ここでは導電性微粒子を含む異方性導電フィルムを用いて接続した場合を示したが、他にも、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いてもよい。

【 0 0 5 5 】

次に、図 7 に示した構成とは異なる半導体装置の断面構造について図 8 を用いて説明する。より詳しくは、図 7 の構成と、複数の記憶素子を含む層 5 0 2 の構造が異なる半導体装置の断面構造について説明する。

20

【 0 0 5 6 】

複数の電界効果トランジスタを含む層 5 0 1 は、図 5 ( B ) で示したように形成することができる。複数の記憶素子を含む層 5 0 2 は、図 5 ( B ) を用いて説明した、複数の記憶素子を含む層 4 0 2 と同じ構造である。そして、上記図 7 の構成と同様、複数の電界効果トランジスタを含む層 5 0 1 と複数の記憶素子を含む層 5 0 2 とを含む基板と、導電層 5 0 3 が設けられた基板 5 0 4 は、導電性粒子 5 0 6 を含む樹脂 5 0 5 により貼りあわされている。そして、ソース・ドレイン配線 3 3 4、3 4 1 と、導電層 5 0 3 とは、導電性粒子 5 0 6 を介して電氣的に接続する。

30

【 0 0 5 7 】

このように上記図 6 ~ 図 8 に示すように、複数の電界効果トランジスタを含む層 5 0 1 と複数の記憶素子を含む層 5 0 2 が順に積層して設けられた基板にアンテナとして機能する導電層 5 0 3 を貼り合わせて設けることによって、上記図 5 に示した構造に比べて容易に導電層 5 0 3 の面積を大きく形成することができる。導電層の面積を広く形成することによって、導通抵抗を低く抑えることができるため、非接触でデータを送受信する際に半導体装置の通信距離をのばすことができる。

【 0 0 5 8 】

( 実施の形態 2 )

本実施の形態においては、上記実施の形態 1 で示した記憶素子の構成に関して以下に説明する。

40

【 0 0 5 9 】

本発明において、上記実施の形態で示した記憶素子 ( 以下、有機メモリ素子とも記す ) は、有機化合物層を有していることを特徴とする。なお、メモリは有機メモリ素子のみを含んでいてもよいし、他の記憶素子を含んでいてもよい。有機メモリ素子を含むメモリ ( 以下、有機メモリとも記す ) は、有機化合物の材料を利用したものであり、当該有機化合物層に光または電氣的作用を加えることにより電気抵抗の変化を生じさせるものである。

【 0 0 6 0 】

次に、有機メモリの構成について図 1 3 を用いて説明する。有機メモリは、メモリセル 2 1 がマトリクス状に設けられたメモリセルアレイ 2 2、デコーダ 2 3、2 4、セクタ

50

25、読み出し／書き込み回路26を有する。なお、図13に示す有機メモリの構成は、図2(B)、図5(A)における複数の記憶素子を含む層402または図7における複数の有機メモリ素子を含む層502の記憶素子の構造(パッシブマトリクス型)に対応している。

#### 【0061】

メモリセル21は、ビット線 $B_x(1 \times m)$ に接続される第1の導電層と、ワード線 $W_y(1 \times n)$ に接続される第2の導電層と、有機化合物層とを有する。有機化合物層は、第1の導電層と第2の導電層の間に設けられる。

#### 【0062】

次に、メモリセルアレイ22の上面構造と断面構造について図9を用いて説明する。なお、メモリセルアレイ22は、上記実施の形態で示した電界効果トランジスタを含む層(以下、基板30と記す)上に、第1の方向に延在する第1の導電層27と、第1の方向と異なる方向第2の方向(例えば、垂直な方向)に延在する第2の導電層28と、有機化合物層29とを有する。第1の導電層27と第2の導電層28は、ストライプ状に、互いに交差するように形成される。隣接する有機化合物層29の間には、絶縁層33が設けられる。また、第2の導電層28に接するように、保護層として機能する絶縁層34が設けられる。

#### 【0063】

第1の導電層27と第2の導電層28は、アルミニウム(Al)、銅(Cu)、銀(Ag)等の公知の導電性材料を用いて形成する。また、有機化合物層29は蒸着法や液滴吐出法を用いて形成することができる。液滴吐出法を用いた場合、各メモリセルに選択的に有機化合物層を設けることができるため、材料の利用効率を向上することができる。

#### 【0064】

光によりデータの書き込みを行う場合、第2の導電層28は透光性を有するように形成する。透光性を有する導電層は、インジウム錫酸化物(ITO)等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。また、上記実施の形態において、記憶素子上にアンテナとして機能する導電層が設けてある場合には、データの書き込む部分の記憶素子の上方には導電層を設けず、光を照射できる開口窓を設けておく。また、記憶素子の下方に設けてある電界効果トランジスタに光が照射されないように、遮光膜を設けておく。具体的には、図2(B)に示す半導体装置に光学的作用を加えてデータを書き込む際には、絶縁層332、333、342または343の少なくとも一層を遮光性を有する膜で形成する。好ましくは342または343の少なくとも一方を遮光性の膜で形成する。

#### 【0065】

有機化合物層29は、導電性を有する(好ましくは、導電率が $10^{-15} \text{ S/cm}$ 以上 $10^{-3} \text{ S/cm}$ 以下)有機化合物材料を用いることができる。例えば、4,4'-ビス[N-(1-ナフチル)-N-フェニルアミノ]ビフェニル(略称: NPD)や4,4'-ビス[N-(3-メチルフェニル)-N-フェニルアミノ]ビフェニル(略称: TPDP)や4,4',4''-トリス(N,N-ジフェニルアミノ)トリフェニルアミン(略称: TDATA)、4,4',4''-トリス[N-(3-メチルフェニル)-N-フェニルアミノ]トリフェニルアミン(略称: MTDATA)や4,4'-ビス(N-(4-(N,N-ジ-m-トリルアミノ)フェニル)-N-フェニルアミノ)ビフェニル(略称: DNTPD)などの芳香族アミン系(即ち、ベンゼン環-窒素の結合を有する)の化合物やフタロシアニン(略称:  $\text{H}_2\text{Pc}$ )、銅フタロシアニン(略称:  $\text{CuPc}$ )、バナジルフタロシアニン(略称:  $\text{VOPc}$ )等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。

#### 【0066】

また、他にも有機化合物材料として電子輸送性が高い材料を用いることができ、例えばトリス(8-キノリノラト)アルミニウム(略称:  $\text{Alq}_3$ )、トリス(4-メチル-8-キノリノラト)アルミニウム(略称:  $\text{Almq}_3$ )、ビス(10-ヒドロキシベンゾ[

10

20

30

40

50

h] - キノリナト) ベリリウム (略称: BeBq<sub>2</sub>)、ビス(2 - メチル - 8 - キノリノラト) - 4 - フェニルフェノラト - アルミニウム (略称: BA1q) 等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2 - (2 - ヒドロキシフェニル) ベンゾオキサゾラト] 亜鉛 (略称: Zn(BOX)<sub>2</sub>)、ビス[2 - (2 - ヒドロキシフェニル) ベンゾチアゾラト] 亜鉛 (略称: Zn(BTZ)<sub>2</sub>) などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2 - (4 - ビフェニル) - 5 - (4 - tert - ブチルフェニル) - 1, 3, 4 - オキサジアゾール (略称: PBD)、1, 3 - ビス[5 - (p - tert - ブチルフェニル) - 1, 3, 4 - オキサジアゾール - 2 - イル] ベンゼン (略称: OXD - 7)、3 - (4 - tert - ブチルフェニル) - 4 - フェニル - 5 - (4 - ビフェニル) - 1, 2, 4 - トリアゾール (略称: TAZ)、3 - (4 - tert - ブチルフェニル) - 4 - (4 - エチルフェニル) - 5 - (4 - ビフェニル) - 1, 2, 4 - トリアゾール (略称: p - EtTAZ)、バソフェナントロリン (略称: BPhen)、バソキュプロイン (略称: BCP) 等の化合物等を用いることができる。

#### 【0067】

また、他の有機化合物材料として、4 - ジシアノメチレン - 2 - メチル - 6 - [2 - (1, 1, 7, 7 - テトラメチルジュロリジン - 9 - イル) エテニル] - 4H - ピラン (略称: DCJT)、4 - ジシアノメチレン - 2 - t - ブチル - 6 - [2 - (1, 1, 7, 7 - テトラメチルジュロリジン - 9 - イル) エテニル] - 4H - ピラン、ペリフランテン、2, 5 - ジシアノ - 1, 4 - ビス[2 - (10 - メトキシ - 1, 1, 7, 7 - テトラメチルジュロリジン - 9 - イル) エテニル] ベンゼン、N, N' - ジメチルキナクリドン (略称: DMQd)、クマリン6、クマリン545T、トリス(8 - キノリノラト) アルミニウム (略称: Alq<sub>3</sub>)、9, 9' - ビアントリル、9, 10 - ジフェニルアントラセン (略称: DPA) や9, 10 - ビス(2 - ナフチル) アントラセン (略称: DNA)、2, 5, 8, 11 - テトラ - t - ブチルペリレン (略称: TBP) 等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9, 10 - ジ(2 - ナフチル) - 2 - tert - ブチルアントラセン (略称: t - BuDNA) 等のアントラセン誘導体、4, 4' - ビス(N - カルバゾリル) ピフェニル (略称: CBP) 等のカルバゾール誘導体、ビス[2 - (2 - ヒドロキシフェニル) ピリジナト] 亜鉛 (略称: Znpp<sub>2</sub>)、ビス[2 - (2 - ヒドロキシフェニル) ベンゾオキサゾラト] 亜鉛 (略称: ZnBOX) などの金属錯体等を用いることができる。また、トリス(8 - キノリノラト) アルミニウム (略称: Alq<sub>3</sub>)、9, 10 - ビス(2 - ナフチル) アントラセン (略称: DNA)、ビス(2 - メチル - 8 - キノリノラト) - 4 - フェニルフェノラト - アルミニウム (略称: BA1q) 等を用いることができる。なお、上述した有機化合物は単層で設けてもよいし積層して設けてもよく、実施者が適宜選択すればよい。

#### 【0068】

また、他にも光または電気的作用を加えることによって電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物 (光酸発生剤) をドーブした共役高分子を用いることができる。ここで共役高分子としては、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフエン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o - ニトロベンジルトシレート、アリールスルホン酸 p - ニトロベンジルエステル、スルホニルアセトフェノン類、Fe - アレン錯体 PF<sub>6</sub> 塩等を用いることができる。

#### 【0069】

また、上記構成とは異なる構成として、第1の導電層27と有機化合物層29の間、もしくは第2の導電層28と有機化合物層29の間に、整流性を有する素子を設けてもよい (図9(D) 参照)。整流性を有する素子とは、代表的には、ショットキーダイオード、PN接合を有するダイオード、PIN接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わな

10

20

30

40

50

い。ここでは、第1の導電層と有機化合物層の間に、半導体層44、45を含むPN接合ダイオードを設けた場合を示す。半導体層44、45のうち、一方はN型半導体であり、他方はP型半導体である。このように、整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み出しや書き込み動作のマージンを向上させることができる。

#### 【0070】

上記の通り、本実施の形態で示した有機メモリ素子は、一対の導電層間に有機化合物層を設ける単純な構成を有するため、作製工程が単純であり、高集積化させた有機メモリ素子を有する半導体装置を低コストで提供することができる。また、上記構成とすることによって、製造時以外にもデータの書き込み（追記）が可能であるため、ユーザーが適宜必要となときにデータを書き込むことができる。また、本発明の有機メモリは、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置を提供することができる。また、上述した有機メモリは、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。そのため、当該有機メモリを用いることによって、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。

#### 【0071】

次に、有機メモリにデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する（図13参照）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、ここでは、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「0」、電気特性を変化させた状態を「1」とする。

#### 【0072】

メモリセル21にデータ「1」を書き込む場合、まず、デコーダ23、24およびセクタ25によってメモリセル21を選択する。具体的には、デコーダ24によって、メモリセル21に接続されるワード線W3に所定の電圧V2を印加する。また、デコーダ23とセクタ25によって、メモリセル21に接続されるビット線B3を読み出し／書き込み回路26に接続する。そして、読み出し／書き込み回路26からビット線B3へ書き込み電圧V1を出力する。こうして、当該メモリセル21を構成する第1の導電層と第2の導電層の間には電圧 $V_w = V_1 - V_2$ を印加する。電位 $V_w$ を適切に選ぶことで、当該導電層間に設けられた有機化合物層29を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、 $(V_1, V_2) = (0V, 5 \sim 15V)$ 、あるいは $(3 \sim 5V, -1.2 \sim -2V)$ の範囲から適宜選べば良い。電圧 $V_w$ は $5 \sim 15V$ 、あるいは $-5 \sim -15V$ とすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。

#### 【0073】

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第1の導電層と第2の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。

#### 【0074】

一方、メモリセル21にデータ「0」を書き込む場合は、メモリセル21には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ23、24およびセクタ25によってメモリセル21を選択するが、読み出し／書き込み回路26からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、メモリセル21を構成する第1の導電層と第2の導電層の間に、メモリセル21の電気特性を変化させない程度の電圧（例えば $-5 \sim 5V$ ）を印加すればよい。

## 【 0 0 7 5 】

次に、光学的作用によりデータの書き込みを行う場合について説明する（図 9（B）（C）参照）。この場合、透光性を有する導電層側（ここでは第 2 の導電層 28 とする）から、有機メモリ素子に含まれる有機化合物層 29 にレーザ光を照射することにより行う。ここでは、所望の部分の有機メモリ素子に含まれる有機化合物層 29 に選択的にレーザ光を照射して有機化合物層 29 を破壊する。破壊された有機化合物層は、絶縁化するため、他の有機メモリ素子と比較すると抵抗が大きくなる。このように、レーザ光の照射により、有機化合物層 29 を挟んで設けられた 2 つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「0」のデータとする場合、「1」のデータを書き込む際は、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。

10

## 【 0 0 7 6 】

また、有機化合物層 29 として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドーブした共役高分子を用いた場合、レーザ光を照射すると、照射された部分だけが導電性が増加し、未照射の部分は導電性を有しない。そのため、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射することにより、当該有機メモリ素子の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を「0」のデータとする場合、「1」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して導電性を増加させる。

20

## 【 0 0 7 7 】

レーザ光を照射する場合、有機メモリ素子に含まれる有機化合物層 29 の電気抵抗の変化は、メモリセル 21 の大きさによるが、 $\mu\text{m}$ オーダの径に絞ったレーザ光の照射により実現する。例えば、径が  $1\mu\text{m}$  のレーザビームが  $10\text{m/s}$  の線速度で通過するとき、1 つのメモリセル 21 が含む有機化合物を含む層にレーザ光が照射される時間は  $100\text{ns}$  となる。 $100\text{ns}$  という短い時間内で相を変化させるためには、レーザパワーは  $10\text{mW}$ 、パワー密度は  $10\text{kW/mm}^2$  とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行っていることが好ましい。

## 【 0 0 7 8 】

ここで、レーザ照射装置の一例に関して、図 12 を用いて簡単に説明する。レーザ照射装置 1001 は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、PC 1002 と示す。）と、レーザ光を出力するレーザ発振器 1003 と、レーザ発振器 1003 の電源 1004 と、レーザ光を減衰させるための光学系（ND フィルタ）1005 と、レーザ光の強度を変調するための音響光学変調器（Acousto-Optic Modulator；AOM）1006 と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系 1007、X 軸ステージ及び Y 軸ステージを有する移動機構 1009 と、PC から出力される制御データをデジタル - アナログ変換する D/A 変換部 1010 と、D/A 変換部から出力されるアナログ電圧に応じて音響光学変調器 1006 を制御するドライバ 1011 と、移動機構 1009 を駆動するための駆動信号を出力するドライバ 1012 と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構 1013 を備えている（図 12）。

30

40

## 【 0 0 7 9 】

レーザ発振器 1003 としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、KrF、ArF、XeCl、XeF 等のエキシマレーザ発振器、He、He-Cd、Ar、He-Ne、HF 等の気体レーザ発振器、YAG、GdVO<sub>4</sub>、YVO<sub>4</sub>、YLF、YAlO<sub>3</sub>などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドーブした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第 2 高調波～第 5 高調波を

50

適用するのが好ましい。

【0080】

次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層29が設けられた基板30が移動機構1009に装着されると、PC1002は図外のカメラによって、レーザ光を照射する有機化合物層29の位置を検出する。次いで、PC1002は、検出した位置データに基づいて、移動機構1009を移動させるための移動データを生成する。

【0081】

この後、PC1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザ光は、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。一方、音響光学変調器1006から出力されたレーザ光は、光学系1007で光路及びビームスポット形状を変化させ、レンズで集光した後、基板30上に該レーザ光を照射する。

【0082】

このとき、PC1002が生成した移動データに従い、移動機構1009をX方向及びY方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板30上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構1009を移動させてレーザ光の照射を行う例を示しているが、光学系1007を調整することによってレーザ光をX方向およびY方向に移動させてもよい。

【0083】

上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作製することができる。従って、安価な半導体装置を提供することができる。

【0084】

続いて、有機メモリからデータの読み出しを行う際の動作について説明する(図13、図10参照)。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、 $R1 < R0$ とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図10(A)に示す抵抗素子46と差動増幅器47を用いた回路26を考えることができる。抵抗素子46は抵抗値Rrを有し、 $R1 < Rr < R0$ であるとする。抵抗素子46の代わりにトランジスタ48を用いても良いし、差動増幅器47の代わりにクロックインバータ49を用いることも可能である(図10(B))。クロックインバータ49には、読み出しを行うときにHi、行わないときにLoとなる、信号又は反転信号が入力される。勿論、回路構成は図10に限定されない。

【0085】

メモリセル21からデータの読み出しを行う場合、まず、デコーダ23、24およびセクタ25によってメモリセル21を選択する。具体的には、デコーダ24によって、メモリセル21に接続されるワード線Wyに所定の電圧Vyを印加する。また、デコーダ23とセクタ25によって、メモリセル21に接続されるビット線Bxを読み出し/書き込み回路26の端子Pに接続する。その結果、端子Pの電位Vpは、VyとV0が抵抗素子46(抵抗値Rr)とメモリセル21(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル21がデータ「0」を有する場合には、 $Vp0 = Vy + (V0 - Vy) * R0 / (R0 + Rr)$ となる。また、メモリセル21がデータ「1」を有する場合には、 $Vp1 = Vy + (V0 - Vy) * R1 / (R1 + Rr)$ と

なる。その結果、図10(A)では、 $V_{ref}$ を $V_{p0}$ と $V_{p1}$ の間となるように選択することで、図10(B)では、クロックインバータの変化点を $V_{p0}$ と $V_{p1}$ の間となるように選択することで、出力電位 $V_{out}$ が、データ「0」/「1」に応じて、 $L_o$ / $H_i$ (もしくは $H_i/L_o$ )が出力され、読み出しを行うことができる。

#### 【0086】

例えば、差動増幅器を $V_{dd} = 3V$ で動作させ、 $V_y = 0V$ 、 $V_0 = 3V$ 、 $V_{ref} = 1.5V$ とする。仮に、 $R_0/R_r = R_r/R_1 = 9$ とすると、メモリセルのデータが「0」の場合、 $V_{p0} = 2.7V$ となり $V_{out}$ は $H_i$ が出力され、メモリセルのデータが「1」の場合、 $V_{p1} = 0.3V$ となり $V_{out}$ は $L_o$ が出力される。こうして、メモリセルの読み出しを行うことができる。

10

#### 【0087】

上記の方法によると、有機メモリ素子の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出ししても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出ししても構わない。

#### 【0088】

このように、本実施の形態を用いることによって、有機メモリ素子の構成を単純に設けることができるため、微細な構造を有するつまり大容量を有する有機メモリ素子を備えた半導体装置を低コストで設けることができる。また、上述した有機メモリは、データの追記は可能であるが書き換えは不可能であるため、当該有機メモリを備えた半導体装置は偽造等を効果的に防止することができる。

20

#### 【0089】

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

#### 【0090】

##### (実施の形態3)

上述の通り、本発明の半導体装置は、メモリを必須の構成要素としており、本実施の形態では上記の実施の形態2とは異なる構成のメモリについて図11を用いて以下に説明する。

#### 【0091】

図11(A)において、メモリ216は、メモリセル221がマトリクス状に設けられたメモリセルアレイ222、デコーダ223、224、セクタ225、読み出し/書き込み回路226を有する。なお、ここで示すメモリ216の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよい。

30

#### 【0092】

メモリセル221は、ビット線 $B_x(1 \times m)$ に接続する第1の配線と、ワード線 $W_y(1 \times n)$ に接続する第2の配線と、トランジスタ240と、記憶素子241とを有する。また、記憶素子241は、一对の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する2端子の一方と接続される。記憶素子の残る1端子は共通電極(電位 $V_{com}$ )と接続される。つまり、図11示す有機メモリの構成は、図3、図5(B)における複数の記憶素子を含む層402または図8における複数の記憶素子を含む層502の記憶素子の構造(アクティブマトリクス型)に対応している。

40

#### 【0093】

例えば、図3に示す半導体装置において、光学的作用によりデータの書き込みを行う場合、第2の導電層369は、インジウム錫酸化物(ITO)等の透光性がある材料により形成するか、又は光を透過する厚さで形成する。また、電界効果トランジスタに光が照射されないように、絶縁層342、343または370のうち少なくとも1つを遮光性の材料で設けることが好ましい。また、図4~図8に示すようにアンテナとして機能する導電

50

層を設ける場合には、データを書き込む記憶素子の部分は光を照射できるように開口窓を設けておくことが好ましい。

【0094】

一方、電気的作用によりデータの書き込みを行う場合、第1の導電層361～364と第2の導電層369に用いる材料に特に制約はない。

【0095】

有機化合物層365～368としては、上記の実施の形態において説明した通りであり、上述したいずれかの材料の単層または積層した構造を用いることができる。

【0096】

有機化合物層として、上述したいずれかの有機化合物材料を用いた場合には、データの書き込みはレーザ光等の光学的作用や電気的作用を加えることによって行う。また、光酸発生剤をドーブした共役高分子材料を用いた場合、データの書き込みは光学的作用により行う。データの読み出しは、有機化合物層の材料には依存せず、いずれの場合であっても、電気的作用により行う。

【0097】

次に、メモリ216にデータの書き込みを行うときの動作について説明する(図11参照)。

【0098】

まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。

【0099】

ここでは、 $n$ 行 $m$ 列目のメモリセル221にデータを書き込む場合について説明する。メモリセル221にデータ「1」を書き込む場合、まず、デコーダ223、224およびセクタ225によってメモリセル221を選択する。具体的には、デコーダ224によって、メモリセル221に接続されるワード線 $W_n$ に所定の電圧 $V_{22}$ を印加する。また、デコーダ223とセクタ225によって、メモリセル221に接続されるビット線 $B_m$ を読み出し/書き込み回路226に接続する。そして、読み出し/書き込み回路226からビット線 $B_m$ へ書き込み電圧 $V_{21}$ を出力する。

【0100】

こうして、メモリセルを構成するトランジスタ240をオン状態とし、記憶素子241に、共通電極及びビット線とを電気的に接続し、おおむね $V_w = V_{com} - V_{21}$ の電圧を印加する。電位 $V_w$ を適切に選ぶことで、当該導電層間に設けられた有機化合物層29を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、 $(V_{21}, V_{22}, V_{com}) = (5 \sim 15 \text{ V}, 5 \sim 15 \text{ V}, 0 \text{ V})$ 、あるいは $(-12 \sim 0 \text{ V}, -12 \sim 0 \text{ V}, 3 \sim 5 \text{ V})$ の範囲から適宜選べば良い。電圧 $V_w$ は $5 \sim 15 \text{ V}$ 、あるいは $-5 \sim -15 \text{ V}$ とすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。

【0101】

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位(例えば $0 \text{ V}$ )を印加し、非選択のビット線は浮遊状態とするか、 $V_{com}$ と同程度の電位を印加するとよい。

【0102】

一方、メモリセル221にデータ「0」を書き込む場合は、メモリセル221には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デ

10

20

30

40

50



コード 223、224 およびセクタ 225 によってメモリセル 221 を選択するが、読み出し / 書き込み回路 226 からビット線 Bm への出力電位を  $V_{com}$  と同程度とするか、ビット線 Bm を浮遊状態とする。その結果、記憶素子 241 には、小さい電圧（例えば -5 ~ 5 V）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「0」書き込みが実現される。

#### 【0103】

続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置 232 により、透光性を有する第 2 の導電層側から、有機化合物層に対して、レーザ光を照射することにより行う。

#### 【0104】

有機化合物層として、有機化合物材料を用いた場合、レーザ光の照射により、有機化合物層が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された記憶素子 241 の抵抗値は増加し、レーザ光が照射されない記憶素子 241 の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、有機化合物層に導電性が与えられる。つまり、レーザ光が照射された記憶素子 241 には導電性が与えられ、レーザ光が照射されない記憶素子 241 には導電性が与えられない。

#### 【0105】

次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子 241 の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧において  $R_0$ 、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧において  $R_1$  とし、電気抵抗の差を利用して読み出す方法を説明する。なお、 $R_1 < R_0$  とする。読み出し / 書き込み回路は、読み出し部分の構成として、例えば、図 11 (B) に示す抵抗素子 246 と差動増幅器 247 を用いた回路 226 を考えることができる。抵抗素子は抵抗値  $R_r$  を有し、 $R_1 < R_r < R_0$  であるとする。抵抗素子 246 の代わりに、トランジスタ 250 を用いても良いし、差動増幅器 247 の代わりにクロックインバータ 251 を用いることも可能である（図 11 (C)）。勿論、回路構成は図 11 に限定されない。

#### 【0106】

n 行 m 列目メモリセル 221 からデータの読み出しを行う場合、まず、デコード 223、224 およびセクタ 225 によってメモリセル 221 を選択する。具体的には、デコード 224 によって、メモリセル 221 に接続されるワード線  $W_n$  に所定の電圧  $V_{24}$  を印加し、トランジスタ 240 をオン状態にする。また、デコード 223 とセクタ 225 によって、メモリセル 221 に接続されるビット線 Bm を読み出し / 書き込み回路 226 の端子 P に接続する。その結果、端子 P の電位  $V_p$  は、 $V_{com}$  と  $V_0$  が抵抗素子 246（抵抗値  $R_r$ ）と記憶素子 241（抵抗値  $R_0$  もしくは  $R_1$ ）による抵抗分割によって決定される値となる。従って、メモリセル 221 がデータ「0」を有する場合には、 $V_{p0} = V_{com} + (V_0 - V_{com}) * R_0 / (R_0 + R_r)$  となる。また、メモリセル 221 がデータ「1」を有する場合には、 $V_{p1} = V_{com} + (V_0 - V_{com}) * R_1 / (R_1 + R_r)$  となる。その結果、図 11 (B) では、 $V_{ref}$  を  $V_{p0}$  と  $V_{p1}$  の間となるように選択することで、図 11 (C) では、クロックインバータの変化点を  $V_{p0}$  と  $V_{p1}$  の間となるように選択することで、出力電位  $V_{out}$  が、データ「0」 / 「1」に応じて、 $L_o / H_i$ （もしくは  $H_i / L_o$ ）が出力され、読み出しを行うことができる。

#### 【0107】

例えば、差動増幅器を  $V_{dd} = 3V$  で動作させ、 $V_{com} = 0V$ 、 $V_0 = 3V$ 、 $V_{ref} = 1.5V$  とする。仮に、 $R_0 / R_r = R_r / R_1 = 9$  とし、トランジスタ 240 のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、 $V_{p0} = 2.7V$  となり  $V_{out}$  は  $H_i$  が出力され、メモリセルのデータが「1」の場合、 $V_{p1} = 0.3V$  となり  $V_{out}$  は  $L_o$  が出力される。こうして、メモリセルの読み出しを行うことができる。

10

20

30

40

50

## 【 0 1 0 8 】

上記の方法によると、記憶素子 2 4 1 の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「 0 」と「 1 」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。

## 【 0 1 0 9 】

また、上述した有機メモリは、データの追記は可能であるが書き換えは不可能であるため、当該有機メモリを備えた半導体装置は偽造等を効果的に防止することができる。

## 【 0 1 1 0 】

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

## 【 0 1 1 1 】

( 実施の形態 4 )

本実施の形態では、本発明の半導体装置を無線チップ 3 0 6 0 として用いた場合の通信手順について、以下に簡単に説明する ( 図 1 4 参照 ) 。

## 【 0 1 1 2 】

まず、無線チップ 3 0 6 0 が含むアンテナ 3 0 5 0 がリーダ / ライタ 3 0 7 0 からの電波を受信する。そうすると、電源発生手段 3 0 3 0 において、共振作用により起電力が発生する。そして、無線チップ 3 0 6 0 が含む IC チップ 3 0 4 0 が起動して、制御手段 3 0 2 0 により、記憶手段 3 0 1 0 内のデータが信号化される。

## 【 0 1 1 3 】

次に、無線チップ 3 0 6 0 が含むアンテナ 3 0 5 0 から信号を発信する。そうすると、リーダ / ライタ 3 0 7 0 が含むアンテナにより送信された信号を受信する。受信した信号は、リーダ / ライタ 3 0 7 0 が含むコントローラを介して、データ処理装置に送信され、ソフトウェアを用いてデータ処理が行われる。なお上記通信手順は、コイル型のアンテナを用い、無線チップのコイルとリーダ / ライタのコイル間に誘導されて発生する磁束を利用した電磁誘導方式を用いた場合を例示しているが、マイクロ波帯の電波を使った電波方式を用いてもよい。

## 【 0 1 1 4 】

また、本実施の形態の無線チップは、素子形成層への電源電圧の供給を電源 ( バッテリ ) を搭載せず電波により行うパッシブ型を用いてもよいし、素子形成層への電源電圧の供給をアンテナの代わりに電源 ( バッテリ ) を搭載させて行うアクティブ型を用いてもよいし、電波と電源により電源電圧を供給してもよい。

## 【 0 1 1 5 】

無線チップ 3 0 6 0 は、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。無線チップ 3 0 6 0 は、非接触による無線通信で人や物の個々の情報を識別可能な IC タグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、無線チップ 3 0 6 0 を樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、無線チップ 3 0 6 0 は、入退室管理システムや精算システムといった、システムの運用に活用することができる。

## 【 0 1 1 6 】

次に、半導体装置を無線チップとして実際に使用するときの一形態について説明する。表示部 3 2 1 0 を含む携帯端末の側面には、リーダ / ライタ 3 2 0 0 が設けられ、品物 3 2 2 0 の側面には無線チップ 3 2 3 0 が設けられる ( 図 1 5 ( A ) 参照 ) 。品物 3 2 2 0 が含む無線チップ 3 2 3 0 にリーダ / ライタ 3 2 0 0 をかざすと、表示部 3 2 1 0 に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品 3 2 6 0 をベルトコンベアにより搬送する際に、リーダ / ライタ 3 2 4 0 と、商品 3 2 6 0 に設けられた無線チップ 3 2 5 0 を用いて、

10

20

30

40

50

該商品 3 2 6 0 の検品を行うことができる（図 1 5（B）参照）。このように、システムに無線チップを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

【0117】

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

【0118】

（実施の形態 5）

本発明の半導体装置に有機メモリを一体化する場合、以下のような特徴を有することが好ましい。

【0119】

読み出し時間は、無線チップ内の論理回路の動作周波数（典型的には 1 0 k H z ~ 1 M H z）で動作させるために、1 n s e c ~ 1 0 0 μ s e c であることが好ましい。本発明では、読み出し動作は有機化合物の特性を変化させる必要がないため、読み出し時間として 1 0 0 μ s e c 以下を実現することができる。

【0120】

書き込み時間は勿論短い方がよいが、書き込み動作は頻繁に行われることは少なく、用途によっては、1 0 0 n s e c ~ 1 0 m s e c / b i t が許容される範囲である。例えば、2 5 6 b i t の書き込みを行う場合、1 0 m s e c / 1 b i t とすると 2 . 5 6 秒の時間を要する。本発明では、書き込み動作は有機化合物の特性を変化させる必要があり、読みだし動作より時間を要するが、書き込み時間として 1 0 m s e c 以下を実現することができる。書き込み電圧を高くすることや、書き込みを並列化することで、書き込み時間を低減することが可能である。

【0121】

メモリの記憶容量は 6 4 b i t ~ 6 4 M b i t 程度であることが好ましい。無線チップの使用形態として、無線チップ内には U I D（U n i q u e I d e n t i f i e r；固有識別子）や他のわずかな情報のみを格納し、主データは他のファイルサーバを用いる場合、6 4 b i t ~ 8 k b i t 程度を有すればよい。無線チップ内部に履歴情報などのデータを格納する場合には、メモリの記憶容量は多い方がよく、8 k b i t ~ 6 4 M b i t 程度を有することが好ましい。

【0122】

また、無線チップの通信距離は、チップの消費電力と密接に関わり、一般的に消費電力が小さい方が大きい通信距離を実現することができる。特に、読み出し動作では 1 m W 以下とすることが好ましい。書き込み動作では、用途によって通信距離が短くても構わない場合があり、読みだし動作よりは大きな消費電力でも許容され、例えば 5 m W 以下とすることが好ましい。本発明において、読み出し時の有機メモリの消費電力は、勿論、記憶容量や動作周波数に依存するが、1 0 μ W ~ 1 m W を実現することが出来る。書き込み動作は、読み出し動作よりも高い電圧を必要とすることから消費電力も増加する。これも記憶容量や動作周波数に依存するが、5 0 μ W ~ 5 m W を実現することが出来る。

【0123】

メモリセル面積は、小さいことが好ましく、1 0 0 n m 角 ~ 3 0 μ m 角を実現することができる。メモリセルにトランジスタを有さないパッシブ型では配線幅でメモリセル面積が決まり、最小加工寸法程度の小型のメモリセルサイズを実現できる。また、メモリセルにトランジスタ 1 個を有するアクティブ型では、トランジスタを配置する面積が増大するものの、容量素子を有する D R A M や複数のトランジスタを用いる S R A M と比して小型のメモリセル面積を実現できる。メモリセル面積 3 0 μ m 角以下を実現することで、1 k b i t メモリであればメモリセルアレイ面積を 1 m m 角以下とすることが可能となる。また、メモリセル面積 1 0 0 n m 角程度を実現することで、6 4 M b i t メモリであればメモリセルアレイ面積を 1 m m 角以下とすることが可能となる。その結果、チップ面積を小さく抑えることが可能となる。

【0124】

なお、これらの有機メモリの特徴は、記憶素子の特性に依存する。記憶素子の特性として、電氣的な書き込みを行う場合に必要な電圧は、読み出しにおいて書き込みが行われない範囲で低い電圧で書き込めることが好ましく、 $5 \sim 15 \text{ V}$ 、より好ましくは $5 \sim 10 \text{ V}$ とするとよい。また、書き込み時に記憶素子に流れる電流値は、 $1 \text{ nA} \sim 30 \mu\text{A}$ 程度とすることが好ましい。このような値とすることで、消費電力を低く抑え、また、昇圧回路を小型にしてチップ面積を小さくすることが可能となる。記憶素子に電圧を印加して特性を変化させるのに要する時間は、有機メモリの書き込み時間に対応して、 $100 \text{ nsec} \sim 10 \text{ msec}$ とすることが好ましい。記憶素子面積は、 $100 \text{ nm}$ 角 $\sim 10 \mu\text{m}$ 角とすることが好ましい。このような値とすることで、小型のメモリセルを実現してチップ面積を小さくすることが可能となる。

10

#### 【0125】

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

#### 【0126】

(実施の形態6)

本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。上記電子機器として、その具体例を図18に示す。

#### 【0127】

図18(A)は炊飯器であり、筐体2001、表示部2002、操作ボタン2003、蓋2004、取っ手2005等を含む。上記実施の形態に示した半導体装置を炊飯器に設けることによって、様々なデータを記憶させ、そのデータを表示部2002を用いて表示することができる。例えば、白米、おかゆ、山菜ごはん等を作るさいのレシピ(水分量やお米の量等)をあらかじめ記憶させておき、ユーザーが操作ボタン2003を操作することによって、知りたい情報を簡単に検索することができる。また、例えばごはんのやわらかさやかたさ等に関して、ユーザー自身が自分の好みに合わせてデータを書き込む(追記)ことができる。

20

#### 【0128】

図18(B)は電子レンジであり、筐体2101、表示部2102、操作ボタン2103、窓2104、取っ手2105等を含む。上記実施の形態に示した半導体装置を電子レンジに設けることによって、様々なデータを記憶させ、そのデータを表示部2102を用いて表示することができる。例えば、様々な料理のレシピとその材料の加熱・解凍時間等をあらかじめ記憶させておき、ユーザーが操作ボタン2103を操作することによって、知りたい情報を簡単に検索することができる。また、データとして記憶されていないユーザーのオリジナル料理のレシピ等をデータとして書き込むことができる。

30

#### 【0129】

図18(C)は洗濯機であり、筐体2201、表示部2202、操作ボタン2203、蓋2204、ホース2205等を含む。上記実施の形態に示した半導体装置を洗濯機に設けることによって、様々なデータを記憶させ、そのデータを表示部2202を用いて表示することができる。例えば、洗濯の方法や衣類の量に対する水量や洗剤の分量等をあらかじめ記憶させておき、ユーザーが操作ボタン2203を操作することによって、知りたい情報を簡単に検索することができる。また、ユーザーの好みに合わせた洗濯の方法をデータとして書き込むことができる。

40

#### 【0130】

なお、本発明の半導体装置の適用は図18に示したものに限られず、他にもテレビ受像器、携帯電話をはじめとする携帯情報端末、デジタルカメラ、ビデオカメラ、ナビゲーションシステム等に利用することができる。また、本発明の半導体装置を携帯電話に適用した場合に関して図20を用いて説明する。携帯電話は、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリー2705とを有する。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリ

50

ント配線基板 2703 には、パッケージングされた複数の半導体装置が実装されており、このうちの 1 つとして、本発明の半導体装置を用いることができる。プリント配線基板 2703 に実装される複数の半導体装置は、コントローラ、中央処理ユニット (CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

#### 【0131】

パネル 2701 は、接続フィルム 2708 を介して、プリント配線基板 2703 と一体化される。上記のパネル 2701、ハウジング 2702、プリント配線基板 2703 は、操作ボタン 2704 やバッテリー 2705 と共に、筐体 2700、2706 の内部に収納される。パネル 2701 が含む画素領域 2709 は、筐体 2700 に設けられた開口窓から視認できるように配置されている。

10

#### 【0132】

本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体 2700、2706 内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、不揮発性であって、追記が可能な記憶回路を有することを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル部としたトランジスタを有するため、高速な動作が可能であり、動作周波数を向上させた半導体装置を用いた電子機器を提供することができる。

20

#### 【0133】

また、本発明の半導体装置は無線チップとしても利用可能であり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図 19 を用いて説明する。

#### 【0134】

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの (金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す (図 19 (A) 参照)。証書類とは、運転免許証、住民票等を指す (図 19 (B) 参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す (図 19 (C) 参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す (図 19 (D) 参照)。書籍類とは、書物、本等を指す (図 19 (E) 参照)。記録媒体とは、DVD ソフト、ビデオテープ等を指す (図 19 (F) 参照)。乗物類とは、自転車等の車両、船舶等を指す (図 19 (G) 参照)。身の回り品とは、鞆、眼鏡等を指す (図 19 (H) 参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL 表示装置、テレビジョン装置 (テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。

30

40

#### 【0135】

紙幣、硬貨、有価証券類、証書類、無記名債券類等は無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等は無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等は無線チップを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線チップの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。また、後に光学的作用を加えて書き込み (追記) をする場合には、チップに設けられた記憶素子の部分に光が照射できるように透明

50

な材料で形成しておくことが好ましい。さらに、一度書き込んだデータの書き換えが不可能である記憶素子を用いることによって、効果的に偽造を防止することが可能となる。また、ユーザーが商品を購入した後のプライバシー等の問題についても、無線チップに設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。

#### 【0136】

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に無線チップを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線チップを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。

10

#### 【0137】

以上のように、本発明の半導体装置はデータを記憶する物品あればどのようなものにも設けて使用することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせることができる。

#### 【実施例1】

#### 【0138】

本実施例では、基板上に有機メモリ素子を作製し、その有機メモリ素子に電気的作用によりデータの書き込みを行った結果について説明する。

20

#### 【0139】

有機メモリ素子は、基板上に、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子であり、第1の導電層は酸化珪素を含んだインジウム錫酸化物、第1の有機化合物層は4,4'-ビス[N-(3-メチルフェニル)-N-フェニルアミノ]ビフェニル(TPDと略称されることがある)、第2の有機化合物層は、4,4'-ビス[N-(1-ナフチル)-N-フェニルアミノ]ビフェニル(-NPDと略称されることがある)、第2の導電層はアルミニウムにより形成した。また、第1の有機化合物層は10nm、第2の有機化合物層は50nmの膜厚で形成した。また、素子のサイズは2mm×2mmであった。

#### 【0140】

30

まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果について、図16を用いて説明する。

#### 【0141】

図16は、横軸が電圧値、縦軸が電流値であり、プロット261は電気的作用によりデータを書き込む前の有機メモリ素子の電流電圧特性、プロット262は電気的作用によりデータを書き込んだ後の有機メモリ素子の電流電圧特性を示す。なお、電気的作用は、電圧を0Vより徐々に上げていくことで行った。プロット261に示したように、電圧を上げるにつれて徐々に電流値が大きくなるが、約20Vで急激に電流値が大きくなることがわかる。つまり、20Vでこの素子は書き込みができることを示している。従って、プロット261の20V以下のカーブは、書き込みが行われていないメモリセルの電流電圧特性であり、一方、プロット262は書き込みが行われたメモリセルの電流電圧特性を示している。

40

#### 【0142】

また、図16から、データの書き込み前と、データの書き込み後とで、有機メモリ素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧1Vでは、データ書き込み前の電流値は $4.8 \times 10^{-5}$ mAであるのに対し、データ書き込み後の電流値は $1.1 \times 10^2$ mAであり、データの書き込み前と、データの書き込み後では、電流値に7桁の変化が生じている。

#### 【0143】

50

このように、データの書き込み前と、データの書き込み後では、有機メモリ素子の抵抗値に変化が生じており、この有機メモリ素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。

【0144】

なお、上記のような有機メモリ素子を記憶回路として用いる場合、データの読み出し動作の度に、有機メモリ素子には所定の電圧値（短絡しない程度の電圧値）が印加され、その抵抗値の読み取りが行われる。従って、上記の有機メモリ素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。

【0145】

10

そこで、データの読み出し動作を行った後の有機メモリ素子の電流電圧特性の測定結果について、図17を用いて説明する。

【0146】

なお、この実験では、データの読み出し動作を1回行う度に、有機メモリ素子の電流電圧特性を測定した。ここでは、データの読み出し動作を複数回行うことにより、有機メモリ素子の電流電圧特性の測定を行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子と、抵抗値が変化していない有機メモリ素子の、2つの有機メモリ素子に対して行った。

【0147】

図17は、横軸が電圧値、縦軸が電流値、プロット272は電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子の電流電圧特性、プロット271は抵抗値が変化していない有機メモリ素子の電流電圧特性を示す。

20

【0148】

プロット271から分かるように、書き込みを行う前の有機メモリ素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。同様に、プロット272から分かるように、書き込みを行って抵抗値が変化した有機メモリ素子の電流電圧特性は、特に良好な再現性を示す。

【0149】

上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は変化しないことが分かる。従って、上記の有機メモリ素子を記憶回路として用いることができる。

30

【実施例2】

【0150】

次に、図24に示すような基板上に有機メモリ素子を作製した試料1～試料6において、有機メモリ素子に電気的にデータの書き込みを行ったときの電流電圧特性の測定結果を図21～23に示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。

【0151】

図21～23は、それぞれ、横軸が電圧、縦軸が電流密度値、丸印のプロットはデータを書き込む前の有機メモリ素子の電流電圧特性の測定結果、四角印のプロットはデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果を示す。また、試料1～試料6の水平面における大きさは、2mm×2mmである。

40

【0152】

試料1としては、第1の導電層、第1の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図24(A)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成した。試料1の電流電圧特性の測定結果を図21(A)に示す。

【0153】

また、試料2としては、第1の導電層、第1の有機化合物層、第2の導電層の順に積

50

層した素子である。ここでは、図 2 4 ( B ) に示すように、第 1 の導電層を酸化珪素を含む I T O で形成し、第 1 の有機化合物層を、2 , 3 , 5 , 6 - テトラフルオロ - 7 , 7 , 8 , 8 , - テトラシアノキノジメタン ( F 4 - T C N Q と略称されることがある ) を添加した T P D で形成し、第 2 の導電層をアルミニウムで形成した。また、第 1 の有機化合物層を厚さ 5 0 n m で、F 4 - T C N Q を 0 . 0 1 w t % 添加して形成した。試料 2 の電流電圧特性の測定結果を図 2 1 ( B ) に示す。

【 0 1 5 4 】

また、試料 3 としては、第 1 の導電層、第 1 の有機化合物層、第 2 の有機化合物層、第 2 の導電層の順に積層した素子である。ここでは、図 2 4 ( C ) に示すように、第 1 の導電層を酸化珪素を含む I T O で形成し、第 1 の有機化合物層を T P D で形成し、第 2 の有機化合物層を F 4 - T C N Q で形成し、第 2 の導電層をアルミニウムで形成した。また、第 1 の有機化合物層を厚さ 5 0 n m で形成し、第 2 の有機化合物層を厚さ 1 n m で形成した。試料 3 の電流電圧特性の測定結果を図 2 2 ( A ) に示す。

10

【 0 1 5 5 】

また、試料 4 としては、第 1 の導電層、第 1 の有機化合物層、第 2 の有機化合物層、第 2 の導電層の順に積層した素子である。ここでは、図 2 4 ( D ) に示すように、第 1 の導電層を酸化珪素を含む I T O で形成し、第 1 の有機化合物層を F 4 - T C N Q で形成し、第 2 の有機化合物層を T P D で形成し、第 2 の導電層をアルミニウムで形成した。また、第 1 の有機化合物層を厚さ 1 n m で形成し、第 2 の有機化合物層を厚さ 5 0 n m で形成した。試料 4 の電流電圧特性の測定結果を図 2 2 ( B ) に示す。

20

【 0 1 5 6 】

また、試料 5 としては、第 1 の導電層、第 1 の有機化合物層、第 2 の有機化合物層、第 2 の導電層の順に積層した素子である。ここでは、図 2 4 ( E ) に示すように、第 1 の導電層を酸化珪素を含む I T O で形成し、第 1 の有機化合物層を、F 4 - T C N Q を添加した T P D で形成し、第 2 の有機化合物層を T P D で形成し、第 2 の導電層をアルミニウムで形成した。また、第 1 の有機化合物層を厚さ 4 0 n m で、F 4 - T C N Q を 0 . 0 1 w t % 添加して形成した。また、第 2 の有機化合物層を厚さ 4 0 n m で形成した。試料 5 の電流電圧特性の測定結果を図 2 3 ( A ) に示す。

【 0 1 5 7 】

また、試料 6 としては、第 1 の導電層、第 1 の有機化合物層、第 2 の有機化合物層、第 2 の導電層の順に積層した素子である。ここでは、図 2 4 ( F ) に示すように、第 1 の導電層を酸化珪素を含む I T O で形成し、第 1 の有機化合物層を T P D で形成し、第 2 の有機化合物層を F 4 - T C N Q を添加した T P D で形成し、第 2 の導電層をアルミニウムで形成した。また、第 1 の有機化合物層を厚さ 4 0 n m で形成した。また、第 2 の有機化合物層を厚さ 1 0 n m で、F 4 - T C N Q を 0 . 0 1 w t % 添加して形成した。試料 6 の電流電圧特性の測定結果を図 2 3 ( B ) に示す。

30

【 0 1 5 8 】

図 2 1 ~ 2 3 に示す実験結果からも、試料 1 ~ 試料 6 において、有機メモリ素子の短絡前後で、有機メモリ素子の電流電圧特性に大きな変化がみられる。また、これらの試料の有機メモリ素子において、各有機メモリ素子が短絡する電圧にも再現性があり、誤差は 0 . 1 V 以内であった。

40

【 0 1 5 9 】

次に、試料 1 ~ 試料 6 の書き込み電圧、及び書き込み前後の特性を表 1 に示す。



【表 1】

	書き込み電圧(V)	R(1V)	R(3V)
試料1	8.4	1.9E+07	8.4E+03
試料2	4.4	8.0E+08	2.1E+02
試料3	3.2	8.7E+04	2.0E+02
試料4	5.0	3.7E+04	1.0E+01
試料5	6.1	2.0E+05	5.9E+01
試料6	7.8	2.0E+04	2.5E+02

10

## 【 0 1 6 0 】

表 1 において、書き込み電圧 ( V ) は、各有機メモリ素子が短絡するときの印加電圧を示す。また、R ( 1 V ) は、書き込み後の有機メモリ素子に電圧を 1 V 印加したときの電流密度を、書き込み前の有機メモリ素子に電圧を 1 V 印加したときの電流密度で除算した値である。同様に、R ( 3 V ) は、書き込み後の有機メモリ素子に電圧を 3 V 印加した時の電流密度を、書き込み前の有機メモリ素子に 3 V 印加した時の電流密度で除算した値である。即ち、有機メモリ素子の書き込み前後における電流密度の変化を示す。印加電圧が 3 V の場合と比較して 1 V 印加した場合、有機メモリ素子の書き込み前と書き込み後の電流密度の変化は 1 0 の 4 乗以上と大きいことが分かる。

20

## 【符号の説明】

## 【 0 1 6 1 】

- 3 0 2 単結晶半導体基板
- 3 0 3 n ウェル
- 3 0 4 n ウェル
- 3 0 5 p ウェル
- 3 0 6 p ウェル
- 3 0 7 フィールド酸化膜
- 3 0 8 ゲート絶縁膜
- 3 0 9 ゲート絶縁膜
- 3 1 0 ゲート絶縁膜
- 3 1 1 ゲート絶縁膜
- 3 1 2 ゲート
- 3 1 2 a 多結晶シリコン層
- 3 1 2 b シリサイド層
- 3 1 3 ゲート
- 3 1 3 a 多結晶シリコン層
- 3 1 3 b シリサイド層
- 3 1 4 ゲート
- 3 1 4 a 多結晶シリコン層
- 3 1 4 b シリサイド層
- 3 1 5 ゲート
- 3 1 5 a 多結晶シリコン層
- 3 1 5 b シリサイド層
- 3 1 6 p チャネル型 F E T
- 3 1 7 n チャネル型 F E T
- 3 1 8 p チャネル型 F E T
- 3 1 9 n チャネル型 F E T
- 3 2 0 低濃度不純物領域 ( L D D 領域 )


30

40


50

3 2 1	低濃度不純物領域 ( L D D 領域 )	
3 2 2	低濃度不純物領域 ( L D D 領域 )	
3 2 3	低濃度不純物領域 ( L D D 領域 )	
3 2 4	サイドウォール	
3 2 5	サイドウォール	
3 2 6	サイドウォール	
3 2 7	サイドウォール	
3 2 8	ソース・ドレイン領域	
3 2 9	ソース・ドレイン領域	
3 3 0	ソース・ドレイン領域	10
3 3 1	ソース・ドレイン領域	
3 3 2	絶縁層	
3 3 3	絶縁層	
3 3 4	ソース・ドレイン配線	
3 3 5	ソース・ドレイン配線	
3 3 6	ソース・ドレイン配線	
3 3 7	ソース・ドレイン配線	
3 3 8	ソース・ドレイン配線	
3 3 9	ソース・ドレイン配線	
3 4 0	ソース・ドレイン配線	20
3 4 1	ソース・ドレイン配線	
3 4 2	絶縁層	
3 4 3	絶縁層	
3 4 5	第 1 の導電層	
3 4 6	有機化合物層	
3 4 7	第 2 の導電層	
3 4 8	絶縁層	
3 4 9	絶縁層	
3 5 0	記憶素子	
3 5 1	層	30
3 5 2	層	
3 6 1	第 1 の導電層	
3 6 2	第 1 の導電層	
3 6 3	第 1 の導電層	
3 6 4	第 1 の導電層	
3 6 5	有機化合物層	
3 6 7	有機化合物層	
3 6 8	有機化合物層	
3 6 9	第 2 の導電層	
3 7 0	絶縁層	40
3 7 1	記憶素子	
3 7 2	記憶素子	
3 7 3	記憶素子	
3 7 4	記憶素子	
3 7 5	絶縁層	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】



【図 13】




【図14】




【図15】


(A)




(B)



【図16】




【図17】




【図18】


(A)




(B)




(C)




【図 19】




【図 20】




【図 21】




【図 22】



【図 23】



【図 24】





---

フロントページの続き

- (72)発明者 荒井 康行  
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 椎名 康子  
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 守屋 芳隆  
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

審査官 小山 満

- (56)参考文献 特開 2 0 0 0 - 1 1 3 1 5 2 ( J P , A )  
特開 2 0 0 4 - 2 2 1 5 7 0 ( J P , A )  
特開 2 0 0 1 - 3 4 5 4 3 1 ( J P , A )  
特表 2 0 0 4 - 5 2 7 1 3 0 ( J P , A )  
特表 2 0 0 3 - 5 2 9 2 2 3 ( J P , A )  
特開 2 0 0 4 - 2 0 7 6 5 2 ( J P , A )  
国際公開第 2 0 0 3 / 1 0 7 4 2 6 ( W O , A 1 )

- (58)調査した分野(Int.Cl. , D B 名)
- |         |           |
|---------|-----------|
| H 0 1 L | 2 7 / 2 8 |
| H 0 1 L | 2 7 / 1 0 |
| H 0 1 L | 5 1 / 0 5 |