



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 738111

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 20.12.77 (21) 2556932/18-21

с присоединением заявки № —

(23) Приоритет —

Опубликовано 30.05.80. Бюллетень № 20

Дата опубликования описания 30.05.80

(51) М. Кл.²

H 03 K 3/286

(53) УДК 621.373.
.54(088.8)

(72) Автор
изобретения

Г. И. Шишкин

(71) Заявитель

(54) ТРИГГЕР

1
Изобретение относится к импульсной технике и может быть использовано при разработке запоминающих и счетных устройств автоматики и вычислительной техники.

Известен триггер, содержащий двухустойчивые элементы и элемент памяти на сердечнике с прямоугольной петлей гистерезиса [1].

Недостатком этого триггера является относительно низкая помехоустойчивость, так как, если в установившемся режиме появляется достаточно мощное возмущающее воздействие (помеха) типа электростатического разряда, электромагнитной наводки других, то возможна потеря состояния триггера.

Известен также триггер, содержащий двухустойчивый элемент, три элемента совпадения и элемент памяти на сердечнике с прямоугольной петлей гистерезиса с обмотками записи и считывания [2].

Недостатком этого триггера является относительно низкая помехоустойчивость. В триггере при выключении питания производится запись информации в элемент памяти, а при включении питания информация переписывается

2
из элемента памяти в двухустойчивый элемент. В установившемся режиме запись информации в ячейку памяти не производится. При этом, если в установившемся режиме появится достаточно мощное возмущающее воздействие, то возможная потеря состояния триггера.

Цель изобретения — повышение помехоустойчивости триггера.

Поставленная цель достигается тем, что в триггер, содержащий двухустойчивый элемент, три элемента совпадения и элемент памяти на сердечнике с прямоугольной петлей гистерезиса с обмотками записи и считывания, введены инвертор, четвертый элемент совпадения, дополнительный элемент памяти, два диода и четыре резистора. Прямой выход двухустойчивого элемента соединен с первым входом первого элемента совпадения и началом обмотки записи двухустойчивого элемента. Выход обмотки записи соединен через резистор с шиной питания, а также с выходом дополнительной обмотки записи этого элемента памяти, вход которой соединен с выходом первого элемента совпадения, второй вход которого соединен с выходом

инвертора и первым входом второго элемента совпадения, второй вход которого соединен с инверсным выходом двухустойчивого элемента и входом обмотки записи дополнительного элемента памяти, выход которой соединен через второй резистор с шиной питания, а также с выходом дополнительной обмотки записи дополнительного элемента памяти, вход которой соединен с выходом второго элемента совпадения. Первые входы третьего и четвертого элементов совпадения соединены с входом триггера и тактовым входом двухустойчивого элемента, входы сброса и установки которого соединены соответственно с выходами третьего и четвертого элементов совпадения, вторые входы которых соединены соответственно через третий и четвертый резисторы с общей шиной. Входы обмоток считывания элемента памяти и дополнительного элемента памяти соединены с общей шиной, а выходы этих обмоток соединены соответственно с анодами первого и второго диодов, катоды которых соединены с вторыми входами соответственно третьего и четвертого элементов совпадения.

Структурная схема триггера показана на чертеже.

Триггер содержит двухустойчивый элемент 1, четыре элемента 2-5 совпадения, элемент 6 памяти на сердечнике с прямоугольной петлей гистерезиса с обмотками записи 7, 8 и считывания 9, инвертор 10, дополнительный элемент 11 памяти, два диода 12 и 13 и четыре резистора 14-17. Прямой выход двухустойчивого элемента 1 соединен с первым входом первого элемента 2 совпадения и началом обмотки 8 записи двухустойчивого элемента 6. Выход обмотки 8 записи соединен через резистор 14 с шиной 18 питания, а также с выходом дополнительной обмотки записи 7 этого элемента 6 памяти, вход которой соединен с выходом первого элемента 2 совпадения, второй вход которого соединен с выходом инвертора 10 и первым входом второго элемента 3 совпадения, второй вход которого соединен с инверсным выходом двухустойчивого элемента 1 и входом обмотки 19 записи дополнительного элемента 11 памяти, выход которой соединен через второй резистор 15 с шиной 18 питания, а также с выходом дополнительной обмотки 20 записи дополнительного элемента 11 памяти, вход которой соединен с выходом второго элемента совпадения 3. Первые входы третьего 4 и четвертого 5 элементов совпадения соединены с входом 21 триггера и тактовым входом двухустойчивого элемента 1, входы сброса и установки которого соединены соответственно с выходами третьего 4 и четвертого 5 элементов совпадения, вторые входы которых соединены соответственно через третий 16 и четвертый 17 резисторы с

общей шиной 22. Входы обмоток 9 и 23 считывания элемента памяти и дополнительно-го элемента 11 памяти соединены с общей шиной 22, а выходы этих обмоток соединены соответственно с анодами первого 12 и второго 13 диодов, катоды которых соединены с вторыми входами соответственно четвертого 5 и третьего 4 элементов совпадения.

Триггер работает следующим образом.

Допустим, что двухустойчивый элемент 1 стоит в нулевом состоянии, а элементы 6 и 11 намагничены влево. При поступлении отрицательного импульса на вход 21 триггера происходит его переключение. При этом подается разрешающий потенциал на входы элементов 2 и 3 совпадения и запирающий потенциал на входы элементов 4 и 5 совпадения.

После переключения двухустойчивого элемента 1 в единичное состояние появляется высокий уровень напряжения на его прямом выходе и низкий уровень на выходе элемента 2 совпадения. Элемент 6 памяти перемагничивается вправо выходным током элемента 2 совпадения, протекающим через резистор 14. При этом на обмотке 9 появляется импульс отрицательной полярности, который отсекается диодом 12.

Элемент 11 памяти перемагничивается вправо током, протекающим через резистор 15 и инверсный выход двухустойчивого элемента 1. При этом на обмотке 23 формируется импульс положительной полярности, который через диод 13 поступает на вход элемента 4 совпадения. Далее он не проходит из-за наличия запрещающего потенциала на втором входе этого элемента.

Переключение двухустойчивого элемента 1 в исходное состояние происходит при поступлении очередного отрицательного импульса аналогично.

Допустим, что до воздействия помехи двухустойчивый элемент находился в нулевом состоянии, а помеха стремится установить его в единичное состояние. При этом на обмотке 23 элемента 11 памяти формируется импульс положительной полярности, который проходит на вход сброса двухустойчивого элемента и возвращает его в нулевое состояние. Элемент 6 памяти перемагничивается по частному циклу, восстановления состояния сердечника не происходит из-за наличия запрещающего потенциала на входах элементов 2 и 3 совпадения. По этой же причине не происходит перемагничивания элемента 11 памяти.

Таким образом, триггер обладает более высокой помехоустойчивостью, достигаемой за счет считывания информации из элементов памяти при несанкционированном переключении триггера и возврата его в исходное состояние импульсами считывания.

Формула изобретения

Триггер, содержащий двухустойчивый элемент, три элемента совпадения и элемент памяти на сердечнике с прямоугольной петлей гистерезиса с обмотками записи и считывания, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены инвертор, четвертый элемент совпадения, дополнительный элемент памяти, два диода и четыре резистора, прямой выход двухустойчивого элемента соединен с первым входом первого элемента совпадения и началом обмотки записи двухустойчивого элемента, выход обмотки записи соединен через резистор с шиной питания, а также с выходом дополнительной обмотки записи этого элемента памяти, вход которой соединен с выходом первого элемента совпадения, второй вход которого соединен с выходом инвертора и первым входом второго элемента совпадения, второй вход которого соединен с инверсным выходом двухустойчивого элемента и входом обмотки записи дополнительного элемента памяти, выход которой соединен через второй резистор с шиной


питания, а также с выходом дополнительной обмотки записи дополнительного элемента памяти, вход которой соединен с выходом второго элемента совпадения, первые входы третьего и четвертого элементов совпадения соединены с входом триггера и тактовым входом двухустойчивого элемента, входы сброса и установки которого соединены соответственно с выходами третьего и четвертого элементов совпадения, вторые входы которых соединены соответственно через третий и четвертый резисторы с общей шиной, входы обмоток считывания элемента памяти и дополнительного элемента памяти соединены с общей шиной, а выходы этих обмоток соединены соответственно с анодами первого и второго диодов, катоды которых соединены с вторыми входами соответственно третьего и четвертого элементов совпадения.

Источники информации,

принятые во внимание при экспертизе

1. Патент ФРГ № 2243188, кл. К 03 К 17/24, 14.03.72.

2. Авторское свидетельство СССР № 445976, кл. Н 03 К 3/286, 13.11.74.



ЦНИИПИ Заказ 2828/36 Тираж 995 Подписное

Филиал ИПИ "Патент", г. Ужгород, ул. Проектная, 4