

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 27 年 5 月 28 日 (2015.5.28)

【公開番号】特開 2012-253327 (P2012-253327A)

【公開日】平成 24 年 12 月 20 日 (2012.12.20)

【年通号数】公開・登録公報 2012-054

【出願番号】特願 2012-104552 (P2012-104552)

【国際特許分類】

H 0 1 L 21/8242 (2006.01)

H 0 1 L 27/108 (2006.01)

H 0 1 L 29/786 (2006.01)

H 0 1 L 21/336 (2006.01)

H 0 1 L 27/10 (2006.01)

H 0 1 L 27/105 (2006.01)

【F I】

H 0 1 L 27/10 3 2 1

H 0 1 L 29/78 6 1 8 B

H 0 1 L 29/78 6 1 3 B

H 0 1 L 29/78 6 2 7 A

H 0 1 L 27/10 6 5 1

H 0 1 L 27/10 4 6 1

H 0 1 L 27/10 4 4 1

【手続補正書】

【提出日】平成 27 年 4 月 9 日 (2015.4.9)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

絶縁表面上のソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上の酸化物半導体層と、
前記酸化物半導体層を介して、前記ソース電極または前記ドレイン電極の一方と重なる第 1 の電極と、
前記酸化物半導体層及び前記第 1 の電極に接するゲート絶縁層と、
前記ゲート絶縁層を介して、前記第 1 の電極と重なるゲート電極と、を有する半導体装置。

【請求項 2】

絶縁表面上のソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上の酸化物半導体層と、
前記酸化物半導体層を介して、前記ソース電極または前記ドレイン電極の一方と重なる第 1 の電極と、
前記酸化物半導体層及び前記第 1 の電極に接するゲート絶縁層と、
前記ゲート絶縁層を介して、前記第 1 の電極と重なるゲート電極と、
前記ゲート電極上の層間絶縁層と、
前記層間絶縁層の開口部において、前記ゲート電極と電氣的に接続される配線と、を有する半導体装置。

【請求項 3】

絶縁表面上のゲート電極と、
前記ゲート電極に隣接するゲート絶縁層と、
前記ゲート絶縁層を介して隣接する酸化物半導体層と、
前記酸化物半導体層に接するソースドレイン電極及びドレイン電極と、
前記ゲート絶縁層と前記酸化物半導体層との間に第 1 の電極と、を有し、
前記第 1 の電極は前記ソース電極及び前記ドレイン電極の一方と重なる半導体装置。

【請求項 4】

請求項 1 乃至 3 のいずれかーにおいて、
前記第 1 の電極が定電位または接地電位に接続された半導体装置。

【請求項 5】

請求項 1 乃至 4 のいずれかーにおいて、
前記酸化物半導体層が、In、Ga、Sn 及び Zn から選ばれた一種以上の元素を含んでなる酸化物半導体材料を有する半導体装置。

【請求項 6】

請求項 1 乃至 5 のいずれかーに記載の半導体装置を有する記憶装置。

【請求項 7】

絶縁表面上にソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に酸化物半導体層を形成し、
前記酸化物半導体層を介して、前記ソース電極または前記ドレイン電極の一方と重なる第 1 の電極を形成し、
前記酸化物半導体層及び前記第 1 の電極に接するゲート絶縁層を形成し、
前記第 1 の電極と重なるように、前記ゲート絶縁層上に、ゲート電極を形成し、
前記ゲート絶縁層及び前記ゲート電極上に層間絶縁層を形成し、
前記層間絶縁層に、前記第 1 の電極に達するコンタクトホールを形成する半導体装置の作製方法。

【請求項 8】

絶縁表面上にソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に酸化物半導体層を形成し、
前記酸化物半導体層を介して、前記ソース電極または前記ドレイン電極の一方と重なる第 1 の電極を形成し、
前記酸化物半導体層及び前記第 1 の電極に接するゲート絶縁層を形成し、
前記第 1 の電極と重なるように、前記ゲート絶縁層上に、ゲート電極を形成し、
前記ゲート絶縁層及び前記ゲート電極上に層間絶縁層を形成し、
前記層間絶縁層の表面に平坦化処理を行う半導体装置の作製方法。

【請求項 9】

請求項 8 において、
前記平坦化処理は化学機械的研磨によって行う半導体装置の作製方法。