



[12] 发明专利申请公开说明书

[11] CN 86 1 02261 A

CN 86 1 02261 A

[43]公开日 1986年11月12日

[21]申请号 86 1 02261

[22]申请日 86.4.2

[30]优先权

[32]85.4.3 [33]美国 [31]719,772

[71]申请人 霍尼韦尔信息系统公司

地址 美国马萨诸塞州02154

[72]发明人 加里·J·格斯 索马斯·S·黑施


霍马斯·O·霍尔蒂

[74]专利代理机构 中国国际贸易促进委员会专利
代理部
代理人 陈景峻

[54]发明名称 通过外壳支持多操作系统的桥接设备

[55]摘要

披露了用于自动地从一个操作系统转换到另一个引导装入装置与方法。本发明提出了一种用于自动地将信息,例如时刻,从一个操作系统传送给另一个的方法与硬件。



242/8604635/21

权 利 要 求 书

1. 在一个计算机系统中，该系统具有至少一个处理器，一个与所说的处理器以及与一个诸如磁盘存储器那样的档案式存储器系统相耦合的主存储器，所说的计算机系统是在一个从所说的档案式存储器装入到所说的主存储器中的第一操作系统的管理下运行的，一个用于自动地将一个所谓第二操作系统从所说的档案式存储器引导装入到所说主存储器的引导装入装置包括：

(a) 用来存储被所说第一和第二操作系统使用的信息的第一装置；

(b) 与所说第一装置耦合的用来引导装入第一与第二操作系统的第二装置；

(c) 与所说第一和第二装置耦合的用来自动地将信息从所说第一操作系统传送给所说第二操作系统的第三装置。

2. 如权利要求1中所述的计算机系统，包括与所说第三装置耦合的用作从所说主存储器卸下所说第一操作系统的第四装置。

3. 如权利要求2中所述的计算机系统，包括与所说第一装置耦合的所说计算机系统管理通道定时器装置（SCT）。

4. 如权利要求3中所述的计算机系统，包括与所说SCT耦合的用来更新所说SCT的第五装置。

5. 如权利要求4中所述的计算机系统，包括与所说第五装置耦合的用来防止对所说SCT的更新操作进行中断的第六装置。

6. 如权利要求5中所述的计算机系统，其中所说SCT由两个寄存器，一个高位字与一个低位字组成，并包括向所说寄存器装入信息和从所说寄存器卸下信息的固件装置。

7. 在一个计算机系统中，该系统具有至少一个处理器，一个与所说处理器耦合的主存储器，一个诸如磁盘存储器那样的档案式存储器系统，所

说的计算机系统是由一个从所说的档案式储存器系统装入到所说的主储存器中的第一操作系统管理的，所说的计算机系统还包括用来存放被所说的第一操作系统在所说的计算机系统中工作时所用的信息的操作系统寄存器，用来自动地将一个第二操作系统从所说的档案式储存器引导装入到所说主储存器的引导装入方法包括下列步骤：

- (a) 在所说的被第一操作系统使用的操作系统寄存器中存入关键信息；
- (b) 将从所说的操作系统寄存器存入的第一信息加以保存；
- (c) 对操作系统寄存器进行初始化，以使它们不含信息；
- (d) 将第一操作系统从所说计算机系统的主储存器卸下；
- (e) 将第二操作系统引导装入所说计算机系统的主储存器；
- (f) 将所保存的关键信息装入所说操作系统寄存器以为第二操作系统所用。

8. 如权利要求7 中所述的方法，其中有一个管理通道定时器(S C T)包含在所说的计算机系统中供存储时刻用，此外还包含将所说 S C T 更新为准确时刻的步骤。

9. 如权利要求8 所述的方法，包括防止在所说的 S C T 的更新过程中对它进行中断的步骤。

10. 在由一个第一操作系统控制下执行程序的计算机系统中，一个用来自动地引导装入第二操作系统的方法包括下列步骤：

- (a) 保存被所说第一操作系统使用的预定信息；
- (b) 引导装入所说第二操作系统；以及
- (c) 自动地将先前保存的预定信息传送给所说第二操作系统。

通过外壳支持多操作系统的桥接设备

本发明一般地涉及计算机系统，特别是有多处理器的计算机系统，其中每个处理器能够在各自独立的操作系统支持下进行工作，其中计算机系统具有一种完善了的初始程序装入程序（引导装入程序）的方法与硬件。

本发明的参考文献为：

1. 直接型多路控制设施，序列号503,963,1983年6月13日。
2. 具有独立运行系统的微计算机系统。

计算机系统一般由硬件与软件组成。没有必要的软件，计算机硬件本身是不能完成任何的计算机任务的。需要各种类型的软件以使计算机有条不紊地完成其作业与任务。这些程序通常分为两大类—操作系统程序和应用程序。操作系统通常由诸如管理程序（也称为执行程序或监督程序）、作业操作程序、汇编程序、编译程序、编辑程序等程序组成。应用程序是用户程序，用来完成用户的任务，例如工资单程序，存货清单程序等等。应用程序通常是由操作系统进行管理的，亦即可以对它们进行编译、调度、编辑等等。操作系统也对应用程序进行翻译或编译，以便计算机理解它们。

然而在执行某个程序之前，首先必须将它送入计算机的存储器中。因为没有任何程序的机器是“哑巴”机器，那么怎样才能将必要的程序送入计算机的存储器中呢？一般利用机器操作台上的一个装入按钮启动一个程序，由这个微程序进行控制，将很少量的数据从零地址开始送入存储器中。通常这种初始程序装入抗张过程只送入很少量的数据，例如一张卡片或七个字。于是这就开始了一个程序，它的第一条指令是由初始程序装入微程序读入的。由这个微程序导入的信息包含用来将更多的信息读入存储器的指令，它是一个更通用的装入程序的一部分。用这种方法，机器“引导”

自己首先送入一个装入程序，然后利用它从外部设备将其它的数据与程序装入计算机系统的主存储器中。虽然引入的初始信息块可能相当小，然而一般包含有能够引入更多指令的一些指令，直到引入能够控制一般性的程序及数据输入的装入程序。

在一个多道程序多处理系统中，当发出了“引导”操作信号后，输入/输出(I/O)处理器就进行控制。通常它必须停止所有正在进行中的I/O操作、将包含在它的I/O存储器中的全部通道寄存器复位、此外它必须使主处理器将其全部寄存器与存储管理单元复位，并将其主存储区清零。(通常是在小于装入一个新的操作系统时执行这个初始化过程。)然后这个利用“引导装入”程序的I/O处理器将“装入操作系统与应用程序。然后计算机系统便准备好执行程序并完成指定给它的作业与任务。

在一个多道程序多处理系统中，一个计算机系统可以在任何规定的时间在一个操作系统的控制运行。如果需要改变操作系统，一般还需要进行上述初始化过程。可见，这是耗时的。此外，当操作系统改变时，没有办法从原先的操作系统将信息传给当前的操作系统。因此，停止一个操作系统并“引导装入”另一个操作系统的过程便变成无能为力了。因此为了提高从一个操作系统转到另一个操作系统的效能，所需要的是一种能够将信息从一个操作系统传送到另一个操作系统，从而“桥接”引导装入过程的方法与手段。

本发明的第一个目的是提出一种改进了的数字计算机系统。

本发明的另一个目的是为一个计算机系统提出一种改善了的“引导”装入方法与装置。

本发明还有一个目的是提出一种改善了的“引导”装入方法与装置，利用它将计算机系统从一个操作系统转换到另一个操作系统。

本发明还有一个目的是提出一种改善了的的方法与装置，它用来在“引导”装入操作期间或其后将信息从一个操作系统传送给另一个操作系统。

根据本发明的一个实施例，上述这些目的是利用硬件和固件来实现的，这种硬件和固件用来在一个操作系统即将从主存中被撤消并用另外一个操作系统来代替它时存贮一些必要的信息（例如时刻）并把这些信息从一个操作系统传递给另一操作系统。

在本发明的一个实施例中，利用了一个管理通道定时器（以下是指 S C T 226）。这个 S C T 是一个分辨度为 1 秒的 32 位实时计数器。装入软件时，它便启动，但是不能用软件使它停止。一旦已经启动，它就（向上）计数，直到停电下降。经过软件“引导”键的操作，S C T 便有了准确的时间。在微系统 6/10 上 S C T 有两组如下所示的 I / O 功能码对：

功能码(十六进制)	功能
F C-10	输入 S C T 高位字
F C-12	输入 S C T 低位字
F C-11	输出 S C T 高位字
F C-13	输出 S C T 低位字
F C-14	输入 G.P.(通用寄存器)高位字
F C-16	输入 G.P.低位字
F C-15	输出 G.P.高位字
F C-17	输出 G.P.低位字

为了使 S C T 能够不被中断地更新状态，则当发出输入高 S C T (F C-10) 与输出低 S T C (F C-13) 时 S C T 正处在更新过程中的话，上述的输入与输出就成为 N A K (也就是说将 C P U i 指示器 20 1a 复位并防止 I / O 中断更新过程，因此 I / O 必须再次试行中断)*。

* 此处术语 A C K 不严格地作为成功地达到了 I / O 指令目的的同义词，而 N A K 则用来指示其失败。

为了给 S C T 提供相关联的装入 / 卸载功能，实现了下述机构。对于输入，执行 F C-10 时，S C T 的两半部分都由固件读出，高位字返回，

低位字保存在固件的某个工作单元中。执行 F C-12 时只是将这个工作单元中的当前内容送回。F C-12 永远不会被 N A K，即能够发生中断。

对于输出操作，执行 F C-11 时，只是将输出数据保存固件的某个工作存储单元中。F C-11 也永远不会被 N A K。执行 F C-13 时，这个工作存储单元中的内容被装入 S C T 的高位字，F C-13 输出字被装入 S C T 的低位字，如果 S C T 尚未在运行的话，它就被启动。

在另一个实施例中，在 I / O 处理器的 R A M (随机存储器) 空间中提供两个附加字。这些字用来将信息从一个操作系统传送给另一个正被导入计算机的操作系统，这里因为在引导操作中并不对这些字进行初始化而且当第 2 个操作系统被引导装入计算机时，它可以利用这些字中的信息。这些字利用功能码 F C-14 至 F C-17 。此外，这些字不需要不可分割地进行更新或是对低位与高位寄存器做出上述那样的反应。

因此本发明提出一种方法与硬件，用来将时刻从一个操作系统传送另一个；它也将其它有用的信息，例如调用它并把它引导装入到计算机中的目的传送给第 2 个系统。

图 1 是体现本发明的计算机系统，微系统 6/10 的高级框图。

图 2 是本发明的高级框图。

图 3 是位于 I / O 处理器的 R A M 空间中的信箱图。

图 4 A, 4 B, 4 C 是被 L S I-6 处理器在输入 / 输出 (I / O) 操作中所用的指令格式。

图 5 是 S C T 计数器的格式。

图 6 A, 6 B 是在本发明中所用的通用寄存器的格式。

图 6 C-6 D 是本发明中所用的寄存器格式。

现在参看图 1, 它是数据处理系统 100 的总体图，它包含一个固件控制的作为应用处理器的中央处理单元 (C P U) 102 与一个作为输入 / 输出处理器的 I / O 微处理器 104 。 C P U 102 是 Honeywell L S I-6 型，它运

行 Honeywell MOD200 或, MOD400 操作系统, 或者任何其它的操作系统。由 CPU102 执行存在一个 $64k \times 16\text{bit}$ (位) 字或更大的主存储器106 内的软件程序来完成系统应用工作。CPU102 执行软件指令时用到的微程序存在一个 $4k \times 48$ 位字的只读存储器 (ROM)102-2 中。

与 I/O 微处理器104 配合的是一个 $8k \times 8$ 位字的只读存储器 (ROM) 104-2 与一个 $32k \times 8$ 位字节的随机存储器 (RAM)104-6。ROM 104-2 存储了为使数据处理系统100 启动和初始化所必需的固件程序。RAM104-6 存储了表格通信控制程序以及用来对一个通用异步接收/发送控制器 (UART)144 进行仿真的固件、用来控制一些设备的固件, 这些设备包括: 通过 UART134 控制的键盘134-2、通过软磁盘控制器 (FDC)138 控制的软磁盘138-12, 138-14、通过 UART146 控制的打印机146-2 以及阴极射线管控制器 (CTRC)120。RAM104-6 也包括一些由 CPU102 以及 I/O 微处理器104 用作“信箱区”以便相互间进行通信的存储单元。

CPU102 与主存储器106 之间通过21位地址总线108 和16位数据总线116 进行耦合。根据 CPU102 所规定的地址, 通过数据总线116 在 CPU102 与主存储器106 之间传送数据。

数据总线116 耦合到总线交换寄存器118。耦合到总线交换寄存器118 的还有8位数据总线114。总线交换寄存器118 从数据总线116 接收16位数据字, 并通过数据总线114 将其作为两个8位字节发送, 同时它也从数据总线114 接收8位字节, 并通过数据总线116 将其发送。I/O 微处理器104, RAM104-6, CRT C120, UART134, 144, 146, 以及 FDC138 都耦合到数据总线114 上。

16位 I/O 地址总线112 通过收发机110 耦合到地址总线108, 它也耦合到 I/O 微处理器104 以及 I/O RAM104-6。以此方式能够使 CPU102 以及 I/O 微处理器104 二者都能对主存储器106 和 RAM104-6 寻址。

耦合到数据总线114 的还有一个用来控制一个磁盘驱动器152-2 的外围接口适配器152, 还有用来通过一个异步端口148 接收与发送数据字符的异步线路U A R T 144, 还有用来存储那些在C R T 120-10上显示的字符的一个 $2k \times 8$ 位字的数据随机存储器(R A M)120-4, 还有用来存储属性字符的一个 $2k \times 8$ 位字的属性随机存储器(R A M)120-6。属性字符通常用来完成C R T 120-10的这些显示功能: 如加下线字符或字符域以便使某些选定的字符或字符域闪烁或以较强亮度显示。存储在R A M 120-4中的字符代码加给一个 $4k \times 8$ 位字的字符发生器随机存取存储器(R A M) 120-2,后者为在C R T 120-10屏幕上显示出字符, 产生与数据的光栅条相对应的代码。一个图象支持逻辑120-8 与C R T C 120、字符发生器R A M 120-2 以及属性R A M 120-6 相耦合以便在C R T 120-10表面产生字符的线条。

F D C 138 一般是一台N E C u P D 765 单/ 双密度软磁盘控制器, 在N E C Electronics U. S. A. Inc. (美国N E C 电子公司), Microcomputer Division 微计算机部, 1 Native Executive Park, Natick, Massachusetts 01760出版的N E C 1982年的目录中对它作了叙述。

I / O微处理器104 通常是一个Motorola M C 68 B 098位微处理单元。P I A 152 通常是一个Motorola M C 68 B 21外围接口适配器。C R T C 120 通常是一个Motorola M C 68 B 45 C R T 控制器。

对I / O微处理器104, P I A 152 与C R T C 120 在由Motorola Semiconductor Products Inc. (Motorola 半导体产品公司), 3501 Bluestein Boulevard, Austin, Texas 78721 出版的Motorola Microprocessor Data Manual (Motorola 微处理器数据手册), 1981年版中有所叙述。

U A R T 134, 144与146 是Synertics 2661 通用异步接收/ 发送控

制器, Synertics Corporation (Synertics公司), 811 East Argues Avenue, Sunnyvale, California 94086 出版的 Synertics M O S Microprocessor Data Processor Manual (Synertics M O S 微处理器数据处理器手册) 中对它们作了叙述。

在大容量存储器和主存储器之间传送数据时涉及到逻辑元件与固件称为数据多路控制(DMC)装置。在其时间内数据进行发送的总线周期称为DMC周期。微系统6/10系统以及这些结构在1983年6月13日发布的, 题为“直接型多路控制设施”的美国专利No. 503,963中有更详细的叙述, 该专利也是授给本发明的同一受让人的。

现在参看图2,这是本发明的结构框图。不包括8086个人机的基本 Honeywell 微系统6/10系统方案包含一个主存储器205,它可以由一个 Honeywell L S I-6处理器201 与一个Motorola 6809型处理器203 存取。与Motorola 6809型处理器耦合的还有随机存储器(RAM) 204。由于L S I-6处理器是一个16位处理器,随机存储器205 是通过一条16位总线211 与它耦合的。Motorola 6809处理器是一个8位机,RAM 204 也是8位宽度的,它们与主存储器是通过一条双总线208 耦合的,该双总线由两条8位型式的总线组成。从而L S I-6处理器201 可以对主存储器205 与RAM 204进行存取; Motorola 6809型处理器203 也能对主存储器205 与RAM 204进行存取。这个由L S I-6处理器201、主存储器205、RAM 204以及Motorola 6809型处理器203 组成的系统,是基本的微系统6/10系统。它是固件驱动的,因而动作很快,只利用主存储器205 的大约20—25%的存储周期;即利用可用存储器带宽的25%。L S I-6处理器201 是这个计算机系统的主力部件。它基本上是在Honeywell M O D 400或M O D 200操作系统,或任何其它的操作系统的管理下进行工作的,并执行与这些操作系统兼容的用户系统。另一方面, Motorola 6809

型处理器203 作为一个输入/输出处理器工作，在99% 时间内，它利用其自己的局部存储器204 进行工作。根据设计，当 L S I-6处理器201 不使用主存储器205 时，它可以利用主存储器205 。

一个 Intel 8086 型微处理器202 通过总线210 也与主存储器205 耦合。Intel 8086 处理器202 能够利用M S D O S或 C P M-86 操作系统，它们可以执行为 I B M个人计算机写的商品软件，与此相应，作为选用部件微系统6/10系统具有 I B M个人计算机仿真器板。8086处理器202 是软件驱动的，慢得多，大约需用主存储器周期的70—75% 。因此，如果处理器201 、202 和203 中的每一个在它们各自的操作系统控制下独立而并行地运行并处理独立的用户程序的话，就有必要使各个处理器之间对于主存储器带宽的要求保持一定的关系。除这个要求外，必须在主存储器205 中给处理器201 与202 配给各自的存储器空间。这是利用一个地址寄存器 A 223 以及与加法器22耦合的一个基地址寄存器225 和比较器229 实现的。这个基地址寄存器存有偏移量，它是与从8086处理器202 来的、并存在地址寄存器 A 223 的地址通过加法器224 相加。因此主存储器中所有被

Intel 8086 处理器202 请求的地址，都偏离主存储器205 的基地址一个预定的偏移量。比较器209 要确定分配给各个处理器的预定的 R A M空间的边界不被超过。由于 L S I-6处理器201 是直接请求存储器的地址，并没有偏移量，所以处理器201 与202 在主存储器中有其各自的工作空间。另外，在8086存储器205 基地址的下面还有一个 R O M空间。这个 R O M空间由8086处理器201 来的负地址寻址。在这个空间，数据只能由8086从主存储器205 读出，但是在执行期间数据不能写入这个区域。因此在这个空间只存储只读程序，诸如为8086处理器201 的 B I O S。仅受 Intel 8086型的处理器202 由于通过比较器229 确定了边界而不能对留给 L S I-6处理器201 的存储空间进行存取，然而， L S I-6处理器却不同，它在这方面并不受限制，它可以对主存储器空间205 中包括8086空间在内的任何

区域进行访问。因此，为了使8086型处理器202与LSI-6处理器201进行通信，在留给8086处理器202的RAM空间中配有一个信号灯/信箱212。对RAM存储器204与其它外围设备，如USART、软磁盘等进行存取的操作是通过在LSI-6处理器201中执行的一个程序完成的。LSI-6处理器201通过ROM201-2中的一个固件程序，利用位于I/O RAM空间204的信箱213对诸如上面提到的一些物理设备进行寻址，而不对它们直接寻址。（对系统这一方面的情况在下面叙述图3时还要进一步加以说明。）

然而主存储器空间205中的信箱区212是用来在处理器201与202间进行通信联系的。在运行中LSI-6处理器负责对输入/输出(I/O)操作初始化。因此当Intel 8086型处理器202希望对一个I/O设备进行存取时，需要给信箱212送一个信息。正常运行时，LSI-6处理器201对信箱212进行管理，并根据请求着手为8086服务。在LSI-6与I/O设备之间的所有通信是由LSI-6处理器201通过在ROM201-2中的LSI-6固件，以及由I/O处理器203完成的。LSI-6处理器201-2通过位于I/O处理器RAM204中的信箱213顺序地与I/O处理器203通信。（信箱213的结构如图3所示，下面将对它的用途与结构进行说明。）

这个硬件及方法，与辅助的硬件和固件以及与辅助的功能代码一起共同用来将信息从一个操作系统传送给另一个，因而便于从一个操作系统转换到另一个。相应地加上一个管理通道定时器(SCT)226与固件(下面说明)，用来存储时刻，并使定时器以一种的间隔更新内容。此外还拥有一些G.P.寄存器225，用于存储由一个操作系统使用，并在引导装入过程中被传送到另一个操作系统的其它信息。计算机系统初始化以及引导装入时，这些硬件寄存器不被清零。

因此可见在Level 6软件与I/O的一些装置之间的所有内部通信是

通过在ROM 201-2中的LSI-6固件，以及通过I/O处理器203实现的，的，二者通过在I/O处理器的RAM 204中的信箱区213进行相互通信。

现在参看图3,该图示出了信箱区213的信箱图。信箱图有13个字节，每一个字节有8位。偶数字节存在信箱左侧，奇数字节存在右侧。每个字所完成的功能表示在右侧。

信箱的字节1-7用来在ROM 201-2中的LSI-6固件与I/O处理器203之间传送为执行I/O指令所需的信息。LSI-6处理器201将信息装入字节2-7,并装入一个硬件寄存器(未示出),然后置上一个中断I/O处理器的硬件位(未示出)。当I/O处理器将I/O命令处理完毕后,它在字节1中置一个响应码,然后使硬件位复位。

字节0-1

字节0的第2-7位定义LSI-6处理201的当前中断级。由LSI-6固件保持这个数据的当前状态。如果当前中断级在数值上低于或等于某个I/O子系统的中断级,则不接收该I/O子系统来的中断。只要所请求的中断尚未被应用处理器服务,I/O处理器还将在以后某一时刻重新试图中断。这个重新要求中断的操作将一直延续到中断被接受或中断条件复位为止。

字节1的第9位是I/O处理器的忙位。如果一个附属的I/O子系统(即打印机、终端等)与level 6系统软件请求一个附加的功能,而该功能并不能立即被处理的话,便由I/O处理器给忙位置1。这个动作是与在一标准的level 6总线上的NAK应答同一类型的信息响应。

字节1的第10位是不存在的资源位。当Level 6系统软件对某个在所用的微系统6/10结构中所没有子系统或设备进行寻址时,便由I/O处理器将它置1。

字节1的其余位与本发明无关,在此不作讨论。

字节2 与3

第0-9 位对由 I/ O命令进行寻址的设备定义通道数。如果应用处理器(L S I-6) 201 插入一个无效的通道号的话, 字节1 中的N位便由 I / O处理器置位。字节3 的第10-15 位定义 I/ O命令的功能代码。

对用来实现本发明的功能代码, 将在以后较详细地讨论。

字节4 与5

这些字节包含 I/ O命令数据。

字节6 与7

这些位定义了20位地址中的最低的16位。4 位最高地址以及字节偏移量通过一个硬件寄存器(未示出) 被传送给 I/ O处理器。

中断字节9, A, B

出现中断请求时, I/ O处理器203 便将信息装入字节 A和 B, 并给 L S I-6处理器201 送一个硬件中断位。L S T-6处理器取出字节 A与 B, 在字节9 中置入它的响应值并清除硬件中断位。

字节9 是中断信箱区用的控制字节。字节9 的第8 位是标记位(F), 当它由 I/ O处理器置1 时表示有一个需要服务的外部中断。当 L S I-6 处理器取走了中断数据, 它就将标记(F) 位复位。如果中断不被接受(NAK), L S I-6处理器便将第9 位置位。

字节 A, 字节 B的第8、9 位

字节 A, 以及字节 B中的第8、9 位包含了产生中断的设备的通道号。字节 B的第10-15 位包含了指定给该通道的中断等级。

寄存器与暂存存储器

下面对包含数据多路控制(DMC) 寄存器以及暂存存储器的字节进行定义。

字节 C

第0-3 位定义准备将哪个 Level 寄存器的信息传送给 I/ O信箱或

从 I/O 信箱将信息传给哪个 Level 6 寄存器。如果第0-3 位的内容是数值0 至7,则在 L S I-6处理器201 中的一个16位的 C P U R寄存器的信息将被送到字节 E 与 F, 或者后者的信息将被传送给前者。如果第0-3 位的数值是 A 至 F, 则一个20位的 C P U B寄存器的信息将被送到字节10, 11和13, 或者后者的信息将被传送给前者。

字节 C 的 (S) 位是传送方向标记位。0 状态表示方向是进入信箱, 而1 状态则表示方向是进入 L S I-6处理器。

字节 C 的 (T) 位表示在字节 E 到11与13中存储了哪一类型的信息。当它为0 时, 这个信息便是数据多路控制 (D M C) 信息, 当它为1 时, 这个信息便是 Level 6 寄存器信息, 在这种情况下, 由字节 E、F、11 与13传送一个范围与地址。

字节 D

(F) 位——当它被置为1 时——表示有一个寄存器的传送操作正在进行中。

R F U 是备用空间。

字节 E 和 F

这些字节用来传送数据。它们或者包含了一次 D M C 操作的范围, 或者包含了16位 Level 6 寄存器的内容。

字节10, 11和13

这些字节用在数据传送中。它们包含或者是一次 D M C 操作的地址或者是一个20位 Level 6 寄存器的内容。字节10和11包含了最低的16位地址位, 字节13包含最高的4 位。

现在参看图5, 图中是 S C T 计数器。S C T 计数器由两个寄存器401、402 组成, 每个寄存器能够存两个36位字, 总共32位。S C T 寄存器的分辨度为1 秒。S C T 寄存器位于 I/O R A M 205 中, 用数字226 标示。S C T 的内容是由 L S I-6 软件装入的, 该软件利用了以后要叙述的 I/

O指令。一旦被软件装入后，它就不能由软件停止，而由下面要叙述的固体每秒维护一次。因此SCT在整个软件“引导装入”操作中保持了以秒为单位的准确的时间。

参看图4A,4B与4C，它们表示了通常存放在主存储器105中的典型的指令格式，这些指令供LSI-6处理器在输入/输出(I/O)操作中使用。图4A与4B的第0至8位表示I/O指令的类型，而第9至15位表示正在传送的信息从何处来或到何处去的地址。在本发明中，作为例子，需要传送的信息是时刻，它被从SCT226传送到主存储器205或传送到LSI-6处理器201中的一个寄存器以供新装入的操作系统使用。进行传送的方向由功能码表示。功能码及其功能如下如示：

功能代码 (十六进制)	功能
FC-10	输入SCT高位字
FC-11	输出SCT高位字
FC-12	输入SCT低位字
FC-13	输出SCT低位字

如果需要将信息根据I/O指令中的地址字节传送到主存储器中的某个位置的话，就利用代码10或者12。功能代码10将SCT的高位字信息传送出去；而功能代码12则将SCT的低位字信息传送出去。这个信息首先被送到信箱区213，然后通过I/O指令的数据字被送到LSI-6处理器。

如果需要反向传送信息，例如当SCT由LSI-6设定为某一日期时，就在I/O指令中利用功能代码11和13，过程就反向。

为了给SCT提供相关联的装入/卸载功能，需要根据下述过程。对于输入，执行FC-10时，将由固件读出SCT的两半部分，高位字返回，而低位字则保存在固件的一个工作单元中。执行FC-12时，只有将该工作单元的当前内容返回。FC-12始终不被NAK。

对于输出，执行FC-11时，只是将输出数据保存在固件工作单元中。

FC-11始终不被NAK。执行FC-13时将该工作单元的内容装入SCT的高位字中，FC-13输出字装入SCT低位字，SCT被启动，如果尚未在运行中的话。

现在参看图4C，这是另一种类型I/O指令的格式，其中前10位用来存通道号。这个号数表示信息来去的通道。（在这结构中，典型的通道是信箱212,213,对它们每一个都预先指定了通道号。）上面所述的功能码表示本发明中的信息流向，它位于执行用指令的第10-15位。

参看图6A与6B，它们表示通用寄存器225的格式。两个寄存器都有相似的格式，都是16位长。这些寄存器在引导装入之前、之中或之后都是不可擦的。这些寄存器是由I/O指令利用适当的功能码装入的，它们包含可以传送给新装入的操作系统的编码信息，而传送操作也是通过I/O指令利用适当的功能代码实现的。可以传送给一个新操作系统的典型信息是，为了确定正确的固件(right firmware)是否位于该参照系统关键表(operating system's key table)所在的位置信息。传送给新操作系统的另一个典型信息是需要执行的功能，即字处理、计算等。

用来将信息传送到G.P.寄存器225或从那里传送来的信息代码如下所示：

功能代码 (十六位)	功能
FC-14	输入G.P.高位字
FC-16	输入G.P.低位字
FC-15	输出G.P.高位字
FC-17	输出G.P.低位字

现在参看图6C，这是位于RAM204中的SCT-LOCK226a的格式。SCT-LOCK是一个8位的单字节字。当SCT-LOCK被置为0时，I/O指令在传送信息时便不成功，软件必须再次争取进行这项操作，如果SCT-LOCK被置为1，I/O指令便可成功地完成其目

标。

如果 I/O 指令成功的话，便通过一个称为 ACK 的过程而将 i 指示器 201a 置位；而如果 I/O 指令不能达到目标的话，便通过一个称为 NAK 的过程而将 i 指示器 201a 复位。（因而必须指出，在这里术语 ACK 是成功的同义词，而术语 NAK 是 I/O 指令的目标不能完成的同义词）。

现在参看图 6D 与 6E，这里分别表示了 SCT-IN-SAVE 与 SCT-OUT-SAVE 寄存器的格式。每个格式由两个 8 位的字节组成。二者都位于 6809 处理器的 RAM204 中，各自用来保留输入或输出信息。

与上述硬件组合相联系，有如下三个相关的固件程序：

A. 分别对 SCT-HIGH 和 SCT-LOW 实施输入/输出的固件程序 (I/Os)。I/Os 是在不可屏蔽中断 (NMI) 级中被执行的，这表示 I/Os 可以中断 SCT 固件处理程序 (SCT handler firmware routine) (将在下面叙述)，但反之不然。因此对 SCT 固件处理程序，将 SCT-LOCK 置位便足够了，而对于 I/Os 则只要对它进行检查就足够了。

B. SCT 固件处理程序，它每秒将 SCT 定时器 226 增值一次。

C. Start-SCT (启动 SCT) 调用一个通用启动定时器程序 (General Purpose-START TIMER ROUTINE)。这个程序给 16 个通用定时器 226d 中的一个装入某个给定值并作出它在运行的标志。它也为这个定时器在一张表格中存入处理程序的地址。所有标志出在运行中的定时器或者 60 赫兹 (标准的) 或者以 50 赫兹可选择的 (如果电源频率为 50 赫兹的话) 的速率连续减值。到定时器达到 0 时，便作出它不在运行的标志，并使指定给此定时器的处理程序是工作，此处理程序是一个子程序。

下面详细列出实际的固件程序。它们的功能流程如下所示：

I/ O 固件过程

过程— Input - S C T- H I G H

如果 S C T- L O C K 被锁住，即等于(0)

N A C K I/ O (I/ O 未完成的软件将再试)

如果 S C T- L O C K 未被锁住，即等于1(1)，于是便复制 S C T- L O W，并将它保存在 S C T- I N- S A V E 中

S C T- H I G H 返回到 I/ O 并调用 A C K

结束 Input- S C T- H I G H

过程— Input- S C T- L O W

返回 S C T- I N- S A V E 到 I/ O 并 A C K (即，给 i 指示器置位)

结束 Input- S C T- L O W

过程— Out put- S C T- H I G H

复制 I/ O 字到 S C T- O U T- S A V E 并 A C K

结束 Out put- S C T- H I G H

过程— out put- S C T- L O W

如果 S C T- L O C K 被锁住，即等于(0)

N A K I/ O (软件将再试)

复制 S C T- O U T- S A V E 并保存在 S C T- H I G H 中

复制 I/ O 字到 S C T- L O W

启动 S C T

A C K I/ O

结束 Out put- S C T- L O W

S C T- H A N D L E R 过程

S C T- L O C K 被封锁，即等于(0)(这将 S C T- L O C K 置0)

SCT- LGW等于SCT- LOW+ 1(这使SCT- LOW定时器增值)

如果SCT- LOW等于0,则

SCT- HIGH等于SCT- HIGH+ 1

SCT- LOCK不被封锁, 等于(1)

新的start- SCT过程

结束SCT- HANDLER

Start- SCT过程

利用下列参数调General Purpose start timer routine (通用启动定时器程序):

定时器数等于SCT- TIMER

处理程序等于SCT- HADLER (上述过程)

如果是60赫兹的机器的话, 频率等于60

如果是50赫兹的机器的话, 频率等于50

结束Start- SCT

在说明了本发明的一个最佳实施例后, 本技术的行家们可以知道, 对所述的发明尚有许多形式与变动, 然而仍然在申请权利要求的本发明的范围之内。因此只能根据本权利要求所指范围限定本发明。


```

MODEL: HERCULES
REVISION: 000.00

RTL/6000 FILE EDIT
MICROPROGRAM SECTION

SEQUENCE: $SROS

10002860 \ SUPV FC-11 & FC-13 - OUTPUT SCT-HI & SCT-LO
10002870 \
10002880 \ $SUPV-1113 BITI (A,02M) \ CK IF FC-13
10002890 \ \ BME ($SUPV-13) \ BR IF 50 ;
10002900 \ SUPV FC-11 - OUTPUT SCT-HI - JUST SAVE FOR LATER
10002910 \
10002920 \ \ LDDE ($IOPX-3) \ GET OUTPUT WORD
10002930 \ \ STME ($SCTRF-0) \ SAVE IT FOR LATER
10002940 \ \ CLRFB \ ACK CODE
10002950 \ \ LBRA ($SUPV-RSP) \ GO ACK AND END I/O
10002960 \
10002970 \ SUPV FC-13 - OUTPUT SCT-LO - CK LOCK, THEN LOAD BOTH SCT-HI & SCT-LO
10002980 \ \ ALSO START SCT TIMER
10002990 \
10003000 \ $SUPV-13 \ TSTE ($SCT-LOCK) \ TEST LOCK
10003010 \ \ LBEO ($SUPV-RSP) \ MAK IF LOCKED - CODE LOADED AT -MOPE
10003020 \
10003030 \ \ LDDE ($SCTRF-0) \ SAVED SCT-HI OUTPUT
10003040 \ \ STME ($SCT-0) \ TO SCT-HI
10003050 \
10003060 \ \ LDDE ($IOPX-3) \ THIS FC DATA
10003070 \ \ STME ($SCT-2) \ TO SCT-LO
10003080 \
10003090 \ \ BSR ($ST-SCTMB) \ START SCT TIMER
10003100 \
10003110 \ \ CLRFB \ ACK CODE
10003120 \ \ LBRA ($SUPV-RSP) \ ACK FC-13
10003130 \
10003140 \ \ SKIP HOF

```

ADDRESS (HEX)	IMAGE (HEX)
580C	85 02
580E	26 0A
58E9	FC 0E 04
58EB	FD 0B C1
58ED	5F
58E7	16 FF 9D
58EA	7D 0B C5
58ED	10 27 FF 96
58F1	FC 0B C1
58F4	FD 0B B9
58F7	FC 0E 04
58FA	FD 0B B8
58FD	22 3E
58FF	5F
5900	16 FF 96

RTL/6000 FILE EDIT
 MICROPROGRAM SECTION

MODEL: HERCULES
 REVISION: 000.00

```

LINE #
10003150 \
10003160 \ 2ND GROUP OF SUPV CHAN IO'S - FC14-FC17
10003170 \ TRANSPARENT EXCEPT THAT LSB OF FC16 IS LOADED W/ ROOT ID CODE
10003180 \
10003190 \ $SUPV-1417 LDXI ($SUPV-14) \ RT TO 1ST OF GROUP
10003200 \ BITI ($A-02#) \ TEST IF 2ND PAIR OF GRP
10003210 \ REDI ($SUPV-14XX) \ BR IF NOT
10003220 \ LEXYC (X,0) \ STEP PTR TO 2ND WORD
10003230 \ $SUPV-161X RNE ($SUPV-1517) \ TEST IF OUTPUT FC
10003240 \ \ BR IF SO
10003250 \
10003260 \ LDDXR (X,N) \ GET WORD
10003270 \ LARA ($SUPV-IN) \ GIVE TO CP
10003280 \
10003290 \ $SUPV-1517 LDDE ($IOPX-3) \ GET OUTPUT WCRD FROM IO M9X
10003300 \ STWXR (X,N) \ STORE IT
10003310 \ LARA ($SUPV-RSP) \ ACK CODE
10003320 \ SKIP HOF \ GO ACK LSI-6 & END UP
10003330
  
```

SEQUENCE: \$SROS

ADDRESS (HEX)	IMAGE (HEX)
5903	8E 0B 8D
5906	85 02
5908	97 02
590A	50 02
590C	23 01
590E	26 05
5910	EC 84 C1
5912	16 FF C1
5915	FC 0E 04
5918	ED 84
591A	5F
591E	16 FF 69

```

MODEL: HERCULES
REVISION: C00.00
RTU/6000 FILE FOOT
MICROPROGRAM SECTION
SEQUENCE: 33805
SUPV CHAN TIMER HANDLER - BUFP SCT 2 RE-CALL TIMER
SSCTHAN CLRE (SSCT-LOCK) SET SCT LOCK
ADMI (1) SCT-LC
STME (SSCT-2) +1
RNE (SSCTHAN-8) AROUND IF LO HALF NOT NOW ZERO
LDDE (SSCT-0) SCT-HI
ADMI (1) +1
STME (SSCT-0)
SSCTHAN-9 LDAI (9-01B7) LOCK CODE
STAE (B-SSCT-LOCK) RESET SCT LOCK
START SCT TIMER
SS7-SCTMR LDAI (8-6C) FOR 50 HZ
LDAT (A-STR2) 700 STATUS REG
RBT (A-HZ50) TEST IF SCREEN AT 50 HZ
RBOI (SS7SCT-9) RB IF NOT
LDAI (B-50) USE 50 HZ VALUE IF 50
CLR A (D-7) FOR CALL
LDAI (A-SCTMR) FOR CALL
LBSR (SSGO-SCTMR) START TIMER FOR ONE SECOND TIMEOUT
CNST16 (SSCTHAN-V) VECTOR FOR HANDLER BELOW
RTS
SKIP HOP
  
```

ADDRESS (HEX)	IMAGE (HEX)
591E	7F 08 C5
5921	FC 09 B8
5924	C3 00 01
5927	FD 08 B8
592A	26 09
592C	FC 08 B9
592E	C3 00 01
5932	FD 08 B8
5935	C9 01
5937	F7 03 C5
593A	C5 3C 48
593C	B8 08 B8
593F	85 03
5941	27 02
5943	C6 32
5946	4E 02
5948	1F 02 A9
594A	17 02 C4
594D	09 01
594F	39




图 2




图3




图. 4A




图. 4B



图. 4C




图. 5




图. 6A




图. 6B




图. 6C




图. 6D




图. 6E