



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2020년01월02일
(11) 등록번호 10-2061501
(24) 등록일자 2019년12월26일

(51) 국제특허분류(Int. Cl.)
H01L 21/02 (2006.01) H01L 21/285 (2006.01)
H01L 21/324 (2017.01)
(52) CPC특허분류
H01L 21/02274 (2013.01)
H01L 21/0228 (2013.01)
(21) 출원번호 10-2018-0058386
(22) 출원일자 2018년05월23일
심사청구일자 2018년05월23일
(65) 공개번호 10-2019-0133443
(43) 공개일자 2019년12월03일
(56) 선행기술조사문헌
KR1020150087874 A

(73) 특허권자
한국과학기술연구원
서울특별시 성북구 화랑로14길 5 (하월곡동)
(72) 발명자
김성근
서울특별시 성북구 화랑로14길 5
편정준
서울특별시 성북구 화랑로14길 5
(뒷면에 계속)
(74) 대리인
이인행, 김한, 김남석

전체 청구항 수 : 총 10 항


심사관 : 양진석

(54) 발명의 명칭 황화주석 박막의 형성 방법

(57) 요약

본 발명은 기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계 및 상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계를 포함하는, 황화주석 박막의 형성 방법을 제공한다.

대표도 - 도1



(52) CPC특허분류

H01L 21/02535 (2013.01)

H01L 21/02557 (2013.01)

H01L 21/28556 (2013.01)

H01L 21/324 (2013.01)

H01L 2924/10724 (2013.01)

(72) 발명자

김상태

서울특별시 성북구 화랑로14길 5

송현철

서울특별시 성북구 화랑로14길 5

백승협

서울특별시 성북구 화랑로14길 5

김진상

서울특별시 성북구 화랑로14길 5

최지원

서울특별시 성북구 화랑로14길 5

강중윤

서울특별시 성북구 화랑로14길 5

명세서

청구범위

청구항 1

기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계; 및
상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계;
를 포함하되,
상기 제 1 단계에서 상기 상대적으로 저온은 90℃ 내지 200℃이며,
상기 제 2 단계에서 상기 상대적으로 고온은 200℃ 내지 300℃인,
황화주석 박막의 형성 방법.

청구항 2

제 1 항에 있어서,
상기 제 1 단계에서 상기 이황화주석 시드층은 비정질이며, 상기 제 2 단계에서 상기 이황화주석 시드층은 결정화되는 것을 특징으로 하는,
황화주석 박막의 형성 방법.

청구항 3

제 1 항에 있어서,
상기 제 1 단계는 플라즈마 여기 원자층 증착법 (PEALD)을 이용하여 이황화주석 시드층을 형성하는 단계를 포함하는,
황화주석 박막의 형성 방법.

청구항 4

제 3 항에 있어서,
상기 플라즈마 여기 원자층 증착법은,
상기 기저막 상에 주석 원료를 주입하는 제 1-1 단계;
상기 주석 원료를 퍼지하는 제 1-2 단계;
플라즈마로 여기된 황 원료를 주입하는 제 1-3 단계; 및
상기 플라즈마로 여기된 황 원료를 퍼지하는 제 1-4 단계;
를 포함하는, 황화주석 박막의 형성 방법.

청구항 5

제 1 항에 있어서,
상기 기저막은 상기 이황화주석 시드층 보다 표면 에너지가 큰 물질을 포함하는 것을 특징으로 하는,
황화주석 박막의 형성 방법.

청구항 6

제 5 항에 있어서,

상기 기저막은 Al_2O_3 막인 것을 특징으로 하는,

황화주석 박막의 형성 방법.

청구항 7

삭제

청구항 8

제 1 항에 있어서,

상기 제 1 단계에서 상기 이황화주석 시드층은 연속적이고 균일한 두께를 가지는 이황화주석 단위박막이 1 내지 5층으로 적층되어 이루어진 것을 특징으로 하는,

황화주석 박막의 형성 방법.

청구항 9

제 1 항에 있어서,

상기 제 1 단계 및 상기 제 2 단계를 수행하여 형성된 황화주석 박막은,

일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타나는 것을 특징으로 하는,

황화주석 박막의 형성 방법.

청구항 10

기저막; 및

상기 기저막 상에 제 1 항에 의한 방법으로 형성된 황화주석 박막;

을 포함하는, 트랜지스터 구조체.

청구항 11

제 10 항에 있어서,

상기 황화주석 박막은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타나는 것을 특징으로 하는,

트랜지스터 구조체.

발명의 설명

기술 분야

[0001] 본 발명은 박막의 형성 방법에 관한 것으로, 보다 상세하게는 황화주석 박막의 형성 방법에 관한 것이다.

배경 기술

[0002] 최근 높은 전자 및 홀 전계이동도를 가지며, 밴드갭을 가지는 이차원 황화물 반도체 소재에 대한 관심이 급증하고 있다. 그러나, 이러한 이차원 황화물 소재의 우수한 물성이 산업적으로 활용되기 위해서는 이차원 황화물 소재의 대면적 합성 공정 확보가 필수적이다. 특히, 기존 전자 소자 및 센서 등등에 적용되기 위해서는 이차원 황화물 소재의 합성이 기존 소자 공정 가능 온도(< 500 °C)범위 내에서 이루어져야 한다.

[0003] 이차원 황화물 소재의 현재까지 합성 방법으로는 테이프 등을 이용한 물리적 박리 및 화학기상증착법(chemical

vapor deposition, CVD) 등이 가장 널리 이용되고 있다. 물리적 박리법은 결정으로부터 박리된 일부 조각을 이용하는 방법으로 실질적 합성법이라 보기는 어려우며, 화학기상증착법으로 실질적으로 가장 많이 사용되고 있다. 그러나 화학기상증착법은 이차원 황화물 소재의 결정립이 수십 마이크로미터까지 성장하는 등 우수한 결정성을 확보할 수 있으나, 연속적이지 않은 박막이 형성되는 경우가 많으며, 700 내지 900℃의 매우 높은 공정 온도를 요구하는 등 문제를 가지고 있다. 뿐만 아니라, 반응원료의 주입량에 매우 민감하기 때문에 넓은 면적에서의 균일한 박막 형성 역시 어려운 문제가 있어 실제 응용분야에 적용까지는 어려울 것으로 예상된다.

[0004] 이러한 방법 이외에도 최근 이차원 황화물 소재를 형성하는데 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 기술이 보고되고 있다. 원자층 증착법은 박막의 두께 균일도가 우수하며, 대면적 증착에 있어 장점을 가지고 있는 기술이다. 또한 증착 온도가 화학기상증착법에 비해 낮으며, 두께를 서브-옹스트롬(sub-angstrom) 단위로 제어할 수 있어 이차원 층상 구조 소재의 층수 제어에도 매우 효과적이다. 그러나 증착 온도가 낮기 때문에 결정성이 좋지 않아, 많은 경우 700 내지 1000℃ 이상의 높은 온도 영역에서 후속 열처리가 필요하며, 이러한 높은 열처리 온도 역시 응용 분야에서의 활용 가능성을 크게 떨어뜨리는 요소이다.

[0005] 소재 측면에서는 우수한 전계효과 이동도를 가지는 많은 이차원 금속칼코겐화합물이 존재하나, 대부분의 이차원 금속칼코겐화합물은 1000℃를 훨씬 넘는 녹는점을 가지고 있어 높은 공정 온도가 요구된다. 그러나 약 2.2eV의 밴드갭을 가지며, 비교적 높은 전자 이동도를 가지는 이황화주석은 녹는점이 869℃로 다른 이차원 금속칼코겐화합물 보다 크게 낮은 값을 가지고 있어 저온에서 고품질의 층상 구조 형성이 가능할 것으로 예상된다. 그러나 SnS₂, SnS, Sn₂S₃ 등 주석의 산화가 차이에 따라 다양한 상이 존재하기 때문에 기존 원자층 증착법 등의 공정에서는 단일상의 SnS₂의 형성이 어려운 문제가 있으며, 화학양론 정량비가 맞지 않는 등의 문제가 존재한다.

선행기술문헌

특허문헌

[0006] (특허문헌 0001) 한국 공개 특허 공보 KR20170122433A (2017-11-06)

발명의 내용

해결하려는 과제

[0007] 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성하며, 400℃ 이하의 공정 온도에서 형성하는 원자층 증착법을 제공하는데 그 목적이 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.

과제의 해결 수단

[0008] 상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 황화주석 박막의 형성 방법을 제공한다. 상기 황화주석 박막의 형성 방법은 기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계; 및 상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계; 를 포함한다.

[0009] 상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 이황화주석 시드층은 비정질이며, 상기 제 2 단계에서 상기 이황화주석 시드층은 결정화될 수 있다.

[0010] 상기 황화주석 박막의 형성 방법에서, 상기 제 1 단계는 플라즈마 여기 원자층 증착법(PEALD)을 이용하여 이황화주석 시드층을 형성하는 단계를 포함할 수 있다.

[0011] 상기 황화주석 박막의 형성 방법에서, 상기 플라즈마 여기 원자층 증착법은, 상기 기저막 상에 주석 원료를 주입하는 제 1-1 단계; 상기 주석 원료를 퍼지하는 제 1-2 단계; 플라즈마로 여기된 황 원료를 주입하는 제 1-3 단계; 및 상기 플라즈마로 여기된 황 원료를 퍼지하는 제 1-4 단계; 를 포함할 수 있다.

[0012] 상기 황화주석 박막의 형성 방법에서, 상기 기저막은 상기 이황화주석 시드층 보다 표면 에너지가 큰 물질을 포함할 수 있다.

- [0013] 상기 황화주석 박막의 형성 방법에서, 상기 기저막은 Al_2O_3 막일 수 있다.
- [0014] 상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 상대적으로 저온은 $90^{\circ}C$ 내지 $200^{\circ}C$ 이며, 상기 제 2 단계에서 상기 상대적으로 고온은 $200^{\circ}C$ 내지 $300^{\circ}C$ 일 수 있다.
- [0015] 상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 이황화주석 시드층은 연속적이고 균일한 두께를 가지는 이황화주석 단위박막이 1 내지 5층으로 적층되어 이루어질 수 있다.
- [0016] 상기 황화주석 박막의 형성 방법에서, 상기 제 1 단계 및 상기 제 2 단계를 수행하여 형성된 황화주석 박막은 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타날 수 있다.
- [0017] 상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 트랜지스터 구조체를 제공한다. 상기 트랜지스터 구조체는 기저막; 및 상기 기저막 상에 상술한 방법으로 형성된 황화주석 박막; 을 포함한다.
- [0018] 상기 트랜지스터 구조체에서, 상기 황화주석 박막은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타날 수 있다.

발명의 효과

- [0019] 상기한 바와 같이 이루어진 본 발명의 다양한 실시예들에 따르면, 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성할 수 있는 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.

도면의 간단한 설명

- [0020] 도 1은 본 발명의 일 실시예에 따른 층상 구조 이황화주석 박막 형성방법의 순서도이다.
- 도 2는 $90^{\circ}C$, $150^{\circ}C$, $210^{\circ}C$, $240^{\circ}C$ 의 온도에서 SiO_2 기판(도 2의 (a), (b), (c), (d)) 및 Al_2O_3 기판(도 2의 (e), (f), (g), (h)) 상에 성장된 이황화주석(SnS_2)박막의 표면 SEM 사진이다.
- 도 3a는 $90^{\circ}C \sim 240^{\circ}C$ 에서 성장한 Al_2O_3 기판 위에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 SiO_2 와 비정질 Al_2O_3 기판 상에서 $150^{\circ}C$ 에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.
- 도 4는 Al_2O_3 기판 위에서 $90^{\circ}C \sim 240^{\circ}C$ 온도 범위에서 단일 PEALD 공정으로 형성된 이황화주석의 주석과 황의 비율을 나타내는 그래프이다.
- 도 5는 Al_2O_3 기판 위 $150^{\circ}C$ 온도에서 단일 PEALD 공정으로 성장시킨 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다.
- 도 6은 1 nm 이하의 이황화주석 시드층을 Al_2O_3 기판 위에서 $150^{\circ}C$ 에서 형성한 뒤에 이황화주석 박막을 SEED층 위에 $240^{\circ}C$ 에서 성장시킨 표면 SEM 사진이다.
- 도 7은 이황화주석 시드층 위에서 형성된 이황화주석 박막의 주석과 황의 진동 결합을 보여주는 라만(Raman) 그래프이다.
- 도 8은 이황화주석 시드층 위에 형성된 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다.
- 도 9는 본 발명의 다른 실시예에 따른 트랜지스터 구조체의 구성을 도해하는 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0021] 이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본

발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.

- [0022] 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
- [0023] 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
- [0024] 본 발명은 단일상 이차원 이황화주석(SnS₂)박막의 성장방법에 관련된 것으로, 구체적으로는 층상 구조의 이황화주석 층을 기판 표면과 평행하게 형성하며, 대면적에서 연속적인 박막이 균일하게 형성하는 방법, 500℃ 이하의 낮은 공정 온도 범위에서 박막을 형성하는 방법에 관련되며, 더욱 구체적으로는 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성하며, 400℃ 이하의 공정 온도에서 형성하는 원자층 증착법에 관련된다.
- [0025] 본 발명의 일 예에 따른 층상 구조 이황화주석 박막 성장 방법은 산화물 기저막 상에 플라즈마 여기 원자층 증착법(plasma-enhanced ALD, PEALD)을 사용하여 이황화주석 박막을 형성하는 단계를 포함한다.
- [0026] 또한 일 예에 따른 이황화주석 박막 성장 방법에 있어 이황화주석 박막 형성은 두 단계로 진행된다, 첫번째는 1 내지 5층 이하의 이황화주석 시드(seed) 층을 형성하는 단계, 두번째는 이황화주석 박막을 시드층 위에 형성하는 단계를 포함한다.
- [0027] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 산화물 기저막은, 이황화주석 보다 표면에너지가 큰 산화알루미늄(Al₂O₃), 이산화티타늄(TiO₂), 산화지르코늄(ZrO₂) 및 산화하프늄(HfO₂) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
- [0028] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어, 상기 플라즈마 원자층 증착법은, 상기 산화물 기저막 상에 주석 원료를 주입하는 단계, 상기 주석 원료를 퍼지하는 단계, 플라즈마에 의해 여기된 황 원료를 주입하는 단계 및 상기 황 원료를 퍼지하는 단계를 순차적으로 포함하는 단위 사이클을 복수회 수행하여 구현할 수 있다.
- [0029] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 주석 원료는 SnCl₂, SnCl₄, tetrakis(dimethylamino)tin, tetrakis(diethylamido)tin, tetrakis(ethylmethylamino)tin, bis[bis(trimethylsilyl)amino]tin, tetramethyltin, tetraethyltin, trimethyl(phenyl)tin, dimethylamino-2-methyl-2-propoxy-tin(II) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
- [0030] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 황 원료로는 질소와 황화수소(H₂S)의 혼합가스 및 아르곤(Ar)과 황화수소(H₂S)의 혼합가스 중 적어도 하나를 포함할 수 있다.
- [0031] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 이황화주석 시드층을 형성하는 단계는 90℃ ~ 200℃ 온도에서 수행될 수 있다.
- [0032] 또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 이황화주석 메인층을 형성하는 단계는 200℃ ~ 300℃ 온도에서 수행될 수 있다.
- [0033] 도 1은 본 발명의 일 실시예에 따른 이황화주석 박막 형성방법의 순서도이다. 도 1을 참조하면 기저막 상에 저온에서 이황화주석 시드층을 형성하는 단계(S100) 및 이황화주석 시드층 상에 이황화주석 메인층을 형성하는 단


계(S200)를 포함할 수 있다.

- [0034] 기저막 상에 이황화주석 시드층을 형성하는 단계(S100)에서 PEALD로 이황화주석 박막을 1 ~ 5 층 범위에서 형성한다. 이황화주석 시드층을 형성하는 단계(S100)는 상기 기저막 상에 주석 원료를 주입하는 단계, 상기 주석 원료를 퍼지하는 단계, 플라즈마로 여기된 황 원료를 주입하는 단계, 상기 황 원료를 퍼지하는 단계를 포함할 수 있다.
- [0035] 예를 들어, Sn 소스 가스로는 dimethylamino-2-methyl-2-propoxy-tin(II)가 사용되었고, S의 소스가스로는 H₂S가 사용되었다. 일 실험예에서 황화주석 시드층을 형성하는 단계는 증착 온도 90℃ ~ 200℃ 에서 수행될 수 있으나 이에 본 발명이 제한되는 것은 아니다.
- [0036] 상기 기저막은, 예를 들어, Al₂O₃, TiO₂, ZrO₂, HfO₂, WO₃, SnO₂, MgO 또는 ZnO 등 표면에너지가 높은 물질이거나 SiO₂ 위에 상기 물질의 얇은 층을 이용할 수 있으나, 상기 물질에 제한되는 것은 아니다.
- [0037] 위에서 기술한 기저막 물질층은 ALD로 증착할 수 있으나, 이에 제한되는 것은 아니다.
- [0038] 일 실험예에서 황화주석 메인층을 황화주석 시드층 위에 형성하는 단계(S200)는 PEALD로 진행하며, 200℃ ~ 300℃에서 수행될 수 있으나 이에 본 발명이 제한되는 것은 아니다.
- [0039] 도 2는 90℃, 150℃, 210℃, 240℃의 온도에서 각각 SiO₂ 기판(도 2의 (a), (b), (c), (d)) 및 Al₂O₃ 기판(도 2의 (e), (f), (g), (h)) 상에 성장된 이황화주석(SnS₂) 박막의 표면 SEM 사진이다.
- [0040] 도 3a는 90℃ ~ 240℃에서 성장한 Al₂O₃ 기판 위에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 SiO₂와 비정질 Al₂O₃ 기판 상에서 150℃에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.
- [0041] 도 3a 및 도 3b를 참조하면 SiO₂ 기판 상에 증착된 이황화주석 박막은 90℃ 성장 온도에서는 박막 표면이 거칠지 않고 연속된 균일한 박막이 형성된 것을 알 수 있지만, 150℃ 이상의 성장 온도에서는 이황화주석 박막의 층상 구조가 기판과 평행하지 않게 성장하여 박막 표면이 거칠고, 균일한 박막이 성장하지 않는 것을 관찰할 수 있다. 이에 반해 Al₂O₃ 기판 위에서 성장시킨 이황화주석 박막은 150℃ 성장 온도까지 박막 표면이 거칠지 않고 연속된 매우 균일한 박막이 성장한 것을 알 수 있고, 200℃ 이상의 성장 온도에서는 SiO₂ 기판 위에서 성장한 이황화주석 박막과 마찬가지로 SnS₂의 층상 구조가 기판 표면에 평행하지 않고 다양한 배향으로 형성되었음을 관찰할 수 있다.
- [0042] 도 3a는 Al₂O₃ 기판 위에서 90℃ ~ 240℃에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 150℃ 성장 온도의 SiO₂ 기판 상에서 성장한 이황화주석 박막의 결정화도와 Al₂O₃ 기판 상에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.
- [0043] 도 3a를 참조하면, Al₂O₃ 기판 위의 150℃ ~ 240℃ 성장 온도 내에서 이황화주석 단일상이 성장 온도에 관계없이 형성되는 것을 이황화주석의 X-ray diffraction (XRD) (001) 픽으로 확인하였다. 하지만 90℃ 온도에서는 이황화주석의 XRD 픽이 관찰되지 않은 것으로 보아 이황화주석이 결정상이 아닌 비정질로 존재한다는 것을 알 수 있다.
- [0044] 또한 성장 온도를 증가시킬수록 이황화주석의 XRD 픽의 크기가 커지는 것으로 보아 성장 온도가 증가할수록 이황화주석의 결정화도는 증가하는 것을 확인하였다.
- [0045] 도 3b를 참조하면, 150℃ 성장 온도에서 이황화주석을 SiO₂ 기판과 Al₂O₃ 기판 위에 각각 성장시켰을 때 Al₂O₃ 기판 위에서 이황화주석 XRD 픽이 더 큰 것으로 보아, 표면에너지가 큰 Al₂O₃ 기판 위에서 이황화주석 박막이 더 (001) 방향으로, 즉 이황화주석 층상 구조가 기판과 평행하게 성장한 것을 알 수 있다.
- [0046] 도 4는 Al₂O₃ 기판 위에서 90℃ ~ 240℃의 성장 온도로 증착시킨 이황화주석의 주석과 황의 원소비를 나타내는 그래프이다. 단일상 이황화주석의 결정화된 150℃ 온도 이상부터 주석과 황의 비율이 약 1 : 1.93으로 관찰되는 것을 확인하였다.


- [0047] 도 5는 Al₂O₃ 기판 위 150℃ 온도에서 단일 PEALD 공정으로 성장시킨 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다. 즉, 150℃ 온도에서 비정질 Al₂O₃ 표면 위에 단일 스텝으로 형성한 이황화주석 박막의 층상 구조를 보여주는 사진이다.
- [0048] 도 5에서 이황화주석의 층상 구조를 살펴보면, 윗부분에서는 이황화주석의 층상 구조가 보이는 것을 알 수 있지만, Al₂O₃ 표면과 이황화주석 박막 사이의 계면 쪽에서는 층상 구조가 전혀 관찰되지 않는 것으로 보아, 초기 성장 시에는 결정화가 제대로 이루어지지 않고, 박막이 성장하여 두께가 두꺼워질수록 결정화가 일어나 이차원 층상 구조가 형성되는 것을 알 수 있다. 이러한 현상은 이황화주석을 채널물질로 사용할 때 전기적 특성을 크게 저하시킬 수 있는 문제점을 야기할 수 있다.
- [0049] 도 6은 1 nm 이하의 이황화주석 시드층을 Al₂O₃ 기판 위에서 150℃에서 형성한 뒤에 그 시드층 위에 이황화주석 메인층을 240℃에서 성장시킨 박막의 표면 SEM결과이다. 두 단계 성장법 이용을 통해 도 6에서 관찰할 수 있듯이 박막 표면이 거칠지 않고 연속된 매우 균일한 박막이 성장한 것을 확인하였다.
- [0050] 도 7은 시드층 위에 형성한 이황화주석 박막의 주석과 황의 라만(Raman) 진동 결합을 보여주는 그래프이다. 시드층 위에서 240℃로 성장시킨 박막에서 이황화주석의 주석과 황의 진동결합을 의미하는 Raman peak (Alg)을 확인할 수 있다. 또한 일황화주석(SnS)의 라만 피크가 관찰되지 않는 것을 확인하였다. 이를 통해, 플라즈마 여기 원자층 증착법으로 성장시킨 이황화주석 박막이 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이라는 것을 확인할 수 있다.
- [0051] 도 8은 Al₂O₃ 기판에서 150℃에서 형성한 이황화주석 시드층 위에 240℃의 온도에서 형성된 이황화주석 박막의 층상 구조를 보여주는 TEM 결과이다. 150℃에서 단일 과정으로 형성된 이황화주석 박막과 달리 박막 전체에서 이황화주석의 층상 구조가 확연히 드러나는 것을 알 수 있다.
- [0052] 따라서 플라즈마 원자층 증착법을 사용하여 황화주석 시드층을 먼저 성장시킴으로써, 박막과 계면 사이에 이황화주석이 결정화가 되지 않는 문제점을 해결할 수 있었고, 이황화주석 박막 전체가 층상 구조로 잘 발달하였으며, 비정질 Al₂O₃ 표면 위에서 기판과 평행하게 층상 구조가 잘 구현됨을 확인하였다.
- [0053] 본 발명의 일 실시예에 따르면 결정성이 우수한 층상 구조 이황화주석 단일상 박막을 결정립이 연결된 박막 형태로 대면적에서 균일하게 형성할 수 있다.
- [0054] 도 9는 본 발명의 다른 실시예에 따른 트랜지스터 구조체의 구성을 도해하는 도면이다.
- [0055] 도 9를 참조하면, 본 발명의 다른 실시예에 따른 트랜지스터 구조체는 소스 전극(40)과 드레인 전극(50)을 포함한다. 상기 트랜지스터 구조체는 기저막(20) 및 상기 기저막(20) 상에 상술한 방법으로 형성된 황화주석 박막(30)을 포함한다.
- [0056] 기저막(20)은 이황화주석 보다 표면 에너지가 큰 물질을 포함할 수 있는 바, 예를 들어, Al₂O₃, TiO₂, ZrO₂, HfO₂, WO₃, SnO₂, MgO 및 ZnO 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
- [0057] 상기 황화주석 박막(30)은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막(20)과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타난다.
- [0058] 황화주석 박막(30)과 접촉하는 기저막(20)의 일면과 반대면인 기저막(20)의 타면에는 제 2 기저막(10)이 제공될 수 있다. 제 2 기저막(10)은, 예를 들어, 산화실리콘막일 수 있다. 황화주석 박막(30)은 트랜지스터 구조체의 채널막으로 기능할 수 있으며, 기저막(20)과 제 2 기저막(10)은 트랜지스터 구조체의 게이트 절연막으로 기능할 수 있다.
- [0059] 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

도면


도면1




도면2




도면3a




도면3b




도면4




도면5




도면6



도면7



도면8



도면9

