

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-221040

(P2019-221040A)

(43) 公開日 令和1年12月26日(2019.12.26)

(51) Int.Cl.		F I		テーマコード (参考)
<b>HO2M</b>	<b>7/48</b>	<b>(2007.01)</b>	HO2M 7/48	R 5G066
<b>HO2J</b>	<b>3/38</b>	<b>(2006.01)</b>	HO2M 7/48	E 5H770
<b>HO2J</b>	<b>3/01</b>	<b>(2006.01)</b>	HO2J 3/38	110
			HO2J 3/01	

審査請求 未請求 請求項の数 14 O L (全 24 頁)

(21) 出願番号 特願2018-115633 (P2018-115633)  
 (22) 出願日 平成30年6月18日 (2018.6.18)

(71) 出願人 000002037  
 新電元工業株式会社  
 東京都千代田区大手町2丁目2番1号  
 (74) 代理人 100086807  
 弁理士 柿本 恭成  
 (74) 代理人 100082876  
 弁理士 平山 一幸  
 (74) 代理人 100178906  
 弁理士 近藤 充和  
 (72) 発明者 郭 中為  
 埼玉県飯能市南町10番13号 新電元工業株式会社工場内  
 (72) 発明者 石渡 洋志  
 埼玉県飯能市南町10番13号 新電元工業株式会社工場内

最終頁に続く


(54) 【発明の名称】 系統連系インバータ装置及び安定化制御方法

(57) 【要約】

【課題】 電力系統側のインダクタとフィルタ回路内のコンデンサとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。

【解決手段】 系統連系インバータ装置20は、電力系統2に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するDC/ACインバータ23と、前記スイッチングを制御する制御回路30と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路24と、を備えている。制御回路30は、系統電圧V<sub>ac</sub>の電圧計測値v<sub>ac</sub>に対し、三相/二相電圧変換部31及び回転座標変換部32により、回転座標変換を行ってq軸電圧V<sub>q</sub>を算出し、q軸電流制御指令側にフィードバックしてDC/ACインバータ23のスイッチング制御を行う。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、

前記スイッチングを制御する制御回路と、

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、

を備え、

前記制御回路は、

前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行って q 軸電圧を算出し、q 軸電流制御にフィードバックして前記スイッチングを制御する構成になっている、

10

ことを特徴とする系統連系インバータ装置。

## 【請求項 2】

前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、

前記制御回路は、

前記系統電圧の計測値に対し、三相 / 二相電圧変換を行う三相 / 二相電圧変換部と、

前記三相 / 二相電圧変換部の電圧変換結果を回転座標系に変換して前記 q 軸電圧を算出する回転座標変換部と、

前記 q 軸電流制御の q 軸電流制御指令から前記 q 軸電圧の対応値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、

20

を有することを特徴とする請求項 1 記載の系統連系インバータ装置。

## 【請求項 3】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、

前記スイッチングを制御する制御回路と、

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、

を備え、

前記制御回路は、

前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q 軸電流制御にフィードバックして前記スイッチングを制御する構成になっている、

30

ことを特徴とする系統連系インバータ装置。

## 【請求項 4】

前記制御回路は、

前記系統電圧の計測値に対し、振幅・位相角演算を行って d 軸電圧及び前記瞬時位相角を算出する振幅・位相角演算部と、

前記瞬時位相角の位相同期を行って位相角を求める位相同期制御部と、

前記瞬時位相角から前記位相角を減算し、この減算結果と前記 d 軸電圧とを乗算して q 軸電圧値を求める q 軸電圧演算部と、

前記 q 軸電流制御の q 軸電流制御指令から前記 q 軸電圧値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、

40

を有することを特徴とする請求項 3 記載の系統連系インバータ装置。

## 【請求項 5】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、

前記スイッチングを制御する制御回路と、

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、

を備え、

前記制御回路は、

前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行

50

って d 軸電圧及び q 軸電圧を算出し、前記 q 軸電圧を q 軸電流制御にフィードバックすると共に、前記 d 軸電圧と d 軸電圧調整値との差を d 軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている、

ことを特徴とする系統連系インバータ装置。

【請求項 6】

前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、

前記制御回路は、

前記系統電圧の計測値に対し、三相ノ二相電圧変換を行う三相ノ二相電圧変換部と、

前記三相ノ二相電圧変換部の電圧変換結果を回転座標系に変換して前記 d 軸電圧及び前記 q 軸電圧を算出する回転座標変換部と、

前記 q 軸電流制御の q 軸電流制御指令から前記 q 軸電圧の対応値を減算する第 1 演算部と、

前記 d 軸電圧と、前記 d 軸電圧調整値である d 軸電圧高調波成分除去値又は d 軸電圧交流周期平均値と、の差を求め、この差に対応する値を、前記 d 軸電流制御の d 軸電流制御指令から減算する第 2 演算部と、

前記第 1 演算部の減算結果と前記第 2 演算部の減算結果とに基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、

を有することを特徴とする請求項 5 記載の系統連系インバータ装置。

【請求項 7】

単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、

前記スイッチングを制御する制御回路と、

前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備え、

前記制御回路は、

前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、

前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、

の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている、

ことを特徴とする系統連系インバータ装置。

【請求項 8】

前記制御回路は、

前記系統電圧計測値から前記電圧振幅を算出する電圧振幅算出部と、

前記系統電圧計測値から前記位相同期の位相角を求める位相同期制御部と、

前記電圧振幅及び前記位相同期の位相角から前記基本波電圧を算出する基本波電圧算出部と、

前記系統電圧計測値から前記基本波電圧を減算してこの減算結果に対応する対応値を求める演算部と、

前記電流制御の電流制御指令から前記対応値を減算し、この減算結果に基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、を有することを特徴とする請求項 7 記載の系統連系インバータ装置。

【請求項 9】

前記インバータは、直流電力を交流電力に変換する DC / AC インバータであることを特徴とする請求項 1 ~ 8 のいずれか 1 項記載の系統連系インバータ装置。

【請求項 10】

前記フィルタ回路は、LC フィルタ回路又は LCL フィルタ回路であることを特徴とする請求項 1 ~ 8 のいずれか 1 項記載の系統連系インバータ装置。

【請求項 11】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換す

10

20

30

40

50

るインバータと、

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、  
を備えた系統連系インバータ装置の安定化制御方法であって、

前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行  
って q 軸電圧を算出し、q 軸電流制御にフィードバックして前記スイッチングを制御する  
、

ことを特徴とする安定化制御方法。

【請求項 1 2】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換す  
るインバータと、

10

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、  
を備えた系統連系インバータ装置の安定化制御方法であって、

前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、  
q 軸電流制御にフィードバックして前記スイッチングを制御する、

ことを特徴とする安定化制御方法。

【請求項 1 3】

電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換す  
るインバータと、

前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、  
を備えた系統連系インバータ装置の安定化制御方法であって、

20

前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行  
って d 軸電圧及び q 軸電圧を算出し、前記 q 軸電圧を q 軸電流制御にフィードバックする  
と共に、前記 d 軸電圧と d 軸電圧調整値との差を d 軸電流制御にフィードバックして、前  
記スイッチングを制御する、

ことを特徴とする安定化制御方法。

【請求項 1 4】

単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力  
に変換するインバータと、

前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、  
を備えた系統連系インバータ装置の安定化制御方法であって、

30

前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、

前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づ  
いて算出された基本波電圧と、

の差を電流制御にフィードバックして前記スイッチングを制御する、

ことを特徴とする安定化制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力系統（例えば、商用電力系統）に対して連系可能に接続され、直流電力  
を交流電力に変換する系統連系インバータ装置に関するものである。

40

【背景技術】

【0002】

図 8 は、特許文献 1 及び非特許文献 1 等に記載された従来の LC フィルタ付き三相系統  
連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。

【0003】

この系統連系システムは、直流（DC）電源 1 と、例えば、商用電力系統である三相 U  
、V、W 交流（AC）の電力系統 2 と、の間に接続される LC フィルタ付き三相系統連系  
インバータ装置 10 を備えている。電力系統 2 は、三相遮断器 3 及び三相変圧器（以下「  
トランス」という。）4 等を介して、系統連系インバータ装置 10 の出力端子に接続され  
ている。系統連系インバータ装置 10 の出力端子とトランス 4 との間には、負荷装置 5 が

50

並列に接続されている。

【0004】

系統連系インバータ装置10は、電力系統2に対して連系可能に接続され、直流電源1から供給される直流電力を三相交流電力に変換する装置であり、DC/DCコンバータ11を有している。DC/DCコンバータ11は、図示しない制御部によってスイッチング動作が制御され、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、この出力側に、並列に接続された電荷蓄積用のコンデンサ12を介して、三相U、V、WのDC/ACインバータ13が接続されている。なお、DC/DCコンバータ11は、省略されることもある。

【0005】

DC/ACインバータ13は、図示しない制御部によってスイッチング動作が制御され、コンデンサ12に蓄積された直流電圧 $V_{dc}$ を三相U、V、Wの系統電圧 $V_{ac}$ に変換する装置であり、6つのスイッチ素子(例えば、絶縁ゲート型バイポーラトランジスタ、以下これを「IGBT」という。)13aがブリッジ接続されて構成されている。各IGBT13aには、ボディダイオード13bが逆並列に接続されている。DC/ACインバータ13の出力側には、L字形の三相LCフィルタ回路14が接続されている。

【0006】

L字形の三相LCフィルタ回路14は、DC/ACインバータ13から出力される交流電圧 $V_{inv}$ 及びインバータ電流 $I_{inv}$ の高調波成分を除去する回路であり、三相インダクタ14a及び三相コンデンサ14bにより構成されている。LCフィルタ回路14の出力側には、図示しない制御部により開閉が制御される三相開閉器15を介して、系統連系インバータ装置10の出力端子が接続されている。

【0007】

このように構成される系統連系システムでは、直流電源1から供給された直流電圧が、系統連系インバータ装置10内のDC/DCコンバータ11により所定の直流電圧に変換され、コンデンサ12に蓄積される。コンデンサ12に蓄積された直流電圧 $V_{dc}$ は、DC/ACインバータ13によって三相U、V、Wの交流電圧 $V_{inv}$ に変換された後、三相フィルタ回路14のインダクタ14a及びコンデンサ14bによって高調波成分が除去される。高調波成分が除去された三相交流の出力電流 $I_o$ 及び系統電圧 $V_{ac}$ は、三相開閉器15を介して負荷装置5及び電力系統2側へ出力される。電力系統2に停電等が発生すると、遮断器3がオフ状態になり、系統連系インバータ装置10が電力系統2から切り離されて単独運転状態となり、その系統連系インバータ装置10から出力された出力電流 $I_o$ 及び系統電圧 $V_{ac}$ が負荷装置5へ供給される。

【0008】

図8の系統連系インバータ装置10に使用されているL字形の三相LCフィルタ回路14では、直列の三相インダクタ14aが1組しかなく、しかも、LCフィルタ回路14の入出力間の結合(coupling)が大きくなり過ぎるため、高調波成分を十分に減衰できないことがある。これを改善するために、T字形の三相フィルタ回路を使用したLCLフィルタ付き三相系統連系インバータ装置が知られている。

【0009】

図9は、従来のLCLフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。

この系統連系システムに使用されているLCLフィルタ付き三相系統連系インバータ装置10Aでは、図8のL字形の三相LCフィルタ回路14に代えて、T字形の三相LCLフィルタ回路14Aが設けられている。この三相LCLフィルタ回路14Aは、2組の三相インダクタ14a、14cと、1組の三相コンデンサ14bと、により構成されている。

【0010】

このような三相系統連系インバータ装置10Aにおける三相LCLフィルタ回路14Aでは、直列の三相インダクタ14a、14cを2組使用しているので、高調波減衰帯域で

10

20

30

40

50

の減衰量が、L字形の三相LCフィルタ回路14に比べて大幅に向上し、更に、三相LCフィルタ回路14Aにおける入出力間の結合が著しく減少する。

【0011】

図10は、図8の系統連系システムの模式的な等価回路図である。

図8の系統連系インバータ装置10では、配電線及びトランス4を介して電力系統2（例えば、三相（3）200V）に接続されるため、図10の電力系統2側に、抵抗 $R_s$ 及びインダクタ $L_s$ からなる系統インピーダンス6が存在する。そのため、系統連系インバータ装置10の三相交流出力電流 $I_o$ がその系統インピーダンス6に流れる。

【0012】

図11は、図9の系統連系システムの模式的な等価回路図である。

図9の系統連系インバータ装置10Aも、図8と同様に、配電線及びトランス4を介して電力系統2に接続されるため、図11の電力系統2側に、抵抗 $R_s$ 及びインダクタ $L_s$ からなる系統インピーダンス6が存在する。そのため、系統連系インバータ装置10Aの三相交流出力電流 $I_o$ がその系統インピーダンス6に流れる。

【0013】

図12は、従来図10及び図11に示す系統連系システムにおいて電力系統2側の系統インピーダンス6として例えば一定リアクタンス値以上のインダクタ $L_s$ を接続した時の動作波形図である。図12の上段は、高調波成分が含まれた系統電圧 $V_{ac}$ の波形図、及び、図12の下段は、高調波成分が含まれた出力電流 $I_o$ の波形図である。図12の横軸は、時刻である。

【0014】

図10及び図11の電力系統2側には、抵抗 $R_s$ 及びインダクタ $L_s$ からなる系統インピーダンス6が存在する。そのため、図12に示すように、電力系統2側のインダクタ $L_s$ とフィルタ回路14, 14A内のコンデンサ14bとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。

【0015】

この対策として、特許文献1の技術では、図8、図9に示す系統電圧 $V_{ac}$ の高調波電圧を算出し、この高調波電圧が閾値以上になったら、系統連系システムの共振を検出し、DC/ACインバータ13のスイッチングを制御する制御パラメータ（特許文献1の請求項5に記載された比例制御パラメータ）を繰り返し調整することにより、系統連系システムの共振を抑制している。もし、制御パラメータを変更しても共振現象が消えなかったら、フィルタ回路14, 14A内の三相コンデンサ14bに対して抵抗回路を並列に接続し、共振現象を抑制している。

【0016】

又、非特許文献1の技術では、系統インピーダンス6をキャンセルするためのインピーダンスキャンセル回路を追加し、共振現象を抑制している。

【先行技術文献】

【特許文献】

【0017】

【特許文献1】特開2016-63742号公報

【非特許文献】

【0018】

【非特許文献1】Y. He, H. S. H. Chung, J. C. T. Lai, X. Zhang and W. Wu, 「Active Cancellation of Equivalent Grid Impedance for Improving Stability and Injected Power Quality of Grid-Connected Inverter under Variable Grid Condition」IEEE Transactions on Power Electronics 論文誌、2018.

【発明の概要】

10

20

30

40

50

**【発明が解決しようとする課題】****【0019】**

しかしながら、従来の図8及び図9の系統連系インバータ装置10, 10Aでは、以下の(a)~(e)のような課題がある。

**【0020】**

(a) 電力系統2に高調波電流が流れる負荷装置5が接続される場合等、共振ではなくても高調波電圧が発生するため、制御が誤動作する可能性がある。

(b) 特許文献1の技術では、閾値以上の高調波電圧を検出した時のみ、共振を抑制するための制御が動作するので、共振現象を的確に抑制することができない。特に、高調波電圧の算出には、交流周期以上の遅延が発生するため、高速応答の実現が困難である。又、共振現象が消えない場合には、フィルタ回路14, 14A内の三相コンデンサ14bに対して抵抗回路を並列に接続し、共振現象を抑制しているが、その抵抗回路によって電力損失が増加する問題がある。

(c) 特許文献1の技術では、高調波振幅と共振振幅とを混同して読み取る恐れがあるので、共振現象を精度良く抑制することができない。

(d) 非特許文献1の技術では、共振現象を抑制するために、インピーダンスキャンセル回路を追加しているので、回路構成が複雑になり、コスト上昇の問題がある。

(e) 図10及び図11に示す従来の系統連系システムでは、出力電流 $I_o$ に振動(hunting;ハンチング)が発生した場合、その出力電流 $I_o$ が流れる部分に、インダクタを挿入し、ハンチングを防止している。しかし、インダクタを挿入することにより、部品点数が増加して、系統連系インバータ装置10, 10Aの小型化が困難になる。

**【課題を解決するための手段】****【0021】**

本発明のうちの第1発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御にフィードバック(帰還)して前記スイッチングを制御する構成になっている。

**【0022】**

第2発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御する構成になっている。

**【0023】**

第3発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値との差をd軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている。

**【0024】**

第4発明の系統連系インバータ装置は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記単相

10

20

30

40

50

電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている。

【0025】

第5発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってq軸電圧を算出し、q軸電流制御にフィードバックして前記スイッチングを制御している。

10

【0026】

第6発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、q軸電流制御にフィードバックして前記スイッチングを制御している。

【0027】

第7発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってd軸電圧及びq軸電圧を算出し、前記q軸電圧をq軸電流制御にフィードバックすると共に、前記d軸電圧とd軸電圧調整値 $v_{dd}$ との差をd軸電流制御にフィードバックして、前記スイッチングを制御している。

20

【0028】

第8発明の安定化制御方法は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御している。

30

【発明の効果】

【0029】

本発明のうちの第1及び第5発明では、例えば、三相交流のベクトル演算を用いて、q軸の電圧変動を検出し、電流制御にフィードバックすることにより、共振抑制を行っている。第2及び第6発明では、系統電圧の瞬時位相角を演算し、例えば、位相同期安定化制御結果の位相角との差をq軸電流制御にフィードバックすることにより、共振抑制を行っている。第3及び第7発明では、q軸制御に加えて、d軸電圧を算出し、d軸電圧調整値との差をd軸電流制御にフィードバックすることにより、共振抑制を行っている。更に、第4及び第8発明では、系統電圧と前交流周期の系統電圧から算出された系統電圧振幅及び位相同期の位相角から算出した基本波電圧との差を系統電流にフィードバックすることにより、共振抑制を行っている。

40

【0030】

そのため、次の(1)~(4)のような効果がある。

(1) ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。

(2) 非特許文献1のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。

(3) 特許文献1のような、共振抑制のための抵抗回路が不要になるので、低損失且

50



つ低コスト化が可能になる。

(4) フィルタ回路内のインダクタを小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路内のコンデンサを大きくする必要があるが、そのコンデンサが、系統インピーダンス内のインダクタと共振しやすくなる。又、フィルタ回路内のインダクタを小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本発明では、それらの問題を解決して、フィルタ回路内のインダクタを小型化できる。

【図面の簡単な説明】

【0031】

【図1】図2の系統連系システムの模式的な等価回路図

【図2】本発明の実施例1における系統連系システムの構成例を示す概略の回路図

10

【図3】図1の系統連系システムにおける動作波形図

【図4】本発明の実施例2における系統連系システムの模式的な等価回路図

【図5】本発明の実施例3における系統連系システムの模式的な等価回路図

【図6】本発明の実施例4における系統連系システムの構成例を示す概略の回路図

【図7】図6の系統連系システムの模式的な等価回路図

【図8】従来 of 系統連系システムの構成例を示す概略の回路図

【図9】従来 of 系統連系システムの構成例を示す概略の回路図

【図10】図8の模式的な等価回路図

【図11】図9の模式的な等価回路図

【図12】図10及び図11に示す系統連系システムの動作波形図

20

【発明を実施するための形態】

【0032】

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

【実施例1】

【0033】

(実施例1の構成)

図2は、本発明の実施例1におけるLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。

30

【0034】

この系統連系システムは、従来 of 図8と同様に、直流電源1と、例えば、商用電力系統である三相U、V、W交流(3200V)の電力系統2と、の間に接続される、従来とは構成の異なるLCフィルタ付き三相系統連系インバータ装置20を備えている。電力系統2は、従来 of 図8と同様に、三相遮断器3及び三相トランス4等を介して、系統連系インバータ装置20の出力端子に接続されている。系統連系インバータ装置20の出力端子とトランス3との間には、負荷装置5が並列に接続されている。

【0035】

本実施例1の系統連系インバータ装置20は、電力系統2に対して連系可能に接続され、直流電源1から供給される直流電力を三相交流電力に変換する装置であり、コンバータ(例えば、DC/DCコンバータ)21を有している。DC/DCコンバータ21は、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。DC/DCコンバータ21の出力側には、並列に接続された電荷蓄積用のコンデンサ22を介して、三相U、V、Wのインバータ(例えば、DC/ACインバータ)23が接続されている。

40

なお、DC/DCコンバータ21は、省略されることもある。

【0036】

DC/ACインバータ23は、制御回路30によってスイッチング動作が制御され、コンデンサ22に蓄積された入力電力(例えば、直流電圧Vdc)を三相U、V、Wの交流

50

電圧  $V_{in v}$  に変換する装置であり、6つのスイッチ素子（例えば、IGBT）23aがブリッジ接続されて構成されている。各IGBT 23aには、それぞれボディダイオード23bが逆並列に接続されている。DC/ACインバータ23の出力側には、三相フィルタ回路（例えば、L字形の三相LCフィルタ回路）24が接続されている。

【0037】

L字形の三相LCフィルタ回路24は、DC/ACインバータ23から出力される交流電圧  $V_{in v}$  及びインバータ電流  $I_{in v}$  の高調波成分を除去し、出力電流  $I_o$  を送出する回路であり、三相インダクタ24a及び三相コンデンサ24bにより構成されている。LCフィルタ回路24の出力側には、図示しない制御部により開閉が制御されるリレー等の三相開閉器25を介して、系統連系インバータ装置20の出力端子が接続されている。三相インダクタ24aと三相コンデンサ24bの間には、インバータ電流  $I_{in v}$  を計測して電流計測値  $i_{in v}$  を出力する三相用の電流計測器（例えば、計器用変流器、以下これを「CT」という。）26が設けられている。CT 26を用いて三相交流電流を計測する場合、2相分（例えば、U相、W相）の電流  $I_u$  ,  $I_w$  を2つのCT 26で計測し、残りの1相分（V相）の電流  $I_v$  は、式（ $I_v = -I_u - I_w$ ）より算出すれば良い。

10

【0038】

更に、三相コンデンサ24bと三相開閉器25の間には、系統電圧  $V_{ac}$  を計測して電圧計測値  $v_{ac}$  を出力する三相用の電圧計測器（例えば、計器用変圧器、以下これを「VT」という。）27が接続されている。

【0039】

三相用CT 26及び三相用VT 27の出力側には、制御回路30が接続されている。制御回路30は、電流計測値  $i_{in v}$  及び電圧計測値  $v_{ac}$  に基づき、6つのスイッチング駆動信号  $S_{30}$  を生成し、6つのIGBT 23aをそれぞれオン/オフ動作させる回路である。

20

【0040】

図1は、図2のLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図である。この図1では、DC/ACインバータ23及びフィルタ回路24等を含む電力変換部が模式的に示されている。

制御回路30は、DC/ACインバータ23のスイッチング動作を制御するための第1電流制御機構と第2電流制御機構とを有し、中央処置装置（以下「CPU」という。）を有するプロセッサや、個別回路等により構成されている。

30

【0041】

前記第1電流制御機構は、三相U, V, Wの系統電圧  $V_{ac}$  における電圧計測値  $v_{ac}$  に対し、回転座標変換を行って回転座標系であるdq座標系のq軸電圧  $v_q$  を算出し、q軸電流制御にフィードバックしてDC/ACインバータ23のスイッチング動作を制御するものである。この第1電流制御機構は、第1三相/二相電圧変換部31、第1回転座標変換部32、位相同期回路（以下「PLL」という。）制御部33及びゲイン調整部34と、スイッチング駆動信号生成部40内の第1、第2減算部41, 42、第1電流制御部44及び変調制御部46と、により構成されている。

【0042】

前記第2電流制御機構は、三相U, V, Wのインバータ電流  $I_{in v}$  における電流計測値  $i_{in v}$  に対し、回転座標変換を行ってdq座標系のd軸電流  $i_d$  及びq軸電流  $i_q$  を算出し、d軸電流制御及びq軸電流制御にフィードバックしてDC/ACインバータ23のスイッチング動作を制御するものである。この第2電流制御機構は、第2三相/二相電流変換部35及び第2回転座標変換部36と、スイッチング駆動信号生成部40内の第2、第3減算部42, 43、第1、第2電流変換部44, 45及び変調制御部46と、により構成されている。

40

【0043】

前記第1電流制御機構において、第1三相/二相電圧変換部31は、三相U, V, Wの系統電圧  $V_{ac}$  が三相用VT 27で計測された三相U, V, Wの電圧計測値  $v_{ac}$  を入力

50

し、この電圧計測値  $v_{ac}$  を固定座標系の二相電圧  $v_{d0}$  ,  $v_{q0}$  に変換するものである。この第 1 三相 / 二相電圧変換部 3 1 の出力側には、第 1 回転座標変換部 3 2 が接続されている。第 1 回転座標変換部 3 2 は、位相角  $p_{11}$  に基づき、二相電圧  $v_{d0}$  ,  $v_{q0}$  を  $dq$  座標系の  $q$  軸電圧  $v_q$  に変換するものであり、この出力側に、PLL 制御部 3 3 及びゲイン調整部 3 4 が接続されている。

【0044】

PLL 制御部 3 3 は、入力される  $q$  軸電圧  $v_q$  に対し、位相同期制御を行って位相角  $p_{11}$  を生成するものであり、この位相角  $p_{11}$  が第 1、第 2 回転座標変換部 3 2 , 3 6 に与えられる。ゲイン調整部 3 4 は、 $q$  軸電圧  $v_q$  のゲインを調整して、その  $q$  軸電圧  $v_q$  の対応値であるゲイン調整値  $v_{qc}$  を生成するものであり、この出力側に、スイッチング駆動信号生成部 4 0 内の第 1 減算部 4 1 が接続されている。

10

【0045】

第 1 減算部 4 1 は、供給される  $q$  軸電流制御指令（以下「 $i_q$  指令」という。）からゲイン調整値  $v_{qc}$  を減算するものであり、この出力側に、第 2 減算部 4 2 が接続されている。第 2 減算部 4 2 は、第 1 減算部 4 1 の減算結果から、第 2 回転座標変換部 3 6 から出力される  $q$  軸電流  $i_q$  を、減算するものであり、この出力側に、第 1 電流制御部 4 4 が接続されている。第 1 電流制御部 4 4 は、第 2 減算部 4 2 の減算結果に対してフィードバック制御（例えば、比例積分制御等、これを以下「PI 制御等」という。）を行うものであり、この出力側に、変調制御部 4 6 が接続されている。変調制御部 4 6 は、第 1 電流制御部 4 4 の制御結果と後述する第 2 電流制御部 4 5 の制御結果とに対して変調（例えば、パルス幅変調等）を行い、DC / AC インバータ 2 3 内の 6 つの IGBT 2 3 a をオン / オフ制御するための 6 つのスイッチング駆動信号  $S_{30}$  を生成するものである。

20

【0046】

前記第 2 電流制御機構において、第 2 三相 / 二相電流変換部 3 5 は、三相  $U, V, W$  の系統電流  $I_{inv}$  が三相用 CT 2 6 で計測された三相  $U, V, W$  の電流計測値  $i_{inv}$  を入力し、この電流計測値  $i_{inv}$  に対して、固定座標系の二相電流  $i_{d0}$  ,  $i_{q0}$  に変換するものであり、この出力側に、第 2 回転座標変換部 3 6 が接続されている。第 2 回転座標変換部 3 6 は、位相角  $p_{11}$  に基づき、二相電流  $i_{d0}$  ,  $i_{q0}$  を  $dq$  座標系の  $d$  軸電流  $i_d$  及び  $q$  軸電流  $i_q$  に変換するものであり、この出力側に、スイッチング駆動信号生成部 4 0 内の第 2、第 3 減算部 4 2 , 4 3 が接続されている。第 3 減算部 4 3 は、供給される  $d$  軸電流制御指令（以下「 $i_d$  指令」という。）から、 $d$  軸電流  $i_d$  を減算するものであり、この出力側に、第 2 電流制御部 4 5 が接続されている。第 2 電流制御部 4 5 は、第 3 減算部 4 3 の減算結果に対してフィードバック制御（例えば、PI 制御等）を行うものであり、この出力側に、変調制御部 4 6 が接続されている。

30

【0047】

（実施例 1 の系統連系システムの全体の動作）

図 2 の系統連系システムでは、直流電源 1 から供給された直流電圧が、系統連系インバータ装置 2 0 内の DC / DC コンバータ 2 1 により所定の直流電圧に変換され、コンデンサ 2 2 に蓄積される。コンデンサ 2 2 に蓄積された直流電圧  $V_{dc}$  は、DC / AC インバータ 2 3 によって三相  $U, V, W$  の交流電圧  $V_{inv}$  に変換された後、フィルタ回路 2 4 の三相インダクタ 2 4 a 及び三相コンデンサ 2 4 b によって高調波成分が除去される。高調波成分が除去された三相交流の出力電流  $I_o$  及び系統電圧  $V_{ac}$  は、三相開閉器 2 5 を介して負荷装置 5 及び三相電力系統 2 側へ出力される。三相電力系統 2 に停電等が発生すると、三相遮断器 3 がオフ状態になり、系統連系インバータ装置 2 0 が電力系統 2 から切り離されて単独運転状態となり、その系統連系インバータ装置 2 0 から出力された出力電流  $I_o$  及び系統電圧  $V_{ac}$  が負荷装置 5 へ供給される。

40

【0048】

（実施例 1 の安定化制御方法）

図 1 の制御回路 3 0 は、以下のような安定化制御を行う。

フィルタ回路 2 4 に三相  $U, V, W$  のインバータ電流  $I_{inv}$  が流れ、このフィルタ回

50

路 2 4 から、三相  $U, V, W$  の出力電流  $I_o$  及び系統電圧  $V_{ac}$  が出力されると、その三相  $U, V, W$  の系統電圧  $V_{ac}$  が  $VT27$  で計測されると共に、その三相  $U, V, W$  のインバータ電流  $I_{inv}$  が  $CT26$  で計測される。 $VT27$  で計測された三相  $U, V, W$  の電圧計測値  $v_{ac}$  は、第 1 三相 / 二相電圧変換部 3 1 により、固定座標系の二相電圧  $v_{\alpha\beta}$  に変換される。変換された二相電圧  $v_{\alpha\beta}$  は、第 1 回転座標変換部 3 2 により、PLL 制御部 3 3 から与えられる位相角  $p_{ll}$  に基づき、 $dq$  座標系の  $q$  軸電圧  $v_q$  に変換され、PLL 制御部 3 3 及びゲイン調整部 3 4 へ出力される。PLL 制御部 3 3 では、 $q$  軸電圧  $v_q$  に対して位相同期の制御を行って位相角  $p_{ll}$  を生成し、第 1、第 2 回転座標変換部 3 2, 3 6 に与える。ゲイン調整部 3 4 は、入力された  $q$  軸電圧  $v_q$  のゲイン調整を行って、ゲイン調整値  $v_{qc}$  をスイッチング駆動信号生成部 4 0 内の第 1 減算部 4 1 へ出力する。第 1 減算部 4 1 は、供給された  $i_q$  指令からゲイン調整値  $v_{qc}$  を減算し、この減算結果を第 2 減算部 4 2 へ出力する。

10

#### 【0049】

一方、 $CT26$  で計測された三相  $U, V, W$  の電流計測値  $i_{inv}$  は、第 2 三相 / 二相電流変換部 3 5 により、固定座標系の二相電流  $i_{\alpha\beta}$  に変換される。変換された二相電流  $i_{\alpha\beta}$  は、第 2 回転座標変換部 3 6 により、PLL 制御部 3 3 から与えられた位相角  $p_{ll}$  に基づき、 $dq$  座標系の  $d$  軸電流  $i_d$  及び  $q$  軸電流  $i_q$  に変換され、スイッチング駆動信号生成部 4 0 内の第 2、第 3 減算部 4 2, 4 3 へ出力される。第 2 減算部 4 2 は、第 1 減算部 4 1 の減算結果から  $q$  軸電流  $i_q$  を減算し、この減算結果を第 1 電流制御部 4 4 へ出力する。第 1 電流制御部 4 4 は、入力された減算結果に対して PI 制御等のフィードバック制御を行い、この制御結果を変調制御部 4 6 へ出力する。

20

#### 【0050】

更に、第 3 減算部 4 3 は、供給された  $i_d$  指令から  $d$  軸電流  $i_d$  を減算し、この減算結果を第 2 電流制御部 4 5 へ出力する。第 2 電流制御部 4 5 は、入力された減算結果に対して PI 制御等のフィードバック制御を行い、この制御結果を変調制御部 4 6 へ出力する。変調制御部 4 6 は、第 1、第 2 電流制御部 4 4, 4 5 の制御結果に対してパルス幅変調等の変調を行い、6 つのスイッチング駆動信号  $S_{30}$  を生成し、 $DC/AC$  インバータ 2 3 内の 6 つの  $IGBT_{23a}$  をオン / オフ制御する。これにより、 $i_d$  指令及び  $i_q$  指令と一致するように、フィルタ回路 2 4 の出力電流  $I_o$  がフィードバック制御される。

30

#### 【0051】

(実施例 1 の効果)

図 1 の電力系統 2 側には、抵抗  $R_s$  及びインダクタ  $L_s$  からなる系統インピーダンス 6 が存在するため、電力系統 2 側のインダクタ  $L_s$  とフィルタ回路 2 4 内のコンデンサ 2 4 b との共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。

#### 【0052】

この対策として、本実施例 1 では、系統電圧  $V_{ac}$  の電圧計測値  $v_{ac}$  に対し、第 1 三相 / 二相電圧変換部 3 1 及び第 1 回転座標変換部 3 2 により、三相交流のベクトル演算である回転座標変換を行って  $q$  軸電圧  $V_q$  を算出し、 $i_q$  指令側にフィードバックして  $DC/AC$  インバータ 2 3 のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、次の (i) ~ (iv) のような効果がある。

40

#### 【0053】

(i) 図 3 は、図 1 の系統連系システムにおける電力系統 2 側の系統インピーダンス 6 として例えば一定リアクタンス値以上のインダクタ  $L_s$  を接続した時の動作波形図である。図 3 の上段は、高調波成分が含まれた系統電圧  $V_{ac}$  の波形図、及び、図 3 の下段は、高調波成分が含まれた出力電流  $I_o$  の波形図である。図 3 の横軸は、時刻である。

本実施例 1 によれば、図 3 に示すように、ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。

(ii) 非特許文献 1 のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。

(iii) 特許文献 1 のような、共振抑制のための抵抗回路が不要になるので、低損

50

失且つ低コスト化が可能になる。

( i v ) フィルタ回路 2 4 内のインダクタ 2 4 a を小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路 2 4 内のコンデンサ 2 4 b を大きくする必要があるが、そのコンデンサ 2 4 b が、系統インピーダンス 6 内のインダクタ  $L_s$  と共振しやすくなる。又、フィルタ回路 2 4 内のインダクタ 2 4 a を小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本実施例 1 では、それらの問題を解決して、フィルタ回路 2 4 内のインダクタ 2 4 a を小型化できる。

【実施例 2】

【0054】

( 実施例 2 の構成 )

図 4 は、本発明の実施例 2 における LC フィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例 1 を示す図 1 中の要素と同一の要素には同一の符号が付されている。この図 4 では、図 1 と同様に、DC / AC インバータ 2 3 及びフィルタ回路 2 4 等を含む電力変換部が模式的に示されている。

【0055】

本実施例 2 の系統連系システムでは、LC フィルタ付き三相系統連系インバータ装置 2 0 A に設けられた制御回路 3 0 A の構成が、実施例 1 の図 1 に示す制御回路 3 0 の構成と異なっている。

【0056】

本実施例 2 の制御回路 3 0 A は、実施例 1 の制御回路 3 0 と同様に、DC / AC インバータ 2 3 のスイッチング動作を制御するための第 1 電流制御機構と第 2 電流制御機構とを有し、CPU を有するプロセッサや、個別回路等により構成されている。

【0057】

前記第 1 電流制御機構は、三相用 VT 2 7 で計測された電圧計測値  $v_{ac}$  に基づき、瞬時位相角  $(t)$  を検出し、 $i_q$  指令側にフィードバックして DC / AC インバータ 2 3 のスイッチング動作を制御するものである。この第 1 電流制御機構は、電圧計測回路 5 1、振幅・位相角演算部 5 2、PLL 制御部 5 3、第 4 減算部 5 4 及び乗算部 5 5 と、実施例 1 と同様のゲイン調整部 3 4、スイッチング駆動信号生成部 4 0 内の第 1、第 2 減算部 4 1, 4 2、第 1 電流制御部 4 4 及び変調制御部 4 6 と、により構成されている。

【0058】

前記第 2 電流制御機構は、実施例 1 と同様に、第 2 三相 / 二相電流変換部 3 5 及び第 2 回転座標変換部 3 6 と、スイッチング駆動信号生成部 4 0 内の第 2、第 3 減算部 4 2, 4 3、第 1、第 2 電流制御部 4 4, 4 5 及び変調制御部 4 6 と、により構成されている。

【0059】

前記第 1 電流制御機構において、電圧計測回路 5 1 は、三相用 VT 2 7 で計測された三相 U, V, W の電圧計測値  $v_{ac}$  を、デジタル信号に変換する回路であり、アナログ / デジタル変換器 ( A / D 変換器 ) 等により構成されている。電圧計測回路 5 1 の出力側には、振幅・位相角演算部 5 2 が接続されている。振幅・位相角演算部 5 2 は、デジタル信号に変換されたデジタル電圧計測値に対し、振幅・位相角演算を行って瞬時位相角  $(t)$  と  $dq$  座標系の  $d$  軸電圧  $V_d$  とを算出するものであり、この出力側に、PLL 制御部 5 3 が接続されている。PLL 制御部 5 3 は、算出された瞬時位相角  $(t)$  の位相同期の制御を行って位相角  $p_{11}$  を求めるものであり、この出力側に、 $q$  軸電圧演算部が接続されている。

【0060】

前記  $q$  軸電圧演算部は、算出された瞬時位相角  $(t)$  から位相角  $p_{11}$  を減算し、この減算結果と  $d$  軸電圧  $v_d$  とを乗算して  $q$  軸電圧値に対応するゲイン調整値  $v_{qc}$  を求めるものであり、第 4 減算部 5 4、乗算部 5 5 及びゲイン調整部 3 4 により構成されている。第 4 減算部 5 4 は、算出された瞬時位相角  $(t)$  から位相角  $p_{11}$  を減算するものであり、この出力側に、乗算部 5 5 が接続されている。乗算部 5 5 は、第 4 減算部 5 4 の減算結果と  $d$  軸電圧  $V_d$  とを乗算して  $q$  軸電圧  $v_q$  を求めるものであり、この出力側に

10

20

30

40

50

、ゲイン調整部 34 が接続されている。ゲイン調整部 34 は、q 軸電圧  $v_q$  のゲインを調整して、その q 軸電圧  $v_q$  の対応値であるゲイン調整値  $v_{qc}$  を生成するものであり、この出力側に、実施例 1 と同様のスイッチング駆動信号生成部 40 が接続されている。

【0061】

スイッチング駆動信号生成部 40 は、q 軸電流制御の  $i_q$  指令から、q 軸電圧  $v_q$  の対応値であるゲイン調整値  $v_{qc}$  を減算して、DC / AC インバータ 23 のスイッチング動作を制御するスイッチング駆動信号  $S_{30A}$  を生成するものであり、第 1、第 2 減算部 41, 42、第 1 電流制御部 44 及び変調制御部 46 を有している。

スイッチング駆動信号生成部 40 には、前記第 2 電流制御機構の一部を構成する第 3 減算部 43 及び第 2 電流制御部 45 も設けられている。

10

【0062】

(実施例 2 の安定化制御方法)

図 4 の制御回路 30A は、以下のような安定化制御を行う。

三相 U, V, W の系統電圧  $V_{ac}$  が VT 27 で計測されると共に、その三相 U, V, W のインバータ電流  $I_{inv}$  が CT 26 で計測される。VT 27 で計測された三相 U, V, W の電圧計測値  $v_{ac}$  は、電圧計測回路 51 により、デジタル電圧計測値に変換され、振幅・位相角演算部 52 へ出力される。振幅・位相角演算部 52 は、入力されたデジタル電圧計測値に対して振幅・位相角演算を行い、瞬時位相角  $(t)$  と dq 座標系の d 軸電圧  $V_d$  とを算出し、PLL 制御部 53、第 4 減算部 54 及び乗算部 55 へ出力する。

20

【0063】

PLL 制御部 53 は、入力された瞬時位相角  $(t)$  に対し、位相同期の制御を行って位相角  $p_{ll}$  を生成し、第 4 減算部 54 及び第 2 回転座標変換部 36 へ与える。第 4 減算部 54 により、瞬時位相角  $(t)$  から位相角  $p_{ll}$  が減算される。この減算結果と d 軸電圧  $v_d$  とが、乗算部 55 で乗算され、q 軸電圧  $v_q$  が生成される。生成された q 軸電圧  $v_q$  は、ゲイン調整部 34 でゲインが調整され、このゲイン調整値  $v_{qc}$  が、スイッチング駆動信号生成部 40 内の第 1 減算部 41 へ出力される。第 1 減算部 41 は、供給された  $i_q$  指令からゲイン調整値  $v_{qc}$  を減算し、この減算結果を第 2 減算部 42 へ出力する。

【0064】

一方、CT 26 で計測された三相 U, V, W の電流計測値  $i_{inv}$  は、実施例 1 と同様に、第 2 三相 / 二相電流変換部 35 により、二相電流  $i_{2\phi}$  に変換される。変換された二相電流  $i_{2\phi}$  は、第 2 回転座標変換部 36 により、位相角  $p_{ll}$  に基づき、d 軸電流  $i_d$  及び q 軸電流  $i_q$  に変換され、スイッチング駆動信号生成部 40 内の第 2、第 3 減算部 42, 43 へ出力される。第 2 減算部 42 は、第 1 減算部 41 の減算結果から q 軸電流  $i_q$  を減算し、この減算結果を第 1 電流制御部 44 へ出力する。第 1 電流制御部 44 は、入力された減算結果に対して PI 制御等のフィードバック制御を行い、この制御結果を変調制御部 46 へ出力する。

30

【0065】

更に、第 3 減算部 43 は、供給された  $i_d$  指令から d 軸電流  $i_d$  を減算し、この減算結果を第 2 電流制御部 45 へ出力する。第 2 電流制御部 45 は、入力された減算結果に対して PI 制御等のフィードバック制御を行い、この制御結果を変調制御部 46 へ出力する。変調制御部 46 は、第 1、第 2 電流制御部 44, 45 の制御結果に対してパルス幅変調等の変調を行い、6 つのスイッチング駆動信号  $S_{30A}$  を生成し、DC / AC インバータ 23 内の 6 つの IGBT 23a をオン / オフ制御する。これにより、 $i_d$  指令及び  $i_q$  指令と一致するように、フィルタ回路 24 の出力電流  $I_o$  がフィードバック制御される。

40

【0066】

(実施例 2 の効果)

本実施例 2 によれば、系統電圧  $V_{ac}$  の電圧計測値  $v_{ac}$  から、電圧計測回路 51 を通して、振幅・位相角演算部 52 により、瞬時位相角  $(t)$  を求め、位相同期安定化制御結果の位相角  $p_{ll}$  との差を、乗算部 55 及びゲイン調整部 34 を通して  $i_q$  指令側へ

50

フィードバックし、DC/ACインバータ23のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例1と略同様の効果を奏することができる。

【実施例3】

【0067】

(実施例3の構成)

図5は、本発明の実施例3におけるLCフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例1を示す図1中の要素と同一の要素には同一の符号が付されている。この図5では、図1と同様に、DC/ACインバータ23及びフィルタ回路24等を含む電力変換部が模式的に示されている。

本実施例3の系統連系システムでは、LCフィルタ付き三相系統連系インバータ装置20Bに設けられた制御回路30Bの構成が、実施例1の図1に示す制御回路30の構成と異なっている。

【0068】

本実施例3の制御回路30Bは、実施例1の制御回路30と同様に、DC/ACインバータ23のスイッチング動作を制御するための第1電流制御機構と第2電流制御機構とを有し、CPUを有するプロセッサや、個別回路等により構成されている。

【0069】

実施例1の第1電流制御機構では、VT27で計測された電圧計測値 $v_{ac}$ に対し、回転座標変換を行ってd軸電圧 $v_d$ 及びq軸電圧 $v_q$ を算出し、そのq軸電圧 $v_q$ を $i_q$ 指令側にフィードバックするために、第1三相/二相電圧変換部31と、第1回転座標変換部32と、PLL制御部33と、第1ゲイン調整部34及び第1減算部41からなる第1演算部と、を有している。これに対し、本実施例3の第1電流制御機構では、d軸電圧 $v_d$ と、d軸電圧調整値(例えば、d軸電圧高調波成分除去値又はd軸電圧交流周期平均値) $v_{dd}$ と、の差を $i_d$ 指令側にフィードバックするために、d軸電圧調整部61、第5減算部62、第2ゲイン調整部63及び第6減算部47からなる第2演算部が、追加されている。第6減算部47は、本実施例3のスイッチング駆動信号生成部40B内に設けられている。本実施例3のスイッチング駆動信号生成部40Bは、実施例1のスイッチング駆動信号生成部40に対して第6減算部47が追加された構成になっている。

【0070】

本実施例3の第2演算部において、d軸電圧調整部61及び第5減算部62は、第1回転座標変換部32の出力側に接続されている。d軸電圧調整部61は、第1回転座標変換部32から出力されるd軸電圧 $v_d$ のd軸電圧調整値 $v_{dd}$ を求めるものである。d軸電圧調整値 $v_{dd}$ は、例えば、ローパスフィルタ(以下「LPF」という。)により除去されるd軸電圧高調波成分除去値、又は、演算器により求められるd軸電圧交流周期平均値である。第5減算部62は、d軸電圧 $v_d$ からd軸電圧調整値 $v_{dd}$ を減算するものであり、この出力側に、第2ゲイン調整部63が接続されている。第2ゲイン調整部63は、第5減算部62の減算結果に対してゲイン調整を行い、ゲイン調整値 $v_{dc}$ を求めるものであり、この出力側に、スイッチング駆動信号生成部40B内の第6減算部47が接続されている。第6減算部47は、 $i_d$ 指令からゲイン調整値 $v_{dc}$ を減算し、この減算結果を第3減算部43へ出力するものである。

【0071】

本実施例3の第2電流制御機構は、実施例1と同様に、第2三相/二相電流変換部35及び第2回転座標変換部36と、スイッチング駆動信号生成部40内の第2、第3減算部42, 43、第1、第2電流変換部44, 45及び変調制御部46と、により構成されている。

【0072】

(実施例3の安定化制御方法)

図5の制御回路30Bは、以下のような安定化制御を行う。

実施例1と同様に、VT27で計測された三相U, V, Wの電圧計測値 $v_{ac}$ は、第1三相/二相電圧変換部31により、二相電圧, に変換され、更に、第1回転座標変換

10

20

30

40

50

部 3 2 により、 $d$  軸電圧  $v_d$  及び  $q$  軸電圧  $v_q$  に変換される。変換された  $q$  軸電圧  $v_q$  は、第 1 ゲイン調整部 3 4 により、ゲイン調整が行われ、このゲイン調整値  $v_{qc}$  がスイッチング駆動信号生成部 4 0 B 内の第 1 減算部 4 1 へ出力される。第 1 減算部 4 1 は、供給された  $i_q$  指令からゲイン調整値  $v_{qc}$  を減算し、この減算結果を第 2 減算部 4 2 へ出力する。

【 0 0 7 3 】

第 1 回転座標変換部 3 2 により変換された  $d$  軸電圧  $v_d$  は、 $d$  軸電圧調整部 6 1 により調整され、 $d$  軸電圧調整値（例えば、LPF により除去された  $d$  軸電圧高調波成分除去値、又は、演算器により求められた  $d$  軸電圧交流周期平均値） $v_{dd}$  が求められ、第 5 減算部 6 2 へ出力される。第 5 減算部 6 2 は、 $d$  軸電圧  $v_d$  から  $d$  軸電圧調整値  $v_{dd}$  を減算し、この減算結果を第 2 ゲイン調整部 6 3 へ出力する。第 2 ゲイン調整部 6 3 は、第 5 減算部 6 2 の減算結果に対し、ゲイン調整を行ってゲイン調整値  $v_{dc}$  を求め、スイッチング駆動信号生成部 4 0 B 内の第 6 減算部 4 7 へ出力する。

10

【 0 0 7 4 】

一方、CT 2 6 で計測された三相  $U, V, W$  の電流計測値  $i_{inv}$  は、実施例 1 と同様に、第 2 三相 / 二相電流変換部 3 5 により、二相電流  $i_{uv}$  に変換され、更に、第 2 回転座標変換部 3 6 により、 $d$  軸電流  $i_d$  及び  $q$  軸電流  $i_q$  に変換され、スイッチング駆動信号生成部 4 0 B 内の第 2、第 3 減算部 4 2, 4 3 へ出力される。

【 0 0 7 5 】

スイッチング駆動信号生成部 4 0 B において、供給された  $i_d$  指令及び  $i_q$  指令のうち、 $i_d$  指令は、第 6 減算器 4 7 により、ゲイン調整値  $v_{dc}$  が減算される。この第 6 減算器 4 7 の減算結果は、更に、第 3 減算部 4 3 により、 $d$  軸電流  $i_d$  が減算され、第 2 電流制御部 4 5 により、PI 制御等のフィードバック制御が行われ、この制御結果が変調制御部 4 6 へ出力される。又、供給された  $i_q$  指令は、第 1 減算部 4 1 により、ゲイン調整値  $v_{qc}$  が減算され、この減算結果が、更に、第 2 減算部 4 2 により、 $q$  軸電流  $i_q$  が減算され、第 1 電流制御部 4 4 により、PI 制御等のフィードバック制御が行われ、この制御結果が変調制御部 4 6 へ出力される。

20

【 0 0 7 6 】

変調制御部 4 6 は、第 1、第 2 電流制御部 4 4, 4 5 の制御結果に対してパルス幅変調等の変調を行い、6 つのスイッチング駆動信号  $S_{30B}$  を生成し、DC / AC インバータ 2 3 内の 6 つの IGBT 2 3 a をオン / オフ制御する。これにより、 $i_d$  指令及び  $i_q$  指令と一致するように、フィルタ回路 2 4 の出力電流  $I_o$  がフィードバック制御される。

30

【 0 0 7 7 】

（実施例 3 の効果）

本実施例 3 によれば、 $q$  軸制御に加えて、軸電圧  $v_d$  を算出し、 $d$  軸電圧調整値  $v_{dd}$  との差を  $i_d$  指令側にフィードバックし、DC / AC インバータ 2 3 のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例 1 と略同様の効果を奏することができる。

【 実施例 4 】

【 0 0 7 8 】

40

（実施例 4 の構成）

図 6 は、本発明の実施例 4 における LC フィルタ付き単相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。

この系統連系システムは、直流電源 1 と、例えば、商用電力系統である単相  $U, V$  の電力系統 2 C と、の間に接続される LC フィルタ付き単相系統連系インバータ装置 2 0 C を備えている。電力系統 2 C は、単相遮断器 3 C 及び単相トランス 4 C 等を介して、系統連系インバータ装置 2 0 C の出力端子に接続されている。系統連系インバータ装置 2 0 C の出力端子とトランス 3 C との間には、負荷装置 5 C が並列に接続されている。

【 0 0 7 9 】

本実施例 4 の系統連系インバータ装置 2 0 C は、電力系統 2 C に対して連系可能に接続

50



され、直流電源 1 から供給される直流電力を単相交流電力に変換する装置であり、コンバータ（例えば、DC/DCコンバータ）21Cを有している。DC/DCコンバータ21Cは、直流電源1から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。DC/DCコンバータ21Cの出力側には、並列に接続された電荷蓄積用のコンデンサ22Cを介して、単相U、Vのインバータ（例えば、DC/ACインバータ）23Cが接続されている。

【0080】

なお、DC/DCコンバータ21Cは、省略されることもある。

DC/ACインバータ23Cは、制御回路30Cによってスイッチング動作が制御され、コンデンサ22Cに蓄積された入力電力（例えば、直流電圧 $V_{dc}$ ）を単相U、Vの交流電圧 $V_{inv}$ に変換する装置であり、4つのスイッチ素子（例えば、IGBT）23aがブリッジ接続されて構成されている。各IGBT23aには、それぞれボディダイオード23bが逆並列に接続されている。DC/ACインバータ23Cの出力側には、単相フィルタ回路（例えば、L字形の単相LCフィルタ回路）24Cが接続されている。

【0081】

L字形の単相LCフィルタ回路24Cは、交流電圧 $V_{inv}$ 及びインバータ電流 $I_{inv}$ の高調波成分を除去し、出力電流 $I_o$ を送出する回路であり、単相インダクタ24a及び単相コンデンサ24bにより構成されている。LCフィルタ回路24Cの出力側には、図示しない制御部により開閉が制御されるリレー等の単相開閉器25Cを介して、系統連系インバータ装置20Cの出力端子が接続されている。単相インダクタ24aと単相コンデンサ24bとの間には、インバータ電流 $I_{inv}$ を計測して電流計測値 $i_{inv}$ を出力する電流計測器（例えば、単相用CT）26Cが設けられている。更に、単相コンデンサ24bと単相開閉器25Cとの間には、系統電圧 $V_{ac}$ を計測して電圧計測値 $v_{ac}$ を出力する電圧計測器（例えば、単相用VT）27Cが接続されている。

【0082】

単相用CT26C及び単相用VT27Cの出力側には、制御回路30Cが接続されている。制御回路30Cは、電流計測値 $i_{inv}$ 及び電圧計測値 $v_{ac}$ に基づき、4つのスイッチング駆動信号 $S_{30C}$ を生成し、4つのIGBT23aをそれぞれオン/オフ動作させる回路である。

【0083】

図7は、図6の系統連系システムの模式的な等価回路図である。この図7では、DC/ACインバータ23C及びフィルタ回路24C等を含む電力変換部が模式的に示されている。

制御回路30Cは、VT27Cで計測された系統電圧 $V_{ac}$ の電圧計測値 $v_{ac}$ と、交流周期の電圧計測値 $v_{ac}$ から求められた電圧振幅 $v_{ac1p}$ 及び位相同期の位相角 $p_{11}$ に基づいて算出された基本波電圧 $v_{ac1}$ と、の差を電流指令（以下「 $i$ 指令」という。）側にフィードバックしてDC/ACインバータ23Cのスイッチング動作を制御する回路であり、CPUを有するプロセッサや、個別回路等により構成されている。

【0084】

制御回路30Cは、VT27Cの出力側に接続された電圧振幅算出部（例えば、基本波電圧振幅算出部）71及びPLL制御部72を有している。基本波電圧振幅算出部71は、VT27Cの電圧計測値 $v_{ac}$ から電圧振幅 $v_{ac1p}$ を算出するものであり、この出力側に、乗算部74が接続されている。なお、基本波電圧振幅算出部71は、交流の電圧計測値 $v_{ac}$ の実効値 $v_{rms}$ を算出し、 $v_{rms} \times 2$ を基本波の電圧振幅 $v_{ac1p}$ と見なす構成であっても良い。

【0085】

PLL制御部72は、電圧計測値 $v_{ac}$ に対し、位相同期の制御を行って位相同期の位相角 $p_{11}$ を求めるものであり、この出力側に、基本波電圧算出部が接続されている。この基本波電圧算出部は、例えば、PLL制御部72の出力側に接続されたサイン演算部

10

20

30

40

50

(以下「 $\sin$ 演算部」という。)73と、この出力側に接続された乗算部74と、により構成されている。 $\sin$ 演算部73は、位相角  $p11$ の正弦値  $\sin(p11)$ を演算するものであり、この出力側に、乗算部74が接続されている。乗算部74は、電圧振幅  $vac1p$ と正弦値  $\sin(p11)$ とを乗算して基本波電圧  $vac1$ を算出するものであり、この出力側に、演算部が接続されている。

#### 【0086】

前記演算部は、電圧計測値  $vac$ から基本波電圧  $vac1$ を減算してこの減算結果に対応する対応値(例えば、ゲイン調整値)  $vacc$ を求めるものであり、例えば、第7減算部75及びゲイン調整部76により構成されている。第7減算部75は、電圧計測値  $vac$ から基本波電圧  $vac1$ を減算し、この減算結果をゲイン調整部76へ出力するものである。ゲイン調整部76は、入力される減算結果に対するゲイン調整を行い、ゲイン調整値  $vacc$ をスイッチング駆動信号生成部40Cへ出力するものである。

10

#### 【0087】

スイッチング駆動信号生成部40Cは、供給される  $i$ 指令と、ゲイン調整部76から出力されるゲイン調整値  $vacc$ と、CT26Cから出力される電流計測値  $iinv$ と、に基づき、DC/ACインバータ23Cのスイッチング動作を制御するための4つのスイッチング駆動信号  $S30C$ を生成するものである。スイッチング駆動信号生成部40Cは、第8、第9減算部81, 82、電流制御部83及び変調制御部84を有している。

#### 【0088】

第8減算部81は、供給される  $i$ 指令からゲイン調整値  $vacc$ を減算するものであり、この出力側に、第9減算部82が接続されている。第9減算部82は、第8減算部81の減算結果から、CT26Cから出力される電流計測値  $iinv$ を減算するものであり、この出力側に、電流制御部83が接続されている。電流制御部83は、第9減算部82の減算結果に対してPI制御等のフィードバック制御を行うものであり、この出力側に、変調制御部84が接続されている。変調制御部84は、電流制御部83の制御結果に対してパルス幅変調等の変調を行い、DC/ACインバータ23C内の4つのIGBT23をオン/オフ制御するための4つのスイッチング駆動信号  $S30C$ を生成するものである。

20

#### 【0089】

(実施例4の系統連系システムの全体の動作)

図6の系統連系システムでは、実施例1の図2と略同様に、直流電源1から供給された直流電圧が、系統連系インバータ装置20C内のDC/DCコンバータ21Cにより所定の直流電圧に変換され、コンデンサ22Cに蓄積される。コンデンサ22Cに蓄積された直流電圧  $Vdc$ は、DC/ACインバータ23Cによって単相  $U, V$ の交流電圧  $Vinv$ に変換された後、フィルタ回路24Cの単相インダクタ24a及び単相コンデンサ24bによって高調波成分が除去される。高調波成分が除去された単相交流の出力電流  $Io$ 及び系統電圧  $Vac$ は、単相開閉器25Cを介して負荷装置5C及び電力系統2C側へ出力される。電力系統2Cに停電等が発生すると、単相遮断器3Cがオフ状態になり、系統連系インバータ装置20Cが電力系統2Cから切り離されて単独運転状態となり、その系統連系インバータ装置20Cから出力された出力電流  $Io$ 及び系統電圧  $Vac$ が負荷装置5Cへ供給される。

30

40

#### 【0090】

(実施例4の安定化制御方法)

図7の制御回路30Cは、以下のような安定化制御を行う。

フィルタ回路24Cに単相  $U, V$ の系統電流  $Iinv$ が流れ、このフィルタ回路24Cから、単相  $U, V$ の出力電流  $Io$ 及び系統電圧  $Vac$ が出力されると、その単相  $U, V$ の系統電圧  $Vac$ がVT27Cで計測されると共に、その単相  $U, V$ のインバータ電流  $Iinv$ がCT26Cで計測される。VT27Cで計測された単相  $U, V$ の電圧計測値  $vac$ は、基本波電圧振幅算出部71及びPLL制御部72へ出力される。基本波電圧振幅算出部71は、電圧計測値  $vac$ から電圧振幅  $vac1p$ を算出し、乗算部74へ出力する。更に、PLL制御部72は、電圧計測値  $vac$ に対し、位相同期の制御を行って位相同期

50

の位相角  $p11$  を生成し、 $\sin$  演算部 73 へ出力する。

【0091】

$\sin$  演算部 73 は、演算により、位相角  $p11$  の正弦値  $\sin(p11)$  を求め、乗算部 74 へ出力する。乗算部 74 は、電圧振幅  $vac1p$  と正弦値  $\sin(p11)$  とを乗算して基本波電圧  $vac1$  を算出し、第 7 減算部 75 へ出力する。第 7 減算部 75 は、電圧計測値  $vac$  から基本波電圧  $vac1$  を減算し、この減算結果をゲイン調整部 76 へ出力する。ゲイン調整部 76 は、減算結果に対するゲイン調整を行い、ゲイン調整値  $vacc$  をスイッチング駆動信号生成部 40C 内の第 8 減算部 81 へ出力する。

【0092】

スイッチング駆動信号生成部 40C 内の第 8 減算部 81 は、供給された  $i$  指令からゲイン調整値  $vacc$  を減算し、第 9 減算部 82 へ出力する。第 9 減算部 82 は、第 8 減算部 81 の減算結果から、CT26C で計測された電流計測値  $inv$  を減算し、電流制御部 83 へ出力する。電流制御部 83 は、第 9 減算部 82 の減算結果に対して PI 制御等のフィードバック制御を行い、この制御結果を変調制御部 84 へ出力する。

10

【0093】

変調制御部 84 は、電流制御部 83 の制御結果に対してパルス幅変調等の変調を行い、4 つのスイッチング駆動信号  $S30C$  を生成し、DC/AC インバータ 23C 内の 4 つの IGBT23a をオン/オフ制御する。これにより、 $i$  指令と一致するように、フィルタ回路 24C の出力電流  $Io$  がフィードバック制御される。

【0094】

20

(実施例 4 の効果)

本実施例 4 によれば、VT27C で計測された電圧計測値  $vac$  と、交流周期の電圧計測値  $vac$  から求められた電圧振幅  $vac1p$  及び位相角  $p11$  に基づいて算出された基本波電圧  $vac1$  と、の差を、 $i$  指令側にフィードバックして DC/AC インバータ 23C のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例 1 と略同様の効果を奏することができる。

【0095】

(実施例 1 ~ 4 の変形例)

本発明は、上記実施例 1 ~ 4 に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の (1) ~ (3) のようなものがある。

30

【0096】

(1) 系統連系インバータ装置 20, 20A ~ 20C における電力変換部は、図示以外の構成に変更しても良い。例えば、図 2 及び図 6 の DC/AC インバータ 23, 23C は、IGBT23a 以外の MOS 型電界効果トランジスタ (MOSFET)、SiC トランジスタ、GaN トランジスタ等の他のスイッチ素子で構成しても良い。又、LC フィルタ回路 24, 24C は、LCL フィルタ回路に置き換えても良い。

(2) CT26, 26C は、シャント抵抗 (分流器) 等の他の電流計測器に代えても良い。又、VT27, 27C は、抵抗分圧回路等の他の電流計測器に代えても良い。

(3) 制御回路 30, 30A ~ 30C は、図示以外の構成に変更しても良い。

40

【符号の説明】

【0097】

- 1 直流電源
- 2 三相電力系統
- 2C 单相電力系統
- 3, 3C 遮断器
- 4, 4C トランス
- 5, 5C 負荷装置
- 20, 20A, 20B 三相系統連系インバータ装置
- 20C 单相系統連系インバータ装置
- 21, 21C DC/DC コンバータ

50

- 23, 23C DC/A Cインバータ
- 24, 24C フィルタ回路
- 25, 25C 開閉器
- 26, 26C CT
- 27, 27C VT
- 30, 30A ~ 30C 制御回路
- 31 三相/二相電圧変換部
- 32, 36 回転座標変換部
- 33, 53, 72 PLL制御部
- 34, 63, 76 ゲイン調整部
- 35 三相/二相電流変換部
- 40, 40B, 40C スwitching駆動信号生成部
- 51 電圧計測回路
- 52 振幅・位相角演算部
- 54, 62, 75 減算部
- 55, 74 乗算部
- 61 d軸電圧調整部
- 71 基本波電圧振幅算出部
- 73 sin演算部

【図1】





図2の系統連系システムの模式的な等価回路

【図2】



本発明の実施例1の系統連系システム

【 図 3 】






図1の動作波形

【 図 4 】




本発明の実施例2の系統連系システムの模式的な等価回路

【 図 5 】




本発明の実施例3の系統連系システムの模式的な等価回路

【 図 6 】




本発明の実施例4の系統連系システム


【 図 7 】




【 図 8 】




【 図 9 】



【 図 10 】




【 図 1 1 】



【 図 1 2 】

図10及び図11の動作波形



---

フロントページの続き

(72)発明者 木下 孝志

熊本県菊池郡菊陽町光の森一丁目17番3号 新電元熊本テクノリサーチ株式会社内

Fターム(参考) 5G066 EA03 HB05

5H770 AA05 BA11 CA01 DA01 DA03 DA11 DA41 GA11 HA02Y HA03Y

KA01Y LA10Y LA10Z