

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-164189

(P2015-164189A)

(43) 公開日 平成27年9月10日(2015.9.10)

| | | |
|-------------------------------|----------------|-------------|
| (51) Int.Cl. | F I | テーマコード (参考) |
| HO 1 L 23/12 (2006.01) | HO 1 L 23/12 L | |
| | HO 1 L 23/12 F | |

審査請求 有 請求項の数 25 O L 外国語出願 (全 23 頁)

| | | | |
|--------------|----------------------------|----------|---|
| (21) 出願番号 | 特願2015-26541 (P2015-26541) | (71) 出願人 | 515041321 群成科技股▲分▼有限公司 台湾新竹縣湖口鄉中興村光復北路65號 |
| (22) 出願日 | 平成27年2月13日(2015.2.13) | (74) 代理人 | 100082418 弁理士 山口 朔生 |
| (31) 優先権主張番号 | 61/939, 306 | (72) 発明者 | 康政▲ヨ▼ 台湾新竹縣湖口鄉中興村光復北路65號 |
| (32) 優先日 | 平成26年2月13日(2014.2.13) | (72) 発明者 | 楊正雄 台湾新竹縣湖口鄉中興村光復北路65號 |
| (33) 優先権主張国 | 米国 (US) | (72) 発明者 | 卓恩民 台湾新竹縣湖口鄉中興村光復北路65號 |
| (31) 優先権主張番号 | 62/095, 224 | | |
| (32) 優先日 | 平成26年12月22日(2014.12.22) | | |
| (33) 優先権主張国 | 米国 (US) | | |
| (31) 優先権主張番号 | 62/095, 229 | | |
| (32) 優先日 | 平成26年12月22日(2014.12.22) | | |
| (33) 優先権主張国 | 米国 (US) | | |


(54) 【発明の名称】 電子パッケージ、パッケージキャリアおよび両者の製造方法

(57) 【要約】

【課題】コア層を有さないパッケージキャリアと電子パッケージの製造方法を提供する。

【解決手段】本発明のパッケージキャリアの製造方法は、まず載置板と導体層を設け、導体層は載置板上に配置する。次に、導体層上に絶縁パターンを形成し、絶縁パターンから導体層を部分的に露出させる。支持板を設ける。続いて、絶縁パターンと支持板を合わせる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ導体層を残す。載置板を除去した後、導体層をパターニングして配線層を形成する。

【選択図】 図 2 A



【特許請求の範囲】

【請求項 1】

載置板と、前記載置板上に位置する導体層を設けること、
前記導体層上に絶縁パターンを形成し、前記絶縁パターンは前記導体層を部分的に露出させること、

支持板を設け、かつ前記絶縁パターンと前記支持板を合わせ、前記絶縁パターンを前記支持板に接触させること、

前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記導体層を残すこと、

前記載置板を除去した後、前記導体層をパターンニングして配線層を形成すること、を含む、

パッケージキャリアの製造方法。

【請求項 2】

前記絶縁パターンはソルダーレジスト層である、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 3】

前記絶縁パターンから部分的に露出した前記導体層上に接合材料を形成すること、をさらに含む、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 4】

前記接合材料ははんだ、金属層または有機フラックス層である、請求項 3 に記載のパッケージキャリアの製造方法。

【請求項 5】

前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板が合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 6】

前記載置板は基板と剥離層を含み、前記剥離層は前記導体層と前記基板の間に配置する、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 7】

前記配線層を形成した後、前記配線層上に前記配線層を露出させるソルダーレジスト層を形成すること、をさらに含む、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 8】

前記支持板は前記配線層と電氣的に導通する金属層を有し、前記ソルダーレジスト層を形成した後の方法として、

前記金属層に通電して前記配線層に電気めっきを施すことにより保護層を形成し、前記ソルダーレジスト層は前記保護層を露出させること、

をさらに含む、請求項 7 に記載のパッケージキャリアの製造方法。

【請求項 9】

前記配線層を形成した後、前記配線層の表面粗度を変えること、をさらに含む、請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 10】

少なくとも 2 層の前記導体層を設け、かつ前記載置板は前記導体層の間に位置すること、

前記導体層上には前記絶縁パターンをそれぞれ形成すること、

2 つの前記支持板を設けること、

前記絶縁パターンと前記支持板をそれぞれ合わせ、前記絶縁パターンを前記支持板に接触させること、

前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記導体層を残すこと、

前記載置板を除去した後、前記導体層をパターンニングして前記配線層をそれぞれ形成す

ること、

を含む、前記請求項 1 に記載のパッケージキャリアの製造方法。

【請求項 1 1】

載置板上に配線構造と絶縁パターンを形成し、前記絶縁パターンは前記配線構造と接続し、かつ前記配線構造は前記絶縁パターンと前記載置板の間に位置すること、

支持板を設け、かつ前記絶縁パターンと前記支持板を合わせ、前記絶縁パターンを前記支持板に接触させること、

前記絶縁パターンと前記支持板を合わせた後、前記載置板を除去し、かつ前記配線構造を残すこと、

を含む、パッケージキャリアの製造方法。

10

【請求項 1 2】

前記配線構造を形成する方法は、

前記載置板上に位置する導体層を設けること、

前記導体層上にバリア層を形成すること、

前記バリア層上に少なくとも 1 つの配線層を形成し、前記絶縁パターンを前記少なくとも 1 つの配線層上に形成すること

を含む、請求項 1 1 に記載のパッケージキャリアの製造方法。

【請求項 1 3】

前記載置板を除去した後、前記バリア層と前記導体層を除去する、請求項 1 2 に記載のパッケージキャリアの製造方法。

20

【請求項 1 4】

前記少なくとも 1 つの配線層を形成する方法は、前記バリア層上にシード層を形成することを含み、前記バリア層は前記導体層と前記シード層の間に位置し、前記載置板を除去した後、前記シード層をさらに除去する、請求項 1 2 に記載のパッケージキャリアの製造方法。

【請求項 1 5】

前記配線構造を形成する方法は、

前記載置板上に第一配線層を形成すること、

前記第一配線層上に複数の金属柱を形成すること、

前記金属柱を形成した後、前記第一配線層と前記金属柱を覆う誘電体層を形成すること、

30

前記金属柱に接続する第二配線層を前記誘電体層上に形成すること、

を含む、請求項 1 1 に記載のパッケージキャリアの製造方法。

【請求項 1 6】

少なくとも 1 つの接続パッドと実装パッドを備え、前記実装パッドは電子素子を実装するのに用いられ、前記接続パッドは前記電子素子を電氣的に接続するのに用いられる配線構造と、

前記配線構造に接続する絶縁パターンと、

を含む、パッケージキャリア。

【請求項 1 7】

40

前記配線構造は、

少なくとも 2 層の配線層であり、その中の 1 層が前記少なくとも 1 つの接続パッドと前記実装パッドを備える配線層と、

前記少なくとも 2 層の配線層の間に位置する少なくとも 1 つの誘電体層と、

前記少なくとも 2 層の配線層に電氣的に接続し、かつ前記少なくとも 1 つの誘電体層中に位置する複数の金属柱と、

をさらに含む、請求項 1 6 に記載のパッケージキャリア。

【請求項 1 8】

前記配線構造は配線層であり、前記絶縁パターンは、前記配線層に接触し、かつ前記少なくとも 1 つの接続パッドを露出させる開口を有する、請求項 1 6 に記載のパッケージキ

50

キャリア。

【請求項 19】

支持板をさらに含み、前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板は合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項 16 に記載のパッケージキャリア。

【請求項 20】

前記支持板は、
プラスチック板材と、
前記プラスチック板材に接続し、かつ前記凹状パターンを有し、前記絶縁パターンと前記プラスチック板材の間に配置される金属層と、
を含む、請求項 19 に記載のパッケージキャリア。

10

【請求項 21】

請求項 19 に記載のパッケージキャリアの前記実装パッド上に前記電子素子を実装すること、

前記配線構造上に前記電子素子を覆うモールド層を形成すること、
前記モールド層を形成した後、前記支持板を除去すること、
を含む、電子パッケージの製造方法。

【請求項 22】

前記電子素子を前記配線構造上に実装する前に、前記支持板、前記絶縁パターンおよび前記配線構造をダイシングして複数の基板ストリップを形成し、前記電子素子をその中の 1 つの基板ストリップ上に実装すること、
をさらに含む、請求項 21 に記載の電子パッケージの製造方法。

20

【請求項 23】

前記支持板を除去した後、前記基板ストリップをダイシングすること、
をさらに含む、請求項 22 に記載の電子パッケージの製造方法。

【請求項 24】

請求項 16 に記載のパッケージキャリアと、
前記実装パッド上に実装され、かつ前記少なくとも 1 つの接続パッドに電氣的に接続する前記電子素子であって、前記電子素子と前記絶縁パターンとの間に前記少なくとも 1 つの接続パッドと前記実装パッドがいずれも位置する、前記電子素子と、
前記電子素子を覆うモールド層と、
を含む、電子パッケージ。

30

【請求項 25】

前記パッケージキャリアは支持板をさらに含み、前記支持板は前記絶縁パターンと嵌合する凹状パターンを有し、前記絶縁パターンと前記支持板が合わさると、前記絶縁パターンは前記凹状パターン内に位置する、請求項 24 に記載の電子パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子パッケージ、パッケージキャリアおよび両者の製造方法に関する。

40

【背景技術】

【0002】

一般的な半導体素子の製造工程では、ウエハ内部に超小型回路が作製された後、ウエハは切断されて複数のダイ (die) になる。その後、これらのダイはパッケージングされ、複数のパッケージキャリア上にそれぞれ実装され (mounted)、複数の電子パッケージが作製される。一般的に、上述のパッケージキャリアの構造と回路基板は似ており、パッケージキャリアは通常、少なくとも 2 層の配線層およびその 2 層の配線層に挟まれた少なくとも 1 層のコア層 (core) 層を含み、このコア層はたとえば硬化したプリプレグである。したがって、現在よく見られる電子パッケージは、ダイ以外に、少なくとも 2 層の配線層および少なくとも 1 層の絶縁層 (すなわちコア層) を一般的に有する。

50

【発明の概要】**【発明が解決しようとする課題】****【0003】**

本発明では、支持板と載置板を利用してパッケージキャリアを作製する。周知技術と異なるのは、本発明の製造方法はコア層を有さないパッケージキャリアと電子パッケージを製造する点である。

【課題を解決するための手段】**【0004】**

本発明は少なくとも1つの電子素子を実装できるパッケージキャリアを提供する。

【0005】

本発明は上述のパッケージキャリアを製造するのに用いられる製造方法を提供する。

【0006】

本発明は上述のパッケージキャリアを含む電子パッケージを提供する。

【0007】

本発明は上述の電子パッケージを製造するのに用いられる製造方法を提供する。

【0008】

本発明はパッケージキャリアの製造方法を提案する。この製造方法では、載置板と導体層を設け、導体層は載置板上に位置する。次に、導体層上に絶縁パターンを形成し、絶縁パターンから導体層を部分的に露出させる。また、支持板を設ける。続いて、絶縁パターンと支持板を合わせる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ導体層を残す。載置板を除去した後、導体層をパターンニングして配線層を形成する。

【0009】

本発明はもう1つのパッケージキャリアの製造方法を提案する。この製造方法では、載置板上に配線構造と絶縁パターンを形成し、絶縁パターンは配線構造に接続し、配線構造は絶縁パターンと載置板の間に位置する。次に、支持板を設け、かつ絶縁パターンと支持板を合わせ、絶縁パターンを支持板に接触させる。絶縁パターンと支持板を合わせた後、載置板を除去し、かつ配線構造を残す。

【0010】

本発明が提案するパッケージキャリアは配線構造および絶縁パターンを含む。配線構造は少なくとも1の接続パッドと実装パッドを含む。実装パッドは電子素子を実装するのに用いられ、接続パッドは電子素子を電氣的に接続するのに用いられる。絶縁パターンは配線構造に接続する。

【0011】

本発明の実施例におけるパッケージキャリアは支持板をさらに含む。支持板は絶縁パターンと嵌合する (fitting) 凹状パターンを有する。絶縁パターンと支持板が合わさると、絶縁パターンは凹状パターン内に位置する。

【0012】

本発明が提案する電子パッケージは上述のパッケージキャリア、電子素子およびモールド層を含む。電子素子は実装パッド上に実装され、かつ少なくとも1の接続パッドに電氣的に接続し、接続パッドと実装パッドはいずれも電子素子と絶縁パターンの間に位置する。モールド層は電子素子を覆う。

【0013】

本発明は上述の電子パッケージの製造方法を提案する。この製造方法では、上述のパッケージキャリアの実装パッド上に電子素子を実装し、このパッケージキャリアは支持板を含む。さらに、配線構造上に電子素子を覆うモールド層を形成する。モールド層を形成した後、支持板を除去する。

【発明の効果】**【0014】**

従来のコア層を有する電子パッケージと比べ、本発明の電子パッケージはより薄型である。このため、この電子パッケージは現代のスマートフォン、タブレット、携帯情報端末

10

20

30

40

50

(Personal Digital Assistant, PDA)、ノート型パソコンおよび携帯型ゲーム機等のモバイル機器の薄型化という進歩の流れに十分に対応でき、上述のモバイル機器に応用するのに相応しいものである。

【0015】

また、ワーキングパネル内に複数のパッケージキャリアを直接形成した後、まずこれらのパッケージキャリアの検査を行い、正常なパッケージキャリアと異常なパッケージキャリアを判別することができる。これにより、電子素子が異常なパッケージキャリアに実装される確率を低減し、電子パッケージの歩留まり率を高めることができる。

【図面の簡単な説明】

【0016】

【図1A】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図1B】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図1C】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図2A】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図2B】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図2C】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図2D】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図2E】本発明の実施例におけるパッケージキャリアの製方法を示す図である。

【図3A】本発明の実施例における電子パッケージの製造方法を示す図である。

【図3B】本発明の実施例における電子パッケージの製造方法を示す図である。

【図3C】本発明の実施例における電子パッケージの製造方法を示す図である。

【図4A】本発明の別の実施例におけるパッケージキャリアの製方法を示す図である。

【図4B】本発明の別の実施例におけるパッケージキャリアの製方法を示す図である。

【図5A】本発明の別の実施例における電子パッケージの製方法を示す図である。

【図5B】本発明の別の実施例における電子パッケージの製方法を示す図である。

【図6A】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6B】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6C】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6D】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6E】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6F】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図6G】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7A】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7B】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7C】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7D】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7E】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図7F】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図であ

10

20

30

40

50

る。

【図 7 G】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図 8 A】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図 8 B】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図 8 C】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図 8 D】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【図 8 E】本発明のさらに別の実施例におけるパッケージキャリアの製方法を示す図である。

【発明を実施するための形態】

【0017】

本発明の技術特徴を理解するため、以下の実施例と図面を参照されたい。図面と実施例の内容により、本発明の属する分野に関して通常の知識を有する者であれば本発明の技術特徴を理解することができる。しかし、以下の記載と図面は実施例の説明に過ぎず、本発明の特許請求の範囲を限定するものではない。

【実施例】

【0018】

図 1 A から図 2 E は本発明の実施例におけるパッケージキャリアの製造方法を示す図であり、図 1 A から図 1 C では絶縁パターンが導体層上に形成される例を示す。図 1 B は図 1 A 中の切断線 I - I の断面を示す断面図である。

本実施例のパッケージキャリアの製造方法では、導体層 110 および載置板 120 を設け、導体層 110 は載置板 120 上に重なるものであり、かつ銅箔、銀箔、アルミニウム箔または合金箔のような金属箔片であることができる。

【0019】

載置板 120 は基板（図中未表示）と剥離層 121 を含み、剥離層 121 は導体層 110 と基板の間に配置し、基板はセラミック板、金属板または多種の材料を含有する複合材料板であることができる。図 1 B の実施例では、基板は複合材料板であり、かつ多層構造（multilayer）を有する。具体的には、基板は誘電体層 123 と金属層 122、124 を含み、誘電体層 123 は金属層 122 と 124 の間に配置し、かつこの 2 層を接続し、剥離層 121 は金属層 122 と導体層 110 の間に配置する。

【0020】

基板は銅箔基板（Copper Clad Laminate, CCL）であることができ、導体層 110 は銅箔、銀箔、アルミニウム箔または合金箔等の金属箔片であることができ、誘電体層 123 は硬化したプリプレグ（prepreg）、樹脂層またはセラミック層であることができる。また、本実施例では、導体層 110 の厚さ T1 は金属層 122 の厚さ T2 より厚い。たとえば、導体層 110 は厚さ 18 μm の銅箔であり、金属層 122 は厚さ 3 μm の銅箔であることができる。

【0021】

導体層 110 は剥離層 121 を通じて載置板 120 に接続できる。しかし、導体層 110 と剥離層 121 の間の接着力は比較的弱いので、導体層 110 に外力が加えられると容易に剥離層 121 から分離される。たとえば、導体層 110 は手で剥離層 121 から剥離できる。また、剥離層 121 は金属片または高分子フィルム層であることができ、この金属片はたとえば合金片である。

【0022】

続いて図 1 C を参照されたい。導体層 110 上には絶縁パターン 131 を形成し、絶縁パターン 131 の厚さの T3 の範囲は 5 μm から 50 μm の間である。絶縁パターン 13

10

20

30

40

50

1は導体層110の表面110sを部分的に覆い、かつ導体層110を部分的に露出し、絶縁パターン131は導体層110に接続する。

また、絶縁パターン131は少なくとも1つの開口を有する。図1を例にとると、絶縁パターン131は開口131aと開口131bを有し、開口131aと131bはいずれも表面110sまで延伸している。絶縁パターン131はたとえばウェットフィルムまたはドライフィルムのソルダーレジストのようなソルダーレジスト層であることができ、かつ絶縁パターン131はインクジェットまたはラミネートにより形成する。また、ソルダーレジスト層は感光性を有し、開口131aと131bは露光(exposure)および現像(development)により形成する。

【0023】

絶縁パターン131の形成後、続いて絶縁パターン131から部分的に露出した導体層110の表面110s上には接合材料132を形成し、その接合材料132ははんだ、金属層またはプリフラックス(Organic Solderability Preservatives, OSP)層であることができる。はんだはたとえば錫ペースト、銀ペーストまたは銅ペーストであり、金属層はたとえばニッケル層、金層、銀層、パラジウム層、ニッケル/金層またはニッケル/パラジウム/金層であり、ニッケル/金層とニッケル/パラジウム/金層はいずれも多層膜である。

【0024】

はんだの形成方法には塗布またはディスペンシングを用いることができる。金属層の形成方法には析出(deposition)法を用いることができ、たとえば、化学的気相析出法(Chemical Vapor Deposition, CVD)、物理的気相析出法(Physical Vapor Deposition, PVD)、電気めっき(electroplating)または化学めっき(electroless plating)があり、物理的気相析出法にはたとえば蒸着(evaporation)またはスパッタリング(sputtering)がある。プリフラックス層の形成方法には浸漬(dipping)法を用いることができる。

【0025】

図2Aから図2Dでは本実施例のパッケージキャリアの配線層の作製方法を示す。図2Aでは支持板200を設ける。図2Aで示される支持板200はプラスチック板材220および金属層211と金属層212を含み、金属層211と金属層212にはそれぞれ銅箔やアルミニウム箔のような金属箔を用いることができる。金属層211は凹状パターンP2を有し、凹状パターンP2はプレス(pressing)、リソグラフィ(lithography)、鑄造または電気めっき等の方法で形成する。続いて、絶縁パターン131と支持板200を合わせ、導体層110、載置板120、絶縁パターン131および支持板200を組み合わせて一体化する。絶縁パターン131と支持板200を合わせる方法は載置板120を支持板200にプレスする方法を含む。

【0026】

絶縁パターン131と支持板200を合わせた後、絶縁パターン131は支持板200に接触させるとともに、凹状パターンP2内に配置する。この時、図2Aが示すように、金属層211は絶縁パターン131およびプラスチック板材220の間に配置する。凹状パターンP2は絶縁パターン131と嵌合するので、絶縁パターン131は凹状パターンP2内に固定できる。また、絶縁パターン131の厚さT3の値は、凹状パターンP2の深さD1より大きくても、D1と等しくてもよい。もしくは、絶縁パターン131の厚さT3の値は凹状パターンP2の深さD1より小さくてもよい。

【0027】

その他の実施例では、接着する方法により絶縁パターン131を凹状パターンP2内に固定することもできる。たとえば、プレスしている最中に、支持板200と絶縁パターン131を加熱することで、絶縁パターン131が軟化して粘着性が生まれる。これにより、絶縁パターン131を支持板200に接着し、絶縁パターン131を凹状パターンP2内に固定することができる。

10

20

30

40

50

また、絶縁パターン131を利用する以外にも、他の接着剤を用いて支持板200と絶縁パターン131を接着することもできる。その接着剤には、繰り返し接着可能な感圧接着剤 (pressure sensitive adhesives) を用いることができ、たとえばゴム系感圧接着剤やアクリル系感圧接着剤やシリコン樹脂系感圧接着剤があり、その接着剤には、シリコン樹脂、ゴム、ポリジメチルシロキサン (Polydimethylsiloxane, PDMS)、ポリメチルメタクリレート (Polymethylmethacrylate, PMMA、通称アクリル) または樹脂から作られたものを用いることができる。

【0028】

ほかにも図2Aで開示される支持板200はプラスチック板材220ならびに金属層211および212の複合材料板を含み、多層構造を有する。しかしその他の実施例では、支持板はセラミック板、金属板、プラスチック板または多層構造を有さない複合材料板であってもよく、プラスチック板はたとえばPMMA樹脂板すなわちアクリル板であり、金属板は単一の金属材料または合金材料から構成されるものでもよい。したがって、支持板200は図2Aで示された複合材料板に限定されない。

10

【0029】

図2Aと図2Bを参照されたい。絶縁パターン131と支持板200を合わせた後、載置板120を除去し、かつ導体層110を残すことで、導体層110を露出させる。載置板120の除去方法はいくつもあり、本実施例では、剥離層121を利用して導体層110から支持板120を剥離することができ、支持板120は人の手または機器を用いて剥離できる。またその他実施例では、載置板120が1枚の金属板である場合、載置板120の除去方法にはエッチングを用いることができる。したがって、載置板120の除去方法は剥離のみに限定されない。

20

【0030】

続いて図2Bと図2Cを参照されたい。ここでは、導体層110をパターンニングして配線層111を形成し、配線構造とする。配線層111の形成方法はフォトリソグラフィとエッチングである。配線層111は少なくとも1つの接続パッド112と少なくとも1の実装パッド113を含み、実装パッド113は電子素子410 (図3Bを参照) を実装するのに用いられ、接続パッド112は電子素子410を接続するのに用いられる。また、図2Cで示される実装パッド113の数量は1つのみであり、接続パッド112の数量は2つであるが、その他実施例では、実装パッド113の数量は複数であってもよく、接続パッド112の数は1つ、3つまたは3つ以上であってもよい。したがって、実装パッド113と接続パッド112両者の数量は図3Cで示された個数に限定されない。

30

【0031】

図2Dを参照されたい。配線層111を形成した後、配線層111表面の粗度 (roughness) を変えることができる。具体的には、製品のニーズに基づいて配線層111の表面111sに表面処理 (surface treatment) を施すことで、製品のニーズに合った粗度に仕上げることができる。この表面処理にはたとえば粗化 (roughening) や研磨 (polishing) がある。粗化には一般的な回路基板製造技術におけるブラックオキサイド処理やブラウンオキサイド処理があり、配線層111はこの粗化を経て、表面111sにはたとえば酸化銅層のような1層の粗化酸化層が形成される。このようにして表面111sのもとの粗度が増す。

40

【0032】

上述の研磨はブラッシングまたは電解研磨 (electropolishing) であり、導体層110の研磨後に、表面110sのもとの粗度を低減することができる。また、配線層111の表面111sはあらかじめ酸化銅層のような粗化酸化層を形成し、上述の表面処理により粗化酸化層を部分的に除去することで、表面111sのもとの粗度を低減でき、その表面処理にはブラッシング、レーザー照射またはプラズマエッチングを用いることができる。

【0033】

50

配線層 1 1 1 表面の粗度を変えた後、配線層 1 1 1 上に保護層 1 4 0 を形成することができる。ここでは基本的に、支持板 2 0 0、配線層 1 1 1、配線層 1 1 1 と重なってかつ接続する絶縁パターン 1 3 1、接合材料 1 3 2 および保護層 1 4 0 を含むパッケージキャリア 3 1 1 はすでに製造完了しているものとする。保護層 1 4 0 は接合材料 1 3 2 と同じものでよい。つまり、保護層 1 4 0 ははんだ、金属層またはプリフラックス (OSP) 層でもよい。

また、注目すべきは、本実施例の製造方法には配線層 1 1 1 表面の粗度を変えること、および保護層 1 4 0 を形成すること、の 2 つのステップを含むことができるが、その他の実施例の製造方法は上述の 2 つのステップを含まなくてもよいので、パッケージキャリア 3 1 1 が保護層 1 4 0 を含まなくてもよいという点である。

10

【0034】

図 2 D の平面図である図 2 E を参照されたい。本実施例では、まず複数のパッケージキャリア 3 1 1 をワーキングパネル (通称パネル) 3 0 0 中に形成する。具体的には、ワーキングパネル 3 0 0 は複数の基板ストリップ 3 0 1 を含み、各基板ストリップ 3 0 1 は 1 つまたは複数のパッケージキャリア 3 1 1 を有する。図 2 D で示す製造工程を完了した後、複数のパッケージキャリア 3 1 1 はこれらの基板ストリップ 3 0 1 中に一度に形成することができる。

続いて図 2 D と図 2 E を参照されたい。支持板 2 0 0、絶縁パターン 1 3 1 および配線層 1 1 1 をダイシングし、ワーキングパネル 3 0 0 から複数の基板ストリップ 3 0 1 を切り出す。

20

【0035】

図 3 A から図 3 C は本発明実施例における電子パッケージの製造方法を示す図である。図 3 A と図 3 B を参照されたい。図 3 B は図 3 A 中の切断線 II - II の断面を示す断面図である。ワーキングパネル 3 0 0 をダイシングして複数の基板ストリップ 3 0 1 を形成した後、1 つまたは複数の電子素子 4 1 0 をその中の 1 つの基板ストリップ 3 0 1 上に実装する。電子素子 4 1 0 はワイヤーボンディングまたはフリップチップを用いて基板ストリップ 3 0 1 上に実装することができる。電子素子 4 1 0 はダイまたは個別部品 (discrete component) でもよい。電子素子 4 1 0 は実装パッド 1 1 3 上に形成され、配線層 1 1 1 は電子素子 4 1 0 と絶縁パターン 1 3 1 の間に位置する。

30

【0036】

続いて、配線層 1 1 1 と電子素子 4 1 0 を覆うモールド層 4 3 0 を配線層 1 1 1 上に形成し、このモールド層 4 3 0 は電子素子 4 1 0 をさらに覆う。ここでは基本的に、パッケージキャリア 3 1 1、電子素子 4 1 0 およびモールド層 4 3 0 を含む電子パッケージ 4 0 0 はすでに製作完了しているものとする。

【0037】

図 3 B の実施例では、電子素子 4 1 0 はワイヤーボンディングを用いて基板ストリップ 3 0 1 上に実装し、その電子素子 4 1 0 は接着層 4 2 0 を通じて実装パッド 1 1 3 上に接着する。

接着層 4 2 0 には銀ペーストまたは高分子フィルムを用いることができる。接着層 4 2 0 が銀ペーストである場合、接着層 4 2 0 は実装パッド 1 1 3 の粗度の影響を受けて拡散することがある。しかし、配線層 1 1 1 の表面 1 1 1 s はまず表面処理により粗度を変えることができるため、接着層 4 2 0 の拡散程度を制御し、電子素子 4 1 0 を実装パッド 1 1 3 上にしっかりと接着することができる。同様に、モールド層 4 3 0 と配線層 1 1 1 の間の接合力はこの粗度と関係し、配線層 1 1 1 は上述の表面処理を利用してモールド層 4 3 0 と配線層 1 1 1 の間の接合力を高めることで、モールド層 4 3 0 が外れるのを防ぐことができる。

40

【0038】

図 3 B と図 3 C を参照されたい。絶縁パターン 1 3 1 を凹状パターン P 2 から分離した後、支持板 2 0 0 を除去する。具体的には、支持板 2 0 0 と絶縁パターン 1 3 1 の間の接合力は絶縁パターン 1 3 1 と配線層 1 1 1 の間の接合力よりも小さいまたは遥かに小さい

50

ため、支持板 200 にたとえば手や機器で外力をかけると支持板 200 を絶縁パターン 131 から引き離すことができる。

【0039】

支持板 200 の除去後、絶縁パターン 131 が露出する。開口 131 a は接続パッド 112 に対応し (aligned to)、開口 131 b は実装パッド 113 に対応する。また、開口 131 a に位置する接合材料 132 は錫ボールのようなはんだを接続するのに用いることができ、開口 131 b に位置する接合材料 132 はヒートシンクを接続するのに用いて電子素子 410 の放熱を助けることができる。続いて、カッター 40 を用いて基板ストリップ 301 (図 3 A を参照) をダイシングすることで、支持板 200 を含まない電子パッケージ 401 およびパッケージキャリア 312 を形成する。

10

【0040】

とりわけ、その他実施例では、各基板ストリップ 301 が 1 つのパッケージキャリア 311 であってもよい。したがって、ワーキングパネル 300 (図 2 E を参照) を直接ダイシングして支持板 200 を含む複数のパッケージキャリア 311 とすることができる。このため、電子素子 410 の実装を完了してモールド層 430 を形成した後、基板ストリップ 301 のダイシングをする必要がなく、支持板 200 は残すことができ、電子パッケージ 401 も共に出荷できる。

【0041】

図 4 A と図 4 B は本発明の別の実施例におけるパッケージキャリアの製造方法を示す図であり、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法は前述の実施例の工程を含む。以下に本実施例と前述の実施例との異なる点を紹介するが、両者の工程の同じ部分は再述しない。

20

【0042】

図 4 A を参照されたい。まず、載置板 520 および少なくとも 2 層の導体層 110 を設ける。これらの導体層 110 はいずれも載置板 520 上に配置し、かつ載置板 520 はこれらの導体層 110 の間に位置する。基本的には、載置板 520 と前述の載置板 120 は類似し、かつ載置板 520 も剥離層 121、誘電体層 123 および金属層 122 を含む。

【0043】

しかし、載置板 120 と比較すると、載置板 520 は導体層 110 を伴って配置する 2 層の剥離層 121 を含む。図 4 A 中の載置板 520 は金属層 124 を含まないが、図 4 A 中の金属層 122 は実質的に金属層 124 と同じである。金属層 122 と 124 が異なるのは剥離層 121 で覆われているか否かという点のみである。また、載置板 520 中の誘電体層 123 とこれらの金属層 122 はセラミック板または金属板に変えることができる。

30

【0044】

続いて、これらの導体層 110 上に 2 つの絶縁パターン 131 をそれぞれ形成する。次に、絶縁パターン 131 から部分的に露出した導体層 110 上に接合材料 132 を形成する。そして、2 つの支持板 200 を設け、かつこれらの絶縁パターン 131 とこれらの支持板 200 をそれぞれ合わせ、これらの絶縁パターン 131 をこれらの支持板 200 に接触させる。その後、載置板 520 を除去し、かつこれらの導体層 110 を残す。この載置板 520 を除去する方法は載置板 120 を除去する方法と同様なので、ここでは再述しない。

40

【0045】

図 4 A と図 4 B を参照されたい。載置板 520 の除去後、これらの導体層 110 をパターンニングして少なくとも 2 層の配線層 111 を形成する。ここでは、図 4 B で示すように、2 つのパッケージキャリアは基本的に製造を完了しているものとする。

図 3 B と図 3 C で示すように、複数の電子素子 410 はこれらのパッケージキャリアの実装パッド 113 上にそれぞれ実装することができる。また、これらの配線層 111 を形成した後、これらのパッケージキャリアに関しては図 2 D で示す工程を進める。たとえば、これらの配線層 111 表面の粗度を変えて配線層 111 上に保護層 140 を形成する (

50

図 2 D に表示)。

【 0 0 4 6 】

図 5 A と図 5 B は本実施例の別の実施例における電子パッケージの製造方法を示す図である。本実施例と前述の図 1 A から図 2 E で示した実施例は類似する。たとえば、本実施例の製造方法は前述の図 1 A から図 2 C で開示した工程を含む。しかし、前述の図 2 D で示した工程と異なるのは、本実施例の製造方法は保護層 1 4 0 の形成を含まないが、ソルダーレジスト層 5 3 1 の形成は含む点である。

【 0 0 4 7 】

図 5 A を参照されたい。配線層 1 1 1 の形成後、配線層 1 1 1 の表面 1 1 1 s 上に配線層 1 1 1 を露出したソルダーレジスト層 5 3 1 を形成する。このソルダーレジスト層 5 3 1 の形成方法には絶縁パターン 1 3 1 の形成と同じ方法を用いることができる。ソルダーレジスト層 5 3 1 の局部は配線層 1 1 1 を覆う。図 5 A で示すように、ソルダーレジスト層 5 3 1 は実装パッド 1 1 3 を完全に覆い、かつ接続パッド 1 1 2 の一部を露出させることができる。

10

【 0 0 4 8 】

ソルダーレジスト層 5 3 1 の形成後、ソルダーレジスト層 5 3 1 に覆われていない表面 1 1 1 s 上に保護層 5 4 0 を形成することができる。この保護層 5 4 0 は、たとえばニッケル層、金層、銀層、パラジウム層、ニッケル / 金層またはニッケル / パラジウム / 金層のような金属層であることができ、保護層 5 4 0 は配線層 1 1 1 の酸化防止に役立つ。また、保護層 5 4 0 は電気めっきを用いて形成することができる。

20

【 0 0 4 9 】

具体的には、絶縁パターン 1 3 1 と支持板 2 0 0 を合わせた後、凹状パターン P 2 を有する金属層 2 1 1 は配線層 1 1 1 と電氣的に導通する。たとえば、接合材料 1 3 2 がはんだまたは金属層であるという状況では、金属層 2 1 1 と接合材料 1 3 2 は接触することにより、金属層 2 1 1 は接合材料 1 3 2 を通じて配線層 1 1 1 と電氣的に導通する。また、接合材料 1 3 2 がない状況では、金属層 2 1 1 は配線層 1 1 1 に直接接触することにより、金属層 2 1 1 と配線層 1 1 1 は電氣的に導通する。

電気めっきを施す過程では、金属層 2 1 1 と配線層 1 1 1 が電氣的に導通するため、金属層 2 1 1 は通電し、配線層 1 1 1 に電気めっきを施して、配線層 1 1 1 上にソルダーレジスト層 5 3 1 から露出した保護層 5 4 0 を形成することができる。

30

【 0 0 5 0 】

従来の回路基板の電気めっき工程では、通常ワーキングパネル上にめっき用バー (plating bar) を作製する。めっき用バーをすべての基板ストリップの配線層に電氣的に接続することで、これらの基板ストリップの配線層がめっき用バーを通じて互いに電氣的に接続できるようにし、電気めっきを施して配線層に保護層を形成する。したがって、保護層の形成後、短絡防止のために、めっき用バーは除去または切断する必要がある。

【 0 0 5 1 】

本実施例では支持板 2 0 0 の金属層 2 1 1 を利用して電気めっき工程を行い、保護層 5 4 0 を形成する。従来の回路基板の電気めっき工程と比べ、本実施例は保護層 5 4 0 を形成する工程に用いられるめっき用バーを必要としない。したがって、本実施例の製造方法はめっき用バーを省略でき、ワーキングパネル上の配線スペースを増やして、1つのワーキングパネルからより多くのパッケージキャリアを作り出すことができる。

40

【 0 0 5 2 】

図 5 B を参照されたい。ソルダーレジスト層 5 3 1 と保護層 5 4 0 の形成後、前述の図 3 B で示した工程を実行することができる。接着層 4 2 0 を利用して1つまたは複数の電子素子 4 1 0 を実装パッド 1 1 3 上に実装する。この電子素子 4 1 0 はワイヤーボンディングまたはフリップチップを用いて実装し、かつ保護層 5 4 0 に電氣的に接続することができる。

続いて、ソルダーレジスト層 5 3 1 上に電子素子 4 1 0 を覆うモールド層 4 3 0 を形成

50

する。ここでは、ソルダーレジスト層 531、保護層 540、電子素子 410 およびモールド層 430 を含む電子パッケージ 500 はすでに製造完了しているものとする。また、モールド層 430 の形成後、図 3C で示した工程を実行できる。つまり、支持板 200 と絶縁パターン 131 を分離して支持板 200 を除去し、ダイシングを行い、支持板 200 を含まない電子パッケージ 500 を形成する。

【0053】

図 6A から図 6G は本発明の別の実施例におけるパッケージキャリアの製造方法を示し、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法でも導体層 110 と支持板 120 を用いており、かつ絶縁パターン 131、ソルダーレジスト層 531 および保護層 540 の形成も含まれている。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述しない。

10

【0054】

図 6A を参照されたい。まず、支持板 120 と支持板 120 上に位置する導体層 110 を設け、かつ導体層 110 の表面 110s 上にバリア層 611 を形成する。その後、バリア層 611 上にシード層 612 を形成し、このバリア層 611 は導体層 110 とシード層 612 の間に位置する。

バリア層 611 とシード層 612 はいずれも金属層であることができ、バリア層 611 の材料は導体層 110 とシード層 612 とは異なる。たとえば、バリア層 611 はニッケル金属層であり、導体層 110 とシード層 612 はいずれも銅金属層であることができる。また、バリア層 611 とシード層 612 の形成方法は、たとえば化学的気相析出法、物理的気相析出法、電気めっきまたは化学めっきのような析出法を用いることができる。

20

【0055】

続いて図 6B を参照されたい。シード層 612 上に配線構造となる配線層 613 を少なくとも 1 層形成する。配線層 613 は開口 H1 を有する。配線層 613 は電気めっきにより形成し、この電気めっきの過程では、シード層 612 とバリア層 611 は通電し、シード層 612 上では析出が行われる。

【0056】

配線層 613 はアディティブ法 (additive method) またはサブトラクト法 (subtractive method) を用いて形成する。アディティブ法を用いて配線層 613 を形成する場合、現像後のドライフィルムまたはフォトレジストをマスクとして用いるとともに、電気めっきによりシード層 612 上に配線層 613 を直接形成することができる。サブトラクト法を用いて配線層 613 を形成する場合、まず電気めっきによりシード層 612 の厚さを増すことができる。その後、この厚さを増したシード層 612 にリソグラフィとエッチングを施して配線層 613 を形成する。

30

【0057】

注目すべきは、バリア層 611 は金属層であるため、バリア層 611 を電気めっき用のシード層として用いることもできる点である。したがって、他の実施例では、シード層 612 を有さなくても、バリア層 611 を利用して電気めっきを施して配線層 613 を形成することもできる。

【0058】

続いて図 6C を参照されたい。配線層 613 上に絶縁パターン 131 を形成し、絶縁パターン 131 は開口 H1 に充填され、かつシード層 612 に接触する。その後、絶縁パターン 131 から露出した配線層 613 上に接合材料 132 を形成する。

40

【0059】

続いて図 6D を参照されたい。支持板 200 を設け、絶縁パターン 131 と支持板 200 を合わせ、絶縁パターン 131 を支持板 200 に接触させる。金属層 211 は絶縁パターン 131 と嵌合する凹状パターン (図中未表示) を有し、その絶縁パターン 131 はこの凹状パターン内に位置する。絶縁パターン 131 と支持板 200 を合わせる方法は前述の実施例と同様なので再述しない。

【0060】

50

図 6 D と図 6 E を参照されたい。絶縁パターン 1 3 1 と支持板 2 0 0 を合わせた後、載置板 1 2 0 を除去し、かつ配線層 6 1 3 を残す。この時、導体層 1 1 0 は露出される。

次に図 6 E と図 6 F を参照されたい。導体層 1 1 0、バリア層 6 1 1 およびシード層 6 1 2 を除去する。これらの膜層の除去方法にはウェットエッチングを用いることができる。バリア層 6 1 1 の材料は導体層 1 1 0 と異なるため、バリア層 6 1 1 の腐食液 (etchant) は導体層 1 1 0 を除去するための腐食液と異なる。バリア層 6 1 1 (たとえばニッケル層) は酸性の腐食液を用いて除去でき、導体層 1 1 0 (たとえば銅層) はアルカリ性の腐食液を用いて除去できる。

【0061】

図 6 G を参照されたい。配線層 6 1 3 上にソルダーレジスト層 5 3 1 と保護層 5 4 0 を形成する。図 6 G で示すように、配線層 6 1 3 は接続パッド 6 1 3 c と実装パッド 6 1 3 p を含み、ソルダーレジスト層 5 3 1 は実装パッド 6 1 3 p を完全に覆うとともに接続パッド 6 1 3 c を部分的に露出させる。

【0062】

絶縁パターン 1 3 1 と支持板 2 0 0 を合わせた後、金属層 2 1 1 を配線層 6 1 3 と電氣的に導通させる。たとえば、金属層 2 1 1 は接合材料 1 3 2 を通じて配線層 6 1 3 と電氣的に導通する。もしくは、金属層 2 1 1 は配線層 6 1 3 に直接接触して金属層 2 1 1 と配線層 6 1 3 は電氣的に導通する。

このように、電気めっきを行う工程では、金属層 2 1 1 と配線層 6 1 3 の間の電氣的な導通を利用し、電流を金属層 2 1 1 を経由して配線層 6 1 3 に流すことで、配線層 6 1 3 上に保護層 5 4 0 を形成する。また、配線層 6 1 3 は少なくとも 1 つの電気めっきクランプ点 (electroplating clamp point) を有する。

【0063】

注目すべきは、ソルダーレジスト層 5 3 1 と保護層 5 4 0 を形成した後、前述の図 3 B で示した工程に進むことができ、1 つまたは複数の電子素子を実装パッド 6 1 3 p 上に実装し、かつ接続パッド 6 1 3 c に電氣的に接続するという点である。続いて、ソルダーレジスト層 5 3 1 上に電子素子を覆い包むモールド層を形成する。また、モールド層の形成後、図 3 C で示した工程に進むことができる。つまり、支持板 2 0 0 を除去してダイシングを行い、支持板 2 0 0 を含まない電子パッケージを形成する。

【0064】

図 7 A から図 7 G は本発明の別の実施例におけるパッケージキャリアの製造方法を示す図であり、本実施例と前述の実施例は類似する。たとえば、本実施例の製造方法も載置板 1 2 0 を用い、かつ絶縁パターン 1 3 1 の形成を含む。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述せず、図による説明も行わない。

【0065】

図 7 A を参照されたい。まず、導体層 8 1 1 および載置板 1 2 0 を設ける。導体層 8 1 1 は載置板 1 2 0 上に重ね、かつ剥離層 1 2 1 上に配置する。剥離層 1 2 1 は導体層 8 1 1 と金属層 1 2 2 の間に位置する。導体層 8 1 1 は、たとえば銅箔、銀箔、アルミニウム箔または合金箔のような金属箔片であることができる。導体層 8 1 1 の厚さ T 7 は導体層 1 1 0 の厚さより小さく、かつ厚さ T 7 は $3 \mu\text{m}$ であることができる。

【0066】

次に図 7 B を参照されたい。載置板 1 2 0 上には第一配線層 8 1 2 を形成し、この第一配線層 8 1 2 はアディティブ法を用いて形成する。具体的には、第一配線層 8 1 2 の形成方法は、導体層 8 1 1 上にたとえば現像後のドライフィルムまたはフォトレジストのような第一パターンマスク M 7 1 を形成することを含む。さらに、導体層 8 1 1 をシード層として用いて電気めっきを行い、導体層 8 1 1 の第一パターンマスク M 7 1 に覆われていない部分の表面上に第一配線層 8 1 2 を形成する。

【0067】

続いて図 7 C と図 7 D を参照されたい。第一配線層 8 1 2 上に複数の金属柱 8 1 3 を形成する。これらの金属柱 8 1 3 はリソグラフィと析出を用いて形成することができる。詳

10

20

30

40

50

しくは、第一配線層 8 1 2 の形成後、第一パターンマスク M 7 1 を残し、かつ第一パターンマスク M 7 1 と第一配線層 8 1 2 上に第二パターンマスク M 7 2 を形成する。第二パターンマスク M 7 2 はたとえば現像後のドライフィルムまたはフォトレジストであり、かつ第一パターンマスク M 7 1 と第一配線層 8 1 2 を覆うとともに両者に接触する。

【 0 0 6 8 】

さらに、析出工程に進み、第一配線層 8 1 2 上にこれらの金属柱 8 1 3 を形成する。上述の析出工程には電気めっきを用いることができ、これらの金属柱 8 1 3 を形成する工程では、第一配線層 8 1 2 は導体層 8 1 1 に電氣的に接続するため、この第一配線層 8 1 2 は金属柱 8 1 3 を形成する電気めっきのためのシード層として用いることができる。

【 0 0 6 9 】

図 7 E を参照されたい。金属柱 8 1 3 の形成後、第一パターンマスク M 7 1 と第二パターンマスク M 7 2 を除去する。さらに、第一配線層 8 1 2 とこれらの金属柱 8 1 3 を覆う誘電体層 8 2 1 を形成する。この誘電体層 8 2 1 はたとえば硬化した樹脂またはプリプレグであり、誘電体層 8 2 1 は塗布またはラミネートにより形成することができる。誘電体層 8 2 1 の形成後、誘電体層 8 2 1 を研磨 (grinding) することで、これらの金属柱 8 1 3 の一端を露出させる。

【 0 0 7 0 】

続いて、誘電体層 8 2 1 上にこれらの金属柱 8 1 3 に接続する第二配線層 8 1 4 を形成し、これらの金属柱 8 1 3 が第一配線層 8 1 2 と第二配線層 8 1 4 に電氣的に接続するようにする。この第二配線層 8 1 4 はアディティブ法またはサブトラクト法を用いて形成することができる。また、第二配線層 8 1 4 と金属柱 8 1 3 はビルドアップ法を用いて形成することができる。ここでは、2 層の配線層 (すなわち第一配線層 8 1 2 と第二配線層 8 1 4)、これらの配線層の間に位置する誘電体層 8 2 1、および誘電体層 8 2 1 中に位置する複数の金属柱 8 1 3 を含む配線構造がすでに載置板 1 2 0 上に形成されているものとする。

【 0 0 7 1 】

特筆すべきは、図 7 E の配線構造は 2 層の配線層を含むが、他の実施例では、配線構造は少なくとも 3 層の配線層および少なくとも 2 層の誘電体層 8 2 1 を含むことができる点である。言い換えると、第二配線層 8 1 4 上には配線層、誘電体層 8 2 1 および金属柱 8 1 3 を続けて形成することができる。したがって、図 7 A から図 7 E の方法は、少なくとも 3 層の配線層を含む配線構造を製造するのに用いることもできる。また、上述の配線構造を形成した後、第二配線層 8 1 4 上に絶縁パターン 1 3 1 と接合材料 1 3 2 を順に形成することができる。

【 0 0 7 2 】

続いて図 7 F を参照されたい。支持板 1 0 0 0 を設け、かつ絶縁パターン 1 3 1 と支持板 1 0 0 0 を合わせ、絶縁パターン 1 3 1 を支持板 1 0 0 0 に接触させる。支持板 1 0 0 0 には支持板 2 0 0 またはその他適切な支持板を用いることができるので、支持板 1 0 0 0 も絶縁パターン 1 3 1 に嵌合する凹状パターン (図中未表示) を有する。

【 0 0 7 3 】

さらに図 7 F と図 7 G を参照されたい。支持板 1 2 0 と導体層 8 1 1 を除去する。導体層 8 1 1 の除去方法にはウェットエッチングを用いることができる。その後、第一配線層 8 1 2 上に図 5 A で示したソルダーレジスト層 5 3 1 と保護層 5 4 0 を形成することができる。もしくは、第一配線層 8 1 2 上に図 2 D で示した保護層 1 4 0 を形成することもできる。

【 0 0 7 4 】

次に、図 3 B で示した工程に進むことができる。1 つまたは複数の電子素子を第一配線層 8 1 2 の実装パッド 8 1 2 p 上に実装し、かつ第一配線層 8 1 2 の接続パッド 8 1 2 c に電氣的に接続する。その後、電子素子を覆い包むモールド層を形成する。モールド層の形成後、図 3 C で示した工程に進むことができる。つまり支持板 1 0 0 0 を除去してダイシングを行い、支持板 1 0 0 0 を含まない電子パッケージを形成する。

10

20

30

40

50

【0075】

図8Aから図8Eは本発明の別の実施例におけるパッケージキャリアの製造方法を示す図である。本実施例と前述の図7Aから図7Gの実施例は類似する。たとえば、本実施例の製造方法では載置板120を用い、かつ絶縁パターン131および少なくとも2層の配線層を有する配線構造を形成することを含む。以下に本実施例と前述の実施例との異なる点を紹介するが、同じ技術特徴は再述せず、図による説明も行わない。

【0076】

図8Aと図8Bを参照されたい。図7Bで示した第一配線層812とは異なり、本実施例の第一配線層912はサブトラクト法を用いて形成する。図8Aによれば、第一配線層912の形成方法は、導体層110および載置板120を設け、かつ導体層110の表面110s上に現像後のドライフィルムまたはフォトレジストのようなパターンマスクM81を形成することを含む。

10

【0077】

次に、図8Aと図8Bを参照されたい。パターンマスクM81を利用して導体層110にエッチングを施し、第一配線層912を形成する。この第一配線層912は剥離層121が露出した開口H2を有する。第一配線層912の形成後、パターンマスクM81を除去する。

【0078】

続いて図8Cを参照されたい。第一配線層912上に電子素子900を実装する。電子素子900は電子素子410であることができ、ワイヤーボンディング、フリップチップまたははんだを用いて第一配線層912上に実装する。

20

図8Dを参照されたい。まず、第一配線層912上に複数の金属柱913を形成する。この金属柱913の形成方法は金属柱813の形成方法と同様である。しかし、金属柱913の形成に用いられるパターンマスク(図中未表示)の厚さは前述の第二パターンマスクM72より大きく、金属柱913の長さは金属柱813の長さより長くてもよい。

【0079】

金属柱913の形成後、第一配線層912とこれらの金属層913を覆う誘電体層921を形成する。この誘電体層921はたとえば硬化した樹脂またはプリプレグであり、誘電体層921は塗布またはラミネートにより形成することができる。誘電体921の形成後、誘電体層921を研磨し、これらの金属柱913の一端を露出させる。

30

【0080】

さらに図8Dと図8Eを参照されたい。誘電体層921上にこれらの金属柱913に接続する第二配線層914を形成し、これらの金属柱913は第一配線層912と第二配線層914に電氣的に接続する。この第二配線層914はアディティブ法またはサブトラクト法により形成することができる。また、第二配線層914と金属柱913はビルドアップ法により形成することができる。ここでは、2層の配線層(すなわち第一配線層912と第二配線層914)、誘電体層921、電子素子900および複数の金属柱913を含む配線構造がすでに載置板120上に形成されているものとする。

【0081】

特筆すべきは、他の実施例では、第二配線層914上には配線層、誘電体層921および金属柱913を続けて形成できる点である。したがって、図8Aから図8Eの方法は、少なくとも3層の配線層を含む配線構造を製造するのに用いることもできる。また、上述の配線構造を形成した後、第二配線層914上に絶縁パターン131と接合材料132を順に形成することができる。

40

【0082】

次に、支持板1000を設け、かつ絶縁パターン131と支持板1000を合わせ、絶縁パターン131を支持板1000に接触させる。その後、載置板120を除去し、かつ第一配線層912上に図5Aで示したソルダーレジスト層531と保護層540を形成することができる。もしくは、図2Dで示した保護層140を形成することもできる。

【0083】

50

続いて前述の図 3 B で示した工程に進むことができる。1 つまたは複数の電子素子を第一配線層 9 1 2 の実装パッド 9 1 2 p 上に実装し、かつ第一配線層 9 1 2 の接続パッド 9 1 2 c に電氣的に接続する。その後、電子素子を覆い包むモールド層を形成する。モールド層の形成後、図 3 C で示した工程に進むことができる。つまり支持板 1 0 0 0 を除去してダイシングを行い、支持板 1 0 0 0 を含まない電子パッケージを形成する。

【 0 0 8 4 】

とりわけ、図 8 A から図 8 D では、剥離層 1 2 1 を図 6 A のバリア層 6 1 1 に置き換えることができる。したがって、第一配線層 9 1 2 を形成する過程では、金属層 1 2 2 が腐食液により損傷するのを防ぎ、載置板 1 2 0 はエッチングにより除去することができる。また、図 4 A の載置板 5 2 0 は図 5 A から図 8 E で開示したさまざまな実施例に応用でき、これらの実施例では、1 つの載置板 5 2 0 から 2 つのパッケージキャリアを製造することで、生産量を増加することができる。

10

【 0 0 8 5 】

上述の記載は本発明の実施例に過ぎず、本発明の特許権の保護範囲を限定するものではない。当業者が本発明の精神と範囲を逸脱することなく加えた、等しい効果を有する変更や潤色はすべて、本発明の特許権の保護範囲内とする。


【 符号の説明 】

【 0 0 8 6 】


| | | |
|-------------------------------|-----------|----|
| 4 0 | カッター | |
| 1 1 0、8 1 1 | 導体層 | 20 |
| 1 1 0 s、1 1 1 s | 表面 | |
| 1 1 1、6 1 3 | 配線層 | |
| 1 1 2、6 1 3 c、8 1 2 c、9 1 2 c | 接続パッド | |
| 1 1 3、6 1 3 p、8 1 2 p、9 1 2 p | 実装パッド | |
| 1 2 0、5 2 0 | 載置板 | |
| 1 2 1 | 剥離層 | |
| 1 2 2、1 2 4、2 1 1、2 1 2 | 金属層 | |
| 1 2 3、8 2 1、9 2 1 | 誘電体層 | |
| 1 3 1 | 絶縁パターン | |
| 1 3 1 a、1 3 1 b、H 1、H 2 | 開口 | 30 |
| 1 3 2 | 接合材料 | |
| 1 4 0、5 4 0 | 保護層 | |
| 2 0 0、1 0 0 0 | 支持板 | |
| 2 1 0 | 板材 | |
| 2 1 3 | 接合層 | |
| 2 2 0 | プラスチック板材 | |
| 3 0 0 | ワーキングパネル | |
| 3 0 1 | 基板ストリップ | |
| 3 1 1、3 1 2 | パッケージキャリア | |
| 4 0 0、4 0 1、5 0 0 | 電子パッケージ | 40 |
| 4 1 0、9 0 0 | 電子素子 | |
| 4 2 0 | 接着層 | |
| 4 3 0 | モールド層 | |
| 5 3 1 | ソルダーレジスト層 | |
| 6 1 1 | バリア層 | |
| 6 1 2 | シード層 | |
| 8 1 2、9 1 2 | 第一配線層 | |
| 8 1 3、9 1 3 | 金属柱 | |
| 8 1 4、9 1 4 | 第二配線層 | |
| D 1 | 深さ | 50 |

- M 7 1 第一パターンマスク
- M 7 2 第二パターンマスク
- M 8 1 パターンマスク
- P 2 凹状パターン
- T 1、T 2、T 3、T 7 厚さ


【図 1 A】




【図 1 C】




【図 1 B】




【図 2 A】




【 図 2 B 】




【 図 2 C 】




【 図 2 D 】




【 図 2 E 】




【 図 3 A 】




【 図 3 C 】




【 図 3 B 】



【 図 4 A 】




【図 4 B】




【図 5 B】


500




【図 5 A】




【図 6 A】




【図 6 B】




【図 6 E】




【図 6 C】




【図 6 F】




【図 6 D】




【図 6 G】




【図 7 A】




【図 7 B】




【図 7 C】




【図 7 D】




【図 7 E】




【図 7 F】




【図 7 G】




【図 8 A】




【図 8 B】




【図 8 C】



【 図 8 D 】



【 図 8 E 】



【外国語明細書】

2015164189000001.pdf