

(21)申請案號：098109569

(22)申請日：中華民國 98 (2009) 年 03 月 24 日

(51)Int. Cl. : **H01L27/146 (2006.01)**

(30)優先權：2008/03/25 美國 12/054,505

(71)申請人：柯達公司 (美國) EASTMAN KODAK COMPANY (US)

美國

(72)發明人：史蒂文斯 艾瑞克 G STEVENS, ERIC G. (US) ; 董弘 Q DOAN, HUNG Q. (US) ;

伍舒國 WUU, SHOU GWO (TW) ; 張忠威 CHANG, CHUNG WEI (TW)

(74)代理人：陳長文

申請實體審查：無 申請專利範圍項數：15 項 圖式數：12 共 40 頁


(54)名稱

具有延長空乏深度之光偵測器

A PHOTODETECTOR HAVING AN EXTENDED DEPLETION DEPTH

(57)摘要

一種影像感測器，其包括一成像區域，該成像區域包括形成於一第一傳導型式之一基板層中的複數個像素。每一像素包括一收集區，其係形成於該基板層之一部分中並且採用一第一傳導型式之一摻雜物來摻雜。複數個井係佈置於該基板層之數個部分中並且採用第二傳導型式之另一摻雜物來摻雜。每一井係橫向鄰近於每一收集區而定位。一埋入層跨越該成像區域並且係佈置於在光偵測器及該等井下面的該基板層之一部分中。該埋入層係採用一第二傳導型式之一摻雜物來摻雜。形成每一收集區、每一井以及該埋入層以致具有與該基板層實質上相同摻雜的該基板層之一區位於每一收集區與該埋入層之間。



104：傳送閘

106：浮動擴散

108：源極隨耦器電晶體

112：重設電晶體

114：電源供應

204：針扎層

500：像素

502：基板

504：基板

506：磊晶層

506'：磊晶層之區

508：埋入層

510：井

512：光偵測器

(21)申請案號：098109569

(22)申請日：中華民國 98 (2009) 年 03 月 24 日

(51)Int. Cl. : **H01L27/146 (2006.01)**

(30)優先權：2008/03/25 美國 12/054,505

(71)申請人：柯達公司(美國) EASTMAN KODAK COMPANY (US)

美國

(72)發明人：史蒂文斯 艾瑞克 G STEVENS, ERIC G. (US) ； 董弘 Q DOAN, HUNG Q. (US) ；

伍舒國 WUU, SHOU GWO (TW) ; 張忠威 CHANG, CHUNG WEI (TW)

(74)代理人：陳長文

申請實體審查：無 申請專利範圍項數：15 項 圖式數：12 共 40 頁


(54)名稱

具有延長空乏深度之光偵測器

A PHOTODETECTOR HAVING AN EXTENDED DEPLETION DEPTH

(57)摘要

一種影像感測器，其包括一成像區域，該成像區域包括形成於一第一傳導型式之一基板層中的複數個像素。每一像素包括一收集區，其係形成於該基板層之一部分中並且採用一第一傳導型式之一摻雜物來摻雜。複數個井係佈置於該基板層之數個部分中並且採用第二傳導型式之另一摻雜物來摻雜。每一井係橫向鄰近於每一收集區而定位。一埋入層跨越該成像區域並且係佈置於在光偵測器及該等井下面的該基板層之一部分中。該埋入層係採用一第二傳導型式之一摻雜物來摻雜。形成每一收集區、每一井以及該埋入層以致具有與該基板層實質上相同摻雜的該基板層之一區位於每一收集區與該埋入層之間。



104：傳送閘

106：浮動擴散

108：源極隨耦器電晶體

112：重設電晶體

114：電源供應

204：針扎層

500：像素

502：基板

504：基板

506：石晶層

506' : 磊晶層之區

508：埋入層

510：井

512：光偵測器

六、發明說明：

【發明所屬之技術領域】

本發明一般係關於影像感測器領域，而且特定言之，係關於包括具有一延長空乏深度之光偵測器結構的影像感測器。

【先前技術】

維持一影像感測器之一些關鍵效能態樣係正變得更困難，因為對一給定光學格式內的較高解析度之要求繼續增加而且像素大小繼續減小。特定言之，因為像素大小變得較小，故一像素之量子效率會降級而且像素之間的串擾會增加。用以減少像素間串擾的一個方法將一垂直溢流汲極(VOD)結構與建立於一井中的一像素組合。由S. Inoue等人在名稱為「A 3.25 M像素APS-C大小CMOS影像感測器(A 3.25 M-pixel APS-C Size CMOS Image Sensor)」的文章中說明此技術，參見Eisoseiho媒體Gakkai Gijutsu Hokoku(技術報告，影像資訊媒體協會)Eiseigakugiko，第25卷第28號第37至41頁，2001年3月，ISSN 1342-6893。用以減少串擾的另一方法使用建立於一n井中的以電洞為主的偵測器，其中該n井位於一p基板上。在美國專利公開案2007/0108371A1中揭示此技術。儘管此等先前技術方法減少像素間串擾，但是量子效率因以較長波長傳播的光而犧牲。

增加一光偵測器之空乏深度能改良量子效率並且減少串擾，因為裝置的收集效率得以增加。在美國專利公開案

2007/0069260A1中揭示用以增加空乏深度的一方法之一最近範例。在一光電二極體中添加一系列額外植入物以形成延長至矽中之一輕度摻雜尾部。遺憾地，此技術添加額外處理步驟至製程。此方法的另一問題必須採用此等高能量植入物之對準進行。因為較高能量植入物之投影範圍係相當大，故此等植入物能穿透傳送閘，並且因此不再與傳送閘邊緣自對準。因此，若未將此等植入物之對準保持為極嚴密，則該等植入物能穿透傳送閘並且增加影像滯後。為了避免滯後問題，一個方法減少二極體之表面植入物成分的劑量，但是此能導致電荷電容的損失。

因此，需要在該技術內提供一像素結構，其改良量子效率並且同時減少像素間串擾，而不添加額外處理步驟至製程而且不影響影像感測器之其他效能特性。

【發明內容】

一像素結構包括具有複數個像素的一成像區域。該成像區域中的每一像素包括一第一傳導型式之一基板層。術語「基板層」包括具有一磊晶層形成於其上之一基板以及沒有一磊晶層之一大塊晶圓基板。

跨越該成像區域的一埋入層以及一井係形成於該基板層之部分中而且係各採用一第二傳導型式之摻雜物來摻雜。一光偵測器之一收集區係橫向鄰近於該井而形成並且係採用該第一傳導型式之一摻雜物來摻雜。最後，一可選擇針扎層係形成於該收集區之一部分中並且採用該第二傳導型式之一摻雜物來摻雜。若一針扎層係包括在該像素結構

中，則該收集區及針扎層形成一針扎光偵測器。

該收集區及該埋入層兩者係形成於該基板層中以致該基板層之一未摻雜區位於該收集區與該埋入層之間。該區係稱為「未摻雜」，因為未摻雜區之摻雜係實質上與該基板層之摻雜相同。此未摻雜區有效地產生該光偵測器的收集區之一「延長」。此延長導致用於該光偵測器的一較深空乏深度以及一較深接面深度。

自下列較佳具體實施例之詳細說明以及隨附申請專利範圍的檢視，並且參考附圖，將更清楚地理解並明白本發明之此等及其他態樣、目的、特徵及優點。

本發明之有利效應

本發明具有延長一光偵測器之空乏深度的優點，此改良該光偵測器之收集效率。本發明亦減少鄰近像素之間的像素間串擾，同時維持一影像感測器之其他效能特性。而且最後，本發明不添加額外步驟至用於一影像感測器的製程。

【實施方式】

在整個說明書及申請專利範圍中，下列術語採取本文中明確相關聯的含意，除非上下文另外清楚地規定。「一」、「一個」及「該」之含意包括複數參考，「在」之含意包括「在...中」及「在...上」。術語「連接」意指連接的項目之間的直接電性連接或透過一或多個被動或主動中間裝置的間接連接。術語「電路」意指經連接用以提供一所需功能之主動或被動的一單一組件或多個組件。術語「信

號」意指至少一個電流、電壓或資料信號。參考圖式，在所有視圖中相同數字指示相同零件。

現在參考圖1，其顯示依據先前技術之一CMOS影像感測器中共同使用的一像素之俯視圖。儘管僅顯示一個像素，但是熟習此項技術者將識別到一影像感測器包括通常配置成列及行的若干像素。例如，一影像感測器能具有許多百萬個像素。

像素102包括光偵測器100，其回應於光衝擊光偵測器100而產生並儲存電荷。傳送閘104係用以傳送光偵測器100中的整合電荷至電荷至電壓轉換器106。轉換器106將電荷轉換成電壓信號。源極隨耦器電晶體108緩衝儲存於電荷至電壓轉換器106中的電壓信號。列選擇電晶體110選擇性地連接輸出(V_{out})至一行匯流排(未顯示)。重設電晶體112係用以在像素讀出之前重設轉換器106至一已知電位。而且電源供應電壓(V_{SS})114係用以供應電源至源極隨耦器電晶體108並且在重設操作期間自轉換器106排出信號電荷。

圖2係沿圖1中的線A-A'之斷面示意圖。在美國專利公開案2007/0108371中揭示圖2中所示的像素結構。像素200包括結合圖1說明的傳送閘104、電荷至電壓轉換器106、源極隨耦器電晶體108以及重置閘112。將光偵測器202實施為由n+針扎層204以及形成於n-井208內的p型收集區206組成的一針扎光電二極體。井208係形成於p-磊晶層210內並且延長至矽之頂部表面。

圖3係用於圖2中所示的收集區206之範例性接面及空乏邊緣的圖形視圖。基於簡單，圖3並不顯示像素200中的其他組件之接面及空乏區。線300描述井208與磊晶層210之間的接面(參見圖2)。接面302代表收集區206與井208之間的接面(參見圖2)，而邊界304界定光偵測器202之空乏區306。接面302具有井208內大約0.4微米之深度，而空乏區304具有圖3中所示之具體實施例中的大約1.1微米之深度。

圖4係沿圖2中的線B-B'所截取的光偵測器202之範例性一維電位量變曲線。空乏深度界定一光偵測器之收集邊界並且下沈深度係將電荷載子排入至該基板中所經過的深度。光偵測器202具有大約1.1微米之空乏深度400以及大約2.2微米之下沈深度402。

現在參考圖5，其顯示沿解說依據本發明之一具體實施例中的一第一像素結構之圖1中的線A-A'所截取的斷面示意圖。像素500包括結合圖1說明的傳送閘104、電荷至電壓轉換器106、源極隨耦器電晶體108以及重置閘112。將像素500實施為一pMOS主動像素感測器(APS)像素而且將電荷至電壓轉換器106實施為依據本發明之一具體實施例中的一浮動擴散。APS像素具有形成於其像素內的一或多個電子組件。例如，在圖5中，源極隨耦器電晶體108係形成於像素500內。

術語「基板層」在本文中經定義用以包括具有一或多個磊晶層形成於其上之一基板以及沒有任何磊晶層形成於其

上之一大塊基板兩者。在圖5中所示的具體實施例中，基板層502包括p++基板504及p-磊晶層506。埋入n-層508係形成於p-磊晶層506之一部分中。一n-井510係形成於p-磊晶層506之一部分內並且係橫向鄰近於光偵測器512而佈置。將光偵測器512實施為由n+針扎層204以及形成於p-磊晶層508內的p型收集區514組成的一針扎光電二極體。p-磊晶層506之一未摻雜區506'係定位在收集區514及埋入n-層508之間。區506'係稱為「未摻雜」區，因為該區並未採用用以形成埋入層508、井510以及收集區514的摻雜物之任一者來摻雜。未摻雜區506'之摻雜係實質上與磊晶層506相同。未摻雜區506'有效地產生光偵測器512中的p型收集區514之「延長」。此導致用於光偵測器512的一較深空乏深度以及一較深接面深度。

圖6係沿描述依據本發明之一具體實施例中的一第二像素結構之圖1中的線A-A'之斷面圖。除井602以外，像素600係與圖5中的像素500相同。井604係形成於p-磊晶層506之部分內以致其最深深度井604毗鄰埋入層508。如採用圖5中所示的具體實施例，未摻雜區506'有效地產生光偵測器512中的收集區514之「延長」。此延長產生用於光偵測器512的一較深空乏深度以及一較深接面深度。

現在參考圖7，其顯示沿圖5中的線C-C'以及沿圖6中的線D-D'截取的光偵測器512之一範例性一維摻雜量變曲線。量變曲線700描述針扎層204之摻雜量變曲線，量變曲線702描述收集區514之摻雜量變曲線，量變曲線704描述

埋入n-層508之摻雜量變曲線，以及量變曲線706描述p-磊晶層506之摻雜量變曲線。應注意量變曲線702包括用於摻雜收集區514之摻雜量變曲線的一延長「尾部」區708。延長尾部區708導致較深的光偵測器接面深度。

圖8係沿圖5中的線C-C'以及沿圖6中的線D-D'截取的光偵測器512之一範例性一維電位量變曲線。光偵測器512具有大約1.7微米之空乏深度800以及大約2.7微米之下沈深度802。比較而言，如圖4中所示，先前技術光偵測器202具有大約1.1微米之空乏深度(參見圖4中的400)以及大約2.2微米之下沈深度(參見圖4中的402)。與圖2中所示的先前技術像素結構比較，圖5及6中所示的像素結構各具有量子效率上的增加。

現在參考圖9，其顯示一範例性二維斷面圖，該斷面圖顯示圖5中的收集區514之接面及空乏邊界。基於簡單，圖9並不顯示針對像素500中的其他組件之接面及空乏區。線900描述埋入層508的底部與p-磊晶層506之間的接面。接面902代表收集區514之接面，而邊界904解說光偵測器512之空乏區906。將圖9與圖3比較，接面904係深於接面304而且空乏區906係大於空乏區306。依據本發明之一項具體實施例包括圖7之摻雜量變曲線、圖8之電位量變曲線以及圖9之接面及空乏邊界。熟習此項技術者將瞭解圖7至9中所示的摻雜量變曲線、電位量變曲線、接面以及空乏邊界係範例而且其實際形狀及數值在依據本發明之其他具體實施例中能變化。

圖 10 係依據本發明之一具體實施例中的一影像感測器之俯視圖的方塊圖。影像感測器 1000 包括成像區域 1002、行解碼器 1004、列解碼器 1006、數位邏輯 1008 以及類比或數位輸出電路 1010。成像區域 1002 包括具有圖 5 或圖 9 之像素結構的像素之一陣列。將影像感測器 1000 實施為依據本發明之一具體實施例中的一互補金氧半導體 (CMOS) 影像感測器。因此，將行解碼器 1004、列解碼器 1006、數位邏輯 1008 以及類比或數位輸出電路 1010 實施為運作地連接至成像區域 1002 的標準 CMOS 電子電路。熟習此項技術者將認識到能在依據本發明之其他具體實施例中實施其他周邊電路組態或架構。

現在參考圖 11(A) 至 11(E)，其顯示用以解說製造依據本發明之一具體實施例中的埋入層 508、井 510 以及光偵測器 512 之方法的一像素之一部分的斷面圖。圖 11 中僅顯示瞭解本發明所必需的製造步驟。初始磊晶層 506 係使用已知製造技術形成於基板 504 上 (參見圖 11(A))。磊晶層 506 及基板 504 係採用一第一傳導型式之一摻雜物來摻雜並且共同形成基板層 502。

接著，如圖 11(B) 中所示，磊晶層 506 之一部分係採用一第二傳導型式之摻雜物來摻雜 (藉由箭頭 1100 代表的摻雜) 以形成埋入層 508。使用任何已知傳統製造技術 (例如離子植入) 來形成埋入層 508。在圖 11(B) 中能看出，埋入層 508 將磊晶層 506 劃分成具有實質上相同數量的摻雜之兩個區 (506、506')。將自在圖 11 中所示的具體實施例中的磊晶層

區 506'之一部分形成圖 5 及 6 中所顯示並且產生一光偵測器的收集區之「延長」的未摻雜區 506'。

接著，如圖 11(C)中所示，在該像素之上沈積並且圖案化遮罩 1102 而且藉由採用該第二傳導型式之摻雜物來摻雜磊晶層區 506'之部分(藉由圖 11(C)中的箭頭 1104 代表的摻雜)在磊晶層區 506'之部分中形成井 510。熟習此項技術者應瞭解淺溝渠隔離(STI)1106 係形成於磊晶層區 506'中並且在形成井 510 之前採用介電材料來填充(STI 1106 之形成係可選擇的而非本發明之部分)。在圖 11(C)中所示的具體實施例中，井 510 並不毗鄰埋入層 508。在依據本發明之其他具體實施例中，井 510 毗鄰埋入層 508。

接著移除遮罩 1102 並且在該像素之表面上形成傳送閘 1108，如圖 11(D)中所示。在該像素之上沈積並且圖案化遮罩 1110 而且藉由採用該第一傳導型式之摻雜物來摻雜磊晶層 506'之一部分(藉由箭頭 1112 代表的摻雜)在磊晶層 506'之一部分中形成收集區 514。遮罩 1110 不覆蓋閘極 1108 之全部，因為該第一傳導型式之摻雜物係植入至與傳送閘 1108 自對準的收集區 514 中。

接著移除遮罩 1110 並且在該像素之表面上沈積而且圖案化另一遮罩 1114。接著，藉由採用該第二傳導型式之摻雜物來摻雜收集區 514 之一部分(藉由箭頭 1116 代表的摻雜)而在收集區 514 上形成針扎層 204。針扎層 204 及收集區 514 共同形成一針扎光偵測器。儘管圖 11(E)將鄰近於閘極 1108 形成的一個井 510 描述為不毗鄰收集區 514 及針扎層 204，

但是熟習此項技術者將瞭解該井能經形成以毗鄰該光偵測器。因此，如圖11(A)中所示，在磊晶層區506'中形成埋入層508、井510以及收集區514以致具有與磊晶層506實質上相同數量的摻雜之區506'位於該針扎光偵測器之收集區514與埋入層508之間。

在依據本發明之另一具體實施例中，僅藉由基板504形成基板層502。埋入層508接著將基板504劃分成具有實質上相同數量的摻雜之兩個區。製造埋入層508、井510以及收集區514以便採用自基板504之一部分形成圖5及6之未摻雜區506'。在此具體實施例中，未摻雜區506'之摻雜係實質上與基板504之摻雜相同。

圖12係能用於併入具有擁有依據本發明之一具體實施例中的延長空乏深度的光偵測器之像素結構的一影像感測器的一成像系統之方塊圖。成像系統1200包括數位相機電話1202以及計算裝置1204。數位相機電話1202係能使用併入本發明的一影像感測器之一影像捕獲裝置的範例。其他類型的影像捕獲裝置(例如數位靜止相機及數位視訊攝錄像機)亦能用於本發明。

數位相機電話1202係依據本發明之一具體實施例中的可攜式手持電池操作裝置。數位相機電話1202產生儲存於可為(例如)一內部快閃EPROM記憶體或一可移除記憶卡之記憶體1206中的數位影像。或者能使用其他類型的數位影像儲存媒體(例如磁性硬碟機、磁帶或光碟)以實施記憶體1206。

數位相機電話1202使用透鏡1208以將來自一景物(未顯示)的光聚集於主動像素感測器1212之影像感測器陣列1210上。影像感測器陣列1210使用依據本發明之一具體實施例中的貝爾(Bayer)彩色濾波器圖案來提供色彩影像資訊。藉由亦控制快閃記憶體1216的時序產生器1214控制影像感測器陣列1210以便於環境光係低時照明該景物。

藉由類比至數位(A/D)轉換器電路1218來放大自影像感測器陣列1210輸出的類比輸出信號並將其轉換為數位資料。數位資料係儲存於緩衝器記憶體1220中並且隨後藉由數位處理器1222來處理。藉由儲存於可為快閃EPROM記憶體之韌體記憶體1224中的韌體來控制數位處理器1222。數位處理器1222包括即時時脈1226，其即使當數位相機電話1202及數位處理器1222係在低功率狀態中時仍保持日期及時間。將經處理的數位影像檔案儲存於記憶體1206中。記憶體1206亦能儲存其他類型的資料，例如音樂檔案(例如MP3檔案)、鈴聲音調、電話號碼、日曆以及工作列表。

在依據本發明之一項具體實施例中，數位相機電話1202捕獲靜止影像。數位處理器1222實行色彩內插然後進行色彩及色調修正以便產生演色sRGB影像資料。演色sRGB影像資料係接著壓縮並且作為影像檔案儲存於記憶體1206中。僅經由範例，能依照使用已知「Exif」影像格式的JPEG格式來壓縮影像資料。此格式包括Exif應用程式片段，其使用各種TIFF標籤來儲存特定影像元資料。不同的TIFF標籤能用以(例如)儲存捕獲圖像的資料及時間、透鏡

f/編號以及其他相機設定，並且儲存影像選項。

數位處理器1222產生不同影像大小，其係由依據本發明之一具體實施例中的使用者來選擇。一個此大小係低解析度「縮圖」大小影像。在名稱為「提供完全及減小解析度影像之多格式儲存的電子靜止相機(Electronic Still Camera Providing Multi-Format Storage Of Full And Reduced Resolution Images)」之共同讓渡給Kuchta等人的美國專利第5,164,831號中說明產生縮圖大小影像。縮圖影像係儲存於RAM記憶體1228中並且供應至顯示器1230，其可為(例如)主動矩陣LCD或有機發光電二極體(OLED)。產生縮圖大小影像允許捕獲的影像在彩色顯示器1230上迅速地加以檢視。

在依據本發明之另一具體實施例中，數位相機電話1202亦產生並且儲存視訊夾。藉由將影像感測器陣列1210之多個像素加總在一起(例如加總影像感測器陣列1210之每一4行x 4列區域內的相同色彩之像素)來產生一視訊夾以建立較低解析度視訊影像圖框。以規則間隔(例如，使用每秒15圖框的讀出速率)自影像感測器陣列1210讀取視訊影像圖框。

音訊編解碼器1232係連接至數位處理器1220並且自麥克風(Mic)1234接收一音訊信號。音訊編解碼器1232亦提供一音訊信號至揚聲器1236。此等組件係用於電話會話以及連同一視訊序列或靜止影像來記錄並且重放一音訊磁軌兩者。

揚聲器1236亦係用以通知使用者依據本發明之一具體實施例中的來電呼叫。此能使用儲存於韌體記憶體1224中的標準鈴聲音調，或藉由使用自行動電話網路1238下載並且儲存於記憶體1206中的自訂鈴聲音調來完成。此外，一振動裝置(未顯示)能用以提供一來電呼叫之無聲(例如非聲訊)通知。

數位處理器1222係連接至無線數據機1240，其致能數位相機電話1202經由射頻(RF)頻道1242來發射並接收資訊。無線數據機1240使用諸如3GSM網路的另一鏈結(未顯示)與行動電話網路1238通信。行動電話網路1238與儲存自數位相機電話1202上傳的數位影像之照片服務提供者1244通信。包括計算裝置1204的其他裝置經由網際網路1246存取此等影像。行動電話網路1238亦連接至一標準電話網路(未顯示)以便提供依據本發明之一具體實施例中的正常電話服務。

一圖形使用者介面(未顯示)係顯示於顯示器1230上並且由使用者控制器1248來控制。在依據本發明之具體實施例中，使用者控制器1248包括用以撥打電話號碼的專用按鈕(例如電話數字鍵盤)、用以設定模式的一控制器(例如「電話」模式、「日曆」模式、「相機」模式)、包括4方向控制(向上、向下、向左、向右)的操縱桿控制器以及一按鈕中心「OK」或「選擇」開關。

對接物1250重新充電數位相機電話1202中的電池(未顯示)。對接物1250經由對接物介面1252連接數位相機電話

1202至計算裝置1204。在依據本發明之一具體實施例中，將對接物介面1252實施為有線介面，例如USB介面。或者，在依據本發明之其他具體實施例中，將對接物介面1252實施為一無線介面，例如藍芽或IEEE 802.11b無線介面。對接物介面1252係用以下載自記憶體1206的影像至計算裝置1204。對接物介面1252亦係用以傳輸自計算裝置1204的日曆資訊至數位相機電話1202中的記憶體1206。

已參考本發明之特定具體實施例說明本發明。然而，應瞭解，熟習此項技術者能執行變更與修改而不脫離本發明之範疇。例如，隨著反轉摻雜物類型，能將像素500或像素600實施為一nMOS像素。像素資訊能包括額外、較少或不同於圖5及6中所示的組件之組件。能將一影像感測器實施為一CMOS或電荷耦合裝置(CCD)影像感測器。而且能將基板502實施為無一磊晶層的一大塊晶圓。

此外，能使用依據本發明之其他具體實施例中的替代性結構或傳導型式來實施光偵測器512。能將光偵測器512實施為形成於依據本發明之另一具體實施例中的p型磊晶層或基板中的一n-井中的一未針扎p型二極體。在依據本發明之其他具體實施例中，光偵測器512能包括形成於一n型基板中的一p-井內的一針扎或未針扎n型二極體。而且最後，儘管圖5及圖6中顯示一簡單非共用像素結構，但是在依據本發明之另一具體實施例中使用一共用架構。在美國專利6,107,655中揭示一共用架構之一個範例。

【圖式簡單說明】

圖1係依據先前技術之一CMOS影像感測器中一般使用的一像素之俯視圖；

圖2係沿描述一先前技術像素結構之圖1中的線A-A'之斷面示意圖；

圖3係用於圖2中所示的收集區206之範例性接面及空乏邊緣的圖形視圖；

圖4係沿圖2中的線B-B'所截取的光偵測器100之範例性一維電位量變曲線；

圖5係沿解說依據本發明之一具體實施例中的一第一像素結構之圖1中的線A-A'之斷面示意圖；

圖6係沿描述依據本發明之一具體實施例中的一第二像素結構之圖1中的線A-A'之斷面圖；

圖7解說沿圖5中的線C-C'以及沿圖6中的線D-D'截取的光偵測器512之一範例性一維摻雜量變曲線；

圖8係沿圖5中的線C-C'以及沿圖6中的線D-D'截取的光偵測器512之一範例性一維電位量變曲線；

圖9係顯示圖5中的收集區514之接面及空乏邊界的一範例性二維斷面圖；

圖10係依據本發明之一具體實施例中的一影像感測器之俯視圖的方塊圖；

圖11(A)至11(E)係用以解說製造依據本發明之一具體實施例中埋入層508、井510以及光偵測器512之方法的一像素之一部分的斷面圖；及

圖12係能用於併入具有擁有依據本發明之一具體實施例

中的延長空乏深度的光偵測器之像素結構的一影像感測器
的一成像系統之方塊圖。

【主要元件符號說明】

100	光偵測器
102	像素
104	傳送閘
106	浮動擴散
108	源極隨耦器電晶體
110	列選擇電晶體
112	重設電晶體
114	電源供應(VDD)
200	像素
202	光偵測器
204	針扎層
206	收集區
208	井
210	磊晶層
300	接面
302	接面
304	空乏區
306	空乏區邊界
400	空乏深度
402	下沈深度
500	像素

502	基板
504	基板
506	磊晶層
506'	磊晶層之區
508	埋入層
510	井
512	光偵測器
514	收集區
600	像素結構
602	井
700	針扎層之摻雜量變曲線
702	收集區之摻雜量變曲線
704	井之摻雜量變曲線
706	磊晶層之摻雜量變曲線
708	收集區之摻雜量變曲線的延長尾部
800	空乏深度
802	下沈深度
900	接面
902	接面
904	空乏區
906	空乏區邊界
1000	影像感測器
1002	成像區域
1004	行解碼器

1006	列解碼器
1008	數位邏輯
1010	輸出電路
1102	遮罩
	代表採用一第二傳導型式之摻雜物的
1104	摻雜之箭頭
1106	淺溝渠隔離
1108	閘極
1110	遮罩
	代表採用一第一傳導型式之摻雜物的
1112	摻雜之箭頭
1114	遮罩
	代表採用一第二傳導型式之摻雜物的
1116	摻雜之箭頭
1200	成像系統
1202	相機電話
1204	計算裝置
1206	記憶體
1208	透鏡
1210	影像感測器陣列
1212	主動像素感測器
1214	時序產生器
1216	快閃記憶體
1218	類比至數位轉換器

1220	緩衝器記憶體
1222	數位處理器
1224	韌體記憶體
1226	時脈
1228	RAM記憶體
1230	顯示器
1232	音訊編解碼器
1234	麥克風
1236	揚聲器
1238	行動電話網路
1240	無線數據機
1242	RF頻道
1244	照片服務提供者
1246	網際網路
1248	使用者控制器
1250	對接物
1252	對接物介面

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：**98 1 095 69**

※ 申請日： 98. 3. 24

※IPC 分類：**H01L 27/46(2006.01)**

一、發明名稱：(中文/英文)

具有延長空乏深度之光偵測器

A PHOTODETECTOR HAVING AN EXTENDED DEPLETION DEPTH

二、中文發明摘要：

一種影像感測器，其包括一成像區域，該成像區域包括形成於一第一傳導型式之一基板層中的複數個像素。每一像素包括一收集區，其係形成於該基板層之一部分中並且採用一第一傳導型式之一摻雜物來摻雜。複數個井係佈置於該基板層之數個部分中並且採用第二傳導型式之另一摻雜物來摻雜。每一井係橫向鄰近於每一收集區而定位。一埋入層跨越該成像區域並且係佈置於在光偵測器及該等井下面的該基板層之一部分中。該埋入層係採用一第二傳導型式之一摻雜物來摻雜。形成每一收集區、每一井以及該埋入層以致具有與該基板層實質上相同摻雜的該基板層之一區位於每一收集區與該埋入層之間。

三、英文發明摘要：

An image sensor includes an imaging area that includes a plurality of pixels that are formed in a substrate layer of a first conductivity type. Each pixel includes a collection region that is formed in a portion of the substrate layer and doped with a dopant of a first conductivity type. A plurality of wells are disposed in portions of the substrate layer and doped with another dopant of the second conductivity type. Each well is positioned laterally adjacent to each collection region. A buried layer spans the imaging area and is disposed in a portion of the substrate layer that is beneath the photodetectors and the wells. The buried layer is doped with a dopant of a second conductivity type. Each collection region, each well, and the buried layer are formed such that a region of the substrate layer having substantially the same doping as the substrate layer resides between each collection region and the buried layer.

七、申請專利範圍：

1. 一種影像感測器，其包含：

一成像區域，其包括各具有採用一第一傳導型式之一摻雜物所摻雜的一收集區之複數個像素；

該第一傳導型式之一基板層；

一埋入層，其跨越該成像區域並且佈置於該基板層之一部分中，其中該埋入層係採用一第二傳導型式之一摻雜物來摻雜；以及

複數個井，其係佈置於該基板層之數個部分中，其中每一井係橫向鄰近於每一像素中的每一收集區而定位，其中每一井係採用該第二傳導型式之另一摻雜物來摻雜，而且其中形成該埋入層及每一收集區以致具有與該基板層實質上相同摻雜的該基板層之一區位於每一收集區與該埋入層之間。

2. 如請求項1之影像感測器，其進一步包含佈置於每一像素中的一或多個電子組件。

3. 如請求項1之影像感測器，其進一步包含佈置於在該成像區域外面之該基板層中並且電性連接至該成像區域的一或多個電子組件。

4. 如請求項1之影像感測器，其中每一井係佈置於該基板層之一部分中以致每一井毗鄰該埋入層。

5. 如請求項1之影像感測器，其進一步包含形成於每一收集區之上的一針扎層以形成一針扎光電二極體(pinned photodiode)。

6. 如請求項1之影像感測器，其中該基板層包含具有一磊晶層形成於其上之一基板，而且其中該埋入層、該複數個井以及該等收集區係形成於該磊晶層之數個部分中。
7. 如請求項1之影像感測器，其中該基板層包含一基板，而且其中該埋入層、該複數個井以及該等收集區係形成於該基板之數個部分中。
8. 如請求項1之影像感測器，其中該第一傳導型式係p型而且該第二傳導型式係n型。
9. 一種影像捕獲裝置，其包含：
 - 一影像感測器，其包含：
 - 一成像區域，其包括各具有採用一第一傳導型式之一摻雜物所摻雜的一收集區之複數個像素；
 - 該第一傳導型式之一基板層；
 - 一埋入層，其跨越該成像區域並且佈置於該基板層之一部分中，其中該埋入層係採用一第二傳導型式之一摻雜物來摻雜；
 - 複數個井，其係佈置於該基板層之數個部分中，其中每一井係橫向鄰近於每一像素中的每一收集區而定位，其中每一井係採用該第二傳導型式之另一摻雜物來摻雜，而且其中形成該埋入層及每一收集區以致具有與該基板層實質上相同摻雜的該基板層之一區位於該埋入層與每一收集區之間。
10. 如請求項9之影像捕獲裝置，其中該影像感測器進一步包含佈置於每一像素中的一或多個電子組件。

11. 如請求項9之影像捕獲裝置，其進一步包含佈置於在該成像區域外面之該基板層中並且電性連接至該成像區域的一或多個電子組件。
12. 如請求項9之影像捕獲裝置，其中該第一傳導型式係p型而且該第二傳導型式係n型。
13. 如請求項9之影像捕獲裝置，其進一步包含形成於每一收集區之上的一針扎層以形成一針扎光電二極體。
14. 如請求項9之影像捕獲裝置，其中該基板層包含具有一磊晶層形成於其上之一基板，而且其中該埋入層、該複數個井以及該等收集區係形成於該磊晶層之數個部分中。
15. 如請求項9之影像捕獲裝置，其中該基板層包含一基板，而且其中該埋入層、該複數個井以及該等收集區係形成於該基板之數個部分中。

八、圖式：




圖 1




圖 2




圖 3




圖 4




圖 5




圖 6




圖 10




圖 7




圖 8




圖 9




圖 11 (A)




圖 11(B)




圖 11(C)




圖 11(D)




圖 11(E)




圖 12

四、指定代表圖：

(一)本案指定代表圖為：第(5)圖。

(二)本代表圖之元件符號簡單說明：

104	傳送閘
106	浮動擴散
108	源極隨耦器電晶體
112	重設電晶體
114	電源供應
204	針扎層
500	像素
502	基板
504	基板
506	磊晶層
506'	磊晶層之區
508	埋入層
510	井
512	光偵測器
514	收集區

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)