

(12) 发明专利

(10) 授权公告号 CN 101432877 B

(45) 授权公告日 2011.09.28

(21) 申请号 200780015277.X

H01L 21/00(2006.01)

(22) 申请日 2007.03.14

(56) 对比文件

(30) 优先权数据

US 6855989 B1, 2005.02.15, 全文.

11/380,530 2006.04.27 US

US 6855582 B1, 2005.02.15, 全文.

(85) PCT申请进入国家阶段日

审查员 王子元

2008.10.27

(86) PCT申请的申请数据

PCT/US2007/063966 2007.03.14

(87) PCT申请的公布数据

W02007/127533 EN 2007.11.08

(73) 专利权人 飞思卡尔半导体公司

地址 美国得克萨斯

(72) 发明人 M·K·奥罗斯基

(74) 专利代理机构 中国国际贸易促进委员会专

利商标事务所 11038

代理人 秦晨

(51) Int. Cl.

H01L 27/01(2006.01)


权利要求书 2 页 说明书 6 页 附图 9 页

(54) 发明名称

具有鳍片的半导体器件的形成方法及其结构

(57) 摘要

本发明涉及一种形成半导体器件的方法,包括提供半导体层(12),在半导体层之上形成钝化层(20),其中该钝化层具有带侧壁的开口(24),在半导体层之上形成鳍片(16),其中在形成钝化层之后鳍片是在开口内的,以及在开口内形成栅极的一部分。在一个实施方案中,使用了伪栅极(52)。在一个实施方案中,隔离物(28、56)被形成于钝化层的开口内,还讨论了结构。



1. 一种形成半导体器件的方法,该方法包括:
提供半导体层;
在半导体层之上形成钝化层,其中该钝化层具有带侧壁的开口;
在半导体层之上形成鳍片,其中在形成钝化层之后,该鳍片处于开口内;
在开口内形成栅极的一部分;以及
形成沿着开口的侧壁的隔离物。
2. 根据权利要求1的方法,其中鳍片在形成钝化层之前被形成。
3. 根据权利要求1的方法,还包括:在鳍片之上形成伪栅极;以及在形成隔离物之前除去该伪栅极;并且其中形成栅极在除去该伪栅极之后执行。
4. 根据权利要求1的方法,其中在开口内形成栅极的一部分还包括:
形成栅极的该部分使得该栅极的该部分具有顶部和底部,其中:
该顶部与钝化层的顶部接续并且具有第一尺度;
该底部与隔离物相邻并且在隔离物之间具有第二尺度;
该第二尺度的方向平行于该第一尺度的方向;并且
该第一尺度大于该第二尺度。
5. 一种形成半导体器件的方法,包括:
形成半导体层;
在半导体层之上形成钝化层,其中该钝化层具有开口并且其中开口具有侧壁;
在半导体层之上形成鳍片,其中在形成钝化层之后该鳍片位于钝化层的开口内;
形成与钝化层的开口的侧壁相邻的隔离物;以及
形成栅极,其中该栅极的一部分位于钝化层的开口内。
6. 根据权利要求5的方法,还包括:在鳍片之上形成伪栅极;以及在形成隔离物之前除去该伪栅极;并且其中形成栅极在除去伪栅极之后执行。
7. 根据权利要求5的方法,其中形成钝化层还包括:
沉积钝化层;
在钝化层之上形成掩蔽层,其中该掩蔽层具有图案;以及
使用该掩蔽层来蚀刻钝化层以形成该钝化层的开口。
8. 一种半导体器件,包括:
半导体层;
在半导体层之上的钝化层,其中该钝化层具有开口并且该开口具有侧壁;
在半导体层之上的以及在钝化层的开口内的鳍片;
与钝化层的开口的侧壁相邻的隔离物;以及
栅极,其中该栅极的一部分位于钝化层的开口内。
9. 根据权利要求8的半导体器件,其中:
在钝化层的开口内的所述栅极的所述部分具有顶部及底部;
顶部与钝化层的顶部接续并且具有第一尺度;
底部与隔离物相邻并且在隔离物之间具有第二尺度;
该第二尺度的方向平行于该第一尺度的方向;以及
该第一尺度大于该第二尺度。

10. 根据权利要求 8 的半导体器件,其中:
鳍片具有第一高度;
钝化层具有第二高度;以及
该第二高度大于该第一高度。

具有鳍片的半导体器件的形成方法及其结构

技术领域

[0001] 本发明一般地涉及半导体工艺,以及更特别地,涉及形成具有鳍片的半导体器件。

背景技术

[0002] 典型地,双栅控晶体管是希望的,因为他们允许在开口上的更紧密的静电控制使得例如能够获得更小的尺度。当前已知的双栅控晶体管的一种类型是鳍式场效晶体管(FinFET)。FinFET 在一个或多个鳍片上形成栅电极,其中邻接于栅电极的鳍片区域形成器件的沟道区域。但是,当这些器件被比例缩小时,机械稳定性被减小。例如,在高方位鳍片周围缠绕细高的栅电极可能产生机械不稳定的栅电极。该问题随着技术改进以及栅极长度不断比例缩小而加重。

发明内容

[0003] 如上文所讨论,当器件尺寸不断比例缩小,FinFET 晶体管的栅电极变得愈加地机械不稳定。因此,在一个实施方案中,形成了在允许更小的栅极尺寸时于其中使用了隔离物以增加机械稳定性的FinFET。在一个实施方案中,隔离物在栅电极形成之前被形成,这可以允许改进的机械稳定性并且这还可以被使用以获得更小的、亚光刻的尺寸。

[0004] 在一个实施方案中,用于形成半导体器件的方法包括提供半导体层,在半导体层上形成钝化层,其中该钝化层具有带侧壁的开口,在半导体层上形成鳍片,其中在形成钝化层之后鳍片是在开口内的,以及在开口内形成栅极的一部分。

[0005] 在另一个实施方案中,鳍片在形成钝化层之前形成。

[0006] 在另一个实施方案中,方法包括形成沿着开口侧壁的隔离物。在又一个实施方案中,方法包括在鳍片上形成伪栅极,以及在形成隔离物之前除去伪栅极,其中形成栅极在除去伪栅极之后执行。在又一个实施方案中,形成栅极还包括形成栅电极和栅接触区以及形成伪栅极还包括为栅电极形成伪结构。在又一个实施方案中,形成隔离物包括使介电层沉积在开口内及鳍片上,以及各向异性地蚀刻介电层以除去介电层除了邻接于钝化层的某些部分的所有部分,以形成隔离物,其中隔离物具有第一高度并且钝化层的开口作为第二高度,其中第一高度小于第二高度。在又一个实施方案中,方法还包括在半导体层上提供隐埋氧化物层,在鳍片上形成覆盖层,以及在开口内及鳍片上形成栅极介电层,其中形成鳍片还包括在隐埋氧化物层上形成鳍片,以及形成栅极还包括在栅极介电层上形成栅极。在又一个实施方案中,在开口内形成栅极的一部分还包括形成部分栅极使得该部分栅极具有顶部和底部,其中该顶部基本上与钝化层的顶部接续并且具有第一尺度,底部邻接于隔离物并且在隔离物之间具有第二尺度,第二尺度的方向平行于第一尺度的方向,并且第一尺度大于第二尺度。

[0007] 在另一个实施方案中,形成钝化层还包括沉积钝化层,在钝化层上形成掩蔽层,其中掩蔽层具有图案,以及使用掩蔽层来蚀刻钝化层以在钝化层中形成开口。

[0008] 在另一个实施方案中,形成鳍片还包括形成第一高度的鳍片,以及形成钝化层还

包括形成第二高度的钝化层,其中第二高度大于第一高度。

[0009] 在另一个实施方案中,形成半导体器件的方法包括形成半导体层;在半导体层上形成钝化层,其中钝化层具有开口以及其中开口具有侧壁;在半导体层上形成鳍片,其中在形成钝化层之后鳍片在钝化层的开口内;形成与钝化层开口的侧壁邻接的隔离物;以及形成栅极,其中栅极的一部分位于钝化层的开口内。

[0010] 在另一个实施方案中,鳍片在形成钝化层之前形成。

[0011] 在另一个实施方案中,形成栅极还包括形成栅电极及栅接触区。

[0012] 在另一个实施方案中,形成隔离物还包括在钝化层的开口内以及在鳍片上沉积介电层,以及各向异性地蚀刻介电层以除去在鳍片上的至少部分介电层以及邻接于鳍片的至少部分介电层,以形成沿着钝化层开口侧壁的隔离物。

[0013] 在另一个实施方案中,方法还包括在鳍片上形成伪栅极,以及在形成隔离物之前除去伪栅极,其中形成栅极在除去伪栅极之后执行。

[0014] 在另一个实施方案中,形成钝化层还包括沉积钝化层,在钝化层上形成掩蔽层,其中掩蔽层具有图案,以及使用掩蔽层来蚀刻钝化层以形成钝化层的开口。

[0015] 在另一个实施方案中,半导体器件包括半导体层,在半导体层上的钝化层,其中钝化层具有开口并且该开口具有侧壁,在半导体层上的以及在钝化层的开口内的鳍片,与钝化层开口的侧壁邻接的隔离物,以及栅极,其中栅极的一部分位于钝化层的开口内。

[0016] 在另一个实施方案中,在隔离物内的部分栅极具有顶部及底部,顶部基本上与钝化层的顶部接续并且具有第一尺度,底部与隔离物邻接并且在隔离物之间具有第二尺度,第二尺度的方向平行于第一尺度的方向,并且第一尺度大于第二尺度。

[0017] 在另一个实施方案中,鳍片具有第一高度,钝化层具有第二高度,并且第二高度大于第一高度。

[0018] 在另一个实施方案中,栅极包括金属栅极。

附图说明

[0019] 本发明以实例的方式说明并且不由附图所限制,在其中同样的参考符号指示相似的元件。

[0020] 图 1-8 示出了在根据本发明的实施方案处理 FinFET 器件的过程中的不同时点的横截面图。

[0021] 图 9 示出了根据本发明的实施方案的 FinFET 的俯视图。

[0022] 图 10 示出了通过图 9 的 FinFET 所截取的横截面图。

[0023] 图 11-16 示出了根据本发明的供替换实施方案在处理 FinFET 器件的过程中的不同时点的横截面图。

[0024] 本领域技术人员会意识到附图中的元件是为了简单及清晰而说明的,而没有必要按比例描绘。例如,附图中的一些元件的尺寸可以相对于其他元件放大,以帮助提高本发明实施方案的理解。

具体实施方式

[0025] 图 8 示出了可以根据本发明的不同实施方案形成的 FinFET 半导体器件的俯视图。

器件 10 包括在一端具有第一源 / 漏区 44 以及在相对端具有第二源 / 漏区 46 的鳍片部分 16。栅电极 38 被形成于鳍片 16 上。器件 10 还包括在栅电极 38 的一端的栅接触区 40。栅接触区 40 包括栅接触 42。器件 10 还包括位于栅电极 38 及栅接触区 40 之下的隔离物 28。位于隔离物 28 及栅电极 38 之下的鳍片 16 的部分形成了器件 10 的沟道区域。注意, 栅电极 38 以及栅接触区 40 可以被认为是器件 10 的栅极。

[0026] 器件 10 的形式是示例性的并且供替换的实施方案可以包括许多变更。例如, 栅接触区可以被布置在栅电极 38 的两端。源 / 漏区 44 和 46 的形状在不同的实施方案中也可以不同。此外, 图 8 只是示出了单一的鳍片 16 ;但是, 供替换的实施方案可以包括任意数目的鳍片, 其中栅电极 38 可以因此被形成于鳍片之上。此外, 任意数目的栅接触可以被形成。尽管没有示出, 但是器件 10 也可以包括会接触源 / 漏区 44 和 46 的许多源 / 漏接触。图 1-7 示出了可以被使用以形成图 8 的器件的多个处理步骤的横截面图。

[0027] 图 1 示出了形成鳍片 16、钝化层 20, 以及构图的掩蔽层 22 之后的器件 10。器件 10 包括层 12 以及覆盖在层 12 上的绝缘层 14。在一个实施方案中, 层 12 包括半导体层, 例如硅层。但是, 在供替换的实施方案中, 层 12 能够由任何材料形成并且可以被使用以给绝缘层 14 提供支持。在一个实施方案中, 绝缘层 14 是氧化物。绝缘层 14 还可以被称为埋埋氧化物层。鳍片 16 被形成于绝缘层 14 上并且可以包括半导体材料, 例如硅和硅锗。在所说明的实施方案中, 鳍片 16 还包括覆盖层 18, 例如, 该覆盖层 18 可以是氮化物。在一个实施方案中, 鳍片 16 使用绝缘体上半导体 (SOI) 晶片来形成。在该实施方案中, 提供 SOI 晶片, 该晶片具有覆盖在绝缘层 (例如绝缘层 14) 之上的半导体层, 该绝缘层覆盖在一个层 (例如层 12) 上。然后, 能够使所提供的 SOI 的半导体层构图以形成一个或多个的鳍片例如鳍片 16。如果覆盖层 18 存在, 一个层能够在使鳍片构图之前被形成于 SOI 晶片上以产生覆盖层 18 和鳍片 16。(注意, 覆盖层 18 还可以被称为帽层。)

[0028] 钝化层 20 被形成于绝缘层 14 和鳍片 16 上。在一个实施方案中, 例如使用原硅酸四乙酯 (TEOS) 使钝化层 20 沉积。构图的掩蔽层 22 被形成于钝化层 20 上, 其中构图的掩蔽层限定了对应于栅电极 38 和栅接触区 40 的开口。在一个实施方案中, 构图的掩蔽层包括光致抗蚀剂。

[0029] 图 2 示出了在使用构图的掩蔽层 22 除去 (例如, 蚀刻) 在鳍片 16 之上的钝化层 20 的部分以形成开口 24 之后的器件 10。开口 24 限定了器件 10 的至少一部分栅极的位置。例如, 返回去参考图 8, 开口 24 可以限定栅电极 38 及栅接触区 40 的位置。注意, 在钝化层 20 内的开口 24 是钝化层 20 内的空腔的横截面。此外, 注意到鳍片 16 位于开口 24 内。在形成了钝化层 20 中的开口 24 之后, 构图的掩蔽层 22 被除去。

[0030] 图 3 示出了隔离层 26 在钝化层 20 上以及在绝缘层 14 和开口 24 内的鳍片 16 (以及覆盖层 18, 如果存在的话) 上形成之后的器件 10。例如, 隔离层 26 可以使用沉积方法形成。在一个实施方案中, 隔离层 26 包括氧化物。注意, 隔离层 26 可以包括任何适合的电介质并且因此还可以被称作介电层。

[0031] 图 4 示出了处于各向异性地蚀刻隔离层 26 以形成邻接于钝化层 20 侧壁的隔离物 28 以及邻接于鳍片 16 侧壁的隔离物 30 的中间阶段的器件 10。各向异性的蚀刻继续进行, 直到隔离物 30 被除去, 如图 5 中所示出的。但是, 由于钝化层 20 的高度大于鳍片 16 的高度, 隔离物 28 的部分保持与钝化层 20 的侧壁邻接。因此, 注意到隔离物 28 的高度小于钝

化层 20 的高度。隔离物 28, 将会在下文进一步讨论, 可以用来增加器件 10 的机械稳定性并且还可以用来获得更小的栅极长度。(注意, 尽管在图 4 和图 5 中, 由于所示出的横截面, 隔离物 30 和 28 每个看来似乎包括分开的部分, 但是它们每个可以是单一隔离物的多个部分, 如相对于在图 8 的俯视图中的隔离物 28 所示出的。因此, 隔离物 28 和中的每一个也可以分别被称为隔离物 28 和隔离物 30。)

[0032] 图 6 示出了栅极介电层 32 在钝化层 20、隔离物 28、鳍片 16 (以及覆盖层 18, 如果存在的话), 以及绝缘层 14 上形成之后的器件 10。栅极介电层 32 可以包括任何类型的栅极介电材料, 例如氧化物或金属氧化物。栅极介电层 32 可以包括介电常数 (K) 大于二氧化硅的材料 (该材料可以称作高 K 材料), 例如氧化钪。在一个实施方案中, 栅极介质层 32 通过化学气相沉积 (CVD) 或原子层沉积 (ALD) 来沉积, 如图 6 所示。在供替换的实施方案中, 可以使栅极介电层 32 生长在鳍片 16 的侧壁上。举例来说, 在这个实施方案中, 可以使栅极介电层 32 生长二氧化硅或氮氧化硅。此外, 在该供替换的实施方案中, 将只是使栅极介电层 32 生长在鳍片 16 的侧壁上。

[0033] 然后, 栅极层 34 被形成于栅极介电层 32 上。栅极层 34 可以包括任何类型的栅极材料或多种材料。例如, 栅极层 34 可以包括硅或者可以包括金属。此外, 栅极层 34 可以包括许多不同的层, 其中栅极层 34 可以代表栅极堆叠层。

[0034] 图 7 示出了在平整栅极层 34 以形成栅极 36 之后的器件 10。栅极 36 包括栅电极部分 (栅电极 38) 以及栅接触部分 (栅接触区 40)。在一个实施方案中, 在平整化之后, 栅极 36 的顶部基本上是与钝化层 20 的顶部接续的 (contiguous)。因此, 注意到图 7 对应于通过上文所描述的图 8 的器件 10 的俯视图截取的水平横截面。

[0035] 图 9 示出了与通过源 / 漏区 44 及 46 和鳍片 16 的中间截取的横截面对应的横截面图。该横截面在与图 10 的横截面相同的通过图 8 的器件 10 的俯视图的位置截取; 但是, 在图 9 中, 钝化层 20 仍然存在。因此, 栅极 36 和隔离物 28 显示覆盖于鳍片 16 (以及覆盖层 18, 如果存在的话) 之上。注意, 位于图 9 中的栅极 36 之下的鳍片 16 的部分包括器件 10 的沟道区域。此外, 注意到与由构图的掩蔽层 22 限定的开口宽度对应的尺度 (dimension) 48 大于与器件 10 的实际栅极长度对应的尺度 50。注意, 尺度 48 对应于基本上是与钝化层 20 的顶部接续的栅极 36 的顶部长度, 以及尺度 50 对应于与隔离物 28 邻接的栅极 36 的底部长度。因此, 注意到隔离物 28 可以被使用以获得短于可以通过使用构图的掩蔽层 22 或其他光刻蚀技术来获得的长度的栅极长度。

[0036] 与通过图 8 的俯视图截取的横截面对应的图 10 示出了除去钝化层 20 之后的器件 10。注意, 隔离物 28 仍然沿着栅极 36 的侧面。因此, 隔离物 28 可以给栅极 36 提供机械的支持, 从而相比于当前的 FinFET 器件允许机械上更稳定的器件。在除去钝化层 20 之后, 可以使用常规处理以基本上完成 FinFET 器件。例如, 隔离物可以使用常规处理技术沿着栅极 36 和隔离物 28 的侧壁形成。此外, 可以使用常规注入以形成源 / 漏区 44 和 46。

[0037] 图 11-16 示出了根据本发明的供替换的实施方案形成的器件 10 的横截面图, 并且同样产生了图 8 的器件 10。图 11 示出了层 12、绝缘层 14、鳍片 16, 以及覆盖层 18, 它们全都在上文参考图 1 描述过。在鳍片 16 和覆盖层 18 形成之后, 构图的伪栅极层 52 被形成于鳍片 16 及覆盖层 18 之上。由于伪栅极层 52 随后将会被除去, 它可以由任何适合的易于除去的材料形成。在一个实施方案中, 源 / 漏注入可以在形成伪栅极层 52 之后形成。以这

种方式,伪栅极层 52 可以在注入期间保护鳍片 16。伪栅极层 52 可以被认为是针对随后形成的栅电极 38 的至少一部分的伪结构。

[0038] 图 12 示出钝化层 54 在伪栅极层 52 之上形成之后的器件 10。钝化层 54 与钝化层 20 相似并且可以使用相同的处理和材料来形成。

[0039] 图 13 示出了在平整钝化层 54 以使伪栅极层 52 的顶部显露之后的器件 10。图 14 示出除去伪栅极层 52 之后的器件 10。注意,鳍片 16 和覆盖层 18 保留了下来。因此,除去伪栅极层 52 使得在鳍片 16 被布置于其中的钝化层 54 内产生了开口 51。也就是,注意到钝化层 54 内的开口 51 是钝化层 54 内的空腔的横截面。注意,开口 51 与上文所描述的开口 24 相似。但是,尽管开口 24 限定了栅电极 38 以及栅接触区 44 的位置,开口 51 限定了位于鳍片 16 上的栅极的一部分的位置。

[0040] 图 15 示出了邻接于钝化层 54 侧壁的隔离物 56 的形成。隔离物 56 与上文所讨论的隔离物 28 相似并且能够使用上文相对于隔离物 28 所讨论的相同方法和材料来形成。例如,能够使用隔离层的各向异性蚀刻来形成隔离物 56,其中隔离物 56 可以包括介电材料,例如氧化物。如同钝化层 20 一样,钝化层 54 具有比鳍片 16 更大的高度,允许在与鳍片 16 侧壁邻接的隔离物没有形成情况下在钝化层 54 侧壁上形成隔离物 56。此外,注意到钝化层 54 的高度大于隔离物 56 的高度。(如上文相对于隔离物 30 和 28 所讨论的,注意到由于所示出的横截面,隔离物 56 看来似乎包括分离的部分;但是,它们可以是单一隔离物的几个部分。因此,多个隔离物 56 也可以被称为一个隔离物 56。)

[0041] 在隔离物 56 形成之后,栅极介电层 58 被形成在钝化层 54 上,以及在隔离物 56、绝缘层 14,以及开口 51 内的鳍片 16 上。在栅极介电层 58 形成之后,栅极层 60 被形成在栅极介电层 58 上。栅极介电层 58 和栅极层 60 分别与上文所讨论的栅极介电层 32 和栅极层 34 相似,并且能够使用上文相对于栅极介电层 32 和栅极层 34 所讨论的相同的方法和材料来形成。

[0042] 图 16 示出了使栅极层 60 构图以及蚀刻栅极层 60 以形成栅电极 38 和栅接触区 40 之后的器件 10。注意,与上文所讨论的栅极 36 不同,由此引起的栅极 60 基本上不接续于钝化层 54 的顶部,而是延展于钝化层 54 之上以形成栅电极 38 和栅接触区 40 的其余部分。因此,注意到栅极 60 会如图 8 所示出的那样呈现。但是,注意到隔离物 56 只是会被布置在栅电极 38 的一部分之下,而不是在栅电极 38 和栅接触区 40 的全体之下,如同图 8 中相对于隔离物 28 所示出的。此外,在图 1-7 的实施方案中,注意到从鳍片 16 伸出通过栅接触区 40 的栅极部分位于绝缘层 14 之上,其中钝化层 20 没有位于栅极 34 和绝缘层 14 之间。但是,注意到在图 11-16 的实施方案中,钝化层 54 并没有随后被除去,并且栅电极 38 和栅接触区 40 的一部分被形成于钝化层 54 之上。如同在图 1-7 的实施方案的情况下,隔离物 56 可以允许减小的栅极长度尺寸以及改进的机械稳定性。

[0043] 尽管本发明已经相对于特别的传导类型或电势极性进行了描述,本领域技术人员应意识到传导类型和电势极性可以被反转。

[0044] 而且,在描述和要求中的术语“前的”、“后的”、“顶部的”、“底部的”、“在……之上”、“在……之下”等,如果有的话,出于描述的目的使用而不一定是用于描述不变的相对位置。应当理解所使用的术语在适当的环境下是可交换的使得在此所描述的本发明的实施方案,例如,能够工作于除了所说明的那些或者与在此所描述的相反的其他取向。

[0045] 在上述说明书中,本发明已经参考具体的实施方案进行了描述。但是,本领域技术人员会意识到,在没有脱离本发明的范围的情况下,能够作出不同的修改和变更,如同在请求保护的范围内所阐明的。因此,本说明书和附图应看作是说明性的而不是限制性的,并且所有这样的修改意指包括于本发明的范围之内。

[0046] 益处、其他优势,以及问题的解决方案已经相对于特殊的实施方案在上文进行了描述。但是,益处、优势、问题的解决方案,以及可以使任何益处、优势,或解决方案出现或变得更加显著的任何元件不应被理解为关键的、必需的,或者一些或所有要求的本质特征或元件。如同在此所使用的,术语“包括”、“含有”,或者它的任何其他变化意指涵盖非排它包含,使得处理、方法、物件,或者包括很多元件的装置不只是包括那些元件,而是可以包括没有清楚地列出的或者这样的处理、方法、物品,或器件所固有的其他元件。

[0047] 术语“多个”,如在此所使用的,限定为两个或多于两个。术语“另一个”,如在此所使用的,限定为至少第二个或更多。

[0048] 术语“耦连”,如在此所使用的,限定为被连接的,虽然不一定是直接地,而且不一定是机械地。

[0049] 因为上文的详细描述是典型的,当“一个实施方案”被描述时,它是典型的实施方案。因此,单词“一个”的使用就此而论并非意要指示出一个且只有一个实施方案可以具有所描述的特性。而是,许多其他实施方案可以,并且通常具有典型的“一个实施方案”所描述的特性。因此,如同上文所使用的,当本发明在一个实施方案的情况下描述时,该一个实施方案是本发明许多可能的实施方案中的一个。

[0050] 虽然上述说明涉及词语“一个实施方案”在详细描述中的使用,但是本领域技术人员应当理解如果在下面的权利要求中想要具体数量的所引入的要求元件,那么该意思会被明确地列述在权利要求中,而在缺少那样的叙述时此类限制不存在或不想要。例如,在下面的要求中,当要求元件被描述为具有“一个(one)”特性的时候,应当意指该元件被限制为一个且只有一个所描述的特性。

[0051] 而且,术语“a”或“an”,如同在此所使用的,限定为一个或多于一个。此外,导语例如“至少一个”以及“一个或多个”,在权利要求中的使用不应该理解为暗示:另一个要求保护的元件通过不定冠词“a”或“an”的引入将含有该所引入的要求保护的元件的任何特别要求限制于只含有一个这样的元件的发明,即使当相同的要求包括导语“一个或多个”或“至少一个”以及不定冠词例如“a”或“an”时。这对于定冠词的使用同样有效。




图 1




图 2

10




图 3

10




图 4

10




图 5




图 6




图 7 10




图 8




图 9




图 10




图 11 10




图 12 10




图 13




图 14




图15 10




图16 10