

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5387776号
(P5387776)

(45) 発行日 平成26年1月15日(2014.1.15)

(24) 登録日 平成25年10月18日(2013.10.18)

(51) Int. Cl. F 1
G06F 9/48 (2006.01) G06F 9/46 3 1 1 B
G06F 12/08 (2006.01) G06F 12/08 5 3 1 B

請求項の数 5 (全 18 頁)

(21) 出願番号	特願2012-526234 (P2012-526234)	(73) 特許権者	000005223 富士通株式会社
(86) (22) 出願日	平成22年7月27日 (2010.7.27)		神奈川県川崎市中原区上小田中4丁目1番1号
(86) 国際出願番号	PCT/JP2010/062626	(74) 代理人	100104190 弁理士 酒井 昭徳
(87) 国際公開番号	W02012/014285	(72) 発明者	山下 浩一郎 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
(87) 国際公開日	平成24年2月2日 (2012.2.2)	(72) 発明者	山内 宏真 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
審査請求日	平成25年1月30日 (2013.1.30)	(72) 発明者	鈴木 貴久 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 割込制御方法、マルチコアプロセッサシステム、および割込制御プログラム

(57) 【特許請求の範囲】

【請求項1】

複数のコアと、前記複数のコアのうち任意のコアのキャッシュメモリにデータが書き込まれると前記任意のコア以外のコアの各キャッシュメモリに対してコピーレンシを実行するキャッシュコピーレンシ機構と、デバイスと、を備えるマルチコアプロセッサシステムによる割込制御方法であって、

前記複数のコアのうち前記デバイスからの割込信号を検出した第1のコアが、

前記第1のコアのキャッシュメモリ内の割込フラグを規定する領域に前記割込信号の検出を示す第1のデータを書き込む第1の書込工程と、

前記第1の書込工程によって前記第1のデータが書き込まれると前記キャッシュコピーレンシ機構によって前記複数のコアのうち前記第1のコア以外の他の2以上のコアのキャッシュメモリに対してコピーレンシが実行されたことにより、前記他の2以上のコアに、前記割込信号に対応する割込処理の実行要求を通知する通知工程と、を実行し、

前記他の2以上のコアのうち、前記割込フラグとして書き込まれた前記第1のデータが維持されており、かつ、前記通知工程によって前記実行要求の通知を受けた第2のコアが

前記割込処理を実行することを特徴とする割込制御方法。

【請求項2】

前記第2のコアが、

前記第2のコアのキャッシュメモリに書き込まれている前記割込フラグを規定する領域

10

20

に前記割込信号の非検出を示す第2のデータを上書きする第2の書込工程を実行し、

前記他の2以上のコアのうち前記第2のコアを除く第3のコアが、

前記第2の書込工程によって前記第2のデータが書き込まれると前記キャッシュコピーレンシ機構によって前記複数のコアのうち前記第2のコアを除く残余のコアのキャッシュメモリに対してコピーレンシが実行されたことにより、前記残余のコアのキャッシュメモリの前記割込フラグが前記第2のデータに上書きされた場合、前記通知工程によって通知された前記実行要求を破棄する破棄工程と、

をさらに実行することを特徴とする請求項1に記載の割込制御方法。

【請求項3】

前記通知工程は、

前記第1の書込工程によって前記第1のデータが書き込まれると前記キャッシュコピーレンシ機構によって前記複数のコアのうち少なくとも前記第1のコア以外の他の2以上のコアのキャッシュメモリに対してコピーレンシが実行されたことにより、前記複数のコアに、前記割込信号に対応する割込処理の実行要求を通知し、

前記第2のコアは、

前記複数のコアのうち、前記割込フラグとして書き込まれた前記第1のデータが維持されており、かつ、前記通知工程によって前記実行要求の通知を受けたコアであって、

前記第3のコアは、

前記複数のコアのうち前記第2のコアを除くコアであることを特徴とする請求項2に記載の割込制御方法。

【請求項4】

複数のコアと、前記複数のコアのうち任意のコアのキャッシュメモリにデータが書き込まれると前記任意のコア以外のコアの各キャッシュメモリに対してコピーレンシを実行するキャッシュコピーレンシ機構と、デバイスと、を備えるマルチコアプロセッサシステムであって、

前記複数のコアのうち前記デバイスからの割込信号を検出した第1のコアにより、前記第1のコアのキャッシュメモリ内の割込フラグを規定する領域に前記割込信号の検出を示す第1のデータを書き込む第1の書込手段と、

前記第1の書込手段によって前記第1のデータが書き込まれると前記キャッシュコピーレンシ機構によって前記複数のコアのうち前記第1のコア以外の他の2以上のコアのキャッシュメモリに対してコピーレンシが実行されたことにより、前記第1のコアから他の2以上のコアに、前記割込信号に対応する割込処理の実行要求を通知する通知手段と、

前記他の2以上のコアのうち、前記割込フラグとして書き込まれた前記第1のデータが維持されており、かつ、前記通知手段によって前記実行要求の通知を受けた第2のコアにより、前記割込処理を実行する実行手段と、

を備えることを特徴とするマルチコアプロセッサシステム。

【請求項5】

複数のコアと、前記複数のコアのうち任意のコアのキャッシュメモリにデータが書き込まれると前記任意のコア以外のコアの各キャッシュメモリに対してコピーレンシを実行するキャッシュコピーレンシ機構と、デバイスと、を備えるマルチコアプロセッサシステムによる割込制御プログラムであって、

前記複数のコアのうち前記デバイスからの割込信号を検出した第1のコアに、

前記第1のコアのキャッシュメモリ内の割込フラグを規定する領域に前記割込信号の検出を示す第1のデータを書き込む第1の書込工程と、

前記第1の書込工程によって前記第1のデータが書き込まれると前記キャッシュコピーレンシ機構によって前記複数のコアのうち前記第1のコア以外の他の2以上のコアのキャッシュメモリに対してコピーレンシが実行されたことにより、前記他の2以上のコアに、前記割込信号に対応する割込処理の実行要求を通知する通知工程と、を実行させ、

前記他の2以上のコアのうち、前記割込フラグとして書き込まれた前記第1のデータが維持されており、かつ、前記通知工程によって前記実行要求の通知を受けた第2のコアに

10

20

30

40

50

前記割込処理を実行させることを特徴とする割込制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、割込処理を制御する割込制御方法、マルチコアプロセッサシステム、および割込制御プログラムに関する。

【背景技術】

【0002】

従来から、コンピュータシステムにおいて、デバイスからの割込信号に対して、CPUで実行中のプロセスを退避し、割込信号に対する割込処理を行うことで、デバイスに対応する処理を高速で行う技術が存在する。デバイスに対応する処理を、デバイスドライバと称し、デバイスドライバの動作としては、1回の割込信号に対して1回の処理を行う単動作型のドライバと、1回の割込信号に対して連続して処理を行う連続動作型のドライバとが存在する。

【0003】

単動作型のドライバは、デバイスのレジスタセット操作に対し、ソフトウェアフレンドリなインターフェースに変更する。単動作型のドライバは、たとえば、キーボードのドライバ、マウスのドライバ等が当てはまる。連続動作型のドライバは、FIFO (First In, First Out) で管理されているバッファの枯渇やバッファフル状態の割込信号に対し、DMA (Direct Memory Access) 設定を行うことで、データ転送を行う。連続動作型のドライバは、たとえば、ディスプレイのドライバや、カメラのドライバ等が当てはまる。

【0004】

また、連続動作型のドライバには、データ転送となる対象データの仕様により、デッドライン時間が存在する場合が多い。たとえば、ディスプレイのドライバは、ディスプレイが60 [Hz] にてリフレッシュする場合、デッドライン時間として約0.017 [秒] 以内にデータを転送するという仕様が存在する。

【0005】

また、複数のCPUを搭載するマルチコアプロセッサシステムでの割込処理の実装形式について、たとえば、複数のCPUのうちマスタCPUに割込処理を全て配置し、マスタCPUにて割込処理を全て実行するという実装形式が存在する(以下、この形式を従来技術1とする。)。また、他の実装形式について、割込処理を各CPUに分散して配置し、各CPUで割込処理を実行する実装形式も存在する(以下、この形式を従来技術2とする。)。

【0006】

たとえば、従来技術2に関して、割込処理を実行するドライバを各CPUで持ち、割込発生時にはドライバ同士で割込処理を実行するCPUを調停する技術が開示されている(たとえば、下記特許文献1を参照。)。

【0007】

また、他の技術として、たとえば、割込処理となる関数のアドレスをデータ構造として持つテーブルを各CPUが参照し、OS (Operating System) のセマフォ機構を利用して排他をとって割込処理を実行する。これにより、全てのCPUに割込処理を配置することなく、省メモリ効果を得るという技術が開示されている(たとえば、下記特許文献2を参照。)。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開2006-338184号公報

【特許文献2】特開2008-140191号公報

10

20

30

40

50

【発明の概要】**【発明が解決しようとする課題】****【0009】**

しかしながら、上述した従来技術において、従来技術1にかかる技術では、マスタCPUに割込処理が集中した際に、負荷が集中し、割込処理を処理すべき時間を越えてしまい、リアルタイム処理における応答性能が低下するという問題があった。また、従来技術2にかかる技術では、割込信号が発生した際に、発生した割込信号に対応する割込処理が、どのCPUで実行される割込処理であるかを判断する仕分け処理が発生してしまうという問題があった。また、特許文献2にかかる技術では、割込処理を各CPUから実行することができるが、負荷の高いCPUに割込処理を割り当ててしまい、割込処理を処理すべき時間を越えてしまい、応答性能が低下する可能性があるという問題があった。

10

【0010】

本発明は、上述した従来技術による問題点を解消するため、応答性能を向上させ、割込処理の負荷を分散できる割込制御方法、マルチコアプロセッサシステム、および割込制御プログラムを提供することを目的とする。

【課題を解決するための手段】**【0011】**

上述した課題を解決し、目的を達成するため、開示の割込制御方法は、複数のコアと、複数のコアのうち任意のコアのキャッシュメモリにデータが書き込まれると任意のコア以外のコアの各キャッシュメモリに対してコヒーレンシを実行するキャッシュコヒーレンシ機構と、デバイスと、を備えるマルチコアプロセッサシステムによる割込制御方法であって、複数のコアのうちデバイスからの割込信号を検出した第1のコアが、第1のコアのキャッシュメモリ内の割込フラグを規定する領域に割込信号の検出を示す第1のデータが書き込まれると、キャッシュコヒーレンシ機構によって複数のコアのうち少なくとも第1のコア以外の他のコアのキャッシュメモリに対してコヒーレンシが実行されたことにより、他のコアに、割込信号に対応する割込処理の実行要求を通知し、他のコアのうち、割込フラグとして書き込まれた第1のデータが維持されており、かつ、実行要求の通知を受けた第2のコアが、割込処理を実行し、また、第2のコアのキャッシュメモリに書き込まれている割込フラグを規定する領域に割込信号の非検出を示す第2のデータを上書きする。

20

【発明の効果】

30

【0012】

本割込制御方法、マルチコアプロセッサシステム、および割込制御プログラムによれば、割込処理を最速で実行可能なコアに割込処理を実行させることができ、応答性能を向上させ、また割込処理の負荷を分散できるという効果を奏する。

【図面の簡単な説明】**【0013】**

【図1】本実施の形態にかかるマルチコアプロセッサシステム100のハードウェアを示すブロック図である。

【図2】マルチコアプロセッサシステム100のハードウェアの一部とデータ構造とソフトウェアを示すブロック図である。

40

【図3】マルチコアプロセッサシステム100の機能を示すブロック図である。

【図4A】割込処理実行の概要を示す説明図(その1)である。

【図4B】割込処理実行の概要を示す説明図(その2)である。

【図5】マルチコアプロセッサシステム100の起動時におけるドライバ設定処理を示すフローチャートである。

【図6】割込制御処理を示すフローチャートである。

【発明を実施するための形態】**【0014】**

以下に添付図面を参照して、本発明にかかる割込制御方法、マルチコアプロセッサシステム、および割込制御プログラムの好適な実施の形態を詳細に説明する。

50

【0015】

(マルチコアプロセッサシステム100のハードウェア)

図1は、本実施の形態にかかるマルチコアプロセッサシステム100のハードウェアを示すブロック図である。図1において、マルチコアプロセッサシステム100は、CPUを複数搭載するCPUs101と、ROM(Read Only Memory)102と、RAM(Random Access Memory)103と、を有する。また、マルチコアプロセッサシステム100は、フラッシュROM104と、フラッシュROMコントローラ105と、フラッシュROM106と、を有する。また、マルチコアプロセッサシステム100は、ユーザやその他の機器との入出力装置として、ディスプレイ107と、I/F(Interface)108と、キーボード109と、を有する。また、各部はバス110によってそれぞれ接続されている。

10

【0016】

ここで、CPUs101は、マルチコアプロセッサシステム100の全体の制御を司る。CPUs101は、シングルコアのプロセッサを並列して接続した全てのCPUを指している。CPUs101の詳細は、図2にて後述する。また、マルチコアプロセッサシステム100は、コアが複数搭載されたプロセッサを含むコンピュータのシステムである。コアが複数搭載されていれば、複数のコアが搭載された単一のプロセッサでもよく、シングルコアのプロセッサが並列されているプロセッサ群でもよい。なお、本実施の形態では、説明を単純化するため、シングルコアのプロセッサが並列されているプロセッサ群を例に挙げて説明する。

20

【0017】

ROM102は、ブートプログラムなどのプログラムを記憶している。RAM103は、CPUs101のワークエリアとして使用される。フラッシュROM104は、OS(Operating System)などのシステムソフトウェアやアプリケーションソフトウェアなどを記憶している。たとえば、OSを更新する場合、マルチコアプロセッサシステム100は、I/F108によって新しいOSを受信し、フラッシュROM104に格納されている古いOSを、受信した新しいOSに更新する。

【0018】

フラッシュROMコントローラ105は、CPUs101の制御に従ってフラッシュROM106に対するデータのリード/ライトを制御する。フラッシュROM106は、フラッシュROMコントローラ105の制御で書き込まれたデータを記憶する。データの具体例としては、マルチコアプロセッサシステム100を使用するユーザがI/F108を通して取得した画像データ、映像データなどである。フラッシュROM106は、たとえば、メモリカード、SDカードなどを採用することができる。

30

【0019】

ディスプレイ107は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ107は、たとえば、TFT液晶ディスプレイなどを採用することができる。

【0020】

I/F108は、通信回線を通じてLAN(Local Area Network)、WAN(Wide Area Network)、インターネットなどのネットワーク111に接続され、ネットワーク111を介して他の装置に接続される。そして、I/F108は、ネットワーク111と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F108には、たとえばモデムやLANアダプタなどを採用することができる。

40

【0021】

キーボード109は、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、キーボード109は、タッチパネル式の入力パッドやテンキーなどであってもよい。

【0022】

50

図2は、マルチコアプロセッサシステム100のハードウェアの一部とデータ構造とソフトウェアを示すブロック図である。図2で示されるハードウェアは、RAM103と、デバイス201#0～デバイス201#2と、割込コントローラ202と、キャッシュコヒーレンシ機構203と、CPUs101に含まれるCPU#0～CPU#3とである。RAM103と、デバイス201#0～デバイス201#2と、割込コントローラ202と、キャッシュコヒーレンシ機構203と、CPU#0～CPU#3はバス110によって接続されている。

【0023】

CPU#0～CPU#3は、各々がアクセス可能なキャッシュメモリを有する。また、本実施の形態では、CPU#0がマスタCPUとなりマルチコアプロセッサシステム100の全体を制御し、CPU#1～CPU#3がスレイブCPUとなりCPU#0の配下となる。

10

【0024】

デバイス201#0～デバイス201#2は、マルチコアプロセッサシステム100に接続される周辺機器となるハードウェアであり、たとえばディスプレイ107、キーボード109などである。割込コントローラ202は、デバイス201#0～デバイス201#2からの割込信号を受信し、マスタCPUであるCPU#0に通知する。このとき、割込コントローラ202は、デバイス201#0～デバイス201#2の優先順位に基づいて、CPU#0に割込信号を通知する。

【0025】

20

キャッシュコヒーレンシ機構203は、各CPUのキャッシュメモリについてコヒーレンシを実行することで、キャッシュメモリの整合性をとる。たとえば、CPU#0がキャッシュメモリに値を書き込んだ場合、キャッシュコヒーレンシ機構203は、CPU#1～CPU#3のキャッシュメモリに値を反映する。または、CPU#0がキャッシュメモリに値を書き込んだ場合、キャッシュコヒーレンシ機構203は、CPU#1～CPU#3が該当の値にアクセスするときに、CPU#1～CPU#3のキャッシュメモリに値を反映してもよい。

【0026】

キャッシュコヒーレンシ機構203の具体例としては、スヌープ方式、ディレクトリ方式、共有キャッシュ等が存在する。本実施の形態では、キャッシュコヒーレンシ機構203がスヌープ方式である場合を例として説明を行うが、他の例であってもよい。

30

【0027】

図2で示されるデータ構造は、割込フラグテーブル204#0～割込フラグテーブル204#3と、ドライバコンテキスト205#0～ドライバコンテキスト205#2とである。割込フラグテーブル204#0～割込フラグテーブル204#3は、デバイス201#0～デバイス201#2から割込信号を検出したか否かという割込フラグをデバイス201ごとに記憶するテーブルである。たとえば、割込フラグテーブル204は、先頭ビットにデバイス201#0から割込信号を受信したか否かを記録し、次のビットにデバイス201#1から割込信号を受信したか否かを記録し、というようにビット単位で記録してもよい。

40

【0028】

また、割込フラグテーブル204#0～割込フラグテーブル204#3は、各CPUのキャッシュメモリの保護領域に展開されている。キャッシュメモリの保護領域とは、キャッシュメモリの領域のうち、CPUに割り当てられるプロセスなどによって使用され、データが入れ替わる領域とは別の領域であり、データが消去されないように保護されている領域である。

【0029】

たとえば、デバイス201#0から割込信号を受信すると、CPU#0は、割込ハンドラ207#0によって割込フラグテーブル204#0の先頭ビットに“1”を書き込むことで割込信号を受信したことを記録する。以下、割込フラグが“1”のデータを割込フラ

50

グON、割込フラグが“0”のデータを割込フラグOFFとする。また、CPU#0が記録を行うと、キャッシュコヒーレンシ機構203が、割込フラグテーブル204#1～割込フラグテーブル204#3の先頭ビットもONにする。

【0030】

ドライバコンテキスト205#0～ドライバコンテキスト205#2は、デバイス201#0～デバイス201#2からの割込処理を実行するために用いられ、RAM103上に展開されているコンテキストである。たとえば、ドライバコンテキスト205#0には、割込処理234で使用されるプログラムカウンタなどのレジスタの値、一時変数の値などが記憶されている。また、ドライバコンテキスト205は、デバイス201ごとに生成される。具体的には、ドライバコンテキスト205#0は、デバイス201#0のコンテキストであり、ドライバコンテキスト205#1は、デバイス201#1のコンテキストであり、ドライバコンテキスト205#2は、デバイス201#2のコンテキストである。

10

【0031】

なお、一般的なコンピュータシステムでは、割込の要因に番号を振り、番号ごとに各番号に対応する割込処理となる関数へのアドレスを格納した割込ベクタテーブルが存在する。したがって、割込フラグテーブル204では、割込ベクタテーブルに記載された番号順にデバイス201からの割込フラグを対応づけてもよい。具体的には、デバイス201#0からの割込が割込ベクタテーブルに0番として登録されている場合、割込フラグテーブル204の先頭ビットがデバイス201#0からの割込フラグであるとして割り当ててもよい。また、ドライバコンテキスト205は割込ベクタテーブルに格納された割込処理となる関数へのアドレスによって生成されてもよい。

20

【0032】

図2で示されるソフトウェアは、OS206#0～OS206#3と、割込ハンドラ207#0～割込ハンドラ207#3と、プロセス221～プロセス233と、割込処理234とである。OS206#0～OS206#3は、マルチコアプロセッサシステム100を制御するプログラムである。具体的には、OS206#0～OS206#3は、CPU#0～CPU#3に割り当てられるプロセスが使用するライブラリを提供する。また、OS206#0～OS206#3は、CPU#0～CPU#3が実行するプロセスのスケジューリング処理を行う。たとえば、OS206#0～OS206#3は、指定されたタイムスライスが満了するたびに、実行するプロセスを切り替える。

30

【0033】

割込ハンドラ207#0～割込ハンドラ207#3は、OS206#0～OS206#3上で動作するプログラムであり、割込信号を受信した際に実行される。また、プロセス221～プロセス224は、CPU#0で実行される高優先プロセスである。また、プロセス225～プロセス227は、CPU#1で実行される低優先プロセスである。また、プロセス228は、CPU#2で実行される高優先プロセスであり、プロセス229は、CPU#2で実行される低優先プロセスである。また、プロセス230～プロセス233は、CPU#3で実行される低優先プロセスである。また、高優先プロセスの実行中は、割込禁止設定などにより、割込処理が実行されない状態である。

40

【0034】

たとえば、割込ハンドラ207#0は、CPU#0がデバイス201#0の割込信号を受信した際に呼びだされ、割込フラグテーブル204#0の先頭ビットにフラグONを書き込む。フラグONを書き込まれた割込フラグテーブル204のコヒーレンシが実行された後、CPU#0はソフトウェア割込信号をCPU#0～CPU#3に通知する。ここで、ソフトウェア割込信号の受信タイミングを、CPU#0は高優先プロセス222のタイムスライスが満了し、高優先プロセス223の実行中とする。同様に、CPU#1は低優先プロセス226のタイムスライス満了直前とし、CPU#2は高優先プロセス228の実行中、CPU#3は低優先プロセス232の実行中とする。

【0035】

50

ソフトウェア割込信号を受けたときの各CPUの動作状況は以下の通りである。CPU # 0では、高優先プロセス223が実行中であるため、ソフトウェア割込信号に対応する処理がすぐに行われず、割込ハンドラ207#0が呼び出されない。また、CPU # 1では、低優先プロセス226が実行中であるため、ディスパッチ可能時刻となった際に、ソフトウェア割込信号に対応する処理が行われ、割込ハンドラ207#1が呼び出される。

【0036】

また、CPU # 2では、高優先プロセス228が実行されており、ソフトウェア割込信号に対応する処理が行われなため、割込ハンドラ207#2がすぐに呼び出されない。高優先プロセス228のタイムスライスが満了すると、CPU # 2は、ソフトウェア割込信号に対応する処理を行い、割込ハンドラ207#2を実行する。また、CPU # 3では、低優先プロセス232が実行中であるため、ディスパッチ可能時刻となった際に、ソフトウェア割込信号に対応する処理が行われ、割込ハンドラ207#3が呼び出される。呼び出された割込ハンドラ207#1～割込ハンドラ207#3は、各々の割込フラグテーブル204を読み込み、ONであるかを判断する。

【0037】

前述の例より、割込ハンドラ207#0～割込ハンドラ207#3のうち、割込フラグテーブル204に最速でアクセスしたのが割込ハンドラ207#1であると想定する。先頭ビットがONであると判断した割込ハンドラ207#1は、割込フラグテーブル204#1の先頭ビットをONからOFFに書き換える。続けて、割込ハンドラ207#1は、ドライバコンテキスト205#0を展開し、割込処理234を実行する。また、割込フラグテーブル204#1の先頭ビットがONからOFFに書き換えられたことで、キャッシュコヒーレンシ機構203が割込フラグテーブル204#1以外の先頭ビットもOFFに書き換える。

【0038】

これにより、割込ハンドラ207#0、割込ハンドラ207#2、割込ハンドラ207#3が、割込フラグテーブル204にアクセスしたときには先頭ビットがOFFになっているため、割込処理234を実行しない。結果的に、割込フラグテーブル204に最速でアクセスしたCPU # 1が割込処理を実行することになる。

【0039】

(マルチコアプロセッサシステム100の機能)

次に、マルチコアプロセッサシステム100の機能について説明する。図3は、マルチコアプロセッサシステム100の機能を示すブロック図である。マルチコアプロセッサシステム100は、書込部301と、通知部302と、書込部303と、実行部304と、書込部305と、実行部306と、破棄部307と、を含む。各機能部のうち、書込部301、通知部302は、マスタCPUとしての機能であり、書込部303～破棄部307は、スレイブCPUとしての機能である。

【0040】

この制御部となる機能(書込部301～破棄部307)は、記憶装置に記憶されたプログラムをCPU # 0～CPU # 3が実行することにより、その機能を実現する。記憶装置とは、具体的には、たとえば、図1に示したROM102、RAM103、フラッシュROM104、フラッシュROM106などである。または、I/F108を経由して他のCPUが実行することにより、その機能を実現してもよい。

【0041】

また、マルチコアプロセッサシステム100は、複数のコアと、デバイスと、を含んでいる。複数のコアとは、CPU # 0～CPU # 3である。デバイスは、デバイス201#0～デバイス201#2である。また、マルチコアプロセッサシステム100は、複数のコアのうち任意のコアのキャッシュメモリにデータが書き込まれると任意のコア以外のコアの各キャッシュメモリに対してコヒーレンシを実行するキャッシュコヒーレンシ機構203を含んでいる。

【0042】

10

20

30

40

50

書込部 301 は、デバイスからの割込信号を検出した第 1 のコアにより、第 1 のコアのキャッシュメモリ内の割込フラグを規定する領域に割込信号の検出を示す第 1 のデータを書き込む機能を有する。割込フラグを規定する領域とは、割込フラグテーブル 204 内の割込フラグを記憶する領域である。第 1 のデータは、割込信号の検出を示していればどのようなデータでもよく、たとえば、割込フラグテーブル 204 の割込フラグに“1”と書かれたデータである。または、第 1 のデータは、“ON”と書かれたデータであってもよい。

【0043】

たとえば、書込部 301 は、デバイス 201 # 0 からの割込信号を検出した CPU # 0 により、割込フラグテーブル 204 # 0 の先頭ビットに ON を書き込む。なお、書き込まれたデータは、キャッシュコヒーレンシ機構 203 によって、コヒーレンシが実行される。

10

【0044】

通知部 302 は、第 1 のコアから少なくとも第 1 のコア以外の他のコアに、割込信号に対応する割込処理の実行要求を通知する機能を有する。また、通知部 302 は、書込部 301 によって第 1 のデータが書き込まれるとキャッシュコヒーレンシ機構 203 によって他のコアのキャッシュメモリに対してコヒーレンシが実行されてから実行要求を通知する。また、通知部 302 は、複数のコアに、実行要求を通知してもよい。実行要求は、コア間のどのような通信を用いて通知してもよいが、たとえば、第 1 のコアは、ソフトウェア割込によって実行要求を通知してもよい。

20

【0045】

具体的には、マルチコアプロセッサシステム 100 にて、ソフトウェア割込の特定の割込番号を割込信号に対応する割込処理の実行要求として設定し、CPU # 0 から CPU # 1 ~ CPU # 3 にソフトウェア割込を通知する。なお、通知した実行要求は、CPU # 0 のレジスタやキャッシュメモリ等に記憶されてもよい。

【0046】

書込部 303、書込部 305 は、第 2 のコアにより、第 2 のコアのキャッシュメモリに書き込まれている割込フラグを規定する領域に割込信号の非検出を示す第 2 のデータを上書きする機能を有する。第 2 のコアとは、他のコアのうち、割込フラグとして書き込まれた第 1 のデータが維持されており、かつ、通知部 302 によって実行要求の通知を受けたコアである。また、第 2 のコアは、複数のコアのうち、割込フラグとして書き込まれた第 1 のデータが維持されており、かつ、通知部 302 によって実行要求の通知を受けたコアであってもよい。

30

【0047】

第 2 のデータは、第 1 のデータとは異なるデータであり、割込信号の非検出を示していればどのようなデータでもよい。たとえば、第 2 のデータは、割込フラグテーブル 204 の割込フラグに“0”と書かれたデータである。または、第 2 のデータは、“OFF”と書かれたデータであってもよい。

【0048】

たとえば、CPU # 1 ~ CPU # 3 のうち、各々の割込フラグテーブル 204 に割込フラグ ON が維持されており、かつソフトウェア割込を受けた CPU を CPU # 1 であると想定する。書込部 303 は、CPU # 1 により、割込フラグテーブル 204 # 1 の先頭ビットに OFF を上書きする。なお、書き込まれたデータは、キャッシュコヒーレンシ機構 203 によって、コヒーレンシが実行される。

40

【0049】

また、たとえば、実行部 304 が CPU # 1 により実行中である場合に、書込部 301 がデバイス 201 # 1 から割込信号を検出し、割込フラグテーブル 204 # 0 の先頭から 2 番目のビットに ON を書き込んだ場合を想定する。このとき、書込部 305 は、CPU # 2 により、割込フラグテーブル 204 # 2 の先頭から 2 番目のビットに OFF を上書きする。

50

【 0 0 5 0 】

実行部 3 0 4、実行部 3 0 6 は、書込部 3 0 3、書込部 3 0 5 を実行したコアにより、割込処理を実行する機能を有する。たとえば、書込部 3 0 3 を実行した CPU # 1 は、ドライバコンテキスト 2 0 5 # 0 を展開し、割込処理を実行する。また、たとえば、書込部 3 0 5 を実行した CPU # 2 は、ドライバコンテキスト 2 0 5 # 1 を展開し、割込処理を実行する。

【 0 0 5 1 】

破棄部 3 0 7 は、複数のコアのうち第 1 のコア以外となる他のコアのうち、第 2 のコアを除く第 3 のコアにより、通知部 3 0 2 によって通知された実行要求を破棄する機能を有する。また、破棄部 3 0 7 は、書込部 3 0 3、書込部 3 0 5 によって第 2 のデータが書き込まれると、キャッシュコヒーレンシ機構 2 0 3 によってコヒーレンシが実行され、残余のコアのキャッシュメモリの割込フラグが第 2 のデータに上書きされた場合に、実行する。また、キャッシュコヒーレンシ機構 2 0 3 のコヒーレンシ対象は、複数のコアのうち第 2 のコアを除く残余のコアのキャッシュメモリに対してである。また、第 3 のコアは、複数のコアのうち第 2 のコアを除いたコアであってもよい。

【 0 0 5 2 】

なお、破棄部 3 0 7 は、図 3 では CPU # 3 の機能となっているが、CPU # 0 ~ CPU # 2 でも、実行部 3 0 4、実行部 3 0 6 による割込処理の実行を行わなかった CPU にて実行される機能である。たとえば、破棄部 3 0 7 は、CPU # 3 により、通知部 3 0 2 により通知されたソフトウェア割込を破棄する。なお、破棄されたという情報は、CPU # 3 のレジスタ、キャッシュメモリなどに記憶されてもよい。

【 0 0 5 3 】

図 4 A、図 4 B は、割込処理実行の概要を示す説明図である。また、図 4 A、図 4 B の説明内にて割込フラグテーブル 2 0 4 の符号に付随する “_t 0”、“_t 1”、“_t 4”、“_t 7” は、時刻 t 0、時刻 t 1、時刻 t 4、時刻 t 7 での割込フラグテーブル 2 0 4 を示している。

【 0 0 5 4 】

時刻 t 0 にて、CPU # 0 は、割込コントローラ 2 0 2 によってデバイス 2 0 1 # 0 ~ デバイス 2 0 1 # 2 のいずれか 1 つから割込信号を受け取ると、イベント発生とみなし、割込ハンドラ 2 0 7 # 0 の処理を開始する。図 4 A の例では、デバイス 2 0 1 # 0 から割込信号を受け取った場合を想定する。同時刻にて、CPU # 1 は、低優先プロセス 2 2 5 を実行しており、CPU # 2 は、高優先プロセス 2 2 8 を実行しており、CPU # 3 は、低優先プロセス 2 3 0 を実行している。また、割込フラグテーブル 2 0 4 # 0 _t 0 ~ 割込フラグテーブル 2 0 4 # 3 _t 0 について、全てのフラグが OFF となっている。

【 0 0 5 5 】

時刻 t 1 にて、CPU # 0 は、割込ハンドラ 2 0 7 # 0 によって、割込フラグテーブル 2 0 4 # 0 のイベント発生したデバイス 2 0 1 # 0 に対応する割込フラグを ON にする。具体的に、CPU # 0 は、割込フラグテーブル 2 0 4 # 0 の先頭ビットを ON にする。これにより、割込フラグテーブル 2 0 4 # 0 _t 1 は、先頭ビットが ON になった状態となる。

【 0 0 5 6 】

また、同時刻にて、CPU # 1 は、低優先プロセス 2 2 6 を実行しており、CPU # 2 は、高優先プロセス 2 2 8 を実行し続けており、CPU # 3 は、低優先プロセス 2 3 1 を実行している。また、キャッシュコヒーレンシ機構 2 0 3 は、割込フラグテーブル 2 0 4 # 0 の更新を検出し、割込フラグテーブル 2 0 4 # 0 ~ 割込フラグテーブル 2 0 4 # 3 のコヒーレンシを実行する。具体的には、割込フラグテーブル 2 0 4 # 0 _t 1 と同じ値を持つように、キャッシュコヒーレンシ機構 2 0 3 は、割込フラグテーブル 2 0 4 # 1 _t 1 ~ 割込フラグテーブル 2 0 4 # 3 _t 1 の先頭ビットを ON にする。

【 0 0 5 7 】

なお、キャッシュコヒーレンシ機構 2 0 3 の採用された機構によっては、特定の CPU

によるキャッシュメモリの更新後、他のCPUがアクセスした際に、値が更新したかを全てのキャッシュメモリに問い合わせるコヒーレンシを実行する機構も存在する。具体的には、スヌープ方式の無効型プロトコルであるMESIプロトコルでは、時刻 t_1 の段階では、割込フラグテーブル204#0のみが割込フラグONとなり、他の割込フラグテーブル204は、値を持たない状態である。後述する時刻 t_4 で、CPU#1からのアクセスにより、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#0から値を取得し、割込フラグテーブル204#1を割込フラグONとする。

【0058】

または、前述のように、特定のCPUによる更新を検出してすぐにコヒーレンシを実行する機構も存在する。本実施の形態にかかるキャッシュコヒーレンシ機構203は、どのような形態であってもよいが、説明のし易さから、更新を検出してすぐにコヒーレンシを実行する機構にて説明を行う。

10

【0059】

時刻 t_2 にて、CPU#0は、CPU間のソフトウェア割込をCPU#1~CPU#3に通知する。なお、CPU#0は、ソフトウェア割込をCPU#0自身に送信してもよい。また、高優先プロセスが多く割り当てられるように設計されているCPUには、ソフトウェア割込を送信しなくてもよい。これにより、割込処理による高優先プロセスの実行遅延を防ぐことができる。図4Aの例では、CPU#0に高優先プロセスが多く割り当てられているため、CPU#0は、CPU#0自身にソフトウェア割込を通知していない。

【0060】

20

同時刻にて、CPU#1は、CPU間のソフトウェア割込を捕捉し、CPU#2は、高優先プロセス228を実行し続けている。CPU#3は、ソフトウェア割込を捕捉する前に、低優先プロセス232を実行している状態を想定している。

【0061】

時刻 t_3 にて、CPU#0は、高優先プロセス223を実行する。CPU#1は、ソフトウェア割込を受け、割込ハンドラ207#1の処理を開始する。CPU#2は、高優先プロセス228を実行し続けている。CPU#3は、CPU間のソフトウェア割込を捕捉する。

【0062】

時刻 t_4 にて、CPU#0は、高優先プロセス224を実行する。CPU#1は、割込フラグテーブル204#1がONとなっている割込フラグが存在するか否かをチェックする。図4Aの例では、時刻 t_1 にて割込フラグテーブル204#1の先頭ビットがONになっているため、CPU#1は、先頭ビットをOFFにする。これにより、割込フラグテーブル204#1__ t_4 は、先頭ビットがOFFとなった状態になる。また、同時刻にて、CPU#2は、CPU間のソフトウェア割込を捕捉し、CPU#3は、割込ハンドラ207#3の処理を開始する。

30

【0063】

また、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#1の更新を検出し、割込フラグテーブル204#0~割込フラグテーブル204#3のコヒーレンシを実行する。具体的には、割込フラグテーブル204#1__ t_4 と同じ値を持つように、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#0__ t_4 の先頭ビットをOFFにする。また、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#2__ t_4 、割込フラグテーブル204#3__ t_4 の先頭ビットもOFFにする。

40

【0064】

時刻 t_5 にて、CPU#0は、高優先プロセス221を実行する。CPU#1は、時刻 t_1 にてONであった割込フラグに対応する割込処理を実行する。具体的には、CPU#1は、先頭ビットに対応するドライバコンテキスト205#0を展開し、割込処理234を実行する。割込処理終了後、CPU#1は、次の時刻にて通常のプロセスを実行する。CPU#2は、割込ハンドラ207#2の処理を開始する。CPU#3は、割込フラグテーブル204#3がONとなっている割込フラグが存在するか否かをチェックする。図4

50

Aの例では、割込フラグテーブル204#3__t4にて全てのビットがOFFとなっているため、CPU#3は、割込処理を行わず、次の時刻にて通常のプロセスを実行する。

【0065】

時刻t6にて、CPU#0は、割込コントローラ202によってデバイス201#0～デバイス201#2のいずれか1つから割込信号を受け取ると、イベント発生とみなし、割込ハンドラ207#0の処理を開始する。図4Bの例では、デバイス201#1から割込信号を受け取った場合を想定する。同時刻にて、CPU#1は、割込処理234を実行し続けている。CPU#3は、割込フラグテーブル204#2がONとなっている割込フラグが存在するか否かをチェックする。図4Aの例では、割込フラグテーブル204#2__t4にて全てのビットがOFFとなっているため、CPU#2は、割込処理を行わず、次の時刻にて通常のプロセスを実行する。CPU#3は、低優先プロセス233を実行する。

10

【0066】

時刻t7にて、割込ハンドラ207#0によって、CPU#0は、割込フラグテーブル204#0のイベント発生したデバイス201に対応する割込フラグをONにする。具体的には、CPU#0は、デバイス201#1に対応する割込フラグテーブル204#0の先頭から2番目のビットをONにする。これにより、割込フラグテーブル204#0__t7は、先頭から2番目のビットがONとなった状態となる。CPU#1は、割込処理234を実行し続けている。CPU#2は、低優先プロセス229を実行する。CPU#3は、低優先プロセス230を実行する。

20

【0067】

また、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#0の更新を検出し、割込フラグテーブル204#0～割込フラグテーブル204#3のコヒーレンシを実行する。具体的には、割込フラグテーブル204#0__t7と同じ値を持つように、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#1__t7の先頭から2番目のビットをONにする。同様に、キャッシュコヒーレンシ機構203は、割込フラグテーブル204#2__t7、割込フラグテーブル204#3__t7の先頭から2番目のビットをONにする。

【0068】

時刻t8にて、CPU#0は、CPU間のソフトウェア割込をCPU#1～CPU#3に通知する。同時刻にて、CPU#1は、割込処理234を実行し続けている。CPU#2は、CPU間のソフトウェア割込を捕捉する。CPU#3は、ソフトウェア割込を捕捉する前に、低優先プロセス231を実行している状態を想定している。

30

【0069】

時刻t9にて、CPU#0は、高優先プロセス222を実行する。CPU#1は、CPU間のソフトウェア割込を捕捉する。CPU#2は、ソフトウェア割込を受け、割込ハンドラ207#2の処理を開始する。CPU#3は、CPU間のソフトウェア割込を捕捉する。

【0070】

以降の時刻については特に図示していないが、最も速くCPU間のソフトウェア割込を捕捉したCPU#2が、デバイス201#1に対応する割込処理を実行することになる。このように、ソフトウェア割込を行い、割込フラグテーブル204に最速でアクセスしたCPU#1が割込処理を行うことになる。これにより、割込処理に最も速くとりかかれるCPUが割込処理を行うことで、リアルタイム性能を向上させることができる。

40

【0071】

また、時刻t0にて発生しているイベント以降、図4Bの例では時刻t6にて、時刻t0にて割込が発生したデバイス201#0とは別のデバイスであるデバイス201#1から割込が発生した場合を想定する。この場合、デバイス201#0の割込処理および高優先プロセス以外を実行中のCPU#2が、最も速くCPU間のソフトウェア割込に対応して割込フラグテーブル204にアクセスし、デバイス201#1の割込処理を実行するこ

50

とになる。このように、デバイス処理を行うCPUを分散させることができ、負荷の一極集中を避けることができる。

【0072】

図4A、図4Bにて示した割込処理を実現するために、マルチコアプロセッサシステム100は、後述する図5、図6のフローチャートを実行する。図5では、マルチコアプロセッサシステム100の起動時におけるドライバ設定処理について記載している。図6では、マルチコアプロセッサシステム100が起動完了し、通常運用としてタイムスライス等に基づいて各プロセスを実行中に、イベント発生としてデバイス201#0～デバイス201#2から割込信号が通知された場合の処理について記載している。

【0073】

図5は、マルチコアプロセッサシステム100の起動時におけるドライバ設定処理を示すフローチャートである。図5で示すフローチャートは、マスタCPUをCPU#0とし、スレイブCPUをCPU#1～CPU#3とした場合のフローチャートである。CPU#0は、ブート処理を実行する(ステップS501)。ブート処理により、CPU#0はOS206#0～OS206#3のメモリイメージをRAM103に展開する。展開後、CPU#0は、カーネル起動し(ステップS502)、CPU#1～CPU#3もカーネル起動する(ステップS503)。

【0074】

以下、スレイブCPUのフローチャートについては、説明の簡略化のため、CPU#1について記述する。また、ステップS510の処理での割込ハンドラ207、ステップS512の処理での割込フラグテーブル204について、図5に示すフローチャートではCPU#1～CPU#3の各々に対応する意味で、接尾記号である“#1”～“#3”の記載を行っていない。しかし、下記説明文中では、CPU#1について説明しているため、割込ハンドラ207#1、割込フラグテーブル204#1として記載する。

【0075】

CPU#0は、全てのドライバを起動したか否かを判断する(ステップS504)。起動していないドライバが存在する場合(ステップS504:No)、CPU#0は、起動していないドライバについて、ドライバコンテキスト205を確保する(ステップS505)。確保後、CPU#0は、ドライバコンテキスト205のアドレスをCPU#1～CPU#3に通知する(ステップS506)。通知後、CPU#0は、割込ハンドラ207#0に確保したドライバコンテキスト205を設定し(ステップS507)、ステップS504の処理に移行する。

【0076】

CPU#1は、全てのドライバコンテキスト205を設定したかを判断する(ステップS508)。全てのドライバコンテキスト205を設定していない場合(ステップS508:No)、CPU#1は、ステップS506にてCPU#0から通知されたドライバコンテキスト205のアドレスを取得する(ステップS509)。取得後、CPU#1は、割込ハンドラ207#1に取得したドライバコンテキスト205を設定し(ステップS510)、ステップS508の処理に移行する。

【0077】

全てのドライバを起動した場合(ステップS504:Yes)、CPU#0は、キャッシュ保護領域上に、割込フラグテーブル204#0を確保し(ステップS511)、ドライバ設定処理を終了する。また、全てのドライバコンテキスト205を設定した場合(ステップS508:Yes)、CPU#1は、キャッシュ保護領域上に、割込フラグテーブル204#1を確保し(ステップS512)、ドライバ設定処理を終了する。

【0078】

図6は、割込制御処理を示すフローチャートである。図6で示すフローチャートも、図5と同様に、マスタCPUをCPU#0とし、スレイブCPUをCPU#1～CPU#3とする。また、説明の簡略化のため、スレイブCPUのフローチャートについては、CPU#1について記述する。また、ステップS608の処理での割込ハンドラ207、ステ

10

20

30

40

50

ップS 6 0 9の処理での割込フラグテーブル2 0 4について、図6に示すフローチャートではCPU # 1 ~ CPU # 3の各々に対応する意味で、接尾記号である“ # 1 ” ~ “ # 3 ”の記載を行っていない。しかし、下記説明文中では、CPU # 1について説明しているため、割込ハンドラ2 0 7 # 1、割込フラグテーブル2 0 4 # 1として記載する。

【 0 0 7 9 】

CPU # 0は、デバイス2 0 1 # 0 ~ デバイス2 0 1 # 2からのイベント発生を検出したかを判断する(ステップS 6 0 1)。イベント発生を検出していない場合(ステップS 6 0 1 : N o)、CPU # 0は、通常運用としてプロセスをディスパッチし(ステップS 6 0 2)、ステップS 6 0 1の処理に移行する。

【 0 0 8 0 】

イベント発生を検出した場合(ステップS 6 0 1 : Y e s)、CPU # 0は、割込ハンドラ2 0 7 # 0の処理を開始する(ステップS 6 0 3)。具体的には、CPU # 0は、今まで実行中であったプロセスをプロセスのコンテキスト領域に退避し、割込ハンドラ2 0 7 # 0を実行できるようにする。続けて、CPU # 0は、割込ハンドラ2 0 7 # 0の処理として、割込フラグテーブル2 0 4 # 0にて、イベント発生したデバイス2 0 1に対応する割込フラグにONを書き込む(ステップS 6 0 4)。書き込み後、CPU # 0は、割込処理の実行要求となるCPU間のソフトウェア割込をCPU # 1 ~ CPU # 3に通知し(ステップS 6 0 5)、ステップS 6 0 1の処理に移行する。

【 0 0 8 1 】

CPU # 1は、CPU間のソフトウェア割込を捕捉したかを判断する(ステップS 6 0 6)。CPU間のソフトウェア割込を捕捉していない場合(ステップS 6 0 6 : N o)、CPU # 1は、通常運用としてプロセスをディスパッチし(ステップS 6 0 7)、ステップS 6 0 6の処理に移行する。

【 0 0 8 2 】

ステップS 6 0 5によるCPU # 0の通知により、CPU間のソフトウェア割込を捕捉した場合(ステップS 6 0 6 : Y e s)、CPU # 1は、割込ハンドラ2 0 7 # 1の処理を開始する(ステップS 6 0 8)。続けて、CPU # 1は、割込ハンドラ2 0 7 # 1の処理として、割込フラグテーブル2 0 4 # 1に、ONとなる割込フラグが存在するかを判断する(ステップS 6 0 9)。

【 0 0 8 3 】

割込フラグが全てOFFである場合(ステップS 6 0 9 : N o)、CPU # 1は、割込処理の実行要求を破棄することになり、ステップS 6 0 6の処理に移行する。ONとなる割込フラグが存在した場合(ステップS 6 0 9 : Y e s)、CPU # 1は、該当の割込フラグにOFFを書き込む(ステップS 6 1 0)。なお、ステップS 6 1 0の処理前にて、CPU # 1は、ONであった割込フラグのアドレス等をレジスタ等に格納することで、どの割込フラグがONとなっていたかを記憶しておく。書き込み後、CPU # 1は、ONであった割込フラグに対応する割込処理を実行し(ステップS 6 1 1)、ステップS 6 0 6の処理に移行する。

【 0 0 8 4 】

以上説明したように、割込制御方法、マルチコアプロセッサシステム、および割込制御プログラムによれば、マスタとなる第1のコアがコヒーレンシ領域の割込フラグをONにし、他のコアのうち割込フラグをOFFにした第2のコアが割込処理を実行する。これにより、マルチコアプロセッサシステムは、割込処理を最速で実行可能な第2のコアに実行させることができ、応答性能を向上させることができる。

【 0 0 8 5 】

また、マルチコアプロセッサシステムは、第2のコアが割込処理を実行中に、別のデバイスからの割込信号を検出すると、別の割込フラグをONにし、ONからOFFにしたコアが、別のデバイスからの割込信号に対応する割込処理を実行する。このように、マルチコアプロセッサシステムは、割込処理を複数のコアに分散して実行することができる。また、通常のプロセスを実行中の各コアは、各プロセスの動作を乱すことなく、ソフトウェ

10

20

30

40

50

ア割込を受けた時点で即座に応答可能なコアが、割込処理を分散することが可能になる。

【 0 0 8 6 】

また、マルチコアプロセッサシステムは、複数のコアのうち第1および第2のコアを除く第3のコアが、通知された実行要求を破棄してもよい。これにより、割込処理を最速で実行可能な第2のコア以外で実行要求を通知されたコアが割込処理を行うことがないように排他制御されることになり、割込処理を多重に実行されることを防ぐことができる。また、排他制御に関して、キャッシュコヒーレンシ機構を利用して排他制御を行っているため、たとえば、特許文献2にかかると技術で行っているOSのセマフォ機構を用いた排他制御より、排他制御にかかる時間コストを短くすることができる。

【 0 0 8 7 】

また、マルチコアプロセッサシステムは、マスタとなる第1のコアを含めた複数のコアに、割込処理の実行要求を通知してもよい。これにより、マルチコアプロセッサシステムは、マスタCPUの負荷が少なければ、マスタCPUも割込処理の実行対象とすることができる。複数のコアが、マスタCPUと1つのスレイブCPUという、コアが2つである場合であっても、割込処理を分散することができる。

【 0 0 8 8 】

また、マルチコアプロセッサシステムは、割込処理を最速で取りかかれるコアで実行することになり、割込処理を行うデバイスドライバのうち、特に単動作型のドライバについて、イベント発生から動作応答までの時間を短くすることができる。連続動作型のドライバについては、デッドライン時間が存在するケースが多いため、デッドライン時間に基づいて実行開始予測を行うこともできる。しかしながら、単動作型のドライバについては、基準となる時間が存在しなく、可能な限り速く処理するといったケースになることが多いため、割込処理を最速で取りかかれるコアで実行するという本実施の形態が有効である。

【 0 0 8 9 】

なお、本実施の形態で説明した割込制御方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本割込制御プログラムは、ハードディスク、フレキシブルディスク、CD-ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本割込制御プログラムは、インターネット等のネットワークを介して配布してもよい。

【 符号の説明 】

【 0 0 9 0 】

- # 0 ~ # 3 CPU
- 1 0 3 RAM
- 1 1 0 バス
- 2 0 1 デバイス
- 2 0 3 キャッシュコヒーレンシ機構
- 2 0 4 割込フラグテーブル
- 2 0 5 ドライバコンテキスト
- 3 0 1 書込部
- 3 0 2 通知部
- 3 0 3 書込部
- 3 0 4 実行部
- 3 0 5 書込部
- 3 0 6 実行部
- 3 0 7 破棄部


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 4 A】




【図4B】



【図5】



【図6】



フロントページの続き

(72)発明者 栗原 康志

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

審査官 篠塚 隆

(56)参考文献 特開2001-236238(JP,A)

特表2010-507160(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F9/46-9/54

12/08-12/12